Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6987950B2 - 固体撮像素子およびその製造方法、並びに電子機器 - Google Patents
[go: Go Back, main page]

JP6987950B2 - 固体撮像素子およびその製造方法、並びに電子機器 - Google Patents

固体撮像素子およびその製造方法、並びに電子機器 Download PDF

Info

Publication number
JP6987950B2
JP6987950B2 JP2020184271A JP2020184271A JP6987950B2 JP 6987950 B2 JP6987950 B2 JP 6987950B2 JP 2020184271 A JP2020184271 A JP 2020184271A JP 2020184271 A JP2020184271 A JP 2020184271A JP 6987950 B2 JP6987950 B2 JP 6987950B2
Authority
JP
Japan
Prior art keywords
pixel
electrode
photoelectric conversion
pixels
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020184271A
Other languages
English (en)
Other versions
JP2021028981A (ja
Inventor
有希央 兼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JP2021028981A publication Critical patent/JP2021028981A/ja
Priority to JP2021195200A priority Critical patent/JP7301936B2/ja
Application granted granted Critical
Publication of JP6987950B2 publication Critical patent/JP6987950B2/ja
Priority to JP2023101488A priority patent/JP7642727B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H10F39/1825—Multicolour image sensors having stacked structure, e.g. NPN, NPNPN or multiple quantum well [MQW] structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/191—Photoconductor image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/191—Photoconductor image sensors
    • H10F39/192—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/016—Manufacture or treatment of image sensors covered by group H10F39/12 of thin-film-based image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8057—Optical shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)
  • Semiconductor Memories (AREA)

Description

本開示は、固体撮像素子およびその製造方法、並びに電子機器に関し、特に、光電変換膜を用いて、より好ましい焦点検出用画素を形成することができる固体撮像素子およびその製造方法、並びに電子機器に関する。
半導体を用いた固体撮像素子は、デジタルカメラ、ビデオカメラ、監視用カメラ、複写機、ファクシミリなど多くの機器に搭載されている。近年、固体撮像素子として、周辺回路も含めてCMOS（Complementary Metal Oxide Semiconductor）プロセスで製造される、いわゆるCMOSイメージセンサが多く用いられている。
CMOSイメージセンサでは、カメラのオートフォーカス機能として、光の入射角に対して感度が非対称性をもつ焦点検出用画素を用いる手法が採用されているものがある。例えば特許文献１では、焦点検出用画素の実現方法として、画素内のフォトダイオードを二つに分割し、それの面積が相対的に小さい方を焦点検出用に用いている。
また近年、有機半導体や無機化合物半導体を光電変換膜とするイメージセンサが開発されている。これらは一般的に、光電変換膜と、それを上下で挟む電極とからなり、上下の電極のうちの少なくとも一方の電極が画素ごとに分離された素子構造をしている。これらにおいても、焦点検出用画素を用いる手法の提案がされている。
特許文献２では、ある画素のシリコンフォトダイオードと同一光路長に設置されたカラーフィルタ機能も有する有機光電変換素子を画素内で２つに分割し、これらをペアとして使うことで位相差の違う光を検出し焦点検出を可能としている。特許文献３では、有機光電変換素子において光入射側に遮光膜を備えた一対の画素を位相差検出に用いることで、焦点検出を可能としている。
特開２０１２−３７７７７号公報 特開２０１３−１４５２９２号公報 特開２０１４−６７９４８号公報
しかしながら、特許文献２の実現方法は、焦点検出用の光電変換膜をベイヤー配列したカラーフィルタとして併用しているために、光電変換膜を画素毎に分離する必要がある。そのため、光電変換膜の分離に依る暗電流の悪化が懸念される。
特許文献３の実現方法では、遮光膜を用いるために、光電変換膜の下側のシリコン層にフォトダイオードを設けた場合、そこで受光される光も遮光されてしまい、得られる信号が小さくなってしまう。
本開示は、このような状況に鑑みてなされたものであり、光電変換膜を用いて、より好ましい焦点検出用画素を形成することができるようにするものである。
本開示の第１の側面の固体撮像素子は、行列状に２次元配置された複数の画素を備え、前記複数の画素は、光電変換膜と、それを上下で挟む第１電極及び第２電極とからなる光電変換部を有し、前記第１電極及び第２電極のうちの少なくとも一方の電極が画素ごとに分離された分離電極となっている第１の画素と、前記光電変換部を有し、前記分離電極が前記第１の画素よりも小さい平面サイズで形成され、それにより空いた領域に、少なくとも画素の境界まで延びる第３電極が形成されている第２の画素と、前記光電変換部を有し、前記分離電極が前記第２の画素の前記分離電極と対称となる配置で前記第1の画素よりも小さい平面サイズで形成され、それにより空いた領域に、少なくとも画素の境界まで延びる第３電極が形成されている第３の画素とを備え、前記第１ないし第３の画素の前記分離電極は、前記光電変換部で生成された電荷を保持する電荷保持部と接続され、前記電荷保持部に保持された電荷に基づく信号が画素信号として出力され、前記第２の画素と前記第３の画素は、異なる行に配置され、前記第２の画素と前記第３の画素は、光電変換領域の形成位置に応じた対の信号を出力する。
本開示の第２の側面の固体撮像素子の製造方法は、光電変換膜と、それを上下で挟む第１電極及び第２電極とからなる光電変換部を有し、前記第１電極及び第２電極のうちの少なくとも一方の電極が画素ごとに分離された分離電極となっている第１の画素と、前記光電変換部を有し、前記分離電極が前記第１の画素よりも小さい平面サイズで形成され、それにより空いた領域に、少なくとも画素の境界まで延びる第３電極が形成されている第２の画素と、前記光電変換部を有し、前記分離電極が前記第２の画素の前記分離電極と対称となる配置で前記第1の画素よりも小さい平面サイズで形成され、それにより空いた領域に、少なくとも画素の境界まで延びる第３電極が形成されている第３の画素とを含む複数の画素が行列状に２次元配置されるように形成し、前記第１ないし第３の画素の前記分離電極は、前記光電変換部で生成された電荷を保持する電荷保持部と接続され、前記電荷保持部に保持された電荷に基づく信号が画素信号として出力され、前記第２の画素と前記第３の画素は、異なる行に配置され、前記第２の画素と前記第３の画素は、光電変換領域の形成位置に応じた対の信号を出力する画素である。
本開示の第３の側面の電子機器は、行列状に２次元配置された複数の画素を備え、前記複数の画素は、光電変換膜と、それを上下で挟む第１電極及び第２電極とからなる光電変換部を有し、前記第１電極及び第２電極のうちの少なくとも一方の電極が画素ごとに分離された分離電極となっている第１の画素と、前記光電変換部を有し、前記分離電極が前記第１の画素よりも小さい平面サイズで形成され、それにより空いた領域に、少なくとも画素の境界まで延びる第３電極が形成されている第２の画素と、前記光電変換部を有し、前記分離電極が前記第２の画素の前記分離電極と対称となる配置で前記第1の画素よりも小さい平面サイズで形成され、それにより空いた領域に、少なくとも画素の境界まで延びる第３電極が形成されている第３の画素とを備え、前記第１ないし第３の画素の前記分離電極は、前記光電変換部で生成された電荷を保持する電荷保持部と接続され、前記電荷保持部に保持された電荷に基づく信号が画素信号として出力され、前記第２の画素と前記第３の画素は、異なる行に配置され、前記第２の画素と前記第３の画素は、光電変換領域の形成位置に応じた対の信号を出力する固体撮像素子を備える。
本開示の第１乃至第３の側面においては、光電変換膜と、それを上下で挟む第１電極及び第２電極とからなる光電変換部を有し、前記第１電極及び第２電極のうちの少なくとも一方の電極が画素ごとに分離された分離電極となっている第１の画素と、前記光電変換部を有し、前記分離電極が前記第１の画素よりも小さい平面サイズで形成され、それにより空いた領域に、少なくとも画素の境界まで延びる第３電極が形成されている第２の画素と、前記光電変換部を有し、前記分離電極が前記第２の画素の前記分離電極と対称となる配置で前記第1の画素よりも小さい平面サイズで形成され、それにより空いた領域に、少なくとも画素の境界まで延びる第３電極が形成されている第３の画素とを含む複数の画素が行列状に２次元配置されるように設けられ、前記第１ないし第３の画素の前記分離電極は、前記光電変換部で生成された電荷を保持する電荷保持部と接続され、前記電荷保持部に保持された電荷に基づく信号が画素信号として出力され、前記第２の画素と前記第３の画素は、異なる行に配置され、前記第２の画素と前記第３の画素は、光電変換領域の形成位置に応じた対の信号を出力する画素とされる。
固体撮像素子及び電子機器は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
本開示の第１乃至第３の側面によれば、光電変換膜を用いて、より好ましい焦点検出用画素を形成することができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本開示に係る固体撮像素子の概略構成を示す図である。 通常画素の断面構成について説明する断面構成図である。 第１の実施の形態の下部電極の平面レイアウトを示す図である。 図３のY1-Y1’線の断面構成図である。 図３のY2-Y2’線の断面構成図である。 第２の実施の形態の下部電極の平面レイアウトを示す図である。 図６のY11-Y11’線の断面構成図である。 第３の実施の形態の平面レイアウトを示す図である。 図８のX11-X11’線の断面構成図である。 図８のY21-X21’線の断面構成図である。 図８のY22-Y22’線の断面構成図である。 第３の実施の形態の変形例を示す図である。 第３の実施の形態の変形例を示す図である。 第４の実施の形態における画素の断面構成図である。 カラーフィルタのレイアウト例を示す図である。 第５の実施の形態における画素の断面構成図である。 第６の実施の形態における画素の断面構成図である。 第１の実施の形態の製造方法について説明する図である。 第１の実施の形態の製造方法について説明する図である。 第１の実施の形態の製造方法について説明する図である。 第１の実施の形態の製造方法について説明する図である。 第１の実施の形態の製造方法について説明する図である。 第１の実施の形態の製造方法について説明する図である。 第１の実施の形態の製造方法について説明する図である。 第１の実施の形態の製造方法について説明する図である。 本開示に係る電子機器としての撮像装置の構成例を示すブロック図である。
以下、本開示を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．固体撮像素子の概略構成例
２．画素の第１の実施の形態（対の位相差画素それぞれがダミー画素を有する構成）
３．画素の第２の実施の形態（対の位相差画素で共通のダミー画素を有する構成）
４．画素の第３の実施の形態（位相差画素に素子分離電極が延長された構成）
５．画素の第４の実施の形態（光電変換膜が全波長の光を受光する構成１）
６．画素の第５の実施の形態（光電変換膜が全波長の光を受光する構成２）
７．画素の第６の実施の形態（光電変換膜が全波長の光を受光する構成３）
８．第１の実施の形態の製造方法
９．電子機器への適用例
＜１．固体撮像素子の概略構成例＞
図１は、本開示に係る固体撮像素子の概略構成を示している。
図１の固体撮像素子１は、半導体として例えばシリコン（Si）を用いた半導体基板１２に、画素２が行列状に２次元配置されている画素アレイ部３と、その周辺の周辺回路部とを有して構成される。周辺回路部には、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７、制御回路８などが含まれる。
画素アレイ部３において、行列状に２次元配置された画素２には、図３等を参照して後述するように、画像生成用の信号を生成する通常画素２Xと、焦点検出用の信号を生成する位相差画素２Pとがある。また、位相差画素２Pの隣にダミー画素２Dが配置される場合もある。
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素駆動配線１０を選択し、選択された画素駆動配線１０に画素２を駆動するためのパルスを供給し、行単位で画素２を駆動する。すなわち、垂直駆動回路４は、画素アレイ部３の各画素２を行単位で順次垂直方向に選択走査し、各画素２の光電変換部において受光量に応じて生成された信号電荷に基づく画素信号を、垂直信号線９を通してカラム信号処理回路５に供給する。
カラム信号処理回路５は、画素２の列ごとに配置されており、１行分の画素２から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。例えば、カラム信号処理回路５は、画素固有の固定パターンノイズを除去するためのCDS(Correlated Double Sampling：相関２重サンプリング)およびAD変換等の信号処理を行う。
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１１に出力させる。
出力回路７は、カラム信号処理回路５の各々から水平信号線１１を通して順次に供給される信号に対し所定の信号処理を行って、出力端子１３を介して出力する。出力回路７は、例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。
制御回路８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像素子１の内部情報などのデータを出力する。すなわち、制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６などの動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に出力する。
以上のように構成される固体撮像素子１は、CDS処理とAD変換処理を行うカラム信号処理回路５が画素列ごとに配置されたカラムAD方式と呼ばれるCMOSイメージセンサである。
＜２．画素の第１の実施の形態＞
＜通常画素の断面構成＞
図２を参照して、固体撮像素子１の通常画素の断面構成について説明する。
図２は、図１の固体撮像素子１の通常画素２Xの断面構成を示す図である。
半導体基板１２の第１導電型（例えば、P型）の半導体領域４１内に、第２導電型（例えば、N型）の半導体領域４２及び４３を深さ方向に積層して形成することにより、PN接合によるフォトダイオードPD１およびPD２が、深さ方向に形成されている。半導体領域４２を電荷蓄積領域とするフォトダイオードPD１は、青色の光を受光して光電変換する無機光電変換部であり、半導体領域４３を電荷蓄積領域とするフォトダイオードPD２は、赤色の光を受光して光電変換する無機光電変換部である。
半導体基板１２の表面側（図中下側）には、フォトダイオードPD１及びPD２に蓄積された電荷の読み出し等を行う複数の画素トランジスタと、複数の配線層と層間絶縁膜とからなる多層配線層４４が形成されている。なお、図２では、多層配線層４４の詳細な図示は省略されている。複数の画素トランジスタは、例えば、転送トランジスタ、選択トランジスタ、リセットトランジスタ、及び、増幅トランジスタの４つのMOSトランジスタで構成される。
半導体基板１２には、後述する光電変換膜５２で光電変換された電荷を多層配線層４４側に取り出すための導電性プラグ４６が、半導体基板１２（の半導体領域４１）を貫通して形成されている。導電性プラグ４６の外周には、半導体領域４１との短絡を抑制するために、SiO2若しくはSiN等の絶縁膜４７が形成されている。
導電性プラグ４６は、多層配線層４４内に形成された金属配線４８により、半導体基板１２内に第２導電型（例えば、N型）の半導体領域で形成されたFD部（フローティングディフージョン部）４９と接続されている。FD部４９は、光電変換膜５２で光電変換された電荷を、読み出されるまでの間、一時的に保持する領域である。FD部４９に保持された電荷は、フォトダイオードPD１及びPD２で生成された電荷と同様に、増幅トランジスタ等を介して後段のカラム信号処理回路５に出力される。ただし、光電変換膜５２で生成された電荷を信号として出力する場合には、フォトダイオードPD１及びPD２で必要となる転送トランジスタは不要である。したがって、光電変換膜５２を用いた光電変換には、フォトダイオードPD１及びPD２の受光面積を狭めることがないというメリットがある。
半導体基板１２の裏面側（図中上側）の界面には、例えば、ハフニウム酸化（HfO2）膜とシリコン酸化膜の２層または３層の膜からなる透明絶縁膜５１が形成されている。
透明絶縁膜５１の上側には、光電変換膜５２が、その下側の下部電極５３ａと上側の上部電極５３ｂで挟まれた形で配置されている。光電変換膜５２が形成されている領域のうち、下部電極５３ａと上部電極５３ｂで挟まれた領域が、入射光を光電変換する領域であり、光電変換膜５２、下部電極５３ａ、及び上部電極５３ｂは、光電変換部６１を構成する。光電変換膜５２は、緑色の波長光を光電変換する膜として、例えば、ローダーミン系色素、メラシアニン系色素、キナクリドン等を含む有機光電変換材料で形成される。下部電極５３ａと上部電極５３ｂは、例えば、酸化インジウム錫（ITO）膜、酸化インジウム亜鉛膜等で形成される。
なお、光電変換膜５２を、赤色の波長光を光電変換する膜とする場合には、例えば、フタロシアニン系色素を含む有機光電変換材料を用いることができる。また、青色の波長光を光電変換する膜とする場合には、クマリン系色素、トリス−８−ヒドリキシキノリンＡｌ（Ａｌｑ３）、メラシアニン系色素等を含む有機光電変換材料を用いることができる。
上部電極５３ｂは全画素共通に全面に形成されているのに対して、下部電極５３ａは、画素単位に形成されており、透明絶縁膜５１を貫通する金属配線５４により半導体基板１２の導電性プラグ４６と接続されている。タングステン（Ｗ）、アルミニウム（Al）、銅（Cu）などの材料で形成される金属配線５４は、透明絶縁膜５１の所定の深さで平面方向にも形成され、隣接画素への光の入射を抑制する画素間遮光膜５５を兼用する。
上部電極５３ｂの上面には、シリコン窒化膜（SiN）、シリコン酸窒化膜（SiON）、炭化珪素（SiC）等の無機膜により、高屈折率層５６が形成されている。また、高屈折率層５６の上には、オンチップレンズ５７が形成されている。オンチップレンズ５７の材料には、例えば、シリコン窒化膜（SiN）、または、スチレン系樹脂、アクリル系樹脂、スチレン−アクリル共重合系樹脂、若しくはシロキサン系樹脂等の樹脂系材料が用いられる。本画素構造では、光電変換膜５２と、オンチップレンズ５７までの距離が近くなるために、位相差画素２Pにおいて光入射角依存性がとりにくくなるため、高屈折率層５６は、屈折角を大きくし、集光効率を高める効果がある。
図２では、以上のように構成される通常画素２Xが、３個並んで配置されている。
このように形成された通常画素２Xが２次元配置されている固体撮像素子１は、多層配線層４４が形成されている半導体基板１２の表面側と反対側の裏面側から光が入射される裏面照射型のCMOS固体撮像素子である。
また、固体撮像素子１は、緑色の光については半導体基板（シリコン層）１２の上方に形成された光電変換膜５２で光電変換し、青色と赤色の光については半導体基板１２内のフォトダイオードPD１及びPD２で光電変換する縦方向分光型の固体撮像素子である。
＜下部電極の平面レイアウト＞
図３は、画素アレイ部３内の下部電極の平面レイアウトを示す図である。
図３に示されるように、画素アレイ部３内の２次元配置された画素２のうち、通常画素２Xでは、下部電極５３ａが画素単位に形成されている。図２に示した断面図は、例えば、図３のX1-X1’線で示される３個の通常画素２Xが水平方向に並んだ部分の断面図に相当する。
一方、画素アレイ部３内の２次元配置された画素２のうち、通常画素２Xの下部電極５３ａよりも小さい平面サイズに縮小された下部電極５３ｃを有する画素２と、下部電極５３ｃが縮小されたことにより空いた領域まで拡大された下部電極５３ｄを有する画素２がある。
縮小された下部電極５３ｃを有する画素２は、焦点検出用の信号を生成する位相差画素２Pであり、拡大された下部電極５３ｄを有する画素２は、位相差画素２Pの隣に配置されるダミー画素２Dである。
位相差画素２Pは、光の入射角に対して感度が非対称性をもつように構成された対（２つ）で画素アレイ部３内に配置される。この対となる２つの位相差画素２Pを、タイプAの位相差画素２PAとタイプBの位相差画素２PBと記述する。また、位相差画素２PAの隣に配置されるダミー画素２Dを、ダミー画素２DAと記述し、位相差画素２PBの隣に配置されるダミー画素２Dを、ダミー画素２DBと記述する。
図３の例では、位相差画素２PAが、通常画素２Xと比べて画素内の左側のみ受光するように下部電極５３ｃを形成した画素であり、位相差画素２PBは、光電変換領域が位相差画素２PAと対称になるように、画素内の右側のみに下部電極５３ｃを形成した画素である。
なお、図３の例では、位相差画素２PAとダミー画素２DAのペアと、位相差画素２PBとダミー画素２DBのペアが、縦方向（垂直方向）に隣接して配置されているが、必ずしも、縦方向に隣接して配置する必要はない。例えば、位相差画素２PAとダミー画素２DAのペアと、位相差画素２PBとダミー画素２DBのペアが、１画素以上離れて配置されたり、横方向（水平方向）に隣接して配置されてもよい。
また、図３の例では、位相差画素２PAと２PBの下部電極５３ｃは、通常画素２Xの下部電極５３ａと比較して横方向（水平方向）に縮小された構成とされているが、縦方向（垂直方向）に縮小された構成としてもよい。位相差画素２PAと２PBの下部電極５３ｃが縦方向に縮小された構成とされた場合、位相差画素２PAとダミー画素２DAは、縦方向に隣接して配置され、位相差画素２PBとダミー画素２DBも、縦方向に隣接して配置される。
さらには、横方向に縮小された下部電極５３ｃを有する対の位相差画素２PA及び２PBと、縦方向に縮小された下部電極５３ｃを有する対の位相差画素２PA及び２PBが、画素アレイ部３内に混在していてもよい。
位相差画素２PAからの画素信号と位相差画素２PBからの画素信号とでは、下部電極５３ｃの形成位置の違いにより、像のずれが発生する。この像のずれから、位相ずれ量を算出してデフォーカス量を算出し、撮影レンズを調整（移動）することで、オートフォーカスを達成することができる。
＜位相差画素の断面構成＞
図４は、１つの通常画素２Xと位相差画素２PA及びダミー画素２DAのペアが含まれる図３のY1-Y1’線の断面構成を示している。
図５は、１つの通常画素２Xと位相差画素２PB及びダミー画素２DBのペアが含まれる図３のY2-Y2’線の断面構成を示している。
図４及び図５に示されるように、位相差画素２P(２PAまたは２PB）の下部電極５３ｃは、通常画素２Xの下部電極５３ａと比較して横方向（水平方向）に縮小された構成とされており、その縮小されたことにより空いた領域に、ダミー画素２D(２DAまたは２DB）の下部電極５３ｄが延伸して形成されている。位相差画素２Pの下部電極５３ｃと、ダミー画素２Dの下部電極５３ｄとの平面方向の間隔は、隣接する２つの通常画素２Xの下部電極５３ａどうしの間隔と同じに設定されているが、必ずしも同じである必要はない。
位相差画素２P及びダミー画素２Dにおいて、下部電極５３ｃと下部電極５３ｄ以外の構成は、通常画素２Xと同様である。したがって、位相差画素２P及びダミー画素２DそれぞれのフォトダイオードPD１及びPD２で生成されたB信号及びR信号は、画像生成用の信号として利用することができる。
位相差画素２Pの光電変換部６１、即ち、光電変換膜５２、上部電極５３ｂ、及び、下部電極５３ｃで生成されたG信号は、金属配線５４および導電性プラグ４６を介してFD部４９に出力され、焦点検出用の信号として利用される。位相差画素２Pの画像生成用のG信号は、例えば、その位相差画素２P周辺の複数の通常画素２XのG信号から補間により算出される。
一方、ダミー画素２Dの光電変換部６１、即ち、光電変換膜５２、上部電極５３ｂ、及び、下部電極５３ｄで生成されたG信号は、金属配線５４および導電性プラグ４６を介してFD部４９に出力されるが、利用されずに排出される。ダミー画素２Dの画像生成用のG信号も、例えば、そのダミー画素２D周辺の複数の通常画素２XのG信号から補間により算出される。
以上のように構成される位相差画素２Pの第１の実施の形態によれば、光電変換膜５２の上面に遮光膜を色毎に形成する必要がないため、遮光膜形成のための工程数の増加を避けながら、位相差画素を実現することができる。また、光電変換膜５２を画素間で分離する必要がないので、光電変換膜５２を画素間で分離することにより発生する暗電流を抑制することができる。
従って、半導体基板１２の外側に形成した光電変換膜５２を用いて、より好ましい焦点検出用の位相差画素２Pを形成することができる。
なお、第１の実施の形態として示した画素構造では、光電変換膜５２では緑色の光を光電変換するため、位相差画素２Pから出力されるG信号を焦点検出用の信号として用いることになるが、光電変換膜５２で、何色の光を光電変換するかは任意に選択可能である。すなわち、縦方向分光型の固体撮像素子において、半導体基板１２の上方に形成された光電変換膜５２で何色の光を光電変換し、半導体基板１２内のフォトダイオードPD１及びPD２で何色の光を光電変換するかは、適宜決定することができる。
＜３．画素の第２の実施の形態＞
＜下部電極の平面レイアウト＞
次に、第２の実施の形態について説明する。なお、第２の実施の形態以降の説明では、それまでに上述した他の実施の形態と同一の符号を付して示した他の実施の形態と対応する部分についての説明は適宜省略し、異なる部分についてのみ説明する。第２の実施の形態における通常画素は、上述した第１の実施の形態と同様であるので、位相差画素についてのみ説明する。
図６は、画素アレイ部３内の下部電極の平面レイアウトを示す図である。
第２の実施の形態では、位相差画素２PAと２PBが、あいだにダミー画素２Dを挟む配置で、直線的に並んで配置されている。すなわち、位相差画素２PA、ダミー画素２D、及び、位相差画素２PBが、その順番で画素アレイ部３内に配置されている。したがって、ダミー画素２Dは、位相差画素２PAと２PBのそれぞれの隣りに配置されており、位相差画素２PAの隣りに配置されるダミー画素２DAでもあり、かつ、位相差画素２PBの隣に配置されるダミー画素２DBでもある。このようなダミー画素２Dをダミー画素２DABと記述する。
第２の実施の形態において、位相差画素２PAは、第１の実施の形態と同様に、画素内の左側のみ受光するように形成された下部電極５３ｃを有する。位相差画素２PBは、光電変換領域が位相差画素２PAと対称になるように、画素内の右側のみに下部電極５３ｃを有する。
そして、下部電極５３ｃが縮小されたことによって空いた位相差画素２PA及び２PBの領域に、真ん中に配置されたダミー画素２DABの下部電極５３ｄが延伸して形成されている。換言すれば、ダミー画素２DABの下部電極５３ｄは、位相差画素２PA及び２PBの両側に延伸して、３画素にまたがるように形成されている。
なお、図６の例は、位相差画素２PA、ダミー画素２D、及び、位相差画素２PBが、その順番で、水平方向に直線的に並んで配置された例であるが、垂直方向に直線的に並んで配置された構成とすることも可能である。
＜位相差画素の断面構成＞
図７は、位相差画素２PA、ダミー画素２DAB、及び、位相差画素２PBを含む図６のY11-Y11’線の断面構成を示している。
図７に示されるように、位相差画素２PA及び２PBの下部電極５３ｃは、通常画素２Xの下部電極５３ａと比較して横方向（水平方向）に縮小された構成とされており、その縮小されたことにより空いた領域に、ダミー画素２DABの下部電極５３ｄが延伸して形成されている。
位相差画素２PA及び２PBでは、光電変換膜５２の領域のうち、上部電極５３ｂと下部電極５３ｃで挟まれた領域において生成された電荷が、FD部４９に蓄積される。位相差画素２PAと位相差画素２PBとでは、下部電極５３ｃの形成位置が対称な位置となっている。この下部電極５３ｃの形成位置の違いにより、位相差画素２PAからの画素信号と位相差画素２PBからの画素信号とでは、像のずれが発生する。この像のずれから、位相ずれ量を算出してデフォーカス量を算出し、撮影レンズを調整（移動）することで、オートフォーカスを達成することができる。
以上のように構成される位相差画素２Pの第２の実施の形態によれば、光電変換膜５２の上面に遮光膜を色毎に形成する必要がないため、遮光膜形成のための工程数の増加を避けならが、位相差画素を実現することができる。また、光電変換膜５２を画素間で分離する必要がないので、光電変換膜５２は画素間で分離することにより発生する暗電流を抑制することができる。
従って、半導体基板１２の外側に形成した光電変換膜５２を用いて、より好ましい焦点検出用の位相差画素２Pを形成することができる。
＜４．画素の第３の実施の形態＞
＜下部電極の平面レイアウト＞
次に、第３の実施の形態について説明する。
図８は、画素アレイ部３内の下部電極の平面レイアウトを示す図である。
なお、図８においては、図を見やすくするため、図３や図６で示した各画素２の境界を表す破線は省略されている。
第３の実施の形態では、隣接する下部電極５３ａと５３ｃの間に、画素（素子）を分離する素子分離電極８１が形成されている。素子分離電極８１の材料は、下部電極５３ａと５３ｃと同様の材料、例えば、酸化インジウム錫（ITO）膜、酸化インジウム亜鉛膜等を用いることができる。素子分離電極８１は、垂直方向及び水平方向それぞれの隣接する下部電極５３ａと５３ｃの間に形成されるので、図８に示されるように格子状に形成される。
素子分離電極８１には、所定の固定電位が印加される。これにより、隣接画素間の容量カップリングを防止することができ、また、画素間で発生した電荷を収集することにより、残像を抑制することもできる。
位相差画素２PAは、第１の実施の形態と同様に、画素内の左側のみ受光するように形成された下部電極５３ｃを有する。位相差画素２PBは、光電変換領域が位相差画素２PAと対称になるように、画素内の右側のみに下部電極５３ｃを有する。
そして、位相差画素２PAの下部電極５３ｃが縮小されたことによって空いた領域には、素子分離電極８１が、画素境界ラインから延伸して形成されている。位相差画素２PBの下部電極５３ｃが縮小されたことによって空いた領域にも、素子分離電極８１が、画素境界ラインから延伸して形成されている。すなわち、位相差画素２PA及び２PBは、縮小された下部電極５３ｃにより空いた領域まで、隣接する素子分離電極８１が拡張されて設けられた構成を有する。
以上のように構成される位相差画素２PA及び２PBにおいても、下部電極５３ｃの形成位置が対称な位置となっている。この下部電極５３ｃの形成位置の違いにより、位相差画素２PAからの画素信号と位相差画素２PBからの画素信号とでは、像のずれが発生する。この像のずれから、位相ずれ量を算出してデフォーカス量を算出し、撮影レンズを調整（移動）することで、オートフォーカスを達成することができる。
なお、図８の例は、位相差画素２PA及び２PBの下部電極５３ｃが通常画素２Xの下部電極５３ａと比較して横方向（水平方向）に縮小された構成とされているが、縦方向（垂直方向）に縮小された構成としてもよい。この場合、位相差画素２PA及び２PB内には、上下の下部電極５３ａと５３ｃを分離する素子分離電極８１が、縦方向に延伸して形成される。
＜画素の断面構成＞
図９は、２つの通常画素２Xを含む図８のX11-X11’線の断面構成図である。
図１０は、１つの通常画素２Xと位相差画素２PAを含む図８のY21-Y21’線の断面構成図である。
図１１は、１つの通常画素２Xと位相差画素２PBを含む図８のY22-Y22’線の断面構成図である。
図９に示されるように、通常画素２Xどうしが隣接する部分では、素子分離電極８１は、平面方向については画素境界上の位置であって、深さ方向については下部電極５３ａと同一の位置に形成されている。素子分離電極８１は、その下層に形成された金属配線８２に接続されており、金属配線８２を介して所定の固定電位が、素子分離電極８１に印加される。
図１０に示されるように、位相差画素２PAと通常画素２Xが隣接する部分では、位相差画素２PAの下部電極５３ｃが縮小されたことにより空いた領域に、素子分離電極８１が、画素境界ラインから延伸して形成されている。
また、図１１に示されるように、位相差画素２PBと通常画素２Xが隣接する部分では、位相差画素２PBの下部電極５３ｃが縮小されたことにより空いた領域に、素子分離電極８１が、画素境界ラインから延伸して形成されている。
拡張された素子分離電極８１が、その下層に形成された金属配線８２に接続され、所定の固定電位が素子分離電極８１に印加される点については、図１０及び図１１においても、図９と同様である。拡張された素子分離電極８１と上部電極５３ｂで挟まれた光電変換膜５２で生成された電荷は、FD部４９には接続されておらず、信号として取り出されることはない。
以上のように構成される位相差画素２Pの第３の実施の形態によれば、光電変換膜５２の上面に遮光膜を色毎に形成する必要がないため、遮光膜形成のための工程数の増加を避けならが、位相差画素を実現することができる。また、光電変換膜５２を画素間で分離する必要がないので、光電変換膜５２は画素間で分離することにより発生する暗電流を抑制することができる。
従って、半導体基板１２の外側に形成した光電変換膜５２を用いて、より好ましい焦点検出用の位相差画素２Pを形成することができる。
＜第３の実施の形態の変形例＞
図８に示した例では、位相差画素２PAまたは２PBの垂直方向及び水平方向の隣りには、通常画素２Xが配置されるレイアウトとされていたが、図１２に示されるように、位相差画素２PAと位相差画素２PBが、垂直方向または水平方向の隣りに配置されるレイアウトでもよい。
また、上述した説明では、素子分離電極８１が、垂直方向及び水平方向の画素境界上に格子状に形成されることを前提として、その素子分離電極８１が延伸される形態として説明したが、図１３に示されるように格子状の素子分離電極８１は省略してもよい。また、図８で示したレイアウトに対して、格子状の素子分離電極８１を省略して、アイランド状の素子分離電極８３のみを設ける構成も勿論可能である。この場合、アイランド状の素子分離電極８３に対してのみ、所定の固定電位が印加される。さらには、格子状の素子分離電極８１の全てを省略するのではなく、例えば、H状のように、格子状の素子分離電極８１の一部分のみを欠落させた形状としてもよい。
なお、図１３に示したアイランド状の素子分離電極８３と、図６に示した第２の実施の形態のダミー画素２DABのアイランド状の下部電極５３ｃとは、所定の固定電位を供給する金属配線８２と接続されるか、または、電荷を蓄積するFD部４９と接続されるかが異なる。図１３に示したアイランド状の素子分離電極８３は、その下層に形成された金属配線８２と接続せずに、孤立パターンとしてもよい。あるいはまた、図１３のアイランド状の素子分離電極８３を、その下層に形成された金属配線８２と接続せずに、FD部４９と接続するようにして、電荷を蓄積して排出する構成としてもよい。
＜５．画素の第４の実施の形態＞
＜画素の断面構成＞
次に、第４の実施の形態について説明する。
上述した第１乃至第３の実施の形態では、各画素２が、光電変換部６１とフォトダイオードPD１及びPD２により、赤色（R）、緑色（G）、及び青色（B）の全ての波長光を受光するのに対して、以下で説明する第４乃至第６の実施の形態では、各画素２が、赤色（R）、緑色（G）、または、青色（B）のいずれかの波長光のみを受光する点が異なる。
図１４は、第４の実施の形態における画素２の断面構成図であって、１つの通常画素２Xと位相差画素２PA及びダミー画素２DAのペアが含まれる図３のY1-Y1’線に相当する部分の断面構成を示している。
同じ図３のY1-Y1’線の断面構成図である、図４に示した第１の実施の形態の断面構成と、図１４の第４の実施の形態の断面構成を比較すると、図１４では、図４の緑色の波長光を光電変換する光電変換膜５２が、赤色（R）、緑色（G）、及び青色（B）の全ての波長光を光電変換する光電変換膜９１に置き換えられている。また、半導体基板１２内には、青色の光を受光するフォトダイオードPD１と、赤色の光を受光するフォトダイオードPD２が設けられていない。
さらに、図１４では、高屈折率層５６とオンチップレンズ５７との間に、赤色（R）、緑色（G）、または青色（B）の波長光を通過させるカラーフィルタ９２が新たに設けられている。
したがって、光電変換膜９１には、カラーフィルタ９２を通過した赤色（R）、緑色（G）、または青色（B）のいずれかの波長光のみが到達するので、各画素２は、赤色（R）、緑色（G）、または青色（B）のいずれかの波長光のみを受光する。
また、図４に示した第１の実施の形態では、光電変換部６１やオンチップレンズ５７が多層配線層４４が形成された表面側とは反対の裏面側に形成された裏面照射型の構成が採用されていた。これに対して、図１４の第４の実施の形態では、多層配線層４４が形成されている側と同じ、半導体基板１２の表面側に、光電変換部６１やオンチップレンズ５７が形成された表面照射型の構成が採用されている。
より具体的には、半導体基板１２の表面側に多層配線層４４が形成され、多層配線層４４の上面に、透明絶縁膜５１、下部電極５３ａ、光電変換膜９１、上部電極５３ｂ、高屈折率層５６などが形成されている。
半導体基板１２の表面側に多層配線層４４が形成されているので、光電変換膜５２で生成された電荷を保持するFD部４９も、半導体基板１２の表面側に形成されている。したがって、第４の実施の形態では、光電変換膜９１で生成された電荷を半導体基板１２の裏面側に取り出すための導電性プラグ４６及び絶縁膜４７が設けられていない。
図１５は、図３の平面レイアウトに対応して示したカラーフィルタ９２のレイアウト例を示す図である。
カラーフィルタ９２は、図１５に示されるように、例えば、ベイヤー配列で配置される。
なお、図１５の例では、位相差画素２PA及び２PBが緑色（Gr,Gb）の波長を受光する画素であり、ダミー画素２DAが赤色(R)の波長を受光する画素、ダミー画素２DBが青色(B)の波長を受光する画素となっているが、位相差画素２Pやダミー画素２Dが受光する光の波長（色）は、この例に限られない。ただし、位相差画素２PAが受光する光と、位相差画素２PBが受光する光の波長は合わせる方が望ましい。また、位相差画素２PA及び２PBには、カラーフィルタ９２に代えて、全波長を透過させる材料を形成し、全波長の光を受光するホワイト画素とすることもできる。位相差画素２PA及び２PBをホワイト画素とする場合、カラーフィルタ９２の代わりに形成する材料は、例えば、高屈折率層５６やオンチップレンズ５７と同一材料とすることができる。
＜６．画素の第５の実施の形態＞
＜画素の断面構成＞
次に、第５の実施の形態について説明する。
図１６は、第５の実施の形態における画素２の断面構成図であって、位相差画素２PA及び２PBと、その間のダミー画素２DABとを含む図６のY11-Y11’線に相当する部分の断面構成を示している。
第５の実施の形態では、各画素２が受光する光の波長については、図１４を参照して説明した第４の実施の形態と同様に構成されており、下部電極５３ｃ及び５３ｄの配置構成は、図７を参照して説明した第２の実施の形態と同様に構成されている。
即ち、図１６では、高屈折率層５６とオンチップレンズ５７との間に、ベイヤー配列のカラーフィルタ９２が形成されるとともに、赤色（R）、緑色（G）、及び青色（B）の全ての波長光を光電変換する光電変換膜９１が、下部電極５３ｃまたは５３ｄと、上部電極５３ｂとの間に形成されている。これにより、各画素２の光電変換部６１は、赤色（R）、緑色（G）、または、青色（B）のいずれかの波長光のみを受光する。
また、位相差画素２PA及び２PBは、あいだにダミー画素２DABを挟むように直線的に並んで配置されている。そして、位相差画素２PA及び２PBの下部電極５３ｃが縮小されたことにより空いた領域に、真ん中に配置されたダミー画素２DABの下部電極５３ｄが延伸して形成されている。
また、第５の実施の形態の画素構造は、光電変換部６１やオンチップレンズ５７が、多層配線層４４と同じ半導体基板１２の表面側に形成された表面照射型の構造である。
＜７．画素の第６の実施の形態＞
＜画素の断面構成＞
次に、第６の実施の形態について説明する。
図１７は、第６の実施の形態における画素２の断面構成図であって、１つの通常画素２Xと位相差画素２PAを含む図８のY21-Y21’線に相当する部分の断面構成を示している。
第６の実施の形態では、各画素２が受光する光の波長については、図１４を参照して説明した第４の実施の形態と同様に構成されており、下部電極５３ｃと素子分離電極８１の配置構成は、図１０を参照して説明した第３の実施の形態と同様に構成されている。
即ち、図１７では、高屈折率層５６とオンチップレンズ５７との間に、ベイヤー配列のカラーフィルタ９２が形成されるとともに、赤色（R）、緑色（G）、及び青色（B）の全ての波長光を光電変換する光電変換膜９１が、下部電極５３ａまたは５３ｃと、上部電極５３ｂとの間に形成されている。これにより、各画素２の光電変換部６１は、赤色（R）、緑色（G）、または、青色（B）のいずれかの波長光のみを受光する。
また、位相差画素２PAと通常画素２Xの間には素子分離電極８１が形成されており、図１７に示されるように、位相差画素２PAの下部電極５３ｃが縮小されたことにより空いた領域に、素子分離電極８１が、画素境界ラインから延伸して形成されている。
図示は省略するが、第６の実施の形態の通常画素２Xどうしが隣接する部分では、図９と同様に、画素境界上の位置に、素子分離電極８１が形成されている。また、位相差画素２PBと通常画素２Xが隣接する部分では、図１１と同様に、位相差画素２PBの下部電極５３ｃが縮小されたことにより空いた領域に、素子分離電極８１が、画素境界ラインから延伸して形成されている。
また、第６の実施の形態の画素構造は、光電変換部６１やオンチップレンズ５７が、多層配線層４４と同じ半導体基板１２の表面側に形成された表面照射型の構造である。
上述した第４乃至第６の実施の形態においても、位相差画素２PAと２PBとでは、下部電極５３ｃの形成位置が対称になっている。この下部電極５３ｃの形成位置の違いにより、位相差画素２PAからの画素信号と位相差画素２PBからの画素信号とでは、像のずれが発生する。この像のずれから、位相ずれ量を算出してデフォーカス量を算出し、撮影レンズを調整（移動）することで、オートフォーカスを達成することができる。
また、第４乃至第６の実施の形態においても、光電変換膜９１の上面に遮光膜を形成する必要がないため、工程数の増加を避けながら、位相差画素を実現することができる。また、光電変換膜９１を画素間で分離する必要がないので、光電変換膜９１を画素間で分離することにより発生する暗電流を抑制することができる。
従って、第４乃至第６の実施の形態においても、半導体基板１２の外側に形成した光電変換膜９１を用いて、より好ましい焦点検出用の位相差画素２Pを形成することができる。
なお、第４乃至第６の実施の形態として示した構造は、表面照射型の画素構造であるが、第１乃至第３の実施の形態と同様に、裏面照射型の画素構造とすることもできる。
また、第５及び第６の実施の形態においても、位相差画素２PA及び２PBをホワイト画素に変更することもできる。
また、第１乃至第３の実施の形態のダミー画素２Dの下部電極５３ｄと、第４乃至第６の素子分離電極８１は、いずれも、少なくとも画素の境界まで延びる電極である。
＜８．第１の実施の形態の製造方法＞
次に、図１８乃至図２５を参照しながら、図４に示した第１の実施の形態に係る画素２の製造方法について説明する。
なお、図１８乃至図２５では、図４では図示していない上部電極５３ｂへの電源供給部の製造方法についても併せて説明する。
初めに、図１８のAに示されるように、半導体基板１２の半導体領域４１内に、フォトダイオードPD１及びPD２、導電性プラグ４６、FD部４９、並びに、上部電極５３ｂに電源を供給するための導電性プラグ１２２等が形成される。導電性プラグ１２２の外周は、SiO2若しくはSiN等の絶縁膜１２３で覆われている。
また、半導体基板１２の表面側（図中下側）には、フォトダイオードPD１及びPD２に蓄積された電荷の読み出し等を行う複数の画素トランジスタと、複数の配線層と層間絶縁膜とからなる多層配線層４４が形成される。
そして、図１８のBに示されるように、半導体基板１２の裏面側界面に、透明絶縁膜５１Aが所定の膜厚で形成される。
次に、図１８のCに示されるように、半導体基板１２の裏面側界面に形成された透明絶縁膜５１Aのうち、導電性プラグ４６に接続する領域のみが、リソグラフィにより開口される。
そして、図１８のDに示されるように、透明絶縁膜５１Aの開口された掘り込み部分を含む透明絶縁膜５１Aの上側全面に、タングステン（Ｗ）、アルミニウム（Al）、銅（Cu）などの金属材料２０１が形成される。
透明絶縁膜５１A上の全面に形成された金属材料２０１は、図１９のAに示されるように、リソグラフィにより、所望の領域のみを残してパターニングされることにより、画素間遮光膜５５が形成される。
さらに、図１９のBに示されるように、透明絶縁膜５１Aと画素間遮光膜５５の上側に、透明絶縁膜５１Bが積層され、その後、再び、図１９のCに示されるように、積層された透明絶縁膜５１Bのうち、導電性プラグ４６に接続する領域のみが、リソグラフィにより開口される。
そして、再び、図１９のDに示されるように、透明絶縁膜５１Bの開口された掘り込み部分を含む透明絶縁膜５１Bの上側全面に金属材料２０２が形成された後、CMP（Chemical Mechanical Polishing）により表層の金属材料２０２が除去されることにより、図２０のAに示されるように、透明絶縁膜５１A及び５１Bを貫通する金属配線５４が形成される。
そして、図２０のBに示されるように、透明絶縁膜５１B上に、例えばITO（酸化インジウム錫）膜２０３が成膜され、リソグラフィにより、所望の領域のみを残してパターニングされることにより、図２０のCに示されるように、通常画素２Xの下部電極５３ａ、位相差画素２PAの下部電極５３ｃ、及び、ダミー画素２DAの下部電極５３ｄが形成される。
さらに、図２０のDに示されるように、下部電極５３ａ、５３ｃ、及び、５３ｄを含む透明絶縁膜５１B上に、透明絶縁膜５１Cが所定の膜厚で形成された後、透明絶縁膜５１Cが、下部電極５３ａ等と同じ膜厚となるまで、例えばCMP（Chemical Mechanical Polishing）により除去される。その結果、図２１のAに示されるように、残存した透明絶縁膜５１Cと、その下層の透明絶縁膜５１Bおよび５１Aにより、図４の透明絶縁膜５１が完成する。
続いて、図２１のBに示されるように、下部電極５３ａ、５３ｃ、及び、５３ｄと透明絶縁膜５１の上面に、緑色の波長光を光電変換する光電変換材料２０４が形成された後、その上に、図２１のCに示されるように、例えばITO（酸化インジウム錫）膜２０５が形成される。
そして、所望の領域のみを残してエッチングされることにより、図２１のDに示されるように、通常画素２X、位相差画素２P、及びダミー画素２Dに共通する光電変換膜５２と上部電極５３ｂが完成する。
続いて、図２２のAに示されるように、画素アレイ部３の画素領域の上部電極５３ｂと外周部の透明絶縁膜５１の上面に、高屈折率層５６となる窒化膜等の高屈折材料２０６Aが形成される。
その後、図２２のBに示されるように、上部電極５３ｂのコンタクト部となる場所にコンタクト開口部２０７が形成されるとともに、導電性プラグ１２２とのコンタクト部となる場所にコンタクト開口部２０８が形成される。
そして、図２３のAに示されるように、コンタクト開口部２０７及び２０８が形成された後の高屈折材料２０６Aの上面に、タングステン（Ｗ）などの金属材料２０９がコンフォーマルに成膜された後、図２３のBに示されるように、画素アレイ部３の外周部のみを残すようにパターニングされることにより、導電性プラグ１２２と上部電極５３ｂとを接続する接続配線１２４が完成する。
そして、図２４のAに示されるように、高屈折材料２０６Aと接続配線１２４の上に、さらに、高屈折材料２０６Aと同一材料の高屈折材料２０６Bが形成される。この積層された高屈折材料２０６Aと高屈折材料２０６Bが、高屈折率層５６となる。
次に、図２４のBに示されるように、高屈折率層５６の上面にさらに、オンチップレンズ５７の材料である樹脂系材料２１０を形成した後、図２５のAに示されるように、フォトレジスト２１１がレンズ形状に形成される。そして、レンズ形状のフォトレジスト２１１に基づいてエッチバックすることにより、図２５のBに示されるように、各画素２の最上部にオンチップレンズ５７が形成される。
以上のようにして、図４に示した第１の実施の形態の画素２を製造することができる。なお、その他の第２乃至第６の実施の形態においても、画素２の光電変換部６１については同様に製造することができる。
＜電子機器への適用例＞
本開示の技術は、固体撮像素子への適用に限られるものではない。即ち、本開示の技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像素子を用いる複写機など、画像取込部（光電変換部）に固体撮像素子を用いる電子機器全般に対して適用可能である。固体撮像素子は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
図２６は、本開示に係る電子機器としての、撮像装置の構成例を示すブロック図である。
図２６の撮像装置３００は、レンズ群などからなる光学部３０１、図１の固体撮像素子１の構成が採用される固体撮像素子（撮像デバイス）３０２、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路３０３を備える。また、撮像装置３００は、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７、および電源部３０８も備える。DSP回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７および電源部３０８は、バスライン３０９を介して相互に接続されている。
光学部３０１は、被写体からの入射光（像光）を取り込んで固体撮像素子３０２の撮像面上に結像する。固体撮像素子３０２は、光学部３０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像素子３０２として、図１の固体撮像素子１、即ち、上述した通常画素２X、位相差画素２P等の画素構造を有する固体撮像素子を用いることができる。
表示部３０５は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像素子３０２で撮像された動画または静止画を表示する。記録部３０６は、固体撮像素子３０２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
操作部３０７は、ユーザによる操作の下に、撮像装置３００が持つ様々な機能について操作指令を発する。電源部３０８は、DSP回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６および操作部３０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
上述したように、固体撮像素子３０２として、上述した各実施の形態に係る画素２を有する固体撮像素子１を採用することで、工程数の増加を避けながら、位相差画素を実現することができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置３００においても、撮像画像の高画質化を図ることができる。
本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
上述した第１乃至第３の実施の形態では、半導体基板１２の上層に１層の光電変換層（光電変換膜５２）を有し、半導体基板１２内に２つの無機光電変換層（フォトダイオードPD１及びPD２）を有する縦方向分光型の固体撮像素子について説明した。
しかし、本開示の技術は、半導体基板１２の上層に２層の光電変換層を有し、半導体基板１２内に１つの無機光電変換層を有する縦方向分光型の固体撮像素子についても同様に適用可能である。
また、上述した各実施の形態では、半導体基板１２の上方に形成する光電変換部６１の光電変換膜５２として、有機光電変換材料を用いることとして説明したが、無機光電変換材料を採用してもよい。無機光電変換材料としては、例えば、結晶シリコン、アモルファスシリコン、CIGS （Cu,In,Ga,Se化合物）、CIS（Cu,In,Se化合物）、カルコパイライト構造半導体、GaAsなどの化合物半導体などが挙げられる。
上述した各実施の形態では、位相差画素２Pの下部電極５３ｃの平面サイズは、通常画素２Xの下部電極５３ａの半分のサイズとされていたが、これに限定されない。位相差画素２Pの光電変換部６１が光の入射角に対して感度が非対称性をもち、位相差画素２PAと位相差画素２PBの光電変換領域が対称になるように形成されていればよい。
さらに、上述した各実施の形態では、光電変換部６１を構成する上部電極５３ｂが全画素共通に全面に形成され、下部電極５３ａが画素単位に形成されるようにしたが、上部電極５３ｂを画素単位に形成し、下部電極５３ａを全画素共通に全面に形成してもよい。また、下部電極５３ａと上部電極５３ｂの両方を画素単位に形成してもよい。
上述した例では、第１導電型をP型、第２導電型をN型として、電子を信号電荷とした固体撮像素子について説明したが、本開示は正孔を信号電荷とする固体撮像素子にも適用することができる。すなわち、第１導電型をN型とし、第２導電型をP型として、前述の各半導体領域を逆の導電型の半導体領域で構成することができる。
また、本開示の技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像素子（物理量分布検知装置）全般に対して適用可能である。
本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
例えば、上述した複数の実施の形態の全てまたは一部を組み合わせた形態を採用することができる。
なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
なお、本開示は以下のような構成も取ることができる。
（１）
光電変換膜と、それを上下で挟む第１電極及び第２電極とからなる光電変換部を有し、前記第１電極及び第２電極のうちの少なくとも一方の電極が画素ごとに分離された分離電極となっている第１の画素と、
前記光電変換部を有し、前記分離電極が前記第１の画素よりも小さい平面サイズで形成され、それにより空いた領域に、少なくとも画素の境界まで延びる第３電極が形成されている第２の画素と
を備える固体撮像素子。
（２）
前記第３電極は、前記光電変換部で生成された電荷を保持する電荷保持部に接続されている
前記（１）に記載の固体撮像素子。
（３）
前記第３電極は、隣りの画素の前記分離電極である
前記（１）または（２）に記載の固体撮像素子。
（４）
前記第３電極は、前記第２の画素とその隣りの画素を含む３画素にまたがる
前記（１）または（２）に記載の固体撮像素子。
（５）
前記第３電極は、固定電位を供給する配線と接続されている
前記（１）に記載の固体撮像素子。
（６）
前記第３電極は、隣りの画素の前記分離電極との間に形成された素子分離電極である
前記（１）または（５）に記載の固体撮像素子。
（７）
前記第３電極は、配線と接続されない孤立パターンである
前記（１）に記載の固体撮像素子。
（８）
前記第２の画素は、焦点検出用の信号を生成する位相差画素である
前記（１）乃至（７）のいずれかに記載の固体撮像素子。
（９）
前記光電変換膜は、所定の色の波長光を光電変換する膜である
前記（１）乃至（８）のいずれかに記載の固体撮像素子。
（１０）
前記光電変換膜は、緑色の波長光を光電変換する膜である
前記（９）に記載の固体撮像素子。
（１１）
前記第２の画素は、半導体基板内に無機光電変換部をさらに備え、
前記無機光電変換部は、前記光電変換部で光電変換されない波長光を光電変換する
前記（１）乃至（１０）のいずれかに記載の固体撮像素子。
（１２）
前記光電変換膜は、赤色、緑色、及び青色の波長光を光電変換可能な膜である
前記（１）乃至（７）のいずれかに記載の固体撮像素子。
（１３）
前記光電変換膜の上方に、赤色、緑色、または青色のカラーフィルタが配置されており、
前記光電変換膜は、前記カラーフィルタを通過した光を光電変換する
前記（１２）に記載の固体撮像素子。
（１４）
光電変換膜と、それを上下で挟む第１電極及び第２電極とからなる光電変換部を有し、前記第１電極及び第２電極のうちの少なくとも一方の電極が画素ごとに分離された分離電極となっている第１の画素と、
前記光電変換部を有し、前記分離電極が前記第１の画素よりも小さい平面サイズで形成され、それにより空いた領域に、少なくとも画素の境界まで延びる第３電極が形成されている第２の画素を形成する
固体撮像素子の製造方法。
（１５）
光電変換膜と、それを上下で挟む第１電極及び第２電極とからなる光電変換部を有し、前記第１電極及び第２電極のうちの少なくとも一方の電極が画素ごとに分離された分離電極となっている第１の画素と、
前記光電変換部を有し、前記分離電極が前記第１の画素よりも小さい平面サイズで形成され、それにより空いた領域に、少なくとも画素の境界まで延びる第３電極が形成されている第２の画素と
を有する固体撮像素子
を備える電子機器。
１ 固体撮像素子， ２ 画素， ２X 通常画素， ２P 位相差画素， ２D ダミー画素， ３ 画素アレイ部， １２ 半導体基板， PD１，PD２ フォトダイオード， ４１乃至４３ 半導体領域， ４９ FD部， ５２ 光電変換膜， ５３ａ 下部電極， ５３ｂ 上部電極， ５３ｃ，５３ｄ 下部電極， ５４ 金属配線， ５６ 高屈折率層， ５７ オンチップレンズ， ６１ 光電変換部， ８１ 素子分離電極， ８２ 金属配線， ８３ 素子分離電極， ９１ 光電変換膜， ９２ カラーフィルタ， ３００ 撮像装置， ３０２ 固体撮像素子

Claims (15)

  1. 行列状に２次元配置された複数の画素を備え、
    前記複数の画素は、
    光電変換膜と、それを上下で挟む第１電極及び第２電極とからなる光電変換部を有し、前記第１電極及び第２電極のうちの少なくとも一方の電極が画素ごとに分離された分離電極となっている第１の画素と、
    前記光電変換部を有し、前記分離電極が前記第１の画素よりも小さい平面サイズで形成され、それにより空いた領域に、少なくとも画素の境界まで延びる第３電極が形成されている第２の画素と、
    前記光電変換部を有し、前記分離電極が前記第２の画素の前記分離電極と対称となる配置で前記第１の画素よりも小さい平面サイズで形成され、それにより空いた領域に、少なくとも画素の境界まで延びる第３電極が形成されている第３の画素と
    を備え、
    前記第１ないし第３の画素の前記分離電極は、前記光電変換部で生成された電荷を保持する電荷保持部と接続され、前記電荷保持部に保持された電荷に基づく信号が画素信号として出力され、
    前記第２の画素と前記第３の画素は、異なる行に配置され、
    前記第２の画素と前記第３の画素は、光電変換領域の形成位置に応じた対の信号を出力する
    固体撮像素子。
  2. 前記第３電極は、前記光電変換部で生成された電荷を保持する電荷保持部に接続されている
    請求項１に記載の固体撮像素子。
  3. 前記第３電極は、隣りの画素の前記分離電極である
    請求項１に記載の固体撮像素子。
  4. 前記第３電極は、前記第２の画素とその隣りの画素を含む３画素にまたがる
    請求項１に記載の固体撮像素子。
  5. 前記第３電極は、固定電位を供給する配線と接続されている
    請求項１に記載の固体撮像素子。
  6. 前記第３電極は、隣りの画素の前記分離電極との間に形成された素子分離電極である
    請求項１に記載の固体撮像素子。
  7. 前記第３電極は、配線と接続されない孤立パターンである
    請求項１に記載の固体撮像素子。
  8. 前記第２の画素と前記第３の画素は、焦点検出用の信号を生成する位相差画素である
    請求項１に記載の固体撮像素子。
  9. 前記光電変換膜は、所定の色の波長光を光電変換する膜である
    請求項１に記載の固体撮像素子。
  10. 前記光電変換膜は、緑色の波長光を光電変換する膜である
    請求項９に記載の固体撮像素子。
  11. 前記第２の画素は、半導体基板内に無機光電変換部をさらに備え、
    前記無機光電変換部は、前記光電変換部で光電変換されない波長光を光電変換する
    請求項１に記載の固体撮像素子。
  12. 前記光電変換膜は、赤色、緑色、及び青色の波長光を光電変換可能な膜である
    請求項１に記載の固体撮像素子。
  13. 前記光電変換膜の上方に、赤色、緑色、または青色のカラーフィルタが配置されており、
    前記光電変換膜は、前記カラーフィルタを通過した光を光電変換する
    請求項１２に記載の固体撮像素子。
  14. 光電変換膜と、それを上下で挟む第１電極及び第２電極とからなる光電変換部を有し、前記第１電極及び第２電極のうちの少なくとも一方の電極が画素ごとに分離された分離電極となっている第１の画素と、
    前記光電変換部を有し、前記分離電極が前記第１の画素よりも小さい平面サイズで形成され、それにより空いた領域に、少なくとも画素の境界まで延びる第３電極が形成されている第２の画素と、
    前記光電変換部を有し、前記分離電極が前記第２の画素の前記分離電極と対称となる配置で前記第1の画素よりも小さい平面サイズで形成され、それにより空いた領域に、少なくとも画素の境界まで延びる第３電極が形成されている第３の画素とを含む複数の画素が行列状に２次元配置されるように形成し、
    前記第１ないし第３の画素の前記分離電極は、前記光電変換部で生成された電荷を保持する電荷保持部と接続され、前記電荷保持部に保持された電荷に基づく信号が画素信号として出力され、
    前記第２の画素と前記第３の画素は、異なる行に配置され、
    前記第２の画素と前記第３の画素は、光電変換領域の形成位置に応じた対の信号を出力する画素である
    固体撮像素子の製造方法。
  15. 行列状に２次元配置された複数の画素を備え、
    前記複数の画素は、
    光電変換膜と、それを上下で挟む第１電極及び第２電極とからなる光電変換部を有し、前記第１電極及び第２電極のうちの少なくとも一方の電極が画素ごとに分離された分離電極となっている第１の画素と、
    前記光電変換部を有し、前記分離電極が前記第１の画素よりも小さい平面サイズで形成され、それにより空いた領域に、少なくとも画素の境界まで延びる第３電極が形成されている第２の画素と、
    前記光電変換部を有し、前記分離電極が前記第２の画素の前記分離電極と対称となる配置で前記第1の画素よりも小さい平面サイズで形成され、それにより空いた領域に、少なくとも画素の境界まで延びる第３電極が形成されている第３の画素と
    を備え、
    前記第１ないし第３の画素の前記分離電極は、前記光電変換部で生成された電荷を保持する電荷保持部と接続され、前記電荷保持部に保持された電荷に基づく信号が画素信号として出力され、
    前記第２の画素と前記第３の画素は、異なる行に配置され、
    前記第２の画素と前記第３の画素は、光電変換領域の形成位置に応じた対の信号を出力する
    固体撮像素子
    を備える電子機器。
JP2020184271A 2014-11-05 2020-11-04 固体撮像素子およびその製造方法、並びに電子機器 Active JP6987950B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021195200A JP7301936B2 (ja) 2014-11-05 2021-12-01 固体撮像素子およびその製造方法、並びに電子機器
JP2023101488A JP7642727B2 (ja) 2014-11-05 2023-06-21 光検出素子

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014225190 2014-11-05
JP2014225190 2014-11-05
JP2016557699A JP6789820B2 (ja) 2014-11-05 2015-10-22 固体撮像素子およびその製造方法、並びに電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016557699A Division JP6789820B2 (ja) 2014-11-05 2015-10-22 固体撮像素子およびその製造方法、並びに電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021195200A Division JP7301936B2 (ja) 2014-11-05 2021-12-01 固体撮像素子およびその製造方法、並びに電子機器

Publications (2)

Publication Number Publication Date
JP2021028981A JP2021028981A (ja) 2021-02-25
JP6987950B2 true JP6987950B2 (ja) 2022-01-05

Family

ID=55909008

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2016557699A Expired - Fee Related JP6789820B2 (ja) 2014-11-05 2015-10-22 固体撮像素子およびその製造方法、並びに電子機器
JP2020184271A Active JP6987950B2 (ja) 2014-11-05 2020-11-04 固体撮像素子およびその製造方法、並びに電子機器
JP2021195200A Active JP7301936B2 (ja) 2014-11-05 2021-12-01 固体撮像素子およびその製造方法、並びに電子機器
JP2023101488A Active JP7642727B2 (ja) 2014-11-05 2023-06-21 光検出素子

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016557699A Expired - Fee Related JP6789820B2 (ja) 2014-11-05 2015-10-22 固体撮像素子およびその製造方法、並びに電子機器

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2021195200A Active JP7301936B2 (ja) 2014-11-05 2021-12-01 固体撮像素子およびその製造方法、並びに電子機器
JP2023101488A Active JP7642727B2 (ja) 2014-11-05 2023-06-21 光検出素子

Country Status (6)

Country Link
US (3) US10453890B2 (ja)
JP (4) JP6789820B2 (ja)
KR (3) KR102650235B1 (ja)
CN (2) CN113206118B (ja)
TW (4) TWI692090B (ja)
WO (1) WO2016072281A1 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692090B (zh) * 2014-11-05 2020-04-21 日商索尼半導體解決方案公司 固體攝像元件及其製造方法
US20160181309A1 (en) * 2014-12-22 2016-06-23 Canon Kabushiki Kaisha Microlens and method of manufacturing microlens
CN107533210A (zh) 2015-01-14 2018-01-02 因维萨热技术公司 相位检测自动聚焦
KR102577353B1 (ko) * 2015-01-29 2023-09-13 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자 및 전자 기기
JP6595804B2 (ja) * 2015-05-27 2019-10-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
JP6706482B2 (ja) * 2015-11-05 2020-06-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
US10063763B2 (en) * 2016-07-07 2018-08-28 Tdk Taiwan Corp. Camera module
WO2018075581A1 (en) 2016-10-20 2018-04-26 Invisage Technologies, Inc. Noise mitigation in image sensors with selectable row readout
US11251218B2 (en) * 2016-10-20 2022-02-15 Invisage Technologies, Inc. Image sensors with enhanced wide-angle performance
JP6857341B2 (ja) * 2016-12-22 2021-04-14 株式会社シグマ 撮像装置及び信号処理方法
KR102549541B1 (ko) * 2017-01-11 2023-06-29 삼성전자주식회사 이미지 센서
KR102652981B1 (ko) * 2017-01-16 2024-04-02 삼성전자주식회사 이미지 센서
US11049895B2 (en) * 2017-03-31 2021-06-29 Sony Semiconductor Solutions Corporation Solid-state imaging element, electronic device, and fabrication method
JP7026336B2 (ja) * 2017-06-06 2022-02-28 パナソニックＩｐマネジメント株式会社 撮像装置、および、カメラシステム
CN115360207A (zh) * 2017-06-21 2022-11-18 索尼半导体解决方案公司 成像元件、层叠式成像元件和固态成像装置
KR20190012812A (ko) * 2017-07-28 2019-02-11 에스케이하이닉스 주식회사 위상차 검출 픽셀을 구비한 이미지 센서
JP2019041142A (ja) * 2017-08-22 2019-03-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の製造方法、及び電子機器
JP2019040897A (ja) * 2017-08-22 2019-03-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び電子機器
JP2019047294A (ja) * 2017-08-31 2019-03-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像装置の制御方法
WO2019069752A1 (ja) * 2017-10-04 2019-04-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び電子装置
CN107919374A (zh) * 2017-12-15 2018-04-17 德淮半导体有限公司 一种图像传感器及其形成方法
JP2019114576A (ja) * 2017-12-20 2019-07-11 ソニーセミコンダクタソリューションズ株式会社 光電変換素子および固体撮像装置
JP2019133982A (ja) * 2018-01-29 2019-08-08 キヤノン株式会社 撮像装置、撮像システム及び移動体
JP2019165136A (ja) * 2018-03-20 2019-09-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
DE112019002867T5 (de) * 2018-06-05 2021-04-22 Sony Semiconductor Solutions Corporation Bildgebungsvorrichtung
JP7275125B2 (ja) * 2018-06-06 2023-05-17 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器
KR102786021B1 (ko) * 2018-07-03 2025-03-26 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치
WO2020012860A1 (ja) * 2018-07-09 2020-01-16 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法
JP2020016681A (ja) * 2018-07-23 2020-01-30 セイコーエプソン株式会社 液晶装置、液晶装置の駆動方法、および電子機器
KR102553314B1 (ko) * 2018-08-29 2023-07-10 삼성전자주식회사 이미지 센서
CN117037224B (zh) * 2019-02-19 2026-01-23 群创光电股份有限公司 使电子装置接收指纹数据的方法及相关的电子装置
EP3936837A4 (en) * 2019-03-06 2022-04-27 Panasonic Intellectual Property Management Co., Ltd. LIGHT DETECTION DEVICE, LIGHT DETECTION SYSTEM AND FILTER ASSEMBLY
EP4546978B1 (en) 2019-03-29 2026-04-29 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
US11297219B2 (en) 2019-06-11 2022-04-05 Samsung Electronics Co., Ltd. Image sensor
JPWO2021014849A1 (ja) * 2019-07-24 2021-01-28
KR102891047B1 (ko) * 2019-10-22 2025-11-25 에스케이하이닉스 주식회사 복수의 촬영 모드를 지원하는 이미지 센서
JP7504630B2 (ja) * 2020-03-09 2024-06-24 キヤノン株式会社 撮像素子、撮像装置、コンピュータプログラム及び記憶媒体
JP7598710B2 (ja) 2020-05-26 2024-12-12 株式会社ジャパンディスプレイ 検出装置
JP2022000873A (ja) 2020-06-19 2022-01-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
US11764209B2 (en) * 2020-10-19 2023-09-19 MW RF Semiconductors, LLC Power semiconductor device with forced carrier extraction and method of manufacture
CN115066753B (zh) 2020-11-30 2026-01-27 京东方科技集团股份有限公司 纹路识别模组和显示装置
US11728362B2 (en) 2021-04-22 2023-08-15 Taiwan Semiconductor Manufacturing Company Ltd Image sensor pixel and metal shielding of charge storage device of image sensor pixel formed by one step process
US12027563B2 (en) * 2021-06-11 2024-07-02 Visera Technologies Company Limited Image sensor structure having filter layer and absorption wavelength tunable photoelectric layer and manufacturing method thereof
US12408460B2 (en) * 2021-08-02 2025-09-02 Visera Technologies Company Limited Image sensor and method of forming the same
US12046609B2 (en) * 2021-10-07 2024-07-23 Visera Technologies Company Limited Solid-state image sensor
TWI792651B (zh) * 2021-11-01 2023-02-11 友達光電股份有限公司 感光裝置
US12349476B2 (en) * 2022-05-20 2025-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed blocking structure for BLC pixels
CN120416684B (zh) * 2025-06-30 2025-10-10 深圳锐视智芯科技有限公司 像素、图像传感器、成像系统、校准方法、设备及介质

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60123059A (ja) * 1983-12-08 1985-07-01 Toshiba Corp 密着型カラ−イメ−ジセンサ
JPH0258381A (ja) 1988-08-24 1990-02-27 Hitachi Ltd 光電変換素子およびラインイメージセンサ
JPH0424966A (ja) * 1990-05-15 1992-01-28 Mitsubishi Electric Corp 固体撮像装置
JPH10115552A (ja) * 1996-08-19 1998-05-06 Hamamatsu Photonics Kk 光検出装置および固体撮像装置
JPH1197664A (ja) * 1997-09-20 1999-04-09 Semiconductor Energy Lab Co Ltd 電子機器およびその作製方法
JP2001284562A (ja) 2000-03-30 2001-10-12 Toshiba Corp Ｘ線検出装置用アレイ基板およびその検査方法
TW201101476A (en) * 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
JP4797606B2 (ja) * 2005-12-01 2011-10-19 株式会社ニコン 撮像装置
JP4935162B2 (ja) * 2006-04-11 2012-05-23 株式会社ニコン 撮像装置、カメラおよび画像処理方法
US8848047B2 (en) * 2006-09-28 2014-09-30 Fujifilm Corporation Imaging device and endoscopic apparatus
JP4961590B2 (ja) 2007-04-13 2012-06-27 力晶科技股▲ふん▼有限公司 イメージセンサー及びその製作方法
WO2008132812A1 (ja) * 2007-04-20 2008-11-06 Nikon Corporation 固体撮像素子およびこれを用いた撮像装置
JP5040458B2 (ja) * 2007-06-16 2012-10-03 株式会社ニコン 固体撮像素子及びこれを用いた撮像装置
JP5359465B2 (ja) * 2009-03-31 2013-12-04 ソニー株式会社 固体撮像装置、固体撮像装置の信号処理方法および撮像装置
JP5564847B2 (ja) * 2009-07-23 2014-08-06 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5537905B2 (ja) 2009-11-10 2014-07-02 富士フイルム株式会社 撮像素子及び撮像装置
JP2011210748A (ja) * 2010-03-26 2011-10-20 Fujifilm Corp Ｃｃｄ型固体撮像素子及びその製造方法並びに撮像装置
JP2011216701A (ja) 2010-03-31 2011-10-27 Sony Corp 固体撮像装置及び電子機器
JP4779054B1 (ja) * 2010-03-31 2011-09-21 富士フイルム株式会社 固体撮像素子及び撮像装置
JP5651986B2 (ja) * 2010-04-02 2015-01-14 ソニー株式会社 固体撮像装置とその製造方法、並びに電子機器及びカメラモジュール
JP2011249445A (ja) * 2010-05-25 2011-12-08 Fujifilm Corp 固体撮像素子の製造方法
CN103003945B (zh) * 2010-06-18 2015-10-21 富士胶片株式会社 固态成像设备和数字照相机
JP5693082B2 (ja) 2010-08-09 2015-04-01 キヤノン株式会社 撮像装置
JP2014029351A (ja) * 2010-11-18 2014-02-13 Fujifilm Corp 固体撮像素子及び撮像装置
JP5682327B2 (ja) * 2011-01-25 2015-03-11 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び電子機器
WO2012127701A1 (ja) 2011-03-24 2012-09-27 富士フイルム株式会社 カラー撮像素子、撮像装置、及び撮像プログラム
CN103460385B (zh) * 2011-03-31 2016-05-04 富士胶片株式会社 固态成像装置和固态成像装置的制造方法
JP5556823B2 (ja) 2012-01-13 2014-07-23 株式会社ニコン 固体撮像装置および電子カメラ
US9105539B2 (en) * 2012-01-23 2015-08-11 Sony Corporation Solid-state imaging device and manufacturing method of the same, and electronic apparatus
JP2013258168A (ja) * 2012-06-11 2013-12-26 Fujifilm Corp 固体撮像素子および撮像装置
JP2014011392A (ja) * 2012-07-02 2014-01-20 Sony Corp 固体撮像装置及びその製造方法、電子機器
JP2014067948A (ja) 2012-09-27 2014-04-17 Fujifilm Corp 固体撮像素子および撮像装置
TWI636557B (zh) * 2013-03-15 2018-09-21 新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
JP6232589B2 (ja) * 2013-06-24 2017-11-22 パナソニックＩｐマネジメント株式会社 固体撮像装置およびその製造方法
JP6108172B2 (ja) * 2013-09-02 2017-04-05 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
JP2015170620A (ja) * 2014-03-04 2015-09-28 株式会社東芝 固体撮像装置
KR102328769B1 (ko) * 2014-06-20 2021-11-18 삼성전자주식회사 이미지 센서와 이를 포함하는 이미지 처리 시스템
JP6682175B2 (ja) * 2014-07-31 2020-04-15 キヤノン株式会社 固体撮像素子および撮像システム
JP6555512B2 (ja) * 2014-10-23 2019-08-07 パナソニックＩｐマネジメント株式会社 撮像装置および画像取得装置
TWI692090B (zh) * 2014-11-05 2020-04-21 日商索尼半導體解決方案公司 固體攝像元件及其製造方法

Also Published As

Publication number Publication date
CN113206118B (zh) 2024-07-16
KR102430114B1 (ko) 2022-08-08
KR20170077116A (ko) 2017-07-05
TWI692090B (zh) 2020-04-21
KR20230136704A (ko) 2023-09-26
US20170243912A1 (en) 2017-08-24
JP2022027813A (ja) 2022-02-14
JP7642727B2 (ja) 2025-03-10
TW202029484A (zh) 2020-08-01
JPWO2016072281A1 (ja) 2017-08-31
KR20220106236A (ko) 2022-07-28
TWI742573B (zh) 2021-10-11
TW201618289A (zh) 2016-05-16
WO2016072281A1 (ja) 2016-05-12
JP2023118774A (ja) 2023-08-25
TW202147588A (zh) 2021-12-16
KR102650235B1 (ko) 2024-03-25
JP2021028981A (ja) 2021-02-25
JP7301936B2 (ja) 2023-07-03
TW202306133A (zh) 2023-02-01
US20220059592A1 (en) 2022-02-24
CN107078147A (zh) 2017-08-18
CN113206118A (zh) 2021-08-03
US11217620B2 (en) 2022-01-04
KR102582168B1 (ko) 2023-09-25
US10453890B2 (en) 2019-10-22
JP6789820B2 (ja) 2020-11-25
CN107078147B (zh) 2021-04-20
TWI867348B (zh) 2024-12-21
TWI788994B (zh) 2023-01-01
US20200083276A1 (en) 2020-03-12

Similar Documents

Publication Publication Date Title
JP6987950B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
KR102327240B1 (ko) 고체 촬상 소자 및 그 제조 방법, 및 전자 기기
JP6721511B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
US9728571B2 (en) Solid-state imaging device and method of manufacturing the same, and imaging apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201105

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211029

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211201

R150 Certificate of patent or registration of utility model

Ref document number: 6987950

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150