Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6989372B2 - Circuit separation elements and semiconductor devices - Google Patents
[go: Go Back, main page]

JP6989372B2 - Circuit separation elements and semiconductor devices - Google Patents

Circuit separation elements and semiconductor devices Download PDF

Info

Publication number
JP6989372B2
JP6989372B2 JP2017240508A JP2017240508A JP6989372B2 JP 6989372 B2 JP6989372 B2 JP 6989372B2 JP 2017240508 A JP2017240508 A JP 2017240508A JP 2017240508 A JP2017240508 A JP 2017240508A JP 6989372 B2 JP6989372 B2 JP 6989372B2
Authority
JP
Japan
Prior art keywords
electrode
circuit
separation element
linear conductor
circuit separation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017240508A
Other languages
Japanese (ja)
Other versions
JP2019109978A (en
Inventor
大祐 平塚
弘晃 伊東
伸人 藤原
正志 首藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Infrastructure Systems and Solutions Corp filed Critical Toshiba Corp
Priority to JP2017240508A priority Critical patent/JP6989372B2/en
Publication of JP2019109978A publication Critical patent/JP2019109978A/en
Application granted granted Critical
Publication of JP6989372B2 publication Critical patent/JP6989372B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fuses (AREA)

Description

実施形態は、回路分離素子および半導体装置に関する。 Embodiments relate to circuit separation elements and semiconductor devices.

インバータなどのパワーエレクトロニクス機器は、複数の半導体素子を内蔵し、大電力制御に用いられる。例えば、交通および送配電などの用途では、電力制御システムに高い信頼度が求められるが、これらの機器を構成する複数の半導体素子のうちの1つでも短絡故障するとシステムの運用を継続することができなくなる。通常、半導体素子の偶発的な短絡故障を回避することは困難であり、システムの信頼度を低下させる要因となっている。そこで、一部の半導体素子が故障したとしても運転の継続が可能な冗長性を有したシステムの検討が進められている。しかしながら、そのようなシステムでは、予備機器の配置による大型化、高コスト化を避けることは難しい。 Power electronics devices such as inverters have a plurality of semiconductor elements built-in and are used for high power control. For example, in applications such as transportation and power transmission and distribution, high reliability is required for power control systems, but if even one of the multiple semiconductor elements that make up these devices fails in a short circuit, the system can continue to operate. become unable. Usually, it is difficult to avoid an accidental short-circuit failure of a semiconductor element, which is a factor that lowers the reliability of the system. Therefore, studies are underway on a system having redundancy that enables continuous operation even if some semiconductor elements fail. However, in such a system, it is difficult to avoid the increase in size and cost due to the arrangement of spare equipment.

特開2011−199940号公報Japanese Unexamined Patent Publication No. 2011-199940 特開2013−38864号公報Japanese Unexamined Patent Publication No. 2013-38864 特開2014−236580号公報Japanese Unexamined Patent Publication No. 2014-236580 特許第5489586号Patent No. 5489586

実施形態は、故障した半導体素子を回路から分離し、システム全体の運転継続を可能とする回路分離素子および半導体装置を提供する。 The embodiment provides a circuit separation element and a semiconductor device that separate a failed semiconductor element from a circuit and enable continuous operation of the entire system.

実施形態に係る回路分離素子は、絶縁体と、前記絶縁体上に設けられた第1電極と、前記絶縁体上において前記第1電極から離間した位置に設けられた第2電極と、前記絶縁体上に設けられ、前記第1電極および前記第2電極にそれぞれ接続された複数の線状導体と、を備える。前記線状導体の数は、前記第1電極と前記第2電極との間を流れる最大電流値を前記線状導体の最小アーク電流値で除した値よりも多い。 The circuit separation element according to the embodiment includes an insulator, a first electrode provided on the insulator, a second electrode provided on the insulator at a position separated from the first electrode, and the insulation. A plurality of linear conductors provided on the body and connected to the first electrode and the second electrode are provided. The number of the linear conductors is larger than the value obtained by dividing the maximum current value flowing between the first electrode and the second electrode by the minimum arc current value of the linear conductors.

また、実施形態に係る半導体装置は、半導体素子と、前記半導体素子に直列接続された回路分離素子と、を備える。前記回路分離素子は、絶縁体と、前記絶縁体上に設けられた第1電極と、前記絶縁体上において前記第1電極から離間した位置に設けられた第2電極と、前記絶縁体上に設けられ、前記第1電極および前記第2電極にそれぞれ接続された複数の線状導体と、を含み、前記半導体装置の最大定格電流は、前記線状導体の数に、前記線状導体の最小アーク電流値を乗じた値よりも小さい。 Further, the semiconductor device according to the embodiment includes a semiconductor element and a circuit separation element connected in series to the semiconductor element. The circuit separation element is on the insulator, the first electrode provided on the insulator, the second electrode provided on the insulator at a position separated from the first electrode, and the insulator. The maximum rated current of the semiconductor device includes a plurality of linear conductors provided and connected to the first electrode and the second electrode, respectively, and the maximum rated current of the semiconductor device is the number of the linear conductors and the minimum of the linear conductors. It is smaller than the value multiplied by the arc current value.

実施形態に係る回路分離素子を模式的に示す斜視図である。It is a perspective view which shows typically the circuit separation element which concerns on embodiment. 実施形態に係る回路分離素子を示す模式図である。It is a schematic diagram which shows the circuit separation element which concerns on embodiment. 実施形態に係る回路分離素子の特性を示す模式図である。It is a schematic diagram which shows the characteristic of the circuit separation element which concerns on embodiment. 実施形態に係る回路分離素子の特性を示すグラフである。It is a graph which shows the characteristic of the circuit separation element which concerns on embodiment. 実施形態に係る半導体装置を示す模式図である。It is a schematic diagram which shows the semiconductor device which concerns on embodiment. 実施形態に係る半導体装置の動作を示す模式図である。It is a schematic diagram which shows the operation of the semiconductor device which concerns on embodiment. 実施形態に係る半導体装置の示す回路図である。It is a circuit diagram which shows the semiconductor device which concerns on embodiment. 実施形態に係る回路分離素子および試験回路を示す模式図である。It is a schematic diagram which shows the circuit separation element and the test circuit which concerns on embodiment. 実施形態に係る試験回路にて測定される電圧波形および電流波形を例示する模式図である。It is a schematic diagram which illustrates the voltage waveform and the current waveform measured by the test circuit which concerns on embodiment. 実施形態に係る回路分離素子の試験結果を示す模式図である。It is a schematic diagram which shows the test result of the circuit separation element which concerns on embodiment. 実施形態に係る回路分離素子の別の試験結果を示す模式図である。It is a schematic diagram which shows the other test result of the circuit separation element which concerns on embodiment.

以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。 Hereinafter, embodiments will be described with reference to the drawings. The same parts in the drawings are designated by the same number, detailed description thereof will be omitted as appropriate, and different parts will be described. The drawings are schematic or conceptual, and the relationship between the thickness and width of each part, the ratio of the sizes between the parts, and the like are not necessarily the same as the actual ones. Further, even when the same part is represented, the dimensions and ratios may be different from each other depending on the drawing.

さらに、各図中に示すX軸、Y軸およびZ軸を用いて各部分の配置および構成を説明する。X軸、Y軸、Z軸は、相互に直交し、それぞれX方向、Y方向、Z方向を表す。また、Z方向を上方、その反対方向を下方として説明する場合がある。 Further, the arrangement and configuration of each part will be described using the X-axis, Y-axis and Z-axis shown in each figure. The X-axis, Y-axis, and Z-axis are orthogonal to each other and represent the X-direction, the Y-direction, and the Z-direction, respectively. Further, the Z direction may be described as upward, and the opposite direction may be described as downward.

図1は、実施形態に係る回路分離素子1を模式的に示す斜視図である。回路分離素子1は、例えば、絶縁性基板10、電極20、30および複数の線状導体40を含む。電極20、30および線状導体40は、絶縁性基板10の上面10の上に設けられる。 FIG. 1 is a perspective view schematically showing the circuit separation element 1 according to the embodiment. The circuit separation element 1 includes, for example, an insulating substrate 10, electrodes 20, 30 and a plurality of linear conductors 40. The electrodes 20 and 30 and the linear conductor 40 are provided on the upper surface 10 T of the insulating substrate 10.

図1に示すように、電極20は、電極30からX方向に離間した位置に配置される。線状導体40は、それぞれX方向に延在し、電極20および電極30に接続される。線状導体40は、例えば、電極20および30と同じ材料を含む。すなわち、線状導体40は、電極20および30と一体に設けられる。また、線状導体40は、電極20および30とは異なる材料を含んでも良い。 As shown in FIG. 1, the electrode 20 is arranged at a position separated from the electrode 30 in the X direction. The linear conductor 40 extends in the X direction, respectively, and is connected to the electrode 20 and the electrode 30. The linear conductor 40 contains, for example, the same materials as the electrodes 20 and 30. That is, the linear conductor 40 is provided integrally with the electrodes 20 and 30. Further, the linear conductor 40 may contain a material different from that of the electrodes 20 and 30.

絶縁性基板10の材料は、絶縁性を有していれば、有機材料、無機材料の区分によらず、どのような材料でも用いることができる。絶縁性基板10は、例えば、高耐熱絶縁材料であるガラスおよびセラミックスの少なくともいずれか一方を含むことが好ましい。また、絶縁性基板10には、エポキシ樹脂、フェノール樹脂、フッ素系樹脂、ポリイミドなどを用いても良いし、それらとシリカやアルミナ、窒化アルミニウムなどの絶縁性フィラー粒子、または、ガラス繊維などの絶縁性繊維を組み合わせた材料を用いても良い。 As the material of the insulating substrate 10, any material can be used as long as it has insulating properties, regardless of whether it is an organic material or an inorganic material. The insulating substrate 10 preferably contains, for example, at least one of glass and ceramics, which are highly heat-resistant insulating materials. Further, an epoxy resin, a phenol resin, a fluororesin, a polyimide, or the like may be used for the insulating substrate 10, and insulation between them and insulating filler particles such as silica, alumina, and aluminum nitride, or insulation such as glass fiber. A material in which sex fibers are combined may be used.

電極20および30には、例えば、ワイヤボンディングもしくはハンダ接合が可能な金属材料を用いる。線状導体40には、例えば、銅および銅合金、アルミニウムおよびアルミニウム合金、スズ、亜鉛、ビスマス、ニッケルのいずれか一つを用いることが好ましいが、これらに限定される訳ではない。また、線状導体40には、酸化物が絶縁性を有する金属を用いることが好ましい。すなわち、線状導体40が酸素を含む雰囲気中で溶融した時、その表面に絶縁性の酸化物が形成されることが好ましい。これにより、溶断(分離)された線状導体40の電気抵抗が顕著に増大するため、回路分離速度の向上や分離後の絶縁信頼性を確保することができる。さらに、絶縁性基板10と線状導体40との間にチタニウム(Ti)やクロム(Cr)、タンタル(Ta)、タングステン(W)およびこれらを含んだ化合物などの密着性を向上させる材料を介在させても良い。 For the electrodes 20 and 30, for example, a metal material capable of wire bonding or solder bonding is used. For the linear conductor 40, for example, any one of copper and a copper alloy, aluminum and an aluminum alloy, tin, zinc, bismuth, and nickel is preferably used, but the linear conductor 40 is not limited thereto. Further, it is preferable to use a metal whose oxide has an insulating property for the linear conductor 40. That is, when the linear conductor 40 is melted in an atmosphere containing oxygen, it is preferable that an insulating oxide is formed on the surface thereof. As a result, the electrical resistance of the fused (separated) linear conductor 40 is remarkably increased, so that the circuit separation speed can be improved and the insulation reliability after separation can be ensured. Further, a material for improving adhesion such as titanium (Ti), chromium (Cr), tantalum (Ta), tungsten (W) and a compound containing these is interposed between the insulating substrate 10 and the linear conductor 40. You may let me.

電極20、30および線状導体40は、例えば、スキージ印刷などのマスクを用いる印刷法や、インクジェットやバブルジェット(登録商標)、インプリントなどのマスクレスの印刷法を用いて形成することができる。また、めっき、スパッタリング、真空蒸着、イオンプレーティングなどの薄膜形成法およびフォトリソグラフィを用いて形成することもできる。 The electrodes 20 and 30 and the linear conductor 40 can be formed by using, for example, a printing method using a mask such as squeegee printing, or a maskless printing method such as inkjet, bubble jet (registered trademark), or imprint. .. It can also be formed using thin film forming methods such as plating, sputtering, vacuum deposition, ion plating, and photolithography.

図2(a)および(b)は、実施形態に係る回路分離素子1を示す模式図である。図2(a)は、絶縁性基板10の上面を示す平面図であり、図2(b)は、図2(a)中に示す2B−2B線に沿った断面図である。なお、図2(a)および(b)に示す電極20、30および線状導体40は例示であり、実施形態は、これらに限定される訳ではない。 2 (a) and 2 (b) are schematic views showing the circuit separation element 1 according to the embodiment. FIG. 2A is a plan view showing the upper surface of the insulating substrate 10, and FIG. 2B is a cross-sectional view taken along the line 2B-2B shown in FIG. 2A. The electrodes 20 and 30 and the linear conductor 40 shown in FIGS. 2A and 2B are examples, and the embodiment is not limited thereto.

図2(a)に示すように、線状導体40は、X方向に延在し、長さLを有する。また、線状導体40は、Y方向の幅Wを有する。線状導体40は、例えば、X方向に延びる線状に設けられ、L≫Wである。線状導体40は、例えば、間隔Wを持ってY方向に並べて配置される。 As shown in FIG. 2A, the linear conductor 40 extends in the X direction and has a length L. Also, the linear conductor 40 has a width W M of Y-direction. Linear conductor 40 is provided, for example, a line shape extending in the X direction, a L»W M. Linear conductor 40 is, for example, are arranged in the Y direction with an interval W S.

図2(b)に示すように、線状導体40は、Z方向の厚さTを有する。また、線状導体40を覆う絶縁膜50が設けられる。絶縁膜50は、例えば、シリコン酸化膜、シリコン窒化膜もしくはシリコン酸窒化膜である。絶縁膜50は、例えば、CVD(Chemical Vapor Deposition)法、コーティング法もしくはスパッタ法を用いて形成される。絶縁膜50は、電極20および30の上に位置する開口50を有する。 As shown in FIG. 2 (b), the linear conductor 40 has a thickness T M in the Z direction. Further, an insulating film 50 that covers the linear conductor 40 is provided. The insulating film 50 is, for example, a silicon oxide film, a silicon nitride film, or a silicon acid nitride film. The insulating film 50 is formed by, for example, a CVD (Chemical Vapor Deposition) method, a coating method, or a sputtering method. The insulating film 50 has an opening 50 H located above the electrodes 20 and 30.

回路分離素子1は、例えば、半導体素子の故障により電極20と電極30との間に短絡電流が流れた場合、そのジュール熱により線状導体40が溶融され、電極20と電極30との間の電気接続が分断されることにより機能する。 In the circuit separation element 1, for example, when a short-circuit current flows between the electrode 20 and the electrode 30 due to a failure of the semiconductor element, the linear conductor 40 is melted by the Joule heat, and the linear conductor 40 is melted between the electrode 20 and the electrode 30. It works by breaking the electrical connection.

図3は、回路分離素子1のモデル化された特性を示す模式図である。例えば、線状導体40の並列数をNとし、電極20と電極30との間を流れる電流をiとする。すなわち、線状導体40には、それぞれi/Nの電流が流れるものとする。 FIG. 3 is a schematic diagram showing the modeled characteristics of the circuit separation element 1. For example, let N be the number of parallel conductors 40 in parallel, and let i be the current flowing between the electrodes 20 and 30. That is, it is assumed that an i / N current flows through each of the linear conductors 40.

図3に示すように、電極20と電極30との間の電流iおよび線状導体40の発熱量Qは、時間t=0においてステップ状に発生し、時間tに対して一定とする。この場合、線状導体40の抵抗は、所定の温度の値を用い、温度Tに依存せず一定とする。例えば、銅を材料とする場合、T=1000℃の抵抗値を用いる。 As shown in FIG. 3, the current i between the electrode 20 and the electrode 30 and the calorific value Q of the linear conductor 40 are generated in steps at time t = 0 and are constant with respect to time t. In this case, the resistance of the linear conductor 40 uses a predetermined temperature value and is constant regardless of the temperature T. For example, when copper is used as a material, a resistance value of T = 1000 ° C. is used.

線状導体40の温度変化量ΔT(=T−T)は、次式(1)を用いて算出され、時間tに対して室温Tからリニアに増加する。

Figure 0006989372

ここで、Q(=Q×t)は累積発熱量、Cは熱容量、rは比抵抗、ρは密度、cは比熱である。また、断面積Sは、複数の線状導体40の全断面積であり、S=W×T×Nである。 Temperature variation ΔT of the linear conductor 40 (= T-T R) is calculated using the following equation (1), increases from room temperature T R linearly with time t.
Figure 0006989372

Here, Q T (= Q × t) is the cumulative calorific value, C is the heat capacity, r is the specific resistance, ρ is the density, and c is the specific heat. Further, the sectional area S is the total cross-sectional area of the plurality of linear conductors 40, which is S = W M × T M × N.

式(1)に示すように、線状導体40の温度変化量ΔTは、電流iおよび時間tを変数とする関数として表され、材料の比抵抗r、密度ρ、比熱cおよび断面積Sに依存する。ここで、線状導体40の長さLは、式中でキャンセルされる。したがって、理想的には、線状導体40を構成する材料を指定すれば、断面積Sが温度上昇のパラメータとなることが分かる。また、線状導体40の断面積が電流の流れる方向に変化する場合は、直方体に近似した場合の断面積Sを用いる。 As shown in the equation (1), the temperature change amount ΔT of the linear conductor 40 is expressed as a function with the current i and the time t as variables, and is expressed in the specific resistance r, the density ρ, the specific heat c, and the cross-sectional area S of the material. Dependent. Here, the length L of the linear conductor 40 is canceled in the equation. Therefore, ideally, if the material constituting the linear conductor 40 is specified, it can be seen that the cross-sectional area S becomes a parameter for increasing the temperature. When the cross-sectional area of the linear conductor 40 changes in the direction in which the current flows, the cross-sectional area S similar to that of a rectangular parallelepiped is used.

さらに、単位電流あたりの断面積(S/i)は、次式(2)で表される。

Figure 0006989372

ここで、t=tr、ΔT=Tm−Tとして、線状導体40の断面積Sの上限を求めることができる。Tmは、線状導体40の融点であり、trは、線状導体40の温度が融点に達するまでの時間である。 Further, the cross-sectional area (S / i) per unit current is expressed by the following equation (2).
Figure 0006989372

Here, t = tr, as ΔT = Tm-T R, can be determined the upper limit of the cross-sectional area S of the linear conductor 40. Tm is the melting point of the linear conductor 40, and tr is the time until the temperature of the linear conductor 40 reaches the melting point.

電力制御システムには、短絡故障を検知し、その動作を停止させる保護回路が設けられる。例えば、保護回路が動作し、電力制御システムを停止させるまでの時間をtoffとする。電力制御システムに回路分離素子1を適用し、例えば、tr<toffとすることにより、電力制御システムが停止する前に故障した半導体素子を回路から分離することができる。これにより、回路分離素子1に接続された半導体素子が故障したとしても、電力制御システムの運転を継続することができる。 The power control system is provided with a protection circuit that detects a short-circuit failure and stops its operation. For example, the time until the protection circuit operates and the power control system is stopped is set to off. By applying the circuit separation element 1 to the power control system and setting tr <toff, for example, the failed semiconductor element can be separated from the circuit before the power control system is stopped. As a result, even if the semiconductor element connected to the circuit separation element 1 fails, the operation of the power control system can be continued.

例えば、線状導体40の材料が銅もしくは銅合金である場合、tr=10μsec、Tm=1085℃、T=25℃として計算すると、単位電流あたりの断面積Sは、14×10−6mm/Aとなる。すなわち、1Aの電流が断面積14×10−6mmを有する線状導体40を流れた場合、その温度は、短絡電流が流れ始めてから10μsecで、銅の融点1085℃に達する。 For example, when the material of the linear conductors 40 is a copper or copper alloy, tr = 10μsec, Tm = 1085 ℃, it is calculated as T R = 25 ° C., the cross-sectional area S per unit current, 14 × 10 -6 mm It becomes 2 / A. That is, when a current of 1 A flows through the linear conductor 40 having a cross-sectional area of 14 × 10 -6 mm 2 , the temperature reaches the melting point of copper 1085 ° C. in 10 μsec after the short-circuit current starts to flow.

電極20と電極30との間に流れる最大電流をImaxとすれば、時間tr以内に線状導体40を溶断するための断面積Sの最大値Smaxは、式(3)で表される。

Figure 0006989372

線状導体40の並列数Nは、Smaxを線状導体40のそれぞれの断面積(W×T)で除した値と同じか、それよりも小さい。ここで、最大電流Imaxは、例えば、線状導体40を溶断する電流値である。 Assuming that the maximum current flowing between the electrode 20 and the electrode 30 is Imax, the maximum value Smax of the cross-sectional area S for fusing the linear conductor 40 within the time tr is expressed by the equation (3).
Figure 0006989372

Number of parallel linear conductors 40 N is equal to the value obtained by dividing the respective cross-sectional area (W M × T M) of the linear conductor 40 to Smax, smaller than that. Here, the maximum current Imax is, for example, a current value that blows the linear conductor 40.

一方、線状導体40が溶断される時に、それぞれの線状導体40に流れる電流が大きいと、溶断された部分においてアーク放電が持続する。このため、電極20と電極30との間の電気接続が完全に分離されず、システムは、停止に至る場合がある。 On the other hand, when the linear conductor 40 is blown, if the current flowing through each of the linear conductors 40 is large, the arc discharge is sustained at the blown portion. Therefore, the electrical connection between the electrode 20 and the electrode 30 is not completely separated, and the system may be stopped.

回路を分離する際のアークの発生および持続については研究例(参考文献:Paul G. Slade, "ELECTRICAL CONTACTS (PRINCIPLES AND APPLICATIONS)", 2nd Edition, CRC Press, 2014)があり、例えば、各線状導体40の電流が最小アーク電流値を超えると、アーク放電が持続することがわかっている。最小アーク電流値は、材料ごとの固有値であり、例えば、アルミニウムの最小アーク電流値は0.4Aであり、タングステンの最小アーク電流値は1.0Aである。 There are research examples (reference: Paul G. Slade, "ELECTRICAL CONTACTS (PRINCIPLES AND APPLICATIONS)", 2nd Edition, CRC Press, 2014) on the generation and persistence of arcs when separating circuits. For example, each linear conductor It is known that when the current of 40 exceeds the minimum arc current value, the arc discharge is sustained. The minimum arc current value is an eigenvalue for each material. For example, the minimum arc current value of aluminum is 0.4 A, and the minimum arc current value of tungsten is 1.0 A.

なお、これらの研究例は、電気接点における結果であり、1つの指標を開示するものである。すなわち、1対の金属部材の接点が乖離する際に発生するアーク電流に関するものである。本実施形態における線状導体の分離後の端部においても電気接点と同様のアーク放電が生じ、それを持続させない電流閾値、すなわち、最小アーク電流値があると考えられる。しかしながら、その閾値は、電気接点における最小アーク電流と必ずしも一致するものではないことに留意すべきである。 It should be noted that these research examples are the results of electrical contacts and disclose one index. That is, it relates to an arc current generated when the contacts of a pair of metal members are separated from each other. It is considered that an arc discharge similar to that of an electric contact occurs at the end portion of the linear conductor after separation in the present embodiment, and there is a current threshold that does not sustain it, that is, a minimum arc current value. However, it should be noted that the threshold does not necessarily coincide with the minimum arc current at the electrical contact.

各線状導体40を流れる電流は、最小アーク電流値よりも小さくすることが好ましい。すなわち、線状導体40の並列数Nを増し、それぞれの電流値を最小アーク電流値よりも小さくすることが望ましい。例えば、並列数Nは、最大電流Imaxを最小アーク電流値Iarc_minで除した値よりも大きい。結果として、線状導体40の並列数Nは、式(4)に示す範囲内にあることが好ましい。

Figure 0006989372

例えば、半導体装置やインバータにおける短絡電流は、概ね100A〜2000Aである。したがって、線状導体40の材料をアルミニウムとすれば、その並列数Nは、250〜5000である。また、線状導体40の材料をタングステンとすれば、並列数Nは、100〜2000となる。 The current flowing through each linear conductor 40 is preferably smaller than the minimum arc current value. That is, it is desirable to increase the number N of parallel conductors 40 in parallel and make each current value smaller than the minimum arc current value. For example, the number of parallels N is larger than the maximum current Imax divided by the minimum arc current value Iarc_min. As a result, the parallel number N of the linear conductors 40 is preferably within the range shown in the equation (4).
Figure 0006989372

For example, the short-circuit current in a semiconductor device or an inverter is approximately 100A to 2000A. Therefore, if the material of the linear conductor 40 is aluminum, the parallel number N thereof is 250 to 5000. Further, if the material of the linear conductor 40 is tungsten, the parallel number N is 100 to 2000.

また、回路分離素子1は、半導体素子と共に、例えば、インバータのケース内に配置される。このため、回路分離素子1のサイズと同等、もしくは、それよりも小さいことが好ましい。例えば、回路分離素子1のサイズを、半導体素子と同程度の15mm□とし、短絡電流を2000Aとすれば、アルミニウムを材料とする線状導体40の場合、並列方向における線状導体40の密度は、334本/mm以上となる。また、短絡電流を100Aとしても、線状導体40の密度は17本/mm以上となる。 Further, the circuit separation element 1 is arranged together with the semiconductor element, for example, in the case of the inverter. Therefore, it is preferable that the size is equal to or smaller than the size of the circuit separation element 1. For example, if the size of the circuit separation element 1 is 15 mm □, which is about the same as that of a semiconductor element, and the short-circuit current is 2000 A, in the case of a linear conductor 40 made of aluminum, the density of the linear conductor 40 in the parallel direction is It becomes 334 lines / mm or more. Further, even if the short-circuit current is 100 A, the density of the linear conductor 40 is 17 lines / mm or more.

このように、高密度に配置される線状導体40において、その断面積Sを最適化する場合、Y方向の幅Wを変化させるよりも、Z方向の厚さTを変化させる方が好ましい。すなわち、Y方向の幅Wを変化させると、回路分離素子1のY方向のサイズが大きくなり、回路分離素子1を小型化する際の阻害要因となる場合がある。 Thus, in the linear conductor 40 is arranged at a high density, to optimize the cross-sectional area S, than vary the width W M of Y-direction, it is preferable to vary the thickness T M in the Z direction preferable. That is, varying the width W M of Y-direction, the size in the Y direction of the circuit separation element 1 is increased, there is a case where a circuit isolation device 1 becomes an inhibiting factor in miniaturization.

図4は、実施形態に係る回路分離素子の特性を示すグラフである。横軸は、線状導体40の厚さTであり、縦軸は、回路分離時間trである。図3中のプロットは、線状導体40の幅Wおよびその間隔Wを0.1〜3マイクロメートル(μm)の範囲で変化させた結果を表している。 FIG. 4 is a graph showing the characteristics of the circuit separation element according to the embodiment. The horizontal axis is the thickness T M of the linear conductor 40, and the vertical axis is a circuit separation time tr. Plot in Fig 3 shows the results of varying the width W M and the interval W S of the linear conductor 40 in the range of 0.1 to 3 micrometers ([mu] m).

この例では、線状導体40が短絡電流により分離される過程を過渡熱解析し、回路分離時間tr[μsec]を計算している。実際に、幅W[μm]、間隔W[μm]および厚さT[μm]が回路分離時間trへ与える影響をパラメータサーベイし、回帰式(5)を得た。図4は、回帰式(5)を用いて算出したtrをプロットしたグラフである。

tr=0.53×W−0.58×W+5.0×T+1.5・・・(5)

例えば、IGBTを用いた半導体装置では、短絡電流を検出した後、保護回路が作動するまでの時間toffは10μsecである。したがって、tr<10μsecとすることにより、半導体装置もしくは電力制御システムを停止させないで、その運転を継続することができる。
In this example, the process in which the linear conductor 40 is separated by the short-circuit current is transiently thermally analyzed, and the circuit separation time tr [μsec] is calculated. Indeed, the width W M [μm], and the parameter survey the effects interval W S [μm] and the thickness T M [μm] is given to the circuit separation time tr, obtain the regression equation (5). FIG. 4 is a graph plotting tr calculated using the regression equation (5).

tr = 0.53 × W M -0.58 × W S + 5.0 × T M +1.5 ··· (5)

For example, in a semiconductor device using an IGBT, the time to off from the detection of the short-circuit current to the operation of the protection circuit is 10 μsec. Therefore, by setting tr <10 μsec, the operation can be continued without stopping the semiconductor device or the power control system.

図4に示すように、W=W=0.1μmの時、tr<10μsecとなる厚さTは、例えば、2.1μm以下である。また、W=W=3μmの時、tr<10μsecとなる厚さTは、例えば、1.5μm以下である。 As shown in FIG. 4, when W M = W S = 0.1μm, tr < the thickness T M is made 10 .mu.sec, for example, or less 2.1 .mu.m. Further, when W M = W S = 3μm, tr < thickness T M to be 10μsec, for example, it is 1.5μm or less.

このように、複数の線状導体40のX方向およびY方向のサイズの拡大を抑制しつつ、Z方向の高さを低くすることができる。さらに、回路分離素子1のZ方向の高さを低くするために、絶縁性基板10を薄層化しても良い。例えば、回路分離素子1は、半導体素子と共に半導体装置のケース内に実装される。したがって、線状導体40の厚さTおよび絶縁性基板10の厚さを含む回路分離素子1のZ方向の高さは、例えば、ケースの内高と同じか、それよりも低いことが好ましい。また、半導体素子が金属ワイヤを介して基板配線に接続される場合、実装後のケース内における回路分離素子1の高さは、例えば、ワイヤのルーピング高さよりも低くなることが望ましい。 In this way, it is possible to reduce the height in the Z direction while suppressing the expansion of the size of the plurality of linear conductors 40 in the X direction and the Y direction. Further, in order to reduce the height of the circuit separation element 1 in the Z direction, the insulating substrate 10 may be thinned. For example, the circuit separation element 1 is mounted in the case of the semiconductor device together with the semiconductor element. Accordingly, the thickness T M and the insulating circuit height in the Z direction of the separation element 1 including the thickness of the substrate 10 of the linear conductor 40 is, for example, the same as the inner height of the case, preferably lower than .. Further, when the semiconductor element is connected to the substrate wiring via the metal wire, it is desirable that the height of the circuit separation element 1 in the case after mounting is lower than, for example, the looping height of the wire.

図5(a)および(b)は、実施形態に係る半導体装置100を示す模式図である。半導体装置100は、並列配置された複数の半導体素子、例えば、n個のトランジスタTr1〜Trnを含み、インバータ回路に用いられる。図5(a)は、トランジスタTr1〜Trnの配置を示す平面である。図5(b)は、図5(a)中に示す4B−4B線に沿った断面図である。 5 (a) and 5 (b) are schematic views showing the semiconductor device 100 according to the embodiment. The semiconductor device 100 includes a plurality of semiconductor elements arranged in parallel, for example, n transistors Tr1 to Trn, and is used in an inverter circuit. FIG. 5A is a plane showing the arrangement of transistors Tr1 to Trn. FIG. 5B is a cross-sectional view taken along the line 4B-4B shown in FIG. 5A.

図5(a)に示すように、半導体装置100は、複数の配線110と、配線120と、配線130と、を含む。配線120および130は、それぞれY方向に延びる。配線110は、配線120と配線130との間において、Y方向に並べて配置される。トランジスタTr1〜Trnは、配線120および130に並列接続され、例えば、配線120と配線130との間を流れる電流をオンオフ制御する。トランジスタTr1〜Trnは、それぞれ配線110の上にマウントされる。 As shown in FIG. 5A, the semiconductor device 100 includes a plurality of wirings 110, wirings 120, and wirings 130. Wiring 120 and 130 extend in the Y direction, respectively. The wiring 110 is arranged side by side in the Y direction between the wiring 120 and the wiring 130. The transistors Tr1 to Trn are connected in parallel to the wirings 120 and 130, and for example, control the on / off of the current flowing between the wirings 120 and the wirings 130. The transistors Tr1 to Trn are mounted on the wiring 110, respectively.

半導体装置100は、複数の回路分離素子1と、複数の接続導体140とをさらに備える。回路分離素子1は、配線110と配線120とに跨って配置され、トランジスタTr1〜Trnにそれぞれ直列接続される。このように、回路分離素子1をトランジスタTr1〜Trnの近傍にそれぞれ配置することにより、余分な配線を省略し、コンパクトに実装することができる。接続導体140は、配線110と配線130とに跨って配置され、配線110と配線130とを電気的に接続する。 The semiconductor device 100 further includes a plurality of circuit separation elements 1 and a plurality of connecting conductors 140. The circuit separation element 1 is arranged so as to straddle the wiring 110 and the wiring 120, and is connected in series to the transistors Tr1 to Trn, respectively. By arranging the circuit separation elements 1 in the vicinity of the transistors Tr1 to Trn in this way, extra wiring can be omitted and the circuit separation element 1 can be mounted compactly. The connecting conductor 140 is arranged so as to straddle the wiring 110 and the wiring 130, and electrically connects the wiring 110 and the wiring 130.

配線110、120および130は、例えば、絶縁性基板上に設けられた銅箔やアルミニウム箔を加工した配線部材であっても良い。また、配線110、配線120および130は、例えば、互いに独立したリードフレームであっても良い。半導体素子は、例えば、IGBTもしくはパワーMOSFETである。 The wirings 110, 120 and 130 may be, for example, wiring members made by processing a copper foil or an aluminum foil provided on an insulating substrate. Further, the wiring 110, the wiring 120 and 130 may be, for example, lead frames independent of each other. The semiconductor element is, for example, an IGBT or a power MOSFET.

図5(b)は、配線110および120に接続された回路分離素子1を示す断面図である。図5(b)に示すように、回路分離素子1は、絶縁性基板10の上面10を配線110および120側に向けて実装される。電極20は、接続部材60を介して配線110に接続される。電極30は、接続部材70を介して配線120に接続される。結果として、線状導体40は、配線110と配線120との間のスペースに向き合うように配置される。接続部材60および70は、例えば、ハンダや導電性接着剤、拡散接合部材、金属の直接接合部材もしくは金属粒子の焼結接合部材を含む。 FIG. 5B is a cross-sectional view showing the circuit separation element 1 connected to the wirings 110 and 120. As shown in FIG. 5B, the circuit separation element 1 is mounted with the upper surface 10 T of the insulating substrate 10 facing the wiring 110 and 120 side. The electrode 20 is connected to the wiring 110 via the connecting member 60. The electrode 30 is connected to the wiring 120 via the connecting member 70. As a result, the linear conductor 40 is arranged so as to face the space between the wiring 110 and the wiring 120. The connecting members 60 and 70 include, for example, solder, a conductive adhesive, a diffusion bonding member, a direct metal bonding member, or a sintered bonding member of metal particles.

上記の構成は例示であり、実施形態はこれに限定される訳ではない。例えば、絶縁性基板10の裏面側にも電極20および30につながったボンディング用の電極が配置され、電極20、30および線状導体40を上方に向けて実装する形態でも良い。また、ワイヤボンディングにより電極20および30を配線110および120にそれぞれ接続する形態でも良い。 The above configuration is an example, and the embodiment is not limited to this. For example, a bonding electrode connected to the electrodes 20 and 30 may be arranged on the back surface side of the insulating substrate 10, and the electrodes 20 and 30 and the linear conductor 40 may be mounted upward. Further, the electrodes 20 and 30 may be connected to the wirings 110 and 120 by wire bonding, respectively.

図6は、実施形態に係る半導体装置100の動作を示す模式平面図である。例えば、トランジスタTr1〜Trnのうちの1つであるトランジスタTr1が短絡故障を起こしたとする。図示しないゲート回路からトランジスタTr1〜Trnをオフする信号が伝達された時、正常なトランジスタTr2〜Trnは、OFF状態となるが、トランジスタTr1は、短絡(ON)状態のままである。このため、配線120と配線130との間に所定の電圧が供給され、短絡電流ISCが流れる。 FIG. 6 is a schematic plan view showing the operation of the semiconductor device 100 according to the embodiment. For example, it is assumed that the transistor Tr1, which is one of the transistors Tr1 to Trn, causes a short-circuit failure. When a signal for turning off the transistors Tr1 to Trn is transmitted from a gate circuit (not shown), the normal transistors Tr2 to Trn are turned off, but the transistor Tr1 remains in the short-circuited (ON) state. Therefore, a predetermined voltage is supplied between the wiring 120 and the wiring 130, and a short-circuit current ISC flows.

例えば、回路分離素子1に代えて、配線110と配線120との間にも接続導体140が配置されていると、短絡電流ISCは、トランジスタTr1を通過して配線130に流れ続ける。このため、保護回路が短絡電流ISCを検知し、半導体装置100を含むインバータを停止させることになる。 For example, if the connection conductor 140 is also arranged between the wiring 110 and the wiring 120 instead of the circuit separation element 1, the short-circuit current I SC passes through the transistor Tr1 and continues to flow to the wiring 130. Therefore, the protection circuit detects the short-circuit current I SC and stops the inverter including the semiconductor device 100.

これに対し、半導体装置100では、配線110と配線120との間に配置された回路分離素子1に流れる短絡電流ISCにより線状導体40が溶断され、保護回路が検知する前に短絡電流ISCを遮断することができる。これにより、トランジスタTr1は、インバータ回路から分離され、正常なトランジスタTr2〜Trnによりインバータの運転を継続することができる。 In contrast, in the semiconductor device 100, the linear conductor 40 is blown by the short-circuit current I SC flowing to the circuit isolation device 1 disposed between the wiring 110 and the wiring 120, the short-circuit current I before the protection circuit detects The SC can be blocked. As a result, the transistor Tr1 is separated from the inverter circuit, and the operation of the inverter can be continued by the normal transistors Tr2 to Trn.

例えば、半導体装置100を用いて3相インバータ回路を構成するとすれば、トランジスタTr1には、少なくとも半導体装置100の最大定格電流Idmaxの3倍の短絡電流が流れることになる。回路分離素子1が、そのようなインバータ回路に適用される場合、線状導体40の並列数Nは、好ましくは、3Idmax/Iarc_min以上である。線状導体40の並列数Nの最小値は、電力制御システムの構成に依存するが、少なくとも半導体装置100の最大定格電流Idmaxを線状導体40の最小アーク電流Iarc_min、すなわち、線状導体40の分離後に発生するアークを抑制できる閾値電流で除した値よりも大きいことが望ましい。 For example, if a three-phase inverter circuit is configured by using the semiconductor device 100, a short-circuit current at least three times the maximum rated current Idmax of the semiconductor device 100 flows through the transistor Tr1. When the circuit separation element 1 is applied to such an inverter circuit, the parallel number N of the linear conductors 40 is preferably 3Idmax / Iarc_min or more. The minimum value of the number N of parallel conductors 40 depends on the configuration of the power control system, but at least the maximum rated current Idmax of the semiconductor device 100 is set to the minimum arc current Iarc_min of the linear conductor 40, that is, the linear conductor 40. It is desirable that it is larger than the value divided by the threshold current that can suppress the arc generated after separation.

図7(a)〜(c)は、実施形態に係る半導体装置を示す回路図である。図7(a)および(b)は、半導体装置100を例示する回路図であり、図7(c)は、実施形態の変形例に係る半導体装置200を示す回路図である。 7 (a) to 7 (c) are circuit diagrams showing a semiconductor device according to an embodiment. 7 (a) and 7 (b) are circuit diagrams illustrating the semiconductor device 100, and FIG. 7 (c) is a circuit diagram showing the semiconductor device 200 according to a modified example of the embodiment.

図7(a)〜(c)に示すように、トランジスタTrとダイオードFWDとが並列に配置される。トランジスタTrは、例えば、パワーMOSFETもしくはIGBTである。 As shown in FIGS. 7A to 7C, the transistor Tr and the diode FWD are arranged in parallel. The transistor Tr is, for example, a power MOSFET or an IGBT.

回路分離素子1は、図7(a)に示すように、トランジスタTrのドレイン(コレクタ)側に直列接続されても良いし、図7(b)に示すように、トランジスタTrのソース(エミッタ)側に直列接続されても良い。この場合、半導体装置100の内部には、トランジスタTrと同数の回路分離素子1が配置される。 The circuit separation element 1 may be connected in series to the drain (collector) side of the transistor Tr as shown in FIG. 7 (a), or may be connected in series to the drain (collector) side of the transistor Tr, or as shown in FIG. 7 (b), the source (emitter) of the transistor Tr. It may be connected in series on the side. In this case, the same number of circuit separation elements 1 as the transistor Tr are arranged inside the semiconductor device 100.

図7(c)に示すように、トランジスタTrのソース側およびドレイン側の両方に回路分離素子1をそれぞれ配置しても良い。これにより、トランジスタTrは、ソース側ドレイン側の両方において回路から分離される。例えば、トランジスタTrには、図示しないゲート回路が接続されている。通常、ゲート回路は、高耐圧設計されておらず、主回路の高電圧が印加されると破壊される恐れがある。このため、故障したトランジスタTrに加えて、それに接続されたゲート回路も主回路から分離することが好ましい。半導体装置200では、トランジスタTrのソース側およびドレイン側にそれぞれ回路分離素子1を配置することにより、ゲート回路の分離も実現する。 As shown in FIG. 7 (c), the circuit separation element 1 may be arranged on both the source side and the drain side of the transistor Tr. As a result, the transistor Tr is separated from the circuit on both the source side and the drain side. For example, a gate circuit (not shown) is connected to the transistor Tr. Normally, the gate circuit is not designed with high withstand voltage and may be destroyed when a high voltage of the main circuit is applied. Therefore, in addition to the failed transistor Tr, it is preferable to separate the gate circuit connected to the transistor Tr from the main circuit. In the semiconductor device 200, the separation of the gate circuit is also realized by arranging the circuit separation elements 1 on the source side and the drain side of the transistor Tr, respectively.

図7(a)〜(c)に示す回路配置は例示であり、実施形態は、これらに限定される訳ではない。例えば、並列接続された複数のトランジスタに1つの回路分離素子1を直列接続することも可能である。これにより、空きスペースが少ない半導体装置にも回路分離素子1を配置することができる。 The circuit arrangements shown in FIGS. 7 (a) to 7 (c) are examples, and the embodiments are not limited thereto. For example, one circuit separation element 1 can be connected in series to a plurality of transistors connected in parallel. As a result, the circuit separation element 1 can be arranged even in a semiconductor device having a small empty space.

[実施例]
以下、図8〜図11を参照して、本実施形態の実施例を説明する。ここでは、最もアーク放電が持続しやすい金属の一つであるアルミニウムを材料とする線状導体の最小アーク電流値の測定例を説明する。
[Example]
Hereinafter, embodiments of the present embodiment will be described with reference to FIGS. 8 to 11. Here, an example of measuring the minimum arc current value of a linear conductor made of aluminum, which is one of the metals most easily sustained by arc discharge, will be described.

図8(a)は、本実施例に係る回路分離素子2を示す模式図である。回路分離素子2は、絶縁性基板10、電極20、30および複数の線状導体40を含む。線状導体40は、絶縁性基板10の上に設けられ、絶縁膜50に覆われる。線状導体40は、アルミニウムであり、絶縁膜50は、シリコン酸化膜である。回路分離素子2は、さらに、封止材80に覆われる。封止材80は、パワーモジュールの封止材料として一般的なシリコーンゲルである。 FIG. 8A is a schematic diagram showing the circuit separation element 2 according to the present embodiment. The circuit separation element 2 includes an insulating substrate 10, electrodes 20, 30 and a plurality of linear conductors 40. The linear conductor 40 is provided on the insulating substrate 10 and is covered with the insulating film 50. The linear conductor 40 is aluminum, and the insulating film 50 is a silicon oxide film. The circuit separation element 2 is further covered with a sealing material 80. The sealing material 80 is a general silicone gel as a sealing material for a power module.

図8(b)は、試験回路300を模式的に示す回路図である。この回路では、短絡電流をコンデンサの放電電流で模擬した高圧分離試験を実施できる。電源電圧Vsは2kV、コンデンサCは3μF、配線のインダクタンスは400mHである。 FIG. 8B is a circuit diagram schematically showing the test circuit 300. In this circuit, a high-voltage separation test that simulates the short-circuit current with the discharge current of the capacitor can be performed. The power supply voltage Vs is 2 kV, the capacitor C is 3 μF, and the wiring inductance is 400 mH.

回路分離素子2は、リレーを介してコンデンサCに接続される。リレーをOFFした状態でコンデンサCを充電した後、リレーをONして回路分離素子2へ放電電流を流し、線状導体40を分離させる。この間、リレーと回路分離素子2との間の測定点に接続されたオシロスコープにて電圧波形および電流波形を測定する。 The circuit separation element 2 is connected to the capacitor C via a relay. After charging the capacitor C with the relay turned off, the relay is turned on and a discharge current is passed through the circuit separation element 2 to separate the linear conductor 40. During this time, the voltage waveform and the current waveform are measured with an oscilloscope connected to the measurement point between the relay and the circuit separation element 2.

図9(a)および(b)は、試験回路300にて測定される電圧波形および電流波形を例示する模式図である。図9(a)は、電圧波形を示す模式図であり、図9(b)は、電流波形を示す模式図である。 9 (a) and 9 (b) are schematic views illustrating the voltage waveform and the current waveform measured by the test circuit 300. 9 (a) is a schematic diagram showing a voltage waveform, and FIG. 9 (b) is a schematic diagram showing a current waveform.

線状導体40が分離された後のアーク放電が抑制された場合、測定点では、図9(a)に示すステップ状の電圧波形が観測される。また、これに対応する電流波形は、図9(b)に示すパルス状となる。すなわち、リレーをONした瞬間に流れる電流により線状導体40が溶断され、回路分離素子2を介した電流経路が遮断される。そして、測定点における電流値はゼロとなる。 When the arc discharge after the linear conductor 40 is separated is suppressed, the stepped voltage waveform shown in FIG. 9A is observed at the measurement point. Further, the current waveform corresponding to this is in the form of a pulse shown in FIG. 9B. That is, the linear conductor 40 is blown by the current flowing at the moment when the relay is turned on, and the current path via the circuit separation element 2 is cut off. Then, the current value at the measurement point becomes zero.

これに対し、線状導体40が分離された後もアーク放電が持続する場合には、時間の経過とともに低下する電圧波形が観測され、アーク電流が継続して流れる。これにより、アーク放電の有無を検出することができる。また、アーク放電が持続する場合には、線状導体40を覆う封止部材であるシリコーンゲルが損傷する。このため、回路分離素子2の外観の変化からも、持続的なアークの有無を判定することができる。 On the other hand, when the arc discharge continues even after the linear conductor 40 is separated, a voltage waveform that decreases with the passage of time is observed, and the arc current continues to flow. This makes it possible to detect the presence or absence of arc discharge. Further, if the arc discharge is sustained, the silicone gel, which is a sealing member covering the linear conductor 40, is damaged. Therefore, the presence or absence of a continuous arc can be determined from the change in the appearance of the circuit separation element 2.

図10は、試験結果を示す模式図である。図10には、各線状導体40に流れる分離電流と電源電圧の関係が示されている。ここでは、線状導体40の長さL(図8(a)参照)を1mm〜5mmとした場合の結果を示している。ここで、「分離電流」とは、線状導体40を溶断する電流、すなわち、各線状導体40に流すことができる最大電流値である。 FIG. 10 is a schematic diagram showing the test results. FIG. 10 shows the relationship between the separation current flowing through each linear conductor 40 and the power supply voltage. Here, the result when the length L of the linear conductor 40 (see FIG. 8A) is set to 1 mm to 5 mm is shown. Here, the "separation current" is a current that blows the linear conductor 40, that is, a maximum current value that can be passed through each linear conductor 40.

図10中に示す白丸Aは、アーク放電が抑制されたポイントを示し、黒丸Bは、アーク放電が持続したポイントを示している。また、斜線で示された領域は、アーク放電を抑制可能な領域を表している。 The white circle A shown in FIG. 10 indicates the point where the arc discharge is suppressed, and the black circle B indicates the point where the arc discharge is sustained. Further, the region shown by the diagonal line represents a region in which the arc discharge can be suppressed.

図10に示すように、アーク放電を抑制可能な電源電圧の範囲は、線状導体40の長さLに依存して変化する。また、分離電流を40A/本以下とすることにより、アーク放電の抑制が可能となることが分かる。 As shown in FIG. 10, the range of the power supply voltage capable of suppressing the arc discharge changes depending on the length L of the linear conductor 40. Further, it can be seen that the arc discharge can be suppressed by setting the separation current to 40 A / line or less.

図11は、別の試験結果を示す模式図である。図11では、線状導体40の長さLを2mmとした場合の各線状導体40に流れる分離電流と電源電圧の関係が示されている。ここでも、電源電圧2kV以下、分離電流40A/本以下の範囲において、線状導体40の分離後のアーク放電が抑制されることが分かる。 FIG. 11 is a schematic diagram showing another test result. FIG. 11 shows the relationship between the separation current flowing through each linear conductor 40 and the power supply voltage when the length L of the linear conductor 40 is 2 mm. Here, too, it can be seen that the arc discharge after the separation of the linear conductor 40 is suppressed in the range of the power supply voltage of 2 kV or less and the separation current of 40 A / line or less.

表1は、線状導体40の幅WM(図2(a)参照)を変化させ、その並列数Nを変えた場合の測定結果を示している。線状導40の並列数Nに対応して、各線状導体40に流れる分離電流は、10A〜45Aの範囲で変化する。

Figure 0006989372
Table 1 shows the measurement results when the width WM of the linear conductor 40 (see FIG. 2A) is changed and the parallel number N thereof is changed. The separation current flowing through each linear conductor 40 varies in the range of 10A to 45A corresponding to the parallel number N of the linear conductors 40.
Figure 0006989372

表1に示すように、各線状導体40に流れる分離電流を40A以下とすることにより、アーク放電を抑制できることが分かる。このように、各線状導体40に流れる分離電流を40A/本とすることにより、線状導体40の分離後のアーク放電を抑制することが可能となる。 As shown in Table 1, it can be seen that the arc discharge can be suppressed by setting the separation current flowing through each linear conductor 40 to 40 A or less. By setting the separation current flowing through each linear conductor 40 to 40 A / piece in this way, it is possible to suppress the arc discharge after the linear conductor 40 is separated.

言い換えれば、アルミニウムを材料とした線状導体40の最小アーク電流値は、40A/本である。また、アルミニウム以外の材料を用いて線状導体40を形成した場合、最小アーク電流は、40A/本よりも大きくなるものと考えられる。したがって、線状導体40に用いる材料に関わらず、最小アーク電流を40A/本として、線状導体40の並列数Nを決定することが可能である。 In other words, the minimum arc current value of the linear conductor 40 made of aluminum is 40 A / piece. Further, when the linear conductor 40 is formed by using a material other than aluminum, the minimum arc current is considered to be larger than 40 A / line. Therefore, regardless of the material used for the linear conductor 40, it is possible to determine the parallel number N of the linear conductor 40 with the minimum arc current of 40 A / line.

上記の測定結果に基づいた最小アーク電流は、前述した研究例に開示された材料固有の最小アーク電流よりも1ケタ以上大きい。この理由は、以下のように考えられる。 The minimum arc current based on the above measurement results is one digit or more larger than the material-specific minimum arc current disclosed in the above-mentioned research example. The reason for this is considered as follows.

電気接点は、例えば、露出された1対の金属部材を機械的に接触している状態から離間させることにより電流を遮断する。高電圧下で電流を遮断しようとすると、金属部材間に微小なギャップが生じた状態で微弱なアーク放電が開始される。そして、このアーク放電を抑制する機構が存在しないため、小さな分離電流下においてもアーク放電が容易に持続される。 The electrical contacts cut off the current, for example, by separating the exposed pair of metal members from the mechanically in contact state. When an attempt is made to cut off the current under a high voltage, a weak arc discharge is started with a minute gap formed between the metal members. Since there is no mechanism for suppressing this arc discharge, the arc discharge can be easily sustained even under a small separation current.

一方、実施形態に係る線状導体40では、その分離の初期過程において微弱な放電が発生した場合、線状導体40の周囲に存在する絶縁部材が絶縁状態を保持すると共に、熱を放散させ、アーク放電を抑制する。すなわち、線状導体40を覆う絶縁部材は、消弧材として機能し、一般の高電圧用ヒューズ製品に用いられる消弧材と同様に放電を抑制する効果を奏する。 On the other hand, in the linear conductor 40 according to the embodiment, when a weak electric discharge occurs in the initial process of its separation, the insulating member existing around the linear conductor 40 maintains an insulating state and dissipates heat. Suppress arc discharge. That is, the insulating member covering the linear conductor 40 functions as an arc extinguishing material, and has an effect of suppressing discharge in the same manner as the arc extinguishing material used in a general high voltage fuse product.

さらに、線状導体40の電気的分離に至る過程では、線状導体40は、その材料の融点以上の高温となる。このため、封止材80として用いられるシリコーンゲル、もしくは、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂などが熱分解し、ガスを発生させる。そして、分離された線状導体40の微小なギャップの間に流入たガスにより、熱の放散が促進され、結果として、線状導体40の分離後のアーク放電が抑制される。 Further, in the process leading to the electrical separation of the linear conductor 40, the temperature of the linear conductor 40 becomes higher than the melting point of the material. Therefore, the silicone gel used as the sealing material 80, the epoxy resin, the phenol resin, the polyimide resin, or the like is thermally decomposed to generate gas. Then, the gas that has flowed in between the minute gaps of the separated linear conductors 40 promotes heat dissipation, and as a result, the arc discharge after the separation of the linear conductors 40 is suppressed.

このように、線状導体40を覆う絶縁膜および封止材80を設けることにより、アーク放電を抑制する作用が働き、分離後のアーク放電の持続を回避することができる。このため、測定された最小アーク電流は、材料固有の値よりも大きくなる。 By providing the insulating film and the sealing material 80 that cover the linear conductor 40 in this way, the action of suppressing the arc discharge works, and the continuation of the arc discharge after separation can be avoided. Therefore, the measured minimum arc current is larger than the material-specific value.

前述したように、半導体装置やインバータにおける短絡電流は、概ね100A〜2000Aである。したがって、最小アーク電流を40A/本とした時、線状導体40の並列数Nは、少なくとも3〜50である。 As described above, the short-circuit current in the semiconductor device or the inverter is approximately 100A to 2000A. Therefore, when the minimum arc current is 40 A / line, the parallel number N of the linear conductors 40 is at least 3 to 50.

また、アーク放電の持続は、火災などの重大な二次災害を引き起こす可能性がある。そのため、安全係数を10倍とした場合、分離電流の閾値は4A/本となり、線状導体40の並列数Nの最小値は、少なくとも30〜500とすることが好ましい。 In addition, the continuation of the arc discharge may cause a serious secondary disaster such as a fire. Therefore, when the safety factor is 10 times, the threshold value of the separation current is 4 A / line, and the minimum value of the parallel number N of the linear conductors 40 is preferably at least 30 to 500.

さらに、半導体装置100を用いて3相インバータ回路を構成する場合、トランジスタTr1に流れる短絡電流は、少なくとも半導体装置100の最大定格電流Idmaxの3倍であり、回路分離素子2における線状導体40の並列数Nは、好ましくは、3Idmax/40以上である。すなわち、線状導体40の並列数Nの最小値は、少なくとも半導体装置100の最大定格電流Idmaxを線状導体40を分離する際に発生するアークが持続しない分離電流の閾値である40Aで除した値よりも大きいことが望ましい。 Further, when a three-phase inverter circuit is configured by using the semiconductor device 100, the short-circuit current flowing through the transistor Tr1 is at least three times the maximum rated current Idmax of the semiconductor device 100, and the linear conductor 40 in the circuit separation element 2 The parallel number N is preferably 3Idmax / 40 or more. That is, the minimum value of the number N of parallel conductors 40 is at least the maximum rated current Idmax of the semiconductor device 100 divided by 40 A, which is the threshold value of the separation current in which the arc generated when the linear conductor 40 is separated is not sustained. It is desirable that it is larger than the value.

上記の実施形態によれば、電力制御システムに冗長性を持たせるために用いられる余剰のインバータや半導体装置が不要となり、電力制御システムの重量や容積の縮小が可能となる。また、回路分離素子1は、並列化された微細な線状導体を有し、それぞれの線状導体がジュール熱により溶断される際の電流を低減することができる。これにより、回路分離時のアーク放電の持続を回避できる。これにより、通常のヒューズのように多量の消弧材を用いる必要がなくなるため、回路分離素子1の実装面積を小さくすることができる。また、回路分離素子1を半導体装置100内へ実装した場合、例えば、半導体装置100の封止材が消弧材として機能し、回路分離時のアーク放電の持続をさらに抑制することができる。 According to the above embodiment, the surplus inverter and semiconductor device used to give redundancy to the power control system are not required, and the weight and volume of the power control system can be reduced. Further, the circuit separation element 1 has fine linear conductors in parallel, and can reduce the current when each linear conductor is blown by Joule heat. This makes it possible to avoid the continuation of the arc discharge when the circuit is separated. This eliminates the need to use a large amount of arc extinguishing material as in a normal fuse, so that the mounting area of the circuit separation element 1 can be reduced. Further, when the circuit separation element 1 is mounted in the semiconductor device 100, for example, the sealing material of the semiconductor device 100 functions as an arc extinguishing material, and the continuation of the arc discharge at the time of circuit separation can be further suppressed.

また、半導体装置100は、回路分離素子1によりトランジスタTrが回路分離された時に、それ外部へ通知する機能を有しても良い。これにより、他の健全な部品に対する電流負荷の変動を見積もり、電力制御システムの稼働可能な時間の予測や、メンテナンスプランを作成できる。したがって、電力制御システム全体の信頼性や実用性を向上させることができる。 Further, the semiconductor device 100 may have a function of notifying the outside of the transistor Tr when the circuit is separated by the circuit separation element 1. This makes it possible to estimate current load fluctuations for other healthy components, predict the uptime of a power control system, and create a maintenance plan. Therefore, the reliability and practicality of the entire power control system can be improved.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although some embodiments of the present invention have been described, these embodiments are presented as examples and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other embodiments, and various omissions, replacements, and changes can be made without departing from the gist of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are also included in the scope of the invention described in the claims and the equivalent scope thereof.

1、2…回路分離素子、 10…絶縁性基板、 20、30…電極、 40…線状導体、 50…絶縁膜、 50H…開口、 60、70…接続部材、 80…封止材、 100、200…半導体装置、 110、120、130…配線、 140…接続導体、 300…試験回路、 Tr、Tr1〜Trn…トランジスタ 1, 2 ... circuit separation element, 10 ... insulating substrate, 20, 30 ... electrode, 40 ... linear conductor, 50 ... insulating film, 50H ... opening, 60, 70 ... connecting member, 80 ... sealing material, 100, 200 ... Semiconductor device, 110, 120, 130 ... Wiring, 140 ... Connection conductor, 300 ... Test circuit, Tr, Tr1 to Trn ... Transistor

Claims (14)

絶縁体と、
前記絶縁体上に設けられた第1電極と、
前記絶縁体上において前記第1電極から離間した位置に設けられた第2電極と、
前記絶縁体上に設けられ、前記第1電極および前記第2電極にそれぞれ接続された複数の線状導体と、
を備え、
前記線状導体の数は、前記第1電極と前記第2電極との間を流れる最大電流値を、前記線状導体の最小アーク電流値で除した値よりも多い回路分離素子。
With insulators
The first electrode provided on the insulator and
A second electrode provided on the insulator at a position separated from the first electrode, and
A plurality of linear conductors provided on the insulator and connected to the first electrode and the second electrode, respectively.
Equipped with
The number of the linear conductors is a circuit separation element larger than the value obtained by dividing the maximum current value flowing between the first electrode and the second electrode by the minimum arc current value of the linear conductors.
前記最小アーク電流値は、40Aである請求項1記載の回路分離素子。 The circuit separation element according to claim 1, wherein the minimum arc current value is 40 A. 前記最小アーク電流値は、前記線状導体の材料に固有の値である請求項1記載の回路分離素子。 The circuit separation element according to claim 1, wherein the minimum arc current value is a value peculiar to the material of the linear conductor. 前記第1電極と前記第2電極との間に前記最大電流値の電流を流した場合に、前記第1電極と前記第2電極との間が電気的に分離される請求項1〜3のいずれか1つに記載の回路分離素子。 Claims 1 to 3 in which, when a current having the maximum current value is passed between the first electrode and the second electrode, the first electrode and the second electrode are electrically separated from each other. The circuit separation element according to any one. 前記線状導体は、酸化物が高抵抗体となる酸化性金属を含む請求項1〜4のいずれか1つに記載の回路分離素子。 The circuit separation element according to any one of claims 1 to 4, wherein the linear conductor contains an oxidizing metal whose oxide is a high resistor. 前記線状導体は、銅またはアルミニウムのいずれかを含む請求項1〜4のいずれか1つに記載の回路分離素子。 The circuit separation element according to any one of claims 1 to 4, wherein the linear conductor includes either copper or aluminum. 前記第1電極、前記第2電極は、前記線状導体と同じ材料を含む請求項1〜6のいずれか1つに記載の回路分離素子。 The circuit separation element according to any one of claims 1 to 6, wherein the first electrode and the second electrode include the same material as the linear conductor. 前記線状導体を覆う絶縁膜をさらに備えた請求項1〜7のいずれか1つに記載の回路分離素子。 The circuit separation element according to any one of claims 1 to 7, further comprising an insulating film covering the linear conductor. 前記絶縁体は、ガラス、セラミックス、エポキシ樹脂、フェノール樹脂、ポリイミドおよびフッ素系樹脂のうちの少なくともいずれか1つを含む請求項1〜8のいずれか1つに記載の回路分離素子。 The circuit separation element according to any one of claims 1 to 8, wherein the insulator includes at least one of glass, ceramics, epoxy resin, phenol resin, polyimide and a fluororesin. 半導体素子と、前記半導体素子に直列接続された回路分離素子と、を備え、
前記回路分離素子は、
絶縁体と、
前記絶縁体上に設けられた第1電極と、
前記絶縁体上において前記第1電極から離間した位置に設けられた第2電極と、
前記絶縁体上に設けられ、前記第1電極および前記第2電極にそれぞれ接続された複数の線状導体と、
を含み、
前記線状導体の最小アーク電流値に前記線状導体の数を乗じた値よりも小さい最大定格電流を有する半導体装置。
A semiconductor element and a circuit separation element connected in series to the semiconductor element are provided.
The circuit separation element is
With insulators
The first electrode provided on the insulator and
A second electrode provided on the insulator at a position separated from the first electrode, and
A plurality of linear conductors provided on the insulator and connected to the first electrode and the second electrode, respectively.
Including
A semiconductor device having a maximum rated current smaller than the value obtained by multiplying the minimum arc current value of the linear conductor by the number of the linear conductors.
前記最小アーク電流値は、40Aである請求項10記載の半導体装置。 The semiconductor device according to claim 10, wherein the minimum arc current value is 40 A. 前記最小アーク電流値は、前記線状導体の材料に固有の値である請求項10記載の半導体装置。 The semiconductor device according to claim 10, wherein the minimum arc current value is a value peculiar to the material of the linear conductor. 前記半導体素子を含む複数の半導体素子を並列接続した回路を備え、
前記回路分離素子は前記複数の半導体素子のそれぞれに直列接続され、
前記回路分離素子に前記最大定格電流よりも大きい電流を流した場合に、それに直列接続された半導体素子が前記回路から電気的に分離される請求項10〜12のいずれか1つに記載の半導体装置。
A circuit in which a plurality of semiconductor elements including the semiconductor element are connected in parallel is provided.
The circuit separation element is connected in series to each of the plurality of semiconductor elements, and is connected to each of the plurality of semiconductor elements.
The semiconductor according to any one of claims 10 to 12, wherein when a current larger than the maximum rated current is passed through the circuit separation element, the semiconductor element connected in series to the circuit separation element is electrically separated from the circuit. Device.
前記半導体素子を実装した第1配線と、
前記第1配線に並べて配置された第2配線と、
をさらに備え、
前記第1電極は、第1接続部材を介して前記第1配線に接続され、
前記第2電極は、第2接続部材を介して前記第2配線に接続され、
前記線状導体は、前記第1配線と前記第2配線との間のスペースに向き合うように配置された請求項10〜13のいずれか1つに記載の半導体装置。
The first wiring on which the semiconductor element is mounted and
The second wiring arranged side by side with the first wiring and
Further prepare
The first electrode is connected to the first wiring via the first connecting member.
The second electrode is connected to the second wiring via the second connecting member.
The semiconductor device according to any one of claims 10 to 13, wherein the linear conductor is arranged so as to face a space between the first wiring and the second wiring.
JP2017240508A 2017-12-15 2017-12-15 Circuit separation elements and semiconductor devices Active JP6989372B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017240508A JP6989372B2 (en) 2017-12-15 2017-12-15 Circuit separation elements and semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017240508A JP6989372B2 (en) 2017-12-15 2017-12-15 Circuit separation elements and semiconductor devices

Publications (2)

Publication Number Publication Date
JP2019109978A JP2019109978A (en) 2019-07-04
JP6989372B2 true JP6989372B2 (en) 2022-01-05

Family

ID=67180058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017240508A Active JP6989372B2 (en) 2017-12-15 2017-12-15 Circuit separation elements and semiconductor devices

Country Status (1)

Country Link
JP (1) JP6989372B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7154907B2 (en) 2018-09-14 2022-10-18 株式会社東芝 semiconductor module
CN119629842A (en) * 2024-11-18 2025-03-14 厦门科华数能科技有限公司 Printed circuit board and electric energy converter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3466042B2 (en) * 1997-03-19 2003-11-10 株式会社 沖情報システムズ Method of forming printed circuit board and printed circuit board with fuse
JP2001338803A (en) * 2000-05-26 2001-12-07 Ngk Insulators Ltd Resettable fuse element and its manufacturing method
JP2006324306A (en) * 2005-05-17 2006-11-30 Nec Electronics Corp Semiconductor device
JP2007059274A (en) * 2005-08-25 2007-03-08 Tdk Corp Chip type fuse element, method of manufacturing same, and soluble paste used for method of manufacturing same

Also Published As

Publication number Publication date
JP2019109978A (en) 2019-07-04

Similar Documents

Publication Publication Date Title
US6566995B2 (en) Protective element
US6462318B2 (en) Protective element
US5347160A (en) Power semiconductor integrated circuit package
US10840903B2 (en) Semiconductor module
JP6371118B2 (en) Protective element and battery pack
JP6905356B2 (en) Power semiconductor module
KR20110089166A (en) Protection element
WO2004070758A1 (en) Protective element
US9025295B2 (en) Protective device and protective module
JP6989372B2 (en) Circuit separation elements and semiconductor devices
JP6980403B2 (en) Semiconductor device
US20140327031A1 (en) Current conducting element
JP2007123644A (en) Power semiconductor device
US10109603B2 (en) Semiconductor device
US20250070057A1 (en) Semiconductor device
CN112789703B (en) Protection components
JPH01255257A (en) Semiconductor device
JP4457633B2 (en) Capacitor module with fuse function
US11212947B2 (en) Power module with capacitor configured for improved thermal management
TWM635306U (en) Protection element
CN107112312A (en) Power semiconductor modules with short-circuit failure mode
US20250157765A1 (en) Protecting device and battery pack
TWI484520B (en) Protective element and overcurrent/overvoltage protective module
JP6426597B2 (en) Capacitors and modules
TW202403810A (en) Protection element and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211202

R150 Certificate of patent or registration of utility model

Ref document number: 6989372

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350