JP6996007B2 - 回路製造システム - Google Patents

Description

本開示は、導体回路の検査とリペアが行われる回路製造システムに関するものである。

従来、導体回路の検査とリペアが行われる回路製造システムに関し、種々の技術が提案されている。例えば、下記特許文献１に記載の技術は、基板面上にマスクを介してはんだペーストを塗布するはんだペースト印刷システムであって、検査ユニットが印刷欠けの印刷欠陥を検出すると、ディスペンサユニットでは印刷欠け部分を修復するために、当該箇所にクリームはんだを塗布する。これに対して、検査ユニットがクリームはんだのダレやブリッジ及びニジミの印刷欠陥を検出すると、吸引用ディスペンサを備えたディスペンサユニットに当該基板を搬送し、そこで余分なクリームはんだを吸引する。

特開２００７－９６１５３号公報

これにより、上記特許文献１に記載の技術は、はんだ付け不良部を修復することが可能であるが、塗布以外の様々な工程を経て製造される導体回路を修復するには不向きであった。

本開示は、上述した点を鑑みてなされたものであり、フルアディティブで製造される導体回路のリペアに好適な回路製造システムを提供することを課題とする。

本明細書は、フルアディティブで導体回路を製造する回路製造システムであって、複数の回路パターンを有する造形デザインに応じて複数の導体回路を造形する造形ユニットと、複数の導体回路を検査する検査ユニットと、制御ユニットとを備え、制御ユニットは、検査ユニットの検査結果に基づいて、複数の導体回路のリペア箇所を特定すると共にリペア箇所の状態からリペア可否を判定する判定処理と、判定処理でリペア可と判定した場合に、造形ユニットでリペア箇所をリペアするリペア処理と、判定処理でリペア否と判定した場合に、判定処理の判定後に造形ユニットで用いられる造形デザインから、前記リペア箇所に関連する回路パターンを削除することによって、造形ユニットで用いられる造形デザインを変更する変更処理とを実行する回路製造システムを開示する。

本開示によれば、回路製造システムは、フルアディティブで製造される導体回路のリペアに好適である。

回路製造装置を示す図である。 回路形成装置を示すブロック図である。 回路形成装置の各作動の流れを示すフローチャートである。 造形デザインを示す図である。 １層目の導体回路を示す図である。 造形デザインの変更を示す図である。 造形デザインの変更を示す図である。 短絡状態のリペア箇所に対するリペアを示す図である。 オープン状態のリペア箇所に対するリペアを示す図である。 リペアパターンを示す図である。 高抵抗状態のリペア箇所に対するリペアを示す図である。 リペアパターンを示す図である。

以下、本開示の好適な実施形態を、図面を参照しつつ詳細に説明する。但し、図面では、構成の一部が省略されて描かれており、描かれた各部の寸法比等は必ずしも正確ではない。

図１に示されるように、回路製造装置１０は、搬送装置２０、第１造形ユニット２２、第２造形ユニット２４、検査ユニット２６、除去ユニット２００、及び制御装置２７を備えている。搬送装置２０、第１造形ユニット２２、第２造形ユニット２４、検査ユニット２６、及び除去ユニット２００は、ベース２８上に配置されている。ベース２８は、概して長方形状をなしている。尚、以下の説明では、ベース２８の長手方向をＸ軸方向、ベース２８の短手方向をＹ軸方向、Ｘ軸方向及びＹ軸方向の両方に直交する方向をＺ軸方向と称して説明する。

搬送装置２０は、Ｘ軸スライド機構３０及びＹ軸スライド機構３２を備えている。Ｘ軸スライド機構３０は、Ｘ軸スライドレール３４及びＸ軸スライダ３６を備えている。これに対して、Ｙ軸スライド機構３２は、Ｙ軸スライドレール５０及びステージ５２を備えている。

Ｘ軸スライド機構３０において、Ｘ軸スライドレール３４は、Ｘ軸方向に延びるように、ベース２８上に設けられている。Ｘ軸スライダ３６は、Ｘ軸スライドレール３４によって、Ｘ軸方向にスライド可能に保持されている。更に、Ｘ軸スライド機構３０は、電磁モータ（図２参照）３８を備えている。電磁モータ３８が駆動すると、Ｘ軸スライダ３６がＸ軸方向の任意の位置に移動する。

Ｙ軸スライド機構３２において、Ｙ軸スライドレール５０は、Ｙ軸方向に延びるように、ベース２８上に設けられている。Ｙ軸スライドレール５０の一端部は、Ｘ軸スライダ３６に連結されている。そのため、Ｙ軸スライドレール５０は、Ｘ軸方向に移動可能とされている。ステージ５２は、Ｙ軸スライドレール５０によって、Ｙ軸方向にスライド可能に保持されている。更に、Ｙ軸スライド機構３２は、電磁モータ（図２参照）５６を備えている。電磁モータ５６が駆動すると、ステージ５２がＹ軸方向の任意の位置に移動する。これにより、ステージ５２は、Ｘ軸スライド機構３０及びＹ軸スライド機構３２によって、ベース２８上の任意の位置に移動する。

ステージ５２は、基台６０、保持装置６２、及び昇降装置６４を備えている。基台６０は、平板状に形成されている。基台６０の上面には、基板が置かれる。保持装置６２は、基台６０のＸ軸方向の両側部に設けられている。基台６０に置かれた基板は、そのＸ軸方向の両縁部が保持装置６２に挟まれることによって、基台６０上に固定される。昇降装置６４は、基台６０の下方に設けられており、基台６０をＺ軸方向で昇降させる。

第１造形ユニット２２は、基台６０に固定された基板上において、配線を形成するユニットである。第１造形ユニット２２は、第１印刷部７２及び焼成部７４を備えている。

第１印刷部７２は、インクジェットヘッド（図２参照）７６を備えている。インクジェットヘッド７６は、基台６０に固定された基板上において、金属インクを線状に吐出する。金属インクは、金属微粒子が溶剤中に分散されたものである。尚、インクジェットヘッド７６は、例えば、圧電素子を用いたピエゾ方式によって、複数のノズルから金属インクを吐出する。また、図示はしないが、第１造形ユニット２２には、インクジェットヘッド７６に対して、キャッピング等のメンテナンスを行うためのユニットが設けられている。

焼成部７４は、第１レーザ照射装置（図２参照）７８を備えている。第１レーザ照射装置７８は、基台６０に固定された基板上において、金属インクにレーザを照射する。これにより、金属インクは、焼成されて、配線となる。ここで、金属インクの焼成とは、金属インクにエネルギーを付与することによって、溶剤の気化や金属微粒子保護膜の分解等が行われ、金属微粒子同士が接触または融着をすることで、導電率が高くなる現象をいう。このようにして、金属インクが焼成されると、金属製の配線が形成される。

尚、以下の説明では、基板上において、金属インクが焼成されたものを、導体と称する。従って、配線は、導体で構成される。

第２造形ユニット２４は、基台６０に固定された基板上において、絶縁樹脂層を形成するユニットである。第２造形ユニット２４は、第２印刷部８４及び硬化部８６を備えている。

第２印刷部８４は、インクジェットヘッド（図２参照）８８を備えている。インクジェットヘッド８８は、基台６０に固定された基板上において、紫外線硬化樹脂を吐出する。尚、インクジェットヘッド８８は、例えば、圧電素子を用いたピエゾ方式でもよく、紫外線硬化樹脂を加熱して気泡を発生させてノズルから吐出するサーマル方式でもよい。また、図示はしないが、第２造形ユニット２４には、インクジェットヘッド８８に対して、キャッピング等のメンテナンスを行うためのユニットが設けられている。

硬化部８６は、平坦化装置（図２参照）９０及び照射装置（図２参照）９２を備えている。平坦化装置９０は、基台６０に固定された基板上において、紫外線硬化樹脂の上面を平坦化する。平坦化装置９０は、例えば、ローラ又はブレードによって、紫外線硬化樹脂の表面を均しながら余剰分の樹脂を掻き取ることで、紫外線硬化樹脂の厚みを均一にさせる。照射装置９２は、光源として、水銀ランプ又はＬＥＤを備えている。水銀ランプ又はＬＥＤは、基台６０に固定された基板上において、紫外線硬化樹脂に紫外線を照射する。これにより、紫外線硬化樹脂は、硬化して、絶縁樹脂層になる。

尚、以下の説明では、基板上において、紫外線硬化樹脂が硬化したものを、絶縁樹脂体と称する。従って、絶縁樹脂層は、絶縁樹脂体で構成される。

検査ユニット２６は、電気部１００及び外観部１０２を備えている。電気部１００は、電気チェッカー１１０（図２参照）を備えている。外観部１０２は、カメラ１１２（図２参照）を備えている。尚、電気チェッカー１１０及びカメラ１１２の各作動については、後述する。

除去ユニット２００は、第２レーザ照射装置２０２（図２参照）を備えている。第２レーザ照射装置２０２は、基台６０に固定された基板上において、導体にレーザを照射する。レーザが照射された箇所の導体は、焼き切られ、除去される。

図２に示されるように、制御装置２７は、コントローラ１２０及び複数の駆動回路１２２を備えている。複数の駆動回路１２２は、上述した各電磁モータ３８，５６、保持装置６２、昇降装置６４、インクジェットヘッド７６、第１レーザ照射装置７８、インクジェットヘッド８８、平坦化装置９０、照射装置９２、電気チェッカー１１０、カメラ１１２、及び第２レーザ照射装置２０２に接続されている。コントローラ１２０は、ＣＰＵ，ＲＯＭ，ＲＡＭ等を備えている。コントローラ１２０は、コンピュータを主体とするものであり、複数の駆動回路１２２に接続されている。これにより、搬送装置２０、第１造形ユニット２２、第２造形ユニット２４、検査ユニット２６、及び除去ユニット２００の各作動が、コントローラ１２０によって制御される。

回路製造装置１０では、上述した構成によって、基台６０に固定された基板上において、複数の導線回路が製造される。各導線回路は、絶縁樹脂層及び配線で構成される。

具体的には、先ず、ステージ５２が、その基台６０上に基板が固定された状態で、第２造形ユニット２４の下方に移動される。更に、第２造形ユニット２４では、基台６０に固定された基板上において、インクジェットヘッド８８からの紫外線硬化樹脂の吐出と、その吐出された紫外線硬化樹脂への平坦化装置９０による平坦化及び照射装置９２による紫外線の照射とが繰り返される。これにより、絶縁樹脂層が基板上に形成される。

紫外線硬化樹脂の吐出は、紫外線硬化樹脂向けの造形デザインに応じて行われる。その造形デザインは、複数の樹脂パターンが格子状に並べられており、絶縁樹脂層を形成するためのデータ（以下、絶縁樹脂層形成データという）として、コントローラ１２０のＲＯＭに記憶されている。コントローラ１２０は、絶縁樹脂層形成データに基づいて、インクジェットヘッド８８を制御する。これにより、インクジェットヘッド８８では、造形デザイン（つまり、複数の樹脂パターン）に応じて紫外線硬化樹脂が吐出される。

絶縁樹脂層が基板上に形成されると、ステージ５２が、第１造形ユニット２２の下方に移動される。更に、第１造形ユニット２２では、基台６０に固定された基板上の絶縁樹脂層の上面において、インクジェットヘッド７６からの金属インクの吐出と、その吐出された金属インクへの第１レーザ照射装置７８によるレーザの照射とが行われる。これにより、配線が基板上の絶縁樹脂層の上面に形成される。

金属インクの吐出は、金属インク向けの造形デザインに応じて行われる。その造形デザインは、複数の配線パターンが格子状に並べられており、配線を形成するためのデータ（以下、配線形成データという）として、コントローラ１２０のＲＯＭに記憶されている。コントローラ１２０は、配線形成データに基づいて、インクジェットヘッド７６を制御する。これにより、インクジェットヘッド７６では、造形デザイン（つまり、複数の配線パターン）に応じて金属インクが吐出される。

このようにして、回路製造装置１０では、紫外線硬化樹脂によって絶縁樹脂層が形成され、金属イオンによって配線が形成される。これにより、基板上では、格子状に並んだ複数の導体回路が、フルアディティブで製造される。尚、絶縁樹脂層の形成と配線の形成とが繰り返されると、基板上には、複数層の導体回路を有する複数の電子デバイスが３次元積層造形される。

更に、回路製造装置１０では、基台６０に固定された基板上において、製造された複数の導線回路に対して、検査ユニット２６で配線の検査が行われ、除去ユニット２００等で配線のリペアが行われる。また、回路製造装置１０で３次元積層造形が行われている場合において、配線のリペアが不可能なときは、基板上に３次元積層造形される複数の電子デバイスのうち、リペアが不可能な配線を有する電子デバイスの製造が行われないようにするため、その後に使用される造形デザインが変更される。

次に、回路製造装置１０の作動の流れについて、図３に示されたフローチャートを参照して説明する。図３のフローチャートで示された制御プログラムは、Ｓ１０乃至Ｓ３２の各処理で構成され、コントローラ１２０のＲＯＭに記憶されており、３次元積層造形が行われる際に、コントローラ１２０のＣＰＵによって実行される。また、図３のフローチャートで示された制御プログラムで使用される各種データは、コントローラ１２０のＲＯＭ又はＲＡＭに記憶されている。

以下では、回路製造装置１０が、２層の導体回路で構成される電子デバイスを３次元積層造形する場合について説明する。その３次元積層造形の際には、図４に示された４つの造形デザインＤ１，Ｄ２，Ｄ３，Ｄ４が使用される。

造形デザインＤ１は、１層目の絶縁樹脂層を形成する際に使用される。造形デザインＤ１では、１２個の樹脂パターン１３０が格子状に並んでいる。尚、各樹脂パターン１３０は、正方形状の絶縁樹脂層を示す図形で構成されている。造形デザインＤ２は、１層目の配線を形成する際に使用される。造形デザインＤ２では、１２個の配線パターン１３２が格子状に並んでいる。尚、各配線パターン１３２は、造形デザインＤ１の各樹脂パターン１３０に応じた位置にあり、３個の配線（及びその両端のパッド）を示す図形で構成されている。

造形デザインＤ３は、２層目の絶縁樹脂層を形成する際に使用される。造形デザインＤ３では、１２個の樹脂パターン１３４が格子状に並んでいる。尚、各樹脂パターン１３４は、造形デザインＤ２の各配線パターン１３２に応じた位置にあり、正方形状の絶縁樹脂層を示す図形で構成されている。造形デザインＤ４は、２層目の配線を形成する際に使用される。造形デザインＤ４では、１２個の配線パターン１３６が格子状に並んでいる。尚、各配線パターン１３６は、造形デザインＤ３の各樹脂パターン１３４に応じた位置にあり、３個の配線（及びその両端のパッド）を示す図形で構成されている。

先ず、造形処理Ｓ１０が実行されると、第２造形ユニット２４で造形デザインＤ１が使用され、第１造形ユニット２２で造形デザインＤ２が使用されることによって、１層目の導体回路が造形される。具体的には、図５に示されるように、基板１４０上において、１層目の絶縁樹脂層１４２及び１層目の配線１４４が形成される。これにより、基板１４０上には、格子状に並んだ１２個の導体回路１４６が造形される。各導体回路１４６は、絶縁樹脂層１４２及び配線１４４で構成されている。尚、以下の説明において、１２個の導体回路１４６は、１層目の導体回路１４６と称する場合がある。

電気検査処理Ｓ１２では、ステージ５２が、検査ユニット２６の下方に移動される。更に、検査ユニット２６では、電気部１００の電気チェッカー１１０によって、１層目の導体回路１４６（を構成する配線１４４）の抵抗値が測定される。このようにして、電気検査処理Ｓ１２では、１層目の導体回路１４６の電気検査が行われる。

その後、コントローラ１２０は、１層目の導体回路１４６にリペア箇所があるか否かを判定する（Ｓ１４）。Ｓ１４の判定は、電気検査処理Ｓ１２の電気検査結果に基づいて行われる。１層目の導体回路１４６にリペア箇所がない場合（Ｓ１４：ＮＯ）には、コントローラ１２０は、検査対象の導体回路が最終層のものであるか否かを判定する（Ｓ１６）。

検査対象の導体回路が最終層のものである場合（Ｓ１６：ＹＥＳ）には、コントローラ１２０は、図３のフローチャートで示された制御プログラムを終了する。これにより、フルアディティブによる導体回路の製造及び導体回路の検査が終了される。これに対して、検査対象の導体回路が最終層のものでない場合（Ｓ１６：ＮＯ）には、コントローラ１２０は、上述した造形処理Ｓ１０を再び実行する。

ここでは、検査対象が、１層目の導体回路１４６であって、最終層のものではない。従って、１層目の導体回路１４６にリペア箇所がない場合（Ｓ１４：ＮＯ）には、造形処理Ｓ１０が再び実行される。そのような場合に、造形処理Ｓ１０が再び実行されると、ステージ５２が、第２造形ユニット２４及び第１造形ユニット２２の下方に移動される。更に、第２造形ユニット２４で造形デザインＤ３が使用され、第１造形ユニット２２で造形デザインＤ４が使用されることによって、２層目の導体回路が造形される。その後は、２層目の導体回路に対して、上述したＳ１２以降の各処理が実行される。

これに対して、１層目の導体回路１４６にリペア箇所がある場合（Ｓ１４：ＹＥＳ）には、外観検査処理Ｓ１８が実行される。外観検査処理Ｓ１８では、検査ユニット２６において、外観部１０２のカメラ１１２によって、１層目の導体回路１４６（配線１４４）の画像が撮像される。撮像された画像は、基準画像と比較照合される。これにより、外観検査処理Ｓ１８では、１層目の導体回路１４６の外観検査がパターンマッチングの画像処理で行われる。

その後、コントローラ１２０は、１層目の導体回路１４６にあるリペア箇所及びその状態を特定すると共に、その特定したリペア箇所をリペアすることが可能であるか否かを判定する（Ｓ２０）。Ｓ２０の特定は、電気検査処理Ｓ１２の電気検査結果及び外観検査処理Ｓ１８の外観検査結果に基づいて行われる。Ｓ２０の判定は、電気検査処理Ｓ１２の電気検査結果及び外観検査処理Ｓ１８の外観検査結果に加えて、導体回路のデザインルール等に基づいて行われる。

コントローラ１２０は、リペア箇所をリペアすることが可能でない場合（Ｓ２０：リペア否）には、判定対象の導体回路が最終層のものであるか否かを判定する（Ｓ２２）。判定対象の導体回路が最終層のものである場合（Ｓ２２：ＹＥＳ）には、コントローラ１２０は、図３のフローチャートで示された制御プログラムを終了する。これにより、フルアディティブによる導体回路の製造及び導体回路の検査が終了される。これに対して、判定対象の導体回路が最終層のものでない場合（Ｓ２２：ＮＯ）には、コントローラ１２０は、デザイン変更処理Ｓ２４を実行する。

デザイン変更処理Ｓ２４では、その後の造形処理Ｓ１０で使用される造形デザインが変更される。以下では、図５に示されるように、１層目の導体回路１４６のうち、導体回路１４６Ａにリペア不能なリペア箇所Ｒ１がある具体例を用いて、デザイン変更処理Ｓ２４を説明する。

そのような具体例では、コントローラ１２０は、図６に示すように、２層目の絶縁樹脂層を形成する際に使用される造形デザインＤ３において、１２個の樹脂パターン１３４のうち、図５の導体回路１４６Ａに応じた位置にある樹脂パターン１３４Ａを削除することによって、造形デザインＤ５を作成する。従って、造形デザインＤ５は、１１個の樹脂パターン１３４で構成される。更に、コントローラ１２０は、造形デザインＤ３を造形デザインＤ５に変更する。これにより、造形デザインＤ５は、造形デザインＤ３に代えて、２層目の絶縁樹脂層を形成する際に使用される。

引き続いて、コントローラ１２０は、図７に示すように、２層目の配線を形成する際に使用される造形デザインＤ４において、１２個の配線パターン１３６のうち、図５の導体回路１４６Ａ（及び図６の樹脂パターン１３４Ａ）に応じた位置にある配線パターン１３６Ａを削除することによって、造形デザインＤ６を作成する。従って、造形デザインＤ６は、１１個の配線パターン１３６で構成される。更に、コントローラ１２０は、造形デザインＤ４を造形デザインＤ６に変更する。これにより、造形デザインＤ６は、造形デザインＤ４に代えて、２層目の配線を形成する際に使用される。

尚、その後は、造形処理Ｓ１０が再び実行されることによって、フルアディティブによる導体回路の製造が継続される。造形処理Ｓ１０が再び実行されると、ステージ５２が、第２造形ユニット２４及び第１造形ユニット２２の下方に移動される。更に、第２造形ユニット２４で造形デザインＤ５が使用され、第１造形ユニット２２で造形デザインＤ６が使用されることによって、２層目の導体回路が造形される。そのため、基板１４０上では、１層目の導体回路１４６のうち、リペア不能なリペア箇所Ｒ１がある導体回路１４６Ａに対しては、２層目の絶縁樹脂層及び２層目の配線が形成（積層）されない。

コントローラ１２０は、リペア箇所の状態が短絡であって、リペア箇所をリペアすることが可能である場合（Ｓ２０：リペア可（短絡））には、エリア生成処理Ｓ２６及び除去処理Ｓ２８を実行する。以下では、基板１４０上における１層目の導体回路１４６のうち、図８の上段に示されるように、短絡のリペア箇所Ｒ２がある導体回路１４６Ｂの具体例を用いて、エリア生成処理Ｓ２６及び除去処理Ｓ２８を説明する。

そのような具体例では、導体回路１４６Ｂのリペア箇所Ｒ２において、２個の配線１４４が導体１４８で連なった状態にある。エリア生成処理Ｓ２６では、外観検査処理Ｓ１８の外観検査結果に基づいて、基板１４０上における導体１４８のエリアを特定する。

除去処理Ｓ２８では、ステージ５２が、除去ユニット２００の下方に移動される。更に、除去ユニット２００では、第２レーザ照射装置２０２が、エリア生成処理Ｓ２６で特定されたエリアにレーザを照射する。これにより、導体１４８が、焼き切られ、除去される。従って、図８の下段に示された導体回路１４６Ｂのように、２個の配線１４４の短絡状態がリペアされる。

尚、除去処理Ｓ２８の後は、コントローラ１２０によって、上述した電気検査処理Ｓ１２が再び実行される。これにより、導体回路の検査及フルアディティブによる導体回路の製造が継続される。

コントローラ１２０は、リペア箇所の状態が導通不良であって、リペア箇所をリペアすることが可能である場合（Ｓ２０：リペア可（導通不良））には、デザイン生成処理Ｓ３０及び追加処理Ｓ３２を実行する。以下では、導通不良がオープンの場合と高抵抗の場合に分けて、デザイン生成処理Ｓ３０及び追加処理Ｓ３２を説明する。

導通不良がオープンの場合の具体例としては、基板１４０上における１層目の導体回路１４６のうち、例えば、図９の上段に示されるように、オープンのリペア箇所Ｒ３を有する導体回路１４６Ｃがある。そのような具体例では、リペア箇所Ｒ３において、配線１４４が断線した状態にある。

デザイン生成処理Ｓ３０では、図１０に示されるように、造形パターン１５２と基準パターン１５４の差分による画像処理がなされることによって、リペアパターン１５６が作成される。造形パターン１５２とは、オープンのリペア箇所Ｒ３を有する導体回路１４６Ｃのパターンであり、外観検査処理Ｓ１８においてカメラ１１２で撮像した画像から抽出される。基準パターン１５４とは、導体回路１４６Ｃの配線パターン１３２であり、造形デザインＤ２から作成される。リペアパターン１５６は、リペア箇所Ｒ３に相当する導体のパターンである。

更に、デザイン生成処理Ｓ３０では、１層目の配線を形成する際に使用される造形デザインＤ２において、１２個の配線パターン１３２のうち、導体回路１４６Ｃに応じた位置にある配線パターン１３２がリペアパターン１５６に変更される。

追加処理Ｓ３２では、ステージ５２が、第１造形ユニット２２の下方に移動される。第１造形ユニット２２では、リペアパターン１５６のみを有する造形デザインが使用されることによって、図９に示されるように、導体回路１４６Ｃのエリアのリペア箇所Ｒ３に対して導体１５０が追加される。これにより、導体回路１４６Ｃでは、配線１４４のオープン状態がリペアされる。

これに対して、導通不良が高抵抗の場合の具体例としては、基板１４０上における１層目の導体回路１４６のうち、例えば、図１１の上段に示されるように、高抵抗のリペア箇所Ｒ４を有する導体回路１４６Ｄがある。そのような具体例では、リペア箇所Ｒ４において、配線１４４が一部欠けた線状の状態にある。

デザイン生成処理Ｓ３０では、図１２に示されるように、造形パターン１５８と基準パターン１５４の差分による画像処理がなされることによって、リペアパターン１６０が作成される。造形パターン１５８とは、高抵抗のリペア箇所Ｒ４を有する導体回路１４６Ｄのパターンであり、外観検査処理Ｓ１８においてカメラ１１２で撮像した画像から抽出される。リペアパターン１６０は、リペア箇所Ｒ４に相当する導体のパターンである。

更に、デザイン生成処理Ｓ３０では、１層目の配線を形成する際に使用される造形デザインＤ２において、１２個の配線パターン１３２のうち、導体回路１４６Ｄに応じた位置にある配線パターン１３２がリペアパターン１６０に変更される。

追加処理Ｓ３２では、ステージ５２が、第１造形ユニット２２の下方に移動される。第１造形ユニット２２では、リペアパターン１６０のみを有する造形デザインが使用されることによって、図１１に示されるように、導体回路１４６Ｄのエリアのリペア箇所Ｒ４に対して導体１５１が追加される。これにより、導体回路１４６Ｄでは、配線１４４の高抵抗状態がリペアされる。

尚、追加処理Ｓ３２の後は、コントローラ１２０によって、上述した電気検査処理Ｓ１２が再び実行される。これにより、導体回路の検査及フルアディティブによる導体回路の製造が継続される。

以上詳細に説明したように、本実施形態の回路製造装置１０は、フルアディティブ（３次元積層造形）で製造中の電子デバイスを構成する複数層からなる導体回路のリペアに好適である。

ちなみに、本実施形態において、回路製造装置１０は、回路製造システムの一例である。第１造形ユニット２２は、造形ユニットの一例である。第２造形ユニット２４は、造形ユニットの一例である。制御装置２７は、制御ユニットの一例である。電気チェッカー１１０は、測定部の一例である。カメラ１１２は、撮像部の一例である。各樹脂パターン１３０，１３４及び各配線パターン１３２，１３６は、回路パターンの一例である。樹脂パターン１３４Ａ及び配線パターン１３６Ａは、リペア箇所に関連する回路パターンの一例である。導体１４８は、リペア処理で除去される導体の一例である。導体１５０，１５１は、リペア処理で追加される導体の一例である。造形デザインＤ３，Ｄ４は、判定処理の判定後に造形ユニットで用いられる造形デザインの一例である。各処理Ｓ１４，Ｓ２０は、判定処理の一例である。デザイン変更処理Ｓ２４は、変更処理の一例である。除去処理Ｓ２８は、リペア処理の一例である。デザイン生成処理Ｓ３０は、生成処理の一例である。追加処理Ｓ３２は、リペア処理の一例である。

尚、本開示は上記実施形態に限定されるものでなく、その趣旨を逸脱しない範囲で様々な変更が可能である。
例えば、回路製造装置１０では、基台６０に固定された基板上において、複数の導体回路１４６が３層以上製造されてもよいし、１層のみ製造されてもよい。

また、回路製造装置１０では、各導体回路１４６を構成する絶縁樹脂層１４２が検査されることによって、造形デザインが変更されたり、絶縁樹脂体が追加されてもよい。

また、第１造形ユニット２２、第２造形ユニット２４、検査ユニット２６、又は除去ユニット２００は、ベース２８から離れた位置に設けられてもよい。制御装置２７は、第１造形ユニット２２、第２造形ユニット２４、検査ユニット２６、又は除去ユニット２００のいずれかに内蔵させてもよい。追加処理Ｓ３２では、第１造形ユニット２２とは別個の第１造形ユニットが使用されてもよい。

また、検査ユニット２６は、電気部１００の電気チェッカー１１０及び外観部１０２のカメラ１１２のうち、少なくとも一方を備えていればよい。

１０ 回路製造装置
２２ 第１造形ユニット
２４ 第２造形ユニット
２６ 検査ユニット
２７ 制御装置
１１０ 電気チェッカー
１１２ カメラ
１３０，１３４ 樹脂パターン
１３２，１３６ 配線パターン
１３４Ａ リペア箇所に関連する樹脂パターン
１３６Ａ リペア箇所に関連する配線パターン
１４６ 導体回路
１４８，１５０，１５１ 導体
１５２，１５８ 造形パターン
１５４ 基準パターン
１５６，１６０ リペアパターン
２００ 除去ユニット
Ｄ１，Ｄ２，Ｄ３，Ｄ４ 造形デザイン
Ｒ１，Ｒ２，Ｒ３，Ｒ４ 導体回路のリペア箇所
Ｓ１４，Ｓ２０ 判定処理
Ｓ２４ デザイン変更処理
Ｓ２８ 除去処理
Ｓ３０ デザイン生成処理
Ｓ３２ 追加処理

Claims (6)

1. フルアディティブで導体回路を製造する回路製造システムであって、
   複数の回路パターンを有する造形デザインに応じて複数の導体回路を造形する造形ユニットと、
   前記複数の導体回路を検査する検査ユニットと、
   制御ユニットとを備え、
   前記制御ユニットは、
   前記検査ユニットの検査結果に基づいて、前記複数の導体回路のリペア箇所を特定すると共に前記リペア箇所の状態からリペア可否を判定する判定処理と、
   前記判定処理でリペア可と判定した場合に、前記造形ユニットで前記リペア箇所をリペアするリペア処理と、
   前記判定処理でリペア否と判定した場合に、前記判定処理の判定後に前記造形ユニットで用いられる造形デザインから、前記リペア箇所に関連する回路パターンを削除することによって、前記造形ユニットで用いられる造形デザインを変更する変更処理とを実行する回路製造システム。
2. 前記複数の導体回路の導体を除去する除去ユニットを備え、
   前記制御ユニットは、
   前記判定処理でリペア可と判定した場合に、前記リペア処理において、前記除去ユニット又は前記造形ユニットで前記リペア箇所をリペアする請求項１に記載の回路制御システム。
3. 前記制御ユニットは、前記判定処理において前記リペア箇所の状態が短絡であると判定した場合には、前記除去ユニットで前記リペア箇所の導体を除去することによって、前記リペア処理を実行する請求項２に記載の回路製造システム。
4. 前記制御ユニットは、前記判定処理において前記リペア箇所の状態が導通不良であると判定した場合には、前記造形ユニットで前記リペア箇所に導体を追加することによって、前記リペア処理を実行する請求項２に記載の回路製造システム。
5. 前記制御ユニットは、前記造形ユニットで前記リペア箇所に追加される導体に応じたリペアパターンを、前記リペア箇所を有する導体回路の造形パターンと基準パターンとの差分によって生成する生成処理を実行する請求項４に記載の回路製造システム。
6. 前記検査ユニットは、前記複数の導体回路の電気検査を行うための測定部と前記複数の導体回路の外観検査を行うための撮像部との少なくとも一方を備える請求項１乃至請求項５のいずれか一つに記載の回路製造システム。
   

Images