JP6996007B2 - Circuit manufacturing system - Google Patents
Circuit manufacturing system Download PDFInfo
- Publication number
- JP6996007B2 JP6996007B2 JP2020554739A JP2020554739A JP6996007B2 JP 6996007 B2 JP6996007 B2 JP 6996007B2 JP 2020554739 A JP2020554739 A JP 2020554739A JP 2020554739 A JP2020554739 A JP 2020554739A JP 6996007 B2 JP6996007 B2 JP 6996007B2
- Authority
- JP
- Japan
- Prior art keywords
- repair
- unit
- modeling
- conductor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本開示は、導体回路の検査とリペアが行われる回路製造システムに関するものである。 The present disclosure relates to a circuit manufacturing system in which conductor circuits are inspected and repaired.
従来、導体回路の検査とリペアが行われる回路製造システムに関し、種々の技術が提案されている。例えば、下記特許文献1に記載の技術は、基板面上にマスクを介してはんだペーストを塗布するはんだペースト印刷システムであって、検査ユニットが印刷欠けの印刷欠陥を検出すると、ディスペンサユニットでは印刷欠け部分を修復するために、当該箇所にクリームはんだを塗布する。これに対して、検査ユニットがクリームはんだのダレやブリッジ及びニジミの印刷欠陥を検出すると、吸引用ディスペンサを備えたディスペンサユニットに当該基板を搬送し、そこで余分なクリームはんだを吸引する。
Conventionally, various techniques have been proposed for a circuit manufacturing system in which a conductor circuit is inspected and repaired. For example, the technique described in
これにより、上記特許文献1に記載の技術は、はんだ付け不良部を修復することが可能であるが、塗布以外の様々な工程を経て製造される導体回路を修復するには不向きであった。
As a result, the technique described in
本開示は、上述した点を鑑みてなされたものであり、フルアディティブで製造される導体回路のリペアに好適な回路製造システムを提供することを課題とする。 The present disclosure has been made in view of the above-mentioned points, and an object of the present invention is to provide a circuit manufacturing system suitable for repairing a conductor circuit manufactured by a full additive.
本明細書は、フルアディティブで導体回路を製造する回路製造システムであって、複数の回路パターンを有する造形デザインに応じて複数の導体回路を造形する造形ユニットと、複数の導体回路を検査する検査ユニットと、制御ユニットとを備え、制御ユニットは、検査ユニットの検査結果に基づいて、複数の導体回路のリペア箇所を特定すると共にリペア箇所の状態からリペア可否を判定する判定処理と、判定処理でリペア可と判定した場合に、造形ユニットでリペア箇所をリペアするリペア処理と、判定処理でリペア否と判定した場合に、判定処理の判定後に造形ユニットで用いられる造形デザインから、前記リペア箇所に関連する回路パターンを削除することによって、造形ユニットで用いられる造形デザインを変更する変更処理とを実行する回路製造システムを開示する。 This specification is a circuit manufacturing system that manufactures a conductor circuit in a full additive manner, and inspects a modeling unit that forms a plurality of conductor circuits according to a modeling design having a plurality of circuit patterns, and an inspection that inspects a plurality of conductor circuits. A unit and a control unit are provided, and the control unit identifies repair points of a plurality of conductor circuits based on the inspection results of the inspection unit, and determines whether or not repair is possible based on the state of the repair points. When it is determined that repair is possible, the repair process of repairing the repaired part by the modeling unit, and when it is determined by the determination process that the repair is not possible, the modeling design used in the modeling unit after the determination of the determination process is related to the repaired part. Disclosed is a circuit manufacturing system that executes a change process for changing the modeling design used in the modeling unit by deleting the circuit pattern to be performed.
本開示によれば、回路製造システムは、フルアディティブで製造される導体回路のリペアに好適である。 According to the present disclosure, the circuit manufacturing system is suitable for repairing conductor circuits manufactured in full additive.
以下、本開示の好適な実施形態を、図面を参照しつつ詳細に説明する。但し、図面では、構成の一部が省略されて描かれており、描かれた各部の寸法比等は必ずしも正確ではない。 Hereinafter, preferred embodiments of the present disclosure will be described in detail with reference to the drawings. However, in the drawings, a part of the structure is omitted, and the dimensional ratio of each drawn part is not always accurate.
図1に示されるように、回路製造装置10は、搬送装置20、第1造形ユニット22、第2造形ユニット24、検査ユニット26、除去ユニット200、及び制御装置27を備えている。搬送装置20、第1造形ユニット22、第2造形ユニット24、検査ユニット26、及び除去ユニット200は、ベース28上に配置されている。ベース28は、概して長方形状をなしている。尚、以下の説明では、ベース28の長手方向をX軸方向、ベース28の短手方向をY軸方向、X軸方向及びY軸方向の両方に直交する方向をZ軸方向と称して説明する。
As shown in FIG. 1, the
搬送装置20は、X軸スライド機構30及びY軸スライド機構32を備えている。X軸スライド機構30は、X軸スライドレール34及びX軸スライダ36を備えている。これに対して、Y軸スライド機構32は、Y軸スライドレール50及びステージ52を備えている。
The
X軸スライド機構30において、X軸スライドレール34は、X軸方向に延びるように、ベース28上に設けられている。X軸スライダ36は、X軸スライドレール34によって、X軸方向にスライド可能に保持されている。更に、X軸スライド機構30は、電磁モータ(図2参照)38を備えている。電磁モータ38が駆動すると、X軸スライダ36がX軸方向の任意の位置に移動する。
In the
Y軸スライド機構32において、Y軸スライドレール50は、Y軸方向に延びるように、ベース28上に設けられている。Y軸スライドレール50の一端部は、X軸スライダ36に連結されている。そのため、Y軸スライドレール50は、X軸方向に移動可能とされている。ステージ52は、Y軸スライドレール50によって、Y軸方向にスライド可能に保持されている。更に、Y軸スライド機構32は、電磁モータ(図2参照)56を備えている。電磁モータ56が駆動すると、ステージ52がY軸方向の任意の位置に移動する。これにより、ステージ52は、X軸スライド機構30及びY軸スライド機構32によって、ベース28上の任意の位置に移動する。
In the Y-
ステージ52は、基台60、保持装置62、及び昇降装置64を備えている。基台60は、平板状に形成されている。基台60の上面には、基板が置かれる。保持装置62は、基台60のX軸方向の両側部に設けられている。基台60に置かれた基板は、そのX軸方向の両縁部が保持装置62に挟まれることによって、基台60上に固定される。昇降装置64は、基台60の下方に設けられており、基台60をZ軸方向で昇降させる。
The
第1造形ユニット22は、基台60に固定された基板上において、配線を形成するユニットである。第1造形ユニット22は、第1印刷部72及び焼成部74を備えている。
The
第1印刷部72は、インクジェットヘッド(図2参照)76を備えている。インクジェットヘッド76は、基台60に固定された基板上において、金属インクを線状に吐出する。金属インクは、金属微粒子が溶剤中に分散されたものである。尚、インクジェットヘッド76は、例えば、圧電素子を用いたピエゾ方式によって、複数のノズルから金属インクを吐出する。また、図示はしないが、第1造形ユニット22には、インクジェットヘッド76に対して、キャッピング等のメンテナンスを行うためのユニットが設けられている。
The
焼成部74は、第1レーザ照射装置(図2参照)78を備えている。第1レーザ照射装置78は、基台60に固定された基板上において、金属インクにレーザを照射する。これにより、金属インクは、焼成されて、配線となる。ここで、金属インクの焼成とは、金属インクにエネルギーを付与することによって、溶剤の気化や金属微粒子保護膜の分解等が行われ、金属微粒子同士が接触または融着をすることで、導電率が高くなる現象をいう。このようにして、金属インクが焼成されると、金属製の配線が形成される。
The
尚、以下の説明では、基板上において、金属インクが焼成されたものを、導体と称する。従って、配線は、導体で構成される。 In the following description, the material obtained by firing the metal ink on the substrate is referred to as a conductor. Therefore, the wiring is composed of conductors.
第2造形ユニット24は、基台60に固定された基板上において、絶縁樹脂層を形成するユニットである。第2造形ユニット24は、第2印刷部84及び硬化部86を備えている。
The
第2印刷部84は、インクジェットヘッド(図2参照)88を備えている。インクジェットヘッド88は、基台60に固定された基板上において、紫外線硬化樹脂を吐出する。尚、インクジェットヘッド88は、例えば、圧電素子を用いたピエゾ方式でもよく、紫外線硬化樹脂を加熱して気泡を発生させてノズルから吐出するサーマル方式でもよい。また、図示はしないが、第2造形ユニット24には、インクジェットヘッド88に対して、キャッピング等のメンテナンスを行うためのユニットが設けられている。
The
硬化部86は、平坦化装置(図2参照)90及び照射装置(図2参照)92を備えている。平坦化装置90は、基台60に固定された基板上において、紫外線硬化樹脂の上面を平坦化する。平坦化装置90は、例えば、ローラ又はブレードによって、紫外線硬化樹脂の表面を均しながら余剰分の樹脂を掻き取ることで、紫外線硬化樹脂の厚みを均一にさせる。照射装置92は、光源として、水銀ランプ又はLEDを備えている。水銀ランプ又はLEDは、基台60に固定された基板上において、紫外線硬化樹脂に紫外線を照射する。これにより、紫外線硬化樹脂は、硬化して、絶縁樹脂層になる。
The cured
尚、以下の説明では、基板上において、紫外線硬化樹脂が硬化したものを、絶縁樹脂体と称する。従って、絶縁樹脂層は、絶縁樹脂体で構成される。 In the following description, the cured resin on the substrate is referred to as an insulating resin body. Therefore, the insulating resin layer is composed of an insulating resin body.
検査ユニット26は、電気部100及び外観部102を備えている。電気部100は、電気チェッカー110(図2参照)を備えている。外観部102は、カメラ112(図2参照)を備えている。尚、電気チェッカー110及びカメラ112の各作動については、後述する。
The
除去ユニット200は、第2レーザ照射装置202(図2参照)を備えている。第2レーザ照射装置202は、基台60に固定された基板上において、導体にレーザを照射する。レーザが照射された箇所の導体は、焼き切られ、除去される。
The
図2に示されるように、制御装置27は、コントローラ120及び複数の駆動回路122を備えている。複数の駆動回路122は、上述した各電磁モータ38,56、保持装置62、昇降装置64、インクジェットヘッド76、第1レーザ照射装置78、インクジェットヘッド88、平坦化装置90、照射装置92、電気チェッカー110、カメラ112、及び第2レーザ照射装置202に接続されている。コントローラ120は、CPU,ROM,RAM等を備えている。コントローラ120は、コンピュータを主体とするものであり、複数の駆動回路122に接続されている。これにより、搬送装置20、第1造形ユニット22、第2造形ユニット24、検査ユニット26、及び除去ユニット200の各作動が、コントローラ120によって制御される。
As shown in FIG. 2, the
回路製造装置10では、上述した構成によって、基台60に固定された基板上において、複数の導線回路が製造される。各導線回路は、絶縁樹脂層及び配線で構成される。
In the
具体的には、先ず、ステージ52が、その基台60上に基板が固定された状態で、第2造形ユニット24の下方に移動される。更に、第2造形ユニット24では、基台60に固定された基板上において、インクジェットヘッド88からの紫外線硬化樹脂の吐出と、その吐出された紫外線硬化樹脂への平坦化装置90による平坦化及び照射装置92による紫外線の照射とが繰り返される。これにより、絶縁樹脂層が基板上に形成される。
Specifically, first, the
紫外線硬化樹脂の吐出は、紫外線硬化樹脂向けの造形デザインに応じて行われる。その造形デザインは、複数の樹脂パターンが格子状に並べられており、絶縁樹脂層を形成するためのデータ(以下、絶縁樹脂層形成データという)として、コントローラ120のROMに記憶されている。コントローラ120は、絶縁樹脂層形成データに基づいて、インクジェットヘッド88を制御する。これにより、インクジェットヘッド88では、造形デザイン(つまり、複数の樹脂パターン)に応じて紫外線硬化樹脂が吐出される。
Discharge of the UV curable resin is performed according to the modeling design for the UV curable resin. The modeling design has a plurality of resin patterns arranged in a grid pattern and is stored in the ROM of the
絶縁樹脂層が基板上に形成されると、ステージ52が、第1造形ユニット22の下方に移動される。更に、第1造形ユニット22では、基台60に固定された基板上の絶縁樹脂層の上面において、インクジェットヘッド76からの金属インクの吐出と、その吐出された金属インクへの第1レーザ照射装置78によるレーザの照射とが行われる。これにより、配線が基板上の絶縁樹脂層の上面に形成される。
When the insulating resin layer is formed on the substrate, the
金属インクの吐出は、金属インク向けの造形デザインに応じて行われる。その造形デザインは、複数の配線パターンが格子状に並べられており、配線を形成するためのデータ(以下、配線形成データという)として、コントローラ120のROMに記憶されている。コントローラ120は、配線形成データに基づいて、インクジェットヘッド76を制御する。これにより、インクジェットヘッド76では、造形デザイン(つまり、複数の配線パターン)に応じて金属インクが吐出される。
The ejection of the metal ink is performed according to the modeling design for the metal ink. In the modeling design, a plurality of wiring patterns are arranged in a grid pattern, and are stored in the ROM of the
このようにして、回路製造装置10では、紫外線硬化樹脂によって絶縁樹脂層が形成され、金属イオンによって配線が形成される。これにより、基板上では、格子状に並んだ複数の導体回路が、フルアディティブで製造される。尚、絶縁樹脂層の形成と配線の形成とが繰り返されると、基板上には、複数層の導体回路を有する複数の電子デバイスが3次元積層造形される。
In this way, in the
更に、回路製造装置10では、基台60に固定された基板上において、製造された複数の導線回路に対して、検査ユニット26で配線の検査が行われ、除去ユニット200等で配線のリペアが行われる。また、回路製造装置10で3次元積層造形が行われている場合において、配線のリペアが不可能なときは、基板上に3次元積層造形される複数の電子デバイスのうち、リペアが不可能な配線を有する電子デバイスの製造が行われないようにするため、その後に使用される造形デザインが変更される。
Further, in the
次に、回路製造装置10の作動の流れについて、図3に示されたフローチャートを参照して説明する。図3のフローチャートで示された制御プログラムは、S10乃至S32の各処理で構成され、コントローラ120のROMに記憶されており、3次元積層造形が行われる際に、コントローラ120のCPUによって実行される。また、図3のフローチャートで示された制御プログラムで使用される各種データは、コントローラ120のROM又はRAMに記憶されている。
Next, the operation flow of the
以下では、回路製造装置10が、2層の導体回路で構成される電子デバイスを3次元積層造形する場合について説明する。その3次元積層造形の際には、図4に示された4つの造形デザインD1,D2,D3,D4が使用される。
Hereinafter, a case where the
造形デザインD1は、1層目の絶縁樹脂層を形成する際に使用される。造形デザインD1では、12個の樹脂パターン130が格子状に並んでいる。尚、各樹脂パターン130は、正方形状の絶縁樹脂層を示す図形で構成されている。造形デザインD2は、1層目の配線を形成する際に使用される。造形デザインD2では、12個の配線パターン132が格子状に並んでいる。尚、各配線パターン132は、造形デザインD1の各樹脂パターン130に応じた位置にあり、3個の配線(及びその両端のパッド)を示す図形で構成されている。
The modeling design D1 is used when forming the first insulating resin layer. In the modeling design D1, 12
造形デザインD3は、2層目の絶縁樹脂層を形成する際に使用される。造形デザインD3では、12個の樹脂パターン134が格子状に並んでいる。尚、各樹脂パターン134は、造形デザインD2の各配線パターン132に応じた位置にあり、正方形状の絶縁樹脂層を示す図形で構成されている。造形デザインD4は、2層目の配線を形成する際に使用される。造形デザインD4では、12個の配線パターン136が格子状に並んでいる。尚、各配線パターン136は、造形デザインD3の各樹脂パターン134に応じた位置にあり、3個の配線(及びその両端のパッド)を示す図形で構成されている。
The modeling design D3 is used when forming the second insulating resin layer. In the modeling design D3, 12
先ず、造形処理S10が実行されると、第2造形ユニット24で造形デザインD1が使用され、第1造形ユニット22で造形デザインD2が使用されることによって、1層目の導体回路が造形される。具体的には、図5に示されるように、基板140上において、1層目の絶縁樹脂層142及び1層目の配線144が形成される。これにより、基板140上には、格子状に並んだ12個の導体回路146が造形される。各導体回路146は、絶縁樹脂層142及び配線144で構成されている。尚、以下の説明において、12個の導体回路146は、1層目の導体回路146と称する場合がある。
First, when the modeling process S10 is executed, the modeling design D1 is used in the
電気検査処理S12では、ステージ52が、検査ユニット26の下方に移動される。更に、検査ユニット26では、電気部100の電気チェッカー110によって、1層目の導体回路146(を構成する配線144)の抵抗値が測定される。このようにして、電気検査処理S12では、1層目の導体回路146の電気検査が行われる。
In the electrical inspection process S12, the
その後、コントローラ120は、1層目の導体回路146にリペア箇所があるか否かを判定する(S14)。S14の判定は、電気検査処理S12の電気検査結果に基づいて行われる。1層目の導体回路146にリペア箇所がない場合(S14:NO)には、コントローラ120は、検査対象の導体回路が最終層のものであるか否かを判定する(S16)。
After that, the
検査対象の導体回路が最終層のものである場合(S16:YES)には、コントローラ120は、図3のフローチャートで示された制御プログラムを終了する。これにより、フルアディティブによる導体回路の製造及び導体回路の検査が終了される。これに対して、検査対象の導体回路が最終層のものでない場合(S16:NO)には、コントローラ120は、上述した造形処理S10を再び実行する。
When the conductor circuit to be inspected is of the final layer (S16: YES), the
ここでは、検査対象が、1層目の導体回路146であって、最終層のものではない。従って、1層目の導体回路146にリペア箇所がない場合(S14:NO)には、造形処理S10が再び実行される。そのような場合に、造形処理S10が再び実行されると、ステージ52が、第2造形ユニット24及び第1造形ユニット22の下方に移動される。更に、第2造形ユニット24で造形デザインD3が使用され、第1造形ユニット22で造形デザインD4が使用されることによって、2層目の導体回路が造形される。その後は、2層目の導体回路に対して、上述したS12以降の各処理が実行される。
Here, the inspection target is the
これに対して、1層目の導体回路146にリペア箇所がある場合(S14:YES)には、外観検査処理S18が実行される。外観検査処理S18では、検査ユニット26において、外観部102のカメラ112によって、1層目の導体回路146(配線144)の画像が撮像される。撮像された画像は、基準画像と比較照合される。これにより、外観検査処理S18では、1層目の導体回路146の外観検査がパターンマッチングの画像処理で行われる。
On the other hand, when the
その後、コントローラ120は、1層目の導体回路146にあるリペア箇所及びその状態を特定すると共に、その特定したリペア箇所をリペアすることが可能であるか否かを判定する(S20)。S20の特定は、電気検査処理S12の電気検査結果及び外観検査処理S18の外観検査結果に基づいて行われる。S20の判定は、電気検査処理S12の電気検査結果及び外観検査処理S18の外観検査結果に加えて、導体回路のデザインルール等に基づいて行われる。
After that, the
コントローラ120は、リペア箇所をリペアすることが可能でない場合(S20:リペア否)には、判定対象の導体回路が最終層のものであるか否かを判定する(S22)。判定対象の導体回路が最終層のものである場合(S22:YES)には、コントローラ120は、図3のフローチャートで示された制御プログラムを終了する。これにより、フルアディティブによる導体回路の製造及び導体回路の検査が終了される。これに対して、判定対象の導体回路が最終層のものでない場合(S22:NO)には、コントローラ120は、デザイン変更処理S24を実行する。
When the repair location cannot be repaired (S20: repair failure), the
デザイン変更処理S24では、その後の造形処理S10で使用される造形デザインが変更される。以下では、図5に示されるように、1層目の導体回路146のうち、導体回路146Aにリペア不能なリペア箇所R1がある具体例を用いて、デザイン変更処理S24を説明する。
In the design change process S24, the modeling design used in the subsequent modeling process S10 is changed. In the following, as shown in FIG. 5, the design change process S24 will be described with reference to a specific example in which the
そのような具体例では、コントローラ120は、図6に示すように、2層目の絶縁樹脂層を形成する際に使用される造形デザインD3において、12個の樹脂パターン134のうち、図5の導体回路146Aに応じた位置にある樹脂パターン134Aを削除することによって、造形デザインD5を作成する。従って、造形デザインD5は、11個の樹脂パターン134で構成される。更に、コントローラ120は、造形デザインD3を造形デザインD5に変更する。これにより、造形デザインD5は、造形デザインD3に代えて、2層目の絶縁樹脂層を形成する際に使用される。
In such a specific example, as shown in FIG. 6, in the modeling design D3 used when forming the second insulating resin layer, the
引き続いて、コントローラ120は、図7に示すように、2層目の配線を形成する際に使用される造形デザインD4において、12個の配線パターン136のうち、図5の導体回路146A(及び図6の樹脂パターン134A)に応じた位置にある配線パターン136Aを削除することによって、造形デザインD6を作成する。従って、造形デザインD6は、11個の配線パターン136で構成される。更に、コントローラ120は、造形デザインD4を造形デザインD6に変更する。これにより、造形デザインD6は、造形デザインD4に代えて、2層目の配線を形成する際に使用される。
Subsequently, as shown in FIG. 7, the
尚、その後は、造形処理S10が再び実行されることによって、フルアディティブによる導体回路の製造が継続される。造形処理S10が再び実行されると、ステージ52が、第2造形ユニット24及び第1造形ユニット22の下方に移動される。更に、第2造形ユニット24で造形デザインD5が使用され、第1造形ユニット22で造形デザインD6が使用されることによって、2層目の導体回路が造形される。そのため、基板140上では、1層目の導体回路146のうち、リペア不能なリペア箇所R1がある導体回路146Aに対しては、2層目の絶縁樹脂層及び2層目の配線が形成(積層)されない。
After that, the modeling process S10 is executed again, so that the production of the conductor circuit by the full additive is continued. When the modeling process S10 is executed again, the
コントローラ120は、リペア箇所の状態が短絡であって、リペア箇所をリペアすることが可能である場合(S20:リペア可(短絡))には、エリア生成処理S26及び除去処理S28を実行する。以下では、基板140上における1層目の導体回路146のうち、図8の上段に示されるように、短絡のリペア箇所R2がある導体回路146Bの具体例を用いて、エリア生成処理S26及び除去処理S28を説明する。
When the repair location is short-circuited and the repair location can be repaired (S20: repair possible (short circuit)), the
そのような具体例では、導体回路146Bのリペア箇所R2において、2個の配線144が導体148で連なった状態にある。エリア生成処理S26では、外観検査処理S18の外観検査結果に基づいて、基板140上における導体148のエリアを特定する。
In such a specific example, at the repair point R2 of the
除去処理S28では、ステージ52が、除去ユニット200の下方に移動される。更に、除去ユニット200では、第2レーザ照射装置202が、エリア生成処理S26で特定されたエリアにレーザを照射する。これにより、導体148が、焼き切られ、除去される。従って、図8の下段に示された導体回路146Bのように、2個の配線144の短絡状態がリペアされる。
In the removal process S28, the
尚、除去処理S28の後は、コントローラ120によって、上述した電気検査処理S12が再び実行される。これにより、導体回路の検査及フルアディティブによる導体回路の製造が継続される。
After the removal process S28, the
コントローラ120は、リペア箇所の状態が導通不良であって、リペア箇所をリペアすることが可能である場合(S20:リペア可(導通不良))には、デザイン生成処理S30及び追加処理S32を実行する。以下では、導通不良がオープンの場合と高抵抗の場合に分けて、デザイン生成処理S30及び追加処理S32を説明する。
The
導通不良がオープンの場合の具体例としては、基板140上における1層目の導体回路146のうち、例えば、図9の上段に示されるように、オープンのリペア箇所R3を有する導体回路146Cがある。そのような具体例では、リペア箇所R3において、配線144が断線した状態にある。
As a specific example in the case where the continuity failure is open, among the
デザイン生成処理S30では、図10に示されるように、造形パターン152と基準パターン154の差分による画像処理がなされることによって、リペアパターン156が作成される。造形パターン152とは、オープンのリペア箇所R3を有する導体回路146Cのパターンであり、外観検査処理S18においてカメラ112で撮像した画像から抽出される。基準パターン154とは、導体回路146Cの配線パターン132であり、造形デザインD2から作成される。リペアパターン156は、リペア箇所R3に相当する導体のパターンである。
In the design generation process S30, as shown in FIG. 10, the
更に、デザイン生成処理S30では、1層目の配線を形成する際に使用される造形デザインD2において、12個の配線パターン132のうち、導体回路146Cに応じた位置にある配線パターン132がリペアパターン156に変更される。
Further, in the design generation process S30, in the modeling design D2 used when forming the wiring of the first layer, among the 12
追加処理S32では、ステージ52が、第1造形ユニット22の下方に移動される。第1造形ユニット22では、リペアパターン156のみを有する造形デザインが使用されることによって、図9に示されるように、導体回路146Cのエリアのリペア箇所R3に対して導体150が追加される。これにより、導体回路146Cでは、配線144のオープン状態がリペアされる。
In the additional process S32, the
これに対して、導通不良が高抵抗の場合の具体例としては、基板140上における1層目の導体回路146のうち、例えば、図11の上段に示されるように、高抵抗のリペア箇所R4を有する導体回路146Dがある。そのような具体例では、リペア箇所R4において、配線144が一部欠けた線状の状態にある。
On the other hand, as a specific example in the case where the conduction failure is high resistance, among the
デザイン生成処理S30では、図12に示されるように、造形パターン158と基準パターン154の差分による画像処理がなされることによって、リペアパターン160が作成される。造形パターン158とは、高抵抗のリペア箇所R4を有する導体回路146Dのパターンであり、外観検査処理S18においてカメラ112で撮像した画像から抽出される。リペアパターン160は、リペア箇所R4に相当する導体のパターンである。
In the design generation process S30, as shown in FIG. 12, the
更に、デザイン生成処理S30では、1層目の配線を形成する際に使用される造形デザインD2において、12個の配線パターン132のうち、導体回路146Dに応じた位置にある配線パターン132がリペアパターン160に変更される。
Further, in the design generation process S30, in the modeling design D2 used when forming the wiring of the first layer, among the 12
追加処理S32では、ステージ52が、第1造形ユニット22の下方に移動される。第1造形ユニット22では、リペアパターン160のみを有する造形デザインが使用されることによって、図11に示されるように、導体回路146Dのエリアのリペア箇所R4に対して導体151が追加される。これにより、導体回路146Dでは、配線144の高抵抗状態がリペアされる。
In the additional process S32, the
尚、追加処理S32の後は、コントローラ120によって、上述した電気検査処理S12が再び実行される。これにより、導体回路の検査及フルアディティブによる導体回路の製造が継続される。
After the additional process S32, the
以上詳細に説明したように、本実施形態の回路製造装置10は、フルアディティブ(3次元積層造形)で製造中の電子デバイスを構成する複数層からなる導体回路のリペアに好適である。
As described in detail above, the
ちなみに、本実施形態において、回路製造装置10は、回路製造システムの一例である。第1造形ユニット22は、造形ユニットの一例である。第2造形ユニット24は、造形ユニットの一例である。制御装置27は、制御ユニットの一例である。電気チェッカー110は、測定部の一例である。カメラ112は、撮像部の一例である。各樹脂パターン130,134及び各配線パターン132,136は、回路パターンの一例である。樹脂パターン134A及び配線パターン136Aは、リペア箇所に関連する回路パターンの一例である。導体148は、リペア処理で除去される導体の一例である。導体150,151は、リペア処理で追加される導体の一例である。造形デザインD3,D4は、判定処理の判定後に造形ユニットで用いられる造形デザインの一例である。各処理S14,S20は、判定処理の一例である。デザイン変更処理S24は、変更処理の一例である。除去処理S28は、リペア処理の一例である。デザイン生成処理S30は、生成処理の一例である。追加処理S32は、リペア処理の一例である。
Incidentally, in the present embodiment, the
尚、本開示は上記実施形態に限定されるものでなく、その趣旨を逸脱しない範囲で様々な変更が可能である。
例えば、回路製造装置10では、基台60に固定された基板上において、複数の導体回路146が3層以上製造されてもよいし、1層のみ製造されてもよい。
The present disclosure is not limited to the above embodiment, and various changes can be made without departing from the spirit of the present invention.
For example, in the
また、回路製造装置10では、各導体回路146を構成する絶縁樹脂層142が検査されることによって、造形デザインが変更されたり、絶縁樹脂体が追加されてもよい。
Further, in the
また、第1造形ユニット22、第2造形ユニット24、検査ユニット26、又は除去ユニット200は、ベース28から離れた位置に設けられてもよい。制御装置27は、第1造形ユニット22、第2造形ユニット24、検査ユニット26、又は除去ユニット200のいずれかに内蔵させてもよい。追加処理S32では、第1造形ユニット22とは別個の第1造形ユニットが使用されてもよい。
Further, the
また、検査ユニット26は、電気部100の電気チェッカー110及び外観部102のカメラ112のうち、少なくとも一方を備えていればよい。
Further, the
10 回路製造装置
22 第1造形ユニット
24 第2造形ユニット
26 検査ユニット
27 制御装置
110 電気チェッカー
112 カメラ
130,134 樹脂パターン
132,136 配線パターン
134A リペア箇所に関連する樹脂パターン
136A リペア箇所に関連する配線パターン
146 導体回路
148,150,151 導体
152,158 造形パターン
154 基準パターン
156,160 リペアパターン
200 除去ユニット
D1,D2,D3,D4 造形デザイン
R1,R2,R3,R4 導体回路のリペア箇所
S14,S20 判定処理
S24 デザイン変更処理
S28 除去処理
S30 デザイン生成処理
S32 追加処理
10
Claims (6)
複数の回路パターンを有する造形デザインに応じて複数の導体回路を造形する造形ユニットと、
前記複数の導体回路を検査する検査ユニットと、
制御ユニットとを備え、
前記制御ユニットは、
前記検査ユニットの検査結果に基づいて、前記複数の導体回路のリペア箇所を特定すると共に前記リペア箇所の状態からリペア可否を判定する判定処理と、
前記判定処理でリペア可と判定した場合に、前記造形ユニットで前記リペア箇所をリペアするリペア処理と、
前記判定処理でリペア否と判定した場合に、前記判定処理の判定後に前記造形ユニットで用いられる造形デザインから、前記リペア箇所に関連する回路パターンを削除することによって、前記造形ユニットで用いられる造形デザインを変更する変更処理とを実行する回路製造システム。 It is a circuit manufacturing system that manufactures conductor circuits with full additive.
A modeling unit that models multiple conductor circuits according to a modeling design that has multiple circuit patterns,
An inspection unit that inspects the plurality of conductor circuits and
Equipped with a control unit,
The control unit is
Based on the inspection result of the inspection unit, the repair points of the plurality of conductor circuits are specified, and the determination process of determining whether or not the repair is possible from the state of the repair points is performed.
When it is determined by the determination process that repair is possible, the repair process of repairing the repaired portion by the modeling unit and the repair process.
When it is determined in the determination process that repair is not possible, the modeling design used in the modeling unit is deleted from the modeling design used in the modeling unit after the determination in the determination process, by deleting the circuit pattern related to the repair location. A circuit manufacturing system that performs change processing and changes.
前記制御ユニットは、
前記判定処理でリペア可と判定した場合に、前記リペア処理において、前記除去ユニット又は前記造形ユニットで前記リペア箇所をリペアする請求項1に記載の回路制御システム。 A removal unit for removing the conductors of the plurality of conductor circuits is provided.
The control unit is
The circuit control system according to claim 1, wherein when it is determined in the determination process that repair is possible, the repair location is repaired by the removal unit or the modeling unit in the repair process.
One of claims 1 to 5, wherein the inspection unit includes at least one of a measuring unit for performing an electrical inspection of the plurality of conductor circuits and an imaging unit for performing an visual inspection of the plurality of conductor circuits. The circuit manufacturing system described in one.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2018/040882 WO2020090116A1 (en) | 2018-11-02 | 2018-11-02 | Circuit manufacturing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2020090116A1 JPWO2020090116A1 (en) | 2021-09-02 |
| JP6996007B2 true JP6996007B2 (en) | 2022-01-17 |
Family
ID=70462030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020554739A Active JP6996007B2 (en) | 2018-11-02 | 2018-11-02 | Circuit manufacturing system |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6996007B2 (en) |
| WO (1) | WO2020090116A1 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004134596A (en) | 2002-10-10 | 2004-04-30 | Sharp Corp | Defect correction method for conductive parts |
| JP2007123534A (en) | 2005-10-27 | 2007-05-17 | Sony Corp | Wiring pattern defect correcting method and defect correcting apparatus |
| JP2007227535A (en) | 2006-02-22 | 2007-09-06 | Sony Corp | Wiring board correction method and wiring board correction apparatus |
| JP2011171724A (en) | 2010-01-19 | 2011-09-01 | Shibaura Mechatronics Corp | Wiring correction method for substrate, wiring correction device for substrate, and wiring formation device for substrate |
| WO2012039170A1 (en) | 2010-09-21 | 2012-03-29 | 富士機械製造株式会社 | Circuit substrate working machine and circuit substrate working system |
| JP2016143859A (en) | 2015-02-05 | 2016-08-08 | Ntn株式会社 | Pattern correction device and pattern correction method |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3789163B2 (en) * | 1996-05-13 | 2006-06-21 | Ntn株式会社 | Defect correcting method and defect correcting apparatus for continuous pattern |
-
2018
- 2018-11-02 JP JP2020554739A patent/JP6996007B2/en active Active
- 2018-11-02 WO PCT/JP2018/040882 patent/WO2020090116A1/en not_active Ceased
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004134596A (en) | 2002-10-10 | 2004-04-30 | Sharp Corp | Defect correction method for conductive parts |
| JP2007123534A (en) | 2005-10-27 | 2007-05-17 | Sony Corp | Wiring pattern defect correcting method and defect correcting apparatus |
| JP2007227535A (en) | 2006-02-22 | 2007-09-06 | Sony Corp | Wiring board correction method and wiring board correction apparatus |
| JP2011171724A (en) | 2010-01-19 | 2011-09-01 | Shibaura Mechatronics Corp | Wiring correction method for substrate, wiring correction device for substrate, and wiring formation device for substrate |
| WO2012039170A1 (en) | 2010-09-21 | 2012-03-29 | 富士機械製造株式会社 | Circuit substrate working machine and circuit substrate working system |
| JP2016143859A (en) | 2015-02-05 | 2016-08-08 | Ntn株式会社 | Pattern correction device and pattern correction method |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020090116A1 (en) | 2020-05-07 |
| JPWO2020090116A1 (en) | 2021-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6947842B2 (en) | Manufacturing method of 3D laminated electronic device | |
| WO2016042657A1 (en) | Manufacturing apparatus and manufacturing method | |
| JP6680878B2 (en) | Circuit formation method | |
| WO2020250416A1 (en) | Shaping method and shaping device | |
| WO2023112205A1 (en) | Three-dimensional laminate shaping device | |
| JP7499161B2 (en) | Detection Data Storage Device | |
| JP6714109B2 (en) | Circuit forming method and circuit forming apparatus | |
| JP6996007B2 (en) | Circuit manufacturing system | |
| JP6676051B2 (en) | Modeling apparatus and modeling method | |
| WO2017221347A1 (en) | Circuit formation method and circuit formation device | |
| JP6949751B2 (en) | Via forming method for 3D laminated modeling | |
| JP7627570B2 (en) | 3D object manufacturing device and display method | |
| WO2019159307A1 (en) | Ink jet printing device | |
| KR102323195B1 (en) | Repair Method of Fine Electrode | |
| WO2021166139A1 (en) | Circuit forming method | |
| JPWO2019016920A1 (en) | Wiring forming method and wiring forming apparatus | |
| JP7394626B2 (en) | Manufacturing method and manufacturing apparatus for three-dimensional laminated electronic device | |
| TW201728243A (en) | Wiring correction device for wiring board, method for manufacturing wiring board, wiring board, and display device to control the resistance of correcting wiring pattern within a less value, and suppress the damage of insulation film easily | |
| JP2002261425A (en) | Method of manufacturing circuit board | |
| US20250261317A1 (en) | Manufacturing method and manufacturing device | |
| KR102454738B1 (en) | Method and apparatus for manufacturing wire by inkjet method | |
| JP2007123534A (en) | Wiring pattern defect correcting method and defect correcting apparatus | |
| JP7670801B2 (en) | Printing machine, work system, and printing method | |
| JP6808050B2 (en) | Wiring forming method and wiring forming device | |
| JPWO2019058497A1 (en) | Method of forming structure and method of inspecting structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210921 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211215 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6996007 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |