Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6996007B2 - Circuit manufacturing system - Google Patents
[go: Go Back, main page]

JP6996007B2 - Circuit manufacturing system - Google Patents

Circuit manufacturing system Download PDF

Info

Publication number
JP6996007B2
JP6996007B2 JP2020554739A JP2020554739A JP6996007B2 JP 6996007 B2 JP6996007 B2 JP 6996007B2 JP 2020554739 A JP2020554739 A JP 2020554739A JP 2020554739 A JP2020554739 A JP 2020554739A JP 6996007 B2 JP6996007 B2 JP 6996007B2
Authority
JP
Japan
Prior art keywords
repair
unit
modeling
conductor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020554739A
Other languages
Japanese (ja)
Other versions
JPWO2020090116A1 (en
Inventor
亮二郎 富永
武 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JPWO2020090116A1 publication Critical patent/JPWO2020090116A1/en
Application granted granted Critical
Publication of JP6996007B2 publication Critical patent/JP6996007B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本開示は、導体回路の検査とリペアが行われる回路製造システムに関するものである。 The present disclosure relates to a circuit manufacturing system in which conductor circuits are inspected and repaired.

従来、導体回路の検査とリペアが行われる回路製造システムに関し、種々の技術が提案されている。例えば、下記特許文献1に記載の技術は、基板面上にマスクを介してはんだペーストを塗布するはんだペースト印刷システムであって、検査ユニットが印刷欠けの印刷欠陥を検出すると、ディスペンサユニットでは印刷欠け部分を修復するために、当該箇所にクリームはんだを塗布する。これに対して、検査ユニットがクリームはんだのダレやブリッジ及びニジミの印刷欠陥を検出すると、吸引用ディスペンサを備えたディスペンサユニットに当該基板を搬送し、そこで余分なクリームはんだを吸引する。 Conventionally, various techniques have been proposed for a circuit manufacturing system in which a conductor circuit is inspected and repaired. For example, the technique described in Patent Document 1 below is a solder paste printing system in which a solder paste is applied onto a substrate surface via a mask. When the inspection unit detects a printing defect of printing defects, the dispenser unit prints defects. To repair the area, apply cream solder to the area. On the other hand, when the inspection unit detects the printing defect of the cream solder dripping, the bridge and the bleeding, the substrate is conveyed to the dispenser unit provided with the suction dispenser, and the excess cream solder is sucked there.

特開2007-96153号公報Japanese Unexamined Patent Publication No. 2007-96153

これにより、上記特許文献1に記載の技術は、はんだ付け不良部を修復することが可能であるが、塗布以外の様々な工程を経て製造される導体回路を修復するには不向きであった。 As a result, the technique described in Patent Document 1 can repair a soldering defective portion, but is not suitable for repairing a conductor circuit manufactured through various steps other than coating.

本開示は、上述した点を鑑みてなされたものであり、フルアディティブで製造される導体回路のリペアに好適な回路製造システムを提供することを課題とする。 The present disclosure has been made in view of the above-mentioned points, and an object of the present invention is to provide a circuit manufacturing system suitable for repairing a conductor circuit manufactured by a full additive.

本明細書は、フルアディティブで導体回路を製造する回路製造システムであって、複数の回路パターンを有する造形デザインに応じて複数の導体回路を造形する造形ユニットと、複数の導体回路を検査する検査ユニットと、制御ユニットとを備え、制御ユニットは、検査ユニットの検査結果に基づいて、複数の導体回路のリペア箇所を特定すると共にリペア箇所の状態からリペア可否を判定する判定処理と、判定処理でリペア可と判定した場合に、造形ユニットでリペア箇所をリペアするリペア処理と、判定処理でリペア否と判定した場合に、判定処理の判定後に造形ユニットで用いられる造形デザインから、前記リペア箇所に関連する回路パターンを削除することによって、造形ユニットで用いられる造形デザインを変更する変更処理とを実行する回路製造システムを開示する。 This specification is a circuit manufacturing system that manufactures a conductor circuit in a full additive manner, and inspects a modeling unit that forms a plurality of conductor circuits according to a modeling design having a plurality of circuit patterns, and an inspection that inspects a plurality of conductor circuits. A unit and a control unit are provided, and the control unit identifies repair points of a plurality of conductor circuits based on the inspection results of the inspection unit, and determines whether or not repair is possible based on the state of the repair points. When it is determined that repair is possible, the repair process of repairing the repaired part by the modeling unit, and when it is determined by the determination process that the repair is not possible, the modeling design used in the modeling unit after the determination of the determination process is related to the repaired part. Disclosed is a circuit manufacturing system that executes a change process for changing the modeling design used in the modeling unit by deleting the circuit pattern to be performed.

本開示によれば、回路製造システムは、フルアディティブで製造される導体回路のリペアに好適である。 According to the present disclosure, the circuit manufacturing system is suitable for repairing conductor circuits manufactured in full additive.

回路製造装置を示す図である。It is a figure which shows the circuit manufacturing apparatus. 回路形成装置を示すブロック図である。It is a block diagram which shows the circuit forming apparatus. 回路形成装置の各作動の流れを示すフローチャートである。It is a flowchart which shows the flow of each operation of a circuit forming apparatus. 造形デザインを示す図である。It is a figure which shows the modeling design. 1層目の導体回路を示す図である。It is a figure which shows the conductor circuit of the 1st layer. 造形デザインの変更を示す図である。It is a figure which shows the change of the modeling design. 造形デザインの変更を示す図である。It is a figure which shows the change of the modeling design. 短絡状態のリペア箇所に対するリペアを示す図である。It is a figure which shows the repair to the repair part in a short circuit state. オープン状態のリペア箇所に対するリペアを示す図である。It is a figure which shows the repair to the repair part in an open state. リペアパターンを示す図である。It is a figure which shows the repair pattern. 高抵抗状態のリペア箇所に対するリペアを示す図である。It is a figure which shows the repair to the repair part in a high resistance state. リペアパターンを示す図である。It is a figure which shows the repair pattern.

以下、本開示の好適な実施形態を、図面を参照しつつ詳細に説明する。但し、図面では、構成の一部が省略されて描かれており、描かれた各部の寸法比等は必ずしも正確ではない。 Hereinafter, preferred embodiments of the present disclosure will be described in detail with reference to the drawings. However, in the drawings, a part of the structure is omitted, and the dimensional ratio of each drawn part is not always accurate.

図1に示されるように、回路製造装置10は、搬送装置20、第1造形ユニット22、第2造形ユニット24、検査ユニット26、除去ユニット200、及び制御装置27を備えている。搬送装置20、第1造形ユニット22、第2造形ユニット24、検査ユニット26、及び除去ユニット200は、ベース28上に配置されている。ベース28は、概して長方形状をなしている。尚、以下の説明では、ベース28の長手方向をX軸方向、ベース28の短手方向をY軸方向、X軸方向及びY軸方向の両方に直交する方向をZ軸方向と称して説明する。 As shown in FIG. 1, the circuit manufacturing apparatus 10 includes a transfer device 20, a first modeling unit 22, a second modeling unit 24, an inspection unit 26, a removal unit 200, and a control device 27. The transfer device 20, the first modeling unit 22, the second modeling unit 24, the inspection unit 26, and the removal unit 200 are arranged on the base 28. The base 28 is generally rectangular. In the following description, the longitudinal direction of the base 28 will be referred to as the X-axis direction, the lateral direction of the base 28 will be referred to as the Y-axis direction, and the direction orthogonal to both the X-axis direction and the Y-axis direction will be referred to as the Z-axis direction. ..

搬送装置20は、X軸スライド機構30及びY軸スライド機構32を備えている。X軸スライド機構30は、X軸スライドレール34及びX軸スライダ36を備えている。これに対して、Y軸スライド機構32は、Y軸スライドレール50及びステージ52を備えている。 The transport device 20 includes an X-axis slide mechanism 30 and a Y-axis slide mechanism 32. The X-axis slide mechanism 30 includes an X-axis slide rail 34 and an X-axis slider 36. On the other hand, the Y-axis slide mechanism 32 includes a Y-axis slide rail 50 and a stage 52.

X軸スライド機構30において、X軸スライドレール34は、X軸方向に延びるように、ベース28上に設けられている。X軸スライダ36は、X軸スライドレール34によって、X軸方向にスライド可能に保持されている。更に、X軸スライド機構30は、電磁モータ(図2参照)38を備えている。電磁モータ38が駆動すると、X軸スライダ36がX軸方向の任意の位置に移動する。 In the X-axis slide mechanism 30, the X-axis slide rail 34 is provided on the base 28 so as to extend in the X-axis direction. The X-axis slider 36 is slidably held in the X-axis direction by the X-axis slide rail 34. Further, the X-axis slide mechanism 30 includes an electromagnetic motor (see FIG. 2) 38. When the electromagnetic motor 38 is driven, the X-axis slider 36 moves to an arbitrary position in the X-axis direction.

Y軸スライド機構32において、Y軸スライドレール50は、Y軸方向に延びるように、ベース28上に設けられている。Y軸スライドレール50の一端部は、X軸スライダ36に連結されている。そのため、Y軸スライドレール50は、X軸方向に移動可能とされている。ステージ52は、Y軸スライドレール50によって、Y軸方向にスライド可能に保持されている。更に、Y軸スライド機構32は、電磁モータ(図2参照)56を備えている。電磁モータ56が駆動すると、ステージ52がY軸方向の任意の位置に移動する。これにより、ステージ52は、X軸スライド機構30及びY軸スライド機構32によって、ベース28上の任意の位置に移動する。 In the Y-axis slide mechanism 32, the Y-axis slide rail 50 is provided on the base 28 so as to extend in the Y-axis direction. One end of the Y-axis slide rail 50 is connected to the X-axis slider 36. Therefore, the Y-axis slide rail 50 is movable in the X-axis direction. The stage 52 is slidably held in the Y-axis direction by the Y-axis slide rail 50. Further, the Y-axis slide mechanism 32 includes an electromagnetic motor (see FIG. 2) 56. When the electromagnetic motor 56 is driven, the stage 52 moves to an arbitrary position in the Y-axis direction. As a result, the stage 52 is moved to an arbitrary position on the base 28 by the X-axis slide mechanism 30 and the Y-axis slide mechanism 32.

ステージ52は、基台60、保持装置62、及び昇降装置64を備えている。基台60は、平板状に形成されている。基台60の上面には、基板が置かれる。保持装置62は、基台60のX軸方向の両側部に設けられている。基台60に置かれた基板は、そのX軸方向の両縁部が保持装置62に挟まれることによって、基台60上に固定される。昇降装置64は、基台60の下方に設けられており、基台60をZ軸方向で昇降させる。 The stage 52 includes a base 60, a holding device 62, and an elevating device 64. The base 60 is formed in a flat plate shape. A substrate is placed on the upper surface of the base 60. The holding devices 62 are provided on both sides of the base 60 in the X-axis direction. The substrate placed on the base 60 is fixed on the base 60 by sandwiching both edges in the X-axis direction between the holding devices 62. The elevating device 64 is provided below the base 60, and raises and lowers the base 60 in the Z-axis direction.

第1造形ユニット22は、基台60に固定された基板上において、配線を形成するユニットである。第1造形ユニット22は、第1印刷部72及び焼成部74を備えている。 The first modeling unit 22 is a unit that forms wiring on a substrate fixed to a base 60. The first modeling unit 22 includes a first printing unit 72 and a firing unit 74.

第1印刷部72は、インクジェットヘッド(図2参照)76を備えている。インクジェットヘッド76は、基台60に固定された基板上において、金属インクを線状に吐出する。金属インクは、金属微粒子が溶剤中に分散されたものである。尚、インクジェットヘッド76は、例えば、圧電素子を用いたピエゾ方式によって、複数のノズルから金属インクを吐出する。また、図示はしないが、第1造形ユニット22には、インクジェットヘッド76に対して、キャッピング等のメンテナンスを行うためのユニットが設けられている。 The first printing unit 72 includes an inkjet head (see FIG. 2) 76. The inkjet head 76 linearly ejects metal ink on a substrate fixed to a base 60. The metal ink is a metal ink in which fine metal particles are dispersed in a solvent. The inkjet head 76 ejects metal ink from a plurality of nozzles by, for example, a piezo method using a piezoelectric element. Although not shown, the first modeling unit 22 is provided with a unit for performing maintenance such as capping on the inkjet head 76.

焼成部74は、第1レーザ照射装置(図2参照)78を備えている。第1レーザ照射装置78は、基台60に固定された基板上において、金属インクにレーザを照射する。これにより、金属インクは、焼成されて、配線となる。ここで、金属インクの焼成とは、金属インクにエネルギーを付与することによって、溶剤の気化や金属微粒子保護膜の分解等が行われ、金属微粒子同士が接触または融着をすることで、導電率が高くなる現象をいう。このようにして、金属インクが焼成されると、金属製の配線が形成される。 The firing unit 74 includes a first laser irradiation device (see FIG. 2) 78. The first laser irradiation device 78 irradiates the metal ink with a laser on a substrate fixed to the base 60. As a result, the metal ink is fired to form wiring. Here, in the firing of metal ink, by applying energy to the metal ink, the solvent is vaporized, the metal fine particle protective film is decomposed, and the metal fine particles are in contact with each other or fused to each other, so that the conductivity becomes conductive. It means the phenomenon that becomes high. When the metal ink is fired in this way, metal wiring is formed.

尚、以下の説明では、基板上において、金属インクが焼成されたものを、導体と称する。従って、配線は、導体で構成される。 In the following description, the material obtained by firing the metal ink on the substrate is referred to as a conductor. Therefore, the wiring is composed of conductors.

第2造形ユニット24は、基台60に固定された基板上において、絶縁樹脂層を形成するユニットである。第2造形ユニット24は、第2印刷部84及び硬化部86を備えている。 The second modeling unit 24 is a unit that forms an insulating resin layer on a substrate fixed to the base 60. The second modeling unit 24 includes a second printing unit 84 and a curing unit 86.

第2印刷部84は、インクジェットヘッド(図2参照)88を備えている。インクジェットヘッド88は、基台60に固定された基板上において、紫外線硬化樹脂を吐出する。尚、インクジェットヘッド88は、例えば、圧電素子を用いたピエゾ方式でもよく、紫外線硬化樹脂を加熱して気泡を発生させてノズルから吐出するサーマル方式でもよい。また、図示はしないが、第2造形ユニット24には、インクジェットヘッド88に対して、キャッピング等のメンテナンスを行うためのユニットが設けられている。 The second printing unit 84 includes an inkjet head (see FIG. 2) 88. The inkjet head 88 ejects an ultraviolet curable resin on a substrate fixed to a base 60. The inkjet head 88 may be, for example, a piezo method using a piezoelectric element, or a thermal method in which an ultraviolet curable resin is heated to generate bubbles and discharged from a nozzle. Although not shown, the second modeling unit 24 is provided with a unit for performing maintenance such as capping on the inkjet head 88.

硬化部86は、平坦化装置(図2参照)90及び照射装置(図2参照)92を備えている。平坦化装置90は、基台60に固定された基板上において、紫外線硬化樹脂の上面を平坦化する。平坦化装置90は、例えば、ローラ又はブレードによって、紫外線硬化樹脂の表面を均しながら余剰分の樹脂を掻き取ることで、紫外線硬化樹脂の厚みを均一にさせる。照射装置92は、光源として、水銀ランプ又はLEDを備えている。水銀ランプ又はLEDは、基台60に固定された基板上において、紫外線硬化樹脂に紫外線を照射する。これにより、紫外線硬化樹脂は、硬化して、絶縁樹脂層になる。 The cured portion 86 includes a flattening device (see FIG. 2) 90 and an irradiation device (see FIG. 2) 92. The flattening device 90 flattens the upper surface of the ultraviolet curable resin on the substrate fixed to the base 60. The flattening device 90 makes the thickness of the UV curable resin uniform by scraping off the excess resin while leveling the surface of the UV curable resin with, for example, a roller or a blade. The irradiation device 92 includes a mercury lamp or an LED as a light source. The mercury lamp or LED irradiates the ultraviolet curable resin with ultraviolet rays on a substrate fixed to the base 60. As a result, the ultraviolet curable resin is cured to become an insulating resin layer.

尚、以下の説明では、基板上において、紫外線硬化樹脂が硬化したものを、絶縁樹脂体と称する。従って、絶縁樹脂層は、絶縁樹脂体で構成される。 In the following description, the cured resin on the substrate is referred to as an insulating resin body. Therefore, the insulating resin layer is composed of an insulating resin body.

検査ユニット26は、電気部100及び外観部102を備えている。電気部100は、電気チェッカー110(図2参照)を備えている。外観部102は、カメラ112(図2参照)を備えている。尚、電気チェッカー110及びカメラ112の各作動については、後述する。 The inspection unit 26 includes an electrical unit 100 and an appearance unit 102. The electric unit 100 includes an electric checker 110 (see FIG. 2). The exterior portion 102 includes a camera 112 (see FIG. 2). The operation of the electric checker 110 and the camera 112 will be described later.

除去ユニット200は、第2レーザ照射装置202(図2参照)を備えている。第2レーザ照射装置202は、基台60に固定された基板上において、導体にレーザを照射する。レーザが照射された箇所の導体は、焼き切られ、除去される。 The removal unit 200 includes a second laser irradiation device 202 (see FIG. 2). The second laser irradiation device 202 irradiates the conductor with a laser on the substrate fixed to the base 60. The conductor at the point irradiated with the laser is burnt out and removed.

図2に示されるように、制御装置27は、コントローラ120及び複数の駆動回路122を備えている。複数の駆動回路122は、上述した各電磁モータ38,56、保持装置62、昇降装置64、インクジェットヘッド76、第1レーザ照射装置78、インクジェットヘッド88、平坦化装置90、照射装置92、電気チェッカー110、カメラ112、及び第2レーザ照射装置202に接続されている。コントローラ120は、CPU,ROM,RAM等を備えている。コントローラ120は、コンピュータを主体とするものであり、複数の駆動回路122に接続されている。これにより、搬送装置20、第1造形ユニット22、第2造形ユニット24、検査ユニット26、及び除去ユニット200の各作動が、コントローラ120によって制御される。 As shown in FIG. 2, the control device 27 includes a controller 120 and a plurality of drive circuits 122. The plurality of drive circuits 122 include the above-mentioned electromagnetic motors 38 and 56, holding device 62, elevating device 64, inkjet head 76, first laser irradiation device 78, inkjet head 88, flattening device 90, irradiation device 92, and electric checker. It is connected to 110, a camera 112, and a second laser irradiation device 202. The controller 120 includes a CPU, ROM, RAM, and the like. The controller 120 is mainly a computer, and is connected to a plurality of drive circuits 122. As a result, the operation of the transfer device 20, the first modeling unit 22, the second modeling unit 24, the inspection unit 26, and the removal unit 200 is controlled by the controller 120.

回路製造装置10では、上述した構成によって、基台60に固定された基板上において、複数の導線回路が製造される。各導線回路は、絶縁樹脂層及び配線で構成される。 In the circuit manufacturing apparatus 10, a plurality of conductor circuits are manufactured on the substrate fixed to the base 60 by the above-described configuration. Each conductor circuit is composed of an insulating resin layer and wiring.

具体的には、先ず、ステージ52が、その基台60上に基板が固定された状態で、第2造形ユニット24の下方に移動される。更に、第2造形ユニット24では、基台60に固定された基板上において、インクジェットヘッド88からの紫外線硬化樹脂の吐出と、その吐出された紫外線硬化樹脂への平坦化装置90による平坦化及び照射装置92による紫外線の照射とが繰り返される。これにより、絶縁樹脂層が基板上に形成される。 Specifically, first, the stage 52 is moved below the second modeling unit 24 with the substrate fixed on the base 60. Further, in the second modeling unit 24, the ultraviolet curable resin is ejected from the inkjet head 88 on the substrate fixed to the base 60, and the ejected ultraviolet curable resin is flattened and irradiated by the flattening device 90. Irradiation of ultraviolet rays by the device 92 is repeated. As a result, the insulating resin layer is formed on the substrate.

紫外線硬化樹脂の吐出は、紫外線硬化樹脂向けの造形デザインに応じて行われる。その造形デザインは、複数の樹脂パターンが格子状に並べられており、絶縁樹脂層を形成するためのデータ(以下、絶縁樹脂層形成データという)として、コントローラ120のROMに記憶されている。コントローラ120は、絶縁樹脂層形成データに基づいて、インクジェットヘッド88を制御する。これにより、インクジェットヘッド88では、造形デザイン(つまり、複数の樹脂パターン)に応じて紫外線硬化樹脂が吐出される。 Discharge of the UV curable resin is performed according to the modeling design for the UV curable resin. The modeling design has a plurality of resin patterns arranged in a grid pattern and is stored in the ROM of the controller 120 as data for forming the insulating resin layer (hereinafter referred to as insulating resin layer forming data). The controller 120 controls the inkjet head 88 based on the insulating resin layer formation data. As a result, the inkjet head 88 ejects the ultraviolet curable resin according to the modeling design (that is, a plurality of resin patterns).

絶縁樹脂層が基板上に形成されると、ステージ52が、第1造形ユニット22の下方に移動される。更に、第1造形ユニット22では、基台60に固定された基板上の絶縁樹脂層の上面において、インクジェットヘッド76からの金属インクの吐出と、その吐出された金属インクへの第1レーザ照射装置78によるレーザの照射とが行われる。これにより、配線が基板上の絶縁樹脂層の上面に形成される。 When the insulating resin layer is formed on the substrate, the stage 52 is moved below the first modeling unit 22. Further, in the first modeling unit 22, the metal ink is ejected from the inkjet head 76 on the upper surface of the insulating resin layer on the substrate fixed to the base 60, and the ejected metal ink is irradiated with the first laser. Laser irradiation by 78 is performed. As a result, wiring is formed on the upper surface of the insulating resin layer on the substrate.

金属インクの吐出は、金属インク向けの造形デザインに応じて行われる。その造形デザインは、複数の配線パターンが格子状に並べられており、配線を形成するためのデータ(以下、配線形成データという)として、コントローラ120のROMに記憶されている。コントローラ120は、配線形成データに基づいて、インクジェットヘッド76を制御する。これにより、インクジェットヘッド76では、造形デザイン(つまり、複数の配線パターン)に応じて金属インクが吐出される。 The ejection of the metal ink is performed according to the modeling design for the metal ink. In the modeling design, a plurality of wiring patterns are arranged in a grid pattern, and are stored in the ROM of the controller 120 as data for forming wiring (hereinafter referred to as wiring formation data). The controller 120 controls the inkjet head 76 based on the wiring formation data. As a result, the inkjet head 76 ejects metal ink according to the modeling design (that is, a plurality of wiring patterns).

このようにして、回路製造装置10では、紫外線硬化樹脂によって絶縁樹脂層が形成され、金属イオンによって配線が形成される。これにより、基板上では、格子状に並んだ複数の導体回路が、フルアディティブで製造される。尚、絶縁樹脂層の形成と配線の形成とが繰り返されると、基板上には、複数層の導体回路を有する複数の電子デバイスが3次元積層造形される。 In this way, in the circuit manufacturing apparatus 10, the insulating resin layer is formed by the ultraviolet curable resin, and the wiring is formed by the metal ions. As a result, a plurality of conductor circuits arranged in a grid pattern on the substrate are fully additively manufactured. When the formation of the insulating resin layer and the formation of the wiring are repeated, a plurality of electronic devices having a plurality of layers of conductor circuits are three-dimensionally laminated and formed on the substrate.

更に、回路製造装置10では、基台60に固定された基板上において、製造された複数の導線回路に対して、検査ユニット26で配線の検査が行われ、除去ユニット200等で配線のリペアが行われる。また、回路製造装置10で3次元積層造形が行われている場合において、配線のリペアが不可能なときは、基板上に3次元積層造形される複数の電子デバイスのうち、リペアが不可能な配線を有する電子デバイスの製造が行われないようにするため、その後に使用される造形デザインが変更される。 Further, in the circuit manufacturing apparatus 10, the inspection unit 26 inspects the wiring of the manufactured plurality of conductor circuits on the substrate fixed to the base 60, and the removal unit 200 or the like repairs the wiring. Will be done. Further, in the case where the circuit manufacturing apparatus 10 is performing three-dimensional laminated modeling, when the wiring cannot be repaired, the repair is not possible among the plurality of electronic devices three-dimensionally laminated on the substrate. Subsequent modeling designs will be modified to prevent the manufacture of electronic devices with wiring.

次に、回路製造装置10の作動の流れについて、図3に示されたフローチャートを参照して説明する。図3のフローチャートで示された制御プログラムは、S10乃至S32の各処理で構成され、コントローラ120のROMに記憶されており、3次元積層造形が行われる際に、コントローラ120のCPUによって実行される。また、図3のフローチャートで示された制御プログラムで使用される各種データは、コントローラ120のROM又はRAMに記憶されている。 Next, the operation flow of the circuit manufacturing apparatus 10 will be described with reference to the flowchart shown in FIG. The control program shown in the flowchart of FIG. 3 is composed of each process of S10 to S32, is stored in the ROM of the controller 120, and is executed by the CPU of the controller 120 when the three-dimensional laminated modeling is performed. .. Further, various data used in the control program shown in the flowchart of FIG. 3 are stored in the ROM or RAM of the controller 120.

以下では、回路製造装置10が、2層の導体回路で構成される電子デバイスを3次元積層造形する場合について説明する。その3次元積層造形の際には、図4に示された4つの造形デザインD1,D2,D3,D4が使用される。 Hereinafter, a case where the circuit manufacturing apparatus 10 forms a three-dimensional laminated model of an electronic device composed of a two-layer conductor circuit will be described. At the time of the three-dimensional laminated modeling, the four modeling designs D1, D2, D3, D4 shown in FIG. 4 are used.

造形デザインD1は、1層目の絶縁樹脂層を形成する際に使用される。造形デザインD1では、12個の樹脂パターン130が格子状に並んでいる。尚、各樹脂パターン130は、正方形状の絶縁樹脂層を示す図形で構成されている。造形デザインD2は、1層目の配線を形成する際に使用される。造形デザインD2では、12個の配線パターン132が格子状に並んでいる。尚、各配線パターン132は、造形デザインD1の各樹脂パターン130に応じた位置にあり、3個の配線(及びその両端のパッド)を示す図形で構成されている。 The modeling design D1 is used when forming the first insulating resin layer. In the modeling design D1, 12 resin patterns 130 are arranged in a grid pattern. Each resin pattern 130 is composed of a figure showing a square insulating resin layer. The modeling design D2 is used when forming the wiring of the first layer. In the modeling design D2, 12 wiring patterns 132 are arranged in a grid pattern. Each wiring pattern 132 is located at a position corresponding to each resin pattern 130 of the modeling design D1, and is composed of a figure showing three wirings (and pads at both ends thereof).

造形デザインD3は、2層目の絶縁樹脂層を形成する際に使用される。造形デザインD3では、12個の樹脂パターン134が格子状に並んでいる。尚、各樹脂パターン134は、造形デザインD2の各配線パターン132に応じた位置にあり、正方形状の絶縁樹脂層を示す図形で構成されている。造形デザインD4は、2層目の配線を形成する際に使用される。造形デザインD4では、12個の配線パターン136が格子状に並んでいる。尚、各配線パターン136は、造形デザインD3の各樹脂パターン134に応じた位置にあり、3個の配線(及びその両端のパッド)を示す図形で構成されている。 The modeling design D3 is used when forming the second insulating resin layer. In the modeling design D3, 12 resin patterns 134 are arranged in a grid pattern. Each resin pattern 134 is located at a position corresponding to each wiring pattern 132 of the modeling design D2, and is composed of a figure showing a square-shaped insulating resin layer. The modeling design D4 is used when forming the wiring of the second layer. In the modeling design D4, 12 wiring patterns 136 are arranged in a grid pattern. Each wiring pattern 136 is located at a position corresponding to each resin pattern 134 of the modeling design D3, and is composed of a figure showing three wirings (and pads at both ends thereof).

先ず、造形処理S10が実行されると、第2造形ユニット24で造形デザインD1が使用され、第1造形ユニット22で造形デザインD2が使用されることによって、1層目の導体回路が造形される。具体的には、図5に示されるように、基板140上において、1層目の絶縁樹脂層142及び1層目の配線144が形成される。これにより、基板140上には、格子状に並んだ12個の導体回路146が造形される。各導体回路146は、絶縁樹脂層142及び配線144で構成されている。尚、以下の説明において、12個の導体回路146は、1層目の導体回路146と称する場合がある。 First, when the modeling process S10 is executed, the modeling design D1 is used in the second modeling unit 24, and the modeling design D2 is used in the first modeling unit 22, so that the first layer conductor circuit is modeled. .. Specifically, as shown in FIG. 5, the first insulating resin layer 142 and the first layer wiring 144 are formed on the substrate 140. As a result, 12 conductor circuits 146 arranged in a grid pattern are formed on the substrate 140. Each conductor circuit 146 is composed of an insulating resin layer 142 and wiring 144. In the following description, the 12 conductor circuits 146 may be referred to as the first layer conductor circuit 146.

電気検査処理S12では、ステージ52が、検査ユニット26の下方に移動される。更に、検査ユニット26では、電気部100の電気チェッカー110によって、1層目の導体回路146(を構成する配線144)の抵抗値が測定される。このようにして、電気検査処理S12では、1層目の導体回路146の電気検査が行われる。 In the electrical inspection process S12, the stage 52 is moved below the inspection unit 26. Further, in the inspection unit 26, the resistance value of the conductor circuit 146 (the wiring 144 constituting the first layer) of the first layer is measured by the electric checker 110 of the electric unit 100. In this way, in the electrical inspection process S12, the electrical inspection of the conductor circuit 146 of the first layer is performed.

その後、コントローラ120は、1層目の導体回路146にリペア箇所があるか否かを判定する(S14)。S14の判定は、電気検査処理S12の電気検査結果に基づいて行われる。1層目の導体回路146にリペア箇所がない場合(S14:NO)には、コントローラ120は、検査対象の導体回路が最終層のものであるか否かを判定する(S16)。 After that, the controller 120 determines whether or not there is a repair portion in the conductor circuit 146 of the first layer (S14). The determination in S14 is performed based on the electrical inspection result of the electrical inspection process S12. When there is no repair point in the conductor circuit 146 of the first layer (S14: NO), the controller 120 determines whether or not the conductor circuit to be inspected is of the final layer (S16).

検査対象の導体回路が最終層のものである場合(S16:YES)には、コントローラ120は、図3のフローチャートで示された制御プログラムを終了する。これにより、フルアディティブによる導体回路の製造及び導体回路の検査が終了される。これに対して、検査対象の導体回路が最終層のものでない場合(S16:NO)には、コントローラ120は、上述した造形処理S10を再び実行する。 When the conductor circuit to be inspected is of the final layer (S16: YES), the controller 120 terminates the control program shown in the flowchart of FIG. This completes the full additive manufacturing of the conductor circuit and the inspection of the conductor circuit. On the other hand, when the conductor circuit to be inspected is not the one in the final layer (S16: NO), the controller 120 re-executes the above-mentioned modeling process S10.

ここでは、検査対象が、1層目の導体回路146であって、最終層のものではない。従って、1層目の導体回路146にリペア箇所がない場合(S14:NO)には、造形処理S10が再び実行される。そのような場合に、造形処理S10が再び実行されると、ステージ52が、第2造形ユニット24及び第1造形ユニット22の下方に移動される。更に、第2造形ユニット24で造形デザインD3が使用され、第1造形ユニット22で造形デザインD4が使用されることによって、2層目の導体回路が造形される。その後は、2層目の導体回路に対して、上述したS12以降の各処理が実行される。 Here, the inspection target is the conductor circuit 146 of the first layer, not the final layer. Therefore, when there is no repair point in the conductor circuit 146 of the first layer (S14: NO), the modeling process S10 is executed again. In such a case, when the modeling process S10 is executed again, the stage 52 is moved below the second modeling unit 24 and the first modeling unit 22. Further, the modeling design D3 is used in the second modeling unit 24, and the modeling design D4 is used in the first modeling unit 22, so that the second layer conductor circuit is modeled. After that, each process after S12 described above is executed for the conductor circuit of the second layer.

これに対して、1層目の導体回路146にリペア箇所がある場合(S14:YES)には、外観検査処理S18が実行される。外観検査処理S18では、検査ユニット26において、外観部102のカメラ112によって、1層目の導体回路146(配線144)の画像が撮像される。撮像された画像は、基準画像と比較照合される。これにより、外観検査処理S18では、1層目の導体回路146の外観検査がパターンマッチングの画像処理で行われる。 On the other hand, when the conductor circuit 146 of the first layer has a repaired portion (S14: YES), the visual inspection process S18 is executed. In the appearance inspection process S18, in the inspection unit 26, the image of the conductor circuit 146 (wiring 144) of the first layer is captured by the camera 112 of the appearance unit 102. The captured image is compared and collated with the reference image. As a result, in the visual inspection processing S18, the visual inspection of the conductor circuit 146 of the first layer is performed by the image processing of pattern matching.

その後、コントローラ120は、1層目の導体回路146にあるリペア箇所及びその状態を特定すると共に、その特定したリペア箇所をリペアすることが可能であるか否かを判定する(S20)。S20の特定は、電気検査処理S12の電気検査結果及び外観検査処理S18の外観検査結果に基づいて行われる。S20の判定は、電気検査処理S12の電気検査結果及び外観検査処理S18の外観検査結果に加えて、導体回路のデザインルール等に基づいて行われる。 After that, the controller 120 identifies the repaired portion and the state thereof in the conductor circuit 146 of the first layer, and determines whether or not the specified repaired portion can be repaired (S20). The identification of S20 is performed based on the electrical inspection result of the electrical inspection process S12 and the visual inspection result of the visual inspection process S18. The determination of S20 is performed based on the electrical inspection result of the electrical inspection process S12, the visual inspection result of the visual inspection process S18, and the design rules of the conductor circuit and the like.

コントローラ120は、リペア箇所をリペアすることが可能でない場合(S20:リペア否)には、判定対象の導体回路が最終層のものであるか否かを判定する(S22)。判定対象の導体回路が最終層のものである場合(S22:YES)には、コントローラ120は、図3のフローチャートで示された制御プログラムを終了する。これにより、フルアディティブによる導体回路の製造及び導体回路の検査が終了される。これに対して、判定対象の導体回路が最終層のものでない場合(S22:NO)には、コントローラ120は、デザイン変更処理S24を実行する。 When the repair location cannot be repaired (S20: repair failure), the controller 120 determines whether or not the conductor circuit to be determined is of the final layer (S22). When the conductor circuit to be determined is of the final layer (S22: YES), the controller 120 terminates the control program shown in the flowchart of FIG. This completes the full additive manufacturing of the conductor circuit and the inspection of the conductor circuit. On the other hand, when the conductor circuit to be determined is not the one in the final layer (S22: NO), the controller 120 executes the design change process S24.

デザイン変更処理S24では、その後の造形処理S10で使用される造形デザインが変更される。以下では、図5に示されるように、1層目の導体回路146のうち、導体回路146Aにリペア不能なリペア箇所R1がある具体例を用いて、デザイン変更処理S24を説明する。 In the design change process S24, the modeling design used in the subsequent modeling process S10 is changed. In the following, as shown in FIG. 5, the design change process S24 will be described with reference to a specific example in which the conductor circuit 146A has a repair portion R1 that cannot be repaired among the conductor circuits 146 of the first layer.

そのような具体例では、コントローラ120は、図6に示すように、2層目の絶縁樹脂層を形成する際に使用される造形デザインD3において、12個の樹脂パターン134のうち、図5の導体回路146Aに応じた位置にある樹脂パターン134Aを削除することによって、造形デザインD5を作成する。従って、造形デザインD5は、11個の樹脂パターン134で構成される。更に、コントローラ120は、造形デザインD3を造形デザインD5に変更する。これにより、造形デザインD5は、造形デザインD3に代えて、2層目の絶縁樹脂層を形成する際に使用される。 In such a specific example, as shown in FIG. 6, in the modeling design D3 used when forming the second insulating resin layer, the controller 120 is shown in FIG. 5 out of the 12 resin patterns 134. The modeling design D5 is created by deleting the resin pattern 134A at the position corresponding to the conductor circuit 146A. Therefore, the modeling design D5 is composed of 11 resin patterns 134. Further, the controller 120 changes the modeling design D3 to the modeling design D5. As a result, the modeling design D5 is used when forming the second insulating resin layer in place of the modeling design D3.

引き続いて、コントローラ120は、図7に示すように、2層目の配線を形成する際に使用される造形デザインD4において、12個の配線パターン136のうち、図5の導体回路146A(及び図6の樹脂パターン134A)に応じた位置にある配線パターン136Aを削除することによって、造形デザインD6を作成する。従って、造形デザインD6は、11個の配線パターン136で構成される。更に、コントローラ120は、造形デザインD4を造形デザインD6に変更する。これにより、造形デザインD6は、造形デザインD4に代えて、2層目の配線を形成する際に使用される。 Subsequently, as shown in FIG. 7, the controller 120 has the conductor circuit 146A (and FIG. 5) of FIG. 5 out of the 12 wiring patterns 136 in the modeling design D4 used when forming the wiring of the second layer. The modeling design D6 is created by deleting the wiring pattern 136A at the position corresponding to the resin pattern 134A) of 6. Therefore, the modeling design D6 is composed of 11 wiring patterns 136. Further, the controller 120 changes the modeling design D4 to the modeling design D6. Thereby, the modeling design D6 is used when forming the wiring of the second layer instead of the modeling design D4.

尚、その後は、造形処理S10が再び実行されることによって、フルアディティブによる導体回路の製造が継続される。造形処理S10が再び実行されると、ステージ52が、第2造形ユニット24及び第1造形ユニット22の下方に移動される。更に、第2造形ユニット24で造形デザインD5が使用され、第1造形ユニット22で造形デザインD6が使用されることによって、2層目の導体回路が造形される。そのため、基板140上では、1層目の導体回路146のうち、リペア不能なリペア箇所R1がある導体回路146Aに対しては、2層目の絶縁樹脂層及び2層目の配線が形成(積層)されない。 After that, the modeling process S10 is executed again, so that the production of the conductor circuit by the full additive is continued. When the modeling process S10 is executed again, the stage 52 is moved below the second modeling unit 24 and the first modeling unit 22. Further, the modeling design D5 is used in the second modeling unit 24, and the modeling design D6 is used in the first modeling unit 22, so that the second layer conductor circuit is modeled. Therefore, on the substrate 140, of the conductor circuit 146 of the first layer, the insulating resin layer of the second layer and the wiring of the second layer are formed (laminated) for the conductor circuit 146A having the repair portion R1 that cannot be repaired. ) Not done.

コントローラ120は、リペア箇所の状態が短絡であって、リペア箇所をリペアすることが可能である場合(S20:リペア可(短絡))には、エリア生成処理S26及び除去処理S28を実行する。以下では、基板140上における1層目の導体回路146のうち、図8の上段に示されるように、短絡のリペア箇所R2がある導体回路146Bの具体例を用いて、エリア生成処理S26及び除去処理S28を説明する。 When the repair location is short-circuited and the repair location can be repaired (S20: repair possible (short circuit)), the controller 120 executes the area generation process S26 and the removal process S28. In the following, among the conductor circuits 146 of the first layer on the substrate 140, as shown in the upper part of FIG. 8, the area generation process S26 and the removal are performed by using a specific example of the conductor circuit 146B having the short-circuit repair portion R2. Process S28 will be described.

そのような具体例では、導体回路146Bのリペア箇所R2において、2個の配線144が導体148で連なった状態にある。エリア生成処理S26では、外観検査処理S18の外観検査結果に基づいて、基板140上における導体148のエリアを特定する。 In such a specific example, at the repair point R2 of the conductor circuit 146B, the two wirings 144 are connected by the conductor 148. In the area generation process S26, the area of the conductor 148 on the substrate 140 is specified based on the visual inspection result of the visual inspection process S18.

除去処理S28では、ステージ52が、除去ユニット200の下方に移動される。更に、除去ユニット200では、第2レーザ照射装置202が、エリア生成処理S26で特定されたエリアにレーザを照射する。これにより、導体148が、焼き切られ、除去される。従って、図8の下段に示された導体回路146Bのように、2個の配線144の短絡状態がリペアされる。 In the removal process S28, the stage 52 is moved below the removal unit 200. Further, in the removal unit 200, the second laser irradiation device 202 irradiates the area specified by the area generation process S26 with the laser. As a result, the conductor 148 is burnt out and removed. Therefore, as in the conductor circuit 146B shown in the lower part of FIG. 8, the short-circuited state of the two wirings 144 is repaired.

尚、除去処理S28の後は、コントローラ120によって、上述した電気検査処理S12が再び実行される。これにより、導体回路の検査及フルアディティブによる導体回路の製造が継続される。 After the removal process S28, the controller 120 re-executes the above-mentioned electrical inspection process S12. As a result, the inspection of conductor circuits and the production of conductor circuits by full additive will be continued.

コントローラ120は、リペア箇所の状態が導通不良であって、リペア箇所をリペアすることが可能である場合(S20:リペア可(導通不良))には、デザイン生成処理S30及び追加処理S32を実行する。以下では、導通不良がオープンの場合と高抵抗の場合に分けて、デザイン生成処理S30及び追加処理S32を説明する。 The controller 120 executes the design generation process S30 and the additional process S32 when the repair location is in a state of poor continuity and the repair location can be repaired (S20: repair possible (conduction failure)). .. Hereinafter, the design generation process S30 and the additional process S32 will be described separately for the case where the continuity failure is open and the case where the resistance is high.

導通不良がオープンの場合の具体例としては、基板140上における1層目の導体回路146のうち、例えば、図9の上段に示されるように、オープンのリペア箇所R3を有する導体回路146Cがある。そのような具体例では、リペア箇所R3において、配線144が断線した状態にある。 As a specific example in the case where the continuity failure is open, among the conductor circuits 146 of the first layer on the substrate 140, for example, as shown in the upper part of FIG. 9, there is a conductor circuit 146C having an open repair portion R3. .. In such a specific example, the wiring 144 is in a disconnected state at the repair portion R3.

デザイン生成処理S30では、図10に示されるように、造形パターン152と基準パターン154の差分による画像処理がなされることによって、リペアパターン156が作成される。造形パターン152とは、オープンのリペア箇所R3を有する導体回路146Cのパターンであり、外観検査処理S18においてカメラ112で撮像した画像から抽出される。基準パターン154とは、導体回路146Cの配線パターン132であり、造形デザインD2から作成される。リペアパターン156は、リペア箇所R3に相当する導体のパターンである。 In the design generation process S30, as shown in FIG. 10, the repair pattern 156 is created by performing image processing based on the difference between the modeling pattern 152 and the reference pattern 154. The modeling pattern 152 is a pattern of the conductor circuit 146C having an open repair portion R3, and is extracted from the image captured by the camera 112 in the visual inspection process S18. The reference pattern 154 is a wiring pattern 132 of the conductor circuit 146C, and is created from the modeling design D2. The repair pattern 156 is a conductor pattern corresponding to the repair location R3.

更に、デザイン生成処理S30では、1層目の配線を形成する際に使用される造形デザインD2において、12個の配線パターン132のうち、導体回路146Cに応じた位置にある配線パターン132がリペアパターン156に変更される。 Further, in the design generation process S30, in the modeling design D2 used when forming the wiring of the first layer, among the 12 wiring patterns 132, the wiring pattern 132 at the position corresponding to the conductor circuit 146C is the repair pattern. It will be changed to 156.

追加処理S32では、ステージ52が、第1造形ユニット22の下方に移動される。第1造形ユニット22では、リペアパターン156のみを有する造形デザインが使用されることによって、図9に示されるように、導体回路146Cのエリアのリペア箇所R3に対して導体150が追加される。これにより、導体回路146Cでは、配線144のオープン状態がリペアされる。 In the additional process S32, the stage 52 is moved below the first modeling unit 22. In the first modeling unit 22, by using a modeling design having only the repair pattern 156, the conductor 150 is added to the repair location R3 in the area of the conductor circuit 146C, as shown in FIG. As a result, in the conductor circuit 146C, the open state of the wiring 144 is repaired.

これに対して、導通不良が高抵抗の場合の具体例としては、基板140上における1層目の導体回路146のうち、例えば、図11の上段に示されるように、高抵抗のリペア箇所R4を有する導体回路146Dがある。そのような具体例では、リペア箇所R4において、配線144が一部欠けた線状の状態にある。 On the other hand, as a specific example in the case where the conduction failure is high resistance, among the conductor circuits 146 of the first layer on the substrate 140, for example, as shown in the upper part of FIG. 11, the high resistance repair portion R4 There is a conductor circuit 146D having. In such a specific example, the wiring 144 is in a linear state in which a part of the wiring 144 is missing at the repair portion R4.

デザイン生成処理S30では、図12に示されるように、造形パターン158と基準パターン154の差分による画像処理がなされることによって、リペアパターン160が作成される。造形パターン158とは、高抵抗のリペア箇所R4を有する導体回路146Dのパターンであり、外観検査処理S18においてカメラ112で撮像した画像から抽出される。リペアパターン160は、リペア箇所R4に相当する導体のパターンである。 In the design generation process S30, as shown in FIG. 12, the repair pattern 160 is created by performing image processing based on the difference between the modeling pattern 158 and the reference pattern 154. The modeling pattern 158 is a pattern of the conductor circuit 146D having the repair portion R4 having high resistance, and is extracted from the image captured by the camera 112 in the visual inspection process S18. The repair pattern 160 is a conductor pattern corresponding to the repair location R4.

更に、デザイン生成処理S30では、1層目の配線を形成する際に使用される造形デザインD2において、12個の配線パターン132のうち、導体回路146Dに応じた位置にある配線パターン132がリペアパターン160に変更される。 Further, in the design generation process S30, in the modeling design D2 used when forming the wiring of the first layer, among the 12 wiring patterns 132, the wiring pattern 132 at the position corresponding to the conductor circuit 146D is the repair pattern. It will be changed to 160.

追加処理S32では、ステージ52が、第1造形ユニット22の下方に移動される。第1造形ユニット22では、リペアパターン160のみを有する造形デザインが使用されることによって、図11に示されるように、導体回路146Dのエリアのリペア箇所R4に対して導体151が追加される。これにより、導体回路146Dでは、配線144の高抵抗状態がリペアされる。 In the additional process S32, the stage 52 is moved below the first modeling unit 22. In the first modeling unit 22, by using a modeling design having only the repair pattern 160, the conductor 151 is added to the repair location R4 in the area of the conductor circuit 146D, as shown in FIG. As a result, in the conductor circuit 146D, the high resistance state of the wiring 144 is repaired.

尚、追加処理S32の後は、コントローラ120によって、上述した電気検査処理S12が再び実行される。これにより、導体回路の検査及フルアディティブによる導体回路の製造が継続される。 After the additional process S32, the controller 120 re-executes the above-mentioned electrical inspection process S12. As a result, the inspection of conductor circuits and the production of conductor circuits by full additive will be continued.

以上詳細に説明したように、本実施形態の回路製造装置10は、フルアディティブ(3次元積層造形)で製造中の電子デバイスを構成する複数層からなる導体回路のリペアに好適である。 As described in detail above, the circuit manufacturing apparatus 10 of the present embodiment is suitable for repairing a conductor circuit composed of a plurality of layers constituting an electronic device being manufactured by full additive (three-dimensional laminated modeling).

ちなみに、本実施形態において、回路製造装置10は、回路製造システムの一例である。第1造形ユニット22は、造形ユニットの一例である。第2造形ユニット24は、造形ユニットの一例である。制御装置27は、制御ユニットの一例である。電気チェッカー110は、測定部の一例である。カメラ112は、撮像部の一例である。各樹脂パターン130,134及び各配線パターン132,136は、回路パターンの一例である。樹脂パターン134A及び配線パターン136Aは、リペア箇所に関連する回路パターンの一例である。導体148は、リペア処理で除去される導体の一例である。導体150,151は、リペア処理で追加される導体の一例である。造形デザインD3,D4は、判定処理の判定後に造形ユニットで用いられる造形デザインの一例である。各処理S14,S20は、判定処理の一例である。デザイン変更処理S24は、変更処理の一例である。除去処理S28は、リペア処理の一例である。デザイン生成処理S30は、生成処理の一例である。追加処理S32は、リペア処理の一例である。 Incidentally, in the present embodiment, the circuit manufacturing apparatus 10 is an example of a circuit manufacturing system. The first modeling unit 22 is an example of a modeling unit. The second modeling unit 24 is an example of a modeling unit. The control device 27 is an example of a control unit. The electric checker 110 is an example of a measuring unit. The camera 112 is an example of an imaging unit. Each resin pattern 130, 134 and each wiring pattern 132, 136 are examples of circuit patterns. The resin pattern 134A and the wiring pattern 136A are examples of circuit patterns related to the repair location. The conductor 148 is an example of a conductor removed by the repair process. The conductors 150 and 151 are examples of conductors added by the repair process. The modeling designs D3 and D4 are examples of modeling designs used in the modeling unit after the determination of the determination process. Each of the processes S14 and S20 is an example of the determination process. The design change process S24 is an example of the change process. The removal process S28 is an example of a repair process. The design generation process S30 is an example of the generation process. The additional process S32 is an example of the repair process.

尚、本開示は上記実施形態に限定されるものでなく、その趣旨を逸脱しない範囲で様々な変更が可能である。
例えば、回路製造装置10では、基台60に固定された基板上において、複数の導体回路146が3層以上製造されてもよいし、1層のみ製造されてもよい。
The present disclosure is not limited to the above embodiment, and various changes can be made without departing from the spirit of the present invention.
For example, in the circuit manufacturing apparatus 10, a plurality of conductor circuits 146 may be manufactured in three or more layers or only one layer may be manufactured on a substrate fixed to the base 60.

また、回路製造装置10では、各導体回路146を構成する絶縁樹脂層142が検査されることによって、造形デザインが変更されたり、絶縁樹脂体が追加されてもよい。 Further, in the circuit manufacturing apparatus 10, the modeling design may be changed or an insulating resin body may be added by inspecting the insulating resin layer 142 constituting each conductor circuit 146.

また、第1造形ユニット22、第2造形ユニット24、検査ユニット26、又は除去ユニット200は、ベース28から離れた位置に設けられてもよい。制御装置27は、第1造形ユニット22、第2造形ユニット24、検査ユニット26、又は除去ユニット200のいずれかに内蔵させてもよい。追加処理S32では、第1造形ユニット22とは別個の第1造形ユニットが使用されてもよい。 Further, the first modeling unit 22, the second modeling unit 24, the inspection unit 26, or the removal unit 200 may be provided at a position away from the base 28. The control device 27 may be incorporated in any of the first modeling unit 22, the second modeling unit 24, the inspection unit 26, or the removal unit 200. In the additional processing S32, a first modeling unit separate from the first modeling unit 22 may be used.

また、検査ユニット26は、電気部100の電気チェッカー110及び外観部102のカメラ112のうち、少なくとも一方を備えていればよい。 Further, the inspection unit 26 may include at least one of the electric checker 110 of the electric unit 100 and the camera 112 of the appearance unit 102.

10 回路製造装置
22 第1造形ユニット
24 第2造形ユニット
26 検査ユニット
27 制御装置
110 電気チェッカー
112 カメラ
130,134 樹脂パターン
132,136 配線パターン
134A リペア箇所に関連する樹脂パターン
136A リペア箇所に関連する配線パターン
146 導体回路
148,150,151 導体
152,158 造形パターン
154 基準パターン
156,160 リペアパターン
200 除去ユニット
D1,D2,D3,D4 造形デザイン
R1,R2,R3,R4 導体回路のリペア箇所
S14,S20 判定処理
S24 デザイン変更処理
S28 除去処理
S30 デザイン生成処理
S32 追加処理
10 Circuit manufacturing equipment 22 1st modeling unit 24 2nd modeling unit 26 Inspection unit 27 Control device 110 Electric checker 112 Camera 130, 134 Resin pattern 132, 136 Wiring pattern 134A Resin pattern 136A related to repair location Wiring related to repair location Pattern 146 Conductor circuit 148,150,151 Conductor 152,158 Modeling pattern 154 Reference pattern 156,160 Repair pattern 200 Removal unit D1, D2, D3, D4 Modeling design R1, R2, R3, R4 Repair location of conductor circuit S14, S20 Judgment process S24 Design change process S28 Removal process S30 Design generation process S32 Addition process

Claims (6)

フルアディティブで導体回路を製造する回路製造システムであって、
複数の回路パターンを有する造形デザインに応じて複数の導体回路を造形する造形ユニットと、
前記複数の導体回路を検査する検査ユニットと、
制御ユニットとを備え、
前記制御ユニットは、
前記検査ユニットの検査結果に基づいて、前記複数の導体回路のリペア箇所を特定すると共に前記リペア箇所の状態からリペア可否を判定する判定処理と、
前記判定処理でリペア可と判定した場合に、前記造形ユニットで前記リペア箇所をリペアするリペア処理と、
前記判定処理でリペア否と判定した場合に、前記判定処理の判定後に前記造形ユニットで用いられる造形デザインから、前記リペア箇所に関連する回路パターンを削除することによって、前記造形ユニットで用いられる造形デザインを変更する変更処理とを実行する回路製造システム。
It is a circuit manufacturing system that manufactures conductor circuits with full additive.
A modeling unit that models multiple conductor circuits according to a modeling design that has multiple circuit patterns,
An inspection unit that inspects the plurality of conductor circuits and
Equipped with a control unit,
The control unit is
Based on the inspection result of the inspection unit, the repair points of the plurality of conductor circuits are specified, and the determination process of determining whether or not the repair is possible from the state of the repair points is performed.
When it is determined by the determination process that repair is possible, the repair process of repairing the repaired portion by the modeling unit and the repair process.
When it is determined in the determination process that repair is not possible, the modeling design used in the modeling unit is deleted from the modeling design used in the modeling unit after the determination in the determination process, by deleting the circuit pattern related to the repair location. A circuit manufacturing system that performs change processing and changes.
前記複数の導体回路の導体を除去する除去ユニットを備え、
前記制御ユニットは、
前記判定処理でリペア可と判定した場合に、前記リペア処理において、前記除去ユニット又は前記造形ユニットで前記リペア箇所をリペアする請求項1に記載の回路制御システム。
A removal unit for removing the conductors of the plurality of conductor circuits is provided.
The control unit is
The circuit control system according to claim 1, wherein when it is determined in the determination process that repair is possible, the repair location is repaired by the removal unit or the modeling unit in the repair process.
前記制御ユニットは、前記判定処理において前記リペア箇所の状態が短絡であると判定した場合には、前記除去ユニットで前記リペア箇所の導体を除去することによって、前記リペア処理を実行する請求項2に記載の回路製造システム。 According to claim 2, when the control unit determines in the determination process that the state of the repair location is a short circuit, the removal unit removes the conductor of the repair location to execute the repair process. The circuit manufacturing system described. 前記制御ユニットは、前記判定処理において前記リペア箇所の状態が導通不良であると判定した場合には、前記造形ユニットで前記リペア箇所に導体を追加することによって、前記リペア処理を実行する請求項2に記載の回路製造システム。 2. When the control unit determines in the determination process that the state of the repair location is poor in continuity, the control unit executes the repair process by adding a conductor to the repair location in the modeling unit. The circuit manufacturing system described in. 前記制御ユニットは、前記造形ユニットで前記リペア箇所に追加される導体に応じたリペアパターンを、前記リペア箇所を有する導体回路の造形パターンと基準パターンとの差分によって生成する生成処理を実行する請求項4に記載の回路製造システム。 The control unit claims to execute a generation process of generating a repair pattern corresponding to a conductor added to the repair location in the modeling unit by the difference between the modeling pattern of the conductor circuit having the repair location and the reference pattern. 4. The circuit manufacturing system according to 4. 前記検査ユニットは、前記複数の導体回路の電気検査を行うための測定部と前記複数の導体回路の外観検査を行うための撮像部との少なくとも一方を備える請求項1乃至請求項5のいずれか一つに記載の回路製造システム。
One of claims 1 to 5, wherein the inspection unit includes at least one of a measuring unit for performing an electrical inspection of the plurality of conductor circuits and an imaging unit for performing an visual inspection of the plurality of conductor circuits. The circuit manufacturing system described in one.
JP2020554739A 2018-11-02 2018-11-02 Circuit manufacturing system Active JP6996007B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/040882 WO2020090116A1 (en) 2018-11-02 2018-11-02 Circuit manufacturing system

Publications (2)

Publication Number Publication Date
JPWO2020090116A1 JPWO2020090116A1 (en) 2021-09-02
JP6996007B2 true JP6996007B2 (en) 2022-01-17

Family

ID=70462030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020554739A Active JP6996007B2 (en) 2018-11-02 2018-11-02 Circuit manufacturing system

Country Status (2)

Country Link
JP (1) JP6996007B2 (en)
WO (1) WO2020090116A1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134596A (en) 2002-10-10 2004-04-30 Sharp Corp Defect correction method for conductive parts
JP2007123534A (en) 2005-10-27 2007-05-17 Sony Corp Wiring pattern defect correcting method and defect correcting apparatus
JP2007227535A (en) 2006-02-22 2007-09-06 Sony Corp Wiring board correction method and wiring board correction apparatus
JP2011171724A (en) 2010-01-19 2011-09-01 Shibaura Mechatronics Corp Wiring correction method for substrate, wiring correction device for substrate, and wiring formation device for substrate
WO2012039170A1 (en) 2010-09-21 2012-03-29 富士機械製造株式会社 Circuit substrate working machine and circuit substrate working system
JP2016143859A (en) 2015-02-05 2016-08-08 Ntn株式会社 Pattern correction device and pattern correction method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3789163B2 (en) * 1996-05-13 2006-06-21 Ntn株式会社 Defect correcting method and defect correcting apparatus for continuous pattern

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134596A (en) 2002-10-10 2004-04-30 Sharp Corp Defect correction method for conductive parts
JP2007123534A (en) 2005-10-27 2007-05-17 Sony Corp Wiring pattern defect correcting method and defect correcting apparatus
JP2007227535A (en) 2006-02-22 2007-09-06 Sony Corp Wiring board correction method and wiring board correction apparatus
JP2011171724A (en) 2010-01-19 2011-09-01 Shibaura Mechatronics Corp Wiring correction method for substrate, wiring correction device for substrate, and wiring formation device for substrate
WO2012039170A1 (en) 2010-09-21 2012-03-29 富士機械製造株式会社 Circuit substrate working machine and circuit substrate working system
JP2016143859A (en) 2015-02-05 2016-08-08 Ntn株式会社 Pattern correction device and pattern correction method

Also Published As

Publication number Publication date
WO2020090116A1 (en) 2020-05-07
JPWO2020090116A1 (en) 2021-09-02

Similar Documents

Publication Publication Date Title
JP6947842B2 (en) Manufacturing method of 3D laminated electronic device
WO2016042657A1 (en) Manufacturing apparatus and manufacturing method
JP6680878B2 (en) Circuit formation method
WO2020250416A1 (en) Shaping method and shaping device
WO2023112205A1 (en) Three-dimensional laminate shaping device
JP7499161B2 (en) Detection Data Storage Device
JP6714109B2 (en) Circuit forming method and circuit forming apparatus
JP6996007B2 (en) Circuit manufacturing system
JP6676051B2 (en) Modeling apparatus and modeling method
WO2017221347A1 (en) Circuit formation method and circuit formation device
JP6949751B2 (en) Via forming method for 3D laminated modeling
JP7627570B2 (en) 3D object manufacturing device and display method
WO2019159307A1 (en) Ink jet printing device
KR102323195B1 (en) Repair Method of Fine Electrode
WO2021166139A1 (en) Circuit forming method
JPWO2019016920A1 (en) Wiring forming method and wiring forming apparatus
JP7394626B2 (en) Manufacturing method and manufacturing apparatus for three-dimensional laminated electronic device
TW201728243A (en) Wiring correction device for wiring board, method for manufacturing wiring board, wiring board, and display device to control the resistance of correcting wiring pattern within a less value, and suppress the damage of insulation film easily
JP2002261425A (en) Method of manufacturing circuit board
US20250261317A1 (en) Manufacturing method and manufacturing device
KR102454738B1 (en) Method and apparatus for manufacturing wire by inkjet method
JP2007123534A (en) Wiring pattern defect correcting method and defect correcting apparatus
JP7670801B2 (en) Printing machine, work system, and printing method
JP6808050B2 (en) Wiring forming method and wiring forming device
JPWO2019058497A1 (en) Method of forming structure and method of inspecting structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211215

R150 Certificate of patent or registration of utility model

Ref document number: 6996007

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250