JP7005664B2

JP7005664B2 - ハイブリッド駆動回路

Info

Publication number: JP7005664B2
Application number: JP2020027739A
Authority: JP
Inventors: 雷鳴李; 信晃林
Original assignee: Delta Electronics Inc
Current assignee: Delta Electronics Inc
Priority date: 2019-06-06
Filing date: 2020-02-21
Publication date: 2022-01-21
Anticipated expiration: 2040-02-21
Also published as: US20200389168A1; CN112054791B; US10985752B2; CN112054791A; EP3748852A1; JP2020202552A

Description

本発明はハイブリッド駆動回路に関し、特に、異なる特徴トランジスタを駆動するハイブリッド駆動回路に関する。

電力電子分野において、絶縁ゲートバイポーラトランジスタ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ；ＩＧＢＴ）と金属酸化膜半導体電界効果トランジスタ（Ｍｅｔａｌ－Ｏｘｉｄｅ－ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ－ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ；ＭＯＳＦＥＴ）は一般的なパワースイッチ素子である。スイッチング周波数を考える場合、絶縁ゲートバイポーラトランジスタは通常２０ｋＨｚ以下のスイッチング回路に適用されるが、スイッチング周波数が２０ｋＨｚ以上である場合、通常は金属酸化膜半導体電界効果トランジスタをスイッチング回路として使用する。

スイッチング周波数をパワースイッチ素子の選択基準とするが、その主な原因は異なるスイッチ素子の特徴の効率に対する影響である。具体的には、絶縁ゲートバイポーラトランジスタの導通損失（ｃｏｎｄｕｃｔｉｏｎｌｏｓｓｅｓ）が低く、スイッチング損失（ｓｗｉｔｃｈｉｎｇｌｏｓｓｅｓ）が高い。高周波スイッチングに利用される場合、高いスイッチング損失はより多くのパワーを消耗し（金属酸化膜半導体電界効果トランジスタの場合はちょうど逆である）、効率が降下する。しかしながら、スイッチング回路の設計において、多くの場合は、単一種類のパワースイッチ素子のみを選択する。回路の体積を縮小するために、より高いスイッチング周波数を選択することが趨勢であるが、単一特徴のパワー素子はパワー損失を効果的に降下することができない。

本発明の目的とするところは、異なる特徴のパワースイッチ素子を駆動し、２種類のパワースイッチ素子の利点を兼備するハイブリッド駆動回路を提供することにある。

上記目的を達成するために、本発明のハイブリッド駆動回路は、入力信号により並列に連結されている第１特徴トランジスタと第２特徴トランジスタを駆動し、該ハイブリッド駆動回路は、入力信号の立ち上がりエッジにより第１特徴トランジスタを導通する第１導通経路及び入力信号の立ち下がりエッジにより第１特徴トランジスタを遮断する第１遮断経路を含む第１分岐回路と、立ち上がりエッジにより第２特徴トランジスタを導通する第２導通経路及び立ち下がりエッジにより第２特徴トランジスタを遮断する第２遮断経路を含む第２分岐回路と、を含む。ここで、第１導通経路と第２導通経路は、第１特徴トランジスタの導通を遅延させる第１遅延時間を生成し、第１遮断経路と第２遮断経路は、第２特徴トランジスタの遮断を遅延させる第２遅延時間を生成する。

図１は本発明のハイブリッド駆動回路の第１実施例の回路のブロック図である。図２Ａは本発明のハイブリッド駆動回路の絶縁ゲートバイポーラトランジスタと金属酸化膜半導体電界効果トランジスタを導通する波形を示す図である。図２Ｂは本発明のハイブリッド駆動回路の絶縁ゲートバイポーラトランジスタと金属酸化膜半導体電界効果トランジスタを遮断する波形を示す図である。図３Ａは本発明のハイブリッド駆動回路の絶縁ゲートバイポーラトランジスタと金属酸化膜半導体電界効果トランジスタを導通する導通経路を示す図である。図３Ｂは本発明のハイブリッド駆動回路の絶縁ゲートバイポーラトランジスタと金属酸化膜半導体電界効果トランジスタを導通する遮断経路を示す図である。図４は本発明のハイブリッド駆動回路の第２実施例の回路のブロック図である。図５Ａは本発明のフォトカプラ駆動モジュールを有するハイブリッド駆動回路の第１実施例のブロック図である。図５Ｂは本発明のフォトカプラ駆動モジュールを有するハイブリッド駆動回路の第２実施例のブロック図である。図６は本発明のフォトカプラ駆動モジュールの回路のブロック図である。図７は本発明の勾配調整回路の回路図である。

以下に、図面に合わせて本発明の技術的内容及び詳細を説明する。

図１は本発明のハイブリッド駆動回路の第１実施例の回路のブロック図である。ハイブリッド駆動回路１００は、コントローラ２００から入力信号Ｓｉｎを受信し、入力信号Ｓｉｎにより並列に連結されている第１特徴トランジスタと第２特徴トランジスタを駆動する。説明しやすくするために、ここで、第１特徴トランジスタは絶縁ゲートバイポーラトランジスタ３００を例とし、第２特徴トランジスタは金属酸化膜半導体電界効果トランジスタ４００を例とするが、それに限定されず、例えば、第２特徴トランジスタはシリコンカーバイド金属酸化物半導体電界効果トランジスタ（ＳｉＣ－ＭＯＳＦＥＴ）又は窒化ガリウム（Ｇａｌｌｉｕｍｎｉｔｒｉｄｅ）などの特徴の異なるパワー半導体素子であってもよい。ハイブリッド駆動回路１００は、絶縁ゲートバイポーラトランジスタ３００に連結されている第１分岐回路１０と、金属酸化膜半導体電界効果トランジスタ４００に連結されている第２分岐回路２０と、を含む。第１分岐回路１０は、直列に連結されている第１ダイオードＤ１と第１抵抗Ｒ１、直列に連結されている第２ダイオードＤ２と第２抵抗Ｒ２を含み、第１ダイオードＤ１の陽極と第２ダイオードＤ２の陰極は入力信号Ｓｉｎに連結され、第１抵抗Ｒ１と第２抵抗Ｒ２は絶縁ゲートバイポーラトランジスタ３００に連結され、第１ダイオードＤ１と第２ダイオードＤ２は電流の導通方向が異なるように設置され、ここで方向はトランジスタに流入又は流出する方向を示す。

第２分岐回路２０は、直列に連結されている第３ダイオードＤ３と第３抵抗Ｒ３、及び放電回路２０２を含む。放電回路２０２は第３ダイオードＤ３、第３抵抗Ｒ３及び入力信号Ｓｉｎに連結され、第４抵抗Ｒ４、第１コンデンサＣ１、第５抵抗Ｒ５及び第４ダイオードＤ４を含む。第４抵抗Ｒ４の一端は第３ダイオードＤ３と第３抵抗Ｒ３の間に連結され、第４抵抗Ｒ４の他端は第１コンデンサＣ１の一端に連結され、第１コンデンサＣ１の他端は接地点に連結されている。第５抵抗Ｒ５の一端は第４抵抗Ｒ４と第１コンデンサＣ１の間に連結され、第５抵抗Ｒ５の他端は第４ダイオードＤ４の陽極に連結されている。第３ダイオードＤ３の陽極と第４ダイオードＤ４の陰極は入力信号Ｓｉｎに連結され、第３抵抗Ｒ３は金属酸化膜半導体電界効果トランジスタ４００に連結されており、同様に、第３ダイオードＤ３と第４ダイオードＤ４は電流の導通方向が異なるように設置されている。

具体的に、第１ダイオードＤ１と第１抵抗Ｒ１は第１導通経路を構成し、第１導通経路は入力信号Ｓｉｎの立ち上がりエッジにより絶縁ゲートバイポーラトランジスタ３００を導通する。第２ダイオードＤ２と第２抵抗Ｒ２は第１遮断経路を構成し、第１遮断経路は入力信号Ｓｉｎの立ち下がりエッジにより絶縁ゲートバイポーラトランジスタ３００を遮断する。第３ダイオードＤ３と第１抵抗Ｒ３は第２導通経路を構成し、第２導通経路は入力信号Ｓｉｎの立ち上がりエッジにより絶縁ゲートバイポーラトランジスタ４００を導通する。第３抵抗Ｒ３、第４抵抗Ｒ４、第５抵抗Ｒ５及び第４ダイオードＤ４は第２遮断経路を構成し、第２導通経路は入力信号Ｓｉｎの立ち下がりエッジにより絶縁ゲートバイポーラトランジスタ４００を遮断する。

図２Ａは本発明のハイブリッド駆動回路の絶縁ゲートバイポーラトランジスタと金属酸化膜半導体電界効果トランジスタを導通する波形を示す図であり、図２Ｂは本発明のハイブリッド駆動回路の絶縁ゲートバイポーラトランジスタと金属酸化膜半導体電界効果トランジスタを遮断する波形を示す図であり、図１に合わせて図２Ａ～図２Ｂを繰り返して参照する。絶縁ゲートバイポーラトランジスタ３００の導通損失は金属酸化膜半導体電界効果トランジスタ４００より低いが、スイッチング損失は金属酸化膜半導体電界効果トランジスタ４００より高く、そのため、入力信号Ｓｉｎの立ち上がりエッジにおいて、金属酸化膜半導体電界効果トランジスタ４００は絶縁ゲートバイポーラトランジスタ３００より速く導通可能であり、効果的にスイッチング損失を低減することができる。逆に、入力信号Ｓｉｎの立ち下がりエッジにおいて、金属酸化膜半導体電界効果トランジスタ４００は絶縁ゲートバイポーラトランジスタ３００より遅く遮断されることができ、同じく効果的にスイッチング損失を低減することができる。説明しやすくするために、本発明の一実施例において、金属酸化膜半導体電界効果トランジスタ４００の波形を点線で表示し、絶縁ゲートバイポーラトランジスタ３００の波形を実線で表示する。

具体的に、本発明のハイブリッド駆動回路１００は、如何に金属酸化膜半導体電界効果トランジスタ４００を効果的に事前に導通し遮断を遅延させて、金属酸化膜半導体電界効果トランジスタ４００を導通させるが、絶縁ゲートバイポーラトランジスタ３００が導通していない場合（図２Ａに示すように）、スイッチング損失の低い金属酸化膜半導体電界効果トランジスタ４００のみを電流が流れるようにすることにより、スイッチング損失を効果的に低減することを主要目的とする。強調すべきことは、図２Ｂに示すように、絶縁ゲートバイポーラトランジスタ３００を先に遮断する場合の操作も同じであるため、ここで繰り返した説明を省略する。図２Ａ～２Ｂに示すように、金属酸化膜半導体電界効果トランジスタ４００と絶縁ゲートバイポーラトランジスタ３００が全て導通された場合、絶縁ゲートバイポーラトランジスタ３００の導通インピーダンスが低いため、大部分の電流を絶縁ゲートバイポーラトランジスタ３００を流れるようにし、少ない一部の電流のみが金属酸化膜半導体電界効果トランジスタ４００を流れるため、効果的に導通損失を低減することができる。このため、ハイブリッド駆動回路１００は絶縁ゲートバイポーラトランジスタ３００と金属酸化膜半導体電界効果トランジスタ４００の導通と遮断時間を制御しなければならない。

図３Ａは本発明のハイブリッド駆動回路の絶縁ゲートバイポーラトランジスタと金属酸化膜半導体電界効果トランジスタを導通する導通経路を示す図であり、図１～図２Ｂに合わせて参照する。ハイブリッド駆動回路１００の第１導通経路Ｐｃ１は絶縁ゲートバイポーラトランジスタ３００を導通し、第２導通経路Ｐｃ２は金属酸化膜半導体電界効果トランジスタ４００を導通する。金属酸化膜半導体電界効果トランジスタ４００を導通する時点が絶縁ゲートバイポーラトランジスタ３００より速くなければならないため、第１抵抗Ｒ１の抵抗値は第３抵抗Ｒ３の抵抗値より大きく設計しなければならず（例えば、第１抵抗Ｒ１は７０オームであり、第３抵抗Ｒ３は４０オームであるがこれに限定されない）、よって第１抵抗Ｒ１と絶縁ゲートバイポーラトランジスタ３００における寄生容量により構成されたＲＣ回路の時定数を大きくし、充電時間を長くする（第３抵抗Ｒ３と金属酸化膜半導体電界効果トランジスタ４００における寄生容量（点線でコンデンサを表示）により構成されたＲＣ回路の時定数に比べて）。充電時間が異なるため、第１導通経路Ｐｃ１の絶縁ゲートバイポーラトランジスタ３００を導通することと第２導通経路Ｐｃ２の金属酸化膜半導体電界効果トランジスタ４００を導通することとの間に第１遅延時間が生成し、よって図２Ａに示すような導通順序を提供する。強調すべきことは、本発明の一実施例において、充電時間は第１抵抗Ｒ１又は第３抵抗Ｒ３の抵抗値を調整する以外に、絶縁ゲートバイポーラトランジスタ３００又は金属酸化膜半導体電界効果トランジスタ４００の寄生容量の静電容量を選定することにより調整することができる。

図３Ｂは本発明のハイブリッド駆動回路の絶縁ゲートバイポーラトランジスタと金属酸化膜半導体電界効果トランジスタを導通する遮断経路を示す図であり、図１～図２Ｂに合わせて参照する。ハイブリッド駆動回路１００の第１遮断経路Ｐｓ１は絶縁ゲートバイポーラトランジスタ３００を遮断し、第２遮断経路Ｐｓ２は金属酸化膜半導体電界効果トランジスタ４００を遮断する。金属酸化膜半導体電界効果トランジスタ４００を遮断する時点が絶縁ゲートバイポーラトランジスタ３００より遅くなければならないため、第３抵抗Ｒ３、第４抵抗Ｒ４及び第５抵抗Ｒ５の合計抵抗値を第２抵抗Ｒ２の抵抗値（例えば、第３抵抗Ｒ３は４０オームであり、第４抵抗Ｒ４は４０オームであり、第５抵抗Ｒ５は５０オームであり、第２抵抗Ｒ２は５０オームであるがこれに限定されない）より大きく設計しなければならず、よって絶縁ゲートバイポーラトランジスタ３００を遮断する場合、単一の抵抗値の小さい第２抵抗Ｒ２のみにより放電させ、放電時間が短い。しかしながら、金属酸化膜半導体電界効果トランジスタ４００を遮断する場合、第３抵抗Ｒ３、第４抵抗Ｒ４、第５抵抗Ｒ５と第１コンデンサＣ１により構成されたＲＣ回路の時定数が大きいため、放電時間が長い（第２抵抗Ｒ２と絶縁ゲートバイポーラトランジスタ３００の時定数に比べて）。放電時間が異なるため、第１遮断経路Ｐｓ１の絶縁ゲートバイポーラトランジスタ３００を遮断することと第２遮断経路Ｐｓ２の金属酸化膜半導体電界効果トランジスタ４００を遮断することとの間に第２遅延時間が生成し、よって図２Ｂに示す遮断順序を提供する。強調すべきことは、本発明の一実施例において、放電時間は第２抵抗Ｒ２又は第３抵抗Ｒ３、第４抵抗Ｒ４又は第５抵抗Ｒ５の抵抗値を調整する以外に、絶縁ゲートバイポーラトランジスタ３００、金属酸化膜半導体電界効果トランジスタ４００の寄生容量（点線で表示されたコンデンサ）又は第１コンデンサＣ１の静電容量を選定することにより調整することもできる。

図４は本発明のハイブリッド駆動回路の第２実施例の回路のブロック図であり、図１～図３Ｂに合わせて参照する。ハイブリッド駆動回路１００’は、絶縁ゲートバイポーラトランジスタ３００に連結されている第１分岐回路１０’と、金属酸化膜半導体電界効果トランジスタ４００に連結されている第２分岐回路２０’と、を含む。第１分岐回路１０’は第５ダイオードＤ５、第６抵抗Ｒ６及び第２コンデンサＣ２を含み、第５ダイオードＤ５の陰極は入力信号Ｓｉｎに連結され、第５ダイオードＤ５の陽極は絶縁ゲートバイポーラトランジスタ３００に連結されている。第６抵抗Ｒ６は第５ダイオードＤ５に並列に連結され、第２コンデンサＣ２の一端は第５ダイオードＤ５、第６抵抗Ｒ６及び絶縁ゲートバイポーラトランジスタ３００に連結され、第２コンデンサＣ２の他端は接地点に連結されている。第２分岐回路２０’は、第６ダイオードＤ６、第７抵抗Ｒ７及び第３コンデンサＣ３を含み、第６ダイオードＤ６の陽極は入力信号Ｓｉｎに連結され、第６ダイオードＤ６の陰極は金属酸化膜半導体電界効果トランジスタ４００に連結され、第５ダイオードＤ５と第６ダイオードＤ６は電流の導通方向が異なるように設置されている。第７抵抗Ｒ７は第６ダイオードＤ６に並列に連結され、第３コンデンサＣ３の一端は第６ダイオードＤ６、第７抵抗Ｒ７及び金属酸化膜半導体電界効果トランジスタ４００に並列に連結され、第３コンデンサＣ３の他端は接地点に連結されている。

具体的に、第６抵抗Ｒ６は第１導通経路であり、第５ダイオードＤ５は第１遮断経路である。第６ダイオードＤ６は第２導通経路であり、第７抵抗Ｒ７は第２遮断経路である。絶縁ゲートバイポーラトランジスタ３００と金属酸化膜半導体電界効果トランジスタ４００が導通される場合、第６抵抗Ｒ６と第２コンデンサＣ２はＲＣ回路を構成し、入力信号Ｓｉｎの立ち上がりエッジは直接第３コンデンサＣ３を充電する。従って、第６抵抗Ｒ６と第２コンデンサＣ２を構成するＲＣ回路の充電時間は第３コンデンサＣ３の充電時間より長い。充電時間が異なるため、第１導通経路の絶縁ゲートバイポーラトランジスタ３００を導通することと第２導通経路Ｐｃ２の金属酸化膜半導体電界効果トランジスタ４００を導通することとの間に第１遅延時間が生成し、よって図２Ａに示すような導通順序を提供する。強調すべきことは、本発明の一実施例において、充電時間は抵抗値を調整する以外に、静電容量を調整することもできる。

絶縁ゲートバイポーラトランジスタ３００と金属酸化膜半導体電界効果トランジスタ４００が遮断される場合、第７抵抗Ｒ７と第３コンデンサＣ３はＲＣ回路を構成し、第２コンデンサＣ２は直接放電する。従って、第７抵抗Ｒ７と第３コンデンサＣ３により構成されたＲＣ回路の充電時間は第２コンデンサＣ２の充電時間より長い。充電時間が異なるため、第１遮断経路の絶縁ゲートバイポーラトランジスタ３００を遮断することと第２遮断経路の金属酸化膜半導体電界効果トランジスタ４００を遮断することとの間に第２遅延時間が生成し、よって図２Ｂに示すような遮断順序を提供する。強調すべきことは、本発明の一実施例において、充電時間は抵抗値を調整する以外に、静電容量を調整することもできる。

図５Ａは本発明のフォトカプラ駆動モジュールを有するハイブリッド駆動回路の第１実施例のブロック図であり、図１～図４に合わせて参照する。駆動回路を隔離しなければならない場合、隔離素子を使用し、該隔離素子は、フォトカプラ式、コンデンサ式又は磁気結合式などの素子を含んでもよい。説明しやすくするために、以下にフォトカプラタイプを例とし、ハイブリッド駆動回路１００はフォトカプラ駆動モジュール３０を含み、フォトカプラ駆動モジュール３０は第１分岐回路１０、第２分岐回路２０、絶縁ゲートバイポーラトランジスタ３００と金属酸化膜半導体電界効果トランジスタ４００の間に連結され、フォトカプラ駆動モジュール３０は第１フォトカプラ駆動回路３０２と第２フォトカプラ駆動回路３０４を含む。第１フォトカプラ駆動回路３０２は、第１フォトカプラドライバ３０２－１と第１勾配調整回路３０２－２を含み、第１フォトカプラドライバ３０２－１は第１分岐回路１０に連結され、第１勾配調整回路３０２－２は第１フォトカプラドライバ３０２－１と絶縁ゲートバイポーラトランジスタ３００に連結されている。第２フォトカプラ駆動回路３０４は第２フォトカプラドライバ３０４－１と第２勾配調整回路３０４－２を含み、第２フォトカプラドライバ３０４－１は第２分岐回路２０に連結され、第２勾配調整回路３０４－２は第１フォトカプラドライバ３０４－１と金属酸化膜半導体電界効果トランジスタ４００に連結されている。

具体的に、第１フォトカプラ駆動回路３０２は、第１分岐回路１０により提供される信号により第１駆動信号を絶縁ゲートバイポーラトランジスタ３００に提供し、第２フォトカプラ駆動回路３０４は、第２分岐回路２０により提供される信号により第２駆動信号を金属酸化膜半導体電界効果トランジスタ４００に提供する。第１フォトカプラドライバ３０２－１と第２フォトカプラドライバ３０４－１は立ち上がりエッジがトリガーポイントに上がって高レベル信号にトリガーされ、立ち下がりエッジがトリガーポイントに下がって低レベル信号にトリガーされる特徴を有するため、図２Ａと図２Ｂにおいて、勾配を有する波形は第１フォトカプラドライバ３０２－１と第２フォトカプラドライバ３０４－１を経過した後、Ａポイントで得られた第１駆動信号又は第２駆動信号が方形波に近い波形（Ｉ）になり、このように、絶縁ゲートバイポーラトランジスタ３００と金属酸化膜半導体電界効果トランジスタ４００の遅延時間を制御することができ、導通と遮断過程の持続時間が長すぎて過大な損耗が発することがない。しかしながら、方形波に近い波形（Ｉ）は急勾配の立ち上がりエッジと立下りエッジを有するため、高い電磁干渉（ＥＭＩ）を生成し、従って、Ｂポイントで得られた第１駆動信号又は第２駆動信号が台形波の波形（ＩＩ）になるように、第１勾配調整回路３０２－２と第２勾配調整回路３０４－２を利用して波形（Ｉ）の立ち上がりエッジと立下りエッジの勾配を少し緩やかに調整することができる。ここで、図５Ａに示すように、第１勾配調整回路３０２－２と第２勾配調整回路３０４－２は勾配調整抵抗ＲＳ１、ＲＳ２であってもよく、抵抗を利用して抵抗値の特徴を提供し、急勾配の立ち上がりエッジと立下りエッジを有する波形（Ｉ）を緩やかに立ち上がる立ち上がりエッジと緩やかに立ち下がる立下りエッジを有する波形（ＩＩ）に調整する。

図５Ｂは本発明のフォトカプラ駆動モジュールを有するハイブリッド駆動回路の第２実施例のブロック図であり、図１～図５Ａに合わせて参照する。本実施例と図５Ａの第１実施例との区別は、フォトカプラ駆動モジュール３０’が入力信号Ｓｉｎ、第１分岐回路１０、第２分岐回路２０に連結されることである。入力信号Ｓｉｎは第１フォトカプラドライバ３０２－１と第２フォトカプラドライバ３０４－１を経過した後、入力信号Ｓｉｎが同じであるため、Ａポイントで得られた信号はほぼ同じであり、また、それぞれ第１分岐回路１０、第２分岐回路２０を経過して遅延効果を達成する。具体的に、図５Ａと図５Ｂのフォトカプラ駆動モジュール３０の設置位置の区別は、第１フォトカプラドライバ３０２－１と第２フォトカプラドライバ３０４－１の導通又は遮断のスイッチング時間が速いため、フォトカプラ駆動モジュール３０が図５Ａの位置に設置される場合、遅延時間を生成しスイッチングの過程を長くさせないことができ、このように、必要のない損耗を減少させることができることである。従って、フォトカプラ駆動モジュール３０は図５Ａの位置に設置されることが好ましく、回路全体の損耗を降下することができる。

図６は本発明のフォトカプラ駆動モジュールの回路のブロック図であり、図１～図５Ｂに合わせて参照する。第１フォトカプラドライバ３０２－１と第２フォトカプラドライバ３０４－１はフォトカプラユニット３０６と駆動ユニット３０８を含む。図５Ａの回路構造と接続関係を例とし、フォトカプラユニット３０６が立ち上がりエッジに沿って第１トリガーポイントに上がる場合、高レベル信号を提供し、立下りエッジに沿って第２トリガーポイントに下がる場合、低レベル信号を提供する。具体的に、フォトカプラユニット３０６の出力はスイッチング速度が速い特徴を有するため、立ち上がりエッジの電圧値がトリガーポイントの電圧値に徐々に上昇された場合、フォトカプラユニット３０６は迅速にスイッチングされて導通される（立ち下がりエッジも同じである）。従って、フォトカプラユニット３０６は緩やかに立ち上がり又は緩やかに立ち下がる波形を急勾配の立ち上がり又は立ち下がりを有する波形に調整することができる。しかしながら、フォトカプラユニット３０６は立ち上がりエッジ又は立下りエッジがトリガーポイントに達しなければ、導通にスイッチングされ又は遮断にスイッチングされない。従って、フォトカプラユニット３０６は、同時に、入力波形と出力波形を少し遅延させる。

ここで、ＶＣＣは駆動電圧であり、ＶＥＥは参照対地電圧である。フォトカプラユニット３０６により提供される高レベル信号は絶縁ゲートバイポーラトランジスタ３００又は金属酸化膜半導体電界効果トランジスタ４００を駆動できる充分な駆動電圧ＶＣＣを有していないため、駆動ユニット３０８を利用して駆動電圧ＶＣＣを提供することにより絶縁ゲートバイポーラトランジスタ３００又は金属酸化膜半導体電界効果トランジスタ４００を駆動しなければならない。フォトカプラユニット３０６により提供される信号が高レベル信号である場合、駆動ユニット３０８は、絶縁ゲートバイポーラトランジスタ３００又は金属酸化膜半導体電界効果トランジスタ４００を導通するために、高レベル信号により駆動電圧ＶＣＣを提供する。その後、フォトカプラユニット３０６により提供される信号が低レベル信号である場合、駆動ユニット３０８は、絶縁ゲートバイポーラトランジスタ３００又は金属酸化膜半導体電界効果トランジスタ４００を遮断するために、低レベル信号により駆動電圧ＶＣＣを提供しない。強調すべきことは、本発明の一実施例において、第１フォトカプラドライバ３０２－１と第２フォトカプラドライバ３０４－１は、ヒューレットパッカード製のフォトカプラドライバＨＣＰＬ－３１２０を例とするがこれに限定されない。言い換えれば、第１フォトカプラドライバ３０２－１と第２フォトカプラドライバ３０４－１はいずれも効果の同様なフォトカプラドライバ又はその他の隔離型ドライバを利用して替代することができる。

図７は本発明の勾配調整回路の回路図であり、図１～図６に合わせて参照する。図５Ａに示す第１勾配調整回路３０２－２、第２勾配調整回路３０４－２は勾配調整抵抗ＲＳ１、ＲＳ２であり、同時に波形（Ｉ）の立ち上がりエッジと立下りエッジの勾配を調整することができる。その回路の構造が簡単であるが、立ち上がりエッジの勾配と立下りエッジの勾配をそれぞれ且つ単独に調整することができない。しかし、図７の実施例における勾配調整回路３０２－２’、３０４－２’は立ち上がりエッジの勾配と立下りエッジの勾配をそれぞれ且つ単独に調整することができる。具体的に、第１勾配調整回路３０２－２’、第２勾配調整回路３０４－２’は第８抵抗Ｒ８、第７ダイオードＤ７及び第９抵抗Ｒ９を含む。第７ダイオードＤ７の陰極は第８抵抗Ｒ８に直列に連結され、第９抵抗Ｒ９は第８抵抗Ｒ８と第７ダイオードＤ７に並列に連結され、第９抵抗Ｒ９は第７ダイオードＤ７の陽極に連結されている。第１駆動信号又は第２駆動信号の立ち上がりエッジの経路は、第９抵抗Ｒ９を流れ、第１駆動信号又は第２駆動信号の立下りエッジの経路は、第８抵抗Ｒ８と第７ダイオードＤ７を流れる。第１駆動信号又は第２駆動信号が立ち上がりエッジにおいて、第９抵抗Ｒ９は第１立ち上がりエッジ又は第２立ち上がりエッジの勾配を緩やかに調整し、第１駆動信号又は第２駆動信号が立ち下がりエッジにおいて、第８抵抗Ｒ８は第１立下りエッジ又は第２立下りエッジの勾配を緩やかに調整する。

さらに、第９抵抗Ｒ９と第８抵抗Ｒ８は立ち上がりエッジの勾配と立下りエッジの勾配をそれぞれ且つ単独に調整することができるため、設計者はスイッチング損失と電磁干渉の二重要素を考慮して、適切な立ち上がりエッジの勾配と立ち下がりエッジの勾配を選定することができる。即ち、第９抵抗Ｒ９と第８抵抗Ｒ８の抵抗値は最適化設計により異ならせることができる。

ところが、上記は本発明の好ましい具体的な実施例の詳細な説明及び図面に過ぎず、本発明の特徴は上記に限定されず、本発明を限定するものではない。本発明のすべての範囲は上記特許請求の範囲に準ずるべきであり、本発明の特許請求の範囲の精神とその類似する変化に適する実施例であれば、いずれも本発明の範囲内に含まれるべきであり、当業者であれば、本発明の範囲内で、容易に想到できる変化又は修飾はいずれも本案の特許請求の範囲に含まれる。

１００、１００’ ハイブリッド駆動回路
１０、１０’ 第１分岐回路
Ｐｃ１第１導通経路
Ｐｓ１第１遮断経路
２０、２０’ 第２分岐回路
Ｐｃ２第２導通経路
Ｐｓ２第２遮断経路
２０２放電回路
３０、３０’ フォトカプラ駆動モジュール
３０２第１フォトカプラ駆動回路
３０２－１第１フォトカプラドライバ
３０２－２、３０２－２’ 第１勾配調整回路
３０４第２フォトカプラ駆動回路
３０４－１第２フォトカプラドライバ
３０４－２、３０４－２’ 第２勾配調整回路
３０６フォトカプラユニット
３０８駆動ユニット
２００コントローラ
３００絶縁ゲートバイポーラトランジスタ
４００金属酸化膜半導体電界効果トランジスタ
Ｒ１～Ｒ９第１抵抗～第９抵抗
ＲＳ１、ＲＳ２勾配調整抵抗
Ｄ１～Ｄ７第１ダイオード～第７ダイオード
Ｃ１～Ｃ３第１コンデンサ～第３コンデンサ
Ｓｉｎ入力信号
ＶＣＣ駆動電圧
ＶＥＥ参照対地電圧
（Ｉ）～（ＩＩ）波形

Claims

入力信号により並列に連結されている第１特徴トランジスタと第２特徴トランジスタを駆動するハイブリッド駆動回路であって、
前記入力信号の立ち上がりエッジにより前記第１特徴トランジスタを導通する第１導通経路と、前記入力信号の立ち下がりエッジにより前記第１特徴トランジスタを遮断する第１遮断経路と、を含む第１分岐回路と、
前記立ち上がりエッジにより前記第２特徴トランジスタを導通する第２導通経路と、前記立ち下がりエッジにより前記第２特徴トランジスタを遮断する第２遮断経路と、を含む第２分岐回路と、を含み、
前記第１特徴トランジスタと前記第２特徴トランジスタとは、導通損失とスイッチング損失が互いに異なり、
前記第１分岐回路は、直列に連結された第１ダイオードと第１抵抗、直列に連結された第２ダイオードと第２抵抗を含み、
前記第１ダイオードと前記第２ダイオードとは、電流の導通方向が異なるように設置され、
前記第１ダイオードと前記第１抵抗は、前記第１導通経路を構成し、
前記第２ダイオードと前記第２抵抗は、前記第１遮断経路を構成し、
前記第２分岐回路は、直列に連結された第３ダイオードと第３抵抗、及び放電回路を含み、
前記放電回路は、前記第３ダイオードと前記第３抵抗に連結されている第４抵抗と、前記第４抵抗に連結されている第１コンデンサと、前記第４抵抗と前記第１コンデンサに連結されている第５抵抗と、前記第５抵抗に連結されている第４ダイオードと、を含み、
前記第３ダイオードと前記第４ダイオードとは、電流の導通方向が異なるように設置され、
前記第３ダイオードと前記第３抵抗は、第２導通経路を構成し、
前記第３抵抗、前記第４抵抗、前記第５抵抗及び前記第４ダイオードは、前記第２遮断経路を構成し、
前記第１導通経路と第２導通経路は、第１特徴トランジスタの導通を遅延させる第１遅延時間を生成し、
前記第１遮断経路と前記第２遮断経路は、第２特徴トランジスタの遮断を遅延させる第２遅延時間を生成する、
ことを特徴とするハイブリッド駆動回路。
前記第１抵抗の抵抗値は、前記第３抵抗の抵抗値より大きく、前記第１抵抗により提供される充電時間を前記第３抵抗より長くすることにより、第１遅延時間を生成する、
ことを特徴とする請求項１に記載のハイブリッド駆動回路。
前記第３抵抗、前記第４抵抗及び前記第５抵抗の合計抵抗値は、前記第２抵抗の抵抗値より大きく、前記第３抵抗、前記第４抵抗、前記第５抵抗と前記第１コンデンサにより提供される放電時間を前記第２抵抗より長くすることにより、第２遅延時間を生成する、
ことを特徴とする請求項１に記載のハイブリッド駆動回路。
前記第１特徴トランジスタは、絶縁ゲートバイポーラトランジスタであり、
前記第２特徴トランジスタは、金属酸化膜半導体電界効果トランジスタである、
ことを特徴とする請求項１に記載のハイブリッド駆動回路。
フォトカプラ駆動モジュールを含み、
前記フォトカプラ駆動モジュールは、
前記第１分岐回路に連結されている第１フォトカプラドライバと、前記第１フォトカプラドライバと前記第１特徴トランジスタに連結されている第１勾配調整回路と、を含む第１フォトカプラ駆動回路と、
前記第２分岐回路に連結されている第２フォトカプラドライバと、前記第２フォトカプラドライバと前記第２特徴トランジスタに連結されている第２勾配調整回路と、を含む第２フォトカプラ駆動回路と、を含み、
前記第１フォトカプラドライバは、前記入力信号により第１駆動信号を提供し、
前記第１勾配調整回路は、前記第１駆動信号の第１立ち上がりエッジと第１立ち下がりエッジの勾配を緩やかに調整し、
前記第２フォトカプラドライバは、入力信号により第２駆動信号を提供し、
前記第２勾配調整回路は、前記第２駆動信号の第２立ち上がりエッジと第２立ち下がりエッジの勾配を緩やかに調整する、
ことを特徴とする請求項１に記載のハイブリッド駆動回路。
前記第１フォトカプラドライバと前記第２フォトカプラドライバは、それぞれ、フォトカプラユニットと、フォトカプラユニットに連結されている駆動ユニットと、を含み、
前記フォトカプラユニットは、立ち上がりエッジにより第１トリガーポイントに上がって高レベル信号を提供し、立ち下がりエッジにより第２トリガーポイントに下がって低レベル信号を提供し、
前記駆動ユニットは、前記第１特徴トランジスタ又は第２特徴トランジスタを導通するために、前記高レベル信号により駆動電圧を提供し、前記第１特徴トランジスタ又は第２特徴トランジスタを遮断するために、前記低レベル信号により前記駆動電圧を提供しない、
ことを特徴とする請求項５に記載のハイブリッド駆動回路。
前記第１勾配調整回路と前記第２勾配調整回路は、それぞれ、第８抵抗と、前記第８抵抗に直列に連結されている第７ダイオードと、前記第８抵抗と前記第７ダイオードに並列に連結されている第９抵抗と、を含む、
ことを特徴とする請求項５に記載のハイブリッド駆動回路。
フォトカプラ駆動モジュールを含み、
前記フォトカプラ駆動モジュールは、前記入力信号に連結されている第１フォトカプラ駆動回路と、前記入力信号に連結されている第２フォトカプラ駆動回路と、を含み、
第１フォトカプラドライバの出力は、前記第１分岐回路に連結され、
第２フォトカプラドライバの出力は、前記第２分岐回路に連結される、
ことを特徴とする請求項１に記載のハイブリッド駆動回路。
入力信号により並列に連結されている第１特徴トランジスタと第２特徴トランジスタを駆動するハイブリッド駆動回路であって、
前記入力信号の立ち上がりエッジにより前記第１特徴トランジスタを導通する第１導通経路と、前記入力信号の立ち下がりエッジにより前記第１特徴トランジスタを遮断する第１遮断経路と、を含む第１分岐回路と、
前記立ち上がりエッジにより前記第２特徴トランジスタを導通する第２導通経路と、前記立ち下がりエッジにより前記第２特徴トランジスタを遮断する第２遮断経路と、を含む第２分岐回路と、を含み、
前記第１特徴トランジスタと前記第２特徴トランジスタとは、導通損失とスイッチング損失が互いに異なり、
前記第１導通経路と第２導通経路は、第１特徴トランジスタの導通を遅延させる第１遅延時間を生成し、
前記第１遮断経路と前記第２遮断経路は、第２特徴トランジスタの遮断を遅延させる第２遅延時間を生成し、
前記第１分岐回路は、第５ダイオードと、前記第５ダイオードに並列に連結されている第６抵抗と、前記第５ダイオードと第６抵抗に連結されている第２コンデンサと、を含み、
前記第２分岐回路は、前記第５ダイオードと電流の導通方向が異なるように設置されている第６ダイオードと、前記第６ダイオードに並列に連結されている第７抵抗と、前記第
６ダイオードと第７抵抗に並列に連結されている第３コンデンサと、を含み、
前記第６抵抗は、前記第１導通経路であり、
前記第５ダイオードは、前記第１遮断経路であり、
前記第６ダイオードは、前記第２導通経路であり、
前記第７抵抗は、前記第２遮断経路である、
ことを特徴とするハイブリッド駆動回路。
前記第６抵抗と前記第２コンデンサにより提供される充電時間を前記第３コンデンサより長くすることにより、前記第１遅延時間を生成し、
前記第７抵抗と前記第３コンデンサにより提供される放電時間を前記第２コンデンサより長くすることにより、前記第２遅延時間を生成する、
ことを特徴とする請求項９に記載のハイブリッド駆動回路。
前記第１特徴トランジスタは、絶縁ゲートバイポーラトランジスタであり、
前記第２特徴トランジスタは、金属酸化膜半導体電界効果トランジスタである、
ことを特徴とする請求項９に記載のハイブリッド駆動回路。
フォトカプラ駆動モジュールを含み、
前記フォトカプラ駆動モジュールは、
前記第１分岐回路に連結されている第１フォトカプラドライバと、前記第１フォトカプラドライバと前記第１特徴トランジスタに連結されている第１勾配調整回路と、を含む第１フォトカプラ駆動回路と、
前記第２分岐回路に連結されている第２フォトカプラドライバと、前記第２フォトカプラドライバと前記第２特徴トランジスタに連結されている第２勾配調整回路と、を含む第２フォトカプラ駆動回路と、を含み、
前記第１フォトカプラドライバは、前記入力信号により第１駆動信号を提供し、
前記第１勾配調整回路は、前記第１駆動信号の第１立ち上がりエッジと第１立ち下がりエッジの勾配を緩やかに調整し、
前記第２フォトカプラドライバは、入力信号により第２駆動信号を提供し、
前記第２勾配調整回路は、前記第２駆動信号の第２立ち上がりエッジと第２立ち下がりエッジの勾配を緩やかに調整する、
ことを特徴とする請求項９に記載のハイブリッド駆動回路。
前記第１フォトカプラドライバと前記第２フォトカプラドライバは、それぞれ、フォトカプラユニットと、フォトカプラユニットに連結されている駆動ユニットと、を含み、
前記フォトカプラユニットは、立ち上がりエッジにより第１トリガーポイントに上がって高レベル信号を提供し、立ち下がりエッジにより第２トリガーポイントに下がって低レベル信号を提供し、
前記駆動ユニットは、前記第１特徴トランジスタ又は第２特徴トランジスタを導通するために、前記高レベル信号により駆動電圧を提供し、前記第１特徴トランジスタ又は第２特徴トランジスタを遮断するために、前記低レベル信号により前記駆動電圧を提供しない、
ことを特徴とする請求項１２に記載のハイブリッド駆動回路。
前記第１勾配調整回路と前記第２勾配調整回路は、それぞれ、第８抵抗と、前記第８抵抗に直列に連結されている第７ダイオードと、前記第８抵抗と前記第７ダイオードに並列に連結されている第９抵抗と、を含む、
ことを特徴とする請求項１２に記載のハイブリッド駆動回路。
フォトカプラ駆動モジュールを含み、
前記フォトカプラ駆動モジュールは、前記入力信号に連結されている第１フォトカプラ駆動回路と、前記入力信号に連結されている第２フォトカプラ駆動回路と、を含み、
第１フォトカプラドライバの出力は、前記第１分岐回路に連結され、
第２フォトカプラドライバの出力は、前記第２分岐回路に連結される、
ことを特徴とする請求項９に記載のハイブリッド駆動回路。