Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7013070B2 - シリコン基板上のErAINバッファ上に成長したIII-N材料 - Google Patents
[go: Go Back, main page]

JP7013070B2 - シリコン基板上のErAINバッファ上に成長したIII-N材料 - Google Patents

シリコン基板上のErAINバッファ上に成長したIII-N材料 Download PDF

Info

Publication number
JP7013070B2
JP7013070B2 JP2016560978A JP2016560978A JP7013070B2 JP 7013070 B2 JP7013070 B2 JP 7013070B2 JP 2016560978 A JP2016560978 A JP 2016560978A JP 2016560978 A JP2016560978 A JP 2016560978A JP 7013070 B2 JP7013070 B2 JP 7013070B2
Authority
JP
Japan
Prior art keywords
single crystal
buffer
substrate
iii
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016560978A
Other languages
English (en)
Other versions
JP2017515775A (ja
Inventor
ダルギス,リティス
クラーク,アンドリュー
ファム,ナム
アルクン,エルデム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Translucent Inc
Original Assignee
Translucent Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Translucent Inc filed Critical Translucent Inc
Publication of JP2017515775A publication Critical patent/JP2017515775A/ja
Application granted granted Critical
Publication of JP7013070B2 publication Critical patent/JP7013070B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242Structure
    • H10P14/3244Layer structure
    • H10P14/3254Graded layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901Materials
    • H10P14/2902Materials being Group IVA materials
    • H10P14/2905Silicon, silicon germanium or germanium
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901Materials
    • H10P14/2921Materials being crystalline insulating materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926Crystal orientations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202Materials thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202Materials thereof
    • H10P14/3214Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216Nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34Deposited materials, e.g. layers
    • H10P14/3402Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416Nitrides

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Description

本発明は、一般にシリコン基板上のIII-N材料の成長に関し、特にIII-N層に結晶格子整合するErAlNバッファの形成に関するものである。
半導体産業において、シリコンとGaNとの間の大きな結晶格子不整合(16.9%)および熱不整合(53%)が主な理由で、シリコン基板上にIII族-N材料(例えばGaN)を成長させることが困難であることが知られている。したがって、なんらかの種類の一層または複数層のバッファ層が通常、シリコン基板の上に形成され、III-N材料はバッファ層の上に成長する。通常、先行技術のバッファ層は、複雑であり作製するのが高価であるか、または結晶格子不整合からくるGaNの歪を減少させるのに適切とは言えなかった。
従来技術において、いくつかの試みが、シリコンまたは他の基板上にIII-V材料を含むさまざまなデバイスを成長させるためになされている。非特許文献1は、シリコン(111)基板上のSAW(弾性表面波)デバイスについて述べている。非特許文献2は、約310ナノメートルのUV光を増加型放射するためのシリコン基板(100)上のGdxAl1-xNの成長について述べている。特許文献1において、Birkhamは、GaN、AlNまたはZnOの任意のバッファを含む素子について述べている。基板がIII-V材料が直接成長することができる「適切な基板」である場合、バッファを除去できると記載されている(実施例は挙げられていない)。バッファ上に堆積される真性のGaNの絶縁体層は、絶縁特性を改善するために、希土類元素がドーピングされる。非特許文献3は、エルビウム添加非晶質AlNの陰極ルミネセンスについて述べている。
米国特許出願公開第2010/0308375号明細書
Shenkらによる"Grouth of Atomically smooth AlN films with a 5:4 Coincidence Interface"Materials Science and Engineering B59 (1999) 84-87 Chenらによる"Grouth and Optical Properties of Gadolinium Aluminum Nitride Thin Films"Phys. Status Solidi C9, No. 3-4, 1040-1042 (2012) Guruvmuruganらによる"Visible Cathodoluminescence of Er-doped Amorphous AlN Thin Films" Appl. Phys. Lett. 74, 3008 (1999)
これらの書類および刊行物の全てにおいて、光学用途を除けば希土類が、成長促進のために用いられるとは記載されていない。さらに、特許文献3の中では、材料が非晶質なので結晶格子の一致は可能でないかまたは要求されない。
従って、前述した先行技術および特許文献に固有の、そしてさらに他の欠点を克服することは、非常に有益である。
簡潔に言えば、本発明の所望の目的および態様は、単結晶シリコンまたは単結晶サファイヤのいずれか1つを含む基板上のバッファの上に成長するIII-N材料において実現される。前記バッファは、基板上でエピタキシャルに成長したErxAl1-xNまたは(RE1yRE21-y)xAl1-xNのいずれか1つを含む単結晶合金である。例えば、前記RE1および/またはRE2として、格子定数と一致させるためにLu、Yb、Gdなどのような希土類金属を用いることができる。単結晶III-N材料の層がバッファの表面にエピタキシャルに成長し、前記単結晶合金は結晶格子が単結晶III-N材料の層にほぼ一致した格子定数を有する。III-N材料がGaNである場合、当該合金のための前記式のxは基板に隣接した位置で1より小さい値から単結晶GaNの層に隣接した位置で0.249に等しいかそれ以上の値までの範囲をとる。
本発明の所望の目的および態様は、シリコンまたはサファイヤのいずれか1つを含む単結晶基板を提供するステップを含む、基板上のバッファの上にIII-N材料を成長させる好ましい方法に従って、更に達成される。この方法は基板上に単結晶バッファをエピタキシャルに成長させることを更に含む。前記単結晶バッファは、ErxAl1-xNまたは(RE1yRE21-y)xAl1-xNのいずれか1つを含む。この方法はさらに、バッファの表面上に単結晶III-N材料の層をエピタキシャルに成長させることを含む。前記単結晶合金のxの値は、単結晶III-N材料の層との界面で結晶格子が単結晶III-N材料の層と実質的に格子整合する格子定数を提供するように調整される。
本発明の前述のおよび更なる、ならびにより特定の目的および利点は、図面を参照した以下の本発明の好ましい実施例についての詳細な説明から当業者にとって明らかになる。
本発明に関して、III-N材料をシリコン基板上に成長させる方法を例示する簡略レイヤー図である。 本発明に関連する、GaNとさまざまな材料との間の結晶格子定数および不整合を例示する図表である。 本発明に関連するさまざまな材料のためのXRDデータを示すグラフである。 図1のシリコン基板上にIII-N材料を成長させる方法を例示する。 図1のシリコン基板上にIII-N材料を成長させる他の方法を例示する。
図1の簡略レイヤー図は、本発明による、シリコン基板10上にIII-N材料、好適な実施形態ではGaN、を成長させる処理におけるいくつかのステップを例示している。基板10は一般半導体工業において用いられている周知の単結晶ウェーハまたはその部分であるかまたはあってもよいことが理解されよう。また、「基板」という用語は、単に支持物を指し、他の材料(例えば酸化物等)のベース層に配置されたシリコン含有材料の層であってもよい。単結晶基板は、いかなる特定の結晶学的方位にも制限されないが、(111)シリコンであってもよく、またはシリコン(11n) (n>0)の定義の中で従来技術において使われるnであれば、他のいかなる方向または変化を含む、と理解されよう。しかしながら、この明細書の全体にわたって、基板10は、更なる処理を簡略化するため、(111)方向のものが好適に例示される。
シリコンは立方結晶学的方位を有し、多くの他のIII-N材料、例えばGaNは六角形の結晶学的方位を有する。立方晶の上にエピタキシャルに堆積される六方晶は通常、大きな格子不整合を生成する。大きな転位密度または結晶欠陥はデバイスの設計において材料の有用性を制限する。さらに、不整合およびそれに伴う転移密度または欠陥のため、III-Nの層の膜厚は厳密に制限される。なぜなら膜厚が大きいほど欠陥は拡がるからである。従って、2つの材料の異なる結晶の格子整合が困難であるか不可能である限り、単結晶シリコン基板上へ単結晶GaNを成長させることは困難であった。
本発明において、図1で図示したように、単結晶エルビウム-窒化アルミニウム(ErAlN)の電気的なバッファ11が、シリコン基板10上にエピタキシャルに成長している。例えばエルビウムが好適な希土類材料である一方、立方形に結晶するいかなる希土類材料も、例えばガドリニウムより大きい原子番号を有する希土類のいずれかを使うこともできる。また、例えばLaNおよびGaNのような窒化物は酸化物とは対照的に立方の岩塩型構造(cubic rock salt)を有するので、それらを構造の観点から用いることもできる。しかしながら、希土類窒化物の格子はより大きいので、より小さい格子を有するYbNまたはLuNが本発明に好適であるかもしれない。
単結晶エルビウム-窒化アルミニウム(ErAlN)は、好ましくはMBEによって、シリコン基板10にエピタキシャルに成長するが、その代わりに、利用される特定のアプリケーションおよび付加的な成長技術に応じて、有機金属化学気相成長法(MOCVD)または他の任意の技術によって成長させることもできる。更に、AlNの中の少量のエルビウムは置換型不純物となり、結晶構造を変えない。しかもそれによって、AlNを電気絶縁性にし、デバイス故障に結果としてなることがありえる基板を通る導電パスの発生を防ぐ。
単結晶ErAlNバッファ11のエピタキシャル成長は、以下の理由によって可能である。公知のように、AlNとシリコンの間には5:4の格子の一致(co-incidence)すなわちおよそ-1.2%のミスフィットもしくは不一致があり、それは転位密度の減少につながる。AlN格子にErを付加することによって、より良好な格子面間隔を達成するために、ミスフィット、すなわち基板10の-1.2%をほぼ下回るように微調整できる。このように、ErAlNバッファ11のEr含有量を変化させることによって、結晶格子面間隔を、実質的に、ごくわずかな歪でシリコン基板10に整合させることができる。
図2の図表には、本発明に関連するさまざまな材料(すなわちAlN、GaN、ErN、Er2O3およびSi)が、GaNを基準とするさまざまな材料の格子定数および不整合とともに示される。図3のグラフをも参照して、ErNは立方形に結晶し、AlNは六角形に結晶する。しかしながら、ErAlNは、低濃度のErによって六角形の結晶構造を保存する。
図2の表および図3のグラフから、ErNおよびAlNの合金化したものにより、GaNの格子定数に等しい格子定数(c平面)を有する材料の設計を実現することができるということもわかる。この合金の形は、ErxAl1-xNである。格子定数:aalloy=aErN+X)*(aAlN-aErN)またはaalloy=aAlN+X(aErN-aAlN)は、両方とも、ベガード則(Vegard’s law):aalloy=aErN*X+aAlN*(1-X)から算出できる。ax=0。0.249で合金の格子定数は3.189Åであり、それはGaNの格子定数に等しい(図2を参照)。多くの応用で若干の圧縮のまたは引張り応力がGaN層において要求されることがあるので、「実質的に、格子整合した」という用語はこの明細書において、厳密な格子整合と所望の応力を発生するための小さなパーセントの格子不整合との僅かな割合の間にすべてを含むように、定義される。
図4を参照して、シリコン基板10上に、上に記載した合金を成長させる方法を説明する。層11上に合金ErxAl1-xNを成長させるこの方法において、xは、基板10のまたは他の付加的なバッファ層(図示せず)の界面で、およびそれに近接した位置ないし領域で1(one)にセットされる。層11の膜厚が増加するにつれて、xの値は段階的に低下して、上側表面およびそれに隣接した位置ないし領域で最終的に0,249になる。ErN(すなわちx=1)とシリコン間の格子整合よりも近い格子整合が要求される場合、付加的な1または複数のバッファ層が、バッファ層11と基板10の間に含まれていてもよいことが理解されよう。この種の付加的なバッファ層は、例えば、Er2O3を含んでもよい。
図5に、バッファ層11の組成を変える他の方法が例示されている。この方法は、金属を調整する方法(metal modulated approach)を使用したいわゆるデジタル合金(digital alloy)である。一つの周期でErNの6つの時間パルスおよびAlNの4つの時間パルスを含むこの方法は、ErN:AlNの比率が6:4、すなわちx=0.6の結果をもたらす。
AlNは安定な六角形のウルツ鉱(wurtzite)構造を有する。そして、ErNは安定な立方岩塩型(rock-salt)構造を有する。しかしながら、立方のテンプレート層上に成長するときに、三元合金ErxAl1-xNの立方相がエピタキシャルに安定して成長できる点に注意することは、重要である。
上記の例がAlNを含む合金の中でのErNの使用に向けられる一方、その他のより一般的な合金(例えば(RE1yRE21-y)xAl1-xNの形の合金)を用いることが可能であることを理解すべきである。RE1およびRE2は、yおよびScを加えたランタノイドから選ばれる異なる金属である。また、結晶格子整合用合金バッファが特殊応用においてサファイヤ基板上のGaNの成長のために用いられることが可能であることにも注意すべきである。例として、シリコン基板が使われるときに、合金ErxAl1-xNのxは1より小さい値から0.249またはそれ以上の値まで変化する。また、サファイヤ(すなわちAl2O3)基板が用いられるときに、xは0を超える値から0.249より小さな値まで変化する。
置かれた合金ErxAl1-xNまたは(RE1yRE21-y)xAl1-xNの層11に対して、図1に図示するように、GaNの層12が、その表面にエピタキシャルに成長することができる。層11は層12のGaNと界面で格子整合するように設計されているので、層12は実質的に減少した転位密度を有し、かつ応力から実質的に解放される。また、実質的に減少した転位密度のため、層12の膜厚を、さまざまな電子装置および電子光装置の改良された製作のために、増加させることができる。
このようにして、単結晶III-N材料の成長のための新規なおよび改良された方法が開示された。このIII-N材料のための新規なおよび改良された方法は、GaN層の転位密度の減少に向けて応力をさらに減少させるかまたは調整するために、Er含有量を変化させた単結晶ErxAl1-xNまたは単結晶(RE1yRE21-y)xAl1-xNといった実質的な結晶格子整合用の合金を成長させることを含む。また、前記バッファは、プロセスガスがシリコン基板に損傷を与えうるという問題を除去し、または非常に減少させる。
特殊な応用において、結晶格子が整合している合金に、(RE1yRE21-y)xAl1-xNを含めることができる。また、基板は、サファイヤ上のシリコンであってもよい。
本願明細書において、例示の目的で選ばれた実施の各形態に対して、当業者であれば容易になし得るさまざまな変更と改良を加えることができる。かかる改良および変更は、本発明の精神から逸脱しない範囲において、添付の特許請求の範囲の公正な解釈によって、本発明に含まれる。
当業者が本発明を理解して実施できるように明確かつ簡潔な言葉で本発明を十分に説明した。本発明は以下のように請求される。

Claims (14)

  1. 基板上のバッファに成長するIII-N材料を含む素子であって、
    単結晶シリコン基板と、
    前記単結晶シリコン基板上に配置された(RE1yRE21-y)xAl1-xNを含む単結晶合金のバッファと、
    前記バッファの表面に配置された、ある第1の格子定数を有する単結晶III-N材料の層とを有し、
    前記RE1とRE2は、イットリウムおよびスカンジウムを加えたランタノイド系列から選ばれる互いに異なる金属であり、
    前記単結晶合金のxが前記単結晶シリコン基板に隣接した位置で1より小さい値をとり、
    前記単結晶合金が前記単結晶シリコン基板の表面に対して実質的に結晶格子整合し、
    前記単結晶合金のxは0.249またはそれより大きな値まで、前記バッファの厚み方向に沿って変化し、
    前記単結晶合金は、前記単結晶III-N材料の前記第1の格子定数に近似した第2の格子定数を有している、基板上のバッファに成長するIII-N材料を含む素子。
  2. 前記III-N材料は、GaNを含み、3.189Aの前記第1の格子定数を有する、請求項1に記載の基板上のバッファに成長するIII-N材料を含む素子。
  3. 前記単結晶合金はErxAl1-xNを含み、前記xは前記基板に隣接する位置で1より小さい値から、前記バッファの厚み方向に沿って変化し、GaNの界面で0.249まで変化する、請求項2に記載の基板上のバッファに成長するIII-N材料を含む素子。
  4. シリコン基板上のバッファに成長したIII-N材料を含む素子であって、
    単結晶シリコン基板と、
    前記基板に配置されるErxAl1-xNにより定義される単結晶合金のバッファと、
    前記バッファの表面に配置される第1の格子定数を有する単結晶GaNの層とを含み、
    前記単結晶合金のxが、前記基板に隣接した位置で1より小さい値から単結晶GaNの層に隣接した位置で0.249もしくはそれより大きな値まで変化し、 前記単結晶合金が単結晶GaNの層に隣接した位置で、単結晶GaNの前記第1の格子定数に接近した第2の格子定数を有する、III-N材料を含む素子。
  5. 基板上のバッファの上にIII-N材料を成長させる方法であって、
    シリコン単結晶基板を用意し、
    前記単結晶基板上に(RE1yRE2l-y)xAl1-xNを含む、単結晶合金のバッファをエピタキシャルに成長させ、ここにおいて前記RE1とRE2は、イットリウムおよびスカンジウムを加えたランタノイド系列から選ばれる異なる金属であり、前記xは前記バッファの全ての領域において1より小さい値をとり、
    前記バッファの表面上に第1の格子定数の単結晶III-N材料の層をエピタキシャルに成長させ、
    記バッファをエピタキシャルに成長させる間、前記単結晶III-N材料の層との界面で、単結晶III-N材料の前記第1の格子定数に接近した第2の格子定数を提供するように前記単結晶合金のxを調整する、方法。
  6. 前記単結晶合金におけるxを調整するステップは前記単結晶基板に隣接した位置で前記単結晶合金のxを1より小さい値から変化させ、単結晶III-N材料の層に隣接した位置で0.249またはそれより大きな値まで変化させる、請求項5に記載の方法。
  7. 前記xを調整するステップは、前記単結晶基板に隣接した位置で前記xを第1の値から単結晶III-N材料の層に隣接した位置で第2の値まで線形に変化させることを含む、請求項5に記載の方法。
  8. 前記xは、前記単結晶基板に隣接して第1の値から前記単結晶III-N材料の層に隣接して第2の値まで調整される、請求項5に記載の方法。
  9. 前記単結晶合金のバッファを前記単結晶基板上にエピタキシャルに成長させるステップにおいて、ErxAl1-xNを成長させる、請求項5に記載の方法。
  10. 前記単結晶III-Nの層をエピタキシャルに成長させるステップは、単結晶GaNの層をエピタキシャルに成長させることを含む、請求項9に記載の方法。
  11. 前記単結晶合金の中でxを調整するステップは、前記単結晶基板に隣接した位置で1より小さい値から単結晶GaNの層に隣接した位置で0.249かそれより大きな値まで前記xを、前記バッファの厚み方向に沿って変化させるステップを含む、請求項10に記載の方法。
  12. 前記xを変化させるステップは、前記単結晶基板に隣接した位置で1より小さい値から単結晶GaNの層に隣接した位置で0.249またはそれより大きな値まで線形にxを、前記バッファの厚み方向に沿って変化させることを含む、請求項11に記載の方法。
  13. 前記単結晶合金のバッファはErxAl1-xNを含む、請求項1に記載の基板上のバッファに成長するIII-N材料を含む素子。
  14. 前記単結晶合金のバッファはErxAl1-xNを含む、請求項5に記載の方法。
JP2016560978A 2014-05-02 2015-03-23 シリコン基板上のErAINバッファ上に成長したIII-N材料 Expired - Fee Related JP7013070B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/269,011 US9142406B1 (en) 2014-05-02 2014-05-02 III-N material grown on ErAlN buffer on Si substrate
US14/269,011 2014-05-02
PCT/US2015/021930 WO2015167691A1 (en) 2014-05-02 2015-03-23 III-N MATERIAL GROWN ON ErAIN BUFFER ON Si SUBSTRATE

Publications (2)

Publication Number Publication Date
JP2017515775A JP2017515775A (ja) 2017-06-15
JP7013070B2 true JP7013070B2 (ja) 2022-01-31

Family

ID=54107135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016560978A Expired - Fee Related JP7013070B2 (ja) 2014-05-02 2015-03-23 シリコン基板上のErAINバッファ上に成長したIII-N材料

Country Status (6)

Country Link
US (1) US9142406B1 (ja)
EP (1) EP3138118A4 (ja)
JP (1) JP7013070B2 (ja)
KR (1) KR20160146681A (ja)
CN (1) CN106575601B (ja)
WO (1) WO2015167691A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10615141B2 (en) 2016-06-02 2020-04-07 Iqe Plc Pnictide buffer structures and devices for GaN base applications
US11063114B2 (en) 2018-11-20 2021-07-13 Iqe Plc III-N to rare earth transition in a semiconductor structure
CN111106171B (zh) * 2019-12-31 2024-03-19 晶能光电股份有限公司 AlN势垒层、AlN/GaN HEMT外延结构及其生长方法
CN115377260A (zh) * 2022-10-27 2022-11-22 江西兆驰半导体有限公司 一种led外延片、制备方法及电子设备
US20250157859A1 (en) * 2023-11-15 2025-05-15 Semileds Corporation Methods for fabricating semiconductor devices by forming and removing epitaxial (epi) structures from an engineered substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008019130A (ja) 2006-07-13 2008-01-31 Tokyo Univ Of Agriculture & Technology アルミニウム系iii族窒化物結晶の製造方法
US8501635B1 (en) 2012-09-29 2013-08-06 Translucent, Inc. Modification of REO by subsequent III-N EPI process

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4769341A (en) * 1986-12-29 1988-09-06 American Telephone And Telegraph Company, At&T Bell Laboratories Method of fabricating non-silicon materials on silicon substrate using an alloy of Sb and Group IV semiconductors
US5679965A (en) * 1995-03-29 1997-10-21 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact, non-nitride buffer layer and methods of fabricating same
JP4145437B2 (ja) * 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶GaNの結晶成長方法及び単結晶GaN基板の製造方法と単結晶GaN基板
US7928317B2 (en) * 2006-06-05 2011-04-19 Translucent, Inc. Thin film solar cell
US8227328B2 (en) * 2006-08-24 2012-07-24 Hongxing Jiang Er doped III-nitride materials and devices synthesized by MOCVD
US8269253B2 (en) * 2009-06-08 2012-09-18 International Rectifier Corporation Rare earth enhanced high electron mobility transistor and method for fabricating same
WO2012176411A1 (ja) * 2011-06-24 2012-12-27 住友化学株式会社 トランジスタ用半導体基板、トランジスタ及びトランジスタ用半導体基板の製造方法
US8994032B2 (en) * 2013-03-04 2015-03-31 Translucent, Inc. III-N material grown on ErAIN buffer on Si substrate
CN105409071B (zh) * 2013-04-30 2020-04-21 华为技术有限公司 具有高热波长调谐效率的可调激光器
CN103296066B (zh) * 2013-05-31 2015-09-16 华南理工大学 生长在铝酸锶钽镧衬底上的GaN薄膜及其制备方法、应用

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008019130A (ja) 2006-07-13 2008-01-31 Tokyo Univ Of Agriculture & Technology アルミニウム系iii族窒化物結晶の製造方法
US8501635B1 (en) 2012-09-29 2013-08-06 Translucent, Inc. Modification of REO by subsequent III-N EPI process

Also Published As

Publication number Publication date
CN106575601B (zh) 2020-06-23
US9142406B1 (en) 2015-09-22
KR20160146681A (ko) 2016-12-21
JP2017515775A (ja) 2017-06-15
EP3138118A1 (en) 2017-03-08
EP3138118A4 (en) 2017-09-13
CN106575601A (zh) 2017-04-19
WO2015167691A1 (en) 2015-11-05

Similar Documents

Publication Publication Date Title
JP5554826B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
CN101627458B (zh) 具有夹层结构的氮化物半导体结构和制作具有夹层结构的氮化物半导体结构的方法
JP5492984B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5545781B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP6375376B2 (ja) エピツイストを利用したシリコン基板上のGaN
CN102870195A (zh) 外延基板以及外延基板的制造方法
US8394194B1 (en) Single crystal reo buffer on amorphous SiOx
JPWO2011136052A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
CN103531612A (zh) 半导体器件
JP7013070B2 (ja) シリコン基板上のErAINバッファ上に成長したIII-N材料
JP2010232322A (ja) 化合物半導体基板
US20150203990A1 (en) REN SEMICONDUCTOR LAYER EPITAXIALLY GROWN ON REAlN/REO BUFFER ON Si SUBSTRATE
WO2011155496A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
US9236249B2 (en) III-N material grown on REN epitaxial buffer on Si substrate
CN102822397A (zh) 外延基板以及外延基板的制造方法
US8994032B2 (en) III-N material grown on ErAIN buffer on Si substrate
JP2017510064A (ja) シリコン基板上のiii−n半導体層
CN107403859A (zh) Iii族氮化物半导体及其制造方法
CN104220651B (zh) 具有偏角的硅单晶和iii族氮化物单晶的层叠基板
TWI404122B (zh) 增進半-極性(Al,In,Ga,B)N藉由金屬有機化學氣相沈積生長之方法
JP4535935B2 (ja) 窒化物半導体薄膜およびその製造方法
CN101552193A (zh) 场效应晶体管、半导体器件和半导体晶体生长方法
JP2014192246A (ja) 半導体基板およびそれを用いた半導体素子
KR20120073045A (ko) 반도체 박막 성장 방법 및 이에 의해 성장된 반도체의 박막

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181004

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190304

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190913

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20190913

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190924

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20190927

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20191122

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20191128

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200728

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20200908

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20201008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201208

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210414

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20210413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210709

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20211008

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20211109

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20211217

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20211227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220113

R150 Certificate of patent or registration of utility model

Ref document number: 7013070

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees