JP7020009B2

JP7020009B2 - 貫通配線を有する配線基板とその作製方法

Info

Publication number: JP7020009B2
Application number: JP2017175915A
Authority: JP
Inventors: 貴正高野
Original assignee: Dai Nippon Printing Co Ltd
Current assignee: Dai Nippon Printing Co Ltd
Priority date: 2017-09-13
Filing date: 2017-09-13
Publication date: 2022-02-16
Anticipated expiration: 2037-09-13
Also published as: JP2019054053A

Description

本開示は、配線基板とその作製方法に関する。例えば貫通配線を有する配線基板とその作製方法に関する。

シリコンなどの半導体基板を用いて作製された半導体デバイス（半導体チップ）は、ほぼすべての電子機器に搭載され、電子機器に様々な機能を提供している。半導体デバイスは、半導体基板上にパターニングされた種々の絶縁膜や導電膜を積層することで形成される。半導体デバイスには、動作に必要な電源や信号を入力するための端子が設けられ、メイン基板上に実装される。この時、半導体デバイスとメイン基板の間に配線基板（以下、インターポーザとも記す）が設けられる。インターポーザは、基板と、基板を貫通する貫通配線（貫通電極）を有し、この貫通配線によって半導体デバイスの端子とメイン基板上の配線が電気的に接続される。

インターポーザの基板としては、シリコン基板やガラス基板などが用いられる。例えば特許文献１や２には、ガラス基板やガラス－エポキシ複合基板などを用いて作製され、容量素子やインダクター、抵抗素子などの受動素子が実装されたインターポーザが開示されている。

特開２００５－２６６７０号公報特開２００４－０４７６６７号公報

本開示の課題の一つは、容量素子などの受動素子が実装されたインターポーザとその作製方法を提供することを課題の一つとする。例えば、容量ばらつきが大幅に抑制された容量素子が実装されたインターポーザとその作製方法を提供することを課題の一つとする。あるいは、上記インターポーザを利用した半導体モジュールを提供することを課題の一つとする。

本開示の実施形態の一つは配線基板である。この配線基板は、貫通孔を有する基板を有し、貫通孔の側壁、基板の第１面、および第１面と反対側に位置する第２面とを連続的に覆う貫通配線をさらに有する。第１面における貫通配線の厚さは、第２面における貫通配線の厚さより小さい。

本開示の実施形態の一つは、配線基板である。この配線基板は、貫通孔を有する基板、貫通孔の側壁、基板の第１面、および第１面と反対側に位置する第２面とを連続的に覆う貫通配線、および、第１面の上の第１の配線を有する。第１の配線の厚さは、第２面における貫通配線の厚さよりも小さい。

本開示の実施形態の一つは、配線基板の作製方法である。この作製方法は、基板に貫通孔を形成すること、貫通孔の側壁、基板の第１面、および第１面と反対側に位置する第２面を連続的に覆う貫通配線を電解めっきによって形成すること、および第１面において貫通配線を平坦化することを含む。

本開示の一実施形態の配線基板の断面模式図。本開示の一実施形態の配線基板の断面模式図。本開示の一実施形態の配線基板の作製方法を示す断面模式図。本開示の一実施形態の配線基板の作製方法を示す断面模式図。本開示の一実施形態の配線基板の作製方法を示す斜視図と断面図。本開示の一実施形態の配線基板の作製方法を示す断面模式図。本開示の一実施形態の配線基板の作製方法を示す断面模式図。従来の配線基板、および本開示の一実施形態の配線基板の断面模式図。本開示の一実施形態の配線基板の断面模式図。本開示の一実施形態の配線基板の作製方法を示す断面模式図。本開示の一実施形態の配線基板の作製方法を示す断面模式図。本開示の一実施形態の配線基板の作製方法を示す断面模式図。本開示の一実施形態の半導体モジュールの断面模式図。本開示の一実施形態の半導体モジュールの断面模式図。本開示の一実施形態の半導体モジュールの断面模式図。

以下、本開示の各実施形態について、図面等を参照しつつ説明する。但し、本開示は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。

図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省くことがある。

本明細書および特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。

ある一つの膜を加工して複数の膜を形成した場合、あるいは同一の工程で複数の膜を同時に形成した場合、これら複数の膜は異なる機能、役割を有することがある。しかしながら、これら複数の膜は同一の工程で同一層として形成された膜に由来し、これらの膜の一部を選択的に加工した場合を除き、これら複数の膜は同一の構造、同一の材料を有する。したがって本明細書と請求項において、これら複数の膜は同一層に存在しているものと定義する。

本明細書において、複数の構成要素をそれぞれ区別して指す場合、符号の後にハイフンと自然数を用いて表記する。複数の構成要素の各々を区別せずに全体、あるいはそのうちの任意に選択される構成要素を表記する場合には、符号のみを用いる。

（第１実施形態）
本開示の実施形態の一つである配線基板１００の構造と作製方法を図を用いて説明する。

１．構造
配線基板１００の断面模式図を図１（Ａ）に示す。配線基板１００は、例えば半導体デバイスとメイン基板に挟持され、これらを電気的に接続するためのインターポーザとして機能することができる。

具体的には、配線基板１００は基板１０２を有し、基板１０２にはこれを貫通する貫通孔１０４が設けられる。配線基板１００はさらに、貫通孔の側壁、および基板１０２の上面と下面（以下、それぞれ第１面、第２面と記す）を連続的に覆う貫通配線１１０を有する。図１では、貫通配線１１０は貫通孔１０４を完全に塞いではいないが、貫通孔１０４を完全に塞ぐように貫通配線１１０を設けてもよい。

配線基板１００には、貫通配線１１０以外にも種々の配線や絶縁膜を設けることができ、これらの配線によって容量素子などの受動素子を形成することができる。例えば図１（Ａ）に示す例では、配線基板１００は、基板１０２上に第１の配線１１２、貫通配線１１０の一部の上の絶縁膜１０６－１、第１の配線１１２の上の絶縁膜１０６－２、絶縁膜１０６－１の上に位置し、貫通配線１１０と重なる第２の配線１１４－１、および絶縁膜１０６－２の上に位置し、第１の配線１１２と重なる第２の配線１１４－２を有する。貫通配線１１０の一部、絶縁膜１０６－１、および第２の配線１１４－１によって容量素子１５０が形成され、第１の配線１１２、絶縁膜１０６－１、および第２の配線１１４－２によって容量素子１５２形成される。本実施形態では容量素子の数に制限はなく、例えば貫通配線１１０が容量の形成に寄与しなくてもよく、三つ以上の容量素子が設けられていてもよい。

容量素子１５２の拡大図を図１（Ｂ）に示す。詳細は後述するが、貫通配線１１０や第１の配線１１２は電解めっきによって形成することができる。また、これらは同一の工程で形成してもよい。この場合、図１（Ａ）、図１（Ｂ）に示すように、基板１０２と第１の配線１１２の間や基板１０２と貫通配線１１０の間に金属層（以下、シード層）１２４が形成されていてもよい。

第１の配線１１２は、図１（Ｂ）に模式的に示すように、その上面（すなわち、基板１０２と対向し、絶縁膜１０６－１と接する面）の粗さは側面の粗さよりも小さい。すなわち第１の配線１１２では、側面よりも上面の方が平坦性が高い。例えば第１の配線１１２の上面の中心線平均粗さＲａは、０．０２ｎｍ以上６０ｎｍ以下とすることができる。第１の配線１１２の上面のＲａは側面のＲａよりも小さい。

貫通配線１１０も類似する関係を有している。すなわち、第１面における貫通配線１１０の表面（基板１０２から遠い方の面）の粗さは、第２面における貫通配線１１０の表面（基板１０２から遠い方の面）の粗さよりも小さい。第１面における貫通配線１１０の表面の中心線平均粗さＲａは第２面におけるそれよりも小さく、０．０２ｎｍ以上６０ｎｍ以下とすることができる。

同様に、第１の配線１１２の上面の粗さは第２面における貫通配線１１０の表面の粗さよりも小さい。第１の配線１１２の上面と第１面上における貫通配線１１０の表面は、同程度の粗さを持つことができる。

第１面における貫通配線１１０の厚さは、第２面における貫通配線１１０の厚さと異なる。また、前者は後者よりも小さくてもよい。同様に、第１の配線１１２の厚さは第２面における貫通配線１１０の厚さと異なり、前者は後者よりも小さくてもよい。第１面における貫通配線１１０の厚さと第１の配線１１２の厚さは同一であってもよい。

また、マクロな観点から考察すると、第１面における貫通配線１１０の表面や第１の配線１１２の上面は、第２面における貫通配線１１０の表面と比較して起伏が小さい。具体的には、第１の配線１１２の模式的拡大図（図２）に示すように、第１の配線１１２の最大厚さｈ₂に対する最小厚さｈ₁の比（ｈ₁／ｈ₂）は、第２面における貫通配線１１０の最大厚さに対する最小厚さの比と比較して大きい。同様に、第１面における貫通配線１１０の最大厚さに対する最小厚さの比は、第２面における貫通配線１１０の最大厚さに対する最小厚さの比と比較して大きい。第１の配線１１２の最大厚さに対する最小厚さの比、および第１面における貫通配線１１０の最大厚さに対する最小厚さの比は、互いに実質的に同一でも良く、０．８５以上１以下とすることができる。

図１（Ａ）を参照すると、配線基板１００はさらに、基板１０２の上に位置し、第２の配線１１４の端部や貫通配線１１０の端部を覆う第１の保護膜１１６、ならびに基板１０２の下に位置し、貫通配線１１０の端部を覆う第２の保護膜１１８を有することができる。第２の保護膜１１８から露出する貫通配線１１０により、配線基板１００の下に設けられるメイン基板との電気的接続を行うことができる。

第２の配線１１４－１、１１４－２の上には、第３の配線１２０－１、１２０－２がそれぞれ設けられる。第３の配線１２０－１は第２の配線１１４－１と電気的に接続され、第３の配線１２０－２は第２の配線１１４－２と電気的に接続される。さらに第３の配線１２０の上には、これらの端部を覆う第３の保護膜１２２を任意の構成として設けてもよい。第３の配線１２０を利用し、半導体デバイスと配線基板１００の電気的接続が行われる。

２．作製方法
上述した構造を有する配線基板１００の作製方法を図３（Ａ）から図６（Ｂ）を用いて説明する。

最初に、基板１０２に貫通孔１０４を形成する（図３（Ａ））。基板１０２に含まれる材料に制約はないが、例えばガラスやシリコン、ヒ化ガリウム、窒化ガリウム、セラミックス、樹脂などの有機材料、あるいはガラスと有機材料の複合材料などが挙げられる。樹脂としては、エポキシ樹脂、ポリイミド樹脂、ポリエステル樹脂などが例示される。ガラス基板を基板１０２として用いる場合、貫通孔１０４はプラズマエッチングやウエットエッチングなどのエッチング、レーザ照射、あるいはサンドブラストや超音波ドリルなどの機械的な加工によって形成すればよい。貫通孔１０４の数や大きさは配線基板１００の設計に従って任意に決定することができる。

次に、基板１０２の表面にシード層１２４を形成する（図３（Ａ））。シード層１２４は、貫通配線１１０や第１の配線１１２を電解めっきで形成するために形成するものであり、チタン、ニッケル、クロム、銅などの金属、あるいはこれらの合金などを含む。シード層１２４はスパッタリング法や化学気相堆積（ＣＶＤ）法、無電解めっき、あるいは蒸着法などによって形成することができる。

次に、貫通配線１１０や第１の配線１１２を形成しない領域を保護するためのレジスト１３０を第１面と第２面に形成する。レジスト１３０は、液体のレジストを硬化することで形成しても良いが、基板１０２が貫通孔１０４を有しているため、フィルム状のレジストを第１面と第２面に貼り付け、その後光照射と現像を行うことで効率よく形成することができる。その後、シード層１２４に給電して電解めっきを行い、レジスト１３０に覆われていないシード層１２４上（すなわち、レジスト１３０の開口部内）に貫通配線１１０や第１の配線１１２を形成する（図３（Ｃ））。貫通配線１１０や第１の配線１１２は、チタン、アルミニウム、銅、ニッケル、タングステン、モリブデン、金、銀、鉄、クロムなどの金属やこれらの合金を含むことができる。また、貫通配線１１０や第１の配線１１２は異なる金属膜の積層構造を有していてもよく、例えば銅、ニッケル、金をそれぞれ含む金属膜の積層でも良い。

その後、レジスト１３０を除去し、貫通配線１１０や第１の配線１１２から露出したシード層１２４をエッチングによって除去する。この時、硫酸などの酸を含むエッチャントを使用することで、効率よくシード層１２４を除去することができるが、同時に貫通配線１１０や第１の配線１１２の表面の一部が溶出する。その結果、図４（Ｂ）に模式的に示すように、表面に細かい凹凸が生じる。また、電解めっきによる金属膜の形成では、必ずしも上面全体にわたって平坦な構造が構築できるとは限られず、レジスト１３０の近傍では金属膜の成長が遅い。その結果、図４（Ｂ）に示すように、上面の端部が傾斜した形状を与えやすい。

このため本開示では、第１面に位置する貫通配線１１０や第１の配線１１２の表面に対して平坦化処理を行う（図４（Ａ））。平坦化処理は、例えばダイヤモンドバイトによる物理的な研磨、あるいは研磨剤が分散した研磨液を用いる化学機械研磨（ＣＭＰ）を利用して行うことができる。

物理的な研磨を行う場合には、例えば図５（Ａ）に示すように、複数の配線基板１００が形成されるマザー基板１６２を長方形、あるいは正方形の上面を有するステージ１６０上に設置する。ダイヤモンドバイト１６６が備え付けられたスピンドル１６４を回転しながらステージ１６０とスピンドル１６４を相対的に移動し、マザー基板１６２の一方の面に対して研磨処理を行う。この操作により、図５（Ｂ）に示すように、基板１０２上の貫通配線１１０や第１の配線１１２の表面が削られ、平坦な面を得ることができる。なお、この平坦化処理は、レジスト１３０が形成された状態で行ってもよい。

平坦化処理により、図４（Ｃ）に示すように、基板１０２上の貫通配線１１０や第１の配線１１２の上面が平坦化され、小さな中心線平均粗さＲａを有する表面が得られる。また同時に、貫通配線１１０や第１の配線１１２の上面全体にわたって平坦な、起伏の小さい面が得られ、貫通配線１１０や第１の配線１１２の厚さが減少する（図４（Ａ））。第２面に位置する貫通配線１１０に対して平坦化処理を行わない場合、上述したように、第２面における貫通配線１１０と比較し、第１面における貫通配線１１０や第１の配線１１２は、厚さ、表面粗さ、および表面の起伏が小さくなる。

次に、容量素子１５０、１５２を形成する箇所、すなわち、貫通配線１１０や第１の配線１１２の一部をそれぞれ覆うように絶縁膜１０６－１、１０６－２を形成する（図６（Ａ））。絶縁膜１０６は誘電体膜として機能するため、誘電率の高い材料を用いることが好ましい。典型的には、酸化ケイ素や窒化ケイ素、酸化窒化ケイ素、シリコンカーバイド、窒化シリコンカーバイド、炭素添加シリコンオキシドなどのケイ素含有無機化合物、酸化アルミニウムや窒化アルミニウムなどのアルミニウム含有無機化合物、あるいはハフニウムシリケートや酸化ハフニウム、ハフニウムアルミネートなどのハフニウム含有無機化合物、酸化イットリウムや酸化ジルコニウムなどの遷移金属酸化物が挙げられる。絶縁膜１０６はＣＶＤ法やスパッタリング法を用いて形成される。

引き続き、図６（Ｂ）に示すように、容量素子１５０、１５２の電極として機能する第２の配線１１４－１、１１４－２をそれぞれ貫通配線１１０、第１の配線１１２と重なるように形成する。典型的には、ＣＶＤ法やスパッタリング法、蒸着法などを用いて第２の配線１１４が形成される。第２の配線１１４は、銅やアルミニウム、チタン、モリブデン、タングステンなどの金属やこれらの合金を含む。第２の配線１１４は積層構造を有していてもよい。この場合、例えばアルミニウムや銅などの高い導電性を有する金属をチタンやモリブデンなどの高い融点を有する金属で挟持した積層構造を採用することができる。

こののち、第１の保護膜１１６と第２の保護膜１１８をそれぞれ第１面と第２面に形成する（図６（Ｃ））。第１の保護膜１１６と第２の保護膜１１８もフィルム状のレジストを用いて形成することができる。第１の保護膜１１６には、第２の配線１１４－１、１１４－２を露出するための開口が設けられ、第２の保護膜１１８には、メイン基板と貫通配線１１０を接続するための開口が設けられる。

引き続き、第２の配線１１４－１、１１４－２上に、それぞれ第２の配線１１４－１、１１４－２と電気的に接続される第３の配線１２０－１、１２０－２が形成される（図７（Ａ））。第３の配線１２０も第２の配線１１４と同様の手法で形成することができ、第２の配線１１４で使用可能な金属を含む。第３の配線１２０を介し、容量素子１５０、１５２は配線基板１００内の他の配線や素子、あるいは半導体デバイスとの電気的接続が行われる。

次に、第３の保護膜１２２が第１の保護膜１１６や第３の配線１２０上に形成される（図７（Ｂ））。第３の保護膜１２２は、第１の保護膜１１６と同様の方法によって形成することができる。第３の保護膜１２２には、第３の配線１２０－１、１２０－２を露出するための開口が形成される。

上述したように、本開示の配線基板作製方法では、貫通配線１１０や第１の配線１１２を形成した後、これらに対して平坦化処理を行う。これに対し、平坦化処理を行わずに容量素子を形成した場合には、図８（Ａ）に示すように、表面粗さが大きく、表面に凹凸を有する貫通配線１１０や第１の配線１１２上に絶縁膜１０６が形成される。絶縁膜１０６の厚さは数十から数百ナノメートル程度であるため、容量素子１５０、１５２に電圧が印加された場合、貫通配線１１０や第１の配線１１２の表面の凸部１４０に電界集中が起こる。その結果、この部分を中心として絶縁破壊が容易に発生し、容量素子１５０、１５２が破壊される。

これに対し、上述した平坦化処理を行うことによって第１面における貫通配線１１０や第１の配線１１２の表面粗さが小さくなる。このため、局所的な電界集中が抑制されて、容量素子１５０、１５２の耐圧が増大する。その結果、配線基板１００の信頼性を向上させることができる。

絶縁膜１０６は厚さが小さいため、貫通配線１１０や第１の配線１１２の表面の形状が絶縁膜１０６の表面形状に反映される。このため、貫通配線１１０や第１の配線１１２の表面が大きく起伏する場合、第２の配線１１４が絶縁膜１０６と重なる面積（実効面積）と第２の配線１１４と絶縁膜１０６が接する面積（接触面積）の差が大きくなり、容量素子１５０、１５２の容量のばらつきが大きくなる。

これに対し、本開示の配線基板１００の作製方法では、貫通配線１１０や第１の配線１１２に対して平坦化処理を行うため、これらの表面の粗さが低減するとともに起伏が減少する。その結果、実効面積と接触面積の差が小さくなり、設計値に対して容量のばらつきが小さい配線基板１００を与えることができる。このため本開示の配線基板１００は、容量ばらつきに対して敏感な回路、例えばフィルター回路を備えるインターポーザとして優れた特性を示す。

上述したように、貫通配線１１０や第１の配線１１２を電解めっきによって形成する場合、必ずしも上面全体にわたって平坦な構造が構築されず、上面の両端が傾斜した構造となりやすい。そのため、容量素子１５０、１５２を形成するために必要な平坦な面の面積が減少し、第２の配線１１４を形成するためのマージンＬが低減する（図８（Ａ））。

一方、本開示の配線基板１００の作製方法では貫通配線１１０や第１の配線１１２に対して平坦化処理を行うため、大きな面積を有する平坦な面を貫通配線１１０や第１の配線１１２の表面上に確保することができる（図８（Ｂ））。このため、大きなマージンＬが得られ、配線基板１００の歩留まりを向上させることができるだけでなく、配線基板１００の設計自由度を増大させることができる。

（第２実施形態）
配線基板の構造は第１実施形態で述べた構造に限られず、本実施形態で述べる構造を採用することもできる。例えば図９（Ａ）に示す配線基板１０８のように、貫通配線１１０の厚さは、基板１０２の第１面と第２面において同一、あるいは実質的に同一でも良い。また、図９（Ｂ）に示す配線基板１０９ように、貫通配線１１０を貫通孔１０４を埋めるように設け、いわゆる貫通電極として機能させてもよい。第１面と第２面において同一の厚さを有するように貫通配線１１０を形成した場合、基板１０２と貫通配線１１０間の熱膨張係数の差に起因する応力が基板１０２の上下に均等に与えられるため、基板１０２の変形（そり）を防止することができる。

配線基板１０８は、例えば以下の方法によって作製することができる。まず、図３（Ａ）、図３（Ｂ）に示すように基板１０２表面にシード層１２４を形成し、貫通配線１１０や第１の配線１１２を形成しない領域にレジスト１３０を形成する。その後、シード層１２４に給電して電解めっきを行い、貫通配線１１０と第１の配線１１２をシード層１２４上に形成する。この時の貫通配線１１０と第１の配線１１２は、これらの最終的な厚さよりも大きくなるように形成する（図１０（Ａ））。その後、レジスト１３０を除去し、貫通配線１１０や第１の配線１１２から露出したシード層１２４をエッチングによって除去する。

この後、第１面と第２面の両方において貫通配線１１０に対して平坦化処理を行う。例えば先に第２面の貫通配線１１０に対し、第１実施形態で述べた手法によって平坦化処理を行う。これにより、第２面では貫通配線１１０の厚さが減少する（図１０（Ｂ））。次に、第１実施形態と同様に、第１面において貫通配線１１０と第１の配線１１２に対して平坦化処理を行う（図１０（Ｃ））。平坦化処理は、貫通配線１１０の厚さが第１面と第２面において実質的に同一になるように行う。図示しないが、第１面に位置する貫通配線１１０に対して平坦化処理を先に行ってもよい。その後のプロセスは第１実施形態と同様であるため、説明は省略する。

上述した作製方法を反映し、第１面と第２面において、貫通配線１１０や第１の配線１１２の上面（すなわち、基板と接しない主面）のＲａは、これらの側面のＲａよりもそれぞれ小さい。さらに、第１面と第２面における貫通配線１１０の表面のＲａは互いに同一、あるいは実質的に同一であるが、貫通孔１０４内部における貫通配線１１０の表面のＲａよりも小さい。

あるいは第１面に位置する貫通配線１１０と第１の配線１１２の厚さが第２面に位置する貫通配線１１０の厚さよりも大きくなるよう、貫通配線１１０と第１の配線１１２を電解めっきによって一段階で形成してもよい。これは例えば、電解めっきで使用する電極から第１面、第２面までの距離が互いに異なるように基板１０２を設置して電解めっきを行う、あるいは、第１面と第２面のシード層１２４に対する給電を異なる電源を用いて異なる電流値を与えることで達成される。この方法により、図３（Ｂ）の形態から直接図１０（Ｂ）の形態を得ることができる。この場合、必ずしも第２面に対して平坦化処理を行う必要が無い。したがって、第１実施形態の場合と同様、第１の配線１１２の上面は、その側面、および第２面における貫通配線１１０の表面と比較し、Ｒａが小さく、平坦性が高い。第１面における貫通配線１１０の表面は、第２面におけるそれと比較し、Ｒａが小さく、平坦性が高い。

配線基板１０９は、例えば以下のような方法により作製することができる。まず、図３（Ａ）に示すように基板１０２表面にシード層１２４を形成し、その後シード層１２４に給電することで電解めっきを行う。電解めっきは、貫通孔１０４が第１実施形態で述べた金属や合金で充填されるように行う。これにより、貫通孔１０４を充填し、かつ第１面と第２面を覆う金属膜１１３が形成される（図１１（Ａ））。その後、ＣＭＰなどの研磨を行って第１面と第２面上の金属膜１１３を除去することで、貫通電極１１１が得られる（図１１（Ｂ））。なお、貫通電極１１１の形成方法はこれに限られることなく、種々の方法を適用することができる。

その後、配線基板１０８の作製と同様、レジスト１３０の形成（図１１（Ｃ））、第１の配線１１２、および貫通電極１１１と電気的に接続される配線１１５－１、１１５－２の形成（図１２（Ａ））、ならびに第１の配線１１２と配線１１５の研磨が行われる（図１２（Ｂ）、図１２（Ｃ））。貫通電極１１１と配線１１５－１、１１５－２により貫通配線１１０が形成される。このため、貫通配線１１０や第１の配線１１２の上面のＲａは、これらの側面のＲａよりもそれぞれ小さい。

図示しないが、配線基板１０８の作製と同様、図１１（Ｃ）の形態において、第２面に形成される配線１１５－２の厚さよりも大きくなるよう、配線１１５－１、１１５－２、第１の配線１１２を電解めっきによって直接形成してもよい。この場合、第２面では平坦化処理を行う必要が無いため、貫通配線１１０や第１の配線１１２の上面は、その側面、および第２面における貫通配線１１０の表面と比較し、Ｒａが小さく、平坦性が高い。

配線基板１０８や１０９においても、貫通配線１１０や第１の配線１１２に対して平坦化処理を行うため、設計値に対するばらつきが小さい容量が搭載された配線基板を与えることができる。このため本実施形態の配線基板１０８、１０９も設計自由度が高く、容量ばらつきに対して敏感な回路、例えばフィルター回路を備えるインターポーザとして優れた特性を示す。

（第３実施形態）
本実施形態では、第１、あるいは第２実施形態で述べた配線基板１００を利用した半導体モジュールについて説明する。

図１３に示す半導体モジュール１７０は、メイン基板１７２と、その上に積層された複数の配線基板１００－１、１００－２、１００－３を有する。配線基板１００の数に制限はなく、半導体モジュール１７０に要求される性能に従って決定される。メイン基板１７２には図示しない種々の半導体チップ（メモリ装置、中央演算ユニット）や半導体素子（微小電気機械システム（ＭＥＭＳ）など）が接続される。第１実施形態で述べたように、配線基板１００は貫通配線１１０や第３の配線１２０を有し、これらは半導体モジュール１７０において端子として機能する。最下層の配線基板１００－１の貫通配線１１０は、バンプ１７４を介してメイン基板１７２上に設けられる端子１７６と電気的に接続される。また、積層された配線基板１００－１、１００－２、１００－３同士もバンプ１７４によって電気的に接続される。バンプ１７４には、インジウム、銅、金などの金属、あるいははんだなどの合金が含まれる。

図１４に示す半導体モジュール１８０のように、積層される配線基板１００は互いにサイズや形状が異なっていてもよく、メイン基板１７２上で積層される配線基板１００の数も異なっていてもよい。図１４に示した例では、一部の領域では二つの配線基板１００－４、１００－５が積層され、一部の領域では三つの配線基板１００－１、１００－２、１００－３が積層されている。

図１５に示す半導体モジュール２００は、複数の半導体チップ（あるいは半導体素子）２０４－１、２０４－２が配線基板１００を介してメイン基板２０２上に積層された構造を有する。半導体チップ２０４－１、２０４－２にはそれぞれ端子２０８、２１０が形成され、これらがバンプ２０６を介して配線基板１００の貫通配線１１０や第３の配線１２０と電気的に接続される。これにより、半導体チップ２０４－１、２０４－２が互いに電気的に接続される。また、ワイヤ配線２１２により、半導体チップ１８６とメイン基板２０２を電気的に接続してもよい。

本開示の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったものも、本開示の要旨を備えている限り、本開示の範囲に含まれる。

また、上述した各実施形態によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本開示によりもたらされるものと理解される。

１００：配線基板、１０２：基板、１０４：貫通孔、１０６：絶縁膜、１０８：配線基板、１０９：配線基板、１１０：貫通配線、１１１：貫通電極、１１２：第１の配線、１１３：金属膜、１１４：第２の配線、１１５：配線、１１６：第１の保護膜、１１８：第２の保護膜、１２０：第３の配線、１２２：第３の保護膜、１２４：シード層、１３０：レジスト、１４０：凸部、１５０：容量素子、１５２：容量素子、１６０：ステージ、１６２：マザー基板、１６４：スピンドル、１６６：ダイヤモンドバイト、１７０：半導体モジュール、１７２：メイン基板、１７４：バンプ、１７６：端子、１８０：半導体モジュール、１８６：半導体チップ、２００：半導体モジュール、２０２：メイン基板、２０４：半導体チップ、２０６：バンプ、２０８：端子、２１０：端子、２１２：ワイヤ配線

Claims

貫通孔を有する基板と、
前記貫通孔の側壁、前記基板の第１面、および前記第１面と反対側の第２面を連続的に覆う貫通配線とを有し、
前記第１面における前記貫通配線の厚さは、前記第２面における前記貫通配線の厚さより小さく、
前記第１面における前記貫通配線の中心線平均粗さは、前記第２面における前記貫通配線の中心線平均粗さよりも小さい配線基板。
前記第１面における前記貫通配線の最大厚さに対する最小厚さの比は、前記第２面における前記貫通配線の最大厚さに対する最小厚さの比よりも小さい、請求項１に記載の配線基板。
前記第１面における前記貫通配線の最大厚さに対する最小厚さの比は、０．８５以上１以下である、請求項１に記載の配線基板。
前記第１面の上の第１の配線をさらに有し、
前記第１の配線の厚さは、前記第２面における前記貫通配線の厚さよりも小さい、請求項１に記載の配線基板。
前記第１の配線の中心線平均粗さ、および前記第１面における前記貫通配線の中心線平均粗さは、前記第２面における前記貫通配線の中心線平均粗さよりも小さい、請求項４に記載の配線基板。
前記第１の配線の最大厚さに対する最小厚さの比、および前記第１面における前記貫通配線の最大厚さに対する最小厚さの比は、前記第２面における前記貫通配線の最大厚さに対する最小厚さの比よりも小さい、請求項４に記載の配線基板。
前記第１の配線の最大厚さに対する最小厚さの比、および前記第１面における前記貫通配線の最大厚さに対する最小厚さの比は、０．８５以上１以下である、請求項４に記載の配線基板。
前記貫通配線と前記第１の配線は同一の組成を有する、請求項４に記載の配線基板。
前記基板と前記貫通配線の間、および前記基板と前記第１の配線の間にシード層をさらに有する、請求項４に記載の配線基板。
前記貫通配線、および前記第１の配線の上の絶縁膜と、
前記絶縁膜上に位置し、前記貫通配線、および前記第１の配線と重なる第２の配線を有する、請求項４に記載の配線基板。
前記第２の配線上に位置し、前記第２の配線と電気的に接続される第３の配線をさらに有する、請求項１０に記載の配線基板。
前記基板はガラス、セラミックス、シリコン、有機材料から選択される材料を含む、請求項１に記載の配線基板。
貫通孔を有する基板と、
前記貫通孔の側壁、前記基板の第１面、および前記第１面と反対側の第２面を連続的に覆う貫通配線とを有し、
前記第１面における前記貫通配線の厚さは、前記第２面における前記貫通配線の厚と実質的に同一であり、
前記第１面において、前記貫通配線の上面の中心線平均粗さは、前記貫通配線の側面の中心線平均粗さよりも小さく、
前記貫通配線は、前記貫通孔の内部空間において露出している、配線基板。
前記第２面において、前記貫通配線の上面の中心線平均粗さは、前記貫通配線の側面の中心線平均粗さよりも小さい、請求項１３に記載の配線基板。
前記第１面と前記第２面における前記貫通配線の前記上面の前記中心線平均粗さは、前記貫通孔の内部における前記貫通配線の前記上面の中心線平均粗さよりも小さい、請求項１３に記載の配線基板。
前記第１面における前記貫通配線の前記中心線平均粗さは、前記第２面における前記貫通配線の前記中心線平均粗さと実質的に同一である、請求項１３に記載の配線基板。
貫通孔を有する基板と、
前記貫通孔の側壁、前記基板の第１面、および前記第１面と反対側の第２面を連続的に覆う貫通配線とを有し、
前記第１面における前記貫通配線の厚さは、前記第２面における前記貫通配線の厚と実質的に同一であり、
前記第１面において、前記貫通配線の上面の中心線平均粗さは、前記貫通配線の側面の中心線平均粗さよりも小さく、
前記第１面における前記貫通配線の前記中心線平均粗さは、前記第２面における前記貫通配線の前記中心線平均粗さよりも小さい、配線基板。
前記貫通孔は前記貫通配線によって充填される、請求項１３に記載の配線基板。
前記貫通配線上の絶縁膜と、
前記絶縁膜上に位置し、前記貫通配線と重なる第２の配線を有する、請求項１３に記載の配線基板。
前記第２の配線上に位置し、前記第２の配線と電気的に接続される第３の配線をさらに有する、請求項１９に記載の配線基板。
前記基板はガラス、セラミックス、シリコン、有機材料から選択される材料を含む、請求項１３に記載の配線基板。
基板に貫通孔を形成すること、
前記貫通孔の側壁、前記基板の第１面、および前記第１面と反対側に位置する第２面を連続的に覆う貫通配線を電解めっきによって形成すること、
前記第１面において前記貫通配線を平坦化すること、ならびに
前記貫通配線が前記貫通孔の内部空間において露出している状態で、前記第１面上に前記貫通配線と接する絶縁膜を形成することを含む、配線基板の作製方法。
基板に貫通孔を形成すること、
前記貫通孔の側壁、前記基板の第１面、および前記第１面と反対側に位置する第２面を連続的に覆う貫通配線を電解めっきによって形成すること、ならびに
前記第１面において前記貫通配線を平坦化することを含み、
前記平坦化は、前記貫通配線の前記第１面における厚さが前記第２面における厚さより小さくなるように行う、配線基板の作製方法。
前記第２面において、前記貫通配線を平坦化することをさらに含む、請求項２２に記載の作製方法。
前記第１面と前記第２面における前記貫通配線の前記平坦化は、前記貫通配線の前記第１面における厚さと前記第２面における厚さが実質的に同一になるように行う、請求項２４に記載の作製方法。
基板に貫通孔を形成すること、
前記貫通孔の側壁、前記基板の第１面、および前記第１面と反対側に位置する第２面を連続的に覆う貫通配線を電解めっきによって形成すること、ならびに
前記第１面において前記貫通配線を平坦化することを含み、
前記電解めっきによる前記貫通配線の形成は、前記第１面における厚さが前記第２面における厚さよりも大きくなるように行う、配線基板の作製方法。
基板に貫通孔を形成すること、
前記貫通孔の側壁、前記基板の第１面、および前記第１面と反対側に位置する第２面を連続的に覆う貫通配線を電解めっきによって形成すると同時に前記第１面の上に第１の配線を形成すること、ならびに
前記第１面において前記貫通配線を平坦化すると同時に前記第１の配線を平坦化することを含む、配線基板の作製方法。
基板に貫通孔を形成すること、
前記貫通孔の側壁、前記基板の第１面、および前記第１面と反対側に位置する第２面を連続的に覆う貫通配線を電解めっきによって形成すること、ならびに
前記第１面において前記貫通配線を平坦化することを含み、
前記平坦化は、ダイヤモンドバイトを用いて行う、配線基板の作製方法。