JP7027352B2 - コンデンサ - Google Patents
コンデンサ Download PDFInfo
- Publication number
- JP7027352B2 JP7027352B2 JP2019007776A JP2019007776A JP7027352B2 JP 7027352 B2 JP7027352 B2 JP 7027352B2 JP 2019007776 A JP2019007776 A JP 2019007776A JP 2019007776 A JP2019007776 A JP 2019007776A JP 7027352 B2 JP7027352 B2 JP 7027352B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- main surface
- capacitor
- conductive
- conductive substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/01—Manufacture or treatment
- H10D1/041—Manufacture or treatment of capacitors having no potential barriers
- H10D1/043—Manufacture or treatment of capacitors having no potential barriers using patterning processes to form electrode extensions, e.g. etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
- H10B12/373—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate the capacitor extending under or around the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/62—Capacitors having potential barriers
- H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
- H10D1/665—Trench conductor-insulator-semiconductor capacitors, e.g. trench MOS capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Weting (AREA)
- Semiconductor Memories (AREA)
Description
図1は、第1実施形態に係るコンデンサを概略的に示す断面図である。図2は、図1に示すコンデンサの一部を拡大して示す断面図である。
第1主面S1には、図1及び図2に示すように、複数の凹部Rが設けられている。ここでは、これら凹部Rは、第1方向であるX方向に各々が延びた形状を有しているトレンチである。凹部Rは、図1に示すように、第2方向であるY方向に配列している。
第1電極70aは、第1主面S1と向き合い、導電層20bと電気的に接続されている。ここでは、第1電極70aは、導電層20b上に設けられている。また、第2電極70bは、第2主面S2上に設けられている。
図3は、図1に示すコンデンサの製造における一工程を概略的に示す断面図である。図4は、図1に示すコンデンサの製造における他の工程を概略的に示す断面図である。図5は、図4の工程によって得られる構造の一例を概略的に示す断面図である。図6は、図1に示すコンデンサの製造における更に他の工程を概略的に示す断面図である。図7は、図1に示すコンデンサの製造における更に他の工程を概略的に示す断面図である。図8は、図7の工程によって得られる構造の一例を概略的に示す断面図である。図9は、図1に示すコンデンサの製造における更に他の工程を概略的に示す断面図である。
即ち、先ず、図3に示すように、導電基板10の第1主面S1上に、第1貴金属を含んだ第1触媒層80aを形成する。第1触媒層80aは、それぞれ、第1主面S1を部分的に覆うように形成する。
第1マスク層90aは、凹部Rに対応した位置で開口している。第1マスク層90aは、第1主面S1のうち第1マスク層90aによって覆われた部分が、後述する第1貴金属と接触するのを防止する。
第1エッチング剤100aにおける弗化水素の濃度は、1mol/L乃至20mol/Lの範囲内にあることが好ましく、5mol/L乃至10mol/Lの範囲内にあることがより好ましい。弗化水素濃度が低い場合、高いエッチングレートを達成することが難しい。弗化水素濃度が高い場合、過剰なサイドエッチングを生じる可能性がある。
第1エッチング剤100aは、水などの他の成分を更に含んでいてもよい。
第1電極70a及び第2電極70bは、例えば、スパッタリング又はめっきにより形成することができる。
以上のようにして、図1に示すコンデンサ1を得る。
図11は、第2実施形態に係るコンデンサの一部を拡大して示す断面図である。第2実施形態に係るコンデンサは、以下の点を除き、第1実施形態に係るコンデンサ1と同様である。
Claims (8)
- 第1主面と第2主面とを有し、前記第1主面に複数の凹部が設けられ、前記複数の凹部の隣り合った2つによって各々が挟まれた1以上の部分に、前記第1主面側の領域が前記第2主面側の領域と比較してより大きな多孔度を有するように複数の孔が更に設けられた導電基板と、
前記第1主面と前記複数の凹部の側壁及び底面と前記複数の孔の壁面とを覆った導電層と、
前記導電基板と前記導電層との間に介在した誘電体層と
を備えたコンデンサ。 - 前記1以上の部分の各々には、前記第1主面側の領域にのみ前記孔が設けられている請求項1に記載のコンデンサ。
- 前記複数の凹部の各々はトレンチである請求項1又は2に記載のコンデンサ。
- 前記第1主面と向き合い、前記導電層と電気的に接続された第1電極と、
前記第2主面上に設けられた第2電極と
を更に備えた請求項1乃至3の何れか1項に記載のコンデンサ。 - 前記導電基板は、不純物がドープされたシリコン基板である請求項1乃至4の何れか1項に記載のコンデンサ。
- 前記誘電体層はシリコン酸化物層を含んだ請求項1乃至5の何れか1項に記載のコンデンサ。
- 前記導電層は、不純物がドープされたポリシリコン層を含んだ請求項1乃至6の何れか1項に記載のコンデンサ。
- 前記複数の孔の各々は、前記誘電体層と前記導電層とによって埋め込まれている請求項1乃至7の何れか1項に記載のコンデンサ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019007776A JP7027352B2 (ja) | 2019-01-21 | 2019-01-21 | コンデンサ |
| US16/747,675 US11862667B2 (en) | 2019-01-21 | 2020-01-21 | Capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019007776A JP7027352B2 (ja) | 2019-01-21 | 2019-01-21 | コンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020119936A JP2020119936A (ja) | 2020-08-06 |
| JP7027352B2 true JP7027352B2 (ja) | 2022-03-01 |
Family
ID=71610162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019007776A Active JP7027352B2 (ja) | 2019-01-21 | 2019-01-21 | コンデンサ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11862667B2 (ja) |
| JP (1) | JP7027352B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7396947B2 (ja) * | 2020-03-27 | 2023-12-12 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP7555860B2 (ja) * | 2021-03-18 | 2024-09-25 | 株式会社東芝 | エッチング方法 |
| JP7676334B2 (ja) * | 2022-01-28 | 2025-05-14 | 株式会社村田製作所 | 電子部品、電子回路および電子部品の製造方法 |
| US20240282852A1 (en) * | 2023-02-21 | 2024-08-22 | Globalfoundries U.S. Inc. | Semiconductor structure with device including at least one in-well porous region |
| WO2025177650A1 (ja) * | 2024-02-20 | 2025-08-28 | パナソニックIpマネジメント株式会社 | 多孔質シリコンの製造方法、キャパシタの製造方法及びキャパシタ |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6020234A (en) | 1998-03-05 | 2000-02-01 | Taiwan Semiconductor Manufacturing Company | Increasing capacitance for high density DRAM by microlithography patterning |
| JP2001523050A (ja) | 1997-11-12 | 2001-11-20 | エプコス アクチエンゲゼルシャフト | 少なくとも1つのコンデンサを有する回路構造およびその製造方法 |
| US20030201479A1 (en) | 2000-11-10 | 2003-10-30 | Albert Birner | Method for fabricating trench capacitors and semiconductor device with trench capacitors |
| US20050269617A1 (en) | 2002-09-16 | 2005-12-08 | Franz Hofmann | Semi-conductor component with condensators buried in the substrate and insulated component layer thereof |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05160342A (ja) | 1991-12-02 | 1993-06-25 | Canon Inc | 半導体装置及びその製造方法 |
| JP2738256B2 (ja) | 1992-01-31 | 1998-04-08 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5508542A (en) | 1994-10-28 | 1996-04-16 | International Business Machines Corporation | Porous silicon trench and capacitor structures |
| JP4835082B2 (ja) * | 2005-09-28 | 2011-12-14 | 株式会社デンソー | 半導体装置及びその製造方法 |
| KR20130042975A (ko) * | 2011-10-19 | 2013-04-29 | 삼성전자주식회사 | 작은 콘택을 갖는 비-휘발성 메모리소자 형성 방법 및 관련된 소자 |
| KR102329363B1 (ko) | 2015-04-20 | 2021-11-19 | 보드 오브 레젼츠, 더 유니버시티 오브 텍사스 시스템 | 대면적 다단 나노구조의 제조 |
| WO2019171470A1 (ja) | 2018-03-06 | 2019-09-12 | 株式会社 東芝 | コンデンサ及びその製造方法 |
| US10461148B1 (en) * | 2018-05-31 | 2019-10-29 | International Business Machines Corporation | Multilayer buried metal-insultor-metal capacitor structures |
-
2019
- 2019-01-21 JP JP2019007776A patent/JP7027352B2/ja active Active
-
2020
- 2020-01-21 US US16/747,675 patent/US11862667B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001523050A (ja) | 1997-11-12 | 2001-11-20 | エプコス アクチエンゲゼルシャフト | 少なくとも1つのコンデンサを有する回路構造およびその製造方法 |
| US6020234A (en) | 1998-03-05 | 2000-02-01 | Taiwan Semiconductor Manufacturing Company | Increasing capacitance for high density DRAM by microlithography patterning |
| US20030201479A1 (en) | 2000-11-10 | 2003-10-30 | Albert Birner | Method for fabricating trench capacitors and semiconductor device with trench capacitors |
| US20050269617A1 (en) | 2002-09-16 | 2005-12-08 | Franz Hofmann | Semi-conductor component with condensators buried in the substrate and insulated component layer thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US11862667B2 (en) | 2024-01-02 |
| US20200235200A1 (en) | 2020-07-23 |
| JP2020119936A (ja) | 2020-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7027352B2 (ja) | コンデンサ | |
| US11508525B2 (en) | Capacitor having trenches on both surfaces | |
| US11551864B2 (en) | Capacitor and capacitor module | |
| CN112542314B (zh) | 电容器 | |
| CN112542313B (zh) | 电容器以及蚀刻方法 | |
| US11588059B2 (en) | Structural body and method of manufacturing the same | |
| US11901185B2 (en) | Etching method | |
| JP2024170072A (ja) | コンデンサ及びコンデンサの製造方法 | |
| TWI692788B (zh) | 電容器及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220119 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220216 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7027352 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |