JP7032064B2

JP7032064B2 - 電子機器

Info

Publication number: JP7032064B2
Application number: JP2017125789A
Authority: JP
Inventors: 義元黒川
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2016-06-29
Filing date: 2017-06-28
Publication date: 2022-03-08
Anticipated expiration: 2037-06-28
Also published as: WO2018002784A1; US20180005566A1; US10453381B2; JP2018025758A

Description

本発明の一態様は、電子機器、該電子機器の動作方法、及び移動体に関する。

なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、又は、製造方法に関するものである。又は、本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、撮像装置、記憶装置、プロセッサ、電子機器、それらの駆動方法、それらの製造方法、それらの検査方法、又はそれらのシステムを一例として挙げることができる。

近年、スマートフォンなどの携帯電話、タブレット型情報端末、ノート型ＰＣ（パーソナルコンピュータ）等が有する表示装置において、様々な面で改良が進められている。例えば、解像度を大きくする、色再現性（ＮＴＳＣ比）を高くする、駆動回路を小さくする、消費電力を低減する、等の表示装置の開発が行われている。

また、改良の１つとして、環境の光に応じて、表示装置に映す画像の明るさを自動的に調節する機能を有する表示装置が挙げられる。該表示装置として、例えば、環境の光を反射して画像を映す機能と、発光素子を光らせて画像を映す機能と、を有する表示装置が挙げられる。この構成にすることにより、環境の光が十分に強い場合には、反射光を利用して表示装置に画像を映す表示モード（以下、反射モードという。）とし、又は環境の光が弱い場合には、発光素子を光らせて表示装置に画像を映す表示モード（以下、自発光モードという。）として、表示装置に映す画像の明るさの調節を行うことができる。つまり、該表示装置は、照度計（照度センサという場合もある。）などを用いて環境の光を検知することによって、該光の強さに応じて表示方法を反射モード、自発光モード、又はそれら両方を用いたモードのいずれかを選択して、画像の表示を行うことができる。

ところで、発光素子を光らせて画像を映す機能と、環境の光を反射して画像を映す機能と、を有する表示装置として、例えば、１つの画素に、液晶素子を制御する画素回路と、発光素子を制御する画素回路と、を有する表示装置（以下、ハイブリッド（複合型）表示装置という。）が特許文献１乃至特許文献３に開示されている。

ところで、表示装置に映すための画像処理として、ニューラルネットワークの利用が検討されている。非特許文献１には、ニューラルネットワークによる自己学習機能を備えたチップに関する技術が記載されている。

米国特許出願公開第２００３／０１０７６８８号明細書国際公開第２００７／０４１１５０号公報特開２００８－２２５３８１号公報

ＹｕｔａｋａＡｒｉｍａｅｔａｌ，"ＡＳｅｌｆ－ＬｅａｒｎｉｎｇＮｅｕｒａｌＮｅｔｗｏｒｋＣｈｉｐｗｉｔｈ１２５Ｎｅｕｒｏｎｓａｎｄ１０ＫＳｅｌｆ－ＯｒｇａｎｉｚａｔｉｏｎＳｙｎａｐｓｅｓ"，ＩＥＥＥＪＯＵＲＮＡＬＯＦＳＯＬＩＤ－ＳＴＡＴＥＣＩＲＣＵＩＴＳ，ＶＯＬ．２６，ＮＯ．４，ＡＰＲＩＬ１９９１，ｐｐ．６０７－６１１

ハイブリッド表示装置において、外光環境に依存しない表示品質を提供するには、使用環境に合わせて、輝度の調整、及び色調の補正を行う必要がある。例えば、外光の明るさが変化したとき、その明るさに合わせて、ハイブリッド表示装置の輝度の調整、及び色調の補正を行う必要がある。

加えて、ハイブリッド表示装置は、該ハイブリッド表示装置に当たる外光の入射角度、又はハイブリッド表示装置と該ハイブリッド表示装置の利用者の目の角度によっても、輝度の調整、及び色調の補正が必要になる。なお、輝度の調整、及び色調の補正は、利用者の嗜好に合わせて、設定されるのが好ましい。

本発明の一態様は、新規な電子機器を提供することを課題の一つとする。又は、本発明の一態様は、新規な電子機器の動作方法を提供することを課題の一とする。

又は、本発明の一態様は、表示品質が高い電子機器を提供することを課題の一とする。又は、本発明の一態様は、消費電力が低減された電子機器を提供することを課題の一とする。

なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した記載、及び他の課題のうち、少なくとも一つの課題を解決するものである。なお、本発明の一態様は、上記列挙した記載、及び他の課題の全てを解決する必要はない。

（１）
本発明の一態様は、センサと、半導体装置と、を有する電子機器であり、半導体装置は、第１メモリセルと、第２メモリセルと、オフセット回路と、を有し、第１メモリセルは、第１メモリセルに保持されている第１アナログデータに応じた第１電流を生成する機能を有し、第２メモリセルは、第２メモリセルに保持されている参照アナログデータに応じた第２電流を出力する機能を有し、オフセット回路は、第１電流と第２電流との差分電流に相当する第３電流を出力する機能を有し、第１メモリセルは、第１メモリセルに第２アナログデータが信号として印加された場合、第１メモリセルに保持されている第１アナログデータに応じた第４電流を出力する機能を有し、第２メモリセルは、第２メモリセルに第２アナログデータが信号として印加された場合、第２メモリセルに保持されている参照アナログデータと、第２アナログデータと、に応じた第５電流を出力する機能を有し、半導体装置は、第４電流と第５電流との差分電流から、第３電流を差し引くことで、第１アナログデータと第２アナログデータとの積和に応じた第６電流を出力する機能を有し、センサは、第１データを取得する機能を有し、半導体装置は、第１データと、利用者によって選択された第２データと、第６電流と、に応じて、第３データを生成する機能を有し、第２データは、第１輝度及び第１色調に対応する設定値を有することを特徴とする電子機器である。

（２）
又は、本発明の一態様は、前記（１）において、第１表示素子と、第２表示素子と、を有し、第３データは、第２輝度及び第２色調に対応する設定値を有する第４データと、第３輝度及び第３色調に対応する設定値を有する第５データと、を有し、第１表示素子は、光の反射によって、第２輝度及び第２色調に対応する設定値に応じた画像を表示する機能を有し、第２表示素子は、自発光によって、第３輝度及び第３色調に対応する設定値に応じた画像を表示する機能を有することを特徴とする電子機器である。

（３）
又は、本発明の一態様は、前記（１）、又は前記（２）において、第１メモリセルと、第２メモリセルと、オフセット回路と、は、それぞれトランジスタを有し、トランジスタは、チャネル形成領域に、インジウム、元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）、亜鉛の少なくとも一を含む酸化物を有することを特徴とする電子機器である。

（４）
又は、本発明の一態様は、前記（１）乃至前記（３）のいずれか一において、センサは、第１センサ部を有し、第１センサ部は、第１遮光膜と、第２遮光膜と、複数の光センサと、を有し、第１遮光膜は、第１距離の間隔毎に、複数の第１開口部を有し、第２遮光膜は、第１距離よりも長い第２距離の間隔毎に、複数の第２開口部を有し、第１遮光膜は、光センサの上方に位置し、第２遮光膜は、第１遮光膜の上方に位置し、複数の光センサの一と、複数の第１開口部の一と、複数の第２開口部の一と、が互いに重なる領域を有することを特徴とする電子機器である。

（５）
又は、本発明の一態様は、前記（１）乃至（４）のいずれか一において、センサは、第２センサ部を有し、第２センサ部は、加速度センサを有する電子機器である。

（６）
又は、本発明の一態様は、前記（５）に記載の電子機器の動作方法であって、第１乃至第６ステップを有し、第１ステップは、電子機器に、第２データが入力されるステップを有し、第２ステップは、第１センサ部において、光を受けることで、光の照度及び入射角度に応じた第６データを生成するステップを有し、第３ステップは、第２センサ部において、電子機器の傾きに応じた第７データを生成するステップを有し、第１データは、第６データと、第７データと、を有し、第４ステップは、第１データを、センサから半導体装置に送信するステップを有し、第５ステップは、前記半導体装置において、第１データと、第２データと、に応じて、重み係数を出力するステップを有し、第６ステップは、半導体装置において、第１データと、重み係数と、に応じて、第３データを出力するステップを有することを特徴とする動作方法である。

（７）
又は、本発明の一態様は、センサと、半導体装置と、表示部と、を有する移動体であり半導体装置は、第１メモリセルと、第２メモリセルと、オフセット回路と、を有し、第１メモリセルは、第１メモリセルに保持されている第１アナログデータに応じた第１電流を出力する機能を有し、第２メモリセルは、第２メモリセルに保持されている参照アナログデータに応じた第２電流を出力する機能を有し、オフセット回路は、第１電流と第２電流との差分電流に相当する第３電流を出力する機能を有し、第１メモリセルは、第１メモリセルに第２アナログデータが信号として印加された場合、第１メモリセルに保持されている第１アナログデータと、第２アナログデータと、に応じた第４電流を出力する機能を有し、第２メモリセルは、第２メモリセルに第２アナログデータが信号として印加された場合、第２メモリセルに保持されている参照アナログデータと、第２アナログデータと、に応じた第５電流を出力する機能を有し、半導体装置は、第４電流と第５電流との差分電流から、第３電流を差し引くことで、第１アナログデータと第２アナログデータとの積和に応じた第６電流を出力する機能を有し、センサは、第１データを取得する機能を有し、半導体装置は、第１データと、利用者によって選択された第２データと、第６電流と、に応じて、第３データを生成する機能を有し、第２データは、第１輝度及び第１色調に対応する設定値を有し、表示部は、前記第３データに基づき表示を行う移動体である。

（８）
又は、本発明の一態様は、前記（７）において、センサは、筐体に設けられている移動体である。

本発明の一態様によって、新規な電子機器を提供することができる。又は、本発明の一態様によって、新規な電子機器の動作方法を提供することができる。

又は、本発明の一態様によって、表示品質が高い電子機器を提供することができる。又は、本発明の一態様によって、消費電力が低減された電子機器を提供することができる。

なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、及び他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。

電子機器の一例を示す斜視図。コントローラＩＣの構成例を示すブロック図。階層型ニューラルネットワークの一例を示す図。階層型ニューラルネットワークの一例を示す図。階層型ニューラルネットワークの一例を示す図。回路の構成例を説明する図。半導体装置の一例を示す図。図７の半導体装置のオフセット回路の一例を示す回路図。図７の半導体装置のオフセット回路の一例を示す回路図。図７の半導体装置のオフセット回路の一例を示す回路図。図７の半導体装置のメモリセルアレイの一例を示す回路図。図７の半導体装置のオフセット回路の一例を示す回路図。図７の半導体装置のメモリセルアレイの一例を示す回路図。半導体装置の動作例を示すタイミングチャート。半導体装置の動作例を示すタイミングチャート。電子機器の動作例を示すフローチャート。電子機器の動作例を示すフローチャート。表示装置の構成例を示すブロック図。タッチセンサユニットの構成例を示す回路図。表示装置の一例を説明する断面図。表示装置の一例を説明する断面図。画素回路の構成例を説明する回路図。画素回路の構成例を説明する回路図。画素回路の構成例を説明する回路図。画素回路の構成例を説明する回路図。表示装置の一例を説明する断面図。表示装置の上面図と、画素の上面図。光センサの一例を示す断面図。ニューラルネットワークの構成の一例を示すブロック図。移動体の一例を説明する図。移動体の一例を説明する図。移動体の一例を説明する図。移動体の一例を説明する図。移動体の一例を説明する図。移動体の一例を説明する図。移動体の一例を説明する図。画素を説明する回路図。画素の動作を説明するタイミングチャート。画素の動作を説明するタイミングチャート。

「電子機器」、「電子部品」、「モジュール」、「半導体装置」の記載について説明する。一般的に、「電子機器」とは、例えば、パーソナルコンピュータ、携帯電話、タブレット端末、電子書籍端末、ウェアラブル端末、ＡＶ機器（ＡＶ；ＡｕｄｉｏＶｉｓｕａｌ）、電化製品、住宅設備機器、業務用設備機器、デジタルサイネージ、自動車、又は、システムを有する電気製品などをいう場合がある。また、「電子部品」、又は「モジュール」とは、電子機器が有するプロセッサ、記憶装置、センサ、バッテリ、表示装置、発光装置、インターフェース機器、ＲＦタグ（ＲＦ；ＲａｄｉｏＦｒｅｑｕｅｎｃｙ）、受信装置、送信装置などをいう場合がある。また、「半導体装置」とは、半導体素子を用いた装置、又は、電子部品又はモジュールが有する、半導体素子を適用した駆動回路、制御回路、論理回路、信号生成回路、信号変換回路、電位レベル変換回路、電圧源、電流源、切り替え回路、増幅回路、記憶回路、メモリセル、表示回路、表示画素などをいう場合がある。

本明細書等において、金属酸化物（ｍｅｔａｌｏｘｉｄｅ）が、増幅作用、整流作用、及びスイッチ作用の少なくとも１つを有するトランジスタ（のチャネル形成領域）を構成し得る時、ｍｅｔａｌｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒ（略してＯＳ）又は酸化物半導体と表記する。そのため、チャネル形成領域に酸化物半導体を有するトランジスタをＯＳトランジスタという場合がある。

（実施の形態１）
＜構成例＞
本実施の形態では、上述した課題を解決することができるハイブリッド表示装置を有する電子機器の例について、説明する。

図１（Ａ）に、本発明の一態様として開示する電子機器の一例を示す。図１（Ａ）は、タブレット型の情報端末５２００であり、筐体５２２１、表示部５２２２、操作ボタン５２２３、スピーカ５２２４を有する。また、表示部５２２２に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。また、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。あるいは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。また、操作ボタン５２２３に情報端末５２００を起動する電源スイッチ、情報端末５２００のアプリケーションを操作するボタン、音量調整ボタン、又は表示部５２２２を点灯、あるいは消灯するスイッチなどのいずれかを備えることができる。また、図１（Ａ）に示した情報端末５２００では、操作ボタン５２２３の数を４個示しているが、情報端末５２００の有する操作ボタンの数及び配置は、これに限定されない。

また、情報端末５２００は、外光の入射角度を測定する光センサ５２２５Ｘ及び光センサ５２２５Ｙを有する。光センサ５２２５Ｘ及び光センサ５２２５Ｙは、筐体５２２１のベゼルに配置されている。特に、光センサ５２２５Ｘは、筐体５２２１のベゼルにおいて２つある短辺の一方に配置され、光センサ５２２５Ｙは、筐体５２２１のベゼルにおいて２つある長辺の一方に配置されている。本発明の一態様では、光センサ５２２５Ｘ及び光センサ５２２５Ｙによって外光の入射角度、及び照度を測定して、それらのデータに基づいて、表示部５２２２に映す画像データの調光、及び調色を行う。

また、光センサ５２２５Ｘ及び光センサ５２２５Ｙの配置箇所は、図１（Ａ）に示した情報端末５２００に限定されない。例えば、図１（Ｂ）に示す情報端末５２０１のように、光センサ５２２５Ｘは、筐体５２２１のベゼルにおいて２つある短辺の両方に配置され、光センサ５２２５Ｙは、筐体５２２１のベゼルにおいて２つある長辺の両方に配置されてもよい。

なお、光センサ５２２５Ｘ及び光センサ５２２５Ｙの詳細については、実施の形態１０で説明する。

また、図示していないが、図１（Ａ）に示した情報端末５２００は、筐体５２２１の内部にセンサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線などを測定する機能を含むもの）を有する構成であってもよい。特に、ジャイロセンサ、加速度センサなどの傾きを測定するセンサを有する測定装置を設けることで、図１（Ａ）に示す情報端末５２００の向き（鉛直方向に対して情報端末がどの向きに向いているか）を判断して、表示部５２２２の画面表示を、情報端末５２００の向きに応じて自動的に切り替えるようにすることができる。

また、該傾きの情報と、先述した光センサ５２２５Ｘ及び光センサ５２２５Ｙから得た外光の入射角度、及び照度の情報を組み合わせることによって、より正確に表示部５２２２に映す画像データの調光、及び調色を行うことができる。この場合、筐体５２２１に撮像センサを設けて、情報端末５２００に対する利用者の眼の位置（あるいは視線の方向）の情報を取得し、該傾き、外光の入射角度、及び照度の情報を組み合わせることによって、より更に正確に、表示部５２２２に映す画像データの調光、及び調色を行うことができる。

また、自動的に調光、及び調色を行う方法として、ニューラルネットワークを利用した方法がある。なお、ニューラルネットワークについては、実施の形態３で説明する。

＜その他の構成例＞
また、図示していないが、図１（Ａ）に示した情報端末５２００は、マイクを有する構成であってもよい。この構成により、例えば、情報端末５２００に携帯電話のような通話機能を付することができる。

また、図示していないが、図１（Ａ）に示した情報端末５２００は、カメラを有する構成であってもよい。また、図示していないが、図１（Ａ）に示した情報端末５２００は、フラッシュライト、又は照明の用途とする発光装置を有する構成であってもよい。

また、図示していないが、図１（Ａ）に示した情報端末５２００は、指紋、静脈、虹彩、又は声紋など生体情報を取得する装置を有する構成であってもよい。この構成を適用することによって、生体認証機能を有する情報端末５２００を実現することができる。

また、情報端末５２００がマイクを有することで、情報端末５２００に音声解読機能を付することができる場合がある。情報端末５２００に音声解読機能を設けることで、音声認識によって情報端末５２００を操作する機能、更には、音声や会話を判読して会話録を作成する機能、などを情報端末５２００に有することができる。これにより、例えば、会議などの議事録作成として活用することができる。

また、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

（実施の形態２）
本実施の形態では、実施の形態１に示したハイブリッド表示装置の表示部を制御するコントローラＩＣ（ＩｎｔｅｇｒａｔｅｄＣｈｉｐ）について、説明する。

＜コントローラＩＣ＞
図２は、コントローラＩＣ１１５の構成例を示すブロック図である。コントローラＩＣ１１５は、インターフェース１５０、フレームメモリ１５１、デコーダ１５２、センサコントローラ１５３、コントローラ１５４、クロック生成回路１５５、画像処理部１６０、メモリ１７０、タイミングコントローラ１７３、レジスタ１７５、ソースドライバ１８０、およびタッチセンサコントローラ１８４を有する。

コントローラＩＣ１１５は、表示ユニット１１０と、タッチセンサユニット１２０と、に電気的に接続されている。表示ユニット１１０は、画素アレイを有し、画素アレイは画素１０を複数有する。画素１０は、反射素子１０ａと、発光素子１０ｂと、を有する。なお、本実施の形態において、表示ユニット１１０と、タッチセンサユニット１２０と、は、それぞれ実施の形態１に示した情報端末５２００の表示部５２２２の構成要素の一として説明する。また、表示ユニット１１０と、タッチセンサユニット１２０と、については実施の形態５にて詳述する。

なお、反射素子１０ａは、反射光を利用して表示装置に画像を映す表示素子であり、液晶素子などを適用することができる。また、発光素子１０ｂは、自発光によって表示装置に画像を映す表示素子であり、有機ＥＬ素子などを適用することができる。本実施の形態では、反射素子１０ａを液晶（ＬＣ）素子とし、発光素子１０ｂを有機エレクトロルミネッセンス（有機ＥＬ）素子として説明する。なお、反射素子１０ａ、及び発光素子１０ｂの詳細については、実施の形態７で説明する。

また、コントローラＩＣ１１５は、センサ１４１と電気的に接続されている。センサ１４１は、複数の種類のセンサを有する。図２において、センサ１４１は、光センサ１４３と、開閉センサ１４４と、加速度センサ１４６と、を有する。

ソースドライバ１８０は、ソースドライバ１８１、１８２を有する。ソースドライバ１８１は、反射素子１０ａを駆動するためのドライバであり、ソースドライバ１８２は、発光素子１０ｂを駆動するためのドライバである。

コントローラＩＣ１１５とホスト１４０との通信は、インターフェース１５０を介して行われる。ホスト１４０からは、画像データ、各種制御信号等がコントローラＩＣ１１５に送られる。また、コントローラＩＣ１１５からは、タッチセンサコントローラ１８４が取得したタッチ位置などの情報が、ホスト１４０に送られる。なお、本実施の形態において、ホスト１４０は、実施の形態１に示した情報端末５２００の構成要素の一として説明する。また、コントローラＩＣ１１５が有するそれぞれの回路は、ホスト１４０の規格、表示ユニット１１０、タッチセンサユニット１２０などの仕様等によって、適宜取捨することができる。

フレームメモリ１５１は、コントローラＩＣ１１５に入力された画像データを保存するためのメモリである。ホスト１４０から圧縮された画像データが送られる場合、フレームメモリ１５１は、圧縮された画像データを格納することが可能である。デコーダ１５２は、圧縮された画像データを伸長するための回路である。画像データを伸長する必要がない場合、デコーダ１５２は処理を行わない。または、デコーダ１５２を、フレームメモリ１５１とインターフェース１５０との間に、配置することもできる。

画像処理部１６０は、画像データに対して各種画像処理を行う機能を有する。例えば、画像処理部１６０は、ガンマ補正回路１６１、調光回路１６２、調色回路１６３、ＥＬ補正回路１６４、情報処理回路１６５を有する。

ガンマ補正回路１６１は、ガンマ値を補正する機能を有する回路である。ガンマ値とは、入力電圧（又は入力電流）に対する画像の階調の応答特性を示す数値であり、一般的には、ガンマ値が１未満の場合は、表示部には黒が浮いた画像が映され、またガンマ値が１より大きい場合は、表示部には黒が潰れた画像が映される。ガンマ補正回路１６１は、ガンマ値が１となるように、該入力電圧（又は該入力電流）を補正する機能を有する。

ＥＬ補正回路１６４は、ソースドライバ１８２に発光素子１０ｂを流れる電流を検出する電流検出回路を備えている場合、設けられる。ＥＬ補正回路１６４は、ソースドライバ１８２の電流検出回路から送信される信号に基づいて、発光素子１０ｂの輝度を調節する機能をもつ。

画像処理部１６０で処理された画像データは、メモリ１７０を経て、ソースドライバ１８０に出力される。メモリ１７０は、画像データを一時的に格納するためのメモリである。ソースドライバ１８１、１８２は、それぞれ、入力された画像データを処理し、表示ユニット１１０のソース線に書き込む機能をもつ。

タイミングコントローラ１７３は、ソースドライバ１８０、タッチセンサコントローラ１８４、表示ユニット１１０が有するゲートドライバで使用するタイミング信号を生成する機能を有する。

タッチセンサコントローラ１８４は、タッチセンサユニット１２０が有するタッチセンサドライバ（以下、「ＴＳドライバ」と呼ぶ。）、センス回路を制御する機能を有する。センス回路で読み出されたタッチ情報を含む信号は、タッチセンサコントローラ１８４で処理され、インターフェース１５０を介して、ホスト１４０に送出される。ホスト１４０は、タッチ情報を反映した画像データを生成し、コントローラＩＣ１１５に送出する。なお、コントローラＩＣ１１５で、画像データにタッチ情報を反映する構成も可能である。

クロック生成回路１５５は、コントローラＩＣ１１５で使用されるクロック信号を生成する機能を有する。コントローラ１５４は、インターフェース１５０を介してホスト１４０から送られる各種制御信号を処理し、コントローラＩＣ１１５内の各種回路を制御する機能を有する。また、コントローラ１５４は、コントローラＩＣ１１５内の各種回路への電源供給を制御する機能を有する。以下、使われていない回路への電源供給を一時的に遮断することを、パワーゲーティングと呼ぶ。

レジスタ１７５は、コントローラＩＣ１１５の動作に用いられるデータを格納する。レジスタ１７５が格納するデータには、画像処理部１６０が補正処理を行うために使用するパラメータ、タイミングコントローラ１７３が各種タイミング信号の波形生成に用いるパラメータなどがある。レジスタ１７５は、複数のレジスタで構成されるスキャンチェーンレジスタを備える。特に、レジスタ１７５は、不揮発性レジスタを有するのが好ましい。加えて、不揮発性レジスタが有するトランジスタは、オフ電流が低いトランジスタであることが好ましい。オフ電流が低いトランジスタを用いることによって、該トランジスタが非導通状態のときに、該トランジスタのソース－ドレイン間の電流リークを抑えることができる。電流リークを抑えることにより、レジスタが電荷（データ）を保持することができる。なお、該トランジスタは、チャネル形成領域に、インジウム、元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）、亜鉛の少なくとも一を含む酸化物を有するＯＳトランジスタであることが好ましい。さらに、該酸化物は、実施の形態１４で説明するＣＡＣ－ＯＳであることが好ましい。

センサコントローラ１５３には、光センサ１４３が電気的に接続されている。光センサ１４３は外光１４５を測定し、その測定した光の照度、及び入射角度の情報を有する検知信号を生成する機能を有する。センサコントローラ１５３は検知信号を基に、制御信号を生成する。該制御信号は、例えば、コントローラ１５４に出力される。なお、光センサ１４３は、実施の形態１で説明した情報端末５２００の光センサ５２２５Ｘ、光センサ５２２５Ｙとして、適用することができる。

また、センサコントローラ１５３には、加速度センサ１４６が電気的に接続されている。加速度センサ１４６は、コントローラＩＣ１１５を備える半導体装置の傾きを測定し、その情報を電気信号として生成する機能を有する。センサコントローラ１５３は、傾きの情報の信号などを受けることで制御信号を生成する。該制御信号は、例えば、コントローラ１５４に出力される。また、傾きを測定するモジュールは、加速度センサ１４６に限定せず、例えば、ジャイロセンサなどを用いてもよい。

また、センサコントローラ１５３には、開閉センサ１４４が電気的に接続されており、開閉センサ１４４は、ハイブリッド表示装置が折りたたみ式の形態を有する場合に有効である。ハイブリッド表示装置が折りたたまれて、表示ユニット１１０が使用されなくなったとき、開閉センサ１４４が信号をセンサコントローラ１５３に送信して、コントローラＩＣ内の回路などをパワーゲーティングすることができる。なお、ハイブリッド表示装置が折りたたみ式の形態を有さない場合、ハイブリッド表示装置は、開閉センサ１４４を有さなくてもよい。

また、反射素子１０ａと発光素子１０ｂが同じ画像データを表示する場合、画像処理部１６０は、反射素子１０ａが表示する画像データと、発光素子１０ｂが表示する画像データとを、分けて作成する機能を有する。この場合、光センサ１４３およびセンサコントローラ１５３を用いて測定した、外光１４５の明るさに応じて、反射素子１０ａと発光素子１０ｂの反射強度および発光強度を調整することができる。ここでは、当該調整を調光、あるいは調光処理と呼ぶ。また、当該処理は、調光回路１６２などで行われる。

晴れの日の日中に外で情報端末５２００を使用する場合、反射素子１０ａのみで十分な輝度が得られるときは、発光素子１０ｂを光らせる必要はない。これは、発光素子１０ｂで表示を行おうとしても、外光に負けて良好な表示が得られないからである。また、夜間や暗所で情報端末５２００を使用する場合、発光素子１０ｂを光らせて表示を行う。

外光の明るさに応じて、画像処理部１６０は、反射素子１０ａのみで表示を行う画像データを作成、もしくは発光素子１０ｂのみで表示を行う画像データを作成、もしくは反射素子１０ａと発光素子１０ｂを組み合わせて表示を行う画像データを作成することができる。外光の明るい環境においても、外光の暗い環境においても、情報端末５２００は良好な表示を行うことができる。さらに、外光の明るい環境においては、発光素子１０ｂを光らせない、もしくは発光素子１０ｂの輝度を低くすることで、消費電力を低減することができる。

また、反射素子１０ａの表示に、発光素子１０ｂの表示を組み合わせることで、色調を補正することができる。このような色調補正のためには、光センサ１４３およびセンサコントローラ１５３に、外光１４５の色調を測定する機能を追加すればよい。例えば、夕暮れ時の赤みがかった環境において情報端末５２００を使用する場合、反射素子１０ａによる表示のみではＢ（青）成分が足りないため、発光素子１０ｂを発光させることで、色調を補正することができる。ここでは、当該補正を調色、あるいは調色処理と呼ぶ。また、当該処理は、調色回路１６３などで行われる。

情報処理回路１６５は、本発明の一態様の電子機器に備わる回路であり、該電子機器の利用者の好みに合わせて、該電子機器の輝度、及び色調の設定を最適化する機能を有する。情報処理回路１６５は、後述するニューラルネットワークを構成する回路を有し、教師付き学習を行う機能を有する。なお、情報処理回路１６５は、ニューラルネットワークの回路を構成しているため、積和演算回路１６５ａを有する。ニューラルネットワークを用いることにより、光センサ１４３で測定した外光の情報と、加速度センサ１４６で測定した傾きの情報と、を学習データとし、利用者の好みの輝度、及び色調の設定を教師データとして情報処理回路１６５で学習を行う。その後、光センサ１４３で測定した外光の情報、及び加速度センサ１４６で測定した傾きの情報を入力データとすることで、利用者の好みの輝度、及び色調に対応する設定値を得ることができる。

画像処理部１６０は、表示ユニット１１０の仕様によって、ＲＧＢ－ＲＧＢＷ変換回路など、他の処理回路を有している場合がある。ＲＧＢ－ＲＧＢＷ変換回路とは、ＲＧＢ（赤、緑、青）画像データを、ＲＧＢＷ（赤、緑、青、白）画像データに変換する機能をもつ回路である。すなわち、表示ユニット１１０がＲＧＢＷ４色の画素を有する場合、画像データ内のＷ（白）成分を、Ｗ（白）画素を用いて表示することで、消費電力を低減することができる。なお、表示ユニット１１０がＲＧＢＹの４色の画素を有する場合、例えば、ＲＧＢ－ＲＧＢＹ（赤、緑、青、黄）変換回路を用いることができる。

また、反射素子１０ａと発光素子１０ｂは、異なる画像データを表示することができる。一般に、反射素子として適用できる液晶や電子ペーパー等は、動作速度が遅いものが多い（絵を表示するまでに時間を要する。）。そのため、反射素子１０ａに背景となる静止画を表示し、発光素子１０ｂに動きのあるマウスポインタ等を表示することができる。静止画に対しては、ゲートドライバ又はソースドライバの動作を止めて画像の書き換えを停止する駆動（以後、アイドリングストップ駆動、又はＩＤＳ駆動と呼ぶ）を行い、動画に対しては、発光素子１０ｂを光らせることで、情報端末５２００は、なめらかな動画表示と低消費電力を両立することができる。この場合、フレームメモリ１５１には、反射素子１０ａと発光素子１０ｂ、それぞれに表示する画像データを保存する領域を設ければよい。特に、ＩＤＳ駆動を行う場合、反射素子１０ａの選択トランジスタは、オフ電流が低いトランジスタであることが好ましい。加えて、発光素子１０ｂの選択トランジスタも、オフ電流の低いトランジスタであることがより好ましい。オフ電流が低いトランジスタを用いることで、選択トランジスタが非導通状態であるとき、長時間、反射素子１０ａ（加えて発光素子１０ｂ）に保持した電荷（画像データ）を保持することができる。そのため、静止画を表示する際、画像データのリフレッシュを行う必要がなくなるため、消費電力を低くすることができる。

（実施の形態３）
本実施の形態では、実施の形態２で説明した情報処理回路１６５が有するニューラルネットワークの回路の構成例について説明する。

ニューラルネットワークとは、神経回路網をモデルにした情報処理システムである。ニューラルネットワークを利用することで、従来のノイマン型コンピュータよりも高性能なコンピュータが実現できると期待されており、近年、電子回路上でニューラルネットワークを構築する種々の研究が進められている。

ニューラルネットワークでは、ニューロンを模したユニットが、シナプスを模したユニットを介して、互いに結合された構成となっている。この結合の強度を変更することで、様々な入力パターンに対して学習し、パターン認識や連想記憶などを高速に実行できると考えられている。

例えば、本実施の形態で説明する積和演算回路を畳み込み演算の特徴抽出フィルター、若しくは全結合演算回路として用いることによって、ＣＮＮ（ＣｏｎｖｏｌｕｔｉｏｎＮｅｕｒａｌＮｅｔｗｏｒｋ）による特徴量の抽出を行うことができる。なお、特徴抽出フィルターの各重み係数に乱数を用いて値を設定することができる。このため、光センサ１４３（又は光センサ５２２５Ｘ、光センサ５２２５Ｙ）から得られるデータが必ずしも外光の入射角に応じたピークを示すデータでなくても、特徴量を抽出することができる。

＜階層型ニューラルネットワーク＞
本発明の一態様のハイブリッド表示装置に利用できるニューラルネットワークの種類の一として、階層型ニューラルネットワークについて説明する。

図３は、階層型ニューラルネットワークの一例を示した図である。第（ｋ－１）層（ここでのｋは２以上の整数である。）は、ニューロンをＰ個（ここでのＰは１以上の整数である。）有し、第ｋ層は、ニューロンをＱ個（ここでのＱは１以上の整数である。）有し、第（ｋ＋１）層は、ニューロンをＲ個（ここでのＲは１以上の整数である。）有する。

第（ｋ－１）層の第ｐニューロン（ここでのｐは１以上Ｐ以下の整数である。）の出力信号ｚ_ｐ ^{（ｋ－１）}と重み係数ｗ_ｑｐ ^（ｋ）と、の積が第ｋ層の第ｑニューロン（ここでのｑは１以上Ｑ以下の整数である。）に入力されるものとし、第ｋ層の第ｑニューロンの出力信号ｚ_ｑ ^（ｋ）と重み係数ｗ_ｒｑ ^{（ｋ＋１）}と、の積が第（ｋ＋１）層の第ｒニューロン（ここでのｒは１以上Ｒ以下の整数である。）に入力されるものとし、第（ｋ＋１）層の第ｒニューロンの出力信号をｚ_ｒ ^{（ｋ＋１）}とする。

このとき、第ｋ層の第ｑニューロンへ入力される信号の総和ｕ_ｑ ^（ｋ）は、次の式で表される。

また、第ｋ層の第ｑニューロンからの出力信号ｚ_ｑ ^（ｋ）を次の式で定義する。

関数ｆ（ｕ_ｑ ^（ｋ））は、活性化関数であり、ステップ関数、線形ランプ関数、又はシグモイド関数などを用いることができる。なお、式（Ｄ１）の積和演算は、後述する積和演算処理回路（半導体装置７００）によって実現できる。なお、式（Ｄ２）の演算は、例えば、図６（Ａ）に示す回路４１１によって実現できる。

なお、活性化関数は、全てのニューロンにおいて同一でもよいし、又は異なっていてもよい。加えて、活性化関数は、層毎において、同一でもよいし、異なっていてもよい。

ここで、図４に示す、全Ｌ層（ここでのＬは３以上の整数とする。）からなる階層型ニューラルネットワークを考える（つまり、ここでのｋは２以上（Ｌ－１）以下の整数とする。）。第１層は、階層型ニューラルネットワークの入力層となり、第Ｌ層は、階層型ニューラルネットワークの出力層となり、第２層乃至第（Ｌ－１）層は、階層型ニューラルネットワークの隠れ層となる。

第１層（入力層）は、ニューロンをＰ個有し、第ｋ層（隠れ層）は、ニューロンをＱ［ｋ］個（Ｑ［ｋ］は１以上の整数である。）有し、第Ｌ層（出力層）は、ニューロンをＲ個有する。

第１層の第ｓ［１］ニューロン（ｓ［１］は１以上Ｐ以下の整数である。）の出力信号をｚ_ｓ［１］ ^（１）とし、第ｋ層の第ｓ［ｋ］ニューロン（ｓ［ｋ］は１以上Ｑ［ｋ］以下の整数である。）の出力信号をｚ_ｓ［ｋ］ ^（ｋ）とし、第Ｌ層の第ｓ［Ｌ］ニューロン（ｓ［Ｌ］は１以上Ｒ以下の整数である。）の出力信号をｚ_ｓ［Ｌ］ ^（Ｌ）とする。

また、第（ｋ－１）層の第ｓ［ｋ－１］ニューロン（ｓ［ｋ－１］は１以上Ｑ［ｋ－１］以下の整数である。）の出力信号ｚ_{ｓ［ｋ－１］} ^{（ｋ－１）}と重み係数ｗ_{ｓ［ｋ］ｓ［ｋ－１］} ^（ｋ）と、の積ｕ_ｓ［ｋ］ ^（ｋ）が第ｋ層の第ｓ［ｋ］ニューロンに入力されるものとし、第（Ｌ－１）層の第ｓ［Ｌ－１］ニューロン（ｓ［Ｌ－１］は１以上Ｑ［Ｌ－１］以下の整数である。）の出力信号ｚ_{ｓ［Ｌ－１］} ^{（Ｌ－１）}と重み係数ｗ_{ｓ［Ｌ］ｓ［Ｌ－１］} ^（Ｌ）と、の積ｕ_ｓ［Ｌ］ ^（Ｌ）が第Ｌ層の第ｓ［Ｌ］ニューロンに入力されるものとする。

次に、教師付き学習について説明する。教師付き学習とは、上述の階層型ニューラルネットワークの機能において、出力した結果と、所望の結果（教師データ、又は教師信号という場合がある。）と異なったときに、階層型ニューラルネットワークの全ての重み係数を、出力した結果と所望の結果とに基づいて、更新する動作をいう。

教師付き学習の具体例として、誤差逆伝播方式による学習方法について説明する。図５は、誤差逆伝播方式による学習方法を説明する図である。誤差逆伝播方式は、階層型ニューラルネットワークの出力と教師データとの誤差が小さくなるように、重み係数を変更する方式である。

例えば、第１層の第ｓ［１］ニューロンに入力データを入力し、第Ｌ層の第ｓ［Ｌ］ニューロンから出力データｚ_ｓ［Ｌ］ ^（Ｌ）を出力されたとする。ここで、出力データｚ_ｓ［Ｌ］ ^（Ｌ）に対する教師信号をｔ_ｓ［Ｌ］としたとき、誤差エネルギーＥは、出力データｚ_ｓ［Ｌ］ ^（Ｌ）及び教師信号ｔ_ｓ［Ｌ］によって表すことができる。

誤差エネルギーＥに対して、第ｋ層の第ｓ［ｋ］ニューロンの重み係数ｗ_{ｓ［ｋ］ｓ［ｋ－１］} ^（ｋ）の更新量を∂Ｅ／∂ｗ_{ｓ［ｋ］ｓ［ｋ－１］} ^（ｋ）とすることで、新たに重み係数を変更することができる。ここで、第ｋ層の第ｓ［ｋ］ニューロンの出力値ｚ_ｓ［ｋ］ ^（ｋ）の誤差δ_ｓ［ｋ］ ^（ｋ）を∂Ｅ／∂ｕ_ｓ［ｋ］ ^（ｋ）と定義すると、δ_ｓ［ｋ］ ^（ｋ）及び∂Ｅ／∂ｗ_{ｓ［ｋ］ｓ［ｋ－１］} ^（ｋ）は、それぞれ次の式で表すことができる。

ｆ’（ｕ_ｓ［ｋ］ ^（ｋ））は、活性化関数の導関数である。なお、式（Ｄ３）の演算は、例えば、図６（Ｂ）に示す回路４１３によって実現できる。また、式（Ｄ４）の演算は、例えば、図６（Ｃ）に示す回路４１４によって実現できる。出力関数の導関数は、例えば、オペアンプの出力端子に所望の導関数に対応した演算回路を接続することによって実現できる。

また、例えば、式（Ｄ３）のΣδ_{ｓ［ｋ＋１］} ^{（ｋ＋１）}・ｗ_{ｓ［ｋ＋１］・ｓ［ｋ］} ^{（ｋ＋１）}の部分の演算は、後述する積和演算処理回路（半導体装置７００）によって実現できる。

ここで、第（ｋ＋１）層が出力層のとき、すなわち、第（ｋ＋１）層が第Ｌ層であるとき、δ_ｓ［Ｌ］ ^（Ｌ）及び∂Ｅ／∂ｗ_{ｓ［Ｌ］ｓ［Ｌ－１］} ^（Ｌ）は、それぞれ次の式で表すことができる。

式（Ｄ５）の演算は、図６（Ｄ）に示す回路４１５によって実現できる。また、式（Ｄ６）の演算は、図６（Ｃ）に示す回路４１４によって実現できる。

つまり、式（Ｄ１）乃至式（Ｄ６）により、全てのニューロン回路の誤差δ_ｓ［ｋ］ ^（ｋ）及びδ_ｓ［Ｌ］ ^（Ｌ）を求めることができる。なお、重み係数の更新量は、誤差δ_ｓ［ｋ］ ^（ｋ）、δ_ｓ［Ｌ］ ^（Ｌ）及び所望のパラメータなどに基づいて、設定される。

以上のように、図６（Ａ）乃至図６（Ｄ）に示す回路、及び後述する積和演算処理回路（半導体装置７００）を用いることによって、教師付き学習を適用した階層型ニューラルネットワークの計算を行うことができる。

＜階層型ニューラルネットワークを構成する回路例＞
次に、上述した階層型ニューラルネットワークを実現するための積和演算処理回路の構成例について、説明する。

図７は、積和演算処理回路として、半導体装置７００のブロック図を示している。半導体装置７００は、オフセット回路７１０と、メモリセルアレイ７２０と、を有する。

オフセット回路７１０は、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］（ここでのｎは１以上の整数である。）と、参照列出力回路Ｃｒｅｆと、を有する。

メモリセルアレイ７２０は、列方向にｍ個（ここでのｍは１以上の整数である。）、行方向にｎ個、合計ｍ×ｎ個のメモリセルＡＭと、列方向にｍ個のメモリセルＡＭｒｅｆと、を有する。メモリセルＡＭと、メモリセルＡＭｒｅｆと、は、メモリセルアレイ７２０において、ｍ×（ｎ＋１）のマトリクス状に設けられている。特に、図７のメモリセルアレイ７２０では、ｉ行目ｊ列目に位置するメモリセルＡＭを、メモリセルＡＭ［ｉ，ｊ］（ここでのｉは１以上ｍ以下の整数であり、ｊは１以上ｎ以下の整数である。）と表記し、ｉ行目に位置するメモリセルＡＭｒｅｆを、メモリセルＡＭｒｅｆ［ｉ］と表記する。

なお、メモリセルＡＭは、第１アナログデータに応じた電位を保持し、メモリセルＡＭｒｅｆは、所定の電位を保持する。なお、この所定の電位は、積和演算処理に必要な電位であり、本明細書では、この電位に対応するデータを参照アナログデータという場合がある。

メモリセルアレイ７２０は、出力端子ＳＰＴ［１］乃至出力端子ＳＰＴ［ｎ］を有する。

列出力回路ＯＵＴ［ｊ］は、出力端子ＯＴ［ｊ］を有し、参照列出力回路Ｃｒｅｆは、出力端子ＯＴｒｅｆを有する。

配線ＯＲＰは、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］に電気的に接続され、配線ＯＳＰは、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］に電気的に接続されている。配線ＯＲＰ及び配線ＯＳＰは、オフセット回路７１０に制御信号を供給するための配線である。

メモリセルアレイ７２０の出力端子ＳＰＴ［ｊ］は、配線Ｂ［ｊ］と電気的に接続されている。

列出力回路ＯＵＴ［ｊ］の出力端子ＯＴ［ｊ］は、配線Ｂ［ｊ］と電気的に接続されている。

参照列出力回路Ｃｒｅｆの出力端子ＯＴｒｅｆは、配線Ｂｒｅｆと電気的に接続されている。

メモリセルＡＭ［ｉ，ｊ］は、配線ＲＷ［ｉ］と、配線ＷＷ［ｉ］と、配線ＷＤ［ｊ］と、配線Ｂ［ｊ］と、配線ＶＲと、に電気的に接続されている。

メモリセルＡＭｒｅｆ［ｉ］は、配線ＲＷ［ｉ］と、配線ＷＷ［ｉ］と、配線ＷＤｒｅｆと、配線Ｂｒｅｆと、配線ＶＲと、に電気的に接続されている。

配線ＷＷ［ｉ］は、メモリセルＡＭ［ｉ，１］乃至メモリセルＡＭ［ｉ，ｎ］、及びメモリセルＡＭｒｅｆ［ｉ］に選択信号を供給するための配線として機能し、配線ＲＷ［ｉ］は、メモリセルＡＭ［ｉ，１］乃至メモリセルＡＭ［ｉ，ｎ］、及びメモリセルＡＭｒｅｆ［ｉ］に基準電位、又は第２アナログデータに応じた電位のどちらかを与える配線として機能する。配線ＷＤ［ｊ］は、ｊ列目のメモリセルＡＭに書き込むデータを供給する配線として機能し、配線ＶＲは、メモリセルＡＭ又はメモリセルＡＭｒｅｆからデータを読み出す際に、メモリセルＡＭ又はメモリセルＡＭｒｅｆに所定の電位を与えるための配線として機能する。

配線Ｂ［ｊ］は、列出力回路ＯＵＴ［ｊ］からメモリセルアレイ７２０のｊ列目に有するメモリセルＡＭに信号を供給する配線として機能する。

配線Ｂｒｅｆは、参照列出力回路ＣｒｅｆからメモリセルＡＭｒｅｆ［１］乃至メモリセルＡＭｒｅｆ［ｍ］のそれぞれに信号を供給する配線として機能する。

なお、図７に示す半導体装置７００は、オフセット回路７１０、メモリセルアレイ７２０、列出力回路ＯＵＴ［１］、列出力回路ＯＵＴ［ｊ］、列出力回路ＯＵＴ［ｎ］、参照列出力回路Ｃｒｅｆ、出力端子ＯＴ［１］、出力端子ＯＴ［ｊ］、出力端子ＯＴ［ｎ］、出力端子ＯＴｒｅｆ、出力端子ＳＰＴ［１］、出力端子ＳＰＴ［ｊ］、出力端子ＳＰＴ［ｎ］、メモリセルＡＭ［１，１］、メモリセルＡＭ［ｉ，１］、メモリセルＡＭ［ｍ，１］、メモリセルＡＭ［１，ｊ］、メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｍ，ｊ］、メモリセルＡＭ［１，ｎ］、メモリセルＡＭ［ｉ，ｎ］、メモリセルＡＭ［ｍ，ｎ］、メモリセルＡＭｒｅｆ［１］、メモリセルＡＭｒｅｆ［ｉ］、メモリセルＡＭｒｅｆ［ｍ］、配線ＯＳＰ、配線ＯＲＰ、配線Ｂ［１］、配線Ｂ［ｊ］、配線Ｂ［ｎ］、配線Ｂｒｅｆ、配線ＷＤ［１］、配線ＷＤ［ｊ］、配線ＷＤ［ｎ］、配線ＷＤｒｅｆ、配線ＶＲ、配線ＲＷ［１］、配線ＲＷ［ｉ］、配線ＲＷ［ｍ］、配線ＷＷ［１］、配線ＷＷ［ｉ］、配線ＷＷ［ｍ］のみ図示しており、それ以外の回路、配線、素子、及びそれらの符号については省略している。

本発明の一態様の構成は、図７の半導体装置７００の構成に限定されない。状況に応じて、場合によって、又は、必要に応じて、半導体装置７００の構成を変更することができる。例えば、半導体装置７００の回路構成によっては、配線ＷＤ［ｊ］と配線ＶＲと、をまとめて１本の配線として共有する構成であってもよい。また、半導体装置７００の回路構成によっては、配線ＯＲＰと配線ＯＳＰと、をまとめて１本の配線として共有する構成であってもよい。

＜＜オフセット回路７１０＞＞
次に、オフセット回路７１０に適用できる回路構成の例について説明する。図８に、オフセット回路７１０の一例として、オフセット回路７１１を示す。

オフセット回路７１１は、電源電圧の供給のため、配線ＶＤＤＬ、及び配線ＶＳＳＬと電気的に接続されている。具体的には、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］は、それぞれ配線ＶＤＤＬ、及び配線ＶＳＳＬと電気的に接続され、参照列出力回路Ｃｒｅｆは、配線ＶＤＤＬと電気的に接続されている。なお、後述するカレントミラー回路ＣＭも、配線ＶＳＳＬと電気的に接続されている場合がある。配線ＶＤＤＬは、高レベル電位を与える配線であり、配線ＶＳＳＬは、低レベル電位を与える配線である。

以下、列出力回路ＯＵＴ［ｊ］の内部の回路構成について説明する。列出力回路ＯＵＴ［ｊ］は、定電流回路ＣＩと、トランジスタＴｒ１乃至トランジスタＴｒ３と、容量素子Ｃ１と、配線ＯＬ［ｊ］と、を有する。また、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］、及び参照列出力回路Ｃｒｅｆは、カレントミラー回路ＣＭを共有している。

定電流回路ＣＩは、端子ＣＴ１と、端子ＣＴ２と、を有する。端子ＣＴ１は、定電流回路ＣＩの入力端子として機能し、端子ＣＴ２は、定電流回路ＣＩの出力端子として機能する。また、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］、及び参照列出力回路Ｃｒｅｆで共有しているカレントミラー回路ＣＭは、端子ＣＴ５［１］乃至端子ＣＴ５［ｎ］と、端子ＣＴ６［１］乃至端子ＣＴ６［ｎ］と、端子ＣＴ７と、端子ＣＴ８と、を有する。

定電流回路ＣＩは、端子ＣＴ１から端子ＣＴ２に流れる電流を一定に保つ機能を有する。

列出力回路ＯＵＴ［ｊ］において、トランジスタＴｒ１の第１端子は、配線ＯＬ［ｊ］と電気的に接続され、トランジスタＴｒ１の第２端子は、配線ＶＳＳＬと電気的に接続され、トランジスタＴｒ１のゲートは、容量素子Ｃ１の第１端子と電気的に接続されている。トランジスタＴｒ２の第１端子は、配線ＯＬ［ｊ］と電気的に接続され、トランジスタＴｒ２の第２端子は、容量素子Ｃ１の第１端子と電気的に接続され、トランジスタＴｒ２のゲートは、配線ＯＳＰと電気的に接続されている。トランジスタＴｒ３の第１端子は、容量素子Ｃ１の第１端子と電気的に接続され、トランジスタＴｒ３の第２端子は、配線ＶＳＳＬと電気的に接続され、トランジスタＴｒ３のゲートは、配線ＯＲＰと電気的に接続されている。容量素子Ｃ１の第２端子は、配線ＶＳＳＬと電気的に接続されている。

なお、トランジスタＴｒ１乃至トランジスタＴｒ３は、それぞれＯＳトランジスタであることが好ましい。加えて、トランジスタＴｒ１乃至トランジスタＴｒ３のそれぞれのチャネル形成領域は、インジウム、元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）、亜鉛の少なくとも一を含む酸化物であることがより好ましい。特に、ＯＳトランジスタに用いる酸化物半導体は、実施の形態１４で説明するＣＡＣ－ＯＳを用いるのが好ましい。

ＯＳトランジスタは、オフ電流が極めて小さいという特性を有する。そのため、ＯＳトランジスタが非導通状態であるときにソース－ドレイン間に流れるリーク電流を非常に小さくすることができる。トランジスタＴｒ１乃至トランジスタＴｒ３として、ＯＳトランジスタを用いることにより、トランジスタＴｒ１乃至トランジスタＴｒ３のそれぞれのリーク電流を抑えることができるため、計算精度の高い積和演算回路を実現できる場合がある。

列出力回路ＯＵＴ［ｊ］において、定電流回路ＣＩの端子ＣＴ１は、配線ＶＤＤＬと電気的に接続され、定電流回路ＣＩの端子ＣＴ２は、カレントミラー回路ＣＭの端子ＣＴ５［ｊ］と電気的に接続されている。カレントミラー回路ＣＭの端子ＣＴ６［ｊ］は、出力端子ＯＴ［ｊ］と電気的に接続されている。

なお、配線ＯＬ［ｊ］は、カレントミラー回路ＣＭの端子ＣＴ５［ｊ］及び端子ＣＴ６［ｊ］を介して、定電流回路ＣＩの端子ＣＴ２と、出力端子ＯＴ［ｊ］と、を電気的に接続する配線である。

次に、参照列出力回路Ｃｒｅｆについて説明する。参照列出力回路Ｃｒｅｆは、定電流回路ＣＩｒｅｆと、配線ＯＬｒｅｆと、を有する。また、上述したとおり、参照列出力回路Ｃｒｅｆは、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］と、カレントミラー回路ＣＭを共有している。

定電流回路ＣＩｒｅｆは、端子ＣＴ３と、端子ＣＴ４と、を有する。端子ＣＴ３は、定電流回路ＣＩｒｅｆの入力端子として機能し、端子ＣＴ４は、定電流回路ＣＩｒｅｆの出力端子として機能する。

定電流回路ＣＩｒｅｆは、端子ＣＴ３から端子ＣＴ４に流れる電流を一定に保つ機能を有する。

参照列出力回路Ｃｒｅｆにおいて、定電流回路ＣＩｒｅｆの端子ＣＴ３は、配線ＶＤＤＬと電気的に接続され、定電流回路ＣＩｒｅｆの端子ＣＴ４は、カレントミラー回路ＣＭの端子ＣＴ７と電気的に接続されている。カレントミラー回路ＣＭの端子ＣＴ８は、出力端子ＯＴｒｅｆと電気的に接続されている。

なお、配線ＯＬｒｅｆは、カレントミラー回路ＣＭの端子ＣＴ７及び端子ＣＴ８を介して、定電流回路ＣＩｒｅｆの端子ＣＴ４と、出力端子ＯＴｒｅｆと、を電気的に接続する配線である。

カレントミラー回路ＣＭにおいて、端子ＣＴ５［ｊ］は、端子ＣＴ６［ｊ］と電気的に接続され、端子ＣＴ７は、端子ＣＴ８と電気的に接続されている。加えて、端子ＣＴ５［ｊ］と端子ＣＴ６［ｊ］の間に、配線ＩＬ［ｊ］が電気的に接続され、端子ＣＴ７と端子ＣＴ８の間に、配線ＩＬｒｅｆが電気的に接続されている。また、端子ＣＴ７と端子ＣＴ８の間と配線ＩＬｒｅｆとの接続箇所をノードＮＣＭｒｅｆとする。カレントミラー回路ＣＭは、ノードＮＣＭｒｅｆの電位を参照して、配線ＩＬｒｅｆに流れる電流の量と、配線ＩＬ［１］乃至配線ＩＬ［ｎ］のそれぞれに流れる電流の量を等しくする機能を有する。

なお、図８に示すオフセット回路７１１は、列出力回路ＯＵＴ［１］、列出力回路ＯＵＴ［ｊ］、列出力回路ＯＵＴ［ｎ］、参照列出力回路Ｃｒｅｆ、定電流回路ＣＩ、定電流回路ＣＩｒｅｆ、カレントミラー回路ＣＭ、出力端子ＯＴ［１］、出力端子ＯＴ［ｊ］、出力端子ＯＴ［ｎ］、出力端子ＯＴｒｅｆ、端子ＣＴ１、端子ＣＴ２、端子ＣＴ３、端子ＣＴ４、端子ＣＴ５［１］、端子ＣＴ５［ｊ］、端子ＣＴ５［ｎ］、端子ＣＴ６［１］、端子ＣＴ６［ｊ］、端子ＣＴ６［ｎ］、端子ＣＴ７、端子ＣＴ８、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、容量素子Ｃ１、配線ＯＬ［１］、配線ＯＬ［ｊ］、配線ＯＬ［ｎ］、配線ＯＬｒｅｆ、配線ＯＲＰ、配線ＯＳＰ、配線Ｂ［１］、配線Ｂ［ｊ］、配線Ｂ［ｎ］、配線Ｂｒｅｆ、配線ＩＬ［１］、配線ＩＬ［ｊ］、配線ＩＬ［ｎ］、配線ＩＬｒｅｆ、ノードＮＣＭｒｅｆ、配線ＶＤＤＬ、配線ＶＳＳＬのみ図示しており、それ以外の回路、配線、素子、及びそれらの符号については省略している。

なお、本発明の一態様の構成は、図８のオフセット回路７１１の構成に限定されない。状況に応じて、場合によって、又は、必要に応じて、オフセット回路７１１の構成を変更することができる。

〔定電流回路ＣＩ、ＣＩｒｅｆ〕
次に、定電流回路ＣＩ、及び定電流回路ＣＩｒｅｆの内部の構成例について説明する。

図９に示すオフセット回路７１２は、図８のオフセット回路７１１の定電流回路ＣＩ、及び定電流回路ＣＩｒｅｆの内部の構成の例を示した回路図である。

列出力回路ＯＵＴ［ｊ］において、定電流回路ＣＩは、トランジスタＴｒ４を有する。トランジスタＴｒ４は、デュアルゲート構造のトランジスタであり、第１ゲートと第２ゲートを有する。

なお、本明細書において、デュアルゲート構造を有するトランジスタの第１ゲートは、フロントゲートとし、第１ゲートはゲートという語句に置き換えて記載する。加えて、デュアルゲート構造を有するトランジスタの第２ゲートは、バックゲートとし、第２ゲートはバックゲートという語句に置き換えて記載する。

トランジスタＴｒ４の第１端子は、定電流回路ＣＩの端子ＣＴ１と電気的に接続され、トランジスタＴｒ４の第２端子は、定電流回路ＣＩの端子ＣＴ２と電気的に接続され、トランジスタＴｒ４のゲートは、定電流回路ＣＩの端子ＣＴ２と電気的に接続されている。トランジスタＴｒ４のバックゲートは、配線ＢＧ［ｊ］と電気的に接続されている。

参照列出力回路Ｃｒｅｆにおいて、定電流回路ＣＩｒｅｆは、トランジスタＴｒ６を有する。トランジスタＴｒ６は、デュアルゲート構造のトランジスタであり、ゲートとバックゲートを有する。

トランジスタＴｒ６の第１端子は、定電流回路ＣＩｒｅｆの端子ＣＴ３と電気的に接続され、トランジスタＴｒ６の第２端子は、定電流回路ＣＩｒｅｆの端子ＣＴ４と電気的に接続され、トランジスタＴｒ６のゲートは、定電流回路ＣＩｒｅｆの端子ＣＴ４と電気的に接続されている。トランジスタＴｒ６のバックゲートは、配線ＢＧｒｅｆと電気的に接続されている。

この接続構成を適用することで、配線ＢＧ［ｊ］、及び配線ＢＧｒｅｆに電位を印加することにより、トランジスタＴｒ４、及びトランジスタＴｒ６のそれぞれのしきい値電圧を制御することができる。

なお、トランジスタＴｒ４、及びトランジスタＴｒ６は、それぞれＯＳトランジスタであることが好ましい。加えて、トランジスタＴｒ４、及びトランジスタＴｒ６のそれぞれのチャネル形成領域は、インジウム、元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）、亜鉛の少なくとも一を含む酸化物であることがより好ましい。特に、ＯＳトランジスタに用いる酸化物半導体は、実施の形態１４で説明するＣＡＣ－ＯＳを用いるのが好ましい。

トランジスタＴｒ４、及びトランジスタＴｒ６として、ＯＳトランジスタを用いることにより、トランジスタＴｒ４、及びトランジスタＴｒ６のそれぞれのリーク電流を抑えることができるため、計算精度の高い積和演算回路を実現できる場合がある。

なお、図９に示すオフセット回路７１２は、列出力回路ＯＵＴ［１］、列出力回路ＯＵＴ［ｊ］、列出力回路ＯＵＴ［ｎ］、参照列出力回路Ｃｒｅｆ、定電流回路ＣＩ、定電流回路ＣＩｒｅｆ、カレントミラー回路ＣＭ、出力端子ＯＴ［１］、出力端子ＯＴ［ｊ］、出力端子ＯＴ［ｎ］、出力端子ＯＴｒｅｆ、端子ＣＴ１、端子ＣＴ２、端子ＣＴ３、端子ＣＴ４、端子ＣＴ５［１］、端子ＣＴ５［ｊ］、端子ＣＴ５［ｎ］、端子ＣＴ６［１］、端子ＣＴ６［ｊ］、端子ＣＴ６［ｎ］、端子ＣＴ７、端子ＣＴ８、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、トランジスタＴｒ４、トランジスタＴｒ６、容量素子Ｃ１、配線ＯＬ［１］、配線ＯＬ［ｊ］、配線ＯＬ［ｎ］、配線ＯＬｒｅｆ、配線ＯＲＰ、配線ＯＳＰ、配線Ｂ［１］、配線Ｂ［ｊ］、配線Ｂ［ｎ］、配線Ｂｒｅｆ、配線ＢＧ［１］、配線ＢＧ［ｊ］、配線ＢＧ［ｎ］、配線ＢＧｒｅｆ、配線ＩＬ［１］、配線ＩＬ［ｊ］、配線ＩＬ［ｎ］、配線ＩＬｒｅｆ、ノードＮＣＭｒｅｆ、配線ＶＤＤＬ、配線ＶＳＳＬのみ図示しており、それ以外の回路、配線、素子、及びそれらの符号については省略している。

〔カレントミラー回路ＣＭ〕
次に、カレントミラー回路ＣＭの内部の構成例について説明する。

図１０に示すオフセット回路７１３は、図８のオフセット回路７１１のカレントミラー回路ＣＭの内部の構成の例を示した回路図である。

カレントミラー回路ＣＭは、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］のそれぞれにトランジスタＴｒ５を有し、参照列出力回路ＣｒｅｆにトランジスタＴｒ７を有する。

列出力回路ＯＵＴ［ｊ］が有するトランジスタＴｒ５の第１端子は、カレントミラー回路ＣＭの端子ＣＴ５［ｊ］と、端子ＣＴ６［ｊ］と、に電気的に接続されている。列出力回路ＯＵＴ［ｊ］が有するトランジスタＴｒ５の第２端子は、配線ＶＳＳＬと電気的に接続されている。列出力回路ＯＵＴ［ｊ］が有するトランジスタＴｒ５のゲートは、カレントミラー回路ＣＭの端子ＣＴ７と、端子ＣＴ８と、に電気的に接続されている。

参照列出力回路Ｃｒｅｆが有するトランジスタＴｒ７の第１端子は、カレントミラー回路ＣＭの端子ＣＴ７と、端子ＣＴ８と、に電気的に接続されている。参照列出力回路Ｃｒｅｆが有するトランジスタＴｒ７の第２端子は、配線ＶＳＳＬと電気的に接続されている。参照列出力回路Ｃｒｅｆが有するトランジスタＴｒ７のゲートは、カレントミラー回路ＣＭの端子ＣＴ７と、端子ＣＴ８と、に電気的に接続されている。

この接続構成を適用することで、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］のそれぞれのトランジスタＴｒ５のゲートに、ノードＮＣＭｒｅｆの電位を印加することができ、トランジスタＴｒ７のソース－ドレイン間に流れる電流の量と、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］のそれぞれのトランジスタＴｒ５のソース－ドレイン間に流れる電流の量と、を等しくすることができる。

なお、トランジスタＴｒ５、及びトランジスタＴｒ７は、それぞれＯＳトランジスタであることが好ましい。加えて、トランジスタＴｒ５、及びトランジスタＴｒ７のそれぞれのチャネル形成領域は、インジウム、元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）、亜鉛の少なくとも一を含む酸化物であることがより好ましい。特に、ＯＳトランジスタに用いる酸化物半導体は、実施の形態１４で説明するＣＡＣ－ＯＳを用いるのが好ましい。

トランジスタＴｒ５、及びトランジスタＴｒ７として、ＯＳトランジスタを用いることにより、トランジスタＴｒ５、及びトランジスタＴｒ７のそれぞれのリーク電流を抑えることができるため、計算精度の高い積和演算回路を実現できる場合がある。

なお、図１０に示すオフセット回路７１３は、列出力回路ＯＵＴ［１］、列出力回路ＯＵＴ［ｊ］、列出力回路ＯＵＴ［ｎ］、参照列出力回路Ｃｒｅｆ、定電流回路ＣＩ、定電流回路ＣＩｒｅｆ、カレントミラー回路ＣＭ、出力端子ＯＴ［１］、出力端子ＯＴ［ｊ］、出力端子ＯＴ［ｎ］、出力端子ＯＴｒｅｆ、端子ＣＴ１、端子ＣＴ２、端子ＣＴ３、端子ＣＴ４、端子ＣＴ５［１］、端子ＣＴ５［ｊ］、端子ＣＴ５［ｎ］、端子ＣＴ６［１］、端子ＣＴ６［ｊ］、端子ＣＴ６［ｎ］、端子ＣＴ７、端子ＣＴ８、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、トランジスタＴｒ５、トランジスタＴｒ７、容量素子Ｃ１、配線ＯＬ［１］、配線ＯＬ［ｊ］、配線ＯＬ［ｎ］、配線ＯＬｒｅｆ、配線ＯＲＰ、配線ＯＳＰ、配線Ｂ［１］、配線Ｂ［ｊ］、配線Ｂ［ｎ］、配線Ｂｒｅｆ、配線ＩＬ［１］、配線ＩＬ［ｊ］、配線ＩＬ［ｎ］、配線ＩＬｒｅｆ、ノードＮＣＭｒｅｆ、配線ＶＤＤＬ、配線ＶＳＳＬのみ図示しており、それ以外の回路、配線、素子、及びそれらの符号については省略している。

＜＜メモリセルアレイ７２０＞＞
次に、メモリセルアレイ７２０に適用できる回路構成の例について説明する。図１１に、メモリセルアレイ７２０の一例として、メモリセルアレイ７２１を示す。

メモリセルアレイ７２１は、メモリセルＡＭと、メモリセルＡＭｒｅｆと、を有する。メモリセルアレイ７２１が有する全てのメモリセルＡＭのそれぞれは、トランジスタＴｒ１１と、トランジスタＴｒ１２と、容量素子Ｃ２と、を有する。メモリセルＡＭｒｅｆ［１］乃至メモリセルＡＭｒｅｆ［ｍ］のそれぞれは、トランジスタＴｒ１１と、トランジスタＴｒ１２と、容量素子Ｃ２と、を有する。

メモリセルアレイ７２１の接続構成について、メモリセルＡＭ［ｉ，ｊ］に着目して説明する。トランジスタＴｒ１１の第１端子は、トランジスタＴｒ１２のゲートと、容量素子Ｃ２の第１端子と、に電気的に接続され、トランジスタＴｒ１１の第２端子は、配線ＷＤ［ｊ］と電気的に接続され、トランジスタＴｒ１１のゲートは、配線ＷＷ［ｉ］と電気的に接続されている。トランジスタＴｒ１２の第１端子は、配線Ｂ［ｊ］と電気的に接続され、トランジスタＴｒ１２の第２端子は、配線ＶＲと電気的に接続される。容量素子Ｃ２の第２端子は、配線ＲＷ［ｉ］と電気的に接続されている。

メモリセルＡＭ［ｉ，ｊ］において、トランジスタＴｒ１１の第１端子と、トランジスタＴｒ１２のゲートと、容量素子Ｃ２の第１端子と、の接続箇所をノードＮ［ｉ，ｊ］とする。本発明の一態様において、ノードＮ［ｉ，ｊ］には、第１アナログデータに応じた電位を保持する。

次に、メモリセルＡＭｒｅｆ［ｉ］に着目して説明する。トランジスタＴｒ１１の第１端子は、トランジスタＴｒ１２のゲートと、容量素子Ｃ２の第１端子と、に電気的に接続され、トランジスタＴｒ１１の第２端子は、配線ＷＤｒｅｆと電気的に接続され、トランジスタＴｒ１１のゲートは、配線ＷＷ［ｉ］と電気的に接続されている。トランジスタＴｒ１２の第１端子は、配線Ｂｒｅｆと電気的に接続され、トランジスタＴｒ１２の第２端子は、配線ＶＲと電気的に接続される。容量素子Ｃ２の第２端子は、配線ＲＷ［ｉ］と電気的に接続されている。

メモリセルＡＭｒｅｆ［ｉ］において、トランジスタＴｒ１１の第１端子と、トランジスタＴｒ１２のゲートと、容量素子Ｃ２の第１端子と、の接続箇所をノードＮｒｅｆ［ｉ］とする。

なお、トランジスタＴｒ１１、及びトランジスタＴｒ１２は、それぞれＯＳトランジスタであることが好ましい。加えて、トランジスタＴｒ１１、及びトランジスタＴｒ１２のそれぞれのチャネル形成領域は、インジウム、元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）、亜鉛の少なくとも一を含む酸化物であることがより好ましい。特に、ＯＳトランジスタに用いる酸化物半導体は、実施の形態１４で説明するＣＡＣ－ＯＳを用いるのが好ましい。

トランジスタＴｒ１１、及びトランジスタＴｒ１２として、ＯＳトランジスタを用いることにより、トランジスタＴｒ１１、及びトランジスタＴｒ１２のそれぞれのリーク電流を抑えることができるため、計算精度の高い積和演算回路を実現できる場合がある。また、トランジスタＴｒ１１として、ＯＳトランジスタを用いることにより、トランジスタＴｒ１１が非導通状態における、保持ノードから書き込みワード線へのリーク電流を非常に小さくすることができる。つまり、保持ノードの電位のリフレッシュ動作を少なくすることができるため、半導体装置の消費電力を低減することができる。

更に、上述したトランジスタＴｒ１乃至トランジスタＴｒ７、トランジスタＴｒ１１、及びトランジスタＴｒ１２の全てにＯＳトランジスタを適用することによって、半導体装置の作製工程を短縮することができる。つまり、半導体装置の生産時間を少なくすることができるため、一定時間当たりの生産数を増加することができる。

なお、トランジスタＴｒ１、トランジスタＴｒ４乃至トランジスタＴｒ７、及びトランジスタＴｒ１２は、特に断りのない場合は、飽和領域で動作するものとする。すなわち、トランジスタＴｒ１、トランジスタＴｒ４乃至トランジスタＴｒ７、及びトランジスタＴｒ１２のゲート電圧、ソース電圧、及びドレイン電圧は、飽和領域で動作する範囲での電圧に適切にバイアスされているものとする。なお、トランジスタＴｒ１、トランジスタＴｒ４乃至トランジスタＴｒ７、及びトランジスタＴｒ１２の動作が、理想的な飽和領域での動作からずれていても、出力データの精度が所望の範囲内で得られる場合であれば、トランジスタＴｒ１、トランジスタＴｒ４乃至トランジスタＴｒ７、及びトランジスタＴｒ１２のゲート電圧、ソース電圧、及びドレイン電圧は、適切にバイアスされているものとみなす。

なお、図１１に示すメモリセルアレイ７２１は、メモリセルＡＭ［１，１］、メモリセルＡＭ［ｉ，１］、メモリセルＡＭ［ｍ，１］、メモリセルＡＭ［１，ｊ］、メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｍ，ｊ］、メモリセルＡＭ［１，ｎ］、メモリセルＡＭ［ｉ，ｎ］、メモリセルＡＭ［ｍ，ｎ］、メモリセルＡＭｒｅｆ［１］、メモリセルＡＭｒｅｆ［ｉ］、メモリセルＡＭｒｅｆ［ｍ］、配線ＲＷ［１］、配線ＲＷ［ｉ］、配線ＲＷ［ｍ］、配線ＷＷ［１］、配線ＷＷ［ｉ］、配線ＷＷ［ｍ］、配線ＷＤ［１］、配線ＷＤ［ｊ］、配線ＷＤ［ｎ］、配線ＷＤｒｅｆ、配線Ｂ［１］、配線Ｂ［ｊ］、配線Ｂ［ｎ］、配線Ｂｒｅｆ、配線ＶＲ、出力端子ＳＰＴ［１］、出力端子ＳＰＴ［ｊ］、出力端子ＳＰＴ［ｎ］、ノードＮ［１，１］、ノードＮ［ｉ，１］、ノードＮ［ｍ，１］、ノードＮ［１，ｊ］、ノードＮ［ｉ，ｊ］、ノードＮ［ｍ，ｊ］、ノードＮ［１，ｎ］、ノードＮ［ｉ，ｎ］、ノードＮ［ｍ，ｎ］、ノードＮｒｅｆ［１］、ノードＮｒｅｆ［ｉ］、ノードＮｒｅｆ［ｍ］、トランジスタＴｒ１１、トランジスタＴｒ１２、容量素子Ｃ２のみ図示しており、それ以外の回路、配線、素子、及びそれらの符号については省略している。

また、本発明の一態様の半導体装置は、場合によって、状況に応じて、又は、必要に応じて、上述した構成例を互いに組み合わせた構成としてもよい。

＜動作例＞
ここでは、本発明の一態様の半導体装置７００の動作の一例について説明する。なお、本動作例で説明する半導体装置７００は、オフセット回路７１０として、図１２に示すオフセット回路７５０を適用し、かつ半導体装置７００のメモリセルアレイ７２０として、図１３に示すメモリセルアレイ７６０を適用した構成とする。

図１２に示すオフセット回路７５０は、図９のオフセット回路７１２の定電流回路ＣＩ及び定電流回路ＣＩｒｅｆと、図１０のオフセット回路７１３が有するカレントミラー回路ＣＭと、を適用させた回路構成となっている。図１２に示す構成を適用することによって、オフセット回路７５０を、全て同一の極性のトランジスタによって構成することができる。なお、本動作例の説明として、図１２は、列出力回路ＯＵＴ［ｊ］、列出力回路ＯＵＴ［ｊ＋１］、及び参照列出力回路Ｃｒｅｆを図示している。

なお、図１２には、列出力回路ＯＵＴ［ｊ］の定電流回路ＣＩが有するトランジスタＴｒ４の第１端子から第２端子に流れる電流をＩ_Ｃ［ｊ］と記載し、列出力回路ＯＵＴ［ｊ＋１］の定電流回路ＣＩが有するトランジスタＴｒ４の第１端子から第２端子に流れる電流をＩ_Ｃ［ｊ＋１］と記載し、参照列出力回路Ｃｒｅｆの定電流回路ＣＩｒｅｆが有するトランジスタＴｒ６の第１端子から第２端子に流れる電流をＩ_Ｃｒｅｆと記載する。また、カレントミラー回路ＣＭにおいて、列出力回路ＯＵＴ［ｊ］の配線ＩＬ［ｊ］を介してトランジスタＴｒ５の第１端子に流れる電流と、列出力回路ＯＵＴ［ｊ＋１］の配線ＩＬ［ｊ＋１］を介してトランジスタＴｒ５の第１端子に流れる電流と、参照列出力回路Ｃｒｅｆの配線ＩＬｒｅｆを介してトランジスタＴｒ７に流れる電流と、をＩ_ＣＭと記載する。更に、列出力回路ＯＵＴ［ｊ］の配線ＯＬ［ｊ］からトランジスタＴｒ１の第１端子又はトランジスタＴｒ２の第１端子に流れる電流をＩ_ＣＰ［ｊ］と記載し、列出力回路ＯＵＴ［ｊ＋１］の配線ＯＬ［ｊ＋１］からトランジスタＴｒ１の第１端子又はトランジスタＴｒ２の第１端子に流れる電流をＩ_ＣＰ［ｊ＋１］と記載する。そして、列出力回路ＯＵＴ［ｊ］の出力端子ＯＴ［ｊ］から配線Ｂ［ｊ］に出力する電流をＩ_Ｂ［ｊ］と記載し、列出力回路ＯＵＴ［ｊ＋１］の出力端子ＯＴ［ｊ＋１］から配線Ｂ［ｊ＋１］に出力する電流をＩ_Ｂ［ｊ＋１］と記載し、参照列出力回路Ｃｒｅｆの出力端子ＯＴｒｅｆから配線Ｂｒｅｆに出力する電流をＩ_Ｂｒｅｆと記載する。

図１３に示すメモリセルアレイ７６０は、図１１に示すメモリセルアレイ７２１と同様の構成であり、本動作例の説明として、図１３は、メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｉ＋１，ｊ］、メモリセルＡＭ［ｉ，ｊ＋１］、メモリセルＡＭ［ｉ＋１，ｊ＋１］、メモリセルＡＭｒｅｆ［ｉ］、及びメモリセルＡＭｒｅｆ［ｉ＋１］を図示している。

なお、図１３には、配線Ｂ［ｊ］から入力される電流をＩ_Ｂ［ｊ］と記載し、配線Ｂ［ｊ＋１］から入力される電流をＩ_Ｂ［ｊ＋１］と記載し、配線Ｂｒｅｆから入力される電流をＩ_Ｂｒｅｆと記載する。また、配線Ｂ［ｊ］に電気的に接続されている出力端子ＳＰＴ［ｊ］から出力される電流をΔＩ_Ｂ［ｊ］と記載し、配線Ｂ［ｊ＋１］に電気的に接続されている出力端子ＳＰＴ［ｊ＋１］から出力される電流をΔＩ_Ｂ［ｊ＋１］と記載する。

図１４及び図１５に、半導体装置７００の動作例のタイミングチャートを示す。図１４のタイミングチャートは、時刻Ｔ０１乃至時刻Ｔ０８における、配線ＷＷ［ｉ］、配線ＷＷ［ｉ＋１］、配線ＷＤ［ｊ］、配線ＷＤ［ｊ＋１］、配線ＷＤｒｅｆ、ノードＮ［ｉ，ｊ］、ノードＮ［ｉ，ｊ＋１］、ノードＮ［ｉ＋１，ｊ］、ノードＮ［ｉ＋１，ｊ＋１］、ノードＮｒｅｆ［ｉ］、ノードＮｒｅｆ［ｉ＋１］、配線ＲＷ［ｉ］、配線ＲＷ［ｉ＋１］、配線ＯＳＰ、及び配線ＯＲＰの電位の変動を示し、電流ΣＩ［ｉ，ｊ］、電流ΣＩ［ｉ，ｊ＋１］、及び電流Ｉ_Ｂｒｅｆの大きさの変動を示している。なお、電流ΣＩ［ｉ，ｊ］は、メモリセルＡＭ［ｉ，ｊ］のトランジスタＴｒ１２に流れる電流をｉについて和をとった値であり、電流ΣＩ［ｉ，ｊ＋１］は、メモリセルＡＭ［ｉ，ｊ＋１］のトランジスタＴｒ１２に流れる電流をｉについて和をとった値である。図１５のタイミングチャートは、図１４のタイミングチャートの時刻Ｔ０９以降を示しており、時刻Ｔ１４まで記載している。なお、時刻Ｔ０９以降において、配線ＷＷ［ｉ］、配線ＷＷ［ｉ＋１］、配線ＯＲＰ、配線ＯＳＰのそれぞれの電位は、低レベル電位のまま変動せず、配線ＷＤ［ｊ］、配線ＷＤ［ｊ＋１］、配線ＷＤｒｅｆのそれぞれの電位は、接地電位のまま変動しないため、図１５のタイミングチャートでは、配線ＷＷ［ｉ］、配線ＷＷ［ｉ＋１］、配線ＷＤ［ｊ］、配線ＷＤ［ｊ＋１］、配線ＷＤｒｅｆ、配線ＯＲＰ、配線ＯＳＰの電位の変動の記載を省略している。また、図１５のタイミングチャートは、後述するΔＩ_Ｂ［ｊ］、ΔＩ_Ｂ［ｊ＋１］の電流の大きさの変動を記載している。

＜＜時刻Ｔ０１から時刻Ｔ０２まで＞＞
時刻Ｔ０１から時刻Ｔ０２までの間において、配線ＷＷ［ｉ］に高レベル電位（図１４ではＨｉｇｈと表記している。）が印加され、配線ＷＷ［ｉ＋１］に低レベル電位（図１４ではＬｏｗと表記している。）が印加されている。加えて、配線ＷＤ［ｊ］には接地電位（図１４ではＧＮＤと表記している。）よりもＶ_ＰＲ－Ｖ_Ｘ［ｉ，ｊ］大きい電位が印加され、配線ＷＤ［ｊ＋１］には接地電位よりもＶ_ＰＲ－Ｖ_Ｘ［ｉ，ｊ＋１］大きい電位が印加され、配線ＷＤｒｅｆには接地電位よりもＶ_ＰＲ大きい電位が印加されている。更に、配線ＲＷ［ｉ］、及び配線ＲＷ［ｉ＋１］にはそれぞれ基準電位（図１４ではＲＥＦＰと表記している。）が印加されている。

なお、電位Ｖ_Ｘ［ｉ，ｊ］、及び電位Ｖ_Ｘ［ｉ，ｊ＋１］は、第１アナログデータに対応する電位である。また、電位Ｖ_ＰＲは、参照アナログデータに対応する電位である。

このとき、メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｉ，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ］のそれぞれのトランジスタＴｒ１１のゲートに高レベル電位が印加されるため、メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｉ，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ］のそれぞれのトランジスタＴｒ１１は、導通状態となる。そのため、メモリセルＡＭ［ｉ，ｊ］において、配線ＷＤ［ｊ］とノードＮ［ｉ，ｊ］とが電気的に接続されるため、ノードＮ［ｉ，ｊ］の電位は、Ｖ_ＰＲ－Ｖ_Ｘ［ｉ，ｊ］となる。同様に、メモリセルＡＭ［ｉ，ｊ＋１］において、配線ＷＤ［ｊ＋１］とノードＮ［ｉ，ｊ＋１］とが電気的に接続されるため、ノードＮ［ｉ，ｊ＋１］の電位は、Ｖ_ＰＲ－Ｖ_Ｘ［ｉ，ｊ＋１］となり、メモリセルＡＭｒｅｆ［ｉ］において、配線ＷＤｒｅｆとノードＮｒｅｆ［ｉ］とが電気的に接続されるため、ノードＮｒｅｆ［ｉ］の電位は、Ｖ_ＰＲとなる。

ここで、メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｉ，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ］のそれぞれのトランジスタＴｒ１２の第１端子から第２端子に流れる電流を考える。配線Ｂ［ｊ］からメモリセルＡＭ［ｉ，ｊ］のトランジスタＴｒ１２の第１端子を介して第２端子に流れる電流Ｉ_０［ｉ，ｊ］は、次の式で表すことができる。

ｋは、トランジスタＴｒ１２のチャネル長、チャネル幅、移動度、及びゲート絶縁膜の容量などで決まる定数である。また、Ｖ_ｔｈは、トランジスタＴｒ１２のしきい値電圧である。

このとき、列出力回路ＯＵＴ［ｊ］の出力端子ＯＴ［ｊ］から配線Ｂ［ｊ］に流れる電流は、Ｉ_０［ｉ，ｊ］となる。

同様に、配線Ｂ［ｊ＋１］からメモリセルＡＭ［ｉ，ｊ＋１］のトランジスタＴｒ１２の第１端子を介して第２端子に流れる電流Ｉ_０［ｉ，ｊ＋１］は、次の式で表すことができる。

このとき、列出力回路ＯＵＴ［ｊ＋１］の出力端子ＯＴ［ｊ＋１］から配線Ｂ［ｊ＋１］に流れる電流は、Ｉ_０［ｉ，ｊ＋１］となる。

更に、配線ＢｒｅｆからメモリセルＡＭｒｅｆ［ｉ］のトランジスタＴｒ１２の第１端子を介して第２端子に流れる電流Ｉ_ｒｅｆ０［ｉ］は、次の式で表すことができる。

このとき、参照列出力回路Ｃｒｅｆの出力端子ＯＴｒｅｆから配線Ｂｒｅｆに流れる電流は、Ｉ_ｒｅｆ０［ｉ］となる。

なお、メモリセルＡＭ［ｉ＋１，ｊ］、メモリセルＡＭ［ｉ＋１，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれのトランジスタＴｒ１１のゲートに低レベル電位が印加されるため、メモリセルＡＭ［ｉ＋１，ｊ］、メモリセルＡＭ［ｉ＋１，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれのトランジスタＴｒ１１は、非導通状態となる。このため、ノードＮ［ｉ＋１，ｊ］、ノードＮ［ｉ＋１，ｊ＋１］、及びノードＮｒｅｆ［ｉ＋１］への電位の保持は行われない。

＜＜時刻Ｔ０２から時刻Ｔ０３まで＞＞
時刻Ｔ０２から時刻Ｔ０３までの間において、配線ＷＷ［ｉ］に低レベル電位が印加される。このとき、メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｉ，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ］のそれぞれのトランジスタＴｒ１１のゲートに低レベル電位が印加されるため、メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｉ，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ］のそれぞれのトランジスタＴｒ１１は非導通状態となる。

また、配線ＷＷ［ｉ＋１］には、時刻Ｔ０２以前から引き続き、低レベル電位が印加されている。このため、メモリセルＡＭ［ｉ＋１，ｊ］、メモリセルＡＭ［ｉ＋１，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれのトランジスタＴｒ１１は、時刻Ｔ０２以前から非導通状態となっている。

上述のとおり、メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｉ，ｊ＋１］、メモリセルＡＭ［ｉ＋１，ｊ］、メモリセルＡＭ［ｉ＋１，ｊ＋１］、メモリセルＡＭｒｅｆ［ｉ］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれのトランジスタＴｒ１１は非導通状態となっているため、時刻Ｔ０２から時刻Ｔ０３までの間では、ノードＮ［ｉ，ｊ］、ノードＮ［ｉ，ｊ＋１］、ノードＮ［ｉ＋１，ｊ］、ノードＮ［ｉ＋１，ｊ＋１］、ノードＮｒｅｆ［ｉ］、及びノードＮｒｅｆ［ｉ＋１］のそれぞれの電位が保持される。

特に、半導体装置７００の回路構成の説明で述べたとおり、メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｉ，ｊ＋１］、メモリセルＡＭ［ｉ＋１，ｊ］、メモリセルＡＭ［ｉ＋１，ｊ＋１］、メモリセルＡＭｒｅｆ［ｉ］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれのトランジスタＴｒ１１にＯＳトランジスタを適用することによって、トランジスタＴｒ１１のソース－ドレイン間に流れるリーク電流を小さくすることができるため、それぞれのノードの電位を長時間保持することができる。

時刻Ｔ０２から時刻Ｔ０３までの間において、配線ＷＤ［ｊ］、配線ＷＤ［ｊ＋１］、及び配線ＷＤｒｅｆには接地電位が印加されている。メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｉ，ｊ＋１］、メモリセルＡＭ［ｉ＋１，ｊ］、メモリセルＡＭ［ｉ＋１，ｊ＋１］、メモリセルＡＭｒｅｆ［ｉ］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれのトランジスタＴｒ１１は、非導通状態となっているため、配線ＷＤ［ｊ］、配線ＷＤ［ｊ＋１］、及び配線ＷＤｒｅｆからの電位の印加によって、メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｉ，ｊ＋１］、メモリセルＡＭ［ｉ＋１，ｊ］、メモリセルＡＭ［ｉ＋１，ｊ＋１］、メモリセルＡＭｒｅｆ［ｉ］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれのノードに保持されている電位が書き換えられることは無い。

＜＜時刻Ｔ０３から時刻Ｔ０４まで＞＞
時刻Ｔ０３から時刻Ｔ０４までの間において、配線ＷＷ［ｉ］に低レベル電位が印加され、配線ＷＷ［ｉ＋１］に高レベル電位が印加されている。加えて、配線ＷＤ［ｊ］には接地電位よりもＶ_ＰＲ－Ｖ_Ｘ［ｉ＋１，ｊ］大きい電位が印加され、配線ＷＤ［ｊ＋１］には接地電位よりもＶ_ＰＲ－Ｖ_Ｘ［ｉ＋１，ｊ＋１］大きい電位が印加され、配線ＷＤｒｅｆには接地電位よりもＶ_ＰＲ大きい電位が印加されている。更に、時刻Ｔ０２から引き続き、配線ＲＷ［ｉ］、及び配線ＲＷ［ｉ＋１］には、それぞれ基準電位が印加されている。

なお、電位Ｖ_Ｘ［ｉ＋１，ｊ］、及び電位Ｖ_Ｘ［ｉ＋１，ｊ＋１］は、第１アナログデータに対応する電位である。

このとき、メモリセルＡＭ［ｉ＋１，ｊ］、メモリセルＡＭ［ｉ＋１，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれのトランジスタＴｒ１１のゲートに高レベル電位が印加されるため、メモリセルＡＭ［ｉ＋１，ｊ］、メモリセルＡＭ［ｉ＋１，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれのトランジスタＴｒ１１は、導通状態となる。そのため、メモリセルＡＭ［ｉ＋１，ｊ］において、配線ＷＤ［ｊ］とノードＮ［ｉ＋１，ｊ］とが電気的に接続されるため、ノードＮ［ｉ＋１，ｊ］の電位は、Ｖ_ＰＲ－Ｖ_Ｘ［ｉ＋１，ｊ］となる。同様に、メモリセルＡＭ［ｉ＋１，ｊ＋１］において、配線ＷＤ［ｊ＋１］とノードＮ［ｉ＋１，ｊ＋１］とが電気的に接続されるため、ノードＮ［ｉ＋１，ｊ＋１］の電位は、Ｖ_ＰＲ－Ｖ_Ｘ［ｉ＋１，ｊ＋１］となり、メモリセルＡＭｒｅｆ［ｉ＋１］において、配線ＷＤｒｅｆとノードＮｒｅｆ［ｉ＋１］とが電気的に接続されるため、ノードＮｒｅｆ［ｉ＋１］の電位は、Ｖ_ＰＲとなる。

ここで、メモリセルＡＭ［ｉ＋１，ｊ］、メモリセルＡＭ［ｉ＋１，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれのトランジスタＴｒ１２の第１端子から第２端子に流れる電流を考える。配線Ｂ［ｊ］からメモリセルＡＭ［ｉ＋１，ｊ］のトランジスタＴｒ１２の第１端子を介して第２端子に流れる電流Ｉ_０［ｉ＋１，ｊ］は、次の式で表すことができる。

このとき、列出力回路ＯＵＴ［ｊ］の出力端子ＯＴ［ｊ］から配線Ｂ［ｊ］に流れる電流は、Ｉ_０［ｉ，ｊ］＋Ｉ_０［ｉ＋１，ｊ］となる。

同様に、配線Ｂ［ｊ＋１］からメモリセルＡＭ［ｉ＋１，ｊ＋１］のトランジスタＴｒ１２の第１端子を介して第２端子に流れる電流Ｉ_０［ｉ＋１，ｊ＋１］は、次の式で表すことができる。

このとき、列出力回路ＯＵＴ［ｊ＋１］の出力端子ＯＴ［ｊ＋１］から配線Ｂ［ｊ＋１］に流れる電流は、Ｉ_０［ｉ，ｊ＋１］＋Ｉ_０［ｉ＋１，ｊ＋１］となる。

更に、配線ＢｒｅｆからメモリセルＡＭｒｅｆ［ｉ＋１］のトランジスタＴｒ１２の第１端子を介して第２端子に流れる電流Ｉ_ｒｅｆ０［ｉ＋１］は、次の式で表すことができる。

このとき、参照列出力回路Ｃｒｅｆの出力端子ＯＴｒｅｆから配線Ｂｒｅｆに流れる電流は、Ｉ_ｒｅｆ０［ｉ］＋Ｉ_ｒｅｆ０［ｉ＋１］となる。

＜＜時刻Ｔ０４から時刻Ｔ０５まで＞＞
時刻Ｔ０４から時刻Ｔ０５までの間において、時刻Ｔ０１から時刻Ｔ０２までの間の動作、又は時刻Ｔ０３から時刻Ｔ０４までの間の動作と同様に、残りのメモリセルＡＭに第１アナログデータに対応する電位が書き込まれ、残りのメモリセルＡＭｒｅｆに電位Ｖ_ＰＲが書き込まれるものとする。したがって、全てのメモリセルＡＭのそれぞれのトランジスタＴｒ１２に流れる電流の総和は、列出力回路ＯＵＴ［ｊ］の出力端子ＯＴ［ｊ］から配線Ｂ［ｊ］に流れる電流となり、ΣＩ_０［ｉ，ｊ］（このΣはｉについて和をとっている。）となる。

ここで、参照列出力回路Ｃｒｅｆについて着目する。参照列出力回路Ｃｒｅｆの配線Ｂｒｅｆには、メモリセルＡＭｒｅｆ［１］乃至メモリセルＡＭｒｅｆ［ｍ］のそれぞれのトランジスタＴｒ１２に流れる電流を足し合わせた電流が流れる。つまり、配線Ｂｒｅｆには、Ｉ_Ｂｒｅｆ＝ΣＩ_ｒｅｆ０［ｉ］（このΣはｉについて和をとっている。）の電流が流れる。

ところで、図１２において、配線ＩＬｒｅｆに流れる電流をＩ_ＣＭと記載しているが、本明細書では、時刻Ｔ０９より前の時刻において、配線ＩＬｒｅｆに流れる電流をＩ_ＣＭ０と記載する。

定電流回路ＣＩｒｅｆの端子ＣＴ４から、電流Ｉ_Ｃｒｅｆが出力されるので、次の式を満たすように、トランジスタＴｒ７のゲートの電位（ノードＮＣＭｒｅｆの電位）が設定され、Ｉ_ＣＭ０が決まる。

なお、カレントミラー回路ＣＭは、トランジスタＴｒ７のゲートの電位（ノードＮＣＭｒｅｆの電位）を参照しているため、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］のそれぞれの配線ＩＬ［１］乃至配線ＩＬ［ｎ］に、同じ電流Ｉ_ＣＭ０が流れる。

＜＜時刻Ｔ０５から時刻Ｔ０６まで＞＞
時刻Ｔ０５から時刻Ｔ０６までの間において、配線ＯＲＰを高レベル電位とする。このとき、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］のそれぞれのトランジスタＴｒ３のゲートに高レベル電位が印加されるため、トランジスタＴｒ３は導通状態となる。このとき、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］のそれぞれの容量素子Ｃ１の第１端子に低レベル電位が印加され、容量素子Ｃ１の電位が初期化される。なお、時刻Ｔ０６の時点において、配線ＯＲＰには低レベル電位を印加して、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］のそれぞれのトランジスタＴｒ３を非導通状態としている。

＜＜時刻Ｔ０６から時刻Ｔ０７まで＞＞
時刻Ｔ０６から時刻Ｔ０７までの間において、配線ＯＲＰを低レベル電位としている。上述の通り、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］のそれぞれのトランジスタＴｒ３のゲートに低レベル電位が印加されるため、トランジスタＴｒ３は非導通状態となる。

＜＜時刻Ｔ０７から時刻Ｔ０８まで＞＞
時刻Ｔ０７から時刻Ｔ０８までの間において、配線ＯＳＰを高レベル電位としている。上述の通り、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］のそれぞれのトランジスタＴｒ２のゲートに高レベル電位が印加されるため、トランジスタＴｒ２は導通状態となる。このとき、トランジスタＴｒ２の第１端子から、トランジスタＴｒ２の第２端子を経由して、容量素子Ｃ１の第１端子に電流が流れ、容量素子Ｃ１によって電位が保持される。これにより、トランジスタＴｒ１のゲートの電位が保持されるため、トランジスタＴｒ１のソース－ドレイン間に、トランジスタＴｒ１のゲートの電位に応じた電流が流れる。

なお、時刻Ｔ０８の時点において、配線ＯＳＰには低レベル電位を印加して、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］のそれぞれのトランジスタＴｒ２を非導通状態としている。このとき、トランジスタＴｒ１のゲートの電位は、容量素子Ｃ１に保持されているため、時刻Ｔ０８以降もトランジスタＴｒ１のソース－ドレイン間に同じ大きさの電流が流れ続ける。

ここで、列出力回路ＯＵＴ［ｊ］に着目する。列出力回路ＯＵＴ［ｊ］において、トランジスタＴｒ１のソース－ドレイン間に流れる電流をＩ_ＣＰ［ｊ］とし、定電流回路ＣＩのトランジスタＴｒ４のソース－ドレイン間に流れる電流をＩ_Ｃ［ｊ］とする。また、トランジスタＴｒ５のソース－ドレイン間に流れる電流は、カレントミラー回路ＣＭによってＩ_ＣＭ０となる。時刻Ｔ０１から時刻Ｔ０８までの間では出力端子ＳＰＴ［ｊ］から電流を出力しないものとした場合、列出力回路ＯＵＴ［ｊ］の配線Ｂ［ｊ］には、メモリセルＡＭ［１］乃至メモリセルＡＭ［ｎ］のそれぞれのトランジスタＴｒ１２に流れる電流を足し合わせた電流が流れる。つまり、配線Ｂ［ｊ］には、ΣＩ_０［ｉ，ｊ］（このΣはｉについて和をとっている。）の電流が流れる。したがって、上記より次の式が成り立つ。

＜＜時刻Ｔ０９から時刻Ｔ１０まで＞＞
時刻Ｔ０９以降は、図１５を用いて説明する。時刻Ｔ０９から時刻Ｔ１０までの間において、配線ＲＷ［ｉ］に基準電位（図１５ではＲＥＦＰと表記している。）よりもＶ_Ｗ［ｉ］高い電位が印加される。このとき、メモリセルＡＭ［ｉ，１］乃至メモリセルＡＭ［ｉ，ｎ］、及びメモリセルＡＭｒｅｆ［ｉ］のそれぞれの容量素子Ｃ２の第２端子に、電位Ｖ_Ｗ［ｉ］が印加されるため、トランジスタＴｒ１２のゲートの電位が上昇する。

なお、電位Ｖ_Ｗ［ｉ］は、第２アナログデータに対応する電位である。

なお、トランジスタＴｒ１２のゲートの電位の増加分は、配線ＲＷ［ｉ］の電位変化に、メモリセルの構成によって決まる容量結合係数を乗じた電位となる。該容量結合係数は、容量素子Ｃ２の容量、トランジスタＴｒ２のゲート容量、及び寄生容量によって算出される。本動作例では、説明の煩雑さを避けるため、配線ＲＷ［ｉ］の電位の増加分もトランジスタＴｒ１２のゲートの電位の増加分も同じ値として説明する。これは、メモリセルＡＭ、及びメモリセルＡＭｒｅｆにおけるそれぞれの容量結合係数を１としていることに相当する。

容量結合係数を１としているため、メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｉ，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ］のそれぞれの容量素子Ｃ２の第２端子に、電位Ｖ_Ｗ［ｉ］が印加されることによって、ノードＮ［ｉ，ｊ］、ノードＮ［ｉ，ｊ＋１］、及びノードＮｒｅｆ［ｉ］の電位は、それぞれＶ_Ｗ［ｉ］上昇する。

ここで、メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｉ，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ］のそれぞれのトランジスタＴｒ１２の第１端子から第２端子に流れる電流を考える。配線Ｂ［ｊ］からメモリセルＡＭ［ｉ，ｊ］のトランジスタＴｒ１２の第１端子を介して第２端子に流れる電流Ｉ［ｉ，ｊ］は、次の式で表すことができる。

つまり、配線ＲＷ［ｉ］に電位Ｖ_Ｗ［ｉ］を印加することによって、配線Ｂ［ｊ］からメモリセルＡＭ［ｉ，ｊ］のトランジスタＴｒ１２の第１端子を介して第２端子に流れる電流は、Ｉ［ｉ，ｊ］－Ｉ_０［ｉ，ｊ］（図１５では、ΔＩ［ｉ，ｊ］と表記する。）増加する。

同様に、配線Ｂ［ｊ＋１］からメモリセルＡＭ［ｉ，ｊ＋１］のトランジスタＴｒ１２の第１端子を介して第２端子に流れる電流Ｉ［ｉ，ｊ＋１］は、次の式で表すことができる。

つまり、配線ＲＷ［ｉ］に電位Ｖ_Ｗ［ｉ］を印加することによって、配線Ｂ［ｊ＋１］からメモリセルＡＭ［ｉ，ｊ＋１］のトランジスタＴｒ１２の第１端子を介して第２端子に流れる電流は、Ｉ［ｉ，ｊ＋１］－Ｉ_０［ｉ，ｊ＋１］（図１５では、ΔＩ［ｉ，ｊ＋１］と表記する。）増加する。

更に、配線ＢｒｅｆからメモリセルＡＭｒｅｆ［ｉ］のトランジスタＴｒ１２の第１端子を介して第２端子に流れる電流Ｉ_ｒｅｆ［ｉ］は、次の式で表すことができる。

つまり、配線ＲＷ［ｉ］に電位Ｖ_Ｗ［ｉ］を印加することによって、配線ＢｒｅｆからメモリセルＡＭｒｅｆ［ｉ］のトランジスタＴｒ１２の第１端子を介して第２端子に流れる電流は、Ｉ_ｒｅｆ［ｉ］－Ｉ_ｒｅｆ０［ｉ］（図１５では、ΔＩ_ｒｅｆ［ｉ］と表記する。）増加する。

ここで、参照列出力回路Ｃｒｅｆについて着目する。参照列出力回路Ｃｒｅｆの配線Ｂｒｅｆには、メモリセルＡＭｒｅｆ［１］乃至メモリセルＡＭｒｅｆ［ｍ］のそれぞれのトランジスタＴｒ１２に流れる電流を足し合わせた電流が流れる。つまり、配線Ｂｒｅｆには、Ｉ_Ｂｒｅｆ＝ΣＩ_ｒｅｆ［ｉ］の電流が流れる。

定電流回路ＣＩｒｅｆの端子ＣＴ４から、電流Ｉ_Ｃｒｅｆが出力されるので、次の式を満たすように、トランジスタＴｒ７のゲートの電位（ノードＮＣＭｒｅｆの電位）が設定され、Ｉ_ＣＭが決まる。

ここで、配線Ｂ［ｊ］から出力される電流ΔＩＢ［ｊ］について考える。時刻Ｔ０８乃至時刻Ｔ０９では、数式（Ｅ４）を満たすため、配線Ｂ［ｊ］から電流ΔＩ_Ｂ［ｊ］は出力されない。

時刻Ｔ０９から時刻Ｔ１０までの間においては、配線ＲＷ［ｉ］に基準電位よりもＶ_Ｗ［ｉ］高い電位が印加されて、メモリセルＡＭ［ｉ，ｊ］のトランジスタＴｒ１２に流れるソース－ドレイン間電流が変化するため、配線Ｂ［ｊ］に電気的に接続されている出力端子ＳＰＴ［ｊ］から電流ΔＩ_Ｂ［ｊ］が出力される。具体的には、列出力回路ＯＵＴ［ｊ］では、定電流回路ＣＩの端子ＣＴ２から電流Ｉ_Ｃ［ｊ］が出力され、トランジスタＴｒ５のソース－ドレイン間に電流Ｉ_ＣＭが流れ、トランジスタＴｒ１のソース－ドレイン間に電流Ｉ_ＣＰ［ｊ］が流れるため、電流ΔＩ_Ｂ［ｊ］は、メモリセルＡＭ［ｉ，ｊ］のトランジスタＴｒ１２に流れるソース－ドレイン電流をｉについて足し合わせたΣＩ［ｉ，ｊ］を用いて、次の式で表すことができる。

数式（Ｅ８）に、数式（Ｅ１）乃至数式（Ｅ７）を用いることで、次の式が得られる。

つまり、数式（Ｅ９）より、電流ΔＩ_Ｂ［ｊ］は、複数の第１アナログデータである電位Ｖ_Ｘ［ｉ，ｊ］と、複数の第２アナログデータである電位Ｖ_Ｗ［ｉ］と、の積の和に応じた値となる。つまり、電流ΔＩ_Ｂ［ｊ］を計測することによって、第１アナログデータと第２アナログデータとの積和の値を求めることができる。

時刻Ｔ０９から時刻Ｔ１０までの間において、配線ＲＷ［ｉ］を除く配線ＲＷ［１］乃至配線ＲＷ［ｍ］のそれぞれの電位を基準電位にしたとき、Ｖ_Ｗ［ｇ］＝０（ここでのｇは１以上ｍ以下であり、かつｉではない整数である。）となるので、数式（Ｅ９）より、ΔＩ_Ｂ［ｊ］＝２ｋＶ_Ｘ［ｉ，ｊ］Ｖ_Ｗ［ｉ］が出力される。つまり、メモリセルＡＭ［ｉ，ｊ］に格納された第１アナログデータと、配線ＲＷ［ｉ］に印加された選択信号に相当する第２アナログデータと、の積に対応したデータが、配線Ｂ［ｊ］に電気的に接続されている出力端子ＳＰＴ［ｊ］から出力される。

また、同様に、配線Ｂ［ｊ＋１］に電気的に接続されている出力端子ＳＰＴ［ｊ＋１］から出力される差分電流は、ΔＩ_Ｂ［ｊ＋１］＝２ｋＶ_Ｘ［ｉ，ｊ＋１］Ｖ_Ｗ［ｉ］となり、メモリセルＡＭ［ｉ，ｊ＋１］に格納された第１アナログデータと、配線ＲＷ［ｉ］に印加された選択信号に相当する第２アナログデータと、の積に対応したデータが、配線Ｂ［ｊ＋１］に電気的に接続されている出力端子ＳＰＴ［ｊ＋１］から出力される。

＜＜時刻Ｔ１０から時刻Ｔ１１まで＞＞
時刻Ｔ１０から時刻Ｔ１１までの間において、配線ＲＷ［ｉ］には接地電位が印加されている。このとき、メモリセルＡＭ［ｉ，１］乃至メモリセルＡＭ［ｉ，ｎ］、及びメモリセルＡＭｒｅｆ［ｉ］のそれぞれの容量素子Ｃ２の第２端子に、接地電位が印加されるため、ノードＮ［ｉ，１］乃至ノードＮ［ｉ，ｎ］、及びノードＮｒｅｆ［ｉ］の電位は、それぞれ時刻Ｔ０８から時刻Ｔ０９までの間の電位に戻る。

＜＜時刻Ｔ１１から時刻Ｔ１２まで＞＞
時刻Ｔ１１から時刻Ｔ１２までの間において、配線ＲＷ［ｉ＋１］を除く配線ＲＷ［１］乃至配線ＲＷ［ｍ］のそれぞれの電位を基準電位とし、配線ＲＷ［ｉ＋１］に基準電位よりもＶ_Ｗ［ｉ＋１］高い電位を印加するものとする。このとき、時刻Ｔ０９から時刻Ｔ１０までの動作と同様に、メモリセルＡＭ［ｉ＋１，１］乃至メモリセルＡＭ［ｉ＋１，ｎ］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれの容量素子Ｃ２の第２端子に、電位Ｖ_Ｗ［ｉ＋１］が印加されるため、トランジスタＴｒ１２のゲートの電位が上昇する。

なお、電位Ｖ_Ｗ［ｉ＋１］は、第２アナログデータに対応する電位である。

なお、先述のとおり、メモリセルＡＭ、及びメモリセルＡＭｒｅｆにおけるそれぞれの容量結合係数を１としているため、メモリセルＡＭ［ｉ＋１，ｊ］、メモリセルＡＭ［ｉ＋１，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれの容量素子Ｃ２の第２端子に、電位Ｖ_Ｗ［ｉ＋１］が印加されることによって、ノードＮ［ｉ＋１，ｊ］、ノードＮ［ｉ＋１，ｊ＋１］、及びノードＮｒｅｆ［ｉ＋１］の電位は、それぞれＶ_Ｗ［ｉ＋１］上昇する。

ノードＮ［ｉ＋１，ｊ］、ノードＮ［ｉ＋１，ｊ＋１］、及びノードＮｒｅｆ［ｉ＋１］の電位がそれぞれＶ_Ｗ［ｉ＋１］上昇することにより、メモリセルＡＭ［ｉ＋１，ｊ］、メモリセルＡＭ［ｉ＋１，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれのトランジスタＴｒ１２に流れる電流の量が増加する。メモリセルＡＭ［ｉ＋１，ｊ］のトランジスタＴｒ１２に流れる電流をＩ［ｉ＋１，ｊ］としたとき、列出力回路ＯＵＴ［ｊ］の出力端子ＯＴ［ｊ］から配線Ｂ［ｊ］に流れる電流は、Ｉ［ｉ＋１，ｊ］－Ｉ_０［ｉ＋１，ｊ］（図１５では、ΔＩ［ｉ＋１，ｊ］と表記する。）増加することになる。同様に、メモリセルＡＭ［ｉ＋１，ｊ＋１］のトランジスタＴｒ１２に流れる電流をＩ［ｉ＋１，ｊ＋１］としたとき、列出力回路ＯＵＴ［ｊ＋１］の出力端子ＯＴ［ｊ＋１］から配線Ｂ［ｊ＋１］に流れる電流は、Ｉ［ｉ＋１，ｊ＋１］－Ｉ_０［ｉ＋１，ｊ＋１］（図１５では、ΔＩ［ｉ＋１，ｊ＋１］と表記する。）増加することになる。更に、メモリセルＡＭｒｅｆ［ｉ＋１］のトランジスタＴｒ１２に流れる電流をＩ_ｒｅｆ［ｉ＋１］としたとき、参照列出力回路Ｃｒｅｆの出力端子ＯＴｒｅｆから配線Ｂｒｅｆに流れる電流は、Ｉ_ｒｅｆ［ｉ＋１］－Ｉ_ｒｅｆ０［ｉ＋１］（図１５では、ΔＩ_ｒｅｆ［ｉ＋１］と表記する。）増加することになる。

時刻Ｔ１１から時刻Ｔ１２までの動作は、時刻Ｔ０９から時刻Ｔ１０までの動作と同様に考えることができるので、時刻Ｔ１１から時刻Ｔ１２までの動作に対して、数式（Ｅ９）を用いると、配線Ｂ［ｊ］から出力される差分電流は、ΔＩ_Ｂ［ｊ］＝２ｋＶ_Ｘ［ｉ＋１，ｊ］Ｖ_Ｗ［ｉ＋１］となる。つまり、メモリセルＡＭ［ｉ＋１，ｊ］に格納された第１アナログデータと、配線ＲＷ［ｉ＋１］に印加された選択信号に相当する第２アナログデータと、の積に対応したデータが、配線Ｂ［ｊ］に電気的に接続されている出力端子ＳＰＴ［ｊ］から出力される。

また、同様に、配線Ｂ［ｊ＋１］から出力される差分電流は、ΔＩ_Ｂ［ｊ＋１］＝２ｋＶ_Ｘ［ｉ＋１，ｊ＋１］Ｖ_Ｗ［ｉ＋１］となり、メモリセルＡＭ［ｉ＋１，ｊ＋１］に格納された第１アナログデータと、配線ＲＷ［ｉ＋１］に印加された選択信号に相当する第２アナログデータと、の積に対応したデータが、配線Ｂ［ｊ＋１］に電気的に接続されている出力端子ＳＰＴ［ｊ＋１］から出力される。

＜＜時刻Ｔ１２から時刻Ｔ１３まで＞＞
時刻Ｔ１２から時刻Ｔ１３までの間において、配線ＲＷ［ｉ＋１］には接地電位が印加されている。このとき、メモリセルＡＭ［ｉ＋１，１］乃至メモリセルＡＭ［ｉ＋１，ｎ］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれの容量素子Ｃ２の第２端子に、接地電位が印加されるため、ノードＮ［ｉ＋１，１］乃至ノードＮ［ｉ＋１，ｎ］、及びノードＮｒｅｆ［ｉ＋１］の電位は、それぞれ時刻Ｔ１０から時刻Ｔ１１までの間の電位に戻る。

＜＜時刻Ｔ１３から時刻Ｔ１４まで＞＞
時刻Ｔ１３から時刻Ｔ１４までの間において、配線ＲＷ［ｉ］、及び配線ＲＷ［ｉ＋１］を除く配線ＲＷ［１］乃至配線ＲＷ［ｍ］のそれぞれの電位を基準電位とし、配線ＲＷ［ｉ］に基準電位よりもＶ_Ｗ２［ｉ］高い電位を印加し、配線ＲＷ［ｉ＋１］に基準電位よりもＶ_Ｗ２［ｉ＋１］低い電位を印加するものとする。このとき、時刻Ｔ０９から時刻Ｔ１０までの動作と同様に、メモリセルＡＭ［ｉ，１］乃至メモリセルＡＭ［ｉ，ｎ］、及びメモリセルＡＭｒｅｆ［ｉ］のそれぞれの容量素子Ｃ２の第２端子に、電位Ｖ_Ｗ２［ｉ］が印加されるため、メモリセルＡＭ［ｉ，１］乃至メモリセルＡＭ［ｉ，ｎ］、及びメモリセルＡＭｒｅｆ［ｉ］のそれぞれのトランジスタＴｒ１２のゲートの電位が上昇する。同時に、メモリセルＡＭ［ｉ＋１，１］乃至メモリセルＡＭ［ｉ＋１，ｎ］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれの容量素子Ｃ２の第２端子に、電位－Ｖ_Ｗ２［ｉ＋１］が印加されるため、メモリセルＡＭ［ｉ＋１，１］乃至メモリセルＡＭ［ｉ＋１，ｎ］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれのトランジスタＴｒ１２のゲートの電位が下降する。

なお、電位Ｖ_Ｗ２［ｉ］、及び電位Ｖ_Ｗ２［ｉ＋１］は、第２アナログデータに対応する電位である。

なお、メモリセルＡＭ、及びメモリセルＡＭｒｅｆにおけるそれぞれの容量結合係数を１としているため、メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｉ，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ］のそれぞれの容量素子Ｃ２の第２端子に、電位Ｖ_Ｗ２［ｉ］が印加されることによって、ノードＮ［ｉ，ｊ］、ノードＮ［ｉ，ｊ＋１］、及びノードＮｒｅｆ［ｉ］の電位は、それぞれＶ_Ｗ２［ｉ］上昇する。また、メモリセルＡＭ［ｉ＋１，ｊ］、メモリセルＡＭ［ｉ＋１，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれの容量素子Ｃ２の第２端子に、電位－Ｖ_Ｗ２［ｉ＋１］が印加されることによって、ノードＮ［ｉ＋１，ｊ］、ノードＮ［ｉ＋１，ｊ＋１］、及びノードＮｒｅｆ［ｉ＋１］の電位は、それぞれＶ_Ｗ２［ｉ＋１］下降する。

ノードＮ［ｉ，ｊ］、ノードＮ［ｉ，ｊ＋１］、及びノードＮｒｅｆ［ｉ］の電位がそれぞれＶ_Ｗ２［ｉ］上昇することにより、メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｉ，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ］のそれぞれのトランジスタＴｒ１２に流れる電流の量が増加する。ここで、メモリセルＡＭ［ｉ，ｊ］のトランジスタＴｒ１２に流れる電流をＩ［ｉ，ｊ］とし、メモリセルＡＭ［ｉ，ｊ＋１］のトランジスタＴｒ１２に流れる電流をＩ［ｉ，ｊ＋１］とし、メモリセルＡＭｒｅｆ［ｉ］のトランジスタＴｒ１２に流れる電流をＩ_ｒｅｆ［ｉ］とする。

また、ノードＮ［ｉ＋１，ｊ］、ノードＮ［ｉ＋１，ｊ＋１］、及びノードＮｒｅｆ［ｉ＋１］の電位がそれぞれＶ_Ｗ２［ｉ＋１］下降することにより、メモリセルＡＭ［ｉ＋１，ｊ］、メモリセルＡＭ［ｉ＋１，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれのトランジスタＴｒ１２に流れる電流の量が減少する。ここで、メモリセルＡＭ［ｉ＋１，ｊ］のトランジスタＴｒ１２に流れる電流をＩ_２［ｉ，ｊ］とし、メモリセルＡＭ［ｉ＋１，ｊ＋１］のトランジスタＴｒ１２に流れる電流をＩ_２［ｉ，ｊ＋１］とし、メモリセルＡＭｒｅｆ［ｉ＋１］のトランジスタＴｒ１２に流れる電流をＩ_２ｒｅｆ［ｉ＋１］とする。

このとき、列出力回路ＯＵＴ［ｊ］の出力端子ＯＴ［ｊ］から配線Ｂ［ｊ］に流れる電流は、（Ｉ_２［ｉ，ｊ］－Ｉ_０［ｉ，ｊ］）＋（Ｉ_２［ｉ＋１，ｊ］－Ｉ_０［ｉ＋１，ｊ］）（図１５では、ΔＩ［ｊ］と表記する。）増加することになる。また、列出力回路ＯＵＴ［ｊ＋１］の出力端子ＯＴ［ｊ＋１］から配線Ｂ［ｊ＋１］に流れる電流は、（Ｉ_２［ｉ，ｊ＋１］－Ｉ_０［ｉ，ｊ＋１］）＋（Ｉ_２［ｉ＋１，ｊ＋１］－Ｉ_０［ｉ＋１，ｊ＋１］）（図１５では、ΔＩ［ｊ＋１］と表記し、ΔＩ［ｊ＋１］は負の電流であるとする。）増加することになる。そして、参照列出力回路Ｃｒｅｆの出力端子ＯＴｒｅｆから配線Ｂｒｅｆに流れる電流は、（Ｉ_ｒｅｆ［ｉ，ｊ］－Ｉ_ｒｅｆ０［ｉ，ｊ］）＋（Ｉ_ｒｅｆ［ｉ＋１，ｊ］－Ｉ_ｒｅｆ０［ｉ＋１，ｊ］）（図１５では、ΔＩ_Ｂｒｅｆと表記する。）増加することになる。

時刻Ｔ１３から時刻Ｔ１４までの動作は、時刻Ｔ０９から時刻Ｔ１０までの動作と同様に考えることができるので、時刻Ｔ１３から時刻Ｔ１４までの動作に対して、数式（Ｅ９）を用いると、配線Ｂ［ｊ］から出力される差分電流は、ΔＩ_Ｂ［ｊ］＝２ｋ｛Ｖ_Ｘ［ｉ，ｊ］Ｖ_Ｗ２［ｉ］－Ｖ_Ｘ［ｉ＋１，ｊ］Ｖ_Ｗ２［ｉ＋１］｝となる。つまり、メモリセルＡＭ［ｉ，ｊ］及びメモリセルＡＭ［ｉ＋１，ｊ］に格納されたそれぞれの第１アナログデータと、配線ＲＷ［ｉ］及び配線ＲＷ［ｉ＋１］に印加された選択信号に相当するそれぞれの第２アナログデータと、の各々の積の足し合わせに対応したデータが、配線Ｂ［ｊ］に電気的に接続されている出力端子ＳＰＴ［ｊ］から出力される。

また、同様に、配線Ｂ［ｊ＋１］から出力される差分電流は、ΔＩ_Ｂ［ｊ＋１］＝２ｋ｛Ｖ_Ｘ［ｉ，ｊ＋１］Ｖ_Ｗ２［ｉ］－Ｖ_Ｘ［ｉ＋１，ｊ＋１］Ｖ_Ｗ２［ｉ＋１］｝となり、メモリセルＡＭ［ｉ，ｊ＋１］及びメモリセルＡＭ［ｉ＋１，ｊ＋１］に格納されたそれぞれの第１アナログデータと、配線ＲＷ［ｉ］及び配線ＲＷ［ｉ＋１］に印加された選択信号に相当するそれぞれの第２アナログデータと、の積に対応したデータが、配線Ｂ［ｊ＋１］に電気的に接続されている出力端子ＳＰＴ［ｊ＋１］から出力される。

＜＜時刻Ｔ１４以降＞＞
時刻Ｔ１４以降において、配線ＲＷ［ｉ］、配線ＲＷ［ｉ＋１］には接地電位を印加している。このとき、メモリセルＡＭ［ｉ，１］乃至メモリセルＡＭ［ｉ，ｎ］、メモリセルＡＭ［ｉ＋１，１］乃至メモリセルＡＭ［ｉ＋１，ｎ］、メモリセルＡＭｒｅｆ［ｉ］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれの容量素子Ｃ２の第２端子に、接地電位が印加されるため、ノードＮ［ｉ，１］乃至ノードＮ［ｉ，ｎ］、ノードＮ［ｉ＋１，１］乃至ノードＮ［ｉ＋１，ｎ］、ノードＮｒｅｆ［ｉ］、及びノードＮｒｅｆ［ｉ＋１］の電位は、それぞれ時刻Ｔ１２から時刻Ｔ１３までの間の電位に戻る。

以上のように、図７に示す回路を構成することによって、複数の積和演算処理を同時に実行できる。つまり、高速な積和演算処理を実現する半導体装置を提供することができる。

ここで、第１アナログデータを重み係数として、複数の第２アナログデータをニューロン出力に対応することで、各ニューロン出力の重み付け和の演算を並列して行うことができ、当該出力信号として重み付け和の演算の結果に対応したデータ、すなわちシナプス入力を取得することができる。具体的には、メモリセルＡＭ［１，ｊ］乃至メモリセルＡＭ［ｍ，ｊ］に、第ｋ層の第ｓ［ｋ］ニューロンの重み係数ｗ_{ｓ［ｋ］・１} ^（ｋ）乃至ｗ_{ｓ［ｋ］・Ｑ［ｋ－１］} ^（ｋ）を第１アナログデータとして格納し、配線ＲＷ［１］乃至配線ＲＷ［ｍ］にそれぞれ第（ｋ－１）層の各ニューロンの出力信号ｚ_{１・ｓ［ｋ］} ^{（ｋ－１）}乃至ｚ_{Ｑ［ｋ－１］・ｓ［ｋ］} ^{（ｋ－１）}を第２アナログデータとして供給することで、第ｋ層の第ｓ［ｋ］ニューロンに入力される信号の総和ｕ_ｓ［ｋ］ ^（ｋ）を計算することができる。つまり、式（Ｄ１）に示した積和演算を半導体装置７００によって実現することができる。

また、教師付き学習で重み係数の更新を行うとき、メモリセルＡＭ［１，ｊ］乃至メモリセルＡＭ［ｍ，ｊ］に、第ｋ層の第ｓ［ｋ］ニューロンから第（ｋ＋１）層の各ニューロンに信号が送られるときに掛けられる重み係数ｗ_{１・ｓ［ｋ］} ^{（ｋ＋１）}乃至ｗ_{Ｑ［ｋ＋１］ｓ［ｋ］} ^{（ｋ＋１）}を第１アナログデータとして格納し、配線ＲＷ［１］乃至配線ＲＷ［ｍ］に第（ｋ＋１）層の各ニューロンの誤差δ_１ ^{（ｋ＋１）}乃至δ_{Ｑ［ｋ＋１］} ^{（ｋ＋１）}を第２アナログデータとして供給すると、式（Ｄ３）におけるΣｗ_{ｓ［ｋ＋１］・ｓ［ｋ］} ^{（ｋ＋１）}・δ_{ｓ［ｋ＋１］} ^{（ｋ＋１）}の値を、配線Ｂ［ｊ］に流れる差分電流ΔＩ_Ｂ［ｊ］から得ることができる。つまり、式（Ｄ３）に示した演算の一部を半導体装置７００によって実現することができる。

ここで、情報端末５２００において、光センサ５２２５Ｘ及び光センサ５２２５Ｙから得ることができる外光の入射角度と照度の情報、そして情報端末５２００が有する加速度センサ１４６から得ることができる情報端末５２００の傾きの情報を、入力層（第１層）のニューロンへの入力データとし、情報端末５２００の利用者の好みの輝度及び色調に対応する設定値を教師データとする。これにより、情報処理回路１６５は、上述の階層型ニューラルネットワークの計算にしたがって、利用者の好みにあった輝度及び色調に対応する設定値を出力層（第Ｌ層）から出力することができる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

（実施の形態４）
本実施の形態では、実施の形態１で説明したハイブリッド表示装置の輝度、及び色調を調整する動作例（調光、及び調色の動作例）について説明する。なお、前述したとおり、輝度、及び色調を調整には、実施の形態３で説明したニューラルネットワークを用いる。

図１６及び図１７に、該動作例を示すフローチャートを示す。ハイブリッド表示装置の輝度、及び色調の調整は、ステップＳ１－０乃至ステップＳ１－５、及びステップＳ２－１乃至ステップＳ２－６を経ることによって行われる。なお、ステップＳ１－０乃至ステップＳ１－５は、ニューラルネットワークにおける学習の動作を示し、ステップＳ２－１乃至ステップＳ２－６は、最適な輝度、及び色調をニューラルネットワークによって出力する動作を示している。本実施の形態で扱うハイブリッド表示装置は、タッチパネルを有する情報端末５２００とする。

＜学習＞
ステップＳ１－０では、利用者が情報端末５２００を操作して、情報端末５２００の表示部５２２２に対して、好みの輝度、及び色調を選択することで間接的に当該輝度、及び色調に対応するレジスタの設定データを選択する。このレジスタの設定データは、実施の形態３で説明するニューラルネットワークによる情報処理システムにおいて、教師データとして扱われる。なお、該設定データは、反射素子１０ａに表示する画像データの輝度及び色調に対応する設定値と、発光素子１０ｂに表示する画像データの輝度及び色調に対応する設定値と、を有する。

具体的の動作方法として、利用者は、表示部５２２２に備わっているタッチセンサユニット１２０などから、好みの輝度、及び色調を選択する。タッチセンサユニット１２０から操作を行うことにより、タッチセンサコントローラ１８４、及びインターフェース１５０を介して、選択した好みの輝度、及び色調に対応するレジスタの設定データ（教師データ）の読み出す命令を送ることができる。なお、選択した好みの輝度、及び色調に対応するレジスタの設定データ（教師データ）は、コントローラＩＣ１１５が有する記憶装置、又はホスト１４０が有する記憶装置などから読み出される。

上述の記憶装置から読み出されたレジスタの設定データ（教師データ）は、画像処理部１６０に送られる。なお、ホスト１４０から送られる場合は、インターフェース１５０と、コントローラ１５４と、を介して、画像処理部１６０に送られる構成としてもよい。また、コントローラＩＣ１１５が有する記憶装置から送られる場合は、直接、画像処理部１６０に送られる構成としてもよい。ところで、レジスタの設定データ（教師データ）をすぐに使わない場合は、レジスタ１７５やメモリ１７０などに一時的に格納してもよい。

ステップＳ１－１では、光センサ１４３によって、外光の入射角度、照度の測定が行われる。

ステップＳ１－２では、加速度センサ１４６によって、情報端末５２００の傾き角度の測定が行われる。

ステップＳ１－３では、ステップＳ１－１で取得した外光の入射角度、照度、及びステップＳ１－２で取得した傾き角度のそれぞれを、ニューラルネットワークの入力層に入力される学習データとして、画像処理部１６０に送信される動作が行われる。具体的には、外光の入射角度及び照度の情報は、光センサ１４３からセンサコントローラ１５３に検知信号として送られ、その後、コントローラを介して、画像処理部１６０に送られる。

また、情報端末５２００の傾き角度の情報は、加速度センサ１４６からセンサコントローラ１５３に電気信号として送られ、その後、コントローラを介して、画像処理部１６０に送られる。

ステップＳ１－４では、ステップＳ１－１で取得した外光の入射角度及び照度と、ステップＳ１－２で取得した傾き角度と、が、情報処理回路１６５に入力される。具体的には、外光の入射角度及び照度と、傾き角度と、は、情報処理回路１６５が有するニューラルネットワークの入力層（第１層）のニューロンへ入力される学習データとして扱われる。これにより、ニューラルネットワークによる学習が行われる。

なお、初回の計算において、該ニューラルネットワークの有するそれぞれ重みの初期値は、乱数によって決めてもよい。ただし、それぞれの重みの値を同じ値にすると、全ての重みが同じように変化するため、それぞれの重みの値は全て異なることが好ましい。

情報処理回路１６５が有するニューラルネットワークの入力層（第１層）のニューロンに入力データが入力されたとき、計算結果として、情報処理回路１６５が有するニューラルネットワークの出力層（第Ｌ層）から出力データが出力される。該出力データと、教師データとの差が許容範囲でない場合、教師データを用いて重みの値の更新が行われる。なお、重みの値の更新の方法として、実施の形態３で説明した誤差逆伝播方式などが挙げられる。

重みの値が更新されたあと、外光の入射角度と、照度と、傾き角度と、が、情報処理回路１６５が有するニューラルネットワークの入力層（第１層）のニューロンに入力され、再度計算が行われる。その計算結果（ニューラルネットワークの出力層（第Ｌ層）から出力される出力データ）と、教師データとの差が許容範囲内になるまで、重みの更新と、ニューラルネットワークによる計算を繰り返す。なお、計算を終了するための誤差の許容範囲は小さい必要は無く、情報端末５２００の利用者が許容できる範囲であれば、誤差の許容範囲を広くしてもよい。

このようにニューラルネットワークによる計算を繰り返し行うことにより、最終的に教師データと差の無い、又は差の小さい出力データが出力層（第Ｌ層）から出力される。このときのニューラルネットワークが有するそれぞれの重み係数を、利用者の好みの輝度、及び色調に対応する設定値（教師データ）と、外光の入射角度、照度、及び傾き角度（学習データ）と、紐付けできるように、所定の記憶装置に記憶する。なお、ここの所定の記憶装置とは、例えば、コントローラＩＣ１１５が有する記憶装置、又はホスト１４０が有する記憶装置などが挙げられる。

上記のとおり、ステップＳ１－０乃至ステップＳ１－４を行い、教師データと、出力データと、の差が無いとき、又は差が小さくなるときの重み係数を取得することによって、ニューラルネットワークにおける学習が終了する。

ステップＳ１－５では、学習が引き続き行うか否かの判定が行われる。例えば、情報端末５２００の使用環境が変わる場合は、その使用環境に合わせて、再度学習を行うのが好ましい。その場合は、改めて、ステップＳ１－１に移行して、再度ステップＳ１－１乃至ステップＳ１－３によって、外光の入射角度、照度、情報端末５２００の傾き角度を取得して、ステップＳ１－４で学習を行えばよい。また、利用者の好みの輝度、及び色調に対応するレジスタの設定データ（教師データ）を変更したい場合は、ステップＳ１－０に移行して、再度設定データ（教師データ）を変更して、ステップＳ１－１以降の動作を行えばよい。

ステップＳ１－５において、学習を引き続き行う必要が無い場合、図１６のＡに進む。図１６のＡに進んだ場合、図１７のフローチャートのＡに移行し、引き続き処理が続行される。

＜輝度及び色調の取得＞
ステップＳ２－１では、ステップＳ１－１と同様に、光センサ１４３によって、外光の入射角度、照度の測定が行われる。

ステップＳ２－２では、ステップＳ１－２と同様に、加速度センサ１４６によって、情報端末５２００の傾き角度の測定が行われる。

ステップＳ２－３では、ステップＳ１－３と同様に、ステップＳ２－１で取得した外光の入射角度、照度、及びステップＳ２－２で取得した傾き角度のそれぞれを、ニューラルネットワークの入力層に入力されるデータとして、画像処理部１６０に送信される動作が行われる。

また、ステップＳ２－３では、ステップＳ２－１及びステップＳ２－２で取得した、外光の入射角度、照度、及び情報端末５２００の傾き角度に対応した重み係数を、所定の記憶装置から読み出す動作が行われる。具体的には、ステップＳ２－１及びステップＳ２－２で取得した、外光の入射角度、照度、及び情報端末５２００の傾き角度と、所定の記憶装置に保持されている、ステップＳ１－１及びステップＳ１－２で取得した学習データと一致するものを検索する。次に、ステップＳ１－１及びステップＳ１－２で取得した学習データに紐付けされた、ステップＳ１－４で取得した重み係数が、所定の記憶装置から読み出され、画像処理部１６０に送られる。

ステップＳ２－４では、ステップＳ２－１で取得した外光の入射角度及び照度と、ステップＳ２－２で取得した傾き角度と、が、情報処理回路１６５に入力される。具体的には、外光の入射角度及び照度と、傾き角度と、は、情報処理回路１６５が有するニューラルネットワークの入力層（第１層）のニューロンへ入力される入力データとして扱われる。

さらに、先のステップで読み出された重み係数が、情報処理回路１６５に入力される。具体的には、該重み係数は、情報処理回路１６５のニューラルネットワークが有するそれぞれ重みとして設定される。

上述の動作によって、ニューラルネットワークによる計算が行われ、ニューラルネットワークの出力層（第Ｌ層）から、利用者の好みの輝度、及び色調に対応する設定データが出力される。これにより、情報端末５２００の利用者の好みにあった設定データを得ることができる。具体的には、該設定データが有する、反射素子１０ａに表示する画像に反映させる輝度及び色調に対応する設定値（以下、設定値Ａと呼称する。）と、発光素子１０ｂに表示する画像に反映させる輝度及び色調に対応する設定値（以下、設定値Ｂと呼称する。）と、を得ることができる。

ステップＳ２－５では、ステップＳ２－４によって得られた該設定データをレジスタ１７５に送信して、レジスタ１７５で保持する動作が行われる。

ステップＳ２－６では、レジスタ１７５に保持された該設定データの情報を、調光回路１６２、調色回路１６３に送信して、該設定値に基づいて画像データの補正を行う。なお、画像データは、反射素子１０ａ、及び発光素子１０ｂによって表示されるため、それぞれの素子に表示する画像データ毎に補正が行われる。つまり、反射素子１０ａに表示する画像データは、設定値Ａによって補正され、発光素子１０ｂに表示する画像データには、設定値Ｂによって補正される。補正されたそれぞれの画像データは、ソースドライバ１８０に送られ、ソースドライバ１８０によってシリアルパラレル変換、デジタルアナログ変換などの処理が行われる。ソースドライバ１８０によって処理されたそれぞれの画像データは、表示部５２２２（表示ユニット１１０）の反射素子１０ａ、及び発光素子１０ｂに送られて、表示部５２２２（表示ユニット１１０）によって画像が表示される。

上述のステップＳ１－０乃至ステップＳ１－５、及びステップＳ２－１乃至ステップＳ２－６を行うことにより、利用者の好みにあった輝度、及び色調の設定が施された画像をハイブリッド表示装置に映すことができる。

また、本発明の一態様の動作方法は、上述のステップＳ１－０乃至ステップＳ１－５、及びステップＳ２－１乃至ステップＳ２－６に限定されない。本明細書等において、フローチャートに示す処理は、機能毎に分類し、互いに独立したステップとして示している。しかしながら実際の処理等においては、フローチャートに示す処理を機能毎に切り分けることが難しく、一つのステップに複数のステップが係わる場合や、複数のステップにわたって一つのステップが関わる場合があり得る。そのため、フローチャートに示す処理は、明細書で説明したステップ毎に限定されず、状況に応じて適切に入れ替えることができる。具体的には、状況に応じて、場合によって、又は、必要に応じて、ステップの順序の入れ替え、ステップの追加、及び削除などを行うことができる。

例えば、光センサ１４３からの外光の入射角度、及び加速度センサ１４６による情報端末５２００の傾き角度の取得の順序は、図１６のフローチャートに限定されない。そのため、図１６のフローチャートは、ステップＳ１－１と、ステップＳ１－２と、を入れ替えた動作であってもよい。

また、情報端末５２００は、所定の記憶装置に、ステップＳ２－１で取得した外光の入射角度、照度、ステップＳ２－２で取得した傾き角度、及びそれらに対応するステップＳ２－４の計算結果の設定値と、を保存する構成として、かつ入射角度、照度、及び傾き角度から計算結果の設定値を読み出すことができる構成にしてもよい。このような構成にすることによって、ステップＳ２－１で取得した外光の入射角度、照度、及びステップＳ２－２で取得した傾き角度が過去に取得したデータと同じとき、該記憶装置から対応する過去の設定値を読み出すことができる。これにより、ニューラルネットワークの計算を省略することができる。

（実施の形態５）
本実施の形態では、実施の形態１に示したハイブリッド表示装置の表示部について、説明する。

＜表示装置＞
図１８は、表示装置の構成例を示すブロック図である。表示装置１３０は、表示ユニット１１０、及びタッチセンサユニット１２０を有する。また、表示装置１３０は、実施の形態１で示した情報端末５２００の表示部５２２２の構成要素の一として、適用することができる。

＜＜表示ユニット＞＞
表示ユニット１１０は、画素アレイ１１１、ゲートドライバ１１３、ゲートドライバ１１４、および実施の形態２で説明したコントローラＩＣ１１５を有する。

画素アレイ１１１は、画素１０を複数有し、それぞれの画素１０は、トランジスタを用いて駆動されるアクティブ型の素子である。また、画素１０は、反射素子１０ａと発光素子１０ｂを有する。画素１０のより具体的な構成例については、実施の形態７にて、説明する。

ゲートドライバ１１３は、反射素子１０ａを選択するためのゲート線を駆動する機能をもち、ゲートドライバ１１４は、発光素子１０ｂを選択するためのゲート線を駆動する機能をもつ。反射素子１０ａにデータ信号を供給するソース線を駆動するソースドライバ、および発光素子１０ｂにデータ信号を供給するソース線を駆動するソースドライバは、それぞれ、コントローラＩＣ１１５に設けられている。コントローラＩＣ１１５は、表示装置１３０の動作を統括的に制御する機能を備える。コントローラＩＣ１１５の数は、画素アレイの画素数に応じて決定される。

図１８の例では、画素アレイ１１１と共にゲートドライバ１１３、１１４が同一基板上に集積されている例を示しているが、ゲートドライバ１１３、１１４を専用ＩＣとすることもできる。あるいは、コントローラＩＣ１１５に、ゲートドライバ１１３またはゲートドライバ１１４を組み込んでもよい。

ここでは、コントローラＩＣ１１５の実装方式は、ＣＯＧ（ＣｈｉｐｏｎＧｌａｓｓ）方式としているが、実装方式に特段の制約はなく、ＣＯＦ（ＣｈｉｐｏｎＦｉｌｍ）方式、ＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）方式などでもよい。タッチセンサユニット１２０のＩＣの実装方式についても同様である。

なお、画素１０に使用されるトランジスタは、チャネル形成領域に酸化物半導体を有するトランジスタであり、Ｓｉトランジスタに比べてオフ電流が低いトランジスタである。ＯＳトランジスタは、酸化物半導体中の不純物濃度を低減し、酸化物半導体を真性または実質的に真性にすることで、オフ電流を極めて低くすることができる。特に、チャネル形成領域に有する酸化物半導体は、実施の形態１４で説明するＣＡＣ－ＯＳを用いるのが好ましい。

もしくは、画素１０に使用されるトランジスタとして、オフ電流が低ければ酸化物半導体以外のトランジスタを適用してもよい。例えば、バンドギャップが大きい半導体を適用したトランジスタを適用してもよい。バンドギャップが大きい半導体とは、バンドギャップが２．２ｅＶ以上の半導体である。例えば、炭化ケイ素、窒化ガリウム、ダイヤモンドなどが挙げられる。

画素１０に、オフ電流が低いトランジスタを用いることで、表示画面を書き換える必要がない場合（すなわち静止画を表示する場合）、一時的にゲートドライバ１１３、１１４およびソースドライバを停止することができる（ＩＤＳ駆動）。ＩＤＳ駆動によって、表示装置１３０の消費電力を低減することができる。

＜＜タッチセンサユニット＞＞
図１８に示す、タッチセンサユニット１２０は、センサアレイ１２１、および周辺回路１２５を有する。周辺回路１２５は、ＴＳドライバ１２６、センス回路１２７を有する。周辺回路１２５は専用ＩＣで構成することができる。

図１９に、タッチセンサユニット１２０の構成例を示す。ここでは、タッチセンサユニット１２０が相互容量タッチセンサユニットである例を示す。センサアレイ１２１は、ｍ本（ここでのｍは１以上の整数である。）の配線ＤＲＬ、ｎ本（ここでのｎは１以上の整数である。）の配線ＳＮＬを有する。配線ＤＲＬはドライブ線であり、配線ＳＮＬはセンス線である。ここでは、第α番目の配線ＤＲＬを配線ＤＲＬ＜α＞と呼び、第β番目の配線ＳＮＬを配線ＳＮＬ＜β＞と呼ぶこととする。容量素子ＣＴαβは、配線ＤＲＬ＜α＞と配線ＳＮＬ＜β＞との間に形成される容量素子である。

ｍ本の配線ＤＲＬはＴＳドライバ１２６に電気的に接続されている。ＴＳドライバ１２６は配線ＤＲＬを駆動する機能を有する。ｎ本の配線ＳＮＬはセンス回路１２７に電気的に接続されている。センス回路１２７は、配線ＳＮＬの信号を検出する機能を有する。ＴＳドライバ１２６によって配線ＤＲＬ＜α＞が駆動されているときの配線ＳＮＬ＜β＞の信号は、容量素子ＣＴαβの容量値の変化量の情報をもつ。ｎ本の配線ＳＮＬの信号を解析することで、タッチの有無、タッチ位置などの情報を得ることができる。

（実施の形態６）
本実施の形態では、反射素子と発光素子とを用いた表示装置の構成例について説明する。なお、本実施の形態では、反射素子として液晶素子を用い、発光素子としてＥＬ材料を用いた発光素子を用いる場合を例に挙げて、表示装置の構成例について説明する。

図２０（Ａ）に、本発明の一態様に係る表示装置２００の断面の構造を一例として示す。図２０（Ａ）に示す表示装置２００は、発光素子２０３と、液晶素子２０４と、発光素子２０３への電流の供給を制御する機能を有するトランジスタ２０５と、液晶素子２０４への電圧の供給を制御する機能を有するトランジスタ２０６とを有する。そして、発光素子２０３と、液晶素子２０４と、トランジスタ２０５と、トランジスタ２０６とは、基板２０１と基板２０２の間に位置する。

また、表示装置２００において液晶素子２０４は、画素電極２０７と、共通電極２０８と、液晶層２０９とを有する。画素電極２０７は、トランジスタ２０６に電気的に接続されている。そして、画素電極２０７と共通電極２０８の間に印加される電圧にしたがって液晶層２０９の配向が制御される。なお、図２０（Ａ）では、画素電極２０７が可視光を反射する機能を有し、共通電極２０８が可視光を透過する機能を有する場合を例示しており、基板２０２側から入射した光が白抜きの矢印で示すように画素電極２０７において反射し、再び基板２０２側から放射される。

また、発光素子２０３は、トランジスタ２０５に電気的に接続されている。発光素子２０３から発せられる光は、基板２０２側に放射される。なお、図２０（Ａ）では、画素電極２０７が可視光を反射する機能を有し、共通電極２０８が可視光を透過する機能を有する場合を例示しているため、発光素子２０３から発せられる光は、白抜きの矢印で示すように画素電極２０７と重ならない領域を通過し、共通電極２０８が位置する領域を通過して、基板２０２側から放射される。

そして、図２０（Ａ）に示す表示装置２００では、トランジスタ２０５とトランジスタ２０６とが同一の層２１０に位置しており、トランジスタ２０５とトランジスタ２０６とが含まれる層２１０は、液晶素子２０４と発光素子２０３の間の領域を有する。なお、少なくとも、トランジスタ２０５が有する半導体層と、トランジスタ２０６が有する半導体層とが同一の絶縁表面上に位置している場合、トランジスタ２０５とトランジスタ２０６とが同一の層２１０に含まれていると言える。

上記構成により、トランジスタ２０５とトランジスタ２０６とを共通の作製工程で作製することができる。

次いで、図２０（Ｂ）に、本発明の一態様に係る表示装置２００の別の構成について、断面の構造を一例として示す。図２０（Ｂ）に示す表示装置２００は、トランジスタ２０５とトランジスタ２０６とが異なる層に含まれている点において、図２０（Ａ）に示す表示装置２００と構成が異なる。

具体的に、図２０（Ｂ）に示す表示装置２００では、トランジスタ２０５が含まれる層２１０ａと、トランジスタ２０６が含まれる層２１０ｂとを有し、層２１０ａと層２１０ｂとは、液晶素子２０４と発光素子２０３の間の領域を有する。そして、図２０（Ｂ）に示す表示装置２００では、層２１０ａが層２１０ｂよりも発光素子２０３側に近い。なお、少なくとも、トランジスタ２０５が有する半導体層と、トランジスタ２０６が有する半導体層とが異なる絶縁表面上に位置している場合、トランジスタ２０５とトランジスタ２０６とが異なる層に含まれていると言える。

上記構成により、トランジスタ２０５と、トランジスタ２０５に電気的に接続される各種配線とを、トランジスタ２０６と、トランジスタ２０６に電気的に接続される各種配線とを、部分的に重ねることができるため、画素のサイズを小さく抑え、表示装置２００の高精細化を実現することができる。

次いで、図２１（Ａ）に、本発明の一態様に係る表示装置２００の別の構成について、断面の構造を一例として示す。図２１（Ａ）に示す表示装置２００は、トランジスタ２０５とトランジスタ２０６とが異なる層含まれている点において、図２０（Ａ）に示す表示装置２００と構成が異なる。そして、図２１（Ａ）に示す表示装置２００は、トランジスタ２０５が含まれる層２１０ａが、発光素子２０３よりも基板２０１側に近い点において、図２０（Ｂ）に示す表示装置２００と構成が異なる。

具体的に、図２１（Ａ）に示す表示装置２００では、トランジスタ２０５が含まれる層２１０ａと、トランジスタ２０６が含まれる層２１０ｂとを有する。そして、層２１０ａは、発光素子２０３と基板２０１との間の領域を有する。また、層２１０ｂは、液晶素子２０４と発光素子２０３の間の領域を有する。

上記構成により、トランジスタ２０５と、トランジスタ２０５に電気的に接続される各種配線とを、トランジスタ２０６と、トランジスタ２０６に電気的に接続される各種配線とを、図２０（Ｂ）の場合よりもより多く重ねることができるため、画素のサイズを小さく抑え、表示装置２００の高精細化を実現することができる。

次いで、図２１（Ｂ）に、本発明の一態様に係る表示装置２００の別の構成について、断面の構造を一例として示す。図２１（Ｂ）に示す表示装置２００は、トランジスタ２０５とトランジスタ２０６とが同一の層に含まれている点では、図２０（Ａ）に示す表示装置２００と構成は同じである。ただし、図２１（Ｂ）に示す表示装置２００は、トランジスタ２０５とトランジスタ２０６とが含まれている層が、発光素子２０３よりも基板２０１側に近い点において、図２０（Ａ）に示す表示装置２００と構成が異なる。

具体的に、図２１（Ｂ）に示す表示装置２００では、トランジスタ２０５とトランジスタ２０６とが含まれる層２１０を有する。そして、層２１０は、発光素子２０３と基板２０１との間の領域を有する。また、液晶素子２０４は、発光素子２０３よりも基板２０２側に近い。

上記構成により、トランジスタ２０５とトランジスタ２０６とを共通の作製工程で作製することができる。また、液晶素子２０４とトランジスタ２０６の電気的な接続を行う配線と、発光素子２０３とトランジスタ２０５の電気的な接続を行う配線とが、層２１０に対して同一の側に設ければよい。具体的には、液晶素子２０４とトランジスタ２０６の電気的な接続を行う配線を、トランジスタ２０６の半導体層上に形成でき、なおかつ、発光素子２０３とトランジスタ２０５の電気的な接続を行う配線を、トランジスタ２０５の半導体層上に形成することができる。よって、図２０（Ａ）に示す表示装置２００の場合に比べて作製工程を簡素化することができる。

なお、図２０及び図２１では、２つの液晶素子２０４に対して１つの発光素子２０３が対応している断面構造を例示しているが、本発明の一態様に係る表示装置は、１つの液晶素子２０４に対して１つの発光素子２０３が対応している断面構造を有していても良いし、１つの液晶素子２０４に対して複数の発光素子２０３が対応している断面構造を有していても良い。

また、図２０及び図２１では、液晶素子２０４が有する画素電極２０７が、可視光を反射する機能を有する場合を例示しているが、画素電極２０７は可視光を透過する機能を有していても良い。この場合、バックライトやフロントライトなどの光源を表示装置２００に設けても良いし、液晶素子２０４を用いて画像を表示する際に発光素子２０３を光源として用いても良い。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

（実施の形態７）
本実施の形態では、反射素子と発光素子とを用いた表示装置が有する、画素の構成例について説明する。なお、本実施の形態では、反射素子として液晶素子を用い、発光素子としてＥＬ材料を用いた発光素子を用いる場合を例に挙げて、本発明の一態様に係る画素３００の構成例について説明する。

図２２（Ａ）に示す画素３００は、画素３５０と画素３５１とを有する。そして、画素３５０は液晶素子３０１を有し、画素３５１は発光素子３０２を有する。

具体的に、画素３５０は、液晶素子３０１と、液晶素子３０１に印加する電圧を制御する機能を有するトランジスタ３０３と、容量素子３０４とを有する。そして、トランジスタ３０３は、ゲートが配線ＧＬに電気的に接続され、ソース又はドレインの一方が配線ＳＬに電気的に接続され、ソース又はドレインの他方が液晶素子３０１の画素電極に電気的に接続されている。また、液晶素子３０１の共通電極は、所定の電位が供給される配線または電極に電気的に接続されている。また、容量素子３０４は、一方の電極が、液晶素子３０１の画素電極に電気的に接続され、他方の電極が、所定の電位が供給される配線または電極に電気的に接続されている。

また、具体的に、画素３５１は、発光素子３０２と、発光素子３０２に供給する電流を制御する機能を有するトランジスタ３０５と、トランジスタ３０５のゲートへの電位の供給を制御する機能を有するトランジスタ３０６と、容量素子３０７とを有する。そして、トランジスタ３０６は、ゲートが配線ＧＥに電気的に接続され、ソース又はドレインの一方が配線ＤＬに電気的に接続され、ソース又はドレインの他方がトランジスタ３０５のゲートに電気的に接続されている。トランジスタ３０５は、ソース又はドレインの一方が配線ＡＬに電気的に接続され、ソース又はドレインの他方が発光素子３０２に電気的に接続されている。容量素子３０７は、一方の電極が配線ＡＬに電気的に接続され、他方の電極がトランジスタ３０５のゲートに電気的に接続されている。

図２２（Ａ）に示す画素３００では、液晶素子３０１に対応した画像信号を配線ＳＬに供給し、発光素子３０２に対応した画像信号を配線ＤＬに供給することで、液晶素子３０１によって表示される輝度と、発光素子３０２によって表示される輝度とを個別に制御することができる。

なお、図２２（Ａ）では、液晶素子３０１を有する画素３５０と、発光素子３０２を有する画素３５１とを一つずつ有する画素３００の構成例を示したが、画素３００が複数の画素３５０を有していても良いし、或いは画素３００が複数の画素３５１を有していても良い。

図２２（Ｂ）に、画素３００が一の画素３５０と、４つの画素３５１を有している場合の、画素３００の構成例を示す。

具体的に図２２（Ｂ）に示す画素３００は、液晶素子３０１を有する画素３５０と、発光素子３０２をそれぞれ有する画素３５１ａ乃至画素３５１ｄとを有する。

図２２（Ｂ）に示す画素３５０の構成については、図２２（Ａ）に示す画素３５０の構成を参照することができる。

また、図２２（Ｂ）に示す画素３５１ａ乃至画素３５１ｄは、図２２（Ａ）に示す画素３５１と同様に、発光素子３０２と、発光素子３０２に供給する電流を制御する機能を有するトランジスタ３０５と、トランジスタ３０５のゲートへの電位の供給を制御する機能を有するトランジスタ３０６と、容量素子３０７とをそれぞれ有する。そして、画素３５１ａ乃至画素３５１ｄがそれぞれ有する発光素子３０２から発せられる光が、異なる領域の波長を有することで、表示装置においてカラーの画像を表示することが可能になる。

また、図２２（Ｂ）に示す画素３５１ａ乃至画素３５１ｄでは、画素３５１ａの有するトランジスタ３０６のゲートと、画素３５１ｃの有するトランジスタ３０６のゲートとが、配線ＧＥｂに電気的に接続されている。また、画素３５１ｂの有するトランジスタ３０６のゲートと、画素３５１ｄの有するトランジスタ３０６のゲートとが、配線ＧＥａに電気的に接続されている。

また、図２２（Ｂ）に示す画素３５１ａ乃至画素３５１ｄでは、画素３５１ａの有するトランジスタ３０６のソース又はドレインの一方と、画素３５１ｂの有するトランジスタ３０６のソース又はドレインの一方とが、配線ＤＬａに電気的に接続されている。また、画素３５１ｃの有するトランジスタ３０６のソース又はドレインの一方と、画素３５１ｄの有するトランジスタ３０６のソース又はドレインの一方とが、配線ＤＬｂに電気的に接続されている。

また、図２２（Ｂ）に示す画素３５１ａ乃至画素３５１ｄでは、全てのトランジスタ３０５のソース又はドレインの一方が、配線ＡＬに電気的に接続されている。

上述したように、図２２（Ｂ）に示す画素３５１ａ乃至画素３５１ｄでは、画素３５１ａと画素３５１ｃが配線ＧＥｂを共有し、画素３５１ｂと画素３５１ｄが配線ＧＥａを共有しているが、画素３５１ａ乃至画素３５１ｄの全てが一の配線ＧＥを共有していても良い。この場合、画素３５１ａ乃至画素３５１ｄは、互いに異なる４つの配線ＤＬに電気的に接続されるようにすることが望ましい。

次いで、図２３（Ａ）に、図２２（Ａ）とは異なる画素３００の構成例を示す。図２３（Ａ）に示す画素３００は、画素３５１が有するトランジスタ３０５がバックゲートを有する点において、図２２（Ａ）に示す画素３００と構成が異なる。

具体的に、図２３（Ａ）に示す画素３００では、トランジスタ３０５のバックゲートがゲート（フロントゲート）に電気的に接続されている。図２３（Ａ）に示す画素３００は、上記構成を有することにより、トランジスタ３０５の閾値電圧がシフトするのを抑えることができ、トランジスタ３０５の信頼性を高めることができる。また、図２３（Ａ）に示す画素３００は、上記構成を有することにより、トランジスタ３０５のサイズを小さく抑えつつ、トランジスタ３０５のオン電流を高めることができる。

なお、本発明の一態様に係る表示装置では、画素３００が、図２３（Ａ）に示す画素３５０を複数有していても良いし、或いは図２３（Ａ）に示す画素３５１を複数有していても良い。具体的には、図２２（Ｂ）に示した画素３００と同様に、図２３（Ａ）に示す１つの画素３５０と、４つの画素３５１とを有していても良い。その場合、各種配線と４つの画素３５１との接続関係は、図２２（Ｂ）に示した画素３００を参照することができる。

次いで、図２３（Ｂ）に、図２２（Ａ）とは異なる画素３００の構成例を示す。図２３（Ｂ）に示す画素３００は、画素３５１が有するトランジスタ３０５がバックゲートを有する点において、図２２（Ａ）に示す画素３００と構成が異なる。そして、図２３（Ｂ）に示す画素３００では、トランジスタ３０５のバックゲートがゲートではなく発光素子３０２に電気的に接続されている点において、図２３（Ａ）に示す画素３００と構成が異なる。

図２３（Ｂ）に示す画素３００は、上記構成を有することにより、トランジスタ３０５の閾値電圧がシフトするのを抑えることができ、トランジスタ３０５の信頼性を高めることができる。

なお、本発明の一態様に係る表示装置では、画素３００が、図２３（Ｂ）に示す画素３５０を複数有していても良いし、或いは図２３（Ｂ）に示す画素３５１を複数有していても良い。具体的には、図２２（Ｂ）に示した画素３００と同様に、図２３（Ｂ）に示す１つの画素３５０と、４つの画素３５１とを有していても良い。その場合、各種配線と４つの画素３５１との接続関係は、図２２（Ｂ）に示した画素３００を参照することができる。

次いで、図２４に、図２２（Ａ）とは異なる画素３００の構成例を示す。図２４に示す画素３００は、画素３５０と画素３５１とを有し、画素３５１の構成が図２２（Ａ）とは異なる。

具体的に、図２４に示す画素３５１は、発光素子３０２と、発光素子３０２に供給する電流を制御する機能を有するトランジスタ３０５と、トランジスタ３０５のゲートへの電位の供給を制御する機能を有するトランジスタ３０６と、発光素子３０２の画素電極に所定の電位を供給する機能を有するトランジスタ３０８と、容量素子３０７とを有する。また、トランジスタ３０５と、トランジスタ３０６と、トランジスタ３０８とは、それぞれバックゲートを有する。

そして、トランジスタ３０６は、ゲート（フロントゲート）が配線ＭＬに電気的に接続され、バックゲートが配線ＧＥに電気的に接続され、ソース又はドレインの一方が配線ＤＬに電気的に接続され、ソース又はドレインの他方がトランジスタ３０５のゲート（フロントゲート）及びバックゲートに電気的に接続されている。トランジスタ３０５は、ソース又はドレインの一方が配線ＡＬに電気的に接続され、ソース又はドレインの他方が発光素子３０２に電気的に接続されている。

トランジスタ３０８は、ゲート（フロントゲート）が配線ＭＬに電気的に接続され、バックゲートが配線ＧＥに電気的に接続され、ソース又はドレインの一方が配線ＭＬに電気的に接続され、ソース又はドレインの他方が発光素子３０２に電気的に接続されている。容量素子３０７は、一方の電極が発光素子３０２に電気的に接続され、他方の電極がトランジスタ３０５のゲートに電気的に接続されている。

なお、図２４では、液晶素子３０１を有する画素３５０と、発光素子３０２を有する画素３５１とを一つずつ有する画素３００の構成例を示したが、画素３００が複数の画素３５０を有していても良いし、或いは画素３００が複数の画素３５１を有していても良い。

図２５に、画素３００が一の画素３５０と、４つの画素３５１を有している場合の、画素３００の構成例を示す。

具体的に図２５に示す画素３００は、液晶素子３０１を有する画素３５０と、発光素子３０２をそれぞれ有する画素３５１ａ乃至画素３５１ｄとを有する。

図２５に示す画素３５０の構成については、図２４に示す画素３５０の構成を参照することができる。

また、図２５に示す画素３５１ａ乃至画素３５１ｄは、図２４に示す画素３５１と同様に、発光素子３０２と、発光素子３０２に供給する電流を制御する機能を有するトランジスタ３０５と、トランジスタ３０５のゲートへの電位の供給を制御する機能を有するトランジスタ３０６と、発光素子３０２の画素電極に所定の電位を供給する機能を有するトランジスタ３０８と、容量素子３０７とをそれぞれ有する。そして、画素３５１ａ乃至画素３５１ｄがそれぞれ有する発光素子３０２から発せられる光が、異なる領域の波長を有することで、表示装置においてカラーの画像を表示することが可能になる。

また、図２５に示す画素３５１ａ乃至画素３５１ｄでは、画素３５１ａの有するトランジスタ３０６のゲートと、画素３５１ｂの有するトランジスタ３０６のゲートとが、配線ＭＬａに電気的に接続されている。また、画素３５１ｃの有するトランジスタ３０６のゲートと、画素３５１ｄの有するトランジスタ３０６のゲートとが、配線ＭＬｂに電気的に接続されている。

また、図２５に示す画素３５１ａ乃至画素３５１ｄでは、画素３５１ａの有するトランジスタ３０６のバックゲートと、画素３５１ｃの有するトランジスタ３０６のバックゲートとが、配線ＧＥｂに電気的に接続されている。また、画素３５１ｂの有するトランジスタ３０６のバックゲートと、画素３５１ｄの有するトランジスタ３０６のバックゲートとが、配線ＧＥａに電気的に接続されている。

また、図２５に示す画素３５１ａ乃至画素３５１ｄでは、画素３５１ａの有するトランジスタ３０６のソース又はドレインの一方と、画素３５１ｂの有するトランジスタ３０６のソース又はドレインの一方とが、配線ＤＬａに電気的に接続されている。また、画素３５１ｃの有するトランジスタ３０６のソース又はドレインの一方と、画素３５１ｄの有するトランジスタ３０６のソース又はドレインの一方とが、配線ＤＬｂに電気的に接続されている。

また、図２５に示す画素３５１ａ乃至画素３５１ｄでは、画素３５１ａの有するトランジスタ３０８のバックゲートと、画素３５１ｃの有するトランジスタ３０８のバックゲートとが、配線ＧＥｂに電気的に接続されている。また、画素３５１ｂの有するトランジスタ３０８のバックゲートと、画素３５１ｄの有するトランジスタ３０８のバックゲートとが、配線ＧＥａに電気的に接続されている。

また、図２５に示す画素３５１ａ乃至画素３５１ｄでは、画素３５１ａの有するトランジスタ３０８のゲート（フロントゲート）とソース又はドレインの一方とが配線ＭＬａに電気的に接続され、画素３５１ｂの有するトランジスタ３０８のゲート（フロントゲート）とソース又はドレインの一方とが、配線ＭＬａに電気的に接続されている。また、画素３５１ｃの有するトランジスタ３０８のゲート（フロントゲート）とソース又はドレインの一方とが配線ＭＬｂに電気的に接続され、画素３５１ｄの有するトランジスタ３０８のゲート（フロントゲート）とソース又はドレインの一方とが、配線ＭＬｂに電気的に接続されている。

また、図２５に示す画素３５１ａ乃至画素３５１ｄでは、全てのトランジスタ３０５のソース又はドレインの一方が、配線ＡＬに電気的に接続されている。

上述したように、図２５に示す画素３５１ａ乃至画素３５１ｄでは、画素３５１ａと画素３５１ｃが配線ＧＥｂを共有し、画素３５１ｂと画素３５１ｄが配線ＧＥａを共有しているが、画素３５１ａ乃至画素３５１ｄの全てが一の配線ＧＥを共有していても良い。この場合、画素３５１ａ乃至画素３５１ｄは、互いに異なる４つの配線ＤＬに電気的に接続されるようにすることが望ましい。

なお、画素３５０に、オフ電流が低いトランジスタを用いることで、表示画面を書き換える必要がない場合（すなわち静止画を表示する場合）、一時的に駆動回路を停止することができる（ＩＤＳ駆動）。ＩＤＳ駆動によって、表示装置２００の消費電力を低減することができる。

（実施の形態８）
本実施の形態では、図２１（Ａ）に示した表示装置２００を例に挙げて、反射素子と発光素子とを用いた表示装置２００の具体的な構成例について説明する。

図２６に、表示装置２００の断面構造の一例を示す。

図２６に示す表示装置２００は、基板１００と基板１０１の間に、表示部１０２と、表示部１０３とが積層された構成を有する。具体的に、図２６では、表示部１０２と表示部１０３とが接着層１０４により接着されている。

そして、図２６では、表示部１０２の画素が有する発光素子３０２、トランジスタ３０５、及び容量素子３０７と、表示部１０２の駆動回路が有するトランジスタ３０９とを図示している。また、図２６では、表示部１０３の画素が有する液晶素子３０１と、トランジスタ３０３と、容量素子３０４と、表示部１０３の駆動回路が有するトランジスタ３１０とを図示している。

トランジスタ３０５は、バックゲートとしての機能を有する導電層３１１と、導電層３１１上の絶縁層３１２と、絶縁層３１２上において導電層３１１と重なる半導体層３１３と、半導体層３１３上の絶縁層３１６と、絶縁層３１６上に位置し、ゲートとしての機能を有する導電層３１７と、導電層３１７上に位置する絶縁層３１８のさらに上に位置し、半導体層３１３と電気的に接続されている導電層３１４及び導電層３１５と、を有する。

また、導電層３１５は、導電層３１９と電気的に接続され、導電層３１９は導電層３２０に電気的に接続されている。導電層３１９は導電層３１７と同一の層に形成されており、導電層３２０は導電層３１１と同一の層に形成されている。

また、導電層３１１及び導電層３２０と同一の層に、トランジスタ３０６（図示せず）のバックゲートとしての機能を有する導電層３２１が位置している。導電層３２１上には絶縁層３１２が位置し、絶縁層３１２上には導電層３２１と重なる領域を有する半導体層３２２が位置する。半導体層３２２にはトランジスタ３０６（図示せず）のチャネル形成領域が含まれる。半導体層３２２上には絶縁層３１８が位置し、絶縁層３１８上には導電層３２３が位置する。導電層３２３は半導体層３２２に電気的に接続されており、導電層３２３はトランジスタ３０６（図示せず）のソースまたはドレインとしての機能を有する。

トランジスタ３０９は、トランジスタ３０５と同様の構成を有するので、詳細な説明は割愛する。

トランジスタ３０５、導電層３２３、トランジスタ３０９上には、絶縁層３２４が位置し、絶縁層３２４上には絶縁層３２５が位置する。絶縁層３２５上には導電層３２６及び導電層３２７が位置する。導電層３２６は導電層３１４と電気的に接続されており、導電層３２７は導電層３２３と電気的に接続されている。導電層３２６及び導電層３２７上には絶縁層３２８が位置し、絶縁層３２８上には導電層３２９が位置する。導電層３２９は導電層３２６に電気的に接続されており、発光素子３０２の画素電極としての機能を有する。

導電層３２７と絶縁層３２８と導電層３２９とが重なる領域が、容量素子３０７として機能する。

導電層３２９上には絶縁層３３０が位置し、絶縁層３３０上にはＥＬ層３３１が位置し、ＥＬ層３３１上には対向電極としての機能を有する導電層３３２が位置する。導電層３２９とＥＬ層３３１と導電層３３２とは、絶縁層３３０の開口部において電気的に接続されており、導電層３２９とＥＬ層３３１と導電層３３２とが電気的に接続された領域が発光素子３０２として機能する。発光素子３０２は、導電層３３２側から破線の矢印で示す方向に光を放射する、トップエミッション構造を有する。

導電層３２９と導電層３３２とは、一方が陽極として機能し、他方が陰極として機能する。導電層３２９と導電層３３２の間に、発光素子３０２の閾値電圧より高い電圧を印加すると、ＥＬ層３３１に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層３３１において再結合し、ＥＬ層３３１に含まれる発光物質が発光する。

なお、半導体層３１３、３２２に酸化物半導体を用いる場合、表示装置の信頼性を高めるには、絶縁層３１８は酸素を含む絶縁材料を用いることが望ましく、絶縁層３２４には水又は水素などの不純物が拡散しにくい材料を用いることが望ましい。

絶縁層３２５または絶縁層３３０として有機材料を用いる場合、絶縁層３２５または絶縁層３３０が表示装置の端部に露出していると、絶縁層３２５または絶縁層３３０を介して発光素子３０２等に表示装置の外部から水分等の不純物が侵入する恐れがある。不純物の侵入により、発光素子３０２が劣化すると、表示装置の劣化につながる。そのため、図２６に示すように、絶縁層３２５及び絶縁層３３０が、表示装置の端部に位置しないことが好ましい。

発光素子３０２は、接着層３３３を介して着色層３３４と重なる。スペーサ３３５は、接着層３３３を介して遮光層３３６と重なる。図２６では、導電層３３２と遮光層３３６との間に隙間がある場合を示しているが、これらが接していてもよい。

着色層３３４は特定の波長帯域の光を透過する有色層である。例えば、赤色、緑色、青色、又は黄色の波長帯域の光を透過するカラーフィルタなどを用いることができる。

なお、本発明の一態様は、カラーフィルタ方式に限られず、塗り分け方式、色変換方式、又は量子ドット方式等を適用してもよい。

表示部１０３において、トランジスタ３０３は、バックゲートとしての機能を有する導電層３４０と、導電層３４０上の絶縁層３４１と、絶縁層３４１上において導電層３４０と重なる半導体層３４２と、半導体層３４２上の絶縁層３４３と、絶縁層３４３上に位置し、ゲートとしての機能を有する導電層３４４と、導電層３４４上に位置する絶縁層３４５のさらに上に位置し、半導体層３４２と電気的に接続されている導電層３４６及び導電層３４７と、を有する。

また、導電層３４０と同一の層に導電層３４８が位置する。導電層３４８上には絶縁層３４１が位置し、絶縁層３４１上には導電層３４８と重なる領域に導電層３４７が位置する。導電層３４７と絶縁層３４１と導電層３４８とが重なる領域が、容量素子３０４として機能する。

トランジスタ３１０は、トランジスタ３０３と同様の構成を有するので、詳細な説明は割愛する。

トランジスタ３０３、容量素子３０４、トランジスタ３１０上には、絶縁層３６０が位置し、絶縁層３６０上には導電層３４９が位置する。導電層３４９は導電層３４７と電気的に接続されており、液晶素子３０１の画素電極としての機能を有する。導電層３４９上には配向膜３６４が位置する。

基板１０１には、共通電極としての機能を有する導電層３６１が位置する。具体的に、図２６では、基板１０１上に接着層３６２を介して絶縁層３６３が接着されており、絶縁層３６３上に導電層３６１が位置する。そして、導電層３６１上には配向膜３６５が位置し、配向膜３６４と配向膜３６５の間には液晶層３６６が位置する。

図２６では、導電層３４９が可視光を反射する機能を有し、導電層３６１が可視光を透過する機能を有することで、破線の矢印で示すように基板１０１側から入射した光を、導電層３４９において反射させ、再度基板１０１側から放射させることができる。

可視光を透過する導電性材料としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。具体的には、酸化インジウム、インジウム錫酸化物（ＩＴＯ：ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）、インジウム亜鉛酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化シリコンを含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛、ガリウムを含む酸化亜鉛などが挙げられる。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる。

可視光を反射する導電性材料としては、例えば、アルミニウム、銀、またはこれらの金属材料を含む合金等が挙げられる。そのほか、金、白金、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、もしくはパラジウム等の金属材料、またはこれら金属材料を含む合金を用いることができる。また、上記金属材料または合金に、ランタン、ネオジム、またはゲルマニウム等が添加されていてもよい。アルミニウムとチタンの合金、アルミニウムとニッケルの合金、アルミニウムとネオジムの合金、アルミニウム、ニッケル、及びランタンの合金（Ａｌ－Ｎｉ－Ｌａ）等のアルミニウムを含む合金（アルミニウム合金）、銀と銅の合金、銀とパラジウムと銅の合金（Ａｇ－Ｐｄ－Ｃｕ、ＡＰＣとも記す）、銀とマグネシウムの合金等の銀を含む合金を用いてもよい。

なお、図２６では、バックゲートを有するトップゲート型のトランジスタを用いた表示装置の構成について説明したが、本発明の一態様に係る表示装置はバックゲートを有さないトランジスタを用いていても良いし、バックゲート型のトランジスタを用いていても良い。

トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、又は一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。

また、トランジスタに用いる半導体材料としては、酸化物半導体を用いることができる。代表的には、インジウムを含む酸化物半導体などを適用できる。特に、トランジスタに用いる酸化物半導体は、実施の形態１４で説明するＣＡＣ－ＯＳを用いるのが好ましい。

特にシリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減できるため好ましい。

半導体層は、例えば少なくともインジウム、亜鉛及びＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ－Ｍ－Ｚｎ系酸化物で表記される膜を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。

スタビライザーとしては、上記Ｍで記載の金属を含め、例えば、ガリウム、スズ、ハフニウム、アルミニウム、またはジルコニウム等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、ルテチウム等がある。

半導体層を構成する酸化物半導体として、例えば、Ｉｎ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｌａ－Ｚｎ系酸化物、Ｉｎ－Ｃｅ－Ｚｎ系酸化物、Ｉｎ－Ｐｒ－Ｚｎ系酸化物、Ｉｎ－Ｎｄ－Ｚｎ系酸化物、Ｉｎ－Ｓｍ－Ｚｎ系酸化物、Ｉｎ－Ｅｕ－Ｚｎ系酸化物、Ｉｎ－Ｇｄ－Ｚｎ系酸化物、Ｉｎ－Ｔｂ－Ｚｎ系酸化物、Ｉｎ－Ｄｙ－Ｚｎ系酸化物、Ｉｎ－Ｈｏ－Ｚｎ系酸化物、Ｉｎ－Ｅｒ－Ｚｎ系酸化物、Ｉｎ－Ｔｍ－Ｚｎ系酸化物、Ｉｎ－Ｙｂ－Ｚｎ系酸化物、Ｉｎ－Ｌｕ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ系酸化物を用いることができる。

なお、ここで、Ｉｎ－Ｇａ－Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

なお、本実施の形態では、反射素子として液晶素子を用いた表示装置の構成を例示したが、反射素子として、液晶素子のほかに、シャッター方式のＭＥＭＳ（ＭｉｃｒｏＥｌｅｃｔｒｏＭｅｃｈａｎｉｃａｌＳｙｓｔｅｍ）素子、光干渉方式のＭＥＭＳ素子、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体（登録商標）方式等を適用した表示素子などを用いることができる。

また、発光素子として、例えばＯＬＥＤ（ＯｒｇａｎｉｃＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）、ＬＥＤ（ＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ－ｄｏｔＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）などの自発光性の発光素子を用いることができる。

液晶素子としては、例えば垂直配向（ＶＡ：ＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モードが適用された液晶素子を用いることができる。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ－ＤｏｍａｉｎＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（ＰａｔｔｅｒｎｅｄＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（ＡｄｖａｎｃｅｄＳｕｐｅｒＶｉｅｗ）モードなどを用いることができる。

また、液晶素子には、様々なモードが適用された液晶素子を用いることができる。例えばＶＡモードのほかに、ＴＮ（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（ＦｒｉｎｇｅＦｉｅｌｄＳｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（ＡｘｉａｌｌｙＳｙｍｍｅｔｒｉｃａｌｉｇｎｅｄＭｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（ＯｐｔｉｃａｌｌｙＣｏｍｐｅｎｓａｔｅｄＢｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（ＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑｕｉｄＣｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑｕｉｄＣｒｙｓｔａｌ）モード等が適用された液晶素子を用いることができる。

なお、液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：ＰｏｌｙｍｅｒＤｉｓｐｅｒｓｅｄＬｉｑｕｉｄＣｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。

また、液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。

また、液晶の配向を制御するため、配向膜を設けることができる。なお、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。

（実施の形態９）
次いで、図２７（Ａ）に、本発明の一態様に係る表示装置２００の、外観の一例を示す。図２７（Ａ）に示す表示装置２００は、基板５００上に画素部５０１と、反射素子を有する画素用の走査線駆動回路５０２と、発光素子を有する画素用の走査線駆動回路５０３と、を有する。また、ＩＣ５０４は反射素子を有する画素用の信号線駆動回路を有し、配線５０６を介して画素部５０１に電気的に接続されている。また、ＩＣ５０５は発光素子を有する画素用の信号線駆動回路を有し、配線５０７を介して画素部５０１に電気的に接続されている。

また、ＦＰＣ５０８はＩＣ５０４に電気的に接続されており、ＦＰＣ５０９はＩＣ５０５に電気的に接続されている。ＦＰＣ５１０は配線５１１を介して走査線駆動回路５０２に電気的に接続されている。また、ＦＰＣ５１０は配線５１２を介して走査線駆動回路５０３に電気的に接続されている。

次いで、反射素子として液晶素子を用い、発光素子として有機ＥＬなどの発光素子を用いる場合を例に挙げて、画素部５０１が有する画素５１３における、液晶素子の表示領域のレイアウトと、発光素子の表示領域のレイアウトとを、図２７（Ｂ）に示す。

具体的に図２７（Ｂ）では、画素５１３が、液晶素子の表示領域５１４と、黄色に対応する発光素子の表示領域５１５と、緑色に対応する発光素子の表示領域５１６と、赤色に対応する発光素子の表示領域５１７と、青色に対応する発光素子の表示領域５１８とを有する。

なお、緑色、青色、赤色、黄色にそれぞれ対応する発光素子を用いて色再現性の良い黒を表示する際、発光素子の面積あたりに流れる電流量は、黄色に対応する発光素子が最も小さいことが求められる。図２７（Ｂ）では、緑色に対応する発光素子の表示領域５１６と、赤色に対応する発光素子の表示領域５１７と、青色に対応する発光素子の表示領域５１８とが、ほぼ同等の面積を有し、それらに対して黄色に対応する発光素子の表示領域５１５の面積はやや小さいため、色再現性の良い黒を表示することが可能である。

（実施の形態１０）
本実施の形態では、表示装置に入射する光の角度を検知するための、光センサの構成例について説明する。

上記光センサは、表示装置を構成する基板上に形成することもできるし、表示装置と別に用意した基板上に形成されていても良い。図２８に、光センサの断面構造を一例として示す。

図２８に示す光センサ６００は、同一の平面上において一の方向に並べられた、複数のフォトダイオードＰＤを有する。なお、図２８では、複数のフォトダイオードＰＤとしてフォトダイオードＰＤ１乃至ＰＤ１１が一方向に並んでいる構成を例示している。

そして、フォトダイオードＰＤ１乃至ＰＤ１１上には、開口部を有する遮光膜６０１が位置し、遮光膜６０１上には開口部を有する遮光膜６０２が位置する。遮光膜６０２の開口部の間隔は、遮光膜６０１の開口部の間隔よりも長くなっており、このような開口部を有する遮光膜６０１と遮光膜６０２とを重ねることで、フォトダイオードＰＤ１乃至ＰＤ１１のそれぞれにおける光の入射角α１乃至α１１の値を制御することができる。

なお、本実施の形態では、遮光膜６０１と遮光膜６０２とを積層する場合を例示しているが、より多くの遮光膜を遮光膜６０１及び遮光膜６０２上に設けても良い。多くの遮光膜を遮光膜６０１及び遮光膜６０２上に設けることで、各フォトダイオードＰＤが感知できる光の入射角の範囲を狭めることができ、光センサ６００が感知できる光の入射角の精度を高めることができる。

また、図２８では、一の方向に並べられた複数のフォトダイオードＰＤと、それに対応する開口部を有する遮光膜６０１及び遮光膜６０２とを有する光センサ６００の構成例を示している。本発明の一態様では上記構成の他に、例えば、第１の方向に並べられた複数の第１のフォトダイオードＰＤと、第２の方向に並べられた複数の第２のフォトダイオードＰＤと、第１のフォトダイオードＰＤに対応する開口部及び第２のフォトダイオードＰＤに対応する開口部を有する遮光膜６０１及び遮光膜６０２とを有していても良い。

（実施の形態１１）
本実施の形態では、ニューラルネットワークの構成の一例を説明する。特に、学習を行う機能（学習機能又は学習手段ともいう）を、装置に対してどのように搭載するかについて述べる。

図２９（Ａ）は、学習機能を画像処理部８００に搭載した例である。具体的には、画像処理部８００内に、ハードウェアＨＡＲＤとして積和演算回路（図２における積和演算回路１６５ａ、図７等）と図６に示す回路とを搭載することで実現できる。なお、画像処理部８００の構成は、図２の画像処理部１６０の構成を適宜採用することができる。また、積和演算回路内に、図６に示す回路を設けても良い。

＜図２９（Ａ）における学習の方法＞
学習を行う際は、画像処理部８００に、学習データＤ１（例えば、外光強度などに対応したデータ）及び教師データＤ２（例えば、利用者が選んだ色彩、輝度などに対応したデータ）が入力される。学習データ及び教師データを、それぞれを学習信号及び教師信号ともいう。

具体的な学習の方法は、実施の形態３等で説明したとおり、ニューラルネットワークによる計算（積和演算）を行い、出力と教師データＤ２との誤差が小さくなるよう重み係数を変更すればよい。重み係数の変更方法には、誤差逆伝播方式などの方法が利用できる。学習終了時、得られた重み係数は画像処理部８００の積和演算回路１６５ａに保存される。

＜図２９（Ａ）における画像処理の方法＞
学習終了後に画像処理（画像補正）を行う際、すなわち通常動作時には、新たに取得した入力データＤ３（例えば、外光強度などに対応するデータ）が画像処理部８００に入力され、当該入力データＤ３及び重み係数を用いてニューラルネットワークによる計算を行い、画像処理に適したパラメータを取得する。計算は、図３、４を用いて説明したとおり、積和演算回路（図７）と図６（Ａ）に示す回路とを用いて行う。

ここで、学習終了後にニューラルネットワークによる計算で得られたパラメータは、利用者の好みの色彩、輝度などに対応したデータに近い値となることが期待される。すなわち、当該パラメータに基づいて画像処理を行うことで、利用者の嗜好に合わせた表示画像を生成することができる。

図２９（Ａ）の構成を採用することで、画像処理部８００内に、学習機能を実現する回路をハードウェアＨＡＲＤとして設けることが可能である。その結果、学習を行う手段（ハードウェア又はソフトウェア）を別途設ける必要がなくなるため、ニューラルネットワークの簡略化又は高速化を実現することができる。

図２９（Ｂ）は、学習機能をホスト８０１に搭載した例である。この例では、ホスト８０１内に、学習機能をソフトウェアＳＯＦＴとして搭載する。そして、画像処理部８００内に、画像処理に適したパラメータを取得する機能を、ハードウェアＨＡＲＤとして搭載する。なお、ホスト８０１の構成は、図２のホスト１４０の構成を適宜採用することができる。

＜図２９（Ｂ）におけるホストの構成＞
ホスト８０１内には、ソフトウェアＳＯＦＴとして学習を行うためのプログラム（学習プログラムともいう）が格納されている。

学習を行うためのプログラムは、実施の形態３等で説明したニューラルネットワークによる計算を実現できるように構成されていることが好ましい。具体的には、ニューロンにおける入出力を行うための演算処理（図３、４）と、重み係数の変更を行うための演算処理（図５）とが、プログラムされていればよい。

ここで、ニューロンにおける入出力を行うための演算処理は、図３、４に関する複数の式の演算を行うことで実現できる。詳細には、積和演算回路（図７）と図６（Ａ）に示す回路とを用いて演算を行うことができる。そのため、プログラムとしては、当該複数の式及びこれらの回路に関する演算処理を実現できるように構成されていればよい。

また、重み係数の変更を行うための演算処理は、図５に関する複数の式の演算を行うことで実現できる。詳細には、積和演算回路（図７）と図６（Ｂ）乃至（Ｄ）に示す回路とを用いて演算を行うことができる。そのため、プログラムとしては、当該複数の式及びこれらの回路に関する演算処理を実現できるように構成されていればよい。

＜図２９（Ｂ）における画像処理部の構成＞
一方、画像処理部８００内には、ハードウェアＨＡＲＤとして、画像処理に適したパラメータを取得するための回路が設けられている。具体的には、積和演算回路１６５ａと図６（Ａ）に示す回路とが設けられている。画像処理部８００内に学習機能を搭載しない点が、図２９（Ａ）の構成と異なる。

なお、ハードウェアＨＡＲＤとソフトウェアＳＯＦＴとにおいて、ニューラルネットワークの計算結果が対応していることが好ましい。具体的には、両者において、同一の入力に対して同一の出力が得られるように構成されているか、あるいは、要求される誤差の範囲内の出力が得られるように構成されていればよい。より具体的には、ハードウェアＨＡＲＤに与える入力（電圧）がソフトウェアＳＯＦＴに与える入力（デジタルデータ）に対応し、ハードウェアＨＡＲＤの出力（電圧もしくは電流）がソフトウェアＳＯＦＴの出力（デジタルデータ）に対応していればよい。

＜図２９（Ｂ）における学習の方法＞
学習を行う際は、図２９（Ａ）の構成とは異なり、ホスト８０１に、学習データＤ１（例えば、外光強度などに対応するデータ）及び教師データＤ２（例えば、利用者の選んだ色彩、輝度などに対応するデータ）が入力される。

具体的な学習の方法は、ソフトウェアＳＯＦＴにおける学習プログラムによって、実施の形態３等で示したニューラルネットワークによる計算（積和演算）を行い、重み係数の変更を行う。重み係数の変更方法には、誤差逆伝播方式などの方法が利用できる。学習終了時、得られた重み係数は、ホスト８０１から出力され、画像処理部８００の積和演算回路１６５ａに保存される。学習をソフトウェアＳＯＦＴによって行う点が、図２９（Ａ）の構成と異なる。

＜図２９（Ｂ）における画像処理の方法＞
学習終了後の画像処理（通常動作）は、図２９（Ａ）の構成と同様に行うことができる。すなわち、画像処理部８００内のハードウェアＨＡＲＤ（積和演算回路１６５ａと、図６（Ａ）に示す回路）を用いて、新たに取得した入力データＤ３と重み係数によるニューラルネットワーク計算を行い、画像処理に適したパラメータを取得する。このように、ソフトウェアＳＯＦＴではなく、画像処理部８００においてハードウェアＨＡＲＤを用いて行うため、効率良く演算が行える。

このように、図２９（Ｂ）の構成では、通常動作時に必要のない学習機能を、ハードウェアＨＡＲＤから切り離し、プログラムとしてソフトウェアＳＯＦＴに搭載することで、通常動作時に効率的な演算が実行できる。

図２９（Ｂ）の構成を採用することで、画像処理を行う機能をハードウェアＨＡＲＤに搭載し、学習機能をソフトウェアＳＯＦＴに搭載するというように、両者において搭載する機能を切り分けることができる。その結果、ニューラルネットワークの効率化、又は、画像処理部８００の低消費電力化を実現することができる。

なお、学習機能は、ホスト８０１に搭載しなくてもよい。例えば、学習機能を、図２に示す他の回路に搭載しても良く、また、図２に示さない回路に搭載してもよい。また、学習機能は、ハードウェアに搭載しても良く、ソフトウェアとハードウェアの両方に搭載しても良い。

また、本実施の形態の構成は、画像処理に関するものに限定されず、幅広い分野に応用することが可能である。

例えば、空調における温度や風量の調整、照明における明るさや色合いの調整、椅子や机等の家具における高さや角度の調整、など様々な装置の調整を行う際に、本発明の一態様に係る学習機能を適用すること、又は、本実施の形態の構成を適用することができる。

（実施の形態１２）
本発明の一態様に係る表示装置は、上述したものに限られず、様々な電子機器に搭載することが可能である。表示装置を建造物又は移動体（車、飛行機等）に搭載する場合には、センサを設ける筐体として建造物又は移動体を適用してもよい。

本実施の形態では、本発明の一態様に係る表示装置を用いた電子機器の一例として、演算回路に入力される学習データを、表示装置の筐体に配置された複数の光センサによって取得する電子機器について、図３０乃至図３６を参照して説明する。なお、本発明の一態様の表示装置は、各種電子機器に搭載することが可能である。また、電子機器の応用例として、本発明の一態様の表示装置を建造物や移動体等に搭載することも可能である。

本発明の一態様に係る表示装置を、移動体に適用する場合、移動体は屋外等を移動することが多いため、屋内に比べて周辺の環境の変化が大きい。一方、使用者が認識すべき情報を表示する表示部が、周辺の環境の変化によって認識しにくくなってしまうと、安全性に大きな問題が生じてしまう。よって、周辺環境が変化しても、使用者の視認しやすい表示を行うことは非常に重要である。特に、今後増加すると予想されるカメラモニタリングシステム（サイドミラーやルームミラーの代わりにカメラとモニターを用いる）を採用したいわゆるミラーレスカーでは、モニターの視認性は非常に重要になる。

本発明の一態様に係る表示装置を移動体に適用することにより、表示品質が高い表示装置を有する移動体を実現することができる。また、周辺環境が変化しても使用者が認識しやすい表示部を有する移動体を実現することができる。また、屋外は、突発的な環境の変化が発生する頻度も高い。一時的な変化が発生するたびに、表示装置の表示設定を変化させてしまうと、かえって利用者が視認しにくい場合もある。本発明の一態様に係る表示装置は、上述したニューラルネットワークを用いて、環境の変化を学習することにより、突発的な変化の影響を軽減し、利用者が視認しやすい表示を行うことができる。例えば、外光の変化を、光の方向、波長、経時変化等を含めて学習することにより、突発的に生じる光に対して表示設定の過度な変更を行うことがなくなり、突発的に生じる光の影響を軽減することができる。

図３０乃至図３４、図３６では、電子機器の応用例として、本発明の一態様に係る表示装置を自動車に搭載した例について図示している。

図３０には、車体１０００を上方からみた図を示す。車体１０００は、光センサを有する。光センサは、光の波長、光の強度、波長毎の光強度等の情報を取得する機能を有し、該情報は、学習データとして本発明の一態様に係る演算回路へと入力される。光センサとしては、例えばフォトトランジスタ、フォトセンサ、イメージセンサ等を用いることができる。例えば、図２８に示す光センサを適用することができる。図２８に示す光センサは、光の入射角度、照度等を検出することができる。

例えば図３０（Ａ）に示すように、光センサ１００４Ｌおよび光センサ１００４Ｒをフロントバンパーに設けることができる。また、例えば図３０（Ｂ）に示すようにサイドミラーに設けることができる。また、いわゆるミラーレスカーなどのサイドミラーを設けない車体の場合、サイドミラー用のカメラが設けられている箇所に設けることもできる。また、例えば図３０（Ｃ）に示すようにルーフに設けることができる。

光センサ１００４Ｌ及び光センサ１００４Ｒは、例えば外光を検出する機能を有するので、車体１０００の外側に設けることが好ましいが、光センサ１００４Ｌ及び光センサ１００４Ｒの代替として、一つ又は複数の光センサを車体１０００の内側に設けてもよい。光センサを車体１０００の内側に設ける場合、光センサを窓部１００２等に設けることができる。なお、光センサを窓部１００２に設ける場合、光センサの検出精度が低下しないように、光センサの正面およびその近傍の領域の窓部１００２は十分な光の透過率を有することが好ましい。

また、例えば、光センサ１００４Ｌ及び光センサ１００４Ｒをフロントバンパーに設け、他の光センサを窓部１００２に設けることができる。また、例えば光センサ１００４Ｌ及び光センサ１００４Ｒをルーフに設け、他の光センサをフロントバンパーに設けることができる。

光センサは複数設けることが好ましい。光センサを複数設けることにより、光源の位置や入射方向等を正確に検出することができるなど、検出精度を向上させることができる。また、光センサを複数設ける場合、対称的な場所に設けることにより、光センサが検出できる領域を大きくすることができ、安全性をより向上させることができる。

なお、光センサの配置箇所、配置個数、又は形状は、図３０に限定されない。外光環境を精度よく測定するためには光センサを車体１０００の二以上の面に配置することが好ましく、配置される面が多いほどより多くの外光環境の情報を取得することができる。また、車体１０００のうち、側面等の、面積が大きい面においては一つの面に複数の光センサを配置することが好ましい。一方、光センサの配置個数を少なく抑えることで、センサ用の電源配線や信号配線等の部品を少なくすることができ、車体を軽量化やコスト削減をすることが可能となる。

また、光センサ１００４Ｌ及び光センサ１００４Ｒとして、互いに異なる波長の光強度を検出可能な複数種類の光センサを設けることが好ましい。自動車を太陽光の存在下で使用する場合、光源である太陽は、朝方、昼間、夕方で各々特有の異なる光のスペクトルを有する。また、自動車を屋内やトンネル内等の太陽光の存在しない屋外で使用する場合、光源となる街灯、車のヘッドライト等の呈する光は、太陽光のスペクトルとは異なる波長を有する。そこで、光センサ１００４Ｌ及び光センサ１００４Ｒとして、互いに異なる波長の光を検出可能な複数種類の光センサを設けることで、より詳細に光源の情報を取得することができる。得られた光源の情報を学習データとして上述したニューラルネットワークを用いて環境の経時変化を含めて学習することにより、突発的な変化の影響を軽減し、利用者が視認しやすい表示を行うことができる。

本実施の形態の車体１０００は、車体１０００の二以上の面に配置された光センサを有することで、車体の外光環境を精度よく測定することができる。車体の使用者は、使用時に表示面のみならず、表示部の周囲も同時に視界に入る。そのため、車体の周囲の外光環境を精度よく測定することにより、使用者の視認性の向上および表示品質の向上を実現することができる。また、車体の周囲の外光環境を精度よく測定することにより、使用者にとって最適な表示を行うことができるため、不必要な高い輝度の表示等を行うことがなくなり、消費電力の低減を実現できる。

このようにセンサ等によって得られた情報等を学習データとして、補正された表示を行う表示部について説明する。

例えば図３１は、自動車の室内におけるフロントガラス周辺を表す図である。図３１では、ダッシュボードに取り付けられた表示部１０５１Ａ、表示部１０５１Ｂ、表示部１０５１Ｃの他、ピラーに取り付けられた表示部１０５１Ｄを図示している。

表示部１０５１Ａ乃至表示部１０５１Ｃは、ナビゲーション情報、スピードメーターやタコメーター、走行距離、給油量、ギア状態、エアコンの設定など、その他様々な情報を含む表示画像を提供することができる。これらの表示画像は、上述したようにセンサ等によって得られた情報に基づき補正されたものであるので、外光等の周辺環境の影響によらず、自動車のデザイン性を高める自由な配置が可能であり、かつ、利用者が視認しやすい表示画像となっている。また、表示部に表示される表示項目やレイアウトなどは、使用者の好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示部１０５１Ａ乃至表示部１０５１Ｃは、照明装置として用いることも可能である。

表示部１０５１Ｄには、車体に設けられたカメラ等からの映像を映し出すことによって、ピラーで遮られた視界（死角）を補完することができる。すなわち、自動車の外側に設けられたカメラ等の撮像画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を表示することによって、より自然に違和感なく安全確認を行うことができる。表示部１０５１Ｄは、照明装置として用いることも可能である。

また図３２は、運転席と助手席にベンチシートを採用した自動車の室内を示している。図３２では、ドア部に設けられた表示部１０５２Ａ、ハンドルに設けられた表示部１０５２Ｂ、ベンチシートの座面の中央部に設けられた表示部１０５２Ｃを図示している。

表示部１０５２Ａに、例えば、車体に設けられたカメラの撮像画像を表示することによって、ドアで遮られた視界を補完することができる。

表示部１０５２Ｂおよび表示部１０５２Ｃは、ナビゲーション情報、スピードメーターやタコメーター等のメーター、走行距離、給油量、ギア状態、エアコンの設定など、その他様々な情報を含む表示画像を提供することができる。これらの表示画像は、上述したようにセンサ等によって得られた情報に基づき補正されたものであるので、外光等の周辺環境の影響によらず、利用者が視認しやすい表示画像となっている。また、表示部に表示される表示項目やレイアウトなどは、使用者の好みに合わせて適宜変更することができる。表示部１０５２Ｂおよび表示部１０５２Ｃは、照明装置として用いることも可能である。

図３３、図３４に示すように自動車の室内のあらゆる場所に表示部を配置し、表示部を照明装置として用いる場合、車外への緊急信号を伝える手段とすることも有効である。例えば、使用者（運転者）の健康状態をセンサ等で検出した場合、表示部の輝度を最大として点滅させることも可能である。

上述した表示部は、図３３に図示するように窓部１０６１以外の車体の内部の表面に表示部１０６０を設ける構成とすることも可能である。当該構成とすることで、窓部１０６１以外の自動車の外側の画像を表示できるため、死角を補い、安全性を高めることができる。

図３３のように、窓部１０６１以外の車体の内部の表面に表示部を設ける構成とする場合、表示部の位置に応じて、図３４（Ａ）に図示するように車体の外側に複数のカメラ１０７１Ｌ、カメラ１０７２Ｌ、カメラ１０７３Ｌ、カメラ１０７１Ｒ、カメラ１０７２Ｒ、カメラ１０７３Ｒを設けることが好ましい。なおカメラは２以上並べて取り付けることで、対象物との距離に関する情報も得られるため好ましい。また、これらのカメラを設けることにより、上述した光センサの役割を兼ねることができ、部品数を削減することが可能となる。

図３３および図３４（Ａ）の構成とすることで、図３４（Ｂ）に図示するように窓部１０６１以外の自動車の外側の画像を表示できる。そのため、ユーザの死角を補い、安全性を高められた移動体とすることができる。

また窓部１０６１以外の車体の内部の表面に表示部１０６０を設ける構成では、色々な場所に表示部を配置することで、メーターなどの表示位置を変更可能とすることができる。この場合、表示位置を自由に切り替えることができるため、外光等の周辺の環境に応じて、利用者が見えやすいように表示位置を変更することができる。また、利用者の好みや体格等によって最適な位置に表示位置を変更することができる。

また、表示装置に配置された光センサと、車体に配置された光センサとの両方からの情報に応じて学習することで、より効果的に画像補正を行うことができる。その具体例を説明する。

表示装置に配置する光センサは、配置できる数に制限がある場合がある。そのため、表示部付近の外光の強度を効果的に検出できる反面、外光の入射方向を識別するのが困難な可能性がある。例えば、他の車のライトや街灯など突発的に生じる光についても、入射方向が識別できない場合、表示設定の変更の要否を安定して判定できない可能性がある。そして、突発的に生じる光に対して過度に表示設定の変更を行った場合、かえって利用者が視認しにくくなるおそれがあることは、上述のとおりである。

そこで、車体に配置された光センサを用いることでこの問題を解決することができる。

例えば、車体の左右に配置された光センサを用い、左側を走る他の車のヘッドライトの光を検出する例を考えると、左側の光センサの方が右側の光センサより強い光を検出することになる。また、街灯の光が右側から照射される例を考えると、右側の光センサの方が左側の光センサより強い光を検出することになる。

このように、車体に配置された光センサは、表示装置に配置された光センサより、他の車のヘッドライトや街灯などの突発的に生じる光を精度よく検出することができる。

そして、表示装置及び車体に配置されたセンサからの情報に基づいて学習する際、車体に配置されたセンサが突発的に生じた光を検出した場合には画像補正を行わないというように学習させ、その結果を重み係数として保存することができる。

このように、表示装置に配置された光センサと、車体に配置された光センサとの両方からの情報に応じて学習を行うことで、表示装置に配置された光センサのみでは困難である高度な学習を行うことができる。

また、車体に配置された光センサと、表示装置に配置された光センサとにおいて異なる波長の光を検出できるように複数種類の光センサを設けてもよい。例えば、表示装置に配置された光センサで太陽光などの外光を検出し、車体に配置された光センサで突発的に生じる光を検出することも可能である。複数種類のセンサを用いることで、車体に配置された光センサからの情報を相補的に利用して学習することができる。

また、上記では、光センサについて説明したが、他のセンサ（力、変位、位置、速度、加速度、角速度、回転数、距離、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線などを測定する機能を含むもの）を有する構成であってもよい。例えば、外光は時間によって、波長や強度、入射角度などが大きく変化するので、光センサと時間センサとを組み合わせることにより、使用者にとってより適した表示を行うことができる。

また、専用のセンサを設置するだけでなく、車体における他のセンサ、カメラ、レーダ等を用いて、外光等の周辺環境を検出することも可能である。例えば、前方監視カメラ・レーダ、後方監視カメラ・レーダ、側方監視カメラ・レーダ、ドライバー監視カメラ、車両位置センサ、前方車間距離・障害物センサ、後方車間距離・障害物センサ、側方車間距離・障害物センサ、ドライブレコーダー等を用いることができる。特に、カメラを用いることでより多くの情報を得ることができ、好ましい。また、センサの機能をカメラが担うなど、機能を兼ねることにより、部品数を削減することができ、コスト削減が可能である。また、車体の軽量化を実現することができ、移動または輸送にかかるエネルギーやコストを削減することができる。例えば、カメラモニタリングシステムを採用したいわゆるミラーレスカーの場合、カメラを光センサとして用い、表示部に本発明の一態様に係る表示装置を用いることは、部品の増加を最小限に抑えることができ、好適である。

また、センサ、カメラ、レーダ、表示装置等の車体内の通信環境は、種々の通信規格を適用することができる。例えば、Ｅｔｈｅｒｎａｔ、ＣＡＮ、ＬＩＮ、ＭＯＳＴ、ＦｌｅｘＲａｙ等が挙げられる。特に、Ｅｔｈｅｒｎａｔは、高速通信を実現することができるため好適である。図３６は、車体における通信環境を示すブロック図である。図３６に示すように、カメラ１０３３Ｒ、カメラ１０３３Ｌ、光センサ１０３４、光センサ１０３５から得られた情報を演算回路１０３２へ出力し、演算回路１０３２から得られた情報を表示部１０３１に表示することが可能である。なお、センサ、回路、表示部等の配置箇所、配置個数、又は形状は、図３６に示す車体に限定されない。

また、車体における表示部の位置も種々の位置に設けることができる。車外であってもよいし、車内であってもよい。車外に設ける場合、車内に設ける場合よりも外光等の周辺環境の影響が大きいため、上述した表示装置を適用することにより得られる効果はより大きくなる。

なお、表示部は、実施の形態６等で示した反射素子と発光素子とを用いたハイブリッド（複合型）表示装置に限られず、種々の表示装置を適用することが可能である。例えば、液晶素子、シャッター方式のＭＥＭＳ（ＭｉｃｒｏＥｌｅｃｔｒｏＭｅｃｈａｎｉｃａｌＳｙｓｔｅｍ）素子、光干渉式のＭＥＭＳ素子、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体（登録商標）方式等を適用した表示素子、ＯＬＥＤ（ＯｒｇａｎｉｃＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）、ＬＥＤ（ＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ－ｄｏｔＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）等を適用することができる。中でも、反射素子と発光素子とを用いたハイブリッド（複合型）表示装置は、発光素子を光らせて画像を映す機能と、環境の光を反射して画像を映す機能とを有するため、周辺環境に合わせて表示性能を大きく変化させることができる。よって、利用者の視認性を好ましい状態に調整しやすく、移動体に好適に用いることができる。

＜移動体の例＞
移動体の例について説明する。

本発明の一態様に係る表示装置を適用可能な移動体は、表示部を設けることができる表面を有している移動体に用いることができる。これら移動体の具体例を図３５（Ａ）乃至（Ｄ）に示す。

図３５（Ａ）は自動車１３０１である。自動車１３０１は、窓部１３１１を有する。本発明の一態様に係る移動体は、窓部１３１１を有する自動車１３０１に用いることができる。自動車１３０１に設置された表示部は、センサ、カメラ等によって得られた周辺環境の情報に基づき補正された表示を行うことができるので、外光等の周辺環境の影響によらず、利用者が視認しやすい表示を実現することができる。また、カメラを用いる場合、自動車１３０１内の表示部に自動車１３０１の外の画像を表示させることができる。そのため、窓部１３１１以外での死角が低減された自動車１３０１とすることができる。

図３５（Ｂ）はバス１３０２である。バス１３０２は、窓部１３１１を有する。本発明の一態様に係る移動体は、窓部１３１１を有するバス１３０２に用いることができる。バス１３０２に設置された表示部は、センサ、カメラ等によって得られた周辺環境の情報に基づき補正された表示を行うことができるので、外光等の周辺環境の影響によらず、利用者が視認しやすい表示を実現することができる。また、カメラを用いる場合、バス１３０２内の表示部にバス１３０２の外の画像を表示させることができる。そのため、窓部１３１１以外での死角が低減されたバス１３０２とすることができる。

図３５（Ｃ）は電車１３０３である。電車１３０３は、窓部１３１１を有する。本発明の一態様に係る移動体は、窓部１３１１を有する電車１３０３に用いることができる。電車１３０３に設置された表示部は、センサ、カメラ等によって得られた周辺環境の情報に基づき補正された表示を行うことができるので、外光等の周辺環境の影響によらず、利用者が視認しやすい表示を実現することができる。また、カメラを用いる場合、電車１３０３内の表示部に電車１３０３の外の画像を表示させることができる。そのため、窓部１３１１以外での死角が低減された電車１３０３とすることができる。

図３５（Ｄ）は飛行機１３０４である。飛行機１３０４は、窓部１３１１を有する。本発明の一態様に係る移動体は、窓部１３１１を有する飛行機１３０４に用いることができる。飛行機１３０４に設置された表示部は、センサ、カメラ等によって得られた周辺環境の情報に基づき補正された表示を行うことができるので、外光等の周辺環境の影響によらず、利用者が視認しやすい表示を実現することができる。また、カメラを用いる場合、飛行機１３０４内の表示部に飛行機１３０４の外の画像を表示させることができる。そのため、窓部１３１１以外での死角が低減された飛行機１３０４とすることができる。

なお、本発明の一態様に係る表示装置は、上述した移動体に限らず、各種電子機器に搭載することが可能である。また、光センサを設ける筐体として建造物を適用してもよい。例えば、本発明の一態様に係る表示装置を壁掛け型のディスプレイとして用いる場合には、ディスプレイの設けられた壁面に複数の光センサを設け、該光センサが取得した情報を表示装置の演算回路へ入力してもよい。または、本発明の一態様に係る表示装置をユニットバスと一体型のディスプレイとして用いる場合には、ユニットバス内に複数のセンサを設けることもできる。

（実施の形態１３）
本実施の形態では、反射素子と発光素子とを用いた表示装置が有する、画素の駆動方法について説明する。

＜画素の回路構成＞
本発明の一態様の表示装置は画素２０００を有する。画素２０００はマトリクス状に配置されており、ｍ行ｎ列目（ここでのｍ、ｎはそれぞれ１以上の整数である。）の画素２０００を画素２０００（ｍ，ｎ）と表記する。

図３７は、画素２０００（ｍ，ｎ）の回路構成の一例を説明する回路図である。画素２０００（ｍ，ｎ）は、トランジスタＭ１と、トランジスタＭ２と、トランジスタＭ３と、容量素子Ｃｓ１と、容量素子Ｃｓ２と、液晶素子２００１と、発光素子２００２と、を有する。

トランジスタＭ１のソースまたはドレインの一方は、容量素子Ｃｓ１の一方の電極および液晶素子２００１の一方の電極と電気的に接続されている。トランジスタＭ２のソースまたはドレインの一方は、トランジスタＭ３のゲートおよび容量素子Ｃｓ２の一方の電極と電気的に接続されている。トランジスタＭ３のソースまたはドレインの一方は、発光素子２００２の一方の電極と電気的に接続されている。

なお、容量素子Ｃｓ１の一方の電極と、容量素子Ｃｓ２の一方の電極との間で寄生容量Ｃｓ＿Ｓが発生する。

トランジスタＭ１のソースまたはドレインの他方は、配線Ｄａｔａ＿Ｌ［ｎ］と電気的に接続されている。トランジスタＭ１のゲートは、配線Ｓｃａｎ＿Ｌ［ｍ］と電気的に接続されている。トランジスタＭ２のソースまたはドレインの他方は、配線Ｄａｔａ＿Ｅ［ｎ］と電気的に接続されている。トランジスタＭ２のゲートは、配線Ｓｃａｎ＿Ｅ［ｍ］と電気的に接続されている。トランジスタＭ３のソースまたはドレインの他方および容量素子Ｃｓ２の他方の電極は、配線ＡＮＯＤＥと電気的に接続されている。容量素子Ｃｓ１の他方の電極は、配線ＣＳＣＯＭと電気的に接続されている。液晶素子２００１の他方の電極は、配線ＴＣＯＭと電気的に接続されている。発光素子２００２の他方の電極は、配線ＶＣＯＭと電気的に接続されている。

本明細書等において、ｎ列目の画素２０００と電気的に接続されている配線Ｄａｔａ＿Ｌを配線Ｄａｔａ＿Ｌ［ｎ］と記載し、ｎ列目の画素２０００と電気的に接続されている配線Ｄａｔａ＿Ｅを配線Ｄａｔａ＿Ｅ［ｎ］と記載する。また、ｍ行目の画素２０００と電気的に接続されている配線Ｓｃａｎ＿Ｌを配線Ｓｃａｎ＿Ｌ［ｍ］と記載し、ｍ行目の画素２０００と電気的に接続されている配線Ｓｃａｎ＿Ｅを配線Ｓｃａｎ＿Ｅ［ｍ］と記載する。

配線Ｄａｔａ＿Ｌ［ｎ］および配線Ｄａｔａ＿Ｅ［ｎ］には、ｎ列目の画素２０００に書き込まれるデータに対応する電位のデータ信号が供給される。配線Ｓｃａｎ＿Ｌ［ｍ］および配線Ｓｃａｎ＿Ｅ［ｍ］には、ｍ行目の画素２０００を選択するための選択信号が供給される。なお、配線ＡＮＯＤＥ、配線ＣＳＣＯＭ、配線ＴＣＯＭおよび配線ＶＣＯＭには、例えば定電位を供給することができる。

トランジスタＭ１は、オン状態とオフ状態とを切り替えることにより、配線Ｄａｔａ＿Ｌ［ｎ］を介した画素２０００（ｍ，ｎ）へのデータの書き込みを制御する機能を有する。トランジスタＭ２は、オン状態とオフ状態とを切り替えることにより、配線Ｄａｔａ＿Ｅ［ｎ］を介した画素２０００（ｍ，ｎ）へのデータの書き込みを制御する機能を有する。トランジスタＭ３は、発光素子２００２に与えられる電流を制御する、駆動トランジスタとしての機能を有する。

容量素子Ｃｓ１は、配線Ｄａｔａ＿Ｌ［ｎ］を介して画素２０００（ｍ，ｎ）に書き込まれたデータを保持する機能を有する。容量素子Ｃｓ２は、配線Ｄａｔａ＿Ｅ［ｎ］を介して画素２０００（ｍ，ｎ）に書き込まれたデータを保持する機能を有する。

液晶素子２００１は、光の反射または光の透過を制御する機能を有する。特に、液晶素子２００１を光の反射を制御する、いわゆる反射型の液晶素子とすることが好ましい。液晶素子２００１を反射型の液晶素子とすることで、外光を用いて画像を表示することが可能となるため、本発明の一態様の表示装置の消費電力を低減することができる。例えば、液晶素子２００１としては、反射膜と液晶素子と偏光板とを組み合わせた構成、またはマイクロ・エレクトロ・メカニカル・システム（ＭＥＭＳ）を用いる構成等とすればよい。なお、液晶素子２００１として、反射膜を有しない透過型の液晶素子としてもよい。

発光素子２００２は、発光する機能を有する。例えば、発光素子２００２としては、ＯＬＥＤ（ＯｒｇａｎｉｃＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）、ＬＥＤ（ＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ－ｄｏｔＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）、ＩＥＬ（ＩｎｏｒｇａｎｉｃＥｌｅｃｔｒｏ－Ｌｕｍｉｎｅｓｃｅｎｃｅ）、半導体レーザ等の自発光性の発光素子を用いることができる。以上に示すような発光素子から発せられる光は、その輝度や色度が外光に左右されることがない。このため、色再現性が高く（色域が広く）、かつコントラストの高い画像を表示することができる。つまり、高品位な画像を表示することができる。

なお、図３７に示すように、トランジスタＭ３がバックゲートを有する構成、すなわちトランジスタＭ３が複数のゲートを有する構成とすることで、トランジスタＭ３の信頼性または駆動能力を向上させることができる。例えば、図３７に示すように、トランジスタＭ３のバックゲートをトランジスタＭ３のゲート（第１のゲートまたはフロントゲートともいう）と電気的に接続することで、トランジスタＭ３の電流駆動能力を向上させることができる。また、図示しないが、トランジスタＭ３のバックゲートをトランジスタＭ３のソースまたはドレインの一方または他方と電気的に接続することで、トランジスタＭ３のバックチャネル側の電位を固定することができる。

また、トランジスタＭ１乃至Ｍ３は、チャネル形成領域に金属酸化物を有するのが好ましい。金属酸化物を有するトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能となる。また、金属酸化物を有するトランジスタのオフ電流は、極めて小さい。したがって、本発明の一態様の表示装置のリフレッシュレートを下げても、表示される画像の輝度の維持が可能となり、消費電力を低減することができる。

＜画素の駆動方法＞
図３８は、画素２０００の駆動方法を示すタイミングチャートである。図３８では、配線ＳＰ＿Ｌの電位、配線Ｓｃａｎ＿Ｌ［１］の電位、配線Ｓｃａｎ＿Ｌ［２］の電位、配線Ｓｃａｎ＿Ｌ［３］の電位、配線Ｓｃａｎ＿Ｌ［４］の電位、配線Ｓｃａｎ＿Ｅ［１］の電位、配線Ｓｃａｎ＿Ｅ［２］の電位、配線Ｄａｔａ＿Ｌの電位および配線Ｄａｔａ＿Ｅの電位を示す。なお、配線ＳＰ＿Ｌはスタートパルスを供給する機能を有する。また、例えば本発明の一態様の表示装置がｐ列分（ここでのｐは２以上の整数である。）の画素２０００を有する場合、配線Ｄａｔａ＿Ｌは例えば配線Ｄａｔａ＿Ｌ［１］乃至配線Ｄａｔａ＿Ｌ［ｐ］を示し、配線Ｄａｔａ＿Ｅは例えば配線Ｄａｔａ＿Ｅ［１］乃至配線Ｄａｔａ＿Ｅ［ｐ］を示す。

配線Ｄａｔａ＿Ｌおよび配線Ｄａｔａ＿Ｅにおいて、Ｂは帰線期間を示し、数字はどの行の画素２０００に書き込むデータに対応する電位となっているかを示す。例えば、Ｄａｔａ＿Ｌにおいて１と記載されている期間は、配線Ｄａｔａ＿Ｌの電位が１行目の画素２０００に書き込むデータに対応する電位となっていることを示す。また、例えばＤａｔａ＿Ｅにおいて１と記載されている期間は、配線Ｄａｔａ＿Ｅの電位が１行目の画素２０００に書き込むデータに対応する電位となっていることを示す。

なお、図３８等に示すタイミングチャートにおいて、トランジスタＭ１およびトランジスタＭ２をｎチャネル型トランジスタとした場合の駆動方法を説明する。つまり、配線Ｓｃａｎ＿Ｌに高電位を印加することによりトランジスタＭ１がオン状態となり、配線Ｓｃａｎ＿Ｌに低電位を印加することによりトランジスタＭ１がオフ状態となる。また、配線Ｓｃａｎ＿Ｅに高電位を印加することによりトランジスタＭ２がオン状態となり、配線Ｓｃａｎ＿Ｅに低電位を印加することによりトランジスタＭ２がオフ状態となる。なお、低電位とは、例えば接地電位とすることができる。

トランジスタＭ１およびトランジスタＭ２は、ｐチャネル型トランジスタとしてもよい。この場合、つまり、配線Ｓｃａｎ＿Ｌに低電位を印加することによりトランジスタＭ１がオン状態となり、配線Ｓｃａｎ＿Ｌに高電位を印加することによりトランジスタＭ１がオフ状態となる。また、配線Ｓｃａｎ＿Ｅに低電位を印加することによりトランジスタＭ２がオン状態となり、配線Ｓｃａｎ＿Ｅに高電位を印加することによりトランジスタＭ２がオフ状態となる。また、トランジスタＭ３についても、ｎチャネル型トランジスタおよびｐチャネル型トランジスタのいずれを用いてもよい。

図３８に示すように、各行の画素２０００と電気的に接続されている配線Ｓｃａｎ＿Ｌに順次高電位を印加することにより各行の画素２０００を順次選択し、各行の画素２０００に設けられたトランジスタＭ１を順次オン状態にする。これにより、配線Ｄａｔａ＿Ｌを介して各行の画素２０００に順次データを書き込む。データが書き込まれた画素２０００は、トランジスタＭ１がオフ状態となることで保持状態となる。以上により、液晶素子２００１により画像を表示できる。

また、図３８に示すように、各行の画素２０００と電気的に接続されている配線Ｓｃａｎ＿Ｅに順次高電位を印加することにより各行の画素２０００を順次選択し、各行の画素２０００に設けられたトランジスタＭ２を順次オン状態にする。これにより、配線Ｄａｔａ＿Ｅを介して各行の画素２０００に順次データを書き込む。データが書き込まれた画素２０００は、トランジスタＭ２がオフ状態となることで保持状態となる。さらに、書き込まれたデータ（配線Ｄａｔａ＿Ｅから供給されたデータ信号の電位）に応じてトランジスタＭ３のソースとドレインの間に流れる電流量が制御され、発光素子２００２は、流れる電流量に応じた輝度で発光する。以上により、発光素子２００２により画像を表示できる。

なお、本発明の一態様の表示装置は、液晶素子２００１および発光素子２００２の少なくとも一方を用いて画像を表示することができる。例えば、液晶素子２００１は、外光の強度が強い環境下において視認性を向上させることができる。一方で発光素子２００２は、外光の強度が弱い環境下において視認性を向上させることができる。

なお、本発明の一態様の表示装置は、液晶素子２００１および発光素子２００２の双方を用いて画像を表示してもよい。液晶素子２００１および発光素子２００２の双方を用いて画像を表示することにより、外光の強度の強弱に関わらず視認性を向上させることができる。

図３８では、Ｓｃａｎ＿Ｌが高電位となる期間と、Ｓｃａｎ＿Ｅが高電位となる期間とを等しくしたが、等しくしなくてもよい。例えば、図３９に示すように、Ｓｃａｎ＿Ｌが高電位となる期間を、Ｓｃａｎ＿Ｅが高電位となる期間より短くしてもよい。図３９では、配線Ｄａｔａ＿Ｌを介してｍ行目の画素２０００にデータが書き込まれた後、配線Ｄａｔａ＿Ｅを介してｍ行目の画素２０００にデータが書き込まれる。これにより、容量素子Ｃｓ２に保持されたデータが寄生容量Ｃｓ＿Ｓにより変動することを抑制することができる。したがって、発光素子２００２により表示される画像に黒浮きが発生することを抑制することができ、当該画像のコントラスト比を高めることができる。

（実施の形態１４）
＜ＣＡＣ－ＯＳの構成＞
以下では、本発明の一態様に係るトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ‐ＡｌｉｇｎｅｄＣｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。

ＣＡＣ－ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。

なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。

例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯ_Ｘ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯ_Ｘ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、Ｇａ_Ｘ４Ｚｎ_Ｙ４Ｏ_Ｚ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯ_Ｘ１、またはＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。

つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。

なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ_３（ＺｎＯ）_ｍ１（ｍ１は自然数）、またはＩｎ_{（１＋ｘ０）}Ｇａ_{（１－ｘ０）}Ｏ_３（ＺｎＯ）_ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。

上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（ｃ－ａｘｉｓａｌｉｇｎｅｄｃｒｙｓｔａｌｌｉｎｅ、又はｃ－ａｘｉｓａｌｉｇｎｅｄａ－ｂ－ｐｌａｎｅ－ａｎｃｈｏｒｅｄｃｒｙｓｔａｌ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面においては配向せずに連結した結晶構造である。

一方、ＣＡＣ－ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ－ＯＳにおいて、結晶構造は副次的な要素である。

なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。

なお、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とは、明確な境界が観察できない場合がある。

なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ－ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。

ＣＡＣ－ＯＳは、例えば基板を加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。

ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ－ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。

またＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ－ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ－ｃｒｙｓｔａｌ）構造を有することがわかる。

また例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：ＥｎｅｒｇｙＤｉｓｐｅｒｓｉｖｅＸ－ｒａｙｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。

ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３などが主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。

ここで、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域は、ＧａＯ_Ｘ３などが主成分である領域と比較して、導電性が高い領域である。つまり、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。

一方、ＧａＯ_Ｘ３などが主成分である領域は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯ_Ｘ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。

従って、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯ_Ｘ３などに起因する絶縁性と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉ_ｏｎ）、および高い電界効果移動度（μ）を実現することができる。

また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ－ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（本明細書等の記載に関する付記）
以上の実施の形態、及び実施の形態における各構成の説明について、以下に付記する。

＜実施の形態で述べた本発明の一態様に関する付記＞
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。

なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）と、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）との少なくとも一つの内容に対して、適用、組み合わせ、又は置き換えなどを行うことができる。

なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。

なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）と、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）との少なくとも一つの図に対して、組み合わせることにより、さらに多くの図を構成させることができる。

＜序数詞に関する付記＞
本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。

＜図面を説明する記載に関する付記＞
実施の形態について図面を参照しながら説明している。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態の発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。

また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は、各構成を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書で説明した記載に限定されず、状況に応じて適切に言い換えることができる。

また、「上」や「下」の用語は、構成要素の位置関係が直上又は直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。

また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。

また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。

また、図面において、斜視図などにおいて、図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。

また、図面において、同一の要素又は同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。

＜言い換え可能な記載に関する付記＞
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。また、本明細書等では、ゲート以外の２つの端子を第１端子、第２端子と呼ぶ場合や、第３端子、第４端子と呼ぶ場合がある。

トランジスタは、ゲート、ソース、及びドレインと呼ばれる３つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御端子として機能する端子である。ソース又はドレインとして機能する２つの入出力端子は、トランジスタの型及び各端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。また、本明細書等では、ゲート以外の２つの端子を第１端子、第２端子と呼ぶ場合や、第３端子、第４端子と呼ぶ場合がある。

また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。

また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。

なお本明細書等において、「膜」、「層」などの語句は、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。又は、場合によっては、又は、状況に応じて、「膜」、「層」などの語句を使わずに、別の用語に入れ替えることが可能である。例えば、「導電層」又は「導電膜」という用語を、「導電体」という用語に変更することが可能な場合がある。又は、例えば、「絶縁層」「絶縁膜」という用語を、「絶縁体」という用語に変更することが可能な場合がある。

なお本明細書等において、「配線」、「信号線」、「電源線」などの用語は、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「配線」という用語を、「信号線」という用語に変更することが可能な場合がある。また、例えば、「配線」という用語を、「電源線」などの用語に変更することが可能な場合がある。また、その逆も同様で、「信号線」「電源線」などの用語を、「配線」という用語に変更することが可能な場合がある。「電源線」などの用語は、「信号線」などの用語に変更することが可能な場合がある。また、その逆も同様で「信号線」などの用語は、「電源線」などの用語に変更することが可能な場合がある。また、配線に印加されている「電位」という用語を、場合によっては、又は、状況に応じて、「信号」などという用語に変更することが可能な場合がある。また、その逆も同様で、「信号」などの用語は、「電位」という用語に変更することが可能な場合がある。

＜語句の定義に関する付記＞
以下では、上記実施の形態中で言及した語句の定義について説明する。

＜＜半導体について＞＞
本明細書において、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。

また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。

なお、半導体の不純物とは、例えば、半導体層を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体にＤＯＳ（ＤｅｎｓｉｔｙｏｆＳｔａｔｅｓ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコン層である場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。

＜＜トランジスタについて＞＞
本明細書において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域又はドレイン電極）とソース（ソース端子、ソース領域又はソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソース－ドレイン間に電流を流すことができるものである。

また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。

＜＜スイッチについて＞＞
本明細書等において、スイッチとは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。又は、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。

一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。

電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（ＭｅｔａｌＩｎｓｕｌａｔｏｒＭｅｔａｌ）ダイオード、ＭＩＳ（ＭｅｔａｌＩｎｓｕｌａｔｏｒＳｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。

なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。

機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。

＜＜接続について＞＞
本明細書等において、ＸとＹとが接続されている、と記載する場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とを含むものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも含むものとする。

ここで使用するＸ、Ｙなどは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。

ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。

なお、ＸとＹとが電気的に接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。

なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。

例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。又は、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。又は、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

＜＜平行、垂直について＞＞
本明細書において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が－３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。

＜＜三方晶、菱面体晶について＞＞
本明細書において、結晶が三方晶又は菱面体晶である場合、六方晶系として表す。

ＤＲＬ配線
ＳＮＬ配線
ＣＴαβ 容量素子
ＧＬ配線
ＳＬ配線
ＧＥ配線
ＧＥａ配線
ＧＥｂ配線
ＤＬ配線
ＤＬａ配線
ＤＬｂ配線
ＡＬ配線
ＭＬ配線
ＭＬａ配線
ＭＬｂ配線
ＰＤ１フォトダイオード
ＰＤ２フォトダイオード
ＰＤ３フォトダイオード
ＰＤ４フォトダイオード
ＰＤ５フォトダイオード
ＰＤ６フォトダイオード
ＰＤ７フォトダイオード
ＰＤ８フォトダイオード
ＰＤ９フォトダイオード
ＰＤ１０フォトダイオード
ＰＤ１１フォトダイオード
ＰＤフォトダイオード
ＯＵＴ［１］列出力回路
ＯＵＴ［ｊ］列出力回路
ＯＵＴ［ｎ］列出力回路
Ｃｒｅｆ参照列出力回路
ＡＭ［１，１］メモリセル
ＡＭ［ｉ，１］メモリセル
ＡＭ［ｍ，１］メモリセル
ＡＭ［１，ｊ］メモリセル
ＡＭ［ｉ，ｊ］メモリセル
ＡＭ［ｉ＋１，ｊ］メモリセル
ＡＭ［ｉ，ｊ＋１］メモリセル
ＡＭ［ｉ＋１，ｊ＋１］メモリセル
ＡＭ［ｍ，ｊ］メモリセル
ＡＭ［１，ｎ］メモリセル
ＡＭ［ｉ，ｎ］メモリセル
ＡＭ［ｍ，ｎ］メモリセル
ＡＭｒｅｆ［１］メモリセル
ＡＭｒｅｆ［ｉ］メモリセル
ＡＭｒｅｆ［ｉ＋１］メモリセル
ＡＭｒｅｆ［ｍ］メモリセル
Ｎ［１，１］ノード
Ｎ［ｉ，１］ノード
Ｎ［ｍ，１］ノード
Ｎ［１，ｊ］ノード
Ｎ［ｉ，ｊ］ノード
Ｎ［ｉ＋１，ｊ］ノード
Ｎ［ｉ，ｊ＋１］ノード
Ｎ［ｉ＋１，ｊ＋１］ノード
Ｎ［ｍ，ｊ］ノード
Ｎ［１，ｎ］ノード
Ｎ［ｉ，ｎ］ノード
Ｎ［ｍ，ｎ］ノード
Ｎｒｅｆ［ｉ］ノード
Ｎｒｅｆ［ｉ＋１］ノード
ＯＲＰ配線
ＯＳＰ配線
Ｂ［１］配線
Ｂ［ｊ］配線
Ｂ［ｊ＋１］配線
Ｂ［ｎ］配線
Ｂｒｅｆ配線
ＲＷ［１］配線
ＲＷ［ｉ］配線
ＲＷ［ｉ＋１］配線
ＲＷ［ｍ］配線
ＷＷ［１］配線
ＷＷ［ｉ］配線
ＷＷ［ｉ＋１］配線
ＷＷ［ｍ］配線
ＷＤ［１］配線
ＷＤ［ｊ］配線
ＷＤ［ｊ＋１］配線
ＷＤ［ｎ］配線
ＷＤｒｅｆ配線
ＶＲ配線
ＶＤＤＬ配線
ＶＳＳＬ配線
ＣＭカレントミラー回路
ＣＩ定電流回路
ＣＩｒｅｆ定電流回路
ＣＴ１端子
ＣＴ２端子
ＣＴ３端子
ＣＴ４端子
ＣＴ５［１］端子
ＣＴ５［ｊ］端子
ＣＴ５［ｊ＋１］端子
ＣＴ５［ｎ］端子
ＣＴ６［１］端子
ＣＴ６［ｊ］端子
ＣＴ６［ｊ＋１］端子
ＣＴ６［ｎ］端子
ＣＴ７端子
ＣＴ８端子
ＯＴ［１］出力端子
ＯＴ［ｊ］出力端子
ＯＴ［ｊ＋１］出力端子
ＯＴ［ｎ］出力端子
ＯＴｒｅｆ出力端子
ＩＬ［１］配線
ＩＬ［ｊ］配線
ＩＬ［ｊ＋１］配線
ＩＬ［ｎ］配線
ＩＬｒｅｆ配線
ＢＧ［１］配線
ＢＧ［ｊ］配線
ＢＧ［ｊ＋１］配線
ＢＧ［ｎ］配線
ＢＧｒｅｆ配線
ＯＬ［１］配線
ＯＬ［ｊ］配線
ＯＬ［ｊ＋１］配線
ＯＬ［ｎ］配線
ＯＬｒｅｆ配線
ＮＣＭｒｅｆノード
Ｔｒ１トランジスタ
Ｔｒ２トランジスタ
Ｔｒ３トランジスタ
Ｔｒ４トランジスタ
Ｔｒ５トランジスタ
Ｔｒ６トランジスタ
Ｔｒ７トランジスタ
Ｔｒ１１トランジスタ
Ｔｒ１２トランジスタ
Ｃ１容量素子
Ｃ２容量素子
Ｍ１トランジスタ
Ｍ２トランジスタ
Ｍ３トランジスタ
Ｃｓ１容量素子
Ｃｓ２容量素子
Ｃｓ＿Ｓ寄生容量
Ｄａｔａ＿Ｌ［ｎ］配線
Ｓｃａｎ＿Ｌ［ｍ］配線
Ｄａｔａ＿Ｅ［ｎ］配線
Ｓｃａｎ＿Ｅ［ｍ］配線
ＡＮＯＤＥ配線
ＣＳＣＯＭ配線
ＴＣＯＭ配線
ＶＣＯＭ配線
１０画素
１０ａ反射素子
１０ｂ発光素子
１００基板
１０１基板
１０２表示部
１０３表示部
１０４接着層
１１０表示ユニット
１１１画素アレイ
１１３ゲートドライバ
１１４ゲートドライバ
１１５コントローラＩＣ
１２０タッチセンサユニット
１２１センサアレイ
１２５周辺回路
１２６ＴＳドライバ
１２７センス回路
１３０表示装置
１４０ホスト
１４１センサ
１４３光センサ
１４４開閉センサ
１４５外光
１４６加速度センサ
１５０インターフェース
１５１フレームメモリ
１５２デコーダ
１５３センサコントローラ
１５４コントローラ
１５５クロック生成回路
１６０画像処理部
１６１ガンマ補正回路
１６２調光回路
１６３調色回路
１６４ＥＬ補正回路
１６５情報処理回路
１６５ａ積和演算回路
１７０メモリ
１７３タイミングコントローラ
１７５レジスタ
１８０ソースドライバ
１８１ソースドライバ
１８２ソースドライバ
１８４タッチセンサコントローラ
２００表示装置
２０１基板
２０２基板
２０３発光素子
２０４液晶素子
２０５トランジスタ
２０６トランジスタ
２０７画素電極
２０８共通電極
２０９液晶層
２１０層
２１０ａ層
２１０ｂ層
３００画素
３０１液晶素子
３０２発光素子
３０３トランジスタ
３０４容量素子
３０５トランジスタ
３０６トランジスタ
３０７容量素子
３０８トランジスタ
３０９トランジスタ
３１０トランジスタ
３１１導電層
３１２絶縁層
３１３半導体層
３１４導電層
３１５導電層
３１６絶縁層
３１７導電層
３１８絶縁層
３１９導電層
３２０導電層
３２１導電層
３２２半導体層
３２３導電層
３２４絶縁層
３２５絶縁層
３２６導電層
３２７導電層
３２８絶縁層
３２９導電層
３３０絶縁層
３３１ＥＬ層
３３２導電層
３３３接着層
３３４着色層
３３５スペーサ
３３６遮光層
３４０導電層
３４１絶縁層
３４２半導体層
３４３絶縁層
３４４導電層
３４５絶縁層
３４６導電層
３４７導電層
３４８導電層
３４９導電層
３５０画素
３５１画素
３５１ａ画素
３５１ｂ画素
３５１ｃ画素
３５１ｄ画素
３６０絶縁層
３６１導電層
３６２接着層
３６３絶縁層
３６４配向膜
３６５配向膜
３６６液晶層
４１１回路
４１３回路
４１４回路
４１５回路
５００基板
５０１画素部
５０２走査線駆動回路
５０３走査線駆動回路
５０４ＩＣ
５０５ＩＣ
５０６配線
５０８ＦＰＣ
５０９ＦＰＣ
５１０ＦＰＣ
５１１配線
５１２配線
５１３画素
５１４表示領域
５１５表示領域
５１６表示領域
５１７表示領域
５１８表示領域
６００光センサ
６０１遮光膜
６０２遮光膜
７００半導体装置
７１０オフセット回路
７１１オフセット回路
７１２オフセット回路
７１３オフセット回路
７２０メモリセルアレイ
７２１メモリセルアレイ
７５０オフセット回路
７６０メモリセルアレイ
８００画像処理部
８０１ホスト
１０００車体
１００２窓部
１００４光センサ
１００４Ｌ光センサ
１００４Ｒ光センサ
１０３１表示部
１０３２演算回路
１０３３Ｌカメラ
１０３３Ｒカメラ
１０３４光センサ
１０３５光センサ
１０５１Ａ表示部
１０５１Ｂ表示部
１０５１Ｃ表示部
１０５１Ｄ表示部
１０５２Ａ表示部
１０５２Ｂ表示部
１０５２Ｃ表示部
１０６０表示部
１０６１窓部
１０７１Ｌカメラ
１０７１Ｒカメラ
１０７２Ｌカメラ
１０７２Ｒカメラ
１０７３Ｌカメラ
１０７３Ｒカメラ
１３０１自動車
１３０２バス
１３０３電車
１３０４飛行機
１３１１窓部
２０００画素
２００１液晶素子
２００２発光素子
５２００情報端末
５２０１情報端末
５２２１筐体
５２２２表示部
５２２３操作ボタン
５２２４スピーカ
５２２５Ｘ光センサ
５２２５Ｙ光センサ

Claims

光センサと、半導体装置と、表示ユニットと、を有する電子機器であり、
前記半導体装置は、複数の第１メモリセルと、複数の第２メモリセルと、オフセット回路と、を有し、
前記第１メモリセルは、第１トランジスタを有し、前記第１メモリセルに保持されている第１アナログデータに応じた電位が前記第１トランジスタのゲートに入力されることで前記第１トランジスタのソースとドレインの間に流れる第１電流を出力する機能を有し、
前記第２メモリセルは、第２トランジスタを有し、前記第２メモリセルに保持されている参照アナログデータに応じた電位が前記第２トランジスタのゲートに入力されることで前記第２トランジスタのソースとドレインの間に流れる第２電流を出力する機能を有し、
前記オフセット回路は、複数の前記第１メモリセルから出力される前記第１電流の和と、複数の前記第２メモリセルから出力される前記第２電流の和との差分電流に相当する第３電流を出力する機能を有し、
前記第１メモリセルは、前記第１メモリセルに保持されている前記第１アナログデータに応じた電位に第２アナログデータに応じた電位を加算して第１電位を生成し、当該第１電位が前記第１トランジスタのゲートに入力されることで前記第１トランジスタのソースとドレインの間に流れる第４電流を出力する機能を有し、
前記第２メモリセルは、前記第２メモリセルに保持されている前記参照アナログデータに応じた電位に前記第２アナログデータに応じた電位を加算して第２電位を生成し、当該第２電位が前記第２トランジスタのゲートに入力されることで前記第２トランジスタのソースとドレインの間に流れる第５電流を出力する機能を有し、
前記半導体装置は、前記第４電流と前記第５電流との差分電流から、前記第３電流を差し引くことで、前記第１アナログデータと前記第２アナログデータとの積和に応じた第６電流を出力する機能を有し、
前記光センサは、第１データを取得する機能を有し、
前記半導体装置は、前記第１データを学習データとして用い、かつ、利用者によって選択された第２データを教師データとして用いるニューラルネットワークによる学習を行うことで第３データを生成する機能を有し、
前記ニューラルネットワークによる学習には、前記第１アナログデータを重み係数とし、複数の前記第２アナログデータをニューロン出力に対応させることで、前記第１アナログデータと前記第２アナログデータとの積和に応じた前記第６電流を出力する機能が用いられ、
前記第２データは、前記表示ユニットの第１輝度及び第１色調に対応する設定値を有し、
前記表示ユニットは、前記第３データに基づいて補正された画像データを用いて表示を行うことを特徴とする電子機器。
請求項１において、
前記表示ユニットは、第１表示素子と、第２表示素子と、を有し、
前記第３データは、第２輝度及び第２色調に対応する設定値を有する第４データと、第３輝度及び第３色調に対応する設定値を有する第５データと、を有し、
前記第１表示素子は、光の反射によって、前記第２輝度及び前記第２色調に対応する設定値に応じた画像を表示する機能を有し、
前記第２表示素子は、自発光によって、前記第３輝度及び前記第３色調に対応する設定値に応じた画像を表示する機能を有することを特徴とする電子機器。
請求項１、又は請求項２において、
前記第１トランジスタと、前記第２トランジスタと、前記オフセット回路が有するトランジスタとは、チャネル形成領域に、インジウム、元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）、亜鉛の少なくとも一を含む酸化物を有することを特徴とする電子機器。
請求項１乃至請求項３のいずれか一において、
前記光センサは、第１遮光膜と、第２遮光膜と、複数のフォトダイオードと、を有し、
前記第１遮光膜は、第１距離の間隔毎に、複数の第１開口部を有し、
前記第２遮光膜は、前記第１距離よりも長い第２距離の間隔毎に、複数の第２開口部を有し、
前記第１遮光膜は、前記フォトダイオードの上方に位置し、
前記第２遮光膜は、前記第１遮光膜の上方に位置し、
前記複数のフォトダイオードの一と、前記複数の第１開口部の一と、前記複数の第２開口部の一と、が互いに重なる領域を有することを特徴とする電子機器。
請求項１乃至請求項４のいずれか一において、
加速度センサを有する電子機器。