Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7088063B2 - ユニット並列インバータ - Google Patents
[go: Go Back, main page]

JP7088063B2 - ユニット並列インバータ - Google Patents

ユニット並列インバータ Download PDF

Info

Publication number
JP7088063B2
JP7088063B2 JP2019022210A JP2019022210A JP7088063B2 JP 7088063 B2 JP7088063 B2 JP 7088063B2 JP 2019022210 A JP2019022210 A JP 2019022210A JP 2019022210 A JP2019022210 A JP 2019022210A JP 7088063 B2 JP7088063 B2 JP 7088063B2
Authority
JP
Japan
Prior art keywords
current
unit
inverter
turn
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019022210A
Other languages
English (en)
Other versions
JP2020129931A (ja
Inventor
一伸 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP2019022210A priority Critical patent/JP7088063B2/ja
Publication of JP2020129931A publication Critical patent/JP2020129931A/ja
Application granted granted Critical
Publication of JP7088063B2 publication Critical patent/JP7088063B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

本発明は、 インターリーブ駆動を行うユニット並列インバータに係り、特に、デッドタイム補償に関する。
特許文献1,2,非特許文献1には、電力変換装置において、インバータのユニットを複数接続して、各ユニットのスイッチング素子のゲート信号の位相をずらすインターリーブという手法が開示されている。
図1にユニットを3並列とした構成を示す。インターリーブは、各ユニットが発生するリプルを互いに打ち消し合うことができるという特長を有する。直流側の出力電流の合計では、リプル低減により直流コンデンサの容量を削減でき、コスト低減および小型化の効果が得られる。交流側出力電流の合計では、リプル低減・全高調波歪THD(Total Harmonic Distortion)低減ができることから高品質な電源装置への適用に有効である。
一方、各ユニット交流側出力電流にはスイッチング周波数の大きなリプルが重畳するという問題がある。
ユニット並列インバータの主回路は、直流コンデンサに2つのスイッチング素子を直列接続したユニットが並列接続された構成であり、各ユニットにおける2つのスイッチング素子の接続点が交流側出力端子OUTである。
各ユニットにおいて、2つのスイッチング素子を同時にONすると直流コンデンサを短絡してしまう。短絡を防ぐため、両方のスイッチング素子を数μ秒程度OFFするデッドタイムが挿入される。デッドタイム中は想定通りの電圧を出力できず、電圧ひずみ・THD悪化の原因となるため、デッドタイムの補償方法が検討されている。
特許文献3,4にデッドタイム補償方法の一例が開示されている。デッドタイム中のユニット出力電圧はユニット出力電流の向きに依存することから、特許文献3ではユニット出力電流の符号を検出し、ゲート指令の立ち上がりを遅らせるか、立ち下がりを遅らせるかを選択する。
同様に、電圧指令値にオフセットを重畳する方法もあり、オフセットの符号はユニット出力電流の向きにより決定される。特許文献4では、ゲート指令と実際の出力電圧を比較し、差が生じている時間をカウンタにより計測し、カウンタに比例した量を電圧指令値にフィードバックしデッドタイム補償を行う。
特開2011-061901号公報 特開2013-220028号公報 特開昭60-118082号公報 特開平3-89868号公報
Quick response and low-distortion current control for multiple inverter-fed induction motor drives
図17にインターリーブ駆動時のデッドタイムが問題となる例を示す。図17の主回路構成は図1であり、出力電流一定制御が行われている。ユニット電流検出値i1には大きなリプルが重畳し、スイッチング時のユニット電流検出値i1は時刻Aにおいてマイナス、時刻Bではプラスである。
デッドタイムはユニット出力電圧v1が切り替わる時刻A,Bにおいて発生し、デッドタイム中のユニット出力電圧はユニット電流検出値とは逆の符号となる。時刻Aではプラス、時刻Bではマイナスの電圧が出力され互いに打ち消し合い、想定通りの電圧が出力される。
ここで、負荷の電圧が急変した場合を考える。ユニット出力電圧v1のデューティ比が変化すると、ユニット電流検出値i1のリプルも変化し、スイッチング時のユニット電流検出値i1は時刻C,Dともにプラスとなった。デッドタイム中のユニット出力電圧v1は、時刻C,Dともにマイナスとなり、出力電圧は想定よりも低下する。その結果、ユニット電流検出値の合計値i1+i2+i3は少しであるが減少する。電流が元に戻るまでには、出力電流一定制御の応答速度に相当する時間がかかってしまう。このような電流の変動は、高品質電源に適用する際には特に問題となる。
対策としてデッドタイム補償の適用が考えられる。しかし、特許文献3の方法では、時刻A,B,C,Dにおける電流振幅を正確に検出する必要がある。そのためには、高周波成分を遅延や減衰なく検出できる電流検出器が必要となる。制御をディジタルで行う場合は、高速なA/D変換器も必要になり、コストが増加してしまう。
特許文献4の方法ならば電流検出を必要としないため、インターリーブを適用しても適切なデッドタイム補償を行うことができる。しかし、別途インバータアームごとに電圧検出器、プリント基板にその信号を入力するためのポート、カウンタなどが必要になり、特許文献4の方法もコスト増加の要因となる。リアクトルを磁気結合させ電流リプルを低減する方法もあるが、これもコスト増加となるほか、並列接続するユニット台数が増加すると配線が複雑になるという問題が生じる。
インターリーブを行わないインバータでは、ユニット出力電流に重畳するリプルは通常10%以内と小さく、ユニット出力電流の急峻な変化は起こらない。そのためユニット出力電流からリプルを除去した信号を用いて特許文献3によるデッドタイム補償を行っても、ほとんどの場合において問題にならない。
しかし、インターリーブを行うとリアクトルを介して直流電圧が短絡されるため、ユニット出力電流の傾きは大きくなり、大きなリプルが重畳し、設計によっては20%を超える場合もある。このような条件では、デッドタイム期間内と期間外のユニット出力電流の向きが異なる場合が頻繁に発生し、問題が発生する可能性が高くなる。
以上示したようなことから、インターリーブ駆動のユニット並列インバータにおいて、低コストでデッドタイム補償を実現することが課題となる。
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、直列接続された2つのスイッチング素子を有するユニットを並列接続し、インターリーブ駆動を行うユニット並列インバータであって、各ユニット電流検出値のキャリア三角波1周期における平均電流を、全ユニットにおけるユニット電流検出値の平均値に等しくするためのユニット間電圧指令値を出力するユニット間電流制御部と、デューティ比に基づいて、各ユニット毎に前記平均電流とターンON電流との差分,前記平均電流とターンOFF電流との差分を出力するスイッチング電流推定器と、前記平均電流と前記差分に基づいて、前記ターンON電流の符号および前記ターンOFF電流の符号を判定し、前記ターンON電流の符号および前記ターンOFF電流の符号に基づいて、デッドタイム補償量を出力するデッドタイム補償量出力部と、電圧指令値と前記ユニット間電圧指令値と前記デッドタイム補償量とを加算した値と前記キャリア三角波を比較し、デッドタイムを付与してゲート信号を生成するPWM制御部と、を備えたことを特徴とする。
また、その一態様として、前記ユニット並列インバータは、2つのユニットを並列接続したインバータの交流側出力端子と直流側マイナス端子との間に負荷を接続したチョッパ、または、2つのユニットを並列接続したインバータを3台備え、3台のインバータの交流側出力端子を負荷に接続した3相インバータであり、前記平均電流と第1ユニットの前記ターンON電流との差分は以下の(1)式、前記平均電流と第1ユニットの前記ターンOFF電流との差分は以下の(2)式、前記平均電流と第2ユニットの前記ターンON電流との差分は以下の(2)式、前記平均電流と第2ユニットの前記ターンOFF電流との差分は以下の(1)式とすることを特徴とする。
Figure 0007088063000001
Figure 0007088063000002
ただし、Ic:平均電流
dc:直流電圧
T:キャリア三角波の1周期の時間
Δt:デューティ比
L:リアクトルのインダクタンス。
また、他の態様として、前記ユニット並列インバータは、2つの前記ユニットを並列接続したインバータを2台備え、2台の前記インバータの交流側出力端子を負荷に接続した単相インバータであり、前記平均電流と各インバータにおける第1ユニットの前記ターンON電流との差分は以下の(3)式、前記平均電流と各インバータにおける第1ユニットの前記ターンOFF電流との差分は以下の(4)式、前記平均電流と各インバータにおける第2ユニットの前記ターンON電流との差分は以下の(5)式、前記平均電流と各インバータにおける第2ユニットの前記ターンOFF電流との差分は以下の(6)式とすることを特徴とする。
Figure 0007088063000003
Figure 0007088063000004
Figure 0007088063000005
Figure 0007088063000006
ただし、Vdc:直流電圧
T:キャリア三角波の1周期の時間
Δt:デューティ比
L:リアクトルのインダクタンス。
また、他の態様として、前記ユニット並列インバータは、3つの前記ユニットを並列接続したインバータの交流側出力端子と直流側マイナス端子との間に負荷を接続したチョッパ、または、3つの前記ユニットを並列接続したインバータを3台備え、3台のインバータの交流側出力端子を負荷に接続した3相インバータであり、前記平均電流と前記ターンON電流との差分は以下の(7)式、前記平均電流と前記ターンOFF電流との差分は以下の(8)式とすることを特徴とする。
Figure 0007088063000007
Figure 0007088063000008
ただし、Vdc:直流電圧
T:キャリア三角波の1周期の時間
Δt:デューティ比
L:リアクトルのインダクタンス。
また、他の態様として、前記ユニット並列インバータは、3つの前記ユニットを並列接続したインバータを2台備え、2台のインバータの交流側出力端子を負荷に接続した単相インバータであり、前記平均電流と各インバータにおける第1ユニットの前記ターンON電流との差分は以下の(9)式、前記平均電流と各インバータにおける第1ユニットの前記ターンOFF電流との差分は以下の(10)式、前記平均電流と各インバータにおける第2ユニットの前記ターンON電流との差分は以下の(11)式、前記平均電流と各インバータの第2ユニットの前記ターンOFF電流との差分は以下の(12)式、前記平均電流と各インバータの第3ユニットの前記ターンON電流との差分は以下の(13)式、前記平均電流と各インバータにおける第3ユニットの前記ターンOFF電流との差分は以下の(14)式とすることを特徴とする。
Figure 0007088063000009
Figure 0007088063000010
Figure 0007088063000011
Figure 0007088063000012
Figure 0007088063000013
Figure 0007088063000014
ただし、Vdc:直流電圧
T:キャリア三角波の1周期の時間
Δt:デューティ比
L:リアクトルのインダクタンス。
また、他の態様として、前記各ユニットは3レベルの電圧を出力する3レベルインバータであり、交流側出力電圧に2を乗算した値を直流電圧で除算した値が1よりも大きい場合、前記交流側出力電圧に2を乗算した値を前記直流電圧で除算した値から1を減算した値を前記デューティ比とし、前記交流側出力電圧に2を乗算した値を前記直流電圧で除算した値が1以下の場合、前記交流側出力電圧に2を乗算した値を前記直流電圧で除算した値を前記デューティ比とし、前記スイッチング電流推定器の出力に1/2を乗算することを特徴とする。
また、他の態様として、前記各ユニットは3レベルの電圧を出力する3レベルインバータであり、前記電圧指令値が0より大きい場合、前記電圧指令値をデューティ比とし、前記電圧指令値が0以下の場合、前記電圧指令値に1を加算した値をデューティ比とし、前記スイッチング電流推定器の出力に1/2を乗算することを特徴とする。
本発明によれば、インターリーブ駆動のユニット並列インバータにおいて、低コストでデッドタイム補償を実現することが可能となる。
ユニット並列インバータの主回路の一例を示す構成図。 実施形態1~4の制御部を示すブロック図。 ユニット2並列のユニット並列インバータを示す構成図。 実施形態1におけるユニット並列インバータの動作を示す説明図。 ユニット2並列のチョッパおよび三相インバータにおけるユニット出力電圧・ユニット電流検出値の波形を示すタイムチャート。 実施形態1におけるスイッチング電流推定器の入力(横軸)と出力(縦軸)の関係を示すグラフ。 デューティ比とスイッチング電流推定器の出力との関係を示す図。 実施形態2におけるスイッチング電流推定器の入力(横軸)と出力(縦軸)の関係を示すグラフ。 ユニット2並列の単相インバータにおけるユニット出力電圧・ユニット電流検出値の波形を示すタイムチャート。 実施形態3におけるスイッチング電流推定器の入力(横軸)と出力(縦軸)の関係を示すグラフ。 ユニット3並列のユニット並列インバータを示す構成図。 ユニット3並列のチョッパおよび3相インバータにおけるユニット出力電圧・ユニット電流検出値の波形を示すタイムチャート。 実施形態4におけるスイッチング電流推定器の入力(横軸)と出力(縦軸)の関係を示すグラフ。 ユニット3並列の単相インバータにおけるユニット出力電圧・ユニット電流検出値の波形を示すタイムチャート。 3レベルインバータのユニット並列インバータの一例を示す図。 実施形態5のデューティ比を演算部を示すブロック図。 インターリーブ駆動・出力電流一定制御において、電圧変動が発生したときの動作の一例を示す図。
以下、本願発明におけるユニット並列インバータの実施形態1~5を図1~図16に基づいて詳述する。
[実施形態1]
図1はユニット並列インバータの主回路構成の一例を示す構成図である。各ユニットは直列接続された2つのスイッチング素子1U,1X、および、2U,2X、および、3U,3Xを有する。図1に示すユニット並列インバータは1相あたり3台のユニットがリアクトルLを介して並列接続されている。各ユニット電流検出値i1,i2,i3は電流検出器により検出され、制御に使用される。ユニット並列インバータの直流電圧Vdcおよび交流側出力電圧Voについても電圧検出器を用いて検出する。
図1では、直流側に直流電圧源DCが接続されているが、コンデンサやダイオード整流器、他の電力変換装置が接続される場合もある。
図1の構成(インバータ)を1台のみ使用し、交流側出力端子OUTと直流側マイナス端子を負荷に接続すればチョッパとなる。図1の構成(インバータ)を2台使用し、負荷の両端に各インバータの交流側出力端子OUTを接続し、直流側電位を共通にすれば単相インバータとなる。同様に図1の構成(インバータ)を3台使用し、負荷に各インバータの交流側出力端子OUTを接続し、直流側電位を共通にすれば3相インバータとなる。
図2にユニット並列インバータにおける制御部の一例を示す。フィルタf1,f2,f3は、ユニット電流検出値i1,i2,i3からノイズおよびキャリア周波数以上のスイッチングリプルを除去し、キャリア三角波1周期あたりの平均電流を求める。
次に、ユニット間電流制御部20について説明する。ユニット間電流制御部20は、加算器1と、乗算器2と、減算器3a,3b,3cと、比例アンプP1,P2,P3と、を有する。加算器1は、各フィルタf1,f2,f3の出力を合計する。乗算器2は、加算器1の出力を1/3倍し、全ユニットにおけるユニット電流検出値i1,i2,i3の平均値を求める。乗算器2の乗数はユニット並列台数の逆数であり、2並列ならば1/2となる。
減算器3a,3b,3cは、全ユニットにおけるユニット電流検出値の平均値と、各ユニット電流検出値i1,i2,i3のキャリア三角波1周期あたりの平均電流との偏差を求める。比例アンプP1,P2,P3は、減算器3a,3b,3cの出力を増幅し、ユニット電流検出値i1,i2,i3のキャリア三角波1周期あたりの平均電流を平均値に等しくするためのユニット間電圧指令値を出力する。
フィルタf4,f5は、交流側出力電圧Vo,直流電圧検出値Vdcからノイズを除去する。除算器4は、ノイズ除去後のVo/Vdcを求める。正規化後の直流電圧検出値Vdcが1付近であることが既知ならば、除算の代わりにVo×(2-Vdc)で近似すると、演算負荷を低減できる。
スイッチング電流推定器5は、デューティ比Δt=(Vo/Vdc)を入力し、ユニット電流検出値i1,i2,i3のキャリア三角波1周期あたりの平均電流とターンOFF電流・ターンON電流との差分を出力する。スイッチング電流推定器5の詳細は各実施形態によって異なる。
次に、デッドタイム補償量出力部30について説明する。デッドタイム補償量出力部30は、加算器6a~6fと、符号判定器7a~7fと、加算器8a~8cと、乗算器9a~9cと、を有する。
加算器6aは、ユニット電流検出値i1のキャリア三角波1周期あたりの平均電流とスイッチング電流推定器5の出力を加算し、第1ユニットのターンON電流を求める。加算器6bは、ユニット電流検出値i1のキャリア三角波1周期あたりの平均電流とスイッチング電流推定器5の出力を加算し、第1ユニットのターンOFF電流を求める。符号判定器7a,7bは、加算器6a,6bの出力するターンON電流・ターンOFF電流の符号がプラスならば1を、マイナスならば-1を出力する。加算器8aは、符号判定器7a,7bの出力を加算する。乗算器9aは加算器8aの出力にゲインGdtcを乗算し、第1ユニットのデッドタイム補償量を出力する。第2,第3ユニットについても同様の構成によりデッドタイム補償量を求める。
電圧指令値V*は固定値で与えられる他、電流制御や電圧制御により決定される場合もある。
加算器10a~10cは、電圧指令値V*と、比例アンプP1,P2,P3の出力(ユニット間電圧指令値)と、乗算器9a,9b,9cの出力(デッドタイム補償量)をそれぞれ足し合わせる。PWM変調器PWMは、加算器10a~10cの出力とキャリア三角波を比較し、デッドタイムを付与してゲート信号G1U,G1X,G2U,G2X,G3U,G3Xを出力する。ゲート信号G1U,G1X,G2U,G2X,G3U,G3Xは、対応する図1のスイッチング素子1U,1X,2U,2X,3U,3Xに入力される。
本実施形態1では、2つのユニットを並列接続したインバータの交流側出力端子OUTと直流側マイナス端子との間に負荷を接続したチョッパ、または、2つのユニットを並列接続したインバータを3台備え、3台のインバータの交流側出力端子OUTを負荷に接続した3相インバータに適用する場合を想定している。この条件におけるスイッチング時の電流の推定方法を、図3を用いて説明する。図3では、負荷を2ICの電流源としている。図3において、V1はスイッチング素子1U,1Xの接続点と直流側マイナス端子間の電圧を示し、V2はスイッチング素子2U,2Xの接続点と直流側マイナス端子間の電圧を示す。
図4で動作を説明する。図4では2IC=0とする。V1がVdc,V2が0で、ユニット電流検出値i1がプラス,ユニット電流検出値i2がマイナスである(1)の期間は、スイッチング素子1U,2XがONし、スイッチング素子2U,1XがOFFする。電流は、Vdc→1U→2Xの経路で流れる。
V1が0,V2が0の(2)の期間は、スイッチング素子1X,2XがONし、スイッチング素子1U,2UがOFFする。電流は、1X→2Xの経路で流れる。
V1が0,V2がVdcで、ユニット電流検出値i1がプラス,ユニット電流検出値i2がマイナスである(3)の期間は、スイッチング素子2U,1XがONし、スイッチング素子1U,2XがOFFする。電流は、1X→2Uの経路で流れる。
V1が0,V2がVdcで、ユニット電流検出値i1がマイナス,ユニット電流検出値i2がプラスである(4)の期間は、スイッチング素子2U,1XがONし、スイッチング素子1U,2XがOFFする。電流は、Vdc→2U→1Xの経路で流れる。
V1が0,V2が0の(5)の期間は、スイッチング素子1X,2XがONし、スイッチング素子1U,2UがOFFする。電流は、2X→1Xの経路で流れる。
V1がVdc,V2が0で、ユニット電流検出値i1がマイナス,ユニット電流検出値i2がプラスである(6)の期間は、スイッチング素子1U,2XがONし、スイッチング素子2U,1XがOFFする。電流は、2X→1Uの経路で流れる。
図3,図4におけるユニット電流検出値i1,i2は計算により求めることができる。ユニット出力電圧v1が0→Vdcに変化した時点でのユニット電流検出値i1,i2を平均電流ICとしたときのユニット電流検出値i1,i2の波形を図5に示す。
図5において、Tはキャリア三角波1周期の時間、Δtはデューティ比を示している。図5では第1ユニットと第2ユニットでキャリア三角波の位相は180degずれているため、ユニット出力電圧v1,v2も180degの位相差がある。
ユニット出力電圧v1とユニット出力電圧v2が等しい場合はユニット電流検出値i1,i2は一定であり、v1=Vdc,v2=0ならばリアクトルLにはVdc/2の電圧が印加されるため、ユニット電流検出値i1は傾きVdc/2Lで増加、ユニット電流検出値i2は傾きVdc/2Lで減少する。図5の丸印で示した部分がスイッチング時の電流である。スイッチングは必ず電流ピークで行われることがわかる。
図5では、電流の基準点をv1が0→Vdcに変化した時点としている。キャリア三角波1周期あたりの平均電流ICを基準としたスイッチング時の電流を求めると、第1ユニットの上アームのターンON電流(すなわち、平均電流ICと第1ユニットの上アームのターンON電流との差分)は以下の(1)式となる。なお、(1)式中のLはリアクトルLのインダクタンスを示す。
Figure 0007088063000015
平均電流ICを基準とした第1ユニットの上アームのターンOFF電流(すなわち、平均電流ICと第1ユニットの上アームのターンOFF電流との差分)は以下の(2)式となる。
Figure 0007088063000016
第2ユニットについても電流波形が上下対称であるため同じ式で求めることができる。ただし、ターンON電流、ターンOFF電流は逆となる。すなわち、平均電流ICと第2ユニットの上アームのターンON電流との差分は(2)式、平均電流ICと第2ユニットの上アームのターンOFF電流との差分は(1)式となる。図6に、デューティ比Δt=Vo/Vdcと平均電流とターンON電流(破線)、ターンOFF電流(実線)の差分の関係、すなわち、本実施形態1のスイッチング電流推定器5の入力と出力の関係を示す。
本実施形態1では、スイッチング時の電流を検出するのではなく、ユニット電流検出値i1,i2,i3のキャリア三角波1周期あたりの平均電流とデューティ比から、スイッチング時の電流を推定し、デッドタイム補償に使用する。
図7は、デューティ比Δtが小さい(0に近い)場合の平均電流ICとターンON電流およびターンOFF電流との差分と、デューティ比Δtが1/2に近い場合の平均電流ICとターンON電流およびターンOFF電流との差分を示す図である。図7に示すように、デューティ比Δtが小さい(0に近い)場合、ユニット電流検出値i1,i2の振幅が小さくなり、平均電流ICとターンON電流およびターンOFF電流との差分も小さくなる。デューティ比Δtが1/2に近い場合、ユニット電流検出値i1,i2の振幅が大きくなり、平均電流ICとターンON電流およびターンOFF電流との差分も大きくなる。本実施形態1では、デューティ比Δtが1/2のとき最も平均電流ICとターンON電流およびターンOFF電流との差分が大きくなり、それ以降は低下していく。
以上により、デューティ比Δtからキャリア三角波1周期あたりの平均電流ICとターンON電流、ターンOFF電流との差分を計算により推定することができる。キャリア三角波1周期あたりの平均電流ICは、電流検出値i1,i2,i3をフィルタ処理することにより求めることができる。これらを加算しターンON電流、ターンOFF電流を求め、デッドタイム補償に使用する。
ここでは、デューティ比ΔtとしてVo/Vdcを使用したが、電圧指令値V*を用いることもできる。2レベルインバータにおいて、キャリア三角波が-1~1の範囲で変化する場合、電圧指令値V*でデューティ比を表すとΔt=(V*+1)/2となる。これをスイッチング電流推定器5に入力してもよい。
以上示したように、本実施形態1によれば、インターリーブ駆動を行うユニット並列インバータにおいて、高速な電流検出器やA/D変換器、各インバータアームの出力電圧検出器、フィードバック回路、カウンタ、結合リアクトルなどが不要となる。よって、低コスト、かつ、少ない部品点数で適切なデッドタイム補償を行うことができる。その結果、出力電圧・電流のひずみ、負荷急変時の出力電圧・電流の変動を低減することができ、出力電力品質の向上やインバータ出力におけるフィルタのリアクトル、コンデンサを小型化できる。
本実施形態1は、2つのユニットを並列接続したインバータの交流側出力端子OUTと直流側マイナス端子との間に負荷を接続したチョッパ、または、2つのユニットを並列接続したインバータを3台備え、3台のインバータの交流側出力端子OUTを負荷に接続した3相インバータに適用可能である。
[実施形態2]
本実施形態2は、スイッチング電流推定器5が実施形態1と異なる。図8に本実施形態2のスイッチング電流推定器5の入力と出力の関係を示す。
本実施形態2では、2つのユニットを並列接続したインバータを2台備え、2台のインバータの交流側出力端子OUTを負荷に接続した単相インバータに適用する場合を想定している。単相インバータでは、キャリア位相差を90degに設定する必要がある。この条件でのユニット電流検出値i1,i2の波形を図9に示す。
実施形態1とは異なり、場合分けはデューティ比Δtの0.25と0.75を境に3つに分ける。図9より、ユニット電流検出値i1,i2のキャリア三角波1周期あたりの平均電流ICを基準にスイッチング時の電流を求めると、第1ユニットにおける上アームのターンON電流(すなわち、平均電流ICと第1ユニットの上アームのターンON電流との差分)は以下の(3)式となる。
Figure 0007088063000017
平均電流ICを基準とした第1ユニットにおける上アームのターンOFF電流(すなわち、平均電流ICと第1ユニットにおける上アームのターンOFF電流との差分)は以下の(4)式となる。
Figure 0007088063000018
平均電流ICを基準とした第2ユニットにおける上アームのターンON電流(すなわち、平均電流ICと第2ユニットにおける上アームのターンON電流との差分)は以下の(5)式となる。
Figure 0007088063000019
平均電流ICを基準とした第2ユニットにおける上アームのターンOFF電流(すなわち、平均電流ICと第2ユニットにおける上アームのターンOFF電流との差分)は以下の(6)式となる。
Figure 0007088063000020
ユニット電流検出値i2の波形はユニット電流検出値i1に対して上下対称であるため、平均電流ICと第1ユニットのターンON電流との差分の符号を反転すれば平均電流ICと第2ユニットのターンOFF電流との差分が得られ、平均電流ICと第1ユニットのターンOFF電流との差分の符号を反転すれば平均電流ICと第2ユニットのターンON電流との差分が得られる。あとは実施形態1と同様に、キャリア三角波1周期あたりの平均電流ICに上記(3)~(6)を加算しターンON電流、ターンOFF電流を求め、デッドタイム補償を行う。
以上示したように、本実施形態2によれば、実施形態1と同様の作用効果を奏する。本実施形態2は2つのユニットを並列接続したインバータを2台備え、2台のインバータの交流側出力端子OUTを負荷に接続した単相インバータに適用可能である。
[実施形態3]
本実施形態3は、スイッチング電流推定器5が実施形態1,2と異なる。図10に本実施形態3のスイッチング電流推定器5の入力と出力の関係を示す。
本実施形態3では、3つのユニットを並列接続したインバータの交流側出力端子OUTと直流側マイナス端子との間に負荷を接続したチョッパ、または、3つのユニットを並列接続したインバータを3台備え、3台のインバータの交流側出力端子OUTを負荷に接続した3相インバータに適用する場合を想定している。
本実施形態3でのスイッチング時の電流の推定条件を図11に示す。図11では、負荷を3ICの電流源とし、キャリア位相差を120degとする。図11におけるユニット電流検出値i1,i2,i3の電流をこれまでと同様に求めることができる。
この条件でのユニット電流検出値i1,i2,i3の波形を図12に示す。ユニット3並列では、ユニット出力電圧v1,v2,v3がすべて等しい場合、ユニット電流検出値i1,i2,i3は一定である。いずれか1つのみが異なる場合、異なるユニットの出力電流は傾き±2Vdc/3Lで変化し、残り2つの出力電流の傾きは±Vdc/3Lで変化する。各ユニットの電流は位相とオフセットだけが異なり、スイッチング時の電流は以下のように同じ式で表すことができる。平均電流ICと上アームのターンON電流との差分は以下の(7)式となる。
Figure 0007088063000021
平均電流ICと上アームのターンOFF電流との差分は以下の(8)式となる。
Figure 0007088063000022
以上示したように、本実施形態3によれば、実施形態1,2と同様の作用効果を奏する。本実施形態3は、3つのユニットを並列接続したインバータの交流側出力端子OUTと直流側マイナス端子との間に負荷を接続したチョッパ、または、3つのユニットを並列接続したインバータを3台備え、3台のインバータの交流側出力端子OUTを負荷に接続した3相インバータに適用可能である。
[実施形態4]
本実施形態4は、スイッチング電流推定器5が実施形態1~3と異なる。図13に本実施形態4のスイッチング電流推定器5の入力と出力の関係を示す。
本実施形態4では、3つのユニットを並列接続したインバータを2台備え、2台のインバータの交流側出力端子OUTを負荷に接続した単相インバータに適用する場合を想定している。
単相インバータでは、キャリア位相差を60degに設定する。この条件でのユニット電流検出値i1,i2,i3の波形を図14に示す。0.5<Δtの場合は、ユニット出力電圧v1,v2,v3を反転した場合と等価になる。スイッチング時の電流は以下のように表すことができる。平均電流ICと第1ユニットの上アームのターンON電流との差分は以下の(9)式となる。
Figure 0007088063000023
平均電流ICと第1ユニットにおける上アームのターンOFF電流との差分は以下の(10)式となる。
Figure 0007088063000024
平均電流ICと第2ユニットにおける上アームのターンON電流との差分は以下の(11)式となる。
Figure 0007088063000025
平均電流ICと第2ユニットにおける上アームのターンOFF電流との差分は以下の(12)式となる。
Figure 0007088063000026
平均電流ICと第3ユニットにおける上アームのターンON電流との差分は以下の(13)式となる。
Figure 0007088063000027
平均電流ICと第3ユニットにおける上アームのターンOFF電流との差分は以下の(14)式となる。
Figure 0007088063000028
以上示したように、本実施形態4によれば、実施形態1~3と同様の作用効果を奏する。本実施形態4は、3つのユニットを並列接続したインバータを2台備え、2台のインバータの交流側出力端子OUTを負荷に接続した単相インバータに適用可能である。
[実施形態5]
図15に本実施形態5の主回路構成を示す。図15は、図1に対してインバータを3レベルインバータに変更した。図15はT型だが、NPC型やFC型の3レベルインバータにも適用することができる。
図16に本実施形態5のスイッチング電流推定器5に入力するデューティ比演算ブロックを示す。
フィルタf4,f5は交流側出力電圧Vo,直流電圧検出値Vdcからノイズを除去する。乗算器11は、直流電圧検出値Vdcに1/2を乗算する。除算器12は、2Vo/Vdcを求める。減算器13は、2Vo/Vdcから1を減算する。比較器14は、2Vo/Vdcと1の大きさを比較する。スイッチ15は、2Vo/Vdcが1より大きければ2Vo/Vdc-1を、1以下ならば2Vo/Vdcを出力する。
スイッチ15の出力が、デューティ比Δtとしてスイッチング電流推定器5に入力される。スイッチング電流推定器5は、主回路の構成にあわせて実施形態1~4のものをそのまま適用できる。
本実施形態5は、これまでの実施形態1~4を3レベルインバータに適用するためデューティ比演算方法に変更を加えた。0<Vo<Vdc/2ならば、ゲート信号G1UaはOFF,ゲート信号G1UbはONとなり、ゲート信号G1Xaとゲート信号G1Xbがスイッチングを行う。デューティ比は、2Vo/Vdcとなる。
Vdc/2<Vo<Vdcならば、ゲート信号G1XaはON,ゲート信号G1XbはOFFとなり、ゲート信号G1Uaとゲート信号G1Ubがスイッチングを行う。デューティ比は、2Vo/Vdc-1となる。
よって、上記デューティ比Δtをスイッチング電流推定器5に入力すれば、3レベルインバータの場合においてもスイッチング時の電流を推定でき、デッドタイム補償を行うことができる。
また、3レベルインバータではリアクトルLに印加される電圧が半分になるため、電流リプルも半減する。そのため図6,図8,図10,図13に示すスイッチング電流推定器5の出力を1/2倍することで、3レベルインバータにおける平均電流ICとターンON電流、ターンOFF電流の差分を求めることができる。
本実施形態5においても、実施形態1同様にデューティ比Δtに電圧指令値V*を用いることもできる。3レベルインバータでは、キャリア三角波として0~1の範囲で変化するものと、-1~0の範囲で変化するものの2つを使用する。デューティ比Δtは、V*>0ならばΔt=V*、V*≦0ならばΔt=V*+1となる。このデューティ比Δtをスイッチング電流推定器5に入力してもよい。
以上示したように、本実施形態5によれば、実施形態1~4と同様の作用効果を奏する。また、本実施形態5は3レベルインバータに適用することができる。
同様にインバータ電流波形の計算を行えば、4並列以上のインバータに適用することができる。
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
i1,i2,i3:ユニット電流検出値
Vo:交流側出力電圧
Vdc:直流電圧
V*:電圧指令値
f1~f5:フィルタ
P1~P3:比例アンプ
1:加算器
2:乗算器
3a~3c:減算器
4:除算器
5:スイッチング電流推定器
6a~6f:加算器
7a~7f:符号判定器
8a~8c;加算器
9a~9c:乗算器
10a~10c:加算器
20:ユニット間電流制御部
30:デッドタイム補償量出力部
PWM:PWM制御部

Claims (7)

  1. 直列接続された2つのスイッチング素子を有するユニットを並列接続し、インターリーブ駆動を行うユニット並列インバータであって、
    各ユニット電流検出値のキャリア三角波1周期における平均電流を、全ユニットにおけるユニット電流検出値の平均値に等しくするためのユニット間電圧指令値を出力するユニット間電流制御部と、
    デューティ比に基づいて、各ユニット毎に前記平均電流とターンON電流との差分,前記平均電流とターンOFF電流との差分を出力するスイッチング電流推定器と、
    前記平均電流と前記差分に基づいて、前記ターンON電流の符号および前記ターンOFF電流の符号を判定し、前記ターンON電流の符号および前記ターンOFF電流の符号に基づいて、デッドタイム補償量を出力するデッドタイム補償量出力部と、
    電圧指令値と前記ユニット間電圧指令値と前記デッドタイム補償量とを加算した値と前記キャリア三角波を比較し、デッドタイムを付与してゲート信号を生成するPWM制御部と、
    を備えたことを特徴とするユニット並列インバータ。
  2. 前記ユニット並列インバータは、2つのユニットを並列接続したインバータの交流側出力端子と直流側マイナス端子との間に負荷を接続したチョッパ、または、2つのユニットを並列接続したインバータを3台備え、3台のインバータの交流側出力端子を負荷に接続した3相インバータであり、
    前記平均電流と第1ユニットの前記ターンON電流との差分は以下の(1)式、前記平均電流と第1ユニットの前記ターンOFF電流との差分は以下の(2)式、前記平均電流と第2ユニットの前記ターンON電流との差分は以下の(2)式、前記平均電流と第2ユニットの前記ターンOFF電流との差分は以下の(1)式とすることを特徴とする請求項1記載のユニット並列インバータ。
    Figure 0007088063000029
    Figure 0007088063000030
    ただし、Ic:平均電流
    dc:直流電圧
    T:キャリア三角波の1周期の時間
    Δt:デューティ比
    L:リアクトルのインダクタンス
  3. 前記ユニット並列インバータは、2つの前記ユニットを並列接続したインバータを2台備え、2台の前記インバータの交流側出力端子を負荷に接続した単相インバータであり、
    前記平均電流と各インバータにおける第1ユニットの前記ターンON電流との差分は以下の(3)式、前記平均電流と各インバータにおける第1ユニットの前記ターンOFF電流との差分は以下の(4)式、前記平均電流と各インバータにおける第2ユニットの前記ターンON電流との差分は以下の(5)式、前記平均電流と各インバータにおける第2ユニットの前記ターンOFF電流との差分は以下の(6)式とすることを特徴とする請求項1記載のユニット並列インバータ。
    Figure 0007088063000031
    Figure 0007088063000032
    Figure 0007088063000033
    Figure 0007088063000034
    ただし、Vdc:直流電圧
    T:キャリア三角波の1周期の時間
    Δt:デューティ比
    L:リアクトルのインダクタンス
  4. 前記ユニット並列インバータは、3つの前記ユニットを並列接続したインバータの交流側出力端子と直流側マイナス端子との間に負荷を接続したチョッパ、または、3つの前記ユニットを並列接続したインバータを3台備え、3台のインバータの交流側出力端子を負荷に接続した3相インバータであり、
    前記平均電流と前記ターンON電流との差分は以下の(7)式、前記平均電流と前記ターンOFF電流との差分は以下の(8)式とすることを特徴とする請求項1記載のユニット並列インバータ。
    Figure 0007088063000035
    Figure 0007088063000036
    ただし、Vdc:直流電圧
    T:キャリア三角波の1周期の時間
    Δt:デューティ比
    L:リアクトルのインダクタンス
  5. 前記ユニット並列インバータは、3つの前記ユニットを並列接続したインバータを2台備え、2台のインバータの交流側出力端子を負荷に接続した単相インバータであり、
    前記平均電流と各インバータにおける第1ユニットの前記ターンON電流との差分は以下の(9)式、前記平均電流と各インバータにおける第1ユニットの前記ターンOFF電流との差分は以下の(10)式、前記平均電流と各インバータにおける第2ユニットの前記ターンON電流との差分は以下の(11)式、前記平均電流と各インバータの第2ユニットの前記ターンOFF電流との差分は以下の(12)式、前記平均電流と各インバータの第3ユニットの前記ターンON電流との差分は以下の(13)式、前記平均電流と各インバータにおける第3ユニットの前記ターンOFF電流との差分は以下の(14)式とすることを特徴とする請求項1記載のユニット並列インバータ。
    Figure 0007088063000037
    Figure 0007088063000038
    Figure 0007088063000039
    Figure 0007088063000040
    Figure 0007088063000041
    Figure 0007088063000042
    ただし、Vdc:直流電圧
    T:キャリア三角波の1周期の時間
    Δt:デューティ比
    L:リアクトルのインダクタンス
  6. 前記各ユニットは3レベルの電圧を出力する3レベルインバータであり、
    交流側出力電圧に2を乗算した値を直流電圧で除算した値が1よりも大きい場合、前記交流側出力電圧に2を乗算した値を前記直流電圧で除算した値から1を減算した値を前記デューティ比とし、
    前記交流側出力電圧に2を乗算した値を前記直流電圧で除算した値が1以下の場合、前記交流側出力電圧に2を乗算した値を前記直流電圧で除算した値を前記デューティ比とし、
    前記スイッチング電流推定器の出力に1/2を乗算することを特徴とする請求項1~5のうち何れかに記載のユニット並列インバータ。
  7. 前記各ユニットは3レベルの電圧を出力する3レベルインバータであり、
    前記電圧指令値が0より大きい場合、前記電圧指令値をデューティ比とし、
    前記電圧指令値が0以下の場合、前記電圧指令値に1を加算した値をデューティ比とし、
    前記スイッチング電流推定器の出力に1/2を乗算することを特徴とする請求項1~5のうち何れかに記載のユニット並列インバータ。
JP2019022210A 2019-02-12 2019-02-12 ユニット並列インバータ Active JP7088063B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019022210A JP7088063B2 (ja) 2019-02-12 2019-02-12 ユニット並列インバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019022210A JP7088063B2 (ja) 2019-02-12 2019-02-12 ユニット並列インバータ

Publications (2)

Publication Number Publication Date
JP2020129931A JP2020129931A (ja) 2020-08-27
JP7088063B2 true JP7088063B2 (ja) 2022-06-21

Family

ID=72174889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019022210A Active JP7088063B2 (ja) 2019-02-12 2019-02-12 ユニット並列インバータ

Country Status (1)

Country Link
JP (1) JP7088063B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023031634A (ja) * 2021-08-25 2023-03-09 株式会社ダイヘン 電源装置
CN117335636A (zh) * 2023-09-13 2024-01-02 东风汽车集团股份有限公司 一种直流转换电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004112879A (ja) 2002-09-17 2004-04-08 Yaskawa Electric Corp Acモータ駆動装置
JP2012175854A (ja) 2011-02-23 2012-09-10 Toshiba Corp スイッチング制御装置
JP2015077009A (ja) 2013-10-09 2015-04-20 株式会社東芝 電力変換器
JP2016214021A (ja) 2015-05-13 2016-12-15 株式会社明電舎 マルチレベルインバータの制御装置および制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004112879A (ja) 2002-09-17 2004-04-08 Yaskawa Electric Corp Acモータ駆動装置
JP2012175854A (ja) 2011-02-23 2012-09-10 Toshiba Corp スイッチング制御装置
JP2015077009A (ja) 2013-10-09 2015-04-20 株式会社東芝 電力変換器
JP2016214021A (ja) 2015-05-13 2016-12-15 株式会社明電舎 マルチレベルインバータの制御装置および制御方法

Also Published As

Publication number Publication date
JP2020129931A (ja) 2020-08-27

Similar Documents

Publication Publication Date Title
US7778052B2 (en) Method for operating a converter circuit and apparatus for implementing the method
JP6544170B2 (ja) 3レベルインバータの制御装置
JP6225418B2 (ja) 3レベルインバータの制御装置
JP5952087B2 (ja) 電力変換装置
JP2005537770A (ja) 交流モータの相電流検出回路の入力フィルタ
JP7088063B2 (ja) ユニット並列インバータ
KR100934311B1 (ko) 인버터 장치
JP2016158323A (ja) アクティブフィルタを備えた高調波抑制装置
JP4537461B2 (ja) Lclフィルタを備えるコンバータ回路の動作の方法及び装置
Patel et al. Pulse-based dead-time compensation method for self-balancing space vector pulse width-modulated scheme used in a three-level inverter-fed induction motor drive
JP6418020B2 (ja) 3レベルインバータの並列接続システムの制御方法および3レベルインバータの並列接続システム
JP2003169480A (ja) 中性点クランプ式電力変換器の制御装置
JP2016046962A (ja) マルチレベル電力変換装置
WO2016114330A1 (ja) 5レベル電力変換器および制御方法
JP4929863B2 (ja) 電力変換装置
CN101313455B (zh) 运行转换电路的方法及实施该方法的装置
US20070291518A1 (en) Converter having a damping control circuit
JP5673168B2 (ja) 電力変換装置
JP2019037106A (ja) 電力変換器の制御装置
CN111510011B (zh) 电力机车辅助变流器直流电压震荡抑制方法
JP7476597B2 (ja) 電力変換システム
CN1207216A (zh) 多电平电力变换装置
JP2021052446A (ja) 絶縁型dc/dc変換器
WO2022270470A1 (ja) 高調波抑制装置
JP7514719B2 (ja) リアクトル損失算出方法、リアクトル損失測定装置及び波形測定装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210805

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220428

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220523

R150 Certificate of patent or registration of utility model

Ref document number: 7088063

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150