JP7119559B2 - Ｉｐビデオルータ、放送局システム、ｉｐビデオ転送方法及びプログラム - Google Patents

Description

本発明は、ＩＰ（Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃａｌ）ビデオルータ、ＩＰビデオ転送方法及びプログラムに関し、特に、ＩＰ化された映像信号を伝送するネットワーク経路を切り替えるＩＰビデオルータ、放送局システム、ＩＰビデオ転送方法及びプログラムに関する。

放送局内のシステムは、ＩＰ化が進められている。すなわち放送局内のシステムを構成する各装置は、放送局内で映像信号を伝送する伝送方式として一般的なＳＤＩ（Ｓｅｒｉａｌ Ｄｉｇｉｔａｌ Ｉｎｔｅｒｆａｃｅ）方式の信号をＩＰパケットに変換して出力し、ＩＰネットワークを介して他の装置に伝送し、また映像信号のＩＰパケットを入力できるようになりつつある。なお以下では、映像信号は、ＳＤＩ方式の信号で伝送される映像信号、音声信号及びアンシラリデータなどの各種の信号を含める。

このため放送局内では高ビットレートでＩＰパケットを伝送可能なＩＰネットワークの使用が増えており、これに対応したＩＰビデオルータの利用も増えている。

関連技術として、例えば特許文献１には、衛星から受信した放送信号を受信局Ａ、受信局ＢがそれぞれＩＰパケットにして、ＩＰネットワークを経由して送信局に送信し、送信局の選択部が制御信号に基づいていずれかを出力対象として選択する放送システムが開示されている。

特開２０１５－１３９１５７号公報

しかしながら近年、放送局内で扱われる映像信号のビットレートが一層高まりつつある。例えば、ＨＤ映像ストリームでは３Ｇｂｐｓ、４Ｋ映像ストリームでは１２Ｇｂｐｓといった高ビットレートの伝送が必要になる。このような高ビットレートの伝送に対応したＩＰビデオルータとして、現時点ではハイスペックの高価なＩＰビデオルータが用いられており、ＩＰビデオルータの低価格化が望まれている。特許文献１には、上記のような大容量の映像信号を扱うことが可能で、かつ、低価格で実現可能な構成については開示されていない。

本発明は、低価格で実現可能な構成で高ビットレート伝送に対応可能なＩＰビデオルータ、放送局システム、ＩＰビデオ転送方法及びプログラムを提供することを主な目的としている。

本発明の１つの側面によるＩＰビデオルータは、出力チャンネルを指示するチャンネル指示部と、入力されたパケットから映像信号を含むペイロードを分離するペイロード分離部と、分離された前記ペイロードを前記出力チャンネルに転送するクロスポイントスイッチと、前記パケットの前記ペイロード以外の情報を前記出力チャンネルに転送するＩＰマトリックススイッチと、転送された前記ペイロード及び前記ペイロード以外の情報に基づいて出力パケットを組み立てて出力するパケット組立部と、を有する。

また本発明の他の側面による放送局システムは、上記ＩＰビデオルータと、ＳＤＩ方式の信号を扱う映像装置と、前記映像装置からのＳＤＩ方式の信号をＩＰ化された映像信号に変換して前記ＩＰビデオルータに出力し、前記ＩＰビデオルータから出力された前記映像信号をＳＤＩ方式の信号に変換して前記映像装置に出力するゲートウェイと、を有する。

また本発明の他の側面によるＩＰビデオ転送方法は、出力チャンネルを指示し、前記入力されたパケットから映像信号を含むペイロードを分離し、分離された前記ペイロードを前記出力チャンネルに転送し、前記パケットの前記ペイロード以外の情報を前記出力チャンネルに転送し、転送された前記ペイロード及び前記ペイロード以外の情報に基づいて出力パケットを組み立てて出力する。

また本発明の他の側面によるプログラムは、出力チャンネルを指示するチャンネル指示部、前記入力されたパケットから映像信号を含むペイロードを分離しクロスポイントスイッチに出力するペイロード分離部、前記パケットの前記ペイロード以外の情報を前記出力チャンネルに転送するＩＰマトリックススイッチ、及び、クロスポイントスイッチにより前記出力チャンネルに転送された前記ペイロード及び前記ペイロード以外の情報に基づいて出力パケットを組み立てて出力するパケット組立部、として機能させる。

本発明の上記側面によれば、低価格で実現可能な構成で高ビットレート伝送に対応可能なＩＰビデオルータ、放送局システム、ＩＰビデオ転送方法及びプログラムを提供することができる。

図１は、第１の実施形態のＩＰビデオルータの構成の一例を示すブロック図である。 図２は、図１のＩＰビデオルータを利用した放送局システムの構成の一例を示すブロック図である。 図３は、ＩＰビデオルータに入力されるＩＰパケットの概要を示す図である。 図４は、ＩＰパケットの構成を示す図である。 図５は、図１の動作を示すフローチャートである。 図６は、第２の実施形態の構成の一例を示すブロック図である。 図７は、入力されるＩＰパケットの概要及び図５のプリメモリの構成を示す図である。 図８は、図５のクロスポイントスイッチのチャンネル切り替えの動作を示す図である。 図８は、図５のポストメモリの構成及び出力されるＩＰパケットの概要を示す図である。 図１０は、図５の動作を示すフローチャートである。 図１１は、各実施形態の各部を実現するコンピュータの構成の一例を示す図である。

次に例示的な第１の実施形態について図面を参照して説明する。図１は、第１の実施形態のＩＰビデオルータの構成の一例を示すブロック図である。また図２は、図１のＩＰビデオルータを使用した放送局システムの構成の一例を示すブロック図である。まず図２を参照して放送局システム全体について説明する。

図２に示すように、例えばカメラやＶＴＲなどのスタジオ装置１０１からＳＤＩ方式の映像信号が出力される。また屋外に設置される情報カメラ１１０からもＳＤＩ方式の映像信号がネットワーク１４０を経由して放送局システム１００に伝送される。また他局等のＳＤＩ方式の映像信号が中継所１２０で中継されネットワーク１３０を経由して放送局システム１００に伝送される。

放送局システム１００は、ＩＰ化された映像信号を扱うことができる映像装置と、ＩＰ化されておらずＳＤＩ方式の信号を扱う映像装置が混在している。例えば記憶装置１０２や編集装置１０３はＩＰ化された映像装置であり、送出装置１０４はＩＰ化されておらずＳＤＩ方式の信号を扱う映像装置とする。

放送局システム１００の外部やスタジオ装置１０１からＳＤＩ方式の映像信号が伝送されると、放送局システム１００のゲートウェイ１０５がＳＤＩ方式の映像信号をＩＰ化する。そのまま放送される場合は、ＩＰ化された映像信号がＩＰビデオルータ１に入力され、ＩＰビデオルータ１によって送出装置１０４に接続されるゲートウェイ１０６に出力され、ゲートウェイ１０６が映像信号をＳＤＩ信号に変換して送出装置１０４に出力する。

放送局システム１００の外部やスタジオ装置１０１からのＳＤＩ方式の映像信号が、後で利用される場合は、ゲートウェイ１０５がＩＰパケットに変換し、ＩＰ化された映像信号がＩＰビデオルータ１に入力され、ＩＰビデオルータ１によってＩＰ化された映像信号が記憶装置１０２に出力される。

また例えば記憶装置１０２に保存されていた映像信号を編集する場合、記憶装置１０２に保存されていた映像信号が、ＩＰビデオルータ１に入力され、ＩＰビデオルータ１によって編集装置１０３に出力される。

また例えば編集された映像を送出する場合、編集装置１０３からのＩＰ化された映像信号は、ＩＰビデオルータ１に入力され、ＩＰビデオルータ１によって送出装置１０４に接続されるゲートウェイ１０６に出力され、ゲートウェイ１０６によりＳＤＩ信号に変換されて送出装置１０４に出力される。

次に本実施形態のＩＰビデオルータの構成について図１を参照して説明する。図１に示すようにＩＰビデオルータ１は、チャンネル指示部１１と、ペイロード分離部１２と、クロスポイントスイッチ１３と、ＩＰマトリックススイッチ１４と、パケット組立部１５を備えている。

チャンネル指示部１１は、ＩＰビデオルータ１に入力されたパケットを出力する出力チャンネルを指示する。ＩＰビデオルータ１は複数の入力チャンネル及び出力チャンネルを有している。チャンネル指示部１１は、入力チャンネルに対応させて、出力チャンネルを指示する。

ペイロード分離部１２は、入力されたパケットから映像信号を含むペイロードを分離して、クロスポイントスイッチ１３に出力する。またペイロード分離部１２は、ペイロード以外の情報、すなわちヘッダ情報をＩＰマトリックススイッチ１４に出力する。

ここで、ＩＰビデオルータで扱うＩＰパケットの概要を説明する。図３はＩＰビデオルータに入力されるＩＰパケットの概要を示す図である。図３に示すように、映像信号は複数のフレームから構成される。また各フレームの映像信号は、ラインごとに左から順に所定の範囲の領域（ビデオペイロード）に区切られる。このビデオペイロードがさらに所定の範囲の複数の領域に分割され、複数のＩＰパケット１６、１７、１８のペイロード１６１、１７１、１８１に格納される。ペイロード１６１、１７１、１８１には、ビデオペイロードをさらに小さく分割した領域のＳＤＩ方式の映像信号が格納される。

またペイロード１６１、１７１、１８１の画像の属性や制御情報が、ＩＰパケット１６、１７、１８のヘッダ１６２、１７２、１８２に格納される。なお各フレームの最後のビデオペイロードの、最後のＩＰパケット１８のヘッダ１８２にはフレームの最後のパケットであることを示すフレームエンドフラグ１８３が格納される。

図４はＩＰビデオルータに入力されるＩＰパケットの構成の一例を示す図である。図３は、放送局内で使用されるＩＰ、ＵＤＰ（Ｕｓｅｒ Ｄａｔａｇｒａｍ Ｐｒｏｔｏｃｏｌ）及びＲＴＰ（Ｒｅａｌ－ｔｉｍｅ Ｔｒａｎｓｐｏｒｔ Ｐｒｏｔｏｃｏｌ）の使用を前提とした例である。この場合、図３に示すように、ＩＰパケット１８のヘッダ１８２は、ＩＰヘッダ１８２１、ＵＤＰヘッダ１８２２、ＲＴＰヘッダ１８２３を含む。

ＩＰヘッダ１８２１には、例えば、送信元ＩＰアドレス１８４及び宛先ＩＰアドレス１８５などのＩＰに基づく通信経路の制御に関する制御情報などが含まれる。ＵＤＰヘッダ１８２２には、例えばアプリケーション識別情報である宛先ポート番号などが含まれる。ＲＴＰヘッダ１８２３には、例えばデータストリームのリアルタイム性を保証するための制御情報が含まれる。

ＲＴＰヘッダ１８２３には、例えばタイムスタンプ１８６が含まれる。ＲＴＰヘッダ１８２３には、タイムスタンプ１８６の他に、バージョンビットＶ、パディングビットＰ、エクステンションビットＸ、ＣＳＲＣ（Ｃｏｎｔｒｉｂｕｔｉｎｇ Ｓｏｕｒｃｅ）カウントＣＣ，マーカービットＭ、ペイロードタイプＰＴ、シーケンス番号、送信者識別子が記述される。フレームの最後のＳＤＩデータが格納されたパケット１８においては、マーカービットＭの領域に「１」が設定され、例えばこれをフレームエンドフラグ１８３としてよい。

ＩＰパケット１８のペイロード１８１には、上述のように、各フレームの映像信号がラインごとに左から順に所定の範囲のビデオペイロードに区切られ、そのビデオペイロードをさらに小さく分割した領域のＳＤＩ方式の映像信号が格納される。

図１のペイロード分離部１２は、入力されたＩＰパケット１６、１７、１８からペイロード１６１、１７１、１８１を分離し、ペイロード１６１、１７１、１８１に格納されたＳＤＩ方式の映像信号をクロスポイントスイッチ１３に出力する。またペイロード分離部１２は、ペイロード以外の情報、すなわちヘッダ１６２、１７２、１７３の情報をＩＰマトリックススイッチ１４に出力する。

クロスポイントスイッチ１３は、ペイロード分離部１２によって分離されたペイロードに格納されていたＳＤＩ方式の映像信号をチャンネル指示部１１によって指示されたＩＰビデオルータ１の出力チャンネルに転送する。なおＩＰビデオルータ１の各出力チャンネルは、それぞれ、ペイロードに格納されていたＳＤＩ方式の映像信号を一時的に保存するペイロードメモリを備えてもよい。

またＩＰマトリックススイッチ１４は、ペイロード分離部１２から出力されたペイロード以外の情報、すなわちヘッダ情報をチャンネル指示部１１によって指示されたＩＰビデオルータ１の出力チャンネルに転送する。なおＩＰビデオルータ１の各出力チャンネルは、それぞれ、ペイロード以外の情報、すなわちヘッダ情報を一時的に保存するヘッダ情報メモリを備えてもよい。

パケット組立部１５は、分離して別々に転送されたペイロードとペイロード以外の情報とに基づいて出力パケットを組み立ててＩＰビデオルータ１の出力チャンネルから出力する。

なお図１に示す第１の実施形態及び後述の他の実施形態のＩＰビデオルータの各構成要素は、機能単位のブロックを示している。各実施形態のクロスポイントスイッチ１３以外のＩＰビデオルータの各構成要素の一部又は全部は、例えば図１１に示すようなコンピュータ５０とプログラムとの任意の組み合わせにより実現されてもよい。コンピュータ５０は、一例として、以下のような構成を含む。

・ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）５１
・ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）５２
・ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）５３
・ＲＡＭ５３にロードされるプログラム５４
・プログラム５４を格納する記憶装置５５
・記録媒体５６の読み書きを行うドライブ装置５７
・通信ネットワーク５９と接続する通信インタフェース５８
・データの入出力を行う入出力インタフェース６０
・各構成要素を接続するバス６１
各実施形態の各構成要素は、これらの機能を実現するプログラム５４をＣＰＵ５１が取得して実行することで実現される。例えば、図１のＩＰビデオルータ１の例では、チャンネル指示部１１は、プログラム５４を取得したＣＰＵ５１が、プログラム５４に基づき、ＩＰビデオルータ１の入力チャンネル及び出力チャンネルとして入出力インタフェース６０のチャンネルを対応させることで機能が実現されてもよい。

またペイロード分離部１２は、プログラム５４を取得したＣＰＵ５１が、プログラム５４に基づき、入出力インタフェース６０に入力されたパケットから、映像信号を含むペイロードを分離して、入出力インタフェース６０に接続されるクロスポイントスイッチ１３に出力することで機能が実現されてもよい。

またＩＰマトリックススイッチ１４は、プログラム５４を取得したＣＰＵ５１が、プログラム５４に基づき、入出力インタフェース６０に入力されたパケットの、ペイロード以外の情報を、出力チャンネルに対応する入出力インタフェース６０のチャンネルに転送することで機能が実現されてもよい。

またパケット組立部１５は、プログラム５４を取得したＣＰＵ５１が、プログラム５４に基づき、クロスポイントスイッチ１３により転送されたペイロードと、入出力インタフェース６０に転送されたペイロード以外の情報とに基づいて出力パケットを組み立てて入出力インタフェース６０のチャンネルから出力することで機能が実現されてもよい。

各実施形態の各構成要素の機能を実現するプログラム５４は、例えば、予め記憶装置５５やＲＯＭ５２やＲＡＭ５３に格納されており、必要に応じてＣＰＵ５１が読み出すように構成されてもよい。プログラム５４は、通信ネットワーク５９を介してＣＰＵ５１に供給されてもよいし、予め記録媒体５６に格納されており、ドライブ装置５７が当該プログラムを読み出してＣＰＵ５１に供給してもよい。

次に本実施形態の動作について説明する。図５は、図１の動作を示すフローチャートである。図５に示すように、図１のＩＰビデオルータによるＩＰビデオ転送方法は、まず、チャンネル指示部１１がＩＰビデオルータ１に入力されたパケットの出力チャンネルを指示する（ステップＳ１）。そしてペイロード分離部１２が、入力されたパケットから映像信号を含むペイロードを分離する（ステップＳ２）。

そしてクロスポイントスイッチ１３が、ペイロード分離部１２によって分離されたペイロードを、チャンネル指示部１１によって指示されたＩＰビデオルータ１の出力チャンネルに転送する（ステップＳ３）。

またＩＰマトリックススイッチ１４が、ペイロード以外の情報、すなわちヘッダ情報をチャンネル指示部１１によって指示されたＩＰビデオルータ１の出力チャンネルに転送する（ステップＳ４）。

最後に、パケット組立部１５が、チャンネル指示部１１によって指示されたＩＰビデオルータ１の出力チャンネルに転送されたペイロード及びペイロード以外の情報、すなわちヘッダ情報に出力パケットを組み立ててＩＰビデオルータ１の出力チャンネルから出力する（ステップＳ５）。

以上説明したように、本実施形態によれば、入力されたパケットから映像信号を含むペイロードを分離し、同じ高ビットレートに対応可能なＩＰマトリックススイッチと比較して低価格であるクロスポイントスイッチがペイロードを出力チャンネルに転送する。またＩＰマトリックススイッチがペイロード以外の情報を出力チャンネルに転送する。そして分離して別々に転送されたペイロード及びペイロード以外の情報に基づいて出力パケットが組み立てられて出力される。この構成により、低価格で実現可能な構成で、かつ、高ビットレート伝送に対応可能なＩＰビデオルータを提供することが可能となる。

次に第２の実施形態について説明する。図６は第２の実施形態の構成の一例を示すブロック図である。図６に示すように、第２の実施形態のＩＰビデオルータ２は、プリメモリ２１、ポストメモリ２２、ヘッダ情報検出部２３、ヘッダ情報メモリ２４を備えている点で第１の実施形態と異なる。

図７は、入力されるＩＰパケットの概要及び図５のプリメモリの構成を示す図である。プリメモリ２１は、図７に示すように出力チャンネルごとに映像信号を分けて格納するためのチャンネル単位領域２１１、チャンネル単位領域２１２を有している。またチャンネル単位領域２１１は、図７に示すように、フレームごとに映像信号を分けて格納するためのフレーム単位領域２１１１、フレーム単位領域２１１２を有している。

ペイロード分離部１２は、入力されたパケット２６、２７、２８、２９から映像信号（ＳＤＩ方式の信号）を含むペイロード２６１、２７１、２８１、２９１から抜き出したデータであるＳＤＩ＃１、ＳＤＩ＃２、ＳＤＩ＃Ｌ、ＳＤＩ＃１１をプリメモリ２１に書き込んでつなげる。したがってプリメモリ２１が読み込まれてクロスポイントスイッチ１３に出力される信号は、ＳＤＩ方式の信号になる。

ヘッダ情報検出部２３は、ペイロード分離部１２によって分離されたペイロード以外の情報、すなわちヘッダ２６２，２７２，２８２，２９２、送信元ＩＰアドレス２６３、２７３、２８３、２９３、タイムスタンプ２６４、２７４、２８４、２９４及びフレームエンドフラグ２８５を検出し、ペイロード分離部１２に通知する。ペイロード分離部１２は、ヘッダ情報検出部２３が検出した送信元ＩＰアドレス２６３、２７３、２８３、２９３に対応するチャンネル単位領域及びフレーム単位領域に、分離したペイロードを書き込む。

図８は、図５のクロスポイントスイッチのチャンネル切り替えの動作を示す図である。図８に示すように、クロスポイントスイッチ１３は、複数の入力チャンネルの１つから入力されたＩＰパケットを連続して出力チャンネルに転送し、転送し終わると、次の入力チャンネルから入力されたＩＰパケットを連続して出力チャンネルに転送する。このようにクロスポイントスイッチ１３は、複数の入力チャンネルに入力されたＩＰパケットを入力チャンネルごとに順番に出力チャンネルに転送する。

またクロスポイントスイッチ１３は、ＩＰビデオルータ１が接続されるＩＰネットワークより高いビットレートに対応可能とする。クロスポイントスイッチ１３は、ＩＰビデオルータ１が接続されるＩＰネットワークのビットレートより高いビットレートで、プリメモリから映像信号を読み込んで出力チャンネルに転送する。ＩＰネットワークのビットレートより高いビットレートでプリメモリから１チャンネル分の映像信号を連続して転送した後に出力チャンネルを切り替えることにより、チャンネルを切り替える時間を確保することが可能になる。

またＩＰビデオルータ１が例えば１０Ｇｂｐｓのイーサネット（登録商標）に接続されている場合は、クロスポイントスイッチ１３は、例えば１２Ｇｂｐｓのビットレートでの伝送に対応可能なものを用いてよい。一般に１２Ｇｂｐｓのビットレートでの伝送に対応可能なクロスポイントスイッチは、同じ１２Ｇｂｐｓのビットレートでの伝送に対応可能なＩＰマトリックススイッチと比較して低価格である。

ヘッダ情報メモリ２４は、ＩＰビデオルータ１の各出力チャンネルに備えられ、ＩＰマトリックススイッチ１４によって転送されたペイロード以外の情報、すなわちヘッダ情報を一時的に保存する。ＩＰマトリックススイッチ１４は、ペイロード分離部１２から出力されたペイロード以外の情報、すなわちヘッダ情報をチャンネル指示部１１によって指示されたＩＰビデオルータ１の出力チャンネルのヘッダ情報メモリ２４に転送する。

図９は、図５のポストメモリの構成及び出力されるＩＰパケットの概要を示す図である。ポストメモリ２２は、図９に示すように、出力チャンネルごとに映像信号を分けて格納するためのチャンネル単位領域２２１、チャンネル単位領域２２２を有している。またチャンネル単位領域２２１は、図９に示すように、フレームごとに映像信号を分けて格納するためのフレーム単位領域２２１１、フレーム単位領域２２１２を有している。

クロスポイントスイッチ１３は、プリメモリ２１から読み込まれて転送されたＳＤＩ方式の信号、すなわちＳＤＩ＃１、ＳＤＩ＃２、ＳＤＩ＃Ｌ、ＳＤＩ＃１１をつなげたままポストメモリ２２に書き込む。

パケット組立部１５は、分離して別々に転送された、映像信号のペイロードに格納されていた信号ＳＤＩ＃１と、信号ＳＤＩ＃１に対応するペイロード以外の情報とに基づいて出力パケット３１を組み立てて出力する。具体的には、図９に示すように、パケット組立部１５は、ペイロード３１１にクロスポイントスイッチ１３によって転送された信号ＳＤＩ＃１を格納し、ヘッダ３１２に、ＩＰマトリックススイッチ１４によって転送された信号ＳＤＩ＃１に対応する送信元ＩＰアドレス２６３やタイムスタンプ２６４等を格納して出力パケット３１を組み立てて出力する。同様に、パケット組立部１５は、分離して別々に転送された、映像信号のペイロードに格納されていた信号ＳＤＩ＃２、ＳＤＩ＃Ｌ、ＳＤＩ＃１１と、信号ＳＤＩ＃２、ＳＤＩ＃Ｌ，ＳＤＩ＃１１に対応するペイロード以外の情報とに基づいて出力パケット３２、３３、３４を組み立てて出力する。具体的には、図９に示すように、パケット組立部１５は、ペイロード３２１、３３１、３４１にクロスポイントスイッチ１３によって転送された信号ＳＤＩ＃２、ＳＤＩ＃Ｌ、ＳＤＩ＃１１を格納する。そしてパケット組立部１５は、ヘッダ３２２、３３２、３４２に、ＩＰマトリックススイッチ１４によって転送された信号ＳＤＩ＃２、ＳＤＩ＃Ｌ、ＳＤＩ＃１１に対応する送信元ＩＰアドレス２７３、２８３、２９３やタイムスタンプ２７４、２８４、２９４等を格納する。これらによってパケット組立部１５は、出力パケット３２、３３、３４を組み立てて出力する。また映像信号のフレームの最後のパケットのペイロードに格納されていた信号ＳＤＩ＃をペイロード３３１に格納する出力パケット３３のヘッダ３３２にはフレームエンドフラグ２８５が格納される。

以上説明した第２の実施形態においても、第１の実施形態と同様、入力されたパケットから映像信号を含むペイロードを分離し、同じ高ビットレートに対応可能なＩＰマトリックススイッチと比較して低価格であるクロスポイントスイッチがペイロードを出力チャンネルに転送する。またＩＰマトリックススイッチがペイロード以外の情報を出力チャンネルに転送する。そして分離して別々に転送されたペイロード及びペイロード以外の情報に基づいて出力パケットが組み立てられて出力される。この構成により、低価格で、かつ、高ビットレート伝送に対応することができるＩＰビデオルータを提供することが可能となる。

以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解し得る様々な変更をすることができる。

１、２ ＩＰビデオルータ
１１ チャンネル指示部
１２ ペイロード分離部
１３ クロスポイントスイッチ
１４ ＩＰマトリックススイッチ
１５ パケット組立部
１６、１７、１８ パケット
１６１、１７１、１８１ ペイロード
１６２、１７２、１８２ ヘッダ
１８３ フレームエンドフラグ
１８４ 送信元ＩＰアドレス
１８５ 宛先ＩＰアドレス
１８６ タイムスタンプ
１８２１ ＩＰヘッダ
１８２２ ＵＤＰヘッダ
１８２３ ＲＴＰヘッダ
１００ 放送局システム
１０１ スタジオ装置
１０２ 記憶装置
１０３ 編集装置
１０４ 送出装置
１０５、１０６ ゲートウェイ
１１０ 情報カメラ
１２０ 中継所
１３０ ネットワーク
２１ プリメモリ
２２ ポストメモリ
２３ ヘッダ情報検出部
２４ ヘッダ情報メモリ
２１１、２１２、２２１、２２２ チャンネル単位領域
２１１１、２１１２、２２１１、２２１２ フレーム単位領域
２６、２７、２８、２９ パケット
２６１、２７１、２８１、２９１ ペイロード
２６２、２７２、２８２、２９２ ヘッダ
２６３、２７３、２８３、２９３ 送信元ＩＰアドレス
２６４、２７４、２８４、２９４ タイムスタンプ
２８５ フレームエンドフラグ
３１、３２、３３、３４ 出力パケット
３１１、３２１、３３１、３４１ ペイロード
３１２、３２２、３３２、３４２ ヘッダ
５０ コンピュータ
５１ ＣＰＵ
５２ ＲＯＭ
５３ ＲＡＭ
５４ プログラム
５５ 記憶装置
５６ 記録媒体
５７ ドライブ装置
５８ 通信インタフェース
５９ 通信ネットワーク
６０ 入出力インタフェース
６１ バス

Claims (8)

1. 出力チャンネルを指示するチャンネル指示部と、
   入力されたパケットから映像信号を含むペイロードを分離するペイロード分離部と、
   分離された前記ペイロードを前記出力チャンネルに転送するクロスポイントスイッチと、
   前記パケットの前記ペイロード以外の情報を前記出力チャンネルに転送するＩＰマトリックススイッチと、
   転送された前記ペイロード及び前記ペイロード以外の情報に基づいて出力パケットを組み立てて出力するパケット組立部と、
   を有するＩＰビデオルータ。
2. 分離された前記ペイロードをつなげて保存するプリメモリと、
   前記出力チャンネルに備えられ、前記クロスポイントスイッチによって転送された前記ペイロードを保存するポストメモリと、を有する、
   請求項１に記載のＩＰビデオルータ。
3. 前記プリメモリは、前記出力チャンネルに対応するチャンネル単位領域を有する、
   請求項２に記載のＩＰビデオルータ。
4. 前記クロスポイントスイッチは、前記ＩＰビデオルータが接続されるＩＰネットワークより高いビットレートで、前記プリメモリから前記ペイロードを読み込んで前記出力チャンネルに転送し、
   前記チャンネル単位領域に書き込まれた前記ペイロードを連続して転送した後、前記出力チャンネルを切り替える、
   請求項３に記載のＩＰビデオルータ。
5. 前記映像信号のフレームの最後の前記パケットであることを示すフレームエンドフラグを検出する検出部を有し、
   前記ペイロード分離部は、前記フレームエンドフラグの検出に基づいて前記チャンネル単位領域を切り替えて前記分離された前記ペイロードを書き込む、
   請求項３または４に記載のＩＰビデオルータ。
6. 請求項１から５のいずれかに記載のＩＰビデオルータと、
   ＳＤＩ方式の信号を扱う映像装置と、
   前記映像装置からのＳＤＩ方式の信号をＩＰ化された映像信号に変換して前記ＩＰビデオルータに出力し、前記ＩＰビデオルータから出力された前記映像信号をＳＤＩ方式の信号に変換して前記映像装置に出力するゲートウェイと、
   を有する放送局システム。
7. 入力されたパケットのヘッダ情報及び出力チャンネルを検出し、
   前記入力されたパケットから映像信号を含むペイロードを分離し、
   分離された前記ペイロードを前記出力チャンネルに転送し、
   検出された前記ヘッダ情報を前記出力チャンネルに転送し、
   転送された前記ペイロード及び前記ヘッダ情報に基づいて出力パケットを組み立てて出力する、
   ＩＰビデオ転送方法。
8. コンピュータを、
   入力されたパケットのヘッダ情報及び出力チャンネルを検出するヘッダ情報検出部、
   前記入力されたパケットから映像信号を含むペイロードを分離しクロスポイントスイッチに出力するペイロード分離部、
   検出された前記ヘッダ情報を前記出力チャンネルに転送するＩＰマトリックススイッチ、及び、
   前記クロスポイントスイッチにより転送された前記ペイロード及び前記ヘッダ情報に基づいて出力パケットを組み立てて出力するパケット組立部、
   として機能させるプログラム。

Images