Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7150437B2 - Manufacturing method of multilayer ceramic capacitor - Google Patents
[go: Go Back, main page]

JP7150437B2 - Manufacturing method of multilayer ceramic capacitor - Google Patents

Manufacturing method of multilayer ceramic capacitor Download PDF

Info

Publication number
JP7150437B2
JP7150437B2 JP2018005440A JP2018005440A JP7150437B2 JP 7150437 B2 JP7150437 B2 JP 7150437B2 JP 2018005440 A JP2018005440 A JP 2018005440A JP 2018005440 A JP2018005440 A JP 2018005440A JP 7150437 B2 JP7150437 B2 JP 7150437B2
Authority
JP
Japan
Prior art keywords
laminated
ceramic
axis direction
sheet
ceramic capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018005440A
Other languages
Japanese (ja)
Other versions
JP2019125705A (en
Inventor
亮 大野
哲彦 福岡
昌司 楠本
明彦 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2018005440A priority Critical patent/JP7150437B2/en
Priority to US16/239,206 priority patent/US10622148B2/en
Priority to KR1020190001599A priority patent/KR102613352B1/en
Priority to TW108100682A priority patent/TWI761654B/en
Priority to CN201910044499.9A priority patent/CN110047654B/en
Publication of JP2019125705A publication Critical patent/JP2019125705A/en
Application granted granted Critical
Publication of JP7150437B2 publication Critical patent/JP7150437B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/242Terminals the capacitive element surrounding the terminal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、サイドマージン部を備えた積層セラミックコンデンサに関する。 The present invention relates to a multilayer ceramic capacitor having side margins.

近年、電子機器の小型化及び高性能化に伴い、電子機器に用いられる積層セラミックコンデンサに対する小型化及び大容量化の要望がますます強くなってきている。この要望に応えるためには、積層セラミックコンデンサの内部電極を拡大することが有効である。内部電極を拡大するためには、内部電極の周囲の絶縁性を確保するためのサイドマージン部を薄くする必要がある。 2. Description of the Related Art In recent years, with the miniaturization and high performance of electronic equipment, there has been an increasing demand for miniaturization and large-capacity multilayer ceramic capacitors used in electronic equipment. To meet this demand, it is effective to enlarge the internal electrodes of the laminated ceramic capacitor. In order to enlarge the internal electrodes, it is necessary to thin the side margin portions for ensuring insulation around the internal electrodes.

この一方で、一般的な積層セラミックコンデンサの製造方法では、各工程(例えば、内部電極のパターニング、積層シートの切断など)の精度により、均一な厚さのサイドマージン部を形成することが難しい。したがって、このような積層セラミックコンデンサの製造方法では、サイドマージン部を薄くするほど、内部電極の周囲の絶縁性を確保することが難しくなる。 On the other hand, in a general method of manufacturing a multilayer ceramic capacitor, it is difficult to form side margin portions with a uniform thickness due to the accuracy of each step (for example, patterning of internal electrodes, cutting of laminated sheets, etc.). Therefore, in such a method of manufacturing a multilayer ceramic capacitor, the thinner the side margins, the more difficult it becomes to ensure insulation around the internal electrodes.

特許文献1には、サイドマージン部を後付けする技術が開示されている。つまり、この技術では、内部電極を側面に露出させた状態のグリーンチップにおいて、このグリーンチップの側面をセラミックグリーンシートに押し付ける。これによって、側面用セラミックグリーンシートを打ち抜いてセラミック保護層(サイドマージン部)が設けられる。この技術により、均一な厚さのサイドマージン部を形成可能となるため、サイドマージン部を薄くする場合にも、内部電極の周囲の絶縁性を確保することができる。 Patent Literature 1 discloses a technique for retrofitting a side margin portion. In other words, in this technique, in the green chip with the internal electrodes exposed on the side surfaces, the side surfaces of the green chip are pressed against the ceramic green sheets. As a result, ceramic protective layers (side margin portions) are provided by punching out the side ceramic green sheets. Since this technique makes it possible to form a side margin portion with a uniform thickness, it is possible to ensure insulation around the internal electrodes even when the side margin portion is made thin.

特開2012-209539号公報JP 2012-209539 A

一方で、特許文献1に記載されているように、グリーンチップの側面を側面用セラミックグリーンシートに押し付ける場合、セラミックグリーンシートが捲れてグリーンチップの側面以外の面に貼り付くことがあった。その一方で、セラミックグリーンシートが十分に打ち抜けず、サイドマージン部が形成できないこともあった。 On the other hand, as described in Patent Document 1, when the side surface of the green chip is pressed against the ceramic green sheet for the side surface, the ceramic green sheet may turn over and stick to surfaces other than the side surface of the green chip. On the other hand, the ceramic green sheet was not sufficiently punched out, and the side margin portions could not be formed in some cases.

以上のような事情に鑑み、本発明の目的は、適切な形状のサイドマージン部を備えた積層セラミックコンデンサを提供することにある。 SUMMARY OF THE INVENTION In view of the circumstances as described above, an object of the present invention is to provide a multilayer ceramic capacitor having side margin portions of an appropriate shape.

上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサは、積層部と、サイドマージン部と、を具備する。
上記積層部は、容量形成部と、引出部と、カバー部と、を有する。
上記容量形成部は、第1方向に内部電極が積層される。
上記引出部は、上記容量形成部から上記第1方向に直交する第2方向に延び、上記内部電極が引き出される。
上記カバー部は、上記第1方向から上記容量形成部及び上記引出部を覆う。
上記積層部には、第1方向に向く主面と、上記第2方向に向く端面と、上記第1方向及び上記第2方向に直交する第3方向に向く側面とが形成される。
上記サイドマージン部は、上記側面に設けられる。
上記側面は、
上記主面の外縁により構成された上記第2方向に延びる第1直線部と、上記端面の外縁により構成された上記第1方向に延びる第2直線部と、上記第1直線部及び上記第2直線部を接続する角部と、を有し、
上記角部は、
上記第1直線部が上記第2方向に延長された第1仮想線と、上記第2直線部の上記第1仮想線側の端点と、の間の上記第1方向に沿った距離をa、上記第2直線部が上記第1方向に延長された第2仮想線と、上記側面から露出した上記引出部の端部であって上記容量形成部と上記カバー部との境界に位置する端部と、の間の上記第2方向に沿った距離をbとしたときに、0.4≦a/b≦2.5、かつ10μm≦a,b≦60μmの条件を満たすように湾曲する。
To achieve the above object, a multilayer ceramic capacitor according to one aspect of the present invention includes a multilayer portion and side margin portions.
The lamination section has a capacitance forming section, a lead-out section, and a cover section.
In the capacitance forming portion, internal electrodes are stacked in the first direction.
The extraction portion extends from the capacitance forming portion in a second direction perpendicular to the first direction, and the internal electrode is extracted.
The cover portion covers the capacitance forming portion and the lead portion from the first direction.
The laminated portion has a main surface facing in the first direction, an end surface facing in the second direction, and side surfaces facing in a third direction orthogonal to the first direction and the second direction.
The side margin portion is provided on the side surface.
The above aspect
A first straight portion extending in the second direction and configured by the outer edge of the main surface, a second straight portion extending in the first direction and configured by the outer edge of the end face, the first straight portion and the second straight portion. and a corner portion connecting the straight portions,
The corners are
the distance along the first direction between the first imaginary line along which the first straight portion extends in the second direction and the end point of the second straight portion on the first imaginary line side; a second imaginary line extending in the first direction from the second linear portion; and an end portion of the lead portion exposed from the side surface and positioned at a boundary between the capacitance forming portion and the cover portion. and b is the distance along the second direction, the curve satisfies the conditions of 0.4≦a/b≦2.5 and 10 μm≦a and b≦60 μm.

上記構成により、サイドマージン部が形成される積層部の側面が、角の丸い長方形状に構成される。上記条件を満たす角部により、サイドマージン部形成用のセラミックシートを打ち抜いてサイドマージン部を形成する場合に、当該セラミックシートに対する荷重を分散させ適切な大きさのせん断力を作用させることができる。これにより、当該セラミックシートを上記側面の外縁に沿った形状で打ち抜くことができ、適切な形状のサイドマージン部を設けることができる。 With the above configuration, the side surfaces of the laminated portion where the side margin portions are formed are configured in a rectangular shape with rounded corners. When the side margin portions are formed by punching out the ceramic sheet for forming the side margin portions, the corner portions that satisfy the above conditions can disperse the load on the ceramic sheet and apply shear force of an appropriate magnitude. As a result, the ceramic sheet can be punched out in a shape along the outer edge of the side surface, and a side margin portion having an appropriate shape can be provided.

上記角部は、さらに、0.5≦a/b≦1.5の条件を満たすように湾曲してもよい。
これにより、当該セラミックシートの角部近傍へのせん断力の集中を効果的に抑制し、サイドマージン部の外観不良をより確実に防止することができる。
The corner may be curved so as to satisfy the condition 0.5≦a/b≦1.5.
As a result, it is possible to effectively suppress the concentration of the shearing force in the vicinity of the corners of the ceramic sheet, and to more reliably prevent appearance defects in the side margin portions.

上記角部は、さらに、1.0≦a/b≦1.5、かつ10μm≦b≦30μmの条件を満たすように湾曲してもよい。
これにより、引出部の第2方向に沿った長さ寸法を短くした場合でも、上記セラミックシートに対して適切な大きさのせん断力を作用させることができる。したがって、積層セラミックコンデンサに占める容量形成部の割合を高めて小型かつ大容量化を実現できるとともに、適切な形状のサイドマージン部を設けることができる。
The corners may be curved to satisfy the conditions of 1.0≦a/b≦1.5 and 10 μm≦b≦30 μm.
As a result, even when the length dimension along the second direction of the lead-out portion is shortened, a shearing force of an appropriate magnitude can be applied to the ceramic sheet. Therefore, it is possible to increase the proportion of the capacitance forming portion in the multilayer ceramic capacitor, realize a small size and increase the capacitance, and provide a side margin portion having an appropriate shape.

以上のように、本発明によれば、適切な形状のサイドマージン部を設けることが可能な積層セラミックコンデンサを提供することができる。 As described above, according to the present invention, it is possible to provide a multilayer ceramic capacitor capable of providing side margin portions having an appropriate shape.

本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。1 is a perspective view of a laminated ceramic capacitor according to one embodiment of the present invention; FIG. 上記積層セラミックコンデンサの図1のA-A'線に沿った断面図である。FIG. 2 is a cross-sectional view of the multilayer ceramic capacitor taken along line AA' in FIG. 1; 上記積層セラミックコンデンサの図1のB-B'線に沿った断面図である。2 is a cross-sectional view of the multilayer ceramic capacitor taken along line BB' of FIG. 1; FIG. 上記積層セラミックコンデンサの製造方法を示すフローチャートである。4 is a flow chart showing a method for manufacturing the laminated ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す平面図である。It is a top view which shows the manufacturing process of the said laminated ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す斜視図である。It is a perspective view which shows the manufacturing process of the said laminated ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す断面図である。It is a cross-sectional view showing a manufacturing process of the laminated ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す斜視図である。It is a perspective view which shows the manufacturing process of the said laminated ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す断面図である。It is a cross-sectional view showing a manufacturing process of the laminated ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す断面図である。It is a cross-sectional view showing a manufacturing process of the laminated ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す断面図である。It is a cross-sectional view showing a manufacturing process of the laminated ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す斜視図である。It is a perspective view which shows the manufacturing process of the said laminated ceramic capacitor. 図2の部分拡大図である。FIG. 3 is a partially enlarged view of FIG. 2; 本実施形態の比較例に係る未焼成の積層チップを示す斜視図である。FIG. 4 is a perspective view showing an unfired laminated chip according to a comparative example of the present embodiment; 上記比較例に係る積層セラミックコンデンサの製造過程を示す平面図である。It is a top view which shows the manufacturing process of the laminated ceramic capacitor based on the said comparative example. 上記比較例に係る積層セラミックコンデンサの製造過程を示す断面図である。It is a sectional view showing a manufacturing process of a monolithic ceramic capacitor concerning the above-mentioned comparative example. 上記比較例に係る未焼成のセラミック素体を示す斜視図である。FIG. 4 is a perspective view showing an unfired ceramic body according to the comparative example;

以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
The drawings show mutually orthogonal X, Y and Z axes where appropriate. The X-axis, Y-axis, and Z-axis are common in all drawings.

[積層セラミックコンデンサ10の全体構成]
図1~3は、本発明の一実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA-A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB-B'線に沿った断面図である。
[Overall Configuration of Multilayer Ceramic Capacitor 10]
1 to 3 are diagrams showing a multilayer ceramic capacitor 10 according to one embodiment of the present invention. FIG. 1 is a perspective view of a laminated ceramic capacitor 10. FIG. FIG. 2 is a cross-sectional view of the multilayer ceramic capacitor 10 taken along line AA' in FIG. FIG. 3 is a cross-sectional view of the multilayer ceramic capacitor 10 taken along line BB' of FIG.

積層セラミックコンデンサ10は、セラミック素体11と、第1外部電極14と、第2外部電極15と、を備える。セラミック素体11は、典型的には、Z軸方向を向いた2つの主面と、X軸方向を向いた2つの端面と、Y軸方向を向いた2つの側面と、を有する。なお、セラミック素体11の各面を接続する稜部は丸みを帯びている。 A laminated ceramic capacitor 10 includes a ceramic element body 11 , a first external electrode 14 and a second external electrode 15 . The ceramic body 11 typically has two main surfaces oriented in the Z-axis direction, two end surfaces oriented in the X-axis direction, and two side surfaces oriented in the Y-axis direction. The ridges connecting the surfaces of the ceramic body 11 are rounded.

外部電極14,15は、セラミック素体11の端面を覆い、セラミック素体11を挟んでX軸方向に対向している。外部電極14,15は、セラミック素体11の端面から主面及び側面に延出している。これにより、外部電極14,15では、X-Z平面に平行な断面、及びX-Y平面に平行な断面がいずれもU字状となっている。なお、外部電極14,15の形状は、図1に示すものに限定されない。 The external electrodes 14 and 15 cover the end faces of the ceramic body 11 and face each other in the X-axis direction with the ceramic body 11 interposed therebetween. The external electrodes 14 and 15 extend from the end surfaces of the ceramic body 11 to the main surface and side surfaces. As a result, the external electrodes 14 and 15 have a U-shaped cross section parallel to the XZ plane and a cross section parallel to the XY plane. The shape of the external electrodes 14 and 15 is not limited to that shown in FIG.

外部電極14,15は、電気の良導体により形成されている。外部電極14,15を形成する電気の良導体としては、例えば、銅(Cu)、ニッケル(Ni)、錫(Sn)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。 The external electrodes 14 and 15 are made of a good electrical conductor. Good electrical conductors forming the external electrodes 14 and 15 include, for example, copper (Cu), nickel (Ni), tin (Sn), palladium (Pd), platinum (Pt), silver (Ag), and gold (Au). and the like as a main component.

セラミック素体11は、誘電体セラミックスで形成され、積層部16と、サイドマージン部17と、を有する。積層部16には、X軸方向を向いた2つの端面16aと、Y軸方向を向いた2つの側面16bと、Z軸方向を向いた2つの主面16cと、が形成されている。サイドマージン部17は、積層部16の2つの側面16bをそれぞれ被覆している。
なお、図2に示す断面は、積層部16の側面16bに相当する。
The ceramic body 11 is made of dielectric ceramics and has a laminated portion 16 and side margin portions 17 . The laminated portion 16 is formed with two end surfaces 16a facing in the X-axis direction, two side surfaces 16b facing in the Y-axis direction, and two main surfaces 16c facing in the Z-axis direction. The side margin portion 17 covers two side surfaces 16b of the laminated portion 16, respectively.
Note that the cross section shown in FIG. 2 corresponds to the side surface 16 b of the laminated portion 16 .

積層部16は、X-Y平面に沿って延びる平板状の複数のセラミック層がZ軸方向に積層された構成を有する。積層部16は、容量形成部18と、2つの引出部19と、2つのカバー部20と、を有する。引出部19は、容量形成部18のX軸方向両側にそれぞれ設けられる。引出部19は、カバー部20とともに外部電極14,15に接続された端面16aを構成している。 The laminated portion 16 has a configuration in which a plurality of flat ceramic layers extending along the XY plane are laminated in the Z-axis direction. The laminated portion 16 has a capacitance forming portion 18 , two lead portions 19 , and two cover portions 20 . The lead portions 19 are provided on both sides of the capacitance forming portion 18 in the X-axis direction. The lead portion 19 constitutes an end surface 16 a connected to the external electrodes 14 and 15 together with the cover portion 20 .

カバー部20は、容量形成部18及び引出部19をZ軸方向上下から被覆する。カバー部20のZ軸方向に向いた表面は、積層部16の2つの主面16cを構成している。カバー部20は、容量形成部18のZ軸方向上下を覆う第1カバー領域21と、引出部19のZ軸方向上下を覆う第2カバー領域22と、を含む。なお、第1カバー領域21上の主面16cには、平坦領域16dが形成される(図13参照)。 The cover portion 20 covers the capacitance forming portion 18 and the lead portion 19 from above and below in the Z-axis direction. The surface of the cover portion 20 facing in the Z-axis direction constitutes two main surfaces 16 c of the laminated portion 16 . The cover portion 20 includes a first cover region 21 that covers the upper and lower sides of the capacity forming portion 18 in the Z-axis direction, and a second cover region 22 that covers the upper and lower sides of the lead portion 19 in the Z-axis direction. A flat region 16d is formed on the main surface 16c on the first cover region 21 (see FIG. 13).

容量形成部18は、X-Y平面に沿って延びるシート状の複数の第1内部電極12及び第2内部電極13を有する。容量形成部18では、内部電極12,13が複数のセラミック層を挟んでZ軸方向に交互に積層される。つまり、内部電極12,13は、セラミック層を挟んでZ軸方向に対向している。容量形成部18は、積層セラミックコンデンサ10における電荷を蓄える機能を有する。 The capacitance forming portion 18 has a plurality of sheet-like first internal electrodes 12 and second internal electrodes 13 extending along the XY plane. In the capacitance forming portion 18, the internal electrodes 12 and 13 are alternately stacked in the Z-axis direction with a plurality of ceramic layers interposed therebetween. That is, the internal electrodes 12 and 13 face each other in the Z-axis direction with the ceramic layer interposed therebetween. The capacitance forming portion 18 has a function of storing charges in the multilayer ceramic capacitor 10 .

内部電極12,13は、容量形成部18のY軸方向の全幅にわたって形成され、積層部16の両側面16bに露出している。セラミック素体11では、積層部16の両側面16bを覆うサイドマージン部17によって、積層部16の両側面16bにおける隣接する内部電極12,13間の絶縁性が確保される。 The internal electrodes 12 and 13 are formed over the entire width of the capacitance forming portion 18 in the Y-axis direction and are exposed on both side surfaces 16 b of the laminated portion 16 . In the ceramic body 11 , insulation between adjacent internal electrodes 12 and 13 on both side surfaces 16 b of the laminated portion 16 is ensured by the side margin portions 17 covering the side surfaces 16 b of the laminated portion 16 .

引出部19のうち、第1引出部19aでは、第1内部電極12が容量形成部18から第1外部電極14に接する端面16aまでX軸方向外方に延びる。第2引出部19bでは、第2内部電極13が容量形成部18から第2外部電極15に接する端面16aまでX軸方向外方に延びる。これにより、第1内部電極12は第1外部電極14に接続され、第2内部電極13は第2外部電極15に接続される。 In the first lead portion 19 a of the lead portion 19 , the first internal electrode 12 extends outward in the X-axis direction from the capacitance forming portion 18 to the end face 16 a in contact with the first external electrode 14 . In the second lead-out portion 19b, the second internal electrode 13 extends outward in the X-axis direction from the capacitance forming portion 18 to the end face 16a in contact with the second external electrode 15. As shown in FIG. Thereby, the first internal electrode 12 is connected to the first external electrode 14 and the second internal electrode 13 is connected to the second external electrode 15 .

第1引出部19aの第1内部電極12間のセラミック層は、第2内部電極13と第1外部電極14との絶縁性を確保するエンドマージンとして機能する。同様に、第2引出部19bの第2内部電極13間のセラミック層は、第1内部電極12と第2外部電極15との絶縁性を確保するエンドマージンとして機能する。 The ceramic layer between the first internal electrodes 12 of the first lead-out portion 19 a functions as an end margin that ensures insulation between the second internal electrode 13 and the first external electrode 14 . Similarly, the ceramic layer between the second internal electrodes 13 of the second lead-out portion 19b functions as an end margin that ensures insulation between the first internal electrode 12 and the second external electrode 15. As shown in FIG.

このような構成により、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間に電圧が印加されると、第1内部電極12と第2内部電極13との間の複数のセラミック層に電圧が加わる。これにより、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間の電圧に応じた電荷が蓄えられる。 With such a configuration, in the multilayer ceramic capacitor 10, when a voltage is applied between the first external electrode 14 and the second external electrode 15, the plurality of voltages between the first internal electrode 12 and the second internal electrode 13 A voltage is applied to the ceramic layer of As a result, in the multilayer ceramic capacitor 10 , electric charges corresponding to the voltage between the first external electrode 14 and the second external electrode 15 are stored.

セラミック素体11では、内部電極12,13間の各セラミック層の容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム(BaTiO)に代表される、バリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の材料が挙げられる。 In the ceramic body 11, dielectric ceramics with a high dielectric constant are used in order to increase the capacitance of each ceramic layer between the internal electrodes 12,13. Dielectric ceramics with a high dielectric constant include, for example, perovskite structure materials containing barium (Ba) and titanium (Ti), represented by barium titanate (BaTiO 3 ).

なお、セラミック層は、チタン酸ストロンチウム(SrTiO)系、チタン酸カルシウム(CaTiO)系、チタン酸マグネシウム(MgTiO)系、ジルコン酸カルシウム(CaZrO)系、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O)系、ジルコン酸バリウム(BaZrO)系、酸化チタン(TiO)系などで構成してもよい。 Note that the ceramic layer includes strontium titanate (SrTiO 3 ), calcium titanate (CaTiO 3 ), magnesium titanate (MgTiO 3 ), calcium zirconate (CaZrO 3 ), calcium zirconate titanate (Ca( Zr, Ti)O 3 ) system, barium zirconate (BaZrO 3 ) system, titanium oxide (TiO 2 ) system, or the like may be used.

内部電極12,13は、電気の良導体により形成されている。内部電極12,13を形成する電気の良導体としては、典型的にはニッケル(Ni)が挙げられ、この他にも銅(Cu)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。 The internal electrodes 12 and 13 are made of a good electrical conductor. Nickel (Ni) is typically used as a good electrical conductor forming the internal electrodes 12 and 13. In addition, copper (Cu), palladium (Pd), platinum (Pt), silver (Ag), A metal or alloy containing gold (Au) or the like as a main component can be used.

なお、本実施形態に係る積層セラミックコンデンサ10の構成は、図1~3に示す構成に限定されない。例えば、内部電極12,13の枚数は、積層セラミックコンデンサ10に求められるサイズや性能に応じて、適宜決定可能である。 The configuration of the laminated ceramic capacitor 10 according to this embodiment is not limited to the configurations shown in FIGS. For example, the number of internal electrodes 12 and 13 can be appropriately determined according to the size and performance required of the multilayer ceramic capacitor 10 .

図2に示すように、第2カバー領域22上の主面16cは、Z軸方向内方に向かって湾曲している。これに伴い、引出部19も、容量形成部18から端面16aに向かってZ軸方向の高さ寸法が漸減するように構成され、引出部19における内部電極12,13も、端面16aに向かってZ軸方向内方に向かって湾曲して配置される。例えば、端面16aにおける引出部19のZ軸方向に沿った高さ寸法は、容量形成部18との境界部における引出部19のZ軸方向に沿った高さ寸法の8割以下となる。 As shown in FIG. 2, the main surface 16c on the second cover area 22 curves inward in the Z-axis direction. Along with this, the lead portion 19 is also configured such that the height dimension in the Z-axis direction gradually decreases from the capacitance forming portion 18 toward the end face 16a, and the internal electrodes 12 and 13 of the lead portion 19 also extend toward the end face 16a. It is arranged so as to curve inward in the Z-axis direction. For example, the height dimension along the Z-axis direction of the lead portion 19 at the end face 16 a is 80% or less of the height dimension along the Z-axis direction of the lead portion 19 at the boundary portion with the capacitance forming portion 18 .

これにより、側面16bは、角が丸い長方形状に構成される。
上記構成の積層セラミックコンデンサ10は、以下の製造方法により形成される。
Thereby, the side surface 16b is configured in a rectangular shape with rounded corners.
The laminated ceramic capacitor 10 having the above configuration is formed by the following manufacturing method.

[積層セラミックコンデンサ10の製造方法]
図4は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図5~12は積層セラミックコンデンサ10の製造過程を模式的に示す図である。以下、積層セラミックコンデンサ10の製造方法について、図4に沿って、図5~12を適宜参照しながら説明する。
[Manufacturing Method of Multilayer Ceramic Capacitor 10]
FIG. 4 is a flow chart showing the manufacturing method of the multilayer ceramic capacitor 10. As shown in FIG. 5 to 12 are diagrams schematically showing the manufacturing process of the multilayer ceramic capacitor 10. FIG. Hereinafter, a method for manufacturing the laminated ceramic capacitor 10 will be described along FIG. 4 with reference to FIGS. 5 to 12 as appropriate.

(ステップS01:セラミックシート積層)
ステップS01では、容量形成部18を形成するための第1セラミックシート101及び第2セラミックシート102と、カバー部20を形成するための第3セラミックシート103と、を準備し、これらを積層する。
(Step S01: Ceramic sheet lamination)
In step S01, a first ceramic sheet 101 and a second ceramic sheet 102 for forming the capacitance forming portion 18 and a third ceramic sheet 103 for forming the cover portion 20 are prepared and laminated.

セラミックシート101,102,103は、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。セラミックシート101,102,103は、例えば、ロールコーターやドクターブレードなどを用いてシート状に成形される。セラミックシート101,102,103の厚さは適宜調整可能である。 The ceramic sheets 101, 102, 103 are configured as unfired dielectric green sheets containing dielectric ceramics as a main component. The ceramic sheets 101, 102, 103 are formed into sheets using, for example, a roll coater or a doctor blade. The thickness of the ceramic sheets 101, 102, 103 can be adjusted appropriately.

図5は、セラミックシート101,102,103の平面図である。この段階では、セラミックシート101,102,103が、個片化されていない大判のシートとして構成される。図5には、積層セラミックコンデンサ10ごとに個片化する際の切断線Lx,Lyが示されている。切断線LxはX軸に平行であり、切断線LyはY軸に平行である。 FIG. 5 is a plan view of the ceramic sheets 101, 102, 103. FIG. At this stage, the ceramic sheets 101, 102, 103 are constructed as large sheets that are not singulated. FIG. 5 shows cutting lines Lx and Ly used when individualizing each laminated ceramic capacitor 10 . The cutting line Lx is parallel to the X-axis, and the cutting line Ly is parallel to the Y-axis.

図5に示すように、第1セラミックシート101には第1内部電極12に対応する未焼成の第1内部電極112が形成され、第2セラミックシート102には第2内部電極13に対応する未焼成の第2内部電極113が形成されている。なお、カバー部20に対応する第3セラミックシート103には内部電極が形成されていない。 As shown in FIG. 5, unfired first internal electrodes 112 corresponding to the first internal electrodes 12 are formed on the first ceramic sheet 101 , and unfired first internal electrodes 112 corresponding to the second internal electrodes 13 are formed on the second ceramic sheet 102 . A sintered second internal electrode 113 is formed. No internal electrodes are formed on the third ceramic sheet 103 corresponding to the cover portion 20 .

内部電極112,113は、任意の導電性ペーストをセラミックシート101,102に塗布することによって形成することができる。導電性ペーストの塗布方法は、公知の技術から任意に選択可能である。例えば、導電性ペーストの塗布には、スクリーン印刷法やグラビア印刷法を用いることができる。 The internal electrodes 112, 113 can be formed by applying any conductive paste to the ceramic sheets 101, 102. FIG. A method for applying the conductive paste can be arbitrarily selected from known techniques. For example, a screen printing method or a gravure printing method can be used to apply the conductive paste.

第1セラミックシート101には、切断線Lyに沿って、内部電極112が塗布されていない非電極形成領域N1が帯状に形成されている。同様に、第2セラミックシート102には、切断線Lyに沿って、内部電極113が塗布されていない非電極形成領域N2が帯状に形成されている。非電極形成領域N1と非電極形成領域N2はX軸方向に互い違いに配置されている。つまり、非電極形成領域N1を通る切断線Lyと非電極形成領域N2を通る切断線Lyとが交互に並んでいる。 In the first ceramic sheet 101, a strip-shaped non-electrode-forming region N1, to which the internal electrode 112 is not applied, is formed along the cutting line Ly. Similarly, in the second ceramic sheet 102, a strip-shaped non-electrode-forming region N2 where the internal electrode 113 is not applied is formed along the cutting line Ly. The non-electrode formation regions N1 and the non-electrode formation regions N2 are alternately arranged in the X-axis direction. That is, the cutting lines Ly passing through the non-electrode forming regions N1 and the cutting lines Ly passing through the non-electrode forming regions N2 are arranged alternately.

これらのセラミックシート101,102,103を図6に示すように積層し、積層シート104を作製する。つまり、第1セラミックシート101及び第2セラミックシート102を交互に積層し、かつセラミックシート101,102の積層体のZ軸方向上下面に第3セラミックシート103を積層する。積層シート104において、非電極形成領域N1上には内部電極113が積層され、非電極形成領域N2上には内部電極112が積層される。なお、図6に示す例では、第3セラミックシート103がそれぞれ3枚ずつ積層されているが、第3セラミックシート103の枚数は適宜変更可能である。 These ceramic sheets 101, 102 and 103 are laminated as shown in FIG. That is, the first ceramic sheets 101 and the second ceramic sheets 102 are alternately laminated, and the third ceramic sheet 103 is laminated on the top and bottom surfaces of the laminated body of the ceramic sheets 101 and 102 in the Z-axis direction. In the laminated sheet 104, the internal electrode 113 is laminated on the non-electrode forming region N1, and the internal electrode 112 is laminated on the non-electrode forming region N2. Although three third ceramic sheets 103 are laminated in the example shown in FIG. 6, the number of third ceramic sheets 103 can be changed as appropriate.

(ステップS02:圧着)
ステップS02では、積層シート104をZ軸方向から圧着する。
(Step S02: Crimping)
In step S02, the laminated sheet 104 is crimped from the Z-axis direction.

図7は、ステップS02の圧着工程を説明する、Y軸方向から見た模式的な断面図である。
本ステップの圧着工程では、Z軸方向に積層シート104を挟むように一対の加圧板S1を対向させ、積層シート104に向かってこれらの加圧板S1を加圧することによって、積層シート104を圧着する。加圧板S1は、例えば、静水圧加圧や一軸加圧などによって加圧される。
FIG. 7 is a schematic cross-sectional view seen from the Y-axis direction for explaining the crimping process of step S02.
In the crimping step of this step, a pair of pressure plates S1 are opposed to sandwich the laminated sheet 104 in the Z-axis direction, and the laminated sheet 104 is crimped by pressing these pressure plates S1 toward the laminated sheet 104. . The pressure plate S1 is pressurized by, for example, hydrostatic pressurization or uniaxial pressurization.

さらに、加圧板S1と積層シート104との間には、弾性シートS2が配置される。弾性シートS2は、シート状の弾性体によって構成され、例えばポリエチレンテレフタラート(PET)樹脂によって形成される。弾性シートS2は、加圧板S1によって積層シート104に向かって加圧される。 Further, an elastic sheet S2 is arranged between the pressure plate S1 and the laminated sheet 104. As shown in FIG. The elastic sheet S2 is composed of a sheet-like elastic body, and is made of polyethylene terephthalate (PET) resin, for example. The elastic sheet S2 is pressed toward the laminated sheet 104 by the pressing plate S1.

ここで、積層シート104には、内部電極112,113の双方が積層されている容量形成領域105と、第1内部電極112及び非電極形成領域N2が積層されている第1引出領域106aと、内部電極113及び非電極形成領域N1が積層されている第2引出領域106bと、が形成される。容量形成領域105は、容量形成部18及びカバー部20の第1カバー領域21に対応する。第1引出領域106aは、第1引出部19a及びカバー部20の第1カバー領域21に対応する。第2引出領域106bは、第2引出部19b及びカバー部20の第2カバー領域22に対応する。第1及び第2引出領域106a、106bは、まとめて引出領域106とも称する。 Here, in the laminated sheet 104, the capacitance forming region 105 in which both the internal electrodes 112 and 113 are laminated, the first lead region 106a in which the first internal electrode 112 and the non-electrode forming region N2 are laminated, A second lead region 106b in which the internal electrode 113 and the non-electrode formation region N1 are stacked is formed. The capacitance forming region 105 corresponds to the capacitance forming portion 18 and the first cover region 21 of the cover portion 20 . The first drawer region 106 a corresponds to the first drawer portion 19 a and the first cover region 21 of the cover portion 20 . The second drawer region 106 b corresponds to the second drawer portion 19 b and the second cover region 22 of the cover portion 20 . The first and second drawer areas 106 a , 106 b are also collectively referred to as the drawer area 106 .

弾性シートS2を介在させてこのような積層シート104を加圧することで、以下に説明するように、Z軸方向内方に沈み込んだ形状の引出領域106を形成することができる。 By pressurizing the laminated sheet 104 with the elastic sheet S2 interposed therebetween, it is possible to form the pull-out area 106 which is recessed inward in the Z-axis direction, as described below.

容量形成領域105では、内部電極112,113の双方を含み、セラミックシート101,102,103が隙間なく積層されている。これにより、容量形成領域105は、圧着工程によって全体がX-Y平面に延ばされつつ、ほぼ均一に圧縮される。この結果、容量形成領域105上に略平坦な面が形成される。 In the capacitance forming region 105, the ceramic sheets 101, 102, 103 are laminated without gaps, including both the internal electrodes 112, 113. FIG. As a result, the capacitance forming region 105 is stretched in the XY plane by the compression bonding process and compressed substantially uniformly. As a result, a substantially flat surface is formed on the capacitance forming region 105. FIG.

一方、加圧前の引出領域106には、非電極形成領域N1,N2に対応する隙間が形成されている。また、グリーンシートは内部電極112,113よりも柔らかく延びやすい。このため、加圧により、容量形成領域105から延ばされたグリーンシートが当該隙間に入り込む。 On the other hand, gaps corresponding to the non-electrode formation areas N1 and N2 are formed in the extraction area 106 before pressurization. In addition, the green sheets are softer and easier to stretch than the internal electrodes 112 and 113 . Therefore, the green sheet extended from the capacitance forming region 105 enters the gap due to the pressurization.

さらに、弾性シートS2は、弾性変形によって厚さの薄い引出領域106に対しても十分に荷重を付加することができる。これにより、引出領域106では、容量形成領域105から延ばされたグリーンシートと加圧前から積層されていたグリーンシートとが、X-Y平面内で延びながらZ軸方向に圧着される。したがって、引出領域106では、容量形成領域105側から切断線Lyに向かって内部電極12,13間の厚さが徐々に薄くなる。この結果、引出領域106は、内部電極112,113を含む全体が切断線Ly付近でZ軸方向内方に大きく沈み込むように形成される。 Furthermore, the elastic sheet S2 can apply a sufficient load even to the thin drawer area 106 by elastic deformation. As a result, in the lead-out region 106, the green sheets extended from the capacitance forming region 105 and the green sheets that have been laminated before pressing are crimped in the Z-axis direction while extending in the XY plane. Therefore, in the extraction region 106, the thickness between the internal electrodes 12 and 13 gradually decreases from the capacitance forming region 105 side toward the cutting line Ly. As a result, the lead area 106 is formed such that the entire area including the internal electrodes 112 and 113 sinks greatly inward in the Z-axis direction near the cutting line Ly.

(ステップS03:切断)
ステップS03では、ステップS02で圧着された積層シート104を切断線Lx,Lyに沿って切断することにより、図8に示す未焼成の積層チップ116を作製する。積層チップ116は、焼成後の積層部16に対応する。圧着された積層シート104の切断には、例えば押し切り刃や回転刃などを用いることができる。
(Step S03: Disconnect)
In step S03, the unfired laminated chip 116 shown in FIG. 8 is produced by cutting the laminated sheet 104 pressure-bonded in step S02 along the cutting lines Lx and Ly. The laminated chip 116 corresponds to the laminated portion 16 after firing. For cutting the crimped laminated sheet 104, for example, a press cutting blade or a rotating blade can be used.

図8に示すように、積層チップ116は、容量形成部18に対応する未焼成の容量形成部118と、引出部19に対応する未焼成の引出部119と、カバー部20に対応する未焼成のカバー部120と、を有する。容量形成部118は、セラミック層に対応するグリーンシートの間に、内部電極112,113の双方が交互に積層されている。一方、引出部119は、内部電極112,113のいずれか一方がグリーンシートを挟んで積層されている。 As shown in FIG. 8, the laminated chip 116 includes an unfired capacitor forming portion 118 corresponding to the capacitor forming portion 18, an unfired lead portion 119 corresponding to the lead portion 19, and an unfired lead portion 119 corresponding to the cover portion 20. and a cover portion 120 of In the capacitance forming portion 118, both internal electrodes 112 and 113 are alternately laminated between green sheets corresponding to ceramic layers. On the other hand, the lead portion 119 is laminated with either one of the internal electrodes 112 and 113 sandwiching a green sheet.

また、積層チップ116には、X軸方向に相互に対向する2つの端面116aと、Y軸方向に相互に対向する2つの側面116bと、Z軸方向に相互に対向する2つの主面116cと、が形成されている。
端面116a及び側面116bは、切断工程における切断面に対応し、略平坦な面として構成される。
The laminated chip 116 has two end faces 116a facing each other in the X-axis direction, two side faces 116b facing each other in the Y-axis direction, and two principal faces 116c facing each other in the Z-axis direction. , are formed.
The end surface 116a and the side surface 116b correspond to the cut surfaces in the cutting process and are configured as substantially flat surfaces.

主面116cは、ステップS02の圧着工程において、未焼成のカバー部120を構成する最外層の第3セラミックシート103がZ軸方向から加圧されることで形成される。主面116cには、容量形成領域105に対応する平坦領域116dが形成される。 The main surface 116c is formed by pressing the outermost third ceramic sheet 103 constituting the unfired cover portion 120 from the Z-axis direction in the pressure bonding step of step S02. A flat region 116d corresponding to the capacitance forming region 105 is formed on the main surface 116c.

また、主面116cの平坦領域116d外方には、ステップS02の圧着工程で形成された引出領域106に対応して、Z軸方向内方に向かって湾曲する曲面が形成される。したがって、積層チップ116の側面116bは、当該曲面に起因する丸い角部116gを有し、角が丸い長方形状に構成される。 Further, on the outer side of the flat region 116d of the principal surface 116c, a curved surface that curves inward in the Z-axis direction is formed corresponding to the drawn-out region 106 formed in the crimping step of step S02. Therefore, the side surface 116b of the laminated chip 116 has rounded corners 116g resulting from the curved surface, and is configured in a rectangular shape with rounded corners.

(ステップS04:サイドマージン部形成)
ステップS04では、ステップS03で得られた積層チップ116における内部電極112,113が露出した側面116bに未焼成のサイドマージン部117を設ける。以下、図9~11を用いて、ステップS05のサイドマージン部117形成工程について説明する。
(Step S04: Side Margin Formation)
In step S04, an unfired side margin portion 117 is provided on the side surface 116b of the laminated chip 116 obtained in step S03 where the internal electrodes 112 and 113 are exposed. The step S05 of forming the side margin portions 117 will be described below with reference to FIGS.

まず、図9に示すように、弾性体からなる平板状のベース部材S3の上にセラミックシート117sを配置し、テープTで一方の側面116bを保持した積層チップ116の他方の側面116bをセラミックシート117sに対向させる。 First, as shown in FIG. 9, a ceramic sheet 117s is placed on a flat plate-shaped base member S3 made of an elastic body, and the other side 116b of the laminated chip 116, which is held by tape T on one side 116b, is attached to the ceramic sheet. 117s.

次に、図10に示すように、積層チップ116の側面116bでセラミックシート117sをY軸方向に押圧する。積層チップ116は、セラミックシート117sとともにベース部材S3に局所的に深く沈み込む。このとき、側面116bの外縁に沿ってセラミックシート117sにせん断力が作用し、このせん断力がセラミックシート117sのせん断強さ以上になると、セラミックシート117sが打ち抜かれる。これにより、図11に示すように、セラミックシート117sのうち、積層チップ116とともに沈み込んだ部分がサイドマージン部117として切り離される。 Next, as shown in FIG. 10, the side surface 116b of the laminated chip 116 presses the ceramic sheet 117s in the Y-axis direction. The laminated chip 116 locally sinks deeply into the base member S3 together with the ceramic sheet 117s. At this time, a shear force acts on the ceramic sheet 117s along the outer edge of the side surface 116b, and when this shear force exceeds the shear strength of the ceramic sheet 117s, the ceramic sheet 117s is punched out. As a result, as shown in FIG. 11, the portion of the ceramic sheet 117s sunken together with the laminated chip 116 is cut off as a side margin portion 117. As shown in FIG.

図12は、積層チップ116に未焼成のサイドマージン部117が形成された未焼成のセラミック素体111を示す図である。サイドマージン部117は、側面116bのみに設けられ、側面116bの形状に対応する平面形状を有する。 FIG. 12 shows an unfired ceramic body 111 in which an unfired side margin portion 117 is formed on a laminated chip 116. As shown in FIG. The side margin portion 117 is provided only on the side surface 116b and has a planar shape corresponding to the shape of the side surface 116b.

(ステップS05:焼成)
ステップS05では、ステップS04で得られた未焼成のセラミック素体111を焼成することにより、図1~3に示す積層セラミックコンデンサ10のセラミック素体11を作製する。ステップS05における焼成温度は、セラミック素体111の焼結温度に基づいて決定することができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
(Step S05: Firing)
In step S05, the ceramic body 11 of the multilayer ceramic capacitor 10 shown in FIGS. 1 to 3 is produced by firing the unfired ceramic body 111 obtained in step S04. The sintering temperature in step S<b>05 can be determined based on the sintering temperature of the ceramic body 111 . Also, the firing can be performed, for example, in a reducing atmosphere or in a low oxygen partial pressure atmosphere.

(ステップS06:外部電極形成)
ステップS06では、ステップS05で得られたセラミック素体11のX軸方向両端部に外部電極14,15を形成する。ステップS06における外部電極14,15の形成方法は、公知の方法から任意に選択可能である。これにより、図1~3に示すような積層セラミックコンデンサ10が形成される。
(Step S06: External electrode formation)
In step S06, external electrodes 14 and 15 are formed on both ends of the ceramic body 11 obtained in step S05 in the X-axis direction. A method for forming the external electrodes 14 and 15 in step S06 can be arbitrarily selected from known methods. Thereby, the laminated ceramic capacitor 10 as shown in FIGS. 1 to 3 is formed.

なお、上記のステップS06における処理の一部を、ステップS05の前に行ってもよい。例えば、ステップS05の前に未焼成のセラミック素体111のX軸方向両端面に未焼成の電極材料を塗布し、ステップS05において、未焼成のセラミック素体111を焼成すると同時に、未焼成の電極材料を焼き付けて外部電極14,15の下地層を形成してもよい。また、脱バインダー処理したセラミック素体111に未焼成の電極材料を塗布して、これらを同時に焼成してもよい。 Part of the processing in step S06 may be performed before step S05. For example, before step S05, an unfired electrode material is applied to both end surfaces of the unfired ceramic body 111 in the X-axis direction, and in step S05, the unfired ceramic body 111 is fired and the unfired electrodes are coated. The material may be baked to form the underlying layers of the external electrodes 14 and 15 . Alternatively, an unfired electrode material may be applied to the ceramic body 111 from which the binder has been removed, and these may be fired at the same time.

以上により、積層セラミックコンデンサ10が完成する。この製造方法では、内部電極12,13が露出した積層部16の側面16bにサイドマージン部17が後付けされるため、セラミック素体11における複数の内部電極12,13の端部のY軸方向の位置が、0.5μm以内のばらつきでZ軸方向に沿って揃う。 By the above, the multilayer ceramic capacitor 10 is completed. In this manufacturing method, since the side margin portion 17 is attached later to the side surface 16b of the laminated portion 16 where the internal electrodes 12 and 13 are exposed, the Y-axis direction of the end portions of the plurality of internal electrodes 12 and 13 in the ceramic element body 11 is increased. The positions are aligned along the Z-axis with a variation of within 0.5 μm.

また、焼成後の積層部16の側面16bには、未焼成の積層チップ116の側面116bに形成された丸い角部116gに対応する角部163が形成される。以下、側面16bの形状について説明する。 Further, a corner portion 163 is formed on the side surface 16b of the stacked portion 16 after firing so as to correspond to the rounded corner portion 116g formed on the side surface 116b of the unfired stacked chip 116 . The shape of the side surface 16b will be described below.

[積層部16の側面16bの詳細構成]
図13は、図2の積層部16を示す部分断面図であり、積層部16の側面16bの一部を拡大した図である。
[Detailed Configuration of Side 16b of Laminated Part 16]
FIG. 13 is a partial cross-sectional view showing the laminated portion 16 of FIG.

側面16bは、Y軸方向から見た平面視において、角が丸い略長方形状に構成される。すなわち側面16bは、2つの主面16cの外縁によりそれぞれ構成された2つの第1直線部161と、2つの端面16aの外縁によりそれぞれ構成された2つの第2直線部162と、第1直線部161及び第2直線部162との間を接続する湾曲した4つの角部163と、を有する。2つの第1直線部161は、Z軸方向に相互に対向し、2つの第2直線部162は、X軸方向に相互に対向する。 The side surface 16b is configured in a substantially rectangular shape with rounded corners when viewed from above in the Y-axis direction. That is, the side surface 16b includes two first linear portions 161 formed by the outer edges of the two main surfaces 16c, two second linear portions 162 formed by the outer edges of the two end surfaces 16a, and the first linear portion and four curved corners 163 connecting between 161 and the second straight portion 162 . The two first straight portions 161 face each other in the Z-axis direction, and the two second straight portions 162 face each other in the X-axis direction.

側面16bは、Z軸方向及びX軸方向に関してほぼ線対称に構成される。このため、以下では、1つの角部163及びそれに接続する第1直線部161及び第2直線部162の構成について詳細に説明する。 The side surface 16b is substantially symmetrical with respect to the Z-axis direction and the X-axis direction. Therefore, the configuration of one corner portion 163 and the first straight portion 161 and the second straight portion 162 connected thereto will be described in detail below.

第1直線部161は、X軸方向に延びる直線部分であって、主面16cの平坦領域16dにより構成される。つまり、第1直線部161は、ステップS02の圧着工程によって形成された平坦領域116dに対応し、容量形成部18を覆う第1カバー領域21上に形成される。
なお、第1直線部161は、実質的に直線であればよく、例えばセラミック素体11のZ軸方向の高さ寸法の1%以内のわずかな範囲でZ軸方向に蛇行、湾曲等していてもよい。
The first linear portion 161 is a linear portion extending in the X-axis direction and is configured by the flat region 16d of the main surface 16c. That is, the first linear portion 161 corresponds to the flat region 116d formed by the pressure bonding process in step S02 and is formed on the first cover region 21 covering the capacitance forming portion 18. FIG.
Note that the first straight portion 161 may be substantially straight, and meanders or curves in the Z-axis direction within a small range of, for example, 1% or less of the height dimension of the ceramic body 11 in the Z-axis direction. may

第1直線部161の端点P1は、第1カバー領域21のX軸方向周縁部に位置する。ここで、ステップS02の圧着工程では、容量形成領域105に対して荷重が集中し、容量形成領域105から引出領域106に向かってセラミックシート101,102,103が延ばされる。これにより、容量形成領域105のX軸方向周縁部では中央部よりも圧縮率が高くなることがある。したがって、端点P1は、X軸方向において、引出部19の容量形成部18との境界部(すなわち後述する端部P3)と同一、又は引出部19の端部P3よりも容量形成部18側に位置することになる。 The end point P1 of the first linear portion 161 is positioned at the X-axis direction peripheral portion of the first cover area 21 . Here, in the pressure bonding process of step S02, a load concentrates on the capacitance forming region 105, and the ceramic sheets 101, 102, 103 are extended from the capacitance forming region 105 toward the extraction region . As a result, the compression rate may be higher in the X-axis direction peripheral portion of the capacitance forming region 105 than in the central portion. Therefore, in the X-axis direction, the end point P1 is the same as the boundary portion of the lead portion 19 with the capacitance forming portion 18 (that is, the end portion P3 described later), or is closer to the capacitance forming portion 18 than the end P3 of the lead portion 19 is. will be located.

第2直線部162は、Z軸方向に延び、平坦面である端面16aの外縁により構成される。これにより、第2直線部162の端点P2は、端面16aのZ軸方向端部に位置する。
なお、第2直線部162は、実質的に直線であればよく、例えばセラミック素体11のX軸方向の長さ寸法の0.5%以内のわずかな範囲でX軸方向に蛇行、湾曲等していてもよい。
The second linear portion 162 extends in the Z-axis direction and is formed by the outer edge of the flat end face 16a. As a result, the end point P2 of the second linear portion 162 is positioned at the end of the end face 16a in the Z-axis direction.
In addition, the second straight portion 162 may be substantially straight. For example, the second straight portion 162 may meander or bend in the X-axis direction within a small range of 0.5% or less of the length dimension of the ceramic body 11 in the X-axis direction. You may have

角部163は、第1直線部161の端点P1と第2直線部162の端点P2とを接続する曲線部分であり、上述のように未焼成の側面116bの角部116gに対応する。角部163は、主面116cのX軸方向周縁部におけるY軸方向の外縁によって構成され、主に引出部19を覆う第2カバー領域22により形成される。 The corner portion 163 is a curved portion connecting the end point P1 of the first straight portion 161 and the end point P2 of the second straight portion 162, and corresponds to the corner portion 116g of the unfired side surface 116b as described above. The corner portion 163 is formed by the Y-axis direction outer edge of the X-axis direction peripheral portion of the main surface 116 c and is mainly formed by the second cover region 22 that covers the lead portion 19 .

角部163の形状は、以下のa及びbの比率及び値によって定義される。aは、角部163のZ軸方向に沿った高さ寸法に対応する値であり、bは、角部163のX軸方向に沿った長さ寸法に対応する値である。これにより、角部163の好ましい形状が規定される。 The shape of corner 163 is defined by the following ratios and values of a and b. a is a value corresponding to the height dimension of the corner portion 163 along the Z-axis direction, and b is a value corresponding to the length dimension of the corner portion 163 along the X-axis direction. This defines the preferred shape of corner 163 .

より具体的に、aは、第1直線部161から延長された第1仮想線L1と、第2直線部162の第1仮想線L1側の端点P2と、の間のZ軸方向に沿った距離とする。aの値は、ステップS02の圧着工程において形成される引出領域106の圧縮率が大きいほど大きくなる。これにより、aの値は、セラミックシート101,102の積層数及びセラミックシート101,102の厚さの少なくとも一方によって調整することができる。 More specifically, a is along the Z-axis direction between the first virtual line L1 extending from the first straight portion 161 and the end point P2 of the second straight portion 162 on the first virtual line L1 side. distance. The value of a increases as the compressibility of the drawn-out region 106 formed in the crimping step of step S02 increases. Thereby, the value of a can be adjusted by at least one of the number of lamination of the ceramic sheets 101 and 102 and the thickness of the ceramic sheets 101 and 102 .

また、bは、第2直線部162が延長された第2仮想線L2と、側面16bに露出する引出部19の端部であって容量形成部18とカバー部20との境界に位置する端部P3と、の間のX軸方向に沿った距離とする。bの値は、引出部19のX軸方向の寸法により調整可能である。 b is a second virtual line L2 along which the second linear portion 162 is extended; and the distance along the X-axis direction. The value of b can be adjusted by adjusting the dimension of the lead portion 19 in the X-axis direction.

実際には、第1直線部161の端点P1のX軸方向における位置の制御が難しいため、端点P1から第2仮想線L2までの角部163のX軸方向に沿った長さ寸法とbの値とが一致しないこともある。しかし、引出部19上の第2カバー領域22は、確実にZ軸方向内方へ湾曲して角部163を構成する。このため本実施形態では、角部163のX軸方向の長さ寸法を規定するために、引出部19のZ軸方向最外層におけるX軸方向の長さ寸法に対応するbを用いるものとする。 Actually, since it is difficult to control the position of the end point P1 of the first linear portion 161 in the X-axis direction, the length dimension along the X-axis direction of the corner portion 163 from the end point P1 to the second imaginary line L2 and b values may not match. However, the second cover area 22 on the lead-out portion 19 is certainly curved inward in the Z-axis direction to form the corner portion 163 . Therefore, in this embodiment, in order to define the length dimension of the corner portion 163 in the X-axis direction, b corresponding to the length dimension in the X-axis direction of the outermost layer in the Z-axis direction of the lead portion 19 is used. .

角部163は、0.4≦a/b≦2.5かつ10μm≦a,b≦60μmの条件を満たすように湾曲する。これにより、ステップS04において、セラミックシート117sを良好に打ち抜くことができ、側面16bのみに形成された適切な形状のサイドマージン部117を設けることができる。
以下、比較例を用いて角部163の作用効果について説明する。
The corner portion 163 is curved so as to satisfy the conditions of 0.4≦a/b≦2.5 and 10 μm≦a, b≦60 μm. As a result, in step S04, the ceramic sheet 117s can be punched well, and the side margin portion 117 having an appropriate shape can be provided only on the side surface 16b.
The effects of the corner portion 163 will be described below using a comparative example.

図14は、本実施形態の比較例に係る未焼成の積層チップ216を示す斜視図である。
積層チップ216は、積層チップ116と同様に、内部電極212,213が積層された未焼成の容量形成部218と、内部電極212,213の一方がそれぞれ引き出された2つの引出部219と、未焼成のカバー部220と、を有する。積層チップ216には、積層チップ116と同様に、X軸方向に相互に対向する2つの端面216aと、Y軸方向に相互に対向する2つの側面216bと、Z軸方向に相互に対向する2つの主面216cと、が形成されている。
FIG. 14 is a perspective view showing an unfired laminated chip 216 according to a comparative example of this embodiment.
As with the laminated chip 116, the laminated chip 216 includes an unfired capacitance forming portion 218 in which the internal electrodes 212 and 213 are laminated, two lead portions 219 in which one of the internal electrodes 212 and 213 is led out, and an unfired capacitor forming portion 218. and a firing cover portion 220 . Like the laminated chip 116, the laminated chip 216 has two end faces 216a facing each other in the X-axis direction, two side faces 216b facing each other in the Y-axis direction, and two end faces 216b facing each other in the Z-axis direction. Two major surfaces 216c are formed.

積層チップ216は、主面216c全体がほぼ平坦に構成される。このため、側面216bの角部216gは、角部116gよりも角ばって形成される。つまり、焼成後の側面216bの角部216gは、0.4>a/b及び10μm>aの少なくともいずれか一方の条件を満たしており、0.4≦a/b≦2.5かつ10μm≦a,b≦60μmの条件を満たしていない。 The laminated chip 216 is configured such that the entire main surface 216c is substantially flat. Therefore, the corner 216g of the side surface 216b is formed to be more angular than the corner 116g. That is, the corner portion 216g of the side surface 216b after firing satisfies at least one of 0.4>a/b and 10 μm>a, and 0.4≦a/b≦2.5 and 10 μm≦ The condition of a, b≦60 μm is not satisfied.

このような積層チップ216は、例えば、セラミックシート101,102の非電極形成領域N1,N2にセラミックペーストを印刷することで形成される。これにより、セラミックシート101,102のZ軸方向の厚さが面内で均一になり、これらを積層した積層シートにおいても、Z軸方向の厚さがほぼ均一になる。したがって、ステップS02の圧着工程においても引出領域がほぼ湾曲せず、角ばった形状の積層チップ216が作製される。 Such a laminated chip 216 is formed, for example, by printing a ceramic paste on the non-electrode forming regions N1 and N2 of the ceramic sheets 101 and 102. As shown in FIG. As a result, the thickness in the Z-axis direction of the ceramic sheets 101 and 102 becomes uniform within the plane, and the thickness in the Z-axis direction also becomes substantially uniform in the laminated sheet in which these are laminated. Therefore, even in the crimping step of step S02, the lead-out region is hardly curved, and the laminated chip 216 having an angular shape is manufactured.

積層チップ216におけるサイドマージン部217の形成工程では、まず、図9の積層チップ116と同様に、積層チップ216の側面216bをセラミックシート117sに対向させる。次に、図10と同様に、積層チップ216の側面216bでセラミックシート117sを押圧する。 In the step of forming the side margin portion 217 in the laminated chip 216, first, the side surface 216b of the laminated chip 216 is made to face the ceramic sheet 117s, similarly to the laminated chip 116 in FIG. 10, the side surface 216b of the laminated chip 216 presses the ceramic sheet 117s.

図15は、積層チップ216の側面216bでセラミックシート117sを押圧している態様を示す、Y軸方向から見た模式的な平面図である。なお、図15では、図9~図11に示すテープT及び内部電極112,113の図示を省略している。 FIG. 15 is a schematic plan view seen from the Y-axis direction, showing a mode in which the side surface 216b of the laminated chip 216 presses the ceramic sheet 117s. 15, illustration of the tape T and the internal electrodes 112 and 113 shown in FIGS. 9 to 11 is omitted.

側面216bの角部216gは、上述のように角ばっている。このため、セラミックシート117sの角部216gの近傍には、略平坦な主面216cの外縁により作用するせん断力と、略平坦な端面216aにより作用するせん断力との双方が付加される。つまり、セラミックシート117sの角部216gの近傍に、Z軸方向に沿ったせん断力とX軸方向に沿ったせん断力とが集中する。この結果、セラミックシート117sの角部216g近傍に強いせん断応力が生じ、セラミックシート117sに亀裂Rが生じる。 The corners 216g of the side surfaces 216b are angular as described above. Therefore, in the vicinity of the corner 216g of the ceramic sheet 117s, both the shearing force acting by the outer edge of the substantially flat principal surface 216c and the shearing force acting by the substantially flat end surface 216a are applied. That is, the shearing force along the Z-axis direction and the shearing force along the X-axis direction are concentrated in the vicinity of the corner 216g of the ceramic sheet 117s. As a result, a strong shear stress is generated near the corner 216g of the ceramic sheet 117s, and a crack R is generated in the ceramic sheet 117s.

したがって、図16に示すように、側面216bでセラミックシート117sを打ち抜くと、セラミックシート117sが亀裂Rに起因して破れ、断片Fが付着したサイドマージン部217が形成される。 Therefore, as shown in FIG. 16, when the ceramic sheet 117s is punched at the side surface 216b, the ceramic sheet 117s is broken due to the crack R, and the side margin portion 217 with the fragment F attached thereto is formed.

この結果、図17に示すように、側面216b以外の端面216a及び主面216cに、サイドマージン部217から延びる断片Fが貼りついた未焼成のセラミック素体211が形成される。断片Fにより、積層セラミックコンデンサの外観が不良となり、歩留まりが低下する。 As a result, as shown in FIG. 17, an unfired ceramic body 211 is formed in which the fragments F extending from the side margin portions 217 are attached to the end face 216a and the principal face 216c other than the side face 216b. Fragments F make the appearance of the multilayer ceramic capacitor poor and reduce the yield.

そこで、積層セラミックコンデンサ10では、焼成後の側面16bの角部163が0.4≦a/b及び10μm≦aの条件を満たすように、未焼成の角部116gが大きく湾曲して形成される。このため、ステップS04のサイドマージン部117の形成工程において、セラミックシート117sに対して角部116gの外縁に沿ったせん断力を作用させることができる。この結果、セラミックシート117sに対して付加される荷重を分散させることができ、セラミックシート117sの破れを防止することができる。したがって、セラミックシート117sを側面116bの外縁に沿った形状で打ち抜くことができ、積層セラミックコンデンサ10の外観不良を防止することができる。 Therefore, in the multilayer ceramic capacitor 10, the non-fired corners 116g are formed to be greatly curved so that the corners 163 of the fired side faces 16b satisfy the conditions of 0.4≦a/b and 10 μm≦a. . Therefore, in the process of forming the side margin portions 117 in step S04, a shearing force along the outer edges of the corner portions 116g can be applied to the ceramic sheet 117s. As a result, the load applied to the ceramic sheet 117s can be dispersed, and breakage of the ceramic sheet 117s can be prevented. Therefore, the ceramic sheet 117s can be punched out in a shape along the outer edge of the side surface 116b, and the appearance defect of the multilayer ceramic capacitor 10 can be prevented.

一方、積層部の側面の角部がa,b>60μmを満たす場合、側面において角部の占める割合が大きくなり、角部がさらに大きく湾曲することとなる。この場合は、サイドマージン部形成工程において、側面によってセラミックシートに及されるせん断力が小さくなり、セラミックシートを打ち抜くことが難しくなる。 On the other hand, when the corners of the side surfaces of the laminated portion satisfy a, b>60 μm, the ratio of the corners occupying the side surfaces increases, and the corners are further curved. In this case, in the step of forming the side margins, the shearing force applied to the ceramic sheet by the side surface is reduced, making it difficult to punch out the ceramic sheet.

角部がa/b>2.5となる場合も同様に、角部がZ軸方向内方に大きく湾曲し、セラミックシートの打ち抜き不良が発生し得る。さらにこの場合は、第1直線部の端点付近が角ばった形状となることもある。これにより、第1直線部の端点近傍のセラミックシートにせん断力が集中し、図17のセラミック素体211と同様の外観不良が発生することもある。 Similarly, when a/b>2.5 at the corners, the corners are greatly curved inward in the Z-axis direction, which may result in defective punching of the ceramic sheet. Furthermore, in this case, the vicinity of the end point of the first linear portion may have an angular shape. As a result, the shearing force concentrates on the ceramic sheet near the end point of the first linear portion, and the appearance defect similar to that of the ceramic body 211 in FIG. 17 may occur.

このことから、積層セラミックコンデンサ10では、焼成後の側面16bの角部163がa/b≦2.5及びa,b≦60μmの条件を満たすことで、未焼成の側面116bが、セラミックシート117sに対して十分なせん断力を及ぼすことができる。したがって、セラミックシート117sの打ち抜き不良を防止することができる。 Therefore, in the multilayer ceramic capacitor 10, the corners 163 of the side surfaces 16b after firing satisfy the conditions of a/b≦2.5 and a, b≦60 μm, so that the unfired side surfaces 116b are formed into ceramic sheets 117s. can exert a sufficient shear force on the Therefore, it is possible to prevent defective punching of the ceramic sheet 117s.

また、焼成後の側面16bの角部163が10μm≦bの条件を満たすことで、引出部19のX軸方向に沿った長さ寸法を十分に確保し、エンドマージンにおける絶縁耐圧を十分に確保することができる。さらに、積層シート104におけるセラミックシート101,102の積層ずれによって、第1外部電極14と第2内部電極13、第2外部電極15と第1内部電極12が導通することを抑制できる。したがって、引出部19におけるショートの発生を防止することができる。 In addition, by satisfying the condition that the corner 163 of the side surface 16b after firing satisfies the condition of 10 μm≦b, the length dimension along the X-axis direction of the lead-out portion 19 is sufficiently secured, and the withstand voltage at the end margin is sufficiently secured. can do. Furthermore, it is possible to suppress electrical conduction between the first external electrode 14 and the second internal electrode 13 and between the second external electrode 15 and the first internal electrode 12 due to misalignment of the ceramic sheets 101 and 102 in the laminated sheet 104 . Therefore, it is possible to prevent a short circuit from occurring in the lead portion 19 .

以上をまとめると、側面16bの角部163が0.4≦a/b≦2.5、かつ10μm≦a,b≦60μmの条件を満たすように積層セラミックコンデンサ10を作製することで、適切な形状のサイドマージン部17を形成できるとともに、積層セラミックコンデンサ10の信頼性を十分に確保することができる。これにより、積層セラミックコンデンサ10の歩留まりを高めることができる。 In summary, the multilayer ceramic capacitor 10 is produced so that the corner 163 of the side surface 16b satisfies the conditions of 0.4≦a/b≦2.5 and 10 μm≦a, b≦60 μm. It is possible to form the shaped side margin portion 17 and sufficiently secure the reliability of the multilayer ceramic capacitor 10 . Thereby, the yield of the laminated ceramic capacitor 10 can be increased.

さらに、角部163が0.5≦a/b≦1.5の条件を満たすことで、外観不良をより確実に防止することができ、積層セラミックコンデンサ10の歩留まりをさらに高めることができる。 Furthermore, by satisfying the condition of 0.5≦a/b≦1.5, the corner portion 163 can more reliably prevent appearance defects and further increase the yield of the multilayer ceramic capacitor 10 .

また、セラミック素体11のサイズを変えずに積層セラミックコンデンサ10の容量を大きくするためには、内部電極12,13の交差面積を大きくして引出部19のX軸方向に沿った長さ寸法を短くすればよい。例えば、エンドマージンにおける絶縁性も考慮し、角部163を10μm≦b≦30μmの条件を満たすように設計することができる。 Further, in order to increase the capacitance of the multilayer ceramic capacitor 10 without changing the size of the ceramic element body 11, the crossing area of the internal electrodes 12 and 13 is increased and the length dimension of the lead portion 19 along the X-axis direction is increased. should be shortened. For example, the corner 163 can be designed so as to satisfy the condition of 10 μm≦b≦30 μm in consideration of the insulating properties of the end margin.

この場合、さらに角部163が1.0≦a/b≦1.5の条件を満たすことで、角部163が小さい場合でもセラミックシート117sに対して適切なせん断力を及ぼすことができる。これにより、小型かつ大容量であって、適切な形状のサイドマージン部17が設けられた積層セラミックコンデンサ10を実現することができる。 In this case, by satisfying the condition of 1.0≦a/b≦1.5 for the corner portion 163, even if the corner portion 163 is small, an appropriate shearing force can be applied to the ceramic sheet 117s. As a result, it is possible to realize a laminated ceramic capacitor 10 that is small in size and has a large capacity and is provided with the side margin portions 17 of an appropriate shape.

[実施例及び比較例]
本実施形態の実施例及び比較例として、様々な形状の積層部の側面を有する積層セラミックコンデンサのサンプルを作製し、サイドマージン部形成時の不具合の発生について調べた。これらのサンプルでは、X軸方向の寸法を1.0mmとし、Y軸方向及びZ軸方向の寸法を0.5mmとした。
[Examples and Comparative Examples]
As examples of the present embodiment and comparative examples, samples of multilayer ceramic capacitors having side surfaces of multilayer portions of various shapes were produced, and occurrence of defects during formation of side margin portions was investigated. These samples had an X-axis dimension of 1.0 mm and a Y-axis and Z-axis dimension of 0.5 mm.

表1に、積層セラミックコンデンサの各実施例及び比較例のサンプルにおいて測定した、上記側面の角部のa及びbの値、並びにこれらの値から算出されたa/bの値を示す。なお、表1に示す値は、いずれも各実施例及び比較例における100個のサンプルの平均値である。 Table 1 shows the values of a and b at the corners of the side surfaces measured in the samples of each example and comparative example of the multilayer ceramic capacitor, and the values of a/b calculated from these values. The values shown in Table 1 are all average values of 100 samples in each example and comparative example.

Figure 0007150437000001
Figure 0007150437000001

aは、当該角部のZ軸方向に沿った高さ寸法に対応する値である。すなわち、図13に示すように、aは、当該側面(16b)のX軸方向に沿った第1直線部(161)から延長された第1仮想線(L1)と、当該側面(16b)のZ軸方向に沿った第2直線部(162)の第1仮想線(L1)側の端点(P2)と、の間のZ軸方向に沿った距離とする。 a is a value corresponding to the height dimension along the Z-axis direction of the corner. That is, as shown in FIG. 13, a is a first imaginary line (L1) extending from a first straight portion (161) along the X-axis direction of the side surface (16b) and a The distance along the Z-axis direction between the end point (P2) of the second straight portion (162) on the side of the first imaginary line (L1) along the Z-axis direction.

bは、当該角部のX軸方向に沿った長さ寸法に対応する値である。すなわち、図13に示すように、bは、第2直線部(162)が延長された第2仮想線(L2)と、引出部(19)の端部であって容量形成部(18)とカバー部(20)との境界に位置する端部(P3)と、の間のX軸方向に沿った距離とする。 b is a value corresponding to the length dimension along the X-axis direction of the corner. That is, as shown in FIG. 13, b is the second imaginary line (L2) to which the second linear portion (162) is extended, and the end portion of the lead portion (19), which is the capacitance forming portion (18). The distance along the X-axis direction between the end portion (P3) located at the boundary with the cover portion (20).

表1に示すように、実施例1~11のサンプルの角部は、いずれも、0.4≦a/b≦2.5、かつ10μm≦a,b≦60μmの条件を満たしていた。 As shown in Table 1, the corners of the samples of Examples 1 to 11 all satisfied the conditions of 0.4≦a/b≦2.5 and 10 μm≦a, b≦60 μm.

一方、比較例1,2のサンプルは、いずれもaが9μmで、10μm≦aの条件を満たしていなかった。
さらに、比較例1のサンプルは、a/bが0.24で、0.4≦a/bの条件を満たしていなかった。
比較例3のサンプルは、aが61μm、bが62μで、a≦60μmの条件を満たしていなかった。
比較例4のサンプルは、aが61μm、a/bが2.90で、a≦60μm及びa/b≦2.5の条件を満たしていなかった。
On the other hand, the samples of Comparative Examples 1 and 2 each had a of 9 μm, which did not satisfy the condition of 10 μm≦a.
Furthermore, the sample of Comparative Example 1 had a/b of 0.24, which did not satisfy the condition of 0.4≦a/b.
The sample of Comparative Example 3 had a of 61 μm and b of 62 μm, and did not satisfy the condition of a≦60 μm.
The sample of Comparative Example 4 had a of 61 μm and a/b of 2.90, and did not satisfy the conditions of a≦60 μm and a/b≦2.5.

これらの実施例1~11、比較例1~4のサンプルについて、サイドマージン部形成用のセラミックシートの打ち抜き不良の発生個数を調べた。この場合の打ち抜き不良とは、サイドマージン部形成時にセラミックシートの全部又は一部を打ち抜くことができず、サイドマージン部を側面に形成できないことを言う。 Regarding the samples of Examples 1 to 11 and Comparative Examples 1 to 4, the number of occurrences of defective punching of the ceramic sheets for forming the side margin portions was examined. The punching failure in this case means that the ceramic sheet cannot be punched out in whole or in part when forming the side margins, and the side margins cannot be formed on the side surfaces.

角部が0.4≦a/b≦2.5、かつ10μm≦a,b≦60μmの条件を満たす実施例1~11では、打ち抜き不良は発生しなかった。 In Examples 1 to 11 in which the corners satisfies the conditions of 0.4≦a/b≦2.5 and 10 μm≦a, b≦60 μm, no punching defects occurred.

一方、a,bの値とも60μmより大きい比較例3では、サンプル100個中30個と非常に多くの打ち抜き不良が発生した。このことから、角部が0.4≦a/b≦2.5の条件を満たしていた場合でも、a,b≦60μmの条件を満たさないことにより打ち抜き不良が発生し、サイドマージン部を適切に設けることが難しいことが確認された。 On the other hand, in Comparative Example 3, in which both the values of a and b were larger than 60 μm, a very large number of defective punching occurred in 30 out of 100 samples. For this reason, even if the corner satisfies the condition of 0.4≦a/b≦2.5, if the condition of a, b≦60 μm is not satisfied, punching failure occurs, and the side margin portion is not properly formed. It was confirmed that it is difficult to set

さらに、a/bが2.5よりも大きい比較例4では、サンプル100個中5個の打ち抜き不良が発生した。これにより、角部においてa/bが2.5よりも大きくなる場合は、セラミックシートに及ぼすせん断力が不安定となり、サイドマージン部を適切に設けることが難しいことが確認された。 Furthermore, in Comparative Example 4 in which a/b is greater than 2.5, punching defects occurred in 5 out of 100 samples. As a result, it was confirmed that when a/b is greater than 2.5 at the corners, the shearing force exerted on the ceramic sheet becomes unstable, making it difficult to appropriately provide the side margins.

続いて実施例1~11、比較例1~4のサンプルのうち、打ち抜き不良が発生しなかったサンプルについて、サイドマージン部形成用のセラミックシートの断片が積層部の側面以外に付着したことによる外観不良の発生個数を調べた。具体的には、実施例1~11、及び比較例1,2では100個のサンプル、比較例3では70個のサンプル、比較例4では95個のサンプルについて外観不良の発生個数を調べた。 Next, among the samples of Examples 1 to 11 and Comparative Examples 1 to 4, the appearance of the samples for which no punching failure occurred was caused by the fragments of the ceramic sheets for forming the side margins adhering to areas other than the side surfaces of the laminate. The number of defects was investigated. Specifically, 100 samples of Examples 1 to 11 and Comparative Examples 1 and 2, 70 samples of Comparative Example 3, and 95 samples of Comparative Example 4 were examined for the number of appearance defects.

aの値が10μm未満の比較例1,2では、サンプル100個中、9個又は10個の外観不良が発生した。また、aの値が60μmより大きくa/bの値が2.5より大きい比較例4でも、打ち抜き不良が発生しなかった95個のサンプルのうち、9個の外観不良が発生した。 In Comparative Examples 1 and 2 in which the value of a was less than 10 μm, 9 or 10 out of 100 samples had poor appearance. Also in Comparative Example 4 in which the value of a is greater than 60 μm and the value of a/b is greater than 2.5, out of the 95 samples in which no punching defects occurred, 9 had appearance defects.

一方、実施例1~11では、いずれもサンプル100個中外観不良が発生したサンプルは2個以下であり、歩留まりが良好であった。例えば、a/bの値が0.40の実施例9、a/bの値が2.26の実施例1でも、外観不良のサンプルは2個に留まっていた。なお、比較例3の打ち抜き不良が発生しなかった70個のサンプルについても、外観不良が発生したサンプルはなかった。 On the other hand, in Examples 1 to 11, out of 100 samples, the number of samples with poor appearance was 2 or less, and the yield was good. For example, even in Example 9 in which the value of a/b is 0.40 and Example 1 in which the value of a/b is 2.26, only two samples had poor appearance. Of the 70 samples in Comparative Example 3 in which no punching defects occurred, none of the samples had appearance defects.

このことから、角部が10μm≦aかつ0.4≦a/b≦2.5の条件を満たすことにより、サイドマージン部形成用のセラミックシートの回り込みによる外観不良の発生を抑制することができることが確認された。 Therefore, by satisfying the conditions of 10 μm≦a and 0.4≦a/b≦2.5 for the corner portion, it is possible to suppress occurrence of poor appearance due to wraparound of the ceramic sheet for forming the side margin portion. was confirmed.

実際に、実施例1~11のサンプルの側面と、外観不良が発生した比較例1,2,4のサンプルの側面との形状を比較したところ、実施例1~11の角部はより丸みを帯びており、比較例1、2、4の角部はより角ばっていた。このことから、角部が0.4≦a/b≦2.5の条件を満たすことにより、上記セラミックシートにおける角部近傍へのせん断力の集中を抑制できるものと考えられる。 In fact, when the shapes of the side surfaces of the samples of Examples 1 to 11 were compared with the side surfaces of the samples of Comparative Examples 1, 2, and 4 in which appearance defects occurred, the corners of Examples 1 to 11 were more rounded. The corners of Comparative Examples 1, 2 and 4 were more angular. From this, it is considered that the concentration of the shearing force in the vicinity of the corners of the ceramic sheet can be suppressed by satisfying the condition of 0.4≦a/b≦2.5 for the corners.

さらに、角部のa/bの値が0.52(実施例7)以上1.45(実施例3)以下である実施例3~7では、サンプル100個全てにおいて上記外観不良が発生しなかった。これにより、角部が0.5≦a/b≦1.5の条件も満たすことにより、より確実に外観不良を防止できることが確認された。 Furthermore, in Examples 3 to 7 in which the a/b value of the corner portion is 0.52 (Example 7) or more and 1.45 (Example 3) or less, the above-described appearance defects did not occur in all 100 samples. rice field. Accordingly, it was confirmed that by satisfying the condition of 0.5≦a/b≦1.5 for the corner portion, it is possible to more reliably prevent appearance defects.

加えて、外観不良が発生しなかった実施例3~7のうち、bの値が29μmの実施例3では、a/bの値が1.45であり、bの値が28μmの実施例4では、a/bの値が1.07であった。これにより、10μm≦b≦30μmとなるように引出部の長さ寸法を小さくした場合でも、1.0≦a/b≦1.5を満たすように角部を設計することで、外観不良を防止できることが確認された。つまり、角部が10μm≦b≦30μmかつ1.0≦a/b≦1.5を満たすことで、歩留まりを高めつつ、内部電極の交差面積を広げて大容量化を実現できる。 In addition, among Examples 3 to 7 in which no appearance defects occurred, in Example 3 in which the value of b was 29 μm, the value of a/b was 1.45, and in Example 4 in which the value of b was 28 μm. , the value of a/b was 1.07. As a result, even when the length dimension of the lead-out portion is reduced so as to satisfy 10 μm≦b≦30 μm, by designing the corner so as to satisfy 1.0≦a/b≦1.5, the poor appearance can be prevented. It was confirmed that this could be prevented. That is, by satisfying 10 .mu.m.ltoreq.b.ltoreq.30 .mu.m and 1.0.ltoreq.a/b.ltoreq.1.5 for the corner portion, it is possible to increase the yield and widen the intersecting area of the internal electrodes to increase the capacity.

また、引出部(エンドマージン)の長さ寸法が10μm未満の積層セラミックコンデンサでは、積層ずれによるショートや、絶縁耐圧の不足に起因するショートが発生し、積層セラミックコンデンサとしての信頼性を十分確保することができなかった。このため、引出部の長さ寸法に対応するbを10μm以上とすることで、積層セラミックコンデンサの信頼性を確保できることが確認された。 In addition, in multilayer ceramic capacitors with lead-out portions (end margins) of less than 10 μm, short circuits due to lamination misalignment and insufficient dielectric strength may occur, and sufficient reliability as multilayer ceramic capacitors is ensured. I couldn't. Therefore, it was confirmed that the reliability of the multilayer ceramic capacitor can be ensured by setting b corresponding to the length dimension of the lead portion to 10 μm or more.

以上より、角部が0.4≦a/b≦2.5、かつ10μm≦a,b≦60μmの条件を満たすことで、打ち抜き不良及び外観不良といったサイドマージン部形成時の不具合の発生を抑制できることが確認された。 As described above, by satisfying the conditions of 0.4 ≤ a/b ≤ 2.5 and 10 μm ≤ a, b ≤ 60 μm for the corners, the occurrence of defects such as poor punching and poor appearance when forming the side margins is suppressed. confirmed to be possible.

以上、本発明の各実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。 Although each embodiment of the present invention has been described above, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the gist of the present invention.

積層セラミックコンデンサ10の製造方法は、積層部16の側面16bに上記形状の角部163を形成することができれば、上述の製造方法に限定されない。 The manufacturing method of the laminated ceramic capacitor 10 is not limited to the manufacturing method described above as long as the corner portions 163 having the above-described shape can be formed on the side surfaces 16b of the laminated portion 16 .

さらに、積層セラミックコンデンサ10では、容量形成部18がZ軸方向に複数に分割して設けられていてもよい。この場合、各容量形成部18において内部電極12,13がZ軸方向に沿って交互に配置されていればよく、容量形成部18が切り替わる部分において第1内部電極12又は第2内部電極13が連続して配置されていてもよい。 Furthermore, in the multilayer ceramic capacitor 10, the capacitance forming portion 18 may be divided into a plurality of portions in the Z-axis direction. In this case, it is sufficient that the internal electrodes 12 and 13 are alternately arranged along the Z-axis direction in each capacitance forming portion 18, and the first internal electrode 12 or the second internal electrode 13 is arranged at the portion where the capacitance forming portion 18 is switched. They may be arranged continuously.

10…積層セラミックコンデンサ
11…セラミック素体
12,13…内部電極
14,15…外部電極
16…積層部
17…サイドマージン部
18…容量形成部
19,19a,19b…引出部
20…カバー部
16a…端面
16b…側面
16c…主面
161…第1直線部
162…第2直線部
163…角部
Reference Signs List 10 Laminated ceramic capacitor 11 Ceramic element body 12, 13 Internal electrodes 14, 15 External electrode 16 Laminated portion 17 Side margin portion 18 Capacitance forming portions 19, 19a, 19b Lead portion 20 Cover portion 16a End surface 16b Side surface 16c Main surface 161 First linear portion 162 Second linear portion 163 Corner portion

Claims (1)

第1方向に内部電極が積層された容量形成部と、前記容量形成部から前記第1方向に直交する第2方向に延び、前記内部電極が引き出された引出部と、前記第1方向から前記容量形成部及び前記引出部を覆うカバー部と、を有し、前記第1方向に向く主面と、前記第2方向に向く端面と、前記第1方向及び前記第2方向に直交する第3方向に向く側面とが形成された積層チップを作製し、
前記側面でセラミックシートを打ち抜くことにより、前記側面にサイドマージン部を形成し、
前記サイドマージン部が形成された前記積層チップを焼成することで、
前記主面の外縁により構成された前記第2方向に延びる第1直線部と、前記端面の外縁により構成された前記第1方向に延びる第2直線部と、前記第1直線部及び前記第2直線部を接続する角部と、を有する焼成後の前記側面を形成し、
前記角部は、
前記第1直線部が前記第2方向に延長された第1仮想線と、前記第2直線部の前記第1仮想線側の端点と、の間の前記第1方向に沿った距離をa、前記第2直線部が前記第1方向に延長された第2仮想線と、前記側面から露出した前記引出部の端部であって前記容量形成部と前記カバー部との境界に位置する端部と、の間の前記第2方向に沿った距離をbとしたときに、0.4≦a/b≦2.5、かつ10μm≦a,b≦60μmの条件を満たすように湾曲する
積層セラミックコンデンサの製造方法。
a capacitor forming portion in which internal electrodes are stacked in a first direction; a lead portion extending from the capacitor forming portion in a second direction orthogonal to the first direction and from which the internal electrodes are led; a main surface facing the first direction, an end surface facing the second direction, and a third direction perpendicular to the first and second directions. fabricating a laminated chip formed with a side surface facing a direction;
forming a side margin portion on the side surface by punching a ceramic sheet on the side surface;
By firing the laminated chip in which the side margin portion is formed,
A first linear portion extending in the second direction and configured by the outer edge of the main surface; a second linear portion extending in the first direction and configured by the outer edge of the end surface; Forming the side surface after firing having a corner portion connecting the straight portion,
The corner is
the distance along the first direction between the first imaginary line along which the first straight portion extends in the second direction and the end point of the second straight portion on the first imaginary line side; a second imaginary line extending in the first direction from the second linear portion; and an end portion of the lead portion exposed from the side surface and positioned at a boundary between the capacitance forming portion and the cover portion. and b is the distance along the second direction, the laminated ceramic is curved so as to satisfy the conditions of 0.4≦a/b≦2.5 and 10 μm≦a and b≦60 μm. A method of manufacturing a capacitor.
JP2018005440A 2018-01-17 2018-01-17 Manufacturing method of multilayer ceramic capacitor Active JP7150437B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018005440A JP7150437B2 (en) 2018-01-17 2018-01-17 Manufacturing method of multilayer ceramic capacitor
US16/239,206 US10622148B2 (en) 2018-01-17 2019-01-03 Multi-layer ceramic capacitor
KR1020190001599A KR102613352B1 (en) 2018-01-17 2019-01-07 Multilayer ceramic capacitor
TW108100682A TWI761654B (en) 2018-01-17 2019-01-08 Multilayer Ceramic Capacitors
CN201910044499.9A CN110047654B (en) 2018-01-17 2019-01-17 Multilayer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018005440A JP7150437B2 (en) 2018-01-17 2018-01-17 Manufacturing method of multilayer ceramic capacitor

Publications (2)

Publication Number Publication Date
JP2019125705A JP2019125705A (en) 2019-07-25
JP7150437B2 true JP7150437B2 (en) 2022-10-11

Family

ID=67213011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018005440A Active JP7150437B2 (en) 2018-01-17 2018-01-17 Manufacturing method of multilayer ceramic capacitor

Country Status (5)

Country Link
US (1) US10622148B2 (en)
JP (1) JP7150437B2 (en)
KR (1) KR102613352B1 (en)
CN (1) CN110047654B (en)
TW (1) TWI761654B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240249881A1 (en) * 2023-01-24 2024-07-25 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021019018A (en) * 2019-07-17 2021-02-15 株式会社村田製作所 Multilayer ceramic electronic component and manufacturing method thereof
JP7359595B2 (en) * 2019-08-23 2023-10-11 太陽誘電株式会社 Multilayer ceramic capacitor, circuit board, and method for manufacturing multilayer ceramic capacitor
KR102762881B1 (en) * 2019-09-02 2025-02-07 삼성전기주식회사 Multi-layer ceramic electronic component
JP7172927B2 (en) * 2019-09-19 2022-11-16 株式会社村田製作所 Laminated ceramic electronic component and manufacturing method thereof
JP7432335B2 (en) * 2019-10-09 2024-02-16 太陽誘電株式会社 Manufacturing method for laminated ceramic electronic components
KR102880994B1 (en) 2020-10-28 2025-11-04 삼성전기주식회사 Multilayer capacitor
JP7653799B2 (en) * 2021-02-25 2025-03-31 太陽誘電株式会社 Ceramic electronic component, circuit board, and method for manufacturing ceramic electronic component
US11996244B2 (en) * 2021-05-25 2024-05-28 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and method of manufacturing the same
JP2022181894A (en) * 2021-05-27 2022-12-08 Tdk株式会社 multilayer capacitor
JP2023009744A (en) * 2021-07-08 2023-01-20 株式会社村田製作所 Multilayer ceramic capacitor
KR102900298B1 (en) * 2021-10-15 2025-12-12 삼성전기주식회사 Capacitor component
JP7655406B2 (en) 2021-12-28 2025-04-02 株式会社村田製作所 Electronic Components
KR20230100938A (en) * 2021-12-29 2023-07-06 삼성전기주식회사 Mutilayered electronic component and method of manufacturing the same
JP2023127508A (en) * 2022-03-01 2023-09-13 株式会社村田製作所 Multilayer ceramic capacitor and mounting structure for multilayer ceramic capacitor
WO2023238807A1 (en) * 2022-06-07 2023-12-14 京セラ株式会社 Multilayer ceramic electronic component, and method for producing multilayer ceramic electronic component
JPWO2024204810A1 (en) * 2023-03-31 2024-10-03

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259772A (en) 2004-03-09 2005-09-22 Tdk Corp Laminated ceramic capacitor
JP2012209539A (en) 2011-03-14 2012-10-25 Murata Mfg Co Ltd Manufacturing method of laminated ceramic electronic component
JP2017120880A (en) 2015-12-25 2017-07-06 太陽誘電株式会社 Multilayer ceramic electronic component and manufacturing method thereof
JP2017152620A (en) 2016-02-26 2017-08-31 太陽誘電株式会社 Multilayer ceramic capacitor
JP2017152622A (en) 2016-02-26 2017-08-31 太陽誘電株式会社 Multilayer ceramic capacitor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62237714A (en) * 1986-04-08 1987-10-17 株式会社村田製作所 Laminated ceramic capacitor
JP3633805B2 (en) * 1998-12-14 2005-03-30 株式会社村田製作所 Ceramic electronic components
CN100541685C (en) * 2004-03-22 2009-09-16 广东风华高新科技股份有限公司 A method for manufacturing a high-voltage chip multilayer ceramic dielectric capacitor
CN101127275B (en) * 2007-09-14 2010-06-16 广东风华高新科技股份有限公司 A method for manufacturing a high-voltage chip multilayer ceramic capacitor
JP5532027B2 (en) * 2010-09-28 2014-06-25 株式会社村田製作所 Multilayer ceramic electronic component and manufacturing method thereof
JP2012160586A (en) * 2011-02-01 2012-08-23 Murata Mfg Co Ltd Multilayer ceramic electronic component and method of manufacturing same
JP5770539B2 (en) * 2011-06-09 2015-08-26 Tdk株式会社 Electronic component and method for manufacturing electronic component
KR101474138B1 (en) * 2013-06-05 2014-12-17 삼성전기주식회사 Multi-layered ceramic electronic component and method of manufacturing the same
JP2015026841A (en) * 2013-10-25 2015-02-05 株式会社村田製作所 Multilayer ceramic capacitor
JP6439551B2 (en) * 2014-05-21 2018-12-19 株式会社村田製作所 Multilayer ceramic capacitor
JP2016040816A (en) * 2014-08-13 2016-03-24 株式会社村田製作所 Multilayer ceramic capacitor, multilayer ceramic capacitor couple including the same, and multilayer ceramic capacitor assembly
JP2016181597A (en) * 2015-03-24 2016-10-13 太陽誘電株式会社 Multilayer ceramic capacitor
JP6665438B2 (en) * 2015-07-17 2020-03-13 株式会社村田製作所 Multilayer ceramic capacitors
US10020117B2 (en) * 2016-02-18 2018-07-10 Taiyo Yuden Co., Ltd. Multi-layer ceramic capacitor and method of producing the same
JP6512139B2 (en) * 2016-03-04 2019-05-15 株式会社村田製作所 Electronic component mounting structure and method of manufacturing the electronic component

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259772A (en) 2004-03-09 2005-09-22 Tdk Corp Laminated ceramic capacitor
JP2012209539A (en) 2011-03-14 2012-10-25 Murata Mfg Co Ltd Manufacturing method of laminated ceramic electronic component
JP2017120880A (en) 2015-12-25 2017-07-06 太陽誘電株式会社 Multilayer ceramic electronic component and manufacturing method thereof
JP2017152620A (en) 2016-02-26 2017-08-31 太陽誘電株式会社 Multilayer ceramic capacitor
JP2017152622A (en) 2016-02-26 2017-08-31 太陽誘電株式会社 Multilayer ceramic capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240249881A1 (en) * 2023-01-24 2024-07-25 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor

Also Published As

Publication number Publication date
JP2019125705A (en) 2019-07-25
CN110047654A (en) 2019-07-23
US20190221368A1 (en) 2019-07-18
US10622148B2 (en) 2020-04-14
KR102613352B1 (en) 2023-12-14
CN110047654B (en) 2022-03-29
KR20190088006A (en) 2019-07-25
TW201933396A (en) 2019-08-16
TWI761654B (en) 2022-04-21

Similar Documents

Publication Publication Date Title
JP7150437B2 (en) Manufacturing method of multilayer ceramic capacitor
JP7811234B2 (en) Multilayer ceramic electronic components
US20180166217A1 (en) Multi-Layer Ceramic Capacitor and Method of Producing the Same
KR101812475B1 (en) Multilayer ceramic capacitor
JP2024156044A (en) Multilayer ceramic electronic component and its manufacturing method
US12057272B2 (en) Method for multilayer ceramic electronic device with punched out side margin parts
KR102398178B1 (en) Multilayer ceramic capacitor
JP2019117817A (en) Manufacturing method of laminated ceramic electronic component
US11069480B2 (en) Multi-layer ceramic electronic component and method of producing the same
JP7432335B2 (en) Manufacturing method for laminated ceramic electronic components
JP7604741B2 (en) Stacked capacitor and method of manufacturing same
JP2021086893A (en) Multilayer ceramic electronic component
JP7641075B2 (en) Manufacturing method for multilayer ceramic electronic components
JP7417357B2 (en) Manufacturing method for laminated ceramic electronic components
JP7484049B2 (en) Manufacturing method for multilayer ceramic electronic components
JP2019160834A (en) Manufacturing method of multilayer ceramic electronic component
JP7261557B2 (en) Manufacturing method for multilayer ceramic electronic component
JP2023092698A (en) Multilayer ceramic electronic component and method of manufacturing the same, as well as manufacturing history confirmation method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211210

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20211210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220628

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220628

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220706

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220707

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220928

R150 Certificate of patent or registration of utility model

Ref document number: 7150437

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250