Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7164497B2 - 半導体装置 - Google Patents
[go: Go Back, main page]

JP7164497B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7164497B2
JP7164497B2 JP2019152836A JP2019152836A JP7164497B2 JP 7164497 B2 JP7164497 B2 JP 7164497B2 JP 2019152836 A JP2019152836 A JP 2019152836A JP 2019152836 A JP2019152836 A JP 2019152836A JP 7164497 B2 JP7164497 B2 JP 7164497B2
Authority
JP
Japan
Prior art keywords
electrode
insulating
insulating portion
semiconductor region
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019152836A
Other languages
English (en)
Other versions
JP2021034543A5 (ja
JP2021034543A (ja
Inventor
達也 西脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2019152836A priority Critical patent/JP7164497B2/ja
Priority to CN202010057721.1A priority patent/CN112420832B/zh
Priority to US16/792,940 priority patent/US11133411B2/en
Publication of JP2021034543A publication Critical patent/JP2021034543A/ja
Publication of JP2021034543A5 publication Critical patent/JP2021034543A5/ja
Application granted granted Critical
Publication of JP7164497B2 publication Critical patent/JP7164497B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H10D64/2527—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices for vertical devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P58/00—Singulating wafers or substrates into multiple chips, i.e. dicing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/051—Manufacture or treatment of isolation region based on field-effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/50—Isolation regions based on field-effect

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明の実施形態は、半導体装置に関する。
Metal Oxide Semiconductor Field Effect Transistor（ＭＯＳＦＥＴ）などの半導体装置は、電力変換等の用途に用いられている。半導体装置のオン抵抗は、低いことが望ましい。
特開２０１０－１４７４７５号公報
本発明が解決しようとする課題は、オン抵抗を低減できる半導体装置を提供することである。
実施形態に係る半導体装置は、第１電極と、第１導電形の第１半導体領域と、第２導電形の第２半導体領域と、第１導電形の第３半導体領域と、第１絶縁部と、第２電極と、ゲート電極と、第２絶縁部と、第３電極と、を有する。前記第１半導体領域は、前記第１電極の上に設けられ、前記第１電極と電気的に接続されている。前記第２半導体領域は、前記第１半導体領域の上に設けられている。前記第３半導体領域は、前記第２半導体領域の上に選択的に設けられている。前記第１絶縁部は、前記第１電極から前記第１半導体領域に向かう第１方向に垂直な第２方向において、前記第１半導体領域の一部、前記第２半導体領域、及び前記第３半導体領域と並んでいる。前記第２電極は、前記第１絶縁部中に設けられ、前記第２方向において前記第１半導体領域と対向する部分を有する。前記ゲート電極は、前記第１絶縁部中に設けられ、前記第２方向においてゲート絶縁層を介して前記第２半導体領域と対向し、前記第２電極と電気的に分離されている。前記第２絶縁部は、前記第１絶縁部と連なる。前記第２絶縁部の前記第１方向における長さは、前記第１半導体領域と前記第２電極との間の前記第１絶縁部の厚さよりも長い。前記第２絶縁部の前記第２方向における長さは、前記第１絶縁部の厚さの２倍よりも短い。前記第３電極は、前記第２半導体領域及び前記第３半導体領域の上に設けられ、前記第２半導体領域、前記第３半導体領域、及び前記第２電極と電気的に接続されている。
第１実施形態に係る半導体装置を表す平面図である。 図１のII－II断面を含む斜視断面図である。 図２のフィールドプレート電極近傍を拡大した断面図である。 第１実施形態に係る半導体装置の製造工程を表す工程断面図である。 第１実施形態に係る半導体装置の製造工程を表す工程断面図である。 第１実施形態に係る半導体装置の製造工程を表す工程断面図である。 第１実施形態に係る半導体装置の製造工程を表す工程断面図である。 第１実施形態に係る半導体装置の製造工程を表す工程断面図である。 第１実施形態の第１変形例に係る半導体装置の一部を表す斜視断面図である。 第１実施形態の第２変形例に係る半導体装置の一部を表す斜視断面図である。 第２実施形態に係る半導体装置を表す平面図である。 図１１の部分XIIを表す平面図である。 図１２のXIII－XIII断面図である。 図１２のXIV－XIV断面図である。 図１２のXV-XV断面図である。
以下に、本発明の各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
以下の説明及び図面において、ｎ＋、ｎ－及びｐ＋、ｐの表記は、各不純物濃度の相対的な高低を表す。すなわち、「＋」が付されている表記は、「＋」及び「－」のいずれも付されていない表記よりも不純物濃度が相対的に高く、「－」が付されている表記は、いずれも付されていない表記よりも不純物濃度が相対的に低いことを示す。これらの表記は、それぞれの領域にｐ形不純物とｎ形不純物の両方が含まれている場合には、それらの不純物が補償しあった後の正味の不純物濃度の相対的な高低を表す。
以下で説明する各実施形態について、各半導体領域のｐ形とｎ形を反転させて各実施形態を実施してもよい。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を表す平面図である。
図２は、図１のII－II断面を含む斜視断面図である。
第１実施形態に係る半導体装置は、例えばＭＯＳＦＥＴである。図１及び図２に表したように、第１実施形態に係る半導体装置１００は、ｎ－形（第１導電形）ドリフト領域１（第１半導体領域）、ｐ形（第２導電形）ベース領域２（第２半導体領域）、ｎ＋形ソース領域３（第３半導体領域）、ｎ＋形ドレイン領域４、ｐ＋形コンタクト領域５、ゲート電極１０、ドレイン電極１１（第１電極）、ＦＰ電極１２（第２電極）、ソース電極１３（第３電極）、ゲートパッド１４、第１絶縁部２１、第２絶縁部２２、及び接続部３１を有する。
以下の各実施形態の説明では、第１方向Ｄ１、第２方向Ｄ２、及び第３方向Ｄ３を用いる。ドレイン電極１１からｎ－形ドリフト領域１に向かう方向を第１方向Ｄ１とする。第１方向Ｄ１に垂直な一方向を、第２方向Ｄ２とする。第１方向Ｄ１に垂直であり、第２方向Ｄ２と交差する方向を、第３方向Ｄ３とする。また、説明のために、ドレイン電極１１からｎ－形ドリフト領域１に向かう方向を「上」と言い、その反対方向を「下」と言う。これらの方向は、ドレイン電極１１とｎ－形ドリフト領域１との相対的な位置関係に基づき、重力の方向とは無関係である。
図１に表したように、半導体装置１００の上面には、ソース電極１３及びゲートパッド１４が設けられている。ソース電極１３とゲートパッド１４は、互いに電気的に分離されている。図１では、ソース電極１３の下に設けられたゲート電極１０がドットを付して表されている。図１に表したように、ゲート電極１０は第２方向Ｄ２において複数設けられ、各ゲート電極１０が第３方向Ｄ３に延びている。この例では、第３方向Ｄ３は、第２方向Ｄ２に対して垂直である。
図２に表したように、半導体装置１００の下面には、ドレイン電極１１が設けられている。ドレイン電極１１の上には、ｎ＋形ドレイン領域４を介してｎ－形ドリフト領域１が設けられている。ｎ－形ドリフト領域１は、ｎ＋形ドレイン領域４を介してドレイン電極１１と電気的に接続されている。ｐ形ベース領域２は、ｎ－形ドリフト領域１の上に設けられている。ｎ＋形ソース領域３及びｐ＋形コンタクト領域５は、ｐ形ベース領域２の上に選択的に設けられている。
第１絶縁部２１は、第２方向Ｄ２において、ｎ－形ドリフト領域１の一部、ｐ形ベース領域２、及びｎ＋形ソース領域３と並んでいる。ゲート電極１０及びＦＰ電極１２は、第１絶縁部２１中に設けられている。ＦＰ電極１２は、第２方向Ｄ２においてｎ－形ドリフト領域１と対向している。ゲート電極１０は、ＦＰ電極１２の上に設けられている。ゲート電極１０は、第２方向Ｄ２において、第１絶縁部２１の一部であるゲート絶縁層１０ａを介して、ｐ形ベース領域２と対向している。半導体装置１００では、ゲート電極１０は、ゲート絶縁層１０ａを介してｎ－形ドリフト領域１の一部及びｎ＋形ソース領域３の一部とさらに対向している。ゲート電極１０とＦＰ電極１２との間には、第１絶縁部２１の一部が設けられている。これにより、ゲート電極１０とＦＰ電極１２は、互いに電気的に分離されている。
第２絶縁部２２は、第１絶縁部２１の下に設けられ、第１絶縁部２１と連なっている。ＦＰ電極１２は、第１絶縁部２１の中にのみ設けられている。すなわち、ＦＰ電極１２は、第２絶縁部２２の中には設けられていない。
ソース電極１３は、ｎ＋形ソース領域３、ｐ＋形コンタクト領域５、及びゲート電極１０の上に設けられ、ｎ＋形ソース領域３、ｐ＋形コンタクト領域５、ＦＰ電極１２と電気的に接続されている。半導体装置１００では、１つのｐ形ベース領域２の上に、１つのｐ＋形コンタクト領域５及び２つのｎ＋形ソース領域３が設けられている。ｐ＋形コンタクト領域５は、ｎ＋形ソース領域３よりも下方に位置している。接続部３１の一部は、第２方向Ｄ２において、ｎ＋形ソース領域３同士の間に位置する。ｎ＋形ソース領域３及びｐ＋形コンタクト領域５は、接続部３１を介して、ソース電極１３と電気的に接続されている。ｐ形ベース領域２は、ｐ＋形コンタクト領域５及び接続部３１を介してソース電極１３と電気的に接続されている。ゲート電極１０は、ソース電極１３とは電気的に分離され、ゲートパッド１４と電気的に接続されている。
例えば、ｐ形ベース領域２、ｎ＋形ソース領域３、ｐ＋形コンタクト領域５、ゲート電極１０、ＦＰ電極１２、第１絶縁部２１、及び第２絶縁部２２は、第２方向Ｄ２において複数設けられ、それぞれが、第３方向Ｄ３に延びている。また、ｎ－形ドリフト領域１は、第１部分１ａ及び第２部分１ｂを有する。第１部分１ａは、第２方向Ｄ２において隣り合う第１絶縁部２１同士の間に位置する。第２部分１ｂは、第２方向Ｄ２において隣り合う第２絶縁部２２同士の間に位置する。複数の第１部分１ａと複数の第１絶縁部２１が、第２方向Ｄ２において交互に設けられている。複数の第２部分１ｂと複数の第２絶縁部２２が、第２方向Ｄ２において交互に設けられている。
図３は、図２のＦＰ電極１２近傍を拡大した断面図である。
図３に表したように、第２絶縁部２２の第１方向Ｄ１における長さＬ１は、ｎ－形ドリフト領域１とＦＰ電極１２との間の第１絶縁部２１の厚さＴ１よりも長い。また、第２絶縁部２２の第２方向Ｄ２における長さＬ２は、厚さＴ１の２倍よりも短い。長さＬ２が第１方向Ｄ１において変化している場合、第２方向Ｄ２において最も長い部分の長さを、長さＬ２として用いる。
第１絶縁部２１と第２絶縁部２２の境界は、例えば以下のように定めることができる。
第１絶縁部２１は、一対の側面Ｓ１及び一対の湾曲面Ｓ２を有する。第２絶縁部２２は、一対の側面Ｓ３を有する。側面Ｓ１は、第１方向Ｄ１に沿う。すなわち、側面Ｓ１の第１方向Ｄ１に対する傾きは、側面Ｓ１の第２方向Ｄ２に対する傾きよりも小さい。湾曲面Ｓ２の上端は、第１方向Ｄ１に沿い、側面Ｓ１と連なる。湾曲面Ｓ２の下端は、第２方向Ｄ２に沿い、側面Ｓ３と連なる。すなわち、湾曲面Ｓ２の第１方向Ｄ１に対する傾きは、下方に向かうほど、大きくなっている。一方、側面Ｓ３の上端の第１方向Ｄ１に対する傾きは、側面Ｓ３の上端の第２方向Ｄ２に対する傾きよりも小さい。従って、湾曲面Ｓ２と側面Ｓ３との間には、第１方向Ｄ１に対する傾きが第２方向Ｄ２に対する傾きよりも小さくなる点Ｐが存在する。一対の湾曲面Ｓ２と一対の側面Ｓ３との間で、それぞれ点Ｐを求める。これらの点Ｐを結んで得られる面を、第１絶縁部２１と第２絶縁部２２の境界と定義できる。第２絶縁部２２の長さＬ１は、この境界を基準にして求めることができる。
第２絶縁部２２の長さＬ２が厚さＴ１の２倍より短いと、長さＬ２は、第１絶縁部２１の第１方向Ｄ１における長さＬ３よりも短い。このため、ｎ－形ドリフト領域１については、図２に表したように、第２部分１ｂの第２方向Ｄ２における長さＬ４が、第１部分１ａの第２方向Ｄ２における長さＬ５よりも長い。長さＬ４及びＬ５のそれぞれが第１方向Ｄ１において変化している場合、第２方向Ｄ２において最も長い部分の長さを、それぞれ長さＬ４及びＬ５として用いる。
半導体装置１００の動作について説明する。
ソース電極１３に対してドレイン電極１１に正電圧が印加された状態で、ゲート電極１０に閾値以上の電圧を印加する。これにより、ｐ形ベース領域２にチャネル（反転層）が形成され、半導体装置１００がオン状態となる。電子は、チャネルを通ってソース電極１３からドレイン電極１１へ流れる。その後、ゲート電極１０に印加される電圧が閾値よりも低くなると、ｐ形ベース領域２におけるチャネルが消滅し、半導体装置１００がオフ状態になる。
半導体装置１００がオフ状態に切り替わると、ソース電極１３に対してドレイン電極１１に印加される正電圧が増大する。正電圧の増大により、第１絶縁部２１とｎ－形ドリフト領域１との界面からｎ－形ドリフト領域１に向けて、空乏層が広がる。この空乏層の広がりにより、半導体装置１００の耐圧を高めることができる。又は、半導体装置１００の耐圧を維持したまま、ｎ－形ドリフト領域１におけるｎ形不純物濃度を高め、半導体装置１００のオン抵抗を低減できる。
半導体装置１００の各構成要素の材料の一例を説明する。
ｎ－形ドリフト領域１、ｐ形ベース領域２、ｎ＋形ソース領域３、ｎ＋形ドレイン領域４、及びｐ＋形コンタクト領域５は、半導体材料として、シリコン、炭化シリコン、窒化ガリウム、またはガリウムヒ素を含む。半導体材料としてシリコンが用いられる場合、ｎ形不純物として、ヒ素、リン、またはアンチモンを用いることができる。ｐ形不純物として、ボロンを用いることができる。
ゲート電極１０及びＦＰ電極１２は、ポリシリコンなどの導電材料を含む。導電材料には、不純物が添加されていても良い。
第１絶縁部２１及び第２絶縁部２２は、酸化シリコンなどの酸化物系の絶縁材料を含む。
ドレイン電極１１、ソース電極１３、及びゲートパッド１４は、アルミニウム又は銅などの金属を含む。
接続部３１は、タングステンなどの金属を含む。
第１実施形態に係る半導体装置１００の製造方法の一例を説明する。
図４～図８は、第１実施形態に係る半導体装置の製造工程を表す工程断面図である。図４～図８は、第１方向Ｄ１及び第２方向Ｄ２に平行な断面における製造工程を表す。
ｎ＋形半導体層４ｓと、ｎ－形半導体層１ｓと、を有する半導体基板Ｓｕｂを用意する。ｎ－形半導体層１ｓの上に絶縁層ＩＬ１を形成し、フォトリソグラフィにより絶縁層ＩＬ１をパターニングする。絶縁層ＩＬ１をマスクとして用いて、ｎ－形半導体層１ｓの一部を除去し、図４（ａ）に表したように開口ＯＰ１を形成する。開口ＯＰ１は、第２方向Ｄ２において複数形成され、各開口ＯＰ１が第３方向Ｄ３に延びている。
熱酸化により、複数の開口ＯＰ１の内面に沿って、複数の絶縁層ＩＬ２をそれぞれ形成する。反応性イオンエッチング（ＲＩＥ）などの異方性エッチングにより、開口ＯＰ１の側面に設けられた絶縁層ＩＬ２を残しつつ、開口ＯＰ１の底部に設けられた絶縁層ＩＬ２を除去する。これにより、図４（ｂ）に表したように、開口ＯＰ１の底部にてｎ－形半導体層１ｓが露出する。
絶縁層ＩＬ１及びＩＬ２をマスクとして用いて、開口ＯＰ１の底部に露出したｎ－形半導体層１ｓを除去する。これにより、図５（ａ）に表したように、開口ＯＰ１の底部に、開口ＯＰ２が形成される。開口ＯＰ２の幅（第２方向Ｄ２における寸法）Ｗ２は、開口ＯＰ１の幅Ｗ１よりも狭い。また、開口ＯＰ２の幅Ｗ２は、後に形成される絶縁層ＩＬ３の厚さＴ２の２倍よりも狭い。
絶縁層ＩＬ１及びＩＬ２を除去する。これにより、絶縁層ＩＬ１及びＩＬ２に覆われていたｎ－形半導体層１ｓの表面が露出する。熱酸化により、図５（ｂ）に表したように、ｎ－形半導体層１ｓの表面に沿って絶縁層ＩＬ３を形成する。絶縁層ＩＬ３は、化学気相堆積（ＣＶＤ）により形成しても良い。上述した通り、開口ＯＰ２の幅Ｗ２は、絶縁層ＩＬ３の厚さＴ２の２倍よりも狭い。このため、開口ＯＰ２の両側面から第２方向Ｄ２に沿って形成される絶縁層ＩＬ３により、開口ＯＰ２が埋め込まれる。絶縁層ＩＬ３の厚さＴ２は、図３に表した第１絶縁部２１の厚さＴ１と対応し、厚さＴ１と実質的に同じである。
絶縁層ＩＬ３の上に、複数の開口ＯＰ１を埋め込む導電層を形成する。例えば、導電層は、不純物が添加されたポリシリコンを含む。導電層の上面を後退させ、それぞれの開口ＯＰ１の内側にＦＰ電極１２を形成する。図６（ａ）に表したように、絶縁層ＩＬ３の上に、複数のＦＰ電極１２を覆う絶縁層ＩＬ４を形成する。
絶縁層ＩＬ３及びＩＬ４の上面を後退させる。これにより、ｎ－形半導体層１ｓの表面の一部及びｐ形ベース領域２の表面が露出する。熱酸化により、図６（ｂ）に表したように、露出したｎ－形半導体層１ｓの表面に沿って絶縁層ＩＬ５を形成する。
絶縁層ＩＬ５の上に、複数の開口ＯＰ１を埋め込む導電層を形成する。例えば、導電層は、不純物が添加されたポリシリコンを含む。導電層の上面を後退させ、それぞれの開口ＯＰ１の内側にゲート電極１０を形成する。ｎ－形半導体層１ｓの表面にｐ形不純物をイオン注入し、ｐ形ベース領域２を形成する。このとき、ゲート電極１０の下端は、ｎ－形半導体層１ｓとｐ形ベース領域２との界面よりも下方に位置する。ｐ形ベース領域２の表面にｎ形不純物をイオン注入し、図７（ａ）に表したように、ｎ＋形ソース領域３を形成する。
絶縁層ＩＬ５の上に、複数のゲート電極１０を覆う絶縁層ＩＬ６を形成する。絶縁層ＩＬ６、絶縁層ＩＬ５、ｎ＋形ソース領域３、及びｐ形ベース領域２のそれぞれの一部を除去し、ｐ形ベース領域２に達する開口ＯＰ３を形成する。複数の開口ＯＰ３を通して、複数のｐ形ベース領域２にｐ形不純物をそれぞれイオン注入し、図７（ｂ）に表したように、複数のｐ＋形コンタクト領域５を形成する。
絶縁層ＩＬ６の上に、タングステンを含む金属層を形成し、複数の開口ＯＰ３を埋め込む。この金属層の上面を後退させることで、複数のｎ＋形ソース領域３及び複数のｐ＋形コンタクト領域５とそれぞれ接続された複数の接続部３１が形成される。絶縁層ＩＬ６及び複数の接続部３１の上に、アルミニウムを含む金属層を形成する。この金属層をパターニングすることで、図８（ａ）に表したソース電極１３と、不図示のゲートパッド１４と、が形成される。
ｎ＋形半導体層４ｓが所定の厚さになるまで、ｎ＋形半導体層４ｓの裏面を研削する。その後、図８（ｂ）に表したように、ｎ＋形半導体層４ｓの裏面にドレイン電極１１を形成する。以上の工程により、図１～図３に表した半導体装置１００が製造される。
上述した製造工程において、各構成要素の形成には、化学気相堆積（ＣＶＤ）又はスパッタリングを用いることができる。各構成要素の一部の除去には、ウェットエッチング、ケミカルドライエッチング（ＣＤＥ）、又は反応性イオンエッチング（ＲＩＥ）を用いることができる。各構成要素の上面の後退には、ウェットエッチング、ＣＤＥ、又は化学機械研磨（ＣＭＰ）を用いることができる。
第１実施形態の効果を説明する。
第１実施形態に係る半導体装置１００は、第１絶縁部２１の下において、第１絶縁部２１と連なる第２絶縁部２２を有する。第１絶縁部２１及び第２絶縁部２２は、図５（ａ）に表したように、半導体の熱酸化又は酸化物のＣＶＤにより形成される。これらの方法により形成された第１絶縁部２１及び第２絶縁部２２は、圧縮応力を有する。このため、第１絶縁部２１及び第２絶縁部２２を形成した際、第１絶縁部２１同士の間、及び第２絶縁部２２同士の間に位置するｎ－形半導体層１ｓに、第１絶縁部２１及び第２絶縁部２２の圧縮応力によって、第１方向Ｄ１に引っ張り応力が加わる。この引っ張り応力は、半導体装置１００の製造が完了した後も残存する。この結果、図２に表した半導体装置１００において、第１絶縁部２１同士の間、及び第２絶縁部２２同士の間に位置するｎ－形ドリフト領域１には、引っ張りひずみが生じる。
半導体装置１００がオン状態のとき、キャリアは第１方向Ｄ１に沿って流れる。換言すると、引っ張りひずみは、キャリアが流れる方向に沿って生じる。キャリアが流れる方向に沿って引っ張りひずみが生じると、キャリアの移動度が向上する。すなわち、ｎ－形ドリフト領域１に引っ張りひずみが生じることで、半導体装置１００のオン抵抗を低減できる。例えば、第１絶縁部２１及び第２絶縁部２２の両方が設けられることで、第１絶縁部２１のみしか設けられていない場合に比べて、ｎ－形ドリフト領域１のより広い範囲に引っ張りひずみを発生させることができる。
第２絶縁部２２の第１方向Ｄ１における長さＬ１は、ｎ－形ドリフト領域１とＦＰ電極１２との間の第１絶縁部２１の厚さＴ１よりも長い。これにより、第２絶縁部２２同士の間においてｎ－形ドリフト領域１に生じるひずみを大きくできる。例えば、長さＬ１が厚さＴ１よりも短いと、第２絶縁部２２から離れた領域では、十分な引っ張りひずみが生じず、キャリアの移動度の向上が小さい。
また、第２絶縁部２２が設けられていると、第１絶縁部２１よりも下方の領域において、電流が流れる経路が狭くなる。半導体装置１００では、第２絶縁部２２の第２方向Ｄ２における長さＬ２が、厚さＴ１の２倍よりも短い。このため、ｎ－形ドリフト領域１の第２部分１ｂの長さＬ４を、ｎ－形ドリフト領域１の第１部分１ａの長さＬ５よりも長くできる。これにより、第２絶縁部２２が設けられている場合でも、第２絶縁部２２同士の間における電流経路の幅が狭くなることを抑制できる。
すなわち、上述した長さＬ１、長さＬ２、及び厚さＴ１の関係によれば、第２絶縁部２２に起因した引っ張りひずみに基づくオン抵抗の低減の効果を、第２絶縁部２２を設けることによるオン抵抗の増加の効果よりも大きくできる。従って、第１絶縁部２１のみしか設けられていない場合に比べて、半導体装置１００のオン抵抗を低減できる。
さらに、長さＬ２が厚さＴ１の２倍よりも短いと、図５（ｂ）に表したように、第１絶縁部２１の一部を形成すると同時に、第２絶縁部２２を形成できる。これにより、半導体装置１００をより容易に製造できるようになる。
第２絶縁部２２の下端がｎ＋形ドレイン領域４に達するように、第２絶縁部２２が設けられていても良い。好ましくは、第２絶縁部２２の下端は、図２に表したように、第１方向Ｄ１においてｎ＋形ドレイン領域４から離れている。第２絶縁部２２がｎ＋形ドレイン領域４から離れていると、第２絶縁部２２よりも下方において、電流経路の幅がより広くなる。また、第２絶縁部２２の形成が容易となり、半導体装置１００の歩留まりを向上できる。
以下は、好ましい寸法比の一例である。
ＦＰ電極１２の第１方向Ｄ１における長さＬ６（図３に示す）に対する長さＬ１の比は、０．５以上２．０以下である。ＦＰ電極１２の第２方向Ｄ２における長さＬ７に対する長さＬ２の比は、０．５以上２．０以下である。ドレイン電極１１とｐ形ベース領域２との間の第１方向Ｄ１における距離Ｄｉ１（図２に示す）に対する、ドレイン電極１１と第２絶縁部２２との間の第１方向Ｄ１における距離Ｄｉ２の比は、０．１以上０．５以下である。
長さＬ６に対する長さＬ１の比については、比が小さすぎると、発生するひずみが小さくなり、オン抵抗の低減効果が小さくなる。一方で、比が大きすぎると、電流経路の幅が狭くなり、電流経路が狭小になる。この結果、オン抵抗が増加する。
長さＬ７に対する長さＬ２の比については、比が小さすぎると、発生するひずみが小さくなり、オン抵抗の低減効果が小さくなる。一方で、比が大きすぎると、電流経路が狭小になり、オン抵抗が増加する。
距離Ｄｉ１に対する距離Ｄｉ２の比については、比が小さすぎると、電流経路が狭小となり、オン抵抗が増加する。一方で、比が大きすぎると、発生するひずみが小さくなり、オン抵抗の低減効果が小さくなる。
長さＬ６に対する長さＬ１の比、長さＬ７に対する長さＬ２の比、及び距離Ｄｉ１に対する距離Ｄｉ２の比の少なくともいずれかが、上述した範囲にあることで、電流経路の狭小化に起因したオン抵抗の増加に対する、引っ張りひずみに起因したオン抵抗の低減の割合を、より大きくできる。これにより、半導体装置１００のオン抵抗をさらに低減することができる。また、３つの比の全てが上述した範囲にあることで、オン抵抗をより一層低減できる。
（第１変形例）
図９は、第１実施形態の第１変形例に係る半導体装置の一部を表す斜視断面図である。
図９に表した半導体装置１１０では、複数の第２絶縁部２２の少なくとも一部に、ボイドＶが設けられている。ボイドＶは、第２絶縁部２２の内部に存在する空洞である。例えば、ボイドＶの第１方向Ｄ１における寸法は、ボイドＶの第２方向Ｄ２における寸法よりも長い。ボイドＶは、第１方向Ｄ１に沿って線状に設けられていても良い。
ボイドＶが設けられていると、第２絶縁部２２からｎ－形ドリフト領域１に加わる応力が緩和される。例えば、ボイドＶが大きいほど、応力がより緩和される。ボイドＶを第２絶縁部２２に設けることで、ｎ－形ドリフト領域１に加わる応力を調整できる。
ボイドＶを形成するためには、例えば、図５（ａ）に表した工程において、絶縁層ＩＬ３をＣＶＤにより形成する。このとき、成膜条件を供給律速よりの条件にすることで、開口ＯＰ２の上端付近における酸化物の堆積速度を、開口ＯＰ２の中部における酸化物の堆積速度よりも大きくできる。この結果、開口ＯＰ２の内部に材料が完全に堆積していない状態で、開口ＯＰ２の上端が閉塞される。これにより、開口ＯＰ２内に設けられた絶縁層ＩＬ３の内部にボイドＶを形成できる。
ただし、より小さな第２絶縁部２２によって、より大きなひずみをｎ－形ドリフト領域１に発生させるためには、第２絶縁部２２にボイドＶが無いことが好ましい。ボイドＶの形成を抑制するためには、開口ＯＰ２の側面が第１方向Ｄ１に対して傾斜していることが好ましい。開口ＯＰ２の側面を傾斜させることで、開口ＯＰ２の内部に材料が完全に堆積していない状態で、開口ＯＰ２の上端が閉塞することを抑制できる。開口ＯＰ２の側面が第１方向Ｄ１に対して傾斜している場合、第２絶縁部２２の第２方向Ｄ２における長さは、下方に向かうほど短くなる。
（第２変形例）
図１０は、第１実施形態の第２変形例に係る半導体装置の一部を表す斜視断面図である。
図１０に表した半導体装置１２０では、１つの第１絶縁部２１の下に、複数の第２絶縁部２２が設けられている。複数の第２絶縁部２２は、第３方向Ｄ３において互いに離れている。このため、半導体装置１２０がオン状態のとき、第３方向Ｄ３において隣り合う第２絶縁部２２同士の間をキャリアが移動できる。
第２変形例に係る半導体装置１２０によれば、半導体装置１００に比べて、第１絶縁部２１の下方における電流経路の幅をより広くできる。このため、第２変形例によれば、オン抵抗をより低減できる。
（第２実施形態）
図１１は、第２実施形態に係る半導体装置を表す平面図である。
図１２は、図１１の部分XIIを表す平面図である。図１２では、ソース電極１３、絶縁層４１、及び絶縁層４２が省略されている。
図１３は、図１２のXIII－XIII断面図である。図１４は、図１２のXIV－XIV断面図である。図１５は、図１２のXV-XV断面図である。
第２実施形態に係る半導体装置２００は、半導体装置１００と比べて、ゲート配線層１５、接続部３２、接続部３３、絶縁層４１、及び絶縁層４２をさらに有する。
図１２～図１５に表したように、半導体装置２００では、ゲート電極１０、ＦＰ電極１２、第１絶縁部２１、及び第２絶縁部２２が、第２方向Ｄ２及び第３方向Ｄ３において複数設けられている。図１２に表したように、第１方向Ｄ１から見たときのゲート電極１０の形状は、環状である。ＦＰ電極１２は、ゲート電極１０の内側に位置する。ｐ形ベース領域２、ｎ＋形ソース領域３、及びｐ＋形コンタクト領域５は、第２方向Ｄ２及び第３方向Ｄ３において、各第１絶縁部２１の周りに設けられている。
図１３に表したように、ゲート配線層１５は、ゲート電極１０の上に絶縁層４１を介して設けられている。接続部３２は、ゲート電極１０とゲート配線層１５との間に設けられ、ゲート電極１０とゲート配線層１５を電気的に接続している。ソース電極１３は、ゲート配線層１５の上に絶縁層４２を介して設けられている。接続部３３は、ＦＰ電極１２とソース電極１３との間に設けられ、ＦＰ電極１２とソース電極１３とを電気的に接続している。接続部３１は、ゲート配線層１５が設けられていない位置において、ｎ＋形ソース領域３及びｐ＋形コンタクト領域５をソース電極１３と電気的に接続している。
図１２に表したように、ゲート配線層１５は、第３方向Ｄ３において複数設けられ、各ゲート配線層１５は、第２方向Ｄ２に延びている。各ゲート配線層１５は、第２方向Ｄ２に並んだゲート電極１０の上に設けられ、第２方向Ｄ２に並んだゲート電極１０と電気的に接続されている。図１３に表したように、ソース電極１３は、複数のゲート配線層１５の上に絶縁層４２を介して設けられている。
ゲートパッド１４は、例えば図１１に表したように、絶縁層４２の上に設けられ、ソース電極１３から離れている。ゲート配線層１５とゲートパッド１４は、絶縁層４２を貫通する不図示の接続部により、互いに電気的に接続される。又は、ゲートパッド１４は、絶縁層４１の上に設けられていても良い。この場合、ゲートパッド１４は、ソース電極１３よりも下方に位置する。
図１４に表したように、半導体装置２００においても、第２絶縁部２２の第１方向Ｄ１における長さＬ１は、ｎ－形ドリフト領域１とＦＰ電極１２との間の第１絶縁部２１の厚さＴ１よりも長い。第２絶縁部２２の第２方向Ｄ２における長さＬ２は、厚さＴ１の２倍よりも短い。また、図１５に表したように、第２絶縁部２２の第３方向Ｄ３における長さＬ８は、厚さＴ１の２倍よりも短い。
ｎ－形ドリフト領域１は、図１４及び図１５に表したように、第１部分１ａ～第４部分１ｄを有する。第１部分１ａは、第２方向Ｄ２において隣り合う第１絶縁部２１同士の間に位置する。第２部分１ｂは、第２方向Ｄ２において隣り合う第２絶縁部２２同士の間に位置する。第３部分１ｃは、第３方向Ｄ３において隣り合う第１絶縁部２１同士の間に位置する。第４部分１ｄは、第３方向Ｄ３において隣り合う第２絶縁部２２同士の間に位置する。
第２部分１ｂの第２方向Ｄ２における長さＬ４は、第１部分１ａの第２方向Ｄ２における長さＬ５よりも長い。第４部分１ｄの第３方向Ｄ３における長さＬ９は、第３部分１ｃの第３方向Ｄ３における長さＬ１０よりも長い。
第２実施形態によれば、ゲート電極１０が、第２方向Ｄ２及び第３方向Ｄ３において複数設けられている。この構造によれば、半導体装置２００がオン状態のとき、各ゲート電極１０の周囲にチャネルが形成される。このため、半導体装置１００に比べて、単位面積あたりのチャネルの面積を増大させることができ、オン抵抗をさらに低減できる。
さらに、第１実施形態と同様に、第１絶縁部２１の下に第２絶縁部２２が設けられることで、第２絶縁部２２同士の間のｎ－形ドリフト領域１に引っ張りひずみを発生させることができる。また、長さＬ１は、厚さＴ１よりも長い。長さＬ２及びＬ８のそれぞれは、厚さＴ１の２倍よりも短い。この関係によれば、第２絶縁部２２による引っ張りひずみに基づくオン抵抗の低減の効果を、第２絶縁部２２を設けることによるオン抵抗の増加の効果よりも大きくできる。従って、第１絶縁部２１のみしか設けられていない場合に比べて、半導体装置２００のオン抵抗を低減できる。
また、長さＬ２及びＬ８のそれぞれが厚さＴ１の２倍よりも短いと、第２絶縁部２２の形成が容易となり、半導体装置２００の歩留まりを向上できる。
以上で説明した各実施形態における、各半導体領域の間の不純物濃度の相対的な高低については、例えば、ＳＣＭ（走査型静電容量顕微鏡）を用いて確認することが可能である。なお、各半導体領域におけるキャリア濃度は、各半導体領域において活性化している不純物濃度と等しいものとみなすことができる。従って、各半導体領域の間のキャリア濃度の相対的な高低についても、ＳＣＭを用いて確認することができる。また、各半導体領域における不純物濃度については、例えば、ＳＩＭＳ（二次イオン質量分析法）により測定することが可能である。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１ ｎ－形ドリフト領域、 １ａ 第１部分、 １ｂ 第２部分、 １ｃ 第３部分、 １ｄ 第４部分、 １ｓ ｎ－形半導体層、 ２ ｐ形ベース領域、 ３ ｎ＋形ソース領域、 ４ ｎ＋形ドレイン領域、 ４ｓ ｎ＋形半導体層、 ５ ｐ＋形コンタクト領域、 １０ ゲート電極、 １０ａ ゲート絶縁層、 １１ ドレイン電極、 １２ フィールドプレート電極、 １３ ソース電極、 １４ ゲートパッド、 １５ ゲート配線層、 ２１ 第１絶縁部、 ２２ 第２絶縁部、 ３１～３３ 接続部、 ４１，４２ 絶縁層、 １００，１１０，１２０，２００ 半導体装置、 ＩＬ１～ＩＬ６ 絶縁層、 ＯＰ１～ＯＰ３ 開口、 Ｓ１ 側面、 Ｓ２ 湾曲面、 Ｓ３ 側面、 Ｓｕｂ 半導体基板、 Ｖ ボイド

Claims (10)

  1. 第１電極と、
    前記第１電極の上に設けられ、前記第１電極と電気的に接続された第１導電形の第１半導体領域と、
    前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、
    前記第２半導体領域の上に選択的に設けられた第１導電形の第３半導体領域と、
    前記第１電極から前記第１半導体領域に向かう第１方向に垂直な第２方向において、前記第１半導体領域の一部、前記第２半導体領域、及び前記第３半導体領域と並ぶ第１絶縁部と、
    前記第１絶縁部中に設けられ、前記第２方向において前記第１半導体領域と対向する部分を有する第２電極と、
    前記第１絶縁部中に設けられ、前記第２方向においてゲート絶縁層を介して前記第２半導体領域と対向し、前記第２電極と電気的に分離されたゲート電極と、
    前記第１絶縁部と連なり、前記第１方向における長さが前記第１半導体領域と前記第２電極との間の前記第１絶縁部の厚さよりも長く、前記第２方向における長さが前記第１絶縁部の厚さの２倍よりも短い第２絶縁部と、
    前記第２半導体領域及び前記第３半導体領域の上に設けられ、前記第２半導体領域、前記第３半導体領域、及び前記第２電極と電気的に接続された第３電極と、
    を備えた半導体装置。
  2. 前記第１電極と前記第１半導体領域との間に設けられた第１導電形の第４半導体領域をさらに備え、
    前記第４半導体領域における第１導電形の不純物濃度は、前記第１半導体領域における第１導電形の不純物濃度よりも高く、
    前記第２絶縁部の下端は、前記第１方向において前記第４半導体領域から離れている請求項１記載の半導体装置。
  3. 前記第２絶縁部の前記第２方向における長さは、下方に向かうほど短い請求項１又は２に記載の半導体装置。
  4. 前記第１絶縁部、前記第２絶縁部、前記ゲート電極、及び前記第２電極のそれぞれは、前記第２方向において複数設けられ、
    前記第１半導体領域は、
    前記第２方向において隣り合う前記第１絶縁部同士の間に位置する第１部分と、
    前記第２方向において隣り合う前記第２絶縁部同士の間に位置する第２部分と、
    を有し、
    前記第２部分の前記第２方向における長さは、前記第１部分の前記第２方向における長さよりも長い請求項１～３のいずれか１つに記載の半導体装置。
  5. 前記第１絶縁部、前記第２絶縁部、前記ゲート電極、及び前記第２電極のそれぞれは、さらに、前記第１方向に垂直であり且つ前記第２方向と交差する第３方向において複数設けられ、
    前記第２絶縁部の前記第３方向における長さは、前記第１絶縁部の厚さの２倍よりも短い請求項４記載の半導体装置。
  6. 前記第１半導体領域は、
    前記第３方向において隣り合う前記第１絶縁部同士の間に位置する第３部分と、
    前記第３方向において隣り合う前記第２絶縁部同士の間に位置する第４部分と、
    を有し、
    前記第４部分の前記第３方向における長さは、前記第３部分の前記第３方向における長さよりも長い請求項５記載の半導体装置。
  7. 前記第２絶縁部にボイドが設けられた請求項１～６のいずれか１つに記載の半導体装置。
  8. 前記第１絶縁部及び前記第２絶縁部は、酸化シリコンを含む請求項１～７のいずれか１つに記載の半導体装置。
  9. 前記第２電極の前記第１方向における長さに対する、前記第２絶縁部の前記第１方向における前記長さの比は、０．５以上２．０以下である請求項１～８のいずれか１つに記載の半導体装置。
  10. 前記第２電極の前記第２方向における長さに対する、前記第２絶縁部の前記第２方向における前記長さの比は、０．５以上２．０以下である請求項１～９のいずれか１つに記載の半導体装置。
JP2019152836A 2019-08-23 2019-08-23 半導体装置 Active JP7164497B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019152836A JP7164497B2 (ja) 2019-08-23 2019-08-23 半導体装置
CN202010057721.1A CN112420832B (zh) 2019-08-23 2020-01-19 半导体装置
US16/792,940 US11133411B2 (en) 2019-08-23 2020-02-18 Semiconductor device with reduced on-resistance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019152836A JP7164497B2 (ja) 2019-08-23 2019-08-23 半導体装置

Publications (3)

Publication Number Publication Date
JP2021034543A JP2021034543A (ja) 2021-03-01
JP2021034543A5 JP2021034543A5 (ja) 2021-10-28
JP7164497B2 true JP7164497B2 (ja) 2022-11-01

Family

ID=74647106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019152836A Active JP7164497B2 (ja) 2019-08-23 2019-08-23 半導体装置

Country Status (3)

Country Link
US (1) US11133411B2 (ja)
JP (1) JP7164497B2 (ja)
CN (1) CN112420832B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7319491B2 (ja) * 2019-12-06 2023-08-02 株式会社東芝 半導体装置及びその製造方法
JP7608304B2 (ja) * 2021-09-17 2025-01-06 株式会社東芝 半導体装置
JP7702901B2 (ja) * 2022-02-14 2025-07-04 株式会社東芝 半導体装置
JP7692378B2 (ja) 2022-02-15 2025-06-13 株式会社東芝 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070138544A1 (en) 2005-08-31 2007-06-21 Infineon Technologies Austria Ag Field plate trench transistor and method for producing it
US20120319199A1 (en) 2011-06-20 2012-12-20 Maxpower Semiconductor, Inc. Trench Gated Power Device With Multiple Trench Width and its Fabrication Process

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264764A (ja) * 1995-03-22 1996-10-11 Toshiba Corp 半導体装置
EP2070108A4 (en) 2006-09-27 2010-12-01 Maxpower Semiconductor Inc POWER MOSFET WITH INSERTED FIELD PLATE
JP2009054638A (ja) * 2007-08-23 2009-03-12 Toyota Motor Corp 半導体装置とその製造方法
US20100155831A1 (en) 2008-12-20 2010-06-24 Power Integrations, Inc. Deep trench insulated gate bipolar transistor
JP2013058575A (ja) * 2011-09-07 2013-03-28 Toshiba Corp 半導体装置及びその製造方法
JP2013214551A (ja) 2012-03-30 2013-10-17 Toshiba Corp 半導体装置及びその製造方法
JP6617292B2 (ja) * 2014-05-23 2019-12-11 パナソニックＩｐマネジメント株式会社 炭化珪素半導体装置
JP6509673B2 (ja) * 2015-08-10 2019-05-08 株式会社東芝 半導体装置
JP6416142B2 (ja) * 2016-03-11 2018-10-31 株式会社東芝 半導体装置
JP6283709B2 (ja) * 2016-03-18 2018-02-21 株式会社豊田中央研究所 半導体装置
JP6926012B2 (ja) * 2018-02-14 2021-08-25 株式会社東芝 半導体装置
JP7005453B2 (ja) * 2018-08-08 2022-01-21 株式会社東芝 半導体装置
JP7193371B2 (ja) * 2019-02-19 2022-12-20 株式会社東芝 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070138544A1 (en) 2005-08-31 2007-06-21 Infineon Technologies Austria Ag Field plate trench transistor and method for producing it
US20120319199A1 (en) 2011-06-20 2012-12-20 Maxpower Semiconductor, Inc. Trench Gated Power Device With Multiple Trench Width and its Fabrication Process

Also Published As

Publication number Publication date
JP2021034543A (ja) 2021-03-01
CN112420832B (zh) 2023-08-29
US11133411B2 (en) 2021-09-28
US20210057575A1 (en) 2021-02-25
CN112420832A (zh) 2021-02-26

Similar Documents

Publication Publication Date Title
US8786046B2 (en) Semiconductor device and method for manufacturing the same
KR101437480B1 (ko) 기판에 대한 상면 콘택을 형성하기 위한 방법 및 구조물
JP7164497B2 (ja) 半導体装置
JP7370781B2 (ja) 半導体装置
US10249708B2 (en) Semiconductor device
CN112151614A (zh) 半导体器件
JP7549704B2 (ja) 半導体装置
JP2008306022A (ja) 半導体装置
JP7387566B2 (ja) 半導体装置
JP7439417B2 (ja) 超接合半導体装置および超接合半導体装置の製造方法
US20250081576A1 (en) Semiconductor device and method for manufacturing the semiconductor device
JP7352360B2 (ja) 半導体装置
JP7471250B2 (ja) 半導体装置
JP2023140026A (ja) 半導体装置
JP7295052B2 (ja) 半導体装置
JP7374871B2 (ja) 半導体装置
US20250022924A1 (en) Semiconductor device
US20250089306A1 (en) Semiconductor device and method for manufacturing
JP7728216B6 (ja) 半導体装置
US20250107142A1 (en) Semiconductor device
KR101932661B1 (ko) 전력 ｍｏｓ 트랜지스터를 포함하는 반도체 소자
TWM676667U (zh) 半導體裝置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210915

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221020

R150 Certificate of patent or registration of utility model

Ref document number: 7164497

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150