JP7180627B2

JP7180627B2 - ゲート駆動装置

Info

Publication number: JP7180627B2
Application number: JP2020035780A
Authority: JP
Inventors: 博則秋山; 哲也出羽
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2020-03-03
Filing date: 2020-03-03
Publication date: 2022-11-30
Anticipated expiration: 2040-03-03
Also published as: US11901889B2; JP2021141662A; CN115211009B; CN115211009A; US20220407511A1; WO2021177099A1

Description

本発明は、負荷に対して交流の出力電流を供給するハーフブリッジ回路の上下アームを構成する半導体スイッチング素子のゲートを駆動するゲート駆動装置に関する。

ハーフブリッジ回路の上下アームを構成する半導体スイッチング素子のゲートを駆動するゲート駆動装置では、半導体スイッチング素子の主端子に印加されるサージがその半導体スイッチング素子の耐圧である素子耐圧を超えると故障が生じる可能性があることから、その対策が求められている。なお、本明細書では、ハーフブリッジ回路の上アームを構成する半導体スイッチング素子のことを上側素子と称することがあるとともに、ハーフブリッジ回路の下アームを構成する半導体スイッチング素子のことを下側素子と称することがある。また、本明細書では、半導体スイッチング素子に対して順方向の電流が流れる通電のことを順方向通電と称することがあるとともに、半導体スイッチング素子に対して逆方向の電流が流れる通電のことを逆方向通電と称することがある。

例えば、上側素子に対して順方向通電が行われるとともに下側素子に対して逆方向通電が行われる期間において、上側素子のターンオフ時には上側素子の主端子にサージ電圧が印加される。このようなサージ電圧は、ターンオフサージと呼ばれる。ターンオフサージは、上側素子に流れる素子電流の傾き、つまり素子電流の変化率と、システム構造により定まる電流経路の寄生インダクタンスと、の積で定まるものであり、素子電流の変化率が大きくなるほど大きなものとなる。そこで、従来では、このようなターンオフサージが素子耐圧を超えないように、上側素子のターンオフ時のゲート抵抗を選定し、チップ抵抗などで実装するようになっていた。

ただし、半導体スイッチング素子のターンオフ時におけるスイッチング損失は、ターンオフ時のゲート抵抗の抵抗値に比例する。そのため、上記した従来の手法のように、ターンオフ時のゲート抵抗の抵抗値を固定値とすると、発生するターンオフサージが比較的低くなる動作条件では、ターンオフサージの抑制効果が過大なものとなり、スイッチング損失の増加が問題となる。このように、ターンオフサージの抑制とスイッチング損失の低減とはトレードオフの関係にある。

そこで、従来、このようなサージ抑制、損失低減、さらにはノイズ低減を目的として、ゲート抵抗、ゲート電流などを操作する技術、いわゆるアクティブゲート技術が種々提案されている。このようなアクティブゲート技術として、特許文献１には、ＭＯＳＦＥＴである半導体スイッチング素子のドレイン・ソース間電圧を計測し、その計測結果に基づいて半導体スイッチング素子のゲートに与えるゲート信号のタイミングを調整する構成が開示されている。

なお、特許文献１には、ゲート信号のタイミングを調整する具体的な手法に関する記載はないものの、このようなタイミングの調整は、ゲート抵抗値またはゲート電流値の変更により実現することができる。したがって、特許文献１の構成は、半導体スイッチング素子のドレイン・ソース間電圧、つまり半導体スイッチング素子の主端子に印加されるサージ電圧を計測し、その計測結果に応じてターンオフ時のゲート抵抗値などを調整するものであると考えられる。

特開２０１９－５７７５７号公報

インバータに適用されるハーフブリッジ回路の半導体スイッチング素子のゲートを駆動するゲート駆動装置では、負荷に対して供給する出力電流が例えば正弦波状の交流となるように制御するために、半導体スイッチング素子の駆動がＰＷＭ制御される。この場合、出力電流の１周期中における半導体スイッチング素子のスイッチング回数は、スイッチング損失低減の観点から極力少なくすることが望ましいため、例えば数回から数十回程度の比較的少ない回数に設定されることが多い。一方、サージ電圧の大きさに影響を及ぼす素子電流は、半導体スイッチング素子のスイッチング毎に変化するが、その変化の幅は出力電流の１周期中のスイッチング回数が少ないほど大きな幅となる。

このような事情から、インバータに適用されるハーフブリッジ回路では、スイッチング毎にサージ電圧の大きさが比較的大きく変動することになる。ここで、特許文献１記載の技術のように、サージ電圧の計測結果に基づいてゲート抵抗値を操作するといったフィードバック制御をスイッチングの度に行うようにすると、制御対象となるパラメータである素子電流の変動の周期、つまりサージ電圧の変動の周期が制御周期に近いものとなることから、目標値追従性の悪化が懸念される。そのため、この場合、安全側に大きくマージンを取らざるを得なくなり、電力損失の改善効果などが大きく得られなくなってしまう可能性が生じる。

本発明は上記事情に鑑みてなされたものであり、その目的は、サージを適切に制御することができるゲート駆動装置を提供することにある。

請求項１に記載のゲート駆動装置は、負荷に対して交流の出力電流を供給するハーフブリッジ回路（４）の上下アームを構成する半導体スイッチング素子（５Ａ、５Ｂ）のゲートを駆動するものであり、電圧検出部（１１）、最大値取得部（１２、３２、４２、５２、６２）、演算部（１４、３４、７４）および駆動部（１５）を備える。電圧検出部は、半導体スイッチング素子のスイッチング時における半導体スイッチング素子の主端子の電圧である素子電圧のピーク値または素子電圧の変化率を検出する。スイッチング時における素子電圧のピーク値および素子電圧の変化率は、半導体スイッチング素子の主端子に印加されるサージの大きさに対応した値となる。そのため、この場合、電圧検出部は、半導体スイッチング素子の主端子に印加されるサージの大きさを検出していると言える。

最大値取得部は、電圧検出部により半導体スイッチング素子が複数回スイッチングする期間を含む所定の検出期間中に検出される複数のピーク値または複数の変化率の中の最大値を取得して出力する。つまり、この場合、最大値取得部は、検出期間中におけるサージの最大値を取得して出力していると言える。演算部は、最大値取得部から出力された最大値と半導体スイッチング素子の仕様に応じて定められるピーク値の目標値または変化率の目標値との偏差が小さくなるように半導体スイッチング素子のゲート抵抗またはゲート電流の値を演算する。つまり、この場合、演算部は、サージの最大値が目標値に一致するようにゲート抵抗またはゲート電流の値を演算していると言える。駆動部は、演算部による演算結果に基づいて半導体スイッチング素子のゲート抵抗値またはゲート電流値を変更し、半導体スイッチング素子のゲートを駆動する。

このような構成によれば、半導体スイッチング素子が複数回スイッチングする期間を含む検出期間中におけるサージの最大値の検出結果に基づいてゲート抵抗値またはゲート電流値の演算および変更を行う制御が行われることになる。上記した検出期間中におけるサージの最大値の検出結果は、従来技術によるサージの検出結果、つまり半導体スイッチング素子のスイッチング毎に取得されるサージの検出結果に対し、スイッチング毎の素子電流の変動の影響を大きく受けることがないため、大きく変動することはない。したがって、上記構成によれば、ゲート抵抗値またはゲート電流値の制御、言い換えるとサージ制御についての目標値追従性が向上することになり、その結果、サージを適切に制御することができる。

第１実施形態に係るゲート駆動装置およびハーフブリッジ回路の概略構成を模式的に示す図第１実施形態に係る負荷電流と半導体スイッチング素子に関連する電流および電圧の波形とを模式的に示す図第１実施形態に係る半導体スイッチング素子のターンオフ時の各部の波形を模式的に示す図第１実施形態に係るゲート駆動装置が有する各機能を模式的に示す図第１実施形態に係るゲート駆動装置の具体的な構成例を模式的に示す図第１実施形態に係るゲート駆動装置による各制御のタイミングを説明するためのタイミングチャート第１実施形態に係る負荷電流の１周期毎のドレイン電流およびドレイン・ソース間電圧の変動を説明するためのタイミングチャートドレイン電流の検出に関する変形例を示す図第２実施形態に係るゲート駆動装置が有する各機能を模式的に示す図第２実施形態に係るゲート駆動装置の具体的な構成例を模式的に示す図第２実施形態に係る目標値とドレイン電流との関係を模式的に示す図第２実施形態に係る順方向通電時におけるゲート駆動装置による各制御のタイミングを説明するためのタイミングチャート第２実施形態に係る逆方向通電時におけるゲート駆動装置による各制御のタイミングを説明するためのタイミングチャート第３実施形態に係るゲート駆動装置が有する各機能を模式的に示す図第３実施形態に係るゲート駆動装置の具体的な構成例を模式的に示す図第４実施形態に係るゲート駆動装置の具体的な構成例を模式的に示す図第５実施形態に係るゲート駆動装置の具体的な構成例を模式的に示す図第６実施形態に係るゲート駆動装置が有する各機能を模式的に示す図

以下、複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
（第１実施形態）
以下、第１実施形態について図１～図８を参照して説明する。

＜ゲート駆動装置の概略構成＞
図１に示すように、本実施形態のゲート駆動装置１Ａは、一対の直流電源線２、３の間に接続されたハーフブリッジ回路４の上アームを構成する半導体スイッチング素子５Ａを駆動する。また、本実施形態のゲート駆動装置１Ｂは、ハーフブリッジ回路４の下アームを構成する半導体スイッチング素子５Ｂを駆動する。この場合、ゲート駆動装置１Ａ、１Ｂは同様の構成であり、半導体スイッチング素子５Ａ、５Ｂは同様の構成である。そのため、本明細書では、ゲート駆動装置１Ａ、１Ｂおよび半導体スイッチング素子５Ａ、５Ｂのそれぞれについて区別する必要がない場合には、末尾のアルファベットを省略して総称することとする。

ハーフブリッジ回路４は、モータＭを駆動するインバータに含まれるものである。ハーフブリッジ回路４には、例えば電池などの図示しない直流電源から直流電源線２、３を介して電源電圧Ｖａが供給されている。半導体スイッチング素子５は、パワー素子であり、この場合、Ｎチャネル型のＭＯＳＦＥＴと、そのＭＯＳＦＥＴのドレイン・ソース間にソース側をアノードとして接続された、つまりＭＯＳＦＥＴに対して逆並列に接続された還流用のダイオードと、を含む構成となっている。なお、この場合、ＭＯＳＦＥＴとは別の素子として還流用のダイオードが設けられているが、ＭＯＳＦＥＴのボディダイオードを還流用のダイオードとして利用してもよい。

上側素子５Ａのドレインは、高電位側の直流電源線２に接続されている。上側素子５Ａのソースは、下側素子５Ｂのドレインに接続されている。下側素子５Ｂのソースは、低電位側の直流電源線３に接続されている。上側素子５Ａおよび下側素子５Ｂの相互接続ノードであるノードＮ１は、負荷に相当するモータＭに接続されている。これにより、ハーフブリッジ回路４の出力電流である負荷電流ＩＬがモータＭに供給される。コントローラ６は、インバータを構成するハーフブリッジ回路４の動作を制御することによりモータＭの駆動を制御する。なお、コントローラ６は、ハーフブリッジ回路４の動作を制御する制御装置の一例である。

コントローラ６には、図示しない電流検出部から出力される負荷電流ＩＬの検出値を表す検出信号Ｓｃが与えられている。コントローラ６は、検出信号Ｓｃに基づいて負荷電流ＩＬが所望の目標電流に一致するように、ゲート駆動装置１Ａの動作を指令する指令信号Ｓａおよびゲート駆動装置１Ｂの動作を指令する指令信号Ｓｂを生成して出力する。ゲート駆動装置１Ａは、コントローラ６から与えられる指令信号Ｓａに基づいて上側素子５Ａの駆動をＰＷＭ制御する。また、ゲート駆動装置１Ｂは、コントローラ６から与えられる指令信号Ｓｂに基づいて下側素子５Ｂの駆動をＰＷＭ制御する。

この場合、上側素子５Ａおよび下側素子５Ｂは、相補的にオンオフされる。したがって、上側素子５Ａがオンされる期間には下側素子５Ｂはオフされており、また、下側素子５Ｂがオンされる期間には上側素子５Ａはオフされている。上記構成では、負荷電流ＩＬがノードＮ１からモータＭへと流れる期間、上側素子５Ａがドレインからソースに向けて順方向に電流を流すように駆動されるとともに、下側素子５Ｂがソースからドレインに向けて逆方向に電流を流すように駆動される。また、上記構成では、負荷電流ＩＬがモータＭからノードＮ１へと流れる期間、下側素子５Ｂがドレインからソースに向けて順方向に電流を流すように駆動されるとともに、上側素子５Ａがソースからドレインに向けて逆方向に電流を流すように駆動される。

図２に示すように、負荷電流ＩＬは、正弦波状の交流となる。このような負荷電流ＩＬの供給を実現するため、下側素子５Ｂのドレイン電流Ｉｄ、ドレイン・ソース間電圧Ｖｄｓおよびゲート・ソース間電圧Ｖｇｓは、図２に示すような波形となる。なお、上側素子５Ａのドレイン電流Ｉｄ、ドレイン・ソース間電圧Ｖｄｓおよびゲート・ソース間電圧Ｖｇｓについての図示は省略されているが、下側素子５Ｂにおける各波形に対して逆相になる点を除いて同様の波形となる。

この場合、ドレイン・ソース間電圧Ｖｄｓは、半導体スイッチング素子５の主端子の電圧であり、素子電圧に相当する。また、この場合、ドレイン電流Ｉｄは、半導体スイッチング素子５に流れる電流であり、素子電流に相当する。なお、本明細書では、ドレイン電流Ｉｄ、ドレイン・ソース間電圧Ｖｄｓおよびゲート・ソース間電圧Ｖｇｓのことを、それぞれ単に電流Ｉｄ、電圧Ｖｄｓおよび電圧Ｖｇｓと称することがある。

半導体スイッチング素子５のターンオフ時の各部の波形は、図３に示すような波形となる。なお、図３では、下側素子５Ｂに対応した各部の波形を例示しているが、上側素子５Ａについても同様の波形となる。下側素子５Ｂがオフのときのオフ電圧Ｖｄｓ＿ｏｆｆは、電源電圧Ｖａに概ね等しい電圧となる。この場合、ターンオフ時における電圧Ｖｄｓのピーク値Ｖｄｓ＿ｐであるピーク電圧とオフ電圧Ｖｄｓ＿ｏｆｆとの差であるΔＶｄｓが、下側素子５Ｂに重畳するサージ電圧に相当する。この場合、電圧Ｖｄｓの変動の傾きは、素子電圧の変化率に相当する。なお、本明細書では、電圧Ｖｄｓの変動の傾きのことをｄＶ／ｄｔと称することがあるとともに、電流Ｉｄの変動の傾きのことをｄＩ／ｄｔと称することがある。

＜ゲート駆動装置が有する各機能＞
続いて、ゲート駆動装置１が有する各機能について図４を参照して説明する。図４などでは、ゲート駆動装置１が有する各機能を機能ブロックの形で表している。なお、各機能の具体的な実現方法については後述する。また、以下の説明では、２つの半導体スイッチング素子５のうち、自装置の駆動対象となるものを自アームの半導体スイッチング素子５と称するとともに、自装置とは別のゲート駆動装置１の駆動対象となるものを対向アームの半導体スイッチング素子５と称することとする。

電圧検出部１１は、自アームの半導体スイッチング素子５、つまり当該ゲート駆動装置１の駆動対象となる半導体スイッチング素子５のスイッチング時、具体的にはターンオフ時における電圧Ｖｄｓのピーク値Ｖｄｓ＿ｐを検出する。最大値取得部１２は、所定の検出期間中に電圧検出部１１により検出される複数のピーク値Ｖｄｓ＿ｐの中の最大値Ｖｄｓ＿ｐ＿ｍａｘを取得して出力する。上記検出期間は、半導体スイッチング素子５が複数回スイッチングする期間を含む期間である。本実施形態では、上記した検出期間は、負荷電流ＩＬの１周期に対応する期間となっている。最大値取得部１２は、検出期間のうち負荷電流ＩＬの１周期の一部の期間に電圧検出部１１により検出された複数のピーク値Ｖｄｓ＿ｐの中の最大値Ｖｄｓ＿ｐ＿ｍａｘを取得し、検出期間中の任意の時点において最大値Ｖｄｓ＿ｐ＿ｍａｘを出力するようになっている。

電流方向検出部１３は、自アームの半導体スイッチング素子５に流れる電流Ｉｄの方向を直接的に検出する。この場合、負荷電流ＩＬの１周期のうち、電流Ｉｄが順方向に流れる期間は自アームの半導体スイッチング素子５に対する通電が順方向通電となる期間に相当し、電流Ｉｄが逆方向に流れる期間は自アームの半導体スイッチング素子５に対する通電が逆方向通電となる期間に相当する。

最大値取得部１２は、電流方向検出部１３による検出の結果に基づいて、負荷電流ＩＬの１周期のうち電流Ｉｄが順方向に流れる期間、つまり自アームの半導体スイッチング素子５に対する通電が順方向通電となる期間に電圧検出部１１により検出された複数のピーク値Ｖｄｓ＿ｐの中の最大値Ｖｄｓ＿ｐ＿ｍａｘを取得する。そして、最大値取得部１２は、電流Ｉｄが順方向に流れる状態から逆方向に流れる状態へ切り替わるタイミング、つまり自アームの半導体スイッチング素子５に対する通電が順方向通電から逆方向通電へ切り替わるタイミングにて最大値Ｖｄｓ＿ｐ＿ｍａｘを出力する。

演算部１４は、最大値取得部１２から出力された最大値Ｖｄｓ＿ｐ＿ｍａｘと電圧Ｖｄｓのピーク値Ｖｄｓ＿ｐの目標値との偏差が小さくなるように半導体スイッチング素子５のゲート抵抗の値、具体的にはターンオフ時のゲート抵抗の値を演算する。電圧Ｖｄｓのピーク値Ｖｄｓ＿ｐの目標値は、半導体スイッチング素子５の仕様に応じて定められるものであり、具体的には次のような値となる。すなわち、目標値は、半導体スイッチング素子５の耐圧より所定のマージン分だけ低い値であり、その値の電圧が主端子に印加されても半導体スイッチング素子５が故障する可能性はないものの、その値を上記マージン以上に超える電圧が主端子に印加されると半導体スイッチング素子５が故障する可能性があるような値に設定される。

駆動部１５は、自アームの半導体スイッチング素子５のゲートを駆動する。この場合、駆動部１５は、演算部１４による演算結果に基づいて自アームの半導体スイッチング素子５のターンオフ時のゲート抵抗値Ｒｇ＿ｏｆｆを変更するようになっている。この場合、演算部１４は、最大値取得部１２から最大値Ｖｄｓ＿ｐ＿ｍａｘが出力されるタイミングでだけ演算を行う離散時間動作を実行する構成となっている。また、この場合、駆動部１５は、演算部１４による演算結果が与えられると、最大値取得部１２が次の最大値Ｖｄｓ＿ｐ＿ｍａｘを取得するための動作を開始するまでにゲート抵抗値Ｒｇ＿ｏｆｆの変更を完了するようになっている。

＜ゲート駆動装置の具体的構成＞
上記したような各機能を有するゲート駆動装置１の具体的な構成としては、例えば図５に示すような構成例を採用することができる。なお、図５では、下側素子５Ｂを駆動するゲート駆動装置１Ｂを例にしてゲート駆動装置１の具体的な構成を示しているが、上側素子５Ａを駆動するゲート駆動装置１Ａについても同様の構成を採用することができる。この場合、半導体スイッチング素子５Ｂのソースと直流電源線３との間には、電流Ｉｄを検出するためのシャント抵抗Ｒｓが直列に挿入されている。

図５に示すゲート駆動装置１Ｂでは、キャパシタＣ１、Ｃ２およびピークホールド回路１６により電圧検出部１１が構成され、コンパレータ１７およびサンプリングホールド回路１８により電流方向検出部１３が構成され、メモリ１９、減算器２０および制御器２１により演算部１４が構成されている。キャパシタＣ１の一方の端子は、ノードＮ１に接続され、その他方の端子はキャパシタＣ２を介して直流電源線３に接続されている。つまり、キャパシタＣ１、Ｃ２は、下側素子５Ｂのドレイン・ソース間に直列接続されている。

上記構成によれば、キャパシタＣ１、Ｃ２の直列回路は、下側素子５Ｂの電圧Ｖｄｓを分圧する容量分圧回路として機能する。このような容量分圧回路の出力電圧、つまり電圧ＶｄｓをキャパシタＣ１、Ｃ２の容量比で分圧した電圧は、ピークホールド回路１６に与えられる。なお、電圧Ｖｄｓを分圧するための構成としては容量分圧回路に限らず、他の構成を採用することもできる。また、電圧Ｖｄｓを分圧することなく、そのままピークホールド回路１６に入力する構成とすることもできる。ピークホールド回路１６は、キャパシタＣ１、Ｃ２の相互接続ノードから出力される電圧Ｖｄｓに対応した分圧電圧を入力し、そのピーク値を保持する回路となっている。

ピークホールド回路１６により保持されるピーク値は、電圧Ｖｄｓのピーク値Ｖｄｓ＿ｐに対応する値となる。そこで、以下では、ピークホールド回路１６により保持されるピーク値のことをピーク値Ｖｄｓ＿ｐと称することとする。ピークホールド回路１６は、下側素子５Ｂの主端子に印加されるサージのピーク電圧を取得するために設けられている。ピークホールド回路１６は、下側素子５Ｂがスイッチングされる毎に、具体的には下側素子５Ｂのターンオフ毎に、ピーク値Ｖｄｓ＿ｐを取得し、随時更新した値を出力する。ピークホールド回路１６は、ピーク値Ｖｄｓ＿ｐの検出値を表す検出電圧Ｖｂを出力する。この場合、ピークホールド回路１６から出力される検出電圧Ｖｂは、最大値取得部１２に与えられる。

コンパレータ１７の非反転入力端子は、下側素子５Ｂとシャント抵抗Ｒｓとの相互接続ノードであるノードＮ２に接続されている。これにより、コンパレータ１７の非反転入力端子には、下側素子５Ｂに流れる電流Ｉｄをシャント抵抗Ｒｓにより電圧変換することで得られる電圧Ｖｓｅが入力されている。コンパレータ１７の反転入力端子は、回路の基準電位である０Ｖが与えられる直流電源線３に接続されている。これにより、コンパレータ１７は、電流Ｉｄに対応した電圧Ｖｓｅと０Ｖとを比較し、その比較結果を表す２値の信号Ｓｄを出力する。

上記構成によれば、コンパレータ１７から出力される信号Ｓｄのレベルに基づいて、電流Ｉｄがドレインからソースに向けて流れているか、つまり順方向に流れているか、あるいは、電流Ｉｄがソースからドレインに向けて流れているか、つまり逆方向に流れているか、を判別することができる。具体的には、信号Ｓｄがハイレベルである場合には、電流Ｉｄが順方向に流れており下側素子５Ｂに対する通電が順方向通電であると判別される。

また、信号Ｓｄがロウレベルである場合には、電流Ｉｄが逆方向に流れており下側素子５Ｂに対する通電が逆方向通電であると判別される。なお、コンパレータ１７による判定のしきい値は、０Ｖに限らずともよく、電流Ｉｄの方向を判別可能な範囲であれば適宜変更可能である。また、コンパレータ１７は、検出と復帰でヒステリシスを持たせた構成とすることもできる。

サンプリングホールド回路１８は、コンパレータ１７から出力される信号Ｓｄを入力し、その入力した信号を保持した２値の信号ＳＷを出力する。上記構成では、対向アームの半導体スイッチング素子５である上側素子５Ａがオンされる期間である対向アーム通電中、自アームの半導体スイッチング素子５である下側素子５Ｂに流れる電流Ｉｄが必ずゼロになるため、コンパレータ１７から出力される信号Ｓｄのレベルが電流Ｉｄの流れる方向に対応したレベルとはならない可能性がある。

そこで、サンプリングホールド回路１８は、下側素子５Ｂがオンされる期間である自アーム通電中における信号Ｓｄをサンプリングし、対向アーム通電中は、そのサンプリング結果をホールドすることで補完するようになっている。このような構成によれば、サンプリングホールド回路１８から出力される信号ＳＷのレベルに基づいて、電流Ｉｄの方向を確実に判別すること、ひいては、下側素子５Ｂに対する通電が順方向通電であるか逆方向通電であるかを確実に判別することができる。信号ＳＷは、下側素子５Ｂに対する通電が順方向通電であるとき、つまり電流Ｉｄが順方向に流れる期間にはハイレベルとなり、下側素子５Ｂに対する通電が逆方向通電であるとき、つまり電流Ｉｄが逆方向に流れる期間にはロウレベルとなる。

このような信号ＳＷは、最大値取得部１２に与えられる。最大値取得部１２は、信号ＳＷがハイレベルである期間、つまり下側素子５Ｂに対する通電が順方向通電であるとき、ターンオフ毎に入力される検出電圧Ｖｂが表すピーク値Ｖｄｓ＿ｐの検出値の中から最大値を選択する、つまり最大値を探索する。そして、最大値取得部１２は、信号ＳＷがハイレベルからロウレベルに転じるタイミング、つまり下側素子５Ｂに対する通電が順方向通電から逆方向通電に切り替わるタイミングで、その時点において選択されている最大値Ｖｄｓ＿ｐ＿ｍａｘを表す検出電圧Ｖｃを演算部１４へと出力する。

つまり、上記構成では、演算部１４には、負荷電流ＩＬの１周期のうち、下側素子５Ｂに対する通電が順方向通電である期間中に得られる複数のピーク値Ｖｄｓ＿ｐのうち最も大きい値である最大値Ｖｄｓ＿ｐ＿ｍａｘを表す検出電圧Ｖｃが入力される。言い換えると、上記構成では、演算部１４には、負荷電流ＩＬの１周期中において最も大きいターンオフサージが発生しているときのピーク値Ｖｄｓ＿ｐに相当する最大値Ｖｄｓ＿ｐ＿ｍａｘを表す検出電圧Ｖｃが入力される。最大値取得部１２は、検出電圧Ｖｃの出力後、保持した最大値Ｖｄｓ＿ｐ＿ｍａｘを初期化し、次に信号ＳＷがロウレベルからハイレベルに転じるタイミング、つまり次に下側素子５Ｂに対する通電が順方向通電となるタイミングから、最大値の探索を再度開始する。

メモリ１９には、前述した目標値、つまり半導体スイッチング素子５の仕様に応じて定められるピーク値Ｖｄｓ＿ｐの目標値が保存されている。メモリ１９は、保存された目標値を表す目標電圧Ｖｄを出力する。なお、このようなメモリ１９に代えて、ゲート駆動装置１Ｂの外部から演算部１４に対して目標電圧Ｖｄを入力する構成とすることもできる。減算器２０の＋入力には目標電圧Ｖｄが与えられ、その－入力には検出電圧Ｖｃが与えられる。減算器２０は、目標電圧Ｖｄから検出電圧Ｖｃを減算することにより、最大値Ｖｄｓ＿ｐ＿ｍａｘと目標値との差に相当する偏差ΔＶを求め、その偏差ΔＶを制御器２１へと出力する。

制御器２１は、ディジタルＰＩＤ制御器であり、偏差ΔＶに対するＰＩＤ演算を実行し、偏差ΔＶが小さくなるような、より具体的には偏差ΔＶが０になるようなゲート抵抗の値を表す指令信号Ｓｅを生成する。指令信号Ｓｅは、駆動部１５へと出力される。なお、制御器２１としては、ＰＩ演算を行うもの、Ｐ演算を行うもの、他のフィードバック制御器など、さまざま形式の制御器を採用することができる。本実施形態では、制御器２１は、最大値取得部１２から検出電圧Ｖｃが出力されるタイミング、言い換えると検出電圧Ｖｃが入力されるタイミングに同期して動作する。すなわち、制御器２１は、検出電圧Ｖｃが入力されるタイミングでだけ演算を行う離散時間動作を実行する構成となっている。

駆動部１５は、下側素子５Ｂのゲートを定電圧駆動する構成となっており、バッファ２２、Ｐチャネル型ＭＯＦＥＴであるトランジスタＱ１、Ｎチャネル型ＭＯＳＦＥＴであるトランジスタＱ２および抵抗Ｒ１、Ｒ２を備えている。バッファ２２は、指令信号Ｓｂを入力し、その入力信号に応じた信号を出力する。バッファ２２の出力端子は、トランジスタＱ１、Ｑ２の各ゲートに接続されている。トランジスタＱ１のソースは電源電圧Ｖｅが供給される直流電源線２３に接続されている。電源電圧Ｖｅは、直流電源線３の電位を基準とした電圧であり、下側素子５Ｂのゲートしきい値電圧よりも十分に高い電圧となっている。

トランジスタＱ１のドレインは、抵抗Ｒ１を介してノードＮ３に接続されている。ノードＮ３は、下側素子５Ｂのゲートに接続される。抵抗Ｒ１は、直流電源線２３から下側素子５Ｂのゲートへと至る経路の配線抵抗などとともに下側素子５Ｂのターンオン時におけるゲート抵抗として機能する。抵抗Ｒ１は、一定の抵抗値を有する構成となっている。トランジスタＱ２のソースは、直流電源線３に接続されている。トランジスタＱ２のドレインは、抵抗Ｒ２を介してノードＮ３に接続されている。

抵抗Ｒ２は、直流電源線３から下側素子５Ｂのゲートへと至る経路の配線抵抗などとともに下側素子５Ｂのターンオフ時におけるゲート抵抗として機能する。抵抗Ｒ２は、演算部１４から与えられる指令信号Ｓｅに基づいて、その抵抗値を変更することができる構成となっている。つまり、上記構成では、指令信号Ｓｅに基づいて、下側素子５Ｂのターンオフ時におけるゲート抵抗値Ｒｇ＿ｏｆｆが変更される。なお、抵抗Ｒ２の抵抗値の変更は、可変抵抗を用いる手法、抵抗ラダーの切り替えを用いる手法、トランジスタＱ２のオン抵抗を操作する手法など、様々な手法を採用することができる。

次に、上記構成による各制御のタイミングについて、図６を参照して説明する。なお、ここでは、ゲート駆動装置１Ｂ側を主体とした制御を例に説明を行うが、ゲート駆動装置１Ａ側を主体とした制御も同様の内容となる。図６には、電圧Ｖｇｓの立ち下がりタイミングに一致するように縦方向に延びる破線が示されているが、これら破線同士の間隔が半導体スイッチング素子５の駆動周期に相当する。この場合、期間Ｔａは、負荷電流ＩＬの１周期の前半の位相である期間、つまり電流位相が０度～１８０度になる期間に対応しており、期間Ｔｂは、負荷電流ＩＬの１周期の後半の位相である期間、つまり電流位相が１８０度～３６０度になる期間に対応している。

この場合、電流Ｉｄが正の値であるとき、つまり電流Ｉｄが順方向に流れる期間Ｔａは、自アームの半導体スイッチング素子５である下側素子５Ｂに対する通電が順方向通電となる期間である。そのため、期間Ｔａでは、ターンオフサージが発生する。一方、電流Ｉｄが負の値であるとき、つまり電流Ｉｄが逆方向に流れる期間Ｔｂは、下側素子５Ｂに対する通電が逆方向通電となる期間である。そのため、期間Ｔｂでは、リカバリサージが発生する。

リカバリサージは、半導体スイッチング素子５に対して逆並列接続された還流用のダイオードの逆回復特性に起因して生じるものである。このようなリカバリサージは、ターンオフサージと同様、電流の変化率と寄生のインダクタンスとの積で定まる。ただし、この場合の電流は、還流用のダイオードにおけるリカバリ電流に相当する。リカバリサージは、ターンオフサージとは異なり、自アームの半導体スイッチング素子５である下側素子５Ｂのターンオフ時のゲート抵抗値Ｒｇ＿ｏｆｆとは相関がなく、対向アームの半導体スイッチング素子５である上側素子５Ａのターンオン時のゲート抵抗値に応じて操作することができる。

上述したようにターンオフサージが発生する期間Ｔａでは、信号ＳＷがハイレベルとなることからピーク値Ｖｄｓ＿ｐの検出値の中から最大値Ｖｄｓ＿ｐ＿ｍａｘの探索が行われる。これにより、期間Ｔａ中、最大値Ｖｄｓ＿ｐ＿ｍａｘは、随時更新されてゆくことになる。そして、期間Ｔａからリカバリサージが発生する期間Ｔｂへと切り替わるタイミングで、その時点において選択されている最大値Ｖｄｓ＿ｐ＿ｍａｘを表す検出電圧Ｖｃが演算部１４に与えられる。

そのため、期間Ｔｂの開始時点から演算部１４による演算が開始される。これにより、演算部１４は、検出電圧Ｖｃおよび目標電圧Ｖｄの偏差ΔＶがゼロになるようなゲート抵抗値Ｒｇ＿ｏｆｆを表す指令信号Ｓｅを生成して駆動部１５へと出力する。そして、駆動部１５は、指令信号Ｓｅに基づいてゲート抵抗値Ｒｇ＿ｏｆｆを切り替える。本実施形態では、駆動部１５は、演算部１４による演算が開始された期間Ｔｂの開始時点である所定の駆動周期のターンオフ開始時点から次の駆動周期のターンオフの開始時点までの間に、ゲート抵抗値Ｒｇ＿ｏｆｆの変更を完了するようになっている。

ただし、駆動部１５は、期間Ｔｂの開始時点からその期間Ｔｂの終了時点、つまり次の期間Ｔａの開始時点までの間のうち任意のタイミングでゲート抵抗値Ｒｇ＿ｏｆｆの変更を完了することができればよい。これにより、次の期間Ｔａでは、駆動部１５は、ターンオフ時におけるゲート抵抗値Ｒｇ＿ｏｆｆが変更された状態でもって下側素子５Ｂのゲートを駆動することになる。

また、期間Ｔｂの開始時点において、最大値Ｖｄｓ＿ｐ＿ｍａｘが初期化される。期間Ｔｂでは、信号ＳＷがロウレベルとなることから最大値Ｖｄｓ＿ｍａｘの探索は行われない。そのため、期間Ｔｂ中、最大値Ｖｄｓ＿ｐ＿ｍａｘは、初期化された値であるゼロに維持される。そして、次の期間Ｔａの開始時点において信号ＳＷがハイレベルに転じることから、最大値Ｖｄｓ＿ｐ＿ｍａｘの探索が再開され、上述したような制御が繰り返される。

以上説明した本実施形態によれば、次のような効果が得られる。
電圧検出部１１は、自アームの半導体スイッチング素子５のスイッチング時における電圧Ｖｄｓのピーク値Ｖｄｓ＿ｐを検出する。スイッチング時における電圧Ｖｄｓのピーク値Ｖｄｓ＿ｐは、半導体スイッチング素子５の主端子に印加されるサージの大きさに対応した値となる。そのため、この場合、電圧検出部１１は、自アームの半導体スイッチング素子５の主端子に印加されるサージの大きさを検出していると言える。

最大値取得部１２は、電圧検出部１１により半導体スイッチング素子５が複数回スイッチングする期間を含む所定の検出期間中に検出される複数のピーク値Ｖｄｓ＿ｐの中の最大値Ｖｄｓ＿ｐ＿ｍａｘを取得して出力する。つまり、この場合、最大値取得部１２は、検出期間中におけるサージの最大値を取得して出力していると言える。演算部１４は、最大値取得部１２から出力された最大値Ｖｄｓ＿ｐ＿ｍａｘと半導体スイッチング素子５の仕様に応じて定められるピーク値Ｖｄｓ＿ｐの目標値との偏差が小さくなるように半導体スイッチング素子５のゲート抵抗の値を演算する。つまり、この場合、演算部１４は、サージの最大値が目標値に一致するようにゲート抵抗の値を演算していると言える。駆動部１５は、演算部１４による演算結果に基づいて半導体スイッチング素子５のゲート抵抗値Ｒｇ＿ｏｆｆを変更し、半導体スイッチング素子５のゲートを駆動する。

このような構成によれば、半導体スイッチング素子５が複数回スイッチングする期間を含む検出期間中におけるサージの最大値の検出結果に基づいてゲート抵抗値の演算および変更を行う制御が行われることになる。上記した検出期間中におけるサージの最大値の検出結果は、従来技術によるサージの検出結果、つまり半導体スイッチング素子５のスイッチング毎に取得されるサージの検出結果に対し、スイッチング毎の電流Ｉｄの変動の影響を大きく受けることがないため、大きく変動することはない。したがって、上記構成によれば、ゲート抵抗値の制御、言い換えるとサージ制御についての目標値追従性が向上することになり、その結果、サージを適切に制御することができる。

この場合、検出期間は、負荷電流ＩＬの１周期に対応する期間であり、最大値取得部１２は、検出期間のうち負荷電流ＩＬの１周期の一部の期間に電圧検出部１１により検出された複数のピーク値Ｖｄｓ＿ｐの中の最大値Ｖｄｓ＿ｐ＿ｍａｘを取得し、検出期間中の任意の時点において最大値Ｖｄｓ＿ｐ＿ｍａｘを出力するようになっている。具体的には、最大値取得部１２は、負荷電流ＩＬの１周期のうち電流Ｉｄが順方向に流れる期間である電流位相が０度から１８０度の範囲となる期間に電圧検出部１１により検出された複数のピーク値Ｖｄｓ＿ｐの中の最大値Ｖｄｓ＿ｐ＿ｍａｘを取得する。そして、最大値取得部１２は、電流Ｉｄが順方向に流れる状態から逆方向に流れる状態へ切り替わるタイミング、つまり電流位相が１８０度となるタイミングにて最大値Ｖｄｓ＿ｐ＿ｍａｘを出力する。

このような構成によれば、次のような効果が得られる。すなわち、図７に示すように、一般的には、インバータの負荷が安定して動作している場合には負荷電流ＩＬの１周期毎の電流Ｉｄのピーク値自体は大きく変動することはない。なお、インバータには、負荷を増減させる場合にも電流Ｉｄのピーク値の急激な変動を抑制するための機構が設けられることが一般的である。そのため、負荷電流ＩＬの１周期毎の電流Ｉｄのピーク値自体は、大きく変動しないものであると考えることができる。なお、図７および以下の説明では、図６における期間Ｔａおよび期間Ｔｂのそれぞれに対応する期間を同様の符号を付して表すこととする。また、図７において、期間Ｔａの開始時点から期間Ｔｂの終了時点までの期間ＴＬが、負荷電流ＩＬの１周期に相当する。

そして、図７に示すように、電圧Ｖｄｓのピーク値Ｖｄｓ＿ｐ、つまりターンオフサージは、負荷電流ＩＬの１周期の一部の期間、具体的には電流位相が０度から１８０度の範囲となる期間Ｔａにおいて電流Ｉｄが最も大きくなるときに最大の値となる。そのため、このような電流Ｉｄがピークになるタイミングのピーク値Ｖｄｓ＿ｐを半導体スイッチング素子５の素子耐圧以下に抑えることができれば、全ての領域において半導体スイッチング素子５の主端子に印加されるサージが素子耐圧を超えることが無くなると考えられる。

本実施形態では、前述したように、負荷電流ＩＬの１周期毎に、その電流位相が０度から１８０度の範囲となる期間Ｔａにおける最大値Ｖｄｓ＿ｐ＿ｍａｘが取得されるとともに、電流位相が１８０度から３６０度の範囲となる期間Ｔｂにおいて最大値Ｖｄｓ＿ｐ＿ｍａｘに基づくゲート抵抗値Ｒｇ＿ｏｆｆの演算および変更が行われる、といったフィードバック制御が実行される。

そのため、本実施形態では、ゲート抵抗値Ｒｇ＿ｏｆｆの制御周期、ひいてはサージの制御周期が負荷電流ＩＬの周期である期間ＴＬと同等の期間となるため、半導体スイッチング素子５のスイッチング毎の電流Ｉｄの変動の影響を受けることがない。つまり、本実施形態によれば、ゲート抵抗値Ｒｇ＿ｏｆｆの制御周期毎に電流Ｉｄのピーク値自体が大きく変動しないことになるため、サージ制御についての目標値追従性が一層向上することになり、その結果、ターンオフサージをより適切に制御することができる。

このような制御を実現するためには、自アームの半導体スイッチング素子５に対する通電が順方向通電となる期間であるターンオフサージ発生期間であるのか、あるいは、自アームの半導体スイッチング素子５に対する通電が逆方向通電となる期間であるリカバリサージ発生期間であるのか、を判別する必要がある。本実施形態では、自アームの半導体スイッチング素子５に流れる電流Ｉｄの方向を検出する電流方向検出部１３を設け、それにより検出される電流Ｉｄの方向に基づいて上記期間の判別を行うようになっている。

電流方向検出部１３は、電流Ｉｄに対応する電圧Ｖｓｅと０Ｖとを比較するコンパレータ１７を備えている。このような構成によれば、自アームの半導体スイッチング素子５がオンされる期間である自アーム通電中、コンパレータ１７から出力される信号Ｓｄのレベルが電流Ｉｄの流れる方向に対応したレベルとなることから、自アームの半導体スイッチング素子５に対する通電が順方向通電であるか逆方向通電であるかを精度良く判別することができる。ただし、この場合、対向アームの半導体スイッチング素子５がオンされる期間である対向アーム通電中、自アームの半導体スイッチング素子５に流れる電流Ｉｄが必ずゼロになるため、信号Ｓｄのレベルが電流Ｉｄの流れる方向に対応したレベルとはならない可能性がある。

そこで、電流方向検出部１３は、自アーム通電中における信号Ｓｄをサンプリングし、対向アーム通電中は、そのサンプリング結果をホールドすることで補完するサンプリングホールド回路１８を備え、そのサンプリングホールド回路１８から出力される信号ＳＷのレベルに基づいて上記通電を判別するようになっている。このような構成によれば、電流Ｉｄの方向を確実に判別すること、ひいては、自アームの半導体スイッチング素子５に対する通電が順方向通電であるか逆方向通電であるかを確実に判別することができる。

この場合、演算部１４は、最大値取得部１２から最大値Ｖｄｓ＿ｐ＿ｍａｘを表す検出電圧Ｖｃが出力されるタイミングでだけ演算を行う離散時間動作を実行する構成となっている。また、この場合、駆動部１５は、演算部１４による演算結果が与えられると、最大値取得部１２が次の最大値を取得するための動作を開始するまでにゲート抵抗値Ｒｇ＿ｏｆｆの変更を完了するようになっている。このようにすれば、負荷電流ＩＬの所定の１周期中における最大値Ｖｄｓ＿ｐ＿ｍａｘに基づいてゲート抵抗値Ｒｇ＿ｏｆｆが演算されると、負荷電流ＩＬの次の１周期が開始される時点では、その演算結果がゲート抵抗値Ｒｇ＿ｏｆｆに実際に反映されていることになる。このような制御によれば、ゲート抵抗値Ｒｇ＿ｏｆｆの最適化をより確実に実現すること、つまり上述した効果をより確実に得ることができる。

＜電流Ｉｄの検出に関する変形例＞
図５に示した具体的構成例では、電流方向検出部１３は、自アームの半導体スイッチング素子５の電流Ｉｄを半導体スイッチング素子５と直流電源線３との間に直列に介在するシャント抵抗Ｒｓの端子電圧に基づいて直接的に検出するような構成となっていたが、電流方向検出部１３は、例えば図８に示す変形例のように、自アームの半導体スイッチング素子５の電流Ｉｄを間接的に検出するような構成とすることもできる。

図８に示す変形例では、自アームの半導体スイッチング素子５である下側素子５Ｂとして、メインセル２４およびセンスセル２５を有する素子を採用している。なお、図８では、還流用のダイオードの図示は省略されている。メインセル２４およびセンスセル２５は、同一の半導体チップ上に形成されており、センスセル２５のサイズは、メインセル２４のサイズに対し、数百～数千分の一となっている。

メインセル２４のドレインはノードＮ１に接続され、そのソースは直流電源線３に接続されている。センスセル２５は、メインセル２４に流れる電流Ｉｄを検出するためのものであり、メインセル２４に流れる電流Ｉｄに応じた電流が所定の分流比で流れる。なお、この分流比は、メインセル２４およびセンスセル２５のサイズ比などにより定まる。センスセル２５のドレインはノードＮ１に接続され、そのソースはシャント抵抗Ｒｓ１を介して直流電源線３に接続されている。

この場合、コンパレータ１７は、センスセル２５に流れる電流をシャント抵抗Ｒｓ１により電圧変換することで得られる電圧Ｖｓｅ１と０Ｖとを比較し、その比較結果を表す２値の信号Ｓｄ１を出力する。このような信号Ｓｄ１は、図５に示す構成における信号Ｓｄと同様、自アーム通電中における電流Ｉｄの方向に対応したレベルとなる。したがって、このような変形例によっても、電流方向検出部１３は、電流Ｉｄの方向を確実に判別すること、ひいては、自アームの半導体スイッチング素子５に対する通電が順方向通電であるか逆方向通電であるかを精度良く判別することができる。

（第２実施形態）
以下、第２実施形態について図９～図１３を参照して説明する。
＜ゲート駆動装置が有する各機能＞
本実施形態では、ゲート駆動装置が有する各機能の一部が第１実施形態とは異なっている。すなわち、図９に示すように、本実施形態のゲート駆動装置３１は、第１実施形態のゲート駆動装置１に対し、最大値取得部１２に代えて最大値取得部３２を備えた点、電流方向検出部１３に代えて期間検出部３３を備えた点および演算部１４に代えて演算部３４を備えた点が異なっている。

最大値取得部３２は、半導体スイッチング素子５のターンオフの開始タイミングから所定の判定時間が経過した時点以前に電圧検出部１１により検出された複数のピーク値Ｖｄｓ＿ｐの中の最大値Ｖｄｓ＿ｐ＿ｍａｘを取得するようになっている。この場合、最大値取得部３２は、期間検出部３３により検出される取得期間に最大値Ｖｄｓ＿ｐ＿ｍａｘを取得する。演算部３４は、演算部１４と同様、最大値取得部３２から出力された最大値Ｖｄｓ＿ｐ＿ｍａｘと電圧Ｖｄｓのピーク値Ｖｄｓ＿ｐの目標値との偏差が小さくなるように半導体スイッチング素子５のターンオフ時のゲート抵抗の値を演算する。

＜ゲート駆動装置の具体的構成＞
上記したような各機能を有するゲート駆動装置３１の具体的な構成としては、例えば図１０に示すような構成例を採用することができる。なお、図１０では、下側素子５Ｂを駆動するための構成を例示しているが、上側素子５Ａを駆動するための構成についても同様の構成を採用することができる。図１０に示すゲート駆動装置３１では、コンパレータ３５、タイマ回路３６および判別部３７により期間検出部３３が構成され、目標値出力部３８、減算器２０および制御器２１により演算部３４が構成されている。

この場合、電圧検出部１１から出力される検出電圧Ｖｂは、最大値取得部３２および期間検出部３３に与えられる。期間検出部３３は、上記した取得期間として、自アームの半導体スイッチング素子５である下側素子５Ｂに対する通電が順方向通電となる期間を検出する。そのため、期間検出部３３は、下側素子５Ｂに対する通電が順方向通電であるのか、あるいは、逆方向通電であるのかを判別する機能を有する。このような機能を実現するための具体的な構成は、次のようなものとなっている。

すなわち、コンパレータ３５の非反転入力端子は、ノードＮ３、つまり下側素子５Ｂのゲートに接続されている。コンパレータ３５の反転入力端子には、予め定められたしきい値電圧Ｖｔｈが入力されている。しきい値電圧Ｖｔｈは、直流電源線３の電位を基準とした電圧であり、例えば半導体スイッチング素子５のゲートしきい値電圧と同程度の電圧値となっている。これにより、コンパレータ３５は、下側素子５Ｂの電圧Ｖｇｓと電圧Ｖｔｈとを比較し、その比較結果を表す２値の信号Ｓｆを出力する。

上記構成によれば、コンパレータ３５から出力される信号Ｓｆのレベルに基づいて、下側素子５Ｂのオンオフを判定することができる。具体的には、信号Ｓｆがハイレベルであるときには下側素子５Ｂがオン、つまりゲートオンであり、信号Ｓｆがロウレベルであるときには下側素子５Ｂがオフ、つまりゲートオフである、と判定することができる。このようにゲートオンまたはゲートオフに対応したレベルとなる信号Ｓｆに基づけば、下側素子５Ｂのターンオフの開始タイミングを把握することができる。なお、このような構成に代えて、指令信号Ｓｂなどの他の信号に基づいて下側素子５Ｂのターンオフの開始タイミングを把握するような構成とすることもできる。

タイマ回路３６には、コンパレータ３５から出力される信号Ｓｆが入力されている。タイマ回路３６は、信号Ｓｆがハイレベルからロウレベルに転じるタイミング、つまり下側素子５Ｂのターンオフの開始タイミングから、上記した判定時間に対応する一定時間だけハイレベルとなる２値の信号Ｓｇを出力する。判別部３７には、検出電圧Ｖｂおよび信号Ｓｇが入力されている。詳細は後述するが、自アームの半導体スイッチング素子５に対する通電が順方向通電である期間に生じるサージであるターンオフサージは、ゲートオフの直後に発生する。これに対し、自アームの半導体スイッチング素子５に対する通電が逆方向通電である期間に生じるサージであるリカバリサージは、ゲートオフの直後に発生しない。

そこで、判別部３７は、信号Ｓｇがハイレベルである期間、つまり下側素子５Ｂのターンオフの開始タイミングから判定時間が経過した時点以前の期間に入力された検出電圧Ｖｂが所定の判定電圧を超える場合、下側素子５Ｂに対する通電が順方向通電であると判別する。また、判別部３７は、上記期間に入力された検出電圧Ｖｂが判定電圧以下である場合、下側素子５Ｂに対する通電が逆方向通電であると判別する。なお、判定電圧は、サージの有無を判別することができる程度の任意の電圧値に設定することができる。判別部３７は、このような判別結果を表す２値の信号Ｓｈを出力する。

信号Ｓｈは、第１実施形態の信号ＳＷと同様、下側素子５Ｂに対する通電が順方向通電であると判別される場合にはハイレベルになるとともに、逆方向通電であると判別される場合にはロウレベルとなる。この場合、信号Ｓｈがハイレベルとなる期間が上記した取得期間を表すことになる。このような信号Ｓｈは、最大値取得部３２に与えられる。最大値取得部３２は、信号Ｓｈに基づいて、第１実施形態の最大値取得部１２と同様、最大値Ｖｄｓ＿ｐ＿ｍａｘの探索などを行う。これにより、上記構成では、演算部３４には、第１実施形態と同様、負荷電流ＩＬの１周期中において最も大きいターンオフサージが発生しているときのピーク値Ｖｄｓ＿ｐに相当する最大値Ｖｄｓ＿ｐ＿ｍａｘを表す検出電圧Ｖｃが入力される。

演算部３４において、目標値出力部３８には、下側素子５Ｂの電流Ｉｄを検出する電流検出部３９による検出値に対応する検出信号Ｓｉが入力されている。電流検出部３９は、図５に示したシャント抵抗Ｒｓを用いた構成、図８に示したセンスセル２５およびシャント抵抗Ｒｓ１を用いた構成など、様々な構成を採用することができる。目標値出力部３８は、メモリなどの記憶装置を備えており、そのメモリには、目標値と半導体スイッチング素子５に流れる電流Ｉｄとの関係に基づいて作成されたマップデータが記憶されている。目標値と電流Ｉｄとの関係は、例えば図１１に示すような関係となる。このようなマップデータは、予めシミュレーション、実験などを行い、それらの結果に基づいて事前に生成しておくことができる。

目標値出力部３８は、検出信号Ｓｉに基づいて電流Ｉｄの電流値を取得するとともに上記マップデータを参照し、電流Ｉｄの電流値に対応した目標値をマップデータから取得し、その取得した目標値に対応した目標電圧Ｖｆを出力する。減算器２０の＋入力には目標電圧Ｖｆが与えられ、その－入力には検出電圧Ｖｃが与えられる。減算器２０は、目標電圧Ｖｆから検出電圧Ｖｃを減算することにより、最大値Ｖｄｓ＿ｐ＿ｍａｘと目標値との差に相当する偏差ΔＶを求め、その偏差ΔＶを制御器２１へと出力する。制御器２１は、第１実施形態と同様の構成であり、偏差ΔＶに対するＰＩＤ演算を実行し、偏差ΔＶが小さくなるようなゲート抵抗の値を表す指令信号Ｓｊを生成する。指令信号Ｓｊは、駆動部１５へと出力される。この場合、駆動部１５では、指令信号Ｓｊに基づいて、下側素子５Ｂのターンオフ時におけるゲート抵抗値Ｒｇ＿ｏｆｆが変更される。

次に、上記構成による各制御のタイミングについて、図１２および図１３を参照して説明する。なお、ここでは、下側素子５Ｂを駆動するためのゲート駆動装置３１側を主体とした制御を例に説明を行うが、上側素子５Ａを駆動するためのゲート駆動装置側を主体とした制御も同様の内容となる。図１２および図１３において、指令信号Ｓａ、Ｓｂは、ハイレベルがオンを指令するとともにロウレベルがオフを指令する２値の信号として表されている。

まず、自アームの半導体スイッチング素子５である下側素子５Ｂに対する通電が順方向通電であるときの各制御のタイミングについて図１２を参照して説明する。この場合、時刻ｔ１において指令信号Ｓｂがロウレベルからハイレベルに転じると、電圧Ｖｇｓが上昇を開始する。この場合、電圧Ｖｇｓの上昇に伴い、電流Ｉｄが上昇するとともに電圧Ｖｄｓが低下する。そして、時刻ｔ２において電圧Ｖｇｓがしきい値電圧Ｖｔｈに達すると、信号Ｓｆがロウレベルからハイレベルに転じる。

その後、時刻ｔ３において指令信号Ｓｂがハイレベルからロウレベルに転じると、電圧Ｖｇｓが低下を開始する。そして、時刻ｔ４において電圧Ｖｇｓがしきい値電圧Ｖｔｈに達すると、信号Ｓｆがハイレベルからロウレベルに転じる。図示は省略されているが、時刻ｔ４から判定時間が経過するまでの間、信号Ｓｇがハイレベルとなる。この場合、下側素子５Ｂに対する通電が順方向通電であることから、下側素子５Ｂのターンオフ開始タイミングである時刻ｔ３の直後にサージが発生し、電圧Ｖｄｓがオフ電圧Ｖｄｓ＿ｏｆｆを超えて急峻に上昇する。

このようなことから、判別部３７には、０Ｖより高い検出電圧Ｖｂが入力されることになる。判別部３７は、時刻ｔ４から所定時間が経過した時刻ｔ５において検出電圧Ｖｂをサンプリングする。この場合、判別部３７は、サンプリングすることで得られる検出電圧Ｖｂの値が判定電圧を超えるため、ハイレベルの信号Ｓｈを出力する。これにより、最大値取得部３２において最大値Ｖｄｓ＿ｐ＿ｍａｘの探索が行われる。時刻ｔ５から所定時間が経過した時刻ｔ６においてピークホールド回路１６の出力がリセットされる。

続いて、自アームの半導体スイッチング素子５である下側素子５Ｂに対する通電が逆方向通電であるときの各制御のタイミングについて図１３を参照して説明する。この場合も、時刻ｔ１において指令信号Ｓｂがロウレベルからハイレベルに転じると、電圧Ｖｇｓが上昇を開始する。ただし、この場合、下側素子５Ｂは還流動作を行うことになるため、電流Ｉｄおよび電圧Ｖｄｓは大きく変化することはなく、電圧Ｖｄｓは０Ｖに維持される。そして、時刻ｔ２において電圧Ｖｇｓがしきい値電圧Ｖｔｈに達すると、信号Ｓｆがロウレベルからハイレベルに転じる。

その後、時刻ｔ３において指令信号Ｓｂがハイレベルからロウレベルに転じると、電圧Ｖｇｓが低下を開始する。そして、時刻ｔ４において電圧Ｖｇｓがしきい値電圧Ｖｔｈに達すると、信号Ｓｆがハイレベルからロウレベルに転じる。図示は省略されているが、時刻ｔ４から判定時間が経過するまでの間、信号Ｓｇがハイレベルとなる。この場合、下側素子５Ｂに対する通電が逆方向通電であることから、下側素子５Ｂのターンオフ開始タイミングである時刻ｔ３の直後にサージは発生せず、電圧Ｖｄｓは０Ｖに維持される。

このようなことから、判別部３７には、０Ｖの検出電圧Ｖｂが入力されることになる。判別部３７は、時刻ｔ４から所定時間が経過した時刻ｔ５において検出電圧Ｖｂをサンプリングする。この場合、判別部３７は、サンプリングすることで得られる検出電圧Ｖｂの値が判定電圧以下であるため、ロウレベルの信号Ｓｈを出力する。これにより、最大値取得部３２において最大値Ｖｄｓ＿ｐ＿ｍａｘの探索が行われない。この場合も、時刻ｔ５から所定時間が経過した時刻ｔ６においてピークホールド回路１６の出力がリセットされる。なお、この場合、指令信号Ｓａがロウレベルからハイレベルに転じる時刻ｔ７、つまり対向アームの半導体スイッチング素子５である上側素子５Ａのターンオン開始タイミングである時刻ｔ７の直後にリカバリサージが発生し、電圧Ｖｄｓがオフ電圧Ｖｄｓ＿ｏｆｆを超えて急峻に上昇することになる。

以上説明した本実施形態の構成によっても、第１実施形態と同様に、半導体スイッチング素子５が複数回スイッチングする期間を含む検出期間、具体的には負荷電流ＩＬの電流位相が０度から１８０度の範囲となる期間における最大値Ｖｄｓ＿ｐ＿ｍａｘの検出結果に基づいてゲート抵抗値の演算および変更を行う制御が行われることになるため、第１実施形態と同様の効果、つまり、ターンオフサージを適切に制御することができるという効果が得られる。

負荷電流ＩＬの電流位相が０度から１８０度の範囲となる期間、つまり自アームの半導体スイッチング素子５に対する通電が順方向通電であるとき、サージは、その半導体スイッチング素子５のゲートオフ直後に発生する。そこで、期間検出部３３は、下側素子５Ｂのターンオフの開始タイミングから判定時間が経過した時点以前の期間に入力された検出電圧Ｖｂが所定の判定電圧を超える場合に下側素子５Ｂに対する通電が順方向通電であると判別し、その判別結果を表す信号Ｓｈを最大値取得部３２へと出力する。

最大値取得部３２は、このような信号Ｓｈに基づいて、下側素子５Ｂに対する通電が順方向通電となる期間中に電圧検出部１１により検出された複数のピーク値Ｖｄｓ＿ｐの中から最大値Ｖｄｓ＿ｐ＿ｍａｘを探索する。このようにすれば、負荷電流ＩＬの電流位相が０度から１８０度の範囲となる期間、つまり自アームの半導体スイッチング素子５に対する通電が順方向通電であるときに発生するターンオフサージの最大値に相当する最大値Ｖｄｓ＿ｐ＿ｍａｘを確実に取得することができる。

（第３実施形態）
以下、第３実施形態について図１４および図１５を参照して説明する。
＜ゲート駆動装置が有する各機能＞
本実施形態では、ゲート駆動装置が有する各機能の一部が第１実施形態とは異なっている。すなわち、図１４に示すように、本実施形態のゲート駆動装置４１は、第１実施形態のゲート駆動装置１に対し、最大値取得部１２に代えて最大値取得部４２を備えた点および電流方向検出部１３に代えて素子電圧検出部４３を備えた点が異なっている。

自アームの半導体スイッチング素子５である下側素子５Ｂがオンされるオン期間中の電圧Ｖｄｓが正の電圧値である場合、下側素子５Ｂに対する通電が順方向通電であると考えられる。また、下側素子５Ｂがオンされるオン期間中の電圧Ｖｄｓが負の電圧値である場合、下側素子５Ｂに対する通電が逆方向通電であると考えられる。このような点を考慮し、素子電圧検出部４３は、自アームの半導体スイッチング素子５がオンされるオン期間中の素子電圧、つまり電圧Ｖｄｓを検出する。

そして、最大値取得部４２は、素子電圧検出部４３による検出の結果に基づいて、電圧Ｖｄｓの検出値が正の値である期間、つまり下側素子５Ｂに対する通電が順方向通電であると考えられる期間に電圧検出部１１により検出された複数のピーク値Ｖｄｓ＿ｐの中の最大値Ｖｄｓ＿ｐ＿ｍａｘを取得する。また、最大値取得部４２は、電圧Ｖｄｓの検出値が正の値から負の値へ切り替わるタイミング、つまり下側素子５Ｂに対する通電が順方向通電から逆方向通電へ切り替わると考えられるタイミングにて最大値Ｖｄｓ＿ｐ＿ｍａｘを出力する。

＜ゲート駆動装置の具体的構成＞
上記したような各機能を有するゲート駆動装置４１の具体的な構成としては、例えば図１５に示すような構成例を採用することができる。なお、図１５では、下側素子５Ｂを駆動するための構成を例示しているが、上側素子５Ａを駆動するための構成についても同様の構成を採用することができる。図１５に示すゲート駆動装置４１では、ゲート判定部４４、コンパレータ４５およびサンプリングホールド回路４６により素子電圧検出部４３が構成されている。

ゲート判定部４４は、下側素子５Ｂの電圧Ｖｇｓに基づいて下側素子５Ｂのゲートオンオフを判定するものであり、例えば図１０に示したコンパレータ３５などから構成することができる。ゲート判定部４４は、下側素子５Ｂのゲートオンオフの判定結果を表す２値の信号Ｓｋを出力する。信号Ｓｋは、図１０に示したコンパレータ３５から出力される信号Ｓｆと同様、下側素子５Ｂがオンであるときにハイレベルとなり、下側素子５Ｂがオフであるときにロウレベルとなる。

コンパレータ４５の非反転入力端子は、キャパシタＣ１、Ｃ２の相互接続ノードに接続されており、その反転入力端子は、直流電源線３に接続されている。つまり、コンパレータ４５の非反転入力端子には下側素子５Ｂのドレイン電圧に対応する電圧が入力され、その反転入力端子には下側素子５Ｂのソース電圧に対応する電圧が入力されている。このような構成によれば、コンパレータ４５から出力される２値の信号Ｓｌは、下側素子５Ｂの電圧Ｖｄｓが正の値であるとき、つまり「Ｖｄｓ＞０」のとき、ハイレベルとなり、電圧Ｖｄｓが負の値であるとき、つまり「Ｖｄｓ＜０」のとき、ロウレベルとなる。

コンパレータ４５から出力される信号Ｓｌは、サンプリングホールド回路４６に入力されている。サンプリングホールド回路４６には、ゲート判定部４４から出力される信号Ｓｋが入力されている。サンプリングホールド回路４６は、信号Ｓｋに基づいて下側素子５Ｂのオンオフを把握することができる。サンプリングホールド回路４６は、下側素子５Ｂがオンである期間の任意のタイミング、具体的にはゲートオンになってから一定時間が経過したタイミングで信号Ｓｌをサンプリングする。

このようなタイミングで信号Ｓｌをサンプリングする理由は、次の通りである。すなわち、下側素子５Ｂのターンオン直後は電圧Ｖｄｓが安定しない可能性がある。そこで、このような不安定な電圧Ｖｄｓに基づく誤判定を防止するために、サンプリングホールド回路４６は、上述したように、ゲートオンになってから一定時間が経過したタイミングで信号Ｓｌをサンプリングするようになっている。サンプリングホールド回路４６は、信号Ｓｌをサンプルホールドすることで得られる２値の信号Ｓｍを出力する。

信号Ｓｍは、第１実施形態の信号ＳＷと同様、下側素子５Ｂに対する通電が順方向通電であると判別される場合にはハイレベルになるとともに、逆方向通電であると判別される場合にはロウレベルとなる。このような信号Ｓｍは、最大値取得部４２に与えられる。最大値取得部４２は、信号Ｓｍに基づいて、第１実施形態の最大値取得部１２と同様、最大値Ｖｄｓ＿ｐ＿ｍａｘの探索などを行う。これにより、上記構成では、演算部１４には、第１実施形態と同様、負荷電流ＩＬの１周期中において最も大きいターンオフサージが発生しているときのピーク値Ｖｄｓ＿ｐに相当する最大値Ｖｄｓ＿ｐ＿ｍａｘを表す検出電圧Ｖｃが入力される。

負荷電流ＩＬの電流位相が０度から１８０度の範囲となる期間、つまり自アームの半導体スイッチング素子５に対する通電が順方向通電であるとき、その半導体スイッチング素子５のオン期間中の電圧Ｖｄｓは正の電圧値となる。そこで、最大値取得部４２は、半導体スイッチング素子５のオン期間中の電圧Ｖｄｓを検出する素子電圧検出部４３による検出の結果に基づいて、電圧Ｖｄｓの検出値が正の値である期間、つまり下側素子５Ｂに対する通電が順方向通電であると考えられる期間に電圧検出部１１により検出された複数のピーク値Ｖｄｓ＿ｐの中から最大値Ｖｄｓ＿ｐ＿ｍａｘを探索する。このようにすれば、負荷電流ＩＬの電流位相が０度から１８０度の範囲となる期間、つまり自アームの半導体スイッチング素子５に対する通電が順方向通電であるときに発生するターンオフサージの最大値に相当する最大値Ｖｄｓ＿ｐ＿ｍａｘを確実に取得することができる。

（第４実施形態）
以下、第４実施形態について図１５を参照して説明する。
図１に示したように、コントローラ６には、負荷電流ＩＬの検出値を表す検出信号Ｓｃが与えられている。そのため、コントローラ６は、検出信号Ｓｃに基づいて負荷電流ＩＬの電流位相を把握することができる。そこで、図１５に示す本実施形態のコントローラ６は、検出信号Ｓｃに基づいて、負荷電流ＩＬの位相を表す電流位相情報に対応する信号Ｓｎを生成する。

信号Ｓｎは、第１実施形態における信号ＳＷと同様、負荷電流ＩＬの電流位相が０度から１８０度の範囲となるとき、つまり下側素子５Ｂに対する通電が順方向通電であるときにハイレベルとなり、負荷電流ＩＬの電流位相が１８０度から３６０度の範囲となるとき、つまり下側素子５Ｂに対する通電が逆方向通電であるときにロウレベルとなる。コントローラ６は、生成した信号Ｓｎをゲート駆動装置５１に送信する。

なお、図１５では、下側素子５Ｂを駆動するための構成を例示しているが、上側素子５Ａを駆動するための構成についても同様の構成を採用することができる。図１５に示すゲート駆動装置５１は、第１実施形態のゲート駆動装置１Ｂに対し、最大値取得部１２に代えて最大値取得部５２を備えた点および電流方向検出部１３が省かれた点が異なっている。最大値取得部５２は、信号Ｓｎに基づいて負荷電流ＩＬの電流位相情報を取得し、その電流位相情報に基づいて、負荷電流ＩＬの位相が負荷電流ＩＬの１周期の前半の位相である期間、つまり電流位相が０度から１８０度の範囲となる期間に電圧検出部１１により検出された複数のピーク値Ｖｄｓ＿ｐの中の最大値Ｖｄｓ＿ｐ＿ｍａｘを取得する。

（第５実施形態）
以下、第５実施形態について図１７を参照して説明する。
本実施形態では、ゲート駆動装置の具体的な構成が第１実施形態と異なっている。すなわち、図１７に示すように、本実施形態のゲート駆動装置６１は、図５に示した第１実施形態のゲート駆動装置１Ｂに対し、最大値取得部１２に代えて最大値取得部６２を備えた点が異なっている。なお、図１７では、下側素子５Ｂを駆動するための構成を例示しているが、上側素子５Ａを駆動するための構成についても同様の構成を採用することができる。

この場合、検出期間は、負荷電流ＩＬの複数周期に対応する期間となっている。最大値取得部６２は、このような負荷電流ＩＬの複数周期に対応する期間である検出期間中に電圧検出部１１により検出される複数のピーク値Ｖｄｓ＿ｐの中の最大値Ｖｄｓ＿ｐを取得するようになっている。このような機能を実現するための具体的な構成は、次のようなものとなっている。すなわち、最大値取得部６２は、カウンタ６３を備えている。電流方向検出部１３から出力される信号ＳＷは、下側素子５Ｂに対する通電が順方向通電である期間、つまり負荷電流ＩＬの電流位相が０度から１８０度の範囲となる期間にハイレベルになるとともに、下側素子５Ｂに対する通電が逆方向通電である期間、つまり負荷電流ＩＬの電流位相が１８０度から３６０度の範囲となる期間にロウレベルとなる２値の信号である。つまり、信号ＳＷの周期は、負荷電流ＩＬの周期と同等となっている。

そこで、カウンタ６３は、このような信号ＳＷをカウントし、その周期、つまり負荷電流ＩＬの周期がＮ周期となる毎に所定の形態のタイミング信号を出力する。なお、Ｎは２以上の任意の整数とすることができる。最大値取得部６２は、第１実施形態の最大値取得部１２と同様、信号ＳＷがハイレベルである期間、つまり下側素子５Ｂに対する通電が順方向通電であるとき、ターンオフ毎に入力される検出電圧Ｖｂが表すピーク値Ｖｄｓ＿ｐの検出値の中から最大値を探索する。

この場合、最大値取得部６２は、カウンタ６３から出力されるタイミング信号に基づいて負荷電流ＩＬの周期がＮ周期になったことを把握することができる。最大値取得部６２は、負荷電流ＩＬの周期がＮ周期であるとともに信号ＳＷがハイレベルからロウレベルに転じるタイミング、つまり負荷電流ＩＬの周期がＮ周期であるときに下側素子５Ｂに対する通電が順方向通電から逆方向通電に切り替わるタイミングで、その時点において選択されている最大値Ｖｄｓ＿ｐ＿ｍａｘを表す検出電圧Ｖｃを演算部１４へと出力する。

つまり、上記構成では、演算部１４には、負荷電流ＩＬのＮ周期のうち、下側素子５Ｂに対する通電が順方向通電である期間中に得られる複数のピーク値Ｖｄｓ＿ｐのうち最も大きい値である最大値Ｖｄｓ＿ｐ＿ｍａｘを表す検出電圧Ｖｃが入力される。言い換えると、上記構成では、演算部１４には、負荷電流ＩＬのＮ周期中において最も大きいターンオフサージが発生しているときのピーク値Ｖｄｓ＿ｐに相当する最大値Ｖｄｓ＿ｐ＿ｍａｘを表す検出電圧Ｖｃが入力される。最大値取得部６２は、検出電圧Ｖｃの出力後、保持した最大値Ｖｄｓ＿ｐ＿ｍａｘを初期化し、次に信号ＳＷがロウレベルからハイレベルに転じるタイミング、つまり次に下側素子５Ｂに対する通電が順方向通電となるタイミングから、最大値の探索を再度開始する。

さらに、本実施形態では、負荷電流ＩＬの複数周期毎に、その電流位相が０度から１８０度の範囲となる期間Ｔａにおける最大値Ｖｄｓ＿ｐ＿ｍａｘが取得されるとともに、電流位相が１８０度から３６０度の範囲となる期間Ｔｂにおいて最大値Ｖｄｓ＿ｐ＿ｍａｘに基づくゲート抵抗値Ｒｇ＿ｏｆｆの演算および変更が行われる、といったフィードバック制御が実行される。そのため、本実施形態では、ゲート抵抗値Ｒｇ＿ｏｆｆの制御周期、ひいてはサージの制御周期が負荷電流ＩＬの複数周期と同等の期間となり、サージ制御についての目標値追従性をさらに向上させることができる。

（第６実施形態）
以下、第６実施形態について図１８を参照して説明する。
本実施形態では、ゲート駆動装置が有する各機能の一部が第１実施形態とは異なっている。すなわち、図１８に示すように、ゲート駆動装置７１は、ゲート駆動装置１に対し、演算部１４に代えて演算部７４を備えた点が異なっている。

一般に、半導体スイッチング素子５の素子耐圧、つまりサージ耐量は、その半導体スイッチング素子５の周囲の温度に依存する。具体的には、周囲の温度が高くなるほど素子耐圧は高くなり、周囲の温度が低くなるほど素子耐圧は低くなる。また、所定のゲート抵抗値で半導体スイッチング素子５が駆動されている場合、負荷電流ＩＬが変動すると、その変動に応じてサージ電圧も変動する。具体的には、ゲート抵抗値が一定であれば、負荷電流ＩＬが増加するとサージ電圧のピークが上昇し、負荷電流ＩＬが減少するとサージ電圧のピークが低下する。なお、半導体スイッチング素子５に流れる電流Ｉｄについても、負荷電流ＩＬと同様のことが言える。

さらに、所定のゲート抵抗値で半導体スイッチング素子５が駆動されている場合、電源電圧Ｖａが変動すると、その変動に応じてサージ電圧も変動する。具体的には、ゲート抵抗値が一定であれば、電源電圧Ｖａが増加するとサージ電圧のピークが上昇し、電源電圧Ｖａが減少するとサージ電圧のピークが低下する。なお、半導体スイッチング素子５のオフ電圧Ｖｄｓ＿ｏｆｆについても、電源電圧Ｖａと同様のことが言える。

ゲート抵抗値が最適化された状態において、上述した周囲の温度、負荷電流ＩＬ、電源電圧Ｖａなどの変化に伴いサージ電圧が上昇すると、素子耐圧を超える電圧が半導体スイッチング素子５の主端子に印加される可能性が生じる。また、ゲート抵抗値が最適化された状態において、上述した周囲の温度、負荷電流ＩＬ、電源電圧Ｖａなどの変化に伴いサージ電圧が低下すると、ゲート抵抗値を必要以上に高く設定していることになり、その分だけスイッチング損失が増加することになる。

このような点を考慮し、演算部７４は、周囲の温度、負荷電流ＩＬおよび電源電圧Ｖａのうち少なくとも１つを変動用パラメータとして取得し、取得した変動用パラメータと電圧検出部１１による検出値との関係に基づいてピーク値Ｖｄｓ＿ｐの目標値を変化させるようになっている。このようにすれば、周囲の温度、負荷電流ＩＬおよび電源電圧Ｖａが変動した場合でも、それらの変動、つまり外乱をも考慮したうえでゲート抵抗値を最適化することができる。したがって、本実施形態によれば、周囲の温度、負荷電流および電源電圧Ｖａなどの変動にかかわらず、ターンオフサージを適切に制御することができる。

（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
上記各実施形態で示した数値などは例示であり、それに限定されるものではない。

上記各実施形態において、演算部１４などは最大値と目標値の偏差が小さくなるように半導体スイッチング素子５のゲート抵抗の値を演算し、駆動部１５は上記演算結果に基づいて半導体スイッチング素子５のゲート抵抗値を変更する構成になっていたが、これに代えて、次のような構成とすることもできる。すなわち、演算部１４などは、最大値と目標値の偏差が小さくなるように半導体スイッチング素子５のゲート電流の値を演算し、駆動部１５は、上記演算結果に基づいて半導体スイッチング素子５のゲート電流値を変更する構成とすることもできる。このような構成に変更した場合でも、上記した各実施形態と同様の効果が得られる。

また、駆動部１５は、半導体スイッチング素子５のゲート抵抗値を連続的に切り替える構成となっていたが、半導体スイッチング素子５のゲート抵抗値またはゲート電流値を段階的に切り替える構成とすることもできる。

上記各実施形態におけるゲート駆動装置は、Ｎチャネル型のＭＯＳＦＥＴに限らず、Ｐチャネル型のＭＯＳＦＥＴ、ＩＧＢＴなど、各種の半導体スイッチング素子を駆動対象とすることができる。

上記各実施形態では、ゲート駆動装置１などによる制御対象はサージ電圧であったが、これに代えて、その制御対象をｄＶ／ｄｔとすることもできる。この場合、各構成を次のように変更する必要がある。すなわち、この場合、電圧検出部１１は、半導体スイッチング素子５のスイッチング時における電圧Ｖｄｓの変化率であるｄＶ／ｄｔを検出する。また、この場合、最大値取得部１２などは、電圧検出部１１により半導体スイッチング素子５が複数回スイッチングする期間を含む所定の検出期間中に検出される複数のｄＶ／ｄｔの中の最大値を取得して出力する。

また、この場合、演算部１４などは、最大値取得部１２などから出力された最大値と半導体スイッチング素子の仕様に応じて定められる変化率の目標値との偏差が小さくなるように半導体スイッチング素子５のゲート抵抗またはゲート電流の値を演算する。また、この場合、駆動部１５は、演算部１４などによる演算結果に基づいて半導体スイッチング素子５のゲート抵抗値またはゲート電流値を変更し、半導体スイッチング素子５のゲートを駆動する。このようにすれば、制御対象がｄＶ／ｄｔとなり、そのｄＶ／ｄｔを適切に制御することができるという効果が得られる。

周囲の温度、負荷電流ＩＬおよび電源電圧Ｖａの変動は、サージ電圧と同様に、ｄＶ／ｄｔにも影響を及ぼす。また、一般に、半導体スイッチング素子５のｄＶ／ｄｔについての許容値は、周囲の気圧に依存する。具体的には、周囲の気圧が高くなるほど許容値が高くてもよくなる。ゲート抵抗値が最適化された状態において、上述した周囲の温度、周囲の気圧、負荷電流ＩＬ、電源電圧Ｖａなどの変化に伴いｄＶ／ｄｔが上昇すると、ｄＶ／ｄｔが許容値を超える可能性が生じる。また、ゲート抵抗値が最適化された状態において、上述した周囲の温度、負荷電流ＩＬ、電源電圧Ｖａなどの変化に伴いｄＶ／ｄｔが低下すると、ゲート抵抗値を必要以上に高く設定していることになり、その分だけスイッチング損失が増加することになる。

そこで、制御対象をｄＶ／ｄｔとするように変更した場合、演算部は、周囲の温度、周囲の気圧、負荷電流ＩＬおよび電源電圧Ｖａのうち少なくとも１つを変動用パラメータとして取得し、取得した変動用パラメータと電圧検出部による検出値との関係に基づいてｄＶ／ｄｔの目標値を変化させるとよい。このようにすれば、周囲の温度、周囲の気圧、負荷電流ＩＬおよび電源電圧Ｖａが変動した場合でも、それらの変動、つまり外乱をも考慮したうえでゲート抵抗値などを最適化することができる。このようにすれば、周囲の温度、周囲の気圧、負荷電流および電源電圧Ｖａなどの変動にかかわらず、ｄＶ／ｄｔを適切に制御することができる。

本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

１Ａ、１Ｂ、３１、４１、５１、６１、７１…ゲート駆動装置、４…ハーフブリッジ回路、５Ａ、５Ｂ…半導体スイッチング素子、６…コントローラ、１１…電圧検出部、１２、３２、４２、５２、６２…最大値取得部、１３…電流方向検出部、１４、３４、７４…演算部、１５…駆動部、４３…素子電圧検出部。

Claims

負荷に対して交流の出力電流を供給するハーフブリッジ回路（４）の上下アームを構成する半導体スイッチング素子（５Ａ、５Ｂ）のゲートを駆動するゲート駆動装置であって、
前記半導体スイッチング素子のスイッチング時における前記半導体スイッチング素子の主端子の電圧である素子電圧のピーク値または前記素子電圧の変化率を検出する電圧検出部（１１）と、
前記電圧検出部により前記半導体スイッチング素子が複数回スイッチングする期間を含む所定の検出期間中に検出される複数の前記ピーク値または複数の前記変化率の中の最大値を取得して出力する最大値取得部（１２、３２、４２、５２、６２）と、
前記最大値取得部から出力された前記最大値と前記半導体スイッチング素子の仕様に応じて定められる前記ピーク値の目標値または前記変化率の目標値との偏差が小さくなるように前記半導体スイッチング素子のゲート抵抗またはゲート電流の値を演算する演算部（１４、３４、７４）と、
前記演算部による演算結果に基づいて前記半導体スイッチング素子のゲート抵抗値またはゲート電流値を変更し、前記半導体スイッチング素子のゲートを駆動する駆動部（１５）と、
を備えるゲート駆動装置。
前記検出期間は、前記出力電流の１周期または複数周期に対応する期間であり、
前記最大値取得部は、前記検出期間のうち前記出力電流の１周期の一部の期間に前記電圧検出部により検出された複数の前記ピーク値または複数の前記変化率の中の前記最大値を取得し、前記検出期間中の任意の時点において前記最大値を出力する請求項１に記載のゲート駆動装置。
前記最大値取得部（５２）は、前記ハーフブリッジ回路の動作を制御する制御装置（６）から前記出力電流の位相を表す電流位相情報を取得し、その電流位相情報に基づいて、前記出力電流の位相が前記出力電流の１周期の前半の位相である期間に前記電圧検出部により検出された複数の前記ピーク値または複数の前記変化率の中の前記最大値を取得する請求項２に記載のゲート駆動装置。
さらに、前記半導体スイッチング素子に流れる電流である素子電流の方向を直接的または間接的に検出する電流方向検出部（１３）を備え、
前記最大値取得部（１２）は、前記電流方向検出部による検出の結果に基づいて、前記出力電流の１周期のうち前記素子電流が順方向に流れる期間に前記電圧検出部により検出された複数の前記ピーク値または複数の前記変化率の中の前記最大値を取得し、前記素子電流が順方向に流れる状態から逆方向に流れる状態へ切り替わるタイミングにて前記最大値を出力する請求項２に記載のゲート駆動装置。
前記最大値取得部（３２）は、前記半導体スイッチング素子のターンオフの開始タイミングから所定の判定時間が経過した時点以前に前記電圧検出部により検出された複数の前記ピーク値または複数の前記変化率の中の前記最大値を取得する請求項２に記載のゲート駆動装置。
さらに、前記半導体スイッチング素子がオンされるオン期間中の前記素子電圧を検出する素子電圧検出部（４３）を備え、
前記最大値取得部（４２）は、前記素子電圧検出部による検出の結果に基づいて、前記素子電圧の検出値が正の値である期間に前記電圧検出部により検出された複数の前記ピーク値または複数の前記変化率の中の前記最大値を取得し、前記素子電圧の検出値が正の値から負の値へ切り替わるタイミングにて前記最大値を出力する請求項２に記載のゲート駆動装置。
前記演算部（７４）は、周囲の温度、周囲の気圧、前記出力電流、前記ハーフブリッジ回路に供給される電源電圧のうち少なくとも１つを変動用パラメータとして取得し、取得した前記変動用パラメータと前記電圧検出部により検出された前記ピーク値または前記変化率との関係に基づいて前記ピーク値または前記変化率の目標値を変化させる請求項１から６のいずれか一項に記載のゲート駆動装置。
前記演算部は、前記最大値取得部から前記最大値が出力されるタイミングでだけ前記演算を行う離散時間動作を実行する構成であり、
前記駆動部は、前記演算部による演算結果が与えられると、前記最大値取得部が次の前記最大値を取得するための動作を開始するまでに前記ゲート抵抗値または前記ゲート電流値の変更を完了する請求項１から７のいずれか一項に記載のゲート駆動装置。