JP7216564B2 - 窒化物半導体装置 - Google Patents

Description

本明細書が開示する技術は、窒化物半導体装置に関する。本明細書は、特に、ＪＦＥＴ領域を有するプレーナゲート構造の窒化物半導体縦型ＭＯＳＦＥＴに関し、耐圧の確保と低いオン抵抗の両立を図る技術を開示する。

窒化物半導体はワイドバンドギャップ半導体の一種であり、高い絶縁破壊電界特性と、高い熱伝導特性を有しており、高耐圧低損失のパワー半導体素子への応用が期待されている。以下では、説明の便宜のため、窒化物半導体を、その代表例であるＧａＮ（窒化ガリウム）で表す場合がある。

プレーナゲート構造の半導体装置（縦型ＭＯＳＦＥＴ）は、次の構造を有している。以下では、ｎチャネル型の半導体装置を例に説明する。半導体基板の上にｎ型の半導体層が形成されており、その表面に対してゲート絶縁膜を挟んでゲート電極が配置されている。半導体層の表層にｐ型の一対のボディ領域が形成されている。一対のボディ領域は、半導体基板の主面の法線方向からみてその一方がゲート電極の一端と重なり、他方がゲート電極の他端と重なるように設けられている。ゲート電極の下方で一対のボディ領域の間に挟まれたｎ型の領域は、ＪＦＥＴ領域（Ｊｕｎｃｔｉｏｎ ＦＥＴ領域）と呼ばれている。

ＪＦＥＴ領域のｎ型不純物の濃度を高めると、電流が流れ易くなるため、オン抵抗が下がることが知られている（例えば、特許文献１、２）。

特開２０１１－１９９０００号公報 特開２０１６－０５８６６１号公報

ＪＦＥＴ領域のｎ型不純物の濃度を高めると、オン抵抗が下がる。しかし、その一方、ＪＦＥＴ領域のｎ型不純物の濃度を高めると、電界強度が高まるため、耐圧特性が低下するという背反がある。本明細書は、ＪＦＥＴ領域を有するプレーナゲート構造の窒化物半導体縦型ＭＯＳＦＥＴに関し、耐圧の確保と低いオン抵抗の両立を図る技術を開示する。

本明細書が開示する窒化物半導体装置は、ｎ型のドリフト層、ｐ型の一対のボディ領域、ｎ型のＪＦＥＴ領域、ゲート電極を備えている。一対のボディ領域は、ドリフト層の上に設けられている。ＪＦＥＴ領域は、ドリフト層の上であって一対のボディ領域の間に設けられている。ゲート電極は、絶縁膜を挟んで一対のボディ領域とＪＦＥＴ領域に対向している。ＪＦＥＴ領域の中に、ｎ型の不純物として機能する酸素が含まれているとともにＪＦＥＴ領域よりもｎ型の不純物濃度が高い高濃度領域が設けられている。すなわち、ＪＦＥＴ領域の中にｎ型の不純物濃度の高い箇所と低い箇所が混在している。説明の都合上、ＪＦＥＴ領域の高濃度領域以外を低濃度領域と称する。高濃度領域では電流が流れ易くなるためオン抵抗が下がる。一方、低濃度領域では電界強度が高くならないので耐圧が確保される。本明細書が開示する窒化物半導体装置は、耐圧の確保と低いオン抵抗の両立を図ることができる。なお、以下では、ゲート電極をＪＦＥＴ領域及びボディ領域から絶縁する絶縁膜を、ゲート絶縁膜と称することにする。

本明細書が開示する窒化物半導体装置は、高濃度領域が絶縁膜とボディ領域の近傍に設けられていてもよい。絶縁膜とボディ領域の近傍は、ゲート電圧が印加されたときに電流が流れる領域（すなわち電流経路）となる。高濃度領域を電流経路に配置することで、オン抵抗を効果的に下げることができる。

本明細書が開示する窒化物半導体装置は、一対のボディ領域の並び方向でＪＦＥＴ領域の中央よりも一方のボディ領域寄りの位置と、ＪＦＥＴ領域の中央よりも他方のボディ領域寄りの位置の２箇所に、高濃度領域が設けられていてもよい。高濃度領域をそれぞれのボディ領域の近傍に分散させ、一対の高濃度領域の間に、低濃度領域を確保することで、ゲート絶縁膜の耐圧低下を回避することができる。

高濃度領域は、（１０－１１）面、（１１－２２）面のいずれか一方の結晶面を有していてもよい。窒化物半導体装置の製造工程においてｎ型のＪＦＥＴ領域を結晶成長させる際に、（１０－１１）面または（１１－２２）面がｎ型不純物として機能する酸素を多く取り込むことで、高濃度領域が形成される。

高濃度領域は、一対のボディ領域の並び方向を含む平面でカットした断面において、ドリフト層の側からゲート電極の側へ向けて幅が広くなっていてもよい。ゲート電極に近い側に向けて高濃度領域が広がっていることで、オン抵抗を効果的に下げることができる。

ボディ領域のＪＦＥＴ領域との界面の面方位（結晶方位）がａ面とｍ面のいずれかであるとよい。ボディ領域のＪＦＥＴ領域との界面の面方位がａ面とｍ面のいずれかであると、ＪＦＥＴ領域を結晶成長させる際に、上記した（１０－１１）面または（１１－２２）面が成長し易くなる。

ＪＦＥＴ領域の高濃度領域以外の部位（低濃度領域）におけるｎ型の濃度がドリフト層のｎ型の濃度よりも低いとよい。この場合、ボディ領域とドリフト層とＪＦＥＴ領域（低濃度領域）の三者が互いに隣接する箇所における電界、及び、ゲート絶縁膜近傍の電界を緩和することができ、耐圧が向上する。

本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。

第１実施例の半導体装置の要部断面図である。 第２実施例の半導体装置の要部断面図である。 第３実施例の半導体装置の要部断面図である。 第４実施例の半導体装置の要部断面図である。 図１のＪＦＥＴ領域近傍の拡大図である。 ＪＦＥＴ領域の結晶成長過程を説明する模式図である。 ＪＦＥＴ領域の結晶成長過程の別の例を説明する模式図である。 ＪＦＥＴ領域の結晶成長過程のさらに別の例を説明する模式図である。 実施例の半導体装置の製造方法を説明する図である（１）。 実施例の半導体装置の製造方法を説明する図である（２）。 実施例の半導体装置の製造方法を説明する図である（３）。 実施例の半導体装置の製造方法を説明する図である（４）。 実施例の半導体装置の製造方法を説明する図である（５）。

（第１実施例）図面を参照して第１実施例の窒化物半導体装置を説明する。第１実施例の窒化物半導体装置は、窒化ガリウム（ＧａＮ）を用いた縦型ＭＯＳＦＥＴである。その縦型ＭＯＳＦＥＴは、プレーナゲート構造を有する。説明の便宜上、第１実施例の窒化物半導体装置を単純に半導体装置１０と称する。図１に半導体装置１０の要部断面図を示す。

半導体装置１０は、窒化ガリウム（ｎ型の窒化物半導体）を材料とする基板３、ｎ型のドリフト層４、ｐ型の一対のボディ領域５ａ、５ｂ、ｎ型のソース領域６ａ、６ｂ、ゲート絶縁膜１２、ゲート電極８、ソース電極９、ドレイン電極２、ＪＦＥＴ（Junction Field Effect Transistor）領域７を備えている。また、ＪＦＥＴ領域７の中に、高濃度領域１３が設けられている。図１は、ＪＦＥＴ領域７と一対のボディ領域５ａ、５ｂとその周辺のみを示している。半導体装置１０は、図１と同じ構造を複数備えており、それらの構造の周囲を耐圧構造が囲んでいる。耐圧構造については説明を省略する。

基板３は、ｎ型不純物を含む窒化ガリウム（ＧａＮ）を材料としている。基板３の裏面全体にドレイン電極２がオーミック接触している。基板３は、ドリフト層４がエピタキシャル成長するための下地板である。

ドリフト層４は、基板３の上に半導体物質をエピタキシャル成長させた層である。ドリフト層４は、ｎ型不純物を含む窒化ガリウム（ＧａＮ）を材料とする。ｎ型不純物の例としては、シリコン（Ｓｉ）が挙げられる。

ドリフト層４の上にｐ型の一対のボディ領域５ａ、５ｂが設けられている。なお、一対のボディ領域５ａ、５ｂを以下では、ボディ領域５と総称する場合がある。ボディ領域５は、ｐ型不純物を含んでいる。ｐ型不純物の例としては、マグネシウム（Ｍｇ）が挙げられる。ボディ領域５のうち、後述するソース領域６とＪＦＥＴ領域７に挟まれた部分は、チャネル領域と呼ばれることがある。また、ｐ型のボディ領域５の下にｐ型不純物をボディ領域５よりも高濃度に含むベース領域が設けられることもある。

一対のボディ領域５ａ、５ｂに挟まれた領域がＪＦＥＴ領域７である。ＪＦＥＴ領域７は、ドリフト層４と連続しており、ドリフト層４と一体である。すなわち、実施例の半導体装置１０では、ＪＦＥＴ領域７は、ｎ型不純物を含む窒化ガリウム（ＧａＮ）を材料としており、ｎ型不純物の濃度は、ドリフト層４の不純物濃度に等しい。説明の都合上、図１では、破線でＪＦＥＴ領域７をドリフト層４から区別している。なお、後に、ＪＦＥＴ領域７の不純物濃度がドリフト層４の不純物濃度と異なる例を示す。

ボディ領域５ａ、５ｂの上にソース領域６ａ、６ｂが設けられている。ソース領域６ａ、６ｂは、ボディ領域５ａ、５ｂによって、ドリフト層４から隔てられている。ソース領域６ａ、６ｂは、ｎ型不純物を高濃度に含んでいる。ｎ型不純物の例は、前述したように、シリコン（Ｓｉ）である。一対のソース領域６ａ、６ｂを以下ではソース領域６と総称する場合がある。ソース領域６にソース電極９がオーミック接触している。なお、ボディ領域５の表層でソース領域６に接するようにｐ型の半導体領域であるコンタクト領域が設けられることがあるが、図１では、コンタクト領域の図示は省略した。コンタクト領域は、ｐ型不純物をボディ領域５よりも高濃度に含む。

ゲート電極８は、ゲート絶縁膜１２を挟んでＪＦＥＴ領域７と対向するように配置されている。ゲート電極８は、基板３の法線方向からみて、一端が一方のボディ領域５ａと重なり、他端が他方のボディ領域５ｂと重なるように配置されている。別言すれば、ゲート電極８は、ゲート絶縁膜１２を挟んでＪＦＥＴ領域７と一対のボディ領域５ａ、５ｂに対向している。基板３と平行な平板状のゲート電極８を有しているので、半導体装置１０は、プレーナゲート型と呼ばれる。

ゲート電極８とソース電極９の上部は絶縁層に覆われているが、その絶縁層の図示は省略してある。

ＪＦＥＴ領域内に、ｎ型不純物をＪＦＥＴ領域７よりも高濃度に含む高濃度領域１３が設けられている。高濃度領域１３は、ＪＦＥＴ領域７のｎ型不純物（例えばシリコン）をＪＦＥＴ領域７の濃度と同程度に含んでいる。高濃度領域１３は、さらに、ｎ型不純物の一種である酸素を豊富に含んでいる。高濃度領域１３は、ＪＦＥＴ領域７に含まれるｎ型不純物（例えばシリコン）と同種の不純物と、別のｎ型不純物の一種である酸素（ｎ型の不純物として機能する酸素）を含むことで、ＪＦＥＴ領域７よりもｎ型不純物の濃度が高くなっている。

高濃度領域１３は、ゲート絶縁膜１２とボディ領域５の近傍に設けられている。また、高濃度領域１３は、ドリフト層４の側からゲート電極８の側へ向けて幅が広がる逆三角形をなしている。図１の断面は、一対のボディ領域５ａ、５ｂの並び方向を含む平面で半導体装置１０をカットした断面である。従って、高濃度領域１３は、一対のボディ領域の並び方向を含む平面でカットした断面において、ドリフト層４の側からゲート電極８の側へ向けて幅が広くなっている。

半導体装置１０は、ＪＦＥＴ領域７の中に、ｎ型不純物濃度がＪＦＥＴ領域７よりも高い高濃度領域１３を備えている。ＪＦＥＴ領域７の一部に高濃度領域１３を備えることで、耐圧性能の低下を抑えつつオン抵抗を下げることができる。ゲート絶縁膜１２とボディ領域５の近傍は、ゲート電極８に電圧が印加されたときに電流が通る電流経路となる。電流経路に電流を通し易い高濃度領域１３を設けることで、オン抵抗を下げることができる。

一方、ボディ領域５の近傍でドリフト層４とＪＦＥＴ領域７にわたる範囲Ａ１は、電界が集中する箇所である。電界が集中する箇所（図１の範囲Ａ１）は、ＪＦＥＴ領域７のままであるので、高濃度領域１３がない場合と比較して耐圧が劣ることはない。すなわち、ＪＦＥＴ領域７に局所的に高濃度領域１３を設けることで、耐圧を保持しつつオン抵抗を下げることができる。

（第２実施例）図２に、第２実施例の半導体装置１０ａの断面図を示す。第２実施例の半導体装置１０ａは、ＪＦＥＴ領域７の中に、一対の高濃度領域１３ａ、１３ｂを備えている。一対の高濃度領域１３ａ、１３ｂを備えている点以外は、第２実施例の半導体装置１０ａは、第１実施例の半導体装置１０と同じ構造を有している。

高濃度領域１３ａ、１３ｂも、先の高濃度領域１３と同様に、ｎ型不純物をＪＦＥＴ領域７よりも高濃度に含んでいる。より詳しくは、高濃度領域１３ａ、１３ｂは、ＪＦＥＴ領域７に含まれるｎ型不純物（例えばシリコン）と同種の不純物と、別のｎ型不純物の一種である酸素を含むことで、ＪＦＥＴ領域７よりもｎ型不純物の濃度が高くなっている。

一方の高濃度領域１３ａは、一対のボディ領域５ａ、５ｂの並び方向でＪＦＥＴ領域７の中央よりも一方のボディ領域５ａに近い位置に設けられており、他方の高濃度領域１３ｂは、ボディ領域の並び方向でＪＦＥＴ領域７の中央よりも他方のボディ領域５ｂに近い位置に設けられている。別言すれば、一対の高濃度領域１３ａ、１３ｂの間にＪＦＥＴ領域７の一部が挟まれている。

一対の高濃度領域１３ａ、１３ｂは、第１実施例の半導体装置１０の場合と同様に、一対のボディ領域５ａ、５ｂの並び方向を含む平面でカットした断面において、ドリフト層４の側からゲート電極８の側に向かって幅が広くなっており、逆三角形をなしている。

一対の高濃度領域１３ａ、１３ｂは、第１実施例の半導体装置１０の高濃度領域１３と同様に、オン抵抗を下げる働きをする。半導体装置１０ａでは、一対の高濃度領域１３ａ、１３ｂの間にｎ型不純物の濃度が高濃度領域１３ａ、１３ｂよりも低いＪＦＥＴ領域７が存在する（図２の範囲Ａ２）。図２の範囲Ａ２は、ゲート電極８の中央に対向している。第１実施例の半導体装置１０の場合は、高濃度領域１３がゲート電極８の中央にも対向しており、ゲート電極８の中央近傍の耐圧を低下させる。第２実施例の半導体装置１０ａでは、ゲート電極８の中央に対向している範囲Ａ２はｎ型不純物の濃度が高濃度領域１３ａ、１３ｂよりも低いＪＦＥＴ領域７であるため、ゲート電極８の中央における耐圧低下が抑制される。第２実施例の半導体装置１０ａでは、図２の範囲Ａ１と範囲Ａ２で耐圧低下が抑制されるので、オン抵抗を下げつつ、耐圧低下をより効果的に抑えることができる。

（第３実施例）図３に、第３実施例の半導体装置１０ｂの断面図を示す。第３実施例の半導体装置１０ｂは、ＪＦＥＴ領域７ａのｎ型不純物の濃度が、ドリフト層４のｎ型不純物の濃度よりも低い。ＪＦＥＴ領域７ａのｎ型不純物の濃度が低い点以外は、第３実施例の半導体装置１０ｂは、第１実施例の半導体装置１０と同じ構造を有している。

第３実施例の半導体装置１０ｂは、ＪＦＥＴ領域７ａのｎ型不純物の濃度が低いので、第１実施例の半導体装置１０と比較して耐圧が高い。半導体装置１０ｂは、半導体装置１０と同じ高濃度領域１３を有するので、オン抵抗を下げる効果は、半導体装置１０と同じである。

（第４実施例）図４に、第４実施例の半導体装置１０ｃの断面図を示す。第４実施例の半導体装置１０ｃは、ＪＦＥＴ領域７ａのｎ型不純物の濃度が、ドリフト層４のｎ型不純物の濃度よりも低い。ＪＦＥＴ領域７ａのｎ型不純物の濃度が低い点以外は、第４実施例の半導体装置１０ｃは、一対の高濃度領域１３ａ、１３ｂを備えている第２実施例の半導体装置１０ａと同じ構造を有している。

第４実施例の半導体装置１０ｃは、ＪＦＥＴ領域７ａのｎ型不純物の濃度が低いので、第２実施例の半導体装置１０ａと比較して耐圧が高い。半導体装置１０ｃは、半導体装置１０ａと同じ一対の高濃度領域１３ａ、１３ｂを有するので、オン抵抗を下げる効果は、半導体装置１０ａと同じである。

（高濃度領域の結晶方位）高濃度領域１３の結晶方位について説明する。図５は、第１実施例の半導体装置１０のＪＦＥＴ領域近傍の拡大図である。ボディ領域５のＪＦＥＴ領域７との界面Ｓ１は、ａ面、すなわち、（１１－２０）面の結晶方位を有している。あるいは、界面Ｓ１は、ｍ面、すなわち、（１０－１０）面の結晶方位を有していてもよい。界面Ｓ１がａ面の結晶方位を有している場合、高濃度領域１３のＪＦＥＴ領域７との界面Ｓ２の結晶方位は（１１－２２）面となる。また、界面Ｓ１がｍ面の結晶方位を有している場合、高濃度領域１３のＪＦＥＴ領域７との界面Ｓ２の結晶方位は（１０－１１）面となる。半導体装置１０の製造方法において、ＪＦＥＴ領域７を結晶成長させる際、ＪＦＥＴ領域７の中の一部に（１１－２２）面、あるいは、（１０－１１）面の結晶面が存在すると、成長の際に酸素が多く取り込まれる。

半導体装置１０の詳しい製造方法は後述するが、ここでは、ＪＦＥＴ領域７の結晶成長過程で高濃度領域１３が形成される事象を説明する。図６は、ＪＦＥＴ領域７の結晶成長過程を示す模式図である。図６は、一方のボディ領域５ａとドリフト層４に囲まれた範囲におけるＪＦＥＴ領域７における結晶成長過程を模式的に示している。図６における一点鎖線は、一対のボディ領域５ａ、５ｂの並び方向の間隔の中央を示す中心線ＣＬである。なお、図６は一対の高濃度領域１３ａ、１３ｂ（図２参照）が形成される過程を示している。すなわち、図６は、第２実施例の半導体装置１０ａを示した図２の断面の左右方向の中心から左半分を模式的に示しており、左側の高濃度領域１３ａのみが示されている。

説明の都合上、ボディ領域５ａの上面の結晶面を記号Ｋ１で表し、ボディ領域５ａのＪＦＥＴ領域７との界面の結晶面を記号Ｋ２で表し、高濃度領域１３ａの結晶面を記号Ｋ３で表し、ボディ領域５ａとドリフト層４とＪＦＥＴ領域７の３領域が集まる箇所におけるドリフト層４の斜面の結晶面を記号Ｋ４で表す。記号Ｗ１は、結晶面Ｋ１から成長する一定時間ごとの結晶面の集合（Ｋ１結晶面群Ｗ１）を示しており、記号Ｗ２は結晶面Ｋ２から成長する一定時間ごとの結晶面の集合（Ｋ２結晶面群Ｗ２）を示している。

ボディ領域５のＪＦＥＴ領域７との界面の結晶面Ｋ２の面方位は（１０－１０）面、すなわち、ｍ面である。ボディ領域５ａの上面の結晶面Ｋ１の面方位は（０００１）面、すなわち、ｃ面である。結晶面Ｋ２の結晶成長速度は結晶面Ｋ１の結晶成長速度よりも速い。従って、Ｋ２結晶面群Ｗ２の間隔はＫ１結晶面群Ｗ１の間隔よりも広くなる。結晶成長速度の違いに応じて、Ｋ１結晶面群Ｗ１とＫ２結晶面群Ｗ２の境界には、新たな角度で成長するＫ３結晶面群Ｗ３が現われる。Ｋ３結晶面群Ｗ３の面方位は、（１０－１１）面となる。（１０－１１）面が結晶成長するときには、酸素がよく吸収される。Ｋ３結晶面群Ｗ３は、Ｋ１結晶面群Ｗ１やＫ２結晶面群Ｗ２が有するｎ型不純物濃度に対して、酸素を多く含有することによってｎ型不純物濃度が増分される。それゆえ、Ｋ３結晶面群Ｗ３の領域（図６においてグレーで示した領域）が、高濃度領域１３ａとして形成される。

ドリフト層４の斜面の結晶面Ｋ４の面方位は、（１０－１２）面である。（１０－１２）面を有する結晶面の成長速度は（１０－１１）面の成長速度より速い。それゆえ、Ｋ３結晶面群Ｗ３の成長方向は、Ｋ４結晶面群Ｗ４で覆われてしまい。ｎ型不純物の濃度が高いＫ３結晶面群Ｗ３（すなわち、高濃度領域１３ａ）は、ＪＦＥＴ領域７の中で孤立した領域として完成する。図６では描かれていないが、中心線ＣＬの右側でも同様の結晶成長過程が生じるので、他方の高濃度領域１３ｂが形成される。すなわち、図６の結晶成長過程によって、一対のボディ領域５ａ、５ｂの並び方向でＪＦＥＴ領域７の中央（中心線ＣＬ）の両側に位置する一対の高濃度領域１３ａ、１３ｂが形成される。なお、ボディ領域５ａよりも上方へ成長した結晶面群は後に研磨にて除去される。

高濃度領域の形状は、ボディ領域５ａの深さＤと、一対のボディ領域５ａ、５ｂの並び方向におけるＪＦＥＴ領域７の幅（２Ｌ）の比と、結晶成長速度の差によって定まる。図６は、Ｌ／Ｄ＝１、かつ、Ｋ２結晶面群Ｗ２の成長速度がＫ１結晶面群Ｗ１の成長速度よりも速い場合である。

図７にＬ／Ｄ＝１／２の場合の結晶成長過程の模式図を示す。一対のボディ領域５ａ、５ｂの並び方向におけるＪＦＥＴ領域７の幅（２Ｌ）の半値Ｌがボディ領域５ａの深さＤの半分である場合、結晶面Ｋ４がＫ３結晶面群Ｗ３の成長方向に回り込む前に、Ｋ３結晶面群Ｗ３が中心線ＣＬに達する。先に述べたように、中心線ＣＬの右側でも同様の結晶成長が生じるから、Ｋ３結晶面群Ｗ３は、中心線ＣＬの左側で成長するＫ３結晶面群Ｗ３と合流し、１個の大きな結晶面群となる。この結晶面群が、図１の高濃度領域１３に相当する。図７においても、グレーで示した領域が、Ｋ３結晶面群Ｗ３、すなわち高濃度領域１３を示している。

図８に、ボディ領域５ａのＪＦＥＴ領域７との界面（結晶面Ｋ２）が（１１－２０）面（すなわち、ａ面）の場合の結晶成長過程の模式図を示す。図８の場合、ボディ領域５ａの上面の結晶面Ｋ１の面方位は（０００１）面、すなわち、ｃ面である。ボディ領域５ａとドリフト層４とＪＦＥＴ領域７の３領域が集まる箇所におけるドリフト層４の斜面の結晶面Ｋ４の面方位は、（１１－２６）面である。

この場合も、図６のケースと同様に、結晶面Ｋ２の結晶成長速度は結晶面Ｋ１の結晶成長速度よりも速い。従って、Ｋ２結晶面群Ｗ２の間隔はＫ１結晶面群Ｗ１の間隔よりも広くなる。結晶成長速度の違いに応じて、Ｋ１結晶面群Ｗ１とＫ２結晶面群Ｗ２の境界には、新たな角度で成長するＫ３結晶面群Ｗ３が現われる。図８の場合のＫ３結晶面群Ｗ３の面方位は、（１１－２２）面となる。（１１－２２）面が結晶成長するときにも、酸素がよく吸収される。Ｋ３結晶面群Ｗ３は、Ｋ１結晶面群Ｗ１やＫ２結晶面群Ｗ２のｎ型不純物濃度に対して、酸素を多く含有することによってｎ型不純物濃度が増分される。従って、Ｋ３結晶面群Ｗ３の領域（図８においてグレーで示した領域）が、高濃度領域１３として形成される。

ドリフト層４の斜面の結晶面Ｋ４の成長速度は結晶面Ｋ３の成長速度より遅い。結晶面Ｋ４がＫ３結晶面群Ｗ３の成長方向に回り込む前に、Ｋ３結晶面群Ｗ３が中心線ＣＬに達する。中心線ＣＬの右側でも同様の結晶成長が生じるから、Ｋ３結晶面群Ｗ３は、中心線ＣＬの左側で成長するＫ３結晶面群Ｗ３と合流し、１個の大きな結晶面群となる。この結晶面群（グレーで示した範囲）が、図１の高濃度領域１３に相当する。

図７、図８のいずれのケースも、ＪＦＥＴ領域７での結晶成長が完了したら、ボディ領域５ａよりも上方の結晶は研磨により削除される。

図６－図８のいずれの場合も、ボディ領域５ａのＪＦＥＴ領域７との界面の結晶成長速度がボディ領域５ａの上面の結晶成長速度よりも速いことで、ＪＦＥＴ領域内に傾斜した結晶面（図６－図８の結晶面Ｋ３）が形成される。結晶面Ｋ３（面方位は（１０－１１）面あるいは（１１－２２）面）が成長する過程でｎ型不純物の一種である酸素がよく吸収され、ｎ型不純物濃度が高まる。すなわち、ＪＦＥＴ領域７の中に高濃度領域１３（１３ａ、１３ｂ）が形成される。

図６－図８の説明で理解されるように、高濃度領域の位置、形状、大きさは、ボディ領域５ａのＪＦＥＴ領域７との界面の結晶成長速度とボディ領域５ａの上面の結晶成長速度の比、及び、ボディ領域５ａの深さとＪＦＥＴ領域７の幅（一対のボディ領域５ａ、５ｂの並び方向におけるＪＦＥＴ領域７の長さ）の比によって定まる。２種類の比を調整することで、図１、図３に示したようにＪＦＥＴ領域７の中央に１個の高濃度領域１３を形成したり、図２、図４に示したように、一対のボディ領域５ａ、５ｂのそれぞれの近傍に高濃度領域１３ａ、１３ｂを形成したりすることができる。また、ＪＦＥＴ領域を結晶成長させる際の雰囲気圧力によっても、結晶成長速度が変わるので、雰囲気圧力を変えることによっても、高濃度領域の位置や大きさを調整することができる。

なお、ボディ領域５ａ、５ｂのＪＦＥＴ領域７との界面（図６－図８の結晶面Ｋ２）からの結晶成長速度が、ボディ領域５ａ、５ｂの上面（図６－図８の結晶面Ｋ１）からの結晶成長速度よりも速いことが望ましい。

実施例の半導体装置はいずれも、大きなコストの増大なしに高濃度領域１３（１３ａ、１３ｂ）を形成することができる。ｎ型のＪＦＥＴ領域７に、ＪＦＥＴ領域７よりもｎ型不純物濃度が高い高濃度領域１３（１３ａ、１３ｂ）を備えることで、耐圧の低下を抑えつつオン抵抗を下げることができる。

（製造方法）次に、図９－図１３を参照して半導体装置１０の製造方法について説明する。

（図９）ｎ型の窒化物半導体（窒化ガリウム）を材料とする基板３の上に、有機金属気相成長（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）法などにより、ｎ型のドリフト層４を形成する。ドリフト層４も窒化ガリウムを材料とする。ドリフト層４の上に、ｐ型不純物（例えばマグネシウム（Ｍｇ））を含むボディ領域５を形成する。

（図１０）ボディ領域５の表面からドリフト層４に達するトレンチ１８を形成する。トレンチ１８は、ボディ領域５の表面のトレンチ予定領域以外をマスクし、トレンチ予定領域をエッチング（ドライあるいはウェット）にて除去して形成する。トレンチ１８により、ボディ領域は二分される（ボディ領域５ａ、５ｂの形成）。

（図１１）トレンチ１８の表層に、有機金属気相成長法などにより、ｎ型の半導体領域を再成長させる。一対のボディ領域５ａ、５ｂの間に成長した半導体領域がＪＦＥＴ領域７となる。このときに、図６－図８で示したように、ＪＦＥＴ領域７の中に、ｎ型不純物の一種である酸素を多く含む高濃度領域１３が形成される。また、先に述べたように、ボディ領域５ａ、５ｂのＪＦＥＴ領域７との界面における結晶面を適宜に選択するとともに、ボディ領域５ａ、５ｂの深さとＪＦＥＴ領域７の幅の比を調整することで、高濃度領域１３の形状や数を調整することができる。また、再成長させる際にｎ型不純物（シリコンなど）の量を調整することで、ドリフト層４とはｎ型不純物の濃度の異なるＪＦＥＴ領域７を形成することができる。なお、ボディ領域５ａ、５ｂの上面からもｎ型の半導体領域１９が成長し、高濃度領域１３は、半導体領域１９にも成長している。

（図１２）化学的機械研磨（Chemical Mechanical Polishing）などにより、半導体領域１９を除去し、ボディ領域５ａ、５ｂ、の上面と、ＪＦＥＴ領域７の上面が面一になるように平坦化する。

（図１３）イオン注入ならびに活性化アニール処理により、ｐ型のボディ領域５ａ、５ｂのそれぞれの表面の一部にｎ型のソース領域６ａ、６ｂを形成する。ソース領域は、有機金属気相成長法によるボディ領域形成の際に、ボディ領域５の上に成膜したものから作成してもよい。次に、プラズマＣＶＤ（Chemical Vapor Deposition）、減圧－ＣＶＤ（Low Pressure Chemical Vapor Deposition：ＬＰ－ＣＶＤ）、原子堆積法（Atomic Layer Deposition：ＡＬＤ）などの方法により、ゲート絶縁膜１２を形成する。

次いで、ゲート電極８を形成ならびに加工する。ゲート絶縁膜１２の一部を除去し、ソース電極９を形成する。また、基板３の裏面側にドレイン電極２を形成する。ゲート電極８、ソース電極９、ドレイン電極２の材料としては、ポリシリコン、あるいは、アルミニウムやチタンなどの金属が挙げられる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

２：ドレイン電極
３：基板
４：ドリフト層
５、５ａ、５ｂ：ボディ領域
６、６ａ、６ｂ：ソース領域
７、７ａ：ＪＦＥＴ領域
８：ゲート電極
９：ソース電極
１０、１０ａ、１０ｂ、１０ｃ：半導体装置
１２：ゲート絶縁膜
１３、１３ａ、１３ｂ：高濃度領域

Claims (4)

1. ｎ型のドリフト層と、
   前記ドリフト層の上に設けられているｐ型の一対のボディ領域と、
   前記ドリフト層の上であって前記一対のボディ領域の間に設けられているｎ型のＪＦＥＴ領域と、
   絶縁膜を挟んで前記一対のボディ領域と前記ＪＦＥＴ領域に対向しているゲート電極と、
   を備えており、前記ＪＦＥＴ領域の中に、酸素が含まれているとともに当該ＪＦＥＴ領域よりもｎ型の不純物濃度が高い高濃度領域が設けられており、
   前記高濃度領域は、前記一対のボディ領域の並び方向で前記ＪＦＥＴ領域の中央よりも一方の前記ボディ領域寄りの位置と、前記中央よりも他方の前記ボディ領域寄りの位置の２箇所に設けられている、窒化物半導体装置。
2. ｎ型のドリフト層と、
   前記ドリフト層の上に設けられているｐ型の一対のボディ領域と、
   前記ドリフト層の上であって前記一対のボディ領域の間に設けられているｎ型のＪＦＥＴ領域と、
   絶縁膜を挟んで前記一対のボディ領域と前記ＪＦＥＴ領域に対向しているゲート電極と、
   を備えており、前記ＪＦＥＴ領域の中に、酸素が含まれているとともに当該ＪＦＥＴ領域よりもｎ型の不純物濃度が高い高濃度領域が設けられており、
   前記高濃度領域は、（１０－１１）面と（１１－２２）面のいずれか一方の結晶面を有している、窒化物半導体装置。
3. ｎ型のドリフト層と、
   前記ドリフト層の上に設けられているｐ型の一対のボディ領域と、
   前記ドリフト層の上であって前記一対のボディ領域の間に設けられているｎ型のＪＦＥＴ領域と、
   絶縁膜を挟んで前記一対のボディ領域と前記ＪＦＥＴ領域に対向しているゲート電極と、
   を備えており、前記ＪＦＥＴ領域の中に、酸素が含まれているとともに当該ＪＦＥＴ領域よりもｎ型の不純物濃度が高い高濃度領域が設けられており、
   前記高濃度領域は、前記一対のボディ領域の並び方向を含む平面でカットした断面において、前記ドリフト層の側から前記ゲート電極の側へ向けて幅が広くなっている、窒化物半導体装置。
4. ｎ型のドリフト層と、
   前記ドリフト層の上に設けられているｐ型の一対のボディ領域と、
   前記ドリフト層の上であって前記一対のボディ領域の間に設けられているｎ型のＪＦＥＴ領域と、
   絶縁膜を挟んで前記一対のボディ領域と前記ＪＦＥＴ領域に対向しているゲート電極と、
   を備えており、前記ＪＦＥＴ領域の中に、酸素が含まれているとともに当該ＪＦＥＴ領域よりもｎ型の不純物濃度が高い高濃度領域が設けられており、
   前記ＪＦＥＴ領域の前記高濃度領域以外の部位におけるｎ型の濃度が前記ドリフト層のｎ型の濃度よりも低い、窒化物半導体装置。

Images