Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7231427B2 - 半導体装置 - Google Patents
[go: Go Back, main page]

JP7231427B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7231427B2
JP7231427B2 JP2019021248A JP2019021248A JP7231427B2 JP 7231427 B2 JP7231427 B2 JP 7231427B2 JP 2019021248 A JP2019021248 A JP 2019021248A JP 2019021248 A JP2019021248 A JP 2019021248A JP 7231427 B2 JP7231427 B2 JP 7231427B2
Authority
JP
Japan
Prior art keywords
semiconductor
electrode
gate
portions
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019021248A
Other languages
English (en)
Other versions
JP2020129595A (ja
Inventor
俊史 西口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2019021248A priority Critical patent/JP7231427B2/ja
Priority to CN201910728940.5A priority patent/CN111554743B/zh
Priority to US16/543,942 priority patent/US11018251B2/en
Publication of JP2020129595A publication Critical patent/JP2020129595A/ja
Application granted granted Critical
Publication of JP7231427B2 publication Critical patent/JP7231427B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/154—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/158—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H10D64/2527—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices for vertical devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

実施形態は、半導体装置に関する。
電力制御用半導体装置は、電力損失を低減するために低いＯＮ抵抗を有することが望ましい。例えば、トレンチゲート型のＭＯＳＦＥＴでは、ＯＮ電流が流れる活性領域におけるトレンチゲートの密度を高くすることにより、ＯＮ抵抗を低減することができる。しかしながら、その製造過程において、トレンチゲート内に設けられるポリシリコン、ゲート絶縁膜、フィールドプレート絶縁膜などと半導体との間の熱膨張率の違いに起因したウェーハの反りが大きくなり、製造効率を低下させる場合がある。
特開２００８－４７７２号公報
実施形態は、製造過程におけるウェーハの反りを低減できる半導体装置を提供する。
実施形態に係る半導体装置は、第１導電形の第１半導体層を含む半導体部と、前記半導体部の裏面上に設けられた第１電極と、前記半導体部の表面側に設けられた第２電極と、前記半導体部の表面側に設けられ、前記半導体部および前記第２電極から電気的に絶縁された第３電極と、複数の制御電極と、第１乃至第３制御配線と、を備える。前記複数の制御電極は、前記半導体部の前記表面に平行な第１方向に延伸する第１部分と、前記半導体部の前記表面に平行な第２方向であって、前記第１方向と交差する第２方向に延伸する第２部分と、を含み、前記半導体部と前記第２電極との間に位置する。前記複数の制御電極と前記半導体部との間には第１絶縁膜が設けられ、前記複数の制御電極と前記第２電極との間には第２絶縁膜が設けられる。前記第１制御配線は、前記第３電極および前記複数の制御電極のそれぞれの前記第１部分に電気的に接続され、前記半導体部の前記表面に平行な第３方向であって、前記第１方向と交差する第３方向に延伸する。前記第２制御配線は、前記第３電極および前記複数の制御電極のそれぞれの第２部分に電気的に接続され、前記半導体部の前記表面に平行な第４方向であって、前記第２方向と交差する第４方向に延伸する。前記第３制御配線は、前記複数の制御電極のそれぞれにおける前記第１部分と前記第２部分との接続部の上方に位置し、前記半導体部の前記表面に沿って延伸し、前記接続部の少なくとも１つと前記第３電極を電気的に接続する。前記半導体部は、第２導電形の第２半導体層と、第１導電形の第３半導体層と、をさらに含む。前記第２半導体層は、前記第１半導体層と前記第２電極との間に設けられ、前記第１絶縁膜を介して前記複数の制御電極のいずれかに向き合う。前記第３半導体層は、前記第２半導体層と前記第２電極との間に選択的に設けられ、且つ、前記第２電極に電気的に接続される。前記複数の制御電極の前記第１部分は前記第３方向に並び、前記第２部分は前記第４方向に並ぶ。
実施形態に係る半導体装置を示す模式図である。 実施形態の変形例に係る半導体装置を示す模式図である。 実施形態の別の変形例に係る半導体装置を示す模式図である。 実施形態の他の変形例に係る半導体装置を示す模式図である。 実施形態のさらなる変形例に係る半導体装置を示す模式図である。 実施形態の変形例に係る半導体装置の実装方法を示す模式図である。 比較例に係る半導体装置を示す模式図である。
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
さらに、各図中に示すＸ軸、Ｙ軸およびＺ軸を用いて各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交し、それぞれＸ方向、Ｙ方向、Ｚ方向を表す。また、Ｚ方向を上方、その反対方向を下方として説明する場合がある。
図１（ａ）および（ｂ）は、実施形態に係る半導体装置１を示す模式図である。半導体装置１は、例えば、トレンチゲート構造を有するパワーＭＯＳＦＥＴである。半導体装置１は、例えば、半導体部１０の表面上に設けられたＭＯＳ（Metal Oxide Semiconductor）構造を有する。半導体部１０は、例えば、シリコンである。図１（ａ）は、半導体装置１のゲート電極２０およびゲートパッド３０の配置を示す模式平面図である。図１（ｂ）は、図１（ａ）中に示すＡ－Ａ線に沿った断面を示す模式図である。
図１（ａ）に示すように、ゲート電極２０は、例えば、第１部分２０ａと第２部分２０ｂとを含む。第１部分２０ａは、半導体部１０の表面に沿った第１方向（例えば、Ｘ方向）に延在する。第２部分２０ｂは、第１部分２０ａにつながり、半導体部１０の表面に沿った第２方向（例えば、Ｙ方向）に延在する。第１方向は、例えば、半導体部１０の表面内において第２方向と交差する。
ゲートパッド３０は、例えば、半導体部１０の表面の外縁に沿った４つ角の１つに配置される。ゲートパッド３０は、半導体部１０の表面の外縁に沿ってＸ方向およびＹ方向に延伸するゲート配線３０ＰＸおよび３０ＰＹに接続される。ゲート配線３０ＰＹは、ゲート電極２０の第１部分２０ａに電気的に接続される。ゲート配線３０ＰＸは、ゲート電極２０の第２部分２０ｂに電気的に接続される。
ゲート電極２０は、例えば、複数配置される。複数のゲート電極２０の第１部分２０ａは、Ｙ方向に並び、ゲート配線３０ＰＹに電気的に接続される。また、複数のゲート電極の第２部分２０ｂは、Ｘ方向に並び、ゲート配線３０ＰＸに電気的に接続される。
図１（ｂ）に示すように、半導体装置１は、ドレイン電極４０（第１電極）と、ソース電極５０（第２電極）とをさらに備える。ドレイン電極４０は、半導体部１０の裏面上に設けられる。ソース電極５０は、半導体部１０の表面側に設けられる。
半導体部１０は、例えば、ｎ形ドリフト層１１（第１半導体層）と、ｎ形ドレイン層１３と、ｐ形拡散層１５（第２半導体層）と、ｎ形ソース層１７（第３半導体層）と、ｐ形コンタクト層１９と、を含む。
ｎ形ドレイン層１３は、ｎ形ドリフト層１１とドレイン電極４０との間に設けられる。ｎ形ドレイン層１３は、ｎ形ドリフト層１１のｎ形不純物よりも高濃度のｎ形不純物を含む。ドレイン電極４０は、ｎ形ドレイン層１３に接し、電気的に接続される。
ｐ形拡散層１５は、ｎ形ドリフト層１１とソース電極５０との間に設けられる。ｎ形ソース層１７は、ｐ形拡散層１５とソース電極５０との間に選択的に設けられる。ｎ形ソース層１７は、ｎ形ドリフト層１１のｎ形不純物よりも高濃度のｎ形不純物を含み、ソース電極５０に電気的に接続される。
ｐ形コンタクト層１９は、例えば、ｐ形拡散層１５の中に設けられる。ｐ形拡散層１５は、ｐ形拡散層１５のｐ形不純物よりも高濃度のｐ形不純物を含む。ソース電極５０は、層間絶縁膜３３を貫いて半導体部１０中に延伸するコンタクト部５０ＣＰを介してｐ形コンタクト層１９に電気的に接続される。
コンタクト部５０ＣＰは、層間絶縁膜３３の表面からｐ形コンタクト層１９に至る深さのコンタクトトレンチＣＴの内部に延在し、ｐ形コンタクト層１９に接する。また、コンタクト部５０ＣＰは、コンタクトトレンチＣＴの内壁に露出したｎ形ソース層１７に接し、電気的に接続される。
図１（ｂ）に示すように、ゲート電極２０は、半導体部１０の表面側に設けられたゲートトレンチＧＴの内部に配置される。ゲートトレンチＧＴの内部には、ゲート電極２０から電気的に絶縁されたフィールドプレート２５も配置される。ゲート電極２０およびフィールドプレート２５は、絶縁膜２７により半導体部１０から電気的に絶縁される。さらに、ゲート電極２０は、層間絶縁膜３３によりソース電極５０から電気的に絶縁される。絶縁膜２７および層間絶縁膜３３は、例えば、シリコン酸化膜である。
ゲート電極２０は、絶縁膜２７の一部２７ｇを介してｐ形拡散層１５に向き合うように配置される。絶縁膜２７の一部２７ｇは、ゲート絶縁膜として機能する。フィールドプレート２５は、例えば、Ｚ方向においてｎ形ドリフト層１１とゲート電極２０との間に位置する。フィールドプレート２５は、ゲート電極２０と共にゲートトレンチＧＴの内部に延在する。フィールドプレート２５は、例えば、図示しない部分でソース電極５０に電気的に接続される。
図１（ａ）に示すように、実施形態に係るゲート電極２０は、第１部分２０ａおよび第２部分２０ｂを含み、ゲートトレンチＧＴの内部において連続的に延在する。例えば、半導体部１０の線熱膨張係数と、ゲートトレンチＧＴの内部に設けられる絶縁膜２７の線熱膨張係数と、の差に起因してウェーハ内部に発生する応力は、第１部分２０ａおよび第２部分２０ｂを設けることにより緩和される。これにより、半導体装置１の製造過程におけるウェーハの反りを抑制することができる。
例えば、第１部分２０ａもしくは第２部分２０ｂのいずれか一方だけを含む構成では、ゲート電極２０と直交する方向におけるウェーハの反りが大きくなる。これに対し、第１部分２０ａと第２部分２０ｂの両方を設けると、それぞれの部分が設けられる領域の面積が小さくなり、応力が低減される。また、図５（ｂ）に示すような例では、第１部分２０ａが配置される領域の面積と第２部分２０ｂが配置される領域の面積比を変化させることにより、ウェーハの反り量を制御することも可能である。
フィールドプレート２５をゲートトレンチＧＴの内部に配置したトレンチゲート構造では、ゲートトレンチＧＴはＺ方向により深く設けられる。このため、ゲートトレンチＧＴの内部に設けられる絶縁膜２７の体積が増加し、製造過程におけるウェーハの歪が大きくなる。その結果、ウェーハの反りが大きくなる。すなわち、本実施形態に係るゲート電極２０は、ゲートトレンチＧＴがより深く形成される半導体装置の製造過程においてウェーハの反りを効果的に抑制する。
さらに、本実施形態に係る半導体装置１では、ＯＮ抵抗を低減することができる。例えば、図７（ａ）に示す半導体装置８では、半導体部１０に設けられた複数の第１部分２０ａおよび複数の第２部分２０ｂを有する。これにより、半導体装置８の製造過程におけるウェーハの反りを抑制することができる。しかしながら、半導体装置８では、第１部分２０ａと第２部分２０ｂは離間しており、それぞれ異なる領域に配置される。すなわち、複数の第１部分２０ａを含む第１領域ＧＲ１と、複数の第２部分２０ｂを含む第２領域ＧＲ２と、が設けられる。このため、第１領域ＧＲ１と第２領域ＧＲ２との間にＯＮ電流に寄与しない部分が生じる。
これに対し、実施形態に係る半導体装置１では、ゲート電極２０の第１部分２０ａおよび第２部分２０ｂをつなげて配置することにより、ＯＮ電流に寄与する面積を広くすることができる。すなわち、半導体装置１では、半導体装置８よりもＯＮ抵抗を低減することができる。
また、図７（ｂ）に示す半導体装置９では、複数の第１部分２０ａおよび複数の第２部分２０ｂが相互に交差した格子状に配置される。これにより、半導体装置９の製造過程におけるウェーハの反りを抑制することができる。しかしながら、半導体装置９では、ゲートトレンチＧＴが微細化されると、第１部分２０ａ間および第２部分２０ｂ間に位置する半導体部１０の面積が縮小され、ｎ形ドリフト層１１中を流れる電流のゲート電極２０間における流路が狭くなる。このため、ゲート電極２０を微細化することによりチャネル抵抗が低減されても、トータルのＯＮ抵抗を十分に低減できない場合が生じる。さらに、ｐ形拡散層１５にソース電極５０を電気的に接続するコンタクト構造を形成することが難しくなる。
これに対し、実施形態に係る半導体装置１では、ゲート電極２０は、ゲートトレンチＧＴの内部において分岐することなく延在する。これにより、ゲートトレンチＧＴの微細化に伴う、第１部分２０ａ間および第２部分２０ｂ間に位置する半導体部１０の面積の縮小を緩和することができる。すなわち、ｎ形ドリフト層１１におけるＯＮ抵抗の増加を抑制することができる。また、第１部分２０ａ間および第２部分２０ｂ間にコンタクトトレンチＣＴを形成することも容易であり、ｐ形拡散層１５に対するソース電極５０のコンタクト構造を形成することが容易である。
図２（ａ）および（ｂ）は、実施形態の変形例に係る半導体装置２を示す模式図である。図２（ａ）は、ゲート電極２０、ゲートパッド３０、ゲート配線３０ＰＸ、３０ＰＹおよび３０Ｓの配置を示す模式平面図である。図２（ｂ）は、図２（ａ）中に示すＣＥ方向に沿った模式断面図である。
図２（ａ）に示すように、半導体装置２では、ゲート電極２０の第１部分２０ａと第２部分２０ｂの接続部の上方に位置するゲート配線３０Ｓが設けられる。ゲート配線３０Ｓは、ゲートパッド３０からＣＥ方向に延伸し、複数のゲート電極２０の接続部の上方に位置する。
図２（ｂ）は、図２（ａ）中に示すコンタクト部３０ＣＰの断面図である。ゲート配線３０Ｓは、半導体部１０の上方に設けられる。ゲート配線３０Ｓは、層間絶縁膜３３により半導体部１０から電気的に絶縁される。そして、ゲート配線３０Ｓは、ゲートコンタクト３０ＧＣを介してゲート電極２０に電気的に接続される。ゲートコンタクト３０ＧＣは、層間絶縁膜３３中をゲート配線３０Ｓからゲート電極２０に至る深さまで延伸する。
ゲートコンタクト３０ＧＣは、ゲート電極２０の寄生抵抗を低減するために設けられる。例えば、ゲート配線３０ＰＸの接続部とゲート配線３０ＰＹの接続部との間のゲート電極２０の寄生抵抗が所定の値よりも大きくなる場合に、ゲートコンタクト３０ＧＣを設ける。これにより、半導体装置２のゲートバイアスに対する応答速度を速くすることができる。
図３（ａ）および（ｂ）は、実施形態の変形例に係る半導体装置３を示す模式図である。図３（ａ）は、ゲート電極２０、ゲートパッド３０、ゲート配線３０ＰＸおよび３０ＰＹの配置を示す模式平面図である。図３（ｂ）は、ゲートパッド３０、ゲート配線３０ＰＸ、３０ＰＹおよびソース電極５０の配置を示す模式平面図である。
図３（ａ）に示すように、半導体装置３では、ゲートパッド３０は、活性領域の中央に配置される。ゲート配線３０ＰＸは、ゲートパッド３０からＸ方向および－Ｘ方向に延伸する。ゲート配線３０ＰＸは、ゲートパッド３０に電気的に接続される。ゲート配線３０ＰＹは、ゲートパッド３０からＹ方向および－Ｙ方向に延伸する。ゲート配線３０ＰＹは、ゲートパッド３０に電気的に接続される。
半導体装置３は、複数のゲート電極２０を有する。ゲート電極２０は、第１部分２０ａおよび第２部分２０ｂをそれぞれ含む。第１部分２０ａは、ゲート配線３０ＰＹに電気的に接続され、Ｘ方向に延伸する。第２部分２０ｂは、ゲート配線３０ＰＸに接続され、Ｙ方向に延伸する。複数のゲート電極２０の第１部分２０ａは、Ｙ方向に並び、第２部分２０ｂは、Ｘ方向に並ぶ。
例えば、半導体部１０の表面上における同じ位置に配置されたゲート電極２０を比較すると、ゲート配線３０ＰＸとの接続部からゲート配線３０ＰＹとの接続部に至る長さは、半導体装置３のゲート電極２０の長さの方が、半導体装置１のゲート電極２０の長さよりも短くなる。すなわち、半導体装置３では、ゲート電極２０の寄生抵抗を低減し、ゲートバイアスに対する応答速度を早くできる。
図３（ｂ）に示すように、ソース電極５０は、ゲートパッド３０、ゲート配線３０ＰＸおよび３０ＰＹと重ならないように、４つの部分に分けて配置される。ソース電極５０は、半導体部１０の表面上において離間して配置されることにより、ゲートパッド３０、ゲート配線３０ＰＸおよび３０ＰＹから電気的に絶縁される。また、実施形態は、この例に限定される訳ではなく、例えば、ソース電極５０が層間絶縁膜を介してゲート配線３０ＰＸおよび３０ＰＹの上に位置するように設けても良い。
図４（ａ）～図５（ｂ）は、実施形態の変形例に係る半導体装置４～７を示す模式図である。図４（ａ）～図５（ｂ）は、ゲート電極２０およびゲートパッド３０の配置を示す模式図である。
図４（ａ）に示す半導体装置４では、ゲート電極２０は、複数の第１部分２０ａおよび複数の第２部分２０ｂが一体につながった平面形状を有している。ゲート電極２０は、複数の第１部分２０ａおよび複数の第２部分２０ｂにより、例えば、渦状に構成される。複数の第１部分２０ａは、Ｙ方向に並び、複数の第２部分２０ｂは、Ｘ方向に並ぶ。ゲートパッド３０は、半導体部１０の表面の外縁に位置する４つの角の１つに配置され、ゲート電極２０は、ゲートパッド３０に電気的に接続される。
図４（ｂ）に示す半導体装置５では、ゲートパッド３０は、半導体部１０の表面の中央に配置され、２つのゲート電極２０が、ゲートパッド３０の両側に配置される。２つのゲート電極２０は、それぞれ、複数の第１部分２０ａと複数の第２部分２０ｂとを渦状に一体に配置した構成を有する。複数の第１部分２０ａは、Ｙ方向に並び、複数の第２部分２０ｂは、Ｘ方向に並ぶ。ゲート電極２０は、半導体部１０の中央において、ゲートパッド３０に電気的に接続される。
図５（ａ）に示す半導体装置６では、２つのゲート電極２０をＹ方向に並べて配置した構造を有する。２つのゲート電極２０は、それぞれ、複数の第１部分２０ａと複数の第２部分２０ｂとを渦状に一体に配置した構成を有する。ゲートパッド３０は、半導体部１０の表面の外縁に位置する。２つのゲート電極２０は、半導体部１０の外縁において、ゲートパッド３０に電気的に接続される。
図５（ｂ）に示す半導体装置７では、ゲート電極２０は、複数の第１部分２０ａ、複数の第２部分２０ｂ、複数の第３部分２０ｃおよび複数の第４部分２０ｄを含む。ゲート電極２０は、複数の第１部分２０ａおよび複数の第２部分２０ｂを第３部分２０ｃおよび第４部分２０ｄを介して一体につないだ構成を有する。第３部分２０ｃは、例えば、第１部分２０ａに交差する方向（例えば、Ｙ方向）に延伸する。第４部分２０ｄは、例えば、第２部分２０ｂに交差する方向（例えば、Ｘ方向）に延伸する。ゲート電極２０は、半導体部１０の表面の外縁に沿った４つの角の一に配置されたゲートパッド３０に電気的に接続される。
複数の第１部分２０ａは、第１領域ＧＲ１に配置され、第３部分２０ｃを介して相互に接続される。複数の第２部分は、第２領域ＧＲ２に配置され、第４部分２０ｄを介して相互に接続される。第１領域ＧＲ１および第２領域ＧＲ２は、半導体部１０の表面においてＹ方向に並ぶ。複数の第１部分２０ａはＹ方向に並び、複数の第２部分はＸ方向に並ぶ。複数の第３部分２０ｃおよび複数の第４部分２０ｄもウェーハの反り低減に寄与する。
半導体装置４～７は、複数の第１部分２０ａおよび複数の第２部分２０ｂを含むことにより、その製造過程におけるウェーハの反りを効果的に抑制することができる。さらに、複数の第１部分２０ａおよび複数の第２部分２０ｂを一体につなぐことにより、半導体部１０の表面積を有効に使用し、ＯＮ電流を低減することができる。なお、半導体装置４～７においても、ゲート配線３０Ｓおよびコンタクト部３０ＣＰを適宜設けることによりゲート電極２０の寄生抵抗を低減することができる。
図６（ａ）～（ｃ）は、実施形態に係る半導体装置３または半導体装置５（図４（ｂ）参照）の実装方法を示す模式図である。半導体装置３および半導体装置５では、ゲートパッド３０は、半導体部１０の表面の中央に配置される。
図６（ａ）は、半導体装置３の半導体部１０の上方に配置されるコネクタ６０および７０の配置を示す模式平面図である。図６（ｂ）は、図６（ａ）中に示すＢ－Ｂ線に沿った断面を示す模式図である。図６（ｃ）は、図６（ａ）中に示すＣ－Ｃ線に沿った断面を示す模式図である。なお、図６（ａ）では、ソース電極５０を省略しており、図６（ｂ）および（ｃ）では、半導体部１０の各半導体層、ゲート電極２０およびドレイン電極４０を省略している。
図６（ａ）に示すように、例えば、２つのコネクタ６０およびコネクタ７０が、半導体部１０の上方に配置される。コネクタ６０は、例えば、グランド電位に接続される。コネクタ７０は、例えば、ゲートバイアスの供給回路に接続される。
図６（ｂ）に示すように、コネクタ６０は、ソース電極５０に接続される。ドレイン電極４０（図１（ｂ）参照）は、例えば、ドレインバイアスの供給回路に接続される。これによりドレイン・ソース間に所定の電圧が供給される。
図６（ｃ）に示すように、コネクタ７０は、例えば、ソース電極５０を跨いてゲートパッド３０に接続される。コネクタ７０は、ソース電極５０から上方に離間して配置される。この例では、コネクタ７０が、半導体部１０の中央に位置するゲートパッド３０に接続されるため、その両側にコネクタ６０が配置される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１～８…半導体装置、 １０…半導体部、 １１…ｎ形ドリフト層、 １３…ｎ形ドレイン層、 １５…ｐ形拡散層、 １７…ｎ形ソース層、 １９…ｐ形コンタクト層、 ２０…ゲート電極、 ２０ａ…第１部分、 ２０ｂ…第２部分、 ２５…フィールドプレート、 ２７…絶縁膜、 ３０…ゲートパッド、 ３０ＣＰ、５０ＣＰ…コンタクト部、 ３０ＧＣ…ゲートコンタクト、 ３０ＰＸ、３０ＰＹ、３０Ｓ…ゲート配線、 ３３…層間絶縁膜、 ４０…ドレイン電極、 ５０…ソース電極、 ６０、７０…コネクタ、 ＣＴ…コンタクトトレンチ、 ＧＴ…ゲートトレンチ

Claims (2)

  1. 第１導電形の第１半導体層を含む半導体部と、
    前記半導体部の裏面上に設けられた第１電極と、
    前記半導体部の表面側に設けられた第２電極と、
    前記半導体部の表面側に設けられ、前記半導体部および前記第２電極から電気的に絶縁された第３電極と、
    前記半導体部の前記表面に平行な第１方向に延伸する第１部分と、
    前記半導体部の前記表面に平行な第２方向であって、前記第１方向と交差する第２方向に延伸する第２部分と、
    を含み、前記半導体部と前記第２電極との間に位置し、前記半導体部との間には第１絶縁膜が設けられ、前記第２電極との間には第２絶縁膜が設けられた複数の制御電極と、
    前記第３電極および前記複数の制御電極のそれぞれの前記第１部分に電気的に接続され、前記半導体部の前記表面に平行な第３方向であって、前記第１方向と交差する第３方向に延伸する第１制御配線と、
    前記第３電極および前記複数の制御電極のそれぞれの第２部分に電気的に接続され、前記半導体部の前記表面に平行な第４方向であって、前記第２方向と交差する第４方向に延伸する第２制御配線と、
    前記複数の制御電極のそれぞれにおける前記第１部分と前記第２部分との接続部の上方に位置し、前記半導体部の前記表面に沿って延伸し、前記接続部の少なくとも１つと前記第３電極を電気的に接続する第３制御配線と、
    を備え、
    前記半導体部は、第２導電形の第２半導体層と、第１導電形の第３半導体層と、をさらに含み、
    前記第２半導体層は、前記第１半導体層と前記第２電極との間に設けられ、前記第１絶縁膜を介して前記複数の制御電極のいずれかに向き合い、
    前記第３半導体層は、前記第２半導体層と前記第２電極との間に選択的に設けられ、且つ、前記第２電極に電気的に接続され、
    前記複数の制御電極の前記第１部分は前記第３方向に並び、前記第２部分は前記第４方向に並ぶ、半導体装置。
  2. 前記半導体部内に設けられ、前記制御電極と前記第１半導体層との間に位置するフィールドプレートをさらに備え、
    前記フィールドプレートは、前記制御電極に沿った方向に延伸し、前記第２電極に電気
    的に接続される請求項１記載の半導体装置。
JP2019021248A 2019-02-08 2019-02-08 半導体装置 Active JP7231427B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019021248A JP7231427B2 (ja) 2019-02-08 2019-02-08 半導体装置
CN201910728940.5A CN111554743B (zh) 2019-02-08 2019-08-08 半导体装置
US16/543,942 US11018251B2 (en) 2019-02-08 2019-08-19 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019021248A JP7231427B2 (ja) 2019-02-08 2019-02-08 半導体装置

Publications (2)

Publication Number Publication Date
JP2020129595A JP2020129595A (ja) 2020-08-27
JP7231427B2 true JP7231427B2 (ja) 2023-03-01

Family

ID=71946390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019021248A Active JP7231427B2 (ja) 2019-02-08 2019-02-08 半導体装置

Country Status (3)

Country Link
US (1) US11018251B2 (ja)
JP (1) JP7231427B2 (ja)
CN (1) CN111554743B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7249269B2 (ja) * 2019-12-27 2023-03-30 株式会社東芝 半導体装置およびその製造方法
JP7319754B2 (ja) * 2020-08-19 2023-08-02 株式会社東芝 半導体装置
DE102022105886A1 (de) * 2022-03-14 2023-09-14 Infineon Technologies Ag Halbleitervorrichtung mit makrozellen

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002533936A (ja) 1998-12-18 2002-10-08 インフィネオン テクノロジース アクチエンゲゼルシャフト 溝型のゲート電極および本体領域内で付加的に高度にドープされた層を有する電界効果型トランジスタ装置
JP2010182985A (ja) 2009-02-09 2010-08-19 Toyota Motor Corp 半導体装置
JP2017017078A (ja) 2015-06-29 2017-01-19 株式会社東芝 半導体装置
JP2017162909A (ja) 2016-03-08 2017-09-14 株式会社東芝 半導体装置
JP2018078153A (ja) 2016-11-07 2018-05-17 トヨタ自動車株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5011843B1 (ja) 1970-10-29 1975-05-07
JP3410949B2 (ja) 1998-02-12 2003-05-26 株式会社東芝 半導体装置
JP3455414B2 (ja) 1998-03-17 2003-10-14 株式会社東芝 絶縁ゲート型半導体装置及びその製造方法
JP2006202931A (ja) * 2005-01-20 2006-08-03 Renesas Technology Corp 半導体装置およびその製造方法
JP5011843B2 (ja) 2006-06-22 2012-08-29 株式会社デンソー 半導体装置
JP5867617B2 (ja) * 2012-10-17 2016-02-24 富士電機株式会社 半導体装置
JP2016040820A (ja) * 2013-09-20 2016-03-24 サンケン電気株式会社 半導体装置
JP2016062981A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体装置及びその製造方法
JP6668798B2 (ja) 2015-07-15 2020-03-18 富士電機株式会社 半導体装置
US10332990B2 (en) 2015-07-15 2019-06-25 Fuji Electric Co., Ltd. Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002533936A (ja) 1998-12-18 2002-10-08 インフィネオン テクノロジース アクチエンゲゼルシャフト 溝型のゲート電極および本体領域内で付加的に高度にドープされた層を有する電界効果型トランジスタ装置
JP2010182985A (ja) 2009-02-09 2010-08-19 Toyota Motor Corp 半導体装置
JP2017017078A (ja) 2015-06-29 2017-01-19 株式会社東芝 半導体装置
JP2017162909A (ja) 2016-03-08 2017-09-14 株式会社東芝 半導体装置
JP2018078153A (ja) 2016-11-07 2018-05-17 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
US11018251B2 (en) 2021-05-25
US20200259015A1 (en) 2020-08-13
JP2020129595A (ja) 2020-08-27
CN111554743A (zh) 2020-08-18
CN111554743B (zh) 2023-09-15

Similar Documents

Publication Publication Date Title
JP7413329B2 (ja) 半導体装置
JP6507609B2 (ja) 半導体装置
CN100576542C (zh) 绝缘栅型半导体装置
JP6348703B2 (ja) 半導体装置及びその製造方法
CN103296075B (zh) 半导体器件
US8102024B2 (en) Semiconductor integrated circuit and system LSI including the same
JP5886548B2 (ja) 半導体装置
CN102044565A (zh) 半导体装置
JP7231427B2 (ja) 半導体装置
JP2017098359A (ja) 逆導通ｉｇｂｔ
KR102082109B1 (ko) 반도체 장치
JP7188230B2 (ja) 半導体装置
JP2024080143A (ja) スイッチング素子
US20150380532A1 (en) Semiconductor device
JP2009076540A (ja) 半導体装置
JP6033054B2 (ja) 半導体装置
CN111033720A (zh) 半导体集成电路装置
JP7703474B2 (ja) 半導体装置
CN100570874C (zh) 功率金属氧化物硅场效应晶体管
JP7387501B2 (ja) 半導体装置およびその制御方法
JP2014060336A (ja) 半導体装置
JP7222758B2 (ja) 半導体装置
KR20210023482A (ko) 반도체 소자 및 그 제조 방법
CN117413361B (zh) 半导体装置
JP7502130B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220526

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230216

R150 Certificate of patent or registration of utility model

Ref document number: 7231427

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150