JP7243752B2

JP7243752B2 - インターポーザー

Info

Publication number: JP7243752B2
Application number: JP2021038900A
Authority: JP
Inventors: 悟倉持
Original assignee: Dai Nippon Printing Co Ltd
Current assignee: Dai Nippon Printing Co Ltd
Priority date: 2017-01-06
Filing date: 2021-03-11
Publication date: 2023-03-22
Anticipated expiration: 2037-01-06
Also published as: JP2021097243A; JP2018113283A; JP6852404B2

Description

本開示は、インターポーザー及びその製造方法、並びに、インターポーザーを備える半導体装置に関する。

近年の電子デバイスでは、配線基板にインターポーザーを介して半導体チップが取り付けられた形態が多く用いられている。特許文献１には、ガラスを基板材料とするインターポーザーが開示されている。

ＷＯ２００５／０３４５９４号

上述のインターポーザーの製造工程では、ガラス基板を治具で保持して、当該ガラス基板の上に積層構造が形成される。また、インターポーザーの取付工程においては、バンプ等を形成し、当該バンプを介して配線基板や半導体チップへ取付けられる。従来、上述の製造工程あるいは取付工程においてガラス基板を扱う際に、ガラス基板に亀裂が発生するという課題があった。

本開示は、製造工程あるいは取付工程において基板の亀裂の発生を防ぐことが可能なインターポーザーを提供する。

本願は上記課題を解決する手段を複数含んでいるが、その一例をあげるならば、第１基板面と、前記第１基板面に対して反対の側の第２基板面と、前記第１基板面と前記第２基板面とを接続する第３基板面とを有する基板と、前記第１基板面と前記第２基板面とを導通する貫通電極と、前記第１基板面に配置され、前記貫通電極と電気的に接続された第１導電層と、前記第１導電層の上に配置された絶縁層と、前記絶縁層の上に配置された第２導電層と、を備え、前記基板の外周の少なくとも一部に保護部材が配置されている、インターポーザーが提供される。

また、他の例によれば、第１基板面と、前記第１基板面に対して反対の側の第２基板面と、前記第１基板面と前記第２基板面とを接続する第３基板面とを有する基板であって、前記第１基板面と前記第２基板面を接続する貫通孔を有する前記基板を準備する工程と、前記基板の外周の少なくとも一部に保護部材を配置する工程と、前記第１基板面と前記第２基板面とを導通する貫通電極を形成する工程と、前記第１基板面に配置され、前記貫通電極と電気的に接続された第１導電層を形成する工程と、前記第１導電層の上に配置された絶縁層を形成する工程と、前記絶縁層の上に配置された第２導電層を形成する工程と、を含む、インターポーザーの製造方法が提供される。

また、他の例によれば、第１基板面と、前記第１基板面に対して反対の側の第２基板面と、前記第１基板面と前記第２基板面とを接続する第３基板面とを有する基板を準備する工程と、前記基板の外周の少なくとも一部に保護部材を配置する工程と、前記基板に前記保護部材が配置された後、前記第１基板面と前記第２基板面を接続する貫通孔を形成する工程と、前記第１基板面と前記第２基板面とを導通する貫通電極を形成する工程と、前記第１基板面に配置され、前記貫通電極と電気的に接続された第１導電層を形成する工程と、前記第１導電層の上に配置された絶縁層を形成する工程と、前記絶縁層の上に配置された第２導電層を形成する工程と、を含む、インターポーザーの製造方法が提供される。

本開示によれば、製造工程あるいは取付工程において基板の亀裂の発生を防ぐことができる。本開示に関連する更なる特徴は、本明細書の記述、添付図面から明らかになるものである。また、上記した以外の、課題、構成および効果は、以下の実施形態の説明により明らかにされる。

本開示の一実施形態に係るインターポーザーを示す概略断面図である。本開示の一実施形態に係る基板及び保護部材を示す概略平面図である。本開示の一実施形態に係る基板及び保護部材を示す概略平面図である。本開示の一実施形態に係る基板及び保護部材を示す概略断面図である。本開示の一実施形態に係る基板及び保護部材を示す概略断面図である。本開示の一実施形態に係るインターポーザーの製造工程を説明する図である。（ａ）は本開示の一実施形態に係る保護部材を用いた製造工程の一例を説明する図であり、（ｂ）は本開示の一実施形態に係る保護部材を用いた製造工程の別の例を説明する図である。本開示の一実施形態に係るインターポーザーを製造する方法を説明する図である。本開示の一実施形態に係るインターポーザーを製造する方法を説明する図である。

以下、図面を参照して本開示の一実施形態について説明する。なお、本件明細書に添付する図面においては、図示と理解のしやすさの便宜上、適宜縮尺および縦横の寸法比等を、実物のそれらから変更し誇張してある。

本明細書等において「～」を用いて表される数値範囲は、「～」の前後に記載される数値のそれぞれを下限値及び上限値として含む範囲であることを意味する。

本開示の一実施形態に係るインターポーザーは、絶縁層を、金属等を含む導電層で挟み込んだ構造を有する。図１は、本開示の一実施形態に係るインターポーザー１０を示す概略断面図である。インターポーザー１０は、例えば、絶縁層を金属で挟み込んだ構造であるＭＩＭ（Metal-Insulator-Metal）構造を有する。ＭＩＭ構造は、例えば、ＭＩＭキャパシタとして利用することができる。この場合、第１導電層１２の一部が下部電極、第１絶縁層１３が誘電体層、第２導電層１４が上部電極となる。なお、インターポーザー１０は、ＭＩＭキャパシタだけでなく、配線層と絶縁層が順に積層された多層配線構造体を有していてもよい。

一例として、インターポーザー１０は、第１基板面１１ａと第１基板面１１ａに対して反対の側の第２基板面１１ｂとを有する基板１１と、基板１１の第１基板面１１ａに配置された第１導電層１２と、第１導電層１２の上に配置された第１絶縁層１３と、第１絶縁層１３の上に配置された第２導電層１４とを備える。なお、第１導電層１２は、基板１１の第１基板面１１ａに直接配置されていてもよいし、導電性又は絶縁性の層を少なくとも１層を介して基板１１の第１基板面１１ａに配置されていてもよい。

基板１１は、第１基板面１１ａから第２基板面１１ｂに貫通する貫通孔１５を有する。貫通電極１６は、第１基板面１１ａと第２基板面１１ｂとを導通する電極である。第１導電層１２は、貫通孔１５に形成された貫通電極１６を介して第２基板面１１ｂに配置された第３導電層１７に電気的に接続されている。貫通孔１５の形態は図示に限定されず、貫通孔１５は、基板１１の第１基板面１１ａ及び第２基板面１１ｂから基板１１の厚み方向の中央部に向かうにつれて幅が小さくなる形状であってもよいし、貫通孔１５の側壁は、基板１１の第１基板面１１ａの法線方向に沿って広がっていてもよいし、また、側壁の一部が湾曲していてもよい。

第１導電層１２と第２導電層１４は、接続孔（図示省略）を介して接続されている。すなわち、第１絶縁層１３は、第１導電層１２と第２導電層１４との間において、接続孔以外における絶縁膜を構成する。

基板１１は、ガラス基板である。一般にインターポーザーは、その縁に近い領域ほど熱変形による変位が大きくなる。ガラス基板を用いたインターポーザーの場合、この領域に対して、インターポーザーの上下に配置される配線基板等との熱膨張率の差を小さくするように対処できるという利点がある。なお、基板１１は、ガラス基板と他の基板とを積層したものでもよい。他の基板の例としては、石英基板、サファイア基板、樹脂基板、シリコン基板、炭化シリコン基板、アルミナ（Ａｌ_２Ｏ_３）基板、窒化アルミ（ＡｌＮ）基板、酸化ジルコニア（ＺｒＯ_２）基板などである。基板１１の厚さは、例えば、２００μｍ～５００μｍである。

より好ましくは、基板１１として無アルカリガラスが用いられる。無アルカリガラスは、ソーダガラスとは異なりＮａ、Ｋなどのアルカリ成分を含まないので、ガラス表面にアルカリ成分が溶出することがない。したがって、この態様では、インターポーザーに接続されるべき半導体チップの端子を腐食させる信頼性劣化要因が原理的に生じない利点がある。また、無アルカリガラスは、熱膨張率がシリコンのそれと同程度の大きさであり、接続される半導体チップとの関係で熱膨張率の点で整合性がよい。

第１導電層１２、第２導電層１４、貫通電極１６、及び、第３導電層１７の材料として、Ａｕ、Ａｌ、Ｃｕ等の導電性を有する材料が用いられる。なかでも導電性が高く、かつ材料コストの低いＣｕを用いることが好ましい。また、第１導電層１２の厚みは０．５～２０μｍが好ましく、第２導電層１４の厚みは０．５～５μｍが好ましい。配線パターンについては、金属箔（例えば、Ｃｕ等）のエッチングによるサブトラクティブな形成のほか、導電性ペースト（例えば、金属ナノペースト等）の塗布や、めっきによる形成等のアディティブな形成を採用することもできる。

第１絶縁層１３として、例えば、無機材料を用いることができ、より具体的には窒化ケイ素（Ｓｉ_ｘＮ_ｙ）、二酸化ケイ素（ＳｉＯ_２）、酸窒化ケイ素（ＳｉＯ_ｘＮ_ｙ）、五酸化タンタル（Ｔａ_２Ｏ_５）、酸化アルミニウム（Ａｌ_２Ｏ_３）、又は、窒化アルミニウム（ＡｌＮ）を用いることができる。

本開示の実施形態では、上述の導電層１２、１４、１７及び絶縁層１３の成膜プロセスとして、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）（たとえば、スパッタリング又は蒸着）、又は電気めっきなどを使用することができる。また、導電層のパターンを形成するために、フォトリソグラフィを使用することができる。また、不要な材料を除去するために、エッチングプロセスを使用することができる。また、導電層及び絶縁層の平坦化プロセスとして、エッチバック、化学的機械的研磨（ＣＭＰ）などを使用することができる。

インターポーザー１０の両面において樹脂層１８が形成されている。樹脂層１８において、第２導電層１４及び第３導電層１７に対応する位置には、ビアホール１９が形成されている。ビアホール１９のそれぞれには、導電性の接続部２０が形成されている。インターポーザー１０は、接続部２０に形成されたバンプ４０を介して配線基板４１に接続されてもよい。また、インターポーザー１０は、接続部２０に形成されたバンプ４０を介して半導体チップ４２に接続されてもよい。本実施形態のインターポーザー１０によれば、狭端子ピッチの半導体チップ４２の、大型の配線基板（マザーボードなど）４１への実装が簡便化される。上述の実施形態によれば、インターポーザー１０と、基板１１の第１基板面１１ａ側に配置され、貫通電極１６と電気的に接続された半導体チップ４２と、基板１１の第２基板面１１ｂ側に配置され、貫通電極１６と電気的に接続された配線基板４１と、を有する半導体装置を提供することができる。

なお、上述した実施形態において、基板１１と第１導電層１２との間、第１導電層１２と第１絶縁層１３との間、第１絶縁層１３と第２導電層１４との間、及び基板１１と第３導電層１７との間に、図示しない付加的な層が形成されていてもよい。一例として、基板１１と第１導電層１２との間に下地層が形成されてもよい。下地層は、１つ以上の層を含んでよい。例えば、下地層は、密着層及びシード層の少なくとも１つを含む。

次に、保護部材２１の構成を説明する。基板１１は、その外周の少なくとも一部に保護部材２１を備える。保護部材２１は、基板１１との接着面となる第１面２１ａと、第１面２１ａと反対側の第２面２１ｂと、第１面２１ａと第２面２１ｂとを接続する第３面２１ｃとを有する。保護部材２１は、例えば、テープまたは樹脂膜である。テープの保護部材２１の場合、接着面と反対側の第２面２１ｂは、ポリイミドテープのカプトン（登録商標、デュポン社）などで構成されてもよい。樹脂膜の保護部材２１の場合、例えば、ポリイミドなどを用いることができる。

また、保護部材２１は、基板１１の第１基板面１１ａの端部を覆う第１部分２２と、基板１１の第２基板面１１ｂの端部を覆う第２部分２３と、基板１１の第１基板面１１ａと第２基板面１１ｂとを接続する第３基板面１１ｃを覆う第３部分２４とを有する。

本実施形態によれば、保護部材２１が、ガラスの基板１１の外周を覆うように配置されているため、保護部材２１がインターポーザー１０の製造工程や取付工程において邪魔にならず、しかも、ガラス基板の端部からの亀裂の発生を防ぐことができる。

図２は、本開示の一実施形態に係る基板１１及び保護部材２１を示す概略平面図であり、基板１１の第１基板面１１ａ側から見た図である。図２では、基板１１と保護部材２１のみが示されており、インターポーザー１０における他の構成要素は省略されている。基板１１は、矩形形状を有する。なお、基板１１の形状は、矩形に限定されず、円形など他の形状でもよい。基板１１の外周は、第１基板辺１１ｈ及び第２基板辺１１ｉと、第１基板辺１１ｈ及び第２基板辺１１ｉと実質的に直交する第３基板辺１１ｊ及び第４基板辺１１ｋとを有する。図２の例では、保護部材２１は、第１基板辺１１ｈ、第２基板辺１１ｉ、第３基板辺１１ｊ及び第４基板辺１１ｋの全てを覆うように配置されている。

図３は、本開示の一実施形態に係る基板１１及び保護部材２１を示す概略平面図であり、基板１１の第１基板面１１ａ側から見た図である。保護部材２１は、基板１１の外周の一部を覆うように配置されてもよい。インターポーザー１０の製造工程において矩形形状の基板１１を治具で保持する場合、治具による力が基板全体に分散せずにコーナー部に集中し、これにより、コーナー部またはその近傍から亀裂が入る虞がある。したがって、好ましくは、保護部材２１は、基板１１のコーナー部を少なくとも覆うように配置される。図３の例では、保護部材２１は、第１基板辺１１ｈと第３基板辺１１ｊとの間の第１コーナー部２５ａ、第３基板辺１１ｊと第２基板辺１１ｉとの間の第２コーナー部２５ｂ、第２基板辺１１ｉと第４基板辺１１ｋとの間の第３コーナー部２５ｃ、及び、第４基板辺１１ｋと第１基板辺１１ｈとの間の第４コーナー部２５ｄを覆うにように配置されている。

図４は、本開示の一実施形態に係る基板１１及び保護部材２１を示す概略断面図である。基板１１の第１基板面１１ａと第３基板面１１ｃとの間の第１角部１１ｄ（図１参照）、及び、基板１１の第２基板面１１ｂと第３基板面１１ｃとの間の第２角部１１ｅ（図１参照）は面取りされてもよい。図４の例では、基板１１の第１基板面１１ａと第３基板面１１ｃとの間、及び、基板１１の第２基板面１１ｂと第３基板面１１ｃとの間が、ラウンド形状の断面を有する。ラウンド形状の断面は、例えば、Ｒ面取り加工を施すことにより作製することができる。なお、面取りされた部分は、直線状の断面を有してもよい。直線状の面取り部は、Ｃ面取り加工等を施すことにより作製することができる。図４の例では、第３基板面１１ｃの全体がラウンド形状の断面を有し、保護部材２１が、第３基板面１１ｃの全体を覆うように配置されている。この構成によれば、治具によって保持したときの角部への力の集中を防ぎつつ、保護部材２１による基板１１の端部の保護が可能となる。これにより、基板１１における亀裂の発生を防ぐことができる。

図５は、本開示の一実施形態に係る基板１１及び保護部材２１を示す概略断面図である。保護部材２１は、基板１１の第３基板面１１ｃの一部を覆うように配置されてもよい。図５の例では、保護部材２１は、第１保護部材２１－１と第２保護部材２１－２とによって構成されている。好ましくは、第１保護部材２１－１は、第１基板面１１ａと第３基板面１１ｃとの境界点Ｐ_１を覆うように配置され、第２保護部材２１－２は、第３基板面１１ｃと第２基板面１１ｂとの境界点Ｐ_２を覆うように配置される。

次に、基板１１上の積層構造と保護部材２１との関係について説明する。以下で説明する式は、第１基板面１１ａにおける保護部材２１に関するものであるが、同様に第２基板面１１ｂにおける保護部材２１に対しても適用可能である。

図１に示すように、インターポーザー１０には、配線基板４１や半導体チップ４２と接続するためにバンプ４０が形成され、バンプ４０を介してインターポーザー１０が配線基板４１及び半導体チップ４２に取付けられる。このとき、保護部材２１の厚みが大きいと、保護部材２１が邪魔になり、バンプ形成時の作業性が悪くなる。したがって、基板１１の第１基板面１１ａにおける保護部材２１の高さをＨ_ｐとし、基板１１の第１基板面１１ａから第１基板面１１ａ上に形成された積層構造の最も外側の層までの高さをＨ_１としたとき、以下の（１）を満たすことが好ましい。
Ｈ_ｐ≦Ｈ_１・・・（１）
なお、高さＨ_１は、第１基板面１１ａ上における積層構造において、第１基板面１１ａからの距離が最大となる位置で定義される。また、配線構造の最も外側の層は、図１のような樹脂層の場合もあり得るし、他の材料の層の場合もあり得る。

また、保護部材２１の端部が、第１基板面１１ａ上における積層構造が形成される領域に近すぎると、保護部材２１に近い位置での導電層や絶縁層の成膜に影響が出る虞がある。したがって、保護部材２１の端部から第１基板面１１ａ上に形成される構造の端部までの距離をＬ_１としたとき、以下の（２）を満たすのが好ましい。
１ｍｍ≦Ｌ_１≦１０ｍｍ・・・（２）
なお、距離Ｌ_１は、第１基板面１１ａ上に形成される積層構造の周囲のうち、保護部材２１の端部との距離が最小の位置で定義される。また、図１は、第１基板面１１ａ上に形成される構造の端部が樹脂層１８の場合を示すが、これ限定されず、他の材料の層の端部の場合もあり得る。

図６は、本開示の一実施形態に係るインターポーザーの製造工程を説明する図であり、第１導電層１２の上に第１絶縁層１３を形成する工程を示す。第１導電層１２の上に第１絶縁層１３を形成した後、フォトマスク２６を所定のギャップで配置する。その後、露光装置（図示省略）により露光工程を実施する。このとき、保護部材２１の高さＨ_ｐが大きいと、フォトマスク２６と第１絶縁層１３の間のギャップが大きくなり、解像不良となる。したがって、基板１１から第１絶縁層１３の上面までの高さをＨ_２としたとき、保護部材２１の高さＨ_ｐは、フォトマスク２６の配置などを考慮して以下の（３）を満たすのが好ましい。
Ｈ_ｐ≦Ｈ_２＋１０μｍ・・・（３）
なお、高さＨ_２は、基板１１の第１基板面１１ａから第２導電層１４の下面までの高さで定義される。これは、基板１１上の積層構造では複数の絶縁層が積層される場合があり、第１絶縁層１３と他の絶縁層との境界を特定することが難しい場合があるためである。

より好ましくは、保護部材２１の高さＨ_ｐは、以下の（４）を満たす。
Ｈ_ｐ≦Ｈ_２・・・（４）

図７は、インターポーザーの製造工程を説明する図であり、基板１１の第１基板面１１ａ上に第１導電層１２を形成する工程を示す。ここでは、下地層（シード層）２７上にレジスト層２８を形成し、その後、めっき層を成長させることにより、第１導電層１２を形成する場合について説明する。めっき層の形成は、下地層２７に通電する電解めっき法によって行われる。具体的には、電解めっき用の治具３０が、基板１１の端部（保護部材２１側の位置）に配置され、治具３０によって、電解めっき用シード層２９を介して給電が行われる。

図７（ａ）は、本開示の一実施形態に係る保護部材２１を用いた製造工程の一例を説明する図である。図７（ａ）の保護部材２１の場合、基板１１の第１基板面１１ａと保護部材２１の第３面２１ｃとのなす角度θ_１が１２０°より大きい。この場合、保護部材２１の第３面２１ｃにおいて下地層２７と電解めっき用シード層２９とが分断される虞がある。この場合、治具３０によって下地層２７に通電できず、結果として、めっき層の成長が進まなくなる。なお、製造過程で付着／析出された導電材料によって下地層２７と電解めっき用シード層２９とが分断されない場合や、上述した電解めっき法以外の成膜プロセスで第１導電層１２を形成する場合においては、角度θ_１の値に左右されず、第１導電層１２の形成が可能である。

図７（ｂ）は、本開示の一実施形態に係る保護部材２１を用いた製造工程の一例を説明する図である。上述の図７（ａ）を考慮して、好ましくは、角度θ_１が以下の（５）を満たす。
θ_１≦１２０° ・・・（５）
この構成によれば、図７（ｂ）に示すように、下地層２７と電解めっき用シード層２９とが分断されることなく、治具３０による下地層２７への通電が可能となる。これにより、めっき層が成長し、第１導電層１２を形成することが可能となる。

次に、図８及び図９を参照して、本開示の一実施形態に係るインターポーザー１０を製造する方法を説明する図である。

図８は、本開示の一実施形態に係るインターポーザー１０を製造する方法を説明する図である。図８（ａ）に示すように、第１基板面１１ａと第２基板面１１ｂを接続する貫通孔１５を有する基板１１を準備する。貫通孔１５は、レーザー加工、エッチング等の手法により形成される。

図８（ｂ）に示すように、基板１１の外周の少なくとも一部に保護部材２１を配置する。この例では、保護部材２１は、第１基板面１１ａの端部、第２基板面１１ｂの端部、及び、第１基板面１１ａと第２基板面１１ｂとを接続する第３基板面１１ｃを覆うように配置される。保護部材２１がテープである場合、基板１１の外周にテープを貼合することにより保護部材２１を形成することができる。また、保護部材２１が樹脂膜である場合、例えば、感光性樹脂を基板１１の外周の少なくとも一部を含むように塗布し、当該塗布膜をフォトリソグラフィによりパターニングすることにより保護部材２１を形成することができる。

図８（ｃ）に示すように、貫通孔１５内に貫通電極１６を形成する。なお、本実施形態では、保護部材２１が貫通電極１６の形成後に配置されているが、これに限らず、保護部材２１が貫通電極１６の形成前に配置されてもよい。

図８（ｄ）に示すように、貫通電極１６に電気的に接続された第１導電層１２及び第３導電層１７、第１導電層１２の上に配置された第１絶縁層１３、第１絶縁層１３の上に配置された第２導電層１４を順次形成し、インターポーザー１０が作製される。このように、基板１１の外周の少なくとも一部に保護部材２１を配置されることにより、基板１１の外周の破損を抑制することができる。

なお、上述の製造方法において、レジスト層を形成した後に電解めっきを行うことにより、第１導電層１２、貫通電極１６、及び第３導電層１７が同時に形成されるような工程が実施されてもよい。

さらに、図９は、本開示の一実施形態に係るインターポーザー１０を製造する方法を説明する図である。図９（ａ）に示すように、第１基板面１１ａ、第２基板面１１ｂ、及び第３基板面１１ｃを有する基板１１を準備する。

図９（ｂ）に示すように、基板１１の外周の少なくとも一部に保護部材２１を配置する。この例では、保護部材２１は、第１基板面１１ａの端部、第２基板面１１ｂの端部、及び、第１基板面１１ａと第２基板面１１ｂとを接続する第３基板面１１ｃを覆うように配置される。保護部材２１がテープである場合、基板１１の外周にテープを貼合することにより保護部材２１を形成することができる。また、保護部材２１が樹脂膜である場合、例えば、感光性樹脂を基板１１の外周の少なくとも一部を含むように塗布し、当該塗布膜をフォトリソグラフィによりパターニングすることにより保護部材２１を形成することができる。

図９（ｃ）に示すように、第１基板面１１ａと第２基板面１１ｂを接続する貫通孔１５を形成する。貫通孔１５は、レーザー加工、エッチング等の手法により形成される。

図９（ｄ）に示すように、貫通孔１５内に貫通電極１６を形成する。

図９（ｅ）に示すように、貫通電極１６に電気的に接続された第１導電層１２及び第３導電層１７、第１導電層１２の上に配置された第１絶縁層１３、第１絶縁層１３の上に配置された第２導電層１４を順次形成、インターポーザー１０が作製される。このように、基板１１の外周の少なくとも一部に保護部材２１を配置されることにより、基板１１の外周の破損を抑制することができる。

なお、図１～図９に示した実施形態において、保護部材２１は、２つ以上の層で構成されてもよい。保護部材２１が複数の層で構成される場合、保護部材２１は、基板１１に接触する第１層と、第１層上の第２層を含んでもよい。この場合、第２層は、第１層から剥離可能に構成されていてもよい。例えば、第２層は、インターポーザー１０の製造後であって、バンプ形成前に第１層から剥離可能に取付けられた追加の層でもよい。この場合、製造工程や取付工程において実際に影響する第１層の高さが、上述の式における保護部材２１の高さＨ_ｐに対応する。

なお、本開示は上述した実施形態に限定されるものではなく、他の様々な変形例が含まれる。例えば、上述した実施形態は本開示を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることがあり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

１０ …インターポーザー
１１ …基板
１２ …第１導電層
１３ …第１絶縁層
１４ …第２導電層
１５ …貫通孔
１６ …貫通電極
１７ …第３導電層
１８ …樹脂層
１９ …ビアホール
２０ …接続部
２１ …保護部材
２２ …保護部材の第１部分
２３ …保護部材の第２部分
２４ …保護部材の第３部分
４０ …バンプ
４１ …配線基板
４２ …半導体チップ

Claims

第１基板面と、前記第１基板面に対して反対の側の第２基板面と、前記第１基板面と前記第２基板面とを接続する第３基板面とを有する基板と、
前記基板の上に配置された絶縁層と、
前記基板の上に配置された導電層と、を備え、
前記基板の外周の少なくとも一部に保護部材が配置されており、
前記保護部材の端部から前記第１基板面上に形成された構造の端部までの距離をＬ_１と
したとき、
１ｍｍ≦Ｌ_１≦１０ｍｍ
である、インターポーザー。