JP7314752B2 - 光電変換素子、読取装置、画像処理装置および光電変換素子の製造方法 - Google Patents

Description

本発明は、光電変換素子、読取装置、画像処理装置および光電変換素子の製造方法に関する。

近年、文書のセキュリティ意識が高まっており、中でも文書の原本性の担保や真贋判定といったニーズが増加している。

特許文献１には、目に見えない不可視情報（例えば、赤外（ＩＲ）情報）を文書に埋め込み、それを不可視光（例えば、赤外光）で読み取ることで原本性の担保や真贋判定、偽造防止を行う不可視情報の読取技術が開示されている。

また、特許文献２には、通常のＲＧＢ画素にＩＲ画素を追加した４ラインイメージセンサの構成とし、生産性を落とさずにＲＧＢ画像とＩＲ画像とを同時に読み取るＲＧＢ＋ＩＲ同時読取技術が開示されている。

しかしながら、従来のＲＧＢ＋ＩＲの同時読取によれば、ノイズ耐性に対する考慮がなされておらず、ＲＧＢ画像とＩＲ画像とをＳ／Ｎ良く同時に読み取れないというという問題があった。これは主にＩＲ画素で蓄積した電荷に対する処置が考慮されていないためである。

本発明は、上記に鑑みてなされたものであって、可視画像と不可視画像とをＳ／Ｎ低下を防止しながら同時に読み取ることができる光電変換素子、読取装置、画像処理装置および光電変換素子の製造方法を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、一方向に沿って並ぶ複数の第１の受光部を有し、少なくとも可視領域内の第１の波長を受光する第１の画素を有する第１の画素列と、前記一方向に沿って並ぶ複数の第２の受光部を有し、少なくとも可視領域外の第２の波長を受光する第２の画素を有する第２の画素列と、前記第１の画素列に設けられ、前記第１の画素からの信号を後段に伝達する第１の画素回路と、前記第２の画素列に設けられ、前記第２の画素からの信号を後段に伝達する第２の画素回路と、を備え、前記第２の画素回路は、前記第２の画素列の近傍の領域に設け、少なくとも第２の画素列を含むセンシング領域の両端部には、画素列および画素回路を模したダミー画素列を配置する、ことを特徴とする。

本発明によれば、感度が低く特に対応の難しい不可視域でのＳ／Ｎ低下を防止しながら可視画像と不可視画像とを同時に読み取ることができる、という効果を奏する。

図１は、第１の実施の形態にかかる画像形成装置の一例の構成を示す図である。 図２は、画像読取部の構造を例示的に示す断面図である。 図３は、光源の構成例を示す図である。 図４は、光源の分光スペクトルを示す図である。 図５は、イメージセンサの分光感度特性の一例を示す図である。 図６は、カラーフィルタの層構成について説明する図である。 図７は、イメージセンサの構成を概略的に示す図である。 図８は、イメージセンサの画素回路構成を示す図である。 図９は、イメージセンサの画素回路の物理構造を模式的に示す図である。 図１０は、ＲＧＢ／ＩＲの信号線の配置例を示す図である。 図１１は、可視光信号からのクロストークの低減効果を示す図である。 図１２は、画像読取部を構成する各部の電気的接続を示すブロック図である。 図１３は、第２の実施の形態にかかるイメージセンサの画素回路の物理構造を模式的に示す図である。 図１４は、第３の実施の形態にかかるイメージセンサの構成を概略的に示す図である。 図１５は、第４の実施の形態にかかるイメージセンサの構成を概略的に示す図である。 図１６は、第５の実施の形態にかかるイメージセンサの構成を概略的に示す図である。

以下に添付図面を参照して、光電変換素子、読取装置、画像処理装置および光電変換素子の製造方法の実施の形態を詳細に説明する。

（第１の実施の形態）
図１は、第１の実施の形態にかかる画像形成装置１００の一例の構成を示す図である。図１において、画像処理装置である画像形成装置１００は、コピー機能、プリンタ機能、スキャナ機能およびファクシミリ機能のうち少なくとも２つの機能を有する一般に複合機と称されるものである。

画像形成装置１００は、読取装置である画像読取部１０１およびＡＤＦ（Automatic Document Feeder）１０２を有し、その下部に画像形成部１０３を有する。画像形成部１０３については、内部の構成を説明するために、外部カバーを外して内部の構成を示している。

ＡＤＦ１０２は、画像を読み取らせる原稿を読取位置に位置づける原稿支持部である。ＡＤＦ１０２は、載置台に載置した原稿を読取位置に自動搬送する。画像読取部１０１は、ＡＤＦ１０２により搬送された原稿を所定の読取位置で読み取る。また、画像読取部１０１は、原稿を載置する原稿支持部であるコンタクトガラスを上面に有し、読取位置であるコンタクトガラス上の原稿を読み取る。具体的に画像読取部１０１は、内部に光源や、光学系や、ＣＭＯＳイメージセンサを有するスキャナであり、光源で照明した原稿の反射光を光学系を通じてイメージセンサで読み取る。

画像形成部１０３は、記録紙を手差しする手差ローラ１０４や、記録紙を供給する記録紙供給ユニット１０７を有する。記録紙供給ユニット１０７は、多段の記録紙給紙カセット１０７ａから記録紙を繰り出す機構を有する。供給された記録紙は、レジストローラ１０８を介して二次転写ベルト１１２に送られる。

二次転写ベルト１１２上を搬送する記録紙は、転写部１１４において中間転写ベルト１１３上のトナー画像が転写される。

また、画像形成部１０３は、光書込装置１０９や、タンデム方式の作像ユニット（Ｙ、Ｍ、Ｃ、Ｋ）１０５や、中間転写ベルト１１３や、上記二次転写ベルト１１２などを有する。作像ユニット１０５による作像プロセスにより、光書込装置１０９が書き込んだ画像を中間転写ベルト１１３上にトナー画像として形成する。

具体的に、作像ユニット（Ｙ、Ｍ、Ｃ、Ｋ）１０５は、４つの感光体ドラム（Ｙ、Ｍ、Ｃ、Ｋ）を回転可能に有し、各感光体ドラムの周囲に、帯電ローラ、現像器、一次転写ローラ、クリーナーユニット、及び除電器を含む作像要素１０６をそれぞれ備える。各感光体ドラムにおいて作像要素１０６が機能し、感光体ドラム上の画像が各一次転写ローラにより中間転写ベルト１１３上に転写される。

中間転写ベルト１１３は、各感光体ドラムと各一次転写ローラとの間のニップに、駆動ローラと従動ローラとにより張架して配置されている。中間転写ベルト１１３に一次転写されたトナー画像は、中間転写ベルト１１３の走行により、二次転写装置で二次転写ベルト１１２上の記録紙に二次転写される。その記録紙は、二次転写ベルト１１２の走行により、定着装置１１０に搬送され、記録紙上にトナー画像がカラー画像として定着する。その後、記録紙は、機外の排紙トレイへと排出される。なお、両面印刷の場合は、反転機構１１１により記録紙の表裏が反転されて、反転された記録紙が二次転写ベルト１１２上へと送られる。

なお、画像形成部１０３は、上述したような電子写真方式によって画像を形成するものに限るものではなく、インクジェット方式によって画像を形成するものであってもよい。

次に、画像読取部１０１について説明する。

図２は、画像読取部１０１の構造を例示的に示す断面図である。図２に示すように、画像読取部１０１は、本体１１内に、光電変換素子であるイメージセンサ９を備えたセンサ基板１０、レンズユニット８、第１キャリッジ６及び第２キャリッジ７を有する。イメージセンサ９は、縮小光学系用センサであり、例えばＣＭＯＳイメージセンサなどである。イメージセンサ９は、画素を構成する多数のフォトダイオード（ＰＤ）９２（図６，図７など参照）を備える。第１キャリッジ６は、ＬＥＤ（Light Emitting Diode）である光源２及びミラー３を有する。第２キャリッジ７は、ミラー４,５を有する。また、画像読取部１０１は、上面にコンタクトガラス１及び基準白板１３を設けている。

画像読取部１０１は、読取動作において、第１キャリッジ６及び第２キャリッジ７を待機位置（ホームポジション）から副走査方向（Ａ方向）に移動させながら光源２から光を上方に向けて照射する。そして、第１キャリッジ６及び第２キャリッジ７は、原稿１２からの反射光を、レンズユニット８を介してイメージセンサ９上に結像させる。

また、画像読取部１０１は、電源ＯＮ時などには、基準白板１３からの反射光を読取って基準を設定する。即ち、画像読取部１０１は、第１キャリッジ６を基準白板１３の直下に移動させ、光源２を点灯させて基準白板１３からの反射光をイメージセンサ９の上に結像させることによりゲイン調整を行う。

ここで、光源２について詳述する。

図３は、光源２の構成例を示す図である。図３に示すように、光源２は、可視画像（可視情報）の読取用の可視光源２ａ（白色）と、不可視画像（不可視情報）の読取用の赤外（ＩＲ）の不可視光源２ｂとを１灯内に交互に配置している。

ここで、図４は光源２の分光スペクトルを示す図である。図４（ａ）は可視光源２ａの分光スペクトルを示し、図４（ｂ）は不可視光源２ｂ（ＩＲ）の分光スペクトルを示す図である。図４（ａ）および図４（ｂ）は、ＬＥＤの場合の可視光源２ａ（白色）と不可視光源２ｂ（ＩＲ）の発光スペクトルを示している。

なお、可視／不可視画像の読取を行う上では、最終的に何れかの画像情報を選択的に読み取れば良い。そこで、本実施の形態においては、光源２の発光波長を可視／不可視で切り替える構成とする。光源２の切り替えは、制御部２３（図１２参照）での制御に応じて光源駆動部２４（図１２参照）が切り替える。

以上のように、可視光源２ａ（白色）と不可視光源２ｂ（ＩＲ）を切り替えることで、可視／不可視画像の読取を簡素な構成で実現することができる。

なお、本実施の形態においては、可視光源２ａ（白色）と不可視光源２ｂ（ＩＲ）とを１灯内に交互に配置する例を示したが、これに限るものではなく、可視光源２ａ（白色）と不可視光源２ｂ（ＩＲ）とをそれぞれ別灯とした２灯構成としても良い。また、可視光源２ａ（白色）と不可視光源２ｂ（ＩＲ）とを１灯内に構成する場合でも、複数列に配置するなど、光源２として被写体に照明できる構成であれば必ずしもこれに限定されない。

次に、イメージセンサ９について詳述する。

ここで、図５はイメージセンサ９の分光感度特性の一例を示す図である。本実施の形態のイメージセンサ９は、ＣＭＯＳイメージセンサなどの一般的なＳｉ（シリコン）製イメージセンサである。一般的なＳｉ製イメージセンサは、８００～１０００ｎｍの赤外（ＩＲ）領域についても、量子感度を持っている。したがって、８００～１０００ｎｍの赤外（ＩＲ）領域の波長域を不可視光領域として用いることで、高感度な状態で使用することができ、不可視画像のＳ／Ｎを上げることができるので、不可視画像の光利用効率を高めることができる。つまり、簡素な構成で不可視画像を読み取る装置を実現することができる。

また、本実施形態のイメージセンサ９は、ＰＤ９２でそれぞれ構成されるＲＧＢ画素をＲＧＢ単色のカラーフィルタのみで構成し、ＩＲカットフィルタを使わない構成としている。したがって、図５に示すように、イメージセンサ９の分光感度特性は、Ｒ＋ＩＲ／Ｇ＋ＩＲ／Ｂ＋ＩＲ／ＩＲである。

なお、本実施形態においては、ＲＧＢの読取について説明するが、これに限るものではなく、ＣＭＹやＯＧＶなどであってもよい。また、必ずしもフルカラーである必要はなく、Ｇのみ、又は、カラーフィルタを実装しないモノクロなど、可視光を受光する画素列であればよい。

図６は、カラーフィルタの層構成について説明する図である。従来、ＲＧＢ画素ではＲＧＢの単色フィルタとＩＲカットフィルタ（ＩＲＣ）が積層されて構成された２層構成となる。ＩＲ画素ではＩＲのみ透過するカラーフィルタのみが実装された単層構成である。

一方、図６に示すように、本実施形態のイメージセンサ９は、ＰＤ９２であるＲＧＢ画素ではＲＧＢの単色のカラーフィルタ９１Ｒ，９１Ｇ，９１Ｂのみがそれぞれ実装された単層構成となる。また、本実施形態のイメージセンサ９は、ＰＤ９２であるＩＲ画素ではＩＲのみ透過するカラーフィルタ９１ＩＲのみが実装された単層構成である。

カラーフィルタは一般にスピンコートによって塗布されるが、図６に示すように全てのカラーフィルタ９１Ｒ，９１Ｇ，９１Ｂ，９１ＩＲを同じ層数で構成しカラーフィルタ９１Ｒ，９１Ｇ，９１Ｂ，９１ＩＲの厚みを揃えることで、カラーフィルタ９１Ｒ，９１Ｇ，９１Ｂ，９１ＩＲの塗布ムラを抑制し、歩留まり低下を防止することが可能となる。

このように、単色のカラーフィルタ９１Ｒ，９１Ｇ，９１Ｂ，９１ＩＲのみを用いてＲＧＢ画素をＩＲにも受光感度をもつ構成とし、ＩＲカットフィルタを使わない構成とすることで、カラーフィルタ９１Ｒ，９１Ｇ，９１Ｂ，９１ＩＲが単層構成となり、コストの増加を抑制することができる。

なお、従来、ＩＲカットフィルタはＲＧＢ画素に混入するＩＲ成分を除去するために追加されているが、ＩＲ画素の信号を用いて後段の画像処理部２５（図１２参照）でＲＧＢ画素に混入するＩＲ成分を除去することで、容易にＩＲカットフィルタと同じ効果を得ることが可能となる。

ところで、ＩＲ画素の信号量はＲＧＢ画素に比べると数分の一となる。これは図５に示すように、Ｓｉ製イメージセンサでは不可視の赤外（ＩＲ）領域の量子感度が可視域よりも低下するためである。したがって、ＲＧＢ画素では影響がなかった信号の減衰は、相対的に信号量が小さいＩＲ画素の場合には問題となってしまう。

また、電荷を長い距離転送させることは外来ノイズの影響を受けやすくすることになる。このような外来ノイズの影響も、ＲＧＢ画素に対してＩＲ画素の方が大きくなる。

このように、ＲＧＢ画素に対してＩＲ画素の信号は信号の減衰や外来ノイズの影響を受けやすくなり、Ｓ／Ｎの低下が問題となる。そのため、画素から出力する信号（電荷）に対する対処が重要となる。特に、密着イメージセンサよりも画素サイズが１／１０程度に小さくなる縮小光学系用センサの場合には、画素から出力する信号（電荷）に対する対処が必須となる。

ここで、図７はイメージセンサ９の構成を概略的に示す図である。図７に示すように、イメージセンサ９は、ＲＧＢ画素にＩＲ画素を追加した４ライン画素構成のイメージセンサである。

図７に示すように、イメージセンサ９は、各々が主走査方向ｘ沿って延びるＲ画素の受光部列（Ｒ画素列９０Ｒ：第３の画素列）、Ｇ画素の受光部列（Ｇ画素列９０Ｇ：第１の画素列）、Ｂ画素の受光部列（Ｂ画素列９０Ｂ：第４の画素列）およびＩＲ画素の受光部列（ＩＲ画素列９０ＩＲ：第２の画素列）を有している。イメージセンサ９は、副走査方向ｙに沿って、Ｒ画素列９０Ｒ、Ｇ画素列９０Ｇ、Ｂ画素列９０Ｂ、ＩＲ画素列９０ＩＲの順に備えている。

Ｒ画素列９０Ｒは、主走査方向ｘに沿って一列に、一定のピッチで並ぶ複数のＲ画素の受光部（第３の受光部）９４Ｒを有している。Ｒ画素列９０Ｒは、光源２からの赤色光を受光する。Ｒ画素の受光部９４Ｒは、Ｒ画素（第３の画素）を構成するＰＤ９２と、電荷－電圧変換する第３の画素回路である画素回路（ＰＩＸ_ＢＬＫ）９３と、を備えている。

なお、本実施形態では、以降、ＰＤ９２がある領域を画素領域（ＰＩＸ）、画素回路（ＰＩＸ_ＢＬＫ）９３がある領域を非画素領域（Ｎｏｎ－ＰＩＸ）と呼ぶ。

Ｇ画素列９０Ｇは、主走査方向ｘに沿って一列に、一定のピッチで並ぶ複数のＧ画素の受光部（第１の受光部）９４Ｇを有している。Ｇ画素列９０Ｇは、光源２からの緑色光を受光する。Ｇ画素の受光部９４Ｇは、Ｇ画素（第１の画素）を構成するＰＤ９２と、電荷－電圧変換する第１の画素回路である画素回路（ＰＩＸ_ＢＬＫ）９３と、を備えている。

Ｂ画素列９０Ｂは、主走査方向ｘに沿って一列に、一定のピッチで並ぶ複数のＢ画素の受光部（第４の受光部）９４Ｂを有している。Ｂ画素列９０Ｂは、光源２からの青色光を受光する。Ｂ画素の受光部９４Ｂは、Ｂ画素（第４の画素）を構成するＰＤ９２と、電荷－電圧変換する第４の画素回路である画素回路（ＰＩＸ_ＢＬＫ）９３と、を備えている。

ＩＲ画素列９０ＩＲは、主走査方向ｘに沿って一列に、一定のピッチで並ぶ複数のＩＲ画素の受光部（第２の受光部）９４ＩＲを有している。ＩＲ画素列９０ＩＲは、光源２からの赤外光を受光する。ＩＲ画素の受光部９４ＩＲは、ＩＲ画素（第２の画素）を構成するＰＤ９２と、電荷－電圧変換する第２の画素回路である画素回路（ＰＩＸ_ＢＬＫ）９３と、を備えている。

なお、Ｒ画素列９０Ｒ，Ｇ画素列９０Ｇ，Ｂ画素列９０Ｂ，ＩＲ画素列９０ＩＲは上述したようにカラーフィルタで識別されているのみであり、ＰＤ９２や画素回路（ＰＩＸ_ＢＬＫ）９３等の回路部分は同じである。したがって、４つの画素列の連続パターンと捉えることができる。

本実施形態では、図７に示すように、イメージセンサ９は、ＰＤ９２を有する画素領域（ＰＩＸ）に隣接する位置に画素回路（ＰＩＸ_ＢＬＫ）９３を設けている。ＰＤ９２で光電変換された信号（電荷）は、隣接する画素回路（ＰＩＸ_ＢＬＫ）９３に出力され電荷－電圧変換が行われる。電圧に変換された信号（ＳＩＧ）は、画素毎に独立して後段に出力される。これにより、各ＰＤ９２から画素回路（ＰＩＸ_ＢＬＫ）９３まで電荷を転送する距離を最短にし、信号の減衰やノイズ重畳を防止することができる。

特に、ＩＲ画素列９０ＩＲは、画素回路（ＰＩＸ_ＢＬＫ）９３を、ＩＲ画素を構成するＰＤ９２を有する画素領域（ＰＩＸ）に隣接して配置している。例えば、ＩＲ画素と画素回路（ＰＩＸ_ＢＬＫ）９３との距離が数画素相当の距離の近傍であれば、信号の減衰およびノイズ重畳を防止することができる。ここで近傍とは、例えば数画素幅程度の距離を指し、この場合は信号の減衰やノイズ重畳を抑制するのに十分短い距離である。

また、図７に示すように、イメージセンサ９は、可視光画素列（Ｒ画素列９０Ｒ，Ｇ画素列９０Ｇ，Ｂ画素列９０Ｂ）とＩＲ画素列９０ＩＲ間の間隔を整数ラインとしている。図７に示す例では、ライン間隔を２ラインとしているが、画素回路（ＰＩＸ_ＢＬＫ）９３をＰＤ９２の近傍に配置することを考えると、２ラインは整数ラインの最小値であり、位置ずれを最も防止し易い配置となる。これにより、可視画像と不可視画像との位置ずれ（画像不一致）を防止することができる。なお、ラインとは一主走査ラインを物理的距離に換算した単位であり、以降、本実施例のイメージセンサでは、１ラインを画素（ＰＤ）の副走査幅を単位とした物理的距離として説明する。

なお、本実施形態においては、不可視光画素としてＩＲ画素を例に説明した。ＩＲ領域を用いることで汎用的なシリコン半導体を用いることができるので、安価に構成することができる。ただし、これに限るものではなく、ＵＶ等の可視光画素に対して感度が低い他の非可視光画素を用いても本発明の効果を得ることは可能である。

図８は、イメージセンサ９の画素回路構成を示す図である。図８に示すように、イメージセンサ９は、Ｒ画素の受光部９４Ｒ、Ｇ画素の受光部９４Ｇ、Ｂ画素の受光部９４Ｂ、ＩＲ画素の受光部９４ＩＲにおいて、ＰＤ９２と、フローティングディフュージョン（ＦＤ）９５と、リセットトランジスタ（Ｔｒ１）９６と、転送トランジスタ（Ｔｒ２）９７と、ソースフォロワ（ＳＦ）９８と、を有する。なお、図８中、Ｔは転送トランジスタ（Ｔｒ２）９７の制御信号、ＲＳはリセットトランジスタ（Ｔｒ１）９６の制御信号、ＶＤＤは各トランジスタ９６，９７の電源である。

図８に示すように、イメージセンサ９に入射された光はＰＤ９２で光電変換される。光電変換された電荷は、転送トランジスタ（Ｔｒ２）９７を介してフローティングディフュージョン（ＦＤ）９５に転送される。ＦＤ９５に転送された電荷は、電圧信号に変換され、ソースフォロワ（ＳＦ）９８を介して後段に出力される。ＦＤ９５は、信号出力後、リセットトランジスタ（Ｔｒ１）９６にて電荷をリセットされる。

ところで、上述したようにＩＲ画素の信号を用いて後段の画像処理部２５（図１２参照）でＲＧＢ画素に混入するＩＲ成分を除去する補正を行う場合、ＲＧＢ画素に含まれるＩＲ成分とＩＲ画素でのＩＲ成分は等しいことが望ましい。

図９は、イメージセンサ９の画素回路の物理構造を模式的に示す図である。図９に示すように、イメージセンサ９は、Ｔｒ１（ＲＳ）９６、Ｔｒ２（Ｔ）９７、ＦＤ９５を含む画素回路（ＰＩＸ_ＢＬＫ）９３の構成や物理的構造（サイズ、配置）を、ＲＧＢ画素とＩＲ画素とで同じ構成にしている。なお、図９ではＳＦ９８を明記していないがＦＤ９５が相当していると考えれば良い。これにより、ＲＧＢ画素におけるＩＲ特性とＩＲ画素のＩＲ特性を揃えることにより、ＲＧＢ画像（可視画像）からＩＲ成分（不可視成分）を除去し易くすることができる。

図１０は、ＲＧＢ／ＩＲの信号線の配置例を示す図である。

図５で説明したように、ＩＲ画素はＲＧＢ画素よりも感度が低い為、信号量はＲＧＢ画素に比べると小さい。そのため、ノイズに対する影響はＲＧＢ画素よりも大きくなる。また、図８ではＲＧＢ／ＩＲの信号線を均等に配置しているが、各信号線間の寄生容量により信号間のクロストークが問題となる。特に、ＩＲ画素が他のＲＧＢ信号からクロストークを受けるとその影響は大きく画質として問題となる。

図１０（ａ）は、図８に示す信号線（画素回路（ＰＩＸ_ＢＬＫ）９３から後段に出力される部分）を拡大した図である。ＲＧＢ画素のそれぞれの信号線９９Ｒ，９９Ｇ，９９Ｂの間は距離ａを離して配置しているが、Ｂ画素の信号線９９ＢとＩＲ画素の信号線９９ＩＲとの間は距離ｂ（ａ＜ｂ）を離して配置している。このように、ＲＧＢ画素のそれぞれの信号線９９Ｒ，９９Ｇ，９９Ｂの間の距離よりもＢ画素の信号線９９ＢとＩＲ画素の信号線９９ＩＲとの間の距離を長くすることで、ＲＧＢ画素からＩＲ画素信号へのクロストークを低減することができる。

図１０（ｂ）は、図１０（ａ）に対してＩＲ画素の信号線９９ＩＲの両側にシールド線８０を配置した例である。この場合、ＲＧＢ画素信号（特にＢ画素信号）からのノイズ（クロストーク）成分はシールドによって吸収されるため、ＲＧＢ画素信号からＩＲ画素信号へのクロストークを抑制することができる。

なお、シールド線８０は、低インピーダンスラインであれば容易に実現することが可能であり、電源（ＶＤＤ）、グランド（ＧＮＤ）は勿論のこと、等価的に電源またはＧＮＤとなる信号線であっても良い。

図１１は、可視光信号からのクロストークの低減効果を示す図である。図１１（ａ）はＩＲ画素の信号線９９ＩＲをＲＧＢ画素の各信号線９９Ｒ，９９Ｇ，９９Ｂと同間隔にした場合を示している。図１１（ａ）では、隣り合うＢ画素の信号が立ち下がる変化量がＩＲ画素にクロストークする様子を示している。

一方、図１１（ｂ）は図１０（ａ）に示した構成にした場合を示している。図１１（ｂ）に示すように、ＲＧＢ画素間以上にＩＲ画素の信号線９９ＩＲを離しているため、クロストークは低減している。

また、図１１（ｃ）は図１０（ｂ）に示した構成にした場合を示している。図１１（ｃ）に示すように、シールド線８０によりクロストーク成分が完全に吸収されるため、ＩＲ画素へのクロストークは抑制される。

図１２は、画像読取部１０１を構成する各部の電気的接続を示すブロック図である。図１２に示すように、画像読取部１０１は、上述したイメージセンサ９、光源２に加え、信号処理部２１、信号補正部であるＳＤ（シェーディング）補正部２２、制御部２３、光源駆動部２４、画像処理部２５を備えている。

光源２は、上述したように、可視用／赤外（ＩＲ）用で構成される。光源駆動部２４は、光源２を駆動する。

信号処理部２１は、ゲイン制御部（増幅器）、オフセット制御部、Ａ／Ｄ変換部（ＡＤコンバータ）を有している。信号処理部２１は、イメージセンサ９から出力された画像信号（ＲＧＢ）に対して、ゲイン制御、オフセット制御、Ａ／Ｄ変換を実行する。

制御部２３は、可視画像モードかＩＲ画像モードかを選択的に制御し、光源駆動部２４、イメージセンサ９、信号処理部２１、ＳＤ補正部２２の各部の設定を制御する。制御部２３は、第１読取動作と第２読取動作とを選択的に制御する読取制御手段として機能する。

第１読取動作は、被写体を可視光領域で読み取ったデータに対して第１の基準データを用いたシェーディング補正を実行する。第２読取動作は、被写体を不可視光領域で読み取ったデータに対して第２の基準データを用いたシェーディング補正を実行する。

ＳＤ補正部２２は、ラインメモリを有して、シェーディング補正を実行する。シェーディング補正は、画素毎のイメージセンサ９の感度ばらつきや光量のむらなどの主走査分布を基準白板１３によって正規化することで補正するものである。

画像処理部２５は、各種の画像処理を実行する。例えば、画像処理部２５は、不可視成分除去部であるＩＲ成分除去部２６を備える。ＩＲ成分除去部２６は、ＩＲ画素の信号を用いてＲＧＢ画素に混入するＩＲ成分（第２の波長の成分）を除去する。これにより、可視画像（ＲＧＢ画像）の色再現の低下を抑えながら、Ｓ／Ｎ低下を防止した高画質な不可視画像（ＩＲ画像）を取得することができる。

このように本実施形態によれば、ＩＲ画素に隣接して画素回路（ＰＩＸ_ＢＬＫ）９３を備えることにより、光電変換された信号（電荷）の転送距離を最短とし、長距離転送を不要とすることができる。これにより、ＩＲ画素信号の減衰や外来ノイズの重畳を回避することができ、感度が低く特に対応の難しい赤外（不可視）域でのＳ／Ｎ低下を防止しながらＲＧＢ画像とＩＲ画像とを同時に読み取ることができる。

また、ＩＲ画素だけでなくＲＧＢ画素も同様に画素領域に隣接して画素回路（ＰＩＸ_ＢＬＫ）９３を構成することで、Ｓ／Ｎ低下を防止しながらＩＲの不可視読取とフルカラー読取（ここではＲＧＢ）を同時に行うことが可能となる。

また、画素回路（ＰＩＸ_ＢＬＫ）９３を画素毎に隣接させることで、画素毎に電荷転送距離を最短化できるため、全画素にわたってＳ／Ｎ低下を防止することができる。

（第２の実施の形態）
次に、第２の実施の形態について説明する。

第１の実施の形態では、ＲＧＢ画素におけるＩＲ特性とＩＲ画素のＩＲ特性を揃えて補正をし易くする構成を示したが、第２の実施の形態は、ＲＧＢ画素の画素回路（ＰＩＸ_ＢＬＫ）９３の構造に対してＩＲ画素の画素回路（ＰＩＸ_ＢＬＫ）９３の構造を異ならせる点が、第１の実施の形態と異なる。以下、第２の実施の形態の説明では、第１の実施の形態と同一部分の説明については省略し、第１の実施の形態と異なる箇所について説明する。

図１３は、第２の実施の形態にかかるイメージセンサ９の画素回路の物理構造を模式的に示す図である。図９ではＲＧＢ画素におけるＩＲ特性とＩＲ画素のＩＲ特性を揃えて補正をし易くする構成を示したが、ＩＲ画素の受光感度がＲＧＢ画素の受光感度より低いことから高感度化が望まれる場合もある。

そこで、本実施形態においては、図１３に示すように、ＩＲ画素の画素回路（ＰＩＸ_ＢＬＫ）９３の構成や物理的構造（サイズ、配置）を、ＲＧＢ画素の画素回路（ＰＩＸ_ＢＬＫ）９３の構成や物理的構造（サイズ、配置）とは異ならせることで、ＩＲ画素の高感度化を図る構成とする。図１３においては、ＰＤ９２および画素回路（ＰＩＸ_ＢＬＫ）９３の物理構造を示しており、図９に対して、ＩＲ画素のＰＤ９２、および、画素回路（ＰＩＸ_ＢＬＫ）９３がより深い位置に構成されている点が異なる。

ここで、シリコンの量子感度は、波長が短いものほどシリコン表面に近い位置で高く（吸収され易い）、波長が長いものほどシリコンの深い位置で高くなることが知られている。すなわち、赤外光はＲＧＢ光に比べてシリコンの深い位置で光電変換が起き易い、つまり受光感度が高くなる（シリコン量子感度の深度方向における波長依存性）。

そのため、図１３に示すイメージセンサ９は、ＩＲ画素ではＰＤ９２をＲＧＢ画素に比べて深い位置まで延ばしている。これにより、ＩＲ受光感度を上げることができる。

また、図１３に示すイメージセンサ９は、より深い位置で電荷が生成され移動することを考慮し、Ｔｒ１（ＲＳ）９６、ＴＲ２（Ｔ）９７、ＦＤ９５を含む画素回路（ＰＩＸ_ＢＬＫ）９３も、より深い位置まで構成している。

このように本実施形態によれば、ＩＲ画素のＰＤ９２および画素回路（ＰＩＸ_ＢＬＫ）９３をＲＧＢ画素のＰＤ９２および画素回路（ＰＩＸ_ＢＬＫ）９３に比べて深い位置に配置することで、不可視域における受光感度の低下を低減することができる。

（第３の実施の形態）
次に、第３の実施の形態について説明する。

第３の実施の形態は、Ｒ画素列９０Ｒ，Ｇ画素列９０Ｇ，Ｂ画素列９０Ｂ，ＩＲ画素列９０ＩＲの上下にダミー画素列を配置した点が、第１の実施の形態ないし第２の実施の形態と異なる。以下、第３の実施の形態の説明では、第１の実施の形態ないし第２の実施の形態と同一部分の説明については省略し、第１の実施の形態ないし第２の実施の形態と異なる箇所について説明する。

図１４は、第３の実施の形態にかかるイメージセンサ９の構成を概略的に示す図である。

半導体プロセスでは、一般に、連続パターンの端部領域において他領域よりも特性が変わってしまうことが知られている。これは製造上、半導体プロセスが周辺パターン（デザイン）の影響を受けるためであり、連続パターンの端部領域ではパターンの境界になってしまうためである。本実施形態のイメージセンサ９の場合、図７で示した構成のＲ画素列９０ＲまたはＩＲ画素列９０ＩＲがパターンの境界となり、他のＧ画素列９０ＧやＢ画素列９０Ｂに対して特性が変わり易いことになる。

そこで、図１４に示すように、本実施形態のイメージセンサ９は、少なくともＩＲ画素列９０ＩＲを含むセンシング領域の端部（ここでは、Ｒ画素列９０Ｒの上およびＩＲ画素列９０ＩＲの下）に、画素列および画素回路を模したダミー画素列９０ｄｕｍｍｙをそれぞれ追加して配置する。Ｒ画素列９０ＲおよびＩＲ画素列９０ＩＲはダミー画素列９０ｄｕｍｍｙが追加されたことで連続パターンの一部となり、パターンの境界画素ではなくなる。その為、周辺パターンの条件がＲ／Ｇ／Ｂ／ＩＲで揃い、画素（色）間の特性差を低減することが可能となる。

なお、図１４に示すダミー画素列９０ｄｕｍｍｙは回路パターンの連続性が重要であり、カラーフィルタは何でもよい。これは製造プロセス上、一般に、回路を生成する工程の後にカラーフィルタを塗布する工程があるからである。

このように本実施形態によれば、可視／不可視域問わず色間の特性を揃えることができる。

（第４の実施の形態）
次に、第４の実施の形態について説明する。

第４の実施の形態は、ＩＲ画素をＲＧＢ画素から遠ざけて配置した点が、第１の実施の形態ないし第３の実施の形態と異なる。以下、第４の実施の形態の説明では、第１の実施の形態ないし第３の実施の形態と同一部分の説明については省略し、第１の実施の形態ないし第３の実施の形態と異なる箇所について説明する。

図１５は、第４の実施の形態にかかるイメージセンサ９の構成を概略的に示す図である。

図１０において、画素信号同士のクロストーク、つまり電気的なクロストークについて言及した。ところで、第３の実施の形態で説明したように、シリコンの量子感度は受光する波長によって光電変換される深さが異なるため、画素間の電荷によるクロストークが問題となることがある。特に、赤外光はより深い位置で光電変換が行われるため、電界による制御が行き届かない場合、光電変換された電荷はシリコン内部を浮遊し、他色の画素（ＰＤ９２）に混入してクロストークの要因となってしまう問題がある。

そこで、図１５に示すように、本実施形態のイメージセンサ９は、ＩＲ画素をＲＧＢ画素から遠ざける構成とする。図１５に示す例は、ＩＲ画素列９０ＩＲのみをＢ画素列９０Ｂから４ライン間隔とし、ＲＧＢ画素の間隔よりも広く構成している例である。本実施形態においては、Ｂ画素列９０ＢとＩＲ画素列９０ＩＲの間に、画素列および画素回路を模したダミー画素列９０ｄｕｍｍｙを挿入することで回路パターンの連続性を維持している。

このように本実施形態によれば、ＩＲ画素からＲＧＢ画素への画素間の電荷によるクロストークの影響を低減することができる。

なお、図１５に示す例では、ＩＲ画素列９０ＩＲの隣接画素列をＢ画素列９０Ｂとして配置しているが、このように隣接する画素列に入射する光の波長差（Ｂ波長:約４５０ｎｍ、ＩＲ波長:約８００ｎｍ）を最も大きく取るように画素列を構成することで、光電変換される深度位置の差を最大とすることができるため、電荷クロストークの影響を最大限低減することができる。

（第５の実施の形態）
次に、第５の実施の形態について説明する。

第５の実施の形態は、画素回路（ＰＩＸ_ＢＬＫ）９３の後段かつ近傍に複数の（ＡＤコンバータ）（ＡＤＣ）を設けている点が、第１の実施の形態ないし第４の実施の形態と異なる。以下、第５の実施の形態の説明では、第１の実施の形態ないし第４の実施の形態と同一部分の説明については省略し、第１の実施の形態ないし第４の実施の形態と異なる箇所について説明する。

図１６は、第５の実施の形態にかかるイメージセンサ９の構成を概略的に示す図である。

図１６に示すように、本実施形態にかかるイメージセンサ９は、ＲＧＢ画素に加えてＩＲ画素を構成し、画素（ＰＩＸ）近傍に画素回路（ＰＩＸ_ＢＬＫ）９３を配置している。さらに、イメージセンサ９は、画素回路（ＰＩＸ_ＢＬＫ）９３の後段かつ近傍に複数のＡＤＣ７０を備えている。

なお、近傍とは、例えばＡＤＣ７０で処理する画素（ＰＤ９２）それぞれからＡＤＣ７０までの距離の差が桁違いに（又は２桁を超えて）異なることがないことなど、予め定められた時間内に各信号を伝送可能な距離である。すなわち、イメージセンサ９は、ＡＤＣ７０を画素（ＰＤ９２）および画素回路（ＰＩＸ_ＢＬＫ）９３の近傍に配置することで、アナログパスを極端に短くしている。

また、イメージセンサ９は、差動インターフェースであるＬＶＤＳ（Low-Voltage-Differncial-Signals）７１を備えている。また、イメージセンサ９は、タイミングジェネレータ（ＴＧ；Timing Generator）７２を備えている。タイミングジェネレータ７２は、各ブロックに制御信号を供給し、イメージセンサ９全体の動作を制御する。

本実施形態にかかるイメージセンサ９は、同一チップ内のＡＤＣ７０によりＡ／Ｄ変換を実施し、ＬＶＤＳ７１によって後段に画像データを伝送する。

このように本実施形態によれば、画素（ＰＤ９２）および画素回路（ＰＩＸ_ＢＬＫ）９３の近傍にＡＤＣ７０を配置し同一チップ内でＡ／Ｄ変換を行うことで、ＩＲ画素を追加した場合でも動作速度を高速化し、Ｓ／Ｎよく高画質な画像を生成することが可能となる。

なお、図１６では画素回路（ＰＩＸ_ＢＬＫ）９３とＡＤＣ７０とを接続しているが、この間にＰＧＡなどの任意の回路を配置しても良い。また、ＡＤＣ７０は、複数個を用いた並列処理型、単一のパイプライン型などのいかなるＡＤＣであってもよい。また、ＡＤＣ７０とＬＶＤＳ７１との間には各処理ブロックやデータマッピング部などが設けられるが、図１６では省略している。

なお、上記各実施の形態では、本発明の画像処理装置を、コピー機能、プリンタ機能、スキャナ機能およびファクシミリ機能のうち少なくとも２つの機能を有する複合機に適用した例を挙げて説明するが、複写機、プリンタ、スキャナ装置、ファクシミリ装置等の画像処理装置であればいずれにも適用することができる。

さらに、上記各実施の形態では、本発明の読取装置あるいは画像処理装置を、複合機に適用した例を挙げて説明したが、これに限るものではなく、例えばＦＡ分野における検品などの様々な分野のアプリケーションに応用が可能である。

また、本発明の読取装置あるいは画像処理装置は、紙幣の判別、偽造防止を目的として、紙幣読取装置にも適用可能である。

２ 光源
９ 光電変換素子
２６ 不可視成分除去部
７０ ＡＤコンバータ
８０ シールド線
９０Ｒ 第３の画素列
９０Ｇ 第１の画素列
９０Ｂ 第４の画素列
９０ＩＲ 第２の画素列
９０ｄｕｍｍｙ ダミー画素列
９１Ｒ，９１Ｇ，９１Ｂ，９１ＩＲ カラーフィルタ
９２ 第１の画素、第２の画素、第３の画素、第４の画素
９３ 第１の画素回路、第２の画素回路、第３の画素回路、第４の画素回路
９４Ｒ 第３の受光部
９４Ｇ 第１の受光部
９４Ｂ 第４の受光部
９４ＩＲ 第２の受光部
１００ 画像処理装置
１０１ 読取装置
１０３ 画像形成部

特開２００５－１４３１３４号公報 特許第６１０１４４８号公報

Claims (20)

1. 一方向に沿って並ぶ複数の第１の受光部を有し、少なくとも可視領域内の第１の波長を受光する第１の画素を有する第１の画素列と、
   前記一方向に沿って並ぶ複数の第２の受光部を有し、少なくとも可視領域外の第２の波長を受光する第２の画素を有する第２の画素列と、
   前記第１の画素列に設けられ、前記第１の画素からの信号を後段に伝達する第１の画素回路と、
   前記第２の画素列に設けられ、前記第２の画素からの信号を後段に伝達する第２の画素回路と、
   を備え、
   前記第２の画素回路は、前記第２の画素の近傍の領域に設けられ、少なくとも第２の画素列を含むセンシング領域の両端部には、画素列および画素回路を模したダミー画素列を配置する、
   ことを特徴とする光電変換素子。
2. 前記第２の画素回路は、前記第２の画素に隣接した領域に設けられている、
   ことを特徴とする請求項１に記載の光電変換素子。
3. 前記第１の画素回路は、前記第１の画素に隣接した領域に設けられている、
   ことを特徴とする請求項１または２に記載の光電変換素子。
4. 前記一方向に沿って並ぶ複数の第３の受光部を有し、少なくとも前記第１の波長とは異なる可視領域内の第３の波長を受光する第３の画素を有する第３の画素列と、
   前記一方向に沿って並ぶ複数の第４の受光部を有し、少なくとも前記第１の波長および前記第３の波長とは異なる可視領域内の第４の波長を受光する第４の画素を有する第４の画素列と、
   前記第３の画素と隣接した領域に設けられ、前記第３の画素からの信号を後段に伝達する第３の画素回路と、
   前記第４の画素と隣接した領域に設けられ、前記第４の画素からの信号を後段に伝達する第４の画素回路と、
   を備えることを特徴とする請求項１ないし３の何れか一項に記載の光電変換素子。
5. 前記第２の画素回路の出力線と、前記第１の画素回路の出力線又は前記第３の画素回路の出力線又は前記第４の画素回路の出力線との間隔を、前記第１の画素回路の出力線又は前記第３の画素回路の出力線又は前記第４の画素回路の出力線同士の距離に対して長くする、
   ことを特徴とする請求項４に記載の光電変換素子。
6. 前記第２の画素回路の出力線を挟んだ両側にシールド線を配置する、
   ことを特徴とする請求項１ないし５の何れか一項に記載の光電変換素子。
7. 前記第２の画素列は、赤外光を受光する、
   ことを特徴とする請求項１ないし６の何れか一項に記載の光電変換素子。
8. 前記第１の画素列は緑色光を受光するものであり、前記第３の画素列は赤色光を受光するものであり、前記第４の画素は青色光を受光するものである、
   ことを特徴とする請求項４に記載の光電変換素子。
9. 前記第２の画素列と前記第２の画素列以外の可視領域内の波長を受光する画素列との間隔は、画素の副走査幅を単位とした物理的距離の整数倍である、
   ことを特徴とする請求項１ないし８の何れか一項に記載の光電変換素子。
10. 前記第１の画素列又は前記第３の画素列又は前記第４の画素列は、前記第２の波長も受光する、
    ことを特徴とする請求項４に記載の光電変換素子。
11. 前記第１の画素列と前記第２の画素列と前記第３の画素列と前記第４の画素列とが備えるカラーフィルタは、全て同じ層数で構成されている、
    ことを特徴とする請求項４に記載の光電変換素子。
12. 前記第２の画素列と前記第２の画素列以外の可視領域内の波長を受光する画素列とでは、物理的構造を同じ構成にしている、
    ことを特徴とする請求項１ないし１１の何れか一項に記載の光電変換素子。
13. 前記第２の画素列と前記第２の画素列以外の可視領域内の波長を受光する画素列とでは、物理的構造を異なる構成にしている、
    ことを特徴とする請求項１ないし１１の何れか一項に記載の光電変換素子。
14. 前記第２の画素列と前記第２の画素列以外の可視領域内の波長を受光する画素列との間の間隔は、前記第２の画素列以外の可視領域内の波長を受光する画素列間の距離よりも長くする、
    ことを特徴とする請求項４に記載の光電変換素子。
15. 前記第２の画素列は、前記第２の波長と最大の波長差の光を受光する画素列の隣に配置される、
    ことを特徴とする請求項１ないし１４の何れか一項に記載の光電変換素子。
16. 前記第１の画素回路と前記第２の画素回路と前記第３の画素回路と前記第４の画素回路との後段かつ近傍に、ＡＤコンバータを備える、
    ことを特徴とする請求項４に記載の光電変換素子。
17. 可視光および不可視光を照射する光源と、
    前記光源から照射された光の反射光を受光する請求項１ないし１６の何れか一項に記載の光電変換素子と、
    を備えることを特徴とする読取装置。
18. 第１の画素列又は第３の画素列又は第４の画素列に含まれる第２の波長の成分を除去する不可視成分除去部を備える、
    ことを特徴とする請求項１７に記載の読取装置。
19. 請求項１７または１８に記載の読取装置と、
    画像形成部と、
    を備えることを特徴とする画像処理装置。
20. 一方向に沿って並ぶ複数の第１の受光部を有し、少なくとも可視領域内の第１の波長を受光する第１の画素を有する第１の画素列と、前記一方向に沿って並ぶ複数の第２の受光部を有し、少なくとも可視領域外の第２の波長を受光する第２の画素を有する第２の画素列と、前記第１の画素列に設けられ、前記第１の画素からの信号を後段に伝達する第１の画素回路と、前記第２の画素列に設けられ、前記第２の画素からの信号を後段に伝達する第２の画素回路と、を備える光電変換素子の製造方法であって、
    前記第２の画素回路を、前記第２の画素列の近傍の領域に設け、少なくとも第２の画素列を含むセンシング領域の両端部には、画素列および画素回路を模したダミー画素列を配置する、
    ことを特徴とする光電変換素子の製造方法。

Images