JP7320908B2 - 半導体装置の検査装置及び半導体装置の検査方法 - Google Patents
半導体装置の検査装置及び半導体装置の検査方法 Download PDFInfo
- Publication number
- JP7320908B2 JP7320908B2 JP2019084288A JP2019084288A JP7320908B2 JP 7320908 B2 JP7320908 B2 JP 7320908B2 JP 2019084288 A JP2019084288 A JP 2019084288A JP 2019084288 A JP2019084288 A JP 2019084288A JP 7320908 B2 JP7320908 B2 JP 7320908B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductive member
- probe
- voltage
- inspection apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1(a)及び図1(b)は、第1実施形態に係る半導体装置の検査装置を例示する模式図である。
図1(a)は、図1(b)のA1-A2線断面図である。図1(b)は、平面図である。
図2は、半導体装置10がHEMT用ウェーハであるときの測定結果を例示している。図2の横軸は、第1電圧V1である。縦軸は、第1プローブ61に流れる電流I1である。図2に示すように、第1電圧V1を上昇させると、電圧Vdにおいて、電流I1が急激に大きくなる。このような電圧Vdが、半導体装置10の耐圧に対応する。
図3に示すように、検査時において、半導体装置10の第1面10Pと、ヘッド部50と、の間に、液体58が設けられても良い。液体58は、絶縁性である。液体58の体積抵抗率は、例えば、1×106Ωm以上1×1015Ωm以下である。液体58は、例えば、シリコーン、及び、フッ素系不活性液体よりなる群から選択された少なくとも1つなどを含む。フッ素系不活性液体は、例えば、PFC(Per-fluoro Carbon)及びPFPE(perfluoropolyether)よりなる群から選択された少なくとも1つを含む。液体58を用いることで、例えば、高湿環境におけるヘッド部50と半導体装置10の間の短絡が抑制できる。例えば、高湿環境におけるヘッド部50と第1プローブ61との間の短絡を抑制できる。液体58を用いることで、安定した電界を第2部分10bに印加できる。ヘッド部50と半導体装置10との間の距離を適正に保つことができる場合には、絶縁層52を省略できる。
図4(a)は、断面図である。図4(b)は、検査装置の一部を拡大して例示する斜視図である。
図5は、検査装置121におけるヘッド部50を拡大して示している。図5に示すように、検査装置121は、第1プローブ61、導電部材51、及び、検出部70(図5では省略)に加えて、保持部65(例えば第1構造体65a)をさらに含む。保持部65(例えば第1構造体65a)は、例えば、絶縁性である。保持部65(例えば第1構造体65a)は、第1プローブ61の導電部材51に対する位置を固定する。
図6に示すように、検査装置121において、ヘッド部50が、半導体装置10(例えばウェーハ)の第1面10Pの上方にある。ヘッド部50及び第1面10Pの相対的な高さ(Z軸方向の位置)、及び、X-Y平面内の位置が変更可能である。半導体装置10の任意の位置の特性が検査できる。
これらの図は、導電部材51及び絶縁層52の形状(X-Y平面内の形状)を例示している。
図8(a)は、図8(b)のB1-B2線断面図である。図8(b)は、平面図である。
図9は、検査装置131におけるヘッド部50を拡大して示している。図9に示すように、検査装置131は、第1プローブ61、第2プローブ62、導電部材51、及び、検出部70(図9では省略)に加えて、保持部65をさらに含む。保持部65は、例えば、第1構造体65a及び第2構造体65bを含んでも良い。第2構造体65bは、第1構造体65aと連続していても良い。保持部65(第1構造体65a及び第2構造体65b)は、例えば、絶縁性である。保持部65(例えば第1構造体65a)は、第1プローブ61の導電部材51に対する位置を固定する。保持部65(例えば第2構造体65b)は、第2プローブ62の導電部材51に対する位置を固定する。
図10に示すように、検査装置131において、ヘッド部50が、半導体装置10(例えばウェーハ)の第1面10Pの上方にある。ヘッド部50及び第1面10Pの相対的な高さ(Z軸方向の位置)、及び、X-Y平面内の位置が変更可能である。半導体装置10の任意の位置の特性を検査できる。
本実施形態は、半導体装置10の検査方法に係る。この検査方法においては、ヘッド部50(例えば、図1(a)参照)を用いる。ヘッド部50は、第1プローブ61及び導電部材51を含む(例えば、図1(a)参照)。第1プローブ61は、半導体装置10の第1部分10aと接触可能である。導電部材51は、半導体装置10の第2部分と対向可能である。この検査方法では、このようなヘッド部50を用いて、半導体装置10と第1プローブ61との間に第1電圧V1を印加し、半導体装置10と導電部材51との間に導電部材電圧Vgを印加して、第1プローブ61に流れる電流を検出する。半導体装置10の電位を基準にしたときに、第1電圧V1は正及び負の一方の第1極性である。半導体装置10の電位を基準にしたときに、導電部材電圧Vgは正及び負の他方の第2極性である。
Claims (24)
- 半導体装置の第1部分と接触可能な第1プローブと、
前記半導体装置の第2部分と対向可能な導電部材と、
前記半導体装置と前記第1プローブとの間に第1電圧を印加し、前記半導体装置と前記導電部材との間に導電部材電圧を印加して、前記第1プローブに流れる電流を検出する検出部と、
ステージと、
を備え、
前記半導体装置の電位を基準にしたときに、前記第1電圧は正及び負の一方の第1極性であり、
前記半導体装置の前記電位を前記基準にしたときに、前記導電部材電圧は正及び負の他方の第2極性であり、
前記ステージと前記導電部材との間に前記半導体装置が置かれ、
前記検出部は、前記ステージを介して、前記半導体装置と前記導電部材との間に前記第1電圧を印加し、前記ステージを介して、前記半導体装置と前記第1プローブとの間に前記導電部材電圧を印加する、半導体装置の検査装置。 - 前記第1極性は正であり、第2極性は負である、請求項1記載の半導体装置の検査装置。
- 前記検出部は、前記第1電圧の絶対値を変化させて前記電流を検出する、請求項1または2に記載の半導体装置の検査装置。
- 前記半導体装置の第3部分と接触可能な第2プローブをさらに備え、
前記検出部は、前記半導体装置と前記第1プローブとの間に前記第1電圧を印加し、前記半導体装置と前記導電部材との間に前記導電部材電圧を印加するときに、前記半導体装置と前記第2プローブとの間に、前記第1電圧と前記導電部材電圧との間の第2電圧を印加する、請求項1~3のいずれか1つに記載の半導体装置の検査装置。 - 前記第2部分の少なくとも一部は、前記第1部分と前記第3部分との間にある、請求項4記載の半導体装置の検査装置。
- 前記導電部材は、第1孔及び第2孔を含み、
前記第1プローブは、前記第1孔を介して前記第1部分と接触可能であり、
前記第2プローブは、前記第2孔を介して前記第3部分と接触可能である、請求項4または5に記載の半導体装置の検査装置。 - 半導体装置の第1部分と接触可能な第1プローブと、
前記半導体装置の第2部分と対向可能な導電部材と、
前記半導体装置と前記第1プローブとの間に第1電圧を印加し、前記半導体装置と前記導電部材との間に導電部材電圧を印加して、前記第1プローブに流れる電流を検出する検出部と、
第2プローブと、
を備え、
前記半導体装置の電位を基準にしたときに、前記第1電圧は正及び負の一方の第1極性であり、
前記半導体装置の前記電位を前記基準にしたときに、前記導電部材電圧は正及び負の他方の第2極性であり、
前記第2プローブは、前記半導体装置の第3部分と接触可能であり、
前記検出部は、前記半導体装置と前記第1プローブとの間に前記第1電圧を印加し、前記半導体装置と前記導電部材との間に前記導電部材電圧を印加するときに、前記半導体装置と前記第2プローブとの間に、前記第1電圧と前記導電部材電圧との間の第2電圧を印加し、
前記導電部材は、第1孔及び第2孔を含み、
前記第1プローブは、前記第1孔を介して前記第1部分と接触可能であり、
前記第2プローブは、前記第2孔を介して前記第3部分と接触可能である、半導体装置の検査装置。 - 保持部をさらに備え、前記保持部は、前記第1プローブの前記導電部材に対する位置を固定し、前記第2プローブの前記導電部材に対する位置を固定する、請求項4~7のいずれか1つに記載の半導体装置の検査装置。
- 前記導電部材は、第1孔を含み、
前記第1プローブは、前記第1孔を介して前記第1部分と接触可能である、請求項1~3のいずれか1つに記載の半導体装置の検査装置。 - 半導体装置の第1部分と接触可能な第1プローブと、
前記半導体装置の第2部分と対向可能な導電部材と、
前記半導体装置と前記第1プローブとの間に第1電圧を印加し、前記半導体装置と前記導電部材との間に導電部材電圧を印加して、前記第1プローブに流れる電流を検出する検出部と、
を備え、
前記半導体装置の電位を基準にしたときに、前記第1電圧は正及び負の一方の第1極性であり、
前記半導体装置の前記電位を前記基準にしたときに、前記導電部材電圧は正及び負の他方の第2極性であり、
前記導電部材は、第1孔を含み、
前記第1プローブは、前記第1孔を介して前記第1部分と接触可能である、半導体装置の検査装置。 - 絶縁層をさらに備え、
前記導電部材が前記第2部分と対向したときに、前記絶縁層は前記第2部分と前記導電部材との間にある、請求項1~3のいずれか1つに記載の半導体装置の検査装置。 - 半導体装置の第1部分と接触可能な第1プローブと、
前記半導体装置の第2部分と対向可能な導電部材と、
前記半導体装置と前記第1プローブとの間に第1電圧を印加し、前記半導体装置と前記導電部材との間に導電部材電圧を印加して、前記第1プローブに流れる電流を検出する検出部と、
絶縁層と、
を備え、
前記半導体装置の電位を基準にしたときに、前記第1電圧は正及び負の一方の第1極性であり、
前記半導体装置の前記電位を前記基準にしたときに、前記導電部材電圧は正及び負の他方の第2極性であり、
前記導電部材が前記第2部分と対向したときに、前記絶縁層は前記第2部分と前記導電部材との間にあり、
前記導電部材は、第1孔を含み、
前記第1プローブは、前記第1孔を介して前記第1部分と接触可能である、半導体装置の検査装置。 - 半導体装置の第1部分と接触可能な第1プローブと、
前記半導体装置の第2部分と対向可能な導電部材と、
絶縁層と、
を備え、
前記導電部材が前記第2部分と対向したときに、前記絶縁層は前記第2部分と前記導電部材との間にあり、
前記導電部材は、第1孔を含み、
前記第1プローブは、前記第1孔を介して前記第1部分と接触可能である、半導体装置の検査装置。 - 前記絶縁層の厚さは、5nm以上500nm以下である、請求項11~13のいずれか1つに記載の半導体装置の検査装置。
- 前記導電部材は、複数の第1孔を含む、請求項11~14のいずれか1つに記載の半導体装置の検査装置。
- 半導体装置の第1部分と接触可能な第1プローブと、
前記半導体装置の第2部分と対向可能な導電部材と、
前記半導体装置と前記第1プローブとの間に第1電圧を印加し、前記半導体装置と前記導電部材との間に導電部材電圧を印加して、前記第1プローブに流れる電流を検出する検出部と、
絶縁層と、
を備え、
前記半導体装置の電位を基準にしたときに、前記第1電圧は正及び負の一方の第1極性であり、
前記半導体装置の前記電位を前記基準にしたときに、前記導電部材電圧は正及び負の他方の第2極性であり、
前記導電部材が前記第2部分と対向したときに、前記絶縁層は前記第2部分と前記導電部材との間にあり、
前記導電部材は、複数の第1孔を含む、半導体装置の検査装置。 - 半導体装置の第1部分と接触可能な第1プローブと、
前記半導体装置の第2部分と対向可能な導電部材と、
絶縁層と、
を備え、
前記導電部材が前記第2部分と対向したときに、前記絶縁層は前記第2部分と前記導電部材との間にあり、
前記導電部材は、複数の第1孔を含む、半導体装置の検査装置。 - 前記複数の第1孔の1つは、前記複数の第1孔の別の1つの周りにある、請求項15~17のいずれか1つに記載の半導体装置の検査装置。
- 前記半導体装置の第3部分と接触可能な第2プローブをさらに備えた、請求項11~18のいずれか1つに記載の半導体装置の検査装置。
- 前記第2部分の少なくとも一部は、前記第1部分と前記第3部分との間にある、請求項19記載の半導体装置の検査装置。
- 半導体装置の第1部分と接触可能な第1プローブと、
前記半導体装置の第2部分と対向可能な導電部材と、
前記半導体装置と前記第1プローブとの間に第1電圧を印加し、前記半導体装置と前記導電部材との間に導電部材電圧を印加して、前記第1プローブに流れる電流を検出する検出部と、
を備え、
前記半導体装置の電位を基準にしたときに、前記第1電圧は正及び負の一方の第1極性であり、
前記半導体装置の前記電位を前記基準にしたときに、前記導電部材電圧は正及び負の他方の第2極性であり、
前記半導体装置は、前記第1部分及び前記第2部分を含む第1面を含み、
前記第1プローブ及び前記導電部材を含むヘッド部と、前記半導体装置と、の相対的な位置は、前記第1面に沿って可変である、半導体装置の検査装置。 - 半導体装置の第1部分と接触可能な第1プローブと、
前記半導体装置の第2部分と対向可能な導電部材と、
絶縁層と、
を備え、
前記導電部材が前記第2部分と対向したときに、前記絶縁層は前記第2部分と前記導電部材との間にあり、
前記半導体装置は、前記第1部分及び前記第2部分を含む第1面を含み、
前記第1プローブ及び前記導電部材を含むヘッド部と、前記半導体装置と、の相対的な位置は、前記第1面に沿って可変である、半導体装置の検査装置。 - 半導体装置の第1部分と接触可能な第1プローブと、前記半導体装置の第2部分と対向可能な導電部材と、を含むヘッド部を用いて、前記半導体装置と前記第1プローブとの間に第1電圧を印加し、前記半導体装置と前記導電部材との間に導電部材電圧を印加して、前記第1プローブに流れる電流を検出し、
前記半導体装置の電位を基準にしたときに、前記第1電圧は正及び負の一方の第1極性であり、
前記半導体装置の前記電位を前記基準にしたときに、前記導電部材電圧は正及び負の他方の第2極性である、半導体装置の検査方法。 - 前記ヘッド部は、絶縁層をさらに備え、
前記導電部材が前記第2部分と対向したときに、前記絶縁層は前記第2部分と前記導電部材との間にある、請求項23記載の半導体装置の検査方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019084288A JP7320908B2 (ja) | 2019-04-25 | 2019-04-25 | 半導体装置の検査装置及び半導体装置の検査方法 |
| US16/799,980 US11333700B2 (en) | 2019-04-25 | 2020-02-25 | Inspection apparatus of semiconductor device and method for inspecting semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019084288A JP7320908B2 (ja) | 2019-04-25 | 2019-04-25 | 半導体装置の検査装置及び半導体装置の検査方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2020181900A JP2020181900A (ja) | 2020-11-05 |
| JP2020181900A5 JP2020181900A5 (ja) | 2022-04-14 |
| JP7320908B2 true JP7320908B2 (ja) | 2023-08-04 |
Family
ID=72922522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019084288A Active JP7320908B2 (ja) | 2019-04-25 | 2019-04-25 | 半導体装置の検査装置及び半導体装置の検査方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11333700B2 (ja) |
| JP (1) | JP7320908B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112466769B (zh) * | 2020-11-20 | 2024-01-30 | 西安电子科技大学 | 圆形电容结构的hemt器件沟道区电场分布测量结构和方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004274036A (ja) | 2003-02-10 | 2004-09-30 | Solid State Measurements Inc | 半導体ウエハの電気特性を測定する装置と方法 |
| WO2018155697A1 (ja) | 2017-02-26 | 2018-08-30 | 住友化学株式会社 | 半導体基板、電子デバイス、半導体基板の検査方法および電子デバイスの製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4526626B2 (ja) * | 1999-12-20 | 2010-08-18 | 独立行政法人科学技術振興機構 | 電気特性評価装置 |
| JP2004146431A (ja) | 2002-10-22 | 2004-05-20 | Shin Etsu Handotai Co Ltd | 半導体基板の評価方法 |
| JP2010109156A (ja) | 2008-10-30 | 2010-05-13 | Oki Electric Ind Co Ltd | 半導体装置の検査方法及び検査装置 |
| JP5953712B2 (ja) | 2011-11-22 | 2016-07-20 | 富士通株式会社 | 化合物半導体装置の製造方法、基板評価装置及び基板評価方法 |
| JP5228122B1 (ja) | 2012-03-08 | 2013-07-03 | 株式会社東芝 | 窒化物半導体素子及び窒化物半導体ウェーハ |
| JP5837465B2 (ja) | 2012-07-30 | 2015-12-24 | 株式会社サイオクス | 窒化物半導体電界効果トランジスタの評価方法 |
| JP5765861B2 (ja) | 2012-08-27 | 2015-08-19 | コバレントマテリアル株式会社 | 窒化物半導体層の分析方法及びこれを用いた窒化物半導体基板の製造方法 |
| JP2016143780A (ja) | 2015-02-03 | 2016-08-08 | 日本電信電話株式会社 | 評価用素子構造および評価方法 |
| US9685560B2 (en) * | 2015-03-02 | 2017-06-20 | Semiconductor Energy Laboratory Co., Ltd. | Transistor, method for manufacturing transistor, semiconductor device, and electronic device |
| JP6654957B2 (ja) | 2015-04-23 | 2020-02-26 | ローム株式会社 | 窒化物半導体デバイス |
| US9871108B2 (en) | 2015-04-23 | 2018-01-16 | Rohm Co., Ltd. | Nitride semiconductor device |
| JP7033498B2 (ja) | 2018-05-18 | 2022-03-10 | 株式会社東芝 | 半導体素子及びその製造方法 |
-
2019
- 2019-04-25 JP JP2019084288A patent/JP7320908B2/ja active Active
-
2020
- 2020-02-25 US US16/799,980 patent/US11333700B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004274036A (ja) | 2003-02-10 | 2004-09-30 | Solid State Measurements Inc | 半導体ウエハの電気特性を測定する装置と方法 |
| WO2018155697A1 (ja) | 2017-02-26 | 2018-08-30 | 住友化学株式会社 | 半導体基板、電子デバイス、半導体基板の検査方法および電子デバイスの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11333700B2 (en) | 2022-05-17 |
| JP2020181900A (ja) | 2020-11-05 |
| US20200341048A1 (en) | 2020-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100283126A1 (en) | Semiconductor device and manufacturing method thereof | |
| US11121046B2 (en) | Wafer-level testing method and test structure thereof | |
| WO2010021070A1 (ja) | 半導体素子の耐圧測定装置および耐圧測定方法 | |
| WO2010097858A1 (ja) | 電子顕微鏡および試料保持方法 | |
| US12338120B2 (en) | Sensor | |
| KR102509765B1 (ko) | 테스트 샘플의 전기적 속성을 테스트하기 위한 프로브 | |
| CN109444551A (zh) | 半导体方块电阻的测试方法及测试电路 | |
| JP7320908B2 (ja) | 半導体装置の検査装置及び半導体装置の検査方法 | |
| JP5691092B2 (ja) | 半導体装置の電気的特性検査装置の電極構造およびそれを備えた半導体装置の電気的特性検査装置 | |
| US8593167B2 (en) | Semiconductor device test method and apparatus, and semiconductor device | |
| US20140210506A1 (en) | In-Situ Charging Neutralization | |
| TWI898187B (zh) | 半導體裝置及半導體製造方法 | |
| JP6285292B2 (ja) | プローブカードおよび検査装置 | |
| US20190371685A1 (en) | Laminate structure and test method for detecting inter-metal dielectric layer defects | |
| CN110739350B (zh) | 一种芯片结构及其制作与测试方法 | |
| CN210607268U (zh) | 一种芯片结构 | |
| US20140320156A1 (en) | Apparatus for detecting misalignment of test pad | |
| JP5444731B2 (ja) | 半導体装置とその検査方法 | |
| JP2020181900A5 (ja) | ||
| JP6079497B2 (ja) | 半導体基板の評価方法及び半導体基板の評価装置 | |
| US20060175607A1 (en) | Semiconductor device, device forming substrate, wiring connection testing method, and manufacturing method of the semiconductor device | |
| KR101772024B1 (ko) | 웨이퍼의 검사 방법 | |
| JP4916249B2 (ja) | 半導体基板の検査方法 | |
| JP2007142443A (ja) | 半導体材料中の表面移動度測定用の弾性メタルゲートmosトランジスタ | |
| US20240312780A1 (en) | Semiconductor device, inspection apparatus of semiconductor device, and method for inspecting semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220314 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220406 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230623 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20230623 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230721 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7320908 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |