JP7359223B2 - Ceramic electronic component manufacturing method and mask plate used in the manufacturing method - Google Patents
Ceramic electronic component manufacturing method and mask plate used in the manufacturing method Download PDFInfo
- Publication number
- JP7359223B2 JP7359223B2 JP2021566854A JP2021566854A JP7359223B2 JP 7359223 B2 JP7359223 B2 JP 7359223B2 JP 2021566854 A JP2021566854 A JP 2021566854A JP 2021566854 A JP2021566854 A JP 2021566854A JP 7359223 B2 JP7359223 B2 JP 7359223B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- mask
- mask plate
- center
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/10—Connecting leads to windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Mechanical Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Physical Vapour Deposition (AREA)
Description
本開示は、セラミック電子部品の製造方法およびその製法に用いるマスクプレートに関する。 The present disclosure relates to a method of manufacturing a ceramic electronic component and a mask plate used in the manufacturing method.
近年の積層型セラミック電子部品の小型化の要求に伴い、加工精度に優れるセラミック電子部品の製造技術が求められている。例えば、直方体状のセラミック電子部品では、内部電極を有するセラミック素体の端面に外部電極が設けられ、セラミック素体の端面に露出する内部電極部分と外部電極とが電気的に接続される。セラミック電子部品の小型化に伴い、セラミック素体の端面の面積が小さくなっても、外部電極がセラミック素体の端面を確実に覆い、セラミック素体の端面に露出する内部電極部分と外部電極とが電気的に接続されることが要求される。 With the recent demand for miniaturization of multilayer ceramic electronic components, there is a need for a manufacturing technology for ceramic electronic components with excellent processing accuracy. For example, in a rectangular parallelepiped ceramic electronic component, an external electrode is provided on the end face of a ceramic body having internal electrodes, and the internal electrode portion exposed on the end face of the ceramic body is electrically connected to the external electrode. With the miniaturization of ceramic electronic components, even if the area of the end face of the ceramic body becomes smaller, the external electrode will reliably cover the end face of the ceramic body, and the internal and external electrodes exposed on the end face of the ceramic body will be connected. are required to be electrically connected.
従来、積層型セラミック電子部品の製造方法としては、特開平6-53097号公報(特許文献1)に記載されたものがある。この製造方法の第1実施例は、所定のピッチの間隔で複数個の凹みが形成された支持プレートの空隙部にセラミック素体を収納する工程と、支持プレートにおける各空隙部に該当する部位の各々に矩形の開口部が設けられたマスクプレートを支持プレートの頂面に配置する工程と、支持プレート全体をスパッタリング容器内に入れて、支持プレートを往復振動させながらスパッタリング法を実施してセラミック素体の端面に電極を形成する工程とを含む。
また、この製造方法の第2実施例は、第1実施例の空隙部に代えて貫通空隙部を有する支持プレートの底面に別のマスクプレートを配置する工程をさらに含み、セラミック素体の両端面に電極を同時に形成する。Conventionally, as a method for manufacturing a laminated ceramic electronic component, there is a method described in Japanese Patent Application Laid-Open No. 6-53097 (Patent Document 1). The first embodiment of this manufacturing method includes a step of storing a ceramic body in a cavity of a support plate in which a plurality of depressions are formed at a predetermined pitch, and a process of storing a ceramic body in a cavity of a support plate in which a plurality of depressions are formed at intervals of a predetermined pitch. A process of arranging a mask plate each having a rectangular opening on the top surface of the support plate, placing the entire support plate in a sputtering container, and performing a sputtering method while reciprocating the support plate to produce a ceramic material. forming an electrode on the end surface of the body.
In addition, the second embodiment of this manufacturing method further includes the step of arranging another mask plate on the bottom surface of the support plate having a through gap in place of the gap in the first embodiment, and electrodes are formed at the same time.
しかしながら、本発明者らが鋭意検討した結果、特許文献1の第1実施例では、セラミック素体の端面の面積が小さくなることにより、マスクプレートの開口部の面積が小さくなると、外部電極がセラミック素体の端面に露出する内部電極部分を適切に覆うことができないことが分かった。
また、特許文献1の第2実施例では、セラミック素体の端面に対して支持プレートの貫通空隙部の開口の大きさがほぼ同じである。このため、セラミック素体を貫通空隙部に収納すると、貫通空隙部内でのセラミック素体の傾きまたはマスクプレートの開口部でのセラミック素体の詰まり等が生じることがあり、セラミック素体を貫通空隙部内の適切な位置に安定的に保持できないことが分かった。
本発明者らによるさらなる検討の結果、マスクプレートの開口部の形状が開口部を介した内部電極の露出およびセラミック素体の貫通空隙部での安定的な保持に影響を与え、ひいては外部電極による露出した内部電極部分の被覆に影響を及ぼすことが分かった。However, as a result of intensive studies by the present inventors, in the first embodiment of
Furthermore, in the second embodiment of
As a result of further studies by the present inventors, we found that the shape of the opening in the mask plate affects the exposure of the internal electrode through the opening and the stable retention of the ceramic body in the through-hole, and that the shape of the opening in the mask plate affects the exposure of the internal electrode through the opening and the stable retention of the ceramic body in the through-hole. It was found that the coating of exposed internal electrode parts was affected.
そこで、本開示の課題は、露出した内部電極部分の少なくとも一部を確実に覆い、内部電極と電気的に接続される外部電極を備えたセラミック電子部品の製造方法を提供することにある。また、本開示の別の課題は、そのようなセラミック電子部品の製造方法で使用することのできるマスクプレートを提供することにある。 Therefore, an object of the present disclosure is to provide a method for manufacturing a ceramic electronic component that includes an external electrode that reliably covers at least a portion of the exposed internal electrode portion and is electrically connected to the internal electrode. Another object of the present disclosure is to provide a mask plate that can be used in such a method of manufacturing ceramic electronic components.
前記課題を解決するため、本開示の一態様であるセラミック電子部品の製造方法は、
内部電極を有する直方体状のセラミック素体と、前記内部電極の端部が露出する前記セラミック素体の第1端面に配置された外部電極とを有するセラミック電子部品の製造方法であって、
空隙部を有する支持プレートと、開口部を有する第1マスクプレートとを用意する工程(すなわち、用意工程)と、
前記空隙部に前記セラミック素体を収容する工程(すなわち、収容工程)と、
前記支持プレートの頂面に前記第1マスクプレートを配置して、前記セラミック素体の第1端面上に前記開口部を位置させる工程(すなわち、配置工程)と、
スパッタリング法によって、前記セラミック素体の第1端面に外部電極を形成する工程(すなわち、電極形成工程)と
を含み、
前記開口部は、マスク中心と、前記マスク中心から放射状に延びる延在部とを有する。In order to solve the above problems, a method for manufacturing a ceramic electronic component, which is one aspect of the present disclosure, includes the following steps:
A method for manufacturing a ceramic electronic component having a rectangular parallelepiped ceramic body having an internal electrode, and an external electrode disposed on a first end surface of the ceramic body from which an end of the internal electrode is exposed, the method comprising:
a step of preparing a support plate having a void and a first mask plate having an opening (i.e., a preparation step);
a step of accommodating the ceramic body in the void (i.e., an accommodating step);
arranging the first mask plate on the top surface of the support plate and locating the opening on the first end surface of the ceramic body (i.e., arranging step);
a step of forming an external electrode on the first end surface of the ceramic body by a sputtering method (i.e., an electrode forming step),
The opening has a mask center and an extension extending radially from the mask center.
前記態様によれば、スパッタリング法によってマスクプレートの開口部を介してセラミック素体の第1端面に外部電極を形成し、マスクプレートの開口部は、マスク中心と、前記マスク中心から放射状に延びる延在部とを有する。その結果、内部電極の端部が露出するセラミック素体の第1端面がマスクプレートの開口部を介して露出した状態で、スパッタリング法により外部電極が形成される。このため、内部電極の端部の少なくとも一部を覆う外部電極を形成することができる。 According to the aspect, the external electrode is formed on the first end surface of the ceramic body through the opening of the mask plate by sputtering, and the opening of the mask plate has a center of the mask and an extension extending radially from the center of the mask. It has a branch. As a result, an external electrode is formed by sputtering in a state where the first end surface of the ceramic body, where the end of the internal electrode is exposed, is exposed through the opening of the mask plate. Therefore, it is possible to form an external electrode that covers at least a portion of the end of the internal electrode.
また、セラミック電子部品の製造方法の別の態様では、
内部電極を有する直方体状のセラミック素体と、前記内部電極の端部が露出する前記セラミック素体の第1端面および第2端面にそれぞれ配置された外部電極とを有するセラミック電子部品の製造方法であって、
貫通空隙部を有する支持プレートと、開口部を有する第1マスクプレートと、開口部を有する第2マスクプレートと、を用意する工程(すなわち、用意工程)と、
前記第2マスクプレートを前記支持プレートの底面に配置する工程(すなわち、第1配置工程)と、
前記貫通空隙部に前記セラミック素体を収容する工程(すなわち、収容工程)と、
第1マスクプレートを前記支持プレートの頂面に配置して、前記セラミック素体の第1端面上に前記開口部を位置させる工程(すなわち、第2配置工程)と、
スパッタリング法によって、前記セラミック素体の第1端面および第2端面に外部電極を形成する工程と
を含み、
前記開口部は、マスク中心と、前記マスク中心から放射状に延びる延在部とを有する。In another aspect of the method for manufacturing ceramic electronic components,
A method for manufacturing a ceramic electronic component, comprising a rectangular parallelepiped ceramic body having internal electrodes, and external electrodes disposed on a first end surface and a second end surface of the ceramic body, respectively, from which end portions of the internal electrodes are exposed. There it is,
A step of preparing a support plate having a through gap, a first mask plate having an opening, and a second mask plate having an opening (i.e., a preparation step);
arranging the second mask plate on the bottom surface of the support plate (i.e., a first arranging step);
a step of accommodating the ceramic body in the through-hole portion (i.e., an accommodating step);
arranging a first mask plate on the top surface of the support plate and locating the opening on the first end surface of the ceramic body (i.e., a second arrangement step);
forming external electrodes on the first end surface and the second end surface of the ceramic body by a sputtering method,
The opening has a mask center and an extension extending radially from the mask center.
前記態様によれば、双方のマスクプレートを介してセラミック素体の両端面にスパッタリング法によって外部電極を形成するため、先に説明した事項に加え、本態様では量産性に優れるとの利点をさらに有する。
また、前記態様によれば、貫通空隙部を有する支持プレートの底面にマスクプレートを配置した後に、セラミック素体を貫通空隙部に収容する。マスクプレートの開口部は、マスク中心と、マスク中心から放射状に延びる延在部とを有する。特に、上記マスクプレートを支持プレートの底面に配置した場合、貫通空隙部に収容されたセラミック素体は、底面に配置したマスクプレートの開口部以外の部分で支持される。これにより、貫通空隙部内でのセラミック素体の傾き等を防止でき、双方のマスクプレートの開口部を介して両端面が露出した状態で、セラミック素体は貫通空隙部内に保持される。According to the above embodiment, the external electrodes are formed on both end faces of the ceramic body by sputtering through both mask plates, so in addition to the above-mentioned matters, this embodiment has an additional advantage of being excellent in mass production. have
Further, according to the aspect, after the mask plate is placed on the bottom surface of the support plate having the through-hole, the ceramic body is accommodated in the through-hole. The opening in the mask plate has a mask center and an extension extending radially from the mask center. In particular, when the mask plate is placed on the bottom surface of the support plate, the ceramic body accommodated in the through-hole is supported by a portion of the mask plate placed on the bottom surface other than the opening. This prevents the ceramic element from tilting within the through-hole, and the ceramic element is held within the through-hole with both end surfaces exposed through the openings of both mask plates.
また、セラミック電子部品の製造方法の一実施形態では、
前記開口部は、少なくとも3つの延在部を有する。Further, in one embodiment of the method for manufacturing a ceramic electronic component,
The opening has at least three extensions.
前記実施形態によれば、マスクプレートの開口部の面積が比較的大きいため、スパッタリング法を実施する際に、内部電極の端部が露出するセラミック素体の端面をマスクプレートの開口部および空隙部の開口面を介してより確実に露出させることができる。 According to the embodiment, since the area of the opening of the mask plate is relatively large, when performing the sputtering method, the end face of the ceramic body where the end of the internal electrode is exposed is connected to the opening of the mask plate and the cavity. can be exposed more reliably through the opening surface.
また、セラミック電子部品の製造方法の一実施形態では、
前記延在部は、前記マスク中心から等角度で放射状に延びる。Further, in one embodiment of the method for manufacturing a ceramic electronic component,
The extension portion radially extends at equal angles from the center of the mask.
前記実施形態によれば、マスクプレートの開口部は特定の位置に偏ることなく形成されているため、スパッタリング法を実施する際にマスクプレートの開口部を介して内部電極の端部が露出するセラミック素体の端面を確実に露出させることができる。
また、マスクプレートが支持プレートの底面に配置される場合、セラミック素体はマスクプレートに接触して複数箇所で支持される。この複数箇所の接触面積は互いに実質的に等しいため、セラミック素体は、均等な力で支持される。よって、セラミック素体は、貫通空隙部内での傾き等を起こさずに、貫通空隙部内で安定的に保持される。According to the above embodiment, the openings of the mask plate are formed without being biased to specific positions, so that the ends of the internal electrodes are exposed through the openings of the mask plate when performing the sputtering method. The end face of the element body can be exposed reliably.
Furthermore, when the mask plate is placed on the bottom surface of the support plate, the ceramic body is in contact with the mask plate and supported at multiple locations. Since the contact areas of the plurality of locations are substantially equal to each other, the ceramic body is supported with uniform force. Therefore, the ceramic body is stably held within the through-hole without tilting within the through-hole.
また、セラミック電子部品の製造方法の一実施形態では、
前記空隙部は第1開口を有し、
前記開口部のマスク中心は前記第1開口の開口中心上に位置する。Further, in one embodiment of the method for manufacturing a ceramic electronic component,
The void portion has a first opening,
The mask center of the opening is located on the opening center of the first opening.
前記実施形態によれば、マスクプレートの開口部のマスク中心は、空隙部の第1開口の開口中心上に位置するため、スパッタリング法を実施する際にマスクプレートの開口部を介して内部電極の端部が露出するセラミック素体の端面を確実に露出させることができる。 According to the above embodiment, the mask center of the opening of the mask plate is located on the opening center of the first opening of the cavity, so that when performing the sputtering method, the internal electrode is formed through the opening of the mask plate. It is possible to reliably expose the end face of the ceramic element whose end is exposed.
また、セラミック電子部品の製造方法の一実施形態では、
マスク保護シートを前記第1マスクプレート上に配置する。Further, in one embodiment of the method for manufacturing a ceramic electronic component,
A mask protection sheet is placed on the first mask plate.
前記実施形態によれば、マスク保護シートを第1マスクプレート上に配置するため、電極形成時に、スパッタリング法で生じた熱が第1マスクプレートに伝導すること等を抑制することができる。これにより、第1マスクプレートの変形を抑制することができる。 According to the embodiment, since the mask protection sheet is disposed on the first mask plate, it is possible to suppress conduction of heat generated by sputtering to the first mask plate during electrode formation. Thereby, deformation of the first mask plate can be suppressed.
また、本開示のマスクプレートの一態様では、
開口部を有するマスクプレートであって、
前記開口部は、マスク中心と、前記マスク中心から放射状に延びる延在部とを有する。Further, in one aspect of the mask plate of the present disclosure,
A mask plate having an opening,
The opening has a mask center and an extension extending radially from the mask center.
また、マスクプレートの一実施形態では、
開口部は、少なくとも3つの延在部を有する。Additionally, in one embodiment of the mask plate,
The opening has at least three extensions.
また、マスクプレートの一実施形態では、
開口部は、マスク中心から等角度で放射状に延びる延在部を有する。Additionally, in one embodiment of the mask plate,
The opening has an extension extending radially at equal angles from the center of the mask.
本開示のマスクプレートは、上述のセラミック電子部品の製造方法に使用することができる。 The mask plate of the present disclosure can be used in the method for manufacturing ceramic electronic components described above.
本開示によれば、内部電極の露出部分の少なくとも一部を確実に覆い、内部電極と電気的に接続される外部電極を備えたセラミック電子部品の製造方法を提供することができる。また、本開示によれば、そのようなセラミック電子部品の製造方法で使用することのできるマスクプレートを提供することができる。 According to the present disclosure, it is possible to provide a method for manufacturing a ceramic electronic component including an external electrode that reliably covers at least a portion of the exposed portion of the internal electrode and is electrically connected to the internal electrode. Further, according to the present disclosure, it is possible to provide a mask plate that can be used in such a method of manufacturing a ceramic electronic component.
以下、本開示の一態様であるセラミック電子部品の製造方法およびマスクプレートを図示の実施の形態により詳細に説明する。なお、図1~6には、X、Y、およびZ方向を示す。 Hereinafter, a method for manufacturing a ceramic electronic component and a mask plate, which are one aspect of the present disclosure, will be described in detail with reference to illustrated embodiments. Note that X, Y, and Z directions are shown in FIGS. 1 to 6.
図1、図2、図3および図4を参照して、第1実施形態に係るセラミック電子部品の製造方法およびマスクプレートを説明する。図1は、第1実施形態に係るセラミック電子部品の製造方法について説明する模式断面図であって、支持プレートの空隙部にセラミック素体を収容して、マスクプレートを支持プレートの頂面に配置した状態、すなわち、セラミック素体の端面にスパッタリング法によって外部電極を形成する前の状態を示している断面模式図である(より具体的には、図1は、図2のA-A断面図である)。図2は、第1実施形態に係るセラミック電子部品の製造方法について説明する平面模式図であって、図1のZ方向から平面視した図1の平面模式図を示している。図3は、第1実施形態に係るセラミック電子部品の製造方法で使用するマスクプレートの開口部を示す平面模式図である。図4は、セラミック電子部品を示す平面模式図である。
なお、支持プレート10および第1マスクプレート20が積層されている方向を「Z方向」とする。逆Z方向は、鉛直方向に相当する。Z方向と直交する面内において、互いに直交する方向を「X方向」および「Y方向」とする。「X方向」は、後述する支持プレート10の空隙部12の第1、第2側面12a,12bが互いに対向する方向であり、「Y方向」は、後述する支持プレート10の空隙部12の第3、第4側面12c,12dが互いに対向する方向である。A method for manufacturing a ceramic electronic component and a mask plate according to a first embodiment will be described with reference to FIGS. 1, 2, 3, and 4. FIG. 1 is a schematic cross-sectional view illustrating a method for manufacturing a ceramic electronic component according to a first embodiment, in which a ceramic element is accommodated in a cavity of a support plate, and a mask plate is placed on the top surface of the support plate. 1 is a cross-sectional schematic diagram showing a state in which external electrodes are formed on the end face of a ceramic body by a sputtering method (more specifically, FIG. 1 is a cross-sectional view taken along line A-A in FIG. ). FIG. 2 is a schematic plan view illustrating the method for manufacturing a ceramic electronic component according to the first embodiment, and shows the schematic plan view of FIG. 1 viewed from the Z direction in FIG. FIG. 3 is a schematic plan view showing an opening of a mask plate used in the method for manufacturing a ceramic electronic component according to the first embodiment. FIG. 4 is a schematic plan view showing a ceramic electronic component.
Note that the direction in which the
図1、図2および図4に示すように、第1実施形態で製造されるセラミック電子部品は、直方体状のセラミック素体1と、セラミック素体1の端面2,3のうち少なくとも第1端面2に本開示に基づいて形成された外部電極60とを有する。セラミック電子部品は、例えば、サーミスタ、コンデンサ、インダクタまたはバリスタである。セラミック素体1は、内部電極4を有する。内部電極4の端部は、好ましくは端面2,3の少なくとも中央部に露出し、内部電極4は外部電極60と電気的に接続される。セラミック素体1は、例えば、絶縁材料を含むセラミックスからなる絶縁体層と、所定のパターンを有する導電層との積層体である。導電層は内部電極4を構成する。少なくとも一方の外部電極60は、本開示に基づいてスパッタリング法で形成される。
なお、セラミック素体1の端面2,3の形状は、Z方向から平面視した場合に、矩形状であり、具体的には正方形状であるが、これに限定されず、長方形状であってもよい。As shown in FIGS. 1, 2, and 4, the ceramic electronic component manufactured in the first embodiment includes a rectangular parallelepiped
Note that the shape of the end surfaces 2 and 3 of the
本明細書において、「直方体状」とは、厳密な直方体に限定されず、例えば、図1および図2に示すように角部が円弧状であってもよい。また、端面2,3の中央部とは、セラミック素体1の端面2,3をZ方向から平面視した場合に、矩形状のセラミック素体1の端面の対角線の交点を中心とする半径Rまでの範囲の部分である。半径Rは、Z方向からの平面視における矩形状のセラミック素体1の短辺の例えば、1/20~1/4の長さである。ここで、本明細書において「矩形状(正方形状、長方形状)」とは、厳密な矩形(正方形、長方形)に限定されず、例えば、図2に開示されているように、角部が円弧状であってもよい。
In this specification, "rectangular parallelepiped shape" is not limited to a strict rectangular parallelepiped, and for example, the corners may be arcuate as shown in FIGS. 1 and 2. In addition, the center portion of the end surfaces 2 and 3 is defined as a radius R centered on the intersection of the diagonal lines of the end surfaces of the rectangular
支持プレート10は頂面10aを有し、その頂面10aに第1マスクプレート20が配置される。支持プレート10は、複数の空隙部12を有する。空隙部12は、第1側面12aと、第2側面12bと、第3側面12cと、第4側面12dと、底面12eおよび第1開口12fとを有する。第1側面12aと第2側面12bとは、互いに対向している。第3側面12cと第4側面12dとは、第1側面12aと第2側面12bに直交し互いに対向している。底面12eと第1開口12fとは、第1側面12a~第4側面12dとによって囲まれている。空隙部12の第1開口12fは、支持プレート10の頂面10a側に設けられており、所定の間隔で並んでいる。支持プレート10は、空隙部12にセラミック素体1を収容する。空隙部12は、直方体状の形状を有し、セラミック素体1よりもわずかに大きい寸法を有する。
The
第1マスクプレート20は、複数の開口部22を有する。開口部22は、所定の間隔で並んでいる。開口部22は、第1マスクプレート20を支持プレート10の頂面10aに配置した場合、支持プレート10の空隙部12の第1開口12fと対応する。開口部22は、後述するスパッタリング法による電極形成工程においてスパッタ粒子の通過経路となる。第1マスクプレート20は、例えば、フォトレジストをウェット・エッチングで加工することによって作製することができる。
The
<第1実施形態>
第1実施形態に係るセラミック電子部品の製造方法は、用意工程と、収容工程と、配置工程と、電極形成工程とを含む。セラミック電子部品の製造方法は、セラミック素体1の端面2,3のうち少なくとも第1端面2に外部電極60を形成する。以下に、一例として第1端面2に外部電極60を形成する方法を挙げて説明する。<First embodiment>
The method for manufacturing a ceramic electronic component according to the first embodiment includes a preparation step, a housing step, an arrangement step, and an electrode forming step. In the method for manufacturing a ceramic electronic component, an
(用意工程)
用意工程では、空隙部12を有する支持プレート10と、開口部22を有する第1マスクプレート20とを用意する。(Preparation process)
In the preparation step, a
(収容工程)
収容工程では、支持プレート10の空隙部12にセラミック素体1を収容する。これにより、セラミック素体1の第1端面2が空隙部12の第1開口12fを介して露出する。(Accommodation process)
In the housing process, the
(配置工程)
配置工程では、支持プレート10の頂面10aに開口部22を有する第1マスクプレート20を配置して、セラミック素体1の第1端面2上に開口部22を位置させる。このとき、Z方向から平面視した場合に、第1マスクプレート20の開口部22のマスク中心22cと支持プレート10の空隙部12の第1開口12fの開口中心14とが重なっている(つまり、開口部22のマスク中心22cは、第1開口12fの開口中心14上に位置する)。これにより、セラミック素体1の第1端面2が、第1マスクプレート20の開口部22および支持プレート10の空隙部12の第1開口12fを介して露出する。
具体的には、空隙部12に収容されたセラミック素体1の第1端面2は、開口部22および第1開口12fを介して露出する露出領域2aと、開口部22から露出しない非露出領域2bとを有する。露出領域2aは、セラミック素体1の第1端面2に露出するすべての内部電極4の端部を含めて、開口部22および第1開口12fを介して露出する。(Placement process)
In the placement step, the
Specifically, the
支持プレート10の空隙部12の第1開口12fの開口中心14は、矩形状の第1開口12fにおける対角線の交点に相当する。
図3に示すように、第1マスクプレート20の開口部22は、空隙部12の第1開口12fの開口中心14上に位置するマスク中心22cと、マスク中心22cから放射状に延びる延伸軸22dとを有する。第1マスクプレート20の開口部22は、マスク中心22cを含む中央部22aと、延伸軸22dに沿って延び、延伸軸22dに直交する方向に幅を有する延在部22bとを有する。マスク中心22cは、複数の延伸軸22dの交点に相当する。The
As shown in FIG. 3, the
4つの延在部22bは、マスク中心22cから等角度で放射状に延びている。本明細書において「等角度」とは、互いに隣り合う延在部22bの延伸軸22dのなす角が等しいことをいう。4つの延伸軸22dは、X方向またはY方向に平行である。このため、互いに隣り合う延在部22bの延伸軸22dのなす角は、いずれも90°で等しい。
The four
開口部22は上記の形状を有するため、配置工程で第1マスクプレート20を支持プレート10の頂面10aに配置すると、セラミック素体1の第1端面2に露出するすべての内部電極4の端部の少なくとも一部分が第1マスクプレート20の開口部22を介して露出する。
Since the
延在部22bの幅wは、好ましくは内部電極4の幅t(Y方向の幅)の10倍以上である。
The width w of the extending
配置工程では、さらに、図示するようにマスク保護シート30を第1マスクプレート20上に配置することが好ましい。マスク保護シート30は、複数の開口部32を有しており、開口部32が空隙部12の第1開口12f上に位置する。後述する電極形成工程において、第1マスクプレート20上に膜が形成されると、形成された膜の応力によって第1マスクプレート20が変形することがある。本実施形態では、マスク保護シート30を第1マスクプレート20上に配置することにより、第1マスクプレート20上に膜が形成されることを抑制することができる。このため、第1マスクプレート20の変形を防ぐことができる。また、本実施形態では、マスク保護シート30を第1マスクプレート20上に配置することにより、第1マスクプレート20にスパッタリング法で生じた熱が伝導することを抑制することができる。このため、第1マスクプレート20の熱による変形を防ぐことができる。このようにマスク保護シート30によって第1マスクプレート20の変形が防止されるため、後述する電極形成工程では端面2,3に外部電極60が高い精度の形状で形成される。
In the arrangement step, it is preferable that a
(電極形成工程)
電極形成工程では、スパッタリング法によって、支持プレート10の空隙部12の第1開口12fおよび第1マスクプレート20の開口部22を介してセラミック素体1の第1端面2に外部電極60を形成する。つまり、内部電極4の端部が支持プレート10の空隙部12の第1開口12fおよび第1マスクプレート20の開口部22を介して露出した状態で、スパッタリング法によって外部電極60を形成する。これにより、セラミック素体1の第1端面2に外部電極60が形成され、セラミック電子部品を得る。外部電極60は、第1端面2に露出する内部電極4の6つの端部すべてに電気的に接続される。なお、セラミック素体1の第2端面3に、上述した収容工程、配置工程、および電極形成工程により、外部電極を形成してもよい。(Electrode formation process)
In the electrode forming step, the
<第2実施形態>
図5および図6を参照して、第2実施形態に係るセラミック電子部品の製造方法について説明する。図5は、第2実施形態に係るセラミック電子部品の製造方法について説明する断面模式図である。図5は、支持プレートが空隙部に代えて貫通空隙部を有し、支持プレートの底面にさらに別のマスクプレートが配置されている点を除いて図1と同様である。図6は、第2実施形態に係るセラミック電子部品の製造方法について説明する平面模式図、すなわち、図5のZ方向から見た図(図5におけるセラミック素体1の第2端面3側から見た図)である。セラミック素体の一方の端面に外部電極を形成する第1実施形態に対して、第2実施形態は、1つの工程でセラミック素体の両端面に同時に外部電極を形成する点で相違する。この相違する構成を以下で説明する。なお、第2実施形態において、第1実施形態と同一の符号は、第1実施形態と同じ構成であるため、その説明を省略する。<Second embodiment>
A method for manufacturing a ceramic electronic component according to a second embodiment will be described with reference to FIGS. 5 and 6. FIG. 5 is a schematic cross-sectional view illustrating a method for manufacturing a ceramic electronic component according to the second embodiment. FIG. 5 is similar to FIG. 1 except that the support plate has a through gap instead of a gap and another mask plate is disposed on the bottom surface of the support plate. FIG. 6 is a schematic plan view illustrating the method for manufacturing a ceramic electronic component according to the second embodiment, that is, a view viewed from the Z direction of FIG. 5 (viewed from the
支持プレート10Aは頂面10aを有し、その頂面10aに第1マスクプレート20が配置される。また、支持プレート10Aは底面10bを有し、底面10bに第2マスクプレート40が配置される。支持プレート10Aは、複数の貫通空隙部12Aを有する。貫通空隙部12Aは、支持プレート10の頂面10aから底面10bまで貫通している。支持プレート10Aは、貫通空隙部12Aにセラミック素体1を収容する。貫通空隙部12Aは、直方体状の形状を有し、セラミック素体1よりもわずかに大きい寸法を有する。支持プレート10Aは、貫通空隙部12Aは、第1側面12aと、第2側面12bと、第3側面12cと、第4側面12dと、第1開口12fおよび第2開口12gとを有する。貫通空隙部12Aの第1開口12fは、支持プレート10の頂面10a側に設けられており、所定の間隔で並んでいる。貫通空隙部12Aの第2開口12gは、支持プレート10の底面10b側に設けられており、所定の間隔で並んでいる。
The
第2マスクプレート40は、第1マスクプレート20と同じ形状を有する。第2マスクプレート40は、複数の開口部42を有する。開口部42は、所定の間隔で並んでいる。開口部42は、第2マスクプレート40を支持プレート10Aの底面10bに配置した場合、支持プレート10Aの貫通空隙部12Aの第2開口12gと対応する。開口部42は、開口部22と同様に、スパッタリング法による電極形成工程においてスパッタ粒子の通過経路となる。第1マスクプレート20は支持プレート10Aの頂面10aに配置され、第2マスクプレート40は支持プレート10Aの底面10bに配置される。第2マスクプレート40は、貫通空隙部12Aの第2開口12gの一部を覆い、貫通空隙部12Aに収容されるセラミック素体1を支持する。
図6に示すように、第2マスクプレート40の開口部42は、マスク中心42cを含む中央部42aと、延伸軸42dに沿って延び、延伸軸42dに直交する方向に幅を有する延在部42bとを有する。なお、第2実施形態では、第1、第2マスクプレート20,40が第1実施形態に係る第1マスクプレート20と同じ形状であるが、これに限定されない。第1、第2マスクプレート20,40のうち少なくとも一方、例えば、第2マスクプレート40の開口部42のみが、マスク中心42cから放射状に延びる延在部42bを有してもよい。また、第1、第2マスクプレート20,40の開口部22,42の形状は、互いに同一であっても異なっていてもよい。The
As shown in FIG. 6, the
第2実施形態に係るセラミック電子部品の製造方法は、用意工程と、第1配置工程と、収容工程と、第2配置工程と、電極形成工程とを含む。 The method for manufacturing a ceramic electronic component according to the second embodiment includes a preparation step, a first arrangement step, a housing step, a second arrangement step, and an electrode formation step.
(用意工程)
用意工程では、貫通空隙部12Aを有する支持プレート10Aと、開口部22を有する第1マスクプレート20と、開口部42を有する第2マスクプレート40と、を用意する。(Preparation process)
In the preparation step, a
(第1配置工程)
第1配置工程では、支持プレート10Aの底面10bに開口部42を有する第2マスクプレート40を配置する。このとき、Z方向から平面視した場合に、第2マスクプレート40の開口部42のマスク中心42cと支持プレート10Aの貫通空隙部12Aの第2開口12gの開口中心16とが重なっている(つまり、開口部42のマスク中心42cは、第2開口12gの開口中心16下に位置する)。第1配置工程では、図示するようにマスク保護シート50を第2マスクプレート40の底面に配置することが好ましい。マスク保護シート50は、複数の開口部52を有しており、開口部52が貫通空隙部12Aの第2開口12g下に位置する。
マスク保護シート50は、マスク保護シート30と同様に、後述する電極形成工程において第2マスクプレート40上に膜が形成されることを抑制するとともに、第2マスクプレート40にスパッタリング法で生じた熱が伝導することを抑制するため、第2マスクプレート40の変形が防止され、電極形成工程では端面2,3に外部電極が高い精度の形状で形成される。(First placement process)
In the first arrangement step, a
Like the
(収容工程)
収容工程では、支持プレート10Aの貫通空隙部12Aにセラミック素体1を収容して、セラミック素体1の第2端面3下に第2マスクプレート40の開口部42を位置させる。これにより、セラミック素体1の第2端面3が、第2マスクプレート40の開口部42および支持プレート10Aの貫通空隙部12Aの第2開口12gを介して露出する。
具体的には、貫通空隙部12Aに収容されたセラミック素体1の第2端面3は、開口部42および第2開口12gを介して露出する露出領域3aと、開口部42から露出しない非露出領域3bとを有する。露出領域3aは、セラミック素体1の第2端面3に露出するすべての内部電極4の端部の少なくとも一部分を含めて、開口部42および第2開口12gを介して露出する。一方、非露出領域3bは、第2マスクプレート40により支持される。非露出領域3bは、矩形状の第2端面3の4つの角部付近に存在するため、セラミック素体1は、複数の箇所で第2マスクプレート40により支持され、貫通空隙部12A内でのセラミック素体1の傾き等を生じさせずに、セラミック素体1が貫通空隙部12A内の適切な位置に安定的に保持される。これにより、電極形成工程において、セラミック素体1は、第1,第2マスクプレート20,40の開口部22,42を介して第1,第2端面2,3に露出する内部電極4の端部を露出した状態で、スパッタリング法によって外部電極を形成するため、内部電極4を適切に覆う外部電極を形成することができる。(Accommodation process)
In the housing process, the
Specifically, the
(第2配置工程)
第2配置工程では、支持プレート10Aの頂面10aに開口部22を有する第1マスクプレート20を配置して、セラミック素体1の第1端面2上に開口部22を位置させる。このとき、Z方向から平面視した場合に、第1マスクプレート20の開口部22のマスク中心22cと支持プレート10の空隙部12の第1開口12fの開口中心14とが重なっている。これにより、セラミック素体1の第1端面2が、第1マスクプレート20の開口部22および支持プレート10の空隙部12の第1開口12fを介して露出する。その結果、セラミック素体1の第1端面2に露出するすべての内部電極4の端部の少なくとも一部分が第1マスクプレート20の開口部22を介して露出する。
第2配置工程では、さらに、マスク保護シート30を第1マスクプレート20上に配置する。マスク保護シート30は、複数の開口部32を有しており、開口部32が空隙部12の第1開口12f上に位置する。(Second placement process)
In the second arrangement step, the
In the second placement step, the
(電極形成工程)
電極形成工程では、スパッタリング法によって、支持プレート10Aの貫通空隙部12Aの第1開口12fおよび第1マスクプレート20の開口部22を介してセラミック素体1の第1端面2に外部電極を形成し、同時に、支持プレート10Aの貫通空隙部12Aの第2開口12gおよび第2マスクプレート40の開口部42を介してセラミック素体1の第2端面3に外部電極を形成する。これにより、セラミック電子部品を得る。外部電極は、第2端面3に露出する内部電極4の5つの端部すべてに電気的に接続する。(Electrode formation process)
In the electrode forming step, an external electrode is formed on the
<第3実施形態>
図7を参照して、第3実施形態に係るマスクプレートについて説明する。図7は、第3実施形態に係るセラミック電子部品の製造方法で使用するマスクプレートの開口部を示す平面模式図である。第3実施形態に係る第1マスクプレート20の開口部22A~22Dを示す。第3実施形態は、第1、2実施形態に対して、第1マスクプレート20の開口部の形状の点で相違する。この相違する構成を以下で説明する。
なお、第3実施形態において、第1、2実施形態と同一の符号は、第1、2実施形態と同じ構成であるため、その説明を省略する。<Third embodiment>
With reference to FIG. 7, a mask plate according to a third embodiment will be described. FIG. 7 is a schematic plan view showing an opening of a mask plate used in the method for manufacturing a ceramic electronic component according to the third embodiment.
Note that in the third embodiment, the same reference numerals as in the first and second embodiments have the same configurations as in the first and second embodiments, and therefore, the explanation thereof will be omitted.
図7(a)~図7(d)に示すように、開口部22A~22Dは、それぞれ3つ~6つの延在部22bがマスク中心22cから等角度で放射状に延びている形状を有する。正多角形状の中央部22aは、マスク中心22cを含む。開口部22Bは、第1実施形態の開口部22に比べ、延伸軸22dがマスク中心22cを基準として45°回転している点で相違する。
なお、第3実施形態では、第1マスクプレート20の変形例の一例を挙げたが、これらに限定されない。例えば、開口部22の形状は、図7(a)~図7(d)に示す開口部22A~22Dを、マスク中心22cを基準として所定の角度回転させた形状であってもよい。また、第2マスクプレート40の開口部42が、開口部22A~22Dと同じ形状であってもよい。
また、本明細書において、正多角形状は、厳密な正多角形の形状に限定されない。As shown in FIGS. 7(a) to 7(d), each of the
Note that in the third embodiment, an example of a modification of the
Further, in this specification, the regular polygon shape is not limited to the shape of a strict regular polygon.
セラミック電子部品は、外部電極60上に金属膜をさらに配置してもよい。金属膜は、例えば、めっき法を用いて形成することができる。この場合、外部電極60は、下地電極となる。
The ceramic electronic component may further include a metal film on the
前記実施形態では、第1,第2マスクプレート20,40は、いずれも1枚で構成されていたが、これに限定されない。例えば、互いに異なる形状の開口部を有するマスクプレートを2以上重ね合わせて、図3に示す開口部を有するマスクプレートを構成してもよい。
In the embodiment, each of the first and
前記実施形態では、開口部22の延在部22bの先端部が面取りされているが、角部を有してもよい。また、開口部42においても同様である。
In the embodiment described above, the tip of the extending
本開示は上述の第1~第3実施形態に限定されず、本開示の要旨を逸脱しない範囲で設計変更可能である。また、第1~第3実施形態の特徴的を様々に組み合わせてよい。例えば、第2実施形態のセラミック電子部品の製造方法において、第1、第2マスクプレートに第3実施形態のマスクプレートを使用することができる。 The present disclosure is not limited to the first to third embodiments described above, and design changes can be made without departing from the gist of the present disclosure. Furthermore, the features of the first to third embodiments may be combined in various ways. For example, in the method for manufacturing a ceramic electronic component according to the second embodiment, the mask plate according to the third embodiment can be used as the first and second mask plates.
本出願は、日本国特許出願第2019-235026号(出願日:2019年12月25日、発明の名称:「セラミック電子部品の製造方法およびその製法に用いるマスクプレート」)に基づくパリ条約上の優先権を主張する。当該出願に開示された内容は全て、この引用により、本明細書に含まれるものとする。 This application is based on Japanese Patent Application No. 2019-235026 (filing date: December 25, 2019, title of invention: "Ceramic electronic component manufacturing method and mask plate used in the manufacturing method") under the Paris Convention. Claim priority. All content disclosed in that application is hereby incorporated by reference.
1 セラミック素体
2 第1端面
3 第2端面
4 内部電極
10、10A 支持プレート
10a 頂面
10b 底面
12 空隙部
12A 貫通空隙部
12f 第1開口
12g 第2開口
14 開口中心
16 開口中心
20 第1マスクプレート
22,22A,22B,22C,22D 開口部
22b 延在部
22c マスク中心
22d 延伸軸
30 マスク保護シート
40 第2マスクプレート
42 開口部
42b 延在部
42c マスク中心
42d 延伸軸
50 マスク保護シート
60 外部電極
100 セラミック電子部品1
Claims (11)
空隙部を有する支持プレートと、開口部を有する第1マスクプレートとを用意する工程と、
前記空隙部に前記セラミック素体を収容する工程と、
前記支持プレートの頂面に前記第1マスクプレートを直接配置して、前記セラミック素体の第1端面上に前記開口部を位置させる工程と、
スパッタリング法によって、前記セラミック素体の第1端面に外部電極を形成する工程と
を含み、
前記開口部は、マスク中心と、前記マスク中心から放射状に延びる延在部とを有し、
前記第1マスクプレートは、1枚から構成されている、セラミック電子部品の製造方法。 A method for manufacturing a ceramic electronic component having a rectangular parallelepiped ceramic body having an internal electrode, and an external electrode disposed on a first end surface of the ceramic body from which an end of the internal electrode is exposed, the method comprising:
preparing a support plate having a void and a first mask plate having an opening;
accommodating the ceramic body in the void;
arranging the first mask plate directly on the top surface of the support plate to position the opening on the first end surface of the ceramic body;
forming an external electrode on the first end surface of the ceramic body by a sputtering method,
The opening has a mask center and an extension extending radially from the mask center,
The method for manufacturing a ceramic electronic component , wherein the first mask plate is composed of one piece .
貫通空隙部を有する支持プレートと、開口部を有する第1マスクプレートと、開口部を有する第2マスクプレートとを用意する工程と、
前記第2マスクプレートを前記支持プレートの底面に直接配置する工程と、
前記貫通空隙部に前記セラミック素体を収容する工程と、
第1マスクプレートを前記支持プレートの頂面に直接配置して、前記セラミック素体の第1端面上に前記開口部を位置させる工程と、
スパッタリング法によって、前記セラミック素体の第1端面および第2端面に外部電極を形成する工程と
を含み、
前記開口部は、マスク中心と、前記マスク中心から放射状に延びる延在部とを有し、
前記第1マスクプレートおよび前記第2マスクプレートは、それぞれ1枚から構成されている、セラミック電子部品の製造方法。 A method for manufacturing a ceramic electronic component, comprising a rectangular parallelepiped ceramic body having internal electrodes, and external electrodes disposed on a first end surface and a second end surface of the ceramic body, respectively, from which end portions of the internal electrodes are exposed. There it is,
preparing a support plate having a through-hole, a first mask plate having an opening, and a second mask plate having an opening;
placing the second mask plate directly on the bottom surface of the support plate;
accommodating the ceramic body in the through gap;
arranging a first mask plate directly on the top surface of the support plate to position the opening on the first end surface of the ceramic body;
forming external electrodes on the first end surface and the second end surface of the ceramic body by a sputtering method,
The opening has a mask center and an extension extending radially from the mask center,
The method for manufacturing a ceramic electronic component , wherein each of the first mask plate and the second mask plate is composed of one piece .
前記延在部の前記延伸軸に直交する幅は、前記中央部の仮想辺の長さと同じである、請求項1または2に記載のセラミック電子部品の製造方法。3. The method for manufacturing a ceramic electronic component according to claim 1, wherein a width of the extending portion perpendicular to the stretching axis is the same as a length of a virtual side of the central portion.
前記開口部のマスク中心は前記第1開口の開口中心上に位置する、請求項1に記載のセラミック電子部品の製造方法。 The void portion has a first opening,
2. The method of manufacturing a ceramic electronic component according to claim 1, wherein the mask center of the opening is located on the opening center of the first opening.
前記開口部は、マスク中心と、前記マスク中心から放射状に延びる延在部とを有し、
1枚から構成されている、マスクプレート。 A mask plate having an opening,
The opening has a mask center and an extension extending radially from the mask center,
A mask plate consisting of one piece .
前記延在部の前記延伸軸に直交する幅は、前記中央部の仮想辺の長さと同じである、請求項8に記載のマスクプレート。The mask plate according to claim 8, wherein a width of the extending portion perpendicular to the stretching axis is the same as a length of a virtual side of the central portion.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019235026 | 2019-12-25 | ||
| JP2019235026 | 2019-12-25 | ||
| PCT/JP2020/039537 WO2021131275A1 (en) | 2019-12-25 | 2020-10-21 | Manufacturing method for ceramic electronic component and mask plate used in said manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2021131275A1 JPWO2021131275A1 (en) | 2021-07-01 |
| JP7359223B2 true JP7359223B2 (en) | 2023-10-11 |
Family
ID=76574158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021566854A Active JP7359223B2 (en) | 2019-12-25 | 2020-10-21 | Ceramic electronic component manufacturing method and mask plate used in the manufacturing method |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7359223B2 (en) |
| WO (1) | WO2021131275A1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018003155A (en) | 2016-06-28 | 2018-01-11 | 大日本印刷株式会社 | Vapor deposition mask, production of organic semiconductor element, and production of organic el display |
| JP2019073800A (en) | 2016-09-30 | 2019-05-16 | 大日本印刷株式会社 | Vapor deposition mask integrated with frame, vapor deposition mask preparation body integrated with frame, method for forming vapor deposition pattern, method for manufacturing organic semiconductor element and method for manufacturing organic el display |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0653097A (en) * | 1992-07-30 | 1994-02-25 | Rohm Co Ltd | Method for forming terminal electrode film in electronic parts |
| JP2014058722A (en) * | 2012-09-18 | 2014-04-03 | Tdk Corp | Mask apparatus for vacuum deposition, vapor deposition apparatus, and mask for vacuum deposition |
| JP6728733B2 (en) * | 2015-02-10 | 2020-07-22 | 大日本印刷株式会社 | Method for manufacturing vapor deposition mask and vapor deposition mask |
-
2020
- 2020-10-21 WO PCT/JP2020/039537 patent/WO2021131275A1/en not_active Ceased
- 2020-10-21 JP JP2021566854A patent/JP7359223B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018003155A (en) | 2016-06-28 | 2018-01-11 | 大日本印刷株式会社 | Vapor deposition mask, production of organic semiconductor element, and production of organic el display |
| JP2019073800A (en) | 2016-09-30 | 2019-05-16 | 大日本印刷株式会社 | Vapor deposition mask integrated with frame, vapor deposition mask preparation body integrated with frame, method for forming vapor deposition pattern, method for manufacturing organic semiconductor element and method for manufacturing organic el display |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021131275A1 (en) | 2021-07-01 |
| JPWO2021131275A1 (en) | 2021-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2021002591A (en) | Laminated coil component | |
| JP7359223B2 (en) | Ceramic electronic component manufacturing method and mask plate used in the manufacturing method | |
| JP6497127B2 (en) | Multilayer capacitor | |
| JP4973309B2 (en) | Holding jig | |
| JP7711201B2 (en) | Method for aligning laminated components and method for manufacturing laminated ceramic electronic components using the alignment method | |
| JP7762821B2 (en) | Multilayer coil components | |
| JP2000195742A (en) | Multilayer ceramic capacitors | |
| JP2019207904A (en) | Alignment method for chip component | |
| JP7122135B2 (en) | Alignment method of chip parts | |
| JP2007188957A (en) | Surface-mounting electronic component | |
| JP4067923B2 (en) | Manufacturing method of chip resistor | |
| JPH0370887B2 (en) | ||
| JPH11154621A (en) | Laminated ceramic chip capacitor arrays | |
| JP7047349B2 (en) | Manufacturing method of laminated coil parts | |
| JP7833552B2 (en) | Ceramic wiring substrate and ceramic wiring member | |
| JP7726181B2 (en) | Inductor Components | |
| JP7732293B2 (en) | Inductor Components | |
| KR102890425B1 (en) | Directional alignment device | |
| JP7840190B2 (en) | Electronic components | |
| JP4167194B2 (en) | Manufacturing method of chip parts | |
| US20220319766A1 (en) | Multi-layer coil component | |
| US11056282B2 (en) | Method of manufacturing a capacitor including dielectric structure formed of sintered body | |
| JP2025173914A (en) | Manufacturing method for multilayer ceramic electronic components | |
| JP2024134229A (en) | Inductors | |
| WO2025022942A1 (en) | Laminated electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230829 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230911 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7359223 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |