Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7361566B2 - Semiconductor device and its manufacturing method - Google Patents
[go: Go Back, main page]

JP7361566B2 - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP7361566B2
JP7361566B2 JP2019194049A JP2019194049A JP7361566B2 JP 7361566 B2 JP7361566 B2 JP 7361566B2 JP 2019194049 A JP2019194049 A JP 2019194049A JP 2019194049 A JP2019194049 A JP 2019194049A JP 7361566 B2 JP7361566 B2 JP 7361566B2
Authority
JP
Japan
Prior art keywords
metal film
film
semiconductor device
forming
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019194049A
Other languages
Japanese (ja)
Other versions
JP2021068836A (en
Inventor
聖明 門井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2019194049A priority Critical patent/JP7361566B2/en
Publication of JP2021068836A publication Critical patent/JP2021068836A/en
Application granted granted Critical
Publication of JP7361566B2 publication Critical patent/JP7361566B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/536Shapes of wire connectors the connected ends being ball-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/981Auxiliary members, e.g. spacers
    • H10W72/983Reinforcing structures, e.g. collars

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、ボンディングパッドを有する半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device having bonding pads and a method for manufacturing the same.

ボンディングパッドを有する従来の半導体装置について説明する。半導体装置には、半導体集積回路へ電源電圧あるいはグランド電位を供給したり、外部とデータのやり取りを行ったりするためにボンディングパッドが設けられる。図11は、従来の半導体装置のボンディングパッドを示す断面図である。 A conventional semiconductor device having bonding pads will be described. Semiconductor devices are provided with bonding pads for supplying a power supply voltage or ground potential to a semiconductor integrated circuit and for exchanging data with the outside. FIG. 11 is a cross-sectional view showing a bonding pad of a conventional semiconductor device.

半導体基板50の表面に設けられた絶縁膜53の上に第一金属膜51が設けられている。第一金属膜51の上には第二金属膜52が直接設けられている。保護膜54は第二金属膜52の上を覆っており、ボンディングパッドの上では開口部を有する。保護膜54は、保護膜54の開口部以外では第二金属膜52を覆っている。したがって、保護膜54の開口部が、ボンディングパッドとして使用される領域を定義している。 A first metal film 51 is provided on an insulating film 53 provided on the surface of the semiconductor substrate 50. A second metal film 52 is provided directly on the first metal film 51 . The protective film 54 covers the second metal film 52 and has an opening above the bonding pad. The protective film 54 covers the second metal film 52 except for the opening of the protective film 54 . Therefore, the opening in the protective film 54 defines the area used as a bonding pad.

ここで、第一金属膜51と第二金属膜の物理的特性であるヤング率に関して、第一金属膜51のヤング率は、第二金属膜52のヤング率よりも高くなっている。このような構造にすると、ヤング率の高い第一金属膜51がボンディングパッドの下層として設けられるので、ワイヤーボンディングの衝撃によって発生した応力に対するボンディングパッド周辺の耐性が高くなる(例えば、特許文献1参照)。 Here, regarding Young's modulus, which is a physical property of the first metal film 51 and the second metal film, the Young's modulus of the first metal film 51 is higher than that of the second metal film 52. With such a structure, the first metal film 51 with a high Young's modulus is provided as a lower layer of the bonding pad, so the resistance around the bonding pad against stress generated by the impact of wire bonding is increased (for example, see Patent Document 1). ).

特開2009-027098号公報Japanese Patent Application Publication No. 2009-027098

しかしながら、特許文献1に記載の技術においては、ワイヤーボンディングの衝撃で発生した応力によって、第二金属膜52の上面や側面が歪んでしまい、ボンディングパッドを覆う保護膜54にクラックが入ってしまうことがあった。 However, in the technique described in Patent Document 1, the upper surface and side surfaces of the second metal film 52 are distorted due to the stress generated by the impact of wire bonding, and the protective film 54 covering the bonding pad is cracked. was there.

本発明は、上記課題に鑑みてなされ、ボンディングパッドを覆う保護膜54にクラックが入ることを防止できる半導体装置を提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor device that can prevent cracks from forming in the protective film 54 covering the bonding pads.

本発明は、上記課題を解決するために以下の手段を用いる。
まず、ボンディングパッドを有する半導体装置であって、
半導体基板と、
前記半導体基板の表面に設けられた絶縁膜と、
前記絶縁膜の上に設けられた第一金属膜と、
前記第一金属膜の上面および側面を被覆する第二金属膜と、
前記第二金属膜の上に開口部を有し、前記開口部以外で前記第二金属膜と前記絶縁膜とを覆う保護膜と、を有し、
前記第二金属膜のヤング率は、前記第一金属膜のヤング率よりも高いことを特徴とする半導体装置とする。
The present invention uses the following means to solve the above problems.
First, a semiconductor device having a bonding pad,
a semiconductor substrate;
an insulating film provided on the surface of the semiconductor substrate;
a first metal film provided on the insulating film;
a second metal film covering the top and side surfaces of the first metal film;
a protective film having an opening above the second metal film and covering the second metal film and the insulating film other than the opening;
The semiconductor device is characterized in that the Young's modulus of the second metal film is higher than the Young's modulus of the first metal film.

また、ボンディングパッドを有する半導体装置の製造方法であって、
半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に第一金属膜を形成する工程と、
前記第一金属膜の上面および側面を覆うように前記第一金属膜よりもヤング率の高い第二金属膜を形成する工程と、
前記第二金属膜および前記絶縁膜を覆うように保護膜を形成する工程と、
前記第二金属膜上において、前記保護膜に開口部を形成する工程と、
を備えることを特徴とする半導体装置の製造方法を用いる。
Further, a method for manufacturing a semiconductor device having a bonding pad, the method comprising:
a step of forming an insulating film on a semiconductor substrate;
forming a first metal film on the insulating film;
forming a second metal film having a higher Young's modulus than the first metal film so as to cover the top and side surfaces of the first metal film;
forming a protective film to cover the second metal film and the insulating film;
forming an opening in the protective film on the second metal film;
A method for manufacturing a semiconductor device is used.

上記手段を用いることで、ワイヤーボンディングの際に生じる第一金属膜の歪み(変形)が防止できる。これにより、ボンディングパッドを覆う保護膜にクラックが入ることを防止することが可能となる。 By using the above means, distortion (deformation) of the first metal film that occurs during wire bonding can be prevented. This makes it possible to prevent cracks from forming in the protective film covering the bonding pads.

本発明の第1実施形態に係る半導体装置の断面図である。1 is a cross-sectional view of a semiconductor device according to a first embodiment of the present invention. ワイヤーボンディングによる膜の歪みを示す断面図である。FIG. 3 is a cross-sectional view showing distortion of a film due to wire bonding. 本発明の第2実施形態に係る半導体装置の平面図および断面図である。FIG. 7 is a plan view and a cross-sectional view of a semiconductor device according to a second embodiment of the present invention. 本発明の第3実施形態に係る半導体装置の断面図である。FIG. 3 is a cross-sectional view of a semiconductor device according to a third embodiment of the present invention. 本発明の第1実施形態に係る半導体装置の製造工程を示す図である。FIG. 1 is a diagram showing a manufacturing process of a semiconductor device according to a first embodiment of the present invention. 図5に続く、本発明の第1実施形態に係る半導体装置の製造工程を示す図である。FIG. 6 is a diagram following FIG. 5 illustrating the manufacturing process of the semiconductor device according to the first embodiment of the present invention. 図6に続く、本発明の第1実施形態に係る半導体装置の製造工程を示す図である。FIG. 7 is a diagram following FIG. 6 illustrating the manufacturing process of the semiconductor device according to the first embodiment of the present invention. 本発明の第3実施形態に係る半導体装置の製造工程を示す図である。FIG. 7 is a diagram showing a manufacturing process of a semiconductor device according to a third embodiment of the present invention. 図8に続く、本発明の第3実施形態に係る半導体装置の製造工程を示す図である。9 is a diagram showing a manufacturing process of a semiconductor device according to a third embodiment of the present invention following FIG. 8. FIG. 図9に続く、本発明の第3実施形態に係る半導体装置の製造工程を示す図である。FIG. 9 is a diagram showing a manufacturing process of a semiconductor device according to a third embodiment of the present invention, following FIG. 9 . 従来の半導体装置を示す断面図である。FIG. 2 is a cross-sectional view showing a conventional semiconductor device.

以下、本発明の実施形態を、図面を参照して説明する。
まず、ボンディングパッド30を有する半導体装置の構造について説明する。図1は、本発明の第1実施形態に係る半導体装置の断面図である。
Embodiments of the present invention will be described below with reference to the drawings.
First, the structure of a semiconductor device having bonding pads 30 will be described. FIG. 1 is a cross-sectional view of a semiconductor device according to a first embodiment of the invention.

図1に示すように、半導体基板10の表面に設けられた絶縁膜13の上にはボンディングパッド30が設けられている。ボンディングパッド30は第一金属膜11と第二金属膜12から構成され、絶縁膜13上に第一金属膜11が設けられ、第一金属膜11の上面および側面を覆うように第二金属膜12が設けられている。さらに第二金属膜12および絶縁膜13の上には開口部15を有する保護膜14が設けられる。すなわち、保護膜14は開口部15以外で第二金属膜12と絶縁膜13を覆っている。保護膜14によって覆われていない領域がパッド部16となる。ここで、第一金属膜11は、例えば、アルミニウム膜単体やアルミニウム合金膜によって形成される。第二金属膜12は、バリアメタル膜12xと接合安定膜12yの積層膜であって、バリアメタル膜12xが第一金属膜11と接している。バリアメタル膜12xとしてはニッケル膜、タングステン膜、チタン膜、パラジウム膜などが用いられ、接合安定膜12yとしては金(Au)膜が用いられる。アルミニウム(Al)のヤング率は70GPa程度であり、ニッケル(Ni)のヤング率は200GPa程度、タングステン(W)のヤング率は400GPa程度、チタン(Ti)のヤング率は110GPa程度、パラジウム(Pd)のヤング率は120GPa程度である。このような構成にした場合、少なくとも、第二金属膜12を構成するバリアメタル膜12xのヤング率は、第一金属膜11のヤング率よりも高くなっている。参考までに金(Au)のヤング率は80GPa程度であり、第一金属膜11を構成するアルミニウム(Al)のヤング率よりも高い。 As shown in FIG. 1, bonding pads 30 are provided on the insulating film 13 provided on the surface of the semiconductor substrate 10. The bonding pad 30 is composed of a first metal film 11 and a second metal film 12. The first metal film 11 is provided on an insulating film 13, and a second metal film is provided to cover the top and side surfaces of the first metal film 11. 12 are provided. Further, a protective film 14 having an opening 15 is provided on the second metal film 12 and the insulating film 13. That is, the protective film 14 covers the second metal film 12 and the insulating film 13 except for the opening 15 . The area not covered by the protective film 14 becomes the pad portion 16. Here, the first metal film 11 is formed of, for example, an aluminum film alone or an aluminum alloy film. The second metal film 12 is a laminated film of a barrier metal film 12x and a bonding stabilizing film 12y, and the barrier metal film 12x is in contact with the first metal film 11. A nickel film, a tungsten film, a titanium film, a palladium film, or the like is used as the barrier metal film 12x, and a gold (Au) film is used as the bonding stabilizing film 12y. The Young's modulus of aluminum (Al) is about 70 GPa, the Young's modulus of nickel (Ni) is about 200 GPa, the Young's modulus of tungsten (W) is about 400 GPa, the Young's modulus of titanium (Ti) is about 110 GPa, and the Young's modulus of palladium (Pd). The Young's modulus of is about 120 GPa. In such a configuration, at least the Young's modulus of the barrier metal film 12x constituting the second metal film 12 is higher than the Young's modulus of the first metal film 11. For reference, the Young's modulus of gold (Au) is approximately 80 GPa, which is higher than the Young's modulus of aluminum (Al) constituting the first metal film 11.

図2にて、ボンディングパッドに対してワイヤーボンディングが実施される場合のボンディングパッドを形成している膜の歪みについて説明する。図2(a)は従来の半導体装置のボンディングパッドでのワイヤーボンディングによる膜の歪みを示す断面図、図2(b)は本発明の第1実施形態に係る半導体装置のボンディングパッドでのワイヤーボンディングによる膜の歪みを示す断面図を示している。 Referring to FIG. 2, distortion of a film forming a bonding pad when wire bonding is performed on the bonding pad will be described. FIG. 2(a) is a cross-sectional view showing film distortion due to wire bonding at the bonding pad of a conventional semiconductor device, and FIG. 2(b) is a cross-sectional view showing film distortion at the bonding pad of the semiconductor device according to the first embodiment of the present invention. 2 shows a cross-sectional view showing the distortion of the film due to

図2(a)に示すように、従来のボンディングパッド上にワイヤーボンディングすると、ワイヤーボール部17がボンディングパッドに接触した部分、すなわち第二金属膜52が保護膜54の開口部から露出するボンディングパッドの中央領域には凹部55が形成され、これによって、ボンディングパッドの中央領域からボンディングパッドの周辺領域へ第二金属膜12の部分移動が起こる。矢印で図示した方向への第二金属膜52の部分移動により、ボンディングパッドの周辺領域の上面および側面には凸状の歪み56が生じ、それと接する保護膜14にクラックやそれに伴う保護膜54の剥離が発生してしまう。保護膜54のクラックや剥離は半導体装置内部への水分侵入を容易とし、半導体装置の信頼性が低下させるおそれがある。 As shown in FIG. 2A, when wire bonding is performed on a conventional bonding pad, the portion where the wire ball portion 17 contacts the bonding pad, that is, the second metal film 52 is exposed from the opening of the protective film 54. A recess 55 is formed in the central region of the bonding pad, thereby causing a partial movement of the second metal film 12 from the central region of the bonding pad to the peripheral region of the bonding pad. Due to the partial movement of the second metal film 52 in the direction indicated by the arrow, a convex strain 56 is generated on the upper surface and side surfaces of the peripheral area of the bonding pad, and the protective film 14 in contact with the strain 56 is cracked and the protective film 54 is damaged accordingly. Peeling will occur. Cracking or peeling of the protective film 54 may facilitate moisture intrusion into the interior of the semiconductor device, which may reduce the reliability of the semiconductor device.

これに対し、図2(b)に示すように、本発明の第1実施形態に係る半導体装置のボンディングパッド30では第一金属膜11の上面および側面が第一金属膜11よりもヤング率の高い第二金属膜12で覆われている。このため、ボンディングパッド30上にワイヤーボンディングしてもワイヤーボール部17が接するボンディングパッド30の中央領域には第二金属膜12が設けられており、この領域には凹部が形成されにくい。さらに第二金属膜12は中央領域から周辺領域の上面および側面までも覆う構造であるため、たとえ中央領域に過度の応力がかかっても周辺領域の第一金属膜11および第二金属膜12に歪みが生じにくい。それゆえ、それと接する保護膜14にクラックが入ること、それに伴う保護膜14の剥離を防止することが可能となり、信頼性の高い半導体装置1を実現できる。 On the other hand, as shown in FIG. 2B, in the bonding pad 30 of the semiconductor device according to the first embodiment of the present invention, the upper surface and side surfaces of the first metal film 11 have a Young's modulus lower than that of the first metal film 11. It is covered with a high second metal film 12. Therefore, even if wire bonding is performed on the bonding pad 30, the second metal film 12 is provided in the central region of the bonding pad 30 where the wire ball portion 17 contacts, and a recess is difficult to be formed in this region. Furthermore, since the second metal film 12 has a structure that covers from the central region to the upper surface and side surfaces of the peripheral region, even if excessive stress is applied to the central region, the first metal film 11 and the second metal film 12 in the peripheral region Less likely to cause distortion. Therefore, it is possible to prevent the protective film 14 in contact with the protective film 14 from cracking and the resulting peeling of the protective film 14, thereby realizing a highly reliable semiconductor device 1.

図3は、本発明の第2実施形態に係る半導体装置の平面図および断面図である。図3(a)の平面図に示すように、第1実施形態と異なるのは、第一金属膜11を市松模様の海島構造とした点である。海島構造は、第一金属膜11からなる矩形の島領域21と第一金属膜11が無く下地の絶縁膜13が露出する海領域22とを有し、隣接する島領域21が互いに矩形の頂点部で接続され、辺部で互いに離間する構造である。 FIG. 3 is a plan view and a cross-sectional view of a semiconductor device according to a second embodiment of the invention. As shown in the plan view of FIG. 3A, the difference from the first embodiment is that the first metal film 11 has a checkered sea-island structure. The sea-island structure has a rectangular island region 21 made of the first metal film 11 and a sea region 22 where the first metal film 11 is absent and the underlying insulating film 13 is exposed, and adjacent island regions 21 are located at the apex of each rectangle. The structure is such that they are connected at the edges and separated from each other at the edges.

図3(b)は図3(a)のA-A線における断面図である。半導体基板10の表面に設けられた絶縁膜13の上にはボンディングパッド30が設けられている。ボンディングパッド30は第一金属膜11と第二金属膜12から構成され、絶縁膜13上に第一金属膜11が設けられ、第一金属膜11の上面および側面を覆うように第二金属膜12が設けられている。さらに第二金属膜12および絶縁膜13の上には開口部15を有する保護膜14が設けられる。すなわち、保護膜14は開口部15以外で第二金属膜12と絶縁膜13とを覆っている。 FIG. 3(b) is a cross-sectional view taken along line AA in FIG. 3(a). A bonding pad 30 is provided on the insulating film 13 provided on the surface of the semiconductor substrate 10. The bonding pad 30 is composed of a first metal film 11 and a second metal film 12. The first metal film 11 is provided on an insulating film 13, and a second metal film is provided to cover the top and side surfaces of the first metal film 11. 12 are provided. Further, a protective film 14 having an opening 15 is provided on the second metal film 12 and the insulating film 13. That is, the protective film 14 covers the second metal film 12 and the insulating film 13 except for the opening 15 .

隣接する島領域21は第二金属膜12からなり、これらの間には海領域22が設けられている。海領域22の凹部には第二金属膜12が密に埋め込まれている。第二金属膜12が第一金属膜11の表面に一様に堆積するとすれば、海領域の幅d1、すなわち隣接する島領域21が離間する幅を第二金属膜12の膜厚の2倍よりも短くすることで、海領域22を第二金属膜12で完全に埋め込むことができる。このような構造であれば、隣接する島領域21の間にヤング率の高い第二金属膜12を2層挟むことになり、より強固な歪み防止層が形成される。これにより、保護膜14にクラックが入ること、そしてそれに伴う保護膜14の剥離を防止することが可能となり、信頼性の高い半導体装置1を実現できる。 The adjacent island regions 21 are made of the second metal film 12, and a sea region 22 is provided between them. The second metal film 12 is densely embedded in the recessed portion of the sea region 22 . Assuming that the second metal film 12 is deposited uniformly on the surface of the first metal film 11, the width d1 of the sea region, that is, the width by which adjacent island regions 21 are separated, is twice the film thickness of the second metal film 12. By making the length shorter than that, the sea region 22 can be completely buried with the second metal film 12. With such a structure, two layers of the second metal film 12 having a high Young's modulus are sandwiched between adjacent island regions 21, thereby forming a stronger strain prevention layer. This makes it possible to prevent the protective film 14 from cracking and the resulting peeling of the protective film 14, making it possible to realize a highly reliable semiconductor device 1.

図3(b)に示す例では、第二金属膜12のバリアメタル膜12xのみで海領域22を完全に埋め込み、バリアメタル膜12xを接合安定膜12yで覆う形状である。図示していないが、バリアメタル膜12xが図3(b)の例よりも薄い場合は海領域22がバリアメタル膜12xおよび接合安定膜12yによって埋め込まれる形状となる。 In the example shown in FIG. 3B, the sea region 22 is completely buried only with the barrier metal film 12x of the second metal film 12, and the barrier metal film 12x is covered with the bonding stabilizing film 12y. Although not shown, if the barrier metal film 12x is thinner than the example shown in FIG. 3(b), the sea region 22 will be buried in the barrier metal film 12x and the bonding stabilizing film 12y.

図4は本発明の第3実施形態に係る半導体装置の断面図である。半導体基板10の表面に設けられた絶縁膜13の上にはボンディングパッド30が設けられている。ボンディングパッド30は第一金属膜11と第二金属膜12から構成され、絶縁膜13上に第一金属膜11が設けられ、第一金属膜11の上面および側面を覆うように第二金属膜12が設けられている。さらに第二金属膜12および絶縁膜13の上には開口部15を有する保護膜14が設けられる。すなわち、保護膜14は開口部15以外で第二金属膜12と絶縁膜13とを覆っている。 FIG. 4 is a cross-sectional view of a semiconductor device according to a third embodiment of the present invention. A bonding pad 30 is provided on the insulating film 13 provided on the surface of the semiconductor substrate 10. The bonding pad 30 is composed of a first metal film 11 and a second metal film 12. The first metal film 11 is provided on an insulating film 13, and a second metal film is provided to cover the top and side surfaces of the first metal film 11. 12 are provided. Further, a protective film 14 having an opening 15 is provided on the second metal film 12 and the insulating film 13. That is, the protective film 14 covers the second metal film 12 and the insulating film 13 except for the opening 15 .

第1実施形態と異なるのは、第一金属膜11の上端縁11aをラウンド形状とした点である。第一金属膜11の上面および側面は第二金属膜12によって覆われているため、第二金属膜12の上端縁12aも下地を反映してラウンド形状となる。ラウンド形状とすることでボンディングパッド30には断面視的に鋭角乃至直角な領域が無くなり、これと接する保護膜14へのダメージがさらに軽減される。このような構造であれば、ボンディングパッド30と保護膜14の膨張係数の違いに起因する保護膜14のクラックも回避することが可能となる。 The difference from the first embodiment is that the upper edge 11a of the first metal film 11 is rounded. Since the upper surface and side surfaces of the first metal film 11 are covered with the second metal film 12, the upper edge 12a of the second metal film 12 also has a round shape reflecting the base. By forming the bonding pad 30 into a round shape, there is no region having an acute angle or a right angle in cross section, and damage to the protective film 14 in contact with the region is further reduced. With such a structure, it is also possible to avoid cracks in the protective film 14 due to the difference in expansion coefficients between the bonding pad 30 and the protective film 14.

図示していないが、本発明の第3実施形態のラウンド形状に代えて、第一金属膜11の上端縁11a及び第二金属膜12の上端縁12aを糸面取り形状とすることでも同様の効果が得られる。 Although not shown, the same effect can be obtained by making the upper edge 11a of the first metal film 11 and the upper edge 12a of the second metal film 12 chamfered in place of the round shape of the third embodiment of the present invention. is obtained.

なお、本発明の第3実施形態のラウンド形状は、第1実施形態の半導体装置のみならず、第2実施形態の半導体装置にも適用できる。
図5乃至図7は本発明の第1実施形態に係る半導体装置の製造方法を示す図である。
Note that the round shape of the third embodiment of the present invention can be applied not only to the semiconductor device of the first embodiment but also to the semiconductor device of the second embodiment.
5 to 7 are diagrams showing a method for manufacturing a semiconductor device according to the first embodiment of the present invention.

まず、図5に示すように、半導体基板10の表面に絶縁膜13を形成し、さらに絶縁膜13の表面にアルミニウム膜(Al)やアルミニウム合金膜(例えば、Al-Si、Al-Si-Cu、Al-Cu)のヤング率の低い金属膜を成膜し、その後、所定のレジストパターンを用いてエッチングして第一金属膜11を形成する。 First, as shown in FIG. 5, an insulating film 13 is formed on the surface of the semiconductor substrate 10, and an aluminum film (Al) or an aluminum alloy film (for example, Al-Si, Al-Si-Cu) is formed on the surface of the insulating film 13. , Al--Cu) having a low Young's modulus is formed, and then etched using a predetermined resist pattern to form the first metal film 11.

次に、図6に示すように、第一金属膜11と絶縁膜13の表面を覆うように、第一金属膜11よりもヤング率の高い金属膜を含む積層膜を成膜する。積層膜はバリアメタル膜12xと接合安定膜12yを順に連続堆積して形成する。連続堆積にはスパッタ法や蒸着法、またはメッキ法などの手法を用いる。堆積するバリアメタル膜12xはニッケル膜、タングステン膜、チタン膜、パラジウム膜単体でも良いし、これらの複数の膜種の積層膜であっても良い。仮にバリアメタル膜12xをニッケル膜とパラジウム膜の積層膜とした場合、ニッケル膜が第一金属膜11と接するように形成するのが良い。そして、パラジウム膜と接する接合安定膜12yは金(Au)膜である。 Next, as shown in FIG. 6, a laminated film including a metal film having a higher Young's modulus than the first metal film 11 is formed so as to cover the surfaces of the first metal film 11 and the insulating film 13. The laminated film is formed by successively depositing the barrier metal film 12x and the bonding stabilizing film 12y in this order. For continuous deposition, methods such as sputtering, vapor deposition, or plating are used. The barrier metal film 12x to be deposited may be a single film of nickel, tungsten, titanium, or palladium, or may be a laminated film of a plurality of these film types. If the barrier metal film 12x is a laminated film of a nickel film and a palladium film, it is preferable to form the nickel film in contact with the first metal film 11. The bonding stable film 12y in contact with the palladium film is a gold (Au) film.

成膜後、所定のレジストパターンを用いてそれぞれの膜を順にエッチングして第二金属膜12を形成する。エッチングに際しては水素イオン指数(pH)を制御した緩衝溶液を用いることでマイクロバッテリ起因のオーバーエッチングを防止することができる。図示するように、バリアメタル膜12xと接合安定膜12yの積層膜である第二金属膜12は、第一金属膜11の上面および側面を覆うように形成される。 After the film formation, each film is sequentially etched using a predetermined resist pattern to form the second metal film 12. During etching, over-etching caused by the microbattery can be prevented by using a buffer solution with a controlled hydrogen ion index (pH). As shown in the figure, the second metal film 12, which is a laminated film of a barrier metal film 12x and a bonding stabilizing film 12y, is formed to cover the top and side surfaces of the first metal film 11.

上記では、レジストパターンを用いて第二金属膜12をエッチングする例を示したが、メタルマスクを用いて所定の箇所に選択的に第二金属膜12を形成するという手法を利用しても良い。 In the above example, the second metal film 12 is etched using a resist pattern, but a method of selectively forming the second metal film 12 at predetermined locations using a metal mask may also be used. .

次に、図7に示すように、第二金属膜12の表面にプラズマ窒化膜などの保護膜14を成膜し、その後、所定のレジストパターンを用いてエッチングして、第二金属膜12上の保護膜14に開口部15を形成し、開口部15において第二金属膜12が露出するようにする。 Next, as shown in FIG. 7, a protective film 14 such as a plasma nitride film is formed on the surface of the second metal film 12, and then etched using a predetermined resist pattern to form a protective film 14 on the second metal film 12. An opening 15 is formed in the protective film 14 so that the second metal film 12 is exposed in the opening 15.

以上の製造方法を用いることで、ワイヤーボンディングの際に生じる応力によって、第一金属膜11の歪みの発生を防ぐことができる。そして、これによりボンディングパッド30を覆う保護膜14にクラックが入ることを防止することができ、クラックを介して水分が侵入することを防ぐことができる。 By using the above manufacturing method, it is possible to prevent distortion of the first metal film 11 due to stress generated during wire bonding. This can prevent cracks from forming in the protective film 14 covering the bonding pads 30, and can prevent moisture from entering through the cracks.

また、本発明の第3実施形態に係る半導体装置を製造する場合は、図5に代えて図8に示す第一金属膜11の形成方法を用いる。
まず、図8に示すように、半導体基板10の表面に絶縁膜13を形成し、さらに絶縁膜13の表面にアルミニウムやアルミニウム合金などのヤング率の低い金属膜を成膜し、その後、所定のレジストパターン19を用いてエッチングして第一金属膜11を形成する。そして、第一金属膜11の上端縁11aをラウンド形状とする場合は、第一金属膜11のエッチングにおいてオーバーエッチング時間を通常よりも過多にして、エッチング中にレジストパターン19の端部を消失させたうえで、さらに第一金属膜11の一部をエッチングするという方法を用いる。
Furthermore, when manufacturing the semiconductor device according to the third embodiment of the present invention, the method for forming the first metal film 11 shown in FIG. 8 is used instead of the method shown in FIG.
First, as shown in FIG. 8, an insulating film 13 is formed on the surface of the semiconductor substrate 10, and then a metal film with a low Young's modulus such as aluminum or aluminum alloy is formed on the surface of the insulating film 13, and then a predetermined film is formed. The first metal film 11 is formed by etching using the resist pattern 19. When the upper edge 11a of the first metal film 11 is rounded, the over-etching time is set to be longer than usual in etching the first metal film 11, so that the edge of the resist pattern 19 disappears during etching. After that, a part of the first metal film 11 is further etched.

図8(a)は、レジストパターン19をマスクとして第一金属膜11をエッチング中の断面図で、通常のオーバーエッチングを終えた段階の断面形状を示すものである。ちなみに、通常のオーバーエッチング時間は検知された終点時間の0.2~0.5倍である。この段階ではレジストパターン19の側面に傾斜部が確認できるものの第一金属膜11の側面は垂直に形成されている。 FIG. 8A is a cross-sectional view of the first metal film 11 being etched using the resist pattern 19 as a mask, and shows the cross-sectional shape after normal over-etching. Incidentally, the normal overetching time is 0.2 to 0.5 times the detected end point time. At this stage, although an inclined portion can be seen on the side surface of the resist pattern 19, the side surface of the first metal film 11 is formed vertically.

図8(b)は、さらにオーバーエッチングを加えた状態を示す断面図である。レジストパターン19の膜減りが大きく、側面の傾斜が通常のオーバーエッチングを終えた段階よりも大きくなっている。このようなレジストパターン19になると、第一金属膜11の上端縁11aの部分はレジストパターン19に覆われておらず、上端縁11aの部分にラウンド形状が形成される。ここで採用したオーバーエッチング時間は通常のオーバーエッチング時間の1.5~2.5倍である。次に、レジストパターン19を除去することで図8(c)に示すような、上端縁11aにラウンド形状を有する第一金属膜11が得られる。 FIG. 8(b) is a cross-sectional view showing a state in which over-etching has been further added. The film thickness of the resist pattern 19 is greatly reduced, and the slope of the side surface is larger than that at the stage after normal over-etching. In such a resist pattern 19, the upper edge 11a of the first metal film 11 is not covered with the resist pattern 19, and a round shape is formed in the upper edge 11a. The over-etching time employed here is 1.5 to 2.5 times the normal over-etching time. Next, by removing the resist pattern 19, the first metal film 11 having a rounded upper edge 11a as shown in FIG. 8(c) is obtained.

以上、説明したように、オーバーエッチング時間を通常よりも1.5~2.5倍とし、レジストパターン19の端部の膜厚が無くなるまでエッチングし、端部のレジストパターン19が消失させることで露出した第一金属膜11の上端縁11aをエッチングしてラウンド形状とすることができる。なお、第一金属膜11の上端縁11aにラウンド形状を形成する方法はこれに限るものではない。 As explained above, the over-etching time is set to 1.5 to 2.5 times longer than usual, and etching is performed until the film thickness at the ends of the resist pattern 19 disappears. The exposed upper edge 11a of the first metal film 11 can be etched to form a round shape. Note that the method for forming the round shape on the upper edge 11a of the first metal film 11 is not limited to this.

また、第一金属膜11の上端縁11a及び第二金属膜12の上端縁12aをラウンド形状に代えて糸面取り形状とする場合は、第一金属膜11のエッチングにウェットエッチングを採用し、その際の第一金属膜11とレジストパターン19との密着性を制御することで糸面取り形状が得られる。 Furthermore, when the upper edge 11a of the first metal film 11 and the upper edge 12a of the second metal film 12 are to have a chamfered shape instead of a round shape, wet etching is adopted for etching the first metal film 11, and the upper edge 12a of the second metal film 12 is chamfered. By controlling the adhesion between the first metal film 11 and the resist pattern 19, a chamfered shape can be obtained.

次に、図9に示すように、第一金属膜11と絶縁膜13の表面を覆うように、第一金属膜11よりもヤング率の高い金属膜を含む積層膜を成膜する。積層膜はバリアメタル膜12xと接合安定膜12yを順に連続堆積して形成する。連続堆積にはスパッタ法や蒸着法、またはメッキ法などの手法を用いる。バリアメタル膜12xはニッケル膜単体でも良いし、ニッケル膜とパラジウム膜の積層膜でも良く、この場合、ニッケル膜が第一金属膜11と接するように形成するのが良い。接合安定膜は金(Au)膜である。 Next, as shown in FIG. 9, a laminated film including a metal film having a higher Young's modulus than the first metal film 11 is formed so as to cover the surfaces of the first metal film 11 and the insulating film 13. The laminated film is formed by successively depositing the barrier metal film 12x and the bonding stabilizing film 12y in this order. For continuous deposition, methods such as sputtering, vapor deposition, or plating are used. The barrier metal film 12x may be a single nickel film or a laminated film of a nickel film and a palladium film. In this case, it is preferable to form the nickel film so that it is in contact with the first metal film 11. The bonding stabilizing film is a gold (Au) film.

下地の第一金属膜11は上端縁11aにラウンド形状を有するため、このラウンド形状は第一金属膜11を被覆する第二金属膜12の形状に反映され、第二金属膜12の上端縁12aにもラウンド形状が形成される。 Since the first metal film 11 as the base has a round shape at the upper edge 11a, this round shape is reflected in the shape of the second metal film 12 covering the first metal film 11, and the upper edge 12a of the second metal film 12 has a round shape. A round shape is also formed.

成膜後、所定のレジストパターンを用いてそれぞれの膜を順にエッチングして第二金属膜12を形成する。バリアメタル膜12xと接合安定膜12yの積層膜である第二金属膜12は、少なくとも第一金属膜11の上面および側面を覆うように形成される。 After the film formation, each film is sequentially etched using a predetermined resist pattern to form the second metal film 12. The second metal film 12, which is a laminated film of the barrier metal film 12x and the bonding stabilizing film 12y, is formed to cover at least the top and side surfaces of the first metal film 11.

上記では、レジストパターンを用いて第二金属膜12をエッチングする例を示したが、メタルマスクを用いて所定の箇所に選択的に第二金属膜12を形成するという手法を利用しても良い。 In the above example, the second metal film 12 is etched using a resist pattern, but a method of selectively forming the second metal film 12 at predetermined locations using a metal mask may also be used. .

次に、図10に示すように、第二金属膜12の表面にプラズマ窒化膜などの保護膜14を成膜し、その後、所定のレジストパターンを用いてエッチングして、第二金属膜12上において保護膜14に開口部15を形成する。第二金属膜12の上端縁12aをラウンド形状とすることで、これを被覆する保護膜14へのダメージを軽減できる。 Next, as shown in FIG. 10, a protective film 14 such as a plasma nitride film is formed on the surface of the second metal film 12, and then etched using a predetermined resist pattern to form a protective film 14 on the second metal film 12. In step, an opening 15 is formed in the protective film 14. By forming the upper edge 12a of the second metal film 12 into a round shape, damage to the protective film 14 covering it can be reduced.

以上の製造方法を用いることで、ワイヤーボンディングの際に生じる第一金属膜11の歪みをより一層防止できる。これにより、ボンディングパッド30を覆う保護膜14にクラックが入ること、そしてそれに伴う保護膜14の剥離を防ぐことが可能となり、信頼性の高い半導体装置1を実現できる。 By using the above manufacturing method, distortion of the first metal film 11 that occurs during wire bonding can be further prevented. This makes it possible to prevent the protective film 14 covering the bonding pad 30 from cracking and the resulting peeling of the protective film 14, thereby realizing a highly reliable semiconductor device 1.

なお、本発明の第3実施形態のラウンド形状の形成は、第1実施形態の半導体装置のみならず、第2実施形態の半導体装置にも適用できることは明らかである。 Note that it is clear that the formation of the round shape according to the third embodiment of the present invention can be applied not only to the semiconductor device according to the first embodiment but also to the semiconductor device according to the second embodiment.

1 半導体装置
10半導体基板
11 第一金属膜
11a 上端縁
12 第二金属膜
12a 上端縁
12x バリアメタル膜
12y 接合安定膜
13 絶縁膜
14 保護膜
15 開口部
16 パッド部
17 ワイヤーボール部
18 クラック
19 レジストパターン
21 島領域
22 海領域
30 ボンディングパッド
d1 海領域の幅
1 Semiconductor device 10 Semiconductor substrate 11 First metal film 11a Top edge 12 Second metal film 12a Top edge 12x Barrier metal film 12y Bonding stability film 13 Insulating film 14 Protective film 15 Opening 16 Pad portion 17 Wire ball portion 18 Crack 19 Resist Pattern 21 Island area 22 Sea area 30 Bonding pad d1 Width of sea area

Claims (8)

ボンディングパッドを有する半導体装置であって、
半導体基板と、
前記半導体基板の表面に設けられた絶縁膜と、
前記絶縁膜の上に断面視において矩形状にアルミニウムで形成され、上端縁がラウンド形状である第一金属膜と、
前記第一金属膜の上面および側面を被覆する第二金属膜と、
前記第二金属膜の上に開口部を有し、前記開口部以外で前記第二金属膜と前記絶縁膜とを覆う、プラズマ窒化膜で形成されている保護膜と、を有し、
前記第二金属膜のヤング率は、前記第一金属膜のヤング率よりも高いことを特徴とする半導体装置。
A semiconductor device having a bonding pad,
a semiconductor substrate;
an insulating film provided on the surface of the semiconductor substrate;
a first metal film formed of aluminum and having a rectangular shape in a cross-sectional view on the insulating film and having a rounded upper edge ;
a second metal film covering the top and side surfaces of the first metal film;
a protective film formed of a plasma nitride film having an opening above the second metal film and covering the second metal film and the insulating film except for the opening;
A semiconductor device, wherein a Young's modulus of the second metal film is higher than a Young's modulus of the first metal film.
前記第一金属膜が海島構造に設けられ、前記海島構造の海領域に前記第二金属膜が埋め込まれていることを特徴とする請求項1に記載の半導体装置。2. The semiconductor device according to claim 1, wherein the first metal film is provided in a sea-island structure, and the second metal film is embedded in a sea region of the sea-island structure. 前記第二金属膜は、前記開口部からの露出面が平坦であることを特徴とする請求項2に記載の半導体装置。3. The semiconductor device according to claim 2, wherein the second metal film has a flat surface exposed from the opening. 前記第二金属膜は、バリアメタル膜と接合安定膜から構成されていることを特徴とする請求項1に記載の半導体装置。2. The semiconductor device according to claim 1, wherein the second metal film is composed of a barrier metal film and a junction stabilizing film. ボンディングパッドを有する半導体装置の製造方法であって、A method for manufacturing a semiconductor device having a bonding pad, the method comprising:
半導体基板上に絶縁膜を形成する工程と、a step of forming an insulating film on a semiconductor substrate;
前記絶縁膜上に第一金属膜を断面視において矩形状にアルミニウムで形成し、上端縁をラウンド形状にする工程と、forming a first metal film of aluminum in a rectangular shape in cross-section on the insulating film, and rounding the upper edge;
前記第一金属膜の上面および側面を覆うように前記第一金属膜よりもヤング率の高い第二金属膜を形成する工程と、forming a second metal film having a higher Young's modulus than the first metal film so as to cover the top and side surfaces of the first metal film;
前記第二金属膜および前記絶縁膜を覆うように保護膜をプラズマ窒化膜で形成する工程と、forming a protective film with a plasma nitride film so as to cover the second metal film and the insulating film;
前記第二金属膜上において、前記保護膜に開口部を形成する工程と、forming an opening in the protective film on the second metal film;
を含むことを特徴とする半導体装置の製造方法。A method for manufacturing a semiconductor device, comprising:
前記第一金属膜を海島構造とし、前記海島構造の海領域に前記第二金属膜を埋め込む工程を更に含むことを特徴とする請求項5に記載の半導体装置。6. The semiconductor device according to claim 5, further comprising the step of forming said first metal film into a sea-island structure and embedding said second metal film in a sea region of said sea-island structure. 前記第二金属膜は、前記開口部からの露出面が平坦であることを特徴とする請求項6に記載の半導体装置。7. The semiconductor device according to claim 6, wherein the second metal film has a flat surface exposed from the opening. 前記第二金属膜を形成する工程は、バリアメタル膜と接合安定膜をこの順に形成することを特徴とする請求項5に記載の半導体装置。6. The semiconductor device according to claim 5, wherein in the step of forming the second metal film, a barrier metal film and a bonding stabilizing film are formed in this order.
JP2019194049A 2019-10-25 2019-10-25 Semiconductor device and its manufacturing method Active JP7361566B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019194049A JP7361566B2 (en) 2019-10-25 2019-10-25 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019194049A JP7361566B2 (en) 2019-10-25 2019-10-25 Semiconductor device and its manufacturing method

Publications (2)

Publication Number Publication Date
JP2021068836A JP2021068836A (en) 2021-04-30
JP7361566B2 true JP7361566B2 (en) 2023-10-16

Family

ID=75637564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019194049A Active JP7361566B2 (en) 2019-10-25 2019-10-25 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP7361566B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7661759B2 (en) 2021-04-15 2025-04-15 オムロン株式会社 Processing Equipment

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294676A (en) 2004-04-02 2005-10-20 Matsushita Electric Ind Co Ltd Semiconductor device
JP2006108235A (en) 2004-10-01 2006-04-20 Denso Corp Semiconductor device and manufacturing method thereof
JP2008091454A (en) 2006-09-29 2008-04-17 Rohm Co Ltd Semiconductor device and manufacturing method of semiconductor device
JP2014187073A (en) 2013-03-21 2014-10-02 Renesas Electronics Corp Semiconductor device and manufacturing method of the same
JP2015220347A (en) 2014-05-19 2015-12-07 サンケン電気株式会社 Semiconductor device
JP2018186144A (en) 2017-04-25 2018-11-22 株式会社村田製作所 Semiconductor device and power amplifier module

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0263126A (en) * 1988-08-29 1990-03-02 Seiko Epson Corp Semiconductor device
JPH05109725A (en) * 1991-10-18 1993-04-30 Seiko Epson Corp Semiconductor device and method of manufacturing semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294676A (en) 2004-04-02 2005-10-20 Matsushita Electric Ind Co Ltd Semiconductor device
JP2006108235A (en) 2004-10-01 2006-04-20 Denso Corp Semiconductor device and manufacturing method thereof
JP2008091454A (en) 2006-09-29 2008-04-17 Rohm Co Ltd Semiconductor device and manufacturing method of semiconductor device
JP2014187073A (en) 2013-03-21 2014-10-02 Renesas Electronics Corp Semiconductor device and manufacturing method of the same
JP2015220347A (en) 2014-05-19 2015-12-07 サンケン電気株式会社 Semiconductor device
JP2018186144A (en) 2017-04-25 2018-11-22 株式会社村田製作所 Semiconductor device and power amplifier module

Also Published As

Publication number Publication date
JP2021068836A (en) 2021-04-30

Similar Documents

Publication Publication Date Title
US8753972B2 (en) Copper bonding compatible bond pad structure and method
JP4517843B2 (en) Semiconductor device
KR20090009890A (en) Contacts and Methods Surrounded by Passivation and Polyimide
WO2009042447A1 (en) A bonding pad structure allowing wire bonding over an active area in a semiconductor die and method of manufacturing same
JP7361566B2 (en) Semiconductor device and its manufacturing method
JP2002222811A (en) Semiconductor device and method of manufacturing the same
CN104752384B (en) Semiconductor package and preparation method thereof
JP3970150B2 (en) Bonding pad and method for forming the same
JP4001115B2 (en) Semiconductor device and manufacturing method thereof
KR20090044549A (en) Manufacturing Method of Semiconductor Device
JP4248355B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6607771B2 (en) Semiconductor device
JP6470320B2 (en) Semiconductor device
JP2004247522A (en) Semiconductor device and manufacturing method thereof
JP2004158679A (en) Bonding pad and method of forming the same
JP2002026064A (en) Bonding pad structure for semiconductor device and method of manufacturing the same
JP6435562B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2008091457A (en) Semiconductor device and manufacturing method of semiconductor device
JP2008311586A (en) Method of forming opening for wiring of alumina protective film and semiconductor device by the method
JPH11121458A (en) Semiconductor device
US8330190B2 (en) Semiconductor device
CN112614819B (en) Pad structure
KR100498647B1 (en) Method for forming metal line of semiconductor device
KR101585962B1 (en) Structure of bonding pad and manufacturing method thereof for semiconductor device
JP2007227970A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231003

R150 Certificate of patent or registration of utility model

Ref document number: 7361566

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150