Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7361566B2 - 半導体装置およびその製造方法 - Google Patents
[go: Go Back, main page]

JP7361566B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP7361566B2
JP7361566B2 JP2019194049A JP2019194049A JP7361566B2 JP 7361566 B2 JP7361566 B2 JP 7361566B2 JP 2019194049 A JP2019194049 A JP 2019194049A JP 2019194049 A JP2019194049 A JP 2019194049A JP 7361566 B2 JP7361566 B2 JP 7361566B2
Authority
JP
Japan
Prior art keywords
metal film
film
semiconductor device
forming
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019194049A
Other languages
English (en)
Other versions
JP2021068836A (ja
Inventor
聖明 門井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2019194049A priority Critical patent/JP7361566B2/ja
Publication of JP2021068836A publication Critical patent/JP2021068836A/ja
Application granted granted Critical
Publication of JP7361566B2 publication Critical patent/JP7361566B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/536Shapes of wire connectors the connected ends being ball-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/981Auxiliary members, e.g. spacers
    • H10W72/983Reinforcing structures, e.g. collars

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、ボンディングパッドを有する半導体装置およびその製造方法に関する。
ボンディングパッドを有する従来の半導体装置について説明する。半導体装置には、半導体集積回路へ電源電圧あるいはグランド電位を供給したり、外部とデータのやり取りを行ったりするためにボンディングパッドが設けられる。図11は、従来の半導体装置のボンディングパッドを示す断面図である。
半導体基板50の表面に設けられた絶縁膜53の上に第一金属膜51が設けられている。第一金属膜51の上には第二金属膜52が直接設けられている。保護膜54は第二金属膜52の上を覆っており、ボンディングパッドの上では開口部を有する。保護膜54は、保護膜54の開口部以外では第二金属膜52を覆っている。したがって、保護膜54の開口部が、ボンディングパッドとして使用される領域を定義している。
ここで、第一金属膜51と第二金属膜の物理的特性であるヤング率に関して、第一金属膜51のヤング率は、第二金属膜52のヤング率よりも高くなっている。このような構造にすると、ヤング率の高い第一金属膜51がボンディングパッドの下層として設けられるので、ワイヤーボンディングの衝撃によって発生した応力に対するボンディングパッド周辺の耐性が高くなる(例えば、特許文献1参照)。
特開2009-027098号公報
しかしながら、特許文献1に記載の技術においては、ワイヤーボンディングの衝撃で発生した応力によって、第二金属膜52の上面や側面が歪んでしまい、ボンディングパッドを覆う保護膜54にクラックが入ってしまうことがあった。
本発明は、上記課題に鑑みてなされ、ボンディングパッドを覆う保護膜54にクラックが入ることを防止できる半導体装置を提供することを目的とする。
本発明は、上記課題を解決するために以下の手段を用いる。
まず、ボンディングパッドを有する半導体装置であって、
半導体基板と、
前記半導体基板の表面に設けられた絶縁膜と、
前記絶縁膜の上に設けられた第一金属膜と、
前記第一金属膜の上面および側面を被覆する第二金属膜と、
前記第二金属膜の上に開口部を有し、前記開口部以外で前記第二金属膜と前記絶縁膜とを覆う保護膜と、を有し、
前記第二金属膜のヤング率は、前記第一金属膜のヤング率よりも高いことを特徴とする半導体装置とする。
また、ボンディングパッドを有する半導体装置の製造方法であって、
半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に第一金属膜を形成する工程と、
前記第一金属膜の上面および側面を覆うように前記第一金属膜よりもヤング率の高い第二金属膜を形成する工程と、
前記第二金属膜および前記絶縁膜を覆うように保護膜を形成する工程と、
前記第二金属膜上において、前記保護膜に開口部を形成する工程と、
を備えることを特徴とする半導体装置の製造方法を用いる。
上記手段を用いることで、ワイヤーボンディングの際に生じる第一金属膜の歪み(変形)が防止できる。これにより、ボンディングパッドを覆う保護膜にクラックが入ることを防止することが可能となる。
本発明の第1実施形態に係る半導体装置の断面図である。 ワイヤーボンディングによる膜の歪みを示す断面図である。 本発明の第2実施形態に係る半導体装置の平面図および断面図である。 本発明の第3実施形態に係る半導体装置の断面図である。 本発明の第1実施形態に係る半導体装置の製造工程を示す図である。 図5に続く、本発明の第1実施形態に係る半導体装置の製造工程を示す図である。 図6に続く、本発明の第1実施形態に係る半導体装置の製造工程を示す図である。 本発明の第3実施形態に係る半導体装置の製造工程を示す図である。 図8に続く、本発明の第3実施形態に係る半導体装置の製造工程を示す図である。 図9に続く、本発明の第3実施形態に係る半導体装置の製造工程を示す図である。 従来の半導体装置を示す断面図である。
以下、本発明の実施形態を、図面を参照して説明する。
まず、ボンディングパッド30を有する半導体装置の構造について説明する。図1は、本発明の第1実施形態に係る半導体装置の断面図である。
図1に示すように、半導体基板10の表面に設けられた絶縁膜13の上にはボンディングパッド30が設けられている。ボンディングパッド30は第一金属膜11と第二金属膜12から構成され、絶縁膜13上に第一金属膜11が設けられ、第一金属膜11の上面および側面を覆うように第二金属膜12が設けられている。さらに第二金属膜12および絶縁膜13の上には開口部15を有する保護膜14が設けられる。すなわち、保護膜14は開口部15以外で第二金属膜12と絶縁膜13を覆っている。保護膜14によって覆われていない領域がパッド部16となる。ここで、第一金属膜11は、例えば、アルミニウム膜単体やアルミニウム合金膜によって形成される。第二金属膜12は、バリアメタル膜12xと接合安定膜12yの積層膜であって、バリアメタル膜12xが第一金属膜11と接している。バリアメタル膜12xとしてはニッケル膜、タングステン膜、チタン膜、パラジウム膜などが用いられ、接合安定膜12yとしては金(Au)膜が用いられる。アルミニウム(Al)のヤング率は70GPa程度であり、ニッケル(Ni)のヤング率は200GPa程度、タングステン(W)のヤング率は400GPa程度、チタン(Ti)のヤング率は110GPa程度、パラジウム(Pd)のヤング率は120GPa程度である。このような構成にした場合、少なくとも、第二金属膜12を構成するバリアメタル膜12xのヤング率は、第一金属膜11のヤング率よりも高くなっている。参考までに金(Au)のヤング率は80GPa程度であり、第一金属膜11を構成するアルミニウム(Al)のヤング率よりも高い。
図2にて、ボンディングパッドに対してワイヤーボンディングが実施される場合のボンディングパッドを形成している膜の歪みについて説明する。図2(a)は従来の半導体装置のボンディングパッドでのワイヤーボンディングによる膜の歪みを示す断面図、図2(b)は本発明の第1実施形態に係る半導体装置のボンディングパッドでのワイヤーボンディングによる膜の歪みを示す断面図を示している。
図2(a)に示すように、従来のボンディングパッド上にワイヤーボンディングすると、ワイヤーボール部17がボンディングパッドに接触した部分、すなわち第二金属膜52が保護膜54の開口部から露出するボンディングパッドの中央領域には凹部55が形成され、これによって、ボンディングパッドの中央領域からボンディングパッドの周辺領域へ第二金属膜12の部分移動が起こる。矢印で図示した方向への第二金属膜52の部分移動により、ボンディングパッドの周辺領域の上面および側面には凸状の歪み56が生じ、それと接する保護膜14にクラックやそれに伴う保護膜54の剥離が発生してしまう。保護膜54のクラックや剥離は半導体装置内部への水分侵入を容易とし、半導体装置の信頼性が低下させるおそれがある。
これに対し、図2(b)に示すように、本発明の第1実施形態に係る半導体装置のボンディングパッド30では第一金属膜11の上面および側面が第一金属膜11よりもヤング率の高い第二金属膜12で覆われている。このため、ボンディングパッド30上にワイヤーボンディングしてもワイヤーボール部17が接するボンディングパッド30の中央領域には第二金属膜12が設けられており、この領域には凹部が形成されにくい。さらに第二金属膜12は中央領域から周辺領域の上面および側面までも覆う構造であるため、たとえ中央領域に過度の応力がかかっても周辺領域の第一金属膜11および第二金属膜12に歪みが生じにくい。それゆえ、それと接する保護膜14にクラックが入ること、それに伴う保護膜14の剥離を防止することが可能となり、信頼性の高い半導体装置1を実現できる。
図3は、本発明の第2実施形態に係る半導体装置の平面図および断面図である。図3(a)の平面図に示すように、第1実施形態と異なるのは、第一金属膜11を市松模様の海島構造とした点である。海島構造は、第一金属膜11からなる矩形の島領域21と第一金属膜11が無く下地の絶縁膜13が露出する海領域22とを有し、隣接する島領域21が互いに矩形の頂点部で接続され、辺部で互いに離間する構造である。
図3(b)は図3(a)のA-A線における断面図である。半導体基板10の表面に設けられた絶縁膜13の上にはボンディングパッド30が設けられている。ボンディングパッド30は第一金属膜11と第二金属膜12から構成され、絶縁膜13上に第一金属膜11が設けられ、第一金属膜11の上面および側面を覆うように第二金属膜12が設けられている。さらに第二金属膜12および絶縁膜13の上には開口部15を有する保護膜14が設けられる。すなわち、保護膜14は開口部15以外で第二金属膜12と絶縁膜13とを覆っている。
隣接する島領域21は第二金属膜12からなり、これらの間には海領域22が設けられている。海領域22の凹部には第二金属膜12が密に埋め込まれている。第二金属膜12が第一金属膜11の表面に一様に堆積するとすれば、海領域の幅d1、すなわち隣接する島領域21が離間する幅を第二金属膜12の膜厚の2倍よりも短くすることで、海領域22を第二金属膜12で完全に埋め込むことができる。このような構造であれば、隣接する島領域21の間にヤング率の高い第二金属膜12を2層挟むことになり、より強固な歪み防止層が形成される。これにより、保護膜14にクラックが入ること、そしてそれに伴う保護膜14の剥離を防止することが可能となり、信頼性の高い半導体装置1を実現できる。
図3(b)に示す例では、第二金属膜12のバリアメタル膜12xのみで海領域22を完全に埋め込み、バリアメタル膜12xを接合安定膜12yで覆う形状である。図示していないが、バリアメタル膜12xが図3(b)の例よりも薄い場合は海領域22がバリアメタル膜12xおよび接合安定膜12yによって埋め込まれる形状となる。
図4は本発明の第3実施形態に係る半導体装置の断面図である。半導体基板10の表面に設けられた絶縁膜13の上にはボンディングパッド30が設けられている。ボンディングパッド30は第一金属膜11と第二金属膜12から構成され、絶縁膜13上に第一金属膜11が設けられ、第一金属膜11の上面および側面を覆うように第二金属膜12が設けられている。さらに第二金属膜12および絶縁膜13の上には開口部15を有する保護膜14が設けられる。すなわち、保護膜14は開口部15以外で第二金属膜12と絶縁膜13とを覆っている。
第1実施形態と異なるのは、第一金属膜11の上端縁11aをラウンド形状とした点である。第一金属膜11の上面および側面は第二金属膜12によって覆われているため、第二金属膜12の上端縁12aも下地を反映してラウンド形状となる。ラウンド形状とすることでボンディングパッド30には断面視的に鋭角乃至直角な領域が無くなり、これと接する保護膜14へのダメージがさらに軽減される。このような構造であれば、ボンディングパッド30と保護膜14の膨張係数の違いに起因する保護膜14のクラックも回避することが可能となる。
図示していないが、本発明の第3実施形態のラウンド形状に代えて、第一金属膜11の上端縁11a及び第二金属膜12の上端縁12aを糸面取り形状とすることでも同様の効果が得られる。
なお、本発明の第3実施形態のラウンド形状は、第1実施形態の半導体装置のみならず、第2実施形態の半導体装置にも適用できる。
図5乃至図7は本発明の第1実施形態に係る半導体装置の製造方法を示す図である。
まず、図5に示すように、半導体基板10の表面に絶縁膜13を形成し、さらに絶縁膜13の表面にアルミニウム膜(Al)やアルミニウム合金膜(例えば、Al-Si、Al-Si-Cu、Al-Cu)のヤング率の低い金属膜を成膜し、その後、所定のレジストパターンを用いてエッチングして第一金属膜11を形成する。
次に、図6に示すように、第一金属膜11と絶縁膜13の表面を覆うように、第一金属膜11よりもヤング率の高い金属膜を含む積層膜を成膜する。積層膜はバリアメタル膜12xと接合安定膜12yを順に連続堆積して形成する。連続堆積にはスパッタ法や蒸着法、またはメッキ法などの手法を用いる。堆積するバリアメタル膜12xはニッケル膜、タングステン膜、チタン膜、パラジウム膜単体でも良いし、これらの複数の膜種の積層膜であっても良い。仮にバリアメタル膜12xをニッケル膜とパラジウム膜の積層膜とした場合、ニッケル膜が第一金属膜11と接するように形成するのが良い。そして、パラジウム膜と接する接合安定膜12yは金(Au)膜である。
成膜後、所定のレジストパターンを用いてそれぞれの膜を順にエッチングして第二金属膜12を形成する。エッチングに際しては水素イオン指数(pH)を制御した緩衝溶液を用いることでマイクロバッテリ起因のオーバーエッチングを防止することができる。図示するように、バリアメタル膜12xと接合安定膜12yの積層膜である第二金属膜12は、第一金属膜11の上面および側面を覆うように形成される。
上記では、レジストパターンを用いて第二金属膜12をエッチングする例を示したが、メタルマスクを用いて所定の箇所に選択的に第二金属膜12を形成するという手法を利用しても良い。
次に、図7に示すように、第二金属膜12の表面にプラズマ窒化膜などの保護膜14を成膜し、その後、所定のレジストパターンを用いてエッチングして、第二金属膜12上の保護膜14に開口部15を形成し、開口部15において第二金属膜12が露出するようにする。
以上の製造方法を用いることで、ワイヤーボンディングの際に生じる応力によって、第一金属膜11の歪みの発生を防ぐことができる。そして、これによりボンディングパッド30を覆う保護膜14にクラックが入ることを防止することができ、クラックを介して水分が侵入することを防ぐことができる。
また、本発明の第3実施形態に係る半導体装置を製造する場合は、図5に代えて図8に示す第一金属膜11の形成方法を用いる。
まず、図8に示すように、半導体基板10の表面に絶縁膜13を形成し、さらに絶縁膜13の表面にアルミニウムやアルミニウム合金などのヤング率の低い金属膜を成膜し、その後、所定のレジストパターン19を用いてエッチングして第一金属膜11を形成する。そして、第一金属膜11の上端縁11aをラウンド形状とする場合は、第一金属膜11のエッチングにおいてオーバーエッチング時間を通常よりも過多にして、エッチング中にレジストパターン19の端部を消失させたうえで、さらに第一金属膜11の一部をエッチングするという方法を用いる。
図8(a)は、レジストパターン19をマスクとして第一金属膜11をエッチング中の断面図で、通常のオーバーエッチングを終えた段階の断面形状を示すものである。ちなみに、通常のオーバーエッチング時間は検知された終点時間の0.2~0.5倍である。この段階ではレジストパターン19の側面に傾斜部が確認できるものの第一金属膜11の側面は垂直に形成されている。
図8(b)は、さらにオーバーエッチングを加えた状態を示す断面図である。レジストパターン19の膜減りが大きく、側面の傾斜が通常のオーバーエッチングを終えた段階よりも大きくなっている。このようなレジストパターン19になると、第一金属膜11の上端縁11aの部分はレジストパターン19に覆われておらず、上端縁11aの部分にラウンド形状が形成される。ここで採用したオーバーエッチング時間は通常のオーバーエッチング時間の1.5~2.5倍である。次に、レジストパターン19を除去することで図8(c)に示すような、上端縁11aにラウンド形状を有する第一金属膜11が得られる。
以上、説明したように、オーバーエッチング時間を通常よりも1.5~2.5倍とし、レジストパターン19の端部の膜厚が無くなるまでエッチングし、端部のレジストパターン19が消失させることで露出した第一金属膜11の上端縁11aをエッチングしてラウンド形状とすることができる。なお、第一金属膜11の上端縁11aにラウンド形状を形成する方法はこれに限るものではない。
また、第一金属膜11の上端縁11a及び第二金属膜12の上端縁12aをラウンド形状に代えて糸面取り形状とする場合は、第一金属膜11のエッチングにウェットエッチングを採用し、その際の第一金属膜11とレジストパターン19との密着性を制御することで糸面取り形状が得られる。
次に、図9に示すように、第一金属膜11と絶縁膜13の表面を覆うように、第一金属膜11よりもヤング率の高い金属膜を含む積層膜を成膜する。積層膜はバリアメタル膜12xと接合安定膜12yを順に連続堆積して形成する。連続堆積にはスパッタ法や蒸着法、またはメッキ法などの手法を用いる。バリアメタル膜12xはニッケル膜単体でも良いし、ニッケル膜とパラジウム膜の積層膜でも良く、この場合、ニッケル膜が第一金属膜11と接するように形成するのが良い。接合安定膜は金(Au)膜である。
下地の第一金属膜11は上端縁11aにラウンド形状を有するため、このラウンド形状は第一金属膜11を被覆する第二金属膜12の形状に反映され、第二金属膜12の上端縁12aにもラウンド形状が形成される。
成膜後、所定のレジストパターンを用いてそれぞれの膜を順にエッチングして第二金属膜12を形成する。バリアメタル膜12xと接合安定膜12yの積層膜である第二金属膜12は、少なくとも第一金属膜11の上面および側面を覆うように形成される。
上記では、レジストパターンを用いて第二金属膜12をエッチングする例を示したが、メタルマスクを用いて所定の箇所に選択的に第二金属膜12を形成するという手法を利用しても良い。
次に、図10に示すように、第二金属膜12の表面にプラズマ窒化膜などの保護膜14を成膜し、その後、所定のレジストパターンを用いてエッチングして、第二金属膜12上において保護膜14に開口部15を形成する。第二金属膜12の上端縁12aをラウンド形状とすることで、これを被覆する保護膜14へのダメージを軽減できる。
以上の製造方法を用いることで、ワイヤーボンディングの際に生じる第一金属膜11の歪みをより一層防止できる。これにより、ボンディングパッド30を覆う保護膜14にクラックが入ること、そしてそれに伴う保護膜14の剥離を防ぐことが可能となり、信頼性の高い半導体装置1を実現できる。
なお、本発明の第3実施形態のラウンド形状の形成は、第1実施形態の半導体装置のみならず、第2実施形態の半導体装置にも適用できることは明らかである。
1 半導体装置
10半導体基板
11 第一金属膜
11a 上端縁
12 第二金属膜
12a 上端縁
12x バリアメタル膜
12y 接合安定膜
13 絶縁膜
14 保護膜
15 開口部
16 パッド部
17 ワイヤーボール部
18 クラック
19 レジストパターン
21 島領域
22 海領域
30 ボンディングパッド
d1 海領域の幅

Claims (8)

  1. ボンディングパッドを有する半導体装置であって、
    半導体基板と、
    前記半導体基板の表面に設けられた絶縁膜と、
    前記絶縁膜の上に断面視において矩形状にアルミニウムで形成され、上端縁がラウンド形状である第一金属膜と、
    前記第一金属膜の上面および側面を被覆する第二金属膜と、
    前記第二金属膜の上に開口部を有し、前記開口部以外で前記第二金属膜と前記絶縁膜とを覆う、プラズマ窒化膜で形成されている保護膜と、を有し、
    前記第二金属膜のヤング率は、前記第一金属膜のヤング率よりも高いことを特徴とする半導体装置。
  2. 前記第一金属膜が海島構造に設けられ、前記海島構造の海領域に前記第二金属膜が埋め込まれていることを特徴とする請求項1に記載の半導体装置。
  3. 前記第二金属膜は、前記開口部からの露出面が平坦であることを特徴とする請求項2に記載の半導体装置。
  4. 前記第二金属膜は、バリアメタル膜と接合安定膜から構成されていることを特徴とする請求項1に記載の半導体装置。
  5. ボンディングパッドを有する半導体装置の製造方法であって、
    半導体基板上に絶縁膜を形成する工程と、
    前記絶縁膜上に第一金属膜を断面視において矩形状にアルミニウムで形成し、上端縁をラウンド形状にする工程と、
    前記第一金属膜の上面および側面を覆うように前記第一金属膜よりもヤング率の高い第二金属膜を形成する工程と、
    前記第二金属膜および前記絶縁膜を覆うように保護膜をプラズマ窒化膜で形成する工程と、
    前記第二金属膜上において、前記保護膜に開口部を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  6. 前記第一金属膜を海島構造とし、前記海島構造の海領域に前記第二金属膜を埋め込む工程を更に含むことを特徴とする請求項5に記載の半導体装置。
  7. 前記第二金属膜は、前記開口部からの露出面が平坦であることを特徴とする請求項6に記載の半導体装置。
  8. 前記第二金属膜を形成する工程は、バリアメタル膜と接合安定膜をこの順に形成することを特徴とする請求項5に記載の半導体装置。
JP2019194049A 2019-10-25 2019-10-25 半導体装置およびその製造方法 Active JP7361566B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019194049A JP7361566B2 (ja) 2019-10-25 2019-10-25 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019194049A JP7361566B2 (ja) 2019-10-25 2019-10-25 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2021068836A JP2021068836A (ja) 2021-04-30
JP7361566B2 true JP7361566B2 (ja) 2023-10-16

Family

ID=75637564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019194049A Active JP7361566B2 (ja) 2019-10-25 2019-10-25 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP7361566B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7661759B2 (ja) 2021-04-15 2025-04-15 オムロン株式会社 処理装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294676A (ja) 2004-04-02 2005-10-20 Matsushita Electric Ind Co Ltd 半導体装置
JP2006108235A (ja) 2004-10-01 2006-04-20 Denso Corp 半導体装置およびその製造方法
JP2008091454A (ja) 2006-09-29 2008-04-17 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
JP2014187073A (ja) 2013-03-21 2014-10-02 Renesas Electronics Corp 半導体装置およびその製造方法
JP2015220347A (ja) 2014-05-19 2015-12-07 サンケン電気株式会社 半導体装置
JP2018186144A (ja) 2017-04-25 2018-11-22 株式会社村田製作所 半導体装置及びパワーアンプモジュール

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0263126A (ja) * 1988-08-29 1990-03-02 Seiko Epson Corp 半導体装置
JPH05109725A (ja) * 1991-10-18 1993-04-30 Seiko Epson Corp 半導体装置及び半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294676A (ja) 2004-04-02 2005-10-20 Matsushita Electric Ind Co Ltd 半導体装置
JP2006108235A (ja) 2004-10-01 2006-04-20 Denso Corp 半導体装置およびその製造方法
JP2008091454A (ja) 2006-09-29 2008-04-17 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
JP2014187073A (ja) 2013-03-21 2014-10-02 Renesas Electronics Corp 半導体装置およびその製造方法
JP2015220347A (ja) 2014-05-19 2015-12-07 サンケン電気株式会社 半導体装置
JP2018186144A (ja) 2017-04-25 2018-11-22 株式会社村田製作所 半導体装置及びパワーアンプモジュール

Also Published As

Publication number Publication date
JP2021068836A (ja) 2021-04-30

Similar Documents

Publication Publication Date Title
US8753972B2 (en) Copper bonding compatible bond pad structure and method
JP4517843B2 (ja) 半導体装置
KR20090009890A (ko) 패시베이션 및 폴리이미드에 의해 둘러싸인 접촉부 및 방법
WO2009042447A1 (en) A bonding pad structure allowing wire bonding over an active area in a semiconductor die and method of manufacturing same
JP7361566B2 (ja) 半導体装置およびその製造方法
JP2002222811A (ja) 半導体装置およびその製造方法
CN104752384B (zh) 半导体封装结构及其制作方法
JP3970150B2 (ja) ボンディングパッド及びその形成方法
JP4001115B2 (ja) 半導体装置及びその製造方法
KR20090044549A (ko) 반도체 소자의 제조 방법
JP4248355B2 (ja) 半導体装置および半導体装置の製造方法
JP6607771B2 (ja) 半導体装置
JP6470320B2 (ja) 半導体装置
JP2004247522A (ja) 半導体装置及びその製造方法
JP2004158679A (ja) ボンディングパッド及びその形成方法
JP2002026064A (ja) 半導体素子のボンディングパッド構造体及びその製造方法
JP6435562B2 (ja) 半導体装置および半導体装置の製造方法
JP2008091457A (ja) 半導体装置及び半導体装置の製造方法
JP2008311586A (ja) アルミナ保護膜の配線用開口部形成方法および当該方法による半導体装置
JPH11121458A (ja) 半導体装置
US8330190B2 (en) Semiconductor device
CN112614819B (zh) 接垫结构
KR100498647B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR101585962B1 (ko) 반도체 소자의 본딩 패드 구조 및 패드 형성 방법
JP2007227970A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231003

R150 Certificate of patent or registration of utility model

Ref document number: 7361566

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150