JP7364487B2

JP7364487B2 - 電力変換装置

Info

Publication number: JP7364487B2
Application number: JP2020017422A
Authority: JP
Inventors: 裕太大河内
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2020-02-04
Filing date: 2020-02-04
Publication date: 2023-10-18
Anticipated expiration: 2040-02-04
Also published as: JP2021125958A

Description

本明細書中に開示されている発明は電力変換装置及びこれに用いられる制御装置に関する。

力率改善を行いながら交流電力を直流電力に変換するＰＦＣ［power factor correction］回路が存在する。ＰＦＣ回路の制御主体としては、出力電圧、出力電流、及び、交流電源、それぞれに応じて負帰還を掛けるＰＩ［proportional-integral］制御方式のアナログ制御装置が一般的である。

なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。

特開２００５－２１８２５２号公報

しかしながら、ＰＩ制御方式のアナログ制御装置は電圧制御用と電流制御用の２つの補償器（アンプ）が必要となり、回路規模が大きかった。さらに、ダイオードブリッジレスのＰＦＣ回路では、交流電源に応じた制御信号を単純な抵抗分圧から生成することが困難になる。そのため、交流電源の印加端とアナログ制御装置との間に、商用周波数用のトランスを設けるなどの追加部品が必要になるので、小型化や低コスト化に不向きであった。なお、アナログ制御装置を単純にデジタル制御装置に置き換えても、上記課題は解消されない。

また、さらには、電流連続モードにおけるＰＦＣ制御の場合、還流ダイオードに発生するリカバリ電流が流れることにより、電力を損失する課題がある。上記還流ダイオードはスイッチング素子の寄生ダイオードの場合でも同様である。

上記、小型化や低コスト化の課題を解決するための従来技術として、交流電源の代わりに入力電流を検出して負帰還を掛けるアナログ制御装置が提案されている（例えば、特許文献１を参照）。確かに、本従来技術によれば、電流制御用の補償器を省略することができる上、交流電源に応じた制御信号も不要となるので、帰還ループの調整や回路規模の点で有利である。

しかしながら、特許文献１のアナログ制御装置は、電流連続モードにおけるリカバリ電流による電力損失に対する最適化は実施されてはおらず、電力損失において求められる要求においては、これをそのまま適用することはできなかった。

本明細書中に開示されている発明は、本願の発明者により見出された上記の問題点に鑑み、直流電圧を生成する最適なスイッチ回路の構成とそれを制御するデジタル制御装置によりリカバリ電流による電力損失を低減することのできる電力変換装置を提供することを目的とする。

本明細書中に開示されている電力変換装置は一つ以上のスイッチング素子を含むＤＣ電圧生成装置と、前記ＤＣ電圧生成装置の出力を検出し、検出電圧を生成する出力電圧検出部と、前記ＤＣ電圧生成装置に流れる電流と前記検出電圧から前記一つ以上のスイッチング素子を制御する制御装置と、を備え、前記一つ以上のスイッチング素子の少なくとも一つはＳｉよりもワイドバンドギャップな半導体を用いたデバイスを使用した構成（第１の構成）にしてもよい。

また、第１の構成からなる電力変換装置において、前記一つ以上のスイッチング素子はＳｉＣデバイス、及びＧａＮデバイスの少なくとも一方を含む構成（第２の構成）にしてもよい。

また、第１又は第２の構成からなる電力変換装置において、前記ＤＣ電圧生成装置は交流電源から直流電源を生成する構成（第３の構成）にしてもよい。

また、第３の構成からなる電力変換装置において、前記ＤＣ電圧生成装置はＰＦＣ[power factor correction]回路であり、少なくとも一つのインダクタを含む構成（第４の構成）にしてもよい。

また、第４の構成からなる電力変換装置において、前記ＰＦＣ回路は、全波整流型ダイオードブリッジと、前記一つ以上のスイッチング素子とを備え、前記全波整流型ダイオードブリッジと前記一つ以上のスイッチング素子との間に前記少なくとも一つのインダクタが接続されている昇圧チョッパ型ＰＦＣ回路の構成（第５の構成）にしてもよい。

また、第５の構成からなる電力変換装置において、前記一つ以上のスイッチング素子は、第１スイッチング素子と第２スイッチング素子とを含み、前記第１スイッチング素子の第１端子は、第１出力ノードに接続され、前記第１スイッチング素子の第２端子、及び前記第２スイッチング素子の第１端子は前記少なくとも一つのインダクタに接続され、前記第２スイッチング素子の第２端子は第２出力ノードに接続され、前記第１スイッチング素子はショットキーバリアダイオード、またはジャンクションバリアダイオードであり、前記第２スイッチング素子はトランジスタである構成（第６の構成）にしてもよい。

また、第６の構成からなる電力変換装置において、前記第１スイッチング素子は、１０^－２Ａ／ｃｍ^２以下のリーク電流特性である構成（第７の構成）にしてもよい。

また、第４の構成からなる電力変換装置において、前記ＰＦＣ回路は全波整流型ダイオードブリッジを持たないＰＦＣ回路であって、前記一つ以上のスイッチング素子は、第１スイッチング素子Ｓ１１と第２スイッチング素子Ｓ１２と第３スイッチング素子Ｓ１３と第４スイッチング素子Ｓ１４とを含み、前記第１スイッチング素子Ｓ１１の第１端子はノードＤＣ１に接続され、前記第１スイッチング素子Ｓ１１の第２端子はノードＮ１１に接続され、前記第２スイッチング素子Ｓ１２の第１端子は前記ノードＮ１１に接続され、前記第２スイッチング素子Ｓ１２の第２端子はノードＤＣ２に接続され、前記第３スイッチング素子Ｓ１３の第１端子は前記ノードＤＣ１に接続され、前記第３スイッチング素子Ｓ１３の第２端子はノードＮ１２に接続され、前記第４スイッチング素子Ｓ１４の第１端子は前記ノードＮ１２に接続され、前記第４スイッチング素子Ｓ１４の第２端子は前記ノードＤＣ２に接続され、前記少なくとも一つのインダクタは前記交流電源の第１端子であるノードＡＣ１と前記ノードＮ１１との間、及び前記交流電源の第２端子であるノードＡＣ２と前記ノードＮ１２との間のうち、少なくとも一方に接続される構成（第８の構成）にしてもよい。

また、第８の構成からなる電力変換装置において、前記第１スイッチング素子Ｓ１１及び前記第３スイッチング素子Ｓ１３はダイオードであり、前記第２スイッチング素子Ｓ
１２及び前記第４スイッチング素子Ｓ１４はトランジスタであるブリッジレス型ＰＦＣ回路の構成（第９の構成）にしてもよい。

また、第９の構成からなる電力変換装置において、前記ダイオードはショットキーバリアダイオード、またはジャンクションバリアダイオード（第１０の構成）にしてもよい。

また、第１０の構成からなる電力変換装置において、前記ダイオードは、１０^－２Ａ／ｃｍ^２以下のリーク電流特性である構成（第１１の構成）にしてもよい。

また、第８の構成からなる電力変換装置において、前記第１スイッチング素子Ｓ１１及び前記第２スイッチング素子Ｓ１２はトランジスタであり、前記第３スイッチング素子Ｓ１３及び前記第４スイッチング素子Ｓ１４はダイオードであるトーテムポール型ＰＦＣ回路の構成（第１２の構成）にしてもよい。

また、第１２の構成からなる電力変換装置において、前記トランジスタはＳｉＣトランジスタ又はＧａＮトランジスタの構成（第１３の構成）にしてもよい。

また、第１３の構成からなる電力変換装置において、前記第１スイッチング素子及び前記第２スイッチング素子にはさらにそれぞれ個別にショットキーバリアダイオード、又はジャンクションバリアダイオードのいずれか一方が並列接続する構成（第１４の構成）にしてもよい。

また、第１４の構成からなる電力変換装置において、前記ショットキーバリアダイオード、及び前記ジャンクションバリアダイオードは１０^－２Ａ／ｃｍ^２以下のリーク電流特性である構成（第１５の構成）にしてもよい。

また、第４～７のいずれか一項の構成からなる電力変換装置において、前記ＰＦＣ回路又は前記昇圧チョッパ型ＰＦＣ回路における制御装置は、前記ＤＣ電圧生成装置に流れる電流に応じた値と前記ＤＣ電圧生成装置の出力電圧に応じた値を乗算する乗算器と、前記ＤＣ電圧生成装置を制御する信号の最大オンデューティ値を設定する最大オンデューティ設定部と、前記最大オンデューティ設定部の出力から前記乗算器の出力を減加算する減加算器と、前記減加算器の出力に応じたパルスを出力するＰＷＭ生成回路と、を備えた構成（第１６の構成）にしてもよい。

また、第８～第１５のいずれか一項の構成からなる電力変換装置において、前記全波整流型ダイオードブリッジを持たないＰＦＣ回路における制御装置は、前記ＤＣ電圧生成装置に流れる電流に応じた値と前記ＤＣ電圧生成装置の出力電圧に応じた値を乗算する乗算器と、前記ＤＣ電圧生成装置を制御する信号の最大オンデューティ値を設定する最大オンデューティ設定部と、前記最大オンデューティ設定部の出力から前記乗算器の出力を減加算する減加算器と、前記減加算器の出力に応じたパルスを出力するＰＷＭ生成回路と、前記交流電源の極性により前記ＰＷＭ生成回路の出力先を切り替える切換器と、を備えた構成（第１７の構成）にしてもよい。

また、第９～第１１のいずれか一項の構成からなる電力変換装置において、前記ブリッジレス型ＰＦＣ回路の制御装置は、前記交流電源の正極時に、前記ＤＣ電圧生成装置に流れる電流と前記検出電圧から定まるオンディーティで前記第２スイッチング素子Ｓ１２をスイッチング動作させると共に前記第４スイッチング素子Ｓ１４をオン状態にさせ、前記交流電源の負極時に、前記オンディーティで前記第４スイッチング素子Ｓ１４をスイッチング動作させると共に前記第２スイッチング素子Ｓ１２をオン状態にさせる構成（第１８の構成）にしてもよい。

また、第１２～第１５のいずれか一項の構成からなる電力変換装置において、前記トーテムポール型ＰＦＣ回路の制御装置は、前記交流電源の正極時に、前記ＤＣ電圧生成装置に流れる電流と前記検出電圧から定まるオンディーティで前記第１スイッチング素子Ｓ１１をスイッチングさせると共に前記第２スイッチング素子Ｓ１２を前記第１スイッチング素子とは相補的にスイッチングさせ、前記交流電源の負極時に、前記オンディーティで前記第２スイッチング素子Ｓ１２をスイッチングさせると共に前記第１スイッチング素子Ｓ１１を前記第２スイッチング素子Ｓ１２とは相補的にスイッチングさせる構成（第１９の構成）にしてもよい。

また、第４の構成からなる電力変換装置において、前記ＰＦＣ回路は全波整流型ダイオードブリッジを持たないＰＦＣ回路であって、前記一つ以上のスイッチング素子は、第１トランジスタＴ１と第２トランジスタＴ２と第３トランジスタＴ３と第４トランジスタＴ４とを含み、前記第１トランジスタＴ１の第１端子はノードＤＣ１に接続され、前記第１トランジスタＴ１の第２端子は第１スイッチングノードＮ１１に接続され、前記第２トランジスタＴ２の第１端子は前記第１スイッチングノードＮ１１に接続され、前記第２トランジスタＴ２の第２端子はノードＤＣ２に接続され、前記第３トランジスタＴ３の第１端子はノードＤＣ１に接続され、前記第３トランジスタＴ３の第２端子は第２スイッチングノードＮ１２に接続され、前記第４トランジスタＴ４の第１端子は前記第２スイッチングノードＮ１２に接続され、前記第４トランジスタの第２端子はノードＤＣ２に接続されており、前記少なくとも一つのインダクタは前記交流電源の第１端子であるノードＡＣ１と前記ノードＮ１１との間、及び前記交流電源の第２端子であるノードＡＣ２と前記ノードＮ１２との間のうち、少なくとも一方に接続される構成（第２０の構成）にしてもよい。

また、第２０の構成からなる電力変換装置において、前記制御装置は、前記交流電源の正極時に、前記ＤＣ電圧生成装置に流れる電流と前記検出電圧から定まるオンディーティで前記第２トランジスタＴ２をスイッチング動作させると共に前記第４トランジスタＴ４をオン状態、前記第１トランジスタＴ１及び前記第３トランジスタＴ３をオフ状態とし、前記交流電源の負極時に、前記オンディーティで前記第４トランジスタＴ４をスイッチング動作させると共に前記第２トランジスタＴ２をオン状態、前記第１トランジスタＴ１及び前記第３トランジスタＴ３をオフ状態にさせる構成（第２１の構成）にしてもよい。

また、第２０の構成からなる電力変換装置において、前記制御装置は、前記交流電源の正極時に、前記ＤＣ電圧生成装置に流れる電流と前記検出電圧から定まるオンディーティで前記第１トランジスタＴ１をスイッチングさせると共に前記第２トランジスタＴ２を前記第１トランジスタＴ１とは相補的にスイッチングさせ、前記第３トランジスタＴ３及び前記第４トランジスタＴ４をオフ状態とし、前記交流電源の負極時に、前記オンディーティで前記第２トランジスタＴ２をスイッチングさせると共に前記第１トランジスタＴ１を前記第２トランジスタＴ２とは相補的にスイッチングさせ、前記第３トランジスタＴ３及び前記第４トランジスタＴ４をオフ状態にさせる構成（第２２の構成）にしてもよい。

本明細書中に開示されている発明によれば、電力変換装置における電力の損失を低減することが可能となる。

電力変換装置の概略構成例を示す図電力変換装置の第１実施形態を示す図ＰＦＣ動作時の入出力波形を示す図ＰＦＣ動作時の各部を流れる電流を示す図逆回復電流を示す図電力変換装置の第２実施形態を示す図第２実施形態に係わる電力変換装置の第１構成例を示す図第２実施形態に係わる電力変換装置の第１構成例における入出力波形第２実施形態に係わる電力変換装置の第２構成例を示す図第２実施形態に係わる電力変換装置の第２構成例における入出力波形第２実施形態に係わる電力変換装置の第３構成例を示す図

＜電力変換装置（概略形態）＞
図１は電力変換装置の概略構成例を示す図である。本構成例の電力変換装置１は、ＤＣ電圧生成装置１００と制御装置２００と出力電圧検出部３００とを有する。

ＤＣ電圧生成装置１００は、ＡＣ電源１０からのＡＣ電源入力ＶＡＣを受け、ＤＣ電圧生成装置１００内の一つ以上のスイッチング素子の制御により直流電圧ＶＤＣに変換して出力する。

出力電圧検出部３００はＤＣ電圧生成装置１００の直流電圧ＶＤＣから検出電圧ＶＦＢを出力する。

制御装置２００は、検出電圧ＶＦＢとＤＣ電圧生成装置１００に流れる電流を基にＤＣ電圧生成装置１００内の一つ以上のスイッチング素子を制御する信号を生成する。

一つ以上のスイッチング素子は、少なくとも一つはＳｉよりもワイドバンドギャップな半導体を用いたデバイスを使用する。また、ワイドバンドギャップな半導体としては、ＳｉＣ、及びＧａＮの少なくとも一方を含む。

ＳｉＣデバイスとしては、ＳｉＣで構成されるショットキーバリアダイオード、ジャンクションバリアダイオード、ＰＮダイオード、及びＳｉＣトランジスタを使用してもよい。

ＧａＮデバイスとしては、ＧａＮで構成されるショットキーバリアダイオード、ジャンクションバリアダイオード、及びＧａＮトランジスタを使用してもよい。

＜電力変換装置（第１実施形態）＞
図２は電力変換装置の第１実施形態の一例を示す図である。第１実施形態の電力変換装置１は、ＤＣ電圧生成装置１００と制御装置２００と出力電圧検出部３００を有する。

ＤＣ電圧生成装置１００は、ＰＦＣ回路であり、ダイオードＤ１～Ｄ４と、インダクタＬ１と、コンデンサＣ１と、一つ以上のスイッチング素子（図２ではスイッチング素子Ｓ１はダイオード、Ｓ２はＮ型トランジスタ）を含む昇圧チョッパ型ＰＦＣである。

ダイオードＤ１及びＤ２のそれぞれのアノードはノードＤＣ２に接続されている。ダイオードＤ３及びＤ４のカソードはインダクタＬ１の第１端子に接続されている。ダイオードＤ１のカソード及びダイオードＤ３のアノードはＡＣ電源１０のノードＡＣ１に接続されている。ダイオードＤ２のカソード及びダイオードＤ４のアノードはＡＣ電源１０のノードＡＣ２に接続されている。スイッチング素子Ｓ１のカソードはノードＤＣ１に接続されている。スイッチング素子Ｓ１のアノードはスイッチング素子Ｓ２のドレイン及びインダクタＬ１の第２端子であるノードＮ１に接続されている。スイッチング素子Ｓ２のソースはノードＤＣ２に接続されている。コンデンサＣ１の第１端子はノードＤＣ１に接続されている。コンデンサＣ１の第２端子はノードＤＣ２に接続されている。スイッチング素子Ｓ２のゲートには、制御装置２００から出力される信号Ｇ１が接続されている。

なお、図２では記載はないが、ノイズ耐性強化にあたっては、必要に応じてＡＣ電源１０とダイオードＤ１～Ｄ４で構成されるダイオードブリッジ１０１の間にフィルタ（ＥＭＩフィルタなど）を挿入してもよいし、インダクタＬ１の第１端子とノードＤＣ２の間にコンデンサを挿入してもよい。

スイッチング素子Ｓ２は信号Ｇ１がハイレベルであるときオンし、信号Ｇ１がローレベルであるときオフする。スイッチング素子Ｓ１及びＳ２は、少なくとも一つはＳｉよりもワイドバンドギャップな半導体を用いたデバイスを使用する。ワイドバンドギャップな半導体としては、ＳｉＣ、及びＧａＮの少なくとも一方を含む。

ＳｉＣデバイスとしては、ＳｉＣで構成されるショットキーバリアダイオード、ジャンクションバリアダイオード、及びＳｉＣトランジスタを使用してもよい。

なお、ＳｉＣ及び、ＧａＮで構成されるショットキーバリアダイオード、及びジャンクションバリアダイオードのリーク電流特性としては、１０^－２Ａ／ｃｍ^２以下としてもよい。

出力電圧検出部３００は、直流電源ＶＤＣから検出電圧ＶＦＢを生成する。なお、検出電圧ＶＦＢは抵抗Ｒ１と抵抗Ｒ２を基に生成される。

抵抗Ｒ１の第１端子はＤＣ電圧生成装置１００の出力が接続されている。抵抗Ｒ１の第２端子及び抵抗Ｒ２の第１端子は出力電圧検出部３００の出力が接続されている。抵抗Ｒ２の第２端子はノードＤＣ2に接続されている。

抵抗Ｒ１の第２端子と抵抗Ｒ２の第１端子の接続ノードＮ３と、出力電圧検出部３００の出力との間には、必要に応じてバッファアンプを搭載してもよい。

制御装置２００は、ＤＣ電圧生成装置１００（延いては電力変換装置１全体）の制御主体であり、その各種機能部として、電流値変換回路２０１と、直流電圧設定部２０２と、減加算器２０３と、乗算器２０４と、最大オンデューティ設定部２０５と、減加算器２０６と、ＰＷＭ生成回路２０７と、補償器２１０と、を含む。なお、上記機能ブロックはアナログ回路及びデジタル回路を混載した制御回路により実装されている。

電流値変換回路２０１は、ＤＣ電圧生成装置１００に流れる電流値をデジタル出力する。なお、電流から電圧への変換は、Ｉ／Ｖ変換装置電圧を制御装置２００内で設けてもよいし、ＤＣ電圧生成装置１００でＩ／Ｖ変換された電圧値を入力として受けてもよい。

直流電圧設定部２０２は、直流電源ＶＤＣを設定し、減加算器に２０３に出力する。

減加算器２０３は、検出電圧ＶＦＢから直流電圧設定部２０２の出力値を減加算し、補償器２１０へ出力する。

補償器２１０は、入力信号の位相及び利得の補償を行い、乗算器２０４へ出力する。

乗算器２０４は、電流値変換回路２０１の出力と減加算器２０３の出力値を乗算し減加算器２０６へ出力する。

最大オンデューティ設定部２０５は、ＤＣ電圧生成装置１００のスイッチング素子Ｓ１のゲートを制御するにあたってＰＷＭ[pulse width modulation]信号の最大オンデューティ値を設定する。

減加算器２０６は、最大オンデューティ設定部２０５の出力から乗算器２０４の出力を減加算し、ＰＷＭ生成回路２０７へ出力する。

ＰＷＭ生成回路２０７は、減加算器２０６の出力に応じたＰＷＭ信号を生成し、ＤＣ電圧生成装置１００内のスイッチング素子Ｓ１のゲートを制御する信号Ｇ１として出力する。生成されるＰＷＭ信号は、おおよそ１０ＫＨｚ～１００ＫＨｚの周波数をもち、ＡＣ電源１０の周期５０Ｈｚ又は６０Ｈｚに対し、１００倍以上高速な周期のパルスを生成する。

このように、制御装置２００は、ＤＣ電圧生成装置１００に流れる電流に応じた絶対値とＤＣ電圧生成装置１００の出力電圧に応じた値を乗算し、設定された最大オンデューティ値との差からＤＣ電圧生成装置１００のスイッチング素子Ｓ１をＰＷＭ制御することでＡＣ電源１０から直流電源ＶＤＣが生成される様にＤＣ電圧生成装置１００を制御する。

なお、これまで説明してきた図２は、電力変換装置１におけるＰＦＣ動作（ＡＣ→ＤＣ）の一例を示す図でもある。本図では、ノードＡＣ１とノードＡＣ２との間に、交流電力（交流電源ＶＡＣ、入力電流Ｉｉｎ）を供給するＡＣ電源１０が接続されている。また、ノードＤＣ１とノードＤＣ２との間には、直流電力（出力電圧ＶＤＣ、出力電流Ｉｏｕｔ）の供給を受ける直流負荷Ｚ１が接続されている。このとき、ＤＣ電圧生成装置１００は、交流電力を直流電力に変換するＰＦＣ回路（昇圧コンバータ）として機能する。

本図で示すように、ＰＦＣ動作時には制御装置２００に直流電源ＶＤＣから生成される検出電圧ＶＦＢが入力されると共に、制御対象電流として｜Ｉｉｎ｜（＝入力電流Ｉｉｎの絶対値）が入力される。また、直流電圧設定部２０２には、一定値が設定されるが、ここでの一定値は生成したい直流電源ＶＤＣ目標値に応じて可変制御すればよい。

また、ＤＣ電圧生成装置１００では、スイッチング素子Ｓ２をＰＷＭ動作させ、交流電源ＶＡＣから直流電源ＶＤＣを生成することができる。その際、ダイオードＤ１～Ｄ４にて構成される全波整流ダイオードと整流ダイオードＳ１により、直流電源ＶＤＣ生成にあたって電流の逆流を防止することができる。

次に、ＰＦＣ動作の原理について説明する。交流電源ＶＡＣとし、直流電源ＶＤＣとし、スイッチング周期をＴとし、トランジスタのオン時間及びオフ時間をそれぞれＴｏｎ及びＴｏｆｆ（ただし、オン時間はスイッチング素子Ｓ２に対して定義）とすると、次の（１）式～（３）式が成り立つ。

｜ＶＡＣ｜×Ｔｏｎ＝（ＶＤＣ－｜ＶＡＣ｜）×Ｔｏｆｆ … （１）
｜ＶＡＣ｜×（Ｔ－Ｔｏｆｆ）＝（ＶＤＣ－｜ＶＡＣ｜）×Ｔｏｆｆ … （２）
｜ＶＡＣ｜×Ｔ＝ＶＤＣ×Ｔｏｆｆ … （３）

上記（３）式から、スイッチング周期Ｔと出力電圧ＶＤＣが一定であれば、交流電源ＶＡＣはオフ時間Ｔｏｆｆに比例することが分かる。ここで、入力電流Ｉｉｎが交流電源ＶＡＣと同一波形であるならば、入力電流Ｉｉｎもオフ時間Ｔｏｆｆに比例するはずである。従って、入力電流Ｉｉｎをオフ時間Ｔｏｆｆに比例するように制御すれば、交流電源ＶＡＣと同一波形の入力電流Ｉｉｎを得ることができる。その上で、直流電源ＶＤＣが所定の値となるように直流電圧設定部を設定すれば、ＰＦＣ動作を実現することが可能となる。

図３はＰＦＣ動作時の入出力波形を示す図であり、交流電源ＶＡＣから直流電源ＶＤＣを生成した際の波形を示す。本図では上から順にＶＡＣ、Ｉｉｎ、及びＶＤＣが描写されている。

次に、ＰＦＣ動作時における逆回復電流について説明する。図４はＰＦＣ動作の電流連続モードにおける各部を流れる電流を示し、図５は入力電流ＩｉｎとインダクタＬ１を流れるＩＬ、スイッチング素子Ｓ１を流れる電流ＩＳ１、スイッチング素子Ｓ２を流れる電流ＩＳ２を示した図である。図４においてスイッチング素子Ｓ２がオンの時にはインダクタＬ１とスイッチング素子Ｓ２に電流が流れ、インダクタ電流ＩＬは増加する（図５と併せて参照）。一方、スイッチング素子Ｓ２がオフになるとインダクタＬ１とスイッチング素子Ｓ１に電流が流れ、インダクタ電流ＩＬは減少する。スイッチング素子Ｓ２のオンとオフを繰り返し行うことで直流電源ＶＤＣが生成される。しかし、電流連続モード（インダクタ電流ＩＬがゼロになる期間がなく、連続的に動作するモード）においては、スイッチング素子Ｓ１に電流ＩＳ１が流れている状態でスイッチング素子Ｓ２がオンするため、スイッチング素子Ｓ１は強制的にオフされる。このとき、逆回復電流（スイッチング素子Ｓ１が完全にオフするまでに逆電圧がかかることで逆方向に流れる電流）が発生し、電力の損失が発生する。

逆回復電流を削減するためには、逆回復特性のよい回復時間の短いスイッチング素子を選定するとよい。回復特性の短いスイッチング素子としてはＳｉよりもワイドバンドギャップなＳｉＣデバイスやＧａＮデバイスを使用するとよい。

逆回復特性については、具体的には、ＧａＮデバイスはＳｉデバイスより約１００倍程度回復時間が短いため、逆回復電流による電流、延いては電力の損失を大幅に削減することができる。

＜電力変換装置（第２実施形態）＞
図６は、電力変換装置１の第２実施形態を示す図である。第１の実施形態と同様にＤＣ電圧生成装置１００と制御装置２００と出力電圧検出部３００から構成される。

第２実施形態のＤＣ電圧生成装置１００は、インダクタＬ１、コンデンサＣ１、及び一つ以上のスイッチング素子（図６ではスイッチング素子Ｓ１１とスイッチング素子Ｓ１２とスイッチング素子Ｓ１３とスイッチング素子Ｓ１４）とから構成される全波整流型ダイオードブリッジを持たないＰＦＣ回路である。

スイッチング素子Ｓ１１の第１端子はノードＤＣ１に接続され、スイッチング素子Ｓ１１の第２端子はノードＮ１１に接続され、スイッチング素子Ｓ１２の第１端子はノードＮ１１に接続され、スイッチング素子Ｓ１２の第２端子はノードＤＣ２に接続され、スイッチング素子Ｓ１３の第１端子はノードＤＣ１に接続され、スイッチング素子Ｓ１３の第２端子はノードＮ１２に接続され、スイッチング素子Ｓ１４の第１端子はノードＮ１２に接続され、スイッチング素子Ｓ１４の第２端子はノードＤＣ２に接続されており、少なくとも一つのインダクタは交流電源の第１端子であるノードＡＣ１とノードＮ１１との間、及び交流電源の第２端子であるノードＡＣ２とノードＮ１２との間のうち、少なくとも一方に接続されている。（図６では一例としてノードＡＣ１とノードＮ１１との間にインダクタＬ１が接続された構成を示す。）

スイッチング素子Ｓ１１、Ｓ１２、Ｓ１３、及びＳ１４は少なくとも一つはＳｉよりもワイドバンドギャップなデバイスを使用する。ワイドバンドギャップなデバイスとしてはＳｉＣデバイス、及びＧａＮデバイスの少なくとも一方を含む。

ＳｉＣデバイスとしては、ＳｉＣで構成されるショットキーバリアダイオード、ジャンクションバリアダイオード及びＳｉＣトランジスタを使用してもよい。

ＧａＮデバイスとしては、ＧａＮで構成されるショットキーバリアダイオード、ジャンクションバリアダイオード及びＧａＮトランジスタを使用してもよい。

なおスイッチング素子Ｓ１１～Ｓ１４の制御方法については、後ほど具体例を挙げて詳述する。

出力電圧検出部３００は直流電源ＶＤＣから検出電圧ＶＦＢを生成する。なお、出力電圧検出部３００の構成は第１実施形態と同じであるため省略する。

制御回路２００は第１の実施形態の制御装置２００から極性判定部２０８、及び切換器２０９を追加した構成となっており、ＤＣ電圧生成装置１００の一つ以上のスイッチング素子を制御するための信号Ｇ１及び信号Ｇ２を出力する。

極性判定部２０８はＡＣ電源１０からのＡＣ電源入力ＶＡＣを受け、切換器２０９へ極性判定結果を出力する。

極性の判定方法は、電源入力ＶＡＣの中間レベル（通常はゼロボルト）を基準とし、ＡＣ電源１０から入力されるＶＡＣが中間レベルより高い値の場合にハイレベルを出力し、低い値の場合にローレベルを出力する。

切換器２０９は極性判定部２０８からの出力とＰＷＭ生成回路２０７からの出力に応じて、ＤＣ電圧生成装置１００の一つ以上のスイッチング素子を制御するための信号Ｇ１及び信号Ｇ２を出力する。

なお、第２実施形態における制御装置２００内の電流値変換回路２０１と、直流電圧設定部２０２と、減加算器２０３と、乗算器２０４と、最大オンデューティ設定部２０５と、減加算器２０６と、ＰＷＭ生成回路２０７と、補償器２１０の各部の機能は、第１実施形態と同様のため省略する。

＜電力変換装置（第２実施形態における第１の構成例）＞
図７は、第２実施形態における第１の構成例である。ＤＣ電圧生成装置１００のスイッチング素子Ｓ１１、及びＳ１３はダイオードであり、スイッチング素子Ｓ１２及びＳ１４はトランジスタから構成される。

ダイオードは、ＳｉよりもワイドバンドギャップなＳｉＣ及びＧａＮで構成されるショットキーバリアダイオード、ジャンクションバリアダイオードを使用してもよい。なお、ＳｉＣ及び、ＧａＮで構成されるショットキーバリアダイオード、及びジャンクションバリアダイオードのリーク電流特性としては、１０^－２Ａ／ｃｍ^２以下としてもよい。

制御装置２００から出力される信号Ｇ１及び信号Ｇ２は切換器２０９により制御される。切換器２０９は極性判定部２０８の出力がハイレベルである場合は、ＰＷＭ生成回路２０７の出力を信号Ｇ１として出力し、ハイレベルを信号Ｇ２として出力する。また、極性判定部２０８の出力がローレベルである場合は、ＰＷＭ生成回路２０７の出力を信号Ｇ２として出力し、ハイレベルを信号Ｇ１として出力する。

以下、極性判定部２０８がハイレベルを出力する場合において詳細に説明する。信号Ｇ１には切換器２０９を経由してＰＷＭ生成回路２０７で生成されたＰＷＭ信号が出力され、ＤＣ電圧生成装置１００内のスイッチング素子Ｓ１２が制御される。スイッチング素子Ｓ１２、スイッチング素子Ｓ１１、及びトランスＬ１からなる昇圧チョッパ形式の回路は第１実施形態のＰＦＣ動作の原理で説明した様に入力電流Ｉｉｎをオフ時間Ｔｏｆｆに比例するように制御することにより、交流電源ＶＡＣと同一波形の入力電流Ｉｉｎを得ることができ、ＰＦＣ動作を実現することができる。また、信号Ｇ２には切換器２０９によりハイレベルが入力されるため、スイッチング素子Ｓ１４（ここではトランジスタ）はオン状態となり、ボディーダイオードを経由することなくＡＣ電源１０のノードＡＣ２へ電流を出力するため、オフ状態と比較するとＰＦＣ動作としての電力効率が改善される。なお、極性判定部２０８がローレベルを出力する場合においては、スイッチング素子Ｓ１２とＳ１４の制御が入れ替わり、同様の制御が実施される。

図８は切換器２０９の信号Ｇ１、信号Ｇ２及びＡＣ電源１０の交流電源ＶＡＣとの関係を示した波形である。上から順に信号Ｇ１、信号Ｇ２、交流電源ＶＡＣを示す。先にも述べた様に、ＶＡＣ＞０の場合は、信号Ｇ１は、ＰＷＭ生成回路からの出力を受けスイッチング動作をし、信号Ｇ２はハイレベルとなる。また、ＶＡＣ＜０の場合は、信号Ｇ１は、ハイレベルとなり、信号Ｇ２はＰＷＭ生成回路からの出力を受けスイッチング動作している様子を示す。

第２実施形態における第１の構成例では、スイッチング素子Ｓ１１、及びＳ１３をワイドバンドギャップなスイッチング素子とするため、第１実施形態と同様に逆回復電流を削減できる。

なお、ワイドバンドギャップなスイッチング素子としては、前記の様にＳｉＣデバイスやＧａＮデバイスを使用したショットキーバリアダイオード、ジャンクションバリアダイオードであってもよい。また、第１実施形態と同様にＰＷＭ生成回路２０７の出力はおおよそ１０ＫＨｚ～１００ＫＨｚの周波数を有し、ＡＣ電源１０の周波数（５０Ｈｚ又は６０Ｈｚ）より高速なパルスである。

また、図７のノードＡＣ１とノードＤＣ２の間、及びノードＡＣ２とノードＤＣ２の間にそれぞれダイオードを追加で接続したセミブリッジレス型の構成としてもよい。追加する各ダイオードのアノードはノードＤＣ２と接続し、カソードはそれぞれノードＡＣ１及びノードＡＣ２に接続される。この場合、ＰＦＣ動作時において、追加したダイオードによりスイッチング素子Ｓ１２及びスイッチング素子Ｓ１４のボディーダイオードからさらに、ノードＡＣ１及びノードＡＣ２へのリターン・パスが構成されるため、電力変換効率が改善する。また、ＡＣ電源１０はフローティングではなく、ノードＤＣ２基準となるため、入力ラインと出力ライン間におけるコモン・ノイズ耐性が向上する利点がある。

＜電力変換装置（第２実施形態における第２の構成例）＞
図９は、第２実施形態における第２の構成例である。ＤＣ電圧生成装置１００のスイッチング素子Ｓ１３、及びＳ１４はダイオードであり、スイッチング素子Ｓ１１及びＳ１２はトランジスタから構成される。

トランジスタは、ＳｉよりもワイドバンドギャップなＳｉＣ及びＧａＮで構成されるＳｉＣトランジスタ、及びＧａＮトランジスタを使用してもよい。

制御装置２００から出力される信号Ｇ１及び信号Ｇ２は切換器２０９により制御される。切換器２０９は極性判定部２０８の出力とＰＷＭ生成回路２０７の出力から生成され、極性判定部２０８がハイレベルである場合は、ＰＷＭ生成回路２０７の出力を信号Ｇ２として出力し、ＰＷＭ生成回路２０７の出力の反転信号を信号Ｇ１として出力する。また、極性判定部２０８の出力がローレベルである場合は、ＰＷＭ生成回路２０７の出力を信号Ｇ１として出力し、ＰＷＭ生成回路２０７の出力の反転信号を信号Ｇ２として出力する。

以下、極性判定部２０８がハイレベルを出力する場合において詳細に説明する。信号Ｇ２には切換器２０９を経由してＰＷＭ生成装置２０７で生成されたＰＷＭ信号が出力され、ＤＣ電圧生成装置１００内のスイッチング素子Ｓ１２が制御される。一方、信号Ｇ１には切換器２０９から信号Ｇ２とは極性が反転したＰＷＭ信号が出力され、ＤＣ電圧生成装置１００内のスイッチング素子Ｓ１１が制御される。ここで、スイッチング素子Ｓ１２のオフ時間、また別の表現を用いれば、スイッチング素子Ｓ１１のオン時間を入力電流Ｉｉｎに比例する様に制御すれば、先に記載した第１実施形態のＰＦＣ動作の原理と同様に、交流電源ＶＡＣと同一波形の入力電流Ｉｉｎを得ることができ、ＰＦＣ動作を実現することができる。なお、信号Ｇ１及び信号Ｇ２はパルス制御されているが、信号Ｇ１がハイレベルで、信号Ｇ２がローレベルであるタイミングにおいては、ノードＡＣ１からインダクタＬ１、スイッチング素子Ｓ１１、コンデンサＣ１、スイッチング素子Ｓ１４、ノードＡＣ２の順に交流電流が流れる。また、信号Ｇ１がローレベルで信号Ｇ２がハイレベルであるタイミングにおいては、ノードＡＣ１からインダクタＬ１、スイッチング素子Ｓ１２、スイッチング素子Ｓ１４、ノードＡＣ２の順に交流電流が流れる。そして上記動作を交互に繰り返すことにより直流電源ＶＤＣが生成される。

極性判定部２０８がローレベルを出力する場合においても以下に説明する。信号Ｇ１、信号Ｇ２とスイッチング素子Ｓ１１、Ｓ１２との接続は、極性判定部２０８がハイレベルを出力する場合と同一である。スイッチング素子Ｓ１１のオフ時間、また別の表現を用いれば、スイッチング素子Ｓ１２のオン時間を入力電流Ｉｉｎに比例する様に制御すれば、上記、極性判定部２０８がハイレベルを出力する場合と同様に交流電源ＶＡＣと同一波形の入力電流Ｉｉｎを得ることができ、ＰＦＣ動作を実現することができる。なお、信号Ｇ１及び信号Ｇ２はパルス制御されているが、信号Ｇ２がハイレベルで、信号Ｇ１がローレベルであるタイミングにおいては、ノードＡＣ２からスイッチング素子Ｓ１３、コンデンサＣ１、スイッチング素子Ｓ１２、インダクタＬ１、ノードＡＣ１の順に交流電流が流れる。また、信号Ｇ２がローレベルで信号Ｇ１がハイレベルであるタイミングにおいては、ノードＡＣ２からスイッチング素子Ｓ１３、スイッチング素子Ｓ１１、インダクタＬ１、ノードＡＣ１の順に交流電流が流れる。そして上記動作を交互に繰り返すことにより直流電源ＶＤＣが生成される。

なお、トランジスタであるスイッチング素子Ｓ１１及びＳ１２にはさらにそれぞれ個別にＳｉＣ及び、ＧａＮで構成されるショットキーバリアダイオード、又はジャンクションバリアダイオードを並列接続させてもよい。例えば、スイッチング素子Ｓ１１に並列接続されるショットキーバリアダイオード、又はジャンクションバリアダイオードは、アノードがノードＮ１１に接続され、カソードがノードＤＣ１に接続されるとよい。また、スイッチング素子Ｓ１２に並列接続されるショットキーバリアダイオード、又はジャンクションバリアダイオードは、アノードがノードＤＣ２に接続され、カソードがノードＮ１１に接続されるとよい。なお、ＳｉＣ及び、ＧａＮで構成されるショットキーバリアダイオード、及びジャンクションバリアダイオードのリーク電流特性としては、１０^－２Ａ／ｃｍ^２以下としてもよい。

図１０は切換器２０９の信号Ｇ１、信号Ｇ２及びＡＣ電源１０の交流電源ＶＡＣとの関係を示した波形である。上から順に信号Ｇ１、信号Ｇ２、交流電源ＶＡＣを示す。先にも述べた様に、ＶＡＣ＞０の場合は、信号Ｇ２は、ＰＷＭ生成回路の出力信号を出力し、信号Ｇ１は信号Ｇ２と反転した信号を出力する。また、ＶＡＣ＜０の場合には、信号Ｇ１は、ＰＷＭ生成回路の出力信号を出力し、信号Ｇ２は信号Ｇ１と反転した信号を出力する。

第２実施形態における第２の構成例では、スイッチング素子Ｓ１１、及びＳ１２をワイドバンドギャップなスイッチング素子とするため、第１実施形態と同様に逆回復電流を削減できる。

なお、ワイドバンドギャップなスイッチング素子としては、前記の様にＳｉＣデバイスやＧａＮデバイスを使用したＳｉＣトランジスタ、及びＧａＮトランジスタであってもよい。また、第１実施形態と同様にＰＷＭ生成回路２０７の出力はおおよそ１０ＫＨｚ～１００ＫＨｚの周波数を有し、ＡＣ電源１０の周波数（５０Ｈｚ又は６０Ｈｚ）より高速なパルスである。

＜電力変換装置（第２実施形態における第３の構成例）＞
図１１は、第２実施形態における第３の構成例である。ＤＣ電圧生成装置１００のスイッチング素子Ｓ１１～Ｓ１４は全てトランジスタから構成される。

制御装置２００から出力される信号Ｇ１～信号Ｇ４において、信号Ｇ１及び信号Ｇ２は切換器２０９により制御される。信号Ｇ１及び信号Ｇ２の制御は、第２実施形態における第２の構成例で示した通り、入力電流Ｉｉｎをオフ時間Ｔｏｆｆに比例するように制御することにより、交流電源ＶＡＣと同一波形の入力電流Ｉｉｎを得ることが可能なＰＦＣ動作を実現するＰＷＭ制御信号である。また、信号Ｇ３及び信号Ｇ４は極性判定部２０８により制御され、例えば、電源入力ＶＡＣが中間レベル（通常はゼロボルト）より高い値の場合に信号Ｇ３へはローレベルを出力し、信号Ｇ４へはハイレベルを出力する。逆に電源入力ＶＡＣが中間レベルより低い値の場合には信号Ｇ３へはハイレベルを出力し、信号Ｇ４へはローレベル出力する。

以下、第３の構成例について簡単に説明する。信号Ｇ１及びＧ２には第２の構成例と同様な信号が供給される。極性判定部の信号Ｇ３はスイッチング素子Ｓ１３へ、信号Ｇ４はスイッチング素子Ｓ１４へ接続され、信号Ｇ３がローレベルで信号Ｇ４がハイレベル、つまり交流電源ＶＡＣが正極である場合は、スイッチング素子Ｓ１３はオフし、スイッチング素子Ｓ１４はオンの状態となる。その際に流れる交流電流は第２の構成例での記載と同様に流れるが、スイッチング素子Ｓ１４がダイオードではなく、オンした状態のトランジスタであるため、スイッチング素子Ｓ１４のボディーダイオードを経由することなくＡＣ電源１０のノードＡＣ２へ電流を出力するため、スイッチング素子Ｓ１４のボディーダイオードを経由する場合と比較するとＰＦＣ動作としての電力効率が改善される。なお、信号Ｇ３がハイレベルで信号Ｇ４がローレベル、つまり交流電源ＶＡＣが負極である場合の動作については、スイッチング素子Ｓ１３がダイオードではなく、オンした状態のトランジスタとして作用し、同様の効果を得られる。詳細については省略する。

第２実施形態における第３の構成例では、スイッチング素子Ｓ１１～Ｓ１４をワイドバンドギャップなスイッチング素子とするため、第１実施形態と同様に逆回復電流を削減できる。

なお、ワイドバンドギャップなスイッチング素子としては、前記の様にＳｉＣ及びＧａＮで構成されるＳｉＣトランジスタ、及びＧａＮトランジスタを使用してもよい。

なお、上記では、第３の構成例を、第２の構成例を制御する様にスイッチング素子Ｓ１１～Ｓ１４の制御について記載したが、制御装置２００の制御方法によっては第１の構成例に置き換えた形式で制御可能であることは言うまでもなく、説明については省略する。

本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、各種信号の論理レベル反転は任意である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

１電力変換装置
１０ＡＣ電源
１００ＤＣ電圧生成装置
１０１ダイオードブリッジ
２００制御装置
３００出力電圧検出部
２０１電流値変換回路
２０２直流電圧設定部
２０３、２０６減加算器
２０４乗算器
２０５最大オンデューティ設定部
２０７ＰＷＭ生成回路
２０８極性判定部
２０９切換器
Ｌ１インダクタ
Ｄ１～Ｄ４ダイオード
Ｃ１コンデンサ
Ｒ１、Ｒ２抵抗
Ｚ１直流負荷
ＡＣ１、ＡＣ２ノード（ＡＣノード）
ＤＣ１、ＤＣ２ノード（ＤＣノード）
Ｎ１、Ｎ３、Ｎ１１、Ｎ１２ノード
Ｓ１、Ｓ２、Ｓ１１～Ｓ１４スイッチング素子

Claims

一つ以上のスイッチング素子を含むＤＣ電圧生成装置と、
前記ＤＣ電圧生成装置の出力を検出し、検出電圧を生成する出力電圧検出部と、
前記ＤＣ電圧生成装置に流れる電流と前記検出電圧から前記一つ以上のスイッチング素子を制御する制御装置と、
を備え、前記一つ以上のスイッチング素子の少なくとも一つはＳｉよりもワイドバンドギャップな半導体を用いたデバイスであり、
前記ＤＣ電圧生成装置は交流電源から直流電源を生成し、
前記ＤＣ電圧生成装置はＰＦＣ[power factor correction]回路であり、少なくとも一つのインダクタを含み、
前記制御装置は、
前記ＤＣ電圧生成装置に流れる電流に応じた値と前記ＤＣ電圧生成装置の出力電圧に応じた値を乗算する乗算器と、
前記ＤＣ電圧生成装置を制御する信号の最大オンデューティ値を設定する最大オンデューティ設定部と、
前記最大オンデューティ設定部の出力から前記乗算器の出力を減加算する減加算器と、
前記減加算器の出力に応じたパルスを出力するＰＷＭ生成回路と、
を備える、電力変換装置。
前記一つ以上のスイッチング素子はＳｉＣデバイス、及びＧａＮデバイスの少なくとも一方を含む、請求項１に記載の電力変換装置。
前記ＰＦＣ回路は
全波整流型ダイオードブリッジと、
前記一つ以上のスイッチング素子と、
を備え、前記全波整流型ダイオードブリッジと前記一つ以上のスイッチング素子との間に前記少なくとも一つのインダクタが接続されている昇圧チョッパ型ＰＦＣ回路である、請求項１又は２に記載の電力変換装置。
前記一つ以上のスイッチング素子は、第１スイッチング素子と第２スイッチング素子とを含み、
前記第１スイッチング素子の第１端子は、第１出力ノードに接続され、前記第１スイッチング素子の第２端子、及び前記第２スイッチング素子の第１端子は前記少なくとも一つのインダクタに接続され、前記第２スイッチング素子の第２端子は第２出力ノードに接続され、
前記第１スイッチング素子はショットキーバリアダイオード、またはジャンクションバリアダイオードであり、前記第２スイッチング素子はトランジスタである、請求項３に記載の電力変換装置。
前記第１スイッチング素子は、１０^－２Ａ／ｃｍ^２以下のリーク電流特性である、請求項４に記載の電力変換装置。
一つ以上のスイッチング素子を含むＤＣ電圧生成装置と、
前記ＤＣ電圧生成装置の出力を検出し、検出電圧を生成する出力電圧検出部と、
前記ＤＣ電圧生成装置に流れる電流と前記検出電圧から前記一つ以上のスイッチング素子を制御する制御装置と、
を備え、前記一つ以上のスイッチング素子の少なくとも一つはＳｉよりもワイドバンドギャップな半導体を用いたデバイスであり、
前記ＤＣ電圧生成装置は交流電源から直流電源を生成し、
前記ＤＣ電圧生成装置はＰＦＣ[power factor correction]回路であり、少なくとも一つのインダクタを含み、
前記ＰＦＣ回路は全波整流型ダイオードブリッジを持たないＰＦＣ回路であって、
前記一つ以上のスイッチング素子は、第１スイッチング素子と第２スイッチング素子と第３スイッチング素子と第４スイッチング素子とを含み、
前記第１スイッチング素子の第１端子は第１出力ノードに接続され、前記第１スイッチング素子の第２端子は第１スイッチングノードに接続され、
前記第２スイッチング素子の第１端子は前記第１スイッチングノードに接続され、前記第２スイッチング素子の第２端子は第２出力ノードに接続され、
前記第３スイッチング素子の第１端子は前記第１出力ノードに接続され、前記第３スイッチング素子の第２端子は第２スイッチングノードに接続され、
前記第４スイッチング素子の第１端子は前記第２スイッチングノードに接続され、前記第４スイッチング素子の第２端子は前記第２出力ノードに接続されており、
前記少なくとも一つのインダクタは前記交流電源の第１端子である第１入力ノードと前記第１スイッチングノードとの間、及び前記交流電源の第２端子である第２入力ノードと前記第２スイッチングノードとの間のうち、少なくとも一方に接続され、
前記制御装置は、
前記ＤＣ電圧生成装置に流れる電流に応じた値と前記ＤＣ電圧生成装置の出力電圧に応じた値を乗算する乗算器と、
前記ＤＣ電圧生成装置を制御する信号の最大オンデューティ値を設定する最大オンデューティ設定部と
前記最大オンデューティ設定部の出力から前記乗算器の出力を減加算する減加算器と、
前記減加算器の出力に応じたパルスを出力するＰＷＭ生成回路と、
前記交流電源の極性により前記ＰＷＭ生成回路の出力先を切り替える切換器と、
を備える、電力変換装置。
前記第１スイッチング素子及び前記第３スイッチング素子はダイオードであり、
前記第２スイッチング素子及び前記第４スイッチング素子はトランジスタである、請求項６に記載の電力変換装置。
前記ダイオードはショットキーバリアダイオード、またはジャンクションバリアダイオードである、請求項７に記載の電力変換装置。
前記ダイオードは、１０^－２Ａ／ｃｍ^２以下のリーク電流特性である、請求項８に記載の電力変換装置。
前記第１スイッチング素子及び前記第２スイッチング素子はトランジスタであり、
前記第３スイッチング素子及び前記第４スイッチング素子はダイオードである、請求項６に記載の電力変換装置。
前記トランジスタはＳｉＣトランジスタ又はＧａＮトランジスタである、請求項１０に記載の電力変換装置。
前記第１スイッチング素子及び前記第２スイッチング素子にはさらにそれぞれ個別にショットキーバリアダイオード、又はジャンクションバリアダイオードのいずれか一方が並列接続する、請求項１１に記載の電力変換装置。
前記ショットキーバリアダイオード、又はジャンクションバリアダイオードは１０^－２Ａ／ｃｍ^２以下のリーク電流特性である、請求項１２に記載の電力変換装置。
前記制御装置は、
前記交流電源の正極時に、前記ＤＣ電圧生成装置に流れる電流と前記検出電圧から定まるオンディーティで前記第２スイッチング素子をスイッチング動作させると共に前記第４スイッチング素子をオン状態にさせ、
前記交流電源の負極時に、前記オンディーティで前記第４スイッチング素子をスイッチング動作させると共に前記第２スイッチング素子をオン状態にさせる、請求項７～９のいずれか一項に記載の電力変換装置。
前記制御装置は、
前記交流電源の正極時に、前記ＤＣ電圧生成装置に流れる電流と前記検出電圧から定まるオンディーティで前記第１スイッチング素子をスイッチングさせると共に前記第２スイッチング素子を前記第１スイッチング素子とは相補的にスイッチングさせ、
前記交流電源の負極時に、前記オンディーティで前記第２スイッチング素子をスイッチングさせると共に前記第１スイッチング素子を前記第２スイッチング素子とは相補的にスイッチングさせる、請求項１０～１３のいずれか一項に記載の電力変換装置。
前記ＰＦＣ回路は全波整流型ダイオードブリッジを持たないＰＦＣ回路であって、
前記一つ以上のスイッチング素子は、第１トランジスタと第２トランジスタと第３トランジスタと第４トランジスタとを含み、
前記第１トランジスタの第１端子は第１出力ノードに接続され、前記第１トランジスタの第２端子は第１スイッチングノードに接続され、
前記第２トランジスタの第１端子は前記第１スイッチングノードに接続され、前記第２トランジスタの第２端子は第２出力ノードに接続され、
前記第３トランジスタの第１端子は前記第１出力ノードに接続され、前記第３トランジスタの第２端子は第２スイッチングノードに接続され、
前記第４トランジスタの第１端子は前記第２スイッチングノードに接続され、前記第４トランジスタの第２端子は前記第２出力ノードに接続されており、
前記少なくとも一つのインダクタは前記交流電源の第１端子である第１入力ノードと前記第１スイッチングノードとの間、及び前記交流電源の第２端子である第２入力ノードと前記第２スイッチングノードとの間のうち、少なくとも一方に接続される、請求項１又は２に記載の電力変換装置。
前記制御装置は、
前記交流電源の正極時に、前記ＤＣ電圧生成装置に流れる電流と前記検出電圧から定まるオンディーティで前記第２トランジスタをスイッチング動作させると共に前記第４トランジスタをオン状態、前記第１トランジスタ及び前記第３トランジスタをオフ状態にさせ、
前記交流電源の負極時に、前記オンディーティで前記第４トランジスタをスイッチング動作させると共に前記第２トランジスタをオン状態、前記第１トランジスタ及び前記第３トランジスタをオフ状態にさせる、請求項１６に記載の電力変換装置。
前記制御装置は、
前記交流電源の正極時に、前記ＤＣ電圧生成装置に流れる電流と前記検出電圧から定まるオンディーティで前記第１トランジスタをスイッチングさせると共に前記第２トランジスタを前記第１トランジスタとは相補的にスイッチングさせ、前記第３トランジスタ及び前記第４トランジスタをオフ状態とし、
前記交流電源の負極時に、前記オンディーティで前記第２トランジスタをスイッチングさせると共に前記第１トランジスタを前記第２トランジスタとは相補的にスイッチングさせ、前記第３トランジスタ及び前記第４トランジスタをオフ状態とさせる、請求項１６に記載の電力変換装置。