JP7364583B2 - シリアル化演算回路の算術符号化に関するコンピュータにより実装される方法及びシステム - Google Patents
シリアル化演算回路の算術符号化に関するコンピュータにより実装される方法及びシステム Download PDFInfo
- Publication number
- JP7364583B2 JP7364583B2 JP2020550875A JP2020550875A JP7364583B2 JP 7364583 B2 JP7364583 B2 JP 7364583B2 JP 2020550875 A JP2020550875 A JP 2020550875A JP 2020550875 A JP2020550875 A JP 2020550875A JP 7364583 B2 JP7364583 B2 JP 7364583B2
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- arithmetic
- encoding
- arithmetic circuit
- encoded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/70—Type of the data to be coded, other than image and sound
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
- H03M7/4006—Conversion to or from arithmetic code
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/14—Implementation of control logic, e.g. test mode decoders
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56008—Error analysis, representation of errors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
- H04L9/3239—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions involving non-keyed hash functions, e.g. modification detection codes [MDCs], MD5, SHA or RIPEMD
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/50—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using hash chains, e.g. blockchains or hash trees
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/56—Financial cryptography, e.g. electronic payment or e-cash
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
スマートコントラクトを表す演算回路に基づき、シンボルセットを取得するステップと、
前記演算回路を格納するために、少なくとも以下:
前記シンボルセットのサブセットを符号化値範囲にマッピングするステップと、
前記符号化値範囲の中の符号化値を選択するステップと、
圧縮演算回路の中で、前記符号化値を有する前記シンボルセットの第1サブセットを表すステップと、
により、データ量を削減するステップと、
前記圧縮演算回路を、ブロックチェーンネットワークのノードに格納させるステップと、
を含む方法が提供され得る。
前記シンボルセットの異なるサブセットを前記符号化値範囲のサブ範囲にマッピングするステップと、
前記符号化値範囲の前記サブ範囲の中から前記符号化値を選択するステップと、
を含んでよく、
シンボルの前記第1サブセットおよび前記第2サブセットは、前記圧縮演算回路の中で前記符号化値により表される。
インプットファイルをシリアル化する要求を受信するステップであって、前記インプットファイルは、前記演算回路を表すコードの複数の行を含む、ステップと、
前記複数のうちの少なくとも一部をスキャンして、前記シンボルセットの中のシンボルをデータ構造に追加するステップと、
を更に含んでよく、
前記シンボルセットは、前記データ構造から取得される。
・完全性(Completeness)。つまり、プロトコルが正しく遵守されれば、誠実な検証者は出力の有効性を確信する。
・健常性(Soundness)。つまり、不正な証明者が出力の信憑性について誠実な検証者を説得することはできない。
・ゼロ知識(Zero-knowledge)。つまり、不正な証明者は、出力の有効性以外に何も分からない。
・参加者間の通信が必要ないので、中間者攻撃(Man-in-the-middle attack)が防止される。
・ブロックチェーン技術の使用により、悪意あるノードがデータを改ざんすることを困難にする。
・信頼できるハードウェア装置のような信頼できる第三者が回避される。
・コントラクトの検証が、コードの再実行を意味しない。計算は、ネットワーク内の全てのノードにより複製されない。代わりに、正直な実行の証明が、公のブロックチェーンに格納され、検証目的でのみ使用される。
ADD 4 5 6
ADD 1 6 7
ADD 1 7 8
ADD3 4 5 1 1 8
ADD 4 5 6
ADD 1 6 7
ADD 1 7 8
ADD 4 1 6
ADD -4 5 7
ADD -5 6 8
ADD 4 1 6
ADD -4 0 7
ADD 5 1 8
Claims (13)
- コンピュータにより実施される方法であって、
スマートコントラクトを表す演算回路に基づき、シンボルセットを取得するステップと、
前記演算回路を格納するために、少なくとも以下:
前記シンボルセットのサブセットを符号化値範囲にマッピングするステップと、
前記符号化値範囲の中の符号化値を選択するステップと、
圧縮演算回路の中で、前記符号化値を有する前記シンボルセットの第1サブセットを表すステップと、
により、データ量を削減するステップと、
前記圧縮演算回路を、ブロックチェーンネットワークのノードに格納させるステップと、
を含み、
前記演算回路は、演算子及びワイヤ識別子を含むデータフィールドのセットを含み、
前記シンボルセットは前記演算子であり、前記ワイヤ識別子は算術符号化方式に従い別個に符号化される、方法。 - 前記圧縮演算回路は、前記シンボルセットを異なる範囲の符号化値にマッピングするために使用可能なヘッダ符号化情報を含む、請求項1に記載の方法。
- 前記符号化値は二進小数である、請求項1~2のいずれか一項に記載の方法。
- 前記符号化値は、前記符号化値が最小限の数のビットを用いて表すことができることに基づき、選択される、請求項1~3のいずれか一項に記載の方法。
- 前記符号化値を選択するステップは、
前記シンボルセットの異なるサブセットを前記符号化値範囲のサブ範囲にマッピングするステップと、
前記符号化値範囲の前記サブ範囲の中から前記符号化値を選択するステップと、
を含み、
シンボルの前記第1サブセットおよび第2サブセットは、前記圧縮演算回路の中で前記符号化値により表される、請求項1~4のいずれか一項に記載の方法。 - 前記シンボルセットの中のシンボルを前記シンボルと前記シンボルセットの別のシンボルとの間の差として符号化するステップ、を更に含む請求項1~5のいずれか一項に記載の方法。
- 前記演算回路を符号化するファイルをパースして、演算子セット及び前記演算子セットの少なくとも一部のパラメータセットを識別することにより、前記シンボルセットを取得するステップ、を更に含む請求項1~6のいずれか一項に記載の方法。
- 前記符号化値範囲は、前記サブセットがパターン内に生じる確率に対応する、請求項1~7のいずれか一項に記載の方法。
- 前記シンボルセットの前記サブセットは、1つのシンボルである、請求項1~8のいずれか一項に記載の方法。
- 前記圧縮演算回路は、前記演算回路の代わりに前記ブロックチェーンネットワークにブロードキャストされる、請求項1~9のいずれか一項に記載の方法。
- 前記圧縮演算回路を受信した前記ブロックチェーンネットワークのノードは、前記圧縮演算回路から前記演算回路を決定することができる、請求項1~10のいずれか一項に記載の方法。
- システムであって、
プロセッサと、
前記プロセッサによる実行の結果として、前記システムに請求項1~11のいずれか一項に記載のコンピュータにより実施される方法を実行させる実行可能命令を含むメモリと、
を含むシステム。 - 実行可能命令を記憶した非一時的コンピュータ可読記憶媒体であって、前記実行可能命令は、コンピュータシステムのプロセッサにより実行された結果として、前記コンピュータシステムに、請求項1~11のいずれか一項に記載のコンピュータにより実施される方法を少なくとも実行させる、非一時的コンピュータ可読記憶媒体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023173527A JP7719839B2 (ja) | 2018-03-27 | 2023-10-05 | シリアル化演算回路の算術符号化に関するコンピュータにより実装される方法及びシステム |
| JP2025124470A JP2025173508A (ja) | 2018-03-27 | 2025-07-25 | シリアル化演算回路の算術符号化に関するコンピュータにより実装される方法及びシステム |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB1804948.6 | 2018-03-27 | ||
| GBGB1804948.6A GB201804948D0 (en) | 2018-03-27 | 2018-03-27 | Computer implemented system and method |
| GB1813863.6 | 2018-08-24 | ||
| GBGB1813863.6A GB201813863D0 (en) | 2018-08-24 | 2018-08-24 | Computer-Implemented system and method |
| PCT/IB2019/052112 WO2019186316A1 (en) | 2018-03-27 | 2019-03-15 | Computer-implemented methods and systems relating to arithmetic coding for serialised arithmetic circuits |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023173527A Division JP7719839B2 (ja) | 2018-03-27 | 2023-10-05 | シリアル化演算回路の算術符号化に関するコンピュータにより実装される方法及びシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021518715A JP2021518715A (ja) | 2021-08-02 |
| JP7364583B2 true JP7364583B2 (ja) | 2023-10-18 |
Family
ID=65951841
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020550875A Active JP7364583B2 (ja) | 2018-03-27 | 2019-03-15 | シリアル化演算回路の算術符号化に関するコンピュータにより実装される方法及びシステム |
| JP2023173527A Active JP7719839B2 (ja) | 2018-03-27 | 2023-10-05 | シリアル化演算回路の算術符号化に関するコンピュータにより実装される方法及びシステム |
| JP2025124470A Pending JP2025173508A (ja) | 2018-03-27 | 2025-07-25 | シリアル化演算回路の算術符号化に関するコンピュータにより実装される方法及びシステム |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023173527A Active JP7719839B2 (ja) | 2018-03-27 | 2023-10-05 | シリアル化演算回路の算術符号化に関するコンピュータにより実装される方法及びシステム |
| JP2025124470A Pending JP2025173508A (ja) | 2018-03-27 | 2025-07-25 | シリアル化演算回路の算術符号化に関するコンピュータにより実装される方法及びシステム |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US11474784B2 (ja) |
| EP (2) | EP3776867B1 (ja) |
| JP (3) | JP7364583B2 (ja) |
| CN (2) | CN111903062B (ja) |
| WO (1) | WO2019186316A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220109455A1 (en) * | 2018-06-29 | 2022-04-07 | Zenotta Holding Ag | Apparatus and method for providing authentication, non-repudiation, governed access and twin resolution for data utilizing a data control signature |
| US11265175B2 (en) * | 2018-06-29 | 2022-03-01 | Zenotta Holding Ag | Apparatus and method for providing authentication, non-repudiation, governed access and twin resolution for data utilizing a data control signature |
| US12067377B2 (en) | 2021-09-06 | 2024-08-20 | MphasiS Limited | System and a method for automatic generation of smart contracts across blockchain platforms |
| CN114567673B (zh) * | 2022-01-25 | 2024-04-05 | 浙江数秦科技有限公司 | 一种区块链节点快速广播区块的方法 |
| US20230274262A1 (en) * | 2022-02-28 | 2023-08-31 | International Institute Of Information Technology, Hyderabad | System and method for better utilization of power consumption in blockchain system by validating digital currency transactions with minimal computing resources |
| CN115361027B (zh) * | 2022-10-18 | 2023-03-24 | 江苏量超科技有限公司 | 一种污水处理效果识别方法 |
| WO2024116092A1 (en) * | 2022-11-29 | 2024-06-06 | Trock Stanislav | Full-fledged smart contracts for utxo based blockchains |
| CN116861489B (zh) * | 2023-02-23 | 2024-03-08 | 重庆市规划和自然资源信息中心 | 针对地图二维数据的串行化安全管理方法 |
| GB2628626A (en) * | 2023-03-31 | 2024-10-02 | Nchain Licensing Ag | Outsourcing computations using blockchain |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012114711A1 (ja) | 2011-02-23 | 2012-08-30 | パナソニック株式会社 | 画像符号化方法および画像復号方法 |
| WO2018020389A2 (en) | 2016-07-29 | 2018-02-01 | Chain Holdings Limited | Blockchain implemented method and system |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5933960A (ja) * | 1982-08-19 | 1984-02-24 | Fuji Xerox Co Ltd | コ−ド情報伝送方式 |
| US5774081A (en) * | 1995-12-11 | 1998-06-30 | International Business Machines Corporation | Approximated multi-symbol arithmetic coding method and apparatus |
| US6377706B1 (en) | 1998-05-12 | 2002-04-23 | Xerox Corporation | Compression framework incorporating decoding commands |
| US7026961B2 (en) * | 2004-05-03 | 2006-04-11 | Lsi Logic Corporation | Real time binary arithmetic encoding |
| DE102006032748A1 (de) * | 2006-07-14 | 2008-01-17 | ITF-EDV Fröschl GmbH | Verfahren zur Reduzierung der Datenmenge von durch zumindest ein Zählermodul bereitgestellten Messdaten und zugehörige Kompressionseinrichtung |
| US8700579B2 (en) * | 2006-09-18 | 2014-04-15 | Infobright Inc. | Method and system for data compression in a relational database |
| JP5039948B2 (ja) | 2007-10-30 | 2012-10-03 | インターナショナル・ビジネス・マシーンズ・コーポレーション | プログラムを最適化するコンパイラ |
| US7937678B2 (en) | 2008-06-11 | 2011-05-03 | Infineon Technologies Ag | System and method for integrated circuit planar netlist interpretation |
| TWI378654B (en) | 2009-02-04 | 2012-12-01 | Novatek Microelectronics Corp | Adaptive canonical huffman decoder and method thereof and video decoder |
| EP2270647A1 (en) | 2009-06-29 | 2011-01-05 | Panasonic Corporation | Multi-bit carry chain |
| CN102939719B (zh) * | 2010-05-21 | 2016-08-03 | 黑莓有限公司 | 用于在二进制熵编码和解码中减少源的方法和设备 |
| AU2015249167B2 (en) * | 2011-06-16 | 2017-05-04 | Dolby Video Compression, Llc | Context initialization in entropy coding |
| US9509335B1 (en) * | 2015-05-11 | 2016-11-29 | Via Alliance Semiconductor Co., Ltd. | Hardware data compressor that constructs and uses dynamic-prime huffman code tables |
| JP2017034531A (ja) | 2015-08-04 | 2017-02-09 | 富士通株式会社 | 動画像符号化装置及び動画像符号化方法 |
| FR3043811B1 (fr) | 2015-11-16 | 2017-11-10 | Morpho | Procede d'identification d'une entite |
| US20170212968A1 (en) | 2016-01-22 | 2017-07-27 | Easy-Logic Technology Limited | Circuit Verification |
| US10002220B2 (en) | 2016-04-27 | 2018-06-19 | International Business Machines Corporation | On the fly netlist compression in power analysis |
| CN106326641A (zh) * | 2016-08-13 | 2017-01-11 | 深圳市樊溪电子有限公司 | 基于压缩感知和稀疏重构算法的区块链系统数据处理方法 |
| US9941900B1 (en) * | 2017-10-03 | 2018-04-10 | Dropbox, Inc. | Techniques for general-purpose lossless data compression using a recurrent neural network |
-
2019
- 2019-03-15 WO PCT/IB2019/052112 patent/WO2019186316A1/en not_active Ceased
- 2019-03-15 US US17/041,801 patent/US11474784B2/en active Active
- 2019-03-15 CN CN201980022069.5A patent/CN111903062B/zh active Active
- 2019-03-15 CN CN202510202145.8A patent/CN120260659A/zh active Pending
- 2019-03-15 EP EP19713874.6A patent/EP3776867B1/en active Active
- 2019-03-15 JP JP2020550875A patent/JP7364583B2/ja active Active
- 2019-03-15 EP EP24179054.2A patent/EP4415309A3/en active Pending
-
2022
- 2022-10-17 US US17/967,797 patent/US20230122761A1/en active Pending
-
2023
- 2023-10-05 JP JP2023173527A patent/JP7719839B2/ja active Active
-
2025
- 2025-07-25 JP JP2025124470A patent/JP2025173508A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012114711A1 (ja) | 2011-02-23 | 2012-08-30 | パナソニック株式会社 | 画像符号化方法および画像復号方法 |
| WO2018020389A2 (en) | 2016-07-29 | 2018-02-01 | Chain Holdings Limited | Blockchain implemented method and system |
Non-Patent Citations (4)
| Title |
|---|
| Glen G. Langdon, Jr.,An Introduction to Arithmetic Coding,IBM Journal of Research and Development,1984年03月,Vol.28, No.2,pp.135-149,[検索日:2023.02.13],インターネット<URL:https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=5390377> |
| Jeehong Yang, Serap A. Savari, Oskar Mencer,An Approach to Graph and Netlist Compression[online],Data Compression Conference (dcc 2008),2008年04月03日,pp.33-42,[検索日:2023.02.09],インターネット<URL:https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=4483281> |
| Matthew D, Sleiman et al.,Bitcoin Messeage: Data Insertion on a Proof-of-Work Cryptocurrency System[online],2015 International Conference on Cyberworlds (CW),2016年02月04日,pp.332-336,[検索日:2023.02.13],インターネット<URL:https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=7398436> |
| Melanie Swan,Blockchain Thinking : The Brain as a Decentralized Autonomous Corporation,IEEE Technology and Society Magazine,2015年12月17日,Vol.34, No.4,pp.41-52,[検索日:2023.02.13],インターネット<URL:https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=7360255> |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3776867A1 (en) | 2021-02-17 |
| CN111903062B (zh) | 2025-03-18 |
| CN111903062A (zh) | 2020-11-06 |
| EP4415309A3 (en) | 2024-10-30 |
| US20230122761A1 (en) | 2023-04-20 |
| EP4415309A2 (en) | 2024-08-14 |
| JP2025173508A (ja) | 2025-11-27 |
| CN120260659A (zh) | 2025-07-04 |
| JP2021518715A (ja) | 2021-08-02 |
| EP3776867B1 (en) | 2024-07-10 |
| US11474784B2 (en) | 2022-10-18 |
| US20210026599A1 (en) | 2021-01-28 |
| JP7719839B2 (ja) | 2025-08-06 |
| JP2023175931A (ja) | 2023-12-12 |
| WO2019186316A1 (en) | 2019-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7719839B2 (ja) | シリアル化演算回路の算術符号化に関するコンピュータにより実装される方法及びシステム | |
| JP7711237B2 (ja) | 演算回路のシリアル化のためのコンピュータにより実装されるシステム及び方法 | |
| JP7791258B2 (ja) | 変更から検証鍵を保護し、正当性のプルーフの有効性を確かめるためのシステム | |
| CN113205336B (zh) | 多重签名交易方法、计算机设备和存储介质 | |
| KR102960805B1 (ko) | 검증 가능한 계산을 위한 c-형 스마트 계약의 산술 연산 강화 | |
| Ahmed et al. | Inform ation an d Com m unification Theory | |
| Cao et al. | Adaptive Security of Concurrent Non-Malleable Zero-Knowledge |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230808 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231005 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7364583 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |