JP7395935B2 - 電力変換装置 - Google Patents

Description

この発明は、電力変換装置に関し、特に、複数の半導体モジュールを備える電力変換装置に関する。

従来、複数の半導体モジュールを備える電力変換装置が知られている（たとえば、特許文献１参照）。

上記特許文献１に開示されている電力変換装置では、正電端子と負電端子との間に、互いに直列に４つのスイッチング素子（以下、スイッチング素子Ｑ１～Ｑ４とする）が接続されている。また、スイッチング素子Ｑ１とスイッチング素子Ｑ２との接続点と、スイッチング素子Ｑ３とスイッチング素子Ｑ４との接続点との間に、互いに直列に２つのスイッチング素子（以下、スイッチング素子Ｑ５およびＱ６とする）が接続されている。また、スイッチング素子Ｑ１およびＱ２は、１つのモジュール（以下、第１モジュールという）内に収容されている。また、スイッチング素子Ｑ２およびＱ３は、１つのモジュール（以下、第２モジュールという）内に収容されている。また、スイッチング素子Ｑ５およびＱ６は、１つのモジュール（以下、第３モジュールという）内に収容されている。

また、第１モジュールと第２モジュールとの接続点は、中点端子（中間電位）に接続されている。また、第３モジュールに収容されるスイッチング素子Ｑ５とスイッチング素子Ｑ６との接続点は、交流端子に接続されている。これにより、上記特許文献１に開示されている電力変換装置から、３つのレベルの電位（上位電位、中間電位、および、下位電位）の電力が出力される。また、第１～第３モジュールは、互いに同じモジュールから構成されている。つまり、モジュールの耐圧などが互いに等しいと考えられる。

国際公開第２０１７／１４１４０７号

しかしながら、上記特許文献１の記載のような３レベルの電位の電力を出力する電力変換装置において、各モジュールに含まれるスイッチング素子のスイッチングに起因して発生するサージ電圧の大きさは、複数のスイッチング素子の間で異なる。具体的には、スイッチング素子がスイッチングした後の回路における、サージ電圧の要因となるインダクタンス（スイッチング素子を含む一巡の経路（閉回路）の長さ）が、複数のスイッチング素子の間で異なる。ここで、上記特許文献１では、第１～第３モジュールが、互いに同じ耐圧を有するモジュールから構成されている。このため、スイッチング素子に印加される最大のサージ電圧に耐え得るように３つのモジュールを選択した場合、３つのモジュールのうち、いずれかのモジュールの耐圧が必要以上に大きくなる（過剰性能となる）という問題点がある。

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、過剰性能となるのを抑制することが可能な電力変換装置を提供することである。

上記目的を達成するために、この発明の一の局面による電力変換装置は、上位電位と中間電位と下位電位との３つのレベルの電位の電力を出力する電力変換装置であって、上位電位と中間電位とに接続され、少なくとも１つの上位電位スイッチング素子を含む複数の半導体素子を内部に収納する上位電位半導体モジュールと、中間電位と下位電位とに接続され、少なくとも１つの下位電位スイッチング素子を含む複数の半導体素子を内部に収納する下位電位半導体モジュールと、上位電位半導体モジュールと下位電位半導体モジュールとに接続され、複数の中間スイッチング素子を内部に収納する中間半導体モジュールとを備え、中間半導体モジュールの耐圧が、上位電位半導体モジュールの耐圧および下位電位半導体モジュールの耐圧よりも大きくなるように構成されており、上位電位半導体モジュール、下位電位半導体モジュールおよび中間半導体モジュールの各々は、正側端子、負側端子および出力端子を含み、上位電位半導体モジュール、下位電位半導体モジュールおよび中間半導体モジュールが配置される配置面において垂直な方向から見て、中間半導体モジュールの出力端子と、下位半導体モジュールの出力端子とが、隣り合うように、下位電位半導体モジュールおよび中間半導体モジュールが配置されているか、または、中間半導体モジュールの正側端子と、上位半導体モジュールの出力端子とが、隣り合うように、上位電位半導体モジュールおよび中間半導体モジュールが配置されている。

この発明の一の局面による電力変換装置では、上記のように、中間半導体モジュールの耐圧が、上位電位半導体モジュールの耐圧および下位電位半導体モジュールの耐圧よりも大きくなるように構成されており、上位電位半導体モジュール、下位電位半導体モジュールおよび中間半導体モジュールの各々は、正側端子、負側端子および出力端子を含み、上位電位半導体モジュール、下位電位半導体モジュールおよび中間半導体モジュールが配置される配置面において垂直な方向から見て、中間半導体モジュールの出力端子と、下位半導体モジュールの出力端子とが、隣り合うように、下位電位半導体モジュールおよび中間半導体モジュールが配置されているか、または、中間半導体モジュールの正側端子と、上位半導体モジュールの出力端子とが、隣り合うように、上位電位半導体モジュールおよび中間半導体モジュールが配置されている。ここで、中間スイッチング素子をオンからオフにスイッチングした後における、中間スイッチング素子を含む一巡の経路（閉回路）には、中間スイッチング素子に加えて上位電位スイッチング素子（または、下位電位スイッチング素子）が配置されるとともに、中間スイッチング素子と上位電位スイッチング素子（または、下位電位スイッチング素子）とを接続する経路が含まれる。すなわち、一巡の経路に含まれる素子数が比較的多いとともに、一巡の経路の長さが比較的長くなる。このため、中間スイッチング素子をスイッチングした後の一巡の経路のインダクタンスは、上位電位スイッチング素子または下位電位スイッチング素子を含む一巡の経路のインダクタンスよりも大きくなる。その結果、中間スイッチング素子をスイッチングした際に発生するサージ電圧は、上位電位スイッチング素子または下位電位スイッチング素子をオンからオフにスイッチングした際に発生するサージ電圧よりも大きくなる。そこで、上記のように構成することによって、上位電位半導体モジュール、中間半導体モジュール、および、下位電位半導体モジュールの全ての耐圧が比較的大きくされる場合と異なり、電力変換装置が過剰性能となるのを抑制することができる。なお、上位電位スイッチング素子、中間スイッチング素子、および、下位電位スイッチング素子がスイッチングした際の一巡の経路の詳細な説明については後述する。
上記一の局面による電力変換装置において、好ましくは、上位電位半導体モジュール、下位電位半導体モジュールおよび中間半導体モジュールの各々は、上位電位半導体モジュール、下位電位半導体モジュールおよび中間半導体モジュールが配置される配置面において垂直な方向から見て、中間半導体モジュールの出力端子と、下位半導体モジュールの出力端子とが、隣り合うように、下位電位半導体モジュールおよび中間半導体モジュールが直線状に配置されているか、または、中間半導体モジュールの正側端子と、上位半導体モジュールの出力端子とが、隣り合うように、上位電位半導体モジュールおよび中間半導体モジュールが直線状に配置されている。

上記一の局面による電力変換装置において、好ましくは、中間半導体モジュールの耐圧は、中間スイッチング素子がオンからオフにスイッチングした際のサージ電圧よりも大きい。このように構成すれば、中間スイッチング素子のスイッチングに起因して発生するサージによって中間スイッチング素子が破壊されるのを防止することができる。

この場合、好ましくは、中間半導体モジュールの耐圧は、中間スイッチング素子がオンからオフにスイッチングした際の中間スイッチング素子を含む、サージに関わる一巡の経路のインダクタンスに応じて、上位電位半導体モジュールの耐圧および下位電位半導体モジュールの耐圧よりも大きくなるように選択されている。このように構成すれば、中間半導体モジュールの耐圧が一巡の経路のインダクタンスに応じて選定されているので、インダクタンスに対して過度に耐圧が大きい中間半導体モジュールが選択されるのを抑制することができる。その結果、過度に耐圧が大きい中間半導体モジュール（すなわち、大型の中間半導体モジュール）が選択されることに起因して、電力変換装置が大型化するのを抑制することができる。

上記一の局面による電力変換装置において、好ましくは、上位電位半導体モジュール、下位電位半導体モジュール、および、中間半導体モジュールは、各々、正側端子、負側端子および出力端子を含み、上位電位半導体モジュール、下位電位半導体モジュールおよび中間半導体モジュールが配置される配置面に垂直な方向から見て、上位電位半導体モジュールの正側端子、負側端子および出力端子、中間半導体モジュールの正側端子、負側端子および出力端子、および、下位電位半導体モジュールの出力端子、負側端子および正側端子がこの順で、直線上に沿って配置されるように、上位電位半導体モジュール、下位電位半導体モジュールおよび中間半導体モジュールが配置面に配置されている。このように構成すれば、上位電位半導体モジュールの出力端子と中間半導体モジュールの正側端子との間の距離が比較的小さくなるので、これらの端子同士を接続する導体の長さが長くなるのを抑制することができる。また、中間半導体モジュールの負側端子と下位電位半導体モジュールの出力端子との間の距離が比較的小さくなるので、これらの端子同士を接続する導体の長さが長くなるのを抑制することができる。すなわち、導体の長さが長くなることに起因するインダクタンスの増加を抑制することができる。

この場合、好ましくは、上位電位半導体モジュールの正側端子に接続される略平板状の正側平板導体と、上位電位半導体モジュールの負側端子と、下位電位半導体モジュールの正側端子とに接続される略平板状の中間平板導体とをさらに備え、正側平板導体は、上位電位半導体モジュールの正側端子の表面上に配置され、中間平板導体は、正側平板導体のうちの、配置面とは反対側の表面上に配置されている。このように構成すれば、正側平板導体と中間平板導体とが互いに対向するように積層されるので、正側平板導体を流れる電流に起因して生じる磁束と、中間平板導体を流れる電流に起因して生じる磁束とを打ち消し合うことができる。その結果、流れる電流の磁束に起因するインダクタンスの増加を抑制することができる。

上記正側平板導体と中間平板導体とを備える電力変換装置において、好ましくは、正側平板導体には、正側平板導体孔部が設けられており、中間平板導体は、正側平板導体の正側平板導体孔部を介して、上位電位半導体モジュールの負側端子と、下位電位半導体モジュールの正側端子とに接続されている。このように構成すれば、正側平板導体に中間平板導体を積層した場合でも、正側平板導体の正側平板導体孔部を介して、容易に、中間平板導体と、上位電位半導体モジュールの負側端子および下位電位半導体モジュールの正側端子とを接続することができる。

上記正側平板導体と中間平板導体とを備える電力変換装置において、好ましくは、上位電位半導体モジュールの出力端子と、中間半導体モジュールの正側端子とに接続される略平板状の第１接続平板導体と、下位電位半導体モジュールの出力端子と、中間半導体モジュールの負側端子とに接続される略平板状の第２接続平板導体と、下位電位半導体モジュールの負側端子に接続される略平板状の負側平板導体とをさらに備え、第１接続平板導体、第２接続平板導体および負側平板導体は、中間平板導体の、配置面とは反対側の表面上に互いに隣り合うように配置されている。このように構成すれば、第１接続平板導体、第２接続平板導体および負側平板導体と、中間平板導体とが、互いに対向するように積層されるので、第１接続平板導体、第２接続平板導体および負側平板導体の各々を流れる電流に起因して生じる磁束と、中間平板導体を流れる電流に起因して生じる磁束とを打ち消し合うことができる。その結果、流れる電流の磁束に起因するインダクタンスの増加を抑制することができる。

この場合、好ましくは、正側平板導体には、正側平板導体孔部が設けられているとともに、中間平板導体には、中間平板導体孔部が設けられており、第１接続平板導体は、正側平板導体孔部および中間平板導体孔部を介して、上位電位半導体モジュールの出力端子と、中間半導体モジュールの正側端子とに接続され、第２接続平板導体は、正側平板導体孔部および中間平板導体孔部を介して、下位電位半導体モジュールの出力端子と、中間半導体モジュールの負側端子とに接続され、負側平板導体は、正側平板導体孔部および中間平板導体孔部を介して、下位電位半導体モジュールの負側端子に接続されている。このように構成すれば、第１接続平板導体、第２接続平板導体および負側平板導体が、正側平板導体および中間平板導体に積層された場合でも、正側平板導体孔部および中間平板導体孔部を介して、容易に、各導体と各端子とを接続することができる。

上記第１接続平板導体と第２接続平板導体と負側平板導体とを備える電力変換装置において、好ましくは、正側平板導体と中間平板導体とに接続される第１コンデンサと、第１コンデンサに直列に接続されるとともに、負側平板導体と中間平板導体とに接続される第２コンデンサとをさらに備え、正側平板導体は、上位電位半導体モジュールの正側端子に接続され配置面に略水平な第１正側導体部分と、第１コンデンサに接続され配置面に略垂直な第２正側導体部分とを含む略Ｌ字形状を有し、負側平板導体は、下位電位半導体モジュールの負側端子に接続され配置面に略水平な第１負側導体部分と、第２コンデンサに接続され配置面に略垂直な第２負側導体部分とを含む略Ｌ字形状を有し、中間平板導体は、上位電位半導体モジュールの負側端子と下位電位半導体モジュールの正側端子とに接続され配置面に略水平な第１中間導体部分と、第１コンデンサおよび第２コンデンサに接続され配置面に略垂直な第２中間導体部分とを含む略Ｌ字形状を有する。このように構成すれば、正側平板導体と、負側平板導体と、中間平板導体とを積層して互いに磁束を打ち消し合いながら（つまり、インダクタンスを低減しながら）、正側平板導体および中間平板導体と第１コンデンサとを接続し、負側平板導体および中間平板導体と第２コンデンサとを接続することができる。

上記第１接続平板導体と第２接続平板導体と負側平板導体とを備える電力変換装置において、好ましくは、第１接続平板導体、第２接続平板導体、および、負側平板導体は、配置面に垂直な方向から見て、正側平板導体および中間平板導体にオーバラップするように配置されている。このように構成すれば、第１接続平板導体、第２接続平板導体、および、負側平板導体が、正側平板導体および中間平板導体にオーバラップするように配置されているので、確実に、各導体を流れる電流に起因して発生する磁束同士を打ち消し合うことができる。

本発明によれば、上記のように、電力変換装置が、過剰性能となるのを抑制することができる。

本実施形態による電力変換装置（電力変換部）の回路図である。 本実施形態による半導体モジュールの上面図である。 スイッチング素子Ｑ１がオンの際の電流が流れる経路を示す図である。 スイッチング素子Ｑ１がオンからオフにスイッチングした際の電流が流れる経路を示す図である。 スイッチング素子Ｑ３がオンの際の電流が流れる経路を示す図である。 スイッチング素子Ｑ３がオンからオフにスイッチングした際の電流が流れる経路を示す図である。 本実施形態による電力変換部の斜視図である。 本実施形態による電力変換部の上面図である。 本実施形態による電力変換部の半導体モジュールを上面から見た図である。 本実施形態による電力変換部（導体）の分解斜視図である。 本実施形態による正側平板導体の斜視図である。 本実施形態による負側平板導体の斜視図である。 本実施形態による中間平板導体の斜視図である。 本実施形態による第１接続平板導体の斜視図である。 本実施形態による第２接続平板導体の斜視図である。

以下、本発明を具体化した実施形態を図面に基づいて説明する。

図１～図１５を参照して、本実施形態による電力変換装置１００の構成について説明する。

図１に示すように、電力変換装置１００は、上位電位Ｐと中間電位Ｍと下位電位Ｎとの３つのレベルの電位の電力を出力するように構成されている。なお、電力変換装置１００は、たとえば、ＰＣＳ（Ｐｏｗｅｒ Ｃｏｎｄｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）として用いられる。電力変換装置１００は、太陽電池により生成された直流電力を、３相の交流電力として出力する。電力変換装置１００は、電力変換部１０を含む。電力変換部１０は、各相（Ｕ相、Ｖ相およびＷ相）毎に設けられている。以下、１つの電力変換部１０の構成について説明する。

図１に示すように、電力変換部１０は、互いに直列に接続されるスイッチング素子Ｑ１、スイッチング素子Ｑ２、スイッチング素子Ｑ３およびスイッチング素子Ｑ４を含む。スイッチング素子Ｑ１～Ｑ４は、上位電位Ｐと下位電位Ｎとの間に接続されている。また、スイッチング素子Ｑ１～Ｑ４には、それぞれ、逆並列にダイオードＤが接続されている。なお、スイッチング素子Ｑ１～Ｑ４は、たとえば、シリコン（Ｓｉ）半導体からなるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）である。また、ダイオードＤは、シリコン（Ｓｉ）半導体からなる。なお、スイッチング素子Ｑ１は、特許請求の範囲の「上位電位スイッチング素子」および「半導体素子」の一例である。また、スイッチング素子Ｑ２およびＱ３は、特許請求の範囲の「中間スイッチング素子」の一例である。また、スイッチング素子Ｑ４は、特許請求の範囲の「下位電位スイッチング素子」および「半導体素子」の一例である。

また、電力変換部１０は、上位電位Ｐと下位電位Ｎとの間に、互いに直列に接続されているコンデンサＣ１およびコンデンサＣ２を含む。なお、コンデンサＣ１とコンデンサＣ２との接続点は、中間電位Ｍである。コンデンサＣ１およびコンデンサＣ２は、スイッチング素子Ｑ１～Ｑ４に対して電気的に並列に接続されている。なお、コンデンサＣ１およびコンデンサＣ２は、それぞれ、特許請求の範囲の「第１コンデンサ」および「第２コンデンサ」の一例である。

また、電力変換部１０には、スイッチング素子Ｑ１およびスイッチング素子Ｑ２の接続点Ｎ１と、スイッチング素子Ｑ３およびスイッチング素子Ｑ４の接続点Ｎ２とに電気的に接続されるとともに互いに直列に接続されるダイオードＤ１およびダイオードＤ２が設けられている。なお、ダイオードＤ１およびダイオードＤ２は、クランプダイオードとして機能する。また、ダイオードＤ１のアノードが、中間電位Ｍに電気的に接続されている。また、ダイオードＤ１のカソードが、接続点Ｎ１に電気的に接続されている。ダイオードＤ２のアノードが、接続点Ｎ２に電気的に接続されている。また、ダイオードＤ２のカソードが、中間電位Ｍに電気的に接続されている。なお、ダイオードＤ１およびダイオードＤ２は、特許請求の範囲の「半導体素子」の一例である。

電力変換部１０には、複数の半導体モジュール２０（半導体モジュール２０ａ～２０ｃ）が設けられている。半導体モジュール２０ａは、上位電位Ｐと、中間電位Ｍ（コンデンサＣ１とコンデンサＣ２との接続点）とに接続されている。また、半導体モジュール２０ａは、少なくとも１つのスイッチング素子（具体的には、スイッチング素子Ｑ１）と、ダイオードＤ１とを内部に収納する。なお、ダイオードＤ１は、ＩＧＢＴとＩＧＢＴに逆並列に接続されたダイオードＤとから構成されたスイッチング素子において、ダイオードＤのみが機能されることにより構成されている。すなわち、半導体モジュール２０ａおよび２０ｃは、同一の構造（２つのスイッチング素子を内部に収容する構造、２ｉｎ１という。）のモジュールから構成されている。なお、ダイオードＤ１は、ダイオード単体として、半導体モジュール２０ａに収容されていてもよい。この場合、半導体モジュール２０ａおよび２０ｃは、互いに異なる構造のモジュールから構成される。なお、半導体モジュール２０ａ、２０ｂおよび２０ｃは、それぞれ、特許請求の範囲の「上位電位半導体モジュール」、「下位電位半導体モジュール」および「中間半導体モジュール」の一例である。

半導体モジュール２０ｂは、中間電位Ｍと下位電位Ｎとに接続されている。また、半導体モジュール２０ｂは、少なくとも１つのスイッチング素子（具体的には、スイッチング素子Ｑ４）と、ダイオードＤ２とを内部に収納する。なお、ダイオードＤ２は、ＩＧＢＴとＩＧＢＴに逆並列に接続されたダイオードＤとから構成されたスイッチング素子において、ダイオードＤのみが機能されることにより構成されている。すなわち、半導体モジュール２０ｂおよび２０ｃは、同一の構造（２つのスイッチング素子を内部に収容する構造）のモジュールから構成されている。なお、ダイオードＤ２は、ダイオード単体として、半導体モジュール２０ｂに収容されていてもよい。この場合、半導体モジュール２０ｂおよび２０ｃは、互いに異なる構造のモジュールから構成される。

半導体モジュール２０ｃは、半導体モジュール２０ａと半導体モジュール２０ｂとに接続されている。また、半導体モジュール２０ｃは、複数のスイッチング素子Ｑ２およびスイッチング素子Ｑ３を内部に収納する。

図２に示すように、半導体モジュール２０は、正側端子２１と、負側端子２２と、出力端子２３とを含む。半導体モジュール２０の表面において、正側端子２１と、負側端子２２と、出力端子２３とがこの順で、Ａ１方向側からＡ２方向側に沿って並ぶように配置されている。また、半導体モジュール２０は、略直方体形状を有する。また、半導体モジュール２０の正側端子２１および負側端子２２は、それぞれ、コレクタ（Ｃ）端子およびエミッタ（Ｅ）端子として機能する。また、半導体モジュール２０の出力端子２３は、半導体モジュール２０に含まれる２つのスイッチング素子（たとえば、Ｑ２およびＱ３）のうちの一方（Ｑ２）のエミッタ端子でかつ他方（Ｑ３）のコレクタ端子として機能する。

次に、スイッチング素子Ｑ１がオンからオフにスイッチングした際と、スイッチング素子Ｑ３がオンからオフにスイッチングした際との電力変換装置１００の動作について説明する。

図３に示すように、スイッチング素子Ｑ１（および、スイッチング素子Ｑ２）がオンの場合、スイッチング素子Ｑ１、スイッチング素子Ｑ２、および、コンデンサＣ１を介する、電流が流れる経路（以下、経路Ａ１という、図３の太い実線参照）が形成される。次に、図４に示すように、スイッチング素子Ｑ１がオンからオフにスイッチングされることにより、上記の経路Ａ１を流れていた電流は、スイッチング素子Ｑ２およびダイオードＤ１を介する経路（還流経路、以下、経路Ａ２という、図４の太い点線参照）を流れる。また、スイッチング素子Ｑ１がオフにされているので、スイッチング素子Ｑ１、コンデンサＣ１およびダイオードＤ１を介する一巡の経路（以下、経路Ａ３という、図４の太い実線参照）には、電流が流れない一方、経路Ａ３に含まれるインダクタンス（Ｌ）により電流を流し続けようとする作用が働く。このため、インダクタンス（Ｌ）に起因して、スイッチング素子Ｑ１にサージ電圧Ｖｃｅ１が発生する。サージ電圧Ｖｃｅ１の大きさは、経路Ａ３のインダクタンスに略比例する。

図５に示すように、スイッチング素子Ｑ３（および、スイッチング素子Ｑ２）がオンの場合、スイッチング素子Ｑ３、ダイオードＤ２、および、コンデンサＣ１を介する、電流が流れる経路（以下、経路Ｂ１という、図５の太い実線参照）が形成される。次に、図６に示すように、スイッチング素子Ｑ３がオンからオフにスイッチングされることにより、上記の経路Ｂ１を流れていた電流は、スイッチング素子Ｑ２およびスイッチング素子Ｑ１を介する経路（還流経路、以下、経路Ｂ２という、図６の太い点線参照）を流れる。また、スイッチング素子Ｑ３がオフにされているので、スイッチング素子Ｑ１、スイッチング素子Ｑ２、スイッチング素子Ｑ３、ダイオードＤ２、および、コンデンサＣ１およびを介する一巡の経路（以下、経路Ｂ３という、図６の太い実線参照）には、電流が流れない一方、経路Ｂ３に含まれるインダクタンス（Ｌ）により電流を流し続けようとする作用が働く。このため、インダクタンス（Ｌ）に起因して、スイッチング素子Ｑ３にサージ電圧Ｖｃｅ２が発生する。

ここで、スイッチング素子Ｑ３がオフされることにより形成される一巡の経路Ｂ３の経路長は、スイッチング素子Ｑ１がオフされることにより形成される一巡の経路Ａ３の経路長よりも長くなる。具体的には、経路Ｂ３は、経路Ａ３と比較して、スイッチング素子Ｑ１とスイッチング素子Ｑ２とを接続する第１接続平板導体７０（図１参照）と、スイッチング素子Ｑ３とスイッチング素子Ｑ４（ダイオードＤ２）とを接続する第２接続平板導体８０（図１参照）とが余分に付加されている。また、経路Ｂ３に存在するスイッチング素子の数は３つ（Ｑ１～Ｑ３）であり、経路Ａ３に存在するスイッチング素子（Ｑ１）の数（１つ）よりも多い。このため、経路Ｂ３のインダクタンスは、経路Ａ３のインダクタンスよりも大きくなる。たとえば、経路Ｂ３のインダクタンスは、経路Ａ３のインダクタンスに対して、約２．５倍程度大きくなる。その結果、スイッチング素子Ｑ３がオフされることによりスイッチング素子Ｑ３に発生するサージ電圧Ｖｃｅ２は、スイッチング素子Ｑ１がオフされることによりスイッチング素子Ｑ１に発生するサージ電圧Ｖｃｅ１よりも大きくなる。

そこで、本実施形態では、電力変換装置１００は、半導体モジュール２０ｃの耐圧が、半導体モジュール２０ａの耐圧、および、半導体モジュール２０ｂの耐圧よりも大きくなるように構成されている。たとえば、半導体モジュール２０ｃの耐圧は、約１７００Ｖであり、半導体モジュール２０ａの耐圧、および、半導体モジュール２０ｂの耐圧は、約１２００Ｖである。

なお、スイッチング素子Ｑ４がオンからオフにスイッチングされた場合の、一巡の経路の長さ（インダクタンス）は、上記経路Ａ３の長さ（インダクタンス）と同様である。また、スイッチング素子Ｑ２がオンからオフにスイッチングされた場合の、一巡の経路の長さ（インダクタンス）は、上記経路Ｂ３の長さ（インダクタンス）と同様である。

また、本実施形態では、半導体モジュール２０ｃの耐圧は、スイッチング素子Ｑ２またはＱ３がオンからオフにスイッチングした際のサージ電圧Ｖｃｅ２（たとえば、１３００Ｖ程度）よりも大きい。そして、半導体モジュール２０ｃの耐圧は、スイッチング素子Ｑ２またはＱ３がオンからオフにスイッチングした際のスイッチング素子Ｑ２またはＱ３を含む、サージに関わる一巡の経路Ｂ３のインダクタンスに応じて、半導体モジュール２０ａの耐圧、および、半導体モジュール２０ｂの耐圧よりも大きくなるように選択されている。

次に、スイッチング素子Ｑ１～Ｑ４の損失について説明する。半導体モジュール２０ｃの耐圧が、半導体モジュール２０ａおよび半導体モジュール２０ｂの耐圧よりも大きくされることにより、半導体モジュール２０ｃの導通損失が大きくなる。一方、ＰＣＳなどにおいては、力率が１の付近で動作されるため、半導体モジュール２０ｃのスイッチングの回数が少ない。これにより、半導体モジュール２０ｃのスイッチング損失は、小さい。一方、半導体モジュール２０ａおよび半導体モジュール２０ｂのスイッチング損失は、大きい。これにより、半導体モジュール２０ｃの導通損失が大きくても、半導体モジュール２０ｃの全損失と、半導体モジュール２０ａおよび半導体モジュール２０ｂの各々の全損失との差は、比較的小さい。すなわち、半導体モジュール２０ｃの耐圧を大きくすることに起因する損失に対する影響は、比較的小さい。

次に、電力変換装置１００の具体的な構造について説明する。

図７および図８に示すように、電力変換部１０は、冷却部３０を備えている。冷却部３０は、略平板形状の冷却部本体部３１と、冷却部本体部３１から下方（Ｚ２方向側）に延びる放熱フィン３２とを含む。また、複数の半導体モジュール２０は、冷却部本体部３１の上方（Ｚ１方向側）の表面３１ａ上に配置されている。なお、表面３１ａは、特許請求の範囲の「配置面」の一例である。

本実施形態では、図９に示すように、冷却部本体部３１の表面３１ａに垂直な方向（Ｚ方向）から見て、半導体モジュール２０ａの正側端子２１、負側端子２２および出力端子２３、半導体モジュール２０ｃの正側端子２１、負側端子２２および出力端子２３、および、半導体モジュール２０ｂの出力端子２３、負側端子２２および正側端子２１がこの順で、直線Ｌ１上に沿って配置されるように、半導体モジュール２０ａ、半導体モジュール２０ｂおよび半導体モジュール２０ｃが表面３１ａに配置されている。半導体モジュール２０ａ、半導体モジュール２０ｂおよび半導体モジュール２０ｃは、各相毎に３並列分設けられている。すなわち、９並列分の電力変換部１０が設けられている。そして、９並列分の電力変換部１０の半導体モジュール２０ａ～２０ｃは、全て、上記のような順に各端子（正側端子２１、負側端子２２および出力端子２３）が配置されている。なお、直線Ｌ１は、Ｘ方向に沿っている。

また、本実施形態では、図７、図８および図１０に示すように、電力変換装置１００は、略平板状の正側平板導体４０を備えている。正側平板導体４０は、半導体モジュール２０ａの正側端子２１に接続されている。また、正側平板導体４０は、９並列分の半導体モジュール２０ａの正側端子２１の全てに接続されている。正側平板導体４０は、半導体モジュール２０ａの正側端子２１の表面上（直上）に配置されている。また、正側平板導体４０は、半導体モジュール２０ａの正側端子２１に、ネジなどにより直接接続されている。また、正側平板導体４０は、たとえば、銅バーからなる。また、正側平板導体４０は、複数（９並列分）の半導体モジュール２０ａの各々の正側端子２１を亘るように配置されている。

また、本実施形態では、電力変換装置１００は、略平板状の中間平板導体５０を備えている。中間平板導体５０は、半導体モジュール２０ａの負側端子２２と、半導体モジュール２０ｂの正側端子２１とに接続されている。また、中間平板導体５０は、９並列分の、半導体モジュール２０ａの負側端子２２と、半導体モジュール２０ｂの正側端子２１とに接続されている。また、中間平板導体５０は、たとえば、銅バーからなる。そして、中間平板導体５０は、正側平板導体４０のうちの、半導体モジュール２０ａ、半導体モジュール２０ｂおよび半導体モジュール２０ｃが配置される表面３１ａとは反対側（Ｚ１方向側）の表面上に配置されている。また、中間平板導体５０は、複数（９並列分）の、半導体モジュール２０ａの負側端子２２と、半導体モジュール２０ｂの正側端子２１とを亘るように配置されている。

また、正側平板導体４０と中間平板導体５０との間には、絶縁紙６０ａが設けられている。これにより、正側平板導体４０と中間平板導体５０とが、絶縁紙６０ａによって絶縁される。

また、本実施形態では、図１０に示すように、正側平板導体４０には、孔部４１が設けられている。そして、中間平板導体５０は、正側平板導体４０の孔部４１（および絶縁紙６０ａの孔部６１ａ）を介して、半導体モジュール２０ａの負側端子２２と、半導体モジュール２０ｂの正側端子２１とにネジなどにより接続されている。具体的には、孔部４１は、複数設けられている。また、孔部４１は、略長方形形状を有する。なお、孔部４１は、特許請求の範囲の「正側平板導体孔部」の一例である。

また、図１０に示すように、電力変換装置１００は、略平板状の第１接続平板導体７０を備えている。第１接続平板導体７０は、半導体モジュール２０ａの出力端子２３と、半導体モジュール２０ｃの正側端子２１とに接続されている。また、第１接続平板導体７０は、たとえば、銅バーからなる。また、第１接続平板導体７０は、複数（３並列分）の、半導体モジュール２０ａの出力端子２３および半導体モジュール２０ｃの正側端子２１を亘るように配置されている。このため、第１接続平板導体７０は、３つ設けられている。

また、図１０に示すように、電力変換装置１００は、略平板状の第２接続平板導体８０を備えている。第２接続平板導体８０は、半導体モジュール２０ｂの出力端子２３と、半導体モジュール２０ｃの負側端子２２とに接続されている。また、第２接続平板導体８０は、たとえば、銅バーからなる。また、第２接続平板導体８０は、複数（３並列分）の、半導体モジュール２０ｂの出力端子２３および半導体モジュール２０ｃの負側端子２２を亘るように配置されている。このため、第２接続平板導体８０は、３つ設けられている。

また、図１０に示すように、電力変換装置１００は、略平板状の負側平板導体９０を備えている。負側平板導体９０は、半導体モジュール２０ｂの負側端子２２に接続されている。また、負側平板導体９０は、たとえば、銅バーからなる。また、負側平板導体９０は、複数（９並列分）の半導体モジュール２０ｂの負側端子２２を亘るように配置されている。

そして、本実施形態では、図７、図８および図１０に示すように、第１接続平板導体７０、第２接続平板導体８０および負側平板導体９０は、中間平板導体５０の、表面３１ａとは反対側（Ｚ１方向側）の表面上に互いに隣り合うように配置されている。具体的には、第１接続平板導体７０、第２接続平板導体８０および負側平板導体９０がこの順で、Ｘ１方向側からＸ２方向側に向かって配置されている。また、第１接続平板導体７０と第２接続平板導体８０との間、および、第２接続平板導体８０と負側平板導体９０との間には、各々、隙間が設けられている。また、第１接続平板導体７０、第２接続平板導体８０および負側平板導体９０は、互いの高さ位置が略同じになるように、同一平面上に配置されている。

また、図１０に示すように、第１接続平板導体７０、第２接続平板導体８０および負側平板導体９０と、中間平板導体５０との間には、絶縁紙６０ｂが設けられている。これにより、第１接続平板導体７０、第２接続平板導体８０および負側平板導体９０と、中間平板導体５０が、絶縁紙６０ｂによって絶縁される。また、絶縁紙６０ｂには、孔部６１ｂが設けられている。

また、本実施形態では、正側平板導体４０には、孔部４１が設けられているとともに、中間平板導体５０には、孔部５１が設けられている。そして、第１接続平板導体７０は、正側平板導体４０の孔部４１および中間平板導体５０の孔部５１（および、絶縁紙６０ａの孔部６１ａと絶縁紙６０ｂの孔部６１ｂ）を介して、半導体モジュール２０ａの出力端子２３と、半導体モジュール２０ｃの正側端子２１とにネジなどにより接続されている。また、第２接続平板導体８０は、正側平板導体４０の孔部４１および中間平板導体５０の孔部５１（および、絶縁紙６０ａの孔部６１ａと絶縁紙６０ｂの孔部６１ｂ）を介して、半導体モジュール２０ｂの出力端子２３と、半導体モジュール２０ｃの負側端子２２とにネジなどにより接続されている。負側平板導体９０は、正側平板導体４０の孔部４１および中間平板導体５０の孔部５１（および、絶縁紙６０ａの孔部６１ａと絶縁紙６０ｂの孔部６１ｂ）を介して、半導体モジュール２０ｂの負側端子２２にネジなどにより接続されている。なお、孔部５１は、特許請求の範囲の「中間平板導体孔部」の一例である。

また、図７に示すように、コンデンサＣ１は、正側平板導体４０と中間平板導体５０とに接続されている。また、コンデンサＣ２は、コンデンサＣ１に直列に接続されているとともに、負側平板導体９０と中間平板導体５０とに接続されている。

ここで、本実施形態では、図１１に示すように、正側平板導体４０は、表面３１ａに略水平な第１正側導体部分４２と、表面３１ａに略垂直な第２正側導体部分４３とを含む略Ｌ字形状を有する。第１正側導体部分４２は、半導体モジュール２０ａの正側端子２１に接続されている。また、第２正側導体部分４３は、コンデンサＣ１に接続されている。

また、本実施形態では、図１２に示すように、負側平板導体９０は、表面３１ａに略水平な第１負側導体部分９２と、表面３１ａに略垂直な第２負側導体部分９３とを含む略Ｌ字形状を有する。第１負側導体部分９２は、半導体モジュール２０ｂの負側端子２２に接続されている。また、第２負側導体部分９３は、コンデンサＣ２に接続されている。

また、本実施形態では、図１３に示すように、中間平板導体５０は、表面３１ａに略水平な第１中間導体部分５２と、表面３１ａに略垂直な第２中間導体部分５３とを含む略Ｌ字形状を有する。第１中間導体部分５２は、半導体モジュール２０ａの負側端子２２と半導体モジュール２０ｂの正側端子２１とに接続されている。第２中間導体部分５３は、コンデンサＣ１およびコンデンサＣ２に接続されている。

具体的には、図１０に示すように、負側平板導体９０の第２負側導体部分９３と、中間平板導体５０の第２中間導体部分５３と、正側平板導体４０の第２正側導体部分４３とが、Ｘ１方向側からＸ２方向側に向かって積層されている。そして、コンデンサＣ１の正側端子（図示せず）が、正側平板導体４０の第２正側導体部分４３にネジなどにより接続されている。また、コンデンサＣ１の負側端子（図示せず）が、中間平板導体５０の第２中間導体部分５３にネジなどにより接続されている。また、コンデンサＣ２の正側端子（図示せず）が、中間平板導体５０の第２中間導体部分５３にネジなどにより接続されている。また、コンデンサＣ２の負側端子（図示せず）が、負側平板導体９０の第２負側導体部分９３にネジなどにより接続されている。

また、正側平板導体４０の孔部４１（図１１参照）、負側平板導体９０の孔部９１（図１２参照）、中間平板導体５０の孔部５１（図１３参照）、第１接続平板導体７０の孔部７１（図１４参照）、および、第２接続平板導体８０の孔部８１（図１５参照）は、各々、絶縁距離を確保するために設けられている。

また、本実施形態では、図８に示すように、第１接続平板導体７０、第２接続平板導体８０、および、負側平板導体９０は、表面３１ａに垂直な方向から見て、正側平板導体４０および中間平板導体５０にオーバラップするように配置されている。具体的には、第１接続平板導体７０の略全面、第２接続平板導体８０の略全面、および、負側平板導体９０の第１負側導体部分９２の略全面が、表面３１ａに垂直な方向から見て、正側平板導体４０の第１正側導体部分４２、および中間平板導体５０の第１中間導体部分５２にオーバラップしている。

［本実施形態の効果］
本実施形態では、以下のような効果を得ることができる。

本実施形態では、上記のように、半導体モジュール２０ｃの耐圧が、半導体モジュール２０ａおよび半導体モジュール２０ｂの耐圧よりも大きくなるように構成されている。ここで、スイッチング素子Ｑ３（Ｑ２）をオンからオフにスイッチングした後における、スイッチング素子Ｑ３（Ｑ２）を含む一巡の経路（閉回路）には、スイッチング素子Ｑ３（Ｑ２）に加えてスイッチング素子Ｑ１（Ｑ４）が配置されるとともに、スイッチング素子Ｑ３（Ｑ２）とスイッチング素子Ｑ１（Ｑ４）とを接続する経路が含まれる。すなわち、一巡の経路に含まれる素子数が比較的多いとともに、一巡の経路の長さが比較的長くなる。このため、スイッチング素子Ｑ３（Ｑ２）をスイッチングした後の一巡の経路のインダクタンスは、スイッチング素子Ｑ１またはスイッチング素子Ｑ４を含む一巡の経路のインダクタンスよりも大きくなる。その結果、スイッチング素子Ｑ３（Ｑ２）をスイッチングした際に発生するサージ電圧は、スイッチング素子Ｑ１またはスイッチング素子Ｑ４をオンからオフにスイッチングした際に発生するサージ電圧よりも大きくなる。そこで、上記のように構成することによって、半導体モジュール２０ａ～２０ｃの全ての耐圧が比較的大きくされる場合と異なり、電力変換装置１００が過剰性能となるのを抑制することができる。

また、本実施形態では、上記のように、半導体モジュール２０ｃの耐圧は、スイッチング素子Ｑ３（Ｑ２）がオンからオフにスイッチングした際のサージ電圧よりも大きい。これにより、スイッチング素子Ｑ３（Ｑ２）のスイッチングに起因して発生するサージによってスイッチング素子Ｑ３（Ｑ２）が破壊されるのを防止することができる。

また、本実施形態では、上記のように、半導体モジュール２０ｃの耐圧は、スイッチング素子Ｑ３（Ｑ２）がオンからオフにスイッチングした際のスイッチング素子Ｑ３（Ｑ２）を含むサージに関わる一巡の経路のインダクタンスに応じて、半導体モジュール２０ａの耐圧および半導体モジュール２０ｂの耐圧よりも大きくなるように選択されている。これにより、スイッチング素子Ｑ３（Ｑ２）の耐圧が一巡の経路のインダクタンスに応じて選定されているので、インダクタンスに対して過度に耐圧が大きい半導体モジュール２０ｃが選択されるのを抑制することができる。その結果、過度に耐圧が大きい半導体モジュール２０ｃ（すなわち、大型の半導体モジュール２０ｃ）が選択されることに起因して、電力変換装置１００が大型化するのを抑制することができる。

また、本実施形態では、上記のように、半導体モジュール２０ａ、半導体モジュール２０ｂおよび半導体モジュール２０ｃが配置される表面３１ａに垂直な方向から見て、半導体モジュール２０ａの正側端子２１、負側端子２２および出力端子２３、半導体モジュール２０ｃの正側端子２１、負側端子２２および出力端子２３、および、半導体モジュール２０ｂの出力端子２３、負側端子２２および正側端子２１がこの順で、直線Ｌ１上に沿って配置されるように、半導体モジュール２０ａ、半導体モジュール２０ｂおよび半導体モジュール２０ｃが表面３１ａに配置されている。これにより、半導体モジュール２０ａの出力端子２３と半導体モジュール２０ｃの正側端子２１との間の距離が比較的小さくなるので、これらの端子同士を接続する導体の長さが長くなるのを抑制することができる。また、半導体モジュール２０ｃの負側端子２２と半導体モジュール２０ｂの出力端子２３との間の距離が比較的小さくなるので、これらの端子同士を接続する導体の長さが長くなるのを抑制することができる。すなわち、導体の長さが長くなることに起因するインダクタンスの増加を抑制することができる。

また、本実施形態では、上記のように、正側平板導体４０は、半導体モジュール２０ａの正側端子２１の表面上に配置され、中間平板導体５０は、正側平板導体４０のうちの、半導体モジュール２０ａ、半導体モジュール２０ｂおよび半導体モジュール２０ｃが配置される表面３１ａとは反対側の表面上に配置されている。これにより、正側平板導体４０と中間平板導体５０とが互いに対向するように積層されるので、正側平板導体４０を流れる電流に起因して生じる磁束と、中間平板導体５０を流れる電流に起因して生じる磁束とを打ち消し合うことができる。その結果、流れる電流の磁束に起因するインダクタンスの増加を抑制することができる。

また、本実施形態では、上記のように、中間平板導体５０は、正側平板導体４０の孔部４１を介して、半導体モジュール２０ａの負側端子２２と、半導体モジュール２０ｂの正側端子２１とに接続されている。これにより、正側平板導体４０に中間平板導体５０を積層した場合でも、正側平板導体４０の孔部４１を介して、容易に、中間平板導体５０と、半導体モジュール２０ａの負側端子２２および半導体モジュール２０ｂの正側端子２１とを接続することができる。

また、本実施形態では、上記のように、第１接続平板導体７０、第２接続平板導体８０および負側平板導体９０は、中間平板導体５０の、表面３１ａとは反対側の表面上に互いに隣り合うように配置されている。これにより、第１接続平板導体７０、第２接続平板導体８０および負側平板導体９０と、中間平板導体５０とが、互いに対向するように積層されるので、第１接続平板導体７０、第２接続平板導体８０および負側平板導体９０の各々を流れる電流に起因して生じる磁束と、中間平板導体５０を流れる電流に起因して生じる磁束とを打ち消し合うことができる。その結果、流れる電流の磁束に起因するインダクタンスの増加を抑制することができる。

また、本実施形態では、上記のように、第１接続平板導体７０は、正側平板導体４０の孔部４１および中間平板導体５０の孔部５１を介して、半導体モジュール２０ａの出力端子２３と、半導体モジュール２０ｃの正側端子２１とに接続されている。また、第２接続平板導体８０は、正側平板導体４０の孔部４１および中間平板導体５０の孔部５１を介して、半導体モジュール２０ｂの出力端子２３と、半導体モジュール２０ｃの負側端子２２とに接続されている。また、負側平板導体９０は、正側平板導体４０の孔部４１および中間平板導体５０の孔部５１を介して、半導体モジュール２０ｂの負側端子２２に接続されている。これにより、第１接続平板導体７０、第２接続平板導体８０および負側平板導体９０が、正側平板導体４０および中間平板導体５０に積層された場合でも、孔部４１および孔部５１を介して、容易に、各導体と各端子とを接続することができる。

また、本実施形態では、上記のように、正側平板導体４０は、半導体モジュール２０ａの正側端子２１に接続され表面３１ａに略水平な第１正側導体部分４２と、コンデンサＣ１に接続され表面３１ａに略垂直な第２正側導体部分４３とを含む略Ｌ字形状を有する。また、負側平板導体９０は、半導体モジュール２０ｂの負側端子２２に接続され表面３１ａに略水平な第１負側導体部分９２と、コンデンサＣ２に接続され表面３１ａに略垂直な第２負側導体部分９３とを含む略Ｌ字形状を有する。また、中間平板導体５０は、半導体モジュール２０ａの負側端子２２と半導体モジュール２０ｂの正側端子２１とに接続され表面３１ａに略水平な第１中間導体部分５２と、コンデンサＣ１およびコンデンサＣ２に接続され表面３１ａに略垂直な第２中間導体部分５３とを含む略Ｌ字形状を有する。これにより、正側平板導体４０と、負側平板導体９０と、中間平板導体５０とを積層して互いに磁束を打ち消し合いながら（つまり、インダクタンスを低減しながら）、正側平板導体４０および中間平板導体５０とコンデンサＣ１とを接続し、負側平板導体９０および中間平板導体５０とコンデンサＣ２とを接続することができる。

また、本実施形態では、上記のように、第１接続平板導体７０、第２接続平板導体８０、および、負側平板導体９０は、表面３１ａに垂直な方向から見て、正側平板導体４０および中間平板導体５０にオーバラップするように配置されている。これにより、第１接続平板導体７０、第２接続平板導体８０、および、負側平板導体９０が、正側平板導体４０および中間平板導体５０にオーバラップするように配置されているので、確実に、各導体を流れる電流に起因して発生する磁束同士を打ち消し合うことができる。

[変形例]
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更（変形例）が含まれる。

たとえば、上記実施形態では、半導体モジュール２０ａ、半導体モジュール２０ｂおよび半導体モジュール２０ｃが、各々、９並列分設けられている例を示したが、本発明はこれに限られない。たとえば、上記の半導体モジュールが、９並列の以外の数分設けられていてもよい。

また、上記実施形態では、電力変換装置がＰＣＳとして用いられる例を示したが、本発明はこれに限られない。たとえば、ＰＣＳ以外の電力変換装置にも、本発明を適用することは可能である。

また、上記実施形態では、スイッチング素子がシリコン半導体からなるＩＧＢＴであるとともに、ダイオードがシリコン半導体から構成されている例を示したが、本発明はこれに限られない。たとえば、スイッチング素子とダイオードとのうちの少なくとも一方を、ワイドバンドギャップ半導体から構成してもよい。また、スイッチング素子をＭＯＳＦＥＴから構成してもよい。

また、上記実施形態では、スイッチング素子Ｑ２およびＱ３の耐圧が約１７００Ｖであり、スイッチング素子Ｑ１およびＱ４の耐圧が約１２００Ｖである例を示したが、本発明はこれに限られない。たとえば、スイッチング素子Ｑ２およびＱ３の耐圧が、スイッチング素子Ｑ１およびＱ４の耐圧よりも大きければ、スイッチング素子の耐圧は上記の耐圧に限られない。

また、上記実施形態では、Ｚ２方向側からＺ１方向側に向かって、正側平板導体、中間平板導体、第１接続平板導体（第２接続平板導体、負側平板導体）がこの順で積層されている例を示したが、本発明はこれに限られない。たとえば、上記の導体の積層順が異なっていてもよい。

２０ａ 半導体モジュール（上位電位半導体モジュール）
２０ｂ 半導体モジュール（下位電位半導体モジュール）
２０ｃ 半導体モジュール（中間半導体モジュール）
３１ａ 表面（配置面）
４０ 正側平板導体
４１ 孔部（正側平板導体孔部）
４２ 第１正側導体部分
４３ 第２正側導体部分
５０ 中間平板導体
５１ 孔部（中間平板導体孔部）
５２ 第１中間導体部分
５３ 第２中間導体部分
７０ 第１接続平板導体
８０ 第２接続平板導体
９０ 負側平板導体
９２ 第１負側導体部分
９３ 第２負側導体部分
１００ 電力変換装置
Ｃ１ コンデンサ（第１コンデンサ）
Ｃ２ コンデンサ（第２コンデンサ）
Ｄ１ ダイオード（半導体素子）
Ｄ２ ダイオード（半導体素子）
Ｑ１ スイッチング素子（上位電位スイッチング素子、半導体素子）
Ｑ２、Ｑ３ スイッチング素子（中間スイッチング素子）
Ｑ４ スイッチング素子（下位電位スイッチング素子、半導体素子）

Claims (11)

1. 上位電位と中間電位と下位電位との３つのレベルの電位の電力を出力する電力変換装置であって、
   前記上位電位と前記中間電位とに接続され、少なくとも１つの上位電位スイッチング素子を含む複数の半導体素子を内部に収納する上位電位半導体モジュールと、
   前記中間電位と前記下位電位とに接続され、少なくとも１つの下位電位スイッチング素子を含む前記複数の半導体素子を内部に収納する下位電位半導体モジュールと、
   前記上位電位半導体モジュールと前記下位電位半導体モジュールとに接続され、複数の中間スイッチング素子を内部に収納する中間半導体モジュールとを備え、
   前記中間半導体モジュールの耐圧が、前記上位電位半導体モジュールの耐圧および前記下位電位半導体モジュールの耐圧よりも大きくなるように構成されており、
   前記上位電位半導体モジュール、前記下位電位半導体モジュールおよび前記中間半導体モジュールの各々は、正側端子、負側端子および出力端子を含み、前記上位電位半導体モジュール、前記下位電位半導体モジュールおよび前記中間半導体モジュールが配置される配置面において垂直な方向から見て、前記中間半導体モジュールの出力端子と、前記下位半導体モジュールの出力端子とが、隣り合うように、前記下位電位半導体モジュールおよび前記中間半導体モジュールが配置されているか、または、前記中間半導体モジュールの正側端子と、前記上位半導体モジュールの出力端子とが、隣り合うように、前記上位電位半導体モジュールおよび前記中間半導体モジュールが配置されている、電力変換装置。
2. 前記上位電位半導体モジュール、前記下位電位半導体モジュールおよび前記中間半導体モジュールの各々は、前記上位電位半導体モジュール、前記下位電位半導体モジュールおよび前記中間半導体モジュールが配置される配置面において垂直な方向から見て、前記中間半導体モジュールの出力端子と、前記下位半導体モジュールの出力端子とが、隣り合うように、前記下位電位半導体モジュールおよび前記中間半導体モジュールが直線状に配置されているか、または、前記中間半導体モジュールの正側端子と、前記上位半導体モジュールの出力端子とが、隣り合うように、前記上位電位半導体モジュールおよび前記中間半導体モジュールが直線状に配置されている、請求項１に記載の電力変換装置。
3. 前記中間半導体モジュールの耐圧は、前記中間スイッチング素子がオンからオフにスイッチングした際のサージ電圧よりも大きい、請求項２に記載の電力変換装置。
4. 前記中間半導体モジュールの耐圧は、前記中間スイッチング素子がオンからオフにスイッチングした際の前記中間スイッチング素子を含む、サージに関わる一巡の経路のインダクタンスに応じて、前記上位電位半導体モジュールの耐圧および前記下位電位半導体モジュールの耐圧よりも大きくなるように選択されている、請求項３に記載の電力変換装置。
5. 前記上位電位半導体モジュール、前記下位電位半導体モジュール、および、前記中間半導体モジュールは、前記上位電位半導体モジュール、前記下位電位半導体モジュールおよび前記中間半導体モジュールが配置される配置面に垂直な方向から見て、前記上位電位半導体モジュールの前記正側端子、前記負側端子および前記出力端子、前記中間半導体モジュールの前記正側端子、前記負側端子および前記出力端子、および、前記下位電位半導体モジュールの前記出力端子、前記負側端子および前記正側端子がこの順で、直線上に沿って配置されるように、前記上位電位半導体モジュール、前記下位電位半導体モジュールおよび前記中間半導体モジュールが前記配置面に配置されている、請求項１～４のいずれか１項に記載の電力変換装置。
6. 前記上位電位半導体モジュールの前記正側端子に接続される略平板状の正側平板導体と、
   前記上位電位半導体モジュールの前記負側端子と、前記下位電位半導体モジュールの前記正側端子とに接続される略平板状の中間平板導体とをさらに備え、
   前記正側平板導体は、前記上位電位半導体モジュールの前記正側端子の表面上に配置され、
   前記中間平板導体は、前記正側平板導体のうちの、前記配置面とは反対側の表面上に配置されている、請求項５に記載の電力変換装置。
7. 前記正側平板導体には、正側平板導体孔部が設けられており、
   前記中間平板導体は、前記正側平板導体の前記正側平板導体孔部を介して、前記上位電位半導体モジュールの前記負側端子と、前記下位電位半導体モジュールの前記正側端子とに接続されている、請求項６に記載の電力変換装置。
8. 前記上位電位半導体モジュールの前記出力端子と、前記中間半導体モジュールの前記正側端子とに接続される略平板状の第１接続平板導体と、
   前記下位電位半導体モジュールの前記出力端子と、前記中間半導体モジュールの前記負側端子とに接続される略平板状の第２接続平板導体と、
   前記下位電位半導体モジュールの前記負側端子に接続される略平板状の負側平板導体とをさらに備え、
   前記第１接続平板導体、前記第２接続平板導体および前記負側平板導体は、前記中間平板導体の、前記配置面とは反対側の表面上に互いに隣り合うように配置されている、請求項６または７に記載の電力変換装置。
9. 前記正側平板導体には、正側平板導体孔部が設けられているとともに、前記中間平板導体には、中間平板導体孔部が設けられており、
   前記第１接続平板導体は、前記正側平板導体孔部および前記中間平板導体孔部を介して、前記上位電位半導体モジュールの前記出力端子と、前記中間半導体モジュールの前記正側端子とに接続され、
   前記第２接続平板導体は、前記正側平板導体孔部および前記中間平板導体孔部を介して、前記下位電位半導体モジュールの前記出力端子と、前記中間半導体モジュールの前記負側端子とに接続され、
   前記負側平板導体は、前記正側平板導体孔部および前記中間平板導体孔部を介して、前記下位電位半導体モジュールの前記負側端子に接続されている、請求項８に記載の電力変換装置。
10. 前記正側平板導体と前記中間平板導体とに接続される第１コンデンサと、前記第１コンデンサに直列に接続されるとともに、前記負側平板導体と前記中間平板導体とに接続される第２コンデンサとをさらに備え、
    前記正側平板導体は、前記上位電位半導体モジュールの前記正側端子に接続され前記配置面に略水平な第１正側導体部分と、前記第１コンデンサに接続され前記配置面に略垂直な第２正側導体部分とを含む略Ｌ字形状を有し、
    前記負側平板導体は、前記下位電位半導体モジュールの前記負側端子に接続され前記配置面に略水平な第１負側導体部分と、前記第２コンデンサに接続され前記配置面に略垂直な第２負側導体部分とを含む略Ｌ字形状を有し、
    前記中間平板導体は、前記上位電位半導体モジュールの前記負側端子と前記下位電位半導体モジュールの前記正側端子とに接続され前記配置面に略水平な第１中間導体部分と、前記第１コンデンサおよび前記第２コンデンサに接続され前記配置面に略垂直な第２中間導体部分とを含む略Ｌ字形状を有する、請求項８または９に記載の電力変換装置。
11. 前記第１接続平板導体、前記第２接続平板導体、および、前記負側平板導体は、前記配置面に垂直な方向から見て、前記正側平板導体および前記中間平板導体にオーバラップするように配置されている、請求項８～１０のいずれか１項に記載の電力変換装置。

Images