Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7425646B2 - limiter circuit - Google Patents
[go: Go Back, main page]

JP7425646B2 - limiter circuit - Google Patents

limiter circuit Download PDF

Info

Publication number
JP7425646B2
JP7425646B2 JP2020056756A JP2020056756A JP7425646B2 JP 7425646 B2 JP7425646 B2 JP 7425646B2 JP 2020056756 A JP2020056756 A JP 2020056756A JP 2020056756 A JP2020056756 A JP 2020056756A JP 7425646 B2 JP7425646 B2 JP 7425646B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
value
absolute value
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020056756A
Other languages
Japanese (ja)
Other versions
JP2021158521A (en
Inventor
康之 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nisshinbo Micro Devices Inc
Original Assignee
Nisshinbo Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nisshinbo Micro Devices Inc filed Critical Nisshinbo Micro Devices Inc
Priority to JP2020056756A priority Critical patent/JP7425646B2/en
Publication of JP2021158521A publication Critical patent/JP2021158521A/en
Application granted granted Critical
Publication of JP7425646B2 publication Critical patent/JP7425646B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Circuit For Audible Band Transducer (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Amplifiers (AREA)

Description

本明細書等に開示の実施形態は、リミッタ回路に関する。 Embodiments disclosed in this specification and the like relate to a limiter circuit.

一般に、オーディオ向けパワーアンプICは、スピーカ保護のため過大な出力電圧を抑える出力電圧リミッタ、またIC自身を保護するため過大な出力電流を抑える出力電流リミッタを備えることが一般的である。 In general, audio power amplifier ICs are generally equipped with an output voltage limiter that suppresses excessive output voltage to protect the speaker, and an output current limiter that suppresses excessive output current to protect the IC itself.

特許第3562141号Patent No. 3562141

従来の電流リミッタはアッテネータを使わないため、電流リミッタ動作時のオーディオ信号はクリップした波形となり、オーディオ特性悪化が顕著である。また、電流リミッタ動作時のオーディオ特性を改善するため、アッテネータを有する電圧リミッタを用いる技術がある。しかしながら、従来の電圧リミッタを用いる場合、出力電力が犠牲になる、安定したリミット値を得るのが困難である等の問題がある。 Since conventional current limiters do not use an attenuator, the audio signal when the current limiter operates has a clipped waveform, resulting in noticeable deterioration of audio characteristics. Furthermore, in order to improve audio characteristics during current limiter operation, there is a technique that uses a voltage limiter with an attenuator. However, when using a conventional voltage limiter, there are problems such as a sacrifice in output power and difficulty in obtaining a stable limit value.

本明細書等に開示の実施形態が解決しようとする課題の一つは、上記に鑑みてなされたものであって、負荷インピーダンスや出力LCフィルタの時定数によらず、過電流リミッタ動作時においても過度に音質を悪化させることなく再生を可能とするリミッタ回路を提供することである。 One of the problems that the embodiments disclosed in this specification etc. are intended to solve is that the overcurrent limiter is not affected by the overcurrent limiter, regardless of the load impedance or the time constant of the output LC filter. Another object of the present invention is to provide a limiter circuit that enables playback without excessively deteriorating sound quality.

本発明の実施形態に係るリミッタ回路は、電力増幅回路に供給される電圧をアッテネートするアッテネータ回路と、前記電力増幅回路の出力電流が基準電流値に到達した時の前記出力電流に基づいて第1の基準電圧値を発生し、前記第1の基準電圧値に基づいて前記アッテネータ回路を制御するアッテネータ制御回路と、を備え、前記アッテネータ制御回路は、前記電力増幅回路の出力電流を電圧に変換し第1の電圧絶対値を出力する第1の絶対値回路と、前記第1の電圧絶対値と第2の基準電圧値を比較する第1のコンパレータと、前記電力増幅回路に供給される電圧に基づいて第2の電圧絶対値を出力する第2の絶対値回路と、前記第1のコンパレータの出力信号に応答して、前記第2の電圧絶対値をラッチして前記第1の基準電圧値を出力する第1の電圧ラッチ回路と、前記第2の電圧絶対値と、前記第1の電圧ラッチ回路からの前記第1の基準電圧値とを比較する第2のコンパレータを有し、前記アッテネータ回路は、前記第2のコンパレータの出力信号に応答して、前記電力増幅回路に供給される前記電圧をアッテネートする、ことを特徴とする。 The limiter circuit according to the embodiment of the present invention includes an attenuator circuit that attenuates the voltage supplied to the power amplifier circuit, and a first output current based on the output current when the output current of the power amplifier circuit reaches a reference current value. an attenuator control circuit that generates a reference voltage value of a first absolute value circuit that outputs a first absolute value of voltage; a first comparator that compares the first absolute value of voltage with a second reference voltage value; a second absolute value circuit that outputs a second absolute voltage value based on the first reference voltage value; and a second absolute value circuit that latches the second absolute voltage value in response to the output signal of the first comparator, and a first voltage latch circuit that outputs the attenuator; and a second comparator that compares the second absolute voltage value with the first reference voltage value from the first voltage latch circuit; The circuit is characterized in that the circuit attenuates the voltage supplied to the power amplifier circuit in response to the output signal of the second comparator .

本発明によれば、負荷インピーダンスや出力LCフィルタの時定数によらず、過電流リミッタ動作時においても過度に音質を悪化させることなく再生を可能とするリミッタ回路を提供することができる。 According to the present invention, it is possible to provide a limiter circuit that enables reproduction without excessively deteriorating sound quality even during overcurrent limiter operation, regardless of the load impedance or the time constant of the output LC filter.

図1は、第1の実施形態に係るリミッタ回路を有するパワーアンプ回路の構成を示した図である。FIG. 1 is a diagram showing the configuration of a power amplifier circuit having a limiter circuit according to a first embodiment. 図2は、重負荷に接続された場合のリミッタ回路の動作を説明するための図である。FIG. 2 is a diagram for explaining the operation of the limiter circuit when connected to a heavy load. 図3は、比較例に係るリミッタ回路を有するパワーアンプ回路を説明するための図である。FIG. 3 is a diagram for explaining a power amplifier circuit having a limiter circuit according to a comparative example. 図4は、図3に示したパワーアンプ回路が有する電流リミッタ回路の一例を示した図である。FIG. 4 is a diagram showing an example of a current limiter circuit included in the power amplifier circuit shown in FIG. 3. 図5は、重負荷を接続した場合の比較例に係るリミッタ回路の動作を説明するための図である。FIG. 5 is a diagram for explaining the operation of the limiter circuit according to the comparative example when a heavy load is connected. 図6は、第2の実施形態に係るリミッタ回路を有するパワーアンプ回路の構成を示した図である。FIG. 6 is a diagram showing the configuration of a power amplifier circuit having a limiter circuit according to the second embodiment. 図7は、軽負荷を接続した場合のリミッタ回路7の動作を説明するための図である。FIG. 7 is a diagram for explaining the operation of the limiter circuit 7 when a light load is connected.

以下、図面を参照しながら、リミッタ回路の実施形態について詳細に説明する。以下の実施形態では、同一の参照符号を付した部分は同様の動作をおこなうものして、重複する説明は適宜省略する。 Hereinafter, embodiments of the limiter circuit will be described in detail with reference to the drawings. In the following embodiments, parts with the same reference numerals perform similar operations, and redundant explanations will be omitted as appropriate.

(第1の実施形態)
図1は、第1の実施形態に係るリミッタ回路1を有するパワーアンプ回路D1の構成を示した図である。図1に示した様に、パワーアンプ回路D1は、入力ノード3を介して入力電圧源2からの入力信号を入力する。パワーアンプ回路D1は、入力した信号を増幅してフィルタ4に出力する。パワーアンプ回路D1から出力された信号は、LCフィルタ等のフィルタ4、出力ノード5を介して負荷としてのスピーカ6に出力される。
(First embodiment)
FIG. 1 is a diagram showing the configuration of a power amplifier circuit D1 having a limiter circuit 1 according to the first embodiment. As shown in FIG. 1, the power amplifier circuit D1 receives an input signal from the input voltage source 2 via the input node 3. The power amplifier circuit D1 amplifies the input signal and outputs it to the filter 4. The signal output from the power amplifier circuit D1 is output to a speaker 6 as a load via a filter 4 such as an LC filter and an output node 5.

パワーアンプ回路D1は、リミッタ回路1、第1の電力増幅回路20を有する。リミッタ回路1は、アッテネータ回路10、電流検出回路21、アッテネータ制御回路30を有する。以下、アッテネータ回路10、第1の電力増幅回路20、電流検出回路21、アッテネータ制御回路30の構成について詳しく説明する。 The power amplifier circuit D1 includes a limiter circuit 1 and a first power amplifier circuit 20. The limiter circuit 1 includes an attenuator circuit 10, a current detection circuit 21, and an attenuator control circuit 30. Hereinafter, the configurations of the attenuator circuit 10, the first power amplifier circuit 20, the current detection circuit 21, and the attenuator control circuit 30 will be explained in detail.

アッテネータ回路10は、第1の電力増幅回路20に供給される電圧を減衰(アッテネート)させる。アッテネータ回路10は、第1の抵抗101、第1のノード102、第1の電圧制御回路103を備える。第1の電圧制御回路103は、電圧に基づいて電圧制御抵抗の抵抗値を制御し、入力電圧信号を減衰させる。第1の電圧制御回路103は、減衰させた入力電圧信号を第1のノード102に出力し、第1のノード102が所定の基準電位より大きくならないように動作する。 The attenuator circuit 10 attenuates the voltage supplied to the first power amplifier circuit 20. The attenuator circuit 10 includes a first resistor 101, a first node 102, and a first voltage control circuit 103. The first voltage control circuit 103 controls the resistance value of the voltage control resistor based on the voltage and attenuates the input voltage signal. The first voltage control circuit 103 outputs the attenuated input voltage signal to the first node 102 and operates so that the first node 102 does not become higher than a predetermined reference potential.

第1の電力増幅回路20は、入力信号を増幅しフィルタ4へ出力するパワーアンプである。 The first power amplifier circuit 20 is a power amplifier that amplifies an input signal and outputs it to the filter 4.

電流検出回路21は、第1の電力増幅回路20の出力電流を検出する。電流検出回路21は、例えば、第1の電力増幅回路20の出力電流の一部を入力とするカレントミラー回路である。電流検出回路21は、検出した出力電流をアッテネータ制御回路30へ出力する。 The current detection circuit 21 detects the output current of the first power amplifier circuit 20. The current detection circuit 21 is, for example, a current mirror circuit that receives part of the output current of the first power amplifier circuit 20 as input. The current detection circuit 21 outputs the detected output current to the attenuator control circuit 30.

アッテネータ制御回路30は、第1の電力増幅回路20の出力電流が基準電流値に到達した時の出力電流に基づいて第1の基準電圧値を発生し、第1の基準電圧値に基づいてアッテネータ回路10を制御する。アッテネータ制御回路30は、第1の絶対値回路301、第1の基準電圧源303、第2のノード305、第1のコンパレータ306、第3のノード307、第2の絶対値回路310、第4のノード311、電圧ラッチ回路313、第2のコンパレータ315、第5のノード317、キャパシタ319、第6のノード320を備える。 The attenuator control circuit 30 generates a first reference voltage value based on the output current when the output current of the first power amplifier circuit 20 reaches the reference current value, and controls the attenuator based on the first reference voltage value. The circuit 10 is controlled. The attenuator control circuit 30 includes a first absolute value circuit 301, a first reference voltage source 303, a second node 305, a first comparator 306, a third node 307, a second absolute value circuit 310, and a fourth , a voltage latch circuit 313, a second comparator 315, a fifth node 317, a capacitor 319, and a sixth node 320.

第1の絶対値回路301は、電流検出回路21によって検出された電流をI-V変換し、第1の電圧絶対値として第2のノード305を介して第1のコンパレータ306の一方の入力端子へ出力する。 The first absolute value circuit 301 performs IV conversion on the current detected by the current detection circuit 21 and outputs the current as a first voltage absolute value to one input terminal of the first comparator 306 via the second node 305. Output to.

第1の基準電圧源303は、基準電圧V1(第2の基準電圧値の一例)を第1のコンパレータ306の他方の入力端子へ供給する。 The first reference voltage source 303 supplies the reference voltage V1 (an example of the second reference voltage value) to the other input terminal of the first comparator 306.

第1のコンパレータ306は、第1の絶対値回路301から出力される第1の電圧絶対値が基準電圧V1より大きくなるとハイレベル信号を出力する。第1のコンパレータ306から出力されたハイレベル信号は、第3のノード307を介して電圧ラッチ回路313へ出力される。 The first comparator 306 outputs a high level signal when the first voltage absolute value output from the first absolute value circuit 301 becomes larger than the reference voltage V1. The high level signal output from the first comparator 306 is output to the voltage latch circuit 313 via the third node 307.

なお、第1の基準電圧源303から供給される基準電圧V1は、第1の電力増幅回路20の出力電流(すなわち、電流検出回路21によって検出される出力電流)が目標とする出力電流リミット値に達した時に第3のノード307がハイレベルになるように(第1のコンパレータ306からハイレベル信号が出力されるように)設定される。 Note that the reference voltage V1 supplied from the first reference voltage source 303 is the output current limit value that the output current of the first power amplifier circuit 20 (i.e., the output current detected by the current detection circuit 21) targets. The third node 307 is set to a high level (a high level signal is output from the first comparator 306) when the second comparator reaches the third node 307.

第2の絶対値回路310は、第1の電力増幅回路20に供給される電圧に基づく第2の電圧絶対値を、第4のノード311を介して第2のコンパレータ315の一方の入力端子に供給する。 The second absolute value circuit 310 transmits a second absolute value of voltage based on the voltage supplied to the first power amplifier circuit 20 to one input terminal of the second comparator 315 via a fourth node 311. supply

電圧ラッチ回路313は、第1のコンパレータ306の出力信号に応答して、第2の絶対値回路310が出力する第2の電圧絶対値をラッチする。電圧ラッチ回路313は、ラッチした第2の電圧絶対値を、第1の基準電圧値として第5のノード317を介して第2のコンパレータ315の他方の入力端子に供給する。 The voltage latch circuit 313 latches the second voltage absolute value output by the second absolute value circuit 310 in response to the output signal of the first comparator 306. The voltage latch circuit 313 supplies the latched second voltage absolute value to the other input terminal of the second comparator 315 via the fifth node 317 as the first reference voltage value.

第2のコンパレータ315は、第2の絶対値回路310からの第2の電圧絶対値と、電圧ラッチ回路313からの第1の基準電圧値とを比較する。第2のコンパレータ315は、第2の絶対値回路310からの第2の電圧絶対値が電圧ラッチ回路313からの第1の基準電圧値より大きくなると、ハイレベル信号を出力する。第2のコンパレータ315から出力されたハイレベル信号は、キャパシタ319による位相制御を受け、第6のノード320を介してアッテネータ回路10の第1の電圧制御回路103に出力される。 The second comparator 315 compares the second absolute voltage value from the second absolute value circuit 310 and the first reference voltage value from the voltage latch circuit 313 . The second comparator 315 outputs a high level signal when the second voltage absolute value from the second absolute value circuit 310 becomes larger than the first reference voltage value from the voltage latch circuit 313. The high level signal output from the second comparator 315 is subjected to phase control by the capacitor 319 and output to the first voltage control circuit 103 of the attenuator circuit 10 via the sixth node 320.

第1の電圧制御回路103は第2のコンパレータ315から出力されたハイレベル信号に応答して、電圧制御抵抗の抵抗値を制御し、入力電圧信号を減衰させる。すなわち、第2の絶対値回路310から出力される第2の電圧絶対値が電圧ラッチ回路313から出力される第1の基準電圧値よりも大きい場合、第2のコンパレータ315からの制御信号により第1の電圧制御回路103を制御する。第1の電圧制御回路103は、入力電圧信号を減衰させて第1のノード102に出力することで、第2の絶対値回路310から出力される第2の電圧絶対値が電圧ラッチ回路313から出力される第1の基準電圧値よりも大きくならないように制御する。 The first voltage control circuit 103 controls the resistance value of the voltage control resistor in response to the high level signal output from the second comparator 315, thereby attenuating the input voltage signal. That is, when the second absolute value of the voltage output from the second absolute value circuit 310 is larger than the first reference voltage value output from the voltage latch circuit 313, the control signal from the second comparator 315 1 voltage control circuit 103. The first voltage control circuit 103 attenuates the input voltage signal and outputs it to the first node 102, so that the second voltage absolute value output from the second absolute value circuit 310 is output from the voltage latch circuit 313. Control is performed so that the output voltage does not exceed the first reference voltage value.

電圧ラッチ回路313から出力される第1の基準電圧値は、第1の電力増幅回路20の出力電流が目標とする出力電流リミット値に達したタイミングにおいて、電圧ラッチ回路313によりラッチされた第2の電圧絶対値である。従って、第1の電力増幅回路20の出力電流を基準とする瞬間値であるため時定数の影響を受けにくいものなっている。 The first reference voltage value output from the voltage latch circuit 313 is the second reference voltage value latched by the voltage latch circuit 313 at the timing when the output current of the first power amplifier circuit 20 reaches the target output current limit value. is the absolute voltage value of Therefore, since it is an instantaneous value based on the output current of the first power amplifier circuit 20, it is not easily influenced by the time constant.

次に、第1の実施形態に係るリミッタ回路の動作を説明する。 Next, the operation of the limiter circuit according to the first embodiment will be explained.

図2は、重い負荷6(例えば2Ω等の低抵抗)に接続された場合のリミッタ回路1の動作を説明するための図である。すなわち、図2(a)は、入力ノード3における電圧波形(入力電圧波形)と、出力ノード5における電圧波形(出力電圧波形)とを、それぞれ実線と破線とで示している。図2(b)は、第1の電力増幅回路20の出力電流Ioutの電流波形を示している。図2(c)は、第1の基準電圧源303の基準電圧V1(第2の基準電圧値)と、第2のノード305における電圧波形(第1の電圧絶対値の波形)とを示している。図2(d)は、第5のノード317における電圧波形(第1の基準電圧)と、第4のノード311における電圧波形(第2の電圧絶対値の波形)とを示している。図2(e)は、第6のノード320における電圧波形(第2のコンパレータ315の出力波形)を示している。 FIG. 2 is a diagram for explaining the operation of the limiter circuit 1 when connected to a heavy load 6 (eg, low resistance such as 2Ω). That is, FIG. 2A shows the voltage waveform at the input node 3 (input voltage waveform) and the voltage waveform at the output node 5 (output voltage waveform) with solid lines and broken lines, respectively. FIG. 2(b) shows the current waveform of the output current Iout of the first power amplifier circuit 20. FIG. 2(c) shows the reference voltage V1 (second reference voltage value) of the first reference voltage source 303 and the voltage waveform (waveform of the first voltage absolute value) at the second node 305. There is. FIG. 2D shows the voltage waveform at the fifth node 317 (first reference voltage) and the voltage waveform at the fourth node 311 (waveform of the second voltage absolute value). FIG. 2E shows the voltage waveform at the sixth node 320 (the output waveform of the second comparator 315).

図2(b)に示した様に、第1の電力増幅回路20の出力電流が時刻t1において出力電流リミット値ILに到達した場合を想定する。係る場合、図2(d)に示した様に、時刻t1において第2のコンパレータ315からの出力信号により第6のノード320の電圧が上昇する。第1の電圧制御回路103は、この第2のコンパレータ315からの出力信号に応答して動作し入力電圧を減衰させる。 As shown in FIG. 2(b), assume that the output current of the first power amplifier circuit 20 reaches the output current limit value IL at time t1. In this case, as shown in FIG. 2(d), the voltage at the sixth node 320 increases due to the output signal from the second comparator 315 at time t1. The first voltage control circuit 103 operates in response to the output signal from the second comparator 315 to attenuate the input voltage.

第1の電圧制御回路103の動作に連動して、図2(a)に示した様に、出力電圧波形は、時刻t1以降において、入力電圧波形に比して減衰された波形となる。出力電圧波形の減衰に連動し、図2(c)に示した様に、第1の絶対値回路301が出力する第1の電圧絶対値は第1の基準電圧源303の基準電圧V1よりも低くなる。また、第1の電圧絶対値の変化に連動して、時刻t1以降において、第2の絶対値回路310が出力する第2の電圧絶対値は、電圧ラッチ回路313によってラッチされた第2の電圧絶対値よりも低くなる。 In conjunction with the operation of the first voltage control circuit 103, the output voltage waveform becomes a waveform attenuated compared to the input voltage waveform after time t1, as shown in FIG. 2(a). In conjunction with the attenuation of the output voltage waveform, the first absolute value of the voltage output by the first absolute value circuit 301 is lower than the reference voltage V1 of the first reference voltage source 303, as shown in FIG. It gets lower. Furthermore, in conjunction with the change in the first voltage absolute value, after time t1, the second voltage absolute value output by the second absolute value circuit 310 is the second voltage latched by the voltage latch circuit 313. lower than the absolute value.

以上の一連の動作は、第1の電力増幅回路20の出力電流が時刻t1において出力電流リミット値ILに到達する都度実行される。 The above series of operations is executed each time the output current of the first power amplifier circuit 20 reaches the output current limit value IL at time t1.

図3は、比較例に係るリミッタ回路8を有するパワーアンプ回路D3を説明するための図である。図4は、図3に示したパワーアンプ回路D3が有する電流リミッタ回路9の一例を示した図である。 FIG. 3 is a diagram for explaining a power amplifier circuit D3 having a limiter circuit 8 according to a comparative example. FIG. 4 is a diagram showing an example of the current limiter circuit 9 included in the power amplifier circuit D3 shown in FIG.

また、図5は、重い負荷6(例えば2Ω等の低抵抗)を接続した場合のリミッタ回路8の動作を説明するための図である。すなわち、図5(a)は、入力ノード3における電圧波形(入力電圧波形)と、出力ノード5における電圧波形(出力電圧波形)とを、それぞれ実線と破線とで示している。図5(b)は、第2の電力増幅回路22の出力電流の電流波形を示している。図5(c)は、第3の基準電圧源803の基準電圧V3と、ノード805における電圧波形とを示している。図5(d)は、ノード811における電圧波形を示している。 Further, FIG. 5 is a diagram for explaining the operation of the limiter circuit 8 when a heavy load 6 (for example, a low resistance such as 2Ω) is connected. That is, FIG. 5A shows the voltage waveform at the input node 3 (input voltage waveform) and the voltage waveform at the output node 5 (output voltage waveform) with a solid line and a broken line, respectively. FIG. 5(b) shows the current waveform of the output current of the second power amplifier circuit 22. FIG. 5C shows the reference voltage V3 of the third reference voltage source 803 and the voltage waveform at the node 805. FIG. 5(d) shows the voltage waveform at node 811.

図3に示す様に、第2の電力増幅回路22に供給される電圧は、第3の絶対値回路801により電圧絶対値としてコンパレータ807の一方の端子に入力される。また、第3の基準電圧源803の基準電圧V3は、コンパレータ807の他方の端子に入力される。コンパレータ807は、第3の絶対値回路801からの第3の電圧絶対値が基準電圧V3よりも大きい場合、図5(d)に示した様に、第1の電圧制御回路103を制御する制御信号をノード811に出力する。第1の電圧制御回路103は、入力電圧信号を減衰させて第1のノード102に出力することで、図5(c)に示した様に、第3の絶対値回路801から出力される電圧絶対値(ノード805の電圧)が基準電圧V3よりも大きくならないように制御する。 As shown in FIG. 3, the voltage supplied to the second power amplification circuit 22 is input by the third absolute value circuit 801 to one terminal of the comparator 807 as a voltage absolute value. Further, the reference voltage V3 of the third reference voltage source 803 is input to the other terminal of the comparator 807. When the third voltage absolute value from the third absolute value circuit 801 is larger than the reference voltage V3, the comparator 807 controls the first voltage control circuit 103 as shown in FIG. 5(d). A signal is output to node 811. The first voltage control circuit 103 attenuates the input voltage signal and outputs it to the first node 102, thereby increasing the voltage output from the third absolute value circuit 801 as shown in FIG. 5(c). Control is performed so that the absolute value (voltage at node 805) does not become larger than reference voltage V3.

この様な比較例に係るリミッタ回路8を用いた場合、使用上想定される一番重い負荷(例えば、2Ω等の低抵抗の場合)に流れる電流を基準として、電圧リミッタの閾値としての基準電圧V3を設定する。しかしながら、係る設定をした場合、当該設定の基準とした負荷よりも軽い負荷(例えば、16Ω等の高抵抗の場合)をパワーアンプ回路D3に接続した場合には、必要以上に電圧が制御され出力電力が犠牲になる。 When using the limiter circuit 8 according to such a comparative example, the reference voltage as the threshold of the voltage limiter is set based on the current flowing through the heaviest load expected in use (for example, in the case of low resistance such as 2Ω). Set V3. However, when such a setting is made, if a load lighter than the load based on the setting (for example, a high resistance such as 16Ω) is connected to the power amplifier circuit D3, the voltage is controlled more than necessary and the output is Power is sacrificed.

また、図4に示した電流リミッタ回路9は、例えば電力増幅回路内に設けられ、入力回路901、出力トランジスタ902、ベース制御トランジスタ903、出力電流センス抵抗904、出力ノード905を有する。入力回路901を介して供給される制御信号に応答して出力トランジスタ902が動作し出力電流が流れる。出力電流が流れることにより、出力電流センス抵抗904にて発生する電圧が例えば0.7V以上に達すると、ベース制御トランジスタ903により出力トランジスタ902のベースエミッタ間電圧が制御され、出力電流が制限される。 Further, the current limiter circuit 9 shown in FIG. 4 is provided, for example, in a power amplifier circuit, and includes an input circuit 901, an output transistor 902, a base control transistor 903, an output current sense resistor 904, and an output node 905. In response to a control signal supplied via input circuit 901, output transistor 902 operates and output current flows. When the output current flows and the voltage generated at the output current sense resistor 904 reaches, for example, 0.7 V or more, the base control transistor 903 controls the base-emitter voltage of the output transistor 902, thereby limiting the output current. .

電流リミッタ回路9はアッテネータ回路10を使わないため、図5(a)、(b)に示した様に電流リミッタ動作時のオーディオ信号はクリップした波形となり、オーディオ特性悪化が顕著である。 Since the current limiter circuit 9 does not use the attenuator circuit 10, the audio signal during the current limiter operation has a clipped waveform as shown in FIGS. 5(a) and 5(b), and the audio characteristics are significantly deteriorated.

なお、例えば図3に示したリミッタ回路8において、第3の絶対値回路801においてモニタするノードを、出力電圧ではなく出力電流又は出力電流をI-V変換した信号をモニタする構成(アッテネータを用いた電流リミッタ構成)も想定される。しかしながら、出力電流波形は負荷インピーダンスや出力LCフィルタの時定数の影響を受ける。このため、リミッタの過渡的な応答と出力電流の過渡的な応答の違いにより、安定したリミット値を得られる回路を実現するのは非常に難しい。 For example, in the limiter circuit 8 shown in FIG. 3, the node monitored in the third absolute value circuit 801 is configured to monitor the output current or a signal obtained by IV conversion of the output current instead of the output voltage (using an attenuator). A current limiter configuration (current limiter configuration) is also envisioned. However, the output current waveform is affected by the load impedance and the time constant of the output LC filter. Therefore, it is extremely difficult to realize a circuit that can obtain a stable limit value due to the difference between the transient response of the limiter and the transient response of the output current.

これに対し、実施形態に係るリミッタ回路は、アッテネータ回路10と、アッテネータ制御回路30とを備える。アッテネータ回路10は、第1の電力増幅回路20に供給される電圧をアッテネートする。アッテネータ制御回路30は、第1の電力増幅回路20の出力電流が基準電流値に到達した時の前記出力電流に基づいて第1の基準電圧値を発生し、第1の基準電圧値に基づいてアッテネータ回路10を制御する。 In contrast, the limiter circuit according to the embodiment includes an attenuator circuit 10 and an attenuator control circuit 30. The attenuator circuit 10 attenuates the voltage supplied to the first power amplifier circuit 20. The attenuator control circuit 30 generates a first reference voltage value based on the output current when the output current of the first power amplifier circuit 20 reaches the reference current value, and generates a first reference voltage value based on the first reference voltage value. Controls the attenuator circuit 10.

より具体的には、アッテネータ制御回路30は、第1の絶対値回路301、第1のコンパレータ306、第2の絶対値回路310、電圧ラッチ回路313、第2のコンパレータ315を有する。第1の絶対値回路301は、第1の電力増幅回路20の出力電流を電圧に変換し第1の電圧絶対値を出力する。第1のコンパレータ306は、第1の電圧絶対値と第2の基準電圧値を比較する。第2の絶対値回路310は、電力増幅回路に供給される電圧に基づいて第2の電圧絶対値を出力する。電圧ラッチ回路313は、第1のコンパレータ306の出力信号に応答して、第2の電圧絶対値をラッチして第1の基準電圧値を出力する。第2のコンパレータ315は、第2の電圧絶対値と、電圧ラッチ回路313からの第1の基準電圧値とを比較する。アッテネータ回路10は、第2のコンパレータ315の出力信号に応答して、第1の電力増幅回路20に供給される電圧をアッテネートする。 More specifically, the attenuator control circuit 30 includes a first absolute value circuit 301, a first comparator 306, a second absolute value circuit 310, a voltage latch circuit 313, and a second comparator 315. The first absolute value circuit 301 converts the output current of the first power amplifier circuit 20 into a voltage and outputs a first voltage absolute value. The first comparator 306 compares the first absolute voltage value and the second reference voltage value. The second absolute value circuit 310 outputs a second absolute voltage value based on the voltage supplied to the power amplifier circuit. The voltage latch circuit 313 latches the second absolute voltage value in response to the output signal of the first comparator 306 and outputs the first reference voltage value. The second comparator 315 compares the second absolute voltage value and the first reference voltage value from the voltage latch circuit 313. The attenuator circuit 10 responds to the output signal of the second comparator 315 to attenuate the voltage supplied to the first power amplifier circuit 20 .

従って、第1の電力増幅回路20の出力電流が出力電流リミット値ILに到達したことをトリガとし、電流検出時の第1の電力増幅回路20の出力電流に基づいて第1の基準電圧値を発生し、これに基づいてアッテネータ回路10を制御することができる。より具体的には、アッテネータ制御回路30は、第1の電力増幅回路20の出力電流を電圧に変換して得られる第1の電圧絶対値と第2の基準電圧値を比較し、第1の電圧絶対値が第2の基準電圧値を超えたタイミングでラッチされた電力増幅回路への供給電圧を、第1の基準電圧値とすることができる。 Therefore, the output current of the first power amplifier circuit 20 reaching the output current limit value IL is used as a trigger, and the first reference voltage value is set based on the output current of the first power amplifier circuit 20 at the time of current detection. is generated, and the attenuator circuit 10 can be controlled based on this. More specifically, the attenuator control circuit 30 compares a first voltage absolute value obtained by converting the output current of the first power amplifier circuit 20 into a voltage with a second reference voltage value, and The voltage supplied to the power amplifier circuit that is latched at the timing when the absolute voltage value exceeds the second reference voltage value can be set as the first reference voltage value.

アッテネータ回路10は、電流検出時の出力電流が基準値(出力電流リミット値)を超えたタイミングで発生された第1の基準電圧値(出力電圧リミット値)に基づいて、第1の電力増幅回路20へ供給する電圧をアッテネートすることができ、安定して出力電流を制御することができる。言い換えれば、出力電流又は出力電流をI-V変換した信号を直接モニタする必要がないため、複雑な時定数を持つインピーダンスのスピーカやフィルタを接続されても安定して出力電流リミッタが動作する。また、増幅回路の入力から負荷までの経路は電圧リミッタと同じであるため、リミッタ動作時のオーディオ悪化を最小限することができる。 The attenuator circuit 10 controls the first power amplifier circuit based on the first reference voltage value (output voltage limit value) generated at the timing when the output current at the time of current detection exceeds the reference value (output current limit value). The voltage supplied to 20 can be attenuated, and the output current can be stably controlled. In other words, since there is no need to directly monitor the output current or a signal obtained by IV conversion of the output current, the output current limiter operates stably even if a speaker or filter with an impedance having a complicated time constant is connected. Furthermore, since the path from the input of the amplifier circuit to the load is the same as that of the voltage limiter, audio deterioration during limiter operation can be minimized.

その結果、負荷インピーダンスや出力LCフィルタの時定数によらず、過電流リミッタ動作時においても過度に音質を悪化させることなく再生が可能となる。 As a result, regardless of the load impedance or the time constant of the output LC filter, reproduction is possible without excessively deteriorating the sound quality even when the overcurrent limiter is operating.

(第2の実施形態)
次に、第2の実施形態に係るリミッタ回路7について説明する。
(Second embodiment)
Next, the limiter circuit 7 according to the second embodiment will be explained.

図6は、第2の実施形態に係るリミッタ回路7を有するパワーアンプ回路D2の構成を示した図である。図6に示した様に、パワーアンプ回路D2は、リミッタ回路7、第1の電力増幅回路20を有する。リミッタ回路7は、アッテネータ回路10、電流検出回路21、アッテネータ制御回路30を有する。以下、第1の実施形態において説明したアッテネータ制御回路30と異なる構成について説明する。 FIG. 6 is a diagram showing the configuration of a power amplifier circuit D2 having a limiter circuit 7 according to the second embodiment. As shown in FIG. 6, the power amplifier circuit D2 includes a limiter circuit 7 and a first power amplifier circuit 20. The limiter circuit 7 includes an attenuator circuit 10, a current detection circuit 21, and an attenuator control circuit 30. Hereinafter, a different configuration from the attenuator control circuit 30 described in the first embodiment will be described.

アッテネータ制御回路30は、第1の絶対値回路301、第1の基準電圧源303、第2のノード305、第1のコンパレータ306、第3のノード307、第4のノード311、第2の絶対値回路310、第2の基準電圧源312、電圧ラッチ回路313、アナログスイッチ314、第2のコンパレータ315、第7のノード318、キャパシタ319、第6のノード320を備える。 The attenuator control circuit 30 includes a first absolute value circuit 301, a first reference voltage source 303, a second node 305, a first comparator 306, a third node 307, a fourth node 311, a second absolute value circuit It includes a value circuit 310, a second reference voltage source 312, a voltage latch circuit 313, an analog switch 314, a second comparator 315, a seventh node 318, a capacitor 319, and a sixth node 320.

第1のコンパレータ306は、第1の絶対値回路301から出力される第1の電圧絶対値が基準電圧V1より大きくなると、ハイレベル信号を出力する。第1のコンパレータ306から出力されたハイレベル信号は、第3のノード307を介して電圧ラッチ回路313とアナログスイッチ314に出力される。 The first comparator 306 outputs a high level signal when the first voltage absolute value output from the first absolute value circuit 301 becomes larger than the reference voltage V1. The high level signal output from the first comparator 306 is output to the voltage latch circuit 313 and analog switch 314 via the third node 307.

第2の基準電圧源312は、基準電圧V2(第3の基準電圧値の一例)を、第7のノード318を介して第2のコンパレータ315の他方の入力端子に供給する。 The second reference voltage source 312 supplies the reference voltage V2 (an example of the third reference voltage value) to the other input terminal of the second comparator 315 via the seventh node 318.

電圧ラッチ回路313は、第1のコンパレータ306の出力信号に応答して、第2の絶対値回路310が出力する第2の電圧絶対値をラッチする。電圧ラッチ回路313は、ラッチした第2の電圧絶対値を、第1の基準電圧値として第7のノード318を介して第2のコンパレータ315の他方の入力端子に出力する。 The voltage latch circuit 313 latches the second voltage absolute value output by the second absolute value circuit 310 in response to the output signal of the first comparator 306. The voltage latch circuit 313 outputs the latched second voltage absolute value to the other input terminal of the second comparator 315 via the seventh node 318 as the first reference voltage value.

アナログスイッチ314は、第1のコンパレータ306の出力信号に応答して、第7のノード318の接続を制御する。具体的には、アナログスイッチ314は、第1のコンパレータ306からのハイレベル信号に応答して、第7のノード318と電圧ラッチ回路313とを接続する。また、アナログスイッチ314は、第1のコンパレータ306からハイレベル信号が出力されない場合には、第7のノード318と第2の基準電圧源312とを接続する。例えば、負荷6が軽く、第1の電力増幅回路20の出力電流が目標とする出力電流リミット値に達しない場合、アナログスイッチ314により、第7のノード318と第2の基準電圧源312とが接続される。 Analog switch 314 controls the connection of seventh node 318 in response to the output signal of first comparator 306 . Specifically, analog switch 314 connects seventh node 318 and voltage latch circuit 313 in response to a high level signal from first comparator 306 . Further, the analog switch 314 connects the seventh node 318 and the second reference voltage source 312 when the first comparator 306 does not output a high level signal. For example, when the load 6 is light and the output current of the first power amplifier circuit 20 does not reach the target output current limit value, the analog switch 314 causes the seventh node 318 to connect to the second reference voltage source 312. Connected.

ここで、基準電圧V2(第3の基準電圧値)は目標とする出力電圧リミット値に設定することで、通常の電圧リミッタと同等の制御を実現することができる。 Here, by setting the reference voltage V2 (third reference voltage value) to a target output voltage limit value, control equivalent to that of a normal voltage limiter can be realized.

第2のコンパレータ315は、第2の絶対値回路310からの第2の電圧絶対値と、電圧ラッチ回路313からの第1の基準電圧値とを比較する。第2のコンパレータ315は、第2の絶対値回路310からの第2の電圧絶対値が電圧ラッチ回路313からの第1の基準電圧値より大きくなると、ハイレベル信号を出力する。第2のコンパレータ315から出力されたハイレベル信号は、キャパシタ319による位相制御を受け、第6のノード320を介してアッテネータ回路10の第1の電圧制御回路103に出力される。 The second comparator 315 compares the second absolute voltage value from the second absolute value circuit 310 and the first reference voltage value from the voltage latch circuit 313 . The second comparator 315 outputs a high level signal when the second voltage absolute value from the second absolute value circuit 310 becomes larger than the first reference voltage value from the voltage latch circuit 313. The high level signal output from the second comparator 315 is subjected to phase control by the capacitor 319 and output to the first voltage control circuit 103 of the attenuator circuit 10 via the sixth node 320.

また、第2のコンパレータ315は、第2の絶対値回路310からの第2の電圧絶対値と、第2の基準電圧源312からの基準電圧V2とを比較する。第2のコンパレータ315は、第2の絶対値回路310からの第2の電圧絶対値が第2の基準電圧源312からの基準電圧V2より大きくなると、ハイレベル信号を出力する。第2のコンパレータ315から出力されたハイレベル信号は、キャパシタ319による位相制御を受け、第6のノード320を介してアッテネータ回路10の第1の電圧制御回路103に出力される。 Further, the second comparator 315 compares the second voltage absolute value from the second absolute value circuit 310 and the reference voltage V2 from the second reference voltage source 312. The second comparator 315 outputs a high level signal when the second voltage absolute value from the second absolute value circuit 310 becomes larger than the reference voltage V2 from the second reference voltage source 312. The high level signal output from the second comparator 315 is subjected to phase control by the capacitor 319 and output to the first voltage control circuit 103 of the attenuator circuit 10 via the sixth node 320.

第1の電圧制御回路103は、第2のコンパレータ315から出力されたハイレベル信号に応答して、電圧制御抵抗の抵抗値を制御し、入力電圧信号を減衰させる。 The first voltage control circuit 103 controls the resistance value of the voltage control resistor in response to the high level signal output from the second comparator 315, and attenuates the input voltage signal.

すなわち、第1の電圧制御回路103は、第2の絶対値回路310から出力される第2の電圧絶対値が電圧ラッチ回路313から出力される第1の基準電圧値よりも大きい場合、第2のコンパレータ315からの制御信号により第1の電圧制御回路103を制御する。また、第1の電圧制御回路103は、第2の絶対値回路310から出力される第2の電圧絶対値が第2の基準電圧源312からの基準電圧V2よりも大きい場合、第2のコンパレータ315からの制御信号により第1の電圧制御回路103を制御する。 That is, when the second voltage absolute value outputted from the second absolute value circuit 310 is larger than the first reference voltage value outputted from the voltage latch circuit 313, the first voltage control circuit 103 controls the second voltage control circuit 103 to The first voltage control circuit 103 is controlled by the control signal from the comparator 315. Furthermore, when the second voltage absolute value output from the second absolute value circuit 310 is larger than the reference voltage V2 from the second reference voltage source 312, the first voltage control circuit 103 controls the second comparator. The first voltage control circuit 103 is controlled by a control signal from 315.

図7は、軽い負荷6(例えば16Ω等の高抵抗)を接続した場合のリミッタ回路7の動作を説明するための図である。すなわち、すなわち、図7(a)は、入力ノード3における電圧波形(入力電圧波形)と、出力ノード5における電圧波形(出力電圧波形)とを、それぞれ実線と破線とで示している。図7(b)は、第1の電力増幅回路20の出力電流Ioutの電流波形を示している。図7(c)は、第1の基準電圧源303の基準電圧V1(第2の基準電圧値)と、第2のノード305における電圧波形(第1の電圧絶対値の波形)とを示している。図7(d)は、第7のノード318における電圧波形(ラッチされた第2の電圧絶対値又は基準電圧V2)と、第4のノード311における電圧波形(第2の電圧絶対値の波形)とを示している。図7(e)は、第6のノード320における電圧波形(第2のコンパレータ315の出力波形)を示している。 FIG. 7 is a diagram for explaining the operation of the limiter circuit 7 when a light load 6 (for example, a high resistance such as 16Ω) is connected. That is, in FIG. 7A, the voltage waveform at input node 3 (input voltage waveform) and the voltage waveform at output node 5 (output voltage waveform) are shown by solid lines and broken lines, respectively. FIG. 7(b) shows the current waveform of the output current Iout of the first power amplifier circuit 20. FIG. 7C shows the reference voltage V1 (second reference voltage value) of the first reference voltage source 303 and the voltage waveform (waveform of the first voltage absolute value) at the second node 305. There is. FIG. 7(d) shows the voltage waveform at the seventh node 318 (latched second voltage absolute value or reference voltage V2) and the voltage waveform at the fourth node 311 (waveform of the second voltage absolute value). It shows. FIG. 7E shows the voltage waveform at the sixth node 320 (the output waveform of the second comparator 315).

図7(b)に示した様に、第1の電力増幅回路20の出力電流は時刻t1において出力電流リミット値ILに到達していない。従って、図7(c)に示した様に、第2のノード305の電圧は第1の基準電圧源303の基準電圧V1(第2の基準電圧値)に到達しない。 As shown in FIG. 7(b), the output current of the first power amplifier circuit 20 has not reached the output current limit value IL at time t1. Therefore, as shown in FIG. 7C, the voltage at the second node 305 does not reach the reference voltage V1 (second reference voltage value) of the first reference voltage source 303.

一方、図7(d)に示した様に、第4のノード311における電圧が第7のノード318における電圧より大きくなると、図7(e)に示す様に、時刻t1において第2のコンパレータ315からの出力信号により第6のノード320の電圧が上昇する。第1の電圧制御回路103は、第2のコンパレータ315からの出力信号に応答して動作し入力電圧を減衰させる。 On the other hand, as shown in FIG. 7(d), when the voltage at the fourth node 311 becomes larger than the voltage at the seventh node 318, the second comparator 315 at time t1 as shown in FIG. 7(e). The voltage at the sixth node 320 increases due to the output signal from the . The first voltage control circuit 103 operates in response to the output signal from the second comparator 315 to attenuate the input voltage.

第1の電圧制御回路103の動作に連動して、図7(a)に示した様に、出力電圧波形は、時刻t1以降において、入力電圧波形に比して減衰された波形となる。 In conjunction with the operation of the first voltage control circuit 103, the output voltage waveform becomes a waveform attenuated compared to the input voltage waveform after time t1, as shown in FIG. 7(a).

以上の一連の動作は、第1の電力増幅回路20に入力される電圧が第2の基準電圧源312による基準電圧V2(第3の基準電圧値)に到達する都度実行される。また、重い負荷6が接続された場合には、リミッタ回路7は、第1の実施形態で説明したリミッタ回路1と同様の動作をすることができる。 The series of operations described above is executed each time the voltage input to the first power amplifier circuit 20 reaches the reference voltage V2 (third reference voltage value) from the second reference voltage source 312. Further, when a heavy load 6 is connected, the limiter circuit 7 can perform the same operation as the limiter circuit 1 described in the first embodiment.

以上述べた様に、本実施形態に係るリミッタ回路7においては、第2のコンパレータ315は、第1の電圧絶対値が第1の基準電圧値より小さい場合(例えば、軽い負荷6が当該パワーアンプ回路D2に接続された場合)には、第2の電圧絶対値と第3の基準電圧値V3とを比較する。また、第2のコンパレータ315は、第1の電圧絶対値が前記第1の基準電圧値より大きい場合(例えば、重い負荷6が当該パワーアンプ回路D2に接続された場合)には、第2の電圧絶対値と第1の電圧ラッチ回路からの第1の基準電圧値とを比較する。従って、本実施形態に係るリミッタ回路7によれば、負荷インピーダンスや出力LCフィルタの時定数によらず、過電流リミッタ動作時においても過度に音質を悪化させることなく再生が可能となる。 As described above, in the limiter circuit 7 according to the present embodiment, when the first voltage absolute value is smaller than the first reference voltage value (for example, when the light load 6 is (when connected to circuit D2), the second absolute voltage value and the third reference voltage value V3 are compared. Further, when the first voltage absolute value is larger than the first reference voltage value (for example, when the heavy load 6 is connected to the power amplifier circuit D2), the second comparator 315 controls the second comparator 315 to The voltage absolute value and the first reference voltage value from the first voltage latch circuit are compared. Therefore, according to the limiter circuit 7 according to the present embodiment, reproduction is possible without excessively deteriorating sound quality even during overcurrent limiter operation, regardless of the load impedance or the time constant of the output LC filter.

以上、本発明の実施形態を説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。上記新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although the embodiments of the present invention have been described above, the above embodiments are presented as examples and are not intended to limit the scope of the invention. The novel embodiment described above can be implemented in various other forms, and various omissions, substitutions, and changes can be made without departing from the gist of the invention. These embodiments are included within the scope and gist of the invention, and are included within the scope of the invention described in the claims and its equivalents.

1、7 リミッタ回路
3 入力ノード
4 フィルタ
5 出力ノード
6 負荷(スピーカ)
10 アッテネータ回路
20 第1の電力増幅回路
30 アッテネータ制御回路
101 第1の抵抗
102 第1のノード
103 第1の電圧制御回路
301 第1の絶対値回路
303 第1の基準電圧源
305 第2のノード
306 第1のコンパレータ
307 第3のノード
310 第2の絶対値回路
311 第4のノード
313 電圧ラッチ回路
315 第2のコンパレータ
317 第5のノード
318 第7のノード
319 キャパシタ
320 第6のノード
D1、D2 パワーアンプ回路
1, 7 Limiter circuit 3 Input node 4 Filter 5 Output node 6 Load (speaker)
10 Attenuator circuit 20 First power amplifier circuit 30 Attenuator control circuit 101 First resistor 102 First node 103 First voltage control circuit 301 First absolute value circuit 303 First reference voltage source 305 Second node 306 first comparator 307 third node 310 second absolute value circuit 311 fourth node 313 voltage latch circuit 315 second comparator 317 fifth node 318 seventh node 319 capacitor 320 sixth node D1, D2 power amplifier circuit

Claims (2)

電力増幅回路に供給される電圧をアッテネートするアッテネータ回路と、
前記電力増幅回路の出力電流が基準電流値に到達した時の前記出力電流に基づいて第1の基準電圧値を発生し、前記第1の基準電圧値に基づいて前記アッテネータ回路を制御するアッテネータ制御回路と、を備え
前記アッテネータ制御回路は、
前記電力増幅回路の出力電流を電圧に変換し第1の電圧絶対値を出力する第1の絶対値回路と、
前記第1の電圧絶対値と第2の基準電圧値を比較する第1のコンパレータと、
前記電力増幅回路に供給される電圧に基づいて第2の電圧絶対値を出力する第2の絶対値回路と、
前記第1のコンパレータの出力信号に応答して、前記第2の電圧絶対値をラッチして前記第1の基準電圧値を出力する第1の電圧ラッチ回路と、
前記第2の電圧絶対値と、前記第1の電圧ラッチ回路からの前記第1の基準電圧値とを比較する第2のコンパレータを有し、
前記アッテネータ回路は、前記第2のコンパレータの出力信号に応答して、前記電力増幅回路に供給される前記電圧をアッテネートする、
リミッタ回路。
an attenuator circuit that attenuates the voltage supplied to the power amplifier circuit;
Attenuator control that generates a first reference voltage value based on the output current when the output current of the power amplifier circuit reaches a reference current value, and controls the attenuator circuit based on the first reference voltage value. comprising a circuit ;
The attenuator control circuit includes:
a first absolute value circuit that converts the output current of the power amplifier circuit into a voltage and outputs a first voltage absolute value;
a first comparator that compares the first voltage absolute value and a second reference voltage value;
a second absolute value circuit that outputs a second voltage absolute value based on the voltage supplied to the power amplifier circuit;
a first voltage latch circuit that latches the second voltage absolute value and outputs the first reference voltage value in response to the output signal of the first comparator;
a second comparator that compares the second voltage absolute value and the first reference voltage value from the first voltage latch circuit;
The attenuator circuit attenuates the voltage supplied to the power amplifier circuit in response to the output signal of the second comparator.
limiter circuit.
前記第2のコンパレータは、前記第1の電圧絶対値が前記第2の基準電圧値より小さい場合には、前記第2の電圧絶対値と第3の基準電圧値とを比較し、前記第1の電圧絶対値が前記第2の基準電圧値より大きい場合には、前記第2の電圧絶対値と前記第1の電圧ラッチ回路からの前記第1の基準電圧値とを比較する、
請求項に記載のリミッタ回路。
When the first voltage absolute value is smaller than the second reference voltage value, the second comparator compares the second voltage absolute value and a third reference voltage value, and If the voltage absolute value of is larger than the second reference voltage value, comparing the second voltage absolute value and the first reference voltage value from the first voltage latch circuit;
The limiter circuit according to claim 1 .
JP2020056756A 2020-03-26 2020-03-26 limiter circuit Active JP7425646B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020056756A JP7425646B2 (en) 2020-03-26 2020-03-26 limiter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020056756A JP7425646B2 (en) 2020-03-26 2020-03-26 limiter circuit

Publications (2)

Publication Number Publication Date
JP2021158521A JP2021158521A (en) 2021-10-07
JP7425646B2 true JP7425646B2 (en) 2024-01-31

Family

ID=77918869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020056756A Active JP7425646B2 (en) 2020-03-26 2020-03-26 limiter circuit

Country Status (1)

Country Link
JP (1) JP7425646B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9891509B2 (en) * 2016-06-17 2018-02-13 Mimono LLC Projector holder

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006174268A (en) 2004-12-17 2006-06-29 Taiyo Yuden Co Ltd Digital amplifier
JP2013102283A (en) 2011-11-07 2013-05-23 Renesas Electronics Corp Current output circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3189605B2 (en) * 1994-12-20 2001-07-16 ソニー株式会社 Speaker drive circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006174268A (en) 2004-12-17 2006-06-29 Taiyo Yuden Co Ltd Digital amplifier
JP2013102283A (en) 2011-11-07 2013-05-23 Renesas Electronics Corp Current output circuit

Also Published As

Publication number Publication date
JP2021158521A (en) 2021-10-07

Similar Documents

Publication Publication Date Title
TWI592034B (en) Audio apparatus with thermal controlling ability and the controlling method thereof
US8730636B2 (en) Adaptive protection circuit module for operational amplifier and adaptive protection method thereof
US7106031B2 (en) Electric power supply apparatus having input switching circuit
CN104321964B (en) Integrated startup bias augmentation for dynamic error vector magnitude augmentation
JP5168413B2 (en) Driving device for driving voltage-driven element
US10326362B2 (en) Switching regulator
TWI448868B (en) Voltage regulator
JP2018128868A (en) Power supply device
JP7425646B2 (en) limiter circuit
US8901907B2 (en) Current-limit system and method
US7671680B2 (en) Electronic circuit
WO2018117026A1 (en) Power supply circuit
US11835977B2 (en) Constant voltage circuit for improvement of load transient response with stable operation in high frequency, and electronic device therewith
JP6330364B2 (en) Amplifier circuit protection circuit
TWI779868B (en) Power converter having mechanism of dynamically controlling minimum off time
US20070064953A1 (en) Speaker protection circuit
JP2008191001A (en) Driver circuit and semiconductor test apparatus using the same
CN113630093B (en) Power amplifier and overcurrent protection circuit
US7265614B2 (en) Amplifier circuit with reduced power-off transients and method thereof
JP4589240B2 (en) Clamp circuit and test signal generator
JP2021044733A (en) Semiconductor circuit and semiconductor system
US11784612B2 (en) Signal detection circuit
TWI756550B (en) Output stage circuit, operational amplifier, and signal amplifying method capable of suppressing variation of output signal
JP2005268338A (en) Laser drive circuit
JP5183899B2 (en) Booster circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240119

R150 Certificate of patent or registration of utility model

Ref document number: 7425646

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

<