JP7434009B2 - 構造体及びその製造方法 - Google Patents
構造体及びその製造方法 Download PDFInfo
- Publication number
- JP7434009B2 JP7434009B2 JP2020050979A JP2020050979A JP7434009B2 JP 7434009 B2 JP7434009 B2 JP 7434009B2 JP 2020050979 A JP2020050979 A JP 2020050979A JP 2020050979 A JP2020050979 A JP 2020050979A JP 7434009 B2 JP7434009 B2 JP 7434009B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- catalyst
- grooves
- range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/01—Manufacture or treatment
- H10D1/041—Manufacture or treatment of capacitors having no potential barriers
- H10D1/043—Manufacture or treatment of capacitors having no potential barriers using patterning processes to form electrode extensions, e.g. etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/01—Manufacture or treatment
- H10D1/041—Manufacture or treatment of capacitors having no potential barriers
- H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
- B01J23/00—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00
- B01J23/38—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of noble metals
- B01J23/40—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of noble metals of the platinum group metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/60—Wet etching
- H10P50/64—Wet etching of semiconductor materials
- H10P50/642—Chemical etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
- H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Weting (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Description
実施形態に係る構造体は、半導体材料を含んだ基板を備え、前記基板には、各々の深さ方向が前記基板の厚さ方向と等しい1以上の凹部が設けられ、前記1以上の凹部の側壁には、前記深さ方向に各々が伸びた複数の溝が設けられている。
図1及び図2に、一実施形態に係るコンデンサを示す。
図1及び図2に示すコンデンサ1は、図2に示すように、導電基板CSと、導電層20bと、誘電体層30とを含んでいる。
基板10は、導電基板CSと同様の形状を有している。基板10は、半導体材料を含んだ基板、例えば、半導体基板である。基板10は、シリコン基板などのシリコンを含んだ基板であることが好ましい。そのような基板は、半導体プロセスを利用した加工が可能である。
図3は、導電基板CSの斜視図である。図4は、凹部TRの側壁及びその近傍の部分を示す断面であって、凹部TRの深さ方向に対して垂直な断面である。
実施形態に係る構造体の第1製造方法は、
半導体材料を含んだ基板の一方の主面上に、1以上の開口部を有しているマスク層を形成する工程と、
前記主面のうち前記1以上の開口部に対応した領域に、貴金属を各々が含んだ複数の触媒粒子からなり、前記複数の触媒粒子間に隙間を有する触媒層を形成する工程と、
前記触媒層へエッチング剤を供給して、前記触媒層の触媒としての作用のもとで前記領域をエッチングすることにより、深さ方向に各々が伸びた複数の溝を各々の側壁に有し、前記深さ方向に伸びた針形状を各々が有する複数のエッチング残りを各々の底部に有する1以上の凹部を形成することと、
前記複数のエッチング残りをエッチングによって除去することと
を含む。
即ち、先ず、図5に示すように、基板10上に、貴金属を各々が含んだ触媒層80を形成する。触媒層80は、基板10の一方の主面(以下、第1面という)を部分的に覆うように形成する。
マスク層90は、凹部TRに対応した位置に開口部を有している。マスク層90は、第1面のうちマスク層90によって覆われた部分が、後述する貴金属と接触するのを防止する。
エッチング剤100における弗化水素の濃度は、1mol/L乃至20mol/Lの範囲内にあることが好ましく、5mol/L乃至10mol/Lの範囲内にあることがより好ましく、3mol/L乃至7mol/Lの範囲内にあることが更に好ましい。弗化水素濃度が低い場合、高いエッチングレートを達成することが難しい。弗化水素濃度が高い場合、過剰なサイドエッチングを生じる可能性がある。
エッチング剤100は、水などの他の成分を更に含んでいてもよい。
その後、マスク層90及び触媒層80を基板10から除去する。
実施形態に係る構造体の第2製造方法は、
半導体材料を含んだ基板の一方の主面上に、1以上の開口部を有しているマスク層を形成する工程と、
前記主面のうち前記1以上の開口部に対応した領域に、第1貴金属を各々が含んだ複数の第1触媒粒子からなり、前記複数の第1触媒粒子間に隙間を有する第1触媒層を形成する工程と、
前記第1触媒層上に、第2貴金属を各々が含んだ複数の第2触媒粒子からなり、前記複数の第2触媒粒子の少なくとも一部は前記隙間の上方に位置し、前記第1触媒層と比較してより小さな幅を有している第2触媒層を形成する工程と、
前記第1及び第2触媒層へエッチング剤を供給して、前記第1及び第2触媒層の触媒としての作用のもとで、前記領域をエッチングすることにより、深さ方向に各々が伸びた複数の溝を各々の側壁に有する1以上の凹部を形成することと
を含む。
このようにして、図11に示す凹部TRを第1面に形成する。
以下に、当初の特許請求の範囲に記載していた発明を付記する。
[1]
半導体材料を含んだ基板を備え、前記基板には、各々の深さ方向が前記基板の厚さ方向と等しい1以上の凹部が設けられ、前記1以上の凹部の側壁には、前記深さ方向に各々が伸びた複数の溝が設けられている構造体。
[2]
前記1以上の凹部は、幅方向に配列した複数のトレンチである項1に記載の構造体。
[3]
前記側壁を覆った導電層と、
前記基板と前記導電層との間に介在した誘電体層と
を更に備え、前記基板は、少なくとも表面が導電性を有している導電基板であり、前記誘電体層は、前記導電基板と前記導電層とを互いから電気的に絶縁させている項1又は2に記載の構造体。
[4]
前記誘電体層の厚さD3と前記複数の溝の平均幅Av D1 との比D3/Av D1 は0.01乃至1の範囲内にある項3に記載の構造体。
[5]
前記複数の溝の平均深さAv D2 と前記複数の溝の平均幅Av D1 との比Av D2 /Av D1 は0.01乃至100の範囲内にある項1乃至4の何れか1項に記載の構造体。
[6]
前記複数の溝の平均幅Av D1 は5乃至300nmの範囲内にある項1乃至5の何れか1項に記載の構造体。
[7]
前記複数の溝の平均深さAv D2 は2.5乃至150nmの範囲内にある項1乃至6の何れか1項に記載の構造体。
[8]
前記複数の溝の平均幅Av D1 と前記複数の溝の隣り合ったものの平均中心間距離Av D5 との比Av D1 /Av D5 は0.3乃至1の範囲内にある項1乃至7の何れか1項に記載の構造体。
[9]
半導体材料を含んだ基板の一方の主面上に、1以上の開口部を有しているマスク層を形成する工程と、
前記主面のうち前記1以上の開口部に対応した領域に、貴金属を各々が含んだ複数の触媒粒子からなり、前記複数の触媒粒子間に隙間を有する触媒層を形成する工程と、
前記触媒層へエッチング剤を供給して、前記触媒層の触媒としての作用のもとで前記領域をエッチングすることにより、深さ方向に各々が伸びた複数の溝を各々の側壁に有し、前記深さ方向に伸びた針形状を各々が有する複数のエッチング残りを各々の底部に有する1以上の凹部を形成することと、
前記複数のエッチング残りをエッチングによって除去することと
を含んだ構造体の製造方法。
[10]
半導体材料を含んだ基板の一方の主面上に、1以上の開口部を有しているマスク層を形成する工程と、
前記主面のうち前記1以上の開口部に対応した領域に、第1貴金属を各々が含んだ複数の第1触媒粒子からなり、前記複数の第1触媒粒子間に隙間を有する第1触媒層を形成する工程と、
前記第1触媒層上に、第2貴金属を各々が含んだ複数の第2触媒粒子からなり、前記複数の第2触媒粒子の少なくとも一部は前記隙間の上方に位置し、前記第1触媒層と比較してより小さな幅を有している第2触媒層を形成する工程と、
前記第1及び第2触媒層へエッチング剤を供給して、前記第1及び第2触媒層の触媒としての作用のもとで、前記領域をエッチングすることにより、深さ方向に各々が伸びた複数の溝を各々の側壁に有する1以上の凹部を形成することと
を含んだ構造体の製造方法。
[11]
前記1以上の凹部として、幅方向に配列した複数のトレンチを形成する項9又は10に記載の構造体の製造方法。
[12]
前記側壁上に誘電体層を形成する工程と、
前記誘電体層上に導電層を形成する工程と
を更に含み、前記基板は、少なくとも表面が導電性を有している導電基板であり、前記誘電体層によって前記導電層から電気的に絶縁された項9乃至11の何れか1項に記載の構造体の製造方法。
Claims (8)
- 半導体材料を含んだ基板であって、前記基板には、各々の深さ方向が前記基板の厚さ方向と等しい1以上の凹部が設けられ、前記1以上の凹部の側壁には、前記深さ方向に各々が伸びた複数の溝が設けられ、前記1以上の凹部は、幅方向に配列した複数のトレンチであり、前記1以上の凹部の各々において、前記複数の溝の長さ方向は前記深さ方向に平行である基板と、
前記側壁を覆った導電層と、
前記基板と前記導電層との間に介在した誘電体層と
を備え、前記基板は、少なくとも表面が導電性を有している導電基板であり、前記誘電体層は、前記導電基板と前記導電層とを互いから電気的に絶縁させている構造体。 - 前記誘電体層の厚さD3と前記複数の溝の平均幅AvD1との比D3/AvD1は0.01乃至1の範囲内にある請求項1に記載の構造体。
- 前記複数の溝の平均深さAvD2と前記複数の溝の平均幅AvD1との比AvD2/AvD1は0.01乃至100の範囲内にある請求項1又は2に記載の構造体。
- 前記複数の溝の平均幅AvD1は5乃至300nmの範囲内にある請求項1乃至3の何れか1項に記載の構造体。
- 前記複数の溝の平均深さAvD2は2.5乃至150nmの範囲内にある請求項1乃至4の何れか1項に記載の構造体。
- 前記複数の溝の平均幅AvD1と前記複数の溝の隣り合ったものの平均中心間距離AvD5との比AvD1/AvD5は0.3乃至1の範囲内にある請求項1乃至5の何れか1項に記載の構造体。
- 半導体材料を含んだ基板の一方の主面上に、1以上の開口部を有しているマスク層を形成する工程と、
前記主面のうち前記1以上の開口部に対応した領域に、第1貴金属を各々が含んだ複数の第1触媒粒子からなり、前記複数の第1触媒粒子間に隙間を有する第1触媒層を形成する工程と、
前記第1触媒層上に、第2貴金属を各々が含んだ複数の第2触媒粒子からなり、前記複数の第2触媒粒子の少なくとも一部は前記隙間の上方に位置し、前記第1触媒層と比較してより小さな幅を有している第2触媒層を形成する工程と、
前記第1及び第2触媒層へエッチング剤を供給して、前記第1及び第2触媒層の触媒としての作用のもとで、前記領域をエッチングすることにより、深さ方向に各々が伸びた複数の溝を各々の側壁に有する1以上の凹部を形成することと
を含み、前記1以上の凹部として、幅方向に配列した複数のトレンチを形成し、前記1以上の凹部の各々において、前記複数の溝の長さ方向を前記深さ方向に対して平行にする構造体の製造方法。 - 前記側壁上に誘電体層を形成する工程と、
前記誘電体層上に導電層を形成する工程と
を更に含み、前記基板は、少なくとも表面が導電性を有している導電基板であり、前記誘電体層によって前記導電層から電気的に絶縁された請求項7に記載の構造体の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020050979A JP7434009B2 (ja) | 2020-03-23 | 2020-03-23 | 構造体及びその製造方法 |
| US17/173,258 US11411074B2 (en) | 2020-03-23 | 2021-02-11 | Structure and method of producing the same |
| FR2101568A FR3108444B1 (fr) | 2020-03-23 | 2021-02-18 | Structure et procédé pour sa production |
| TW110105513A TWI799791B (zh) | 2020-03-23 | 2021-02-18 | 構造體及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020050979A JP7434009B2 (ja) | 2020-03-23 | 2020-03-23 | 構造体及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021150572A JP2021150572A (ja) | 2021-09-27 |
| JP7434009B2 true JP7434009B2 (ja) | 2024-02-20 |
Family
ID=77748300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020050979A Active JP7434009B2 (ja) | 2020-03-23 | 2020-03-23 | 構造体及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11411074B2 (ja) |
| JP (1) | JP7434009B2 (ja) |
| FR (1) | FR3108444B1 (ja) |
| TW (1) | TWI799791B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7555860B2 (ja) * | 2021-03-18 | 2024-09-25 | 株式会社東芝 | エッチング方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130161792A1 (en) | 2011-12-27 | 2013-06-27 | Maxim Integrated Products, Inc. | Semiconductor device having trench capacitor structure integrated therein |
| JP2015119170A (ja) | 2013-11-13 | 2015-06-25 | 株式会社東芝 | 半導体チップの製造方法、半導体チップ、及び半導体装置 |
| WO2019058922A1 (ja) | 2017-09-19 | 2019-03-28 | 株式会社村田製作所 | キャパシタ |
| WO2019171750A1 (ja) | 2018-03-06 | 2019-09-12 | 株式会社 東芝 | コンデンサ及びその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0426153A (ja) | 1990-05-21 | 1992-01-29 | Sharp Corp | 半導体装置 |
| JPH06310655A (ja) | 1993-04-27 | 1994-11-04 | Nippon Steel Corp | 半導体装置の製造方法 |
| TW455987B (en) | 2000-08-07 | 2001-09-21 | Promos Technologies Inc | Deep trench structure with large surface area and its manufacturing method |
| JP6081647B1 (ja) * | 2016-07-28 | 2017-02-15 | 株式会社東芝 | エッチング方法、半導体チップの製造方法及び物品の製造方法 |
| CN112136211A (zh) * | 2019-04-24 | 2020-12-25 | 深圳市汇顶科技股份有限公司 | 电容器及其制备方法 |
| JP2021114531A (ja) * | 2020-01-17 | 2021-08-05 | 株式会社村田製作所 | 半導体装置 |
-
2020
- 2020-03-23 JP JP2020050979A patent/JP7434009B2/ja active Active
-
2021
- 2021-02-11 US US17/173,258 patent/US11411074B2/en active Active
- 2021-02-18 FR FR2101568A patent/FR3108444B1/fr active Active
- 2021-02-18 TW TW110105513A patent/TWI799791B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130161792A1 (en) | 2011-12-27 | 2013-06-27 | Maxim Integrated Products, Inc. | Semiconductor device having trench capacitor structure integrated therein |
| JP2015119170A (ja) | 2013-11-13 | 2015-06-25 | 株式会社東芝 | 半導体チップの製造方法、半導体チップ、及び半導体装置 |
| WO2019058922A1 (ja) | 2017-09-19 | 2019-03-28 | 株式会社村田製作所 | キャパシタ |
| WO2019171750A1 (ja) | 2018-03-06 | 2019-09-12 | 株式会社 東芝 | コンデンサ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR3108444A1 (fr) | 2021-09-24 |
| US11411074B2 (en) | 2022-08-09 |
| FR3108444B1 (fr) | 2024-05-03 |
| US20210296432A1 (en) | 2021-09-23 |
| JP2021150572A (ja) | 2021-09-27 |
| TW202139352A (zh) | 2021-10-16 |
| TWI799791B (zh) | 2023-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11551864B2 (en) | Capacitor and capacitor module | |
| TWI750789B (zh) | 電容器 | |
| JP7314001B2 (ja) | コンデンサ | |
| US11862667B2 (en) | Capacitor | |
| JP7391741B2 (ja) | 構造体 | |
| JP7434009B2 (ja) | 構造体及びその製造方法 | |
| JP7555860B2 (ja) | エッチング方法 | |
| US20240395458A1 (en) | Capacitor and method of manufacturing capacitor | |
| JP7735210B2 (ja) | 構造体の製造方法及びコンデンサの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221012 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20230111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230808 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231010 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240207 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7434009 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |