Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7443418B2 - 情報処理装置の製造方法、及び情報処理装置 - Google Patents
[go: Go Back, main page]

JP7443418B2 - 情報処理装置の製造方法、及び情報処理装置 - Google Patents

情報処理装置の製造方法、及び情報処理装置 Download PDF

Info

Publication number
JP7443418B2
JP7443418B2 JP2022080360A JP2022080360A JP7443418B2 JP 7443418 B2 JP7443418 B2 JP 7443418B2 JP 2022080360 A JP2022080360 A JP 2022080360A JP 2022080360 A JP2022080360 A JP 2022080360A JP 7443418 B2 JP7443418 B2 JP 7443418B2
Authority
JP
Japan
Prior art keywords
storage area
data
area
ssd
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022080360A
Other languages
English (en)
Other versions
JP2022179396A (ja
Inventor
隆 菅原
フレデリック アーノルド アラン
優介 平良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Singapore Pte Ltd
Original Assignee
Lenovo Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lenovo Singapore Pte Ltd filed Critical Lenovo Singapore Pte Ltd
Publication of JP2022179396A publication Critical patent/JP2022179396A/ja
Application granted granted Critical
Publication of JP7443418B2 publication Critical patent/JP7443418B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/61—Installation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/61—Installation
    • G06F8/63—Image based installation; Cloning; Build to order
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Stored Programmes (AREA)
  • Multi-Process Working Machines And Systems (AREA)
  • General Factory Administration (AREA)

Description

本発明は、情報処理装置の製造方法、及び情報処理装置に関する。
パーソナルコンピュータなどの情報処理装置では、出荷された初期状態において、ＯＳ（Operating System）及び所定のアプリケーションプログラムが予めインストール（プレインストールという）されて出荷されることがある。情報処理装置は、状況に応じて、エンドユーザに出荷される前に長期間（例えば、倉庫に）保管される場合がある。この場合、保管中にプレインストールされたデータのデータ保持の信頼性を向上させることが望まれる。また、情報処理装置のプレインストールする技術が知られている（例えば、特許文献１を参照）。
また、情報処理装置では、近年、ＨＤＤ（Hard Disk Drive）の代わりにＳＳＤ（Solid State Drive）を記憶装置に備えるものが普及してきている。また、ＳＳＤには、大容量化するために、例えば、ＱＬＣ（Quad Level Cell）などの１つのメモリセルで複数ビットに相当する記憶が可能なメモリセル（以下、複数ビットセルという）を用いたフラッシュメモリを備えるものが知られている。
特開２０１７－１３４４７５号公報
しかしながら、ＱＬＣなどの複数ビットセルは、単ビットセルであるＳＬＣ（Single Level Cell）に比べて、大容量化が可能な反面、データ保持期間が短い。また、複数ビットセルのデータ保持期間は、温度が高い程、短くなる傾向がある。そのため、従来の情報処理装置では、例えば、出荷前に高温の場所で長期間保管された場合に、ＳＳＤにプレインストールしたデータに、データ化けが発生する可能性があった。
本発明は、上記問題を解決すべくなされたもので、その目的は、ＳＳＤにプレインストールされているデータのデータ化けを低減することができる情報処理装置の製造方法、及び情報処理装置を提供することにある。
上記問題を解決するために、本発明の一態様は、１つのメモリセルで１ビットのデータを記憶する単ビットセルの記憶領域である第１記憶領域と、１つのメモリセルで複数ビットのデータを記憶する複数ビットセルの記憶領域である第２記憶領域とを有するＳＳＤ（Solid State Drive）を備える情報処理装置の製造方法であって、出荷時に前記ＳＳＤに予め記憶させるプログラム及びデータであるプリロードデータをインストールする処理を実行するインストールプログラムを、前記第１記憶領域に記憶させる第１の製造工程と、前記インストールプログラムを実行して、前記プリロードデータの少なくとも一部を、前記第２記憶領域にインストールする第２の製造工程と、前記インストールプログラムを実行した後に、前記第２記憶領域に記憶されている前記プリロードデータの任意の部分を、前記第１記憶領域に移動させる第３の製造工程とを含む情報処理装置の製造方法である。
また、本発明の一態様は、上記の情報処理装置の製造方法において、前記第２の製造工程において、前記インストールプログラムを実行する処理には、前記第１記憶領域に記憶された特定のデータを、前記第２記憶領域に移動して前記第１記憶領域のワークデータ領域を解放し、前記インストールプログラムの実行を終了するときに前記ワークデータ領域を消去する処理が含まれ、前記第３の製造工程において、前記プリロードデータを移動する処理には、前記プリロードデータの少なくとも一部を前記第１記憶領域の前記ワークデータ領域に移動する処理が含まれてもよい。
また、本発明の一態様は、上記の情報処理装置の製造方法において、前記ＳＳＤは、前記第１記憶領域と前記第２記憶領域との間でデータを移動するためのコマンド処理を実行するように構成されており、前記第３の製造工程において、前記プリロードデータを移動する処理には、前記ＳＳＤを制御して、前記コマンド処理により、前記第２記憶領域に記憶されている前記プリロードデータの任意の部分を前記第１記憶領域に移動する処理が含まれてもよい。
また、本発明の一態様は、上記の情報処理装置の製造方法において、前記第１記憶領域及び前記第２記憶領域は、前記ＳＳＤのダイナミック記憶領域の少なくとも一部であり、前記ダイナミック記憶領域は、前記第１記憶領域と前記第２記憶領域との間で切り替え可能な動的メモリセルの記憶領域であってもよい。
また、本発明の一態様は、上記の情報処理装置の製造方法において、前記第３の製造工程において、前記プリロードデータを移動する処理には、前記プリロードデータの少なくとも一部を、前記ＳＳＤの前記ダイナミック記憶領域に移動する処理を含まれてもよい。
また、本発明の一態様は、上記の情報処理装置の製造方法において、前記第３の製造工程において、前記プリロードデータを移動する処理には、前記ダイナミック記憶領域の少なくとも一部を前記第２記憶領域から前記第１記憶領域に切り替えるように前記ＳＳＤを制御する処理が含まれてもよい。
また、本発明の一態様は、上記の情報処理装置の製造方法において、前記インストールプログラムを実行する前に、前記ＳＳＤを制御して、前記ダイナミック記憶領域の少なくとも一部を前記第１記憶領域から前記第２記憶領域に切り替えるようにしてもよい。
また、本発明の一態様は、１つのメモリセルで１ビットのデータを記憶する単ビットセルの記憶領域である第１記憶領域と、１つのメモリセルで複数ビットのデータを記憶する複数ビットセルの記憶領域である第２記憶領域とを有するＳＳＤ（Solid State Drive）と、前記ＳＳＤに記憶させたプログラム及び記憶データに基づいて情報処理を実行する制御部とを備える情報処理装置の製造方法であって、前記制御部が、出荷時に前記ＳＳＤに予め記憶させるプログラム及びデータであるプリロードデータをインストールする処理を実行するインストールプログラムを、前記ＳＳＤに記憶させる第１の製造工程と、前記制御部が、前記インストールプログラムを実行して、前記プリロードデータの少なくとも一部を、前記第２記憶領域にインストールする第２の製造工程と、前記制御部が、前記第２記憶領域に記憶されている前記プリロードデータを、前記第１記憶領域に移動させる第３の製造工程とを含む情報処理装置の製造方法である。
また、本発明の一態様は、１つのメモリセルで１ビットのデータを記憶する単ビットセルの記憶領域である第１記憶領域と、１つのメモリセルで複数ビットのデータを記憶する複数ビットセルの記憶領域である第２記憶領域との間で切り替え可能なダイナミック記憶領域を含むＳＳＤ（Solid State Drive）と、前記ＳＳＤに結合される制御部であって、前記ＳＳＤの前記ダイナミック記憶領域の前記第１記憶領域に、前記ＳＳＤに予め記憶させるプログラム及びデータであるプリロードデータを保存し、前記プリロードデータを保存した後に、情報処理装置を出荷後に初めて起動したときに、前記プリロードデータを前記ＳＳＤの前記ダイナミック記憶領域の前記第２記憶領域に移動させる制御部とを備える情報処理装置である。
また、本発明の一態様は、上記の情報処理装置において、前記制御部は、さらに、前記プリロードデータを前記第２記憶領域に移動した後、前記ＳＳＤを制御して、前記ダイナミック記憶領域の前記第１記憶領域を前記第２記憶領域になるように切り替えるようにしてもよい。
本発明の上記態様によれば、ＳＳＤにプレインストールしたデータのデータ化けを低減することができる。
第１の実施形態による情報処理装置及びＳＳＤの主要なハードウェア構成の一例を示す図である。 第１の実施形態におけるＳＳＤの記憶領域の構成例を示す図である。 ＳＳＤのＳＬＣとＱＬＣとの特性の比較を示す図である。 第１の実施形態による情報処理装置のプレインストール工程の処理の一例を示すフローチャートである。 第１の実施形態による情報処理装置のプレインストール工程におけるＳＳＤの状態遷移の一例を示す図である。 第２の実施形態による情報処理装置のプレインストール工程の処理の一例を示すフローチャートである。
以下、本発明の一実施形態による情報処理装置の製造方法、情報処理装置、及びプレインストール方法について、図面を参照して説明する。
［第１の実施形態］
図１は、第１の実施形態による情報処理装置１及びＳＳＤ４０の主要なハードウェア構成の一例を示す図である。
図１に示すように、情報処理装置１は、例えば、ノートブック型パーソナルコンピュータであり、ＣＰＵ１１と、メインメモリ１２と、ビデオサブシステム１３と、表示部１４と、チップセット２１と、ＢＩＯＳメモリ２２と、エンベデッドコントローラ３１と、入力部３２と、電源回路３３と、ＳＳＤ４０とを備える。
ＣＰＵ（Central Processing Unit）１１は、プログラム制御により種々の演算処理を実行し、情報処理装置１全体を制御している。
メインメモリ１２は、ＣＰＵ１１の実行プログラムの読み込み領域として、又は、実行プログラムの処理データを書き込む作業領域として利用される書き込み可能メモリである。メインメモリ１２は、例えば、複数個のＤＲＡＭ（Dynamic Random Access Memory）チップで構成される。この実行プログラムには、ＯＳ（オペレーティングシステム）、周辺機器類をハードウェア操作するための各種ドライバ、各種サービス／ユーティリティ、アプリケーションプログラム等が含まれる。
ビデオサブシステム１３は、画像表示に関連する機能を実現するためのサブシステムであり、ビデオコントローラを含んでいる。このビデオコントローラは、ＣＰＵ１１からの描画命令を処理し、処理した描画情報をビデオメモリに書き込むとともに、ビデオメモリからこの描画情報を読み出して、表示部１４に描画データ（表示データ）として出力する。
表示部１４は、例えば、液晶ディスプレイであり、ビデオサブシステム１３から出力された描画データ（表示データ）に基づく表示画面を表示する。
チップセット２１は、ＵＳＢ（Universal Serial Bus）、シリアルＡＴＡ（AT Attachment）、ＳＰＩ（Serial Peripheral Interface）バス、ＰＣＩ（Peripheral Component Interconnect）バス、ＰＣＩ－Ｅｘｐｒｅｓｓバス、及びＬＰＣ（Low Pin Count）バスなどのコントローラを備えており複数のデバイスが接続される。図１では、デバイスの例示として、ＢＩＯＳメモリ２２と、ＳＳＤ４０とが、チップセット２１に接続されている。
なお、本実施形態において、ＣＰＵ１１とチップセット２１とは、メイン制御部１０に対応する。
ＢＩＯＳ（Basic Input Output System）メモリ２２は、例えば、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）やフラッシュＲＯＭ（フラッシュメモリ）などの電気的に書き換え可能な不揮発性メモリで構成される。ＢＩＯＳメモリ２２は、ＢＩＯＳ、及びエンベデッドコントローラ３１などを制御するためのシステムファームウェアなどを記憶する。
エンベデッドコントローラ３１は、情報処理装置１のシステム状態に関わらず、各種デバイス（周辺装置やセンサ等）を監視し制御するワンチップマイコン（One-Chip Microcomputer）である。また、エンベデッドコントローラ３１は、電源回路３３を制御する電源管理機能を有している。なお、エンベデッドコントローラ３１は、不図示のＣＰＵ、ＲＯＭ、ＲＡＭなどで構成されるとともに、複数チャネルのＡ／Ｄ入力端子、Ｄ／Ａ出力端子、タイマ、及びデジタル入出力端子を備えている。エンベデッドコントローラ３１には、それらの入出力端子を介して、例えば、入力部３２、及び電源回路３３などが接続されており、エンベデッドコントローラ３１は、これらの動作を制御する。
入力部３２は、例えば、キーボードなどの入力デバイスやタッチパッドなどのポインティング・デバイスである。
電源回路３３は、例えば、ＤＣ／ＤＣコンバータ、充放電ユニット、ＡＣ／ＤＣアダプタなどを含んでおり、例えば、ＡＣ／ＤＣアダプタを介して外部電源から、又はバッテリから供給される直流電圧を、情報処理装置１を動作させるために必要な複数の電圧に変換する。また、電源回路３３は、エンベデッドコントローラ３１からの制御に基づいて、情報処理装置１の各部に電力を供給する。
ＳＳＤ（Solid State Drive）４０は、書き換え可能な不揮発性メモリを有するメモリドライブ装置であり、ＯＳ、各種ドライバ、各種サービス／ユーティリティ、アプリケーションプログラム、及び各種データを記憶する。情報処理装置１は、ＳＳＤ４０が記憶するデータを利用して各種情報処理を実行する。ＳＳＤ４０は、例えば、シリアルＡＴＡや、ＰＣＩ－Ｅｘｐｒｅｓｓバスにより、チップセット２１に接続されている。
また、ＳＳＤ４０は、複数のフラッシュメモリ４１と、メモリコントローラ４２とを備える。
フラッシュメモリ４１は、例えば、ＮＡＮＤフラッシュメモリである。フラッシュメモリ４１は、例えば、フローティングゲートを備えずに、チャージトラップ層に電子をトラップさせてデータを記憶するチャージトラップ方式のメモリセルを備えている。また、フラッシュメモリ４１のメモリセルは、１つのメモリセルで複数ビットのデータを記憶する複数ビットセルであり、例えば、ＱＬＣ（Quad Level Cell）である。ここで、ＱＬＣは、データの書き込み閾値を複数設けることで、１つのメモリセルで４ビット相当の記憶が可能なメモリセルである。
また、フラッシュメモリ４１のメモリセルは、ＱＬＣをＳＬＣ（Single Level Cell）として機能させることが可能である。ここで、ＳＬＣとは、データの書き込み閾値を１つの値にして、１つのメモリセルで１ビットのデータを記憶する単ビットセルのことである。
複数のフラッシュメモリ４１は、ＱＬＣとＳＬＣとの両方に対応可能な記憶領域を構成する。ここで、図２を参照して、ＳＳＤ４０の記憶領域の詳細については後述する。
図２は、本実施形態におけるＳＳＤ４０の記憶領域の構成例を示す図である。
図２に示すように、ＳＳＤ４０の記憶領域は、ＳＬＣ領域ＳＡ１と、ＱＬＣ領域ＱＡ１とを有している。なお、ＳＳＤ４０の記憶領域は、複数のフラッシュメモリ４１によって構成される記憶領域である。
ＳＬＣ領域ＳＡ１（第１記憶領域の一例）は、単ビットセルの記憶領域であり、例えば、ＱＬＣセルをＳＬＣとして機能させている記憶領域である。ＳＬＣ領域ＳＡ１は、スタティックＳＬＣ領域ＳＡ１１と、ダイナミックＳＬＣ領域ＳＡ１２とを有している。ＳＬＣ領域ＳＡ１（第１記憶領域の一例）は、情報処理装置１において、ＳＬＣバッファとして使用される。
スタティックＳＬＣ領域ＳＡ１１は、ＳＬＣの記憶領域として固定で使用される記憶領域である。
ダイナミックＳＬＣ領域ＳＡ１２は、後述するメモリコントローラ４２の設定により、ＱＬＣ領域ＱＡ１に変更可能な記憶領域である。
ＱＬＣ領域ＱＡ１（第２記憶領域の一例）は、複数ビットセルであるＱＬＣの記憶領域である。ＱＬＣ領域ＱＡ１は、スタティックＱＬＣ領域ＱＡ１１と、ダイナミックＱＬＣ領域ＱＡ１２とを有している。
スタティックＱＬＣ領域ＱＡ１１は、ＱＬＣの記憶領域として固定で使用される記憶領域である。
ダイナミックＱＬＣ領域ＱＡ１２は、後述するメモリコントローラ４２の設定により、ＳＬＣ領域ＳＡ１に変更可能な記憶領域である。
なお、ダイナミックＳＬＣ領域ＳＡ１２及びダイナミックＱＬＣ領域ＱＡ１２は、ＱＬＣ領域ＱＡ１とＳＬＣ領域ＳＡ１とを相互に変更可能なダイナミック領域ＤＡ１（ダイナミック記憶領域）に対応する。すなわち、ダイナミック記憶領域とは、ダイナミックＱＬＣ領域ＱＡ１２とダイナミックＳＬＣ領域ＳＡ１２との間で切り替え可能な領域である。さらに、ＳＳＤ４０は、ダイナミック記憶領域のみを含んでいてもよい。つまり、ＳＳＤ４０は、ダイナミックＱＬＣ領域ＱＡ１２及びダイナミックＳＬＣ領域ＳＡ１２のみを含んでいてもよい。
ここで、図３を参照して、ＱＬＣとＳＬＣとの特性の違いについて説明する。
図３は、ＳＳＤ４０のＳＬＣとＱＬＣとの特性の比較を示す図である。
図３において、特性は、上から順に、コスト／ＧＢ（ギガバイト）、パフォーマンス、エンデュランス、及びデータリテンションを示している。コスト／ＧＢは、ＳＳＤ４０の記憶容量のＧＢ当たりのコストを示し、パフォーマンスは、情報処理装置１が情報処理を実行する場合の処理能力の高さを示している。また、エンデュランスは、ＳＳＤ４０の書き換え可能回数の特性を示し、データリテンションは、ＳＳＤ４０のデータ保持期間の特性を示している。
ＱＬＣが１つのメモリセルで４ビット相当のデータを記憶できるのに対して、ＳＬＣは、１つのメモリセルで１ビットのデータを記憶できる。そのため、コスト／ＧＢは、ＱＬＣがＳＬＣに比べて低く、ＳＬＣがＱＬＣに比べて高い。
また、ＱＬＣからデータを読み出す場合には、複数の閾値レベル（例えば、１５個の閾値）の判定を行う必要があるのに対して、ＳＬＣからデータを読み出す場合には、１つの閾値の判定でよい。そのため、パフォーマンスは、ＱＬＣがＳＬＣに比べて低く（低パフォーマンス）、ＳＬＣがＱＬＣに比べて高い（高パフォーマンス）。
また、ＱＬＣのエンデュランス特性（書き換え可能回数特性）は、ＳＬＣのエンデュランス特性より低い。そのため、ＱＬＣのエンデュランス特性は、ＳＬＣに比べて低く、ＳＬＣのエンデュランス特性は、ＱＬＣに比べて高い。
また、ＱＬＣのデータリテンション特性（データ保持期間特性）は、ＳＬＣよりデータ化けが発生し易い。具体的には、マルチビットセルのデータ保持期間は、温度が上昇するにつれて短くなる傾向がある。 そのため、倉庫など、情報処理装置を高温の場所に長期間保管してから出荷する場合など、マルチビットセルにプレインストールされているデータが破損する可能性がある。そのため、ＱＬＣのデータリテンション特性は、ＳＬＣに比べて短く、ＳＬＣのデータリテンション特性は、ＱＬＣに比べて長い。なお、データリテンション特性は、温度が高い程、短くなる傾向がある。
図１の説明に戻り、メモリコントローラ４２は、例えば、不図示のＣＰＵ、ＲＯＭ、ＲＡＭなどを含むプロセッサであり、ＳＳＤ４０を統括的に制御する。メモリコントローラ４２は、例えば、チップセット２１との間のホストインタフェース（ホストＩ／Ｆ）の制御処理、フラッシュメモリ４１との間のメモリインタフェース（メモリＩ／Ｆ）の制御処理、フラッシュメモリ４１のデータ管理処理などの処理を実行する。
また、メモリコントローラ４２は、メイン制御部１０からの各種要求（例えば、コマンド処理による要求）に応じて、ＳＳＤ４０に関する各種処理を実行する。メモリコントローラ４２は、例えば、ＱＬＣ領域ＱＡ１に記憶されているデータを、ＳＬＣ領域ＳＡ１に移動させる特殊コマンドを有している。メモリコントローラ４２は、メイン制御部１０から出力された当該特殊コマンドに応じて、ＱＬＣ領域ＱＡ１に記憶されているデータを、ＳＬＣ領域ＳＡ１に移動させるコマンド処理を実行する。
次に、図面を参照して、本実施形態による情報処理装置１の製造方法うちの情報処理装置１にプレインストールを行うプレインストール工程について説明する。
なお、プレインストールとは、出荷時にＳＳＤ４０に予め記憶させる（プリロードする必要のある）プログラム及びデータ（以下、プリロードデータということがある）をインストールする処理のことであり、初期インストールのことである。また、出荷時にＳＳＤ４０に予め記憶させるプログラム及びデータをプレインストールプログラム及びプレインストールデータという。
図４は、本実施形態による情報処理装置１のプレインストール工程の処理の一例を示すフローチャートである。また、図５は、本実施形態による情報処理装置１のプレインストール工程におけるＳＳＤ４０の状態遷移の一例を示す図である。
図４に示すように、情報処理装置１は、プレインストール工程の処理において、まず、インストーラをＳＬＣ領域ＳＡ１にロードする（ステップＳ１０１）。情報処理装置１のメイン制御部１０は、出荷時にＳＳＤ４０に予め記憶させる（プリロードさせる）プログラム及びデータをインストールする処理を実行するインストーラ（インストールプログラム）を、例えば、ＵＳＢなどを用いて、外部から取得し、ＳＳＤ４０に記憶させる。ＳＳＤ４０のメモリコントローラ４２は、ＳＬＣ領域ＳＡ１に、インストーラ（インストールプログラム）を記憶させる。これにより、ＳＳＤ４０の記憶領域は、図５に示す記憶領域が空の状態ＳＴ１から、ＳＬＣ領域ＳＡ１にインストーラ（インストールプログラム）を記憶させた状態ＳＴ２になる。
図５の状態ＳＴ２に示すように、インストーラ（インストールプログラム）には、例えば、コアＯＳイメージ、ワークファイル、インストールソースファイル、ページファイル、及びドライバ（デバイスドライバ）などが含まれる。ここで、コアＯＳイメージは、例えば、Ｗｉｎｄｏｗｓ（登録商標）のイメージ情報である。
なお、メイン制御部１０は、ＳＳＤ４０に対して論理アドレスによりアクセスし、ＳＳＤ４０のうちのどの物理的な記憶領域に書き込みが行うのかを指定しないことが一般的である。そのため、ＳＳＤ４０のメモリコントローラ４２が、ＳＳＤ４０の記憶領域を決定するものとしてもよい。現在普及している技術では、メモリコントローラ４２が、記憶領域を選択するものが一般的である。
次に、メイン制御部１０は、インストーラを実行させてプレインストールプログラム及びデータをＱＬＣ領域を含む記憶領域に記憶させる（ステップＳ１０２）。メイン制御部１０は、ＳＳＤ４０のＳＬＣ領域ＳＡ１にテンポラリファイル領域を確保するために、コアＯＳイメージ、ワークファイル、及びインストールソースファイルを、ＳＬＣ領域ＳＡ１からＱＬＣ領域ＱＡ１に移動させる。
すなわち、メモリコントローラ４２は、メイン制御部１０の指示に応じて、コアＯＳイメージ、ワークファイル、及びインストールソースファイルを、ＳＬＣ領域ＳＡ１からＱＬＣ領域ＱＡ１に移動させて、図５の状態ＳＴ３に示すように、ＳＬＣ領域ＳＡ１にテンポラリファイルの領域（ワークデータ領域）を確保する。メイン制御部１０は、確保したテンポラリファイルを利用して、インストーラ（インストールプログラム）によるプレインストールプログラム及びデータのインストール処理を実行する。このように、メイン制御部１０は、インストールプログラムを実行して、ＱＬＣ領域ＱＡ１を含むＳＳＤ４０の記憶領域にプレインストールプログラム及びデータ（プリロードされるプログラム及びデータ、又は、略してプリロードデータという）をインストールする。
次に、メイン制御部１０は、インストールに使用したワークデータを消去する（ステップＳ１０３）。メイン制御部１０は、図５の状態ＳＴ４に示すように、ＳＳＤ４０にインストールに用いたワークデータを消去させる。なお、図５に示す例でのワークデータは、ワークファイルとテンポラリファイルとが対応する。
次に、メイン制御部１０は、ＱＬＣ領域ＱＡ１のプレインストールプログラム及びデータをＳＬＣ領域ＳＡ１に移動させる（ステップＳ１０４）。メイン制御部１０は、ＳＳＤ４０に、上述した特殊コマンドを出力し、ＳＳＤ４０のメモリコントローラ４２は、特殊コマンド処理を実行して、図５の状態ＳＴ５に示すように、コアＯＳイメージ及びインストールソースファイルを、ＱＬＣ領域ＱＡ１からＳＬＣ領域ＳＡ１に移動させる。
これにより、ＳＳＤ４０には、プレインストールプログラム及びデータが全て、ＳＬＣ領域ＳＡ１に記憶された状態（状態ＳＴ５）になり、情報処理装置１が出荷されるまで、この状態に保管される。ステップＳ１０４の処理後に、メイン制御部１０は、プレインストール工程の処理を終了する。
なお、プリロードデータをＳＬＣ領域ＳＡ１に格納すると、ＳＬＣの記憶密度がＱＬＣの記憶密度よりも低くなるため、ＳＳＤ４０全体の容量が減少することになる。この場合、メイン制御部１０は、出荷後に初めて起動されると（すなわち、ユーザによるいわゆる「箱から出して」起動すると）、ＳＳＤ４０を制御して、全てのプリロードデータをＳＬＣ領域ＳＡ１からＱＬＣ領域ＱＡ１に移動するように構成されてもよい。次に、ＳＳＤ４０の実効容量を増やすために、メイン制御部１０は、ＳＳＤ４０をさらに制御して、ダイナミックＳＬＣ領域ＳＡ１２の一部又は全部を代わりに、ダイナミックＱＬＣ領域ＱＡ１２に切り替えてもよい。このように、プリロードデータは、保存及び出荷時に信頼性が高いが容量の小さいＳＬＣメモリビットに格納され、出荷及び最初の起動後に、大容量のＱＬＣメモリビットに移動される。
なお、上述した図４の処理において、ステップＳ１０１の処理は、プレインストール工程における第１の製造工程（第１のステップ）に対応し、ステップＳ１０２及びステップＳ１０３が、プレインストール工程における第２の製造工程（第２のステップ）に対応する。また、ステップＳ１０４が、プレインストール工程における第３の製造工程（第３のステップ）に対応する。
以上説明したように、本実施形態による情報処理装置１の製造方法は、ＳＬＣ領域ＳＡ１（第１記憶領域）と、ＱＬＣ領域ＱＡ１（第２記憶領域）とを有するＳＳＤ４０と、ＳＳＤ４０に記憶させたプログラム及び記憶データに基づいて情報処理を実行するメイン制御部１０（制御部）とを備える情報処理装置１の製造方法であって、第１の製造工程と、第２の製造工程と、第３の製造工程とを含む。ここで、第１記憶領域（ＳＬＣ領域ＳＡ１）は、１つのメモリセルで１ビットのデータを記憶する単ビットセルの記憶領域である。また、第２記憶領域（ＱＬＣ領域ＱＡ１）は、１つのメモリセルで複数ビットのデータを記憶する複数ビットセルの記憶領域である。第１の製造工程において、メイン制御部１０が、出荷時にＳＳＤ４０に予め記憶させるプログラム及びデータをインストールする処理を実行するインストールプログラムを、ＳＳＤ４０（例えば、ＳＬＣ領域ＳＡ１）に記憶させる。第２の製造工程において、メイン制御部１０が、インストールプログラムを実行して、ＱＬＣ領域ＱＡ１を含むＳＳＤ４０の記憶領域に、予め記憶させるプログラム（プレインストールプログラム）及びデータをインストールする。第３の製造工程において、メイン制御部１０が、ＱＬＣ領域ＱＡ１に記憶されている予め記憶させるプログラム（プレインストールプログラム）及びデータを、ＳＬＣ領域ＳＡ１に移動させる。なお、第１の製造工程において、インストールプログラムが、ＳＬＣ領域ＳＡ１（第１記憶領域）に記憶されるようにしてもよい。
これにより、本実施形態による情報処理装置１の製造方法は、図３に示すように、データ保持期間（データリテンション）がＱＬＣ領域ＱＡ１よりも長いＳＬＣ領域ＳＡ１に、予め記憶させるプログラム（プレインストールプログラム）及びデータを記憶させるため、ＳＳＤ４０にプレインストールしたデータ（プログラムも含む）のデータ化けを低減することができる。そのため、本実施形態による情報処理装置１の製造方法では、情報処理装置１を、例えば、出荷前に高温の場所で長期間保管することが可能になる。
例えば、日中の気温が４０℃を超える場合があるインドなどで、情報処理装置１の出荷前に保管する場合に、ＳＬＣ領域ＳＡ１にプレインストールすることで、データ化けを低減することが可能であり、出荷後に情報処理装置１を正常に動作させることができる。
また、本実施形態では、第２の製造工程において、メイン制御部１０が、インストールプログラムを実行する際に、ワークデータ領域（例えば、ワークファイル）をＳＬＣ領域ＳＡ１に確保するために、ＳＬＣ領域ＳＡ１に記憶されているデータをＱＬＣ領域ＱＡ１に移動する。また、メイン制御部１０は、インストールプログラムの実行を終了する際に、ワークデータ領域に記憶されているワークデータを消去する。そして、第３の製造工程において、メイン制御部１０は、ＱＬＣ領域ＱＡ１に記憶されている予め記憶させるプログラム及びデータを、ワークデータを消去したワークデータ領域を含むＳＬＣ領域ＳＡ１の空き領域に移動させる。
これにより、本実施形態による情報処理装置１の製造方法では、パフォーマンスの高いＳＬＣ領域ＳＡ１にワークデータ領域を確保して、効率良くプレインストールを実行させつつ、ＳＳＤ４０にプレインストールしたデータ（プログラムも含む）のデータ化けを低減することができる。
また、本実施形態では、ＳＳＤ４０は、ＱＬＣ領域ＱＡ１に記憶されているプログラム及びデータを、ＳＬＣ領域ＳＡ１に移動させるコマンド処理（特殊コマンド処理）を実行可能である。第３の製造工程において、メイン制御部１０が、コマンド処理の実行をＳＳＤ４０に要求し、ＳＳＤ４０が、コマンド処理を実行して、予め記憶させるプログラム及びデータを、ＱＬＣ領域ＱＡ１からＳＬＣ領域ＳＡ１に移動させる。
これにより、本実施形態による情報処理装置１の製造方法では、ＳＳＤ４０のコマンド処理により、さらに効率良くプレインストールを実行させることができる。
また、本実施形態では、複数ビットセルは、ＱＬＣである。
これにより、１つのメモリセルで、４ビットのデータを記憶するＱＬＣでは、データリテンション特性（データ保持期間）が短いため、特に好適にプレインストールしたデータ（プログラムも含む）のデータ化けを低減することができる。
また、本実施形態によるプレインストール方法は、ＳＬＣ領域ＳＡ１（第１記憶領域）と、ＱＬＣ領域ＱＡ１（第２記憶領域）とを有するＳＳＤ４０と、ＳＳＤ４０に記憶させたプログラム及び記憶データに基づいて情報処理を実行するメイン制御部１０（制御部）とを備える情報処理装置１のプレインストール方法であって、第１のステップと、第２のステップと、第３のステップとを含む。ここで、第１記憶領域（ＳＬＣ領域ＳＡ１）は、１つのメモリセルで１ビットのデータを記憶する単ビットセルの記憶領域である。また、第２記憶領域（ＱＬＣ領域ＱＡ１）は、１つのメモリセルで複数ビットのデータを記憶する複数ビットセルの記憶領域である。第１のステップ（例えば、図４のステップＳ１０１）において、メイン制御部１０が、出荷時にＳＳＤ４０に予め記憶させるプログラム及びデータをインストールする処理を実行するインストールプログラムを、ＳＬＣ領域ＳＡ１に記憶させる。第２のステップ（例えば、図４のステップＳ１０２及びステップＳ１０３）において、メイン制御部１０が、インストールプログラムを実行して、ＱＬＣ領域ＱＡ１を含むＳＳＤ４０の記憶領域に、予め記憶させるプログラム（プレインストールプログラム）及びデータをインストールする。第３のステップ（例えば、図４のステップＳ１０４）において、メイン制御部１０が、ＱＬＣ領域ＱＡ１に記憶されている予め記憶させるプログラム（プレインストールプログラム）及びデータを、ＳＬＣ領域ＳＡ１に移動させる。
これにより、本実施形態によるプレインストール方法は、上述した情報処理装置１の製造方法と同様の効果を奏し、ＳＳＤ４０にプレインストールしたデータ（プログラムも含む）のデータ化けを低減することができる。
［第２の実施形態］
次に、図面を参照して、第２の実施形態による情報処理装置１の製造方法について説明する。
本実施形態では、第３の製造工程（第３のステップ）において、ＱＬＣ領域ＱＡ１のデータを移動する領域が、ＳＬＣ領域ＳＡ１になかった場合の変形例について説明する。
本実施形態では、メイン制御部１０は、ＱＬＣ領域ＱＡ１に記憶されている予め記憶させるプログラム及びデータの容量が、ＳＬＣ領域ＳＡ１の空き領域より大きい場合に、ＱＬＣ領域ＱＡ１をＳＬＣ領域ＳＡ１に変更させてＳＬＣ領域ＳＡ１の空き領域を確保する。そして、メイン制御部１０は、予め記憶させるプログラム及びデータを、ＱＬＣ領域ＱＡ１からＳＬＣ領域ＳＡ１に移動させる。
なお、本実施形態における情報処理装置１及びＳＳＤ４０の基本的なハード構成は、図１に示す第１の実施形態と同様であるため、ここではその説明を省略する。
次に、図６を参照して、本実施形態による情報処理装置１の製造方法うちの情報処理装置１にプレインストールを行うプレインストール工程について説明する。
図６は、本実施形態による情報処理装置１のプレインストール工程の処理の一例を示すフローチャートである。
図６において、ステップＳ２０１からステップＳ２０３までの処理は、上述した図４に示すステップＳ１０１からステップＳ１０３までの処理と同様であるため、ここではその説明を省略する。
次に、ステップＳ２０４において、メイン制御部１０は、移動対象のデータ容量が、ＳＬＣ領域ＳＡ１の空き容量より大きいか否か（移動対象のデータ容量＞ＳＬＣ領域ＳＡ１の空き容量？）を判定する。メイン制御部１０は、移動対象のデータ容量が、ＳＬＣ領域ＳＡ１の空き容量より大きい（移動対象のデータ容量＞ＳＬＣ領域ＳＡ１の空き容量）場合（ステップＳ２０４：ＹＥＳ）に、処理をステップＳ２０５に進める。また、メイン制御部１０は、移動対象のデータ容量が、ＳＬＣ領域ＳＡ１の空き容量以下である（移動対象のデータ容量≦ＳＬＣ領域ＳＡ１の空き容量）場合（ステップＳ２０４：ＮＯ）に、処理をステップＳ２０６に進める。
ステップＳ２０５において、メイン制御部１０は、ＱＬＣ領域ＱＡ１の一部をＳＬＣ領域ＳＡ１に変更する。メイン制御部１０は、図２に示すダイナミックＱＬＣ領域ＱＡ１２の一部を、ダイナミックＳＬＣ領域ＳＡ１２に変更して、ＳＬＣ領域ＳＡ１の空き容量を確保する。なお、ダイナミックＱＬＣ領域ＱＡ１２をダイナミックＳＬＣ領域ＳＡ１２に変更する場合に、記憶容量が（１／４）になるため、メイン制御部１０は、ＳＬＣ領域ＳＡ１の不足容量の４倍のダイナミックＱＬＣ領域ＱＡ１２の部分を、ダイナミックＳＬＣ領域ＳＡ１２に変更する必要がある。ステップＳ２０５の処理後に、メイン制御部１０は、処理をステップＳ２０６に進める。
また、ステップＳ２０６において、メイン制御部１０は、ＱＬＣ領域ＱＡ１のプレインストールプログラム及びデータをＳＬＣ領域ＳＡ１に移動させる。ステップＳ２０６の処理は、上述した図４に示すステップＳ１０４の処理と同様であるため、ここではその説明を省略する。ステップＳ２０６の処理後に、メイン制御部１０は、プレインストール工程の処理を終了する。
なお、上述した図６の処理において、ステップＳ２０１の処理は、プレインストール工程における第１の製造工程（第１のステップ）に対応し、ステップＳ２０２及びステップＳ２０３が、プレインストール工程における第２の製造工程（第２のステップ）に対応する。また、ステップＳ２０４からステップＳ２０６までの処理が、プレインストール工程における第３の製造工程（第３のステップ）に対応する。
以上説明したように、本実施形態による情報処理装置１の製造方法（プレインストール方法）では、ＳＳＤ４０は、ＱＬＣ領域ＱＡ１の複数ビットセルを単ビットセルとして機能させることで、ＱＬＣ領域ＱＡ１をＳＬＣ領域ＳＡ１に変更可能である。第３の製造工程（第３のステップ）において、メイン制御部１０は、ＱＬＣ領域ＱＡ１に記憶されている予め記憶させる（プリロードさせる）プログラム及びデータの容量が、ＳＬＣ領域ＳＡ１の空き領域より大きい場合に、ＱＬＣ領域ＱＡ１をＳＬＣ領域ＳＡ１に変更させてＳＬＣ領域ＳＡ１の空き領域を確保する。そして、メイン制御部１０は、予め記憶させる（プリロードさせる）プログラム及びデータを、ＱＬＣ領域ＱＡ１からＳＬＣ領域ＳＡ１に移動させる。
これにより、本実施形態による情報処理装置１の製造方法（プレインストール方法）は、ＳＬＣ領域ＳＡ１が不足した場合であっても、ＱＬＣ領域ＱＡ１をＳＬＣ領域ＳＡ１に変更することで、ＱＬＣ領域ＱＡ１よりからＳＬＣ領域ＳＡ１に、予め記憶させる（プリロードさせる）プログラム（プレインストールプログラム）及びデータを適切に移動させることができる。
なお、情報処理装置１は、エンドユーザにより使用される通常動作の状態では、ＳＳＤ４０のメモリコントローラ４２が、データリテンションを管理して、適切に書き換えを行うため、ＱＬＣ領域ＱＡ１に記憶されているデータのデータ化けをエンドユーザが気に掛ける必要はない。
なお、本実施形態による情報処理装置１の製造方法、及び情報処理装置１は、以下の形態であってもよい。
本実施形態による情報処理装置１の製造方法は、１つのメモリセルで１ビットのデータを記憶する単ビットセルの記憶領域であるＳＬＣ領域ＳＡ１と、１つのメモリセルで複数ビットのデータを記憶する複数ビットセルの記憶領域であるＱＬＣ領域ＱＡ１とを有するＳＳＤ４０を備える情報処理装置１の製造方法であって、第１の製造工程と、第２の製造工程と、第３の製造工程と祖含む。第１の製造工程において、出荷時にＳＳＤ４０に予め記憶させるプログラム及びデータであるプリロードデータをインストールする処理を実行するインストールプログラムを、ＳＬＣ領域ＳＡ１に記憶させる。第２の製造工程において、インストールプログラムを実行して、プリロードデータ少なくとも一部を、ＱＬＣ領域ＱＡ１にインストールする。第３の製造工程において、インストールプログラムを実行した後に、ＱＬＣ領域ＱＡ１に記憶されているプリロードデータの任意の部分を、ＳＬＣ領域ＳＡ１に移動させる。
また、本実施形態による情報処理装置１の製造方法では、第２の製造工程において、インストールプログラムを実行する処理には、ＳＬＣ領域ＳＡ１に記憶された特定のデータを、ＱＬＣ領域ＱＡ１に移動してＳＬＣ領域ＳＡ１のワークデータ領域を解放し、インストールプログラムの実行を終了するときにワークデータ領域を消去する処理が含まれてもよい。また、第３の製造工程において、プリロードデータを移動する処理には、プリロードデータの少なくとも一部をＳＬＣ領域ＳＡ１のワークデータ領域に移動する処理が含まれてもよい。
また、本実施形態による情報処理装置１の製造方法では、ＳＳＤ４０は、ＳＬＣ領域ＳＡ１とＱＬＣ領域ＱＡ１との間でデータを移動するためのコマンド処理を実行するように構成されてもい。第３の製造工程において、プリロードデータを移動する処理には、ＳＳＤ４０を制御して、コマンド処理により、ＱＬＣ領域ＱＡ１に記憶されているプリロードデータの任意の部分をＳＬＣ領域ＳＡ１に移動する処理が含まれてもよい。
また、本実施形態による情報処理装置１の製造方法では、ＳＬＣ領域ＳＡ１及びＱＬＣ領域ＱＡ１は、ＳＳＤ４０のダイナミック記憶領域の少なくとも一部であり、ダイナミック記憶領域は、ＳＬＣ領域ＳＡ１とＱＬＣ領域ＱＡ１との間で切り替え可能な動的メモリセルの記憶領域であってもよい。
また、本実施形態による情報処理装置１の製造方法では、第３の製造工程において、プリロードデータを移動する処理には、プリロードデータの少なくとも一部を、ＳＳＤ４０のダイナミック記憶領域に移動する処理を含まれてもよい。
また、本実施形態による情報処理装置１の製造方法では、第３の製造工程において、プリロードデータを移動する処理には、ダイナミック記憶領域の少なくとも一部をＱＬＣ領域ＱＡ１からＳＬＣ領域ＳＡ１に切り替えるようにＳＳＤ４０を制御する処理が含まれてもよい。
また、本実施形態による情報処理装置１の製造方法では、インストールプログラムを実行する前に、ＳＳＤ４０を制御して、ダイナミック記憶領域の少なくとも一部をＳＬＣ領域ＳＡ１からＱＬＣ領域ＱＡ１に切り替えてもよい。
また、本実施形態による情報処理装置１の製造方法では、１つのメモリセルで１ビットのデータを記憶する単ビットセルの記憶領域であるＳＬＣ領域ＳＡ１と、１つのメモリセルで複数ビットのデータを記憶する複数ビットセルの記憶領域であるＱＬＣ領域ＱＡ１とを有するＳＳＤ４０と、ＳＳＤ４０に記憶させたプログラム及び記憶データに基づいて情報処理を実行するメイン制御部１０とを備える情報処理装置の製造方法であって、第１の製造工程と、第２の製造工程と、第３の製造工程とを含んでもよい。第１の製造工程において、メイン制御部１０が、出荷時にＳＳＤ４０に予め記憶させるプログラム及びデータであるプリロードデータをインストールする処理を実行するインストールプログラムを、ＳＳＤ４０に記憶させる。第２の製造工程において、メイン制御部１０が、インストールプログラムを実行して、プリロードデータの少なくとも一部を、ＱＬＣ領域ＱＡ１にインストールする。第３の製造工程において、メイン制御部１０が、ＱＬＣ領域ＱＡ１に記憶されているプリロードデータを、ＳＬＣ領域ＳＡ１に移動させる。
また、本実施形態による情報処理装置１は、ＳＳＤ４０と、メイン制御部１０とを備える。ＳＳＤ４０は、１つのメモリセルで１ビットのデータを記憶する単ビットセルの記憶領域であるＳＬＣ領域ＳＡ１と、１つのメモリセルで複数ビットのデータを記憶する複数ビットセルの記憶領域であるＱＬＣ領域ＱＡ１との間で切り替え可能なダイナミック記憶領域を含む。メイン制御部１０は、ＳＳＤ４０に結合される制御部であって、ＳＳＤ４０のダイナミック記憶領域のＳＬＣ領域ＳＡ１に、ＳＳＤ４０に予め記憶させるプログラム及びデータであるプリロードデータを保存し、プリロードデータを保存した後に、情報処理装置を最初に起動したときに、プリロードデータをＳＳＤ４０のダイナミック記憶領域のＱＬＣ領域ＱＡ１に移動させる。
また、本実施形態では、メイン制御部１０は、さらに、プリロードデータをＱＬＣ領域ＱＡ１に移動した後、ＳＳＤ４０を制御して、ダイナミック記憶領域のＳＬＣ領域ＳＡ１をＱＬＣ領域ＱＡ１になるように切り替えてもよい。
なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。
例えば、上記の各実施形態において、ＱＬＣ領域ＱＡ１からＳＬＣ領域ＳＡ１にデータを移動させる処理を特殊コマンドにより、ＳＳＤ４０のメモリコントローラ４２が実行する例を説明したが、これに限定されるものではない。例えば、ＳＳＤ４０は、特殊コマンドを備えずに、メイン制御部１０が、通常のＳＳＤ４０の制御を用いて、ＱＬＣ領域ＱＡ１からＳＬＣ領域ＳＡ１にデータを移動させるようにしてもよい。
また、上記の各実施形態において、情報処理装置１は、ノートブック型パーソナルコンピュータ（モバイルコンピュータ）である例を説明したが、これに限定されるものではなく、例えば、デスクトップ型パーソナルコンピュータやタブレット端末装置などの他の情報処理装置であってもよい。
また、上記の各実施形態において、複数ビットセルの一例として、ＳＳＤ４０に、ＱＬＣを用いる例を説明したがこれに限定されるものではない。複数ビットセルは、例えば、１つのメモリセルで２ビット相当を記憶するＭＬＣ（Multi Level Cell）、１つのメモリセルで３ビット相当を記憶するＴＬＣ（Triple Level Cell）などであってもよい。
また、上記の各実施形態において、フラッシュメモリ４１のメモリせるが、チャージトラップ方式のメモリセルである例を説明したが、これに限定されるものではなく、フローティングゲートを備えるフローティングゲート方式のメモリセルであってもよい。
また、上記の図６の処理において、ステップＳ２０４及びステップＳ２０５の処理を、メイン制御部１０が主体に実行する例を説明したが、これに限定されるものではなく、ＳＳＤ４０がこれらの処理を実行するようにしてもよい。
また、現在普及している技術では、ＳＳＤ４０のメモリコントローラ４２がＳＳＤ４０の記憶領域を選択することが一般的であり、図４及び図６に示す処理において、メモリコントローラ４２が制御主体になって、ＳＬＣ領域ＳＡ１とＱＬＣ領域ＱＡ１を選択するようにしてもよい。
また、上述した第１の製造工程において、インストールプログラムが、ＳＬＣ領域ＳＡ１（第１記憶領域）に記憶される例を説明したが、これに限定されるものではなく、ＱＬＣ領域ＱＡ１に記憶されるようにしてもよい。
なお、上述した情報処理装置１及びＳＳＤ４０が備える各構成は、内部に、コンピュータシステムを有している。そして、上述した情報処理装置１及びＳＳＤ４０が備える各構成の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより上述した情報処理装置１及びＳＳＤ４０が備える各構成における処理を行ってもよい。ここで、「記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行する」とは、コンピュータシステムにプログラムをインストールすることを含む。ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。
また、「コンピュータシステム」は、インターネットやＷＡＮ、ＬＡＮ、専用回線等の通信回線を含むネットワークを介して接続された複数のコンピュータ装置を含んでもよい。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ－ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。このように、プログラムを記憶した記録媒体は、ＣＤ－ＲＯＭ等の非一過性の記録媒体であってもよい。
また、記録媒体には、当該プログラムを配信するために配信サーバからアクセス可能な内部又は外部に設けられた記録媒体も含まれる。なお、プログラムを複数に分割し、それぞれ異なるタイミングでダウンロードした後に情報処理装置１及びＳＳＤ４０が備える各構成で合体される構成や、分割されたプログラムのそれぞれを配信する配信サーバが異なっていてもよい。さらに「コンピュータ読み取り可能な記録媒体」とは、ネットワークを介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（ＲＡＭ）のように、一定時間プログラムを保持しているものも含むものとする。また、上記プログラムは、上述した機能の一部を実現するためのものであってもよい。さらに、上述した機能をコンピュータシステムに既に記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であってもよい。
また、上述した機能の一部又は全部を、ＬＳＩ（Large Scale Integration）等の集積回路として実現してもよい。上述した各機能は個別にプロセッサ化してもよいし、一部、又は全部を集積してプロセッサ化してもよい。また、集積回路化の手法はＬＳＩに限らず専用回路、又は汎用プロセッサで実現してもよい。また、半導体技術の進歩によりＬＳＩに代替する集積回路化の技術が出現した場合、当該技術による集積回路を用いてもよい。
１ 情報処理装置
１０ メイン制御部
１１ ＣＰＵ
１２ メインメモリ
１３ ビデオサブシステム
１４ 表示部
２１ チップセット
２２ ＢＩＯＳメモリ
３１ エンベデッドコントローラ（ＥＣ）
３２ 入力部
３３ 電源回路
４０ ＳＳＤ
４１ フラッシュメモリ
４２ メモリコントローラ
ＤＡ１ ダイナミック領域
ＱＡ１ ＱＬＣ領域
ＱＡ１１ スタティックＱＬＣ領域
ＱＡ１２ ダイナミックＱＬＣ領域
ＳＡ１ ＳＬＣ領域
ＳＡ１１ スタティックＳＬＣ領域
ＳＡ１２ ダイナミックＳＬＣ領域

Claims (8)

  1. １つのメモリセルで１ビットのデータを記憶する単ビットセルの記憶領域である第１記憶領域と、１つのメモリセルで複数ビットのデータを記憶する複数ビットセルの記憶領域である第２記憶領域とを有するＳＳＤ（Solid State Drive）を備える情報処理装置の製造方法であって、
    出荷時に前記ＳＳＤに予め記憶させるプログラム及びデータであるプリロードデータをインストールする処理を実行するインストールプログラムを、前記第１記憶領域に記憶させる第１の製造工程と、
    前記インストールプログラムを実行して、前記プリロードデータの少なくとも一部を、前記第２記憶領域にインストールする第２の製造工程と、
    前記インストールプログラムを実行した後に、前記第２記憶領域に記憶されている前記プリロードデータの任意の部分を、前記第１記憶領域に移動させる第３の製造工程と
    を含む情報処理装置の製造方法。
  2. 前記第２の製造工程において、前記インストールプログラムを実行する処理には、前記第１記憶領域に記憶された特定のデータを、前記第２記憶領域に移動して前記第１記憶領域のワークデータ領域を解放し、前記インストールプログラムの実行を終了するときに前記ワークデータ領域を消去する処理が含まれ、
    前記第３の製造工程において、前記プリロードデータを移動する処理には、前記プリロードデータの少なくとも一部を前記第１記憶領域の前記ワークデータ領域に移動する処理が含まれる
    請求項１に記載の情報処理装置の製造方法。
  3. 前記ＳＳＤは、前記第１記憶領域と前記第２記憶領域との間でデータを移動するためのコマンド処理を実行するように構成されており、
    前記第３の製造工程において、前記プリロードデータを移動する処理には、前記ＳＳＤを制御して、前記コマンド処理により、前記第２記憶領域に記憶されている前記プリロードデータの任意の部分を前記第１記憶領域に移動する処理が含まれる
    請求項１に記載の情報処理装置の製造方法。
  4. 前記第１記憶領域及び前記第２記憶領域は、前記ＳＳＤのダイナミック記憶領域の少なくとも一部であり、
    前記ダイナミック記憶領域は、前記第１記憶領域と前記第２記憶領域との間で切り替え可能な動的メモリセルの記憶領域である
    請求項１に記載の情報処理装置の製造方法。
  5. 前記第３の製造工程において、前記プリロードデータを移動する処理には、前記プリロードデータの少なくとも一部を、前記ＳＳＤの前記ダイナミック記憶領域に移動する処理を含まれる
    請求項４に記載の情報処理装置の製造方法。
  6. 前記第３の製造工程において、前記プリロードデータを移動する処理には、前記ダイナミック記憶領域の少なくとも一部を前記第２記憶領域から前記第１記憶領域に切り替えるように前記ＳＳＤを制御する処理が含まれる
    請求項４に記載の情報処理装置の製造方法。
  7. 前記インストールプログラムを実行する前に、前記ＳＳＤを制御して、前記ダイナミック記憶領域の少なくとも一部を前記第１記憶領域から前記第２記憶領域に切り替える
    請求項４に記載の情報処理装置の製造方法。
  8. １つのメモリセルで１ビットのデータを記憶する単ビットセルの記憶領域である第１記憶領域と、１つのメモリセルで複数ビットのデータを記憶する複数ビットセルの記憶領域である第２記憶領域とを有するＳＳＤ（Solid State Drive）と、前記ＳＳＤに記憶させたプログラム及び記憶データに基づいて情報処理を実行する制御部とを備える情報処理装置の製造方法であって、
    前記制御部が、出荷時に前記ＳＳＤに予め記憶させるプログラム及びデータであるプリロードデータをインストールする処理を実行するインストールプログラムを、前記ＳＳＤに記憶させる第１の製造工程と、
    前記制御部が、前記インストールプログラムを実行して、前記プリロードデータの少なくとも一部を、前記第２記憶領域にインストールする第２の製造工程と、
    前記制御部が、前記第２記憶領域に記憶されている前記プリロードデータを、前記第１記憶領域に移動させる第３の製造工程と
    を含む情報処理装置の製造方法。
JP2022080360A 2021-05-20 2022-05-16 情報処理装置の製造方法、及び情報処理装置 Active JP7443418B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/325,784 2021-05-20
US17/325,784 US20220374216A1 (en) 2021-05-20 2021-05-20 Method of manufacturing information processing apparatus and mobile computer

Publications (2)

Publication Number Publication Date
JP2022179396A JP2022179396A (ja) 2022-12-02
JP7443418B2 true JP7443418B2 (ja) 2024-03-05

Family

ID=84060343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022080360A Active JP7443418B2 (ja) 2021-05-20 2022-05-16 情報処理装置の製造方法、及び情報処理装置

Country Status (4)

Country Link
US (1) US20220374216A1 (ja)
JP (1) JP7443418B2 (ja)
CN (1) CN115373590B (ja)
TW (1) TWI815457B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111506262B (zh) * 2020-03-25 2021-12-28 华为技术有限公司 一种存储系统、文件存储和读取方法及终端设备
KR20220158372A (ko) * 2021-05-24 2022-12-01 에스케이하이닉스 주식회사 데이터 저장 장치 및 그 동작 방법
JP2024124152A (ja) * 2023-03-02 2024-09-12 キオクシア株式会社 メモリシステム
JP7655975B2 (ja) * 2023-07-13 2025-04-02 レノボ・シンガポール・プライベート・リミテッド 情報処理装置、及び制御方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150178188A1 (en) 2013-12-20 2015-06-25 Sandisk Technologies Inc. Storage Module and Method for Re-Enabling Preloading of Data in the Storage Module
US20180322041A1 (en) 2017-05-02 2018-11-08 Silicon Motion, Inc. Data storage device and method for operating data storage device

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6463509B1 (en) * 1999-01-26 2002-10-08 Motive Power, Inc. Preloading data in a cache memory according to user-specified preload criteria
US7484041B2 (en) * 2005-04-04 2009-01-27 Kabushiki Kaisha Toshiba Systems and methods for loading data into the cache of one processor to improve performance of another processor in a multiprocessor system
KR101464338B1 (ko) * 2007-10-25 2014-11-25 삼성전자주식회사 불휘발성 메모리 장치를 이용한 데이터 저장장치, 메모리시스템, 그리고 컴퓨터 시스템
CN101521039B (zh) * 2008-02-29 2012-05-23 群联电子股份有限公司 数据储存系统、控制器及方法
TWI368229B (en) * 2008-05-06 2012-07-11 Apacer Technology Inc Method of managing storage unit and storage medium therefor
US20100017556A1 (en) * 2008-07-19 2010-01-21 Nanostar Corporationm U.S.A. Non-volatile memory storage system with two-stage controller architecture
TWI395206B (zh) * 2008-12-08 2013-05-01 Apacer Technology Inc Storage media and its classification and storage software
JP2011186555A (ja) * 2010-03-04 2011-09-22 Toshiba Corp メモリ管理装置及び方法
US8743629B2 (en) * 2009-08-31 2014-06-03 Sandisk Il Ltd. Preloading data into a flash storage device
KR101467941B1 (ko) * 2011-04-26 2014-12-02 엘에스아이 코포레이션 비휘발성 저장부에 대한 가변 오버­프로비저닝
JP6004923B2 (ja) * 2012-11-29 2016-10-12 キヤノン株式会社 情報処理装置及びその制御方法とプログラム
US10008250B2 (en) * 2015-03-27 2018-06-26 Intel Corporation Single level cell write buffering for multiple level cell non-volatile memory
JP6679412B2 (ja) * 2016-05-19 2020-04-15 キヤノン株式会社 ストレージ制御装置、情報処理方法及びプログラム
JP2017228010A (ja) * 2016-06-21 2017-12-28 キヤノン株式会社 ストレージ制御手段、ストレージ制御手段を有する情報処理装置、ストレージ制御方法及びそのプログラム
CN107506137A (zh) * 2017-08-11 2017-12-22 记忆科技(深圳)有限公司 一种提升固态硬盘写性能的方法
CN110008135B (zh) * 2018-01-05 2024-01-30 北京搜狗科技发展有限公司 一种信息处理方法、装置及电子设备
JP6968016B2 (ja) * 2018-03-22 2021-11-17 キオクシア株式会社 ストレージデバイスおよびコンピュータシステム
US10776268B2 (en) * 2018-04-19 2020-09-15 Western Digital Technologies, Inc. Priority addresses for storage cache management
US10474361B1 (en) * 2018-05-02 2019-11-12 Seagate Technology Llc Consolidating non-volatile memory across multiple storage devices for front end processing
KR102791637B1 (ko) * 2018-07-25 2025-04-08 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US11023150B2 (en) * 2019-07-01 2021-06-01 International Business Machines Corporation Block mode toggling using hybrid controllers
KR20210012123A (ko) * 2019-07-24 2021-02-03 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR102782803B1 (ko) * 2020-05-21 2025-03-19 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
US11361837B1 (en) * 2020-12-09 2022-06-14 Micron Technology, Inc. Memory location age tracking on memory die

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150178188A1 (en) 2013-12-20 2015-06-25 Sandisk Technologies Inc. Storage Module and Method for Re-Enabling Preloading of Data in the Storage Module
US20180322041A1 (en) 2017-05-02 2018-11-08 Silicon Motion, Inc. Data storage device and method for operating data storage device

Also Published As

Publication number Publication date
JP2022179396A (ja) 2022-12-02
TWI815457B (zh) 2023-09-11
CN115373590A (zh) 2022-11-22
TW202246967A (zh) 2022-12-01
CN115373590B (zh) 2026-01-06
US20220374216A1 (en) 2022-11-24

Similar Documents

Publication Publication Date Title
US11216323B2 (en) Solid state memory system with low power error correction mechanism and method of operation thereof
JP7443418B2 (ja) 情報処理装置の製造方法、及び情報処理装置
US8819358B2 (en) Data storage device, memory system, and computing system using nonvolatile memory device
US10241701B2 (en) Solid state memory system with power management mechanism and method of operation thereof
KR101552207B1 (ko) 예비 영역을 가지는 반도체 메모리 장치
US9304911B2 (en) Semiconductor storage device and buffer operation method thereof
KR20240165314A (ko) 저장 장치 및 그것의 데이터 처리 방법
KR20140145254A (ko) 불휘발성 메모리 장치를 포함하는 사용자 장치 및 그것의 데이터 쓰기 방법
CN114327240B (zh) 计算机可读存储介质、闪存存储器的数据存储方法及装置
US9734057B2 (en) Semiconductor storage device and buffer operation method thereof
US11061614B2 (en) Electronic apparatus having data retention protection and operating method thereof
US11714656B2 (en) Memory system executing loading of software at startup and control method
KR20230060817A (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
KR20130008300A (ko) 오버 프로그램을 이용하여 소거 동작을 수행하는 플래시 메모리 장치 및 그 동작방법
JP4373943B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
KR102703487B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
JP7655975B2 (ja) 情報処理装置、及び制御方法
JP2013073498A (ja) 情報処理装置および制御方法
JP7690016B1 (ja) ソリッドステートドライブ、情報処理装置、及び制御方法
JP2006178909A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP7690012B1 (ja) 情報処理装置、及び制御方法
JP6972243B1 (ja) メモリドライブ装置、情報処理装置、及び制御方法
KR20240077761A (ko) 전력 상태에 따라 백그라운드 동작을 실행하는 스토리지 장치 및 그 동작 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231226

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240221

R150 Certificate of patent or registration of utility model

Ref document number: 7443418

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350