JP7655975B2

JP7655975B2 - 情報処理装置、及び制御方法

Info

Publication number: JP7655975B2
Application number: JP2023115225A
Authority: JP
Inventors: 優介平良; 隆菅原
Original assignee: Lenovo Singapore Pte Ltd
Current assignee: Lenovo Singapore Pte Ltd
Priority date: 2023-07-13
Filing date: 2023-07-13
Publication date: 2025-04-02
Anticipated expiration: 2043-07-13
Also published as: US12614592B2; US20250022514A1; CN119314537A; JP2025012411A

Description

本発明は、情報処理装置、及び制御方法に関する。

パーソナルコンピュータなどの情報処理装置では、近年、ＨＤＤ（Hard Disk Drive）の代わりにＳＳＤ（Solid State Drive）を記憶装置に備えるものが普及してきている（例えば、特許文献１を参照）。また、ＳＳＤには、大容量化するために、例えば、ＭＬＣ（Multiple Level Cell）、ＴＬＣ（Triple Level Cell）、及びＱＬＣ（Quad Level Cell）などの１つのメモリセルで複数ビットに相当する記憶が可能なメモリセル（以下、複数ビットセルという）を用いたフラッシュメモリを備えるものが知られている。

特開２０２０－１５４６７４号公報

ところで、従来の情報処理装置では、複数ビットセルを用いることで、ＳＳＤの大容量化が可能になる反面、データリテンション（データ保持期間）が短くなる傾向にある。また、従来の情報処理装置では、例えば、新しい情報処理装置との置き換えなどにより、ＥＯＬ（End Of Life）になった場合でも、一定の期間、ＳＳＤのデータの読み出しの保証が求められることがある。しかしながら、従来の情報処理装置では、複数ビットセルを用いることで、例えば、ＥＯＬになった後などの電源が供給されていない状態で、一定の期間のＳＳＤのデータの読み出しが保証できない可能性があった。

本発明は、上記問題を解決すべくなされたもので、その目的は、電源が供給されていない状態で、ＳＳＤのデータ化けを低減し、一定の期間のＳＳＤのデータの読み出しを保証することができる情報処理装置、及び制御方法を提供することにある。

上記問題を解決するために、本発明の一態様は、１つのメモリセルで複数ビットのデータを記憶する複数ビットセルにより構成され、電気的に書き換え可能な不揮発性記憶部を含むＳＳＤ（Solid State Drive）と、前記ＳＳＤが記憶するデータに基づく処理を実行するメイン制御部とを備え、前記ＳＳＤは、前記不揮発性記憶部へのアクセスを制御する記憶制御部であって、前記複数ビットセルに、前記複数ビットのデータを記憶させる際に、閾値電圧のバラツキ幅を変更可能な記憶処理を実行する記憶制御部を備え、前記記憶制御部は、前記不揮発性記憶部の記憶領域のうち、前記メイン制御部によって設定された特定領域に対して、他の領域よりも前記閾値電圧のバラツキ幅が狭くなるように、前記複数ビットのデータを記憶させ、前記メイン制御部は、自装置がＥＯＬ（End Of Life）になる際に、前記不揮発性記憶部に前記特定領域を設定し、当該特定領域に、後日読み出しが必要な重要データを記憶させる情報処理装置である。

また、本発明の一態様は、上記の情報処理装置において、前記ＳＳＤは、前記不揮発性記憶部における前記特定領域の論理位置情報を記憶する位置情報記憶部を備え、前記記憶制御部は、前記メイン制御部から指定された論理位置である指定論理位置にデータを記憶させる際に、前記位置情報記憶部が記憶する前記論理位置情報に基づいて、前記指定論理位置が、前記特定領域であるか否かを判定し、前記指定論理位置が、前記特定領域である場合に、通常の記憶モードよりも前記閾値電圧のバラツキ幅が狭い高品質記憶モードにより、前記指定論理位置にデータを記憶させてもよい。

また、本発明の一態様は、上記の情報処理装置において、前記記憶制御部は、前記指定論理位置が、前記特定領域でない場合に、前記通常の記憶モードにおいて、前記高品質記憶モードよりも前記閾値電圧のバラツキ幅が広く、前記複数ビットセルへの記憶に要する期間である記憶期間が前記高品質記憶モードよりも短い前記記憶処理を実行してもよい。

また、本発明の一態様は、上記の情報処理装置において、前記記憶制御部は、前記高品質記憶モードにおいて、印加期間を分割した所定の期間、前記複数ビットセルにデータを記憶する電圧を印加する印加処理と、前記印加処理の後、前記閾値電圧が、前記閾値電圧のバラツキ幅内になったか否かを確認する確認処理と、前記印加処理及び前記確認処理を、前記閾値電圧が、前記閾値電圧のバラツキ幅内になるまで、繰り返す繰り返し処理とを実行してもよい。

また、本発明の一態様は、上記の情報処理装置において、１つのメモリセルで複数ビットのデータを記憶する複数ビットセルにより構成され、電気的に書き換え可能な不揮発性記憶部を含むＳＳＤ（Solid State Drive）と、前記ＳＳＤが記憶するデータに基づく処理を実行するメイン制御部とを備える情報処理装置の制御方法であって、前記ＳＳＤの記憶制御部が、前記不揮発性記憶部へのアクセスを制御するステップであって、前記複数ビットセルに、前記複数ビットのデータを記憶させる際に、閾値電圧のバラツキ幅を変更可能な記憶処理を実行するステップを含み、前記ステップにおいて、前記記憶制御部は、前記不揮発性記憶部の記憶領域のうち、前記メイン制御部によって設定された特定領域に対して、他の領域よりも前記閾値電圧のバラツキ幅が狭くなるように、前記複数ビットのデータを記憶させ、前記メイン制御部が、自装置がＥＯＬ（End Of Life）になる際に、前記不揮発性記憶部に前記特定領域を設定し、当該特定領域に、後日読み出しが必要な重要データを記憶させる制御方法である。

本発明によれば、電源が供給されていない状態で、ＳＳＤのデータ化けを低減し、一定の期間のＳＳＤのデータの読み出しを保証することができる。

本実施形態による情報処理装置及びＳＳＤの主要なハードウェア構成の一例を示す図である。本実施形態による情報処理装置の機能構成の一例を示す機能ブロック図である。本実施形態による情報処理装置のＳＳＤの領域の一例を示す図である。本実施形態による情報処理装置のＳＳＤの通常の記憶モードにおけるＶｔｈの分布例を示す図である。本実施形態による情報処理装置のＳＳＤの高品質記憶モードにおけるＶｔｈの分布例を示す図である。本実施形態による情報処理装置による永続的なパーティションの設定処理の一例を示すフローチャートである。本実施形態による情報処理装置によるＳＳＤへの記憶処理の一例を示すフローチャートである。本実施形態による情報処理装置による高品質記憶モードの記憶処理の一例を示すフローチャートである。

以下、本発明の一実施形態による情報処理装置、及び制御方法について、図面を参照して説明する。

図１は、第１の実施形態による情報処理装置１及びＳＳＤ４０の主要なハードウェア構成の一例を示す図である。
図１に示すように、情報処理装置１は、例えば、ノートブック型パーソナルコンピュータであり、ＣＰＵ１１と、メインメモリ１２と、ビデオサブシステム１３と、表示部１４と、チップセット２１と、ＢＩＯＳメモリ２２と、エンベデッドコントローラ３１と、入力部３２と、電源回路３３と、ＳＳＤ４０とを備える。

ＣＰＵ（Central Processing Unit）１１は、プログラム制御により種々の演算処理を実行し、情報処理装置１全体を制御している。

メインメモリ１２は、ＣＰＵ１１の実行プログラムの読み込み領域として、又は、実行プログラムの処理データを書き込む作業領域として利用される書き込み可能メモリである。メインメモリ１２は、例えば、複数個のＤＲＡＭ（Dynamic Random Access Memory）チップで構成される。この実行プログラムには、ＯＳ（オペレーティングシステム）、周辺機器類をハードウェア操作するための各種ドライバ、各種サービス／ユーティリティ、アプリケーションプログラム等が含まれる。

ビデオサブシステム１３は、画像表示に関連する機能を実現するためのサブシステムであり、ビデオコントローラを含んでいる。このビデオコントローラは、ＣＰＵ１１からの描画命令を処理し、処理した描画情報をビデオメモリに書き込むとともに、ビデオメモリからこの描画情報を読み出して、表示部１４に描画データ（表示データ）として出力する。

表示部１４は、例えば、液晶ディスプレイであり、ビデオサブシステム１３から出力された描画データ（表示データ）に基づく表示画面を表示する。

チップセット２１は、ＵＳＢ（Universal Serial Bus）、シリアルＡＴＡ（AT Attachment）、ＳＰＩ（Serial Peripheral Interface）バス、ＰＣＩ（Peripheral Component Interconnect）バス、ＰＣＩ－Ｅｘｐｒｅｓｓバス、及びＬＰＣ（Low Pin Count）バスなどのコントローラを備えており複数のデバイスが接続される。図１では、デバイスの例示として、ＢＩＯＳメモリ２２と、ＳＳＤ４０とが、チップセット２１に接続されている。
なお、本実施形態において、ＣＰＵ１１とチップセット２１とは、メイン制御部１０に対応する。

ＢＩＯＳ（Basic Input Output System）メモリ２２は、例えば、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）やフラッシュＲＯＭ（フラッシュメモリ）などの電気的に書き換え可能な不揮発性メモリで構成される。ＢＩＯＳメモリ２２は、ＢＩＯＳ、及びエンベデッドコントローラ３１などを制御するためのシステムファームウェアなどを記憶する。

エンベデッドコントローラ３１は、情報処理装置１のシステム状態に関わらず、各種デバイス（周辺装置やセンサ等）を監視し制御するワンチップマイコン（One-Chip Microcomputer）である。また、エンベデッドコントローラ３１は、電源回路３３を制御する電源管理機能を有している。なお、エンベデッドコントローラ３１は、不図示のＣＰＵ、ＲＯＭ、ＲＡＭなどで構成されるとともに、複数チャネルのＡ／Ｄ入力端子、Ｄ／Ａ出力端子、タイマ、及びデジタル入出力端子を備えている。エンベデッドコントローラ３１には、それらの入出力端子を介して、例えば、入力部３２、及び電源回路３３などが接続されており、エンベデッドコントローラ３１は、これらの動作を制御する。

入力部３２は、例えば、キーボードなどの入力デバイスやタッチパッドなどのポインティング・デバイスである。

電源回路３３は、例えば、ＤＣ／ＤＣコンバータ、充放電ユニット、ＡＣ／ＤＣアダプタなどを含んでおり、例えば、ＡＣ／ＤＣアダプタを介して外部電源から、又はバッテリから供給される直流電圧を、情報処理装置１を動作させるために必要な複数の電圧に変換する。また、電源回路３３は、エンベデッドコントローラ３１からの制御に基づいて、情報処理装置１の各部に電力を供給する。

ＳＳＤ（Solid State Drive）４０は、書き換え可能な不揮発性メモリを有するメモリドライブ装置であり、ＯＳ、各種ドライバ、各種サービス／ユーティリティ、アプリケーションプログラム、及び各種データを記憶する。情報処理装置１は、ＳＳＤ４０が記憶するデータを利用して各種情報処理を実行する。ＳＳＤ４０は、例えば、シリアルＡＴＡや、ＰＣＩ－Ｅｘｐｒｅｓｓバスにより、チップセット２１に接続されている。
また、ＳＳＤ４０は、複数のフラッシュメモリ４１と、ＳＳＤコントローラ４２とを備える。

フラッシュメモリ４１は、例えば、ＮＡＮＤフラッシュメモリである。フラッシュメモリ４１は、例えば、フローティングゲート方式のメモリセル、フローティングゲートを備えずに、チャージトラップ層に電子をトラップさせてデータを記憶するチャージトラップ方式のメモリセル、等を備えている。また、フラッシュメモリ４１のメモリセルは、１つのメモリセルで複数ビットのデータを記憶する複数ビットセルであり、例えば、ＭＬＣ（Multiple Level Cell）、ＴＬＣ（Triple Level Cell）、及びＱＬＣ（Quad Level Cell）などである。ここで、複数ビットセルは、データの書き込み閾値を複数設けることで、１つのメモリセルで複数ビット相当の記憶が可能なメモリセルである。

ＳＳＤコントローラ４２は、例えば、不図示のＣＰＵ、ＲＯＭ、ＲＡＭなどを含むプロセッサであり、ＳＳＤ４０を統括的に制御する。ＳＳＤコントローラ４２は、例えば、チップセット２１との間のホストインタフェース（ホストＩ／Ｆ）の制御処理、フラッシュメモリ４１との間のメモリインタフェース（メモリＩ／Ｆ）の制御処理、フラッシュメモリ４１のデータ管理処理などの処理を実行する。

ＳＳＤコントローラ４２は、例えば、複数ビットセルへのデータを記憶する記憶処理（データを書き込む書き込み処理）、及び、複数ビットセルからのデータの読み出し処理を制御する。

次に、図２を参照して、本実施形態による情報処理装置１の機能構成について説明する。
図２は、本実施形態による情報処理装置１の機能構成の一例を示す機能ブロック図である。

図２に示すように、情報処理装置１は、メイン制御部１０と、ＳＳＤ４０と、記憶部５０とを備える。また、ＳＳＤ４０は、ＳＳＤ記憶部４１０と、メモリ制御部４２０とを備える。

ＳＳＤ記憶部４１０は、例えば、ＳＳＤ４０のフラッシュメモリ４１により実現される記憶部であり、管理情報記憶部４１１と、モード情報記憶部４１２と、データ記憶部４１３とを備える。

管理情報記憶部４１１は、例えば、フラッシュメモリ４１により実現される記憶部であり、ＳＳＤ４０の管理情報を記憶する。管理情報記憶部４１１は、例えば、フラッシュメモリ４１の物理アドレスと論理アドレス（例えば、ＬＢＡ：Logical Block Addressing（論理位置情報））との変換テーブル情報、フラッシュメモリ４１の空き領域及び使用領域の管理情報、及び後述する永続的なパーティション領域の範囲を示す領域範囲情報（永続的なパーティション（Persistent Partition）のＬＢＡ情報（論理位置情報））、等を記憶する。

モード情報記憶部４１２は、例えば、フラッシュメモリ４１により実現される記憶部であり、後述する通常の記憶モード（通常の書き込むモード）と、高品質記憶モード（高品質書き込みモード）との書き込み制御情報を記憶する。書き込み制御情報には、例えば、分割した書き込み電圧の印加期間（印加時間）、Ｖｔｈのバラツキ範囲（許容範囲）、等が含まれる。

なお、通常の記憶モードは、Ｖｔｈのバラツキ範囲（許容範囲）が、高品質記憶モードに比べて広く、書き込みに要する書き込み時間が短いモードである。また、高品質記憶モードは、Ｖｔｈのバラツキ範囲（許容範囲）が、通常の記憶モードに比べて狭く、書き込みに要する書き込み時間が長いモードである。

データ記憶部４１３は、例えば、フラッシュメモリ４１により実現される記憶部であり、各種データを記憶する。データ記憶部４１３は、例えば、情報処理装置１の各種データを記憶している。ここで、図３を参照して、データ記憶部４１３のデータ領域について説明する。

図３は、本実施形態による情報処理装置１のＳＳＤ４０の領域の一例を示す図である。
図３に示す例では、データ記憶部４１３を、ＥＦＩ領域（Extensible Firmware Interface領域）、ＯＳ領域、ユーザデータ領域、及び永続的なパーティションに割り当てている。

ＥＦＩ領域は、ＥＦＩのプログラムを記憶する領域Ａ１である。また、ＯＳ領域は、例えば、Ｗｉｎｄｏｗｓ（登録商標）などのＯＳプログラムを記憶する領域Ａ２である。また、ユーザデータ領域は、ＯＳ上で処理される各種プログラムやデータを記憶する領域Ａ３である。

また、永続的なパーティションは、例えば、情報処理装置１が、ＥＯＬになる際に設定される領域Ａ４であって、後日読み出しが必要な重要データを記憶させるデータ領域である。永続的なパーティションは、特定領域の一例であり、後述するメイン制御部により設定される。

なお、データ記憶部４１３の各領域には、ＬＢＡ（論理ブロックアドレス）を用いて、メイン制御部１０からアクセス可能である。図３に示す例では、ＬＢＡ０からＬＢＡＸ１までの領域Ａ１が、ＥＦＩ領域であり、ＬＢＡＸ１からＬＢＡＸ２までの領域Ａ２が、ＯＳ領域である。また、ＬＢＸ２からＬＢＡＸ３までの領域Ａ３が、ユーザデータ領域であり、ＬＢＡＸ３からＬＢＡＸ４までの領域Ａ４が、永続的なパーティション（特定領域）である。

図２の説明に戻り、メモリ制御部４２０（記憶制御部の一例）は、例えば、ＳＳＤコントローラ４２の不図示のＣＰＵに、不図示のＲＯＭが記憶するプログラムを実行させることで実現する機能部である。メモリ制御部４２０は、ＳＳＤ記憶部４１０へのアクセスを制御する。

メモリ制御部４２０は、例えば、ＳＳＤ記憶部４１０の複数ビットセルに、複数ビットのデータを記憶させる際に、Ｖｔｈ（閾値電圧）のバラツキ幅を変更可能な記憶処理を実行する。メモリ制御部４２０は、ＳＳＤ記憶部４１０の記憶領域のうち、メイン制御部１０によって設定された永続的なパーティション（特定領域）に対して、他の領域よりもＶｔｈのバラツキ幅が狭くなるように、複数ビットのデータを記憶させる。
メモリ制御部４２０は、領域設定処理部４２１と、書き込み処理部４２２と、読み出し処理部４２３とを備える。

領域設定処理部４２１は、メイン制御部１０の要求に応じて、各種パーティション（記憶領域）を設定する。領域設定処理部４２１は、設定したパーティション（記憶領域）を、管理情報記憶部４１１に記憶させる。領域設定処理部４２１は、例えば、永続的なパーティション（特定領域）を、メイン制御部１０の要求に応じて設定し、永続的なパーティションの領域範囲情報（ＬＢＡの範囲情報）を、管理情報記憶部４１１に記憶させる。

書き込み処理部４２２は、ＳＳＤ記憶部４１０の複数ビットセルへのデータの記憶処理（書き込み処理）を実行する。書き込み処理部４２２は、モード情報記憶部４１２が記憶するモードごとの設定情報に基づいて、Ｖｔｈのバラツキ範囲と、書き込みに要する書き込み時間とを変更した記憶処理（書き込み処理）を実行する。書き込み処理部４２２は、通常の記憶モードと、高品質記憶モードとを有している。書き込み処理部４２２は、上述した永続的なパーティション（特定領域）に対して、高品質記憶モードにより記憶処理を実行し、その他の領域（例えば、ユーザデータ領域、等）に対して、通常の記憶モードにより記憶処理を実行する。

書き込み処理部４２２は、メイン制御部１０から指定されたＬＢＡである指定ＬＢＡにデータを記憶させる際に、管理情報記憶部４１１が記憶するＬＢＡ情報に基づいて、指定ＬＢＡが、永続的なパーティションであるか否かを判定する。書き込み処理部４２２は、指定ＬＢＡが、永続的なパーティション（特定領域）である場合に、高品質記憶モードにより、指定ＬＢＡにデータを記憶させる。また、書き込み処理部４２２は、指定ＬＢＡが、永続的なパーティション（特定領域）でない場合に、通常の記憶モードにより、指定ＬＢＡにデータを記憶させる。

書き込み処理部４２２は、高品質記憶モードにおいて、印加期間を分割した所定の期間、複数ビットセルにデータを記憶する電圧を印加する印加処理を実行し、印加処理の後、Ｖｔｈが、Ｖｔｈのバラツキ幅内になったか否かを確認する確認処理を実行する。書き込み処理部４２２は、印加処理及び確認処理を、Ｖｔｈが、高品質記憶モードのＶｔｈのバラツキ幅内になるまで、繰り返す繰り返し処理を実行する。

読み出し処理部４２３は、管理情報記憶部４１１が記憶する管理情報に基づいて、メイン制御部１０から指定された指定ＬＢＡのデータを読み出して、メイン制御部１０に出力する。

次に、図４及び図５を用いて、上述した通常の記憶モードと、高品質記憶モードとの複数ビットセルへの記憶処理の違いを説明する。
図４は、本実施形態による情報処理装置１のＳＳＤ４０の通常の記憶モードにおけるＶｔｈの分布例を示す図である。

図４において、グラフの横軸は、通常の記憶モードによって、各データに対応した記憶処理（書き込み処理）した場合のＶｔｈを示しており、縦軸は、セル数を示している。
また、図４において、波形Ｗ１１は、通常の記憶モードによって、複数ビットセルにデータ“００１”を記憶させた場合のＶｔｈ分布を示しており、波形Ｗ１２は、通常の記憶モードによって、複数ビットセルにデータ“０１０”を記憶させた場合のＶｔｈ分布を示している。また、波形Ｗ１３は、通常の記憶モードによって、複数ビットセルにデータ“０１１”を記憶させた場合のＶｔｈ分布を示しており、波形Ｗ１４は、通常の記憶モードによって、複数ビットセルにデータ“１００”を記憶させた場合のＶｔｈ分布を示している。

書き込み処理部４２２は、通常の記憶モードによって、書き込みデータ（記憶データ）に応じて、図４の波形Ｗ１１～波形Ｗ１４に示すように、Ｖｔｈのバラツキ幅Ｄ１を持った分布で、データの記憶処理を実行する。

また、読み出し処理部４２３は、複数ビットセルからデータを読み出す際に、Ｖｔｈが、電圧Ｖｔ１から電圧Ｖｔ２の間である場合に、データ“００１”と判定し、Ｖｔｈが、電圧Ｖｔ２から電圧Ｖｔ３の間である場合に、データ“０１０”と判定する。また、読み出し処理部４２３は、複数ビットセルからデータを読み出す際に、Ｖｔｈが、電圧Ｖｔ３から電圧Ｖｔ４の間である場合に、データ“０１１”と判定し、Ｖｔｈが、電圧Ｖｔ４から電圧Ｖｔ５の間である場合に、データ“１００”と判定する。

また、波形Ｗ１３Ｅは、複数ビットセルの劣化や、データ書き込みからの時間経過によって、Ｖｔｈが下方に移動した一例を示している。この場合、一部の複数ビットセルにおいて、Ｖｔｈが、電圧Ｖｔ３を下回るため、データ化けが発生する。

また、図５は、本実施形態による情報処理装置１のＳＳＤ４０の高品質記憶モードにおけるＶｔｈの分布例を示す図である。

図５において、グラフの横軸は、高品質記憶モードによって、各データに対応した記憶処理（書き込み処理）した場合のＶｔｈを示しており、縦軸は、セル数を示している。
また、図５において、波形Ｗ２１は、高品質記憶モードによって、複数ビットセルにデータ“００１”を記憶させた場合のＶｔｈ分布を示しており、波形Ｗ２２は、高品質記憶モードによって、複数ビットセルにデータ“０１０”を記憶させた場合のＶｔｈ分布を示している。また、波形Ｗ２３は、高品質記憶モードによって、複数ビットセルにデータ“０１１”を記憶させた場合のＶｔｈ分布を示しており、波形Ｗ２４は、高品質記憶モードによって、複数ビットセルにデータ“１００”を記憶させた場合のＶｔｈ分布を示している。

書き込み処理部４２２は、高品質記憶モードによって、書き込みデータ（記憶データ）に応じて、図５の波形Ｗ２１～波形Ｗ２４に示すように、Ｖｔｈのバラツキ幅Ｄ２を持った分布で、データの記憶処理を実行する。なお、高品質記憶モードにおけるＶｔｈのバラツキ幅Ｄ２は、通常の記憶モードにおけるＶｔｈのバラツキ幅Ｄ１に比べて狭い。

再び、図２の説明に戻り、記憶部５０は、例えば、メインメモリ１２又はＳＳＤ４０により実現される記憶部であり、情報処理装置１が利用する各種情報を記憶する。記憶部５０は、領域範囲記憶部５１を備える。

領域範囲記憶部５１は、例えば、メインメモリ１２により実現される記憶部であり、上述した永続的なパーティション（特定領域）のＬＢＡの範囲を示す情報を記憶する。

メイン制御部１０は、ＣＰＵ１１及びチップセット２１が、メインメモリ１２が記憶するプログラムを実行することで実現される機能部であり、ＯＳに基づく各種処理を実行する。メイン制御部１０は、例えば、ＳＳＤ４０が記憶するデータに基づく各種処理を実行する。メイン制御部１０は、ＡＰ処理部１０１と、ＳＳＤデバイスドライバ部１０２とを備える。

ＡＰ処理部１０１は、ＯＳ上で実行されるアプリケーションプログラムを処理する機能部である。ＡＰ処理部１０１は、例えば、情報処理装置１（自装置）がＥＯＬになる際に、ＳＳＤ４０のＳＳＤ記憶部４１０に永続的なパーティション（特定領域）を設定し、当該永続的なパーティション（特定領域）に、後日読み出しが必要な重要データを記憶させる。

ＡＰ処理部１０１は、永続的なパーティション（特定領域）を設定した際に、領域範囲記憶部５１に永続的なパーティション（特定領域）のＬＢＡの範囲を示す情報を記憶させる。また、ＡＰ処理部１０１は、永続的なパーティション（特定領域）に、重要データを書き込む際に、領域範囲記憶部５１が記憶する情報に基づいて、永続的なパーティション（特定領域）のＬＢＡの範囲を認識する。
なお、ＡＰ処理部１０１は、後述するＳＳＤデバイスドライバ部１０２を介して、ＳＳＤ４０に対してアクセスを行う。

ＳＳＤデバイスドライバ部１０２は、ＳＳＤ４０にアクセスするためのデバイスドライバを実現する機能部である。ＳＳＤデバイスドライバ部１０２は、指定ＬＢＡのデータを記憶させる（書き込む）書き込み要求をＳＳＤ４０に送信して、指定ＬＢＡにデータを記憶させる。また、ＳＳＤデバイスドライバ部１０２は、指定ＬＢＡのデータを読み出す読み出し要求をＳＳＤ４０に送信して、指定ＬＢＡのデータを読み出す。

次に、図面を参照して、本実施形態による情報処理装置１の動作について説明する。
図６は、本実施形態による情報処理装置１による永続的なパーティションの設定処理の一例を示すフローチャートである。

図６に示すように、情報処理装置１のメイン制御部１０は、まず、指定された永続的なパーティションの範囲を受け付け、領域範囲記憶部５１に記憶させる（ステップＳ１０１）。メイン制御部１０のＡＰ処理部１０１は、例えば、入力部３２から受け付けた永続的なパーティションの範囲を、領域範囲記憶部５１に記憶させる。

次に、ＡＰ処理部１０１は、ＳＳＤ４０に永続的なパーティションの生成を依頼する（ステップＳ１０２）。ＡＰ処理部１０１は、ＳＳＤデバイスドライバ部１０２に、永続的なパーティションの生成を依頼し、ＳＳＤデバイスドライバ部１０２が、ＳＳＤ４０に、永続的なパーティションの生成要求を送信する。

次に、ＳＳＤ４０は、永続的なパーティションの領域を生成する（ステップＳ１０３）。ＳＳＤ４０の領域設定処理部４２１は、ＳＳＤデバイスドライバ部１０２から受信した永続的なパーティションの生成要求に応じて、永続的なパーティションの領域を設定する。領域設定処理部４２１は、生成要求で指定された永続的なパーティションの領域のＬＢＡの範囲を、管理情報記憶部４１１に記憶させて、永続的なパーティションの領域を生成する。

次に、ＡＰ処理部１０１は、永続的なパーティションの領域に、データを保存する（ステップＳ１０４）。ＡＰ処理部１０１は、領域範囲記憶部５１が記憶する永続的なパーティションの範囲のＬＢＡに対して、重要データを記憶させる要求を、ＳＳＤデバイスドライバ部１０２を介して、ＳＳＤ４０の書き込み処理部４２２に送信する。書き込み処理部４２２は、ＳＳＤ記憶部４１０の永続的なパーティションの領域に、重要データを記憶させる。ステップＳ１０４の処理後に、ＡＰ処理部１０１は、処理を終了する。

次に、図７を参照して、情報処理装置１によるＳＳＤ４０への記憶処理について説明する。
図７は、本実施形態による情報処理装置１によるＳＳＤ４０への記憶処理の一例を示すフローチャートである。

図７に示すように、ＳＳＤ４０のメモリ制御部４２０は、メイン制御部１０からの記憶要求（書き込み要求）に応じて、書き込み指定のＬＢＡ（指定ＬＢＡ）が、永続的なパーティションの範囲か否かを判定する（ステップＳ２０１）。メモリ制御部４２０の書き込み処理部４２２は、管理情報記憶部４１１が記憶する永続的なパーティションのＬＢＡの範囲を示す情報に基づいて、指定ＬＢＡが、永続的なパーティションの範囲内であるか否かを判定する。書き込み処理部４２２は、指定ＬＢＡが、永続的なパーティションの範囲内である場合（ステップＳ２０１：ＹＥＳ）に、処理をステップＳ２０２に進める。また、書き込み処理部４２２は、指定ＬＢＡが、永続的なパーティションの範囲外である場合（ステップＳ２０１：ＮＯ）に、処理をステップＳ２０３に進める。

ステップＳ２０２において、書き込み処理部４２２は、高品質記憶モードにて、記憶処理（書き込み処理）を実行する。書き込み処理部４２２は、モード情報記憶部４１２から、高品質記憶モードの設定情報を取得し、設定情報により、図５に示すような高品質記憶モードの記憶処理（書き込み処理）を実行する。ステップＳ２０２の処理後に、書き込み処理部４２２は、処理を終了する。

また、ステップＳ２０３において、書き込み処理部４２２は、通常の記憶モードにて、記憶処理（書き込み処理）を実行する。書き込み処理部４２２は、モード情報記憶部４１２から、通常の記憶モードの設定情報を取得し、設定情報により、図４に示すような通常の記憶モードの記憶処理（書き込み処理）を実行する。ステップＳ２０３の処理後に、書き込み処理部４２２は、処理を終了する。

次に、図８を参照して、上述したステップＳ２０２の処理である高品質記憶モードの記憶処理の詳細について説明する。
図８は、本実施形態による情報処理装置１による高品質記憶モードの記憶処理の一例を示すフローチャートである。

図８に示すように、メモリ制御部４２０の書き込み処理部４２２は、設定された所定の期間、書き込み電圧を印加して、メモリセルにデータを書き込む（ステップＳ３０１）。書き込み処理部４２２は、モード情報記憶部４１２が記憶する高品質記憶モードの印加期間（所定の期間）、指定ＬＢＡの複数ビットセルに、書き込み電圧を印加する。

次に、書き込み処理部４２２は、データを読み出してＶｔｈを検出する（ステップＳ３０２）。書き込み処理部４２２は、読み出し確認を実行して、書き込んだＶｔｈを検出する。

次に、書き込み処理部４２２は、データに応じたＶｔｈのバラツキ幅の範囲内か否かを判定する（ステップＳ３０３）。書き込み処理部４２２は、検出したＶｔｈが、書き込みデータに応じたＶｔｈのバラツキ幅の範囲内（許容範囲内）であるか否かを判定する（確認処理）。書き込み処理部４２２は、検出したＶｔｈが、書き込みデータに応じたＶｔｈのバラツキ幅の範囲内である場合（ステップＳ３０３：ＹＥＳ）に、記憶処理（書き込み処理）を終了する。また、書き込み処理部４２２は、検出したＶｔｈが、書き込みデータに応じたＶｔｈのバラツキ幅の範囲内でない場合（ステップＳ３０３：ＮＯ）に、処理をステップＳ３０１に戻す。

このように、書き込み処理部４２２は、Ｖｔｈが、書き込みデータに応じたＶｔｈのバラツキ幅の範囲内になるまで、ステップＳ３０１及びステップＳ３０２の処理を繰り返す。その結果、書き込み処理部４２２は、上述した図５に示すようなＶｔｈのバラツキ幅Ｄ２の書き込みを実行する。

なお、書き込み処理部４２２は、通常の記憶モードにおいて、所定の期間及びＶｔｈのバラツキ幅の範囲を、高品質記憶モードよりも広げて、上述した図８と同様の処理を実行してもよい。また、書き込み処理部４２２は、通常の記憶モードにおいて、予め設定された１回の書き込み電圧の印加期間で、記憶処理（書き込み処理）を実行するようにしてもよい。

以上説明したように、本実施形態による情報処理装置１は、ＳＳＤ４０と、メイン制御部１０とを備える。ＳＳＤ４０は、１つのメモリセルで複数ビットのデータを記憶する複数ビットセルにより構成され、電気的に書き換え可能なＳＳＤ記憶部４１０（不揮発性記憶部）を含む。メイン制御部１０は、ＳＳＤ４０が記憶するデータに基づく処理を実行する。ＳＳＤ４０は、ＳＳＤ記憶部４１０へのアクセスを制御するメモリ制御部４２０（記憶制御部）であって、複数ビットセルに、複数ビットのデータを記憶させる際に、Ｖｔｈ（閾値電圧）のバラツキ幅を変更可能な記憶処理を実行するメモリ制御部４２０を備える。

これにより、本実施形態による情報処理装置１は、複数ビットセルに、複数ビットのデータを記憶させる際に、Ｖｔｈ（閾値電圧）のバラツキ幅を変更可能な記憶処理を実行することができるため、例えば、記憶場所によって、高品質な記憶処理に切り替えることが可能であり、データリテンション（データ保持期間）を長くすることができる。よって、本実施形態による情報処理装置１は、例えば、ＥＯＬになった後などの電源が供給されていない状態で、ＳＳＤのデータ化けを低減し、一定の期間のＳＳＤ４０のデータの読み出しを保証することができる。

なお、従来の情報処理装置では、電源が供給されている状態において、定期的に複数ビットセルのデータ化けを確認及び訂正する管理処理を行っているが、電源が供給されていない状態では、このような管理処理が実行されない。そのため、従来の情報処理装置では、例えば、ＥＯＬになった後などの電源が供給されていない状態で、一定の期間のＳＳＤ４０のデータの読み出しを保証することが困難であった。これに対して、本実施形態による情報処理装置１は、高品質な記憶処理に切り替えることで、電源が供給されていない状態で、一定の期間のＳＳＤ４０のデータの読み出しを保証することができる。

また、本実施形態では、メモリ制御部４２０は、ＳＳＤ記憶部４１０の記憶領域のうち、メイン制御部１０によって設定された永続的なパーティション（特定領域）に対して、他の領域よりもＶｔｈのバラツキ幅が狭くなるように、複数ビットのデータを記憶させる。

これにより、本実施形態による情報処理装置１は、永続的なパーティション（特定領域）を設定し、永続的なパーティション（特定領域）に対して、他の領域よりもＶｔｈのバラツキ幅が狭くなるようにするため、永続的なパーティション（特定領域）におけるＳＳＤのデータ化けを低減することができる。

また、本実施形態では、ＳＳＤ４０は、ＳＳＤ記憶部４１０における永続的なパーティションのＬＢＡ（論理位置）情報を記憶する管理情報記憶部４１１（位置情報記憶部）を備える。メモリ制御部４２０は、メイン制御部１０から指定されたＬＢＡである指定ＬＢＡ（指定論理位置）にデータを記憶させる際に、管理情報記憶部４１１が記憶するＬＢＡ情報に基づいて、指定ＬＢＡが、永続的なパーティションであるか否かを判定する。メモリ制御部４２０は、指定ＬＢＡが、永続的なパーティションである場合に、通常の記憶モードよりもＶｔｈのバラツキ幅が狭い高品質記憶モードにより、指定ＬＢＡにデータを記憶させる。

これにより、本実施形態による情報処理装置１は、永続的なパーティションであるか否かに応じて、高品質記憶モードの記憶処理と、通常の記憶モードの記憶処理とを切り替えて使用することができる。

また、本実施形態では、メモリ制御部４２０は、指定ＬＢＡが、永続的なパーティションでない場合に、通常の記憶モードにおいて、高品質記憶モードよりもＶｔｈのバラツキ幅が広く、複数ビットセルへの記憶に要する期間である記憶期間が高品質記憶モードよりも短い記憶処理を実行する。

これにより、本実施形態による情報処理装置１は、通常の記憶モードの記憶処理と、高品質記憶モードの記憶処理とを切り替えて使用することで、記憶処理期間（書き込み期間）を短縮した高いパフォーマンスと、Ｖｔｈのバラツキ幅が狭いことによるデータリテンション（データ保持期間）の長期保証とを両立させることができる。

また、本実施形態では、メモリ制御部４２０は、高品質記憶モードにおいて、印加処理と、確認処理と、繰り返す繰り返し処理とを実行する。メモリ制御部４２０は、印加処理において、印加期間を分割した所定の期間、複数ビットセルにデータを記憶する電圧を印加する。メモリ制御部４２０は、確認処理において、印加処理の後、Ｖｔｈが、Ｖｔｈのバラツキ幅内になったか否かを確認する。メモリ制御部４２０は、繰り返し処理において、印加処理及び確認処理を、Ｖｔｈが、Ｖｔｈのバラツキ幅内になるまで、繰り返す。

これにより、本実施形態による情報処理装置１は、複数ビットセルを所定の期間に分割して、データを記憶する電圧を印加し、Ｖｔｈを確認しながら繰り返すため、簡易な手法により、Ｖｔｈのバラツキ幅を狭くした高品質記憶モードの記憶処理が可能になる。

また、本実施形態では、メイン制御部１０は、情報処理装置１（自装置）がＥＯＬになる際に、ＳＳＤ記憶部４１０に永続的なパーティション（特定領域）を設定し、当該永続的なパーティションに、後日読み出しが必要な重要データを記憶させる。

これにより、本実施形態による情報処理装置１は、ＥＯＬになる際に、永続的なパーティション（特定領域）を設定し、重要データを高品質記憶モードで記憶させるため、ＥＯＬ後の重要データのデータリテンション（データ保持期間）を長期化させることができる。よって、本実施形態による情報処理装置１は、一定の期間のＳＳＤ４０の重要データの読み出しを保証することができる。

また、本実施形態による制御方法は、１つのメモリセルで複数ビットのデータを記憶する複数ビットセルにより構成され、電気的に書き換え可能なＳＳＤ記憶部４１０を含むＳＳＤ４０と、ＳＳＤ４０が記憶するデータに基づく処理を実行するメイン制御部１０とを備える情報処理装置１の制御方法であって、メモリ制御ステップを含む。メモリ制御ステップにおいて、ＳＳＤ４０のメモリ制御部４２０が、ＳＳＤ記憶部４１０へのアクセスを制御するステップであって、複数ビットセルに、複数ビットのデータを記憶させる際に、Ｖｔｈのバラツキ幅を変更可能な記憶処理を実行する。

これにより、本実施形態による制御方法は、上述した情報処理装置１と同様の効果を奏し、例えば、ＥＯＬになった後などの電源が供給されていない状態で、ＳＳＤのデータ化けを低減し、一定の期間のＳＳＤ４０のデータの読み出しを保証することができる。

なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。
例えば、上記の実施形態において、情報処理装置１は、ノートブック型パーソナルコンピュータ（モバイルコンピュータ）である例を説明したが、これに限定されるものではなく、例えば、デスクトップ型パーソナルコンピュータやタブレット端末装置などの他の情報処理装置であってもよい。

また、上記の実施形態において、情報処理装置１は、ＥＯＬの際に、永続的なパーティション（特定領域）を設定する例を説明したが、これに限定されるものではなく、通常の使用中に重要データを保存する領域として、永続的なパーティション（特定領域）を設定してもよい。

また、上記の実施形態において、情報処理装置１は、通常の記憶モードと、高品質記憶モードとの２種類の記憶処理を切り替えて使用する例を説明したが、用途に応じて、３つ以上のＶｔｈのバラツキ幅の記憶モードを設けて、切り替えて使用するようにしてもよい。

また、上記の実施形態において、情報処理装置１は、特定領域の一例として、永続的なパーティションを設定する例を説明したが、これに限定されるものではなく、例えば、パーティションでない領域、等、他の領域であってもよい。

また、上記の実施形態において、ＳＳＤ４０のメモリ制御部４２０の一部の処理を、情報処理装置１（例えば、メイン制御部１０やエンベデッドコントローラ３１）が行うようにしてもよい。

また、上記の実施形態において、複数ビットセルが、ＭＬＣ、ＴＬＣ、及びＱＬＣのいずれかである例を説明したが、これに限定されるものではなく、他の複数ビットセルであってもよい。

また、上記の実施形態において、情報処理装置１は、エンベデッドコントローラ３１を備えるパーソナルコンピュータベースの構成例を説明したが、これに限定されるものではなく、エンベデッドコントローラ３１を備えない構成であってもよい。また、情報処理装置１のＯＳは、Ｗｉｎｄｏｗｓ（登録商標）に限定されるものではなく、例えば、Ａｎｄｒｏｉｄ（登録商標）、ｉＯＳ（登録商標）などの他のＯＳに適用してもよい。

なお、上述した情報処理装置１及びＳＳＤ４０が備える各構成は、内部に、コンピュータシステムを有している。そして、上述した情報処理装置１及びＳＳＤ４０が備える各構成の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより上述した情報処理装置１及びＳＳＤ４０が備える各構成における処理を行ってもよい。ここで、「記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行する」とは、コンピュータシステムにプログラムをインストールすることを含む。ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。

また、「コンピュータシステム」は、インターネットやＷＡＮ、ＬＡＮ、専用回線等の通信回線を含むネットワークを介して接続された複数のコンピュータ装置を含んでもよい。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ－ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。このように、プログラムを記憶した記録媒体は、ＣＤ－ＲＯＭ等の非一過性の記録媒体であってもよい。

また、記録媒体には、当該プログラムを配信するために配信サーバからアクセス可能な内部又は外部に設けられた記録媒体も含まれる。なお、プログラムを複数に分割し、それぞれ異なるタイミングでダウンロードした後に情報処理装置１及びＳＳＤ４０が備える各構成で合体される構成や、分割されたプログラムのそれぞれを配信する配信サーバが異なっていてもよい。さらに「コンピュータ読み取り可能な記録媒体」とは、ネットワークを介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（ＲＡＭ）のように、一定時間プログラムを保持しているものも含むものとする。また、上記プログラムは、上述した機能の一部を実現するためのものであってもよい。さらに、上述した機能をコンピュータシステムに既に記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であってもよい。

また、上述した機能の一部又は全部を、ＬＳＩ（Large Scale Integration）等の集積回路として実現してもよい。上述した各機能は個別にプロセッサ化してもよいし、一部、又は全部を集積してプロセッサ化してもよい。また、集積回路化の手法はＬＳＩに限らず専用回路、又は汎用プロセッサで実現してもよい。また、半導体技術の進歩によりＬＳＩに代替する集積回路化の技術が出現した場合、当該技術による集積回路を用いてもよい。

１情報処理装置
１０メイン制御部
１１ＣＰＵ
１２メインメモリ
１３ビデオサブシステム
１４表示部
２１チップセット
２２ＢＩＯＳメモリ
３１エンベデッドコントローラ（ＥＣ）
３２入力部
３３電源回路
４０ＳＳＤ
４１フラッシュメモリ
４２ＳＳＤコントローラ
５０記憶部
５１領域範囲記憶部
１０１ＡＰ処理部
１０２ＳＳＤデバイスドライバ部
４１０ＳＳＤ記憶部
４１１管理情報記憶部
４１２モード情報記憶部
４１３データ記憶部
４２０メモリ制御部
４２１領域設定処理部
４２２書き込み処理部
４２３読み出し処理部

Claims

１つのメモリセルで複数ビットのデータを記憶する複数ビットセルにより構成され、電気的に書き換え可能な不揮発性記憶部を含むＳＳＤ（Solid State Drive）と、
前記ＳＳＤが記憶するデータに基づく処理を実行するメイン制御部と
を備え、
前記ＳＳＤは、
前記不揮発性記憶部へのアクセスを制御する記憶制御部であって、前記複数ビットセルに、前記複数ビットのデータを記憶させる際に、閾値電圧のバラツキ幅を変更可能な記憶処理を実行する記憶制御部を備え、
前記記憶制御部は、前記不揮発性記憶部の記憶領域のうち、前記メイン制御部によって設定された特定領域に対して、他の領域よりも前記閾値電圧のバラツキ幅が狭くなるように、前記複数ビットのデータを記憶させ、
前記メイン制御部は、
自装置がＥＯＬ（End Of Life）になる際に、前記不揮発性記憶部に前記特定領域を設定し、当該特定領域に、後日読み出しが必要な重要データを記憶させる
情報処理装置。
前記ＳＳＤは、前記不揮発性記憶部における前記特定領域の論理位置情報を記憶する位置情報記憶部を備え、
前記記憶制御部は、前記メイン制御部から指定された論理位置である指定論理位置にデータを記憶させる際に、前記位置情報記憶部が記憶する前記論理位置情報に基づいて、前記指定論理位置が、前記特定領域であるか否かを判定し、前記指定論理位置が、前記特定領域である場合に、通常の記憶モードよりも前記閾値電圧のバラツキ幅が狭い高品質記憶モードにより、前記指定論理位置にデータを記憶させる
請求項１に記載の情報処理装置。
前記記憶制御部は、前記指定論理位置が、前記特定領域でない場合に、前記通常の記憶モードにおいて、前記高品質記憶モードよりも前記閾値電圧のバラツキ幅が広く、前記複数ビットセルへの記憶に要する期間である記憶期間が前記高品質記憶モードよりも短い前記記憶処理を実行する
請求項２に記載の情報処理装置。
前記記憶制御部は、前記高品質記憶モードにおいて、
印加期間を分割した所定の期間、前記複数ビットセルにデータを記憶する電圧を印加する印加処理と、
前記印加処理の後、前記閾値電圧が、前記閾値電圧のバラツキ幅内になったか否かを確認する確認処理と、
前記印加処理及び前記確認処理を、前記閾値電圧が、前記閾値電圧のバラツキ幅内になるまで、繰り返す繰り返し処理と
を実行する請求項２に記載の情報処理装置。
１つのメモリセルで複数ビットのデータを記憶する複数ビットセルにより構成され、電気的に書き換え可能な不揮発性記憶部を含むＳＳＤ（Solid State Drive）と、
前記ＳＳＤが記憶するデータに基づく処理を実行するメイン制御部と
を備える情報処理装置の制御方法であって、
前記ＳＳＤの記憶制御部が、前記不揮発性記憶部へのアクセスを制御するステップであって、前記複数ビットセルに、前記複数ビットのデータを記憶させる際に、閾値電圧のバラツキ幅を変更可能な記憶処理を実行するステップを含み、
前記ステップにおいて、前記記憶制御部は、前記不揮発性記憶部の記憶領域のうち、前記メイン制御部によって設定された特定領域に対して、他の領域よりも前記閾値電圧のバラツキ幅が狭くなるように、前記複数ビットのデータを記憶させ、
前記メイン制御部が、自装置がＥＯＬ（End Of Life）になる際に、前記不揮発性記憶部に前記特定領域を設定し、当該特定領域に、後日読み出しが必要な重要データを記憶させる
制御方法。