Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7471082B2 - 半導体装置 - Google Patents
[go: Go Back, main page]

JP7471082B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7471082B2
JP7471082B2 JP2019235990A JP2019235990A JP7471082B2 JP 7471082 B2 JP7471082 B2 JP 7471082B2 JP 2019235990 A JP2019235990 A JP 2019235990A JP 2019235990 A JP2019235990 A JP 2019235990A JP 7471082 B2 JP7471082 B2 JP 7471082B2
Authority
JP
Japan
Prior art keywords
oxide
insulator
insulating layer
layer
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019235990A
Other languages
English (en)
Other versions
JP2020120107A (ja
JP2020120107A5 (ja
Inventor
舜平 山崎
大裕 山口
忍 川口
良寛 小松
敏和 大野
靖正 山根
朋賢 金川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020120107A publication Critical patent/JP2020120107A/ja
Publication of JP2020120107A5 publication Critical patent/JP2020120107A5/ja
Priority to JP2024062875A priority Critical patent/JP7638418B2/ja
Application granted granted Critical
Publication of JP7471082B2 publication Critical patent/JP7471082B2/ja
Priority to JP2025024277A priority patent/JP7796268B2/ja
Priority to JP2025274668A priority patent/JP2026040576A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6329—Deposition from the gas or vapour phase using physical ablation of a target, e.g. physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/875—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being semiconductor metal oxide, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Description

特許法第３０条第２項適用 平成３０年１２月１日に発行されたｉｎｔｅｒｎａｔｉｏｎａｌ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ ｍｅｅｔｉｎｇ ２０１８ ＴＥＣＨＮＩＣＡＬ ＤＩＧＥＳＴ， ３１２－３１５で公開
特許法第３０条第２項適用 平成３０年１２月１－５日に開催された２０１８ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇで発表
本発明の一態様は、半導体装置、ならびに半導体装置の作製方法に関する。または、本発明の一態様は、半導体ウエハ、モジュール、および電子機器に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、および電子機器などは、半導体装置を有すると言える場合がある。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリが主に用いられている。ＣＰＵは、半導体ウエハから切り離された半導体集積回路（少なくともトランジスタ及びメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。
また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照。）。また、例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用して、長期にわたり記憶内容を保持することができる記憶装置などが、開示されている（特許文献２参照。）。
また、近年では電子機器の小型化、軽量化に伴い、集積回路のさらなる高密度化への要求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求められている。
特開２０１２－２５７１８７号公報 特開２０１１－１５１３８３号公報
本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、ノーマリーオフの電気特性を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、信頼性が良好な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、オン電流が大きい半導体装置を提供することを課題の一つとする。または、本発明の一態様は、高い周波数特性を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。
本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、情報の書き込み速度が速い半導体装置を提供することを課題の一つとする。本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、酸化物半導体と、酸化物半導体と接する第１の絶縁体と、第１の絶縁体と接する第２の絶縁体とを有し、第１の絶縁体は過剰酸素を有し、第２の絶縁体は水素を捕獲、または固着する機能を有し、酸化物半導体中の水素は、過剰酸素と結合し、過剰酸素と結合した水素は、第１の絶縁体を経由し、第２の絶縁体に捕獲、または固着し、水素と結合した過剰酸素は、第１の絶縁体に過剰酸素として残存する半導体装置である。
本発明の一態様は、酸化物半導体と、酸化物半導体と接する第１の絶縁体と、第１の絶縁体と接する第２の絶縁体と、第２の絶縁体と接する第３の絶縁体と、を有し、第１の絶縁体は過剰酸素を有し、第２の絶縁体は水素を捕獲、または固着する機能を有し、第３の絶縁体は水素に対するバリア性を有し、酸化物半導体中の水素は、過剰酸素と結合し、過剰酸素と結合した水素は、第１の絶縁体を経由し、第２の絶縁体に捕獲、または固着し、水素と結合した過剰酸素は、第１の絶縁体に過剰酸素として残存する半導体装置である。
上記において、第３の絶縁体は、窒化シリコンを含む。
上記において、第２の絶縁体は、酸化アルミニウムを含む。
上記において、酸化アルミニウムは、スパッタリング法により形成される。
上記において、酸化物半導体は、Ｉｎ－Ｇａ－Ｚｎ酸化物である。
本発明の一態様は、上記に記載の半導体装置と、容量デバイスと、を有する、メモリデバイスである。
本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、ノーマリーオフの電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、信頼性が良好な半導体装置を提供することができる。または、本発明の一態様により、オン電流が大きい半導体装置を提供することができる。または、本発明の一態様により、高い周波数特性を有する半導体装置を提供することができる。または、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。
または、長期間においてデータの保持が可能な半導体装置を提供することができる。または、データの書き込み速度が速い半導体装置を提供することができる。または、設計自由度が高い半導体装置を提供することができる。または、消費電力を抑えることができる半導体装置を提供することができる。または、新規な半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
積層構造の断面図。 （Ａ）乃至（Ｂ）絶縁体中の拡散モデルを説明する図。 （Ａ）乃至（Ｂ）絶縁体中の拡散モデルを説明する図。 （Ａ）半導体装置の上面図、（Ｂ）乃至（Ｄ）半導体装置の断面図。 （Ａ）半導体装置の上面図、（Ｂ）乃至（Ｄ）半導体装置の断面図。 （Ａ）半導体装置の上面図、（Ｂ）乃至（Ｄ）半導体装置の断面図。 （Ａ）半導体装置の作製方法を示す上面図、（Ｂ）乃至（Ｄ）半導体装置の作製方法を示す断面図。 （Ａ）半導体装置の作製方法を示す上面図、（Ｂ）乃至（Ｄ）半導体装置の作製方法を示す断面図。 （Ａ）半導体装置の作製方法を示す上面図、（Ｂ）乃至（Ｄ）半導体装置の作製方法を示す断面図。 （Ａ）半導体装置の作製方法を示す上面図、（Ｂ）乃至（Ｄ）半導体装置の作製方法を示す断面図。 （Ａ）半導体装置の作製方法を示す上面図、（Ｂ）乃至（Ｄ）半導体装置の作製方法を示す断面図。 （Ａ）半導体装置の作製方法を示す上面図、（Ｂ）乃至（Ｄ）半導体装置の作製方法を示す断面図。 （Ａ）半導体装置の作製方法を示す上面図、（Ｂ）乃至（Ｄ）半導体装置の作製方法を示す断面図。 （Ａ）半導体装置の作製方法を示す上面図、（Ｂ）乃至（Ｄ）半導体装置の作製方法を示す断面図。 （Ａ）半導体装置の作製方法を示す上面図、（Ｂ）乃至（Ｄ）半導体装置の作製方法を示す断面図。 （Ａ）半導体装置の作製方法を示す上面図、（Ｂ）乃至（Ｄ）半導体装置の作製方法を示す断面図。 （Ａ）半導体装置の作製方法を示す上面図、（Ｂ）乃至（Ｄ）半導体装置の作製方法を示す断面図。 （Ａ）半導体装置の作製方法を示す上面図、（Ｂ）乃至（Ｄ）半導体装置の作製方法を示す断面図。 （Ａ）半導体装置の作製方法を示す上面図、（Ｂ）乃至（Ｄ）半導体装置の作製方法を示す断面図。 （Ａ）半導体装置の作製方法を示す上面図、（Ｂ）乃至（Ｄ）半導体装置の作製方法を示す断面図。 （Ａ）半導体装置の作製方法を示す上面図、（Ｂ）乃至（Ｄ）半導体装置の作製方法を示す断面図。 （Ａ）半導体装置の作製方法を示す上面図、（Ｂ）乃至（Ｄ）半導体装置の作製方法を示す断面図。 （Ａ）半導体装置の作製方法を示す上面図、（Ｂ）乃至（Ｄ）半導体装置の作製方法を示す断面図。 （Ａ）乃至（Ｂ）半導体装置の断面図。 半導体装置の断面図。 （Ａ）半導体装置の上面図、（Ｂ）半導体装置の断面図。 （Ａ）乃至（Ｂ）半導体装置の断面図。 半導体装置の断面図。 半導体装置の断面図。 （Ａ）乃至（Ｂ）半導体装置の断面図。 （Ａ）ＩＧＺＯの結晶構造の分類を説明する図、（Ｂ）石英ガラスのＸＲＤスペクトルを説明する図、（Ｃ）結晶性ＩＧＺＯのＸＲＤスペクトルを説明する図。 記憶装置の構成を示す断面図。 記憶装置の構成を示す断面図。 記憶装置の構成を示す断面図。 記憶装置の構成を示す断面図。 各種の記憶装置を階層ごとに示す図。 （Ａ）乃至（Ｂ）記憶装置の構成例を示すブロック図および斜視図。 （Ａ）乃至（Ｈ）記憶装置の構成例を示す回路図。 （Ａ）乃至（Ｂ）記憶装置の構成例を示す回路図。 （Ａ）乃至（Ｂ）半導体装置の模式図。 （Ａ）乃至（Ｅ）記憶装置の模式図。 （Ａ）乃至（Ｃ）半導体装置の構成例を示すブロック図。 （Ａ）半導体装置の構成例を示すブロック図、（Ｂ）半導体装置の構成例を示す回路図、（Ｃ）半導体装置の動作例を示すタイミングチャート。 半導体装置の構成例を示すブロック図。 （Ａ）半導体装置の構成例を示す回路図、（Ｂ）半導体装置の動作例を示すタイミングチャート。 半導体装置を示すブロック図。 半導体装置を示す回路図。 （Ａ）乃至（Ｂ）電子部品の例を示す模式図。 （Ａ）乃至（Ｆ）電子機器を示す図。 （Ａ）試料の模式図、（Ｂ）ＴＤＳ分析結果を示す図。 試料の模式図。 （Ａ）乃至（Ｂ）ＳＩＭＳ分析の結果を示す図。 （Ａ）乃至（Ｂ）ＳＩＭＳ分析の結果を示す図。 ＳＩＭＳ分析の結果を示す図。 （Ａ）乃至（Ｃ）各構造が有する水素濃度の積分値を説明する図。 試料の模式図。 （Ａ）乃至（Ｂ）実施例に係る試料のＳＩＭＳ分析の結果を示す図。 （Ａ）乃至（Ｂ）実施例に係る試料のＳＩＭＳ分析の結果を示す図。 （Ａ）乃至（Ｃ）試料の断面を示す図。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお、図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために図に反映しないことがある。また、図面において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、特に上面図（「平面図」ともいう）や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
また、本明細書等において、第１、第２等として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接的に接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に開示されているものとする。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができる場合がある。
なお、本明細書等において、トランジスタの構造によっては、実際にチャネルの形成される領域（チャネル形成領域）におけるチャネル幅（以下、「実効的なチャネル幅」ともいう）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう）と、が異なる場合がある。例えば、ゲートが半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲートが半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
本明細書では、単にチャネル幅と記載した場合には、見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が高くなることや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、および酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、水も不純物として機能する場合がある。また、酸化物半導体の場合、例えば不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
なお、本明細書等において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものである。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものである。
また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜または導電層と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。
また、本明細書等において、「平行」とは、二つの直線が－１０度以上１０度以下の角度で配置されている状態をいう。したがって、－５度以上５度以下の場合も含まれる。また、「略平行」とは、二つの直線が－３０度以上３０度以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０度以上１００度以下の角度で配置されている状態をいう。したがって、８５度以上９５度以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０度以上１２０度以下の角度で配置されている状態をいう。
なお、本明細書において、バリア膜とは、水、水素などの不純物および酸素の透過を抑制する機能を有する膜のことであり、当該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ ＦＥＴあるいはＯＳトランジスタと記載する場合においては、酸化物または酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、ノーマリーオフとは、ゲートに電位を印加しない、またはゲートに接地電位を与えたときに、トランジスタに流れるチャネル幅１μｍあたりの電流が、室温において１×１０－２０Ａ以下、８５℃において１×１０－１８Ａ以下、または１２５℃において１×１０－１６Ａ以下であることをいう。
（実施の形態１）
以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例、およびその作製方法について説明する。
＜半導体装置の構成例１＞
図４（Ａ）、図４（Ｂ）、図４（Ｃ）、および図４（Ｄ）は、本発明の一態様に係るトランジスタ２００、およびトランジスタ２００周辺の上面図および断面図である。
図４（Ａ）は、トランジスタ２００を有する半導体装置の上面図である。また、図４（Ｂ）、および図４（Ｃ）は、当該半導体装置の断面図である。ここで、図４（Ｂ）は、図４（Ａ）にＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図４（Ｃ）は、図４（Ａ）にＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。また、図４（Ｄ）は、図４（Ａ）にＡ５－Ａ６の一点鎖線で示す部位の断面図である。なお、図４（Ａ）の上面図では、図の明瞭化のために一部の要素を省いている。
ここで、トランジスタ２００は、チャネルが形成される領域（以下、チャネル形成領域ともいう。）を含む半導体に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。
酸化物半導体として、例えば、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。また、酸化物半導体として、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物を用いてもよい。
チャネル形成領域に酸化物半導体を用いたトランジスタ２００は、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタ２００に用いることができる。
一方、酸化物半導体を用いたトランジスタは、酸化物半導体中の不純物及び酸素欠損によって、その電気特性が変動し、ノーマリーオン特性（ゲート電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れる特性）となりやすい。
そこで、不純物濃度、および欠陥準位密度が低減された酸化物半導体を用いるとよい。なお、本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。
従って、酸化物半導体中の不純物濃度はできる限り低減されていることが好ましい。なお、酸化物半導体中の不純物としては、例えば、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
特に、酸化物半導体に含まれる不純物としての水素は、酸化物半導体中に酸素欠損（ＶＯ：ｏｘｙｇｅｎ ｖａｃａｎｃｙともいう）を形成する場合がある。また、酸素欠損に水素が入った欠陥（以下、ＶＯＨと呼ぶ場合がある。）は、キャリアとなる電子を生成する場合がある。さらに、水素の一部が金属原子と結合する酸素と反応し、キャリアとなる電子を生成する場合がある。
従って、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。また、酸化物半導体中の水素は、熱、電界などのストレスによって動きやすいため、酸化物半導体に多くの水素が含まれると、トランジスタの信頼性が悪化する恐れもある。
従って、トランジスタに用いる酸化物半導体は、水素などの不純物、および酸素欠損が低減された高純度真性な酸化物半導体を用いることが好ましい。
そこで、外部からの不純物混入を抑制するために、不純物の拡散を抑制する材料（以下、不純物に対するバリア性材料ともいう）を用いて、トランジスタ２００を封止するとよい。
なお、本明細書において、バリア性とは、対応する物質の拡散を抑制する機能（透過性が低いともいう）とする。または、対応する物質を、捕獲、および固着する（ゲッタリングともいう）機能とする。
例えば、水素、および酸素に対する拡散を抑制する機能を有する材料として、酸化アルミニウム、酸化ハフニウム、酸化ガリウム、インジウムガリウム亜鉛酸化物、窒化シリコン、または窒化酸化シリコンなどがある。特に、窒化シリコンまたは窒化酸化シリコンは、水素に対するバリア性が高いため、封止する材質として用いることが好ましい。
また、例えば、水素を捕獲、および固着する機能を有する材料として、酸化アルミニウム、酸化ハフニウム、酸化ガリウム、インジウムガリウム亜鉛酸化物、などの金属酸化物がある。
ここで、トランジスタ２００を封止する構造体は、単層、または２層以上の積層構造で設けることができる。特に、トランジスタ２００を封止する構造体を積層構造、より好ましくは入れ子構造となるように、設けるとよい。
具体的に、トランジスタ２００を封止する構造体が２層構造を有する場合を用いて、説明する。トランジスタ２００を封止する構造体は、トランジスタ２００と近接する第１の構造体、第１の構造体の外方に設けられる第２の構造体を有する。つまり、トランジスタ２００と第２の構造体は、第１の構造体を介して設けられる。
上記構成において、第１の構造体には、水素を捕獲、および固着する機能を有する材料を用いるとよい。また、第２の構造体には、水素、および酸素に対する拡散を抑制する機能を有する材料を用いるとよい。
トランジスタ２００に近接する側に、水素を捕獲、および固着する機能を有する材料を用いることで、トランジスタ２００中、または第１の構造体とトランジスタ２００との間に設けられた層間膜中の水素は、第１の構造体に、捕獲、および固着するため、トランジスタ２００中の水素濃度を低減することができる。
具体的には、酸化アルミニウムを用いることが好ましい。特に、結晶性が低い、または非晶質な酸化アルミニウムは、結晶性が高い酸化アルミニウムよりも、水素の捕獲、および固着する量が大きい場合がある。また、結晶性が低い、または非晶質な酸化アルミニウムは、加熱処理により、水素を拡散する性質を有する。つまり、水素濃度が高い領域と、水素濃度が低い領域との間に、結晶性が低い、または非晶質な酸化アルミニウムを配置し、加熱処理を行った場合、当該酸化アルミニウムを介して、水素濃度が低い領域中の水素は、水素濃度が高い領域へと、拡散する。
従って、第１の構造体として、結晶性が低い、または非晶質な酸化アルミニウムを用いた場合、第１の構造体により、トランジスタ２００を封止した後、加熱処理を行うことが好ましい。当該加熱処理により、トランジスタ２００中の水素は、層間膜、および当該酸化アルミニウムを介して、外方に拡散され、トランジスタ２００、および当該酸化アルミニウム中の水素濃度を低減することができる。つまり、半導体装置中に存在する水素の絶対量を低減することができる。
一方、第２の構造体は、第１の構造体を介して、トランジスタ２００を封止する。従って、第２の構造体の外方から拡散する水素は、第２の構造体により、第２の構造体の内部（トランジスタ２００側）への拡散が、抑制される。つまり、第１の構造体は、第２の構造体の内側に設けられた構造に存在する水素を、効率よく捕獲し、固着することができる。
上記構造として、具体的には、第１の構造体には酸化アルミニウムなどの金属酸化物を用い、第２の構造体には窒化シリコンなどの窒化物を用いることができる。より、具体的には、トランジスタ２００と、窒化シリコン膜との間に、酸化アルミニウム膜を配置するとよい。
さらに、構造体に用いる材料は、成膜条件を適宜設定することにより、膜中の水素濃度を低減することができる。
一般的に、ＣＶＤ法を用いて成膜した膜は、スパッタリング法を用いて成膜した膜よりも、被覆性が高い。一方で、ＣＶＤ法に用いる化合物ガスは、水素を含む場合が多く、ＣＶＤ法を用いて成膜した膜は、スパッタリング法を用いて成膜した膜よりも、水素の含有量が多い。
従って、例えば、トランジスタ２００と近接する膜に、膜中の水素濃度が低減された膜（具体的にはスパッタリング法を用いて成膜した膜）を用いるとよい。一方で、不純物の拡散を抑制する膜として、被膜性が高い一方で膜中の水素濃度が比較的高い膜（具体的にはＣＶＤ法を用いて成膜した膜）を用いる場合、トランジスタ２００と、水素濃度が比較的高い一方で被膜性が高い膜との間に、水素を捕獲、および固着する機能を有し、かつ水素濃度が低減された膜を配置するとよい。
つまり、トランジスタ２００に近接して配置する膜は、膜中の水素濃度が比較的低い膜を用いるとよい。一方で、膜中の水素濃度が比較的高い膜は、トランジスタ２００から遠隔して配置するとよい。
上記構造として、具体的には、トランジスタ２００を、ＣＶＤ法を用いて成膜した窒化シリコン膜を用いて封止する場合、トランジスタ２００と、ＣＶＤ法を用いて成膜した窒化シリコン膜との間に、スパッタリング法を用いて成膜した酸化アルミニウム膜を配置するとよい。さらに好ましくは、ＣＶＤ法を用いて成膜した窒化シリコン膜と、スパッタリング法を用いて成膜した酸化アルミニウム膜との間に、スパッタリング法を用いて成膜した窒化シリコン膜を配置するとよい。
なお、ＣＶＤ法を用いて成膜する場合、水素原子を含まない、または水素原子の含有量が少ない、化合物ガスを用いて成膜することで、成膜した膜に含まれる水素濃度を低減してもよい。
以下では、トランジスタ２００を封止する具体的な構成を、図４を用いて説明する。
本発明の一態様の半導体装置は、基板（図示せず）上の絶縁体２１１と、絶縁体２１１上の絶縁体２１２と、絶縁体２１２上の絶縁体２１４と、絶縁体２１４上のトランジスタ２００と、トランジスタ２００上の絶縁体２８０と、絶縁体２８０上の絶縁体２８２と、絶縁体２８０の側面を覆う絶縁体２８７と、絶縁体２８２、および絶縁体２８７を覆う絶縁体２８３と、絶縁体２８３上の絶縁体２８４と、絶縁体２８４に接して設けられた絶縁体２７４と、を有する。
なお、絶縁体２１１、絶縁体２１２、絶縁体２１４、絶縁体２８０、絶縁体２８２、絶縁体２８７、絶縁体２８３、絶縁体２８４、および絶縁体２７４は層間膜として機能する。
ここで、酸化物半導体の近傍に、過剰酸素領域を有する構造体を設けた場合、酸化物半導体に生じた酸素欠損に、該過剰酸素領域を有する構造体の過剰酸素を拡散することで、該酸素欠損を補償することができる。
なお、本明細書では、加熱により離脱する酸素を過剰酸素と呼ぶことがある。また、化学量論的組成を満たす酸素よりも多くの酸素を、過剰酸素と呼ぶ場合もある。また、化学量論的組成よりも酸素が過剰に存在する領域を、過剰酸素領域ともいう。
ここで、絶縁体中の過剰酸素は、当該絶縁体と接する酸化物半導体中の水素の拡散に対し、影響要因となる可能性がある。具体的には、図１を用いて説明する。図１に示す構造体は、水素を含む酸化物半導体１０、酸化物半導体１０に接する過剰酸素を有する絶縁体１２、絶縁体１２に接する金属酸化物１４を有する。なお、金属酸化物１４を構成する金属原子を、金属原子Ｘとする。
酸化物半導体１０中に存在する水素は、酸化物半導体１０に接する絶縁体１２を介して、他の構造体へと拡散する。当該水素の拡散は、絶縁体１２中の過剰酸素が酸化物半導体１０中の水素と反応しＯＨ結合となり、絶縁体１２中を拡散する。ＯＨ結合を有した水素原子は、金属酸化物１４に到達した際に、水素原子は金属酸化物１４中の金属原子Ｘと結合した酸素原子と反応し、金属酸化物１４中に捕獲、または固着する。一方、ＯＨ結合を有していた過剰酸素の酸素原子は、過剰酸素として絶縁体１２中に残ると推測される。つまり、当該水素の拡散において、絶縁体１２中の過剰酸素が、橋渡し的な役割を担う蓋然性が高い。
なお、図４では、上述の酸化物半導体１０は酸化物２３０ｃに相当し、絶縁体１２は絶縁体２８０に相当する。従って、酸化物２３０ｃと接する絶縁体２８０は、加熱により酸素を脱離することが好ましい。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物を用いることが好ましい。加熱により一部の酸素が脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素分子の脱離量が１．０×１０１８ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、好ましくは１．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、または３．０×１０２０ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上である酸化物である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
従って、絶縁体２８０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコンなどを有することが好ましい。
特に、絶縁体２８０として用いるには、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。また、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコンなどの材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。また、絶縁体２８０は、上記の材料が積層された構造でもよく、例えば、スパッタリング法で成膜した酸化シリコンと、その上に積層されたＣＶＤ法で成膜された酸化窒化シリコンの積層構造とすればよい。また、さらに上に窒化シリコンを積層してもよい。
絶縁体２８０に過剰酸素領域を設けるには、絶縁体２８０に、酸素（少なくとも酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を導入し、酸素を過剰に含有する領域を形成する。
具体的に、酸素導入処理の一例として、絶縁体２８０上に、スパッタリング装置を用いて、金属酸化物を積層する方法がある。例えば、絶縁体２８２を成膜する手段として、スパッタリング装置を用いて、酸素ガス雰囲気下で成膜を行うことで、絶縁体２８２を成膜しながら、絶縁体２８０に酸素を導入することができる。
特に、絶縁体２８０として、酸化窒化シリコンを用い、絶縁体２８２として、酸化アルミニウムを用いることが好ましい。酸化窒化シリコン膜上に、スパッタリング法により酸化アルミニウム膜を成膜することで、被成膜物である酸化窒化シリコンに過剰酸素領域を形成することができる。
なお、絶縁体２８０中の水または水素などの不純物濃度が低減されていることが好ましい。
ここで、具体的に、酸化物２３０に接する絶縁体２８０に酸化シリコンを用いた場合における、絶縁体２８０中の過剰酸素、および水素の拡散挙動、ならびに水酸基の拡散挙動を、量子分子動力学計算を行い、調査した。
＜計算モデルと計算方法＞
まず、基準となるアモルファス状態のＳｉＯ２構造（ａ－ＳｉＯ２構造モデル）のモデルと、基準となるモデルに対して、１個のＯＨ基を追加したモデル、および１個のＨ原子と１個のＯ原子とを追加したモデルを用いて計算を行った。
具体的には、基準となる結晶モデルとして、図２（Ａ）に示す、複数の間隙領域を有するａ－ＳｉＯ２構造モデル２０を用いた。なお、モデル２０は、２４個の原子で構成した。
図２（Ｂ）に示すモデル２４は、モデル２０において、不純物に相当するＨ原子、および過剰酸素に相当するＯ原子が存在するとし、モデル２０の間隙領域２１に１個のＯ原子を、および間隙領域２２に１個のＨ原子を配置した。また、図３（Ａ）に示すモデル２６は、モデル２０において、不純物に相当するＯＨ基が存在するとし、モデル２０の間隙領域２１に１個のＯＨ基を配置した。
具体的な計算内容を以下に示す。また、原子緩和計算には、第一原理電子状態計算パッケージＶＡＳＰ（Ｖｉｅｎｎａ ａｂ ｉｎｉｔｉｏ ｓｉｍｕｌａｔｉｏｎ ｐａｃｋａｇｅ）を用いて行った。計算条件を下表に示す。
また、プロセス温度を鑑み、７００Ｋ（～４００℃）の温度下で、１５０ｐｓ間の計算を行った。
＜拡散挙動について＞
図２（Ｂ）に示すモデル２４において、計算開始直後に、過剰酸素に相当するＯ原子は、不純物に相当するＨ原子と結合して、水酸基（ＯＨ基）となり、アモルファス状態のＳｉＯ２構造中を拡散し始めた。つまり、生成したＯＨ基は、アモルファス状態のＳｉＯ２構造中を拡散し、複数の間隙領域を行き来する挙動が観察された。
また、図３（Ａ）に示すモデル２６において、ＯＨ基は、アモルファス状態のＳｉＯ２構造中を拡散し、複数の間隙領域を行き来する挙動が観察された。
ここで、図３（Ｂ）に、０から５０ｐｓ間の拡散挙動を可視化した概略図を示す。なお、図３（Ｂ）において、ＯＨ基におけるＯ原子とＨ原子との中心座標の軌跡を示す。なお、アモルファス状態のＳｉＯ２構造は初期構造のまま、固定して表示した。図３（Ｂ）に示すように、ＯＨ基は、複数の間隙領域（図では、点線で囲む領域とする。）にわたって拡散していることが確認できた。
以上より、酸化物半導体１０中に存在する水素は、酸化物半導体１０に接する絶縁体１２を介して、他の構造体へと拡散する。当該水素の拡散は、絶縁体１２中の過剰酸素が酸化物半導体１０中の水素と反応しＯＨ結合となり、絶縁体１２中を拡散することが確認できた。
また、絶縁体２１１、絶縁体２１２、絶縁体２１４、絶縁体２８２、絶縁体２８７、絶縁体２８３、および絶縁体２８４に、不純物に対するバリア性を有する材料を用いることで、トランジスタ２００が有する酸化物半導体を高純度真性に保つことができる。
具体的には、絶縁体２１４、絶縁体２８７、および絶縁体２８２は、トランジスタ２００、および絶縁体２８０を、封止する構造（以下、封止構造ともいう）とする。例えば、図４に示すように、トランジスタ２００の下方に絶縁体２１４を設け、トランジスタ２００の上方に絶縁体２８２を設ける。また、トランジスタ２００の側面は、絶縁体２８７をサイドウォール状に設ける。さらに、サイドウォール状の絶縁体２８７の下端部は、絶縁体２１４の端部と接し、絶縁体２８７の上端部は、絶縁体２８２の端部と接する。
ここで、絶縁体２８７と絶縁体２１４とは、確実に接することが好ましい。従って、絶縁体２１４と絶縁体２８７とが確実に接する領域を設けるには、絶縁体２１４の下方に設けられた絶縁体２１２の側面に接するように、絶縁体２８７を設けることが好ましい。
従って、絶縁体２１４、絶縁体２８７、および絶縁体２８２により、トランジスタ２００を包囲する構造を有する。
ここで、絶縁体２１４、絶縁体２８７、および絶縁体２８２には、同じ材料を用いる。また、好ましくは、絶縁体２１４、絶縁体２８７、および絶縁体２８２の成膜方法は、同じ条件を用いて成膜することが好ましい。膜質が等しい絶縁体２１４、絶縁体２８７、および絶縁体２８２が接することで、密閉性が高い封止構造とすることができる。
また、絶縁体２１４、絶縁体２８７、および絶縁体２８２には、水素を捕獲、および固着する機能を有する材料を用いることが好ましい。具体的には、酸化アルミニウム、酸化ハフニウム、酸化ガリウム、インジウムガリウム亜鉛酸化物などの金属酸化物を用いることができる。
封止構造を形成する絶縁体２１４、絶縁体２８７、および絶縁体２８２は、トランジスタ２００、または絶縁体２８０に接して設けられる。従って、トランジスタ２００中、または絶縁体２８０中に混入した水素を捕獲、および固着することで、トランジスタ２００が有する酸化物半導体の水素濃度を低減することができる。
また、トランジスタ２００を封止する構造である絶縁体２１４、絶縁体２８７、および絶縁体２８２は、絶縁体２１１、絶縁体２１２、絶縁体２８３により設けられた封止構造により包囲される。
例えば、図４に示すように、絶縁体２１４の下方には、絶縁体２１１、および絶縁体２１２を配置し、絶縁体２８７、および絶縁体２８２を覆って、絶縁体２８３を設ける。また、絶縁体２１４、絶縁体２８７、および絶縁体２８２より設けられたトランジスタ２００を封止する構造の外方で、絶縁体２１１と絶縁体２８３とが接することで、２重目の封止構造を形成する。
ここで、絶縁体２１１、絶縁体２１２と絶縁体２８３には、水素、および酸素に対する拡散を抑制する機能を有する材料を用いることが好ましい。特に、窒化シリコンまたは窒化酸化シリコンは、水素に対するバリア性が高いため、封止する材質として用いることが好ましい。
また、トランジスタ２００の上方を被覆する絶縁体２８３の上方に、被膜性が高い絶縁体２８４を設けることが好ましい。なお、絶縁体２８４は、絶縁体２１１、絶縁体２１２および絶縁体２８３と同じ材料を用いることが好ましい。
例えば、絶縁体２１２、絶縁体２８３は、スパッタリング法を用いて成膜することで、膜中の水素濃度が比較的低い膜により封止構造を設けることができる。
一方、スパッタリング法を用いて成膜した膜は、比較的被膜性が低い。そこで、絶縁体２１１、および絶縁体２８４を、被膜性が高いＣＶＤ法などを用いて成膜することで、より密閉性を高めることができる。
従って、絶縁体２１２および絶縁体２８３は、絶縁体２１１と絶縁体２８４よりも水素濃度が低いことが好ましい。
なお、好ましくは、絶縁体２１１、絶縁体２１２、絶縁体２１４、絶縁体２８２、絶縁体２８７、絶縁体２８３、および絶縁体２８４は、酸素に対するバリア性を有する材料を用いてもよい。上記封止構造が、酸素に対するバリア性を有することで、絶縁体２８０が有する過剰酸素の外方拡散を抑制し、効率的にトランジスタ２００へと供給することができる。
また、本発明の一態様の半導体装置は、トランジスタ２００と電気的に接続し、プラグとして機能する導電体２４０（導電体２４０ａ、および導電体２４０ｂ）とを有する。なお、プラグとして機能する導電体２４０の側面に接して絶縁体２４１（絶縁体２４１ａ、および絶縁体２４１ｂ）が設けられる。また、絶縁体２８４上、および導電体２４０上には、導電体２４０と電気的に接続し、配線として機能する導電体２４６（導電体２４６ａ、および導電体２４６ｂ）が設けられる。また、導電体２４６上、および絶縁体２７４上には、絶縁体２８６が設けられている。
ここで、絶縁体２７２、絶縁体２７３、絶縁体２８０、絶縁体２８２、絶縁体２８３、および絶縁体２８４に設けられた開口の内壁に接して、絶縁体２４１（絶縁体２４１ａ、または絶縁体２４１ｂ）が設けられ、その側面に接して導電体２４０（導電体２４０ａ、または導電体２４０ｂ）の第１の導電体が設けられ、さらに内側に導電体２４０の第２の導電体が設けられている。
なお、導電体２４０の上面の高さと、絶縁体２８４の上面の高さは同程度にできる。また、図では、導電体２４０の第１の導電体および導電体２４０の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４０を単層、または３層以上の積層構造として設ける構成にしてもよい。
また、導電体２４０ａおよび導電体２４０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４０ａおよび導電体２４０ｂは積層構造としてもよい。なお、図４（Ａ）で導電体２４０ａおよび導電体２４０ｂは、上面視において円形状にしているが、これに限られるものではない。例えば、導電体２４０ａおよび導電体２４０ｂが、上面視において、楕円などの略円形状、四角形などの多角形状、四角形等の多角形の角部を丸めた形状になっていてもよい。
また、導電体２４０を積層構造とする場合、水または水素などの不純物、および酸素の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。また、水または水素などの不純物、および酸素の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。当該導電性材料を用いることで、絶縁体２８０などから拡散する水または水素などの不純物が、導電体２４０ａおよび導電体２４０ｂを通じて酸化物２３０に混入するのをさらに低減することができる。また、絶縁体２８０に添加された酸素が導電体２４０ａおよび導電体２４０ｂに吸収されるのを防ぐことができる。
絶縁体２４１ａおよび絶縁体２４１ｂとしては、例えば、窒化シリコン、酸化アルミニウム、または窒化酸化シリコンなどの絶縁体を用いればよい。絶縁体２４１ａおよび絶縁体２４１ｂは、絶縁体２７４、絶縁体２８３、絶縁体２８２、絶縁体２８０、絶縁体２７３、および絶縁体２７２に接して設けられるので、絶縁体２８０などから水または水素などの不純物が、導電体２４０ａおよび導電体２４０ｂを通じて酸化物２３０に混入するのを抑制することができる。特に、窒化シリコンは水素に対するブロッキング性が高いので好適である。また、絶縁体２８０に含まれる酸素が導電体２４０ａおよび導電体２４０ｂに吸収されるのを防ぐことができる。
また、導電体２４０ａの上面、および導電体２４０ｂの上面に接して配線として機能する導電体２４６（導電体２４６ａ、および導電体２４６ｂ）を配置してもよい。導電体２４６は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体２４６は、積層構造としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層としてもよい。なお、当該導電体２４６は、絶縁体に設けられた開口に埋め込むように形成してもよい。
［トランジスタ２００］
図４に示すように、トランジスタ２００は、絶縁体２１６と、導電体２０５（導電体２０５ａ、および導電体２０５ｂ）と、絶縁体２２２と、絶縁体２２４と、酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）と、導電体２４２（導電体２４２ａ、および導電体２４２ｂ）と、酸化物２４３（酸化物２４３ａ、および酸化物２４３ｂ）と、絶縁体２７２と、絶縁体２７３と、絶縁体２５０と、導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、を有する。
トランジスタ２００において、導電体２６０は、トランジスタの第１のゲートとして機能し、導電体２０５は、トランジスタの第２のゲートとして機能する。また、導電体２４２ａ、および導電体２４２ｂは、ソース電極またはドレイン電極として機能する。
酸化物２３０は、チャネル形成領域を有する半導体として機能する。
絶縁体２５０は、第１のゲート絶縁体として機能し、絶縁体２２２、および絶縁体２２４は、第２のゲート絶縁体として機能する。
ここで、図４に示すトランジスタ２００は、絶縁体２８０などの層間膜に設けた開口部内に、導電体２６０が、絶縁体２５０を介して、自己整合的に形成される。
つまり、導電体２６０は、絶縁体２５０を介して、絶縁体２８０を含む層間膜に設けた開口を埋めるように形成されるため、導電体２４２ａと導電体２４２ｂの間の領域に、導電体２６０の位置合わせが不要となる。
また、絶縁体２８０を含む層間膜に設けた開口内に、酸化物２３０ｃを設けることが好ましい。従って、絶縁体２５０、および導電体２６０は、酸化物２３０ｃを介して、酸化物２３０ｂ、および酸化物２３０ａの積層構造と重畳する領域を有する。当該構造とすることで、酸化物２３０ｃと絶縁体２５０とを連続成膜により、形成することが可能となるため、酸化物２３０と絶縁体２５０との界面を清浄に保つことができる。従って、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００は高いオン電流、および高い周波数特性を得ることができる。
また、図４に示すトランジスタ２００は、導電体２６０の底面、および側面が絶縁体２５０に接する。また、絶縁体２５０の底面、および側面は、酸化物２３０ｃと接する。
また、トランジスタ２００は、図４（Ｂ）、図４（Ｃ）、および図４（Ｄ）に示すように、絶縁体２８２と、酸化物２３０ｃとが、直接接する構造となっている。当該構造とすることで、絶縁体２８０に含まれる酸素の導電体２６０への拡散を抑制することができる。
従って、絶縁体２８０に含まれる酸素は、酸化物２３０ｃを介して、酸化物２３０ａおよび酸化物２３０ｂへ効率よく供給することができるので、酸化物２３０ａ中および酸化物２３０ｂ中の酸素欠損を低減し、トランジスタ２００の電気特性および信頼性を向上させることができる。
以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の詳細な構成について説明する。
トランジスタ２００は、チャネル形成領域を含む酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。
例えば、酸化物半導体として機能する金属酸化物は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。エネルギーギャップの大きい金属酸化物を用いることで、トランジスタ２００の非導通状態におけるリーク電流（オフ電流）を極めて小さくすることができる。このようなトランジスタを用いることで、低消費電力の半導体装置を提供できる。
具体的には、酸化物２３０として、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。特に、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫を用いるとよい。また、酸化物２３０として、Ｉｎ酸化物、Ｉｎ－Ｍ酸化物、Ｉｎ－Ｚｎ酸化物、またはＭ－Ｚｎ酸化物を用いてもよい。
図４に示すように、酸化物２３０は、絶縁体２２４上の酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上に配置され、少なくとも一部が酸化物２３０ｂの上面に接する酸化物２３０ｃと、を有することが好ましい。ここで、酸化物２３０ｃの側面は、酸化物２４３ａ、酸化物２４３ｂ、導電体２４２ａ、導電体２４２ｂ、絶縁体２７２、絶縁体２７３、および絶縁体２８０に接して設けられていることが好ましい。
つまり、酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２３０ｃと、を有する。酸化物２３０ｂ下に酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。また、酸化物２３０ｂ上に酸化物２３０ｃを有することで、酸化物２３０ｃよりも上方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。
なお、トランジスタ２００では、チャネル形成領域と、その近傍において、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物２３０ｂの単層、酸化物２３０ｂと酸化物２３０ａの２層構造、酸化物２３０ｂと酸化物２３０ｃの２層構造、または４層以上の積層構造を設ける構成にしてもよい。例えば、酸化物２３０ｃを２層構造にして、４層の積層構造を設ける構成にしてもよい。
また、酸化物２３０は、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。具体的には、酸化物２３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物２３０ｃは、酸化物２３０ａまたは酸化物２３０ｂに用いることができる金属酸化物を、用いることができる。
具体的には、酸化物２３０ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、またはその近傍の組成、あるいは１：１：０．５［原子数比］、またはその近傍の組成の金属酸化物を用いればよい。また、酸化物２３０ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、またはその近傍の組成、あるいは１：１：１［原子数比］、またはその近傍の組成の金属酸化物を用いればよい。また、酸化物２３０ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、またはその近傍の組成、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、またはその近傍の組成、Ｉｎ：Ｇａ：Ｚｎ＝５：１：３［原子数比］、またはその近傍の組成、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：３［原子数比］、またはその近傍の組成、Ｇａ：Ｚｎ＝２：１［原子数比］、またはその近傍の組成、あるいはＧａ：Ｚｎ＝２：５［原子数比］、またはその近傍の組成の金属酸化物を用いればよい。また、酸化物２３０ｃを積層構造とする場合の具体例としては、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、またはその近傍の組成と、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、またはその近傍の組成との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、またはその近傍の組成、とＩｎ：Ｇａ：Ｚｎ＝５：１：３［原子数比］、またはその近傍の組成との積層構造、Ｇａ：Ｚｎ＝２：１［原子数比］、またはその近傍の組成と、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、またはその近傍の組成との積層構造、Ｇａ：Ｚｎ＝２：５［原子数比］、またはその近傍の組成と、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、またはその近傍の組成との積層構造、酸化ガリウムと、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、またはその近傍の組成との積層構造などが挙げられる。なお、近傍の組成とは、所望の原子数比の±３０％の範囲を含む。
また、酸化物２３０ｂは、結晶性を有していてもよい。例えば、後述するＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いることが好ましい。ＣＡＡＣ－ＯＳなどの結晶性を有する酸化物は、不純物や欠陥（酸素欠損など）が少なく、結晶性の高い、緻密な構造を有している。よって、ソース電極またはドレイン電極による、酸化物２３０ｂからの酸素の引き抜きを抑制することができる。また、加熱処理を行っても、酸化物２３０ｂから酸素が、引き抜かれることを低減できるので、トランジスタ２００は、製造工程における高い温度（所謂サーマルバジェット）に対して安定である。
導電体２０５は、酸化物２３０、および導電体２６０と、重なるように配置する。また、導電体２０５は、絶縁体２１６に埋め込まれて設けることが好ましい。
ここで、導電体２６０は、第１のゲート（トップゲートともいう）として機能する場合がある。また、導電体２０５は、第２のゲート（ボトムゲートともいう）として機能する場合がある。
導電体２０５がゲート電極として機能する場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００のしきい値電圧（Ｖｔｈ）を制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００のＶｔｈをより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
なお、導電体２０５は、図４（Ａ）に示すように、酸化物２３０の導電体２４２ａおよび導電体２４２ｂと重ならない領域の大きさよりも、大きく設けるとよい。特に、図４（Ｃ）に示すように、導電体２０５は、酸化物２３０のチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物２３０のチャネル幅方向における側面の外側において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。または、導電体２０５を大きく設けることによって、導電体２０５形成以降の作製工程のプラズマを用いた処理において、局所的なチャージング（チャージアップと言う）の緩和ができる場合がある。ただし、本発明の一態様はこれに限定されない。導電体２０５は、少なくとも導電体２４２ａと、導電体２４２ｂとの間に位置する酸化物２３０と重畳すればよい。
また、絶縁体２２４の底面を基準として、酸化物２３０ａおよび酸化物２３０ｂと、導電体２６０とが、重ならない領域における導電体２６０の底面の高さは、酸化物２３０ｂの底面の高さより低い位置に配置されていることが好ましい。
図に示すように、ゲートとして機能する導電体２６０は、チャネル形成領域の酸化物２３０ｂの側面および上面を酸化物２３０ｃおよび絶縁体２５０を介して覆う構造とすることにより、導電体２６０から生じる電界を、酸化物２３０ｂに生じるチャネル形成領域全体に作用させやすくなる。従って、トランジスタ２００のオン電流を増大させ、周波数特性を向上させることができる。本明細書において、第１のゲート、および第２のゲートの電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造とよぶ。
また、導電体２０５ａは、水または水素などの不純物および酸素の透過を抑制する導電体が好ましい。例えば、チタン、窒化チタン、タンタル、または窒化タンタルを用いることができる。また、導電体２０５ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、導電体２０５を２層で図示したが、３層以上の多層構造としてもよい。
ここで、酸化物半導体と、酸化物半導体の下層に位置する絶縁体、または導電体と、酸化物半導体の上層に位置する絶縁体、または導電体とを、大気開放を行わずに、異なる膜種を連続成膜することで、不純物（特に、水素、水）の濃度が低減された、実質的に高純度真性である酸化物半導体膜を成膜することができるので好ましい。
絶縁体２２２、絶縁体２７２、および絶縁体２７３の少なくとも一つは、水または水素などの不純物が、基板側から、または、上方からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２２２、絶縁体２７２、および絶縁体２７３の少なくとも一つは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。
例えば、絶縁体２７３として、窒化シリコンまたは窒化酸化シリコンなどを用い、および絶縁体２７２として、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。
これにより、水または水素などの不純物が絶縁体２２２を介して、基板側からトランジスタ２００側に拡散するのを抑制することができる。または、絶縁体２２４などに含まれる酸素が、絶縁体２２２を介して基板側に、拡散するのを抑制することができる。
また、水または水素などの不純物が、絶縁体２７２および絶縁体２７３を介して配置されている絶縁体２８０などからトランジスタ２００側に拡散するのを抑制することができる。このように、トランジスタ２００を、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁体２７２、および絶縁体２７３で取り囲む構造とすることが好ましい。
絶縁体２２２、および絶縁体２２４は、ゲート絶縁体としての機能を有する。
ここで、酸化物２３０と接する絶縁体２２４は、加熱により酸素を脱離することが好ましい。本明細書では、加熱により離脱する酸素を過剰酸素と呼ぶことがある。例えば、絶縁体２２４は、酸化シリコンまたは酸化窒化シリコンなどを適宜用いればよい。酸素を含む絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減し、トランジスタ２００の信頼性を向上させることができる。
絶縁体２２４として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、昇温脱離ガス分析（ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析）にて、酸素分子の脱離量が１．０×１０１８ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、好ましくは１．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、または３．０×１０２０ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上である酸化物である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
絶縁体２２２は、水または水素などの不純物が、基板側からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２２２は、絶縁体２２４より水素透過性が低いことが好ましい。絶縁体２２２、および絶縁体２８３によって、絶縁体２２４および酸化物２３０などを囲むことにより、外方から水または水素などの不純物がトランジスタ２００に侵入することを抑制することができる。
さらに、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。例えば、絶縁体２２２は、絶縁体２２４より酸素透過性が低いことが好ましい。絶縁体２２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物２３０が有する酸素が、絶縁体２２２より下側へ拡散することを低減できるので、好ましい。また、導電体２０５が、絶縁体２２４や、酸化物２３０が有する酸素と反応することを抑制することができる。
絶縁体２２２は、絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、酸化物２３０からの酸素の放出や、トランジスタ２００の周辺部から酸化物２３０への水素等の不純物の混入を抑制する層として機能する。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
また、絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層または積層で用いてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
なお、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
また、酸化物２３０ｂと、ソース電極またはドレイン電極として機能する導電体２４２（導電体２４２ａおよび導電体２４２ｂ）と、の間に酸化物２４３（酸化物２４３ａおよび酸化物２４３ｂ）を配置してもよい。導電体２４２と、酸化物２３０とが接しない構成となるので、導電体２４２が、酸化物２３０の酸素を吸収することを抑制できる。つまり、導電体２４２の酸化を防止することで、導電体２４２の導電率の低下を抑制することができる。従って、酸化物２４３は、導電体２４２の酸化を抑制する機能を有することが好ましい。
従って、酸化物２４３は、酸素の透過を抑制する機能を有することが好ましい。ソース電極やドレイン電極として機能する導電体２４２と酸化物２３０ｂとの間に酸素の透過を抑制する機能を有する酸化物２４３を配置することで、導電体２４２と、酸化物２３０ｂとの間の電気抵抗が低減されるので好ましい。このような構成とすることで、トランジスタ２００の電気特性およびトランジスタ２００の信頼性を向上させることができる。
酸化物２４３として、元素Ｍを有する金属酸化物を用いてもよい。特に、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫を用いるとよい。酸化物２４３は、酸化物２３０ｂよりも元素Ｍの濃度が高いことが好ましい。また、酸化物２４３として、酸化ガリウムを用いてもよい。また、酸化物２４３として、Ｉｎ－Ｍ－Ｚｎ酸化物等の金属酸化物を用いてもよい。具体的には、酸化物２４３に用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２４３の膜厚は、０．５ｎｍ以上５ｎｍ以下が好ましく、より好ましくは、１ｎｍ以上３ｎｍ以下である。また、酸化物２４３は、結晶性を有すると好ましい。酸化物２４３が結晶性を有する場合、酸化物２３０中の酸素の放出を好適に抑制することが出来る。例えば、酸化物２４３としては、六方晶などの結晶構造であれば、酸化物２３０中の酸素の放出を抑制できる場合がある。
なお、酸化物２４３は必ずしも設けなくてもよい。その場合、導電体２４２（導電体２４２ａ、および導電体２４２ｂ）と酸化物２３０とが接することで、酸化物２３０中の酸素が導電体２４２へ拡散し、導電体２４２が酸化する場合がある。導電体２４２が酸化することで、導電体２４２の導電率が低下する蓋然性が高い。なお、酸化物２３０中の酸素が導電体２４２へ拡散することを、導電体２４２が酸化物２３０中の酸素を吸収する、と言い換えることができる。
また、酸化物２３０中の酸素が導電体２４２（導電体２４２ａ、および導電体２４２ｂ）へ拡散することで、導電体２４２ａと酸化物２３０ｂとの間、および、導電体２４２ｂと酸化物２３０ｂとの間に異層が形成される場合がある。当該異層は、導電体２４２よりも酸素を多く含むため、当該異層は絶縁性を有すると推定される。このとき、導電体２４２と、当該異層と、酸化物２３０ｂとの３層構造は、金属－絶縁体－半導体からなる３層構造とみなすことができ、ＭＩＳ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造と呼ぶ、またはＭＩＳ構造を主としたダイオード接合構造と呼ぶ場合がある。
なお、上記異層は、導電体２４２と酸化物２３０ｂとの間に形成されることに限られず、例えば、異層が、導電体２４２と酸化物２３０ｃとの間に形成される場合や、導電体２４２と酸化物２３０ｂとの間、および導電体２４２と酸化物２３０ｃとの間に形成される場合がある。
酸化物２４３上には、ソース電極、およびドレイン電極として機能する導電体２４２（導電体２４２ａ、および導電体２４２ｂ）が設けられる。導電体２４２の膜厚は、例えば、１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ以上２５ｎｍ以下、とすればよい。
導電体２４２としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
絶縁体２７２は、導電体２４２上面に接して設けられており、バリア層として機能することが好ましい。当該構成にすることで、導電体２４２による、絶縁体２８０が有する過剰酸素の吸収を抑制することができる。また、導電体２４２の酸化を抑制することで、トランジスタ２００と配線とのコンタクト抵抗の増加を抑制することができる。よって、トランジスタ２００に良好な電気特性および信頼性を与えることができる。
従って、絶縁体２７２は、酸素の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２７２は、絶縁体２８０よりも酸素の拡散を抑制しやすいことが好ましい。絶縁体２７２としては、例えば、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。また、絶縁体２７２としては、例えば、窒化アルミニウムを含む絶縁体を用いればよい。
図４（Ｂ）、（Ｄ）に示すように、絶縁体２７２は、導電体２４２ｂの上面の一部、および導電体２４２ｂの側面と接する。また、絶縁体２７２は、導電体２４２ａの上面の一部、および導電体２４２ａの側面と接する。また、絶縁体２７２上に絶縁体２７３が配置されている。このようにすることで、例えば絶縁体２８０に添加された酸素が、導電体２４２に吸収されることを抑制することができる。
絶縁体２５０は、ゲート絶縁体として機能する。絶縁体２５０は、酸化物２３０ｃの上面に接して配置することが好ましい。絶縁体２５０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
絶縁体２２４と同様に、絶縁体２５０は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。加熱により酸素が放出される絶縁体を、絶縁体２５０として、酸化物２３０ｃの上面に接して設けることにより、酸化物２３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体２２４と同様に、絶縁体２５０中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
また、絶縁体２５０と導電体２６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体２５０から導電体２６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体２５０から導電体２６０への酸素の拡散が抑制される。つまり、酸化物２３０へ供給する酸素量の減少を抑制することができる。また、絶縁体２５０の酸素による導電体２６０の酸化を抑制することができる。
また、当該金属酸化物は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、当該金属酸化物は、比誘電率が高いｈｉｇｈ－ｋ材料である金属酸化物を用いることが好ましい。ゲート絶縁体を、絶縁体２５０と当該金属酸化物との積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。
または、当該金属酸化物は、ゲートの一部としての機能を有する場合がある。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
特に、ゲートとして機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
導電体２６０は、図４では２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体２６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
また、導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０に含まれる酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。
また、導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層構造としてもよい。
＜＜半導体装置の変形例１＞＞
以下では、図５を用いて、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。
ここで、図５の（Ａ）は上面図を示す。また、図５（Ｂ）は図５（Ａ）に示すＡ１－Ａ２の一点鎖線で示す部位に対応する断面図である。また、図５（Ｃ）は、図５（Ａ）にＡ３－Ａ４の一点鎖線で示す部位に対応する断面図である。また、図５（Ｄ）は、図５（Ａ）にＡ５－Ａ６の一点鎖線で示す部位に対応する断面図である。図５（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図５に示す半導体装置は、図４に示した半導体装置とは、絶縁体２１２と絶縁体２８３とが接する構造であることが異なる。具体的には、絶縁体２１２が、絶縁体２７３の下方に延伸するように設けるとよい。また、絶縁体２１２において、トランジスタ２００と重畳する領域の膜厚は、絶縁体２８３と接する領域の膜厚よりも、厚い場合がある。
＜＜半導体装置の変形例２＞＞
以下では、図６を用いて、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。
ここで、図６の（Ａ）は上面図を示す。また、図６（Ｂ）は図６（Ａ）に示すＡ１－Ａ２の一点鎖線で示す部位に対応する断面図である。また、図６（Ｃ）は、図６（Ａ）にＡ３－Ａ４の一点鎖線で示す部位に対応する断面図である。また、図６（Ｄ）は、図６（Ａ）にＡ５－Ａ６の一点鎖線で示す部位に対応する断面図である。図６（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
例えば、図６に示すように、絶縁体２１１、および絶縁体２８４を、水素原子を含まない、または水素原子の含有量が少ない、化合物ガスを用いてＣＶＤ法により成膜する場合、絶縁体２１２、および絶縁体２８４は、必ずしも設けなくともよい。
例えば、水素原子を含まない、または水素原子の含有量が少ない、化合物ガスを用いて、絶縁体２１１、絶縁体２１２、絶縁体２８３、および絶縁体２８４を、ＣＶＤ法により、成膜することができる。つまり、絶縁体２１１、絶縁体２１２、絶縁体２８３、および絶縁体２８４に含まれる水素濃度を低減し、酸化物半導体のチャネル形成領域に混入する水素の低減を図ってもよい。
例えば、窒化シリコン膜などシリコン原子を含む膜の成膜では、成膜ガスとして、シリコン原子を含む分子を有するガスが主に用いられる。形成する膜に含まれる水素を低減するには、当該シリコン原子を含む分子に含まれる水素原子が少ないことが好ましく、当該シリコン原子を含む分子が水素原子を含まないことがより好ましい。もちろん、シリコン原子を含む分子を有するガス以外の成膜ガスも、含有される水素原子が少ないことが好ましく、水素原子を含まないことがより好ましい。
上記のようなシリコン原子を含む分子をＳｉｘ－Ｒｙで表すと、例えば、官能基Ｒとして、イソシアネート基（－Ｎ＝Ｃ＝Ｏ）、シアネート基（－Ｏ－Ｃ≡Ｎ）、シアノ基（－Ｃ≡Ｎ）、ジアゾ基（＝Ｎ２）、アジド基（－Ｎ３）、ニトロソ基（－ＮＯ）、およびニトロ基（－ＮＯ２）の少なくとも一つを用いることができる。例えば、１≦ｘ≦３、１≦ｙ≦８、とすればよい。このようなシリコン原子を含む分子としては、例えば、テトライソシアネートシラン、テトラシアネートシラン、テトラシアノシラン、ヘキサイソシアネートシラン、オクタイソシアネートシラン等を用いることができる。ここでは、シリコン原子に同じ種類の官能基が結合する分子を例示したが、本実施の形態はこれに限られるものではない。シリコン原子に異なる種類の官能基が結合する構成にしてもよい。
また、例えば、官能基Ｒとしてハロゲン（Ｃｌ、Ｂｒ、Ｉ、またはＦ）を用いる構成にしてもよい。例えば、１≦ｘ≦２、１≦ｙ≦６、とすればよい。このようなシリコン原子を含む分子としては、例えば、テトラクロロシラン（ＳｉＣｌ４）、ヘキサクロロジシラン（Ｓｉ２Ｃｌ６）等を用いることができる。塩素を官能基とする例を示したが、塩素以外の、臭素、ヨウ素、フッ素等のハロゲンを官能基として用いてもよい。また、シリコン原子に異なる種類のハロゲンが結合する構成にしてもよい。
絶縁体２１１、絶縁体２１２、絶縁体２８３、および絶縁体２８４の成膜は、上記のようなシリコン原子を含む分子を有するガスを用いた、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって行えばよい。ＣＶＤ法は、成膜速度が比較的早いので、膜厚が厚い絶縁体の成膜を行うにあたって好適である。
ＣＶＤ法として、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、または熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法、を用いることが好ましい。熱ＣＶＤ法を用いる場合、大気圧下で成膜を行なう常圧ＣＶＤ（ＡＰＣＶＤ：Ａｔｍｏｓｐｈｅｒｉｃ Ｐｒｅｓｓｕｒｅ ＣＶＤ）法を用いてもよいし、大気圧より低い減圧状態で成膜を行う減圧ＣＶＤ（ＬＰＣＶＤ：Ｌｏｗ Ｐｒｅｓｓｕｒｅ ＣＶＤ）法を用いてもよい。
ＣＶＤ法を用いて絶縁体２１１、絶縁体２１２、絶縁体２８３、および絶縁体２８４を成膜する場合、酸化剤を用いることが好ましい。酸化剤としては、Ｏ２、Ｏ３、ＮＯ、ＮＯ２、Ｎ２Ｏ、Ｎ２Ｏ３、Ｎ２Ｏ４、Ｎ２Ｏ５、ＣＯ、ＣＯ２、などの水素原子を含まないガスを用いることが好ましい。
また、絶縁体２１１、絶縁体２１２、絶縁体２８３、および絶縁体２８４の成膜は、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって行ってもよい。ＡＬＤ法では、反応のための第１の原料ガス（以下、プリカーサと呼ぶ。前駆体、金属プリカーサとも呼ぶことができる。）と第２の原料ガス（以下、リアクタントと呼ぶ。反応剤、非金属プリカーサとも呼ぶことができる。）を交互にチャンバーに導入し、これらの原料ガスの導入を繰り返すことで成膜を行う。
ＡＬＤ法は、原料ガスを切り替えながら成膜することで、原子の性質である自己制御性を利用し、一層ずつ原子を堆積することができる。よって、ＡＬＤ法は、極薄膜厚の成膜、アスペクト比の高い構造への成膜、ピンホールなどの欠陥の少ない成膜、および被覆性に優れた成膜などを行うことができる。このため、ＡＬＤ法は、絶縁体２１１、絶縁体２１２、絶縁体２８３、および絶縁体２８４以外にも、トランジスタ２００が有する絶縁体２５０、および絶縁体２２４の成膜を行うにあたって好適である。
ＡＬＤ法としては、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱ＡＬＤ（Ｔｈｅｒｍａｌ ＡＬＤ）法をもちいてもよいし、プラズマ励起されたリアクタントを用いるＰＥＡＬＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＡＬＤ）法を用いてもよい。
ＡＬＤ法を用いる場合、プリカーサとして、上記シリコン原子を含む分子を有するガスを、リアクタントとして、上記酸化剤を用いればよい。これにより、絶縁体２１６、絶縁体２７４、絶縁体２８０、絶縁体２２４、および絶縁体２５０中に取り込まれる水素の量を大きく低減することができる。
なお、上記では、シリコン原子を含む分子が水素原子を含まない例について示したが、本実施の形態はこれに限られるものではない。上記のシリコン原子を含む分子において、シリコン原子に結合する官能基の一部が水素原子に置換される構成にしてもよい。ただし、上記のシリコン原子を含む分子に含まれる水素原子は、シラン（ＳｉＨ４）より少ないことが好ましい。つまり、上記のシリコン原子を含む分子は、シリコン１原子あたり３原子以下の水素原子を有することが好ましい。また、上記のシリコン原子を含む分子を有するガスが、シリコン１原子あたり３原子以下の水素原子を有すると、より好ましい。
以上のように、水素原子が低減または除去されたガスを用いた成膜方法で、絶縁体２１１、絶縁体２１２、絶縁体２８３、および絶縁体２８４の少なくとも一つ以上を成膜することで、これらの絶縁体に含まれる水素の量を低減することができる。
従って、トランジスタ２００、および絶縁体２８０を、水素などの不純物を捕獲、または固着する材料を用いた第１の封止構造、および水素などの不純物の拡散を抑制する材料を用いた第２の封止構造により、２重に封止する構造とすることで、当該封止された領域内の水素濃度を低減し、さらに外部から混入する水素を、絶縁体２８３および絶縁体２１２によって低減できる。
＜＜金属酸化物＞＞
酸化物２３０として、酸化物半導体として機能する金属酸化物を用いることが好ましい。以下では、本発明に係る酸化物２３０に適用可能な金属酸化物について説明する。
金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特に、インジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、ガリウム、イットリウム、錫などが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここでは、金属酸化物が、インジウム、元素Ｍおよび亜鉛を有するＩｎ－Ｍ－Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫とする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
［金属酸化物の構成］
本発明の一態様で開示されるトランジスタに用いることができる金属酸化物であるＣＡＣ－ＯＳ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、及びＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）の構成について説明する。
ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（又はホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、又は金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
［金属酸化物の構造］
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）及び非晶質酸化物半導体などがある。
また、酸化物半導体は、結晶構造に着目した場合、上記とは異なる分類となる場合がある。ここで、酸化物半導体における、結晶構造の分類について、図３１（Ａ）を用いて説明を行う。図３１（Ａ）は、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。
図３１（Ａ）に示すように、ＩＧＺＯは、大きく分けてＡｍｏｒｐｈｏｕｓと、Ｃｒｙｓｔａｌｌｉｎｅと、Ｃｒｙｓｔａｌと、に分類される。また、Ａｍｏｒｐｈｏｕｓの中には、ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓが含まれる。また、Ｃｒｙｓｔａｌｌｉｎｅの中には、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、及びＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）が含まれる。また、Ｃｒｙｓｔａｌの中には、ｓｉｎｇｌｅ ｃｒｙｓｔａｌ、及びｐｏｌｙ ｃｒｙｓｔａｌが含まれる。
なお、図３１（Ａ）に示す太枠内の構造は、Ｎｅｗ ｃｒｙｓｔａｌｌｉｎｅ ｐｈａｓｅに属する構造である。当該構造は、Ａｍｏｒｐｈｏｕｓと、Ｃｒｙｓｔａｌとの間の境界領域にある。すなわち、エネルギー的に不安定なＡｍｏｒｐｈｏｕｓと、Ｃｒｙｓｔａｌｌｉｎｅとは全く異なる構造と言い換えることができる。
なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）像を用いて評価することができる。ここで、石英ガラス、及びＣｒｙｓｔａｌｌｉｎｅに分類される結晶構造を有するＩＧＺＯ（結晶性ＩＧＺＯともいう。）のＸＲＤスペクトルを図３１（Ｂ）、（Ｃ）に示す。また、図３１（Ｂ）が石英ガラス、図３１（Ｃ）が結晶性ＩＧＺＯのＸＲＤスペクトルである。なお、図３１（Ｃ）に示す結晶性ＩＧＺＯとしては、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の組成である。また、図３１（Ｃ）に示す結晶性ＩＧＺＯとしては、厚さ５００ｎｍである。
図３１（Ｂ）の矢印に示すように、石英ガラスは、ＸＲＤスペクトルのピークがほぼ対称である。一方で、図３１（Ｃ）の矢印に示すように、結晶性ＩＧＺＯは、ＸＲＤスペクトルのピークが非対称である。ＸＲＤスペクトルのピークが非対称であることは、結晶の存在を明示している。別言すると、ＸＲＤスペクトルのピークで左右対称でないと、被測定物（ここでは結晶性ＩＧＺＯ）がＡｍｏｒｐｈｏｕｓであるとは言えない。
ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう。）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
また、ＣＡＡＣ－ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
ＣＡＡＣ－ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない金属酸化物ともいえる。したがって、ＣＡＡＣ－ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
なお、インジウムと、ガリウムと、亜鉛と、を有する金属酸化物の一種である、Ｉｎ－Ｇａ－Ｚｎ酸化物（以下、ＩＧＺＯ）は、上述のナノ結晶とすることで安定な構造をとる場合がある。特に、ＩＧＺＯは、大気中では結晶成長がし難い傾向があるため、大きな結晶（ここでは、数ｍｍの結晶、または数ｃｍの結晶）よりも小さな結晶（例えば、上述のナノ結晶）とする方が、構造的に安定となる場合がある。
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する金属酸化物である。ａ－ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。すなわち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、結晶性が低い。
酸化物半導体（金属酸化物）は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
［不純物］
ここで、金属酸化物中における各不純物の影響について説明する。
酸化物半導体に不純物が混入すると、欠陥準位または酸素欠損が形成される場合がある。よって、酸化物半導体のチャネル形成領域に不純物が混入することで、酸化物半導体を用いたトランジスタの電気特性が変動しやすく、信頼性が悪くなる場合がある。また、チャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となりやすい。
また、上記欠陥準位には、トラップ準位が含まれる場合がある。金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い金属酸化物をチャネル形成領域に有するトランジスタは、電気特性が不安定となる場合がある。
また、酸化物半導体のチャネル形成領域に不純物が存在すると、チャネル形成領域の結晶性が低くなる場合がある、また、チャネル形成領域に接して設けられる酸化物の結晶性が低くなる場合がある。チャネル形成領域の結晶性が低いと、トランジスタの安定性または信頼性が悪化する傾向がある。また、チャネル形成領域に接して設けられる酸化物の結晶性が低いと、界面準位が形成され、トランジスタの安定性または信頼性が悪化する場合がある。
したがって、トランジスタの安定性または信頼性を向上させるには、酸化物半導体のチャネル形成領域およびその近傍の不純物濃度を低減することが有効である。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
具体的には、当該酸化物半導体のチャネル形成領域およびその近傍において、ＳＩＭＳにより得られる上記不純物の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。または、当該酸化物半導体のチャネル形成領域およびその近傍において、ＥＤＸを用いた元素分析により得られる上記不純物の濃度を、１．０ａｔｏｍｉｃ％以下にする。なお、当該酸化物半導体として元素Ｍを含む酸化物を用いる場合、当該酸化物半導体のチャネル形成領域およびその近傍において、元素Ｍに対する上記不純物の濃度比を、０．１０未満、好ましくは０．０５未満にする。ここで、上記濃度比を算出する際に用いる元素Ｍの濃度は、上記不純物の濃度を算出した領域と同じ領域の濃度でもよいし、当該酸化物半導体中の濃度でもよい。
また、不純物濃度を低減した金属酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、金属酸化物中の酸素欠損に水素が入った場合、酸素欠損と水素とが結合しＶＯＨを形成する場合がある。ＶＯＨはドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。
従って、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。また、酸化物半導体中の水素は、熱、電界などのストレスによって動きやすいため、酸化物半導体に多くの水素が含まれると、トランジスタの信頼性が悪化する恐れもある。
つまり、酸化物半導体中のＶＯＨをできる限り低減し、高純度真性または実質的に高純度真性にすることが好ましい。このように、ＶＯＨが十分低減された酸化物半導体を得るには、酸化物半導体中の水分、水素などの不純物を除去すること（脱水、脱水素化処理と記載する場合がある。）と、酸化物半導体に酸素を供給して酸素欠損を補填すること（加酸素化処理と記載する場合がある。）が重要である。ＶＯＨおよび不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
また、トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。酸化物半導体のキャリア濃度を低くする場合においては、酸化物半導体中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。なお、酸化物半導体中の不純物としては、例えば、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
特に、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸化物半導体中に酸素欠損を形成する場合がある。酸化物半導体中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となる場合がある。さらに、酸素欠損に水素が入った欠陥はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。
酸素欠損に水素が入った欠陥（ＶＯＨ）は、酸化物半導体のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、酸化物半導体においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、酸化物半導体のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。
よって、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。水素などの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
また、チャネル形成領域の酸化物半導体のキャリア濃度は、１×１０１８ｃｍ－３以下であることが好ましく、１×１０１７ｃｍ－３未満であることがより好ましく、１×１０１６ｃｍ－３未満であることがさらに好ましく、１×１０１３ｃｍ－３未満であることがさらに好ましく、１×１０１２ｃｍ－３未満であることがさらに好ましい。なお、チャネル形成領域の酸化物半導体のキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０－９ｃｍ－３とすることができる。
本発明の一態様により、信頼性が良好な半導体装置を提供することができる。また、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。また、本発明の一態様により、オン電流の大きい半導体装置を提供することができる。また、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。また、本発明の一態様により、低消費電力の半導体装置を提供することができる。
＜＜その他の半導体材料＞＞
酸化物２３０に用いることができる半導体材料は、上述の金属酸化物に限られない。酸化物２３０として、バンドギャップを有する半導体材料（ゼロギャップ半導体ではない半導体材料）を用いてもよい。例えば、シリコンなどの単体元素の半導体、ヒ化ガリウムなどの化合物半導体、半導体として機能する層状物質（原子層物質、２次元材料などともいう。）などを半導体材料に用いることが好ましい。特に、半導体として機能する層状物質を半導体材料に用いると好適である。
ここで、本明細書等において、層状物質とは、層状の結晶構造を有する材料群の総称である。層状の結晶構造は、共有結合やイオン結合によって形成される層が、ファンデルワールス力のような、共有結合やイオン結合よりも弱い結合を介して積層している構造である。層状物質は、単位層内における電気伝導性が高く、つまり、２次元電気伝導性が高い。半導体として機能し、かつ、２次元電気伝導性の高い材料をチャネル形成領域に用いることで、オン電流の大きいトランジスタを提供することができる。
層状物質として、グラフェン、シリセン、カルコゲン化物などがある。カルコゲン化物は、カルコゲンを含む化合物である。また、カルコゲンは、第１６族に属する元素の総称であり、酸素、硫黄、セレン、テルル、ポロニウム、リバモリウムが含まれる。また、カルコゲン化物として、遷移金属カルコゲナイド、１３族カルコゲナイドなどが挙げられる。
酸化物２３０として、例えば、半導体として機能する遷移金属カルコゲナイドを用いることが好ましい。酸化物２３０として適用可能な遷移金属カルコゲナイドとして、具体的には、硫化モリブデン（代表的にはＭｏＳ２）、セレン化モリブデン（代表的にはＭｏＳｅ２）、モリブデンテルル（代表的にはＭｏＴｅ２）、硫化タングステン（代表的にはＷＳ２）、セレン化タングステン（代表的にはＷＳｅ２）、タングステンテルル（代表的にはＷＴｅ２）、硫化ハフニウム（代表的にはＨｆＳ２）、セレン化ハフニウム（代表的にはＨｆＳｅ２）、硫化ジルコニウム（代表的にはＺｒＳ２）、セレン化ジルコニウム（代表的にはＺｒＳｅ２）などが挙げられる。
＜半導体装置の作製方法＞
次に、図４に示す、本発明に係るトランジスタ２００を有する半導体装置について、作製方法を図７乃至図２３を用いて説明する。また、図７乃至図２３において、各図の（Ａ）は上面図を示す。また、各図の（Ｂ）は、（Ａ）に示すＡ１－Ａ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、各図の（Ｃ）は、（Ａ）にＡ３－Ａ４の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。また、各図の（Ｄ）は、（Ａ）にＡ５－Ａ６の一点鎖線で示す部位に対応する断面図である。なお、各図の（Ａ）の上面図では、図の明瞭化のために一部の要素を省いている。
まず、基板（図示しない）を準備し、当該基板上に絶縁体２１１を成膜する。絶縁体２１１の成膜は、スパッタリング法、化学気相成長（ＣＶＤ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ法などを用いて行うことができる。
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ）法、熱を利用する熱ＣＶＤ法、光を利用する光ＣＶＤ法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ法、有機金属ＣＶＤ法に分けることができる。また、成膜時の圧力によって、大気圧下で成膜を行なう常圧ＣＶＤ法、大気圧より低い減圧状態で成膜を行う減圧ＣＶＤ法、に分けることができる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
また、ＡＬＤ法としては、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱ＡＬＤ（Ｔｈｅｒｍａｌ ＡＬＤ）法、プラズマ励起されたリアクタントを用いるＰＥＡＬＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＡＬＤ）法などを用いることができる。
ＡＬＤ法は、原子の性質である自己制御性を利用し、一層ずつ原子を堆積することができるので、極薄の成膜が可能、アスペクト比の高い構造への成膜が可能、ピンホールなどの欠陥の少ない成膜が可能、被覆性に優れた成膜が可能、および低温での成膜が可能、などの効果がある。ＰＥＡＬＤ法では、プラズマを利用することで、より低温での成膜が可能となり好ましい場合がある。なお、ＡＬＤ法で用いるプリカーサには炭素などの不純物を含むものがある。このため、ＡＬＤ法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の定量は、Ｘ線光電子分光法（ＸＰＳ：Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行うことができる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
本実施の形態では、絶縁体２１１として、ＣＶＤ法によって窒化シリコンを成膜する。次に、絶縁体２１１上に絶縁体２１２を成膜する。絶縁体２１２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２１２として、スパッタリング法によって窒化シリコンを成膜する。
次に、絶縁体２１２上に絶縁体２１４となる膜を成膜する。絶縁体２１４となる膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２１４となる膜として、酸化アルミニウムを用いる。
絶縁体２１１、および絶縁体２１２として、窒化シリコンなどの銅が透過しにくい絶縁体を用い、さらに絶縁体２１２上に絶縁体２１４となる膜を配置することにより絶縁体２１１より下層（図示せず）の導電体に銅など拡散しやすい金属を用いても、当該金属が絶縁体２１１、および絶縁体２１２を介して上の層に拡散するのを抑制することができる。また、窒化シリコンのように水または水素などの不純物が透過しにくい絶縁体を用いることにより絶縁体２１１より下層から水または水素などの不純物の拡散を抑制することができる。
絶縁体２１２の水素濃度は、絶縁体２１１の水素濃度より低く、絶縁体２１４となる膜の水素濃度は、絶縁体２１２の水素濃度より低いことが好ましい。絶縁体２１２をスパッタリング法によって窒化シリコンを成膜することで、ＣＶＤ法によって窒化シリコンを成膜する絶縁体２１１よりも水素濃度が低い窒化シリコンを形成することができる。また、絶縁体２１４となる膜を酸化アルミニウムとすることで、絶縁体２１２よりも水素濃度を低くすることができる。
この後の工程にて絶縁体２１４となる膜上に、トランジスタ２００を形成するが、トランジスタ２００に近接する膜は、水素濃度が比較的低いことが好ましく、水素濃度が比較的高い膜は、トランジスタ２００から遠隔して配置することが好ましい。
次に、絶縁体２１４となる膜上に絶縁体２１６となる膜を成膜する。絶縁体２１６となる膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２１６となる膜として、酸化シリコンまたは酸化窒化シリコンを用いる。また、絶縁体２１６となる膜は、上述の水素原子が低減または除去されたガスを用いた成膜方法で成膜することが好ましい。これにより、絶縁体２１６となる膜の水素濃度を低減することができる。
次に、絶縁体２１６となる膜に絶縁体２１４となる膜に達する開口を形成する。開口とは、例えば、溝やスリットなども含まれる。また、開口が形成された領域を指して開口部とする場合がある。開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体２１４となる膜は、絶縁体２１６となる膜をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体２１６となる膜に酸化シリコン膜または酸化窒化シリコン膜を用いた場合は、絶縁体２１４となる膜は窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。
開口の形成後に、導電体２０５ａとなる導電膜を成膜する。該導電膜は、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。たとえば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体２０５ａとなる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
本実施の形態では、導電体２０５ａとなる導電膜を多層構造とする。まず、スパッタリング法によって窒化タンタルを成膜し、当該窒化タンタルの上に窒化チタンを積層する。このような金属窒化物を導電体２０５ｂの下層に用いることにより、後述する導電体２０５ｂとなる導電膜として銅などの拡散しやすい金属を用いても、当該金属が導電体２０５ａから外に拡散するのを防ぐことができる。
次に、導電体２０５ｂとなる導電膜を成膜する。該導電膜の成膜は、メッキ法、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、導電体２０５ｂとなる導電膜として、銅などの低抵抗導電性材料を成膜する。
次に、ＣＭＰ処理（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を行うことで、導電体２０５ａとなる導電膜、ならびに導電体２０５ｂとなる導電膜の一部を除去し、絶縁体２１６となる膜を露出する。その結果、開口部のみに、導電体２０５ａ及び導電体２０５ｂが残存する。これにより、上面が平坦な、導電体２０５を形成することができる。なお、当該ＣＭＰ処理により、絶縁体２１６となる膜の一部が除去される場合がある（図７参照）。
なお、上記においては、導電体２０５を絶縁体２１６となる膜の開口に埋め込むように形成したが、本実施の形態はこれに限られるものではない。例えば、絶縁体２１４となる膜上に導電体２０５を形成し、導電体２０５上に絶縁体２１６となる膜を成膜し、絶縁体２１６となる膜にＣＭＰ処理を行うことで、絶縁体２１６となる膜の一部を除去し、導電体２０５の表面を露出させてもよい。
次に、絶縁体２１６となる膜、および導電体２０５上に絶縁体２２２を成膜する。絶縁体２２２として、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体は、酸素、水素、および水に対するバリア性を有する。絶縁体２２２が、水素および水に対するバリア性を有することで、トランジスタ２００の周辺に設けられた構造体に含まれる水素、および水が、絶縁体２２２を通じてトランジスタ２００の内側へ拡散することが抑制され、酸化物２３０中の酸素欠損の生成を抑制することができる。
絶縁体２２２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
次に、絶縁体２２２上に絶縁体２２４を成膜する。絶縁体２２４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２２４として、酸化シリコンまたは酸化窒化シリコンを用いる。また、絶縁体２２４は、上述の水素原子が低減または除去されたガスを用いた成膜方法で成膜することが好ましい。これにより、絶縁体２２４の水素濃度を低減することができる。絶縁体２２４は、後の工程で酸化物２３０ａと接する絶縁体２２４となるので、このように水素濃度が低減されていることが好適である。
続いて、加熱処理を行うことが好ましい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。なお、加熱処理は、窒素または不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素または不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理を行ってもよい。
本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。当該加熱処理によって、絶縁体２２４に含まれる水、水素などの不純物を除去することができる。
また、加熱処理は、絶縁体２２２の成膜後に行ってもよい。当該加熱処理は、上述した加熱処理条件を用いることができる。
ここで、絶縁体２２４に過剰酸素領域を形成するために、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦなどの高周波を印加する電源を有してもよい。高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素ラジカルを効率よく絶縁体２２４内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に、脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。なお、当該プラズマ処理の条件を適宜選択することにより、絶縁体２２４に含まれる水、水素などの不純物を除去することができる。その場合、加熱処理は行わなくてもよい。
ここで、絶縁体２２４上に、例えば、スパッタリング法によって、酸化アルミニウムを成膜し、該酸化アルミニウムを絶縁体２２４に達するまで、ＣＭＰを行ってもよい。当該ＣＭＰを行うことで絶縁体２２４表面の平坦化および絶縁体２２４表面の平滑化を行うことができる。当該酸化アルミニウムを絶縁体２２４上に配置してＣＭＰを行うことで、ＣＭＰの終点検出が容易となる。また、ＣＭＰによって、絶縁体２２４の一部が研磨されて、絶縁体２２４の膜厚が薄くなることがあるが、絶縁体２２４の成膜時に膜厚を調整すればよい。絶縁体２２４表面の平坦化および平滑化を行うことで、後に成膜する酸化物の被覆率の悪化を防止し、半導体装置の歩留りの低下を防ぐことができる場合がある。また、絶縁体２２４上に、スパッタリング法によって、酸化アルミニウムを成膜することにより、絶縁体２２４に酸素を添加することができるので好ましい。
次に、絶縁体２２４上に、酸化膜２３０Ａ、酸化膜２３０Ｂを順に成膜する（図７参照）。なお、上記酸化膜は、大気環境にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、酸化膜２３０Ａ、および酸化膜２３０Ｂ上に大気環境からの不純物または水分が付着することを防ぐことができ、酸化膜２３０Ａと酸化膜２３０Ｂとの界面近傍を清浄に保つことができる。
酸化膜２３０Ａおよび、酸化膜２３０Ｂの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
例えば、酸化膜２３０Ａ、および酸化膜２３０Ｂをスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜をスパッタリング法によって成膜する場合は、上記のＩｎ－Ｍ－Ｚｎ酸化物ターゲットを用いることができる。
特に、酸化膜２３０Ａの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体２２４に供給される場合がある。したがって、酸化膜２３０Ａのスパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。
また、酸化膜２３０Ｂをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を１％以上３０％以下、好ましくは５％以上２０％以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い電界効果移動度が得られる。また、基板を加熱しながら成膜を行うことによって、当該酸化膜の結晶性を向上させることができる。ただし、本発明の一態様はこれに限定されない。酸化膜２３０Ｂをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を、３０％を超えて１００％以下、好ましくは７０％以上１００％以下として成膜すると、酸素過剰型の酸化物半導体が形成される。酸素過剰型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い信頼性が得られる。
本実施の形態では、酸化膜２３０Ａとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［原子数比］（２：２：１［原子数比］）、あるいは１：３：４［原子数比］のターゲットを用いて成膜する。また、酸化膜２３０Ｂとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］、あるいは１：１：１［原子数比］のターゲットを用いて成膜する。なお、各酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化物２３０に求める特性に合わせて形成するとよい。
次に、加熱処理を行ってもよい。加熱処理は、上述した加熱処理条件を用いることができる。加熱処理によって、酸化膜２３０Ａ、および酸化膜２３０Ｂ中の水、水素などの不純物を除去することなどができる。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。
次に、酸化膜２３０Ｂ上に酸化膜２４３Ａを成膜する（図７参照）。酸化膜２４３Ａの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。酸化膜２４３Ａは、Ｉｎに対するＧａの原子数比が、酸化膜２３０ＢのＩｎに対するＧａの原子数比より大きいことが好ましい。本実施の形態では、酸化膜２４３Ａとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて成膜する。
次に、酸化膜２４３Ａ上に導電膜２４２Ａを成膜する（図７参照）。導電膜２４２Ａの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
次に、リソグラフィー法を用いて、酸化膜２３０Ａ、酸化膜２３０Ｂ、酸化膜２４３Ａ、および導電膜２４２Ａを島状に加工して、酸化物２３０ａ、酸化物２３０ｂ、酸化物層２４３Ｂ、および導電体層２４２Ｂを形成する（図８参照）。ここで、酸化物２３０ａ、酸化物２３０ｂ、酸化物層２４３Ｂ、および導電体層２４２Ｂは、少なくとも一部が導電体２０５と重なるように形成する。また、当該加工はドライエッチング法やウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。なお、当該工程において、絶縁体２２４の酸化物２３０ａと重ならない領域の膜厚が薄くなることがある。
なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクの除去には、アッシングなどのドライエッチング処理を行う、ウェットエッチング処理を行う、ドライエッチング処理後にウェットエッチング処理を行う、またはウェットエッチング処理後にドライエッチング処理を行うことができる。
また、レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、導電膜２４２Ａ上にハードマスク材料となる絶縁膜や導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。導電膜２４２Ａなどのエッチングは、レジストマスクを除去してから行っても良いし、レジストマスクを残したまま行っても良い。後者の場合、エッチング中にレジストマスクが消失することがある。導電膜２４２Ａなどのエッチング後にハードマスクをエッチングにより除去しても良い。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置などを用いることができる。
また、酸化物２３０ａ、酸化物２３０ｂ、酸化物層２４３Ｂ、および導電体層２４２Ｂの側面は、絶縁体２２２の上面に対し、概略垂直であることが好ましい。酸化物２３０ａ、酸化物２３０ｂ、酸化物層２４３Ｂ、および導電体層２４２Ｂの側面が、絶縁体２２２の上面に対し、概略垂直であることで、複数のトランジスタ２００を設ける際に、小面積化、高密度化が可能となる。ただし、これに限られず、酸化物２３０ａ、酸化物２３０ｂ、酸化物層２４３Ｂ、および導電体層２４２Ｂの側面と絶縁体２２２の上面のなす角が低い角度になる構成にしてもよい。
次に、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、酸化物層２４３Ｂ、および導電体層２４２Ｂ上に、絶縁体２７２を成膜する（図９参照）。絶縁体２７２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２７２として、スパッタリング法によって、酸化アルミニウムを成膜する。スパッタリング法によって、酸化アルミニウムを成膜することで、絶縁体２２４へ酸素を注入することができる。
次に、絶縁体２７２上に絶縁体２７３を成膜する。絶縁体２７３の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。実施の形態では、絶縁体２７３として、スパッタリング法によって、窒化シリコンを成膜する（図９参照）。
次に、絶縁体２８０となる絶縁膜を成膜する。絶縁体２８０となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。例えば、絶縁体２８０として、スパッタリング法を用いて酸化シリコン膜を成膜し、その上にＰＥＡＬＤ法またはサーマルＡＬＤ法を用いて酸化シリコン膜を成膜すればよい。また、絶縁体２８０となる絶縁膜は、上述の水素原子が低減または除去されたガスを用いた成膜方法で成膜することが好ましい。これにより、絶縁体２８０の水素濃度を低減することができる。
次に、絶縁体２８０となる絶縁膜にＣＭＰ処理を行い、上面が平坦な絶縁体２８０を形成する（図１０参照）。なお、絶縁体２２４と同様に、絶縁体２８０上に、例えば、スパッタリング法によって、酸化アルミニウムを成膜し、該酸化アルミニウムを絶縁体２８０に達するまで、ＣＭＰを行ってもよい。
次に、絶縁体２８０の一部、絶縁体２７３の一部、絶縁体２７２の一部、導電体層２４２Ｂの一部、および酸化物層２４３Ｂの一部を加工して、酸化物２３０ｂに達する開口を形成する（図１１参照）。該開口は、導電体２０５と重なるように形成することが好ましい。該開口の形成によって、導電体２４２ａ、導電体２４２ｂ、酸化物２４３ａ、および酸化物２４３ｂを形成する。
絶縁体２８０の一部、絶縁体２７３の一部、絶縁体２７２の一部、酸化物層２４３Ｂの一部、および導電体層２４２Ｂの一部の加工は、ドライエッチング法、またはウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。また、当該加工は、それぞれ異なる条件で加工してもよい。例えば、絶縁体２８０の一部をドライエッチング法で加工し、絶縁体２７３の一部をウェットエッチング法で加工し、絶縁体２７２の一部をドライエッチング法で加工し、酸化物層２４３Ｂ、および導電体層２４２Ｂの一部をドライエッチング法で加工してもよい。
これまでのドライエッチングなどの処理を行うことによって、エッチングガスなどに起因した不純物が酸化物２３０ａ、および酸化物２３０ｂなどの表面または内部に付着または拡散することがある。不純物としては、例えば、フッ素または塩素などがある。
上記の不純物などを除去するために、洗浄を行う。洗浄方法としては、洗浄液など用いたウェット洗浄、プラズマを用いたプラズマ処理、または加熱処理による洗浄などがあり、上記洗浄を適宜組み合わせて行ってもよい。
ウェット洗浄としては、シュウ酸、リン酸、アンモニア水、またはフッ化水素酸などを炭酸水または純水で希釈した水溶液を用いて洗浄処理を行ってもよい。または、純水または炭酸水を用いた超音波洗浄を行ってもよい。
これまでドライエッチングなどの加工、または上述の洗浄処理によって、酸化物２３０ｂの酸化物２４３ａ、および酸化物２４３ｂと重ならない領域の膜厚が、酸化物２３０ｂの酸化物２４３ａ、および酸化物２４３ｂと重なる領域の膜厚より薄くなることがある（図１１参照）。
上記エッチング後、または上記洗浄後に加熱処理を行ってもよい。加熱処理は、例えば、１００℃以上４５０℃以下、より好ましくは３５０℃以上４００℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物２３０ａおよび酸化物２３０ｂに酸素を供給して、酸素欠損ＶＯの低減を図ることができる。また、加熱処理は減圧状態で行ってもよい。または、酸素雰囲気で加熱処理した後に、大気に露出せずに連続して窒素雰囲気で加熱処理を行ってもよい。
次に、酸化膜２３０Ｃを成膜する（図１２参照）。酸化膜２３０Ｃの成膜前に加熱処理を行っても良く、当該加熱処理は、減圧下で行い、大気に暴露することなく、連続して酸化膜２３０Ｃを成膜することが好ましい。また、当該加熱処理は、酸素を含む雰囲気で行うことが好ましい。このような処理を行うことによって、酸化物２３０ｂの表面などに吸着している水分および水素を除去し、さらに酸化物２３０ａおよび酸化物２３０ｂ中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、１００℃以上４００℃以下が好ましく、さらに好ましくは１５０℃以上３５０℃以下である。本実施の形態では、加熱処理の温度を２００℃とし、減圧下で行う。
ここで、酸化膜２３０Ｃは、少なくとも酸化物２３０ｂの上面の一部、酸化物２４３の側面の一部、導電体２４２の側面の一部、絶縁体２７２の側面の一部、絶縁体２７３の側面の一部、および絶縁体２８０の側面の一部と接するように設けられることが好ましい。導電体２４２は、酸化物２４３、絶縁体２７２、絶縁体２７３、および酸化膜２３０Ｃに囲まれることで、以降の工程において導電体２４２の酸化による導電率の低下を抑制することができる。
酸化膜２３０Ｃの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。酸化膜２３０Ｃとして、Ｉｎに対するＧａの原子数比が、酸化膜２３０ＢのＩｎに対するＧａの原子数比より大きいことが好ましい。本実施の形態では、酸化膜２３０Ｃとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて成膜する。
尚、酸化膜２３０Ｃは、積層としてもよい。例えば、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて成膜して、連続してＩｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて成膜してもよい。
酸化膜２３０Ｃの成膜時に、スパッタリングガスに含まれる酸素の一部が酸化物２３０ａおよび酸化物２３０ｂに供給される場合がある。または、酸化膜２３０Ｃの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体２８０に供給される場合がある。したがって、酸化膜２３０Ｃのスパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。
次に、加熱処理を行っても良い。また、当該加熱処理を減圧下で行い、大気に暴露することなく、連続して、絶縁膜２５０Ａの成膜を行ってもよい。当該加熱処理を行うことによって、酸化膜２３０Ｃの表面などに吸着している水分および水素を除去し、さらに酸化物２３０ａ、酸化物２３０ｂおよび酸化膜２３０Ｃ中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、１００℃以上４００℃以下が好ましい。本実施の形態では、加熱処理の温度を２００℃とする。
次に、酸化膜２３０Ｃ上に絶縁膜２５０Ａを成膜する（図１２参照）。絶縁膜２５０Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて成膜することができる。また、絶縁膜２５０Ａは、上述の水素原子が低減または除去されたガスを用いた成膜方法で成膜することが好ましい。これにより、絶縁膜２５０Ａの水素濃度を低減することができる。絶縁膜２５０Ａは、後の工程で酸化物２３０ｃと接する絶縁体２５０となるので、このように水素濃度が低減されていることが好適である。
次に、マイクロ波、またはＲＦ等の高周波を照射してもよい。照射されたマイクロ波、またはＲＦ等の高周波は絶縁体２８０、酸化物２３０ｂ、および酸化物２３０ａ中に浸透して、これらの中の水素を除去する。特に、酸化物２３０ａおよび酸化物２３０ｂにおいては、ＶＯＨの結合が切断される反応が起き、脱水素化されることになる。このとき発生した水素の一部は、酸化物２３０、および絶縁体２８０から除去される場合がある。また、水素の一部は、導電体２４２にゲッタリングされる場合がある。このように、マイクロ波、またはＲＦ等の高周波を照射することで、絶縁体２８０、酸化物２３０ｂ、および酸化物２３０ａ中の水素濃度を低減することができる。
また、マイクロ波、またはＲＦ等の高周波によって酸素ガスをプラズマ化し、酸素ラジカルを形成してもよい。つまり、絶縁体２８０、酸化物２３０ｂ、および酸化物２３０ａに酸素を有する雰囲気でプラズマ処理を行ってもよい。このような処理を以下において、酸素プラズマ処理という場合がある。また、形成した酸素ラジカルによって、絶縁体２８０、酸化物２３０ｂ、および酸化物２３０ａ中に酸素を供給することができる。また、絶縁体２８０、酸化物２３０ｂ、および酸化物２３０ａに酸素を有する雰囲気でプラズマ処理を行う場合、酸化物２３０にマイクロ波、またはＲＦ等の高周波が照射されにくい構成にしてもよい。
なお、酸素プラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する、マイクロ波処理装置を用いることが好ましい。また、マイクロ波処理装置は基板側にＲＦを印加する電源を有してもよい。高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができる。また、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素イオンを、効率よく絶縁体２８０および酸化物２３０中に導くことができる。また、上記酸素プラズマ処理は、減圧下で行うことが好ましく、圧力を６０Ｐａ以上、好ましくは１３３Ｐａ以上、より好ましくは２００Ｐａ以上、さらに好ましくは４００Ｐａ以上とすればよい。また、酸素流量比（Ｏ２／Ｏ２＋Ａｒ）が５０％以下、好ましくは１０％以上３０％以下で行うとよい。また、処理温度は、例えば４００℃程度で行えばよい。また、酸素プラズマ処理を行った後に、外気に曝すことなく、連続して熱処理を行ってもよい。
次に、導電膜２６０Ａ（導電膜２６０Ａａおよび導電膜２６０Ａｂ）を成膜する（図１３参照）。導電膜２６０Ａａおよび導電膜２６０Ａｂの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。例えば、ＣＶＤ法を用いることが好ましい。本実施の形態では、ＡＬＤ法を用いて、導電膜２６０Ａａを成膜し、ＣＶＤ法を用いて導電膜２６０Ａｂを成膜する。
次に、ＣＭＰ処理によって、酸化膜２３０Ｃ、絶縁膜２５０Ａ、導電膜２６０Ａａおよび導電膜２６０Ａｂを絶縁体２８０が露出するまで研磨することによって、酸化物２３０ｃ、絶縁体２５０および導電体２６０（導電体２６０ａおよび導電体２６０ｂ）を形成する（図１４参照）。
次に、加熱処理を行ってもよい。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行う。該加熱処理によって、絶縁体２５０および絶縁体２８０中の水分濃度および水素濃度を低減させることができる。なお、上記加熱処理後、大気に曝すことなく連続して、絶縁体２８２の成膜を行ってもよい。
次に、導電体２６０上、酸化物２３０ｃ上、絶縁体２５０上、および絶縁体２８０上に、絶縁体２８２を形成する。絶縁体２８２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる（図１５参照）。
絶縁体２８２としては、例えば、スパッタリング法によって、酸化アルミニウムを成膜することが好ましい。スパッタリング法を用いて、酸素を含む雰囲気で絶縁体２８２の成膜を行うことで、成膜しながら、絶縁体２８０に酸素を添加することができる。このとき、基板加熱を行いながら、絶縁体２８２を成膜することが好ましい。また、導電体２６０の上面に接して、絶縁体２８２を形成することで、この後の加熱処理において、絶縁体２８０が有する酸素が導電体２６０へ吸収されることを抑制することができるので好ましい。
ここで、絶縁体２８２を成膜する前に、スパッタリング法により、酸素を含む雰囲気下で金属酸化物を成膜した後、当該金属酸化物を除去する工程を、１回以上繰り返してもよい。当該工程により、絶縁体２８０中に過剰酸素を投入することができる。また、当該工程を複数回繰り返すことにより、絶縁体２８０中に含まれる過剰酸素量を適宜調整することができる。
また、絶縁体２８２を成膜した後、加熱処理を行うことが好ましい（なお、図１５（Ｂ）に示す曲線は、加熱処理を示す）。具体的には、酸素を含む雰囲気、窒素を含む雰囲気、または酸素と窒素の混合雰囲気にて、３５０℃以上、好ましくは４００℃以上の温度で行う。加熱処理の時間は、１時間以上、好ましくは４時間以上、さらに好ましくは８時間以上とする。
当該加熱処理によって、酸化物２３０中の水素が、絶縁体２８０、および絶縁体２８２を介して、外方に拡散することができる。つまり、トランジスタ２００中の水素は、絶縁体２８０、および絶縁体２８２を介して、外方に拡散され、トランジスタ２００、および絶縁体２８２中の水素濃度を低減することができる。つまり、半導体装置中に存在する水素の絶対量を低減することができる。
次に、絶縁体２８２の一部、絶縁体２８０の一部、絶縁体２７３の一部、絶縁体２７２の一部、絶縁体２２４の一部、絶縁体２２２の一部、絶縁体２１６となる膜の一部、絶縁体２１４となる膜の一部、および絶縁体２１２の一部を加工して、絶縁体２１６、および絶縁体２１４を形成し、絶縁体２１１に達する開口を形成する（図１６参照）。該開口は、トランジスタ２００が囲まれるように形成される場合がある。または、該開口は、複数のトランジスタ２００が囲まれるように形成される場合がある。よって、該開口において、絶縁体２８２の側面の一部、絶縁体２８０の側面の一部、絶縁体２７３の側面の一部、絶縁体２７２の側面の一部、絶縁体２２４の側面の一部、絶縁体２２２の側面の一部、絶縁体２１６の側面の一部、絶縁体２１４の側面の一部、および絶縁体２１２の側面の一部が露出する。
絶縁体２８２の一部、絶縁体２８０の一部、絶縁体２７３の一部、絶縁体２７２の一部、絶縁体２２４の一部、絶縁体２２２の一部、絶縁体２１６となる膜の一部、および絶縁体２１４となる膜の一部、絶縁体２１２の一部の加工は、ドライエッチング法、またはウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。また、当該加工は、それぞれ異なる条件で加工してもよい。
また、このとき、マイクロ波、またはＲＦ等の高周波を絶縁体２８０などに照射してもよい。照射されたマイクロ波、またはＲＦ等の高周波は絶縁体２８０、酸化物２３０ｂ、および酸化物２３０ａなどに浸透して、これらの中の水素を除去できることがある。例えば、酸化物２３０ａおよび酸化物２３０ｂにおいては、ＶＯＨの結合が切断される反応が起き、脱水素化される。このとき発生した水素の一部は、酸化物２３０、および絶縁体２８０から除去される場合がある。また、水素の一部は、導電体２４２にゲッタリングされる場合がある。
次に、絶縁体２８２、絶縁体２８０、絶縁体２７３、絶縁体２７２、絶縁体２２４、絶縁体２２２、絶縁体２１６、絶縁体２１４および絶縁体２１２を覆って、絶縁体２８７Ａを形成する（図１７参照）。絶縁体２８７Ａは、絶縁体２８２と同等の条件を用いて形成することが好ましい。例えば、絶縁体２８７Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
具体的には、絶縁体２８７Ａとしては、例えば、スパッタリング法によって、酸化アルミニウムを成膜することが好ましい。スパッタリング法を用いて、酸素を含む雰囲気で絶縁体２８７Ａの成膜を行うことで、成膜しながら、絶縁体２８０に酸素を添加することができる。このとき、基板加熱を行いながら、絶縁体２８７Ａを成膜することが好ましい。また、導電体２６０の上面に接して、絶縁体２８２が形成されているため、絶縁体２８７Ａの成膜処理において、絶縁体２８０が有する酸素が導電体２６０へ吸収されることを抑制することができる。
続いて、絶縁体２８７Ａに対し、異方性のエッチング処理を行い、絶縁体２８２、絶縁体２８０、絶縁体２７３、絶縁体２７２、絶縁体２２４、絶縁体２２２、絶縁体２１６、絶縁体２１４および絶縁体２１２の側面に、絶縁体２８７を形成する（図１８参照）。
ここで、絶縁体２８２の側端部と絶縁体２８７の上端部とが接し、絶縁体２１４の側端部と絶縁体２８７の下端部とが接することで、トランジスタ２００および絶縁体２８０を封止する構造を、形成することができる。
上記異方性のエッチング処理としては、ドライエッチング処理を行うことが好ましい。これにより、基板面に略平行な面に成膜された当該絶縁膜を除去して、絶縁体２８７を自己整合的に形成することができる。
また、絶縁体２８７を形成した後、加熱処理を行うことが好ましい（なお、図１８（Ｂ）に示す曲線は、加熱処理を示す）。具体的には、酸素を含む雰囲気、窒素を含む雰囲気、または酸素と窒素の混合雰囲気にて、３５０℃以上、好ましくは４００℃以上の温度で行う。加熱処理の時間は、１時間以上、好ましくは４時間以上、さらに好ましくは８時間以上とする。
当該加熱処理によって、酸化物２３０中の水素が、絶縁体２８０、絶縁体２８２、および絶縁体２８７を介して、外方に拡散することができる。つまり、トランジスタ２００中の水素は、絶縁体２８０、絶縁体２８２、および絶縁体２８７を介して、外方に拡散され、トランジスタ２００、絶縁体２８２、および絶縁体２８７中の水素濃度を低減することができる。つまり、半導体装置中に存在する水素の絶対量を低減することができる。
また、絶縁体２８２、絶縁体２８７、絶縁体２１１を覆って、絶縁体２８３を形成する（図１９参照）。絶縁体２８３の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。また、絶縁体２８３は、多層としてもよい。例えば、スパッタリング法を用いて、窒化シリコンを成膜し、当該窒化シリコン上に、ＣＶＤ法を用いて窒化シリコンを成膜してもよい。図１９に示すように、絶縁体２８３は、上記開口の底面において、絶縁体２１１と接する。つまり、トランジスタ２００は、上面及び側面が絶縁体２８３に、下面が絶縁体２１１に包み込まれることになる。このように、バリア性の高い絶縁体２８３および絶縁体２１１でトランジスタ２００を包み込むことで、外部から水分、および水素が侵入するのを防止することができる。
次に、加熱処理を行ってもよい。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行う。当該加熱処理によって、絶縁体２８２の成膜によって添加された酸素を絶縁体２８０へ拡散させ、さらに酸化物２３０ｃを介して、酸化物２３０ａ、および酸化物２３０ｂへ供給することができる。このように、酸化物２３０に加酸素化処理を行うことで、酸化物２３０（酸化物２３０ｂ）中の酸素欠損を酸素により修復させる。
さらに、酸化物２３０中に残存した水素は、絶縁体２８０を介して、絶縁体２８２および絶縁体２８７に拡散し、絶縁体２８７に捕獲、または固着する。つまり、酸化物２３０中に残存していた水素が酸素欠損に再結合してＶＯＨが形成されるのを抑制することができる。なお、当該加熱処理は、絶縁体２８３の成膜後に限らず、絶縁体２８２の成膜後に行ってもよい。
また、絶縁体２８３上に絶縁体２８４を形成してもよい（図２０参照）。なお、絶縁体２８４は、被膜性が高い成膜方法を用いて成膜することが好ましい。例えば、絶縁体２８４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。また、絶縁体２８４は、絶縁体２１２および絶縁体２８３と同じ材料を用いることが好ましい。
具体的には、ＣＶＤ法を用いて窒化シリコンを成膜するとよい。特に、絶縁体２８４は、水素原子を含まない、または水素原子の含有量が少ない、化合物ガスを用いてＣＶＤ法により成膜するとよい。
水素原子が低減または除去されたガスを用いた成膜方法で、絶縁体２８４を成膜することで、絶縁体２８４に含まれる水素の量を低減することができる。つまり、絶縁体２８４に含まれる水素濃度を低減し、酸化物半導体のチャネル形成領域に混入する水素の低減を図ることができる。
次に絶縁体２８４上に、絶縁体２７４となる絶縁膜を成膜する。絶縁体２７４となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。また、絶縁体２７４となる絶縁膜は、上述の水素原子が低減または除去されたガスを用いた成膜方法で成膜することが好ましい。これにより、絶縁体２７４となる絶縁膜の水素濃度を低減することができる。
続いて、絶縁体２７４となる絶縁膜にＣＭＰ処理を行い、上面が平坦な絶縁体２７４を形成する（図２１参照）。
次に、絶縁体２７２、絶縁体２７３、絶縁体２８０、絶縁体２８２、絶縁体２８３、および絶縁体２８４に、導電体２４２に達する開口を形成する（図２２参照）。当該開口の形成は、リソグラフィー法を用いて行えばよい。なお、図２２（Ａ）で当該開口の形状は、上面視において円形状にしているが、これに限られるものではない。例えば、当該開口が、上面視において、楕円などの略円形状、四角形などの多角形状、四角形等の多角形の角部を丸めた形状になっていてもよい。
次に、絶縁体２４１となる絶縁膜を成膜し、当該絶縁膜を異方性エッチングして絶縁体２４１を形成する。（図２２参照）。絶縁体２４１となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。絶縁体２４１となる絶縁膜としては、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、ＰＥＡＬＤ法を用いて、酸化アルミニウムを成膜することが好ましい。または、絶縁体２８３の成膜と同様に、ＰＥＡＬＤ法を用いて、窒化シリコンを成膜することが好ましい。窒化シリコンは水素に対するブロッキング性が高いので好ましい。
また、絶縁体２４１となる絶縁膜の異方性エッチングとしては、例えばドライエッチング法などを用いればよい。開口の側壁部に絶縁体２４１を設けることで、外方からの酸素の透過を抑制し、次に形成する導電体２４０ａおよび導電体２４０ｂの酸化を防止することができる。また、導電体２４０ａおよび導電体２４０ｂから、水、水素などの不純物が外部に拡散することを防ぐことができる。
次に、導電体２４０ａおよび導電体２４０ｂとなる導電膜を成膜する。導電体２４０ａおよび導電体２４０ｂとなる導電膜は、水、水素など不純物の透過を抑制する機能を有する導電体を含む積層構造とすることが望ましい。たとえば、窒化タンタル、窒化チタンなどと、タングステン、モリブデン、銅など、と、の積層とすることができる。導電体２４０ａおよび導電体２４０ｂとなる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
次に、ＣＭＰ処理を行うことで、導電体２４０ａおよび導電体２４０ｂとなる導電膜の一部を除去し、絶縁体２８４および絶縁体２７４の上面を露出する。その結果、開口のみに、当該導電膜が残存することで上面が平坦な導電体２４０ａおよび導電体２４０ｂを形成することができる（図２２参照）。なお、当該ＣＭＰ処理により、絶縁体２８４の上面の一部および絶縁体２７４の上面の一部が除去される場合がある。
次に、導電体２４６となる導電膜を成膜する。導電体２４６となる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
次に、導電体２４６となる導電膜をリソグラフィー法によって加工し、導電体２４０ａの上面と接する導電体２４６ａ、および導電体２４０ｂの上面と接する導電体２４６ｂを形成する。この時、導電体２４６ａおよび導電体２４６ｂと、絶縁体２８４とが重ならない領域の絶縁体２８４の一部が除去されることがある。（図２３参照）。
次に、導電体２４６上、および絶縁体２８４上に、絶縁体２８６を成膜する（図４参照）。絶縁体２８６の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。また、絶縁体２８６は、多層としてもよい。例えば、スパッタリング法を用いて、窒化シリコンを成膜し、当該窒化シリコン上に、ＣＶＤ法を用いて窒化シリコンを成膜してもよい。導電体２４６上、および絶縁体２８４上に、絶縁体２８６を成膜することで、導電体２４６の上面、および導電体２４６の側面は、絶縁体２８６が接し、導電体２４６の下面は、絶縁体２８４と接する。つまり、導電体２４６は、絶縁体２８４、および絶縁体２８６で包まれる構成とすることができる。この様な構成とすることで、外方からの酸素の透過を抑制し、導電体２４６の酸化を防止することができる。また、導電体２４６から、水、水素などの不純物が外部に拡散することを防ぐことができるので好ましい。
以上により、図４に示すトランジスタ２００を有する半導体装置を作製することができる。図７乃至図２３に示すように、本実施の形態に示す半導体装置の作製方法を用いることで、トランジスタ２００を作製することができる。
＜半導体装置の応用例＞
以下では、図２４乃至図２９を用いて、先の＜半導体装置の構成例１＞で示したものとは異なる、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。なお、図２４乃至図２９に示す半導体装置において、＜半導体装置の構成例１＞に示した半導体装置（図４参照。）を構成する構造と同機能を有する構造には、同符号を付記する。なお、本項目において、トランジスタ２００の構成材料については＜半導体装置の構成例１＞で詳細に説明した材料を用いることができる。
＜＜半導体装置の応用例１＞＞
図２４（Ａ）および図２４（Ｂ）に、複数のトランジスタ２００＿１乃至トランジスタ２００＿ｎ（ｎは３以上の自然数を表す）を、絶縁体２８３と絶縁体２１１で、包括して封止した構成について示す。なお、図２４（Ａ）および図２４（Ｂ）において、トランジスタ２００＿１乃至トランジスタ２００＿ｎは、チャネル長方向に並んでいるように見えるが、これにかぎられるものではない。トランジスタ２００＿１乃至トランジスタ２００＿ｎは、チャネル幅方向に並んでいてもよいし、マトリクス状に配置されていてもよい。また、設計に応じて、規則性を持たずに配置されていてもよい。
図２４（Ａ）に示すように、複数のトランジスタ２００＿１乃至トランジスタ２００＿ｎの外側において、絶縁体２８３と絶縁体２１１が接する部分（以下、封止部２６５と呼ぶ場合がある。）が形成されている。封止部２６５は、複数のトランジスタ２００＿１乃至トランジスタ２００＿ｎを囲むように形成されている。このような構造にすることで、複数のトランジスタ２００＿１乃至トランジスタ２００＿ｎを絶縁体２８３と絶縁体２１１で包み込むことができる。よって封止部２６５に囲まれたトランジスタ群が、基板上に複数設けられることになる。
また、封止部２６５に重ねてダイシングライン（スクライブライン、分断ライン、又は切断ラインと呼ぶ場合がある）を設けてもよい。上記基板はダイシングラインにおいて分断されるので、封止部２６５に囲まれたトランジスタ群が１チップとして取り出されることになる。
また、図２４（Ａ）では、複数のトランジスタ２００＿１乃至トランジスタ２００＿ｎを一つの封止部２６５で囲む例について示したが、これに限られるものではない。図２４（Ｂ）に示すように、複数のトランジスタ２００＿１乃至トランジスタ２００＿ｎを複数の封止部で囲む構成にしてもよい。図２４（Ｂ）では、複数のトランジスタ２００＿１乃至トランジスタ２００＿ｎを封止部２６５ａで囲み、さらに外側の封止部２６５ｂでも囲む構成にしている。
このように、複数の封止部で複数のトランジスタ２００＿１乃至トランジスタ２００＿ｎを囲む構成にすることで、絶縁体２８３と絶縁体２１１が接する部分が増えるので、絶縁体２８３と絶縁体２１１の密着性をより向上させることができる。これにより、より確実に複数のトランジスタ２００＿１乃至トランジスタ２００＿ｎを封止することができる。
この場合、封止部２６５ａまたは封止部２６５ｂに重ねてダイシングラインを設けてもよいし、封止部２６５ａと封止部２６５ｂの間にダイシングラインを設けてもよい。
＜＜半導体装置の応用例２＞＞
図２５は、トランジスタ２００の断面図である。図２５に示すトランジスタ２００は、酸化物２３０ｂを有さない構造が、図４に示すトランジスタ２００と異なる。すなわち、図２５に示すトランジスタ２００は、酸化物２３０ａと、酸化物２３０ｃ１と、酸化物２３０ｃ２とによって、酸化物２３０が構成されている。また、導電体２４２ａの下面および導電体２４２ｂの下面は、酸化物２３０ａに接する。
酸化物２３０を、酸化物２３０ａと、酸化物２３０ｃ１と、酸化物２３０ｃ２との積層構造とすることで、以下の優れた効果を有する。
例えば、酸化物２３０ａをＩｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の組成とし、酸化物２３０ｃ１をＩｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の組成とし、酸化物２３０ｃ２をＩｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の組成とすることで、酸化物２３０ｃ１にチャネル形成領域を設ける構成とすることができる。この構成の場合、絶縁体２８０、絶縁体２７２、絶縁体２７３、導電体２４２（導電体２４２ａ、導電体２４２ｂ）、及び酸化物２３０ａに形成された開口部を沿うように、酸化物２３０ｃ１および酸化物２３０ｃ２がＵ字状（Ｕ－Ｓｈａｐｅ）に形成される。また、導電体２４２ａの側面、及び導電体２４２ｂの側面と、酸化物２３０ｃ１の側面とを、接触させる構成とすることができる。また、酸化物２３０ｃ１の上面に、酸化物２３０ｃ２が接しており、絶縁体２５０が酸化物２３０ｃ１に接触するのを防ぐことができる。
上記の構成とすることで、導電体２４２（導電体２４２ａ、及び導電体２４２ｂ）と、酸化物２３０ｃ１との接触面積を小さくすることができる。導電体２４２と、酸化物２３０ｃ１との接触面積を小さくすることで、導電体２４２と酸化物２３０ｃ１との間に起こりうる接合リーク電流（ジャンクションリーク電流ともいう）を低減することができる。また、導電体２４２の厚さを調整することで、酸化物２３０ｃ１との接触面積を任意に調整することが可能となる。
例えば、図２５に示すトランジスタ２００を有する半導体装置は、スペースシャトルや人工衛星をはじめとする宇宙空間にて使用する場合に好適に用いることができる。宇宙空間においては、宇宙放射線、または太陽から放出された電子や陽子が、半導体装置の内部まで入り込み半導体特性に影響を与える場合がある。図２５に示すトランジスタ２００においては、接合リーク電流が低減されたトランジスタであるため、宇宙放射線などに対する耐性が高く、信頼性が高い構造であるともいえる。
＜＜半導体装置の応用例３＞＞
図２６（Ａ）（Ｂ）、及び図２７（Ａ）（Ｂ）は、メモリデバイス２９０を説明する図である。図２６（Ａ）はメモリデバイス２９０の上面図であり、図２６（Ｂ）は図２６（Ａ）に示す一点鎖線Ａ１－Ａ２の切断面の断面図である。なお、図２６（Ｂ）に示す断面図は、トランジスタのチャネル長方向の断面図に相当する。
また、図２７（Ａ）は図２６（Ａ）に示す一点鎖線Ａ３－Ａ４の切断面の断面図であり、図２７（Ｂ）は図２６（Ａ）に示す一点鎖線Ａ５－Ａ６の切断面の断面図である。なお、図２７（Ａ）に示す断面図は、トランジスタのチャネル幅方向の断面図に相当する。
図２６（Ａ）（Ｂ）、及び図２７（Ａ）（Ｂ）に示すメモリデバイス２９０は、トランジスタと、容量デバイス２９２と、当該トランジスタに接続された配線と、を有する。より詳しくは、メモリデバイス２９０は、絶縁体２１１と、絶縁体２１１上の絶縁体２１２と、絶縁体２１２上の絶縁体２１４と、導電体２０５（導電体２０５ａ、および導電体２０５ｂ）と、絶縁体２１４上の絶縁体２１６と、絶縁体２２２と、絶縁体２２４と、酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）と、導電体２４２（導電体２４２ａ、および導電体２４２ｂ）と、酸化物２４３（酸化物２４３ａ、および酸化物２４３ｂ）と、絶縁体２７２と、絶縁体２７３と、絶縁体２５０と、導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、を有する。
また、酸化物２３０の上方には、絶縁体２８０と、絶縁体２８０上の絶縁体２８２と、が設けられる。また、絶縁体２１２、絶縁体２１４、絶縁体２１６、絶縁体２２２、絶縁体２２４、絶縁体２７２、絶縁体２７３、絶縁体２８０、及び絶縁体２８２の側面に接して、絶縁体２８７が設けられる。また、絶縁体２８２を覆うように、絶縁体２８３と、絶縁体２８３上の絶縁体２８４とが、設けられる。
また、メモリデバイス２９０は、導電体２４２ａと電気的に接続し、プラグとして機能する導電体２４０ａを有する。なお、導電体２４０ａの側面に接して絶縁体２４１ａが設けられる。また、絶縁体２８４上、および導電体２４０ａ上には、導電体２４０ａと電気的に接続し、配線として機能する導電体２４６ａが設けられる。また、導電体２４６ａ上、および絶縁体２７４上には、絶縁体２８６が設けられる。
また、メモリデバイス２９０は、容量デバイス２９２を有する。容量デバイス２９２は、導電体２４２ｂと、導電体２４２ｂ上に設けられた絶縁体２７２、及び絶縁体２７３と、絶縁体２７３上に設けられた導電体２９４と、を有する。すなわち、容量デバイス２９２は、ＭＩＭ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｍｅｔａｌ）容量を構成している。なお、容量デバイス２９２が有する一対の電極の一方、すなわち導電体２４２ｂは、トランジスタのソース電極またはドレイン電極を兼ねることができる。また、容量デバイス２９２が有する誘電体層は、トランジスタに設けられる保護層、すなわち絶縁体２７２、及び絶縁体２７３を兼ねることができる。したがって、容量デバイス２９２の作製工程において、トランジスタの作製工程の一部を兼用することができるため、生産性の高い半導体装置とすることができる。
また、図２７（Ｂ）に示すように、トランジスタのチャネル幅方向の断面において、容量デバイス２９２は、導電体２４２ｂの側面においても、導電体２９４と重なる領域を有する。当該領域においても、静電容量を形成することが可能となるため、小面積においても静電容量値を高くすることが可能となる。
また、導電体２９４としては、例えば、導電体２４２に用いることのできる材料を用いれば良い。
また、メモリデバイス２９０において、導電体２６０は、トランジスタの第１のゲートとして機能し、導電体２０５は、トランジスタの第２のゲートとして機能する。また、導電体２４２ａ、および導電体２４２ｂは、トランジスタのソース電極またはドレイン電極として機能する。
また、酸化物２３０は、トランジスタのチャネル形成領域を有する半導体として機能する。絶縁体２５０は、第１のゲート絶縁体として機能し、絶縁体２２２、および絶縁体２２４は、第２のゲート絶縁体として機能する。
絶縁体２１４、絶縁体２７２、及び絶縁体２７３は層間膜として機能する。絶縁体２１４、絶縁体２７２、及び絶縁体２７３は、酸素に対するバリア性を有する材料、または水素を吸蔵することが可能な材料を用いて形成すると好ましい。絶縁体２１４、絶縁体２７２、及び絶縁体２７３に水素を吸蔵することが可能な材料を用いることで、メモリデバイス２９０内において、水素の量を一定値とすることができる。絶縁体２１４、絶縁体２７２、及び絶縁体２７３に用いることのできる材料としては、Ａｌ化合物、またはＡｌと元素Ｍａ（元素Ｍａは電気陰性度が低い元素（反応力の強い元素）、例えば、Ｍｇ、Ｚｒ、Ｓｉ、Ｂなどを表す）を有する化合物を用いることができる。
また、メモリデバイス２９０が有するトランジスタは、図２６（Ｂ）、図２７（Ａ）、及び図２７（Ｂ）に示すように、絶縁体２８２と、酸化物２３０ｃとが、直接接する構造となっている。当該構造とすることで、絶縁体２８０に含まれる酸素が、導電体２６０側に拡散するのを抑制することができる。また、絶縁体２８０に含まれる酸素は、酸化物２３０ｃを介して、酸化物２３０ａおよび酸化物２３０ｂへ効率よく供給することができるので、酸化物２３０ａ中および酸化物２３０ｂ中の酸素欠損を低減し、トランジスタの電気特性および信頼性を向上させることができる。
また、図２６に示すメモリデバイス２９０が有するトランジスタは、絶縁体２８０などの層間膜に設けられた開口部内に、導電体２６０が、絶縁体２５０を介して、自己整合的に形成される。つまり、導電体２６０は、絶縁体２５０を介して、絶縁体２８０を含む層間膜に設けた開口を埋めるように形成されるため、導電体２４２ａと導電体２４２ｂの間の領域に、導電体２６０の位置合わせが不要となる。
また、絶縁体２８０を含む層間膜に設けられた開口内に、酸化物２３０ｃを設けることが好ましい。従って、絶縁体２５０、および導電体２６０は、酸化物２３０ｃを介して、酸化物２３０ｂ、および酸化物２３０ａの積層構造と重畳する領域を有する。当該構造とすることで、酸化物２３０ｃと絶縁体２５０とを連続成膜により形成することが可能となるため、酸化物２３０と絶縁体２５０との界面を清浄に保つことができる。従って、界面散乱によるキャリア伝導への影響が小さくなり、メモリデバイス２９０が有するトランジスタは高いオン電流、および高い周波数特性を得ることができる。
また、図２６に示すメモリデバイス２９０が有するトランジスタは、主に酸化物２３０ｃと、酸化物２３０ｂとの界面または界面近傍にチャネル形成領域が形成される。なお、酸化物２３０ｃは、絶縁体２８０、絶縁体２７２、絶縁体２７３、導電体２４２（導電体２４２ａ、導電体２４２ｂ）、酸化物２４３（酸化物２４３ａ、酸化物２４３ｂ）及び酸化物２３０ｂに形成された開口部を沿うようにＵ字状（Ｕ－Ｓｈａｐｅ）に形成される。
例えば、トランジスタのチャネル長を微細化（代表的には５ｎｍ以上６０ｎｍ未満、好ましくは１０ｎｍ以上３０ｎｍ以下）した場合に、図２６に示すメモリデバイス２９０が有するトランジスタ構造とすることで、実効Ｌ長を長くすることができる。一例としては、導電体２４２ａと、導電体２４２ｂとの間の距離が２０ｎｍである場合、実効Ｌ長を４０ｎｍ以上６０ｎｍ以下と、導電体２４２ａと導電体２４２ｂとの間の距離、すなわち最小加工寸法よりも２倍乃至３倍程度長くすることができる。したがって、図２６に示すメモリデバイス２９０は、微細化に優れたトランジスタ、及び容量デバイスの構造の１つとなる。
＜＜半導体装置の応用例４＞＞
次に、図２６（Ａ）（Ｂ）、及び図２７（Ａ）（Ｂ）に示すメモリデバイス２９０の応用例について、図２８、及び図２９を用いて説明する。
図２８及び図２９は、複数のメモリデバイス２９０を縦方向に積み重ねた（スタックさせた）構造のメモリデバイスの断面図の一例である。
図２８は、メモリデバイス２９０＿１と、メモリデバイス２９０＿２と、メモリデバイス２９０＿ｎ（ｎは３以上の自然数を表す）と、を積み重ねた構成を例示している。なお、図２８に示すように、メモリデバイス２９０＿２は、プラグとして機能する導電体２４０ａの位置がメモリデバイス２９０＿１と異なる位置に配置された構成である。当該構成とすることで、隣接するメモリデバイスとの寄生容量を小さくすることができる、または回路設計の自由度を高めることができるといった効果を奏する。なお、図２８に示す構成においては、プラグとして機能する導電体２４０ａの位置を、上下のメモリデバイスと互い違いにする構成について例示したがこれに限定されず、例えば、上面視において、導電体２６０を中心として、１／４方向ずつ回転させてプラグとして機能する導電体２４０ａや、容量デバイス２９２を配置させてもよい。
または、チャネル幅方向の断面視において、プラグとして機能する導電体２４０ａが同じ位置に配置するような構成としてもよい。当該構成の一例を図２９に示す。図２９に示す構成とすることで、例えば、隣接するメモリデバイスにおいて、書き込み用のビットラインを共通にすることができる。すなわち、複数のメモリデバイス２９０において、ビットライン等を共通にすることができるため、微細化に有利な構造となる。なお、図２９においては、ビットラインに電気的に接続するプラグとして機能する導電体２４０ａを隣接するメモリデバイスと共通にする構成について例示したがこれに限定されない。例えば、トランジスタのバックゲート電極などを隣接するメモリデバイス間にて共通する構造としてもよい。
また、図２８、及び図２９において、メモリデバイス２９０＿１、メモリデバイス２９０＿２、及びメモリデバイス２９０＿ｎは、絶縁体２８７と、絶縁体２８３と、絶縁体２８４と、によって覆われた構造である。また、絶縁体２８３と、絶縁体２１１とは、メモリデバイス２９０＿１の外周にて接している。また、絶縁体２８４の上方においては、絶縁体２８４と、絶縁体２８６とが接している。
また、メモリデバイス２９０＿１と、メモリデバイス２９０＿２との間には、絶縁体２８２と、絶縁体２９６と、絶縁体２９８と、絶縁体２１４とが設けられている。
絶縁体２９６、及び絶縁体２９８としては、例えば、絶縁体２１１と同様の材料を用いることができる。例えば、絶縁体２８２、及び絶縁体２１４を、酸化アルミニウムで形成し、絶縁体２８６、及び絶縁体２９８を窒化シリコンで形成することができる。
なお、図４に示すトランジスタ２００においては、導電体２０５の下方には、絶縁体２１１、絶縁体２１２、及び絶縁体２１４の３層の積層構造を有するが、図２８、図２９に示すメモリデバイス２９０＿２乃至メモリデバイス２９０＿ｎが有するトランジスタにおいては、下層のメモリデバイスが有するトランジスタの上部に形成される層の一部を共通して用いることができるため、３層の積層構造のうち、１層または２層を削減することができる。すなわち、一部の絶縁体を上下のメモリデバイス間で共通して用いることで、生産性の高い半導体装置とすることができる。
本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、ノーマリーオフの電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、信頼性が良好な半導体装置を提供することができる。本発明の一態様により、オン電流の大きい半導体装置を提供することができる。または、本発明の一態様により、高い周波数特性を有する半導体装置を提供することができる。または、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、オフ電流の小さい半導体装置を提供することができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態や実施例と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、本発明の他の実施の形態に適用可能な半導体装置の一態様について説明する。以下では半導体装置の構成例について説明する。
＜半導体装置の構成例２＞
図３０（Ａ）は、トランジスタ２１００Ａのチャネル長方向の断面図である。
トランジスタ２１００Ａは、基板２１０２上に設けられ、絶縁層２１２１、絶縁層２１２２、絶縁層２１２３、導電層２１０６、絶縁層２１０３、半導体層２１０８、絶縁層２１１０、金属酸化物層２１１４、導電層２１１２、絶縁層２１２４、絶縁層２１２５、絶縁層２１２６等を有する。基板２１０２上に絶縁層２１２１、絶縁層２１２２、絶縁層２１２３が順に設けられ、絶縁層２１２３上に導電層２１０６が設けられ、絶縁層２１２３、および導電層２１０６上に絶縁層２１０３が設けられる。島状の半導体層２１０８は、絶縁層２１０３上に設けられ、導電層２１０６の一部と重畳する領域を有する。絶縁層２１１０は、半導体層２１０８の上に設けられる。金属酸化物層２１１４及び導電層２１１２は、絶縁層２１１０上にこの順に積層して設けられ、半導体層２１０８の一部、および導電層２１０６の一部と重畳する領域を有する。
絶縁層２１２４は、絶縁層２１２３の一部と接する領域を有し、導電層２１０６、絶縁層２１０３、半導体層２１０８、絶縁層２１１０、金属酸化物層２１１４、および導電層２１１２上に設けられる。絶縁層２１２５は、絶縁層２１２２、および絶縁層２１２１の一部と接する領域を有し、絶縁層２１２４上に設けられる。また、絶縁層２１２６は、絶縁層２１２５上に設けられる。
トランジスタ２１００Ａにおいて、少なくとも半導体層２１０８は、絶縁層２１２３と絶縁層２１２４の間に設けられ、絶縁層２１２３と絶縁層２１２４は、半導体層２１０８の外側で接することが好ましい。また、絶縁層２１２３および絶縁層２１２４は、絶縁層２１２１および絶縁層２１２２と、絶縁層２１２５および絶縁層２１２６と、の間に設けられる。このとき絶縁層２１２５は、少なくとも絶縁層２１２２と接することが好ましく、さらに絶縁層２１２１と接することが好ましい。
別言すると、トランジスタ２１００Ａにおいて、半導体層２１０８は、絶縁層２１２３および絶縁層２１２４に囲われており、半導体層２１０８、絶縁層２１２３、および絶縁層２１２４は、絶縁層２１２２および絶縁層２１２５に囲われている。さらに、半導体層２１０８、絶縁層２１２３、絶縁層２１２４、絶縁層２１２２、および絶縁層２１２５は、絶縁層２１２１および絶縁層２１２６により挟まれるように設けられていることから、絶縁層２１２１および絶縁層２１２６により囲われているということができる。
つまり、絶縁層２１２３、および絶縁層２１２４により設けられる封止構造は、先の実施の形態で説明した絶縁体２１４、絶縁体２８７、および絶縁体２８２により設けられる封止構造に相当する。従って、絶縁層２１２３、および絶縁層２１２４は、絶縁体２１４、絶縁体２８７、および絶縁体２８２の記載を参酌することができる。
また、絶縁層２１２１、絶縁層２１２２、および絶縁層２１２５により設けられる封止構造は、先の実施の形態で説明した絶縁体２１１、絶縁体２１２、および絶縁体２８３により設けられる封止構造に相当する。従って、絶縁層２１２２、および絶縁層２１２５は、絶縁体２１１、絶縁体２１２、および絶縁体２８３の記載を参酌することができる。
さらに、絶縁層２１２６は、先の実施の形態で説明した絶縁体２８４に相当する。従って、絶縁層２１２６は、絶縁体２８４の記載を参酌することができる。
導電層２１１２及び金属酸化物層２１１４の端部は、絶縁層２１１０の端部よりも内側に位置する。言い換えると、絶縁層２１１０は、少なくとも半導体層２１０８上において、導電層２１１２及び金属酸化物層２１１４の端部よりも外側に突出した部分を有する。
また、導電層２１１２の端部が金属酸化物層２１１４の端部より内側に位置することが好ましい。また、絶縁層２１２４は、金属酸化物層２１１４の上面の一部及び側面に接して設けられる。
トランジスタ２１００Ａにおいて、導電層２１１２の端部が、金属酸化物層２１１４の端部よりも内側に位置する。言い換えると、金属酸化物層２１１４は、少なくとも絶縁層２１１０上において、導電層２１１２の端部よりも外側に突出した部分を有する。
導電層２１１２の端部が、金属酸化物層２１１４の端部よりも内側に位置することで、導電層２１１２及び金属酸化物層２１１４の側面の段差が緩やかとなり、導電層２１１２及び金属酸化物層２１１４上に形成される層（例えば、絶縁層２１２４、絶縁層２１２５、絶縁層２１２６）の段差被覆性が向上し、該層に段切れや鬆といった不具合が発生することを抑制できる。
導電層２１１２及び金属酸化物層２１１４の形成には、ウェットエッチング法を好適に用いることができる。また、金属酸化物層２１１４に、導電層２１１２よりエッチング速度が遅い材料を用いることにより、金属酸化物層２１１４の端部より、導電層２１１２の端部を内側にすることができる。さらに、同一の工程で金属酸化物層２１１４及び導電層２１１２を形成でき、生産性を高められる。
なお、本実施の形態は上記に限らない。導電層２１１２の端部が、金属酸化物層２１１４の端部と一致してもよい。あるいは、導電層２１１２の側面と金属酸化物層２１１４の側面が同一平面上の面を有していてもよい。
半導体層２１０８は、チャネル形成領域を挟む一対の領域２１０８Ｌと、その外側に一対の領域２１０８Ｎとを有する。領域２１０８Ｌは、半導体層２１０８のうち、絶縁層２１１０と重なり、且つ金属酸化物層２１１４、および導電層２１１２とは重ならない領域である。
領域２１０８Ｃは、チャネル形成領域として機能する。ここで、金属酸化物層２１１４が導電性を有する場合、ゲート電極の一部として機能するため、ゲート絶縁層として機能する絶縁層２１１０を介して、ゲート電極から領域２１０８Ｃに電界が与えられ、チャネルが形成される。ただし、本実施の形態はこれに限らない。金属酸化物層２１１４と重畳せずに、導電層２１０６と重畳する部分（領域２１０８Ｌ、および領域２１０８Ｎを含む部分）にもチャネルが形成される場合がある。
領域２１０８Ｌは、ドレイン電界を緩和するためのバッファ領域としての機能を有する。領域２１０８Ｌは、導電層２１１２及び金属酸化物層２１１４とは重畳しない領域であるため、導電層２１１２にゲート電圧が与えられた場合にもチャネルはほとんど形成されない領域である。領域２１０８Ｌは、キャリア濃度が領域２１０８Ｃよりも高いことが好ましい。これにより、領域２１０８ＬをＬＤＤ領域として機能させることができる。
領域２１０８Ｌは、領域２１０８Ｃと比較して、抵抗が同程度または低い領域、キャリア濃度が同程度または高い領域、酸素欠損密度が同程度または高い領域、不純物濃度が同程度または高い領域ともいうことができる。
領域２１０８Ｌは、領域２１０８Ｎと比較して、抵抗が同程度または高い領域、キャリア濃度が同程度または低い領域、酸素欠損密度が同程度または低い領域、不純物濃度が同程度または低い領域ともいうことができる。
このように、チャネル形成領域である領域２１０８Ｃと、ソース領域またはドレイン領域である領域２１０８Ｎとの間に、ＬＤＤ領域として機能する領域２１０８Ｌを設けることにより、高いドレイン耐圧と、高いオン電流とを兼ね備え、信頼性の高いトランジスタを実現することができる。
領域２１０８Ｎは、ソース領域またはドレイン領域として機能し、半導体層２１０８の他の領域と比較して、最も低抵抗な領域である。または、領域２１０８Ｎは、半導体層２１０８の他の領域と比較して、最もキャリア濃度の高い領域、最も酸素欠損密度の高い領域、または最も不純物濃度の高い領域とも言うことができる。
領域２１０８Ｎの電気抵抗は低いほど好ましく、例えば領域２１０８Ｎのシート抵抗の値は、１Ω／□以上１×１０３Ω／□未満、好ましくは１Ω／□以上８×１０２Ω／□以下とすることが好ましい。
また、チャネルが形成されていない状態における領域２１０８Ｃの電気抵抗は高いほど好ましい。例えば領域２１０８Ｃのシート抵抗の値は、１×１０９Ω／□以上、好ましくは５×１０９Ω／□以上、より好ましくは１×１０１０Ω／□以上であることが好ましい。
チャネルが形成されていない状態における領域２１０８Ｃの電気抵抗は高いほど好ましいため上限値は特に設けない。ただし、上限値を設けるなら、例えば領域２１０８Ｃのシート抵抗の値は、１×１０９Ω／□以上１×１０１２Ω／□以下、好ましくは５×１０９Ω／□以上１×１０１２Ω／□以下、より好ましくは１×１０１０Ω／□以上１×１０１２Ω／□以下であることが好ましい。
領域２１０８Ｌのシート抵抗の値は、例えば１×１０３Ω／□以上１×１０９Ω／□以下、好ましくは１×１０３Ω／□以上１×１０８Ω／□以下、より好ましくは１×１０３Ω／□以上１×１０７Ω／□以下とすることができる。このような抵抗の範囲とすることで、電気特性が良好でかつ信頼性の高いトランジスタとすることができる。なお、シート抵抗は、抵抗の値から算出できる。このような領域２１０８Ｌを、領域２１０８Ｎと領域２１０８Ｃとの間に設けることで、トランジスタ２１００Ａのソース－ドレイン耐圧を高めることができる。
また、チャネルが形成されていない状態における領域２１０８Ｃの電気抵抗は、領域２１０８Ｎの電気抵抗の１×１０６倍以上１×１０１２倍以下、好ましくは１×１０６倍以上１×１０１１倍以下、より好ましくは１×１０６倍以上１×１０１０倍以下とすることができる。
チャネルが形成されていない状態における領域２１０８Ｃの電気抵抗は、領域２１０８Ｌの電気抵抗の１×１００倍以上１×１０９倍以下、好ましくは１×１０１倍以上１×１０８倍以下、より好ましくは１×１０２倍以上１×１０７倍以下とすることができる。
領域２１０８Ｌの電気抵抗は、領域２１０８Ｎの電気抵抗の１×１００倍以上１×１０９倍以下、好ましくは１×１０１倍以上１×１０８倍以下、より好ましくは１×１０１倍以上１×１０７倍以下とすることができる。
前述の抵抗を有する領域２１０８Ｌを、領域２１０８Ｎとチャネル形成領域との間に設けることで、トランジスタ２１００Ａのソース－ドレイン耐圧を高めることができる。
また、半導体層２１０８におけるキャリア濃度は、領域２１０８Ｃが最も低く、領域２１０８Ｌ、領域２１０８Ｎの順に高くなるような分布を有していることが好ましい。領域２１０８Ｃと領域２１０８Ｎとの間に領域２１０８Ｌが設けられることで、例えば作製工程中に領域２１０８Ｎから水素などの不純物が拡散する場合であっても、領域２１０８Ｃのキャリア濃度を極めて低く保つことができる。
チャネル形成領域として機能する領域２１０８Ｃにおけるキャリア濃度は低いほど好ましく、１×１０１８ｃｍ－３以下であることが好ましく、１×１０１７ｃｍ－３以下であることがより好ましく、１×１０１６ｃｍ－３以下であることがさらに好ましく、１×１０１３ｃｍ－３以下であることがさらに好ましく、１×１０１２ｃｍ－３以下であることがさらに好ましい。なお、領域２１０８Ｃのキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０－９ｃｍ－３とすることができる。
一方、領域２１０８Ｎにおけるキャリア濃度は、例えば５×１０１８ｃｍ－３以上、好ましくは１×１０１９ｃｍ－３以上、より好ましくは５×１０１９ｃｍ－３以上とすることができる。領域２１０８Ｎにおけるキャリア濃度の上限値については、特に限定は無いが、例えば５×１０２１ｃｍ－３、または１×１０２２ｃｍ－３等とすることができる。
領域２１０８Ｌにおけるキャリア濃度は、領域２１０８Ｃと領域２１０８Ｎの間の値とすることができる。例えば、１×１０１４ｃｍ－３以上１×１０２０ｃｍ－３未満の範囲の値とすればよい。
なお、領域２１０８Ｌ中のキャリア濃度は均一でなくてもよく、領域２１０８Ｎ側からチャネル形成領域側にかけてキャリア濃度が小さくなるような勾配を有している場合がある。例えば、領域２１０８Ｌ中の水素濃度または酸素欠損の濃度のいずれか一方、または両方が、領域２１０８Ｎ側からチャネル形成領域側にかけて濃度が小さくなるような勾配を有していてもよい。
半導体層２１０８は、金属酸化物を含むことが好ましい。半導体層２１０８に用いることができる金属酸化物は、酸化物２３０など、他の実施の形態、または他の構成例を参酌することができる。また、半導体層２１０８のチャネル形成領域に接する絶縁層２１０３と絶縁層２１１０には、酸化物膜を用いることが好ましい。例えば、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜などの酸化物膜を用いることができる。これにより、絶縁層２１０３や絶縁層２１１０から脱離した酸素を半導体層２１０８のチャネル形成領域に供給し、半導体層２１０８中の酸素欠損を低減できる。
絶縁層２１１０の端部の一部は、半導体層２１０８上に位置している。絶縁層２１１０は、導電層２１１２と重畳し、ゲート絶縁層として機能する部分と、導電層２１１２及び金属酸化物層２１１４と重ならない部分（すなわち、領域２１０８Ｌと重なる部分）とを有する。
絶縁層２１１０は２層以上の積層構造としてもよい。図３０（Ａ）には、絶縁層２１１０が絶縁層２１１０ａと、絶縁層２１１０ａ上の絶縁層２１１０ｂと、絶縁層２１１０ｂ上の絶縁層２１１０ｃとの３層構造である例を示している。なお、絶縁層２１１０ａ、絶縁層２１１０ｂ及び絶縁層２１１０ｃは同種の材料の絶縁膜を用いることができるため、絶縁層２１１０ａ、絶縁層２１１０ｂ及び絶縁層２１１０ｃそれぞれの界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁層２１１０ａ、絶縁層２１１０ｂ及び絶縁層２１１０ｃそれぞれの界面を破線で図示している。
絶縁層２１１０ａは、半導体層２１０８のチャネル形成領域と接する領域を有する。絶縁層２１１０ｃは、金属酸化物層２１１４と接する領域を有する。絶縁層２１１０ｂは、絶縁層２１１０ａと絶縁層２１１０ｃの間に位置する。
絶縁層２１１０ａ、絶縁層２１１０ｂ、及び絶縁層２１１０ｃは、それぞれ酸化物を含む絶縁膜であることが好ましい。このとき、絶縁層２１１０ａ、絶縁層２１１０ｂ及び絶縁層２１１０ｃは、それぞれ同じ成膜装置で連続して成膜されることが好ましい。
例えば、絶縁層２１１０ａ、絶縁層２１１０ｂ、及び絶縁層２１１０ｃとしては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を用いることができる。
また、半導体層２１０８と接する絶縁層２１１０は、酸化物絶縁膜の積層構造を有することが好ましく、化学量論的組成よりも過剰に酸素を含有する領域を有することがより好ましい。別言すると、絶縁層２１１０は、酸素を放出することが可能な絶縁膜を有する。例えば、酸素雰囲気下にて絶縁層２１１０を形成すること、成膜後の絶縁層２１１０に対して酸素雰囲気下での熱処理、プラズマ処理等を行うこと、または、絶縁層２１１０上に酸素雰囲気下で酸化物膜を成膜することなどにより、絶縁層２１１０中に酸素を供給することもできる。特に半導体層２１０８と接する絶縁層２１１０Ａは、先の実施の形態で説明した絶縁体２８０と同様に、過剰に酸素を含有することが好ましい。
例えば、絶縁層２１１０ａ、絶縁層２１１０ｂ及び絶縁層２１１０ｃは、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて形成することができる。また、ＣＶＤ法としては、プラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法や、熱ＣＶＤ法などがある。
特に、絶縁層２１１０ａ、絶縁層２１１０ｂ及び絶縁層２１１０ｃは、プラズマＣＶＤ法により形成することが好ましい。
絶縁層２１１０ｃは、絶縁体２５０と同様に、絶縁層２１１０ｂと比較して、その表面の欠陥が低減され、水などの大気中に含まれる不純物が吸着しにくい、極めて緻密な膜であることが好ましい。
また、絶縁層２１１０ｂは、絶縁層２１１０ａ及び絶縁層２１１０ｃよりも厚く形成することが好ましい。例えば、絶縁層２１１０ａ及び絶縁層２１１０ｃよりも成膜速度の速い条件を用いることで絶縁層２１１０ｂを厚く形成してもよい。これにより、絶縁層２１１０の成膜工程に係る時間を短縮することができる。
ここで、絶縁層２１１０ａと絶縁層２１１０ｂの境界、及び絶縁層２１１０ｂと絶縁層２１１０ｃの境界は不明瞭である場合があるため、図３０（Ａ）では、これらの境界を破線で明示している。なお、絶縁層２１１０ａと絶縁層２１１０ｂの膜密度がそれぞれ異なる場合、絶縁層２１１０の断面における透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）像などにおいて、これらの境界をコントラストの違いとして観察することができる場合がある。同様に、絶縁層２１１０ｂと絶縁層２１１０ｃの境界も観察することができる場合がある。
導電層２１１２及び金属酸化物層２１１４を形成する際に、導電層２１１２と重ならない領域の絶縁層２１１０の膜厚が薄くなる場合がある。図３０（Ａ）には、金属酸化物層２１１４と重ならない領域の絶縁層２１１０ｃが除去され、絶縁層２１１０ａ及び絶縁層２１１０ｂが残存する構成を示している。また、金属酸化物層２１１４と重なる領域の絶縁層２１１０ｂと比較して、金属酸化物層２１１４と重ならない領域の絶縁層２１１０ｂの厚さが薄くなる場合がある。
金属酸化物層２１１４と重ならない領域の絶縁層２１１０の膜厚を薄くすることにより、絶縁層２１１０端部の段差が小さくなり、絶縁層２１１０上に形成される層（例えば、絶縁層２１２４、絶縁層２１２５、絶縁層２１２６）の段差被覆性が向上し、該層に段切れや鬆といった不具合が発生することを抑制できる。
また絶縁層２１１０は、図３０（Ａ）とは異なる構成としてもよく、金属酸化物層２１１４と重ならない領域に絶縁層２１１０ａ、絶縁層２１１０ｂ及び絶縁層２１１０ｃが残存する構成としてもよい。また、金属酸化物層２１１４と重なる領域の絶縁層２１１０ｃと比較して、金属酸化物層２１１４と重ならない領域の絶縁層２１１０ｃの厚さが薄くなる構成としてもよい。金属酸化物層２１１４と重ならない領域に、絶縁層２１１０ｃが残存する構成とすることで、絶縁層２１１０に水が吸着することを抑制できる。金属酸化物層２１１４と重なる領域の絶縁層２１１０ｃの厚さは１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ以上４０ｎｍ以下、さらに好ましくは３ｎｍ以上３０ｎｍ以下とする。
なお、絶縁層２１１０は、絶縁層２１１０ａと、絶縁層２１１０ａ上の絶縁層２１１０ｃとの２層構造としてもよい。または、絶縁層２１１０は単層構造としてもよい。絶縁層２１１０として、目的に応じて前述の絶縁層２１１０ａ、絶縁層２１１０ｂ又は絶縁層２１１０ｃのいずれかを適宜選択することができる。
絶縁層２１０３は積層構造とすることができる。図３０（Ａ）には、絶縁層２１０３は、導電層２１０６側から、絶縁層２１０３ａ、絶縁層２１０３ｂ、絶縁層２１０３ｃ、及び絶縁層２１０３ｄがこの順に積層された構造を有する例を示している。絶縁層２１０３ａは導電層２１０６と接する。また、絶縁層２１０３ｄは半導体層２１０８と接する。
絶縁層２１０３は、耐圧が高いこと、膜の応力が小さいこと、水素や水を放出しにくいこと、膜中の欠陥が少ないこと、導電層２１０６に含まれる金属元素の拡散を抑制すること、のうち、１つ以上を満たすことが好ましく、これら全てを満たすことが最も好ましい。
絶縁層２１０３が有する４つの絶縁層のうち、導電層２１０６側に位置する絶縁層２１０３ａ、絶縁層２１０３ｂ、及び絶縁層２１０３ｃには、窒素を含む絶縁膜を用いることが好ましい。一方、半導体層２１０８と接する絶縁層２１０３ｄには、酸素を含む絶縁膜を用いることが好ましい。また、絶縁層２１０３が有する４つの絶縁層は、それぞれプラズマＣＶＤ装置を用いて、大気に触れることなく連続して成膜することが好ましい。
絶縁層２１０３ａ、絶縁層２１０３ｂ、及び絶縁層２１０３ｃとしては、例えば窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化ハフニウム膜などの窒素を含む絶縁膜を好適に用いることができる。また、絶縁層２１０３ｄとしては、絶縁層２１１０に用いることのできる絶縁膜を援用することができる。
絶縁層２１０３ａと絶縁層２１０３ｃは、これよりも下側からの不純物の拡散を防止できる、緻密な膜であることが好ましい。絶縁層２１０３ａは、導電層２１０６に含まれる金属元素を、絶縁層２１０３ｃは、絶縁層２１０３ｂに含まれる水素や水を、それぞれブロックできる膜であることが好ましい。そのため、絶縁層２１０３ａ及び絶縁層２１０３ｃには、絶縁層２１０３ｂよりも成膜速度の低い条件で成膜した絶縁膜を適用することができる。
一方、絶縁層２１０３ｂは、応力が小さく、成膜速度の高い条件で成膜された絶縁膜を用いることが好ましい。また、絶縁層２１０３ｂは、絶縁層２１０３ａ及び絶縁層２１０３ｃよりも厚く形成されていることが好ましい。
例えば絶縁層２１０３ａ、絶縁層２１０３ｂ、及び絶縁層２１０３ｃのそれぞれに、プラズマＣＶＤ法で成膜した窒化シリコン膜を用いた場合であっても、絶縁層２１０３ｂが、他の２つの絶縁層よりも膜密度が小さい膜となる。したがって、絶縁層２１０３の断面における透過型電子顕微鏡像などにおいて、コントラストの違いとして観察することができる場合がある。なお、絶縁層２１０３ａと絶縁層２１０３ｂの境界、及び絶縁層２１０３ｂと絶縁層２１０３ｃの境界は不明瞭である場合があるため、図３０（Ａ）では、これらの境界を破線で明示している。
半導体層２１０８と接する絶縁層２１０３ｄとしては、その表面に水などの不純物が吸着しにくい、緻密な絶縁膜とすることが好ましい。また、可能な限り欠陥が少なく、水や水素などの不純物が低減された絶縁膜を用いることが好ましい。例えば、絶縁層２１０３ｄとして、上記絶縁層２１１０が有する絶縁層２１１０ｃと同様の絶縁膜を用いることができる。
なお、導電層２１０６として、構成元素が絶縁層２１０３に拡散しにくい金属膜または合金膜を用いる場合などでは、絶縁層２１０３ａを設けずに、絶縁層２１０３ｂ、絶縁層２１０３ｃ、及び絶縁層２１０３ｄの３つの絶縁層が積層された構成としてもよい。
このような積層構造を有する絶縁層２１０３により、極めて信頼性の高いトランジスタを実現することができる。
絶縁層２１２３、および絶縁層２１２４には、半導体層２１０８、絶縁層２１０３、および絶縁層２１１０などに含まれる水素などの不純物を吸収する材料を用いることが好ましい。絶縁層２１２３、および絶縁層２１２４として、例えば酸化アルミニウムを含む材料を用いることができる。このとき、絶縁層２１２３、および絶縁層２１２４は、水素などの不純物に対するゲッタリング層として機能する。なお、ここでいう水素とは、水素原子、水素分子、酸素等と結合した水素、およびこれらのイオン化物を含むものとする。
また、絶縁層２１２３、および絶縁層２１２４に用いられる材料が、酸素の透過を抑制する効果を有することがさらに好ましい。
図３０（Ａ）に示すように、チャネル長方向において、絶縁層２１２４は、導電層２１１２の上面及び側面、金属酸化物層２１１４の上面および側面、絶縁層２１１０の上面及び側面、半導体層２１０８の上面及び側面、並びに絶縁層２１０３の側面を覆って設けられている。また、絶縁層２１０３の外側で絶縁層２１２３と接する。ここで、絶縁層２１０３の端部は、半導体層２１０８の端部と概略一致する。あるいは、絶縁層２１０３の側面と半導体層２１０８の側面は、同一平面上の面を有する。
また、図示しないが、チャネル幅方向において、絶縁層２１１０と重ならない領域の絶縁層２１２３は絶縁層２１２４と接して設けられることが好ましい。
上記構造とすることで、半導体層２１０８、絶縁層２１０３、および絶縁層２１１０などに含まれる水素などの不純物を絶縁層２１２３、および絶縁層２１２４に効率よく吸収させることができ、水素などの不純物をゲッタリングすることができる。また、半導体層２１０８、絶縁層２１０３、および絶縁層２１１０などに含まれる酸素が絶縁層２１２３、および絶縁層２１２４の外側へ拡散することを抑制できる。
絶縁層２１２１、絶縁層２１２２、絶縁層２１２５、および絶縁層２１２６には、水素の透過を抑制する材料を用いることが好ましい。絶縁層２１２１、絶縁層２１２２、絶縁層２１２５、および絶縁層２１２６として、例えばシリコンの窒化物、または窒素を含むシリコン酸化物を含む材料を用いることができる。このような材料として、窒化シリコンを用いることが好ましい。このとき、絶縁層２１２１、絶縁層２１２２、絶縁層２１２５、および絶縁層２１２６は、水素などの不純物に対する保護層として機能する。なお、ここでいう水素とは、水素原子、水素分子、酸素等と結合した水素、およびこれらのイオン化物を含むものとする。
絶縁層２１２５は、絶縁層２１２４を覆って設けられる。絶縁層２１２５は、絶縁層２１２３、および絶縁層２１２４を囲うように絶縁層２１２２と接することが好ましい。さらに絶縁層２１２５は、絶縁層２１２３、および絶縁層２１２４の外側で絶縁層２１２１と接することが好ましい。絶縁層２１２６は、絶縁層２１２５上に設けられる。
上記構造とすることで、絶縁層２１２１、絶縁層２１２２、絶縁層２１２５、および絶縁層２１２６の外側から半導体層２１０８に水素などの不純物が混入することを抑制できる。別言すると、トランジスタ２１００Ａにおいて、少なくとも半導体層２１０８が絶縁層２１２１、絶縁層２１２２、絶縁層２１２５、および絶縁層２１２６によって囲われることで、外部からの水素などの不純物元素の混入を抑制できる。
なお、ここでは保護層として絶縁層２１２５と絶縁層２１２６の積層構造とする場合を示したが、絶縁層２１２５および絶縁層２１２６の一方は不要であれば設けなくてもよい。また、絶縁層２１２５を２層以上の積層構造としてもよい。同様に、保護層として絶縁層２１２１と絶縁層２１２２の積層構造とする場合を示したが、絶縁層２１２１および絶縁層２１２２の一方は不要であれば設けなくてもよい。また、絶縁層２１２２を２層以上の積層構造としてもよい。
また、絶縁層２１１０の端部、金属酸化物層２１１４の端部、および導電層２１１２の端部は、それぞれテーパ形状を有すると好ましい。さらに、金属酸化物層２１１４の端部は、テーパ角が絶縁層２１１０の端部のテーパ角よりも小さいことが好ましく、導電層２１１２の端部は、テーパ角が金属酸化物層２１１４の端部のテーパ角よりも小さいことが好ましい。このような構成とすることで、絶縁層２１１０、金属酸化物層２１１４、および導電層２１１２上に形成される層（例えば、絶縁層２１２４、絶縁層２１２５、および絶縁層２１２６）の被覆性が向上し、該層に段切れや鬆といった不具合が発生することを抑制できる。
また、本明細書等において、テーパ角とは、目的の層を、断面（例えば基板の表面と直交する面）に垂直な方向から観察した際に、当該層の側面と底面がなす傾斜角をいう。
導電層２１０６の一部は、第１のゲート電極（ボトムゲート電極ともいう）としての機能を有し、導電層２１１２の一部は、第２のゲート電極（トップゲート電極ともいう）としての機能を有する。また、絶縁層２１０３の一部は第１のゲート絶縁層として機能し、絶縁層２１１０の一部は、第２のゲート絶縁層として機能する。
また、導電層２１０６は、導電層２１１２と電気的に接続されていてもよい。これにより、導電層２１０６と、導電層２１１２には、同じ電位を与えることができる。
また、図示しないが、チャネル幅方向において、導電層２１１２及び導電層２１０６が、半導体層２１０８の端部よりも外側に突出していることが好ましい。このとき、半導体層２１０８のチャネル幅方向の全体が、絶縁層２１１０と絶縁層２１０３を介して、導電層２１１２と、導電層２１０６に覆われた構成となる。
このような構成とすることで、半導体層２１０８を一対のゲート電極によって生じる電界で、電気的に取り囲むことができる。このとき特に、導電層２１０６と導電層２１１２に同じ電位を与えることが好ましい。これにより、半導体層２１０８にチャネルを誘起させるための電界を効果的に印加できるため、トランジスタ２１００Ａのオン電流を増大させることができる。そのため、トランジスタ２１００Ａを微細化することも可能となる。
なお、導電層２１１２と導電層２１０６とを接続しない構成としてもよい。このとき、一対のゲート電極の一方に定電位を与え、他方にトランジスタ２１００Ａを駆動するための信号を与えてもよい。このとき、一方の電極に与える電位により、トランジスタ２１００Ａを他方の電極で駆動する際のしきい値電圧を制御することもできる。
また、図３０（Ａ）に示すように、トランジスタ２１００Ａは、絶縁層２１２６上に導電層２１２０ａ及び導電層２１２０ｂを有していてもよい。導電層２１２０ａ及び導電層２１２０ｂはソース電極またはドレイン電極として機能する。導電層２１２０ａ及び導電層２１２０ｂは、それぞれ絶縁層２１２４、絶縁層２１２５、および絶縁層２１２６に設けられた開口部２１１９ａまたは開口部２１１９ｂを介して、後述する領域２１０８Ｎに電気的に接続される。
半導体層２１０８は、他の実施の形態、または他の構成例に示す酸化物２３０に用いることができる金属酸化物などの酸化物を用いることができる。例えば半導体層２１０８は、インジウムと、Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムから選ばれた一種または複数種）と、亜鉛と、を有すると好ましい。特にＭはアルミニウム、ガリウム、イットリウム、またはスズから選ばれた一種または複数種とすることが好ましい。
特に、半導体層２１０８として、インジウム、ガリウム、及び亜鉛を含む酸化物を用いることが好ましい。
半導体層２１０８として、組成の異なる層、または結晶性の異なる層、または不純物濃度の異なる層を積層した積層構造としてもよい。
導電層２１１２には、低抵抗な材料を用いることが好ましい。導電層２１１２に低抵抗な材料を用いることにより寄生抵抗を低減し、高いオン電流を有するトランジスタとすることができ、オン電流が高い半導体装置とすることができる。また、大型の表示装置、高精細の表示装置において配線抵抗を低減することにより信号遅延を抑制し、高速駆動が可能となる。導電層２１１２は、ゲート電極としての機能を有するため、他の実施の形態、または他の構成例に記載された、導電体２６０または導電体２０５などのゲート電極に用いることができる導電性材料を用いることができる。例えば導電層２１１２として、銅、銀、金、またはアルミニウム等を用いることができる。特に、銅は低抵抗であることに加え、量産性に優れるため好ましい。
導電層２１１２は積層構造としてもよい。導電層２１１２を積層構造とする場合には、低抵抗な第１導電層の上部または下部、またはその両方に、第２の導電層を設ける。第２の導電層として、第１の導電層よりも酸化されにくい（耐酸化性を有する）導電性材料を用いることが好ましい。また、第２の導電層として、第１の導電層の成分の拡散を抑制する材料を用いると好ましい。第２の導電層として、例えば、酸化インジウム、インジウム亜鉛酸化物、インジウムスズ酸化物（ＩＴＯ）、シリコンを含有したインジウムスズ酸化物（ＩＴＳＯ）、酸化亜鉛等の金属酸化物、または窒化チタン、窒化タンタル、窒化モリブデン、窒化タングステン等の金属窒化物を好適に用いることができる。
絶縁層２１１０と導電層２１１２との間に位置する金属酸化物層２１１４は、絶縁層２１１０に含まれる酸素が導電層２１１２側に拡散することを防ぐバリア膜として機能する。さらに金属酸化物層２１１４は、導電層２１１２に含まれる水素や水が絶縁層２１１０側に拡散することを防ぐバリア膜としても機能する。金属酸化物層２１１４は、例えば少なくとも絶縁層２１１０よりも酸素及び水素を透過しにくい材料を用いることができる。
金属酸化物層２１１４により、導電層２１１２にアルミニウムや銅などの酸素を吸引しやすい金属材料を用いた場合であっても、絶縁層２１１０から導電層２１１２へ酸素が拡散することを防ぐことができる。また、導電層２１１２が水素を含む場合であっても、導電層２１１２から絶縁層２１１０を介して半導体層２１０８へ水素が拡散することを防ぐことができる。その結果、半導体層２１０８のチャネル形成領域におけるキャリア濃度を極めて低いものとすることができる。
金属酸化物層２１１４としては、絶縁性材料または導電性材料を用いることができる。金属酸化物層２１１４が絶縁性を有する場合には、ゲート絶縁層の一部として機能する。一方、金属酸化物層２１１４が導電性を有する場合には、ゲート電極の一部として機能する。
金属酸化物層２１１４として、酸化シリコンよりも誘電率の高い絶縁性材料を用いることが好ましい。特に、酸化アルミニウム膜、酸化ハフニウム膜、またはハフニウムアルミネート膜等を用いると、駆動電圧を低減できるため好ましい。
金属酸化物層２１１４として、金属酸化物を用いることができる。例えば、酸化インジウム、インジウム亜鉛酸化物、インジウムスズ酸化物（ＩＴＯ）、シリコンを含有したインジウムスズ酸化物（ＩＴＳＯ）等のインジウムを有する酸化物を用いることができる。インジウムを含む導電性酸化物は、導電性が高いため好ましい。また、ＩＴＳＯはシリコンを含有することにより結晶化しづらく、平坦性が高いことから、ＩＴＳＯ上に形成される膜との密着性が高くなる。金属酸化物層２１１４として、酸化亜鉛、ガリウムを含有した酸化亜鉛等の金属酸化物を用いることができる。また、金属酸化物層２１１４として、これらを積層した構造を用いてもよい。
また、金属酸化物層２１１４として、半導体層２１０８と同一の元素を一以上含む酸化物材料を用いることが好ましい。特に、上記半導体層２１０８に適用可能な酸化物半導体材料を用いることが好ましい。このとき、金属酸化物層２１１４として、半導体層２１０８と同じスパッタリングターゲットを用いて形成した金属酸化物膜を適用することで、装置を共通化できるため好ましい。
または、半導体層２１０８と金属酸化物層２１１４の両方に、インジウム及びガリウムを含む金属酸化物材料を用いる場合、半導体層２１０８よりもガリウムの組成（含有割合）が高い材料を用いると、酸素に対するブロッキング性をより高めることができるため好ましい。このとき、半導体層２１０８には、金属酸化物層２１１４よりもインジウムの組成が高い材料を用いることで、トランジスタ２１００Ａの電界効果移動度を高めることができる。
また、金属酸化物層２１１４は、スパッタリング装置を用いて形成すると好ましい。例えば、スパッタリング装置を用いて酸化物膜を形成する場合、酸素ガスを含む雰囲気で形成することで、絶縁層２１１０や半導体層２１０８中に好適に酸素を添加できる。
導電層２１０６は、導電層２１１２、導電層２１２０ａ、または導電層２１２０ｂと同様の材料を用いることができる。特に導電層２１０６に銅を含む材料を用いると、配線抵抗を低減できるため好ましい。また、導電層２１０６にタングステンやモリブデンなどの高融点金属を含む材料を用いると、後の工程において高い温度で処理を行なうことができる。
領域２１０８Ｎは、不純物元素（第１の元素）を含む領域である。当該不純物元素としては、例えば水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、ヒ素、アルミニウム、マグネシウムまたは希ガスなどが挙げられる。なお、希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。特に、ホウ素、リン、マグネシウム、またはアルミニウムを含むことが好ましい。またこれら元素を２以上含んでいてもよい。
上記不純物元素の添加には、イオンインプランテーション法、イオンドーピング法等を用いることができる。また、領域２１０８Ｎと接する絶縁層２１２４の形成により上記不純物元素を領域２１０８Ｎに添加してもよい。
領域２１０８Ｎに不純物元素を添加する処理は、絶縁層２１１０をマスクとして行うことができる。これにより、領域２１０８Ｎを自己整合的に形成できる。
領域２１０８Ｎは、不純物濃度が、１×１０１９ａｔｏｍｓ／ｃｍ３以上、１×１０２３ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以上、５×１０２２ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、１×１０２２ａｔｏｍｓ／ｃｍ３以下である領域を含むことが好ましい。
領域２１０８Ｎに含まれる不純物の濃度は、例えば二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、Ｘ線光電子分光法（ＸＰＳ：Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）等の分析法により分析できる。ＸＰＳ分析を用いる場合には、表面側または裏面側からのイオンスパッタリングとＸＰＳ分析を組み合わせることで、深さ方向の濃度分布を知ることができる。
また、領域２１０８Ｎにおいて、不純物元素は酸化した状態で存在していることが好ましい。例えば不純物元素としてホウ素、リン、マグネシウム、アルミニウム、シリコンなどの酸化しやすい元素を用いることが好ましい。このような酸化しやすい元素は、半導体層２１０８中の酸素と結合して酸化した状態で安定に存在しうるため、後の工程で高い温度（例えば４００℃以上、６００℃以上、または８００℃以上）がかかった場合であっても、脱離することが抑制される。また、不純物元素が半導体層２１０８中の酸素を奪うことで、領域２１０８Ｎ中に多くの酸素欠損が生成される。この酸素欠損と、膜中の水素とが結合することでキャリア供給源となるため、領域２１０８Ｎは極めて低抵抗な状態となる。
なお、後の工程で高い温度がかかる処理を行なう際、外部や領域２１０８Ｎの近傍の膜から多量の酸素が領域２１０８Ｎに供給されてしまうと、抵抗が上昇してしまう場合がある。そのため、高い温度のかかる処理を行なう際には、酸素に対するバリア性の高い絶縁層２１２４で半導体層２１０８を覆った状態で処理することが好ましい。
絶縁層２１２４は、半導体層２１０８の領域２１０８Ｎに接して設けられている。
絶縁層２１２４としては、例えば、酸化アルミニウムを含む絶縁膜を用いることができる。
領域２１０８Ｎは、上述のように不純物元素が添加されることで酸素欠損を多く含む状態である。
このような構成とすることで、電気特性に優れ、且つ信頼性の高いトランジスタ２１００Ａを実現できる。
＜半導体装置の構成例３＞
図３０（Ｂ）は、トランジスタ２１００Ｂのチャネル長方向の断面図である。
トランジスタ２１００Ｂは基板２１０２上に設けられ、絶縁層２１２１、絶縁層２１２２、絶縁層２１２３、導電層２１３４、絶縁層２１３６、半導体層２１３８、導電層２１４２ａ、導電層２１４２ｂ、絶縁層２１４４、絶縁層２１４６、絶縁層２１２４、絶縁層２１２５、および絶縁層２１２６等を有する。基板２１０２上に絶縁層２１２１、絶縁層２１２２、絶縁層２１２３が順に設けられ、絶縁層２１２３上に導電層２１３４が設けられている。絶縁層２１３６は導電層２１３４を覆って設けられている。半導体層２１３８は島状の形状を有し、絶縁層２１３６上に設けられている。導電層２１４２ａ及び導電層２１４２ｂは、それぞれ半導体層２１３８の上面に接し、且つ、半導体層２１３８上で離間して設けられている。また、絶縁層２１３６、導電層２１４２ａ、導電層２１４２ｂ、及び半導体層２１３８を覆って絶縁層２１４４が設けられ、絶縁層２１４４上に絶縁層２１４６が設けられている。絶縁層２１２４は、絶縁層２１４６上に設けられ、絶縁層２１２３の一部と接する領域を有する。絶縁層２１２５は、絶縁層２１２２、および絶縁層２１２１の一部と接する領域を有し、絶縁層２１２４上に設けられる。また、絶縁層２１２６は、絶縁層２１２５上に設けられる。
トランジスタ２１００Ｂにおいて、少なくとも半導体層２１３８は、絶縁層２１２３と絶縁層２１２４の間に設けられ、絶縁層２１２３と絶縁層２１２４は、半導体層２１０８の外側で接することが好ましい。また、絶縁層２１２３および絶縁層２１２４は、絶縁層２１２１および絶縁層２１２２と、絶縁層２１２５および絶縁層２１２６と、の間に設けられる。このとき絶縁層２１２５は、少なくとも絶縁層２１２２と接することが好ましく、さらに絶縁層２１２１と接することが好ましい。別言すると、トランジスタ２１００Ｂにおいて、半導体層２１３８は、絶縁層２１２３および絶縁層２１２４に囲われており、半導体層２１０８、絶縁層２１２３、および絶縁層２１２４は、絶縁層２１２２および絶縁層２１２５に囲われている。さらに、半導体層２１３８、絶縁層２１２３、絶縁層２１２４、絶縁層２１２２、および絶縁層２１２５は、絶縁層２１２１および絶縁層２１２６により挟まれるように設けられていることから、絶縁層２１２１および絶縁層２１２６により囲われているということができる。
導電層２１３４は、ゲート電極として機能する。絶縁層２１３６の一部は、ゲート絶縁層として機能する。導電層２１４２ａは、ソース電極またはドレイン電極の一方として機能し、導電層２１４２ｂは他方として機能する。半導体層２１３８の導電層２１３４と重畳する領域はチャネル形成領域として機能する。トランジスタ２１００Ｂは、半導体層２１３８よりも被形成面側（基板２１０２側）にゲート電極が設けられた、いわゆるボトムゲート型のトランジスタである。ここで、半導体層２１３８の導電層２１３４側とは反対側の面をバックチャネル側の面と呼ぶことがある。トランジスタ２１００Ｂは、半導体層２１３８のバックチャネル側と、ソース電極及びドレイン電極との間に保護層を有さない、いわゆるチャネルエッチ構造のトランジスタである。
半導体層２１３８は、被形成面側から順に半導体層２１３８ａと、半導体層２１３８ｂとが積層された積層構造を有する。半導体層２１３８ａと半導体層２１３８ｂとは、共に金属酸化物を含むことが好ましい。また、バックチャネル側に位置する半導体層２１３８ｂは、導電層２１３４側に位置する半導体層２１３８ａよりも結晶性の高い膜であることが好ましい。これにより、導電層２１４２ａ及び導電層２１４２ｂの加工時に、半導体層２１３８の一部がエッチングされ、消失してしまうことを抑制することができる。
半導体層２１３８は、他の実施の形態、または他の構成例に示す酸化物２３０などの金属酸化物などの酸化物を用いることができる。例えば半導体層２１３８は、インジウムと、Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムから選ばれた一種または複数種）と、亜鉛と、を有すると好ましい。特にＭはアルミニウム、ガリウム、イットリウム、またはスズから選ばれた一種または複数種とすることが好ましい。
特に、半導体層２１３８として、インジウム、ガリウム、及び亜鉛を含む酸化物を用いることが好ましい。
半導体層２１３８ａ、半導体層２１３８ｂは、互いに組成の異なる層、結晶性の異なる層、または不純物濃度の異なる層を用いてもよい。また、３層以上の積層構造としてもよい。
導電層２１４２ａ及び導電層２１４２ｂは、それぞれ被形成面側から順に、導電層２１４３ａ、導電層２１４３ｂ、及び導電層２１４３ｃが積層された積層構造を有する。
導電層２１４３ｂは、銅、銀、金、またはアルミニウム等を含む、低抵抗な導電性材料を用いることが好ましい。特に、導電層２１４３ｂが銅またはアルミニウムを含むことが好ましい。導電層２１４３ｂは、導電層２１４３ａ及び導電層２１４３ｃよりも低抵抗な導電性材料を用いることが好ましい。これにより、導電層２１４２ａ及び導電層２１４２ｂを極めて低抵抗なものとすることができる。
また、導電層２１４３ａ及び導電層２１４３ｃは、それぞれ独立に、導電層２１４３ｂとは異なる導電性材料を用いることができる。例えば、導電層２１４３ａ及び導電層２１４３ｃは、それぞれ独立に、チタン、タングステン、モリブデン、クロム、タンタル、亜鉛、インジウム、白金、またはルテニウム等を含む導電性材料を用いることが好ましい。
このように、銅やアルミニウム等を含む導電層２１４３ｂを、導電層２１４３ａと導電層２１４３ｃとで挟むことにより、導電層２１４３ｂの表面の酸化を抑制することや、導電層２１４３ｂの元素が周辺の層に拡散することを抑制することができる。特に半導体層２１３８と導電層２１４３ｂとの間に導電層２１４３ａを設けることで、導電層２１４３ｂに含まれる金属元素が半導体層２１３８中に拡散することを防ぐことができ、信頼性の高いトランジスタ２１００Ｂを実現できる。
ここで、導電層２１４３ｂの端部に接して、絶縁層２１４４が設けられている。
なお、導電層２１４２ａ及び導電層２１４２ｂの構成は３層構造に限られず、銅、銀、金、またはアルミニウムを含む導電層を含む２層構造、または４層構造としてもよい。例えば、導電層２１４２ａ及び導電層２１４２ｂとして、導電層２１４３ａと導電層２１４３ｂとを積層した２層構造としてもよいし、導電層２１４３ｂと導電層２１４３ｃとを積層した２層構造としてもよい。
導電層２１３４は、導電層２１４３ａ、導電層２１４３ｂ、導電層２１４３ｃに用いることのできる上述の導電性材料を適宜用いることができる。特に、銅を含む導電性材料を用いることが好ましい。
半導体層２１３８と接する絶縁層２１３６及び絶縁層２１４４には、酸化物を含む絶縁性材料を用いることが好ましい。また、絶縁層２１３６や絶縁層２１４４を積層構造とする場合には、半導体層２１３８と接する層に、酸化物を含む絶縁性材料を用いる。
また、絶縁層２１３６には窒化シリコンや窒化アルミニウムなどの窒化絶縁膜を用いてもよい。酸化物を含まない絶縁性材料を用いる場合には、絶縁層２１３６の上部に酸素を添加する処理を施し、酸素を含む領域を形成することが好ましい。酸素を添加する処理としては、例えば酸素を含む雰囲気下における加熱処理またはプラズマ処理や、イオンドーピング処理などがある。
絶縁層２１４６は、トランジスタ２１００Ｂを保護する保護層として機能する。絶縁層２１４６は、窒化シリコン、窒化酸化シリコン、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、窒化アルミニウムなどの無機絶縁材料を用いることができる。特に、絶縁層２１４６として、窒化シリコンや酸化アルミニウムなどの酸素を拡散しにくい材料を用いることで、作製工程中にかかる熱などにより半導体層２１３８や絶縁層２１４４から絶縁層２１４６を介して外部に酸素が脱離してしまうことを防ぐことができるため好ましい。
また、絶縁層２１４６として平坦化膜として機能する有機絶縁性材料を用いてもよい。または、絶縁層２１４６として無機絶縁材料を含む膜と、有機絶縁材料を含む膜の積層膜を用いてもよい。
また、半導体層２１３８は、導電層２１４２ａ及び導電層２１４２ｂと接する部分及びその近傍に位置し、ソース領域及びドレイン領域として機能する一対の低抵抗領域が形成されていてもよい。当該領域は、半導体層２１３８の一部であり、チャネル形成領域よりも低抵抗な領域である。また低抵抗領域は、キャリア密度が高い領域、またはｎ型である領域などと言い換えることができる。また半導体層２１３８において、一対の低抵抗領域に挟まれ、且つ、導電層２１３４と重なる領域が、チャネル形成領域として機能する。
絶縁層２１２３、および絶縁層２１２４には、先の構成例で示した材料を用いることができる。
図３０（Ｂ）に示すように、チャネル長方向において絶縁層２１３６、絶縁層２１４４、および絶縁層２１４６は、導電層２１３４、半導体層２１３８、導電層２１４２ａ、および導電層２１４２ｂの外側で部分的に除去されている。このとき、絶縁層２１３６の端部、絶縁層２１４４の端部、および絶縁層２１４６の端部は、それぞれ概略一致していてもよい。また、絶縁層２１３６の側面、絶縁層２１４４の側面、および絶縁層２１４６の側面は、それぞれ同一平面上の面を有していてもよい。このため、絶縁層２１３６、絶縁層２１４４、および絶縁層２１４６は、絶縁層２１２３と重畳しない領域を有する。
絶縁層２１２４は、絶縁層２１４６の上面および側面、絶縁層２１４４の側面、および絶縁層２１３６の側面を覆って設けられ、絶縁層２１２３の一部と接する領域を有する。
また、図示しないが、チャネル幅方向においても、絶縁層２１３６、絶縁層２１４４、および絶縁層２１４６と重ならない領域の絶縁層２１２３は絶縁層２１２４と接して設けられることが好ましい。
上記構造とすることで、半導体層２１３８、絶縁層２１３６、絶縁層２１４４、および絶縁層２１４６などに含まれる水素などの不純物を絶縁層２１２３、および絶縁層２１２４に効率よく吸収させることができ、水素などの不純物をゲッタリングすることができる。また、半導体層２１３８、絶縁層２１３６、絶縁層２１４４、および絶縁層２１４６などに含まれる酸素が絶縁層２１２３、および絶縁層２１２４の外側へ拡散することを抑制できる。
絶縁層２１２１、絶縁層２１２２、絶縁層２１２５、および絶縁層２１２６には、先の構成例で示した材料を用いることができる。
絶縁層２１２５は、絶縁層２１２４を覆って設けられる。絶縁層２１２５は、絶縁層２１２３、および絶縁層２１２４を囲うように絶縁層２１２２と接することが好ましい。さらに絶縁層２１２５は、絶縁層２１２３、および絶縁層２１２４の外側で絶縁層２１２１と接することが好ましい。絶縁層２１２６は、絶縁層２１２５上に設けられる。
上記構造とすることで、絶縁層２１２１、絶縁層２１２２、絶縁層２１２５、および絶縁層２１２６の外側から半導体層２１３８に水素などの不純物が混入することを抑制できる。別言すると、トランジスタ２１００Ｂにおいて、少なくとも半導体層２１３８が絶縁層２１２１、絶縁層２１２２、絶縁層２１２５、および絶縁層２１２６によって囲われることで、外部からの水素などの不純物元素の混入を抑制できる。
なお、ここでは保護層として絶縁層２１２５と絶縁層２１２６の積層構造とする場合を示したが、絶縁層２１２５および絶縁層２１２６の一方は不要であれば設けなくてもよい。また、絶縁層２１２５を２層以上の積層構造としてもよい。同様に、保護層として絶縁層２１２１と絶縁層２１２２の積層構造とする場合を示したが、絶縁層２１２１および絶縁層２１２２の一方は不要であれば設けなくてもよい。また、絶縁層２１２２を２層以上の積層構造としてもよい。
このような構成とすることで、電気特性に優れ、且つ信頼性の高いトランジスタ２１００Ｂを実現できる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態や実施例と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、半導体装置の一形態を、図３２乃至図３５を用いて説明する。
［記憶装置１］
本発明の一態様に係る半導体装置（記憶装置）の一例を図３２に示す。本発明の一態様の半導体装置は、トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設けられている。なお、トランジスタ２００として、先の実施の形態で説明したトランジスタ２００を用いることができる。また、トランジスタ２００として、先の実施の形態で説明したトランジスタ２１００Ａまたはトランジスタ２１００Ｂを用いてもよい。また、トランジスタ２００として上記実施の形態で図２６および図２７に示したメモリデバイス２９０のトランジスタを用い、容量素子１００として容量デバイス２９２を設ける構成にしてもよい。
トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。
図３２に示す半導体装置において、配線１００１はトランジスタ３００のソースと電気的に接続され、配線１００２はトランジスタ３００のドレインと電気的に接続されている。また、配線１００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線１００４はトランジスタ２００の第１のゲートと電気的に接続され、配線１００６はトランジスタ２００の第２のゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線１００５は容量素子１００の電極の他方と電気的に接続されている。
また、図３２に示す記憶装置は、マトリクス状に配置することで、メモリセルアレイを構成することができる。
＜トランジスタ３００＞
トランジスタ３００は、基板３１１上に設けられ、ゲートとして機能する導電体３１６、ゲート絶縁体として機能する絶縁体３１５、基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
ここで、図３２に示すトランジスタ３００はチャネルが形成される半導体領域３１３（基板３１１の一部）が凸形状を有する。また、半導体領域３１３の側面および上面を、絶縁体３１５を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
なお、図３２に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
＜容量素子１００＞
容量素子１００は、トランジスタ２００の上方に設けられる。容量素子１００は、第１の電極として機能する導電体１１０と、第２の電極として機能する導電体１２０、および誘電体として機能する絶縁体１３０とを有する。ここで、絶縁体１３０は、上記実施の形態に示す絶縁体２８６として用いることができる絶縁体を用いることが好ましい。
また、例えば、導電体２４０上に設けた導電体１１２と、導電体１１０は、同時に形成することができる。なお、導電体１１２は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。
図３２では、導電体１１２、および導電体１１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
また、絶縁体１３０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。
例えば、絶縁体１３０には、酸化窒化シリコンなどの絶縁耐力が大きい材料と、高誘電率（ｈｉｇｈ－ｋ）材料との積層構造を用いることが好ましい。当該構成により、容量素子１００は、高誘電率（ｈｉｇｈ－ｋ）の絶縁体を有することで、十分な容量を確保でき、絶縁耐力が大きい絶縁体を有することで、絶縁耐力が向上し、容量素子１００の静電破壊を抑制することができる。
なお、高誘電率（ｈｉｇｈ－ｋ）材料（高い比誘電率の材料）の絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などがある。
一方、絶縁耐力が大きい材料（低い比誘電率の材料）としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などがある。
＜配線層＞
各構造体の間には、層間膜、配線、およびプラグ等が設けられた配線層が設けられていてもよい。また、配線層は、設計に応じて複数層設けることができる。ここで、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
例えば、トランジスタ３００上には、層間膜として、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１００、またはトランジスタ２００と電気的に接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線として機能する。
また、層間膜として機能する絶縁体は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図３２において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線として機能する。
同様に、絶縁体２１０、絶縁体２１１、絶縁体２１２、絶縁体２１４、および絶縁体２１６には、導電体２１８、及びトランジスタ２００を構成する導電体（導電体２０５）等が埋め込まれている。なお、導電体２１８は、容量素子１００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。さらに、導電体１２０、および絶縁体１３０上には、絶縁体１５０が設けられている。
ここで、上記実施の形態に示す絶縁体２４１と同様に、プラグとして機能する導電体２１８の側面に接して絶縁体２１７が設けられる。絶縁体２１７は、絶縁体２１０、絶縁体２１１、絶縁体２１２、絶縁体２１４、および絶縁体２１６に形成された開口の内壁に接して設けられている。つまり、絶縁体２１７は、導電体２１８と、絶縁体２１０、絶縁体２１１、絶縁体２１２、絶縁体２１４、および絶縁体２１６と、の間に設けられている。なお、導電体２０５は導電体２１８と並行して形成することができるので、導電体２０５の側面に接して絶縁体２１７が形成される場合もある。
絶縁体２１７としては、例えば、窒化シリコン、酸化アルミニウム、または窒化酸化シリコンなどの絶縁体を用いればよい。絶縁体２１７は、絶縁体２１１、絶縁体２１２、絶縁体２１４、および絶縁体２２２に接して設けられるので、絶縁体２１０または絶縁体２１６などから水または水素などの不純物が、導電体２１８を通じて酸化物２３０に混入するのを抑制することができる。特に、窒化シリコンは水素に対するブロッキング性が高いので好適である。また、絶縁体２１０または絶縁体２１６に含まれる酸素が導電体２１８に吸収されるのを防ぐことができる。
絶縁体２１７は、絶縁体２４１と同様の方法で形成することができる。例えば、ＰＥＡＬＤ法を用いて、窒化シリコンを成膜し、異方性エッチングを用いて導電体３５６に達する開口を形成すればよい。
層間膜として用いることができる絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
例えば、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
例えば、絶縁体１５０、絶縁体２１０、絶縁体３５２、および絶縁体３５４等には、比誘電率の低い絶縁体を有することが好ましい。例えば、当該絶縁体は、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂との積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。従って、絶縁体２１４、絶縁体２１１、絶縁体２１２および絶縁体３５０等には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
配線、プラグに用いることができる導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
例えば、導電体３２８、導電体３３０、導電体３５６、導電体２１８、および導電体１１２等としては、上記の材料で形成される金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
＜酸化物半導体が設けられた層の配線、またはプラグ＞
なお、トランジスタ２００に、酸化物半導体を用いる場合、酸化物半導体の近傍に過剰酸素領域を有する絶縁体を設けることがある。その場合、該過剰酸素領域を有する絶縁体と、該過剰酸素領域を有する絶縁体に設ける導電体との間に、バリア性を有する絶縁体を設けることが好ましい。
例えば、図３２では、過剰酸素を有する絶縁体２２４および絶縁体２８０と、導電体２４０との間に、絶縁体２４１を設けるとよい。絶縁体２４１と、絶縁体２２２、絶縁体２７２、絶縁体２７３、絶縁体２８２、絶縁体２８３、および絶縁体２８４とが接して設けられることで、絶縁体２２４、およびトランジスタ２００は、バリア性を有する絶縁体により、封止する構造とすることができる。
つまり、絶縁体２４１を設けることで、絶縁体２２４および絶縁体２８０が有する過剰酸素が、導電体２４０に吸収されることを抑制することができる。また、絶縁体２４１を有することで、不純物である水素が、導電体２４０を介して、トランジスタ２００へ拡散することを抑制することができる。
なお、絶縁体２４１としては、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、窒化シリコン、窒化酸化シリコン、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。特に、窒化シリコンは水素に対するブロッキング性が高いため好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物などを用いることができる。
また、上記実施の形態と同様に、トランジスタ２００は、絶縁体２１１、絶縁体２１２、絶縁体２１４、絶縁体２８７、絶縁体２８２、絶縁体２８３、および絶縁体２８４で封止されることが好ましい。このような構成とすることで、絶縁体２７４、絶縁体１５０などに含まれる水素が絶縁体２８０などに混入するのを低減することができる。
ここで、絶縁体２８４、絶縁体２８３、および絶縁体２８２には導電体２４０が、絶縁体２１４、絶縁体２１２、および絶縁体２１１には導電体２１８が貫通しているが、上記の通り、絶縁体２４１が導電体２４０に接して設けられ、絶縁体２１７が導電体２１８に接して設けられている。これにより、導電体２４０および導電体２１８を介して、絶縁体２１１、絶縁体２１２、絶縁体２１４、絶縁体２８７、絶縁体２８２、絶縁体２８３、および絶縁体２８４の内側に混入する水素を低減することができる。このようにして、絶縁体２１１、絶縁体２１２、絶縁体２１４、絶縁体２８７、絶縁体２８２、絶縁体２８３、絶縁体２８４、絶縁体２４１、および絶縁体２１７でトランジスタ２００をより確実に封止し、絶縁体２７４等に含まれる水素などの不純物が外側から混入するのを低減することができる。
また、絶縁体２１６、絶縁体２２４、絶縁体２８０、絶縁体２５０、および絶縁体２７４は、先の実施の形態に示すように、水素原子が低減または除去されたガスを用いた成膜方法で形成されることが好ましい。これにより、絶縁体２１６、絶縁体２２４、絶縁体２８０、絶縁体２５０、および絶縁体２７４の水素濃度を低減することができる。
このようにして、トランジスタ２００近傍のシリコン系絶縁膜の水素濃度を低減し、酸化物２３０の水素濃度を低減することができる。
＜ダイシングライン＞
以下では、大面積基板を半導体素子ごとに分断することによって、複数の半導体装置をチップ状で取り出す場合に設けられるダイシングライン（スクライブライン、分断ライン、又は切断ラインと呼ぶ場合がある）について説明する。分断方法としては、例えば、まず、基板に半導体素子を分断するための溝（ダイシングライン）を形成した後、ダイシングラインにおいて切断し、複数の半導体装置に分断（分割）する場合がある。
ここで、例えば、図３２に示すように、絶縁体２８３と、絶縁体２１１とが接する領域がダイシングラインと重なるように設計することが好ましい。つまり、複数のトランジスタ２００を有するメモリセルの外縁に設けられるダイシングラインとなる領域近傍において、絶縁体２８２、絶縁体２８０、絶縁体２７３、絶縁体２７２、絶縁体２２４、絶縁体２２２、絶縁体２１６、絶縁体２１４、および絶縁体２１２に開口を設ける。
つまり、上記絶縁体２８２、絶縁体２８０、絶縁体２７３、絶縁体２７２、絶縁体２２４、絶縁体２２２、絶縁体２１６、絶縁体２１４、および絶縁体２１２に設けた開口において、絶縁体２１１と、絶縁体２８３とが接する。また、絶縁体２８２、絶縁体２８０、絶縁体２７３、絶縁体２７２、絶縁体２２４、絶縁体２２２、絶縁体２１６、および絶縁体２１４に開口を設け、当該開口において絶縁体２１２と絶縁体２８３が接する構成にしてもよい。例えば、このとき、絶縁体２１２と、絶縁体２８３とを同材料及び同方法を用いて形成してもよい。絶縁体２１２、および絶縁体２８３を、同材料、および同方法で設けることで、密着性を高めることができる。例えば、窒化シリコンを用いることが好ましい。
当該構造により、絶縁体２１１、絶縁体２１２、絶縁体２１４、絶縁体２８７、絶縁体２８２、絶縁体２８３、および絶縁体２８４で、トランジスタ２００を包み込むことができる。絶縁体２１１、絶縁体２１２、絶縁体２１４、絶縁体２８７、絶縁体２８２、絶縁体２８３、および絶縁体２８４の少なくとも一は、酸素、水素、及び水の拡散を抑制する機能を有しているため、本実施の形態に示す半導体素子が形成された回路領域ごとに、基板を分断することにより、複数のチップに加工しても、分断した基板の側面方向から、水素又は水などの不純物が混入し、トランジスタ２００に拡散することを防ぐことができる。
また、当該構造により、絶縁体２８０、および絶縁体２２４の過剰酸素が外部に拡散することを防ぐことができる。従って、絶縁体２８０、および絶縁体２２４の過剰酸素は、効率的にトランジスタ２００におけるチャネルが形成される酸化物に供給される。当該酸素により、トランジスタ２００におけるチャネルが形成される酸化物の酸素欠損を低減することができる。これにより、トランジスタ２００におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
なお、図３２に示す記憶装置では、容量素子１００の形状をプレーナ型としたが、本実施の形態に示す記憶装置はこれに限られるものではない。たとえば、図３３に示すように、容量素子１００の形状をシリンダ型にしてもよい。なお、図３３に示す記憶装置は、絶縁体１５０より下の構成は、図３２に示す半導体装置と同様である。
図３３に示す容量素子１００は、絶縁体１３０上の絶縁体１５０と、絶縁体１５０上の絶縁体１４２と、絶縁体１５０および絶縁体１４２に形成された開口の中に配置された導電体１１５と、導電体１１５および絶縁体１４２上の絶縁体１４５と、絶縁体１４５上の導電体１２５と、導電体１２５および絶縁体１４５上の絶縁体１５２と、を有する。ここで、絶縁体１５０および絶縁体１４２に形成された開口の中に導電体１１５、絶縁体１４５、および導電体１２５の少なくとも一部が配置される。
導電体１１５は容量素子１００の下部電極として機能し、導電体１２５は容量素子１００の上部電極として機能し、絶縁体１４５は、容量素子１００の誘電体として機能する。容量素子１００は、絶縁体１５０および絶縁体１４２の開口において、底面だけでなく、側面においても上部電極と下部電極とが誘電体を挟んで対向する構成となっており、単位面積当たりの静電容量を大きくすることができる。よって、当該開口の深さを深くするほど、容量素子１００の静電容量を大きくすることができる。このように容量素子１００の単位面積当たりの静電容量を大きくすることにより、半導体装置の微細化または高集積化を推し進めることができる。
絶縁体１５２は、絶縁体２８０に用いることができる絶縁体を用いればよい。また、絶縁体１４２は、絶縁体１５０の開口を形成するときのエッチングストッパとして機能することが好ましく、絶縁体２１４に用いることができる絶縁体を用いればよい。
絶縁体１５０および絶縁体１４２に形成された開口を上面から見た形状は、四角形としてもよいし、四角形以外の多角形状としてもよいし、多角形状において角部を湾曲させた形状としてもよいし、楕円を含む円形状としてもよい。ここで、上面視において、当該開口とトランジスタ２００の重なる面積が多い方が好ましい。このような構成にすることにより、容量素子１００とトランジスタ２００を有する半導体装置の占有面積を低減することができる。
導電体１１５は、絶縁体１４２、および絶縁体１５０に形成された開口に接して配置される。導電体１１５の上面は、絶縁体１４２の上面と略一致することが好ましい。また、導電体１１５の下面は、絶縁体１３０の開口を介して導電体１１０に接する。導電体１１５は、ＡＬＤ法またはＣＶＤ法などを用いて成膜することが好ましく、例えば、導電体２０５に用いることができる導電体を用いればよい。
絶縁体１４５は、導電体１１５および絶縁体１４２を覆うように配置される。例えば、ＡＬＤ法またはＣＶＤ法などを用いて絶縁体１４５を成膜することが好ましい。絶縁体１４５は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ジルコニウム、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。例えば、絶縁体１４５として、酸化ジルコニウム、酸化アルミニウム、酸化ジルコニウムの順番で積層された絶縁膜を用いることができる。
また、絶縁体１４５には、酸化窒化シリコンなどの絶縁耐力が大きい材料、または高誘電率（ｈｉｇｈ－ｋ）材料を用いることが好ましい。または、絶縁耐力が大きい材料と高誘電率（ｈｉｇｈ－ｋ）材料の積層構造を用いてもよい。
なお、高誘電率（ｈｉｇｈ－ｋ）材料（高い比誘電率の材料）の絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する窒化物などがある。このようなｈｉｇｈ－ｋ材料を用いることで、絶縁体１４５を厚くしても容量素子１００の静電容量を十分確保することができる。絶縁体１４５を厚くすることにより、導電体１１５と導電体１２５の間に生じるリーク電流を抑制することができる。
一方、絶縁耐力が大きい材料としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、樹脂などがある。例えば、ＡＬＤ法を用いて成膜した窒化シリコン（ＳｉＮｘ）、ＰＥＡＬＤ法を用いて成膜した酸化シリコン（ＳｉＯｘ）、ＡＬＤ法を用いて成膜した窒化シリコン（ＳｉＮｘ）の順番で積層された絶縁膜を用いることができる。このような、絶縁耐力が大きい絶縁体を用いることで、絶縁耐力が向上し、容量素子１００の静電破壊を抑制することができる。
導電体１２５は、絶縁体１４２および絶縁体１５０に形成された開口を埋めるように配置される。また、導電体１２５は、導電体１４０、および導電体１５３を介して配線１００５と電気的に接続している。導電体１２５は、ＡＬＤ法またはＣＶＤ法などを用いて成膜することが好ましく、例えば、導電体２０５に用いることができる導電体を用いればよい。
また、導電体１５３は、絶縁体１５４上に設けられており、絶縁体１５６に覆われている。導電体１５３は、導電体１１２に用いることができる導電体を用いればよく、絶縁体１５６は、絶縁体１５２に用いることができる絶縁体を用いればよい。ここで、導電体１５３は導電体１４０の上面に接しており、容量素子１００、トランジスタ２００、またはトランジスタ３００の端子として機能する。
また、図３２および図３３では、トランジスタ３００上にトランジスタ２００を１層積層する構成を示したが、本実施の形態はこれに限られるものではない。例えば、トランジスタ３００上に、図２６、および図２７に示すようなメモリデバイス２９０、あるいは図２８、図２９に示すような、縦方向に積み重ねられた複数のメモリデバイス２９０を設けてもよい。
図３４にメモリデバイス２９０＿１乃至メモリデバイス２９０＿ｎ（ｎは２以上の自然数）を積層した、記憶装置の例を示す。なお、本実施の形態においては、メモリデバイス２９０＿ｎを設ける構成を例示したが、これに限定されない。例えば、メモリデバイス２９０＿ｎを設けない構成としてもよい。なお、上記ｎの値については、特に限定は無いが２以上２００以下、好ましくは２以上１００以下、さらに好ましくは、２以上１０以下である。図３４（Ｂ）にメモリデバイス２９０に含まれるトランジスタのチャネル長方向の断面図を示す。図３４（Ａ）に図３４（Ｂ）のＡ－Ｂ一点鎖線で示す部位の当該トランジスタのチャネル幅方向の断面図を示す。また、図３４に示す記憶装置は、絶縁体３５４より下の構造は、図３２に示す記憶装置と同様である。
図３４に示すように、絶縁体３５４上にメモリデバイス２９０＿１乃至メモリデバイス２９０＿ｎが積層されている。メモリデバイス２９０を含む各層には、容量デバイス２９２と導電体２４０が設けられている。各層のメモリデバイス２９０は、各層の導電体２４０を介して、隣接する層の導電体２４０と電気的に接続されており、トランジスタ３００とも電気的に接続される。なお、図３４（Ｂ）において、導電体２４０＿１乃至導電体２４０＿ｎのチャネル幅方向の隠れた部分は、点線で表されている。
図３４に示すメモリデバイス２９０は、図２６に示すメモリデバイス２９０と異なる構造を有している。図３４に示すメモリデバイス２９０では、導電体２４０が、酸化物２３０ｂなどをまたぐように形成されおり、導電体２４０の側面に絶縁体２４１が形成されている。ここで、導電体２４０の下面には絶縁体２４１が形成されていないので、各層の導電体２４０の下面は、当該層の導電体２４２ａ、ならびに一つ下の層の導電体２４６ａと接する。これにより、各層のメモリデバイス２９０は、一つ下の層の導電体２４６ａと電気的に接続することができる。
ただし、本実施の形態に示す記憶装置は、図３４に示す構造に限られるものではない。例えば、上層の導電体２４６ａと下層の導電体２４６ａの間に、酸化物２３０ｂなどを貫通させる構成にしてもよい。また、例えば、導電体２４０＿１乃至導電体２４０＿ｎを一つの貫通電極で形成する構成にしてもよい。
また、各層で、容量デバイス２９２がプレーナ型で形成されているため、各層の高さが過剰に大きくなるのを抑制することができる。これにより、比較的容易に、メモリデバイス２９０の層の数を増やすことができる。例えば、メモリデバイス２９０の層を１００層程度にしてもよい。
以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
［記憶装置２］
本発明の一態様である半導体装置を使用した、記憶装置の一例を図３５に示す。図３５に示す記憶装置は、図３２で示したトランジスタ２００、トランジスタ３００、および容量素子１００を有する半導体装置に加え、トランジスタ４００を有している。
トランジスタ４００は、トランジスタ２００の第２のゲート電圧を制御することができる。例えば、トランジスタ４００の第１のゲート及び第２のゲートをソースとダイオード接続し、トランジスタ４００のソースと、トランジスタ２００の第２のゲートを接続する構成とする。当該構成でトランジスタ２００の第２のゲートの負電位を保持するとき、トランジスタ４００の第１のゲートーソース間の電圧および、第２のゲートーソース間の電圧は、０Ｖになる。トランジスタ４００において、第２のゲート電圧及び第１のゲート電圧が０Ｖのときのドレイン電流が非常に小さいため、トランジスタ２００およびトランジスタ４００に電源供給をしなくても、トランジスタ２００の第２のゲートの負電位を長時間維持することができる。これにより、トランジスタ２００、およびトランジスタ４００を有する記憶装置は、長期にわたり記憶内容を保持することが可能である。
従って、図３５において、配線１００１はトランジスタ３００のソースと電気的に接続され、配線１００２はトランジスタ３００のドレインと電気的に接続されている。また、配線１００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線１００４はトランジスタ２００のゲートと電気的に接続され、配線１００６はトランジスタ２００のバックゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線１００５は容量素子１００の電極の他方と電気的に接続されている。配線１００７はトランジスタ４００のソースと電気的に接続され、配線１００８はトランジスタ４００のゲートと電気的に接続され、配線１００９はトランジスタ４００のバックゲートと電気的に接続され、配線１０１０はトランジスタ４００のドレインと電気的に接続されている。ここで、配線１００６、配線１００７、配線１００８、及び配線１００９が電気的に接続されている。
また、図３５に示す記憶装置は、図３２に示す記憶装置と同様に、マトリクス状に配置することで、メモリセルアレイを構成することができる。なお、１個のトランジスタ４００は、複数のトランジスタ２００の第２のゲート電圧を制御することができる。そのため、トランジスタ４００は、トランジスタ２００よりも、少ない個数を設けるとよい。また、図３５に示す記憶装置は、図３２に示す記憶装置と同様に、トランジスタ２００、およびトランジスタ４００を、絶縁体２１１、絶縁体２１２、絶縁体２１４、絶縁体２８７、絶縁体２８２、絶縁体２８３、および絶縁体２８４で封止することができる。
＜トランジスタ４００＞
トランジスタ４００は、トランジスタ２００と、同じ層に形成されており、並行して作製することができるトランジスタである。トランジスタ４００は、第１のゲートとして機能する導電体４６０（導電体４６０ａ、および導電体４６０ｂ）と、第２のゲートとして機能する導電体４０５と、ゲート絶縁層として機能する絶縁体２２２、絶縁体２２４、および絶縁体４５０と、チャネル形成領域を有する酸化物４３０ｃと、ソースとして機能する導電体４４２ａ、酸化物４４３ａ、酸化物４３１ａ、および酸化物４３１ｂと、ドレインとして機能する導電体４４２ｂ、酸化物４４３ｂ、酸化物４３２ａ、および酸化物４３２ｂと、を有する。また、トランジスタ２００と同様に、プラグとして機能する導電体が、導電体４４２ａと、導電体４４２ｂに接して設けられる。
トランジスタ４００において、導電体４０５は、導電体２０５と、同じ層である。酸化物４３１ａ、および酸化物４３２ａは、酸化物２３０ａと、同じ層であり、酸化物４３１ｂ、および酸化物４３２ｂは、酸化物２３０ｂと、同じ層である。導電体４４２は、導電体２４２と、同じ層である。酸化物４４３は、酸化物２４３と、同じ層である。酸化物４３０ｃは、酸化物２３０ｃと、同じ層である。絶縁体４５０は、絶縁体２５０と、同じ層である。導電体４６０は、導電体２６０と、同じ層である。
なお、同じ層に形成された構造体は、同時に形成することができる。例えば、酸化物４３０ｃは、酸化物２３０ｃとなる酸化膜を加工することで、形成することができる。
トランジスタ４００の活性層として機能する酸化物４３０ｃは、酸化物２３０などと同様に、酸素欠損が低減され、水素または水などの不純物が低減されている。これにより、トランジスタ４００のしきい値電圧を０Ｖより大きくし、オフ電流を低減し、第２のゲート電圧及び第１のゲート電圧が０Ｖのときのドレイン電流を非常に小さくすることができる。
本実施の形態に示す構成、方法などは、他の実施の形態および実施例に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、図３７および図３８を用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ（以下、ＯＳトランジスタと呼ぶ場合がある）、および容量素子が適用されている記憶装置（以下、ＯＳメモリ装置と呼ぶ場合がある）について説明する。ＯＳメモリ装置は、少なくとも容量素子と、容量素子の充放電を制御するＯＳトランジスタを有する記憶装置である。ＯＳトランジスタのオフ電流は極めて小さいので、ＯＳメモリ装置は優れた保持特性をもち、不揮発性メモリとして機能させることができる。
一般に、コンピュータなどの半導体装置では、用途に応じて様々な記憶装置（メモリ）が用いられる。図３６に、各種の記憶装置を階層ごとに示す。上層に位置する記憶装置ほど速いアクセス速度が求められ、下層に位置する記憶装置ほど大きな記憶容量と高い記録密度が求められる。図３６では、最上層から順に、ＣＰＵなどの演算処理装置にレジスタとして混載されるメモリ、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、３Ｄ ＮＡＮＤメモリを示している。
ＣＰＵなどの演算処理装置にレジスタとして混載されるメモリは、演算結果の一時保存などに用いられるため、演算処理装置からのアクセス頻度が高い。よって、記憶容量よりも速い動作速度が求められる。また、レジスタは演算処理装置の設定情報などを保持する機能も有する。
ＳＲＡＭは、例えばキャッシュに用いられる。キャッシュは、メインメモリに保持されている情報の一部を複製して保持する機能を有する。使用頻度が高いデータをキャッシュに複製しておくことで、データへのアクセス速度を高めることができる。
ＤＲＡＭは、例えばメインメモリに用いられる。メインメモリは、ストレージから読み出されたプログラムやデータを保持する機能を有する。ＤＲＡＭの記録密度は、おおよそ０．１乃至０．３Ｇｂｉｔ／ｍｍ２である。
３Ｄ ＮＡＮＤメモリは、例えばストレージに用いられる。ストレージは、長期保存が必要なデータや、演算処理装置で使用する各種のプログラムなどを保持する機能を有する。よって、ストレージには動作速度よりも大きな記憶容量と高い記録密度が求められる。ストレージに用いられる記憶装置の記録密度は、おおよそ０．６乃至６．０Ｇｂｉｔ／ｍｍ２である。
本発明の一態様の記憶装置は、動作速度が速く、長期間のデータ保持が可能である。本発明の一態様の記憶装置は、キャッシュが位置する階層とメインメモリが位置する階層の双方を含む境界領域９０１に位置する記憶装置として好適に用いることができる。また、本発明の一態様の記憶装置は、メインメモリが位置する階層とストレージが位置する階層の双方を含む境界領域９０２に位置する記憶装置として好適に用いることができる。
＜記憶装置の構成例＞
図３７（Ａ）にＯＳメモリ装置の構成の一例を示す。記憶装置１４００は、周辺回路１４１１、およびメモリセルアレイ１４７０を有する。周辺回路１４１１は、行回路１４２０、列回路１４３０、出力回路１４４０、コントロールロジック回路１４６０を有する。
列回路１４３０は、例えば、列デコーダ、プリチャージ回路、センスアンプ、および書き込み回路等を有する。プリチャージ回路は、配線をプリチャージする機能を有する。センスアンプは、メモリセルから読み出されたデータ信号を増幅する機能を有する。なお、上記配線は、メモリセルアレイ１４７０が有するメモリセルに接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路１４４０を介して、データ信号ＲＤＡＴＡとして記憶装置１４００の外部に出力される。また、行回路１４２０は、例えば、行デコーダ、ワード線ドライバ回路等を有し、アクセスする行を選択することができる。
記憶装置１４００には、外部から電源電圧として低電源電圧（ＶＳＳ）、周辺回路１４１１用の高電源電圧（ＶＤＤ）、メモリセルアレイ１４７０用の高電源電圧（ＶＩＬ）が供給される。また、記憶装置１４００には、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、行デコーダおよび列デコーダに入力され、データ信号ＷＤＡＴＡは書き込み回路に入力される。
コントロールロジック回路１４６０は、外部からの入力信号（ＣＥ、ＷＥ、ＲＥ）を処理して、行デコーダ、列デコーダの制御信号を生成する。ＣＥは、チップイネーブル信号であり、ＷＥは、書き込みイネーブル信号であり、ＲＥは、読み出しイネーブル信号である。コントロールロジック回路１４６０が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。
メモリセルアレイ１４７０は、行列状に配置された、複数個のメモリセルＭＣと、複数の配線を有する。なお、メモリセルアレイ１４７０と行回路１４２０とを接続している配線の数は、メモリセルＭＣの構成、一列に有するメモリセルＭＣの数などによって決まる。また、メモリセルアレイ１４７０と列回路１４３０とを接続している配線の数は、メモリセルＭＣの構成、一行に有するメモリセルＭＣの数などによって決まる。
なお、図３７（Ａ）において、周辺回路１４１１とメモリセルアレイ１４７０を同一平面上に形成する例について示したが、本実施の形態はこれに限られるものではない。例えば、図３７（Ｂ）に示すように、周辺回路１４１１の一部の上に、メモリセルアレイ１４７０が重なるように設けられてもよい。例えば、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にしてもよい。
図３８に上述のメモリセルＭＣに適用できるメモリセルの構成例について説明する。
［ＤＯＳＲＡＭ］
図３８（Ａ）乃至（Ｃ）に、ＤＲＡＭのメモリセルの回路構成例を示す。本明細書等において、１ＯＳトランジスタ１容量素子型のメモリセルを用いたＤＲＡＭを、ＤＯＳＲＡＭ（Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と呼ぶ場合がある。図３８（Ａ）に示す、メモリセル１４７１は、トランジスタＭ１と、容量素子ＣＡと、を有する。なお、トランジスタＭ１は、ゲート（フロントゲートと呼ぶ場合がある）、及びバックゲートを有する。
トランジスタＭ１の第１端子は、容量素子ＣＡの第１端子と接続され、トランジスタＭ１の第２端子は、配線ＢＩＬと接続され、トランジスタＭ１のゲートは、配線ＷＯＬと接続され、トランジスタＭ１のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＡの第２端子は、配線ＣＡＬと接続されている。
配線ＢＩＬは、ビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＡの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、及び読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ１のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ１のしきい値電圧を増減することができる。
また、メモリセルＭＣは、メモリセル１４７１に限定されず、回路構成の変更を行うことができる。例えば、メモリセルＭＣは、図３８（Ｂ）に示すメモリセル１４７２のように、トランジスタＭ１のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図３８（Ｃ）に示すメモリセル１４７３のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ１で構成されたメモリセルとしてもよい。
上記実施の形態に示す半導体装置をメモリセル１４７１等に用いる場合、トランジスタＭ１としてトランジスタ２００を用い、容量素子ＣＡとして容量素子１００を用いることができる。また、上記実施の形態で図２６および図２７に示したメモリデバイス２９０のトランジスタ、および容量デバイス２９２を、トランジスタＭ１および容量素子ＣＡとしてそれぞれ設ける構成にしてもよい。トランジスタＭ１としてＯＳトランジスタを用いることによって、トランジスタＭ１のリーク電流を非常に低くすることができる。つまり、書き込んだデータをトランジスタＭ１によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセル１４７１、メモリセル１４７２、メモリセル１４７３に対して多値データ、又はアナログデータを保持することができる。
また、ＤＯＳＲＡＭにおいて、上記のように、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にすると、ビット線を短くすることができる。これにより、ビット線容量が小さくなり、メモリセルの保持容量を低減することができる。
ここで、周辺回路１４１１上にメモリセルアレイ１４７０を設け、メモリセルアレイ１４７０に複数のメモリセル１４７１が設けられた、記憶装置１４００の例を図３９（Ａ）に示す。
メモリセルアレイ１４７０において、複数のメモリセル１４７１は行列状に配置され、配線ＷＯＬ、配線ＢＧＬなどもメモリセルアレイ１４７０において、行方向または列方向に延伸される。配線ＢＩＬは周辺回路１４１１に設けられた列回路１４３０に接続され、メモリセルアレイ１４７０は配線ＢＩＬを介してセンスアンプなどに電気的に接続される。
メモリセルアレイ１４７０は、ＯＳトランジスタを含んでおり、先の実施の形態に示すように、絶縁体２１１、絶縁体２１２、絶縁体２１４、絶縁体２８７、絶縁体２８２、絶縁体２８３、および絶縁体２８４によって、封止されることが好ましい。例えば、図２４に示すように、メモリセルアレイ１４７０の上面、側面、および下面が、絶縁体２１１、絶縁体２１２、絶縁体２１４、絶縁体２８７、絶縁体２８２、絶縁体２８３、および絶縁体２８４によって、封止されることが好ましい。
また、図３９（Ｂ）に示すように、複数のメモリセルアレイ１４７０＿１乃至メモリセルアレイ１４７０＿ｎ（ｎは２以上の自然数を表す）を積層する構造にしてもよい。各メモリセルアレイ１４７０の構造は、図３８（Ａ）に示す構造とほぼ同様だが、配線ＢＩＬによって、列回路１４３０と各メモリセルアレイ１４７０のメモリセル１４７１が接続される。また、配線ＢＩＬは、図３４に示したように、メモリセルアレイ１４７０＿１乃至メモリセルアレイ１４７０＿ｎを、複数または単数の導電体２４０で貫通して形成してもよい。
複数のメモリセルアレイ１４７０は、ＯＳトランジスタを含んでおり、先の実施の形態に示すように、絶縁体２１１、絶縁体２１２、絶縁体２１４、絶縁体２８７、絶縁体２８２、絶縁体２８３、および絶縁体２８４によって、一括して封止されることが好ましい。例えば、図２８、図２９、または図３３に示すように、複数のメモリセルアレイ１４７０の上面、側面、および下面が、絶縁体２１１、絶縁体２１２、絶縁体２１４、絶縁体２８７、絶縁体２８２、絶縁体２８３、および絶縁体２８４によって、封止されることが好ましい。また、図２８および図２９で示したように、各メモリセルアレイ１４７０の境界に、絶縁体２８２、絶縁体２９６、絶縁体２９８、および絶縁体２１４が積層して設けられていることが好ましい。
［ＮＯＳＲＡＭ］
図３８（Ｄ）乃至（Ｈ）に、２トランジスタ１容量素子のゲインセル型のメモリセルの回路構成例を示す。図３８（Ｄ）に示す、メモリセル１４７４は、トランジスタＭ２と、トランジスタＭ３と、容量素子ＣＢと、を有する。なお、トランジスタＭ２は、フロントゲート（単にゲートと呼ぶ場合がある）、及びバックゲートを有する。本明細書等において、トランジスタＭ２にＯＳトランジスタを用いたゲインセル型のメモリセルを有する記憶装置を、ＮＯＳＲＡＭ（Ｎｏｎｖｏｌａｔｉｌｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＲＡＭ）と呼ぶ場合がある。
トランジスタＭ２の第１端子は、容量素子ＣＢの第１端子と接続され、トランジスタＭ２の第２端子は、配線ＷＢＬと接続され、トランジスタＭ２のゲートは、配線ＷＯＬと接続され、トランジスタＭ２のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＢの第２端子は、配線ＣＡＬと接続されている。トランジスタＭ３の第１端子は、配線ＲＢＬと接続され、トランジスタＭ３の第２端子は、配線ＳＬと接続され、トランジスタＭ３のゲートは、容量素子ＣＢの第１端子と接続されている。
配線ＷＢＬは、書き込みビット線として機能し、配線ＲＢＬは、読み出しビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＢの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、データ保持の最中、データの読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ２のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ２のしきい値電圧を増減することができる。
また、メモリセルＭＣは、メモリセル１４７４に限定されず、回路の構成を適宜変更することができる。例えば、メモリセルＭＣは、図３８（Ｅ）に示すメモリセル１４７５のように、トランジスタＭ２のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図３８（Ｆ）に示すメモリセル１４７６のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ２で構成されたメモリセルとしてもよい。また、例えば、メモリセルＭＣは、図３８（Ｇ）に示すメモリセル１４７７のように、配線ＷＢＬと配線ＲＢＬを一本の配線ＢＩＬとしてまとめた構成であってもよい。
上記実施の形態に示す半導体装置をメモリセル１４７４等に用いる場合、トランジスタＭ２としてトランジスタ２００を用い、トランジスタＭ３としてトランジスタ３００を用い、容量素子ＣＢとして容量素子１００を用いることができる。また、上記実施の形態で図２６および図２７に示したメモリデバイス２９０のトランジスタ、および容量デバイス２９２を、トランジスタＭ２および容量素子ＣＢとしてそれぞれ設ける構成にしてもよい。トランジスタＭ２としてＯＳトランジスタを用いることによって、トランジスタＭ２のリーク電流を非常に低くすることができる。これにより、書き込んだデータをトランジスタＭ２によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセル１４７４に多値データ、又はアナログデータを保持することができる。メモリセル１４７５乃至１４７７も同様である。
なお、トランジスタＭ３は、チャネル形成領域にシリコンを有するトランジスタ（以下、Ｓｉトランジスタと呼ぶ場合がある）であってもよい。Ｓｉトランジスタの導電型は、ｎチャネル型としてもよいし、ｐチャネル型としてもよい。Ｓｉトランジスタは、ＯＳトランジスタよりも電界効果移動度が高くなる場合がある。よって、読み出しトランジスタとして機能するトランジスタＭ３として、Ｓｉトランジスタを用いてもよい。また、トランジスタＭ３にＳｉトランジスタを用いることで、トランジスタＭ３の上に積層してトランジスタＭ２を設けることができるので、メモリセルの占有面積を低減し、記憶装置の高集積化を図ることができる。
また、トランジスタＭ３はＯＳトランジスタであってもよい。トランジスタＭ２、Ｍ３にＯＳトランジスタを用いた場合、メモリセルアレイ１４７０をｎ型トランジスタのみを用いて回路を構成することができる。
また、図３８（Ｈ）に３トランジスタ１容量素子のゲインセル型のメモリセルの一例を示す。図３８（Ｈ）に示すメモリセル１４７８は、トランジスタＭ４乃至Ｍ６、および容量素子ＣＣを有する。容量素子ＣＣは適宜設けられる。メモリセル１４７８は、配線ＢＩＬ、ＲＷＬ、ＷＷＬ、ＢＧＬ、およびＧＮＤＬに電気的に接続されている。配線ＧＮＤＬは低レベル電位を与える配線である。なお、メモリセル１４７８を、配線ＢＩＬに代えて、配線ＲＢＬ、ＷＢＬに電気的に接続してもよい。
トランジスタＭ４は、バックゲートを有するＯＳトランジスタであり、バックゲートは配線ＢＧＬに電気的に接続されている。なお、トランジスタＭ４のバックゲートとゲートとを互いに電気的に接続してもよい。あるいは、トランジスタＭ４はバックゲートを有さなくてもよい。
なお、トランジスタＭ５、Ｍ６はそれぞれ、ｎチャネル型Ｓｉトランジスタまたはｐチャネル型Ｓｉトランジスタでもよい。或いは、トランジスタＭ４乃至Ｍ６がＯＳトランジスタでもよい。この場合、メモリセルアレイ１４７０をｎ型トランジスタのみを用いて回路を構成することができる。
上記実施の形態に示す半導体装置をメモリセル１４７８に用いる場合、トランジスタＭ４としてトランジスタ２００を用い、トランジスタＭ５、Ｍ６としてトランジスタ３００を用い、容量素子ＣＣとして容量素子１００を用いることができる。トランジスタＭ４としてＯＳトランジスタを用いることによって、トランジスタＭ４のリーク電流を非常に低くすることができる。また、上記実施の形態で図２６および図２７に示したメモリデバイス２９０のトランジスタ、および容量デバイス２９２を、トランジスタＭ４および容量素子ＣＣとしてそれぞれ設ける構成にしてもよい。
なお、本実施の形態に示す、周辺回路１４１１、およびメモリセルアレイ１４７０等の構成は、上記に限定されるものではない。これらの回路、および当該回路に接続される配線、回路素子等の、配置または機能は、必要に応じて、変更、削除、または追加してもよい。
本実施の形態に示す構成、方法などは、他の実施の形態および実施例に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、図４０を用いて、本発明の半導体装置が実装されたチップ１２００の一例を示す。チップ１２００には、複数の回路（システム）が実装されている。このように、複数の回路（システム）を一つのチップに集積する技術を、システムオンチップ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ：ＳｏＣ）と呼ぶ場合がある。
図４０（Ａ）に示すように、チップ１２００は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１１、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１２、一または複数のアナログ演算部１２１３、一または複数のメモリコントローラ１２１４、一または複数のインターフェース１２１５、一または複数のネットワーク回路１２１６等を有する。
チップ１２００には、バンプ（図示しない）が設けられ、図４０（Ｂ）に示すように、プリント基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）１２０１の第１の面と接続する。また、ＰＣＢ１２０１の第１の面の裏面には、複数のバンプ１２０２が設けられており、マザーボード１２０３と接続する。
マザーボード１２０３には、ＤＲＡＭ１２２１、フラッシュメモリ１２２２等の記憶装置が設けられていてもよい。例えば、ＤＲＡＭ１２２１に先の実施の形態に示すＤＯＳＲＡＭを用いることができる。また、例えば、フラッシュメモリ１２２２に先の実施の形態に示すＮＯＳＲＡＭを用いることができる。
ＣＰＵ１２１１は、複数のＣＰＵコアを有することが好ましい。また、ＧＰＵ１２１２は、複数のＧＰＵコアを有することが好ましい。また、ＣＰＵ１２１１、およびＧＰＵ１２１２は、それぞれ一時的にデータを格納するメモリを有していてもよい。または、ＣＰＵ１２１１、およびＧＰＵ１２１２に共通のメモリが、チップ１２００に設けられていてもよい。該メモリには、前述したＮＯＳＲＡＭや、ＤＯＳＲＡＭを用いることができる。また、ＧＰＵ１２１２は、多数のデータの並列計算に適しており、画像処理や積和演算に用いることができる。ＧＰＵ１２１２に、本発明の酸化物半導体を用いた画像処理回路や、積和演算回路を設けることで、画像処理、および積和演算を低消費電力で実行することが可能になる。
また、ＣＰＵ１２１１、およびＧＰＵ１２１２が同一チップに設けられていることで、ＣＰＵ１２１１およびＧＰＵ１２１２間の配線を短くすることができ、ＣＰＵ１２１１からＧＰＵ１２１２へのデータ転送、ＣＰＵ１２１１、およびＧＰＵ１２１２が有するメモリ間のデータ転送、およびＧＰＵ１２１２での演算後に、ＧＰＵ１２１２からＣＰＵ１２１１への演算結果の転送を高速に行うことができる。
アナログ演算部１２１３はＡ／Ｄ（アナログ／デジタル）変換回路、およびＤ／Ａ（デジタル／アナログ）変換回路の一、または両方を有する。また、アナログ演算部１２１３に上記積和演算回路を設けてもよい。
メモリコントローラ１２１４は、ＤＲＡＭ１２２１のコントローラとして機能する回路、およびフラッシュメモリ１２２２のインターフェースとして機能する回路を有する。
インターフェース１２１５は、表示装置、スピーカー、マイクロフォン、カメラ、コントローラなどの外部接続機器とのインターフェース回路を有する。コントローラとは、マウス、キーボード、ゲーム用コントローラなどを含む。このようなインターフェースとして、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、ＨＤＭＩ（登録商標）（Ｈｉｇｈ－Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ）などを用いることができる。
ネットワーク回路１２１６は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）などのネットワーク回路を有する。また、ネットワークセキュリティー用の回路を有してもよい。
チップ１２００には、上記回路（システム）を同一の製造プロセスで形成することが可能である。そのため、チップ１２００に必要な回路の数が増えても、製造プロセスを増やす必要が無く、チップ１２００を低コストで作製することができる。
ＧＰＵ１２１２を有するチップ１２００が設けられたＰＣＢ１２０１、ＤＲＡＭ１２２１、およびフラッシュメモリ１２２２が設けられたマザーボード１２０３は、ＧＰＵモジュール１２０４と呼ぶことができる。
ＧＰＵモジュール１２０４は、ＳｏＣ技術を用いたチップ１２００を有しているため、そのサイズを小さくすることができる。また、画像処理に優れていることから、スマートフォン、タブレット端末、ラップトップＰＣ、携帯型（持ち出し可能な）ゲーム機などの携帯型電子機器に用いることが好適である。また、ＧＰＵ１２１２を用いた積和演算回路により、ディープニューラルネットワーク（ＤＮＮ）、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、自己符号化器、深層ボルツマンマシン（ＤＢＭ）、深層信念ネットワーク（ＤＢＮ）などの演算を実行することができるため、チップ１２００をＡＩチップ、またはＧＰＵモジュール１２０４をＡＩシステムモジュールとして用いることができる。
本実施の形態に示す構成、方法などは、他の実施の形態および実施例に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、先の実施の形態に示す半導体装置を用いた記憶装置の応用例について説明する。先の実施の形態に示す半導体装置は、例えば、各種電子機器（例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、デジタルカメラ（ビデオカメラも含む）、録画再生装置、ナビゲーションシステムなど）の記憶装置に適用できる。なお、ここで、コンピュータとは、タブレット型のコンピュータや、ノート型のコンピュータや、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。または、先の実施の形態に示す半導体装置は、メモリカード（例えば、ＳＤカード）、ＵＳＢメモリ、ＳＳＤ（ソリッド・ステート・ドライブ）等の各種のリムーバブル記憶装置に適用される。図４１にリムーバブル記憶装置の幾つかの構成例を模式的に示す。例えば、先の実施の形態に示す半導体装置は、パッケージングされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いられる。
図４１（Ａ）はＵＳＢメモリの模式図である。ＵＳＢメモリ１１００は、筐体１１０１、キャップ１１０２、ＵＳＢコネクタ１１０３および基板１１０４を有する。基板１１０４は、筐体１１０１に収納されている。例えば、基板１１０４には、メモリチップ１１０５、コントローラチップ１１０６が取り付けられている。基板１１０４のメモリチップ１１０５などに先の実施の形態に示す半導体装置を組み込むことができる。
図４１（Ｂ）はＳＤカードの外観の模式図であり、図４１（Ｃ）は、ＳＤカードの内部構造の模式図である。ＳＤカード１１１０は、筐体１１１１、コネクタ１１１２および基板１１１３を有する。基板１１１３は筐体１１１１に収納されている。例えば、基板１１１３には、メモリチップ１１１４、コントローラチップ１１１５が取り付けられている。基板１１１３の裏面側にもメモリチップ１１１４を設けることで、ＳＤカード１１１０の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板１１１３に設けてもよい。これによって、ホスト装置とＳＤカード１１１０間の無線通信によって、メモリチップ１１１４のデータの読み出し、書き込みが可能となる。基板１１１３のメモリチップ１１１４などに先の実施の形態に示す半導体装置を組み込むことができる。
図４１（Ｄ）はＳＳＤの外観の模式図であり、図４１（Ｅ）は、ＳＳＤの内部構造の模式図である。ＳＳＤ１１５０は、筐体１１５１、コネクタ１１５２および基板１１５３を有する。基板１１５３は筐体１１５１に収納されている。例えば、基板１１５３には、メモリチップ１１５４、メモリチップ１１５５、コントローラチップ１１５６が取り付けられている。メモリチップ１１５５はコントローラチップ１１５６のワークメモリであり、例えばＤＯＳＲＡＭチップを用いればよい。基板１１５３の裏面側にもメモリチップ１１５４を設けることで、ＳＳＤ１１５０の容量を増やすことができる。基板１１５３のメモリチップ１１５４などに先の実施の形態に示す半導体装置を組み込むことができる。
本実施の形態に示す構成、方法などは、他の実施の形態および実施例に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、図４２から図４５を用いて、本発明の一態様に係る、ＯＳトランジスタ、および容量素子が適用されている半導体装置の一例として、ＦＰＧＡ（フィールドプログラマブルゲートアレイ）について説明する。本実施の形態のＦＰＧＡは、コンフィギュレーションメモリ、およびレジスタにＯＳメモリが適用されている。ここでは、このようなＦＰＧＡを「ＯＳ－ＦＰＧＡ」と呼ぶ。
＜＜ＯＳ－ＦＰＧＡ＞＞
図４２（Ａ）にＯＳ－ＦＰＧＡの構成例を示す。図４２（Ａ）に示すＯＳ－ＦＰＧＡ３１１０は、マルチコンテキスト構造によるコンテキスト切り替えとＰＬＥ毎の細粒度パワーゲーティングを実行するＮＯＦＦ（ノーマリーオフ）コンピューティングが可能である。ＯＳ－ＦＰＧＡ３１１０は、コントローラ（Ｃｏｎｔｒｏｌｌｅｒ）３１１１、ワードドライバ（Ｗｏｒｄ ｄｒｉｖｅｒ）３１１２、データドライバ（Ｄａｔａ ｄｒｉｖｅｒ）３１１３、プログラマブルエリア（Ｐｒｏｇｒａｍｍａｂｌｅ ａｒｅａ）３１１５を有する。
プログラマブルエリア３１１５は、２個の入出力ブロック（ＩＯＢ）３１１７、コア３１１９を有する。ＩＯＢ３１１７は複数のプログラマブル入出力回路を有する。コア３１１９は、複数のロジックアレイブロック（ＬＡＢ）３１２０、複数のスイッチアレイブロック（ＳＡＢ）３１３０を有する。ＬＡＢ３１２０は複数のＰＬＥ３１２１を有する。図４２（Ｂ）には、ＬＡＢ３１２０を５個のＰＬＥ３１２１で構成する例を示す。図４２（Ｃ）に示すようにＳＡＢ３１３０はアレイ状に配列された複数のスイッチブロック（ＳＢ）３１３１を有する。ＬＡＢ３１２０は自身の入力端子と、ＳＡＢ３１３０を介して４（上下左右）方向のＬＡＢ３１２０に接続される。
図４３（Ａ）乃至図４３（Ｃ）を参照して、ＳＢ３１３１について説明する。図４３（Ａ）に示すＳＢ３１３１には、ｄａｔａ、ｄａｔａｂ、信号ｃｏｎｔｅｘｔ［１：０］、ｗｏｒｄ［１：０］が入力される。ｄａｔａ、ｄａｔａｂはコンフィギュレーションデータであり、ｄａｔａとｄａｔａｂは論理が相補的な関係にある。ＯＳ－ＦＰＧＡ３１１０のコンテキスト数は２であり、信号ｃｏｎｔｅｘｔ［１：０］はコンテキスト選択信号である。信号ｗｏｒｄ［１：０］はワード線選択信号であり、信号ｗｏｒｄ［１：０］が入力される配線がそれぞれワード線である。なお、図４３（Ａ）に示すｉｎｐｕｔはＳＢ３１３１の入力端子に相当し、ｏｕｔｐｕｔはＳＢ３１３１の出力端子に相当する。
ＳＢ３１３１は、ＰＲＳ（プログラマブルルーティングスイッチ）３１３３［０］、３１３３［１］を有する。ＰＲＳ３１３３［０］、３１３３［１］は、相補データを格納できるコンフィギュレーションメモリ（ＣＭ）を有する。なお、ＰＲＳ３１３３［０］とＰＲＳ３１３３［１］とを区別しない場合、ＰＲＳ３１３３と呼ぶ。他の要素についても同様である。
図４３（Ｂ）にＰＲＳ３１３３［０］の回路構成例を示す。ＰＲＳ３１３３［０］とＰＲＳ３１３３［１］とは同じ回路構成を有する。ＰＲＳ３１３３［０］とＰＲＳ３１３３［１］とは入力されるコンテキスト選択信号、ワード線選択信号が異なる。信号ｃｏｎｔｅｘｔ［０］、信号ｗｏｒｄ［０］はＰＲＳ３１３３［０］に入力され、信号ｃｏｎｔｅｘｔ［１］、ｗｏｒｄ［１］はＰＲＳ３１３３［１］に入力される。例えば、ＳＢ３１３１において、信号ｃｏｎｔｅｘｔ［０］が“Ｈ”になることで、ＰＲＳ３１３３［０］がアクティブになる。
ＰＲＳ３１３３［０］は、ＣＭ３１３５、ＳｉトランジスタＭ３１を有する。ＳｉトランジスタＭ３１は、ＣＭ３１３５により制御されるパストランジスタである。ＣＭ３１３５は、メモリ回路３１３７、３１３７Ｂを有する。メモリ回路３１３７、３１３７Ｂは同じ回路構成である。メモリ回路３１３７は、容量素子Ｃ３１、ＯＳトランジスタＭＯ３１、ＭＯ３２を有する。メモリ回路３１３７Ｂは、容量素子ＣＢ３１、ＯＳトランジスタＭＯＢ３１、ＭＯＢ３２を有する。
上記実施の形態に示す半導体装置をＳＡＢ３１３０に用いる場合、ＯＳトランジスタＭＯ３１、ＭＯＢ３１として上記実施の形態に示すトランジスタを用いることができる。これにより、ＯＳトランジスタＭＯ３１、ＭＯＢ３１のオフ電流を小さくすることができるので、コンフィギュレーションデータを長期間保持することができる。また、トランジスタと容量素子一組当たりの上面視における占有面積を低減することができるので、本実施の形態に係る半導体装置を高集積化させることができる。
ＯＳトランジスタＭＯ３１、ＭＯ３２、ＭＯＢ３１、ＭＯＢ３２はバックゲートを有し、これらバックゲートはそれぞれ固定電圧を供給する電源線に電気的に接続されている。
ＳｉトランジスタＭ３１のゲートがノードＮ３１であり、ＯＳトランジスタＭＯ３２のゲートがノードＮ３２であり、ＯＳトランジスタＭＯＢ３２のゲートがノードＮＢ３２である。ノードＮ３２、ＮＢ３２はＣＭ３１３５の電荷保持ノードである。ＯＳトランジスタＭＯ３２はノードＮ３１と信号ｃｏｎｔｅｘｔ［０］用の信号線との間の導通状態を制御する。ＯＳトランジスタＭＯＢ３２はノードＮ３１と低電位電源線ＶＳＳとの間の導通状態を制御する。
メモリ回路３１３７、３１３７Ｂが保持するデータの論理は相補的な関係にある。したがって、ＯＳトランジスタＭＯ３２またはＭＯＢ３２の何れか一方が導通する。
図４３（Ｃ）を参照して、ＰＲＳ３１３３［０］の動作例を説明する。ＰＲＳ３１３３［０］にコンフィギュレーションデータが既に書き込まれており、ＰＲＳ３１３３［０］のノードＮ３２は“Ｈ”であり、ノードＮＢ３２は“Ｌ”である。
信号ｃｏｎｔｅｘｔ［０］が“Ｌ”である間はＰＲＳ３１３３［０］は非アクティブである。この期間に、ＰＲＳ３１３３［０］の入力端子が“Ｈ”に遷移しても、ＳｉトランジスタＭ３１のゲートは“Ｌ”が維持され、ＰＲＳ３１３３［０］の出力端子も“Ｌ”が維持される。
信号ｃｏｎｔｅｘｔ［０］が“Ｈ”である間はＰＲＳ３１３３［０］はアクティブである。信号ｃｏｎｔｅｘｔ［０］が“Ｈ”に遷移すると、ＣＭ３１３５が記憶するコンフィギュレーションデータによって、ＳｉトランジスタＭ３１のゲートは“Ｈ”に遷移する。
ＰＲＳ３１３３［０］がアクティブである期間に、入力端子が“Ｈ”に遷移すると、メモリ回路３１３７のＯＳトランジスタＭＯ３２がソースフォロアであるために、ブースティング（ｂｏｏｓｔｉｎｇ）によってＳｉトランジスタＭ３１のゲート電圧は上昇する。その結果、メモリ回路３１３７のＯＳトランジスタＭＯ３２は駆動能力を失い、ＳｉトランジスタＭ３１のゲートは浮遊状態となる。
マルチコンテキスト機能を備えるＰＲＳ３１３３において、ＣＭ３１３５はマルチプレクサの機能を併せ持つ。
図４４にＰＬＥ３１２１の構成例を示す。ＰＬＥ３１２１はＬＵＴ（ルックアップテーブル）ブロック（ＬＵＴ ｂｌｏｃｋ）３１２３、レジスタブロック３１２４、セレクタ３１２５、ＣＭ３１２６を有する。ＬＵＴブロック３１２３は、入力ｉｎＡ－ｉｎＤに従って内部のデータを選択し、出力する構成である。セレクタ３１２５は、ＣＭ３１２６が格納するコンフィギュレーションデータに従って、ＬＵＴブロック３１２３の出力またはレジスタブロック３１２４の出力を選択する。
ＰＬＥ３１２１は、パワースイッチ３１２７を介して電圧ＶＤＤ用の電源線に電気的に接続されている。パワースイッチ３１２７のオンオフは、ＣＭ３１２８が格納するコンフィギュレーションデータによって設定される。各ＰＬＥ３１２１にパワースイッチ３１２７を設けることで、細粒度パワーゲーティングが可能である。細粒度パワーゲーティング機能により、コンテキストの切り替え後に使用されないＰＬＥ３１２１をパワーゲーティングすることができるので、待機電力を効果的に低減できる。
ＮＯＦＦコンピューティングを実現するため、レジスタブロック３１２４は、不揮発性レジスタで構成される。ＰＬＥ３１２１内の不揮発性レジスタはＯＳメモリを備えるフリップフロップ（以下［ＯＳ－ＦＦ］と呼ぶ）である。
レジスタブロック３１２４は、ＯＳ－ＦＦ３１４０［１］３１４０［２］を有する。信号ｕｓｅｒ＿ｒｅｓ、ｌｏａｄ、ｓｔｏｒｅがＯＳ－ＦＦ３１４０［１］、３１４０［２］に入力される。クロック信号ＣＬＫ１はＯＳ－ＦＦ３１４０［１］に入力され、クロック信号ＣＬＫ２はＯＳ－ＦＦ３１４０［２］に入力される。図４５（Ａ）にＯＳ－ＦＦ３１４０の構成例を示す。
ＯＳ－ＦＦ３１４０は、ＦＦ３１４１、シャドウレジスタ３１４２を有する。ＦＦ３１４１は、ノードＣＫ、Ｒ、Ｄ、Ｑ、ＱＢを有する。ノードＣＫにはクロック信号が入力される。ノードＲには信号ｕｓｅｒ＿ｒｅｓが入力される。信号ｕｓｅｒ＿ｒｅｓはリセット信号である。ノードＤはデータ入力ノードであり、ノードＱはデータ出力ノードである。ノードＱとノードＱＢとは論理が相補関係にある。
シャドウレジスタ３１４２は、ＦＦ３１４１のバックアップ回路として機能する。シャドウレジスタ３１４２は、信号ｓｔｏｒｅに従いノードＱ、ＱＢのデータをそれぞれバックアップし、また、信号ｌｏａｄに従い、バックアップしたデータをノードＱ、ＱＢに書き戻す。
シャドウレジスタ３１４２は、インバータ回路３１８８、３１８９、ＳｉトランジスタＭ３７、ＭＢ３７、メモリ回路３１４３、３１４３Ｂを有する。メモリ回路３１４３、３１４３Ｂは、ＰＲＳ３１３３のメモリ回路３１３７と同じ回路構成である。メモリ回路３１４３は容量素子Ｃ３６、ＯＳトランジスタＭＯ３５、ＭＯ３６を有する。メモリ回路３１４３Ｂは容量素子ＣＢ３６、ＯＳトランジスタＭＯＢ３５、ＯＳトランジスタＭＯＢ３６を有する。ノードＮ３６、ＮＢ３６はＯＳトランジスタＭＯ３６、ＯＳトランジスタＭＯＢ３６のゲートであり、それぞれ電荷保持ノードである。ノードＮ３７、ＮＢ３７は、ＳｉトランジスタＭ３７、ＭＢ３７のゲートである。
上記実施の形態に示す半導体装置をＬＡＢ３１２０に用いる場合、ＯＳトランジスタＭＯ３５、ＭＯＢ３５として上記実施の形態に示すトランジスタを用いることができる。これにより、ＯＳトランジスタＭＯ３５、ＭＯＢ３５のオフ電流を小さくすることができるので、ＯＳ－ＦＦにおいて、バックアップしたデータを長期間保持することができる。また、トランジスタと容量素子一組当たりの上面視における占有面積を低減することができるので、本実施の形態に係る半導体装置を高集積化させることができる。
ＯＳトランジスタＭＯ３５、ＭＯ３６、ＭＯＢ３５、ＭＯＢ３６はバックゲートを有し、これらバックゲートはそれぞれ固定電圧を供給する電源線に電気的に接続されている。
図４５（Ｂ）を参照して、ＯＳ－ＦＦ３１４０の動作方法例を説明する。
（バックアップ（Ｂａｃｋｕｐ））
“Ｈ”の信号ｓｔｏｒｅがＯＳ－ＦＦ３１４０に入力されると、シャドウレジスタ３１４２はＦＦ３１４１のデータをバックアップする。ノードＮ３６は、ノードＱのデータが書き込まれることで、“Ｌ”となり、ノードＮＢ３６は、ノードＱＢのデータが書き込まれることで、“Ｈ”となる。しかる後、パワーゲーティングが実行され、パワースイッチ３１２７をオフにする。ＦＦ３１４１のノードＱ、ＱＢのデータは消失するが、電源オフであっても、シャドウレジスタ３１４２はバックアップしたデータを保持する。
（リカバリ（Ｒｅｃｏｖｅｒｙ））
パワースイッチ３１２７をオンにし、ＰＬＥ３１２１に電源を供給する。しかる後、“Ｈ”の信号ｌｏａｄがＯＳ－ＦＦ３１４０に入力されると、シャドウレジスタ３１４２はバックアップしているデータをＦＦ３１４１に書き戻す。ノードＮ３６は“Ｌ”であるので、ノードＮ３７は“Ｌ”が維持され、ノードＮＢ３６は“Ｈ”であるので、ノードＮＢ３７は“Ｈ”となる。よって、ノードＱは“Ｈ”になり、ノードＱＢは“Ｌ”になる。つまり、ＯＳ－ＦＦ３１４０はバックアップ動作時の状態に復帰する。
細粒度パワーゲーティングと、ＯＳ－ＦＦ３１４０のバックアップ／リカバリ動作とを組み合わせることで、ＯＳ－ＦＰＧＡ３１１０の消費電力を効果的に低減できる。
メモリ回路において発生しうるエラーとして放射線の入射によるソフトエラーが挙げられる。ソフトエラーは、メモリやパッケージを構成する材料などから放出されるα線や、宇宙から大気に入射した一次宇宙線が大気中に存在する原子の原子核と核反応を起こすことにより発生する二次宇宙線中性子などがトランジスタに照射され、電子正孔対が生成されることにより、メモリに保持されたデータが反転するなどの誤作動が生じる現象である。ＯＳトランジスタを用いたＯＳメモリはソフトエラー耐性が高い。そのため、ＯＳメモリを搭載することで、信頼性の高いＯＳ－ＦＰＧＡ３１１０を提供することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態８）
本実施の形態においては、上述した記憶装置など、本発明の一態様に係る半導体装置を含むＣＰＵの一例について説明する。
＜ＣＰＵの構成＞
図４６に示す半導体装置６４００は、ＣＰＵコア６４０１、パワーマネージメントユニット６４２１および周辺回路６４２２を有する。パワーマネージメントユニット６４２１は、パワーコントローラ（Ｐｏｗｅｒ Ｃｏｎｔｒｏｌｌｅｒ）６４０２、およびパワースイッチ（Ｐｏｗｅｒ Ｓｗｉｔｃｈ）６４０３を有する。周辺回路６４２２は、キャッシュメモリを有するキャッシュ（Ｃａｃｈｅ）６４０４、バスインターフェース（ＢＵＳ Ｉ／Ｆ）６４０５、及びデバッグインターフェース（Ｄｅｂｕｇ Ｉ／Ｆ）６４０６を有する。ＣＰＵコア６４０１は、データバス６４２３、制御装置（Ｃｏｎｔｒｏｌ Ｕｎｉｔ）６４０７、ＰＣ（プログラムカウンタ）６４０８、パイプラインレジスタ（Ｐｉｐｅｌｉｎｅ Ｒｅｇｉｓｔｅｒ）６４０９、パイプラインレジスタ（Ｐｉｐｅｌｉｎｅ Ｒｅｇｉｓｔｅｒ）６４１０、ＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）６４１１、及びレジスタファイル（Ｒｅｇｉｓｔｅｒ Ｆｉｌｅ）６４１２を有する。ＣＰＵコア６４０１と、キャッシュ６４０４等の周辺回路６４２２とのデータのやり取りは、データバス６４２３を介して行われる。
上記実施の形態に示す半導体装置は、パワーコントローラ６４０２、制御装置６４０７をはじめ、多くの論理回路に適用することができる。これにより、消費電力低減することが可能な半導体装置６４００を提供できる。また、動作速度を向上することが可能な半導体装置６４００を提供できる。また、電源電圧の変動を低減することが可能な半導体装置６４００を提供できる。
また、ｐチャネル型Ｓｉトランジスタと、先の実施の形態に記載の酸化物半導体をチャネル形成領域に含むトランジスタとを、半導体装置６４００に適用することが好ましい。これにより、小型の半導体装置６４００を提供できる。また、消費電力を低減することが可能な半導体装置６４００を提供できる。また、動作速度を向上することが可能な半導体装置６４００を提供できる。特に、Ｓｉトランジスタはｐチャネル型のみとすることで、半導体装置の製造コストを低く抑えることができる。
制御装置６４０７は、ＰＣ６４０８、パイプラインレジスタ６４０９、パイプラインレジスタ６４１０、ＡＬＵ６４１１、レジスタファイル６４１２、キャッシュ６４０４、バスインターフェース６４０５、デバッグインターフェース６４０６、及びパワーコントローラ６４０２の動作を統括的に制御することで、入力されたアプリケーションなどのプログラムに含まれる命令をデコードし、実行する機能を有する。
ＡＬＵ６４１１は、四則演算、論理演算などの各種演算処理を行う機能を有する。
キャッシュ６４０４は、使用頻度の高いデータを一時的に記憶しておく機能を有する。ＰＣ６４０８は、次に実行する命令のアドレスを記憶する機能を有するレジスタである。なお、図４６では図示していないが、キャッシュ６４０４には、キャッシュメモリの動作を制御するキャッシュコントローラが設けられている。
パイプラインレジスタ６４０９は、命令データを一時的に記憶する機能を有するレジスタである。
レジスタファイル６４１２は、汎用レジスタを含む複数のレジスタを有しており、メインメモリから読み出されたデータ、またはＡＬＵ６４１１の演算処理の結果得られたデータ、などを記憶することができる。
パイプラインレジスタ６４１０は、ＡＬＵ６４１１の演算処理に利用するデータ、またはＡＬＵ６４１１の演算処理の結果得られたデータなどを一時的に記憶する機能を有するレジスタである。
バスインターフェース６４０５は、半導体装置６４００と半導体装置６４００の外部にある各種装置との間におけるデータの経路としての機能を有する。デバッグインターフェース６４０６は、デバッグの制御を行うための命令を半導体装置６４００に入力するための信号の経路としての機能を有する。
パワースイッチ６４０３は、半導体装置６４００が有する、パワーコントローラ６４０２以外の各種回路への、電源電圧の供給を制御する機能を有する。上記各種回路は、幾つかのパワードメインにそれぞれ属しており、同一のパワードメインに属する各種回路は、パワースイッチ６４０３によって電源電圧の供給の有無が制御される。また、パワーコントローラ６４０２はパワースイッチ６４０３の動作を制御する機能を有する。
上記構成を有する半導体装置６４００は、パワーゲーティングを行うことが可能である。パワーゲーティングの動作の流れについて、一例を挙げて説明する。
まず、ＣＰＵコア６４０１が、電源電圧の供給を停止するタイミングを、パワーコントローラ６４０２のレジスタに設定する。次いで、ＣＰＵコア６４０１からパワーコントローラ６４０２へ、パワーゲーティングを開始する旨の命令を送る。次いで、半導体装置６４００内に含まれる各種レジスタとキャッシュ６４０４が、データの退避を開始する。次いで、半導体装置６４００が有するパワーコントローラ６４０２以外の各種回路への電源電圧の供給が、パワースイッチ６４０３により停止される。次いで、割込み信号がパワーコントローラ６４０２に入力されることで、半導体装置６４００が有する各種回路への電源電圧の供給が開始される。なお、パワーコントローラ６４０２にカウンタを設けておき、電源電圧の供給が開始されるタイミングを、割込み信号の入力に依らずに、当該カウンタを用いて決めるようにしてもよい。次いで、各種レジスタとキャッシュ６４０４が、データの復帰を開始する。次いで、制御装置６４０７における命令の実行が再開される。
このようなパワーゲーティングは、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において行うことができる。また、短い時間でも電源の供給を停止することができる。このため、空間的に、あるいは時間的に細かい粒度で消費電力の削減を行うことができる。
パワーゲーティングを行う場合、ＣＰＵコア６４０１や周辺回路６４２２が保持する情報を短期間に退避できることが好ましい。そうすることで、短期間に電源のオンオフが可能となり、省電力の効果が大きくなる。
ＣＰＵコア６４０１や周辺回路６４２２が保持する情報を短期間に退避するためには、フリップフロップ回路がその回路内でデータ退避できることが好ましい（バックアップ可能なフリップフロップ回路と呼ぶ）。また、ＳＲＡＭ回路が回路内でデータ退避できることが好ましい（バックアップ可能なＳＲＡＭ回路と呼ぶ）。バックアップ可能なフリップフロップ回路やＳＲＡＭ回路は、酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むトランジスタを有することが好ましい。その結果、トランジスタが低いオフ電流を有することで、バックアップ可能なフリップフロップ回路やＳＲＡＭ回路は長期間電源供給なしに情報を保持することができる。また、トランジスタが高速なスイッチング速度を有することで、バックアップ可能なフリップフロップ回路やＳＲＡＭ回路は短期間のデータ退避および復帰が可能となる場合がある。
バックアップ可能なフリップフロップ回路の例について、図４７を用いて説明する。
図４７に示す半導体装置６５００は、バックアップ可能なフリップフロップ回路の一例である。半導体装置６５００は、第１の記憶回路６５０１と、第２の記憶回路６５０２と、第３の記憶回路６５０３と、読み出し回路６５０４と、を有する。半導体装置６５００には、電位Ｖ１と電位Ｖ２の電位差が、電源電圧として供給される。電位Ｖ１と電位Ｖ２は一方がハイレベルであり、他方がローレベルである。以下、電位Ｖ１がローレベル、電位Ｖ２がハイレベルの場合を例に挙げて、半導体装置６５００の構成例について説明するものとする。
第１の記憶回路６５０１は、半導体装置６５００に電源電圧が供給されている期間において、データを含む信号Ｄが入力されると、当該データを保持する機能を有する。そして、半導体装置６５００に電源電圧が供給されている期間において、第１の記憶回路６５０１からは、保持されているデータを含む信号Ｑが出力される。一方、第１の記憶回路６５０１は、半導体装置６５００に電源電圧が供給されていない期間においては、データを保持することができない。すなわち、第１の記憶回路６５０１は、揮発性の記憶回路と呼ぶことができる。
第２の記憶回路６５０２は、第１の記憶回路６５０１に保持されているデータを読み込んで記憶する（あるいは退避する）機能を有する。第３の記憶回路６５０３は、第２の記憶回路６５０２に保持されているデータを読み込んで記憶する（あるいは退避する）機能を有する。読み出し回路６５０４は、第２の記憶回路６５０２または第３の記憶回路６５０３に保持されたデータを読み出して第１の記憶回路６５０１に記憶する（あるいは復帰する）機能を有する。
特に、第３の記憶回路６５０３は、半導体装置６５００に電源電圧が供給されてない期間においても、第２の記憶回路６５０２に保持されているデータを読み込んで記憶する（あるいは退避する）機能を有する。
図４７に示すように、第２の記憶回路６５０２はトランジスタ６５１２と容量素子６５１９とを有する。第３の記憶回路６５０３はトランジスタ６５１３と、トランジスタ６５１５と、容量素子６５２０とを有する。読み出し回路６５０４はトランジスタ６５１０と、トランジスタ６５１８と、トランジスタ６５０９と、トランジスタ６５１７と、を有する。
トランジスタ６５１２は、第１の記憶回路６５０１に保持されているデータに応じた電荷を、容量素子６５１９に充放電する機能を有する。トランジスタ６５１２は、第１の記憶回路６５０１に保持されているデータに応じた電荷を容量素子６５１９に対して高速に充放電できることが望ましい。具体的には、トランジスタ６５１２が、結晶性を有するシリコン（好ましくは多結晶シリコン、更に好ましくは単結晶シリコン）をチャネル形成領域に含むことが望ましい。
トランジスタ６５１３は、容量素子６５１９に保持されている電荷に従って導通状態または非導通状態が選択される。トランジスタ６５１５は、トランジスタ６５１３が導通状態であるときに、配線６５４４の電位に応じた電荷を容量素子６５２０に充放電する機能を有する。トランジスタ６５１５は、オフ電流が著しく小さいことが望ましい。具体的には、トランジスタ６５１５が、酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むことが望ましい。
各素子の接続関係を具体的に説明すると、トランジスタ６５１２のソース及びドレインの一方は、第１の記憶回路６５０１に接続されている。トランジスタ６５１２のソース及びドレインの他方は、容量素子６５１９の一方の電極、トランジスタ６５１３のゲート、及びトランジスタ６５１８のゲートに接続されている。容量素子６５１９の他方の電極は、配線６５４２に接続されている。トランジスタ６５１３のソース及びドレインの一方は、配線６５４４に接続されている。トランジスタ６５１３のソース及びドレインの他方は、トランジスタ６５１５のソース及びドレインの一方に接続されている。トランジスタ６５１５のソース及びドレインの他方は、容量素子６５２０の一方の電極、及びトランジスタ６５１０のゲートに接続されている。容量素子６５２０の他方の電極は、配線６５４３に接続されている。トランジスタ６５１０のソース及びドレインの一方は、配線６５４１に接続されている。トランジスタ６５１０のソース及びドレインの他方は、トランジスタ６５１８のソース及びドレインの一方に接続されている。トランジスタ６５１８のソース及びドレインの他方は、トランジスタ６５０９のソース及びドレインの一方に接続されている。トランジスタ６５０９のソース及びドレインの他方は、トランジスタ６５１７のソース及びドレインの一方、及び第１の記憶回路６５０１に接続されている。トランジスタ６５１７のソース及びドレインの他方は、配線６５４０に接続されている。また、図４７においては、トランジスタ６５０９のゲートは、トランジスタ６５１７のゲートと接続されているが、トランジスタ６５０９のゲートは、必ずしもトランジスタ６５１７のゲートと接続されていなくてもよい。
トランジスタ６５１５に先の実施の形態で例示したトランジスタを適用することができる。トランジスタ６５１５のオフ電流が小さいために、半導体装置６５００は、長期間電源供給なしに情報を保持することができる。トランジスタ６５１５のスイッチング特性が良好であるために、半導体装置６５００は、高速のバックアップとリカバリを行うことができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態９）
本実施の形態は、上記実施の形態に示す記憶装置などが組み込まれた電子部品および電子機器の一例を示す。
＜電子部品＞
まず、記憶装置７１００が組み込まれた電子部品の例を、図４８（Ａ）および（Ｂ）を用いて説明を行う。
図４８（Ａ）に電子部品７７００および電子部品７７００が実装された基板（実装基板７７０４）の斜視図を示す。図４８（Ａ）に示す電子部品７７００は、モールド７７１１内に記憶装置７１００を有している。図４８（Ａ）は、電子部品７７００の内部を示すために、一部を省略する。電子部品７７００は、モールド７７１１の外側にランド７７１２を有する。ランド７７１２は電極パッド７７１３と電気的に接続され、電極パッド７７１３は記憶装置７１００とワイヤ７７１４によって電気的に接続されている。電子部品７７００は、例えばプリント基板７７０２に実装される。このような電子部品が複数組み合わされて、それぞれがプリント基板７７０２上で電気的に接続されることで実装基板７７０４が完成する。
図４８（Ｂ）に電子部品７７３０の斜視図を示す。電子部品７７３０は、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）またはＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）の一例である。電子部品７７３０は、パッケージ基板７７３２（プリント基板）上にインターポーザ７７３１が設けられ、インターポーザ７７３１上に半導体装置７７３５、および複数の記憶装置７１００が設けられている。
電子部品７７３０では、記憶装置７１００を広帯域メモリ（ＨＢＭ：Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）として用いる例を示している。また、半導体装置７７３５は、ＣＰＵ、ＧＰＵ、ＦＰＧＡなどの集積回路（半導体装置）を用いることができる。
パッケージ基板７７３２は、セラミック基板、プラスチック基板、またはガラスエポキシ基板などを用いることができる。インターポーザ７７３１は、シリコンインターポーザ、樹脂インターポーザなどを用いることができる。
インターポーザ７７３１は、複数の配線を有し、端子ピッチの異なる複数の集積回路を電気的に接続する機能を有する。複数の配線は、単層または多層で設けられる。また、インターポーザ７７３１は、インターポーザ７７３１上に設けられた集積回路をパッケージ基板７７３２に設けられた電極と電気的に接続する機能を有する。これらのことから、インターポーザを「再配線基板」または「中間基板」と呼ぶ場合がある。また、インターポーザ７７３１に貫通電極を設けて、当該貫通電極を用いて集積回路とパッケージ基板７７３２を電気的に接続する場合もある。また、シリコンインターポーザでは、貫通電極として、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）を用いることも出来る。
インターポーザ７７３１としてシリコンインターポーザを用いることが好ましい。シリコンインターポーザでは能動素子を設ける必要が無いため、集積回路よりも低コストで作製することができる。一方で、シリコンインターポーザの配線形成は半導体プロセスで行なうことができるため、樹脂インターポーザでは難しい微細配線の形成が容易である。
ＨＢＭでは、広いメモリバンド幅を実現するために多くの配線を接続する必要がある。このため、ＨＢＭを実装するインターポーザには、微細かつ高密度の配線形成が求められる。よって、ＨＢＭを実装するインターポーザには、シリコンインターポーザを用いることが好ましい。
また、シリコンインターポーザを用いたＳｉＰやＭＣＭなどでは、集積回路とインターポーザ間の膨張係数の違いによる信頼性の低下が生じにくい。また、シリコンインターポーザは表面の平坦性が高いため、シリコンインターポーザ上に設ける集積回路とシリコンインターポーザ間の接続不良が生じにくい。特に、インターポーザ上に複数の集積回路を横に並べて配置する２．５Ｄパッケージ（２．５次元実装）では、シリコンインターポーザを用いることが好ましい。
また、電子部品７７３０と重ねてヒートシンク（放熱板）を設けてもよい。ヒートシンクを設ける場合は、インターポーザ７７３１上に設ける集積回路の高さを揃えることが好ましい。例えば、本実施の形態に示す電子部品７７３０では、記憶装置７１００と半導体装置７７３５の高さを揃えることが好ましい。
電子部品７７３０を他の基板に実装するため、パッケージ基板７７３２の底部に電極７７３３を設けてもよい。図４８（Ｂ）では、電極７７３３を半田ボールで形成する例を示している。パッケージ基板７７３２の底部に半田ボールをマトリクス状に設けることで、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）実装を実現できる。また、電極７７３３を導電性のピンで形成してもよい。パッケージ基板７７３２の底部に導電性のピンをマトリクス状に設けることで、ＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）実装を実現できる。
電子部品７７３０は、ＢＧＡおよびＰＧＡに限らず様々な実装方法を用いて他の基板に実装することができる。例えば、ＳＰＧＡ（Ｓｔａｇｇｅｒｅｄ Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、ＱＦＪ（Ｑｕａｄ Ｆｌａｔ Ｊ－ｌｅａｄｅｄ ｐａｃｋａｇｅ）、またはＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ－ｌｅａｄｅｄ ｐａｃｋａｇｅ）などの実装方法を用いることができる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態１０）
本実施の形態では、本発明の一態様の半導体装置に適用可能な電子機器の具体例について図４９を用いて説明する。
より具体的には、本発明の一態様に係る半導体装置は、ＣＰＵやＧＰＵなどのプロセッサ、またはチップに用いることができる。図４９に、本発明の一態様に係るＣＰＵやＧＰＵなどのプロセッサ、またはチップを備えた電子機器の具体例を示す。
＜電子機器・システム＞
本発明の一態様に係るＧＰＵ又はチップは、様々な電子機器に搭載することができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。また、本発明の一態様に係るＧＰＵ又はチップを電子機器に設けることにより、電子機器に人工知能を搭載することができる。
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。図４９に、電子機器の例を示す。
［携帯電話］
図４９（Ａ）には、情報端末の一種である携帯電話（スマートフォン）が図示されている。情報端末５５００は、筐体５５１０と、表示部５５１１と、を有しており、入力用インターフェースとして、タッチパネルが表示部５５１１に備えられ、ボタンが筐体５５１０に備えられている。
情報端末５５００は、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、会話を認識してその会話内容を表示部５５１１に表示するアプリケーション、表示部５５１１に備えるタッチパネルに対してユーザが入力した文字、図形などを認識して、表示部５５１１に表示するアプリケーション、指紋や声紋などの生体認証を行うアプリケーションなどが挙げられる。
［情報端末１］
図４９（Ｂ）には、デスクトップ型情報端末５３００が図示されている。デスクトップ型情報端末５３００は、情報端末の本体５３０１と、ディスプレイ５３０２と、キーボード５３０３と、を有する。
デスクトップ型情報端末５３００は、先述した情報端末５５００と同様に、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、設計支援ソフトウェア、文章添削ソフトウェア、献立自動生成ソフトウェアなどが挙げられる。また、デスクトップ型情報端末５３００を用いることで、新規の人工知能の開発を行うことができる。
なお、上述では、電子機器としてスマートフォン、及びデスクトップ用情報端末を例として、それぞれ図４９（Ａ）、（Ｂ）に図示したが、スマートフォン、及びデスクトップ用情報端末以外の情報端末を適用することができる。スマートフォン、及びデスクトップ用情報端末以外の情報端末としては、例えば、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、ノート型情報端末、ワークステーションなどが挙げられる。
［電化製品］
図４９（Ｃ）は、電化製品の一例である電気冷凍冷蔵庫５８００を示している。電気冷凍冷蔵庫５８００は、筐体５８０１、冷蔵室用扉５８０２、冷凍室用扉５８０３等を有する。
電気冷凍冷蔵庫５８００に本発明の一態様のチップを適用することによって、人工知能を有する電気冷凍冷蔵庫５８００を実現することができる。人工知能を利用することによって電気冷凍冷蔵庫５８００は、電気冷凍冷蔵庫５８００に保存されている食材、その食材の消費期限などを基に献立を自動生成する機能や、電気冷凍冷蔵庫５８００に保存されている食材に合わせた温度に自動的に調節する機能などを有することができる。
本一例では、電化製品として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電子オーブン、炊飯器、湯沸かし器、ＩＨ調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。
［ゲーム機］
図４９（Ｄ）は、ゲーム機の一例である携帯ゲーム機５２００を示している。携帯ゲーム機は、筐体５２０１、表示部５２０２、ボタン５２０３等を有する。
携帯ゲーム機５２００に本発明の一態様のＧＰＵ又はチップを適用することによって、低消費電力の携帯ゲーム機５２００を実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、及びモジュールへの影響を少なくすることができる。
更に、携帯ゲーム機５２００に本発明の一態様のＧＰＵ又はチップを適用することによって、人工知能を有する携帯ゲーム機５２００を実現することができる。
本来、ゲームの進行、ゲーム上に登場する生物の言動、ゲーム上で発生する現象などの表現は、そのゲームが有するプログラムによって定められているが、携帯ゲーム機５２００に人工知能を適用することにより、ゲームのプログラムに限定されない表現が可能になる。例えば、プレイヤーが問いかける内容、ゲームの進行状況、時刻、ゲーム上に登場する人物の言動が変化するといった表現が可能となる。
また、携帯ゲーム機５２００で複数のプレイヤーが必要なゲームを行う場合、人工知能によって擬人的にゲームプレイヤーを構成することができるため、対戦相手を人工知能によるゲームプレイヤーとすることによって、１人でもゲームを行うことができる。
図４９（Ｄ）では、ゲーム機の一例として携帯ゲーム機を図示しているが、本発明の一態様のＧＰＵ又はチップを適用するゲーム機はこれに限定されない。本発明の一態様のＧＰＵ又はチップを適用するゲーム機としては、例えば、家庭用の据え置き型ゲーム機、娯楽施設（ゲームセンター、遊園地など）に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
［移動体］
本発明の一態様のＧＰＵ又はチップは、移動体である自動車、及び自動車の運転席周辺に適用することができる。
図４９（Ｅ１）は移動体の一例である自動車５７００を示し、図４９（Ｅ２）は、自動車の室内におけるフロントガラス周辺を示す図である。図４９（Ｅ２）では、ダッシュボードに取り付けられた表示パネル５７０１、表示パネル５７０２、表示パネル５７０３の他、ピラーに取り付けられた表示パネル５７０４を図示している。
表示パネル５７０１乃至表示パネル５７０３は、スピードメーターやタコメーター、走行距離、燃料計、ギア状態、空調の設定などを表示することで、様々な情報を提供することができる。また、表示パネルに表示される表示項目やレイアウトなどは、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示パネル５７０１乃至表示パネル５７０３は、照明装置として用いることも可能である。
表示パネル５７０４には、自動車５７００に設けられた撮像装置（図示しない）からの映像を映し出すことによって、ピラーで遮られた視界（死角）を補完することができる。すなわち、自動車５７００の外側に設けられた撮像装置からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル５７０４は、照明装置として用いることもできる。
本発明の一態様のＧＰＵ又はチップは人工知能の構成要素として適用できるため、例えば、当該チップを自動車５７００の自動運転システムに用いることができる。また、当該チップを道路案内、危険予測などを行うシステムに用いることができる。表示パネル５７０１乃至表示パネル５７０４には、道路案内、危険予測などの情報を表示する構成としてもよい。
なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）なども挙げることができ、これらの移動体に本発明の一態様のチップを適用して、人工知能を利用したシステムを付与することができる。
［放送システム］
本発明の一態様のＧＰＵ又はチップは、放送システムに適用することができる。
図４９（Ｆ）は、放送システムにおけるデータ伝送を模式的に示している。具体的には、図４９（Ｆ）は、放送局５６８０から送信された電波（放送信号）が、各家庭のテレビジョン受信装置（ＴＶ）５６００に届くまでの経路を示している。ＴＶ５６００は、受信装置を備え（図示しない）、アンテナ５６５０で受信された放送信号は、当該受信装置を介して、ＴＶ５６００に送信される。
図４９（Ｆ）では、アンテナ５６５０は、ＵＨＦ（Ｕｌｔｒａ Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｙ）アンテナを図示しているが、アンテナ５６５０としては、ＢＳ・１１０°ＣＳアンテナ、ＣＳアンテナなども適用できる。
電波５６７５Ａ、電波５６７５Ｂは地上波放送用の放送信号であり、電波塔５６７０は受信した電波５６７５Ａを増幅して、電波５６７５Ｂの送信を行う。各家庭では、アンテナ５６５０で電波５６７５Ｂを受信することで、ＴＶ５６００で地上波ＴＶ放送を視聴することができる。なお、放送システムは、図４９（Ｆ）に示す地上波放送に限定せず、人工衛星を用いた衛星放送、光回線によるデータ放送などとしてもよい。
上述した放送システムは、本発明の一態様のチップを適用して、人工知能を利用した放送システムとしてもよい。放送局５６８０から各家庭のＴＶ５６００に放送データを送信するとき、エンコーダによって放送データの圧縮が行われ、アンテナ５６５０が当該放送データを受信したとき、ＴＶ５６００に含まれる受信装置のデコーダによって当該放送データの復元が行われる。人工知能を利用することによって、例えば、エンコーダの圧縮方法の一である動き補償予測において、表示画像に含まれる表示パターンの認識を行うことができる。また、人工知能を利用したフレーム内予測などを行うこともできる。また、例えば、解像度の低い放送データを受信して、解像度の高いＴＶ５６００で当該放送データの表示を行うとき、デコーダによる放送データの復元において、アップコンバートなどの画像の補間処理を行うことができる。
上述した人工知能を利用した放送システムは、放送データの量が増大する超高精細度テレビジョン（ＵＨＤＴＶ：４Ｋ、８Ｋ）放送に対して好適である。
また、ＴＶ５６００側における人工知能の応用として、例えば、ＴＶ５６００に人工知能を有する録画装置を設けてもよい。このような構成にすることによって、当該録画装置にユーザの好みを人工知能に学習させることで、ユーザの好みにあった番組を自動的に録画することができる。
本実施の形態で説明した電子機器、その電子機器の機能、人工知能の応用例、その効果などは、他の電子機器の記載と適宜組み合わせることができる。
本実施の形態に示す構成、方法などは、他の実施の形態および実施例に示す構成、方法などと適宜組み合わせて用いることができる。
本実施例では、本発明の一態様である絶縁体を成膜し、ＴＤＳ分析を行った。なお、本実施例において、４種の試料Ａ、試料Ｂ、試料Ｃおよび試料Ｄを作製した。
＜各試料の構成と作製方法＞
以下では、本発明の一態様に係る試料Ａ乃至試料Ｄについて説明する。まず、各試料の構造を、図５０（Ａ）に示す。各試料は、基板９１０と、基板９１０上の絶縁体９１２と、絶縁体９１２上の絶縁体９１３と、絶縁体９１３上の絶縁体９１６と、絶縁体９１６上の絶縁体９１８と、を有する。
ここで、試料Ａ乃至試料Ｄは、成膜条件が異なる絶縁体９１８を有する。以下に、試料Ａ乃至試料Ｄにおける絶縁体９１８の成膜時における成膜ガスの流量比を下表に示す。
次に、各試料の作製方法について、説明する。
まず、基板９１０として、シリコン基板を準備した。続いて、基板９１０上に、絶縁体９１２として、熱酸化膜を１００ｎｍ形成した。
次に、絶縁体９１２上に、絶縁体９１３として、ＡＬＤ法により、膜厚が５ｎｍの酸化アルミニウムを形成した。
続いて、絶縁体９１３上に、絶縁体９１６を成膜した。絶縁体９１６として、プラズマＣＶＤ法を用いて、１００ｎｍの酸化シリコン膜を形成した。成膜条件は、流量５ｓｃｃｍのシラン（ＳｉＨ４）、流量１０００ｓｃｃｍの一酸化二窒素（Ｎ２Ｏ）を用いた。反応室の圧力を１３３．３Ｐａとし、成膜温度３２５℃とし、４５Ｗ（１３．５６ＭＨｚ）の高周波（ＲＦ）電力を印加することで成膜した。
次に、絶縁体９１６上に、絶縁体９１８として、膜厚が４０ｎｍの酸化アルミニウムを形成した。絶縁体９１８は、Ａｌ２Ｏ３のターゲットを用い、酸素（Ｏ２）とアルゴン（Ａｒ）の混合雰囲気下において、スパッタリング法により成膜した。また、反応室の圧力を０．４Ｐａ、成膜温度を２５０℃、および成膜電力を２．５ｋＷ（ＲＦ）として成膜した。
なお、試料Ｄでは、第１の酸化アルミニウム膜を成膜した後、ＣＭＰ処理にて第１の酸化アルミニウム膜を除去し、再度、同条件を用いて絶縁体９１８を形成した。
以上の工程により、本実施例の試料を作製した。
＜各試料のＴＤＳの測定結果＞
試料Ａ乃至試料Ｄにおいて、絶縁体９１８を除去した後、絶縁体９１６の酸素の脱離量を測定した。また、当該ＴＤＳ分析においては、酸素分子に相当する質量電荷比ｍ／ｚ＝３２の放出量を測定した。ＴＤＳ分析装置は、電子科学社製ＴＤＳ１２００ＩＩを用い、昇温レートは３０℃／ｍｉｎとした。測定結果を、図５０（Ｂ）に示す。
図５０（Ｂ）は、各試料を６００℃まで加熱した場合の酸素（Ｏ２）の放出量［ｍｏｌｅｃｕｌｅｓ／ｃｍ２］を示す。従って、図５０（Ｂ）において、縦軸は酸素（Ｏ２）の放出量［ｍｏｌｅｃｕｌｅｓ／ｃｍ２］とする。
なお、温度範囲の下限としては、脱ガスが確認できた温度（約４０℃以上）とした。従って、測定下限以下の脱ガスの放出量は含まない。つまり、図中の０．０［ｍｏｌｅｃｕｌｅｓ／ｃｍ２］は、測定下限以下とする。
図５０（Ｂ）において、試料Ａにおける絶縁体９１６の過剰酸素量は、測定下限以下であった。また、試料Ｂにおける絶縁体９１６の過剰酸素量は、１．４×１０１５［ｍｏｌｅｃｕｌｅｓ／ｃｍ２］であった。試料Ｃにおける絶縁体９１６の過剰酸素量は、２．３×１０１５［ｍｏｌｅｃｕｌｅｓ／ｃｍ２］であった。また、試料Ｄにおける絶縁体９１６の過剰酸素量は、４．４×１０１５［ｍｏｌｅｃｕｌｅｓ／ｃｍ２］であった。
図５０（Ｂ）より、酸素ガスを含む混合雰囲気を用いて絶縁体９１８を成膜することで、絶縁体９１６に過剰酸素領域を設けることができることが確認できた。また、絶縁体９１８の成膜ガスにおいて、酸素流量比が高くなるほど、絶縁体９１６が有する過剰酸素の量が多くなることがわかった。
また、試料Ｃと試料Ｄとの比較により、絶縁体９１８に相当する膜を成膜し、当該膜を除去した後、再度、絶縁体９１８を設けることで、絶縁体９１６が有する過剰酸素量は増加することがわかった。つまり、絶縁体９１６の過剰酸素領域は、絶縁体９１８を成膜する時に、形成されていることがわかった。従って、成膜ガスに酸素を含む絶縁膜の成膜、および除去を複数回繰り返すことで、絶縁体９１６が有する過剰酸素量を制御することができると推測できる。
以上、本実施例に示す構成は、他の実施例または実施の形態と適宜組み合わせて用いることができる。
本実施例では、本発明の一態様である絶縁体を成膜し、ＳＩＭＳ分析を行った。なお、本実施例において、２０種の試料を作製した。
＜各試料の構成と作製方法＞
以下では、本発明の一態様に係る２０種の試料について説明する。まず、各試料の構造を、図５１に示す。各試料は、基板９２０と、基板９２０上の絶縁体９２２と、絶縁体９２２上の酸化物９２４と、酸化物９２４上の絶縁体９２６と、絶縁体９２６上の絶縁体９２８と、を有する。
ここで、絶縁体９２８の成膜条件（４条件）と、絶縁体９２８成膜後の加熱処理の条件（５条件）を組み合わせ、２０種の試料を作製した。なお、絶縁体９２８の成膜条件による試料の分類を、試料Ａ群（試料Ａ１乃至試料Ａ５）、試料Ｂ群（試料Ｂ１乃至試料Ｂ５）、試料Ｃ群（試料Ｃ１乃至試料Ｃ５）、および試料Ｄ群（試料Ｄ１乃至試料Ｄ５）とする。なお、加熱処理の条件による試料の分類を、試料１群（試料Ａ１、試料Ｂ１、試料Ｃ１、および試料Ｄ１）、試料２群（試料Ａ２、試料Ｂ２、試料Ｃ２、および試料Ｄ２）、試料３群（試料Ａ３、試料Ｂ３、試料Ｃ３、および試料Ｄ３）、試料４群（試料Ａ４、試料Ｂ４、試料Ｃ４、および試料Ｄ４）、および試料５群（試料Ａ５、試料Ｂ５、試料Ｃ５、および試料Ｄ５）とする。
２０種の試料における絶縁体９２８の成膜時における成膜ガスの流量比、および絶縁体９２８成膜後の加熱処理の設定温度、および時間を下表に示す。
次に、各試料の作製方法について、説明する。
まず、基板９２０として、シリコン基板を準備した。続いて、基板９２０上に、絶縁体９２２として、熱酸化膜を１００ｎｍ形成した。
次に、絶縁体９２２上に、酸化物９２４として、膜厚が５０ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を形成した。酸化物９２４は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用い、酸素（Ｏ２）とアルゴン（Ａｒ）の混合雰囲気下において、スパッタリング法により成膜した。また、反応室の圧力を０．４Ｐａ、成膜温度をＲ．Ｔ、および成膜電力を２００Ｗ（ＤＣ）として成膜した。
なお、酸化物９２４を成膜する際に、酸素（Ｏ２）の流量比が３３パーセントの混合雰囲気を用いた。また、ここで、成膜ガスとして用いるアルゴン（Ａｒ）に、５パーセントの重水素（Ｄ）を添加した。
続いて、酸化物９２４上に、絶縁体９２６を成膜した。絶縁体９２６として、プラズマＣＶＤ法を用いて、１１０ｎｍの酸化シリコン膜を形成した。成膜条件は、流量５ｓｃｃｍのシラン（ＳｉＨ４）、流量１０００ｓｃｃｍの一酸化二窒素（Ｎ２Ｏ）を用いた。反応室の圧力を１３３．３Ｐａとし、成膜温度３２５℃とし、４５Ｗ（１３．５６ＭＨｚ）の高周波（ＲＦ）電力を印加することで成膜した。
次に、絶縁体９２６上に、絶縁体９２８として、膜厚が４０ｎｍの酸化アルミニウムを形成した。絶縁体９２８は、Ａｌ２Ｏ３のターゲットを用い、酸素（Ｏ２）とアルゴン（Ａｒ）の混合雰囲気下において、スパッタリング法により成膜した。また、反応室の圧力を０．４Ｐａ、成膜温度を２５０℃、および成膜電力を２．５ｋＷ（ＲＦ）として成膜した。
なお、試料Ｄ群（試料Ｄ１、試料Ｄ２、試料Ｄ３、および試料Ｄ４）では、第１の酸化アルミニウム膜を成膜した後、ＣＭＰ処理にて第１の酸化アルミニウム膜を除去し、再度、同条件を用いて絶縁体９２８を形成した。
続いて、窒素雰囲気下において、上記表に示す条件にて、加熱処理を行った。
以上の工程により、本実施例の試料を作製した。
＜各試料のＳＩＭＳの測定結果＞
各試料の絶縁体９２８、絶縁体９２６、および酸化物９２４の各層を定量層として、ＳＩＭＳ分析を行い、重水素（Ｄ）濃度を検出した。当該測定により得られた各定量層のプロファイルを合成した結果を図５２、図５３、図５４、および図５５に示す。なお、水素濃度評価は、分析装置としてアルバック・ファイ社製四重極ＳＩＭＳ装置ＡＤＥＰＴ１０１０を用いた。
なお、本ＳＩＭＳ分析で検出された重水素（Ｄ）は、酸化物９２４を成膜した際に、混入した重水素（Ｄ）である。従って、酸化物９２４上の絶縁体９２６、および絶縁体９２８で検出された重水素（Ｄ）は、酸化物９２４から拡散した重水素（Ｄ）であると考える。
また、先の実施例より、２０種の試料において、絶縁体９２６が有する過剰酸素量は、多い順から、試料Ｄ群、試料Ｃ群、試料Ｂ群、試料Ａ群であると考える。
図５２（Ａ）は、試料１群の膜中の重水素（Ｄ）濃度の深さ方向プロファイルを示す。図５２（Ｂ）は、試料２群の膜中の重水素（Ｄ）濃度の深さ方向プロファイルを示す。図５３（Ａ）は、試料３群の膜中の重水素（Ｄ）濃度の深さ方向プロファイルを示す。図５３（Ｂ）は、試料４群の膜中の重水素（Ｄ）濃度の深さ方向プロファイルを示す。図５４は、試料５群の膜中の重水素（Ｄ）濃度の深さ方向プロファイルを示す。
図５２、乃至図５３より、絶縁体９２６が有する過剰酸素量が多い方が、酸化物９２４中の重水素が拡散する傾向があることがわかった。特に、絶縁体９２８の成膜時の酸素流量比が１０パーセント以上（試料Ｂ群、試料Ｃ群、および試料Ｄ群）と、酸素流量比が０パーセント（試料Ａ群）とを比較した場合、顕著な傾向が見られた。
また、図５２（Ａ）と、図５２（Ｂ）、および図５３との比較より、各試料に対し加熱処理を行った場合、酸化物９２４中の重水素の濃度が低下し、絶縁体９２８の重水素の濃度が上昇することがわかった。つまり、酸化物９２４中の水素は、加熱処理により、絶縁体９２８へと拡散し、酸化物９２４中の水素濃度が低下することがわかった。
さらに、絶縁体９２８の成膜時の酸素流量比が５０パーセント以上（試料Ｃ群、および試料Ｄ群）において、加熱処理の温度が３５０℃以上である場合、酸化物９２４中の重水素濃度の低下、および絶縁体９２８の重水素濃度の上昇が、顕著であった。
ここで、図５２、図５３および図５４に示したＳＩＭＳプロファイルを用いて、酸化物９２４、絶縁体９２６、および絶縁体９２８中の重水素濃度を積分した結果を図５５に示す。
図５５（Ａ）には、酸化物９２４中の重水素（Ｄ）濃度の積分値を示す。図５５（Ｂ）には、絶縁体９２６中の重水素（Ｄ）濃度の積分値を示す。図５５（Ｃ）には、絶縁体９２８中の重水素（Ｄ）濃度の積分値を示す。なお、積分値は、各構造体の主成分プロファイルが安定した領域を用いて算出した。
図５５（Ａ）より、絶縁体９２６中の過剰酸素量が大きい、または絶縁体９２８の成膜時の酸素流量比が大きいほど、酸化物９２４の重水素（Ｄ）濃度は低下する傾向があることがわかった。また、加熱処理の温度が高いほど、酸化物９２４中の重水素（Ｄ）濃度は低下することがわかった。さらに、加熱処理の時間を長くすると、酸化物９２４中の重水素（Ｄ）濃度は低下することがわかった。
また、図５５（Ｂ）より、絶縁体９２６中の過剰酸素量が大きい、または絶縁体９２８の成膜時の酸素流量比が大きいほど、絶縁体９２６の重水素（Ｄ）濃度は低下する傾向があることがわかった。一方、加熱処理の温度が高いほど、絶縁体９２６中の重水素（Ｄ）濃度は増加することがわかった。特に、加熱処理は、３５０℃以上であることが好ましいことがわかった。
また、図５５（Ｃ）より、絶縁体９２６中の過剰酸素量が大きい、または絶縁体９２８の成膜時の酸素流量比が大きいほど、絶縁体９２８の重水素（Ｄ）濃度は増加する傾向があることがわかった。また、加熱処理の温度が高いほど、絶縁体９２８中の重水素（Ｄ）濃度は増加することがわかった。特に、加熱処理の温度が高いほど、好ましいことがわかった。一方、加熱処理の時間を長くすると、絶縁体９２８中の重水素（Ｄ）濃度は平準化する傾向があることがわかった。
以上より、酸化物９２４に近接する絶縁体９２６中の過剰酸素量が多い、または絶縁体９２８の成膜時の酸素流量比が大きいほど、酸化物９２４中の重水素（Ｄ）濃度は、低減する傾向があることが確認できた。また、加熱処理を行うことで、酸化物９２４中の重水素（Ｄ）濃度は低減する一方、絶縁体９２８の重水素（Ｄ）濃度は増加することがわかった。
従って、酸化物９２４中の水素は、絶縁体９２６を介して、絶縁体９２８へと拡散することが確認できた。つまり、酸化物９２４中の水素は、絶縁体９２８に捕獲・固着する（ゲッタリングともいう）と考えられる。さらに、加熱処理の条件により、酸化物９２４中の水素は、絶縁体９２６、および絶縁体９２８を介して、外方拡散する可能性が示唆された。
上記結果より、絶縁体９２６中の過剰酸素は、絶縁体９２６、および絶縁体９２６と接する膜における水素の拡散に対し、影響要因となる可能性があることがわかった。また、一方で、絶縁体９２８の膜質により、絶縁体９２８の水素の拡散係数が異なる可能性があることがわかった。また、絶縁体９２８の膜質により、水素が捕獲される、または固着する量が異なる可能性があることがわかった。さらに、酸化物９２４中の水素は、絶縁体９２６、および絶縁体９２８を介して、外方拡散する可能性があることがわかった。
本実施例により、酸化物中の水素は、酸化物の近傍に設けられた絶縁体により、捕獲、または固着することで、低減することが可能であることがわかった。また、後工程により、酸化物中の水素は、酸化物の近傍に設けられた絶縁体を介して、外方拡散が可能であることがわかった。従って、酸化物や絶縁体の成膜工程など、酸化物の成膜処理以降の工程で混入した酸化物中の水素は、後の工程により、除去、または低減できることが確認できた。
つまり、酸化物半導体を用いる場合、酸化物半導体に近接する膜に、過剰酸素領域を有する膜を用いるとよい。または、酸化物半導体に、過剰酸素領域を有する膜を介して、水素を捕獲、または固着する膜を設けるとよい。または、加熱処理などを行うことで、酸化物半導体中の水素を、絶縁体を介して、外方拡散を行うとよい。
具体的には、酸化物半導体に近接して、過剰酸素領域を有する酸化窒化シリコンなどの膜を介し、酸化アルミニウム等を配置するとよい。また、酸化物半導体に近接して、過剰酸素領域を有する酸化窒化シリコンなどの膜を介し、酸化アルミニウム等を配置した後、加熱処理を行うとよい。
上記構成を用いることで、水素濃度が低減された酸化物を用いた半導体装置を提供することができる。従って、信頼性が良好な半導体装置を提供することができる。また、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。
以上、本実施例に示す構成は、他の実施例または実施の形態と適宜組み合わせて用いることができる。
本実施例では、本発明の一態様である絶縁体を成膜し、ＳＩＭＳ分析、および画像解析を行った。なお、本実施例において、１２種の試料を作製した。
＜各試料の構成と作製方法＞
以下では、本発明の一態様に係る１２種の試料について説明する。まず、各試料の構造を、図５６に示す。各試料は、基板９３０と、基板９３０上の絶縁体９３２と、絶縁体９３２上の酸化物９３４と、酸化物９３４上の絶縁体９３６と、絶縁体９３６上の絶縁体９３８と、絶縁体９３８上の絶縁体９３９と、を有する。
ここで、絶縁体９３８の成膜条件（３条件）、絶縁体９３８成膜後の加熱処理の条件（３条件）、および絶縁体９３９の有無（２条件）と、を組み合わせ、１２種の試料を作製した。
なお、絶縁体９３８の成膜条件、および絶縁体９３９の有無による試料の分類を、試料Ｅ群（試料１Ｅ、試料４Ｅ、および試料５Ｅ）、試料Ｆ群（試料１Ｆ、試料４Ｆ、および試料５Ｆ）、試料Ｇ群（試料１Ｇ、試料４Ｇ、および試料５Ｇ）、および試料Ｈ群（試料１Ｈ、試料４Ｈ、および試料５Ｈ）とする。また、加熱処理の条件による試料の分類を、試料１群（試料１Ｅ、試料１Ｆ、試料１Ｇ、および試料１Ｈ）、試料４群（試料４Ｅ、試料４Ｆ、試料４Ｇ、および試料４Ｈ）、および試料５群（試料５Ｅ、試料５Ｆ、試料５Ｇ、および試料５Ｈ）とする。
１２種の試料における絶縁体９３８成膜後の加熱処理の設定温度および加熱時間、絶縁体９３８の膜厚、および絶縁体９３９の有無、を下表に示す。
次に、各試料の作製方法について、説明する。
まず、基板９３０として、シリコン基板を準備した。続いて、基板９３０上に、絶縁体９３２として、熱酸化膜を１００ｎｍ形成した。
次に、絶縁体９３２上に、酸化物９３４として、膜厚が５０ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を形成した。酸化物９３４は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用い、酸素（Ｏ２）とアルゴン（Ａｒ）の混合雰囲気下において、スパッタリング法により成膜した。また、反応室の圧力を０．４Ｐａ、成膜温度をＲ．Ｔ、および成膜電力を２００Ｗ（ＤＣ）として成膜した。
なお、酸化物９３４を成膜する際に、酸素（Ｏ２）の流量比が３３パーセントの混合雰囲気を用いた。また、ここで、成膜ガスとして用いるアルゴン（Ａｒ）に、５パーセントの重水素（Ｄ）を添加した。
続いて、酸化物９３４上に、絶縁体９３６を成膜した。絶縁体９３６として、プラズマＣＶＤ法を用いて、１１０ｎｍの酸化シリコン膜を形成した。成膜条件は、流量５ｓｃｃｍのシラン（ＳｉＨ４）、流量１０００ｓｃｃｍの一酸化二窒素（Ｎ２Ｏ）を用いた。反応室の圧力を１３３．３Ｐａとし、成膜温度３２５℃とし、４５Ｗ（１３．５６ＭＨｚ）の高周波（ＲＦ）電力を印加することで成膜した。
次に、絶縁体９３６上に、絶縁体９３８として、所定の膜厚の酸化アルミニウムを形成した。絶縁体９３８は、Ａｌ２Ｏ３のターゲットを用い、酸素（Ｏ２）の流量比が５０％、アルゴン（Ａｒ）の流量比が５０％の混合雰囲気下において、スパッタリング法により成膜した。また、反応室の圧力を０．４Ｐａ、成膜温度を２５０℃、および成膜電力を２．５ｋＷ（ＲＦ）として成膜した。
続いて、窒素雰囲気下において、上記表に示す条件にて、加熱処理を行った。
次に、絶縁体９３８上に、絶縁体９３９として、スパッタリング法により、膜厚２０ｎｍの窒化シリコン膜を形成した。
以上の工程により、本実施例の試料を作製した。
＜各試料のＳＩＭＳの測定結果＞
各試料の絶縁体９３９、絶縁体９３８、絶縁体９３６、および酸化物９３４の各層を定量層として、ＳＩＭＳ分析を行い、重水素（Ｄ）濃度を検出した。当該測定により得られた各定量層のプロファイルを合成した結果を図５７、および図５８に示す。なお、水素濃度評価は、分析装置としてアルバック・ファイ社製四重極ＳＩＭＳ装置ＡＤＥＰＴ１０１０を用いた。
なお、本ＳＩＭＳ分析で検出された重水素（Ｄ）は、酸化物９３４を成膜した際に、混入した重水素（Ｄ）である。従って、酸化物９３４上の絶縁体９３６、および絶縁体９３８で検出された重水素（Ｄ）は、酸化物９３４から拡散した重水素（Ｄ）であると考える。
図５７（Ａ）は、試料Ｅ群の膜中の重水素（Ｄ）濃度の深さ方向プロファイルを示す。図５７（Ｂ）は、試料Ｆ群の膜中の重水素（Ｄ）濃度の深さ方向プロファイルを示す。図５８（Ａ）は、試料Ｇ群の膜中の重水素（Ｄ）濃度の深さ方向プロファイルを示す。
図５７（Ａ）、および図５７（Ｂ）より、絶縁体９３９は、水素に対するバリア性を有することが確認できた。また、加熱処理の時間を長くしても、酸化物９３４中の水素濃度に顕著な差は見られなかった。
一方、図５７（Ａ）に示すように、バリア性を有する膜（絶縁体９３９）を設けない場合、加熱処理の時間が長くなると、酸化物９３４の水素濃度が大きく減少した。これは、酸化物９３４に内在する水素が、絶縁体９３６、および絶縁体９３８を介して、外方に放出された（外方拡散ともいう）ため、試料Ｅ群における水素の総量が減少したと考えられる。
また、図５７（Ｂ）、図５８（Ａ）、および図５８（Ｂ）により、加熱処理により、絶縁体９３８中の重水素は、絶縁体９３９側に拡散していることが確認できた。
また、図５７（Ｂ）と図５８（Ａ）とを比較すると、絶縁体９３８の重水素の濃度は、ほぼ等しいことがわかった。これは、絶縁体９３８の膜厚が２０ｎｍ、または膜厚４０ｎｍと、比較的薄い膜厚であるため、絶縁体９３８における重水素の濃度が飽和したと考えられる。
一方、図５８（Ｂ）より、絶縁体９３８の膜厚が、８０ｎｍと比較的厚い場合、加熱処理の時間が長くなるに伴い、絶縁体９３８中の重水素の拡散は進行していると推測できる。
特に、加熱処理の時間が８時間である試料５Ｈは、絶縁体９３８中において、重水素の濃度に極大値が観察された。具体的には、絶縁体９３６に近接する領域は、重水素の濃度が比較的高く、絶縁体９３９に近い領域は、重水素の濃度が低いことがわかった。
つまり、試料５Ｈの絶縁体９３８において、絶縁体９３９側よりも、絶縁体９３６側に、重水素の濃度が高い領域、を有する。
そこで、試料Ｇ群（絶縁体９３８の膜厚２０ｎｍ）、試料Ｆ群（絶縁体９３８の膜厚４０ｎｍ）、および試料Ｈ群（絶縁体９３８の膜厚８０ｎｍ）に相当する膜構造を成膜し、断面観察を行った。なお、断面観察は、走査型透過電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）により行った。観察用の装置は日立ハイテクノロジーズ社製ＨＤ－２７００を用いた。
また、絶縁体９３８に相当する膜として、所定の膜厚の酸化アルミニウムを形成した。絶縁体９３８は、Ａｌ２Ｏ３のターゲットを用い、酸素（Ｏ２）の流量比が５０％、アルゴン（Ａｒ）の流量比が５０％の混合雰囲気下において、スパッタリング法により成膜した。また、反応室の圧力を０．４Ｐａ、成膜温度を２５０℃、および成膜電力を２．５ｋＷ（ＲＦ）として成膜した。
図５９（Ａ）には、膜厚２０ｎｍの酸化アルミニウム膜の断面写真を示す。図５９（Ｂ）には、膜厚４０ｎｍの酸化アルミニウム膜の断面写真を示す。図５９（Ｃ）には、膜厚８０ｎｍの酸化アルミニウム膜の断面写真を示す。
図５９（Ａ）に示すように、膜厚２０ｎｍ（測定膜厚２０．３ｎｍ）の酸化アルミニウム膜は、非晶質領域のみが観察された。
一方、図５９（Ａ）、および図５９（Ｂ）において、酸化アルミニウム膜は、成膜開始から２５ｎｍ以上３０ｎｍ以下の領域で、膜質が変化していることが認められた。つまり、成膜開始から２５ｎｍ乃至３０ｎｍ以下の領域の膜質と、２５ｎｍ乃至３０ｎｍ以上の領域の膜質が異なることが確認できた。
具体的には、図５９（Ｂ）に示すように、膜厚４０ｎｍ（測定膜厚４１．９ｎｍ）の酸化アルミニウム膜は、当該酸化アルミニウム膜の下部に非結晶領域を有し、当該アルミニウム膜の上部に結晶を含む領域が観察された。図５９（Ｂ）において、非晶質領域の測定膜厚は２８．７ｎｍ、結晶を含む領域の測定膜厚は１３．２ｎｍであった。
また、図５９（Ｃ）に示すように、膜厚８０ｎｍ（測定膜厚７３．１ｎｍ）の酸化アルミニウム膜においても、当該酸化アルミニウム膜の下部に非結晶領域を有し、当該アルミニウム膜の上部に結晶を含む領域が観察された。図５９（Ｃ）において、非晶質領域の測定膜厚は２７．５ｎｍ、結晶を含む領域の測定膜厚は４５．７ｎｍであった。
従って、試料５Ｈの絶縁体９３８中は、非晶質層と結晶層が積層状態であったため、重水素の濃度に極大値が観察された蓋然性が高く、非晶質酸化アルミニウムは、結晶を含む酸化アルミニウムよりも、重水素の拡散濃度が高いと推測できる。つまり、非晶質の酸化アルミニウムは、結晶を含む酸化アルミニウムよりも、水素の貯蔵量が多いと考えられる。
以上より、絶縁体９３８は、結晶性が低い方が、水素の貯蔵量が大きいことが確認できた。また、絶縁体９３８は、結晶性が高い方が、水素に対するバリア性が高いことが確認できた。
従って、結晶性が高い絶縁体９３８よりも、非晶質、または結晶性が低い絶縁体９３８の方が、水素を捕獲・固着する（ゲッタリングともいう）量が大きいと考えられる。一方、結晶性が高い絶縁体９３８は、非晶質、または結晶性が低い絶縁体９３８よりも、水素の拡散を抑制する、つまり水素に対するバリア性が大きいと考えられる。
本実施例により、酸化物中の水素は、酸化物の近傍に設けられた絶縁体により、捕獲、または固着することで、低減することが可能であることがわかった。また、後工程により、酸化物中の水素は、酸化物の近傍に設けられた絶縁体を介して、外方拡散が可能であることがわかった。従って、酸化物や絶縁体の成膜工程など、酸化物の成膜処理以降の工程で混入した酸化物中の水素は、後の工程により、除去、または低減できることが確認できた。
つまり、酸化物半導体を用いる場合、酸化物半導体に近接する膜に、過剰酸素領域を有する膜を用いるとよい。または、酸化物半導体に、過剰酸素領域を有する膜を介して、水素を捕獲、または固着する膜を設けるとよい。または、加熱処理などを行うことで、酸化物半導体中の水素を、絶縁体を介して、外方拡散を行うとよい。
具体的には、酸化物半導体に近接して、過剰酸素領域を有する酸化窒化シリコンなどの膜を介し、酸化アルミニウム等を配置するとよい。また、酸化物半導体に近接して、過剰酸素領域を有する酸化窒化シリコンなどの膜を介し、酸化アルミニウム等を配置した後、加熱処理を行うとよい。
上記構成を用いることで、水素濃度が低減された酸化物を用いた半導体装置を提供することができる。従って、信頼性が良好な半導体装置を提供することができる。また、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。
以上、本実施例に示す構成は、他の実施例または実施の形態と適宜組み合わせて用いることができる。
１０ 酸化物半導体、１２ 絶縁体、１４ 金属酸化物、２０ モデル、２１ 間隙領域、２２ 間隙領域、２４ モデル、２６ モデル、１００ 容量素子、１１０ 導電体、１１２ 導電体、１１５ 導電体、１２０ 導電体、１２５ 導電体、１３０ 絶縁体、１４０ 導電体、１４２ 絶縁体、１４５ 絶縁体、１５０ 絶縁体、１５２ 絶縁体、１５３ 導電体、１５４ 絶縁体、１５６ 絶縁体、２００ トランジスタ、２００＿ｎ トランジスタ、２００＿１ トランジスタ、２０５ 導電体、２０５ａ 導電体、２０５ｂ 導電体、２１０ 絶縁体、２１１ 絶縁体、２１２ 絶縁体、２１４ 絶縁体、２１６ 絶縁体、２１７ 絶縁体、２１８ 導電体、２２２ 絶縁体、２２４ 絶縁体、２３０ 酸化物、２３０ａ 酸化物、２３０Ａ 酸化膜、２３０ｂ 酸化物、２３０Ｂ 酸化膜、２３０ｃ 酸化物、２３０ｃ１ 酸化物、２３０ｃ２ 酸化物、２３０Ｃ 酸化膜、２４０ 導電体、２４０＿ｎ 導電体、２４０＿１ 導電体、２４０ａ 導電体、２４０ｂ 導電体、２４１ 絶縁体、２４１ａ 絶縁体、２４１ｂ 絶縁体、２４２ 導電体、２４２ａ 導電体、２４２Ａ 導電膜、２４２ｂ 導電体、２４２Ｂ 導電体層、２４３ 酸化物、２４３ａ 酸化物、２４３Ａ 酸化膜、２４３ｂ 酸化物、２４３Ｂ 酸化物層、２４６ 導電体、２４６ａ 導電体、２４６ｂ 導電体、２５０ 絶縁体、２５０Ａ 絶縁膜、２６０ 導電体、２６０ａ 導電体、２６０Ａ 導電膜、２６０Ａａ 導電膜、２６０Ａｂ 導電膜、２６０ｂ 導電体、２６５ 封止部、２６５ａ 封止部、２６５ｂ 封止部、２７２ 絶縁体、２７３ 絶縁体、２７４ 絶縁体、２８０ 絶縁体、２８２ 絶縁体、２８３ 絶縁体、２８４ 絶縁体、２８６ 絶縁体、２８７ 絶縁体、２８７Ａ 絶縁体、２９０ メモリデバイス、２９０＿ｎ メモリデバイス、２９０＿１ メモリデバイス、２９０＿２ メモリデバイス、２９２ 容量デバイス、２９４ 導電体、２９６ 絶縁体、２９８ 絶縁体、３００ トランジスタ、３１１ 基板、３１３ 半導体領域、３１４ａ 低抵抗領域、３１４ｂ 低抵抗領域、３１５ 絶縁体、３１６ 導電体、３２０ 絶縁体、３２２ 絶縁体、３２４ 絶縁体、３２６ 絶縁体、３２８ 導電体、３３０ 導電体、３５０ 絶縁体、３５２ 絶縁体、３５４ 絶縁体、３５６ 導電体、４００ トランジスタ、４０５ 導電体、４３０ｃ 酸化物、４３１ａ 酸化物、４３１ｂ 酸化物、４３２ａ 酸化物、４３２ｂ 酸化物、４４２ 導電体、４４２ａ 導電体、４４２ｂ 導電体、４４３ 酸化物、４４３ａ 酸化物、４４３ｂ 酸化物、４５０ 絶縁体、４６０ 導電体、４６０ａ 導電体、４６０ｂ 導電体、９１０ 基板、９１２ 絶縁体、９１３ 絶縁体、９１６ 絶縁体、９１８ 絶縁体、９２０ 基板、９２２ 絶縁体、９２４ 酸化物、９２６ 絶縁体、９２８ 絶縁体、９３０ 基板、９３２ 絶縁体、９３４ 酸化物、９３６ 絶縁体、９３８ 絶縁体、９３９ 絶縁体

Claims (3)

  1. 第１の絶縁層と、
    前記第１の絶縁層上に位置し、且つトランジスタのチャネル形成領域を有する酸化物半導体層と、
    前記酸化物半導体層上に位置し、且つ前記トランジスタのソース電極又はドレイン電極としての機能を有する第１の導電層と、
    前記第１の導電層上に位置し、且つ開口部を有する第２の絶縁層と、
    前記第２の絶縁層の開口部の内側に位置し、且つ前記トランジスタのゲート電極としての機能を有する第２の導電層と、
    前記第２の絶縁層の側面と接する領域を有する第３の絶縁層と、
    前記トランジスタの上方に位置する領域と、前記第３の絶縁層の側面と接する領域と、前記第１の絶縁層の上面と接する領域と、を有する第４の絶縁層と、
    前記第４の絶縁層の下方に設けられ、且つ前記第２の絶縁層の上面と接する領域と、前記第２の導電層の上面と接する領域と、を有する第５の絶縁層を有する、半導体装置。
  2. 第１の絶縁層と、
    前記第１の絶縁層上に位置し、且つトランジスタのチャネル形成領域を有する酸化物半導体層と、
    前記酸化物半導体層上に位置し、且つ前記トランジスタのソース電極又はドレイン電極としての機能を有する第１の導電層と、
    前記第１の導電層上に位置し、且つ開口部を有する第２の絶縁層と、
    前記第２の絶縁層の開口部の内側に位置し、且つ前記トランジスタのゲート電極としての機能を有する第２の導電層と、
    前記第２の絶縁層の側面と接する領域を有する第３の絶縁層と、
    前記トランジスタの上方に位置する領域と、前記第３の絶縁層の側面と接する領域と、前記第１の絶縁層の上面と接する領域と、を有する第４の絶縁層と、
    前記第４の絶縁層の下方に設けられ、且つ前記第２の絶縁層の上面と接する領域と、前記第２の導電層の上面と接する領域と、を有する第５の絶縁層を有し、
    前記第４の絶縁層の上面と接する領域と、前記第４の絶縁層の側面と接する領域と、を有する第６の絶縁層を有する、半導体装置。
  3. 請求項１又は２において、
    前記第２の絶縁層は、酸化シリコンを有し、
    前記第３の絶縁層は、酸化アルミニウムを有し、
    前記第４の絶縁層は、窒化シリコンを有し、
    前記第５の絶縁層は、酸化アルミニウムを有する、半導体装置。
JP2019235990A 2018-12-28 2019-12-26 半導体装置 Active JP7471082B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2024062875A JP7638418B2 (ja) 2018-12-28 2024-04-09 半導体装置
JP2025024277A JP7796268B2 (ja) 2018-12-28 2025-02-18 半導体装置
JP2025274668A JP2026040576A (ja) 2018-12-28 2025-12-22 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018248150 2018-12-28
JP2018248150 2018-12-28
JP2019011158 2019-01-25
JP2019011158 2019-01-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024062875A Division JP7638418B2 (ja) 2018-12-28 2024-04-09 半導体装置

Publications (3)

Publication Number Publication Date
JP2020120107A JP2020120107A (ja) 2020-08-06
JP2020120107A5 JP2020120107A5 (ja) 2022-12-27
JP7471082B2 true JP7471082B2 (ja) 2024-04-19

Family

ID=71124457

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2019235990A Active JP7471082B2 (ja) 2018-12-28 2019-12-26 半導体装置
JP2024062875A Active JP7638418B2 (ja) 2018-12-28 2024-04-09 半導体装置
JP2025024277A Active JP7796268B2 (ja) 2018-12-28 2025-02-18 半導体装置
JP2025274668A Pending JP2026040576A (ja) 2018-12-28 2025-12-22 半導体装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2024062875A Active JP7638418B2 (ja) 2018-12-28 2024-04-09 半導体装置
JP2025024277A Active JP7796268B2 (ja) 2018-12-28 2025-02-18 半導体装置
JP2025274668A Pending JP2026040576A (ja) 2018-12-28 2025-12-22 半導体装置

Country Status (4)

Country Link
US (3) US11211461B2 (ja)
JP (4) JP7471082B2 (ja)
KR (2) KR102932413B1 (ja)
TW (3) TW202537447A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102229705B1 (ko) * 2017-09-05 2021-03-18 가부시키가이샤 알박 반도체 장치를 제조하기 위한 방법 및 반도체 장치
US12035061B2 (en) 2019-01-29 2024-07-09 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
FR3095287B1 (fr) * 2019-04-19 2022-11-04 Linxens Holding Module de capteur biométrique pour carte à puce et procédé de fabrication d’un tel module
US12068198B2 (en) 2019-05-10 2024-08-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP7756646B2 (ja) * 2020-08-19 2025-10-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN115917038A (zh) * 2020-08-21 2023-04-04 株式会社半导体能源研究所 半导体装置的制造方法
US20230307550A1 (en) * 2020-08-27 2023-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2022039096A (ja) * 2020-08-27 2022-03-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US11424198B2 (en) 2020-09-01 2022-08-23 Nanya Technology Corporation Semiconductor device with graphene layers and method for fabricating the same
JP2022145313A (ja) * 2021-03-19 2022-10-04 キオクシア株式会社 半導体記憶装置
US12538522B2 (en) 2021-05-18 2026-01-27 Taiwan Semiconductor Manufacturing Company Limited Access transistor including a metal oxide barrier layer and methods for forming the same
JPWO2023002290A1 (ja) * 2021-07-21 2023-01-26

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017098545A (ja) 2015-11-13 2017-06-01 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2017118106A (ja) 2015-12-18 2017-06-29 株式会社半導体エネルギー研究所 半導体装置
JP2017120896A (ja) 2015-12-25 2017-07-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
WO2011046025A1 (en) * 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device
KR102142450B1 (ko) * 2009-10-30 2020-08-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101870119B1 (ko) 2009-12-25 2018-06-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9196739B2 (en) * 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
US8653514B2 (en) * 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011145634A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN107947763B (zh) 2010-08-06 2021-12-28 株式会社半导体能源研究所 半导体集成电路
US9099560B2 (en) * 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2014013959A1 (en) * 2012-07-20 2014-01-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2014042004A (ja) * 2012-07-26 2014-03-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TWI618252B (zh) * 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
SG10201707381WA (en) * 2013-05-20 2017-10-30 Semiconductor Energy Lab Semiconductor device
WO2015159179A1 (en) * 2014-04-18 2015-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TWI663733B (zh) * 2014-06-18 2019-06-21 日商半導體能源研究所股份有限公司 電晶體及半導體裝置
US9722091B2 (en) * 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20210039507A (ko) * 2014-11-28 2021-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 모듈, 및 전자 기기
US9954112B2 (en) * 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI718125B (zh) 2015-03-03 2021-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI695513B (zh) * 2015-03-27 2020-06-01 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
US10056497B2 (en) * 2015-04-15 2018-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10192995B2 (en) * 2015-04-28 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9773919B2 (en) 2015-08-26 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI766588B (zh) 2015-10-30 2022-06-01 日商半導體能源研究所股份有限公司 電容器、半導體裝置、模組以及電子裝置的製造方法
WO2017134495A1 (ja) * 2016-02-05 2017-08-10 株式会社半導体エネルギー研究所 金属酸化物膜、半導体装置、及び半導体装置の作製方法
KR102358289B1 (ko) 2016-03-11 2022-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합체 및 트랜지스터
US10333004B2 (en) * 2016-03-18 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module and electronic device
US10032918B2 (en) * 2016-04-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20180134919A (ko) * 2016-04-22 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US20170373195A1 (en) * 2016-06-27 2017-12-28 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
TWI737665B (zh) * 2016-07-01 2021-09-01 日商半導體能源硏究所股份有限公司 半導體裝置以及半導體裝置的製造方法
CN109478514A (zh) * 2016-07-26 2019-03-15 株式会社半导体能源研究所 半导体装置
WO2018051208A1 (en) * 2016-09-14 2018-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR102810037B1 (ko) 2017-08-04 2025-05-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102649488B1 (ko) * 2017-11-09 2024-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2019111105A1 (ja) * 2017-12-06 2019-06-13 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11133420B2 (en) * 2017-12-27 2021-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP7170671B2 (ja) * 2018-01-24 2022-11-14 株式会社半導体エネルギー研究所 半導体装置
WO2019166906A1 (ja) * 2018-02-28 2019-09-06 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JPWO2019171196A1 (ja) * 2018-03-07 2021-02-25 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11031506B2 (en) * 2018-08-31 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor using oxide semiconductor
US11289475B2 (en) * 2019-01-25 2022-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017098545A (ja) 2015-11-13 2017-06-01 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2017118106A (ja) 2015-12-18 2017-06-29 株式会社半導体エネルギー研究所 半導体装置
JP2017120896A (ja) 2015-12-25 2017-07-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法

Also Published As

Publication number Publication date
JP2020120107A (ja) 2020-08-06
TWI839418B (zh) 2024-04-21
US12051726B2 (en) 2024-07-30
TW202537447A (zh) 2025-09-16
JP2025071168A (ja) 2025-05-02
US20200212185A1 (en) 2020-07-02
JP7796268B2 (ja) 2026-01-08
JP7638418B2 (ja) 2025-03-03
JP2024091711A (ja) 2024-07-05
KR20260035866A (ko) 2026-03-13
US20220102505A1 (en) 2022-03-31
US11211461B2 (en) 2021-12-28
US20250031422A1 (en) 2025-01-23
TWI875533B (zh) 2025-03-01
KR20200083211A (ko) 2020-07-08
TW202445831A (zh) 2024-11-16
TW202029457A (zh) 2020-08-01
KR102932413B1 (ko) 2026-02-26
JP2026040576A (ja) 2026-03-09

Similar Documents

Publication Publication Date Title
JP7471082B2 (ja) 半導体装置
JP7566468B2 (ja) 半導体装置
JP7789867B2 (ja) メモリデバイス
JP7379134B2 (ja) 半導体装置、および半導体装置の作製方法
JP7512255B2 (ja) 半導体装置
JP2024105659A (ja) 半導体装置
JP7555906B2 (ja) 半導体装置の作製方法
JP2024102101A (ja) 半導体装置
JP2023063329A (ja) 半導体装置
JP7475327B2 (ja) 半導体装置、及び半導体装置の作製方法
JP7721699B2 (ja) 半導体装置
JP2024109694A (ja) 半導体装置
JP7586825B2 (ja) 半導体装置
JP7314249B2 (ja) 半導体装置
JP7637619B2 (ja) 金属酸化物および半導体装置
WO2020152524A1 (ja) 半導体装置、および半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240409

R150 Certificate of patent or registration of utility model

Ref document number: 7471082

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150