JP7510596B2 - 発光装置及びその製造方法 - Google Patents
発光装置及びその製造方法 Download PDFInfo
- Publication number
- JP7510596B2 JP7510596B2 JP2020182586A JP2020182586A JP7510596B2 JP 7510596 B2 JP7510596 B2 JP 7510596B2 JP 2020182586 A JP2020182586 A JP 2020182586A JP 2020182586 A JP2020182586 A JP 2020182586A JP 7510596 B2 JP7510596 B2 JP 7510596B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- light emitting
- hole
- light
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Device Packages (AREA)
Description
実施形態は、発光装置及びその製造方法に関する。
特許文献１には、基板上に複数の発光素子と複数のスイッチング素子を集積させ、各スイッチング素子により各発光素子を独立して制御可能な装置が開示されている。このような装置においては、発光素子とスイッチング素子を近接して配置することが要望される。
本発明の一実施形態は、発光素子とスイッチング素子を近接して配置可能な発光装置及びその製造方法を提供することを目的とする。
本発明の一実施形態に係る発光装置は、第１シリコン基板と、第２シリコン基板と、スイッチング素子と、発光素子と、絶縁部材と、配線電極と、を備える。前記第１シリコン基板は、第１面と、前記第１面とは反対側に位置する第２面と、を含む。前記第２シリコン基板は、前記第１シリコン基板の前記第２面側に設けられている。前記第２シリコン基板は、前記第２面と対向する第３面と、前記第３面とは反対側に位置する第４面と、を含む。前記スイッチング素子は、前記第１シリコン基板の前記第１面に形成されている。前記発光素子は、前記第２シリコン基板の前記第４面側に設けられている。前記配線電極は、前記絶縁部材内に設けられ、前記スイッチング素子を前記発光素子に接続する。前記第１シリコン基板及び前記第２シリコン基板には第１貫通孔が形成されている。前記絶縁部材は前記第１貫通孔の側面に設けられている。前記絶縁部材には、前記発光素子を露出させる第２貫通孔が形成されている。
本発明の一実施形態に係る発光装置の製造方法は、構造体を準備する工程を備える。前記構造体は、第１シリコン基板と、絶縁膜と、第２シリコン基板と、発光素子と、第１配線と、を含む。前記第１シリコン基板は、第１面と、前記第１面とは反対側に位置する第２面とを含む。少なくとも前記第１面の一部は第１導電型である。前記絶縁膜は、前記第１シリコン基板の前記第１面上に設けられている。前記第２シリコン基板は、前記第１シリコン基板の前記第２面側に設けられている。前記第２シリコン基板は、前記第２面と対向する第３面と、前記第３面とは反対側に位置する第４面と、を含む。前記発光素子は、前記第２シリコン基板の前記第４面上に設けられている。前記第１配線は、前記発光素子に接続され、上面視において前記発光素子が設けられた領域よりも外側に位置する導通部を有する。前記製造方法は、前記絶縁膜上にゲート電極を形成する工程を備える。前記製造方法は、前記ゲート電極をマスクとして前記第１シリコン基板の前記第１面に不純物を注入することにより、前記第１シリコン基板の前記第１面に第２導電型の第１半導体領域及び第２半導体領域を形成する工程を備える。前記製造方法は、前記絶縁膜、前記第１シリコン基板、及び前記第２シリコン基板を前記絶縁膜側から選択的に除去することにより、前記発光素子を露出させる第１貫通孔を形成する工程を備える。前記製造方法は、前記絶縁膜を除去することにより、前記第１半導体領域を前記絶縁膜から露出させる第１孔と、前記第２半導体領域を前記絶縁膜から露出させる第２孔と、を形成する工程を備える。前記製造方法は、前記導通部と前記第１半導体領域とを接続する第２配線を形成する工程を備える。
本発明の一実施形態によれば、発光素子とスイッチング素子を近接して配置可能な発光装置及びその製造方法を実現できる。
＜実施形態＞
本発明の一実施形態について説明する。
図１は、本実施形態に係る発光装置を示す模式上面図である。
図２は、図１に示すII－II線による模式断面図である。
図１においては、いくつかの構成要素を省略し、主要な構成要素を透視している。
本発明の一実施形態について説明する。
図１は、本実施形態に係る発光装置を示す模式上面図である。
図２は、図１に示すII－II線による模式断面図である。
図１においては、いくつかの構成要素を省略し、主要な構成要素を透視している。
図２に示すように、本実施形態に係る発光装置１においては、支持基板１０が設けられている。図１及び図２に示すように、支持基板１０上には、スイッチング素子３０と、発光素子５０が設けられている。発光装置１においては、スイッチング素子３０が形成されたスイッチング領域Ｒｓ、発光素子５０が形成された発光領域Ｒｌ、スイッチング領域Ｒｓ及び発光領域Ｒｌを除く周辺領域Ｒｐが設定されている。上面視において、発光領域Ｒｌはスイッチング領域Ｒｓから離れている。
先ず、周辺領域Ｒｐの構成を説明する。
周辺領域Ｒｐにおいては、支持基板１０上に、接合部材１１、第１層間絶縁膜１２、化合物半導体層１３、第２シリコン基板１４、酸化膜１５、第１シリコン基板１６、絶縁膜１７、第１シリコン酸化層１８、光反射部材１９、第２層間絶縁膜２０、及び、保護膜２１が、この順に積層されている。
周辺領域Ｒｐにおいては、支持基板１０上に、接合部材１１、第１層間絶縁膜１２、化合物半導体層１３、第２シリコン基板１４、酸化膜１５、第１シリコン基板１６、絶縁膜１７、第１シリコン酸化層１８、光反射部材１９、第２層間絶縁膜２０、及び、保護膜２１が、この順に積層されている。
以下、支持基板１０から保護膜２１までの積層体を、積層体２９ともいう。また、支持基板１０から保護膜２１に向かう方向を「上」ともいい、その逆方向を「下」ともいうが、この表現は便宜的なものであり、重力の方向とは無関係である。また、上から見ることを、「上面視」という。図１及び図２においては、上方向を「Ｚ」と標記している。また、発光領域Ｒｌからスイッチング領域Ｒｓに向かう方向を「Ｘ」と標記し、Ｚ方向及びＸ方向と直交する方向を「Ｙ」と標記する。
支持基板１０は、例えば、シリコン基板である。接合部材１１は、例えば、金属により形成されている。第１層間絶縁膜１２は、例えば、シリコン酸化物からなり、例えば、ＳＯＧ（Spin on Glass：スピン・オン・ガラス）法により形成されたものである。支持基板１０は、接合部材１１により第１層間絶縁膜１２に接合されている。化合物半導体層１３は、例えば、窒化アルミニウム層（ＡｌＮ層）及び窒化ガリウム層（ＧａＮ層）が積層された二層膜である。
第２シリコン基板１４は、シリコンからなり、例えば、主面が（１１１）面であるＳｉ基板である。第２シリコン基板１４は、第３面１４ａと、第３面１４ａとは反対側に位置する第４面１４ｂと、を含む。第３面１４ａは第２シリコン基板１４の上面であり、第４面１４ｂは第２シリコン基板１４の下面である。第４面１４ｂは化合物半導体層１３と接している。酸化膜１５は、例えば、シリコン酸化物（ＳｉＯ２）又はアルミニウム酸化物（Ａｌ２Ｏ３）からなる。
第１シリコン基板１６は、シリコンからなり、例えば、主面が（１００）面であるＳｉ基板である。第１シリコン基板１６は、第１面１６ａと、第１面１６ａとは反対側に位置する第２面１６ｂと、を含む。第１面１６ａは第１シリコン基板１６の上面であり、第２面１６ｂは第１シリコン基板１６の下面である。第２シリコン基板１４の第３面１４ａは、第１シリコン基板１６の第２面１６ｂ側に設けられ、第２面１６ｂと対向している。第１シリコン基板１６は不純物を含有し、第１面１６ａの少なくとも一部は、導電型が第１導電型とされている。本実施形態においては、第１導電型はｐ型とする。例えば、第１シリコン基板１６全体がｐ型であってもよい。
絶縁膜１７は、シリコン酸化物からなり、例えば、第１シリコン基板１６の表面に熱酸化処理を施すことにより、形成されたものである。第１シリコン酸化層１８は、シリコン酸化物からなる。光反射部材１９は、例えば、ＤＢＲ（Distributed Bragg Reflector：分布ブラッグ反射膜）等である。光反射部材１９は、金属膜であってもよい。光反射部材１９に用いる金属膜としては、発光素子５０から出射した光のピーク波長に対して、７０％以上、好ましくは８０％の反射率を有する金属膜を用いる。光反射部材１９は、例えば、アルミニウム（Ａｌ）や銀（Ａｇ）を含む金属材料からなる。光反射部材１９は、第１シリコン基板１６の第１面１６ａを覆っている。第２層間絶縁膜２０は、例えば、シリコン酸化物からなり、例えば、ＳＯＧ法により形成されたものである。保護膜２１は、例えば、シリコン酸化物からなる。
次に、スイッチング領域Ｒｓの構成を説明する。
スイッチング領域Ｒｓにおいて、スイッチング素子３０は、第１シリコン基板１６の第１面１６ａに形成されている。スイッチング素子３０は、第１シリコン基板１６の第１面１６ａに形成された第２導電型の第１半導体領域３１及び第２半導体領域３２と、第１半導体領域３１と第２半導体領域３２の間における第１シリコン基板１６の第１面１６ａに接する絶縁膜１７と、絶縁膜１７上に設けられたゲート電極３３と、を有する。本実施形態においては、第２導電型はｎ型とする。
スイッチング領域Ｒｓにおいて、スイッチング素子３０は、第１シリコン基板１６の第１面１６ａに形成されている。スイッチング素子３０は、第１シリコン基板１６の第１面１６ａに形成された第２導電型の第１半導体領域３１及び第２半導体領域３２と、第１半導体領域３１と第２半導体領域３２の間における第１シリコン基板１６の第１面１６ａに接する絶縁膜１７と、絶縁膜１７上に設けられたゲート電極３３と、を有する。本実施形態においては、第２導電型はｎ型とする。
第１シリコン基板１６の第１面１６ａにおいて、少なくとも、第１半導体領域３１と第２半導体領域３２との間の領域の導電型は第１導電型（ｐ型）である。一方、第１半導体領域３１及び第２半導体領域３２の導電型は第２導電型（ｎ型）である。そして、ゲート電極３３は絶縁膜１７を介して、第１シリコン基板１６における第１半導体領域３１と第２半導体領域３２との間の領域に対向する。
これにより、第１半導体領域３１及び第２半導体領域３２はソース又はドレインとして機能し、第１シリコン基板１６における第１半導体領域３１と第２半導体領域３２との間の領域はチャネルとして機能し、ゲート電極３３はゲートとして機能し、絶縁膜１７はゲート絶縁膜として機能する。これにより、ｎチャネル型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor：金属酸化物半導体電界効果トランジスタ）が形成される。このＭＯＳＦＥＴがスイッチング素子３０を構成する。上面視において、発光素子５０とスイッチング素子３０との間の距離は、例えば、１００ｎｍ以上１０μｍ以下とすることが好ましく、１００ｎｍ以上５μｍ以下とすることがより好ましい。
次に、発光領域Ｒｌの構成を説明する。
発光領域Ｒｌにおいては、化合物半導体層１３、第２シリコン基板１４、酸化膜１５、第１シリコン基板１６、絶縁膜１７、及び、第１シリコン酸化層１８に連続して設けられた第１貫通孔５１が配置されている。
発光領域Ｒｌにおいては、化合物半導体層１３、第２シリコン基板１４、酸化膜１５、第１シリコン基板１６、絶縁膜１７、及び、第１シリコン酸化層１８に連続して設けられた第１貫通孔５１が配置されている。
第１貫通孔５１が形成された領域には、化合物半導体層１３、第２シリコン基板１４、酸化膜１５、第１シリコン基板１６、絶縁膜１７、第１シリコン酸化層１８、光反射部材１９、及び、第２層間絶縁膜２０は設けられていない。第１貫通孔５１の底面５１ｂには、第１層間絶縁膜１２が位置している。
発光領域Ｒｌにおいては、第１貫通孔５１内に、発光素子５０、絶縁部材５２、配線電極５３の一部、第３配線５４、及び、波長変換部材５５が設けられている。第１貫通孔５１の側面５１ａ及び底面５１ｂには、光反射部材１９が設けられている。発光領域Ｒｌに設けられた光反射部材１９は、周辺領域Ｒｐに設けられた光反射部材１９と連続している。すなわち、光反射部材１９は、周辺領域Ｒｐにおいては、第１シリコン基板１６の第１面１６ａを覆っており、発光領域Ｒｌにおいては、第１貫通孔５１の側面５１ａ及び底面５１ｂを覆っている。絶縁部材５２は、第１貫通孔５１の側面５１ａ及び底面５１ｂに設けられており、光反射部材１９を覆っている。絶縁部材５２は、例えば、シリコン酸化物からなる。
絶縁部材５２には、第２貫通孔５６が形成されている。第２貫通孔５６は第１貫通孔５１よりも小さく、その形状は、例えば、四角柱形である。したがって、絶縁部材５２は、第１貫通孔５１と第２貫通孔５６との間に配置されており、その形状は、上面が開口した箱状である。第２貫通孔５６の底部には、発光素子５０が設けられている。また、発光素子５０は、第２シリコン基板１４の第４面１４ｂ側に設けられている。
発光素子５０においては、カバーメタル６１、ｐ側電極６２、第１導電型（ｐ型）の第１半導体層６３、活性層６４、及び、第２導電型（ｎ型）の第２半導体層６５が、この順に積層されている。活性層６４は、第１半導体層６３と第２半導体層６５との間に設けられている。第１半導体層６３、活性層６４、及び、第２半導体層６５は、ガリウム（Ｇａ）及び窒素（Ｎ）を含む。第１半導体層６３、活性層６４、及び、第２半導体層６５は、窒化物半導体からなり、例えば、窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）により形成されている。
ｐ側電極６２は、第１半導体層６３の下面の略全体に接している。カバーメタル６１は、ｐ側電極６２の下面及び側面を覆っている。カバーメタル６１には、第３配線５４が接続されている。第３配線５４は、絶縁部材５２内及び第２層間絶縁膜２０内を通過して、積層体２９の上面に引き出されている。カバーメタル６１、ｐ側電極６２、第１半導体層６３、及び、活性層６４には、例えば上面視で中央部に、孔６６が形成されている。
第２貫通孔５６内における発光素子５０上には、波長変換部材５５が設けられている。波長変換部材５５の上面の高さは、保護膜２１の上面と同じ高さと同じである。波長変換部材５５は、発光素子５０から出射した光の一部を吸収して、発光素子５０から出射した光の波長とは異なる波長の光を放射する。例えば、波長変換部材５５は、透光性の樹脂材料からなる母材と、母材中に含有された蛍光体と、を含む。波長変換部材５５の側面には、反射膜７０が設けられている。反射膜７０は、例えば、金属材料又はＤＢＲにより形成されている。なお、反射膜７０は設けられていなくてもよい。反射膜７０を設けることで、波長変換部材５５から絶縁部材５２や第２層間絶縁膜２０に向かう光を反射させることができる。
波長変換部材５５及び保護膜２１上には、カラーフィルター７１が設けられており、カラーフィルター７１上には、マイクロレンズ７２が設けられている。カラーフィルター７１は、発光素子５０から出射した光及び波長変換部材５５から放射された光のうち、所定の波長域の光を透過させる。マイクロレンズ７２は、透光性材料からなる平凸レンズである。すなわち、マイクロレンズ７２の下面は平坦でありカラーフィルター７１に接しており、マイクロレンズ７２の上面は凸状である。なお、カラーフィルター７１及びマイクロレンズ７２は設けられていなくてもよい。
配線電極５３の一部は、絶縁部材５２内に設けられ、スイッチング素子３０と発光素子５０とを電気的に接続する。配線電極５３は、第１配線５３ａと、第２配線５３ｂと、を有する。第１配線５３ａは、上面視において発光素子５０が設けられた領域よりも外側に位置する導通部５３ｃと、発光領域Ｒｌ内に位置しＸ方向に延びる第１導通部５３ｄと、第１導通部５３ｄから上方に延び、孔６６を介して第２半導体層６５に接続された第２導通部５３ｅと、を有する。第２配線５３ｂは、導通部５３ｃから上方に引き出された第３導通部５３ｆと、第３導通部５３ｆの上端からＸ方向に引き出された第４導通部５３ｇと、第４導通部５３ｇから垂直に延び第１半導体領域３１に接続される第５導通部５３ｈと、を有する。
上述の如く、第２導通部５３ｅの上端は、発光素子５０の第２半導体層６５に接続されている。第２導通部５３ｅの下端は第１導通部５３ｄに接続され、第１導通部５３ｄは導通部５３ｃに接続され、導通部５３ｃは第３導通部５３ｆの下端に接続され、第３導通部５３ｆの上端は第４導通部５３ｇに接続され、第４導通部５３ｇは第５導通部５３ｈの上端に接続され、第５導通部５３ｈの下端はスイッチング素子３０の第１半導体領域３１に接続されている。このようにして、第２半導体層６５と第１半導体領域３１とが配線電極５３により電気的に接続される。
また、第３配線５４は、カバーメタル６１及びｐ側電極６２を介して、発光素子５０の第１半導体層６３に電気的に接続されている。これにより、発光素子５０は、配線電極５３と第３配線５４とに電気的に接続される。なお、配線電極５３が第１半導体層６３に電気的に接続され、第３配線５４が第２半導体層６５に電気的に接続されていてもよい。
また、発光装置１には、第４配線５７が設けられている。第４配線５７の一端はスイッチング素子３０の第２半導体領域３２に接続されている。第４配線５７の他端は、積層体２９の上面まで引き出されている。これにより、スイッチング素子３０は、配線電極５３と第４配線５７とに電気的に接続される。
積層体２９上には、第１上部配線７３及び第２上部配線７４が設けられている。第１上部配線７３は第３配線５４の上端に接続され、Ｘ方向に延びている。第２上部配線７４は第４配線５７の上端に接続され、Ｘ方向に延びている。
次に、本実施形態に係る発光装置の製造方法について説明する。
図３～図２７は、本実施形態に係る発光装置の製造方法を示す断面図である。
図３～図２７が示す断面は、図２が示す断面に相当する。
図３～図２７は、本実施形態に係る発光装置の製造方法を示す断面図である。
図３～図２７が示す断面は、図２が示す断面に相当する。
（構造体１０５を準備する工程）
先ず、図３に示すように、ＳＯＩ（Silicon On Insulator）基板１０１を準備する。ＳＯＩ基板１０１においては、シリコン基板１０２が設けられており、シリコン基板１０２の下面１０２ａに絶縁膜１７が設けられており、その下面に第１シリコン基板１６が設けられている。シリコン基板１０２は、例えば、Ｓｉ（１００）基板である。絶縁膜１７は、例えば、シリコンの熱酸化膜である。第１シリコン基板１６の第１面１６ａは絶縁膜１７に接しており、第１面１６ａの反対側に位置する第２面１６ｂはＳＯＩ基板１０１の下面を構成している。第１シリコン基板１６には不純物がイオン注入されており、少なくとも第１面１６ａの一部が第１導電型である。本実施形態においては、第１導電型は、例えば、ｐ型である。
先ず、図３に示すように、ＳＯＩ（Silicon On Insulator）基板１０１を準備する。ＳＯＩ基板１０１においては、シリコン基板１０２が設けられており、シリコン基板１０２の下面１０２ａに絶縁膜１７が設けられており、その下面に第１シリコン基板１６が設けられている。シリコン基板１０２は、例えば、Ｓｉ（１００）基板である。絶縁膜１７は、例えば、シリコンの熱酸化膜である。第１シリコン基板１６の第１面１６ａは絶縁膜１７に接しており、第１面１６ａの反対側に位置する第２面１６ｂはＳＯＩ基板１０１の下面を構成している。第１シリコン基板１６には不純物がイオン注入されており、少なくとも第１面１６ａの一部が第１導電型である。本実施形態においては、第１導電型は、例えば、ｐ型である。
一方、構造体１０３を準備する。構造体１０３においては、第２シリコン基板１４が設けられている。第２シリコン基板１４は、例えば、Ｓｉ（１１１）基板である。第２シリコン基板１４の第３面１４ａには、酸化膜１５が設けられている。酸化膜１５は、例えば、シリコン酸化物又はアルミニウム酸化物により形成する。第２シリコン基板１４の第４面１４ｂには、第２導電型の第２半導体層６５、活性層６４、及び、第１導電型の第１半導体層６３がこの順に設けられている。本実施形態においては、第２導電型はｎ型である。第２半導体層６５、活性層６４、及び、第１半導体層６３は、ガリウム及び窒素を含む。第２半導体層６５、活性層６４、及び、第１半導体層６３は、例えば、第２シリコン基板１４の第４面１４ｂに窒化物半導体である窒化ガリウム（ＧａＮ）や、窒化インジウムガリウム（ＩｎＧａＮ）をエピタキシャル成長させることにより形成する。
次に、図４に示すように、ＳＯＩ基板１０１の第１シリコン基板１６の第２面１６ｂを、構造体１０３の酸化膜１５の上面に接合する。この接合は、例えば、プラズマ接合により行う。これにより、構造体１０４が形成される。
次に、第１半導体層６３の下面の全面に電極材料を堆積させる。電極材料は、例えば、銀（Ａｇ）若しくは銀合金とする。次に、エッチングを施すことにより、電極材料、第１半導体層６３、及び、活性層６４を選択的に除去する。これにより、図５に示すように、電極材料、第１半導体層６３、及び、活性層６４が発光領域Ｒｌに残留すると共に、発光領域Ｒｌの中央部に孔６６が形成される。孔６６においては、底面に第２半導体層６５が露出する。また、電極材料の残留部分がｐ側電極６２を形成する。
次に、ｐ側電極６２を覆うように、第１半導体層６３の下面上にカバーメタル６１を形成する。これらの工程により、カバーメタル６１、ｐ側電極６２、第１半導体層６３、活性層６４、及び、第２半導体層６５を含む発光素子５０が形成される。発光領域Ｒｌ以外の領域に残留した第２半導体層６５を、化合物半導体層１３とする。
次に、図６に示すように、構造体１０４の下面に第１層間絶縁膜１２の一部を形成する。第１層間絶縁膜１２は、例えばシリコン酸化物を堆積させることで形成する。第１層間絶縁膜１２は、第２半導体層６５及びカバーメタル６１を覆う。第１層間絶縁膜１２は、孔６６内にも配置される。
次に、第１層間絶縁膜１２のうち、孔６６内に配置された部分及びカバーメタル６１の下面上に配置された部分に、それぞれ孔を形成する。次に、導電材料、例えば、高融点材料を堆積させてパターニングする。これにより、図７に示すように、第１配線５３ａと、第３配線５４の一部を形成する。第１配線５３ａは、上面視において発光素子５０が設けられた領域よりも外側に位置する導通部５３ｃと、発光領域Ｒｌ内に位置しＸ方向に延びる第１導通部５３ｄと、第１導通部５３ｄから上方に延び、孔６６を介して第２半導体層６５に接続される第２導通部５３ｅと、を有する。
このようにして、構造体１０５が準備される。構造体１０５は、第１面１６ａと、第１面１６ａとは反対側に位置する第２面１６ｂとを含み、少なくとも第１面１６ａの一部が第１導電型（ｐ型）である第１シリコン基板１６と、第１シリコン基板１６の第２面１６ｂ上に設けられた酸化膜１５と、第１シリコン基板１６の第２面１６ｂ側に設けられ、第２面１６ｂと対向する第３面１４ａと、第３面１４ａとは反対側に位置する第４面１４ｂとを含む第２シリコン基板１４と、第２シリコン基板１４の第４面１４ｂ上に設けられた発光素子５０と、発光素子５０に接続され、上面視において発光素子５０が設けられた領域よりも外側に位置する導通部５３ｃを有する第１配線５３ａと、を含む。なお、構造体１０５は、他者から購入する等の手段により、準備してもよい。
（支持基板を接合する工程）
次に、図８に示すように、例えばＳＯＧ法により、構造体１０５の下面にシリコン酸化物を堆積させる。次に、例えばＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により、構造体１０５の下面に対して平坦化処理を施す。これにより、上述した第１層間絶縁膜１２の一部上に第１層間絶縁膜１２の他の一部が形成され、第１配線５３ａ及び第３配線５４を覆う第１層間絶縁膜１２が形成される。
次に、図８に示すように、例えばＳＯＧ法により、構造体１０５の下面にシリコン酸化物を堆積させる。次に、例えばＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により、構造体１０５の下面に対して平坦化処理を施す。これにより、上述した第１層間絶縁膜１２の一部上に第１層間絶縁膜１２の他の一部が形成され、第１配線５３ａ及び第３配線５４を覆う第１層間絶縁膜１２が形成される。
次に、図９に示すように、例えば、第１層間絶縁膜１２の下面に金（Ａｕ）又はチタン（Ｔｉ）等の金属を堆積させることにより、接合部材１１を形成する。そして、接合部材１１に支持基板１０を接合する。このようにして、構造体１０５の第１層間絶縁膜１２側、すなわち、発光素子５０側に、支持基板１０を接合部材１１により接合する。
（ゲート電極３３を形成する工程）
次に、図１０に示すように、シリコン基板１０２を除去する。これにより、構造体１０５の上面に絶縁膜１７が露出する。
次に、図１０に示すように、シリコン基板１０２を除去する。これにより、構造体１０５の上面に絶縁膜１７が露出する。
次に、図１１に示すように、絶縁膜１７上にゲート電極３３を形成する。ゲート電極３３は、例えば、絶縁膜１７上にポリシリコンを形成し、パターニングすることにより形成することができる。
（第１半導体領域３１及び第２半導体領域３２を形成する工程）
次に、図１２に示すように、レジストパターン１０６を絶縁膜１７の上面の一部に形成する。次に、ゲート電極３３及びレジストパターン１０６をマスクとして、絶縁膜１７を介して第１シリコン基板１６の上層部分に不純物をイオン注入する。不純物は、例えばドナーとなる不純物、例えばリン（Ｐ）イオンとする。次に、レジストパターン１０６を除去する。
次に、図１２に示すように、レジストパターン１０６を絶縁膜１７の上面の一部に形成する。次に、ゲート電極３３及びレジストパターン１０６をマスクとして、絶縁膜１７を介して第１シリコン基板１６の上層部分に不純物をイオン注入する。不純物は、例えばドナーとなる不純物、例えばリン（Ｐ）イオンとする。次に、レジストパターン１０６を除去する。
次に、アニール処理を行い、イオン注入した不純物を活性化させる。アニール処理は、例えば、レーザーアニール又は瞬間熱アニール（Rapid Thermal Anneal：ＲＴＡ）によって行い、第１シリコン基板１６のうち活性化させる領域以外の領域にできるだけ熱が伝わらないようにする。このようにして、第１シリコン基板１６の第１面１６ａに、第１半導体領域３１及び第２半導体領域３２をセルフアラインで形成する。このような工程により、第１半導体領域３１及び第２半導体領域３２の導電型は第２導電型となる。第２導電型は、例えば、ｎ型である。これにより、スイッチング領域Ｒｓにスイッチング素子３０が形成される。
次に、図１３に示すように、絶縁膜１７上に第１シリコン酸化層１８を形成する。第１シリコン酸化層１８は、例えばシリコン酸化物を堆積させることにより形成する。第１シリコン酸化層１８はゲート電極３３を覆う。
次に、レジストパターンをマスクとして、第１シリコン酸化層１８及び絶縁膜１７に対して異方性エッチングを施す。これにより、図１４に示すように、第１シリコン酸化層１８及び絶縁膜１７のうち、第１半導体領域３１の直上域に配置された部分と、第２半導体領域３２の直上域に配置された部分と、ゲート電極３３の直上域に配置された部分と、を除去する。このように第１シリコン酸化層１８及び絶縁膜１７を部分的に除去することで、第１半導体領域３１に到達する孔１０７と、第２半導体領域３２に到達する孔１０８が形成される。また、ゲート電極３３の一部は絶縁膜１７から露出し、絶縁膜１７の一部はゲート電極３３の側面に残留し、側壁となる。
（第１貫通孔５１を形成する工程）
次に、図１５に示すように、発光領域Ｒｌを露出させるようなレジストパターンをマスクとして、第１シリコン酸化層１８、絶縁膜１７、第１シリコン基板１６、酸化膜１５、及び、第２シリコン基板１４を選択的に除去する。この除去工程で使用されるエッチャントに対して、第２半導体層６５は高い耐食性を有することが好ましく、第２半導体層６５をストッパ部材として機能させることができる。例えば、この除去工程で使用されるエッチャントは、第２シリコン基板１４に対するエッチングレートが、第２半導体層６５に対するエッチングレートより高いものを用いることが好ましい。この結果、発光領域Ｒｌにおいて、発光素子５０を露出させる第１貫通孔５１が形成される。
次に、図１５に示すように、発光領域Ｒｌを露出させるようなレジストパターンをマスクとして、第１シリコン酸化層１８、絶縁膜１７、第１シリコン基板１６、酸化膜１５、及び、第２シリコン基板１４を選択的に除去する。この除去工程で使用されるエッチャントに対して、第２半導体層６５は高い耐食性を有することが好ましく、第２半導体層６５をストッパ部材として機能させることができる。例えば、この除去工程で使用されるエッチャントは、第２シリコン基板１４に対するエッチングレートが、第２半導体層６５に対するエッチングレートより高いものを用いることが好ましい。この結果、発光領域Ｒｌにおいて、発光素子５０を露出させる第１貫通孔５１が形成される。
（光反射部材を形成する工程）
次に、上面視で第１半導体層６３及び活性層６４の周囲に位置する第２半導体層６５と、第１層間絶縁膜１２の一部をエッチングにより除去する。これにより、図１６に示すように、第１半導体層６３及び活性層６４の周囲に位置する第１層間絶縁膜１２に凹部１０９が形成される。上面視で、凹部１０９は、例えば発光素子５０を囲んで配置される。
次に、上面視で第１半導体層６３及び活性層６４の周囲に位置する第２半導体層６５と、第１層間絶縁膜１２の一部をエッチングにより除去する。これにより、図１６に示すように、第１半導体層６３及び活性層６４の周囲に位置する第１層間絶縁膜１２に凹部１０９が形成される。上面視で、凹部１０９は、例えば発光素子５０を囲んで配置される。
次に、図１７に示すように、第１貫通孔５１の側面と、第１シリコン基板１６の第１面１６ａとを覆う光反射部材１９を形成する。光反射部材１９は、例えば原子層堆積（Atomic Layer Deposition：ＡＬＤ）法により形成する。光反射部材１９には、例えばＤＢＲを用いる。次に、光反射部材１９の一部を除去して、発光素子５０を露出させる。光反射部材１９の一部は、孔１０７内及び孔１０８内にも形成される。
（絶縁部材５２を形成する工程）
次に、図１８に示すように、第１貫通孔５１内に、光反射部材１９及び発光素子５０を覆う絶縁部材５２を形成する。絶縁部材５２は、例えば、ＳＯＧ法により、第１貫通孔５１内及び光反射部材１９の表面にシリコン酸化膜を形成し、ＣＭＰ法により平坦化することで形成する。絶縁部材５２は、発光領域Ｒｌ以外の領域にも形成される。
次に、図１８に示すように、第１貫通孔５１内に、光反射部材１９及び発光素子５０を覆う絶縁部材５２を形成する。絶縁部材５２は、例えば、ＳＯＧ法により、第１貫通孔５１内及び光反射部材１９の表面にシリコン酸化膜を形成し、ＣＭＰ法により平坦化することで形成する。絶縁部材５２は、発光領域Ｒｌ以外の領域にも形成される。
（第１孔１１１及び第２孔１１２を形成する工程）
次に、図１９に示すように、例えばフォトリソグラフィ法により、絶縁部材５２を選択的に除去する。これにより、絶縁部材５２に、第１半導体領域３１を絶縁部材５２から露出させる第１孔１１１と、第２半導体領域３２を絶縁部材５２から露出させる第２孔１１２と、が形成される。
次に、図１９に示すように、例えばフォトリソグラフィ法により、絶縁部材５２を選択的に除去する。これにより、絶縁部材５２に、第１半導体領域３１を絶縁部材５２から露出させる第１孔１１１と、第２半導体領域３２を絶縁部材５２から露出させる第２孔１１２と、が形成される。
（第２配線５３ｂを形成する工程）
次に、例えばフォトリソグラフィ法により、絶縁部材５２を選択的に除去する。これにより、図２０に示すように、第１配線５３ａの導通部５３ｃを絶縁部材５２から露出させる第３孔１１３と、第３配線５４のうち、上面視で発光素子５０の外部に配置された部分の一部を絶縁部材５２から露出させる第４孔１１４と、が形成される。
次に、例えばフォトリソグラフィ法により、絶縁部材５２を選択的に除去する。これにより、図２０に示すように、第１配線５３ａの導通部５３ｃを絶縁部材５２から露出させる第３孔１１３と、第３配線５４のうち、上面視で発光素子５０の外部に配置された部分の一部を絶縁部材５２から露出させる第４孔１１４と、が形成される。
次に、図２１に示すように、第１孔１１１内に第５導通部５３ｈを形成し、第２孔１１２内に第４配線５７の一部を形成し、第３孔１１３内に第３導通部５３ｆを形成し、第４孔１１４内に第３配線５４の一部を形成する。第５導通部５３ｈ、第４配線５７の一部、第３導通部５３ｆ、及び、第３配線５４の一部は、例えば、以下の工程により形成する。まず絶縁部材５２の表面、第１孔１１１内、第２孔１１２内、第３孔１１３内、及び、第４孔１１４内に金属材料を形成する。次に、例えばＣＭＰ法により、金属材料のうち絶縁部材５２の上面に堆積された部分を除去する。このようにして、絶縁部材５２内に第２配線５３ｂの一部である第５導通部５３ｈ及び第３導通部５３ｆと、第３配線５４の一部と、第４配線５７の一部と、が形成される。
次に、図２２に示すように、絶縁部材５２上に複数の開口を有する第２シリコン酸化層２０ｂを形成する。次に、第２シリコン酸化層２０ｂの開口内に、第４導通部５３ｇ、第４配線５７の一部、第３配線５４の一部を形成する。第４導通部５３ｇは、第５導通部５３ｈ及び第３導通部５３ｆと接続される。第３導通部５３ｆ、第４導通部５３ｇ、及び、第５導通部５３ｈにより、第２配線５３ｂが形成される。第２配線５３ｂは、導通部５３ｃと第１半導体領域３１とを電気的に接続する。第２配線５３ｂ及び第１配線５３ａにより、発光素子５０の第２半導体層６５と第１半導体領域３１とを電気的に接続する配線電極５３が形成される。
次に、第２シリコン酸化層２０ｂ上に複数の開口を有する第３シリコン酸化層２０ｃを形成する。次に、第３シリコン酸化層２０ｃの開口内に、第４配線５７の一部、及び、第３配線５４の一部を形成する。
次に、図２３に示すように、第３シリコン酸化層２０ｃ上に複数の開口を有する第４シリコン酸化層２０ｄを形成する。次に、第４シリコン酸化層２０ｄの開口内に、第４配線５７の一部、及び、第３配線５４の一部を形成する。これにより、第４配線５７及び第３配線５４が形成される。
（第２貫通孔５６を形成する工程）
次に、図２４に示すように、発光領域Ｒｌにおいて、第４シリコン酸化層２０ｄの一部、第３シリコン酸化層２０ｃの一部、第２シリコン酸化層２０ｂの一部、及び、絶縁部材５２の一部を選択的に除去することにより、発光素子５０を露出させる第２貫通孔５６を形成する。以後、発光領域Ｒｌ以外の領域において、絶縁部材５２、第２シリコン酸化層２０ｂ、第３シリコン酸化層２０ｃ、及び、第４シリコン酸化層２０ｄを、総称して第２層間絶縁膜２０という。
次に、図２４に示すように、発光領域Ｒｌにおいて、第４シリコン酸化層２０ｄの一部、第３シリコン酸化層２０ｃの一部、第２シリコン酸化層２０ｂの一部、及び、絶縁部材５２の一部を選択的に除去することにより、発光素子５０を露出させる第２貫通孔５６を形成する。以後、発光領域Ｒｌ以外の領域において、絶縁部材５２、第２シリコン酸化層２０ｂ、第３シリコン酸化層２０ｃ、及び、第４シリコン酸化層２０ｄを、総称して第２層間絶縁膜２０という。
次に、図２５に示すように、第２貫通孔５６の側面に反射膜７０を形成する。反射膜７０は、例えば、金属材料又はＤＢＲにより形成する。なお、反射膜７０の形成は省略してもよい。
次に、図２６に示すように、第２層間絶縁膜２０上に、保護膜２１を形成する。
次に、図２６に示すように、第２層間絶縁膜２０上に、保護膜２１を形成する。
（波長変換部材５５を形成する工程）
次に、図２７に示すように、第２貫通孔５６内に波長変換部材５５を形成する。例えば、蛍光体を含有した透光性の樹脂材料を第２貫通孔５６内にポッティングし、固化させ、上面を研削することにより平坦化する。これにより、波長変換部材５５の上面が、保護膜２１の上面と同じ高さになる。波長変換部材５５は、発光素子５０の上面に接している。
次に、図２７に示すように、第２貫通孔５６内に波長変換部材５５を形成する。例えば、蛍光体を含有した透光性の樹脂材料を第２貫通孔５６内にポッティングし、固化させ、上面を研削することにより平坦化する。これにより、波長変換部材５５の上面が、保護膜２１の上面と同じ高さになる。波長変換部材５５は、発光素子５０の上面に接している。
次に、図２に示すように、波長変換部材５５上にカラーフィルター７１を形成する。カラーフィルター７１の周辺部は保護膜２１上に形成される。次に、カラーフィルター７１上にマイクロレンズ７２を形成する。
次に、図１に示すように、保護膜２１上に第１上部配線７３及び第２上部配線７４を形成する。第１上部配線７３は、第２層間絶縁膜２０から露出する第３配線５４の上端に接続される。第２上部配線７４は、第２層間絶縁膜２０から露出する第４配線５７の上端に接続される。
このようにして、本実施形態に係る発光装置１が製造される。
このようにして、本実施形態に係る発光装置１が製造される。
本実施形態によれば、図３～図７に示す工程により、構造体１０５を準備する。構造体１０５は、絶縁膜１７、第１シリコン基板１６及び第２シリコン基板１４等を含み、第２シリコン基板１４の第４面１４ｂに発光素子５０が設けられている。そして、図８～図１１に示す工程により、絶縁膜１７上にゲート電極３３を形成し、図１２に示す工程により、第１シリコン基板１６の上層部分に第１半導体領域３１及び第２半導体領域３２を形成する。これにより、スイッチング素子３０が形成される。次に、図１５に示す工程により、発光素子５０を露出させる第１貫通孔５１を形成し、図１９に示す工程により、第１半導体領域３１及び第２半導体領域３２をそれぞれ露出させる第１孔１１１及び第２孔１１２を形成し、図２０～図２２に示す工程により、配線電極５３を形成する。配線電極５３は、第１貫通孔５１、第１孔１１１及び第２孔１１２を介してスイッチング素子３０を発光素子５０に接続する。このようにして、一連の半導体プロセスを用いて形成される１つの積層体２９内に、発光素子５０とスイッチング素子３０を形成し、相互に接続することができるため、発光素子５０とスイッチング素子３０を近接して配置することができる。この結果、発光装置１を微細化することができ、発光装置１の高集積化を図ることができる。
また、スイッチング素子３０としてＭＯＳＦＥＴを用いているため、スイッチング素子３０として薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）を用いる場合と比較して、スイッチング速度が高い。これにより、発光素子５０をより高速で制御することができる。この結果、例えば、発光装置１を表示装置の画素として使用する場合には、動画表示の品質が向上する。
また、本実施形態においては、第１貫通孔５１を形成した後、図１７に示す工程により、第１貫通孔５１の側面と、第１シリコン基板１６の第１面１６ａとを覆うように、光反射部材１９を形成している。これにより、発光素子５０から出射した光を光反射部材１９が上方に向けて反射することができ、発光装置１における光の取出効率が向上する。
また、本実施形態においては、図１８に示す工程により、第１貫通孔５１内に絶縁部材５２を形成し、図２０に示す工程により、絶縁部材５２に第３孔１１３を形成し、図２１及び図２２に示す工程により、第３孔１１３内に配線電極５３の第３導通部５３ｆを形成している。これにより、高さ方向において異なる位置に配置された発光素子５０とスイッチング素子３０を、積層体２９の内部で接続することができる。この結果、発光素子５０とスイッチング素子３０を積層体２９の外部を介して接続する場合と比較して、電気抵抗を低減できると共に、信頼性が向上する。
また、本実施形態においては、図２４に示す工程により、絶縁部材５２に第２貫通孔５６を形成し、図２７に示す工程により、第２貫通孔５６内に波長変換部材５５を形成している。これにより、発光素子５０から出射した光を、波長変換部材５５によってピーク波長が異なる他の光に変換することができ、発光装置１から発光素子５０から出射した光とその光の波長とは異なる波長の光を出射させることができる。また、波長変換部材５５を第２貫通孔５６内に配置することにより、発光装置１の薄型化を図ることができる。
また、本実施形態においては、図８に示す工程により、構造体１０５の下面に、第１層間絶縁膜１２及び接合部材１１を介して、支持基板１０を接合している。これにより、構造体１０５の剛性が向上して、以後の工程が容易になる。また、完成後の発光装置１に支持基板１０を残留させることにより、発光装置１の強度が向上する。
なお、図４に示す構造体１０４は、酸化膜１５を構造体１０３ではなくＳＯＩ基板１０１に設け、構造体１０３の第２シリコン基板１４の第３面１４ａを、ＳＯＩ基板１０１の酸化膜１５の下面に接合して形成してもよい。また、構造体１０３と、シリコン基板１０２と、シリコン基板１０２の下面１０２ａに設けられた絶縁膜１７と、を有する第１構造体と、第１シリコン基板１６と、第１シリコン基板１６の第２面１６ｂに設けられた酸化膜１５と、を有する第２構造体を準備する。そして、第１構造体の絶縁膜１７の下面を、第２構造体の第１シリコン基板１６の第１面１６ａに接合すると共に、第２構造体の酸化膜１５の下面を構造体１０３の第２シリコン基板１４の第３面１４ａに接合することで図４に示す構造体１０４を形成してもよい。
なお、上述の実施形態においては、スイッチング素子３０としてｎチャネル型ＭＯＳＦＥＴを設ける例を示したが、これには限定されない。スイッチング素子３０として、例えば、ｐチャネル型ＭＯＳＦＥＴを設けてもよく、ｎチャネル型ＭＯＳＦＥＴ及びｐチャネル型ＭＯＳＦＥＴの双方を設けてＣＭＯＳを構成してもよい。
前述の実施形態は、本発明を具現化した例であり、本発明はこれらの実施形態には限定されない。例えば、前述の実施形態において、いくつかの構成要素又は工程を追加、削除又は変更したものも本発明に含まれる。
本発明は、例えば、表示装置の自発光素子等に利用することができる。
１：発光装置
１０：支持基板
１１：接合部材
１２：第１層間絶縁膜
１３：化合物半導体層
１４：第２シリコン基板
１４ａ：第３面
１４ｂ：第４面
１５：酸化膜
１６：第１シリコン基板
１６ａ：第１面
１６ｂ：第２面
１７：絶縁膜
１８：第１シリコン酸化層
１９：光反射部材
２０：第２層間絶縁膜
２０ｂ：第２シリコン酸化層
２０ｃ：第３シリコン酸化層
２０ｄ：第４シリコン酸化層
２１：保護膜
２９：積層体
３０：スイッチング素子
３１：第１半導体領域
３２：第２半導体領域
３３：ゲート電極
５０：発光素子
５１：第１貫通孔
５１ａ：側面
５１ｂ：底面
５２：絶縁部材
５３：配線電極
５３ａ：第１配線
５３ｂ：第２配線
５３ｃ：導通部
５３ｄ：第１導通部
５３ｅ：第２導通部
５３ｆ：第３導通部
５３ｇ：第４導通部
５３ｈ：第５導通部
５４：第３配線
５５：波長変換部材
５６：第２貫通孔
５７：第４配線
６１：カバーメタル
６２：ｐ側電極
６３：第１半導体層
６４：活性層
６５：第２半導体層
６６：孔
７０：反射膜
７１：カラーフィルター
７２：マイクロレンズ
７３：第１上部配線
７４：第２上部配線
１０１：ＳＯＩ基板
１０２：シリコン基板
１０２ａ：下面
１０３、１０４、１０５：構造体
１０６：レジストパターン
１０７、１０８：孔
１０９：凹部
１１１：第１孔
１１２：第２孔
１１３：第３孔
１１４：第４孔
Ｒｌ：発光領域
Ｒｐ：周辺領域
Ｒｓ：スイッチング領域
１０：支持基板
１１：接合部材
１２：第１層間絶縁膜
１３：化合物半導体層
１４：第２シリコン基板
１４ａ：第３面
１４ｂ：第４面
１５：酸化膜
１６：第１シリコン基板
１６ａ：第１面
１６ｂ：第２面
１７：絶縁膜
１８：第１シリコン酸化層
１９：光反射部材
２０：第２層間絶縁膜
２０ｂ：第２シリコン酸化層
２０ｃ：第３シリコン酸化層
２０ｄ：第４シリコン酸化層
２１：保護膜
２９：積層体
３０：スイッチング素子
３１：第１半導体領域
３２：第２半導体領域
３３：ゲート電極
５０：発光素子
５１：第１貫通孔
５１ａ：側面
５１ｂ：底面
５２：絶縁部材
５３：配線電極
５３ａ：第１配線
５３ｂ：第２配線
５３ｃ：導通部
５３ｄ：第１導通部
５３ｅ：第２導通部
５３ｆ：第３導通部
５３ｇ：第４導通部
５３ｈ：第５導通部
５４：第３配線
５５：波長変換部材
５６：第２貫通孔
５７：第４配線
６１：カバーメタル
６２：ｐ側電極
６３：第１半導体層
６４：活性層
６５：第２半導体層
６６：孔
７０：反射膜
７１：カラーフィルター
７２：マイクロレンズ
７３：第１上部配線
７４：第２上部配線
１０１：ＳＯＩ基板
１０２：シリコン基板
１０２ａ：下面
１０３、１０４、１０５：構造体
１０６：レジストパターン
１０７、１０８：孔
１０９：凹部
１１１：第１孔
１１２：第２孔
１１３：第３孔
１１４：第４孔
Ｒｌ：発光領域
Ｒｐ：周辺領域
Ｒｓ：スイッチング領域
Claims (12)
- 第１面と、前記第１面とは反対側に位置する第２面と、を含む第１シリコン基板と、
前記第１シリコン基板の前記第２面側に設けられ、前記第２面と対向する第３面と、前記第３面とは反対側に位置する第４面と、を含む第２シリコン基板と、
前記第１シリコン基板の前記第１面に形成されたスイッチング素子と、
前記第２シリコン基板の前記第４面側に設けられた発光素子と、
絶縁部材と、
前記絶縁部材内に設けられ、前記スイッチング素子を前記発光素子に接続する配線電極と、
を備え、
前記第１シリコン基板及び前記第２シリコン基板には第１貫通孔が形成されており、
前記絶縁部材は前記第１貫通孔の側面に設けられており、
前記絶縁部材には、前記発光素子を露出させる第２貫通孔が形成されている発光装置。 - 前記第１面の少なくとも一部は第１導電型であり、
前記スイッチング素子は、
前記第１面に形成された第２導電型の第１半導体領域及び第２半導体領域と、
前記第１半導体領域と前記第２半導体領域の間における前記第１シリコン基板の前記第１面に接する絶縁膜と、
前記絶縁膜上に設けられたゲート電極と、
を有し、
前記発光素子は、
前記第１導電型の第１半導体層と、
前記第２導電型の第２半導体層と、
前記第１半導体層と前記第２半導体層との間に設けられた活性層と、
を有し、
前記配線電極は、前記第１半導体層及び前記第２半導体層のうちの一方と、前記第１半導体領域とを接続する請求項１に記載の発光装置。 - 前記第１半導体層、前記活性層、及び、前記第２半導体層は、ガリウム及び窒素を含む請求項２に記載の発光装置。
- 前記第１貫通孔の側面及び前記第１面を覆う光反射部材をさらに備えた、請求項１～３のいずれか１つに記載の発光装置。
- 前記絶縁部材は、孔を有し、
前記配線電極は、
上面視において前記発光素子が設けられた領域よりも外側に位置する導通部を有し、前記発光素子に接続された第１配線と、
少なくとも一部が前記孔内に設けられ、前記導通部と前記スイッチング素子とに接続された第２配線と、
を有した請求項１～４のいずれか１つに記載の発光装置。 - 前記第２貫通孔内に設けられた波長変換部材をさらに備えた請求項１～５のいずれか１つに記載の発光装置。
- 前記第２シリコン基板の前記第４面及び前記発光素子に接合された支持基板をさらに備えた請求項１～６のいずれか１つに記載の発光装置。
- 第１面と、前記第１面とは反対側に位置する第２面とを含み、少なくとも前記第１面の一部が第１導電型である第１シリコン基板と、前記第１シリコン基板の前記第１面上に設けられた絶縁膜と、前記第１シリコン基板の前記第２面側に設けられ、前記第２面と対向する第３面と、前記第３面とは反対側に位置する第４面とを含む第２シリコン基板と、前記第２シリコン基板の前記第４面上に設けられた発光素子と、前記発光素子に接続され、上面視において前記発光素子が設けられた領域よりも外側に位置する導通部を有する第１配線と、を含む構造体を準備する工程と、
前記絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記第１シリコン基板の前記第１面に不純物を注入することにより、前記第１シリコン基板の前記第１面に第２導電型の第１半導体領域及び第２半導体領域を形成する工程と、
前記絶縁膜、前記第１シリコン基板、及び前記第２シリコン基板を前記絶縁膜側から選択的に除去することにより、前記発光素子を露出させる第１貫通孔を形成する工程と、
前記絶縁膜を除去することにより、前記第１半導体領域を前記絶縁膜から露出させる第１孔と、前記第２半導体領域を前記絶縁膜から露出させる第２孔と、を形成する工程と、
前記導通部と前記第１半導体領域とを接続する第２配線を形成する工程と、
を備えた発光装置の製造方法。 - 前記第１貫通孔を形成する工程の後、前記第１貫通孔の側面と、前記第１シリコン基板の前記第１面とを覆う光反射部材を形成する工程をさらに備えた請求項８に記載の発光装置の製造方法。
- 前記光反射部材を形成する工程の後、前記第１貫通孔内に前記光反射部材及び前記発光素子を覆う絶縁部材を形成する工程と、
前記絶縁部材を選択的に除去することにより、前記発光素子を露出させる第２貫通孔を形成する工程と、
をさらに備え、
前記第２配線を形成する工程は、
前記絶縁部材に前記導通部を露出させる第３孔を形成する工程と、
前記第２配線を前記第３孔を介して前記導通部に接続するとともに、前記第１孔を介して前記第１半導体領域に接続する工程と、
を有した請求項９に記載の発光装置の製造方法。 - 前記絶縁部材に前記第２貫通孔を形成する工程の後、前記第２貫通孔内に波長変換部材を形成する工程をさらに備えた請求項１０に記載の発光装置の製造方法。
- 前記ゲート電極を形成する工程の前に、前記第２シリコン基板の前記第４面及び前記発光素子に支持基板を接合する工程をさらに備えた請求項８～１１のいずれか１つに記載の発光装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020182586A JP7510596B2 (ja) | 2020-10-30 | 2020-10-30 | 発光装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020182586A JP7510596B2 (ja) | 2020-10-30 | 2020-10-30 | 発光装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022072895A JP2022072895A (ja) | 2022-05-17 |
| JP7510596B2 true JP7510596B2 (ja) | 2024-07-04 |
Family
ID=81604997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020182586A Active JP7510596B2 (ja) | 2020-10-30 | 2020-10-30 | 発光装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7510596B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010278151A (ja) | 2009-05-27 | 2010-12-09 | Panasonic Electric Works Co Ltd | 発光装置 |
| JP2011035064A (ja) | 2009-07-30 | 2011-02-17 | Renesas Electronics Corp | 半導体装置、半導体基板、及び半導体基板の処理方法 |
| JP2011222999A (ja) | 2010-04-13 | 2011-11-04 | Lg Innotek Co Ltd | 発光素子 |
| CN107393940A (zh) | 2017-09-06 | 2017-11-24 | 严光能 | Led显示设备及其制造方法 |
| US20180122836A1 (en) | 2016-10-28 | 2018-05-03 | Lg Display Co., Ltd. | Light emitting diode display device |
| US20200105826A1 (en) | 2018-10-02 | 2020-04-02 | Samsung Display Co., Ltd. | Display device |
-
2020
- 2020-10-30 JP JP2020182586A patent/JP7510596B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010278151A (ja) | 2009-05-27 | 2010-12-09 | Panasonic Electric Works Co Ltd | 発光装置 |
| JP2011035064A (ja) | 2009-07-30 | 2011-02-17 | Renesas Electronics Corp | 半導体装置、半導体基板、及び半導体基板の処理方法 |
| JP2011222999A (ja) | 2010-04-13 | 2011-11-04 | Lg Innotek Co Ltd | 発光素子 |
| US20180122836A1 (en) | 2016-10-28 | 2018-05-03 | Lg Display Co., Ltd. | Light emitting diode display device |
| CN107393940A (zh) | 2017-09-06 | 2017-11-24 | 严光能 | Led显示设备及其制造方法 |
| US20200105826A1 (en) | 2018-10-02 | 2020-04-02 | Samsung Display Co., Ltd. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022072895A (ja) | 2022-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI692075B (zh) | 半導體裝置及其製造方法 | |
| KR102665055B1 (ko) | 복수의 다이오드를 구비하는 광전자 장치의 제조 방법 | |
| TWI692076B (zh) | 具有微透鏡陣列之發光二極體顯示器面板 | |
| CN101681969B (zh) | 用于制造多个光电子器件的方法和光电子器件 | |
| JP4147073B2 (ja) | 発光ダイオードの製造方法 | |
| KR101691589B1 (ko) | 발광 다이오드 및 그것을 제조하는 방법 | |
| CN107437551B (zh) | 显示装置及其制造方法 | |
| CN112701137A (zh) | 包括led的发射显示装置 | |
| CN112970127B (zh) | 发光元件 | |
| JP5148336B2 (ja) | 発光ダイオードチップおよびその製造方法 | |
| US11158593B2 (en) | Structures for bonding a group III-V device to a substrate by stacked conductive bumps | |
| CN111384007B (zh) | Pin二极管中的高效散热 | |
| JP7646225B2 (ja) | 半導体デバイスを製造する方法およびその半導体デバイス | |
| KR20090122833A (ko) | 발광다이오드 및 그의 제조방법 | |
| KR101660020B1 (ko) | 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법 | |
| KR20150069228A (ko) | 파장변환층을 갖는 발광 다이오드 및 그것을 제조하는 방법 | |
| JP5758592B2 (ja) | 露光による実装体及び多品種実装体の露光による製造方法 | |
| KR101723201B1 (ko) | 발광 다이오드 및 그것을 제조하는 방법 | |
| KR101679395B1 (ko) | 발광 다이오드 및 그것을 제조하는 방법 | |
| CN110729321A (zh) | 发光装置封装件 | |
| KR102914245B1 (ko) | 광전자 장치 | |
| JP7510596B2 (ja) | 発光装置及びその製造方法 | |
| KR20180112372A (ko) | 반도체 장치 및 이의 제조 방법 | |
| KR101826949B1 (ko) | 발광 다이오드 | |
| JP2024137786A (ja) | 半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240424 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240509 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240522 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240604 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7510596 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |