JP7536619B2

JP7536619B2 - 窒化物半導体装置

Info

Publication number: JP7536619B2
Application number: JP2020196157A
Authority: JP
Inventors: 浩隆大嶽; 真也 ▲高▼堂
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2020-11-26
Filing date: 2020-11-26
Publication date: 2024-08-20
Anticipated expiration: 2040-11-26
Also published as: JP2022084345A; US20220165875A1

Description

本開示は、窒化物半導体装置に関する。

近年、窒化物半導体をアクティブ領域の主材料に用いた高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）が提案されており、パワーデバイスへの応用が展開しつつある。窒化物半導体は、III-V族半導体においてV族元素に窒素を用いた半導体である。典型的なシリコンカーバイド（ＳｉＣ）パワーデバイスと比較すると、窒化物半導体を用いたパワーデバイスは、ＳｉＣパワーデバイスと同様に低オン抵抗の特徴を有することに加えて、ＳｉＣパワーデバイスよりも高速・高周波動作可能なデバイスとして認知されている。

ＨＥＭＴ等のパワートランジスタでは、フェールセーフの観点から、ゲート電圧が印加されていないゼロバイアス時にソース－ドレイン間の電流経路（チャネル）を遮断するノーマリーオフ動作が求められる。特許文献１は、ノーマリーオフ型のパワートランジスタを実現する窒化物半導体装置を記載している。

特許文献１に記載された窒化物半導体装置では、電子走行層とも呼ばれる窒化ガリウム（ＧａＮ）層と、電子走行層の上に積層され、電子供給層とも呼ばれる窒化アルミニウムガリウム（ＡｌＧａＮ）層とがヘテロ接合されている。この電子走行層と電子供給層との間のヘテロ接合界面付近の位置においてＧａＮ層に２次元電子ガス（２ＤＥＧ）がチャネルとして形成されており、アクセプタ型不純物がドーピングされたＧａＮ層（ｐ型ＧａＮ層）が、ゲート電極の直下において電子供給層の上に設けられている。このｐ型ＧａＮ層に含まれるアクセプタ型不純物の存在により、ゲート電極の直下の領域における電子走行層のチャネルが消失することで、ノーマリーオフ動作が実現される。そして、ゲート電極に適切なオン電圧を印加することで、ゲート電極の直下の領域における電子走行層にチャネルが誘起されて、ソース－ドレイン間が導通される。

特開２０１７－７３５０６号公報

上記のような特許文献１の構造では、ゲート電極とｐ型ＧａＮ層とがショットキー接合されて両者の界面にエネルギー障壁が形成されており、このエネルギー障壁と、電子供給層のエネルギー障壁とによりゲート耐圧が保たれている。しかしながら、このような構造におけるゲート電極への大きな正のバイアスの印加は、ゲートリーク電流の増加を引き起こし得る。例えば寄生インダクタンスの影響などの何らかの外的要因によりゲート電極に過剰な正バイアスが印加されると、ゲート電極からｐ型ＧａＮ層内にホールが注入されてｐ型ＧａＮ層と電子供給層との界面に蓄積される。このホール蓄積に起因して、電子供給層のバンドベンディングが生じて電子走行層からｐ型ＧａＮ層への電子供給層を介した電子の移動（電子リーク）が生じる。このような電子リークは、ゲートリーク電流を増大させ、ゲート耐圧を低下させる。

本開示の一態様による窒化物半導体装置は、窒化物半導体によって構成された電子走行層と、前記電子走行層上に形成され、前記電子走行層よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層と、前記電子供給層上の一部に形成され、前記電子供給層よりも小さなバンドギャップを有する窒化物半導体によって構成されたステップ層と、前記電子供給層上または前記ステップ層上の一部に形成され、アクセプタ型不純物を含むゲート層と、前記ゲート層上に形成されたゲート電極と、前記電子供給層と接しているソース電極およびドレイン電極とを備えている。前記ステップ層は、平面視において前記ゲート層の外側に延出する延出部を含み、前記延出部は、アンドープ層によって構成されている。

この構成によれば、アンドープ層によって構成された延出部が、平面視においてゲート層の外側に延出している。このため、延出部直下の領域における２次元電子ガスの空乏化を抑制しつつ、ステップ層と電子供給層との間の界面におけるホール密度が低減される。したがって、窒化物半導体装置において、オン抵抗の上昇を抑制しつつ、ゲートリーク電流を低減してゲート耐圧を向上させることができる。

本開示の窒化物半導体装置によれば、ゲートリーク電流を低減してゲート耐圧を向上させることができる。

第１実施形態に係る例示的な窒化物半導体装置の概略断面図である。図１の窒化物半導体装置の部分拡大断面図である。図１の窒化物半導体装置の例示的な製造工程を示す概略断面図である。図３に続く製造工程を示す概略断面図である。図４に続く製造工程を示す概略断面図である。図５に続く製造工程を示す概略断面図である。図６に続く製造工程を示す概略断面図である。図７に続く製造工程を示す概略断面図である。図８に続く製造工程を示す概略断面図である。図９に続く製造工程を示す概略断面図である。第２実施形態に係る例示的な窒化物半導体装置の概略断面図である。図１１の窒化物半導体装置の例示的な製造工程を示す概略断面図である。第３実施形態に係る例示的な窒化物半導体装置の概略断面図である。第４実施形態に係る例示的な窒化物半導体装置の概略断面図である。図１４の窒化物半導体装置の例示的な製造工程を示す概略断面図である。第５実施形態に係る例示的な窒化物半導体装置の概略断面図である。第６実施形態に係る例示的な窒化物半導体装置の概略断面図である。図１７の窒化物半導体装置の例示的な製造工程を示す概略断面図である。図１８に続く製造工程を示す概略断面図である。図１９に続く製造工程を示す概略断面図である。図２０に続く製造工程を示す概略断面図である。図２１に続く製造工程を示す概略断面図である。図２２に続く製造工程を示す概略断面図である。図２３に続く製造工程を示す概略断面図である。第７実施形態に係る例示的な窒化物半導体装置の概略断面図である。図２５の窒化物半導体装置の例示的な製造工程を示す概略断面図である。図２６に続く製造工程を示す概略断面図である。図２７に続く製造工程を示す概略断面図である。図２８に続く製造工程を示す概略断面図である。図２９に続く製造工程を示す概略断面図である。図３０に続く製造工程を示す概略断面図である。図３１に続く製造工程を示す概略断面図である。図３２に続く製造工程を示す概略断面図である。図３３に続く製造工程を示す概略断面図である。図３４に続く製造工程を示す概略断面図である。第８実施形態に係る例示的な窒化物半導体装置の概略断面図である。図１の窒化物半導体装置の例示的な形成パターンを示す概略平面図である。図３７のＦ３８－Ｆ３８線に沿ったアクティブ領域の概略断面図である。図３７のＦ３９－Ｆ３９線に沿った非アクティブ領域の概略断面図である。図１の窒化物半導体装置の別の例示的な形成パターンを示す概略平面図である。図４０のＦ４１－Ｆ４１線に沿った非アクティブ領域の概略断面図である。

以下、添付図面を参照して本開示における窒化物半導体装置の実施形態を説明する。
なお、図面における構成要素は、分かり易さおよび明瞭化のために部分的に拡大されている場合があり、必ずしも実際の縮尺どおりに描かれているわけではない。また、理解を容易にするために、断面図では、ハッチング線が省略されている場合がある。

（第１実施形態）
図１は、第１実施形態に係る例示的な窒化物半導体装置１０の概略断面図である。なお、本開示において使用される「平面視」という用語は、図１に示される互いに直交するＸＹＺ軸のＺ軸方向に窒化物半導体装置１０を視ることをいう。また、図１に示される窒化物半導体装置１０において、＋Ｚ方向を上、－Ｚ方向を下、＋Ｘ方向を右、－Ｘ方向を左と定義する。特に断りが無い場合、「平面視」とは、窒化物半導体装置１０をＺ軸に沿って上方から視ることを指す。

この窒化物半導体装置１０は、窒化物半導体を用いた高電子移動度トランジスタ（ＨＥＭＴ）であり、基板１２と、基板１２上に形成されたバッファ層１４と、バッファ層１４上に形成された電子走行層１６と、電子走行層１６上に形成された電子供給層１８とを含む。

基板１２には、例えばシリコン基板を用いることができる。例えば、０．００１Ωｍｍ以上０．５Ωｍｍ以下（または０．０１Ωｍｍ以上０．１Ωｍｍ以下）の電気抵抗率を有するｐ型シリコン基板を基板１２に用いることができる。あるいは、シリコン基板に代えて、サファイア基板、シリコンカーバイド（ＳｉＣ）基板、窒化ガリウム（ＧａＮ）基板等を用いることもできる。基板１２の厚さは、例えば２００μｍ以上７００μｍ以下とすることができる。

バッファ層１４は、１つまたは複数の窒化物半導体膜で構成されている。例えば、バッファ層１４は、窒化アルミニウム（ＡｌＮ）膜、窒化アルミニウムガリウム（ＡｌＧａＮ）膜、および異なるアルミニウム（Ａｌ）組成を有するＡｌＧａＮ複合膜（以下、グレーデッドＡｌＧａＮ層という）のうちの少なくとも１つを含んでもよい。例えば、バッファ層１４は、ＡｌＮの単膜、ＡｌＧａＮの単膜、ＡｌＧａＮ／ＧａＮ超格子構造を有する膜、ＡｌＮ／ＡｌＧａＮ超格子構造を有する膜、またはＡｌＮ／ＧａＮ超格子構造を有する膜によって構成されてもよい。

第１実施形態では、バッファ層１４は、基板１２上に形成されたＡｌＮ層を第１バッファ層とし、ＡｌＮ層上に形成されたグレーデッドＡｌＧａＮ層を第２バッファ層とした多層バッファ層である。この場合、第１バッファ層の厚さは、例えば８０ｎｍ以上５００ｎｍ以下とすることができる。第２バッファ層は、例えば、第１バッファ層に近い側から順にＡｌ組成が７５％、５０％、２５％の３つのＡｌＧａＮ層からなるグレーデッドＡｌＧａＮ層とすることができる。第２バッファ層の厚さ（３つのＡｌＧａＮ層の合計厚さ）は、例えば、３００ｎｍ以上１μｍ以下とすることができる。なお、グレーデッドＡｌＧａＮ層は、任意の適切な層数のＡｌＧａＮ層を含むことができる。また、グレーデッドＡｌＧａＮ層における各ＡｌＧａＮ層の厚さは同じでもよいし異なっていてもよい。なお、バッファ層１４におけるリーク電流を抑制するために、バッファ層１４の一部に不純物を導入してバッファ層１４の表層領域以外を半絶縁性にしてもよい。その場合、不純物は、例えば炭素（Ｃ）または鉄（Ｆｅ）であり、不純物の濃度は、例えば４×１０^１６ｃｍ^－３以上とすることができる。

電子走行層１６は、窒化物半導体によって構成されており、第１実施形態ではＧａＮ層である。電子走行層１６の厚さは、例えば、０．５μｍ以上２μｍ以下とすることができる。なお、電子走行層１６におけるリーク電流を抑制するために、電子走行層１６の一部に不純物を導入して電子走行層１６の表層領域以外を半絶縁性にしてもよい。その場合、不純物は、例えばＣであり、不純物の濃度は、例えば４×１０^１６ｃｍ^－３以上とすることができる。

電子供給層１８は、電子走行層１６よりも大きなバンドギャップを有する窒化物半導体によって構成されており、第１実施形態ではＡｌＧａＮ層である。窒化物半導体では、Ａｌ組成が高いほどバンドギャップが大きくなる。このため、ＡｌＧａＮ層である電子供給層１８は、ＧａＮ層である電子走行層１６よりも大きなバンドギャップを有している。例えば、第１実施形態では、電子供給層１８は、Ａｌ_ｘＧａ_１－ｘＮによって構成され、ｘは０＜ｘ＜０．４であることが好ましく、より好ましくは、０．１＜ｘ＜０．３である。電子供給層１８の厚さは、例えば５ｎｍ以上２０ｎｍ以下とすることができる。

電子走行層１６と電子供給層１８とはバルク領域では格子定数が異なっており、互いの関係は格子不整合系のヘテロ接合である。電子走行層１６および電子供給層１８の自発分極と、電子供給層１８のヘテロ接合部が受ける圧縮応力に起因するピエゾ分極とによって、電子走行層１６と電子供給層１８との間のヘテロ接合界面付近における電子走行層１６の伝導帯のエネルギーレベルはフェルミ準位よりも低くなる。これにより、電子走行層１６と電子供給層１８とのヘテロ接合界面に近い位置（例えば、界面から数ｎｍ程度の距離）において電子走行層１６内には２次元電子ガス（２ＤＥＧ）２０が広がっている。

窒化物半導体装置１０はさらに、電子供給層１８上の一部に形成され、電子供給層１８よりも小さなバンドギャップを有する窒化物半導体によって構成されたステップ層２２と、ステップ層２２上に形成された第１パッシベーション層２４とを含む。また、窒化物半導体装置１０は、電子供給層１８上またはステップ層２２上の一部に形成され、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層２６と、ゲート層２６上に形成されたゲート電極２８とを含む。第１実施形態では、ゲート層２６は、ステップ層２２上の一部に形成されている。また、窒化物半導体装置１０は、第２パッシベーション層３０と、第２パッシベーション層３０を貫通して電子供給層１８と接しているソース電極３２およびドレイン電極３４を含む。

第２パッシベーション層３０は、電子供給層１８の上面の一部をソースコンタクト１８Ａおよびドレインコンタクト１８Ｂとしてそれぞれ露出させるソースコンタクトホール３０Ａおよびドレインコンタクトホール３０Ｂを含み、ソース電極３２およびドレイン電極３４はそれぞれ、ソースコンタクトホール３０Ａおよびドレインコンタクトホール３０Ｂを介して２ＤＥＧ２０にオーミック接触するように電子供給層１８に接合されている。窒化物半導体装置１０をＺＸ面の断面で見た場合、ソースコンタクト１８Ａ、ステップ層２２、およびドレインコンタクト１８Ｂは、Ｘ方向に並んでいる。したがって、ソースコンタクト１８Ａは、ステップ層２２に対して－Ｘ方向に位置しており、ドレインコンタクト１８Ｂは、ステップ層２２に対して＋Ｘ方向に位置している。図示は省略するが、ソース電極３２は、基板１２に電気的に接続されている。

ステップ層２２は、電子供給層１８上の一部に形成され、電子供給層１８よりも小さなバンドギャップを有する窒化物半導体によって構成されている。ステップ層２２は、第１実施形態ではＧａＮ層である。したがって、ＧａＮ層であるステップ層２２は、ＡｌＧａＮ層である電子供給層１８よりも小さなバンドギャップを有している。ステップ層２２は、アンドープ層である。本開示において使用される「アンドープ層」という用語は、不純物が意図的に導入されていない層として定義される。しかしながら、窒化物半導体装置１０の形成過程において、ステップ層２２に意図せず不純物が混入する場合もある。例えば、ステップ層２２は、１×１０^１８ｃｍ^－３以下の濃度のアクセプタ型不純物を含み得る。ステップ層２２は、ソースコンタクト１８Ａと、ドレインコンタクト１８Ｂとの間に、その両方から離間して配置されている。ステップ層２２は、ドレインコンタクトホール３０Ｂよりもソースコンタクトホール３０Ａ寄りに偏って配置されている。平面視においてステップ層２２とドレインコンタクト１８Ｂとの間の距離は、ゲート－ドレイン間耐圧を維持する観点により定めることができる。一例においては、ステップ層２２は、平面視においてソースコンタクト１８Ａから例えば０．５μｍ以上離間し、平面視においてドレインコンタクト１８Ｂから例えば３．０μｍ以上離間している。

ステップ層２２は、ソース側延出部２２Ａと、ドレイン側延出部２２Ｂと、ベース部２２Ｃとを含む。第１実施形態では、ソース側延出部２２Ａが「第１延出部」に対応し、ドレイン側延出部２２Ｂが「第２延出部」に対応する。

ベース部２２Ｃは、図１のＸ軸に沿った方向において、ソース側延出部２２Ａとドレイン側延出部２２Ｂとの間に位置している。ただし、ベース部２２Ｃと各延出部２２Ａ，２２Ｂとの間に物理的な境界はない。ベース部２２Ｃは、ゲート層２６の直下の領域に位置するステップ層２２の部分として定義されるものであり、したがって、ゲート層２６と同じ幅を有している。なお、特に断りがない場合、本開示において使用される「幅」とは、図１のＸ軸に沿った長さと定義される。

ソース側延出部２２Ａは、ベース部２２Ｃに隣接しており、ベース部２２Ｃとの境界から－Ｘ方向においてソースコンタクト１８Ａに向かって延びるステップ層２２の一部である。ドレイン側延出部２２Ｂは、ベース部２２Ｃに隣接しており、ベース部２２Ｃとの境界から＋Ｘ方向においてドレインコンタクト１８Ｂに向かって延びるステップ層２２の一部である。したがって、ソース側延出部２２Ａおよびドレイン側延出部２２Ｂは、平面視においてゲート層２６の外側に延出している。ドレイン側延出部２２Ｂの幅Ｗ２は、ソース側延出部２２Ａの幅Ｗ１と同じか、またはそれよりも大きい（Ｗ１，Ｗ２については図２を参照）。

例えば、ソース側延出部２２Ａの幅Ｗ１およびドレイン側延出部２２Ｂの幅Ｗ２を広くすると、ゲート耐圧向上が期待できる。しかしながら、それによるトレードオフとして、（１）ソース側延出部２２Ａがソースコンタクト１８Ａの近傍まで延在している場合、ゲート－ソース間リークが増大する可能性があること、（２）ドレイン側延出部２２Ｂが後述するソースフィールドプレート長よりも長く延在している場合、ソースフィールドプレート長から空乏層を伸長させる効果が薄れることが考えられる。各延出部２２Ａ，２２Ｂの幅は、これらのトレードオフを考慮して定めることができる。例えば、ソース側延出部２２Ａの幅Ｗ１は、０．１μｍ以上０．３μｍ以下であり、ドレイン側延出部２２Ｂの幅Ｗ２は、０．１μｍ以上０．８μｍ以下である。第１実施形態では、ソース側延出部２２Ａの幅Ｗ１は約０．２μｍであり、ドレイン側延出部２２Ｂの幅Ｗ２は約０．６μｍである。好ましくは、ソース側延出部２２Ａは、ゲート層２６よりも小さい幅を有し、ドレイン側延出部２２Ｂは、ゲート層２６よりも大きい幅を有することができる。一例において、ソース側延出部２２Ａの幅Ｗ１は、ゲート層２６の幅の約０．４倍であり、ドレイン側延出部２２Ｂの幅Ｗ２は、ゲート層２６の幅の約１．２倍である。

ソース側延出部２２Ａの上面は、その幅Ｗ１全体にわたり第１パッシベーション層２４によって覆われている。このため、ソース側延出部２２Ａは、第１パッシベーション層２４によってプロセスダメージから保護されて、均一の厚さに維持される。同様に、ドレイン側延出部２２Ｂの上面は、その幅Ｗ２全体にわたり第１パッシベーション層２４によって覆われている。このため、ドレイン側延出部２２Ｂは、第１パッシベーション層２４によってプロセスダメージから保護されて、均一の厚さに維持される。

ソース側延出部２２Ａの厚さおよびドレイン側延出部２２Ｂの厚さは、ベース部２２Ｃの厚さと同じである。すなわち、ステップ層２２の厚さは、ソース側延出部２２Ａ、ドレイン側延出部２２Ｂ、およびベース部２２Ｃのすべてにおいて一定である。ステップ層２２は、例えば、１０ｎｍ以上３０ｎｍ以下の厚さを有することができる。第１実施形態では、ステップ層２２の厚さは、２５ｎｍ以下、好ましくは１５ｎｍ以下である。

第１パッシベーション層２４は、例えば、二酸化シリコン（ＳｉＯ_２）層または窒化シリコン（ＳｉＮ）層から形成することができる。第１パッシベーション層２４は、第１実施形態ではＳｉＯ_２層である。第１パッシベーション層２４は、平面視においてゲート層２６と同じ領域に、第１パッシベーション層２４を貫通する開口部２４Ａを有している。したがって、第１パッシベーション層２４は、ステップ層２２のソース側延出部２２Ａおよびドレイン側延出部２２Ｂ上には形成されているが、ゲート層２６の直下に位置するベース部２２Ｃ上には形成されていない。第１パッシベーション層２４は、第１実施形態では、ステップ層２２の各延出部２２Ａ，２２Ｂ上に形成されているが、ゲート層２６の上面には形成されていない。

第１パッシベーション層２４は、例えば３０ｎｍ以上２００ｎｍ以下の厚さを有することができる。第１実施形態では、第１パッシベーション層２４の厚さはステップ層２２の厚さよりも大きく、例えば約５０ｎｍである。ただし、これに限られず、両者の厚さは同じでもよいし、ステップ層２２の厚さが第１パッシベーション層２４の厚さよりも大きくてもよい。

ゲート層２６は、窒化物半導体によって構成されており、第１実施形態では、アクセプタ型不純物がドーピングされたＧａＮ層（ｐ型ＧａＮ層）である。ｐ型ＧａＮ層であるゲート層２６は、ＡｌＧａＮ層であるステップ層２２よりも小さなバンドギャップを有している。ゲート層２６は、ステップ層２２上の一部に形成されている。ゲート層２６は、平面視において、第１パッシベーション層２４の開口部２４Ａと同じ領域に形成されている。ゲート層２６は、台形状、矩形状またはリッジ状の断面を有する。ゲート層２６は、例えば、０．４μｍ以上１μｍ以下の幅を有することができる。第１実施形態では、ゲート層２６の幅（例えば、底部幅）は、約０．５μｍである。前述のように、ゲート層２６は、ステップ層２２のベース部２２Ｃと同じ幅を有する。

ゲート層２６は、例えば、１００ｎｍ以上１４０ｎｍ以下の厚さを有することができる。ゲート層２６の厚さは、例えば約１１０ｎｍである。ゲート層２６の厚さは、ステップ層２２の厚さよりも大きい。好ましくは、ゲート層２６の厚さは、ステップ層２２の厚さの４倍以上とすることができる。

ゲート層２６にドーピングされるアクセプタ型不純物の濃度は、１×１０^１９ｃｍ^－３以上３×１０^１９ｃｍ^－３以下とすることができる。例えば、第１実施形態では、アクセプタ型不純物は、平均濃度が約２×１０^１９ｃｍ^－３のマグネシウム（Ｍｇ）である。ただし、アクセプタ型不純物は、Ｍｇに代えて、あるいはＭｇに加えて、亜鉛（Ｚｎ）および炭素（Ｃ）のうちの少なくとも１つを含んでもよい。ゲート層２６は、ゲート層２６の直下の領域において、電子走行層１６に形成された２ＤＥＧ２０を空乏化するために設けられている。

図２は、図１の窒化物半導体装置１０の部分拡大断面図である。前述のように、ステップ層２２はアンドープ層として形成されているが、ステップ層２２のベース部２２Ｃは、図２のドットハッチングで示されるように、ゲート層２６から拡散したアクセプタ型不純物をわずかに含んでいる可能性がある。例えば、第１実施形態では、ベース部２２Ｃは、ゲート層２６から拡散したＭｇを含み得る。ステップ層２２に含まれ得るアクセプタ型不純物の濃度は、多くとも１０^１８ｃｍ^－３のオーダーであり、ゲート層２６にドーピングされるアクセプタ型不純物の濃度よりも低い。ステップ層２２をアンドープ層として形成して、ステップ層２２に含まれるアクセプタ型不純物の濃度を十分に低くすることにより、ソース側延出部２２Ａおよびドレイン側延出部２２Ｂの直下における２ＤＥＧ２０の空乏化を抑制することができる。その結果、窒化物半導体装置１０のオン抵抗の上昇を防ぐことができる。

再び図１を参照すると、ゲート電極２８が、ゲート層２６上に形成されている。図１においては、ゲート電極２８はゲート層２６上の一部に形成されているが、これに限定されず、ゲート電極２８は、ゲート層２６の上面全体に形成されていてもよい。ゲート電極２８およびゲート層２６は、ショットキー接合を形成している。ゲート電極２８は、１つまたは複数の金属層によって構成されており、例えば、第１実施形態では窒化チタン（ＴｉＮ）層である。あるいは、ゲート電極２８は、Ｔｉからなる第１金属層と、第１金属層上に設けられＴｉＮからなる第２金属層とによって構成されてもよい。ゲート電極２８の厚さは、例えば、５０ｎｍ以上３００ｎｍ以下とすることができる。

第２パッシベーション層３０は、電子供給層１８、ステップ層２２、ゲート層２６、およびゲート電極２８を覆っている。第２パッシベーション層３０は、例えば、ＳｉＮ膜、ＳｉＯ_２膜、酸窒化シリコン（ＳｉＯＮ）膜、アルミナ（Ａｌ_２Ｏ_３）膜、ＡｌＮ膜、および酸窒化アルミニウム（ＡｌＯＮ）膜のうちのいずれか１つの単膜か、またはそれらの２つ以上の任意の組み合わせからなる複合膜によって構成することができる。例えば、第１実施形態では、第２パッシベーション層３０はＳｉＮ層である。第１実施形態では、第２パッシベーション層３０は、電子供給層１８の一部の上面と、ステップ層２２の側面と、第１パッシベーション層２４の側面および上面と、ゲート層２６の側面および上面と、ゲート電極２８の側面および上面とを直接的に覆っている。

ソース電極３２およびドレイン電極３４は、１つまたは複数の金属層によって構成されている。ソース電極３２は、ソース電極部３２Ａと、ソース電極部３２Ａに連続するソースフィールドプレート部３２Ｂとを含む。

ソース電極部３２Ａは、ソースコンタクトホール３０Ａに充填された充填領域と、充填領域と一体に形成され、平面視においてソースコンタクトホール３０Ａの周辺領域およびゲート電極２８の上方の領域に位置する上部領域とを含む。ソースフィールドプレート部３２Ｂは、ソース電極部３２Ａの上部領域と一体に形成され、平面視において、ステップ層２２を覆うように第２パッシベーション層３０上に設けられている。ソースフィールドプレート部３２Ｂは、ドレイン電極３４の近傍に端部３２Ｃを有しており、この端部３２Ｃは、平面視においてドレイン電極３４とステップ層２２との間に位置している。図１のＸ軸に沿った方向においてゲート層２６の端部からソースフィールドプレート部３２Ｂの端部３２Ｃまでの距離（ソースフィールドプレート部３２Ｂの長さ）は、ソースフィールドプレート長と定義される。ソースフィールドプレート部３２Ｂは、ゲート電極２８にゲート電圧が印加されていないゼロバイアス時に、ソースフィールドプレート部３２Ｂの直下の領域に空乏層を伸ばし、ゲート電極２８の端部近傍の電界集中を緩和する役割を果たす。なお、ソースフィールドプレート部３２Ｂによる効果を高めるために、ステップ層２２のドレイン側延出部２２Ｂの幅Ｗ２は、ソースフィールドプレート長以下の値に設定されている。

（製造方法）
次に、図１の窒化物半導体装置１０の製造方法を説明する。
図３～図１０は、窒化物半導体装置１０の例示的な製造工程を示す概略断面図である。なお、図３～図１０では、理解を容易にするために、窒化物半導体装置１０の最終的な構成要素を含む部材もしくはそれに対応する部材に対して、図１の参照符号を括弧書きで一部示している。

図３に示すように、例えばＳｉ基板である基板１２上に、バッファ層１４、第１窒化物半導体層５２、第２窒化物半導体層５４、および第３窒化物半導体層５６が順に形成される。バッファ層１４、第１窒化物半導体層５２、第２窒化物半導体層５４、および第３窒化物半導体層５６は、有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法を用いてエピタキシャル成長させることができる。

詳細な図示は省略するが、例えば、第１実施形態では、バッファ層１４は多層バッファ層であり、基板１２上にＡｌＮ層（第１バッファ層）が形成された後、ＡｌＮ層上にグレーテッドＡｌＧａＮ層（第２バッファ層）が形成される。グレーテッドＡｌＧａＮ層は、例えば、ＡｌＮ層に近い側から順にＡｌ組成を７５％、５０％、２５％とした３つのＡｌＧａＮ層を積層することによって形成される。

窒化物半導体装置１０の製造方法は、第１窒化物半導体層５２を形成すること、および第２窒化物半導体層５４を形成することを含む。第１実施形態では、バッファ層１４上に第１窒化物半導体層５２としてＧａＮ層が形成され、第１窒化物半導体層５２上に第２窒化物半導体層５４としてＡｌＧａＮ層が形成される。第２窒化物半導体層５４は、第１窒化物半導体層５２よりも大きなバンドギャップを有する。第１窒化物半導体層５２は図１の電子走行層１６に対応し、第２窒化物半導体層５４は図１の電子供給層１８に対応する。

窒化物半導体装置１０の製造方法は、第２窒化物半導体層５４上に、第２窒化物半導体層５４よりも小さなバンドギャップを有する第３窒化物半導体層５６を形成することを含む。これにより、第２窒化物半導体層５４上に第３窒化物半導体層５６としてＧａＮ層が形成される。

図４は、図３に続く製造工程を示す概略断面図である。図４に示すように、窒化物半導体装置１０の製造方法は、第３窒化物半導体層５６上に第１誘電体層５８を形成すること、および第１誘電体層５８に開口部５８Ａを形成することを含む。第１実施形態では、開口部５８Ａが「第１開口部」に対応する。これにより、第３窒化物半導体層５６上に、開口部５８Ａを有する第１誘電体層５８が形成される。

例えば、第１実施形態では、第１誘電体層５８は、プラズマＣＶＤ法により形成されたＳｉＯ_２層である。第１誘電体層５８が第３窒化物半導体層５６上に形成された後、リソグラフィおよびエッチングにより第１誘電体層５８が選択的に除去されて、第１誘電体層５８を貫通する開口部５８Ａが形成される。第１誘電体層５８は、開口部５８Ａが形成される領域以外の第１誘電体層５８の表面にマスクを形成し、例えばフッ酸（ＨＦ）を含むエッチング液を用いてウェットエッチングを行うことによりパターニングすることができる。

図５は、図４に続く製造工程を示す概略断面図である。図５に示すように、窒化物半導体装置１０の製造方法は、平面視において開口部５８Ａと同じ領域内であって、第２窒化物半導体層５４上または第３窒化物半導体層５６上に、アクセプタ型不純物を含む第４窒化物半導体層６０を形成することを含む。第１実施形態では、第４窒化物半導体層６０が、開口部５８Ａによって露出された第３窒化物半導体層５６の上に形成される。第４窒化物半導体層６０は、図１のゲート層２６に対応する。

例えば、第１実施形態では、ｐ型ＧａＮ層である第４窒化物半導体層６０が、ＭＯＣＶＤ法によりエピタキシャル成長される。エピタキシャル成長は、下地の材料と成長する膜の材料との間の格子定数の差が比較的小さい場合に可能である。したがって、第４窒化物半導体層６０（例えば、ｐ型ＧａＮ層）は、実質的に同じ格子定数を有する第３窒化物半導体層５６（例えば、ＧａＮ層）上にはエピタキシャル成長するが、相対的に異なる格子定数を有する第１誘電体層５８（例えば、ＳｉＯ_２層）上にはエピタキシャル成長しない。したがって、第４窒化物半導体層６０を、開口部５８Ａ内に露出された第３窒化物半導体層５６上に選択的に成長させることができる。

図６は、図５に続く製造工程を示す概略断面図である。窒化物半導体装置１０の製造方法は、第４窒化物半導体層６０上にゲート電極２８を形成することを含む。
詳細には、図６に示すように、窒化物半導体装置１０の製造方法は、第１誘電体層５８および第４窒化物半導体層６０の露出した表面全体を覆うように金属層６２を形成することを含む。第１実施形態では、例えば、金属層６２としてＴｉＮ層がスパッタ法によって形成される。

図７は、図６に続く製造工程を示す概略断面図である。図７に示すように、窒化物半導体装置１０の製造方法は、金属層６２を選択的に除去することを含む。金属層６２が、リソグラフィおよびエッチングにより選択的に除去されることにより、図１のゲート電極２８が形成される。ゲート電極２８は、ゲート層２６上に形成される。このとき、第３窒化物半導体層５６は、第１誘電体層５８により覆われているため、例えばプラズマ曝露などによるプロセスダメージから保護されている。

図８は、図７に続く製造工程を示す概略断面図である。図８に示すように、窒化物半導体装置１０の製造方法は、第１誘電体層５８と第３窒化物半導体層５６とを選択的に除去することを含む。これにより、図１の第１パッシベーション層２４およびステップ層２２が形成される。

例えば、第１パッシベーション層２４およびステップ層２２に対応する領域にマスクが形成され、このマスクを用いたエッチング（例えば、Ｃｌ_２、ＳｉＣｌ_４、ＣＦ_４、およびＯ_２のうちの少なくとも１つを用いたドライエッチング）により、第１誘電体層５８および第３窒化物半導体層５６が順にパターニングされる。その後、マスクが剥離される。

第１誘電体層５８および第３窒化物半導体層５６のエッチング工程は、複数のエッチング工程を含んでもよい。例えば、第１エッチング工程で第１誘電体層５８のエッチングが行われ、第２エッチング工程で第３窒化物半導体層５６のエッチングが行われる。この場合、第１エッチング工程のエッチング条件は、第１誘電体層５８および第３窒化物半導体層５６の全体のエッチング時間を短縮する観点から選択される一方、第２エッチング工程のエッチング条件は、第３窒化物半導体層５６が第２窒化物半導体層５４よりも高いエッチングレートでエッチングされるように決定される。例えば、第２エッチング工程では、第３窒化物半導体層５６と第２窒化物半導体層５４との間のエッチング選択比が少なくとも１０以上、好ましくは２０以上となるようにエッチング条件が決定される。これにより、第３窒化物半導体層５６のエッチング工程における、第２窒化物半導体層５４（電子供給層１８）の望ましくないエッチングが抑制される。

ここで、第１誘電体層５８および第３窒化物半導体層５６のエッチング工程は、平面視において第４窒化物半導体層６０の外側に延出するソース側延出部２２Ａおよびドレイン側延出部２２Ｂが形成されるように第３窒化物半導体層５６を選択的にエッチングする工程である。これにより、ソース側延出部２２Ａおよびドレイン側延出部２２Ｂを含むステップ層２２が形成される。

図９は、図８に続く製造工程を示す概略断面図である。図９に示すように、窒化物半導体装置１０の製造方法は、第２誘電体層６４を形成することを含む。これにより、第２誘電体層６４が、ステップ層２２、第１パッシベーション層２４、ゲート層２６、ゲート電極２８、および第２窒化物半導体層５４の露出した表面全体を覆うように形成される。

例えば、第１実施形態では、第２誘電体層６４としてＳｉＮ層が減圧ＣＶＤ（Low-Pressure Chemical Vapor Deposition：ＬＰＣＶＤ）法により形成され、ステップ層２２、第１パッシベーション層２４、ゲート層２６、ゲート電極２８、および第２窒化物半導体層５４の表面を覆う。プラズマＣＶＤ法ではなくＬＰＣＶＤ法を用いることにより、第２誘電体層６４の成膜時にエッチング表面がプラズマに曝露されるのを抑制し、その結果、プロセスダメージを低減することができる。第２誘電体層６４は、図１の第２パッシベーション層３０に対応する。

図１０は、図９に続く製造工程を示す概略断面図である。窒化物半導体装置１０の製造方法は、第２窒化物半導体層５４と接するソース電極３２およびドレイン電極３４を形成することを含む。この電極形成工程は、図１０に示すように、第２誘電体層６４を貫通するコンタクトホール６４Ａ，６４Ｂを形成することを含む。第１実施形態では、例えば、電子供給層１８の上面の一部をソースコンタクト１８Ａおよびドレインコンタクト１８Ｂとしてそれぞれ露出させるソースコンタクトホール３０Ａおよびドレインコンタクトホール３０Ｂが第２誘電体層６４に形成される。第２誘電体層６４、コンタクトホール６４Ａ、およびコンタクトホール６４Ｂは、図１の第２パッシベーション層３０、ソースコンタクトホール３０Ａ、およびドレインコンタクトホール３０Ｂにそれぞれ対応する。電極形成工程は、さらに、コンタクトホール６４Ａ，６４Ｂを充填し、かつ第２誘電体層６４の露出した表面全体を覆う金属層を形成すること、この金属層をリソグラフィおよびエッチングによってパターニングすることを含む。これにより、図１のソース電極３２およびドレイン電極３４が形成される。以上の工程によって、図１の窒化物半導体装置１０が得られる。

以下、第１実施形態の窒化物半導体装置１０の作用について説明する。
第１実施形態の窒化物半導体装置１０においては、ゲート電極２８の下にはｐ型ＧａＮ層からなるゲート層２６が位置している。この構成によれば、ゲート層２６に含まれるアクセプタ型不純物によって、電子走行層１６および電子供給層１８のエネルギーレベルが引き上げられる。このため、ゲート層２６の直下の領域においては、電子走行層１６と電子供給層１８との間のヘテロ接合界面付近における電子走行層１６の伝導帯のエネルギーレベルはフェルミ準位とほぼ同じか、またはそれよりも大きくなる。したがって、ゲート電極２８に電圧を印加していないゼロバイアス時において、ゲート層２６の直下の領域における電子走行層１６には、２ＤＥＧ２０は形成されない。一方、ゲート層２６の直下の領域以外の領域における電子走行層１６には、２ＤＥＧ２０が形成されている。これにより、ノーマリーオフ動作が実現される。そして、ゲート電極２８に適切なオン電圧が印加されると、ゲート電極２８の直下の領域における電子走行層１６にチャネルが形成されて、ソース－ドレイン間が導通する。

ゲート電極２８に正のバイアスが印加された場合、ゲート電極２８からゲート層２６にホールが注入される。窒化物半導体装置１０には、ステップ層２２が設けられているため、注入されたホールを、ソース側延出部２２Ａおよびドレイン側延出部２２Ｂを含むステップ層２２に分散させることができる。これにより、ステップ層２２と電子供給層１８との間の界面におけるホール密度が、各延出部２２Ａ，２２Ｂを設けない場合と比較して低減される。この結果、ホールの蓄積による電子供給層１８のバンドベンディングが抑制され、電子走行層１６からゲート層２６への電子の移動、すなわちゲートリーク電流が抑制される。

ソース側延出部２２Ａおよびドレイン側延出部２２Ｂは、アンドープ層として形成されている。したがって、延出部２２Ａ，２２Ｂに含まれるアクセプタ型不純物の濃度は十分に低く、その結果、延出部２２Ａ，２２Ｂによる２ＤＥＧ２０の空乏化を抑制することができる。これは、延出部２２Ａ，２２Ｂの直下の領域での２ＤＥＧの不必要な空乏化が抑制されることを意味する。

トランジスタのオフ状態において、ドレイン－ソース間に高電圧が印加されると、トランジスタ内部の結晶欠陥や層界面、例えば、電子走行層内、または電子供給層表面に電子がトラップされ、それらの電子が２次元電子ガスの発生を阻害する。この場合、次にトランジスタをオン状態にスイッチさせたときにオン抵抗が増大することが知られており、この現象は電流コラプスと呼ばれる。

窒化物半導体装置１０においては、ゲート層２６の下に、ゲート層２６よりも広い幅を有するステップ層２２が設けられていることにより、ゲート層２６近傍の電子供給層１８の表面がエッチングガスに曝されることがない。また、ステップ層２２の延出部２２Ａ，２２Ｂ上の第１パッシベーション層２４の存在により、エッチング表面（エッチングガスに曝された第１パッシベーション層２４の表面）と２ＤＥＧ２０との間の物理的距離を、第１パッシベーション層２４が存在しない場合に比べて大きくすることもできる。エッチング表面は電子トラップが比較的生じ易い。したがって、ゲート層２６近傍のエッチング表面にトラップされた電子による２ＤＥＧ２０への影響を低減することができ、ひいては電流コラプスの発生が抑制される。

加えて、窒化物半導体装置１０においては、ゲート層２６が、第３窒化物半導体層５６上に選択的に成長される。したがって、ゲート層２６をドライエッチングによりパターニングする必要がなく、その結果、窒化物半導体装置１０におけるエッチングダメージの発生が低減される。

さらに、ゲート電極２８の形成の際に、第３窒化物半導体層５６が、第１誘電体層５８により覆われている。したがって、第３窒化物半導体層５６の一部から形成されるステップ層２２におけるプロセスダメージの発生を低減し、かつステップ層２２の厚さの制御を精密に行うことができる。

第１実施形態は、以下の効果を有する。
（１－１）窒化物半導体装置１０は、電子供給層１８よりも小さなバンドギャップを有する窒化物半導体によって構成されたステップ層２２を備えている。ステップ層２２は、平面視においてゲート層２６の外側に延出するソース側延出部２２Ａおよびドレイン側延出部２２Ｂを含む。延出部２２Ａ，２２Ｂの各々は、アンドープ層によって構成されている。この構成によれば、ソース側延出部２２Ａおよびドレイン側延出部２２Ｂ直下の領域における２ＤＥＧ２０の空乏化を抑制しつつ、ステップ層２２と電子供給層１８との間の界面でのホール密度が低減される。これにより、ホールの蓄積による電子供給層１８のバンドベンディングが抑制され、電子走行層１６からゲート層２６への電子の移動が妨げられる。したがって、窒化物半導体装置において、オン抵抗の上昇を抑制しつつ、ゲートリーク電流を低減して、ゲート耐圧を向上させることができる。

（１－２）窒化物半導体装置１０は、ソース側延出部２２Ａおよびドレイン側延出部２２Ｂ上に形成された第１パッシベーション層２４を備えている。この構成によれば、ゲート電極２８の形成の際に、ステップ層２２に対応する第３窒化物半導体層５６が、第１パッシベーション層２４に対応する第１誘電体層５８により覆われている。これにより、プロセスダメージによる電流コラプスの発生を防ぐことにより、ドレイン－ソース間電圧ストレスに対する信頼性を向上させることができる。

（１－３）窒化物半導体装置１０は、ソース側延出部２２Ａおよびドレイン側延出部２２Ｂ上に形成された第１パッシベーション層２４を備えている。この構成によれば、ゲート電極２８の形成の際に、ステップ層２２に対応する第３窒化物半導体層５６が、第１パッシベーション層２４に対応する第１誘電体層５８により覆われている。これにより、ステップ層２２の厚さの制御を精密に行うことができ、窒化物半導体装置１０の製造における歩留まりを改善することができる。

（第２実施形態）
図１１は、第２実施形態に係る例示的な窒化物半導体装置１００の概略断面図である。図１１において、第１実施形態と同様の構成要素には、第１実施形態と同じ符号が付されており、その説明は省略する。

第２実施形態の窒化物半導体装置１００は、電子供給層１８上の一部に形成されたステップ層１０２と、電子供給層１８上の一部に形成され、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層１０４とを含む。ステップ層１０２は、開口部１０２Ｃを含む。第１実施形態では、ゲート層２６はステップ層２２上に形成されていたが、第２実施形態は、ゲート層１０４が、開口部１０２Ｃ内において電子供給層１８の上に形成されているという点で第１実施形態と相違する。

第２実施形態のステップ層１０２は、第１実施形態のステップ層２２のソース側延出部２２Ａおよびドレイン側延出部２２Ｂに対応するソース側延出部１０２Ａおよびドレイン側延出部１０２Ｂと、ステップ層１０２を貫通する開口部１０２Ｃとを含む。開口部１０２Ｃは、平面視においてゲート層１０４と同じ領域に配置されている。開口部１０２Ｃは、図１１のＸ軸に沿った方向において、ソース側延出部１０２Ａとドレイン側延出部１０２Ｂとの間に位置している。開口部１０２Ｃは、第１パッシベーション層２４の開口部２４Ａと連通しており、図１１のＸ軸に沿った方向において、ゲート層１０４と同じ幅を有している。開口部１０２Ｃは、例えば、０．４μｍ以上１μｍ以下の幅を有することができる。第２実施形態では、開口部１０２Ｃの幅は、約０．５μｍである。開口部１０２Ｃを含むことを除き、第２実施形態のステップ層１０２は、第１実施形態のステップ層２２と同様な構成および特徴を有するものとすることができる。

ゲート層１０４は、電子供給層１８上の一部に形成されている。ゲート層１０４は、平面視において、第１パッシベーション層２４の開口部２４Ａおよびステップ層１０２の開口部１０２Ｃと同じ領域に形成されている。第２実施形態のゲート層１０４は、電子供給層１８上に形成されていることを除き、第１実施形態のゲート層２６と同様な構成および特徴を有するものとすることができる。

（製造方法）
次に、図１１の窒化物半導体装置１００の製造方法を説明する。
図１２は、窒化物半導体装置１００の例示的な製造工程を示す概略断面図である。なお、図１２では、理解を容易にするために、窒化物半導体装置１００の最終的な構成要素を含む部材もしくはそれに対応する部材に対して、図１１の参照符号を括弧書きで一部示している。

図１２は、第１実施形態の図４に示される製造工程の変更例を示すものであり、図３に続く製造工程を示す概略断面図である。図１２に示すように、窒化物半導体装置１００の製造方法は、第３窒化物半導体層５６に、開口部５８Ａと連通する開口部５６Ａを形成して、第２窒化物半導体層５４の一部を露出させること、開口部５６Ａによって露出された第２窒化物半導体層５４の上に第４窒化物半導体層６０を形成することを含む。第１実施形態では、開口部５８Ａが「第１開口部」に対応し、開口部５６Ａが「第２開口部」に対応する。詳細には、第３窒化物半導体層５６上に第１誘電体層５８が形成され、次いで、第１誘電体層５８および第３窒化物半導体層５６がリソグラフィおよびエッチングにより選択的に除去される。この結果、第１誘電体層５８を貫通する開口部５８Ａ、および第３窒化物半導体層５６を貫通し、かつ開口部５８Ａと連通する開口部５６Ａが形成され、開口部５８Ａおよび開口部５６Ａを介して第２窒化物半導体層５４の一部が露出される。第３窒化物半導体層５６は、図１１のステップ層１０２に対応する。

その後の製造工程については、第１実施形態と同様の工程を適用することができる。第１実施形態では、第４窒化物半導体層６０が、開口部５８Ａを介して露出された第３窒化物半導体層５６の上に選択的に形成されたが（図５参照）、第２実施形態では、第４窒化物半導体層６０は、開口部５８Ａおよび開口部５６Ａを介して露出された第２窒化物半導体層５４上に選択的に形成される。第４窒化物半導体層６０は、図１１のゲート層１０４に対応する。

なお、第２実施形態では、第４窒化物半導体層６０（例えば、ｐ型ＧａＮ層）は、相対的に近い格子定数を有する第２窒化物半導体層５４（例えば、ＡｌＧａＮ層）上にはエピタキシャル成長するが、相対的に異なる格子定数を有する第１誘電体層５８（例えば、ＳｉＯ_２層）上にはエピタキシャル成長しない。したがって、第４窒化物半導体層６０を、開口部５８Ａおよび開口部５６Ａ内に露出された第２窒化物半導体層５４上に選択的に成長させることができる。その後の工程は、図６～図１０と同様であるため、説明を省略する。

以下、第２実施形態の窒化物半導体装置１００の、第１実施形態の窒化物半導体装置１０とは異なる作用について説明する。
第２実施形態の窒化物半導体装置１００においては、第１実施形態とは異なり、ゲート層１０４が、電子供給層１８の上に直接形成されている。これは、ゲート層１０４と２ＤＥＧ２０との間の距離が、第１実施形態の場合よりも短いことを意味する。この結果、ゲート層１０４の直下の領域において、電子走行層１６に形成された２ＤＥＧ２０を空乏化するゲート層１０４の働きが強化される。

第２実施形態は、第１実施形態の効果に加えて、以下の効果を有する。
（２－１）ゲート層１０４は、電子供給層１８の上に形成されている。この構成によれば、ゲート層１０４と２ＤＥＧ２０との間の距離が短くなり、窒化物半導体装置１００の閾値電圧を高めることができる。

（第３実施形態）
図１３は、第３実施形態に係る例示的な窒化物半導体装置２００の概略断面図である。図１３において、第１実施形態と同様の構成要素には、第１実施形態と同じ符号が付されており、その説明は省略する。

第３実施形態の窒化物半導体装置２００は、電子供給層１８上の一部に形成されたステップ層２０２と、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層２０４とを含む。ステップ層２０２は、ソース側延出部２０２Ａおよびドレイン側延出部２０２Ｂ、ならびにソース側延出部２０２Ａおよびドレイン側延出部２０２Ｂと隣接しているベース部２０２Ｃを含む。ゲート層２０４は、ソース側延出部２０２Ａおよびドレイン側延出部２０２Ｂよりも小さい厚さを有するベース部２０２Ｃ上に形成されている。第１実施形態では、ゲート層２６は、ソース側延出部２２Ａおよびドレイン側延出部２２Ｂと同じ厚さを有するベース部２２Ｃ上に形成されていたが、第３実施形態は、ゲート層２０４が、ソース側延出部２０２Ａおよびドレイン側延出部２０２Ｂよりも小さい厚さを有するベース部２０２Ｃ上に形成されているという点で第１実施形態と相違する。

第３実施形態のステップ層２０２のソース側延出部２０２Ａおよびドレイン側延出部２０２Ｂは、第１実施形態のステップ層２２のソース側延出部２２Ａおよびドレイン側延出部２２Ｂに対応する。第１実施形態のベース部２２Ｃとは異なり、第３実施形態のベース部２０２Ｃは、ソース側延出部２０２Ａおよびドレイン側延出部２０２Ｂよりも小さい厚さを有している。これにより、凹部２０２Ｄが形成されている。

凹部２０２Ｄは、第１パッシベーション層２４の開口部２４Ａと連通しており、したがって、図１３のＸ軸に沿った方向において、ゲート層２０４と同じ幅を有している。第３実施形態のステップ層２０２は、凹部２０２Ｄを有していることを除き、第１実施形態のステップ層２２と同様な構成および特徴を有するものとすることができる。

ゲート層２０４は、ステップ層２０２のベース部２０２Ｃ上、すなわち、凹部２０２Ｄ上に形成されている。ゲート層２０４は、平面視において、第１パッシベーション層２４の開口部２４Ａおよびステップ層２０２のベース部２０２Ｃと同じ領域に形成されている。第３実施形態のゲート層２０４は、ステップ層２０２の凹部２０２Ｄ上に形成されていることを除き、第１実施形態のゲート層２６と同様な構成および特徴を有するものとすることができる。

（製造方法）
次に、図１３の窒化物半導体装置２００の製造方法を説明する。
窒化物半導体装置２００の製造方法は、第３窒化物半導体層５６に、開口部５８Ａと連通する凹部（図１３の凹部２０２Ｄに対応）を形成すること、当該凹部上に第４窒化物半導体層６０を形成することを含む。第３実施形態の窒化物半導体装置２００の製造方法は、図１２に示される製造工程において、第３窒化物半導体層５６を貫通する開口部５６Ａを形成する代わりに、第３窒化物半導体層５６を貫通しない凹部を形成するという点で第２実施形態の窒化物半導体装置１００の製造方法と相違している。

第３実施形態では、第１実施形態と同様、第４窒化物半導体層６０（例えば、ｐ型ＧａＮ層）が、実質的に同じ格子定数を有する第３窒化物半導体層５６（例えば、ＧａＮ層）上にエピタキシャル成長される。その後の製造工程については、図６～図１０と同様であるため、説明を省略する。

以下、第３実施形態の窒化物半導体装置２００の、第１実施形態の窒化物半導体装置１０とは異なる作用について説明する。
第３実施形態の窒化物半導体装置２００においては、第１実施形態とは異なり、ゲート層２０４が、ソース側延出部２０２Ａおよびドレイン側延出部２０２Ｂよりも小さい厚さを有するベース部２０２Ｃ上に形成されている。これは、ゲート層２０４と２ＤＥＧ２０との間の距離が、第１実施形態の場合よりも短いことを意味する。この結果、ゲート層２０４の直下の領域において、電子走行層１６に形成された２ＤＥＧ２０を空乏化するゲート層２０４の働きが強化される。

第３実施形態は、第１実施形態の効果に加えて、以下の効果を有する。
（３－１）ステップ層２０２は、ソース側延出部２０２Ａおよびドレイン側延出部２０２Ｂよりも小さい厚さを有し、かつソース側延出部２０２Ａおよびドレイン側延出部２０２Ｂと隣接しているベース部２０２Ｃを含んでおり、ゲート層２０４は、ベース部２０２Ｃ上に形成されている。この構成によれば、ゲート層２０４と２ＤＥＧ２０との間の距離が短くなり、窒化物半導体装置２００の閾値電圧を高めることができる。

（第４実施形態）
図１４は、第４実施形態に係る例示的な窒化物半導体装置３００の概略断面図である。図１４において、第１実施形態と同様の構成要素には、第１実施形態と同じ符号が付されており、その説明は省略する。

第４実施形態の窒化物半導体装置３００は、第１パッシベーション層２４を含まないという点において、第１実施形態の窒化物半導体装置１０と相違している。したがって、第４実施形態においては、ステップ層２２のソース側延出部２２Ａおよびドレイン側延出部２２Ｂの上面は、第２パッシベーション層３０によって直接覆われている。

（製造方法）
次に、図１４の窒化物半導体装置３００の製造方法を説明する。
図１５は、窒化物半導体装置３００の例示的な製造工程を示す概略断面図である。なお、図１５では、理解を容易にするために、窒化物半導体装置３００の最終的な構成要素を含む部材もしくはそれに対応する部材に対して、図１４の参照符号を括弧書きで一部示している。

図１５に示すように、窒化物半導体装置３００の製造方法は、第１誘電体層５８を除去することを含む。第１誘電体層５８は、第１パッシベーション層２４に対応する。第１実施形態の図８に示される製造工程の後に、ステップ層２２上に形成されていた第１パッシベーション層２４が除去され、これにより、ステップ層２２のソース側延出部２２Ａおよびドレイン側延出部２２Ｂの上面が露出される。

第１実施形態では、ステップ層２２は、第１パッシベーション層２４を介して第２誘電体層６４に覆われていたが（図９参照）、第４実施形態では、ステップ層２２は、第２誘電体層６４に直接覆われる。その後の製造工程については、図１０と同様であるため、説明を省略する。

以下、第４実施形態の窒化物半導体装置３００の、第１実施形態の窒化物半導体装置１０とは異なる作用について説明する。
第４実施形態の窒化物半導体装置３００は、第１実施形態とは異なり、第１パッシベーション層２４を含んでいない。これは、ソースフィールドプレート部３２Ｂと、電子走行層１６との間の距離が、第１実施形態の場合よりも短いことを意味する。この結果、ソースフィールドプレート部３２Ｂは、第１実施形態と比べて、その直下の電子走行層１６の領域により効果的に空乏層を伸ばすことができる。

第４実施形態は、第１実施形態の効果に加えて、以下の効果を有する。
（４－１）窒化物半導体装置３００は、ステップ層２２の上の第１パッシベーション層２４を含んでいないため、ソースフィールドプレート部３２Ｂから電子走行層１６まで空乏層を効果的に伸ばすことができ、第１パッシベーション層２４の存在による窒化物半導体装置３００のドレイン－ソース間耐圧の低下を抑制することができる。

（第５実施形態）
図１６は、第５実施形態に係る例示的な窒化物半導体装置４００の概略断面図である。図１６において、第２実施形態と同様の構成要素には、第２実施形態と同じ符号が付されており、その説明は省略する。

第５実施形態の窒化物半導体装置４００は、電子走行層４０２と、電子走行層４０２上に形成された電子供給層４０４と、電子供給層４０４上の一部に形成され、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層４０６とを含む。電子走行層４０２は、電子供給層４０４の厚さよりも小さい深さを有する凹部４０２Ａを含み、ゲート層４０６は、平面視において、凹部４０２Ａと同じ領域に形成されている。第５実施形態は、電子走行層４０２が、その上面に形成された凹部４０２Ａを有し、凹部４０２Ａ上に、電子供給層４０４と、ゲート層４０６とが順に形成されているという点で、第２実施形態と相違する。

第５実施形態の電子走行層４０２は、その上面に凹部４０２Ａが形成されている。凹部４０２Ａは、平面視において、第１パッシベーション層２４の開口部２４Ａおよびステップ層１０２の開口部１０２Ｃと同じ領域に形成されている。凹部４０２Ａは、２ｎｍ以上１２ｎｍ以下の深さを有することができる。凹部４０２Ａの深さは、電子供給層４０４の厚さよりも小さい。第５実施形態の電子走行層４０２は、凹部４０２Ａを有していることを除き、第２実施形態の電子走行層１６と同様な構成および特徴を有するものとすることができる。

電子供給層４０４は、電子走行層４０２の凹部４０２Ａ上の第１の部分４０４Ａと、電子走行層４０２の凹部４０２Ａが形成されていない表面上の第２の部分４０４Ｂとを含む。電子供給層４０４の第１の部分４０４Ａおよび第２の部分４０４Ｂは、例えば５ｎｍ以上１５ｎｍ以下の厚さを有することができる。第１の部分４０４Ａは、第２の部分４０４Ｂと同じ厚さを有していてもよく、または異なる厚さ有していてもよい。ただし、第１の部分４０４Ａの厚さは、第１の部分４０４Ａが第２の部分４０４Ｂと結合されて連続的な層を形成することができるように、電子走行層４０２の凹部４０２Ａの深さよりも大きい値を有している。さらに、第１の部分４０４Ａの厚さは、電子供給層４０４が、第１の部分４０４Ａ上に凹部４０４Ｃを有することができるように、電子走行層４０２の凹部４０２Ａの深さと、第２の部分４０４Ｂの厚さとの合計よりも小さな値を有している。第１パッシベーション層２４の開口部２４Ａは、ステップ層１０２の開口部１０２Ｃに連通し、ステップ層１０２の開口部１０２Ｃは、電子供給層４０４の凹部４０４Ｃに連通している。第５実施形態の電子供給層４０４は、電子走行層４０２の凹部４０２Ａ上の第１の部分４０４Ａを含んでいることを除き、第２実施形態の電子供給層１８と同様な構成および特徴を有するものとすることができる。図１６のソースコンタクト４０４Ｄおよびドレインコンタクト４０４Ｅは、図１のソースコンタクト１８Ａおよびドレインコンタクト１８Ｂにそれぞれ対応する。

ゲート層４０６は、電子供給層４０４の第１の部分４０４Ａ上に形成されている。言い換えると、電子供給層４０４は、平面視において、ゲート層４０６と同じ領域に形成された第１の部分４０４Ａと、平面視においてゲート層４０６とは異なる領域に形成された第２の部分４０４Ｂとを含む。ゲート層４０６は、平面視において、第１パッシベーション層２４の開口部２４Ａ、ステップ層１０２の開口部１０２Ｃ、および電子供給層４０４の凹部４０４Ｃと同じ領域に形成されている。したがって、ゲート層４０６は、第１パッシベーション層２４およびステップ層１０２を貫通し、電子供給層４０４の凹部４０４Ｃにまで延在している。第５実施形態のゲート層４０６は、電子供給層４０４の凹部４０４Ｃにまで延在していることを除き、第２実施形態のゲート層１０４と同様な構成および特徴を有するものとすることができる。

（製造方法）
次に、図１６の窒化物半導体装置４００の製造方法を説明する。
窒化物半導体装置４００の製造方法は、第３窒化物半導体層５６および第２窒化物半導体層５４を貫通するように選択的にエッチングして、第１窒化物半導体層５２の一部を露出させること、露出された第１窒化物半導体層５２をエッチングして凹部（図１６の電子走行層４０２の凹部４０２Ａに対応）を形成すること、凹部上に第２窒化物半導体層５４を再成長させること、再成長させた第２窒化物半導体層５４上に第４窒化物半導体層６０を形成することを含む。

詳細には、窒化物半導体装置４００の製造方法は、図１２に示される製造工程において第３窒化物半導体層５６を貫通する開口部５６Ａを形成することに加えて、第２窒化物半導体層５４（図１６の電子供給層４０４に対応）を貫通する開口部（図示略）と、第１窒化物半導体層５２上の凹部（図１６の電子走行層４０２の凹部４０２Ａに対応）を形成することを含んでいる。

次いで、電子供給層４０４およびゲート層４０６が、電子走行層４０２の凹部４０２Ａ上に順に形成される。この工程において形成される電子供給層４０４が、図１６の第１の部分４０４Ａに相当する。例えば、第５実施形態では、ＡｌＧａＮ層である電子供給層４０４の第１の部分４０４Ａと、ｐ型ＧａＮ層であるゲート層４０６とが、ＭＯＣＶＤ法によりエピタキシャル成長される。

上記の工程において、第２窒化物半導体層５４は、選択的にエッチングされた後、再び凹部４０２Ａ上に形成されている。したがって、第２窒化物半導体層５４は、凹部４０２Ａ上に再成長されているということができる。再成長させた第２窒化物半導体層５４は、電子供給層４０４の第１の部分４０４Ａに対応する。その後の工程は、図６～図１０と同様であるため、説明を省略する。

以下、第５実施形態の窒化物半導体装置４００の、第２実施形態の窒化物半導体装置１００とは異なる作用について説明する。
第５実施形態の窒化物半導体装置４００は、第１実施形態とは異なり、電子走行層４０２に凹部４０２Ａが形成され、凹部４０２Ａ上に、電子供給層４０４の第１の部分４０４Ａが再成長されている。また、第１の部分４０４Ａ上にゲート層４０６が形成されている。このように、ゲート層４０６直下の電子供給層４０４（第１の部分４０４Ａ）は再成長された層であるため、第１の部分４０４Ａの成長条件は、電子供給層４０４の第２の部分４０４Ｂの成長条件とは異なるものとすることができる。例えば、第２の部分４０４Ｂの成長においては、窒化物半導体装置４００のオン抵抗の低減を実現するような成長条件を選択し、第１の部分４０４Ａの再成長においては、窒化物半導体装置４００のノーマリーオフ動作を実現するような成長条件を選択することができる。異なる成長条件を用いることにより、例えば、電子供給層４０４の第１の部分４０４Ａは、第２の部分４０４Ｂとは異なる組成のＡｌＧａＮから形成されることができ、あるいは異なる厚さを有することができる。一例では、電子供給層４０４の第１の部分４０４Ａは、第２の部分４０４Ｂとは異なる厚さおよび異なる組成のＡｌＧａＮから形成されてもよい。

第５実施形態は、第２実施形態の効果に加えて、以下の効果を有する。
（５－１）電子走行層４０２は、凹部４０２Ａを含み、凹部４０２Ａ上に、電子供給層４０４の第１の部分４０４Ａが再成長され、第１の部分４０４Ａ上にゲート層４０６が形成されている。この構成によれば、ゲート層４０６直下の電子供給層４０４の第１の部分４０４Ａは再成長された層であるため、第１の部分４０４Ａの成長条件は、電子供給層４０４の第２の部分４０４Ｂの結晶成長条件とは異なるものとすることができる。したがって、ゲート層４０６直下以外の領域（第２の部分４０４Ｂ）ではオン抵抗を低減させる目的で電子供給層４０４の成長条件を選択しつつ、ゲート層４０６直下の領域（第１の部分４０４Ａ）では十分に高い閾値電圧を実現させるための電子供給層４０４の成長条件を別個に選択することができる。

（第６実施形態）
図１７は、第６実施形態に係る例示的な窒化物半導体装置５００の概略断面図である。図１７において、第１実施形態と同様の構成要素には、第１実施形態と同じ符号が付されており、その説明は省略する。

第６実施形態の窒化物半導体装置５００は、第１パッシベーション層２４の上面、ならびにゲート層２６の上面の一部および両側面を覆うように形成された第３パッシベーション層５０２を含む。第６実施形態は、第３パッシベーション層５０２を含むという点で第１実施形態と相違する。

第３パッシベーション層５０２は、例えば、ＳｉＯ_２層またはＳｉＮ層から形成することができる。第３パッシベーション層５０２は、第６実施形態ではＳｉＮ層である。第３パッシベーション層５０２は、ゲート層２６の上面の一部を露出する開口部５０２Ａを有する。ゲート層２６上に形成されたゲート電極２８は、開口部５０２Ａを貫通してゲート層２６の上面に接触している。ゲート電極２８は、ゲート層２６の上面を覆う第３パッシベーション層５０２上の一部にも形成されている。第１パッシベーション層２４の上面を覆う第３パッシベーション層５０２は、例えば、２０ｎｍ以上１２０ｎｍ以下の厚さを有することができる。第６実施形態では、第１パッシベーション層２４の上面を覆う第３パッシベーション層５０２の厚さは、約５０ｎｍである。

（製造方法）
次に、図１７の窒化物半導体装置５００の製造方法を説明する。
図１８～図２４は、窒化物半導体装置５００の例示的な製造工程を示す概略断面図である。なお、図１８～図２４では、理解を容易にするために、窒化物半導体装置５００の最終的な構成要素を含む部材もしくはそれに対応する部材に対して、図１７の参照符号を括弧書きで一部示している。

第６実施形態の窒化物半導体装置５００の製造方法は、第１実施形態と共通する図３～図５に示される製造工程と、その後に続く、図１８～図２４に示される製造工程とを含んでいる。

図１８は、図５に続く製造工程を示す概略断面図である。図１８に示すように、窒化物半導体装置５００の製造方法は、第３誘電体層５０４を、ゲート層２６および第１誘電体層５８の露出した表面全体を覆うように形成することを含む。第６実施形態では、例えば、第３誘電体層５０４としてＳｉＮ層が形成され、ゲート層２６および第１誘電体層５８の露出した表面を覆う。

図１９は、図１８に続く製造工程を示す概略断面図である。図１９に示すように、窒化物半導体装置５００の製造方法は、第３誘電体層５０４を選択的に除去し、第３誘電体層５０４を貫通する開口部５０４Ａを、ゲート層２６上に形成することを含む。開口部５０４Ａは、ゲート層２６よりも小さい幅を有している。したがって、第３誘電体層５０４は、ゲート層２６の側壁の一部と、上面の一部とを覆っている。

図２０は、図１９に続く製造工程を示す概略断面図である。図２０に示すように、窒化物半導体装置５００の製造方法は、金属層５０６を、ゲート層２６および第３誘電体層５０４の露出した表面全体を覆うように形成することを含む。第６実施形態では、例えば、金属層５０６としてＴｉＮ層がスパッタ法によって形成され、ゲート層２６および第３誘電体層５０４の露出した表面を覆う。

図２１は、図２０に続く製造工程を示す概略断面図である。図２１に示すように、窒化物半導体装置５００の製造方法は、金属層５０６を選択的に除去し、ゲート電極２８をゲート層２６上に形成することを含む。このとき、ゲート層２６の側壁は、第３誘電体層５０４により覆われているため、プロセスダメージから保護されている。

図２２は、図２１に続く製造工程を示す概略断面図である。図２２に示すように、窒化物半導体装置５００の製造方法は、第３誘電体層５０４、第１誘電体層５８、および第３窒化物半導体層５６を選択的に除去することを含む。これにより、図１７の第３パッシベーション層５０２、第１パッシベーション層２４、およびステップ層２２が形成される。

例えば、ステップ層２２に対応する領域にマスクが形成され、このマスクを用いたエッチング（例えば、Ｃｌ_２、ＳｉＣｌ_４、ＣＦ_４、およびＯ_２のうちの少なくとも１つを用いたドライエッチング）により、第３誘電体層５０４、第１誘電体層５８、および第３窒化物半導体層５６が順にパターニングされる。その後、マスクが剥離される。第３誘電体層５０４、第１誘電体層５８、および第３窒化物半導体層５６のエッチング工程は、第１実施形態と同様に、複数のエッチング工程を含んでもよい。

図２３は、図２２に続く製造工程を示す概略断面図である。図２３に示すように、窒化物半導体装置５００の製造方法は、第２誘電体層６４を形成することを含む。これにより、第２誘電体層６４が、ステップ層２２、第１パッシベーション層２４、第３パッシベーション層５０２、ゲート電極２８、および第２窒化物半導体層５４の露出した表面全体を覆うように形成される。第６実施形態の第２誘電体層６４は、第１実施形態と同様、例えば、ＬＰＣＶＤ法により形成される。第２誘電体層６４は、図１７の第２パッシベーション層３０に対応する。

図２４は、図２３に続く製造工程を示す概略断面図である。窒化物半導体装置５００の製造方法は、第２窒化物半導体層５４と接するソース電極３２およびドレイン電極３４を形成することを含む。この電極形成工程は、図２４に示すように、第２誘電体層６４を貫通するコンタクトホール６４Ａ，６４Ｂを形成することを含む。第２誘電体層６４、コンタクトホール６４Ａ、およびコンタクトホール６４Ｂは、図１７の第２パッシベーション層３０、ソースコンタクトホール３０Ａ、およびドレインコンタクトホール３０Ｂにそれぞれ対応する。電極形成工程は、さらに、コンタクトホール６４Ａ，６４Ｂを充填し、かつ第２誘電体層６４の露出した表面全体を覆う金属層を形成すること、この金属層をリソグラフィおよびエッチングによってパターニングすることを含む。これにより、図１７のソース電極３２およびドレイン電極３４が形成される。以上の工程によって、図１７の窒化物半導体装置５００が得られる。

以下、第６実施形態の窒化物半導体装置５００の、第１実施形態の窒化物半導体装置１０とは異なる作用について説明する。
ゲート層２６の側壁が保護されない場合、ゲート層２６の側壁にエッチングダメージが発生する可能性があり、ゲート－ソース間のリーク電流が増大するおそれがある。

この点、第６実施形態の窒化物半導体装置５００は、第１実施形態とは異なり、ゲート層２６の側壁を覆う第３パッシベーション層５０２が形成されている。これにより、ゲート層２６に対するプロセスダメージを低減することができる。

第６実施形態は、第１実施形態の効果に加えて、以下の効果を有する。
（６－１）窒化物半導体装置５００の製造方法では、ゲート層２６の側壁を覆う第３パッシベーション層５０２が形成されている。この構成によれば、ゲート電極２８の製造過程においてゲート層２６の側面を保護することができるため、窒化物半導体装置５００のゲート－ソース間のリーク電流の増大を抑制することができる。

（第７実施形態）
図２５は、第７実施形態に係る例示的な窒化物半導体装置６００の概略断面図である。図２５において、第１実施形態と同様の構成要素には、第１実施形態と同じ符号が付されており、その説明は省略する。

第７実施形態の窒化物半導体装置６００は、ゲート層６０２と、マスク部６０４とを含む。ゲート層６０２は、ゲート電極２８が形成される上面６０２Ａと、上面６０２Ａとは反対側の底面６０２Ｂと、上面６０２Ａおよび底面６０２Ｂの間に延在する側面とを含む。底面６０２Ｂの端部には、側面から凹んだ段差６０２Ｃが形成されている。マスク部６０４は、段差６０２Ｃに形成されている。詳細には、マスク部６０４は、段差６０２Ｃが凹むことによって生じた空間を埋めるように配置されている。マスク部６０４は、電子供給層１８およびステップ層２２とは異なる組成を有する窒化物半導体によって構成されている。第７実施形態は、第１パッシベーション層２４を含まず、ステップ層２２とゲート層６０２との間の一部に形成されたマスク部６０４を含むという点において、第１実施形態の窒化物半導体装置１０と相違している。

ゲート層６０２の底面６０２Ｂは、ステップ層２２と接している。第７実施形態のゲート層６０２は、段差６０２Ｃを含むことを除き、第１実施形態のゲート層２６と同様な構成および特徴を有するものとすることができる。

マスク部６０４は、電子供給層１８およびステップ層２２とは異なる組成を有する窒化物半導体によって構成される。マスク部６０４は、電子供給層１８およびステップ層２２と比べて、相対的に高い割合のＡｌを含有している。例えば、電子供給層１８が、Ａｌ_ｘＧａ_１－ｘＮから形成される場合、マスク部６０４は、Ａｌ_ｙＧａ_１－ｙＮから形成され、ｘ≦ｙ≦１である。マスク部６０４は、第７実施形態ではＡｌＮ層である。マスク部６０４は、ゲート層６０２の段差６０２Ｃに形成され、段差６０２Ｃの高さと同じ厚さを有している。マスク部６０４は、例えば０．５ｎｍ以上１０ｎｍ以下の厚さを有することができる。マスク部６０４の厚さは、膜の応力によるクラック防止の観点から定めることができ、第７実施形態では、約１ｎｍである。マスク部６０４の幅は、例えば、約１００ｎｍである。

（製造方法）
次に、図２５の窒化物半導体装置６００の製造方法を説明する。
図２６～図３５は、窒化物半導体装置６００の例示的な製造工程を示す概略断面図である。なお、図２６～図３５では、理解を容易にするために、窒化物半導体装置６００の最終的な構成要素を含む部材もしくはそれに対応する部材に対して、図２５の参照符号を括弧書きで一部示している。

図２６に示すように、例えばＳｉ基板である基板１２上に、バッファ層１４、第１窒化物半導体層５２、第２窒化物半導体層５４、第３窒化物半導体層５６、および第５窒化物半導体層６０６が順に形成される。バッファ層１４、第１窒化物半導体層５２、第２窒化物半導体層５４、第３窒化物半導体層５６、および第５窒化物半導体層６０６は、ＭＯＣＶＤ法を用いてエピタキシャル成長させることができる。第７実施形態のバッファ層１４は、第１実施形態と同様な構成および特徴を有するものとすることができる。

窒化物半導体装置６００の製造方法は、第１窒化物半導体層５２を形成すること、第１窒化物半導体層５２上に第２窒化物半導体層５４を形成すること、第２窒化物半導体層５４上に第３窒化物半導体層５６を形成すること、第３窒化物半導体層５６上に第５窒化物半導体層６０６を形成することを含む。第７実施形態の第１窒化物半導体層５２、第２窒化物半導体層５４、および第３窒化物半導体層５６は、第１実施形態と同様な構成および特徴を有するものとすることができる。第７実施形態では、第３窒化物半導体層５６として形成されたＧａＮ層の上に、第５窒化物半導体層６０６としてＡｌＮ層が形成される。第１窒化物半導体層５２は図２５の電子走行層１６に対応し、第２窒化物半導体層５４は図２５の電子供給層１８に対応する。

図２７は、図２６に続く製造工程を示す概略断面図である。図２７に示すように、窒化物半導体装置６００の製造方法は、第５窒化物半導体層６０６に開口部６０６Ａを形成することを含む。例えば、第５窒化物半導体層６０６が、リソグラフィおよびエッチングにより選択的に除去されて、第５窒化物半導体層６０６を貫通する開口部６０６Ａが形成される。この結果、開口部６０６Ａを介して、第３窒化物半導体層５６の一部が露出する。開口部６０６Ａの幅は、窒化物半導体装置６００のゲート幅Ｌｇに相当する。第７実施形態において、開口部６０６Ａの幅は、０．４μｍ以上１μｍ以下とすることができる。

図２８は、図２７に続く製造工程を示す概略断面図である。図２８に示すように、窒化物半導体装置６００の製造方法は、第４窒化物半導体層６０８を形成することを含む。これにより、第４窒化物半導体層６０８が、第３窒化物半導体層５６および第５窒化物半導体層６０６の露出した表面全体を覆うように形成される。

例えば、第７実施形態では、ｐ型ＧａＮ層である第４窒化物半導体層６０８が、ＭＯＣＶＤ法によりエピタキシャル成長される。ＡｌＮ層である第５窒化物半導体層６０６は、ｐ型ＧａＮ層である第４窒化物半導体層６０８と比較的近い格子定数を有する。したがって、第４窒化物半導体層６０８は、第３窒化物半導体層５６上だけでなく、第５窒化物半導体層６０６上にもエピタキシャル成長する。

図２９は、図２８に続く製造工程を示す概略断面図である。図２９に示すように、窒化物半導体装置６００の製造方法は、金属層６１０を第４窒化物半導体層６０８の上に形成することを含む。第７実施形態では、例えば、金属層６１０としてＴｉＮ層がスパッタ法によって形成される。

図３０は、図２９に続く製造工程を示す概略断面図である。図３０に示すように、窒化物半導体装置６００の製造方法は、金属層６１０を選択的に除去して、ゲート電極２８を形成することを含む。ゲート電極２８は、平面視において、第５窒化物半導体層６０６の開口部６０６Ａと略同じ領域に形成される。

図３１は、図３０に続く製造工程を示す概略断面図である。図３１に示すように、窒化物半導体装置６００の製造方法は、マスク６１２を用いて第４窒化物半導体層６０８を選択的に除去することを含む。

例えば、ゲート電極２８およびその周辺の第４窒化物半導体層６０８の上にマスク６１２が形成され、マスク６１２を用いて第４窒化物半導体層６０８をエッチングすることにより、ゲート層６０２が形成される。このとき、第５窒化物半導体層６０６は、エッチングストップ層として機能する。ここで、マスク６１２を形成する際のリソグラフィのずれ等によって、エッチングストップ層である第５窒化物半導体層６０６がない領域がエッチングされることを防ぐために、マスク６１２は、第５窒化物半導体層６０６の開口部６０６Ａよりも大きい幅を有するように形成されている。一例では、このリソグラフィずれのマージンは、約１００ｎｍである。

図３２は、図３１に続く製造工程を示す概略断面図である。図３２に示すように、窒化物半導体装置６００の製造方法は、マスク６１２を用いて第５窒化物半導体層６０６を選択的に除去することを含む。ＡｌＮ層である第５窒化物半導体層６０６は、例えば、水酸化カリウム（ＫＯＨ）を用いたウェットエッチングにより除去することができる。ただし、第５窒化物半導体層６０６の除去方法は、ウェットエッチングに限定されず、第５窒化物半導体層６０６の構成に応じてドライエッチングなどの他の方法を用いることもできる。この結果、平面視においてマスク６１２で覆われていない領域で、第３窒化物半導体層５６の表面が露出される。一方、平面視においてマスク６１２で覆われている領域では、第５窒化物半導体層６０６の一部が残存し、この残存した部分が、図２５のマスク部６０４に対応する。

図３３は、図３２に続く製造工程を示す概略断面図である。図３３に示すように、窒化物半導体装置６００の製造方法は、第３窒化物半導体層５６を選択的に除去してステップ層２２を形成することを含む。

マスク６１２が剥離された後、ステップ層２２に対応する領域にマスク（図示略）が形成され、このマスクを用いたエッチング（例えば、Ｃｌ_２、ＳｉＣｌ_４、ＣＦ_４、およびＯ_２のうちの少なくとも１つを用いたドライエッチング）により、第３窒化物半導体層５６がパターニングされる。その後、マスクが、剥離液等を用いて剥離される。

図３４は、図３３に続く製造工程を示す概略断面図である。図３４に示すように、窒化物半導体装置６００の製造方法は、第２誘電体層６１４を形成することを含む。第２誘電体層６１４は、ステップ層２２、マスク部６０４、ゲート層６０２、ゲート電極２８、および第２窒化物半導体層５４の露出した表面全体を覆うように形成される。第７実施形態の第２誘電体層６１４は、第１実施形態の第２誘電体層６４と同様な構成および特徴を有するものとすることができる。第２誘電体層６１４は、図２５の第２パッシベーション層３０に対応する。

図３５は、図３４に続く製造工程を示す概略断面図である。窒化物半導体装置６００の製造方法は、第２窒化物半導体層５４と接するソース電極３２およびドレイン電極３４を形成することを含む。この電極形成工程は、図３５に示すように、第２誘電体層６１４を貫通するコンタクトホール６１４Ａ，６１４Ｂを形成することを含む。第２誘電体層６１４、コンタクトホール６１４Ａ、およびコンタクトホール６１４Ｂは、図２５の第２パッシベーション層３０、ソースコンタクトホール３０Ａ、およびドレインコンタクトホール３０Ｂにそれぞれ対応する。電極形成工程は、さらに、コンタクトホール６４Ａ，６４Ｂを充填し、かつ第２誘電体層６４の露出した表面全体を覆う金属層を形成すること、この金属層がリソグラフィおよびエッチングによってパターニングすることを含む。これにより、図２５のソース電極３２およびドレイン電極３４が形成される。以上の工程によって、図２５の窒化物半導体装置６００が得られる。

以下、第７実施形態の窒化物半導体装置６００の、第１実施形態の窒化物半導体装置１０とは異なる作用について説明する。
第７実施形態の窒化物半導体装置６００においては、第１実施形態とは異なり、第３窒化物半導体層５６の上に第５窒化物半導体層６０６がＭＯＣＶＤ法で連続的にエピタキシャル成長される。これにより、第３窒化物半導体層５６の上への成膜を第１実施形態のようにプラズマＣＶＤ法により行う場合に比べ、第３窒化物半導体層５６へのプロセスダメージを抑制することができ、結果的にダメージの少ないステップ層２２を得ることができる。

また、ＡｌＮ層である第５窒化物半導体層６０６は、ＫＯＨを用いたウェットエッチングで除去することが可能であるため、ドライエッチングを用いる場合と比べてゲート層６０２へのダメージを抑制することができる。

第７実施形態は、第１実施形態の効果に加えて、以下の効果を有する。
（７－１）窒化物半導体装置６００の製造方法では、ステップ層２２に対応する第３窒化物半導体層５６上に第５窒化物半導体層６０６が形成されるため、ステップ層２２へのプロセスダメージを減らすことができ、その結果、安定したノーマリーオフ型ＨＥＭＴを得ることができる。

（第８実施形態）
図３６は、第８実施形態に係る例示的な窒化物半導体装置７００の概略断面図である。図３６において、第５実施形態と同様の構成要素には、第５実施形態と同じ符号が付されており、その説明は省略する。

第８実施形態の窒化物半導体装置７００は、電子供給層７０２と、ゲート層７０４と、マスク部７０６とを含む。第８実施形態は、第１パッシベーション層２４を含まず、ステップ層２２上の一部に形成されたマスク部７０６を含み、電子供給層７０２が電子走行層４０２の凹部４０２Ａからマスク部７０６の上面まで延在しているという点において、第５実施形態の窒化物半導体装置４００と相違している。

電子供給層７０２は、電子走行層４０２の凹部４０２Ａからマスク部７０６の上面まで延在する第１の部分７０２Ａと、電子走行層４０２の凹部４０２Ａが形成されていない表面上の第２の部分７０２Ｂとを含む。第８実施形態の電子供給層７０２は、電子走行層４０２の凹部４０２Ａからマスク部７０６の上面まで延在する第１の部分７０２Ａを含んでいることを除き、第１実施形態の電子供給層１８と同様な構成および特徴を有するものとすることができる。図３６のソースコンタクト７０２Ｃおよびドレインコンタクト７０２Ｄは、図１のソースコンタクト１８Ａおよびドレインコンタクト１８Ｂにそれぞれ対応する。

ゲート層７０４は、ゲート電極２８が形成される上面７０４Ａと、上面７０４Ａとは反対側の底面７０４Ｂと、上面７０４Ａおよび底面７０４Ｂの間に延在する側面とを含む。底面７０４Ｂの端部には、側面から凹んだ段差７０４Ｃが形成されている。ゲート層７０４の底面７０４Ｂは、電子供給層７０２の第１の部分７０２Ａと接している。段差７０４Ｃが凹むことによって生じた空間を埋めるように、電子供給層７０２の第１の部分７０２Ａの一部と、マスク部７０６と、ステップ層１０２の一部と、電子供給層７０２の第２の部分７０２Ｂの一部とが配置されている。より詳細には、マスク部７０６の上面と、段差７０４Ｃとの間に形成された空間を埋めるように、第１の部分７０２Ａの一部が配置されている。第８実施形態のゲート層７０４は、段差７０４Ｃを含むことを除き、第１実施形態のゲート層２６と同様な構成および特徴を有するものとすることができる。

マスク部７０６は、電子供給層７０２およびステップ層１０２とは異なる組成を有する窒化物半導体から形成される。マスク部７０６は、電子供給層７０２およびステップ層１０２と比べて、相対的に高い割合のＡｌを含有している。例えば、電子供給層７０２が、Ａｌ_ｘＧａ_１－ｘＮから形成される場合、マスク部７０６は、Ａｌ_ｙＧａ_１－ｙＮから形成され、ｘ≦ｙ≦１である。マスク部７０６は、第８実施形態ではＡｌＮ層である。マスク部７０６は、ステップ層１０２と、ゲート層７０４の段差７０４Ｃに形成された電子供給層７０２との間に形成されている。したがって、マスク部７０６は、その上面および一側面を電子供給層７０２に覆われている。マスク部７０６は、例えば０．５ｎｍ以上１０ｎｍ以下の厚さを有することができる。マスク部７０６の厚さは、膜の応力によるクラック防止の観点から定めることができ、第８実施形態では、約１ｎｍである。

（製造方法）
次に、図３６の窒化物半導体装置７００の製造方法を説明する。
第８実施形態の窒化物半導体装置７００の製造方法は、図２７に示される製造工程において第５窒化物半導体層６０６を貫通する開口部６０６Ａを形成することに加えて、第３窒化物半導体層５６（図３６のステップ層１０２に対応）を貫通する開口部（図３６の開口部１０２Ｃに対応）と、第２窒化物半導体層５４（図３６の電子供給層７０２に対応）を貫通する開口部（図示略）と、第１窒化物半導体層５２（図３６の電子走行層４０２に対応）上の凹部（図３６の凹部４０２Ａに対応）を形成することを含む。これらの開口部および凹部は、相互に連通して溝（図示略）を構成する。

次いで、第２窒化物半導体層５４（電子供給層７０２に対応）および第４窒化物半導体層６０８（ゲート層７０４に対応）が、溝上に順に形成される。この工程において形成される第２窒化物半導体層５４が、図３６の電子供給層７０２の第１の部分７０２Ａに相当する。例えば、第８実施形態では、ＡｌＧａＮ層である電子供給層７０２の第１の部分７０２Ａと、ｐ型ＧａＮ層であるゲート層７０４とが、ＭＯＣＶＤ法によりエピタキシャル成長される。その後の工程は、図３０～図３５と同様であるため、説明を省略する。なお、第５窒化物半導体層６０６を選択的に除去した後に残存した部分が、図３６のマスク部７０６に対応する。

以下、第８実施形態の窒化物半導体装置７００の、第５実施形態の窒化物半導体装置４００とは異なる作用について説明する。
第８実施形態の窒化物半導体装置７００においては、第５実施形態とは異なり、第３窒化物半導体層５６の上に第５窒化物半導体層６０６がＭＯＣＶＤ法で連続的にエピタキシャル成長される。これにより、第３窒化物半導体層５６の上への成膜を第５実施形態のようにプラズマＣＶＤ法により行う場合に比べ、第３窒化物半導体層５６へのプロセスダメージを抑制することができ、結果的にダメージの少ないステップ層１０２を得ることができる。

また、ＡｌＮ層である第５窒化物半導体層６０６は、ＫＯＨを用いたウェットエッチングで除去することが可能であるため、ドライエッチングを用いる場合と比べてゲート層７０４へのダメージを抑制することができる。

第８実施形態は、第５実施形態の効果に加えて、以下の効果を有する。
（８－１）窒化物半導体装置７００の製造方法では、ステップ層１０２に対応する第３窒化物半導体層５６上に第５窒化物半導体層６０６を形成するので、ステップ層１０２へのプロセスダメージを減らすことができ、その結果、安定したノーマリーオフ型ＨＥＭＴを得ることができる。

（窒化物半導体装置の形成パターンの例）
図３７は、図１の窒化物半導体装置１０の例示的な形成パターン８００を示す概略平面図である。図３８は、図３７のＦ３８－Ｆ３８線に沿ったアクティブ領域８１０の概略断面図であり、図３９は、図３７のＦ３９－Ｆ３９線に沿った非アクティブ領域８１２の概略断面図である。なお、理解を容易にするために、図３７～図３９では、図１の構成要素と同様な構成要素には同一の符号を付している。また、図示の複雑化を避けるべく、図３７において、ソース電極３２およびドレイン電極３４は破線で示されている。

図３７に示すように、形成パターン８００は、トランジスタ動作に寄与するアクティブ領域８１０と、トランジスタ動作に寄与しない非アクティブ領域８１２とを含む。アクティブ領域８１０とは、ゲート電極２８に電圧が印加されているときに、ソース－ドレイン間に電流が流れる領域のことをいう。

図３８に示すように、アクティブ領域８１０においては、複数（図３８の例では４つ）の窒化物半導体装置（ＨＥＭＴ）１０Ａ～１０ＤがＸ軸方向に連続して形成されている。なお、窒化物半導体装置１０Ａ～１０Ｄの各々は、図１の窒化物半導体装置１０と同様に構成されている。

図３８の例では、窒化物半導体装置１０Ａ，１０Ｂは、窒化物半導体装置１０Ａのステップ層２２のソース側延出部２２Ａが、窒化物半導体装置１０Ｂのステップ層２２のソース側延出部２２Ａとソース電極部３２Ａを介して対向するようにレイアウトされている。また、同様な配置関係により、窒化物半導体装置１０Ｃ，１０Ｄがレイアウトされている。窒化物半導体装置１０Ｂ，１０Ｃは、窒化物半導体装置１０Ｂのステップ層２２のドレイン側延出部２２Ｂが、窒化物半導体装置１０Ｃのステップ層２２のドレイン側延出部２２Ｂとドレイン電極３４を介して対向するようにレイアウトされている。一方、図３９に示すように、非アクティブ領域８１２にドレイン電極３４は形成されず、Ｘ軸方向に第２パッシベーション層３０およびソース電極３２が連続して形成されている。図３７に示すように、第１パッシベーション層２４、ゲート層２６、ゲート電極２８、およびソース電極３２は、アクティブ領域８１０と非アクティブ領域８１２とでＹ軸方向に連続して形成されている。なお、図示されていないが、ステップ層２２も、アクティブ領域８１０と非アクティブ領域８１２とで連続して形成される。

図３７～図３９に示すように、ステップ層２２および第１パッシベーション層２４（図３７では、ステップ層２２は図示されない）は、平面視においてゲート層２６の外側に延出している。例えば、アクティブ領域８１０および非アクティブ領域８１２の各々において、ステップ層２２は、平面視においてゲート層２６の全外周縁よりも外側に延出している。言い換えれば、ステップ層２２は、ＸＹ平面における＋Ｘ方向、－Ｘ方向、＋Ｙ方向、および－Ｙ方向を含む全方向においてゲート層２６の外側に延出している。このように、ステップ層２２が平面視においてゲート層２６よりも大きな面積で形成されていることにより、ステップ層２２において、Ｘ軸方向だけでなくＹ軸方向にもホールを分散させることができる。なお、図３７に示す形成パターン８００は、図１１，１３，１４，１６，１７，２５，および３６の各窒化物半導体装置１００，２００，３００，４００，５００，６００，７００に適用されてもよい。

（窒化物半導体装置の形成パターンの別の例）
図４０は、図１の窒化物半導体装置１０の別の例示的な形成パターン９００を示す概略平面図であり、図４１は、図４０のＦ４１－Ｆ４１線に沿った非アクティブ領域９１２の概略断面図である。なお、理解を容易にするために、図４０および図４１では、図１の構成要素と同様な構成要素には同一の符号を付している。また、図示の複雑化を避けるべく、図４０において、ソース電極３２およびドレイン電極３４は破線で示されている。

図３７の形成パターン８００と同様に、形成パターン９００は、アクティブ領域９１０と非アクティブ領域９１２とを含む。アクティブ領域９１０における窒化物半導体装置１０のレイアウトは、図３８に示すものと同様である。

図４０および図４１に示すように、非アクティブ領域９１２において、ステップ層２２（図４０ではステップ層２２は図示されない）、第１パッシベーション層２４（図４１では第１パッシベーション層２４は図示されない）、ゲート層２６、ゲート電極２８、第２パッシベーション層３０、およびソース電極３２はＸ軸方向に連続して形成されている。したがって、非アクティブ領域９１２において、ステップ層２２であるＧａＮ層は、電子供給層１８を構成するＡｌＧａＮ層をＸ軸方向に連続的に被覆している。また、非アクティブ領域９１２において、第１パッシベーション層２４であるＳｉＯ_２層は、ステップ層２２（ＧａＮ層）をＸ軸方向に連続的に被覆し（図４１では第１パッシベーション層２４は図示されない）、ゲート層２６はステップ層２２を連続的に被覆し、ゲート電極２８はゲート層２６を連続的に被覆している。

このように、形成パターン９００では、図３７の形成パターン８００と比べて、非アクティブ領域９１２に形成されるステップ層２２の面積が大きい（図３９および図４１参照）。このため、図３７の形成パターン８００を使用する場合に比べて、ステップ層２２と電子供給層との間の界面におけるホール密度をより低減することができる。この結果、形成パターン９００を用いることにより、ゲートリーク電流をさらに低減してゲート耐圧を向上させることができる。また、形成パターン９００では、図３７の形成パターン８００と比べて、非アクティブ領域９１２に形成されるゲート電極２８の面積が大きい。このため、ゲート配線抵抗を低減することができる。なお、図４０に示す形成パターン９００は、図１１，１３，１４，１６，１７，２５，および３６の各窒化物半導体装置１００，２００，３００，４００，５００，６００，７００に適用されてもよい。

なお、図３７と同様、図４０の例でも、アクティブ領域９１０および非アクティブ領域９１２の各々において、ステップ層２２は、平面視においてゲート層２６の全外周縁よりも外側に延出している。このように、ステップ層２２が平面視においてゲート層２６よりも大きな面積で形成されていることにより、ステップ層２２において、Ｘ軸方向だけでなくＹ軸方向にもホールを分散させることができる。

（第６実施形態の変更例）
・第３パッシベーション層５０２は、第１パッシベーション層２４の上面を覆っていなくてもよい。この場合、第３パッシベーション層５０２は、ゲート層２６の上面の一部および両側面を覆うように形成される。

この構成によれば、ゲート電極２８の製造過程においてゲート層２６の側面を保護することができるため、窒化物半導体装置５００のゲート－ソース間のリーク電流の増大を抑制することができる。

（第７実施形態の変更例）
・マスク部６０４として、ＳｉＮ層を用いてもよい。ＳｉＮ層は、例えば、ＬＰＣＶＤ法を用いて形成することができる。ＳｉＮ層は、３０ｎｍ以上２００ｎｍ以下の厚さを有することができる。この変更例において、ＳｉＮ層の厚さは、好ましくは５０ｎｍである。

この変更例の窒化物半導体装置の製造方法を説明する。
例えばＳｉ基板である基板１２上に、バッファ層１４、第１窒化物半導体層５２、第２窒化物半導体層５４、第３窒化物半導体層５６を、ＭＯＣＶＤ法を用いてエピタキシャル成長させる。第７実施形態とは異なり、この段階で第５窒化物半導体層６０６は形成されない。次いで、第５窒化物半導体層６０６としてＳｉＮ層が、第３窒化物半導体層５６の上にＬＰＣＶＤ法を用いて形成される。その後の工程は、図２７～図３５と同様であるため、説明を省略する。

この構成によれば、マスク部６０４直下における窒化物半導体装置６００のノーマリーオン化を防ぐことができる。
本開示で使用される「～上に」という用語は、文脈によって明らかにそうでないことが示されない限り、「～上に」と「～の上方に」の意味を含む。したがって、「第１層が第２層上に形成される」という表現は、或る実施形態では第１層が第２層に接触して第２層上に直接配置され得るが、他の実施形態では第１層が第２層に接触することなく第２層の上方に配置され得ることが意図される。すなわち、「～上に」という用語は、第１層と第２層との間に他の層が形成される構造を排除しない。例えば、電子供給層１８が電子走行層１６上に形成される上記各実施形態は、２ＤＥＧ２０を安定して形成するために電子供給層１８と電子走行層１６との間に中間層が位置する構造も含む。

本開示で使用されるＺ軸方向は必ずしも鉛直方向である必要はなく、鉛直方向に完全に一致している必要もない。したがって、本開示による種々の構造（例えば、図１に示される構造）は、本明細書で説明されるＺ軸方向の「上」および「下」が鉛直方向の「上」および「下」であることに限定されない。例えば、Ｘ軸方向が鉛直方向であってもよく、またはＹ軸方向が鉛直方向であってもよい。

［付記］
上記各実施形態および各変更例から把握できる技術的思想を以下に記載する。なお、限定する意図ではなく理解の補助のために、付記に記載した構成について実施形態中の対応する符号を括弧書きで示す。

（付記Ａ１）
窒化物半導体によって構成された電子走行層（１６）と、
前記電子走行層（１６）上に形成され、前記電子走行層（１６）よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層（１８）と、
前記電子供給層（１８）上の一部に形成され、前記電子供給層（１８）よりも小さなバンドギャップを有する窒化物半導体によって構成されたステップ層（２２）と、
前記電子供給層（１８）上または前記ステップ層（２２）上の一部に形成され、アクセプタ型不純物を含むゲート層（２６）と、
前記ゲート層（２６）上に形成されたゲート電極（２８）と、
前記電子供給層（１８）と接しているソース電極（３２）およびドレイン電極（３４）と
を備え、
前記ステップ層（２２）は、平面視において前記ゲート層（２６）の外側に延出する延出部（２２Ａ，２２Ｂ）を含み、
前記延出部（２２Ａ，２２Ｂ）は、アンドープ層によって構成されている、窒化物半導体装置（１０）。

（付記Ａ２）
前記延出部（２２Ａ，２２Ｂ）は、平面視において前記ゲート層（２６）の全外周縁よりも外側に延出している、付記Ａ１に記載の窒化物半導体装置（１０）。

（付記Ａ３）
前記アクセプタ型不純物は、Ｍｇ、Ｚｎ、およびＣのうちの少なくとも１つである、付記Ａ１またはＡ２に記載の窒化物半導体装置（１０）。

（付記Ａ４）
前記延出部（２２Ａ，２２Ｂ）上に形成された第１パッシベーション層（２４）と、
前記電子供給層（１８）、前記第１パッシベーション層（２４）、および前記ゲート電極（２８）を覆う第２パッシベーション層（３０）と
を備える、付記Ａ１～Ａ３のうちのいずれか１つに記載の窒化物半導体装置（１０）。

（付記Ａ５）
前記延出部（２２Ａ，２２Ｂ）上に形成された第１パッシベーション層（２４）と、
前記第１パッシベーション層（２４）の上面、ならびに前記ゲート層（２６）の両側面および上面の一部を覆うように形成された第３パッシベーション層（５０２）と、
前記電子供給層（１８）、前記第３パッシベーション層（５０２）、および前記ゲート電極（２８）を覆う第２パッシベーション層（３０）と
をさらに備える、付記Ａ１～Ａ３のうちのいずれか１つに記載の窒化物半導体装置（５００）。

（付記Ａ６）
前記第１パッシベーション層（２４）は、前記延出部（２２Ａ，２２Ｂ）上に形成されているが、前記ゲート層（２６）の上面には形成されていない、付記Ａ４またはＡ５に記載の窒化物半導体装置（１０）。

（付記Ａ７）
前記ゲート層（２６）は、前記ステップ層（２２）上に形成されている、付記Ａ１～Ａ６のうちのいずれか１つに記載の窒化物半導体装置（１０）。

（付記Ａ８）
前記ステップ層（２０２）は、前記延出部（２０２Ａ，２０２Ｂ）と隣接しているベース部（２０２Ｃ）をさらに含み、
前記ベース部（２０２Ｃ）は、前記延出部（２０２Ａ，２０２Ｂ）よりも小さい厚さを有し、
前記ゲート層（２０４）は、前記ベース部（２０２Ｃ）上に形成されている、付記Ａ１～Ａ７のうちのいずれか１つに記載の窒化物半導体装置（２００）。

（付記Ａ９）
前記ステップ層（１０２）は、開口部（１０２Ｃ）を含み、
前記ゲート層（１０４）は、前記開口部（１０２Ｃ）内において、前記電子供給層（１８）上に形成されている、付記Ａ１～Ａ６のうちのいずれか１つに記載の窒化物半導体装置（１００）。

（付記Ａ１０）
前記ゲート層（６０２）は、
前記ゲート電極（２８）が形成される上面（６０２Ａ）と、
前記上面（６０２Ａ）とは反対側の底面（６０２Ｂ）と、
前記上面（６０２Ａ）および前記底面（６０２Ｂ）の間に延在する側面と
を含み、前記底面（６０２Ｂ）の端部には、前記側面から凹んだ段差（６０２Ｃ）が形成されており、
前記窒化物半導体装置（６００）は、
前記段差（６０２Ｃ）に形成され、前記電子供給層（１８）および前記ステップ層（２２）とは異なる組成を有する窒化物半導体によって構成されたマスク部（６０４）
をさらに備える、付記Ａ１～Ａ９のうちのいずれか１つに記載の窒化物半導体装置（６００）。

（付記Ａ１１）
前記マスク部（６０４）は、ＳｉＮから形成される、付記Ａ１０に記載の窒化物半導体装置（６００）。

（付記Ａ１２）
前記電子走行層（１６）は、ＧａＮから形成され、
前記電子供給層（１８）は、Ａｌ_ｘＧａ_１－ｘＮから形成され、
前記ステップ層（２２）は、ＧａＮから形成され、
前記ゲート層（２６）は、前記アクセプタ型不純物を含むＧａＮから形成され、
０．１＜ｘ＜０．３である、付記Ａ１～Ａ１１のうちのいずれか１つに記載の窒化物半導体装置（１０）。

（付記Ａ１３）
前記電子走行層（１６）は、ＧａＮから形成され、
前記電子供給層（１８）は、Ａｌ_ｘＧａ_１－ｘＮから形成され、
前記ステップ層（２２）は、ＧａＮから形成され、
前記ゲート層（６０２）は、前記アクセプタ型不純物を含むＧａＮから形成され、
０．１＜ｘ＜０．３であり、
前記マスク部（６０４）は、Ａｌ_ｙＧａ_１－ｙＮから形成され、ｘ≦ｙ≦１である、付記Ａ１０に記載の窒化物半導体装置（６００）。

（付記Ａ１４）
前記ステップ層（２２）は、２５ｎｍ以下の厚さを有する、付記Ａ１～Ａ１３のうちのいずれか１つに記載の窒化物半導体装置（１０）。

（付記Ａ１５）
前記ステップ層（２２）は、１５ｎｍ以下の厚さを有する、付記Ａ１～Ａ１４のうちのいずれか１つに記載の窒化物半導体装置（１０）。

（付記Ａ１６）
前記延出部（２２Ａ，２２Ｂ）は、
平面視において前記ゲート層（２６）の外側に、前記ソース電極（３２）と前記電子供給層（１８）とのコンタクト（１８Ａ）に向かって延出する第１延出部（２２Ａ）と、
平面視において前記ゲート層（２６）の外側に、前記ドレイン電極（３４）と前記電子供給層（１８）とのコンタクト（１８Ｂ）に向かって延出する第２延出部（２２Ｂ）と
を含み、前記第１延出部（２２Ａ）は、前記第２延出部（２２Ｂ）よりも小さい幅を有する、付記Ａ１～Ａ１５のうちのいずれか１つに記載の窒化物半導体装置（１０）。

（付記Ａ１７）
前記第１延出部（２２Ａ）は、０．１μｍ以上０．３μｍ以下の幅を有する、付記Ａ１６に記載の窒化物半導体装置（１０）。

（付記Ａ１８）
前記第２延出部（２２Ｂ）は、０．１μｍ以上０．８μｍ以下の幅を有する、付記Ａ１６または付記Ａ１７に記載の窒化物半導体装置（１０）。

（付記Ａ１９）
前記ステップ層（２２）は、１×１０^１８ｃｍ^－３以下の濃度のアクセプタ型不純物を含む、付記Ａ１～Ａ１８のうちのいずれか１つに記載の窒化物半導体装置（１０）。

（付記Ａ２０）
前記ゲート層（２６）は、１×１０^１９ｃｍ^－３以上３×１０^１９ｃｍ^－３以下の濃度のアクセプタ型不純物を含む、付記Ａ１～Ａ１９のうちのいずれか１つに記載の窒化物半導体装置（１０）。

（付記Ａ２１）
前記電子走行層（４０２）は、凹部（４０２Ａ）を含み、前記ゲート層（４０６）は、平面視において、前記凹部（４０２Ａ）と同じ領域に形成されている、付記Ａ１～Ａ２０のうちのいずれか１つに記載の窒化物半導体装置（４００）。

（付記Ａ２２）
前記電子供給層（４０４）は、
平面視において前記ゲート層（４０６）と同じ領域に形成された第１の部分（４０４Ａ）と、
平面視において前記ゲート層（４０６）とは異なる領域に形成された第２の部分（４０４Ｂ）とを含み、
前記第１の部分（４０４Ａ）は、前記第２の部分（４０４Ｂ）とは異なる組成のＡｌＧａＮから形成されている、付記Ａ１～Ａ２１のうちのいずれか１つに記載の窒化物半導体装置（４００）。

（付記Ａ２３）
前記電子供給層（４０４）は、
平面視において前記ゲート層（４０６）と同じ領域に形成された第１の部分（４０４Ａ）と、
平面視において前記ゲート層（４０６）とは異なる領域に形成された第２の部分（４０４Ｂ）とを含み、
前記第１の部分（４０４Ａ）は、前記第２の部分（４０４Ｂ）とは異なる厚さを有している、付記Ａ１～Ａ２２のうちのいずれか１つに記載の窒化物半導体装置（４００）。

（付記Ｂ１）
窒化物半導体装置（１０）の製造方法であって、
第１窒化物半導体層（５２）を形成すること、
前記第１窒化物半導体層（５２）上に、前記第１窒化物半導体層（５２）よりも大きなバンドギャップを有する第２窒化物半導体層（５４）を形成すること、
前記第２窒化物半導体層（５４）上に、前記第２窒化物半導体層（５４）よりも小さなバンドギャップを有する第３窒化物半導体層（５６）を形成すること、
前記第３窒化物半導体層（５６）上に第１誘電体層（５８）を形成すること、
前記第１誘電体層（５８）に第１開口部（５８Ａ）を形成すること、
平面視において前記第１開口部（５８Ａ）と同じ領域内であって、前記第２窒化物半導体層（５４）の上方に、アクセプタ型不純物を含む第４窒化物半導体層（６０）を形成すること、
前記第４窒化物半導体層（６０）上にゲート電極（２８）を形成すること、
前記第３窒化物半導体層（５６）が、平面視において前記第４窒化物半導体層（６０）の外側に延出する延出部（２２Ａ，２２Ｂ）を含むように、前記第３窒化物半導体層（５６）を選択的にエッチングすること、
前記第２窒化物半導体層（５４）と接するソース電極（３２）およびドレイン電極（３４）を形成すること
を含む、窒化物半導体装置（１０）の製造方法。

（付記Ｂ２）
前記第４窒化物半導体層（６０）を形成することは、前記第１開口部（５８Ａ）によって露出された前記第３窒化物半導体層（５６）上に前記第４窒化物半導体層（６０）を形成することを含む、付記Ｂ１に記載の窒化物半導体装置（１０）の製造方法。

（付記Ｂ３）
前記第４窒化物半導体層（６０）を形成することは、
前記第３窒化物半導体層（５６）に、前記第１開口部（５８Ａ）と連通する第２開口部（５６Ａ）を形成して、前記第２窒化物半導体層（５４）の一部を露出させること、
前記第２開口部（５６Ａ）によって露出された前記第２窒化物半導体層（５４）の上に前記第４窒化物半導体層（６０）を形成すること
を含む、付記Ｂ１に記載の窒化物半導体装置（１００）の製造方法。

（付記Ｂ４）
前記第１誘電体層（５８）を除去することを含む、付記Ｂ１～Ｂ３のうちのいずれか１つに記載の窒化物半導体装置（３００）の製造方法。

（付記Ｂ５）
前記第３窒化物半導体層（５６）は、アンドープ層である、付記Ｂ１～Ｂ４のうちのいずれか１つに記載の窒化物半導体装置（１０）の製造方法。

（付記Ｂ６）
前記第３窒化物半導体層（５６）は、前記第４窒化物半導体層（６０）よりも低い濃度のアクセプタ型不純物を含む、付記Ｂ１～Ｂ５のうちのいずれか１つに記載の窒化物半導体装置（１０）の製造方法。

（付記Ｂ７）
前記第４窒化物半導体層（６０）を形成することは、
前記第３窒化物半導体層（５６）に、前記第１開口部（５８Ａ）と連通する凹部（２０２Ａ）を形成すること、
前記凹部（２０２Ａ）上に前記第４窒化物半導体層（６０）を形成すること
を含む、付記Ｂ１に記載の窒化物半導体装置（２００）の製造方法。

（付記Ｂ８）
前記第４窒化物半導体層（６０）を形成することは、
前記第３窒化物半導体層（５６）および前記第２窒化物半導体層（５４）を貫通するように選択的にエッチングして、前記第１窒化物半導体層（５２）の一部を露出させること、
露出された前記第１窒化物半導体層（５２）をエッチングして凹部（４０２Ａ）を形成すること、
前記凹部（４０２Ａ）上に前記第２窒化物半導体層（５４）を再成長させること、
再成長させた前記第２窒化物半導体層（５４）上に前記第４窒化物半導体層（６０）を形成すること
を含む、付記Ｂ１に記載の窒化物半導体装置（４００）の製造方法。

（付記Ｂ９）
前記第２窒化物半導体層（５４）を再成長させることは、
前記第２窒化物半導体層（５４）の形成において用いられる成長条件とは異なる成長条件を用いて前記第２窒化物半導体層（５４）を再成長させること
を含む、付記Ｂ８に記載の窒化物半導体装置（４００）の製造方法。

（付記Ｂ１０）
前記凹部（４０２Ａ）は、前記第２窒化物半導体層（５４）の厚さよりも小さい深さを有している、付記Ｂ８またはＢ９に記載の窒化物半導体装置（４００）の製造方法。

以上の説明は単に例示である。本開示の技術を説明する目的のために列挙された構成要素および方法（製造プロセス）以外に、より多くの考えられる組み合わせおよび置換が可能であることを当業者は認識し得る。本開示は、特許請求の範囲を含む本開示の範囲内に含まれるすべての代替、変形、および変更を包含することが意図される。

１０，１００，２００，３００，４００，５００，６００，７００…窒化物半導体装置
１２…基板
１４…バッファ層
１６，４０２…電子走行層
１８，４０４，７０２…電子供給層
１８Ａ…ソースコンタクト
１８Ｂ…ドレインコンタクト
２２，１０２，２０２…ステップ層
２２Ａ，１０２Ａ，２０２Ａ…ソース側延出部（第１延出部）
２２Ｂ，１０２Ｂ，２０２Ｂ…ドレイン側延出部（第２延出部）
２２Ｃ，２０２Ｃ…ベース部
２４…第１パッシベーション層
２４Ａ，５６Ａ，５８Ａ，１０２Ｃ，５０２Ａ，５０４Ａ，６０６Ａ…開口部
２６，１０４，２０４，４０６，６０２，７０４…ゲート層
２８…ゲート電極
３０…第２パッシベーション層
３２…ソース電極
３４…ドレイン電極
６０２Ａ，７０４Ａ…上面
６０２Ｂ，７０４Ｂ…底面
６０２Ｃ，７０４Ｃ…段差
６０４，７０６…マスク部

Claims

窒化物半導体によって構成された電子走行層と、
前記電子走行層上に形成され、前記電子走行層よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層と、
前記電子供給層上の一部に形成され、前記電子供給層よりも小さなバンドギャップを有する窒化物半導体によって構成されたステップ層と、
前記電子供給層上または前記ステップ層上の一部に形成され、アクセプタ型不純物を含むゲート層と、
前記ゲート層上に形成されたゲート電極と、
前記電子供給層と接しているソース電極およびドレイン電極と
を備え、
前記ステップ層は、平面視において前記ゲート層の外側に延出する延出部を含み、
前記延出部は、アンドープ層によって構成されており、
前記ゲート層は、前記ステップ層上に形成されており、
前記ステップ層は、前記延出部と隣接するベース部をさらに含み、
前記ベース部は、前記ゲート層の直下の領域に位置し、前記ゲート層と同じ幅を有している、窒化物半導体装置。
前記延出部は、平面視において前記ゲート層の全外周縁よりも外側に延出している、請求項１に記載の窒化物半導体装置。
前記アクセプタ型不純物は、Ｍｇ、Ｚｎ、およびＣのうちの少なくとも１つである、請求項１または２に記載の窒化物半導体装置。
前記延出部上に形成された第１パッシベーション層と、
前記電子供給層、前記第１パッシベーション層、および前記ゲート電極を覆う第２パッシベーション層と
を備える、請求項１～３のうちのいずれか一項に記載の窒化物半導体装置。
窒化物半導体によって構成された電子走行層と、
前記電子走行層上に形成され、前記電子走行層よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層と、
前記電子供給層上の一部に形成され、前記電子供給層よりも小さなバンドギャップを有する窒化物半導体によって構成されたステップ層と、
前記電子供給層上または前記ステップ層上の一部に形成され、アクセプタ型不純物を含むゲート層と、
前記ゲート層上に形成されたゲート電極と、
前記電子供給層と接しているソース電極およびドレイン電極と
を備える窒化物半導体装置であって、
前記ステップ層は、平面視において前記ゲート層の外側に延出する延出部を含み、
前記延出部は、アンドープ層によって構成されており、
前記窒化物半導体装置は、
前記延出部上に形成された第１パッシベーション層と、
前記電子供給層、前記第１パッシベーション層、および前記ゲート電極を覆う第２パッシベーション層と
をさらに備える、窒化物半導体装置。
前記第１パッシベーション層は、前記延出部上に形成されているが、前記ゲート層の上面には形成されていない、請求項４または５に記載の窒化物半導体装置。
前記ゲート層は、前記ステップ層上に形成されている、請求項５または６に記載の窒化物半導体装置。
前記ステップ層は、前記延出部と隣接しているベース部をさらに含み、
前記ベース部は、前記延出部よりも小さい厚さを有し、
前記ゲート層は、前記ベース部上に形成されている、請求項１～７のうちのいずれか一項に記載の窒化物半導体装置。
窒化物半導体によって構成された電子走行層と、
前記電子走行層上に形成され、前記電子走行層よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層と、
前記電子供給層上の一部に形成され、前記電子供給層よりも小さなバンドギャップを有する窒化物半導体によって構成されたステップ層と、
前記電子供給層上または前記ステップ層上の一部に形成され、アクセプタ型不純物を含むゲート層と、
前記ゲート層上に形成されたゲート電極と、
前記電子供給層と接しているソース電極およびドレイン電極と
を備え、
前記ステップ層は、平面視において前記ゲート層の外側に延出する延出部を含み、
前記延出部は、アンドープ層によって構成されており、
前記ステップ層は、前記延出部と隣接しているベース部をさらに含み、
前記ベース部は、前記延出部よりも小さい厚さを有し、
前記ゲート層は、前記ベース部上に形成されている、窒化物半導体装置。
前記ステップ層は、開口部を含み、
前記ゲート層は、前記開口部内において、前記電子供給層上に形成されている、請求項５または６に記載の窒化物半導体装置。
前記ゲート層は、
前記ゲート電極が形成される上面と、
前記上面とは反対側の底面と、
前記上面および前記底面の間に延在する側面と
を含み、前記底面の端部には、前記側面から凹んだ段差が形成されており、
前記窒化物半導体装置は、
前記段差に形成され、前記電子供給層および前記ステップ層とは異なる組成を有する窒化物半導体によって構成されたマスク部
をさらに備える、請求項１～１０のうちのいずれか一項に記載の窒化物半導体装置。
窒化物半導体によって構成された電子走行層と、
前記電子走行層上に形成され、前記電子走行層よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層と、
前記電子供給層上の一部に形成され、前記電子供給層よりも小さなバンドギャップを有する窒化物半導体によって構成されたステップ層と、
前記電子供給層上または前記ステップ層上の一部に形成され、アクセプタ型不純物を含むゲート層と、
前記ゲート層上に形成されたゲート電極と、
前記電子供給層と接しているソース電極およびドレイン電極と
を備える窒化物半導体装置であって、
前記ステップ層は、平面視において前記ゲート層の外側に延出する延出部を含み、
前記延出部は、アンドープ層によって構成されており、
前記ゲート層は、
前記ゲート電極が形成される上面と、
前記上面とは反対側の底面と、
前記上面および前記底面の間に延在する側面と
を含み、前記底面の端部には、前記側面から凹んだ段差が形成されており、
前記窒化物半導体装置は、
前記段差に形成され、前記電子供給層および前記ステップ層とは異なる組成を有する窒化物半導体によって構成されたマスク部
をさらに備える、窒化物半導体装置。
前記マスク部は、ＳｉＮから形成される、請求項１１または１２に記載の窒化物半導体装置。
前記電子走行層は、ＧａＮから形成され、
前記電子供給層は、Ａｌ_ｘＧａ_１－ｘＮから形成され、
前記ステップ層は、ＧａＮから形成され、
前記ゲート層は、前記アクセプタ型不純物を含むＧａＮから形成され、
０．１＜ｘ＜０．３である、請求項１～１３のうちのいずれか一項に記載の窒化物半導体装置。
前記電子走行層は、ＧａＮから形成され、
前記電子供給層は、Ａｌ_ｘＧａ_１－ｘＮから形成され、
前記ステップ層は、ＧａＮから形成され、
前記ゲート層は、前記アクセプタ型不純物を含むＧａＮから形成され、
０．１＜ｘ＜０．３であり、
前記マスク部は、Ａｌ_ｙＧａ_１－ｙＮから形成され、ｘ≦ｙ≦１である、請求項１１または１２に記載の窒化物半導体装置。
前記ステップ層は、２５ｎｍ以下の厚さを有する、請求項１～１５のうちのいずれか一項に記載の窒化物半導体装置。
前記ステップ層は、１５ｎｍ以下の厚さを有する、請求項１～１６のうちのいずれか一項に記載の窒化物半導体装置。
前記延出部は、
平面視において前記ゲート層の外側に、前記ソース電極と前記電子供給層とのコンタクトに向かって延出する第１延出部と、
平面視において前記ゲート層の外側に、前記ドレイン電極と前記電子供給層とのコンタクトに向かって延出する第２延出部と
を含み、前記第１延出部は、前記第２延出部よりも小さい幅を有する、請求項１～１７のうちのいずれか一項に記載の窒化物半導体装置。
前記第１延出部は、０．１μｍ以上０．３μｍ以下の幅を有する、請求項１８に記載の窒化物半導体装置。
前記第２延出部は、０．１μｍ以上０．８μｍ以下の幅を有する、請求項１８または請求項１９に記載の窒化物半導体装置。
前記ステップ層は、１×１０^１８ｃｍ^－３以下の濃度のアクセプタ型不純物を含む、請求項１～２０のうちのいずれか一項に記載の窒化物半導体装置。
前記ゲート層は、１×１０^１９ｃｍ^－３以上３×１０^１９ｃｍ^－３以下の濃度のアクセプタ型不純物を含む、請求項１～２１のうちのいずれか一項に記載の窒化物半導体装置。
窒化物半導体によって構成された電子走行層と、
前記電子走行層上に形成され、前記電子走行層よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層と、
前記電子供給層上の一部に形成され、前記電子供給層よりも小さなバンドギャップを有する窒化物半導体によって構成されたステップ層と、
前記電子供給層上または前記ステップ層上の一部に形成され、アクセプタ型不純物を含むゲート層と、
前記ゲート層上に形成されたゲート電極と、
前記電子供給層と接しているソース電極およびドレイン電極と
を備え、
前記ステップ層は、平面視において前記ゲート層の外側に延出する延出部を含み、
前記延出部は、アンドープ層によって構成されており、
前記電子走行層は、凹部を含み、前記ゲート層は、平面視において、前記凹部と同じ領域に形成されている、窒化物半導体装置。