JP7537449B2 - Manufacturing method for electronic components - Google Patents
Manufacturing method for electronic components Download PDFInfo
- Publication number
- JP7537449B2 JP7537449B2 JP2022016114A JP2022016114A JP7537449B2 JP 7537449 B2 JP7537449 B2 JP 7537449B2 JP 2022016114 A JP2022016114 A JP 2022016114A JP 2022016114 A JP2022016114 A JP 2022016114A JP 7537449 B2 JP7537449 B2 JP 7537449B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic green
- green sheet
- sheets
- internal electrode
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 239000000919 ceramic Substances 0.000 claims description 280
- 238000000034 method Methods 0.000 claims description 29
- 238000003825 pressing Methods 0.000 claims description 28
- 238000010030 laminating Methods 0.000 claims description 11
- 239000012530 fluid Substances 0.000 claims description 10
- 238000003475 lamination Methods 0.000 claims description 9
- 239000007787 solid Substances 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 40
- 239000003985 ceramic capacitor Substances 0.000 description 18
- 239000011230 binding agent Substances 0.000 description 10
- 150000001875 compounds Chemical class 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000010304 firing Methods 0.000 description 9
- 238000007747 plating Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 239000002245 particle Substances 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000002904 solvent Substances 0.000 description 6
- 238000000137 annealing Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000001035 drying Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000002002 slurry Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229920002799 BoPET Polymers 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000007847 structural defect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910002971 CaTiO3 Inorganic materials 0.000 description 1
- 229910002976 CaZrO3 Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910002370 SrTiO3 Inorganic materials 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 230000002706 hydrostatic effect Effects 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は、電子部品の製造方法に関する。 The present invention relates to a method for manufacturing electronic components.
積層セラミックコンデンサなどの電子部品を製造する方法として、セラミックグリーンシートの上に導電性ペーストを塗工し、導電性ペーストが塗工されたセラミックグリーンシートを複数枚積層して焼成する工程を経て、電子部品を製造する方法が知られている。 A known method for manufacturing electronic components such as multilayer ceramic capacitors involves coating a conductive paste onto a ceramic green sheet, stacking multiple ceramic green sheets coated with the conductive paste, and firing the stack to produce electronic components.
そのような電子部品の製造方法の一例として、特許文献1には、第1のセラミック層と第2のセラミック層との間に内部電極パターンを配置した単位積層体を形成し、単位積層体を複数積層して焼成する工程を経て電子部品を製造する方法が開示されている。また、特許文献1には、第1のセラミック層上の内部電極パターンが形成されていない領域にセラミックペーストを印刷して補助層を形成することにより、内部電極パターンが形成されている領域と、内部電極パターンが形成されていない領域との間の段差を解消することが開示されている。
As an example of a method for manufacturing such electronic components,
しかしながら、特許文献1に記載の電子部品の製造方法のように、段差を解消するための補助層を形成する場合、内部電極パターンが形成されていない領域に精度良く補助層を形成するための位置合わせが必要となる。このため、製造時間が長くなるとともに、位置合わせ時に位置ずれが生じ、製造される電子部品に構造欠陥が生じる可能性がある。
However, when forming an auxiliary layer to eliminate the step, as in the method of manufacturing electronic components described in
本発明は、上記課題を解決するものであり、位置合わせによる補助層を形成することなく、内部電極パターンが形成されている領域と形成されていない領域との間の段差を抑制することができる電子部品の製造方法を提供することを目的とする。 The present invention aims to solve the above problems and provide a method for manufacturing electronic components that can suppress the step between areas where internal electrode patterns are formed and areas where they are not formed, without forming an auxiliary layer for alignment.
本発明の電子部品の製造方法は、
第1のセラミックグリーンシートを準備する工程と、
その上に内部電極パターンが形成された第2のセラミックグリーンシートを準備する工程と、
前記第1のセラミックグリーンシートが前記内部電極パターンと接するように、前記第1のセラミックグリーンシートと前記第2のセラミックグリーンシートとを積層する工程と、
積層された前記第1のセラミックグリーンシートと前記第2のセラミックグリーンシートに対して第1の押圧を行うことによって、前記第1のセラミックグリーンシートの少なくとも一部を、前記第2のセラミックグリーンシート上の領域のうち、前記内部電極パターンが形成されていない領域に入り込ませたマザーシートを作製する工程と、
前記マザーシートに対して第2の押圧を行うことによって積層体を得る工程と、
を備え、
前記第1のセラミックグリーンシートの弾性率は、前記第2のセラミックグリーンシートの弾性率よりも小さいことを特徴とする。
The method for producing an electronic component of the present invention includes the steps of:
Preparing a first ceramic green sheet;
preparing a second ceramic green sheet having an internal electrode pattern formed thereon;
laminating the first ceramic green sheet and the second ceramic green sheet so that the first ceramic green sheet is in contact with the internal electrode pattern;
a step of applying a first pressure to the first ceramic green sheet and the second ceramic green sheet which are laminated together, thereby producing a mother sheet in which at least a part of the first ceramic green sheet is inserted into a region on the second ceramic green sheet where the internal electrode pattern is not formed;
a step of performing a second pressing on the mother sheet to obtain a laminate;
Equipped with
The elastic modulus of the first ceramic green sheets is smaller than the elastic modulus of the second ceramic green sheets.
本発明の電子部品の製造方法によれば、その上に内部電極パターンが形成された第2のセラミックグリーンシートと、弾性率が第2のセラミックグリーンシートよりも小さい第1のセラミックグリーンシートとを積層して第1の押圧を行うことによって、第1のセラミックグリーンシートの少なくとも一部を、第2のセラミックグリーンシート上の領域のうち、内部電極パターンが形成されていない領域に入り込ませたマザーシートを作製し、マザーシートに対して第2の押圧を行うことによって積層体を得る。第1の押圧によって第1のセラミックグリーンシートの少なくとも一部が第2のセラミックグリーンシート上の領域のうち、内部電極パターンが形成されていない領域に入り込むので、位置合わせによる補助層を形成することなく、内部電極パターンが形成されている領域と形成されていない領域との間の段差を抑制することができる。 According to the method for manufacturing electronic components of the present invention, a second ceramic green sheet on which an internal electrode pattern is formed is laminated with a first ceramic green sheet having a modulus of elasticity smaller than that of the second ceramic green sheet, and a first pressing is performed to produce a mother sheet in which at least a portion of the first ceramic green sheet is inserted into an area on the second ceramic green sheet where the internal electrode pattern is not formed, and a second pressing is performed on the mother sheet to obtain a laminate. Since at least a portion of the first ceramic green sheet is inserted into an area on the second ceramic green sheet where the internal electrode pattern is not formed by the first pressing, the step between the area where the internal electrode pattern is formed and the area where it is not formed can be suppressed without forming an auxiliary layer for alignment.
以下に本発明の実施形態を示して、本発明の特徴を具体的に説明する。 The following describes an embodiment of the present invention and explains its features in detail.
図1は、本発明の一実施形態における電子部品の製造方法を説明するためのフローチャートである。ここでは、電子部品が積層セラミックコンデンサであるものとして説明する。ただし、電子部品が積層セラミックコンデンサに限定されることはなく、圧電部品、サーミスタ、インダクタなど、他のセラミック電子部品であってもよい。 Figure 1 is a flow chart for explaining a method for manufacturing an electronic component in one embodiment of the present invention. Here, the electronic component is described as being a multilayer ceramic capacitor. However, the electronic component is not limited to being a multilayer ceramic capacitor, and may be other ceramic electronic components such as piezoelectric components, thermistors, and inductors.
ステップS1では、第1のセラミックグリーンシート11を準備する(図2(a))。第1のセラミックグリーンシート11は、後述する第2のセラミックグリーンシート21上の領域のうち、内部電極パターン22が形成されていない領域に入り込ませて段差を解消するためのシートである。本実施形態では、図2(a)に示すように、第1の支持体12上に形成された第1のセラミックグリーンシート11を複数枚準備する。第1の支持体12は、例えば、可撓性を有するPETフィルムである。
In step S1, a first ceramic
一例として、第1の支持体12上にセラミックペーストを塗工し、乾燥させることによって、第1のセラミックグリーンシート11を作製することが可能である。その場合、セラミックペーストは、例えば、BaTiO3、CaTiO3、SrTiO3、またはCaZrO3などを主成分とする誘電体材料に、バインダ樹脂および溶剤などを加えて湿式混合することによって作製することが可能である。誘電体材料には、Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物など、主成分よりも含有量の少ない副成分が含まれていてもよい。
As an example, the first ceramic
第1のセラミックグリーンシート11は、流動性を有する流動体でもよいし、固体でもよい。第1のセラミックグリーンシート11が流動体である場合、第1のセラミックグリーンシート11は、例えば、スラリー、ペーストまたはインクである。第1のセラミックグリーンシート11は、誘電体またはその前駆体からなる粒子と溶媒とを含み、さらに、分散剤やバインダとなる樹脂成分を含んでいてもよい。第1のセラミックグリーンシート11の材料は、後述する第2のセラミックグリーンシート21の材料と同じでもよいし、粒子、溶媒、樹脂成分およびその他の成分のうちの少なくとも1つが異なっていてもよい。また、第2のセラミックグリーンシート21に対して、各成分の含有割合や、分散状態などの化学的な状態が異なっていてもよい。
The first ceramic
第1のセラミックグリーンシート11中の固形分濃度は、例えば、10vol%以上27vol%以下であり、固形成分のうちの誘電体粒子の体積濃度(PVC:Pigment Volume Concentration)は、例えば、65%以上95%以下である。
The solid content concentration in the first ceramic
第1のセラミックグリーンシート11が流動体である場合、第1の支持体12上に、ダイコータ、ドクターブレード、ロールコータなどの任意の成膜手段、または、スクリーン印刷やインクジェット印刷などの任意の印刷手段により、流動体を塗工する。任意の印刷手段によって印刷を行う場合、オフセット印刷を併用してもよい。また、流動体の塗工を、同一または異なる方法で、複数回行うようにしてもよい。
When the first ceramic
第1の支持体12上に塗工された流動体は、熱風を当てる方法、加熱する方法、および、周囲環境を減圧する方法のうちのいずれか1つ、または複数の方法によって乾燥させることが可能である。流動体を乾燥させる際の温度は、例えば、20℃以上98℃以下である。熱風を当てる方法または加熱する方法によって乾燥を行う場合の温度は、例えば、75℃である。
The fluid applied to the
第1のセラミックグリーンシート11が固体である場合、第1のセラミックグリーンシート11は、誘電体またはその前駆体からなる粒子を含み、さらにバインダとなる樹脂成分を含んでいてもよい。第1のセラミックグリーンシート11の材料は、第2のセラミックグリーンシート21の材料と同じでもよいし、粒子、樹脂成分およびその他の成分のうちの少なくとも1つが異なっていてもよい。また、第2のセラミックグリーンシート21に対して、各成分の含有割合や、分散状態などの化学的な状態が異なっていてもよい。
When the first ceramic
同じ温度下で比較した場合、第1のセラミックグリーンシート11の弾性率は、後述する第2のセラミックグリーンシート21の弾性率よりも小さい。具体的には、第1のセラミックグリーンシート11の弾性率は、第2のセラミックグリーンシート21の弾性率の1/10以上1/2以下であり、例えば、常温で300MPa以上1.5GPa以下である。なお、加熱された場合、第1のセラミックグリーンシート11および第2のセラミックグリーンシート21の弾性率はそれぞれ小さくなるが、その場合も同じ温度下では、第1のセラミックグリーンシート11の弾性率は、第2のセラミックグリーンシート21の弾性率の1/10以上1/2以下である。第1のセラミックグリーンシート11の弾性率が第2のセラミックグリーンシート21の弾性率よりも小さいことにより、第1のセラミックグリーンシート11と第2のセラミックグリーンシート21とを積層して後述する第1の押圧を行ったときに、柔らかい第1のセラミックグリーンシート11が第2のセラミックグリーンシート21上の、後述する内部電極パターン22の間に入り込むので、内部電極パターン22が形成されている領域と形成されていない領域との間の段差を抑制することができる。
When compared at the same temperature, the elastic modulus of the first ceramic
第2のセラミックグリーンシート21よりも弾性率の小さい第1のセラミックグリーンシート11は、例えば、第2のセラミックグリーンシート21と比べて、含有するバインダの量を減らすことによって作製することが可能である。バインダの量が少ないことにより、シート内の空隙が増加し、弾性率が低下する。また、第2のセラミックグリーンシート21に対して同じ材料を用いた場合でも、乾燥度合いを減らすことによって、弾性率の小さい第1のセラミックグリーンシート11を作製することが可能である。
The first ceramic
本実施形態において、第1のセラミックグリーンシート11の厚みは、第2のセラミックグリーンシート21の厚みよりも厚く、後述する内部電極パターン22の厚み以上である。第1のセラミックグリーンシート11の厚みが第2のセラミックグリーンシート21の厚みよりも厚いことにより、後述する第1の押圧を行ったときに、第2のセラミックグリーンシート21上の内部電極パターン22の間に入り込んだ第1のセラミックグリーンシート11の残りは、そのまま層状に残る。それにより、セラミックグリーンシートの厚みが厚くなるので、内部電極パターン22を形成するための導電性ペーストに含まれる溶剤によって、セラミックグリーンシートに含まれるバインダが溶解してしまうシートアタックが発生しても、積層方向に隣り合う内部電極同士が導通する内部短絡の発生を抑制することができる。ただし、第1のセラミックグリーンシート11の厚みは、第2のセラミックグリーンシート21と同じでもよいし、薄くてもよい。
In this embodiment, the thickness of the first ceramic
準備する第1のセラミックグリーンシート11は、長尺状の形状のものでもよいし、長尺状以外の形状のものでもよい。なお、第1のセラミックグリーンシート11には、後述するマザーシート30を複数枚積層する際、内部電極パターン22の位置ずれを抑制するために、位置決めマークが設けられている。
The first ceramic
ステップS1に続くステップS2では、その上に内部電極パターン22が形成された第2のセラミックグリーンシート21を準備する(図2(b))。第2のセラミックグリーンシート21の弾性率は、例えば、常温で3GPa程度である。本実施形態では、第2の支持体23上に形成された第2のセラミックグリーンシート21を複数枚準備する。第2の支持体23は、例えば、PETフィルムである。例えば、第2の支持体23上にセラミックスラリーを塗工し、乾燥させることによって、第2のセラミックグリーンシート21を作製する。そして、第2のセラミックグリーンシート21上に導電性ペーストを所望のパターン形状に塗工して乾燥させることによって、内部電極パターン22を形成する。
In step S2 following step S1, a second ceramic
第2のセラミックグリーンシート21を作製するためのセラミックスラリーは、第1のセラミックグリーンシート11を作製するためのセラミックスラリーと同様のものを用いることができる。第2のセラミックグリーンシート21中の固形分濃度は、例えば、10vol%以上であり、固形成分のうちの誘電体粒子の体積濃度(PVC)は、例えば、65%以上である。
The ceramic slurry for producing the second ceramic
内部電極パターン22を形成するための導電性ペーストは、例えば、Ni、Ag、Pd、Au、Cu、Ti、または、Crなどの金属粉末に、バインダ樹脂および溶剤などを加えて混練することにより、作製することが可能である。導電性ペーストの塗工は、例えば、スクリーン印刷やグラビア印刷などの印刷によって行う。
The conductive paste for forming the
導電性ペーストは、第2のセラミックグリーンシート21上で2次元配列に塗工する。一例として、図4に示すように、長尺状の第2の支持体23の長手方向と直交する方向に、一定の配列間隔Taで導電性ペーストを塗工することによって、1次元配列を形成する。この1次元配列に対して、1次元配列の方向にTa/2だけずらした状態で、1次元配列と直交する方向に一定の配列間隔Tbで導電性ペーストを塗工することによって、2次元配列の内部電極パターン22を形成する。第2のセラミックグリーンシート21上に内部電極パターン22を形成すると、第2のセラミックグリーンシート21上の、内部電極パターン22が形成されている領域と、内部電極パターン22が形成されていない領域との間に段差が生じる。
The conductive paste is applied in a two-dimensional array on the second ceramic
準備する第2のセラミックグリーンシート21は、長尺状の形状のものでもよいし、長尺状以外の形状のものでもよいが、第1のセラミックグリーンシート11の形状に対応した形状のものであることが好ましい。
The second ceramic
なお、ステップS2の第2のセラミックグリーンシート21を準備する工程は、ステップS1の第1のセラミックグリーンシート11を準備する工程より先に行ってもよいし、並行して行ってもよい。
The process of preparing the second ceramic
ステップS2に続くステップS3では、ステップS1で準備した第1のセラミックグリーンシート11と、ステップS2で準備した第2のセラミックグリーンシート21とを積層する(図2(c))。例えば、図2(c)に示すように、複数枚の第1のセラミックグリーンシート11と、複数枚の第2のセラミックグリーンシート21とを交互に積層する。このとき、第1のセラミックグリーンシート11は、第2のセラミックグリーンシート21上の内部電極パターン22と接するように積層する。また、本実施形態において、第2のセラミックグリーンシート21は、図2(c)に示すように、直前に積層された第2のセラミックグリーンシート21に対して、内部電極パターン22の位置がTa/2だけずれるように積層する。
In step S3 following step S2, the first ceramic
ここで、第1の支持体12上に第1のセラミックグリーンシート11を形成した場合、積層前または積層後に、第1のセラミックグリーンシート11から第1の支持体12を剥離する。第1のセラミックグリーンシート11が流動体である場合には、積層後に第1の支持体12を剥離することが好ましい。積層後に第1の支持体12を剥離する場合には、第2のセラミックグリーンシート21上の内部電極パターン22と第1のセラミックグリーンシート11とが接するように、第1のセラミックグリーンシート11と第2のセラミックグリーンシート21とを積層した後、第1の支持体12を剥離する。
Here, when the first ceramic
また、第2の支持体23上に第2のセラミックグリーンシート21を形成した場合、積層前または積層後に、第2のセラミックグリーンシート21から第2の支持体23を剥離する。積層後に第2の支持体23を剥離する場合には、第2のセラミックグリーンシート21上の内部電極パターン22と第1のセラミックグリーンシート11とが接するように、第1のセラミックグリーンシート11と第2のセラミックグリーンシート21とを積層した後、第2の支持体23を剥離する。
When the second ceramic
第1の支持体12および第2の支持体23の剥離は、任意の方法により行うことが可能である。例えば、第1のセラミックグリーンシート11および第1の支持体12がそれぞれ面保持された状態で互いを離間させる面剥離を行ってもよいし、第1のセラミックグリーンシート11および第1の支持体12のうちの少なくとも一方の端部が保持された状態で互いを離間させる線剥離を行ってもよい。第2の支持体23の剥離についても同様である。剥離時の温度は、例えば、20℃以上85℃以下であり、剥離速度は、例えば、1mm/s以上300mm/s以下である。
The
図2(c)では、1枚の第1のセラミックグリーンシート11と、1枚の第2のセラミックグリーンシート21とを交互に複数積層する例を示している。図2(c)では、4枚の第1のセラミックグリーンシート11と、4枚の第2のセラミックグリーンシート21とを積層する例を示しているが、積層する第1のセラミックグリーンシート11および第2のセラミックグリーンシート21の数がそれぞれ4枚に限定されることはなく、任意の数とすることができる。
Figure 2(c) shows an example in which one first ceramic
また、図5(a)に示すように、1枚の第1のセラミックグリーンシート11と複数枚の第2のセラミックグリーンシート21とを積層するようにしてもよい。その場合、第2のセラミックグリーンシート21上の内部電極パターン22と接するように第2のセラミックグリーンシート21を積層する工程を繰り返し行い、任意の第2のセラミックグリーンシート21上の内部電極パターン22の上に第1のセラミックグリーンシート11を積層する。図5(a)では、最上層に第1のセラミックグリーンシート11を積層する例を示している。この場合、後述する第1の押圧によって、積層されている全ての第2のセラミックグリーンシート21上の内部電極パターン22が形成されていない領域に第1のセラミックグリーンシート11を入り込ませるためには、第1のセラミックグリーンシート11は、流動体であることが好ましい。
Also, as shown in FIG. 5(a), one first ceramic
なお、図5(a)では、第2のセラミックグリーンシート21を3枚積層し、その上に1枚の第1のセラミックグリーンシート11を積層する例を示しているが、1枚の第1のセラミックグリーンシート11に対して積層する第2のセラミックグリーンシート21の数が3枚に限定されることはない。また、同数ではない複数枚の第1のセラミックグリーンシート11と複数枚の第2のセラミックグリーンシート21とを積層するようにしてもよい。その場合、複数枚の第1のセラミックグリーンシート11を連続して積層せずに、2枚の第2のセラミックグリーンシート21の間に、1枚の第1のセラミックグリーンシート11が位置するように積層することが好ましい。
In FIG. 5(a), three second ceramic
積層する第1のセラミックグリーンシート11と第2のセラミックグリーンシート21の数が異なる場合、第1のセラミックグリーンシート11を積層する位置は、最上層に限定されることはなく、積層方向に隣り合う任意の2枚の第2のセラミックグリーンシート21の間であってもよい。ただし、後述するように、第1のセラミックグリーンシート11が最上層に位置するように積層することにより、後述する第1の押圧を行って形成されるマザーシート30の最上層に、層状の第1のセラミックグリーンシート11を残すことが可能となる。第2のセラミックグリーンシート21と比べて柔らかい第1のセラミックグリーンシート11は接着性が高いため、マザーシート30の最上層に第1のセラミックグリーンシート11が存在することにより、複数枚のマザーシート30を積層する際に、マザーシート30同士を接着して積層ずれを抑制することができる。したがって、少なくとも1枚の第1のセラミックグリーンシート11が最上層に位置するように、第1のセラミックグリーンシート11と複数枚の第2のセラミックグリーンシート21とを積層することが好ましい。
When the number of the first ceramic
ステップS3に続くステップS4では、積層された第1のセラミックグリーンシート11と第2のセラミックグリーンシート21に対して、積層方向に第1の押圧を行うことによって、第1のセラミックグリーンシート11の少なくとも一部を、第2のセラミックグリーンシート21上の領域のうち、内部電極パターン22が形成されていない領域に入り込ませたマザーシート30を作製する(図3(a))。本実施形態では、複数枚のマザーシート30を作製する。マザーシート30が長尺状の形状を有する場合、作製したマザーシート30をロール状に巻いた状態で保管することが可能である。
In step S4 following step S3, a first pressure is applied to the stacked first ceramic
例えば、図6に示すように、積層された第1のセラミックグリーンシート11と第2のセラミックグリーンシート21を一対のローラ50a,50bで挟み込むことによって、第1の押圧を行う。第1の押圧を行うことにより、第2のセラミックグリーンシート21と比べて柔らかい第1のセラミックグリーンシート11は、第2のセラミックグリーンシート21上の内部電極パターン22の間に入り込む。これにより、第2のセラミックグリーンシート21上において、内部電極パターン22が形成されている領域と、内部電極パターン22が形成されていない領域との間の段差が抑制される。
For example, as shown in FIG. 6, the first pressing is performed by sandwiching the stacked first ceramic
なお、第1のセラミックグリーンシート11の少なくとも一部が第2のセラミックグリーンシート21上の領域のうち、内部電極パターン22が形成されていない領域に入り込む態様には、第2のセラミックグリーンシート21に接するように第1のセラミックグリーンシート11が入り込む態様だけでなく、第2のセラミックグリーンシート21と接することなく、第1のセラミックグリーンシート11が入り込む態様も含まれる。
The manner in which at least a portion of the first ceramic
図5(a)に示すように、1枚の第1のセラミックグリーンシート11と複数枚の第2のセラミックグリーンシート21とを積層した場合でも、第1の押圧を行うことによって、図5(b)に示すように、複数枚の第2のセラミックグリーンシート21のそれぞれの内部電極パターン22の間に第1のセラミックグリーンシート11が入り込む。
As shown in FIG. 5(a), even when one first ceramic
ただし、上述したように、1枚の第1のセラミックグリーンシート11と1枚の第2のセラミックグリーンシート21とを交互に複数積層することにより、第1の押圧を行ったときに、より確実に、全ての第2のセラミックグリーンシート21上の内部電極パターン22が形成されていない領域に第1のセラミックグリーンシート11を入り込ませることができる。したがって、1枚の第1のセラミックグリーンシート11と1枚の第2のセラミックグリーンシート21とを交互に複数積層することが好ましい。
However, as described above, by alternately stacking one first ceramic
なお、第1の押圧後、図3(a)および図5(b)に示すように、第2のセラミックグリーンシート21上の、内部電極パターン22が形成されていない空間の全てが第1のセラミックグリーンシート11によって埋められることが好ましいが、一部に隙間が残っていてもよい。
After the first pressing, as shown in Figures 3(a) and 5(b), it is preferable that all of the spaces on the second ceramic
ここで、図7に示すように、1枚の第1のセラミックグリーンシート11と、内部電極パターン22が形成された1枚の第2のセラミックグリーンシート21とを積層したものを複数用意し、それらを一対のローラ50a,50bの間に送り込んで挟み込むことによって、第1の押圧を行うようにしてもよい。また、図示は省略するが、任意の数の第1のセラミックグリーンシート11と、任意の数の第2のセラミックグリーンシート21とを一対のローラ50a,50bの間に送り込んで挟み込むことによって、第1の押圧を行うようにしてもよい。その場合、一対のローラ50a,50bで挟まれる位置において、積層と第1の押圧とが略同時に行われる。
As shown in FIG. 7, a plurality of stacks of one first ceramic
ただし、第1の押圧を行う方法が一対のローラ50a,50bで挟み込む方法に限定されることはなく、任意の方法で行うことが可能である。
However, the method of performing the first pressing is not limited to the method of clamping the material between a pair of
このように、本実施形態における電子部品の製造方法によれば、第2のセラミックグリーンシート21よりも弾性率の小さい第1のセラミックグリーンシート11と、内部電極パターン22が形成された第2のセラミックグリーンシート21とを積層して第1の押圧を行うことによって、第1のセラミックグリーンシート11の少なくとも一部を、第2のセラミックグリーンシート21上の領域のうち、内部電極パターン22が形成されていない領域に入り込ませるので、内部電極パターン22が形成されている領域と形成されていない領域との間の段差を抑制することができる。したがって、特許文献1に記載の製造方法のように、内部電極パターン22が形成されていない領域に、位置合わせによって補助層を形成する必要がないので、製造時間を短縮することが可能となる。また、特許文献1に記載の製造方法では、位置合わせによって補助層を形成する際に位置ずれが生じる可能性があるが、本実施形態における電子部品の製造方法では、位置合わせによる補助層を形成しないため、上述した位置ずれが生じることはない。したがって、製造される電子部品に、位置ずれに起因する構造欠陥が生じることがなく、高品質の電子部品を製造することが可能となる。
In this way, according to the electronic component manufacturing method of the present embodiment, the first ceramic
なお、第1の押圧を行った際、図8(a)に示すように、第2のセラミックグリーンシート21上の内部電極パターン22の間に入り込んだ第1のセラミックグリーンシート11の残りがそのまま層状に残るようにしてもよい。内部電極パターン22の上に第1のセラミックグリーンシート11の一部が残ることにより、内部電極パターン22が形成されている位置のセラミックグリーンシートの厚みが厚くなる。それにより、内部電極パターン22を形成するための導電性ペーストに含まれる溶剤によって、セラミックグリーンシートに含まれるバインダが溶解してしまうシートアタックが発生しても、積層方向に隣り合う内部電極同士が導通する内部短絡の発生を抑制することができる。例えば、本実施形態のように、第2のセラミックグリーンシート21よりも厚みが厚い第1のセラミックグリーンシート11を準備することにより、第1の押圧後に、内部電極パターン22の上に第1のセラミックグリーンシート11を残すようにすることができる。図8(b)に示すように、1枚の第1のセラミックグリーンシート11と複数枚の第2のセラミックグリーンシート21とを積層する場合も同様である。
When the first pressing is performed, as shown in FIG. 8(a), the remnants of the first ceramic
ステップS4に続くステップS5では、マザーシート30に対して第2の押圧を行うことによって積層体40を得る(図3(b))。本実施形態では、複数枚のマザーシート30を積層し、積層された複数枚のマザーシート30に対して第2の押圧を行うことによって積層体40を得る。第2の押圧は、第1の押圧よりも大きい圧力で行い、例えば、静水圧プレスや剛体プレスなどの方法で行う。
In step S5 following step S4, a second press is applied to the
なお、マザーシート30が長尺状の形状を有する場合、マザーシート30を所定の大きさに切断してから積層して第2の押圧を行う。また、必要に応じて、複数のマザーシート30を積層した後、積層方向の両外側に、保護層として、内部電極パターン22が形成されていない第2のセラミックグリーンシート21を複数枚積層してから第2の押圧を行う。複数枚のマザーシート30を積層して第2の押圧を行った後、積層方向の両外側に、保護層として内部電極パターン22が形成されていない第2のセラミックグリーンシート21を複数枚積層してから再び押圧を行うようにしてもよい。
When the
ステップS5に続くステップS6では、作製した積層体40を切断することによって、製造する電子部品に応じた複数の未焼成チップに個片化する。積層体40の切断は、例えば、押切り、ダイシング、レーザ切断などの方法により行うことができる。 In step S6 following step S5, the laminate 40 is cut to separate it into a number of unfired chips according to the electronic components to be manufactured. The laminate 40 can be cut by, for example, a method such as press cutting, dicing, or laser cutting.
ステップS6に続くステップS7では、個片化した未焼成チップを焼成する。例えば、未焼成チップを加熱炉内の焼成用セッターに載置し、加熱することによって、第1のセラミックグリーンシート11、第2のセラミックグリーンシート21、および、内部電極パターン22に含まれるバインダを除去する。加熱炉内は、空気雰囲気であるが、N2、H2、H2O等のガスを適宜混合して、各々のガス量を調整してもよい。
In step S7 following step S6, the singulated green chips are fired. For example, the green chips are placed on a firing setter in a heating furnace and heated to remove the binders contained in the first ceramic
バインダを除去した後、加熱炉内で未焼成チップを焼成する。焼成温度は、例えば、900℃以上1300℃以下である。焼成は、加熱炉内のN2、H2、H2O等のガス量を調整して行う。 After removing the binder, the green chips are sintered in a heating furnace at a sintering temperature of, for example, 900° C. to 1300° C. The sintering is performed by adjusting the amount of gas such as N 2 , H 2 , and H 2 O in the heating furnace.
この後、得られた焼成後チップをバレル研磨等で研磨することによって、角部および稜線部を丸くする。例えば、研磨メディアとともに焼成後チップを小型ポッドに収容し、小型ポッドに外力をかけることによって、研磨メディアで焼成後チップを研磨する。これにより、焼成後チップの角部および稜線部が一定の曲率半径を有するようになる。なお、研磨は、未焼成チップに対して行ってもよい。 Then, the resulting fired chip is polished by barrel polishing or the like to round off the corners and ridges. For example, the fired chip is stored in a small pod together with polishing media, and an external force is applied to the small pod to polish the fired chip with the polishing media. This causes the corners and ridges of the fired chip to have a constant radius of curvature. Polishing may also be performed on unfired chips.
焼成後は、アニール処理を行うことが好ましい。アニール処理は、第1のセラミックグリーンシート11および第2のセラミックグリーンシート21を焼成することによって得られる誘電体層を再酸化する処理である。アニール処理を行うことにより絶縁抵抗の寿命を長くすることができ、信頼性が向上する。アニール処理は、還元雰囲気より、高い酸素分圧雰囲気で行うことが好ましい。ただし、酸素濃度が高すぎると、内部電極パターン22を焼成することによって得られる内部電極が絶縁化する傾向になる。
After firing, it is preferable to perform an annealing treatment. The annealing treatment is a treatment for reoxidizing the dielectric layer obtained by firing the first ceramic
ステップS7に続くステップS8では、焼成後チップに外部電極を形成する。外部電極は、内部電極パターン22が焼成されることによって形成される内部電極と電気的に接続されるように形成する。例えば、内部電極が露出している焼成後チップの両端面に外部電極用導電性ペーストを塗工して焼き付けることによって下地電極層を形成し、下地電極層の上にめっき層を形成することによって外部電極を形成する。外部電極用導電性ペーストは、例えば、Cu、Ni、Ag、Pd、Ti、Cr、および、Auなどの金属、またはそれらの金属を含む合金などを含む。外部電極用導電性ペーストの塗工は、例えば、ディップ法により行う。
In step S8 following step S7, external electrodes are formed on the fired chip. The external electrodes are formed so as to be electrically connected to the internal electrodes formed by firing the
めっき層は、例えば、Cu、Ni、Ag、Pd、Ti、Cr、または、Auなどの金属、または、それらの金属を主成分とする合金を含む。めっき層は、1層であってもよいし、複数層であってもよい。ただし、めっき層は、Niめっき層とSnめっき層の2層構造とすることが好ましい。Niめっき層は、下地電極層が電子部品を実装する際のはんだによって侵食されるのを防止する機能を果たす。また、Snめっき層は、電子部品を実装する際のはんだの濡れ性を向上させる機能を果たす。 The plating layer contains, for example, a metal such as Cu, Ni, Ag, Pd, Ti, Cr, or Au, or an alloy mainly composed of such a metal. The plating layer may be a single layer or multiple layers. However, it is preferable that the plating layer has a two-layer structure of a Ni plating layer and a Sn plating layer. The Ni plating layer prevents the base electrode layer from being eroded by solder when mounting electronic components. The Sn plating layer improves the wettability of the solder when mounting electronic components.
上述した工程により、電子部品が製造される。 Electronic components are manufactured through the above-mentioned process.
(積層セラミックコンデンサ)
上述した製造方法によって製造される電子部品の一例である積層セラミックコンデンサの構造について説明する。ただし、上述したように、電子部品が積層セラミックコンデンサに限定されることはない。
(Multilayer ceramic capacitors)
The structure of a multilayer ceramic capacitor, which is one example of an electronic component manufactured by the above-mentioned manufacturing method, will be described below, although as mentioned above, the electronic component is not limited to a multilayer ceramic capacitor.
図9は、上述した製造方法により製造された積層セラミックコンデンサ60を模式的に示す斜視図である。図10は、図9に示す積層セラミックコンデンサ60をX-X線に沿って切断したときの模式的な断面図である。図11は、図9に示す積層セラミックコンデンサ60をXI-XI線に沿って切断したときの模式的な断面図である。
Figure 9 is a perspective view showing a multilayer
図9~図11に示すように、積層セラミックコンデンサ60は、全体として直方体に近い形状を有しており、セラミック素体61と、セラミック素体61の表面に設けられた一対の外部電極70a、70bとを有している。一対の外部電極70a、70bは、図9に示すように、対向するように配置されている。
As shown in Figures 9 to 11, the multilayer
ここでは、一対の外部電極70a、70bが対向する方向を積層セラミックコンデンサ60の長さ方向Lと定義し、後述する誘電体層62と第1の内部電極63および第2の内部電極64とが積層されている方向を積層方向Tと定義し、長さ方向Lおよび積層方向Tのいずれの方向にも直交する方向を幅方向Wと定義する。長さ方向L、積層方向T、および、幅方向Wのうちの任意の2つの方向は、互いに直交する方向である。
Here, the direction in which the pair of
なお、本実施形態では、積層セラミックコンデンサ60の長さ方向L、幅方向W、および、積層方向Tの各方向における寸法のうち、長さ方向Lの寸法が最も大きいが、幅方向Wの寸法が最も大きい構成であってもよい。
In this embodiment, of the dimensions of the multilayer
セラミック素体61は、上述した製造方法で説明した焼成後チップであり、長さ方向Lに相対する第1の端面61aおよび第2の端面61bと、積層方向Tに相対する第1の主面61cおよび第2の主面61dと、幅方向Wに相対する第1の側面61eおよび第2の側面61fとを有する。
The
図10および図11に示すように、セラミック素体61は、積層された複数の第1の内部電極63および第2の内部電極64と、第1の内部電極63と第2の内部電極64との間に介在する誘電体層62とを含む。すなわち、セラミック素体61は、第1の内部電極63と第2の内部電極64とが積層方向Tにおいて、誘電体層62を介して交互に複数積層された構造を有する。
As shown in Figures 10 and 11, the
誘電体層62は、上述した第1のセラミックグリーンシート11および第2のセラミックグリーンシート21が焼成されることによって形成される。誘電体層62は、例えば、BaTiO3、CaTiO3、SrTiO3、または、CaZrO3などを主成分とするセラミック材料からなる。これらの主成分に、Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの主成分よりも含有量の少ない副成分が添加されていてもよい。
The
第1の内部電極63および第2の内部電極64は、上述した内部電極パターン22が焼成されることによって形成される。第1の内部電極63および第2の内部電極64は、例えば、Ni、Ag、Pd、Au、Cu、Ti、または、Cr等の金属、または、上述した金属を主成分とする合金等を含有している。第1の内部電極63および第2の内部電極64は、共材として、誘電体層62に含まれる誘電体セラミックと同じセラミック材料を含んでいてもよい。
The first
第1の外部電極70aは、セラミック素体61の長さ方向Lの一端側に設けられている。本実施形態における積層セラミックコンデンサ60では、第1の外部電極70aは、セラミック素体61の第1の端面61aの全体に設けられているとともに、第1の端面61aから、第1の主面61c、第2の主面61d、第1の側面61e、および、第2の側面61fに回り込むように設けられている。第1の外部電極70aは、第1の内部電極63と電気的に接続されている。
The first
第2の外部電極70bは、セラミック素体61の長さ方向Lの他端側に設けられている。本実施形態における積層セラミックコンデンサ60では、第2の外部電極70bは、セラミック素体61の第2の端面61bの全体に設けられているとともに、第2の端面61bから、第1の主面61c、第2の主面61d、第1の側面61e、および、第2の側面61fに回り込むように設けられている。第2の外部電極70bは、第2の内部電極64と電気的に接続されている。
The second
本発明は、上記実施形態に限定されるものではなく、本発明の範囲内において、種々の応用、変形を加えることが可能である。 The present invention is not limited to the above embodiment, and various applications and modifications are possible within the scope of the present invention.
11 第1のセラミックグリーンシート
12 第1の支持体
21 第2のセラミックグリーンシート
22 内部電極パターン
23 第2の支持体
30 マザーシート
40 積層体
50a,50b ローラ
60 積層セラミックコンデンサ
61 セラミック素体
62 誘電体層
63 第1の内部電極
64 第2の内部電極
70a 第1の外部電極
70b 第2の外部電極
Reference Signs List 11: First ceramic green sheet 12: First support 21: Second ceramic green sheet 22: Internal electrode pattern 23: Second support 30: Mother sheet 40:
Claims (11)
その上に内部電極パターンが形成された第2のセラミックグリーンシートを準備する工程と、
前記第1のセラミックグリーンシートが前記内部電極パターンと接するように、前記第1のセラミックグリーンシートと前記第2のセラミックグリーンシートとを積層する工程と、
積層された前記第1のセラミックグリーンシートと前記第2のセラミックグリーンシートに対して第1の押圧を行うことによって、前記第1のセラミックグリーンシートの少なくとも一部を、前記第2のセラミックグリーンシート上の領域のうち、前記内部電極パターンが形成されていない領域に入り込ませたマザーシートを作製する工程と、
前記マザーシートに対して第2の押圧を行うことによって積層体を得る工程と、
を備え、
前記第1のセラミックグリーンシートの弾性率は、前記第2のセラミックグリーンシートの弾性率よりも小さく、
前記第2のセラミックグリーンシートを準備する工程では、複数枚の前記第2のセラミックグリーンシートを準備し、
前記積層する工程では、前記第1のセラミックグリーンシートと複数枚の前記第2のセラミックグリーンシートとを積層することを特徴とする電子部品の製造方法。 Preparing a first ceramic green sheet;
preparing a second ceramic green sheet having an internal electrode pattern formed thereon;
laminating the first ceramic green sheet and the second ceramic green sheet so that the first ceramic green sheet is in contact with the internal electrode pattern;
a step of applying a first pressure to the first ceramic green sheet and the second ceramic green sheet which are laminated together, thereby producing a mother sheet in which at least a part of the first ceramic green sheet is inserted into a region on the second ceramic green sheet where the internal electrode pattern is not formed;
a step of performing a second pressing on the mother sheet to obtain a laminate;
Equipped with
The elastic modulus of the first ceramic green sheet is smaller than the elastic modulus of the second ceramic green sheet,
In the step of preparing the second ceramic green sheets, a plurality of the second ceramic green sheets are prepared,
a lamination step of laminating the first ceramic green sheet and a plurality of the second ceramic green sheets together, the lamination step comprising the steps of: laminating the first ceramic green sheet and a plurality of the second ceramic green sheets together;
前記積層する工程では、複数枚の前記第1のセラミックグリーンシートと複数枚の前記第2のセラミックグリーンシートとを積層することを特徴とする請求項1に記載の電子部品の製造方法。 In the step of preparing the first ceramic green sheets, a plurality of the first ceramic green sheets are prepared,
2. The method for producing an electronic component according to claim 1 , wherein in the laminating step, a plurality of the first ceramic green sheets and a plurality of the second ceramic green sheets are laminated together.
前記積層体を得る工程では、複数枚の前記マザーシートを積層し、積層された複数枚の前記マザーシートに対して前記第2の押圧を行うことによって前記積層体を得ることを特徴とする請求項1~5のいずれか一項に記載の電子部品の製造方法。 In the step of preparing the mother sheet, a plurality of the mother sheets are prepared,
The method for manufacturing an electronic component according to any one of claims 1 to 5, characterized in that in the step of obtaining the laminate, a plurality of the mother sheets are stacked, and the second pressure is applied to the stacked plurality of the mother sheets to obtain the laminate.
前記第2のセラミックグリーンシートを準備する工程では、第2の支持体上に形成された前記第2のセラミックグリーンシートを準備し、
前記積層する工程の前または後に、前記第1のセラミックグリーンシートから前記第1の支持体を剥離する工程と、
前記積層する工程の前または後に、前記第2のセラミックグリーンシートから前記第2の支持体を剥離する工程と、
をさらに備えることを特徴とする請求項1~7のいずれか一項に記載の電子部品の製造方法。 In the step of preparing the first ceramic green sheet, the first ceramic green sheet formed on a first support is prepared,
In the step of preparing the second ceramic green sheet, the second ceramic green sheet formed on a second support is prepared;
a step of peeling off the first support from the first ceramic green sheet before or after the laminating step;
a step of peeling off the second support from the second ceramic green sheet before or after the laminating step;
The method for manufacturing an electronic component according to any one of claims 1 to 7 , further comprising:
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022016114A JP7537449B2 (en) | 2022-02-04 | 2022-02-04 | Manufacturing method for electronic components |
| CN202310072695.3A CN116564707A (en) | 2022-02-04 | 2023-01-17 | Method for manufacturing electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022016114A JP7537449B2 (en) | 2022-02-04 | 2022-02-04 | Manufacturing method for electronic components |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023114038A JP2023114038A (en) | 2023-08-17 |
| JP7537449B2 true JP7537449B2 (en) | 2024-08-21 |
Family
ID=87498878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022016114A Active JP7537449B2 (en) | 2022-02-04 | 2022-02-04 | Manufacturing method for electronic components |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7537449B2 (en) |
| CN (1) | CN116564707A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002043161A (en) | 2000-07-21 | 2002-02-08 | Murata Mfg Co Ltd | Laminated ceramic electronic component and method for manufacturing the same |
| JP2003017357A (en) | 2001-06-29 | 2003-01-17 | Matsushita Electric Ind Co Ltd | Manufacturing method of multilayer ceramic electronic component |
-
2022
- 2022-02-04 JP JP2022016114A patent/JP7537449B2/en active Active
-
2023
- 2023-01-17 CN CN202310072695.3A patent/CN116564707A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002043161A (en) | 2000-07-21 | 2002-02-08 | Murata Mfg Co Ltd | Laminated ceramic electronic component and method for manufacturing the same |
| JP2003017357A (en) | 2001-06-29 | 2003-01-17 | Matsushita Electric Ind Co Ltd | Manufacturing method of multilayer ceramic electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023114038A (en) | 2023-08-17 |
| CN116564707A (en) | 2023-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102716139B1 (en) | Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor | |
| JP7148239B2 (en) | Ceramic electronic component and manufacturing method thereof | |
| TWI270092B (en) | Stack capacitor and the manufacturing method thereof | |
| JP6835561B2 (en) | Multilayer ceramic capacitors and their manufacturing methods | |
| KR20140085097A (en) | Multi-layered ceramic capacitor and method of manufacturing the same | |
| US11538636B2 (en) | Multilayer ceramic electronic component and method of producing multilayer ceramic electronic component | |
| US11626247B2 (en) | Electronic component, circuit board arrangement, and method of manufacturing electronic component | |
| JP7477080B2 (en) | Manufacturing method for ceramic electronic components | |
| KR102166591B1 (en) | Method for manufacturing multilayer ceramic electronic component | |
| JP2005159056A (en) | Multilayer ceramic electronic components | |
| JP7312525B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| KR102166588B1 (en) | Method for manufacturing multilayer ceramic electronic component | |
| JP7537449B2 (en) | Manufacturing method for electronic components | |
| JP2000340448A (en) | Multilayer ceramic capacitors | |
| JP2003045740A (en) | Laminated electronic components | |
| JP2020061433A (en) | Ceramic electronic component and manufacturing method thereof | |
| JP4702972B2 (en) | Multilayer electronic component and manufacturing method thereof | |
| JP2019197845A (en) | Manufacturing method of laminated ceramic electronic component | |
| JP2007258279A (en) | Laminate ceramic electronic component, and manufacturing method thereof | |
| US20250232921A1 (en) | Multilayer ceramic electronic device and manufacturing method of the same | |
| JP7740914B2 (en) | Ceramic electronic component and method for manufacturing the same | |
| JP2025110767A (en) | Multilayer ceramic electronic component and its manufacturing method | |
| JP2025110776A (en) | Multilayer ceramic electronic component and its manufacturing method | |
| CN222168170U (en) | Laminated ceramic capacitor | |
| JP7633788B2 (en) | Ceramic electronic components and their manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20230419 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230919 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240305 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240709 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240722 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7537449 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |