JP7540187B2 - Gallium oxide semiconductor manufacturing method - Google Patents
Gallium oxide semiconductor manufacturing method Download PDFInfo
- Publication number
- JP7540187B2 JP7540187B2 JP2020069366A JP2020069366A JP7540187B2 JP 7540187 B2 JP7540187 B2 JP 7540187B2 JP 2020069366 A JP2020069366 A JP 2020069366A JP 2020069366 A JP2020069366 A JP 2020069366A JP 7540187 B2 JP7540187 B2 JP 7540187B2
- Authority
- JP
- Japan
- Prior art keywords
- gallium oxide
- single crystal
- ion implantation
- crystal layer
- oxide single
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
本開示は、酸化ガリウム半導体の製造方法に関する。 This disclosure relates to a method for producing a gallium oxide semiconductor.
現在、省電力技術の開発が求められており、パワーデバイスの低損失化が期待されている。パワーデバイスは、ハイブリッド車や電気自動車に搭載されるインバーターなど、あらゆる電力変換器に搭載されている。 Currently, there is a demand for the development of power saving technologies, and hopes are high for reducing loss in power devices. Power devices are installed in all kinds of power converters, such as inverters installed in hybrid and electric vehicles.
低損失なパワーデバイスの実現に向けて、現状のシリコン(Si)よりも更に高耐圧・低損失なパワーデバイスの実現が期待できるSiC、GaN等の新しいワイドギャップ半導体材料が注目され、活発に研究開発が進められている。その中でも、酸化ガリウムは、SiC、GaNと比較して更に大きなバンドギャップに代表される物性から、パワーデバイスに応用した場合、より一層の高耐圧・低損失化等の優れたデバイス特性が期待される。 In order to realize low-loss power devices, new wide-gap semiconductor materials such as SiC and GaN, which are expected to realize power devices with even higher voltage resistance and lower loss than current silicon (Si), have attracted attention and are being actively researched and developed. Among these, gallium oxide has physical properties such as an even larger band gap compared to SiC and GaN, and is expected to provide excellent device characteristics such as even higher voltage resistance and lower loss when applied to power devices.
そのため、最近では、酸化ガリウムのパワーデバイスへの応用を目的として、イオン注入法を用いて酸化ガリウム単結晶に不純物をドープする方法が提案されている。特許文献1には、酸化ガリウム単結晶にMgをイオン注入した後に活性化アニールを行って、高抵抗領域を形成する製造方法が提案されている。 For this reason, recently, a method of doping impurities into gallium oxide single crystals using ion implantation has been proposed for the application of gallium oxide to power devices. Patent Document 1 proposes a manufacturing method in which Mg ions are implanted into gallium oxide single crystals, followed by activation annealing to form a high resistance region.
高抵抗領域を形成するためにイオン注入法を用いて酸化ガリウム単結晶層に不純物をドープしたときに、酸化ガリウム単結晶層の結晶構造が破壊されてアモルファス化する場合がある。酸化ガリウム単結晶層のアモルファス化の程度が大きいと、その後の活性化アニール処理を行っても結晶構造が十分に回復されない。 When impurities are doped into a gallium oxide single crystal layer using ion implantation to form a high resistance region, the crystal structure of the gallium oxide single crystal layer may be destroyed and become amorphous. If the degree of amorphization of the gallium oxide single crystal layer is large, the crystal structure cannot be fully restored even after subsequent activation annealing treatment.
そのため、従来の製造方法では、得られる酸化ガリウム半導体に結晶欠陥が生じやすいという問題があった。 As a result, conventional manufacturing methods had the problem that the resulting gallium oxide semiconductor was prone to crystal defects.
本開示は、結晶欠陥を低減した酸化ガリウム半導体を製造する方法を提供することを目的とする。 The present disclosure aims to provide a method for producing a gallium oxide semiconductor with reduced crystal defects.
本開示者は、以下の手段により上記課題を達成することができることを見出した:
酸化ガリウム単結晶層にイオン注入した後に活性化アニール処理を行うことを含む、酸化ガリウム半導体の製造方法であって、
前記イオン注入を行う際の前記酸化ガリウム単結晶層の温度が300℃~800℃であることを含む、
酸化ガリウム半導体の製造方法。
The present inventors have found that the above object can be achieved by the following means:
A method for producing a gallium oxide semiconductor, comprising: implanting ions into a gallium oxide single crystal layer and then performing an activation annealing treatment;
The temperature of the gallium oxide single crystal layer during the ion implantation is 300° C. to 800° C.
A method for producing gallium oxide semiconductors.
本開示によれば、結晶欠陥を低減した酸化ガリウム半導体を製造する方法を提供することができる。 The present disclosure provides a method for producing a gallium oxide semiconductor with reduced crystal defects.
以下、本開示の実施の形態について詳述する。なお、本開示は、以下の実施の形態に限定されるのではなく、開示の本旨の範囲内で種々変形して実施できる。 The following describes in detail the embodiments of the present disclosure. Note that the present disclosure is not limited to the following embodiments, and can be modified in various ways within the scope of the disclosure.
本開示の製造方法は、酸化ガリウム単結晶層にイオン注入した後に活性化アニール処理を行うことを含む、酸化ガリウム半導体の製造方法であって、上記イオン注入を行う際の上記酸化ガリウム単結晶層の温度が300℃~800℃であることを含む、酸化ガリウム半導体の製造方法である。 The manufacturing method disclosed herein is a method for manufacturing a gallium oxide semiconductor, which includes implanting ions into a gallium oxide single crystal layer and then performing an activation annealing treatment, and includes a method for manufacturing a gallium oxide semiconductor, in which the temperature of the gallium oxide single crystal layer during the ion implantation is 300°C to 800°C.
原理によって限定されるものではないが、本開示の製造方法によって、結晶欠陥を低減した酸化ガリウム半導体を製造することができる原理は、以下のとおりである。 Although not limited by the principle, the manufacturing method disclosed herein can produce a gallium oxide semiconductor with reduced crystal defects according to the following principle.
上記のように、従来の酸化ガリウム半導体の製造方法では、イオン注入法を用いて酸化ガリウム単結晶層に不純物をドープする際に、酸化ガリウム単結晶層の結晶構造が破壊されてアモルファス化し、その後の活性化アニール処理を行っても結晶構造が十分に回復されない場合があった。 As described above, in conventional methods for manufacturing gallium oxide semiconductors, when impurities are doped into a gallium oxide single crystal layer using ion implantation, the crystal structure of the gallium oxide single crystal layer is destroyed and becomes amorphous, and even when a subsequent activation annealing process is performed, the crystal structure may not be fully restored.
この点に関して、本開示の製造方法では、イオン注入を行う際の酸化ガリウム単結晶層の温度が300℃~800℃であることによって、イオン注入法を用いて酸化ガリウム単結晶層に不純物をドープする際の酸化ガリウム単結晶層の結晶構造の破壊が抑制される。 In this regard, in the manufacturing method disclosed herein, the temperature of the gallium oxide single crystal layer during ion implantation is 300°C to 800°C, thereby suppressing destruction of the crystal structure of the gallium oxide single crystal layer when doping the gallium oxide single crystal layer with impurities using the ion implantation method.
イオン注入を行う際の酸化ガリウム単結晶層の温度が300℃であることにより、酸化ガリウム単結晶層中のガリウム原子及び酸素原子、並びに注入される不純物の原子が安定な位置にとどまりやすくなり、結晶欠陥の発生が抑制される。また、イオン注入を行う際の酸化ガリウム単結晶層の温度が800℃以下であることにより、酸素空孔等の電気的特性に起因する結晶欠陥の発生が抑制される。 By setting the temperature of the gallium oxide single crystal layer at 300°C during ion implantation, the gallium atoms and oxygen atoms in the gallium oxide single crystal layer, as well as the atoms of the implanted impurities, tend to remain in stable positions, suppressing the occurrence of crystal defects. In addition, by setting the temperature of the gallium oxide single crystal layer at 800°C or less during ion implantation, the occurrence of crystal defects due to electrical properties such as oxygen vacancies is suppressed.
これにより、本開示の製造方法では、イオン注入後においても酸化ガリウム単結晶層の結晶構造が破壊されにくく、引き続く活性化アニール処理によって結晶構造が十分に回復される。 As a result, in the manufacturing method disclosed herein, the crystal structure of the gallium oxide single crystal layer is less likely to be destroyed even after ion implantation, and the crystal structure is sufficiently restored by the subsequent activation annealing treatment.
《酸化ガリウム単結晶層》
本開示の製造方法において用いられる酸化ガリウム単結晶層は、任意の手法で作製した酸化ガリウム単結晶層を用いることができる。酸化ガリウム単結晶層は、α-Ga2O3単結晶、β-Ga2O3単結晶、又は他の結晶構造を有するGa2O3単結晶の層であることができ、好ましくはβ-Ga2O3単結晶の層である。
Gallium oxide single crystal layer
The gallium oxide single crystal layer used in the manufacturing method of the present disclosure can be a gallium oxide single crystal layer produced by any method. The gallium oxide single crystal layer can be a layer of α-Ga 2 O 3 single crystal, β-Ga 2 O 3 single crystal, or Ga 2 O 3 single crystal having other crystal structure, and is preferably a layer of β-Ga 2 O 3 single crystal.
《イオン注入》
本開示の製造方法において用いられるイオン注入法は、イオン注入を行う際の酸化ガリウム単結晶層の温度が300℃~800℃であることを除いて、従来用いられている方法と同じであることができる。
Ion Implantation
The ion implantation method used in the manufacturing method of the present disclosure can be the same as the conventional method, except that the temperature of the gallium oxide single crystal layer during ion implantation is 300°C to 800°C.
イオン注入を行う際の酸化ガリウム単結晶層の温度は、300℃以上、350℃以上、400℃以上、又は450℃以上であってよい。また、800℃以下、750℃以下、700℃以下、又は600℃以下であってよい。 The temperature of the gallium oxide single crystal layer during ion implantation may be 300°C or more, 350°C or more, 400°C or more, or 450°C or more. It may also be 800°C or less, 750°C or less, 700°C or less, or 600°C or less.
イオン注入によって形成される高抵抗層の厚さ、すなわち不純物の拡散深さは、イオン注入におけるエネルギーを変えることによって制御することができる。 The thickness of the high-resistance layer formed by ion implantation, i.e., the diffusion depth of the impurities, can be controlled by changing the energy of the ion implantation.
不純物のドーズ量は、例えば1×1010/cm2~1×1020/cm2であってよい。 The dose of the impurity may be, for example, 1×10 10 /cm 2 to 1×10 20 /cm 2 .
不純物のドーズ量は、1×1010/cm2以上、1×1011/cm2以上、1×1013/cm2以上、又は1×1015/cm2以上であってよく、1×1020/cm2以下、1×1019/cm2以下、1×1018/cm2以下、又は1×1017/cm2以下であってよい。 The dose of the impurity may be 1×10 10 /cm 2 or more, 1×10 11 /cm 2 or more, 1×10 13 /cm 2 or more, or 1×10 15 /cm 2 or more, and may be 1×10 20 /cm 2 or less, 1×10 19 /cm 2 or less, 1×10 18 /cm 2 or less, or 1×10 17 /cm 2 or less.
本開示の製造方法は、不純物のドーズ量が多い場合、例えば不純物のドーズ量が1×1015/cm2以上であるときに、特に高い効果、すなわち本開示の製造方法によらない場合と比較して、より結晶欠陥を低減するという効果を得ることができる。 The manufacturing method of the present disclosure can be particularly effective when the impurity dose is large, for example, when the impurity dose is 1×10 15 /cm 2 or more, i.e., can achieve a greater reduction in crystal defects than when the manufacturing method of the present disclosure is not used.
イオン注入によって酸化ガリウム単結晶層にドープされる不純物の原子種は、酸化ガリウム単結晶層に高抵抗層を形成することができる任意の原子種、例えばN、Mg、Be、Zn、又はFeからなる群より選択される少なくとも一種であってよい。 The atomic species of the impurity doped into the gallium oxide single crystal layer by ion implantation may be any atomic species capable of forming a high resistance layer in the gallium oxide single crystal layer, for example, at least one species selected from the group consisting of N, Mg, Be, Zn, or Fe.
本開示の製造方法は、ドープされる不純物の原子番号が大きい場合に特に高い効果、すなわち本開示の製造方法によらない場合と比較して、より結晶欠陥を低減するという効果を得ることができる。 The manufacturing method of the present disclosure is particularly effective when the atomic number of the doped impurity is large, i.e., it can reduce crystal defects more effectively than when the manufacturing method of the present disclosure is not used.
《活性化アニール処理》
本開示の製造方法では、酸化ガリウム単結晶層にイオン注入した後に活性化アニール処理を行う。
Activation annealing treatment
In the manufacturing method of the present disclosure, activation annealing is performed after ion implantation into the gallium oxide single crystal layer.
本開示の製造方法において、活性化アニール処理における加熱温度は特に限定されないが、700℃以上であってよい。加熱温度の上限は特に制限されないが、1200℃であることができる。 In the manufacturing method of the present disclosure, the heating temperature in the activation annealing treatment is not particularly limited, but may be 700°C or higher. The upper limit of the heating temperature is not particularly limited, but may be 1200°C.
活性化アニール処理における加熱温度は、700℃以上、750℃以上、800℃以上、850℃以上、900℃以上、又は950℃以上であってよく、1200℃以下、1150℃以下、1100℃以下、又は1050℃以下であってよい。 The heating temperature in the activation annealing treatment may be 700°C or more, 750°C or more, 800°C or more, 850°C or more, 900°C or more, or 950°C or more, and may be 1200°C or less, 1150°C or less, 1100°C or less, or 1050°C or less.
本開示の方法において、活性化アニール処理を行う時間は、好ましくは5分~30分であってよい。 In the method of the present disclosure, the time for performing the activation annealing treatment may preferably be 5 to 30 minutes.
活性化アニール処理における雰囲気は、窒素雰囲気であることができる。 The atmosphere in the activation annealing process can be a nitrogen atmosphere.
《酸化ガリウム半導体》
本開示の製造方法によって得られる酸化ガリウム半導体は、高抵抗層を有する酸化ガリウム単結晶層を少なくとも有している。
Gallium oxide semiconductor
The gallium oxide semiconductor obtained by the manufacturing method of the present disclosure has at least a gallium oxide single crystal layer having a high resistance layer.
《実施例1及び比較例1》
〈実施例1〉
母材に用いる酸化ガリウム単結晶として、縦5mm、横5mm、及び厚み0.5mmの、市販のβ-Ga2O3単結晶基板を用意した。用意したGa2O3単結晶基板は、主面が(-201)面であり、Si濃度が2×1017/cm3のn型Ga2O3単結晶体であった。
Example 1 and Comparative Example 1
Example 1
A commercially available β-Ga 2 O 3 single crystal substrate with a length of 5 mm, a width of 5 mm, and a thickness of 0.5 mm was prepared as the gallium oxide single crystal used as the base material. The Ga 2 O 3 single crystal substrate prepared had a (−201) main surface and was an n-type Ga 2 O 3 single crystal with a Si concentration of 2× 10 17 /cm 3 .
用意したβ-Ga2O3単結晶基板の主面に、N密度が1×1020/cm3の500nm厚のボックスプロファイルでNをイオン注入し、次いで800℃で30分間、活性化アニール処理を行って、酸化ガリウム半導体を得た。なお、イオン注入の際のβ-Ga2O3単結晶基板の温度は、300℃であった。 N was ion-implanted into the main surface of the prepared β-Ga 2 O 3 single crystal substrate with a 500 nm thick box profile with an N density of 1×10 20 /cm 3 , and then activation annealing was performed at 800° C. for 30 minutes to obtain a gallium oxide semiconductor. The temperature of the β-Ga 2 O 3 single crystal substrate during ion implantation was 300° C.
イオン注入前のβ-Ga2O3単結晶基板、イオン注入後のβ-Ga2O3単結晶基板及び活性化アニール処理後のβ-Ga2O3単結晶基板それぞれについて、ラザフォード後方散乱分析法(RBS)のチャネリング法によって、各β-Ga2O3単結晶基板の結晶性を評価した。 The crystallinity of each of the β-Ga 2 O 3 single crystal substrates before ion implantation, after ion implantation, and after activation annealing was evaluated by the channeling method of Rutherford backscattering spectrometry ( RBS ).
〈比較例1〉
イオン注入の際のβ-Ga2O3単結晶基板の温度を室温としたことを除いて、実施例1と同様にして、イオン注入前のβ-Ga2O3単結晶基板、イオン注入後のβ-Ga2O3単結晶基板及び活性化アニール処理後のβ-Ga2O3単結晶基板それぞれについて、結晶性を評価した。
Comparative Example 1
Except for the fact that the temperature of the β-Ga 2 O 3 single crystal substrate during ion implantation was room temperature, the crystallinity was evaluated for each of the β-Ga 2 O 3 single crystal substrate before ion implantation, the β-Ga 2 O 3 single crystal substrate after ion implantation, and the β-Ga 2 O 3 single crystal substrate after activation annealing treatment in the same manner as in Example 1.
〈結果〉
評価結果を、図1に示した。なお、図1において、χmin(%)は散乱強度を示しており、この値が小さいほど結晶性は高くなる。
<result>
The evaluation results are shown in Figure 1. In Figure 1, χmin (%) indicates the scattering intensity, and the smaller this value is, the higher the crystallinity is.
図1に示すように、イオン注入前のβ-Ga2O3単結晶基板の結晶性は、実施例1及び比較例1で等しかった(いずれもχmin=約15%)。 As shown in FIG. 1, the crystallinity of the β-Ga 2 O 3 single crystal substrate before ion implantation was equal in Example 1 and Comparative Example 1 (χmin = about 15% in both cases).
これに対して、イオン注入後のβ-Ga2O3単結晶基板の結晶性は、比較例1(χmin=約67%)よりも実施例1(χmin=約43%)の方が高かった。この大小関係は、活性化アニール処理後のβ-Ga2O3単結晶基板についても同様であり、結晶性は、比較例1(χmin=約21%)よりも実施例1(χmin=約11%)の方が高かった。 In contrast, the crystallinity of the β-Ga 2 O 3 single crystal substrate after ion implantation was higher in Example 1 (χmin = about 43%) than in Comparative Example 1 (χmin = about 67%). This magnitude relationship was also true for the β-Ga 2 O 3 single crystal substrate after activation annealing treatment, and the crystallinity was higher in Example 1 (χmin = about 11%) than in Comparative Example 1 (χmin = about 21%).
Claims (1)
前記イオン注入を行う際の前記酸化ガリウム単結晶層の温度が300℃~350℃であることを含んでおり、
前記イオン注入によって前記酸化ガリウム単結晶層にドープされる不純物の原子種は、Nである、
酸化ガリウム半導体の製造方法。 A method for producing a gallium oxide semiconductor, comprising: implanting ions into a gallium oxide single crystal layer and then performing an activation annealing treatment;
The temperature of the gallium oxide single crystal layer during the ion implantation is 300° C. to 350 ° C.,
The atomic species of the impurity doped into the gallium oxide single crystal layer by the ion implantation is N.
A method for producing gallium oxide semiconductors.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020069366A JP7540187B2 (en) | 2020-04-07 | 2020-04-07 | Gallium oxide semiconductor manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020069366A JP7540187B2 (en) | 2020-04-07 | 2020-04-07 | Gallium oxide semiconductor manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021165215A JP2021165215A (en) | 2021-10-14 |
| JP7540187B2 true JP7540187B2 (en) | 2024-08-27 |
Family
ID=78021431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020069366A Active JP7540187B2 (en) | 2020-04-07 | 2020-04-07 | Gallium oxide semiconductor manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7540187B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114284154A (en) * | 2021-12-15 | 2022-04-05 | 浙江大学杭州国际科创中心 | Co-injection-based Ga2O3P-type doping method |
| CN120914092B (en) * | 2025-10-11 | 2026-04-03 | 中国科学技术大学 | Gallium oxide surface treatment methods, semiconductor device fabrication processes, semiconductor devices |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017109902A (en) | 2015-12-16 | 2017-06-22 | 株式会社タムラ製作所 | Semiconductor substrate, epitaxial wafer, and manufacturing method of the same |
| CN109671612A (en) | 2018-11-15 | 2019-04-23 | 中国科学院上海微系统与信息技术研究所 | A kind of gallium oxide semiconductor structure and preparation method thereof |
-
2020
- 2020-04-07 JP JP2020069366A patent/JP7540187B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017109902A (en) | 2015-12-16 | 2017-06-22 | 株式会社タムラ製作所 | Semiconductor substrate, epitaxial wafer, and manufacturing method of the same |
| CN109671612A (en) | 2018-11-15 | 2019-04-23 | 中国科学院上海微系统与信息技术研究所 | A kind of gallium oxide semiconductor structure and preparation method thereof |
Non-Patent Citations (2)
| Title |
|---|
| M Peres1 et.al,Doping β-Ga2O3 with europium: influence of the implantation and annealing temperature,Journal of Physics D: Applied Physics,2017年,VOL.50,325101,p.1-9,https://doi.org/10.1088/1361-6463/aa79dc |
| Marco J. Tadjer ,Review-Theory and Characterization of Doping and Defects in β-Ga2O3,ECS Journal of Solid State Science and Technology,2019年,8(7),Q3187-Q3194 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021165215A (en) | 2021-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6537886B2 (en) | Ultra-shallow semiconductor junction formation | |
| US6136727A (en) | Method for forming thermal oxide film of silicon carbide semiconductor device | |
| US5254862A (en) | Diamond field-effect transistor with a particular boron distribution profile | |
| TW517312B (en) | Method for forming semiconductor device having epitaxial channel layer using laser treatment | |
| TW201218250A (en) | Silicon epitaxial wafer, method for manufacturing silicon epitaxial wafer, and method for manufacturing semiconductor element or integrated circuit | |
| KR20170101833A (en) | Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid state image sensor | |
| JP7540187B2 (en) | Gallium oxide semiconductor manufacturing method | |
| US7972947B2 (en) | Method for fabricating a semiconductor element, and semiconductor element | |
| CN114093765B (en) | A method to improve the minority carrier lifetime of silicon carbide thin film | |
| US4385938A (en) | Dual species ion implantation into GaAs | |
| US11862477B2 (en) | Method for manufacturing semiconductor device having gallium oxide-based semiconductor layer | |
| JPH01165130A (en) | Correction of boundary electric field between dielectric and semiconductor | |
| JP4151876B2 (en) | Silicon wafer manufacturing method | |
| CN112885716B (en) | Formation method of semiconductor structure | |
| KR100429556B1 (en) | Method for fabricating semiconductor device improved channel property | |
| JP2003209114A (en) | Method for gettering transition metal impurities in silicon crystal | |
| JP7752213B2 (en) | Improved SiC substrates and methods for the production of SiC epilayers | |
| Talipov et al. | Electrical activation of boron implanted in p-HgCdTe (x= 0.22) by low-temperature annealing under an anodic oxide | |
| JPH0964355A (en) | Method for manufacturing semiconductor device | |
| CN113178414A (en) | Forming method of silicon carbide ohmic contact structure and preparation method of MOS transistor | |
| JPH05226343A (en) | Gettering of oxygen in compound semiconductors | |
| CA1077812A (en) | Producing p-type conductivity in self-compensating semiconductor material | |
| JP2021062985A (en) | Method for producing gallium oxide semiconductor | |
| JP7790626B2 (en) | Epitaxial silicon wafer and method for manufacturing the same, and method for manufacturing semiconductor device | |
| JP2020155447A (en) | How to form a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230323 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240326 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240417 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240716 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240729 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7540187 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |