JP7547737B2 - Power Conversion Equipment - Google Patents
Power Conversion Equipment Download PDFInfo
- Publication number
- JP7547737B2 JP7547737B2 JP2020023715A JP2020023715A JP7547737B2 JP 7547737 B2 JP7547737 B2 JP 7547737B2 JP 2020023715 A JP2020023715 A JP 2020023715A JP 2020023715 A JP2020023715 A JP 2020023715A JP 7547737 B2 JP7547737 B2 JP 7547737B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- voltage
- converter
- converters
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
本発明は、半導体スイッチを備えた電力変換装置に関する。 The present invention relates to a power conversion device equipped with a semiconductor switch.
現在、大容量・高圧用途に適した次世代トランスレス電力変換器として、モジュラーマルチレベル変換器（Ｍｏｄｕｌａｒ Ｍｕｌｔｉｌｅｖｅｌ Ｃａｓｃａｄｅ Ｃｏｎｖｅｒｔｅｒ：ＭＭＣ）への注目度が高まっている。ＭＭＣは、無効電力補償装置（ＳＴＡＴｉｃ ｓｙｎｃｈｒｏｎｏｕｓ． ＣＯＭｐｅｎｓａｔｏｒ：ＳＴＡＴＣＯＭ）や直流送電システム（Ｈｉｇｈ Ｖｏｌｔａｇｅ Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ：ＨＶＤＣ）への適用が期待されている。 Currently, modular multilevel cascade converters (MMCs) are attracting increasing attention as a next-generation transformerless power converter suitable for large-capacity, high-voltage applications. MMCs are expected to be applied to static synchronous compensators (STATCOMs) and high voltage direct current (HVDC) systems.
特許文献１及び２並びに非特許文献１には、ＭＭＣが開示されている。特許文献１には、直列接続された単位コンバータセルを有する主回路を備えるＭＭＣが開示されている。特許文献２には、故障した単位コンバータセルの出力を短絡してバイパスすることにより、電力変換装置の運転を継続することが可能な方式が開示されている。非特許文献１には、ＭＭＣにおける高調波出力を低減できる方式が開示されている。
従来のＭＭＣでは、ＭＭＣに設けられた単位コンバータセルが故障した場合、単位コンバータセルを制御する制御装置のシステムの再構築が必要となる。このため、従来のＭＭＣは、単位コンバータセルの故障が発生してから再度運転が開始するまでに所定の時間が必要となり、故障後の早期復旧が求められるシステムへの適用が困難であるという問題を有している。 In conventional MMCs, if a unit converter cell installed in the MMC fails, the system of the control device that controls the unit converter cell must be reconstructed. For this reason, conventional MMCs require a certain amount of time after a unit converter cell failure before operation can resume, making them difficult to apply to systems that require rapid recovery after a failure.
本発明の目的は、セル変換器が故障しても早期に復旧することができる電力変換装置を提供することにある。 The objective of the present invention is to provide a power conversion device that can quickly recover even if a cell converter fails.
上記目的を達成するために、本発明の一態様による電力変換装置は、２個の半導体スイッチ及び直流コンデンサを有する単位電力変換器と、前記単位電力変換器の交流出力端子の間を短絡可能に設けられた短絡スイッチとを少なくともそれぞれ有し、直列接続された複数のセル変換器と、前記複数のセル変換器のいずれかに故障が発生しているか否かに関わらず、前記複数のセル変換器のそれぞれの出力電圧を追従させる出力電圧指令値の更新タイミングを変更しないように前記複数のセル変換器を制御する制御装置とを備え、前記２個の半導体スイッチは、直列に接続され、前記直流コンデンサは、前記２個の半導体スイッチに並列に接続されている。 In order to achieve the above-mentioned object, a power conversion device according to one embodiment of the present invention comprises a plurality of cell converters connected in series, each of which has at least a unit power converter having two semiconductor switches and a DC capacitor, and a short-circuit switch arranged to be able to short-circuit between the AC output terminals of the unit power converter, and a control device that controls the plurality of cell converters so as not to change the update timing of the output voltage command value that causes each of the plurality of cell converters to track its output voltage, regardless of whether a fault has occurred in any of the plurality of cell converters, wherein the two semiconductor switches are connected in series, and the DC capacitor is connected in parallel to the two semiconductor switches.
また、上記目的を達成するために、本発明の他の態様による電力変換装置は、２個の半導体スイッチ及び直流コンデンサを有する単位電力変換器と、前記単位電力変換器の交流出力端子の間を短絡可能に設けられた短絡スイッチとを少なくともそれぞれ有し、直列接続された複数のセル変換器と、前記複数のセル変換器のうちの少なくとも１つのセル変換器である第一セル変換器及び残余のセル変換器である第二セル変換器をパルス幅変調によって制御する制御装置とを備え、前記２個の半導体スイッチは、直列に接続され、前記直流コンデンサは、前記２個の半導体スイッチに並列に接続され、前記制御装置は、前記複数のセル変換器に複数の前記第一セル変換器が含まれている場合、複数の前記第一セル変換器を制御するためのパルス信号を同じキャリア信号を用いて生成し、前記第二セル変換器を制御するためのパルス信号を前記キャリア信号とは異なるキャリア信号を用いて生成し、複数の前記第一セル変換器のうちのいずれかが故障した場合及び前記第二セル変換器が故障した場合のいずれであっても、前記複数のセル変換器のそれぞれの出力電圧を追従させる出力電圧指令値の更新タイミングを変更しない。
In addition, in order to achieve the above-mentioned object, a power conversion device according to another aspect of the present invention comprises a plurality of cell converters connected in series, each of which has at least a unit power converter having two semiconductor switches and a DC capacitor, and a short-circuit switch arranged to be able to short-circuit between the AC output terminals of the unit power converter, and a control device that controls a first cell converter which is at least one of the plurality of cell converters, and a second cell converter which is the remaining cell converter, by pulse width modulation, wherein the two semiconductor switches are connected in series and the DC capacitor is connected in parallel to the two semiconductor switches, and when the plurality of cell converters include a plurality of first cell converters, the control device generates pulse signals for controlling the plurality of first cell converters using the same carrier signal, and generates pulse signals for controlling the second cell converter using a carrier signal different from the carrier signal, and does not change the update timing of the output voltage command value that causes the output voltage of each of the plurality of cell converters to follow, regardless of whether any of the plurality of first cell converters has a failure or whether the second cell converter has a failure.
本発明の各態様によれば、セル変換器が故障しても早期に復旧することができる。 According to each aspect of the present invention, even if the cell converter fails, it can be quickly restored.
〔第１実施形態〕
本発明の第１実施形態による電力変換装置について図１から図５を用いて説明する。本実施形態による電力変換装置について、電力系統に連系することができる三相モジュラーマルチレベル変換器（以下、「モジュラーマルチレベル変換器」を「ＭＭＣ」と略記する場合がある）を例にとって説明する。
First Embodiment
A power conversion device according to a first embodiment of the present invention will be described with reference to Fig. 1 to Fig. 5. The power conversion device according to this embodiment will be described by taking as an example a three-phase modular multilevel converter (hereinafter, "modular multilevel converter" may be abbreviated as "MMC") that can be connected to a power grid.
（電力制御システム）
本実施形態による電力変換装置が用いられる電力制御システムについて図１を用いて説明する。図１は、本実施形態による電力変換装置１及び電力変換装置１が用いられる電力制御システムＰＳの概略構成を示す回路ブロック図である。
(Power Control System)
A power control system in which a power conversion device according to the present embodiment is used will be described with reference to Fig. 1. Fig. 1 is a circuit block diagram showing a schematic configuration of a
図１に示すように、電力制御システムＰＳは、三相電力系統２と、三相電力系統２に三相の交流電力を供給する三相交流電源（不図示）と、三相交流電源から三相電力系統２を介して供給される交流電力を電源として動作する負荷装置（不図示）と、三相電力系統２に連系する電力変換装置１とを備えている。三相電力系統２は、三相交流電源で生成された交流電力が供給されるケーブル２１を有している。ケーブル２１は、三相交流電源で生成されたＵ相の交流電力が供給されるＵ相ケーブル２１１と、三相交流電源で生成されたＶ相の交流電力が供給されるＶ相ケーブル２１２と、三相交流電源で生成されたＷ相の交流電力が供給されるＷ相ケーブル２１３とを有している。
As shown in FIG. 1, the power control system PS includes a three-
（電力変換装置）
次に、電力制御システムＰＳに設けられた電力変換装置の構成について図１を用いて説明する。
図１に示すように、本実施形態による電力変換装置１は、三相電力系統２に連系されたクラスタ部３と、クラスタ部３を制御する制御装置（制御部の一例）５（詳細は後述する）とを備えている。クラスタ部３は、直列接続された複数（本実施形態では３個）のセル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３を有している。また、クラスタ部３は、直列接続された複数（本実施形態では３個）のセル変換器３１ｖ－１，３１ｖ－２，３１ｖ－３を有している。さらに、クラスタ部３は、直列接続された複数（本実施形態では３個）のセル変換器３１ｗ－１，３１ｗ－２，３１ｗ－３を有している。
(Power conversion device)
Next, the configuration of the power conversion device provided in the power control system PS will be described with reference to FIG.
As shown in Fig. 1, the
セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３は、三相電力系統２のＵ相ケーブル２１１に接続されたリアクトル３１ｕＬと直列に接続されている。セル変換器３１ｕ－１、セル変換器３１ｕ－２、セル変換器３１ｕ－３及びリアクトル３１ｕＬによってＵ相クラスタ３１ｕが構成されている。Ｕ相クラスタ３１ｕの一端の側にリアクトル３１ｕＬが配置されている。
The
セル変換器３１ｖ－１，３１ｖ－２，３１ｖ－３は、三相電力系統２のＶ相ケーブル２１２に接続されたリアクトル３１ｖＬと直列に接続されている。セル変換器３１ｖ－１、セル変換器３１ｖ－２、セル変換器３１ｖ－３及びリアクトル３１ｖＬによってＶ相クラスタ３１ｖが構成されている。Ｖ相クラスタ３１ｖの一端の側にリアクトル３１ｖＬが配置されている。
The
セル変換器３１ｗ－１，３１ｗ－２，３１ｗ－３は、三相電力系統２のＷ相ケーブル２１３に接続されたリアクトル３１ｗＬと直列に接続されている。セル変換器３１ｗ－１、セル変換器３１ｗ－２、セル変換器３１ｗ－３及びリアクトル３１ｗＬによってＷ相クラスタ３１ｗが構成されている。Ｗ相クラスタ３１ｗの一端の側にリアクトル３１ｗＬが配置されている。
このように、クラスタ部３は、Ｕ相クラスタ３１ｕ、Ｖ相クラスタ３１ｖ及びＷ相クラスタ３１ｗを有している。
The
Thus, the
Ｕ相クラスタ３１ｕの一端はＵ相ケーブル２１１に接続され、Ｖ相クラスタ３１ｖの一端はＶ相ケーブル２１２に接続され、Ｗ相クラスタ３１ｗの一端はＷ相ケーブル２１３に接続されている。Ｕ相クラスタ３１ｕの他端、Ｖ相クラスタ３１ｖの他端及びＷ相クラスタ３１ｗの他端は、互いに接続されている。このように、Ｕ相クラスタ３１ｕ、Ｖ相クラスタ３１ｖ及びＷ相クラスタ３１ｗは、スター結線（Ｙ結線）された状態で三相電力系統２に接続されている。つまり、電力変換装置１は、スター結線ＭＭＣの構成を有するクラスタ部３を備えている。
One end of the
リアクトル３１ｕＬ、リアクトル３１ｖＬ及びリアクトル３１ｗＬは、例えばＵ相クラスタ３１ｕ、Ｖ相クラスタ３１ｖ及びＷ相クラスタ３１ｗのそれぞれに流れるクラスタ電流Ｉｕｖ，Ｉｖｗ，Ｉｗｕを平滑化するために設けられている。また、リアクトル３１ｕＬ、リアクトル３１ｖＬ及びリアクトル３１ｗＬは、例えばＵ相クラスタ３１ｕ、Ｖ相クラスタ３１ｖ及びＷ相クラスタ３１ｗに過電流が流れることを防止するために設けられている。
The reactors 31uL, 31vL, and 31wL are provided to smooth the cluster currents Iuv, Ivw, and Iwu that flow through, for example, the
本実施形態では、Ｕ相クラスタ３１ｕ、Ｖ相クラスタ３１ｖ及びＷ相クラスタ３１ｗは、それぞれ３個のセル変換器を有しているが、直列に接続された２個又は４個以上のセル変換器を有していてもよい。
In this embodiment, the
Ｕ相クラスタ３１ｕ、Ｖ相クラスタ３１ｖ及びＷ相クラスタ３１ｗは、互いに同一の構成を有している。このため、以下、Ｕ相クラスタ３１ｕ、Ｖ相クラスタ３１ｖ及びＷ相クラスタ３１ｗの具体的な構成について、Ｕ相クラスタ３１ｕを例にとって説明する。また、セル変換器３１ｕ－１、セル変換器３１ｕ－２、セル変換器３１ｕ－３、セル変換器３１ｖ－１、セル変換器３１ｖ－２、セル変換器３１ｖ－３、セル変換器３１ｗ－１、セル変換器３１ｗ－２及びセル変換器３１ｗ－３は、互いに同一の構成を有している。このため、以下、セル変換器３１ｕ－１～３１ｗ－３の具体的な構成について、セル変換器３１ｕ－１を例にとって説明する。
The
図１に示すように、Ｕ相クラスタ３１ｕに設けられたセル変換器３１ｕ－１は、直列に接続された複数（本実施形態では２個）の半導体モジュールＭ１及び半導体モジュールＭ２と、直列に接続された複数（本実施形態では２個）の半導体モジュールＭ３及び半導体モジュールＭ４とを有している。半導体モジュールＭ１及び半導体モジュールＭ２と、半導体モジュールＭ３及び半導体モジュールＭ４とは、並列に接続されている。さらに、セル変換器３１ｕ－１は、半導体モジュールＭ１，Ｍ２及び半導体モジュールＭ３，Ｍ４に並列に接続された直流コンデンサＣを有している。
As shown in FIG. 1, the
セル変換器３１ｕ－１は、半導体モジュールＭ１，Ｍ２及び半導体モジュールＭ３，Ｍ４と、半導体モジュールＭ１，Ｍ２及び半導体モジュールＭ３，Ｍ４に並列に接続された直流コンデンサとを有する単位電力変換器ＵＰＣを有している。
The
半導体モジュールＭ１は、半導体スイッチＱ１と、半導体スイッチＱ１に逆並列接続された還流用ダイオードＤ１とを有している。半導体モジュールＭ２は、半導体スイッチＱ２と、半導体スイッチＱ２に逆並列接続された還流用ダイオードＤ２とを有している。半導体モジュールＭ３は、半導体スイッチＱ３と、半導体スイッチＱ３に逆並列接続された還流用ダイオードＤ３とを有している。半導体モジュールＭ４は、半導体スイッチＱ４と、半導体スイッチＱ４に逆並列接続された還流用ダイオードＤ４とを有している。 The semiconductor module M1 has a semiconductor switch Q1 and a freewheeling diode D1 connected in anti-parallel to the semiconductor switch Q1. The semiconductor module M2 has a semiconductor switch Q2 and a freewheeling diode D2 connected in anti-parallel to the semiconductor switch Q2. The semiconductor module M3 has a semiconductor switch Q3 and a freewheeling diode D3 connected in anti-parallel to the semiconductor switch Q3. The semiconductor module M4 has a semiconductor switch Q4 and a freewheeling diode D4 connected in anti-parallel to the semiconductor switch Q4.
本実施形態では、半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４は、例えば絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）で構成されている。半導体スイッチＱ１のコレクタ端子は、還流用ダイオードＤ１のカソード端子、半導体スイッチＱ３のコレクタ端子及び還流用ダイオードＤ３のカソード端子に接続されている。半導体スイッチＱ１のエミッタ端子は、還流用ダイオードＤ１のアノード端子、半導体スイッチＱ２のコレクタ端子及び還流用ダイオードＤ２のカソード端子に接続されている。半導体スイッチＱ１のゲート端子は、制御装置５に接続されている。
In this embodiment, the semiconductor switches Q1, Q2, Q3, and Q4 are configured, for example, by insulated gate bipolar transistors (IGBTs). The collector terminal of the semiconductor switch Q1 is connected to the cathode terminal of the freewheeling diode D1, the collector terminal of the semiconductor switch Q3, and the cathode terminal of the freewheeling diode D3. The emitter terminal of the semiconductor switch Q1 is connected to the anode terminal of the freewheeling diode D1, the collector terminal of the semiconductor switch Q2, and the cathode terminal of the freewheeling diode D2. The gate terminal of the semiconductor switch Q1 is connected to the
半導体スイッチＱ２のエミッタ端子は、半導体スイッチＱ４のエミッタ端子及び還流用ダイオードＤ４のアノード端子に接続されている。半導体スイッチＱ２のゲート端子は、制御装置５に接続されている。
The emitter terminal of semiconductor switch Q2 is connected to the emitter terminal of semiconductor switch Q4 and the anode terminal of freewheeling diode D4. The gate terminal of semiconductor switch Q2 is connected to control
半導体スイッチＱ３のエミッタ端子は、還流用ダイオードＤ３のアノード端子、半導体スイッチＱ４のコレクタ端子及び還流用ダイオードＤ４のカソード端子に接続されている。半導体スイッチＱ３のゲート端子は、制御装置５に接続されている。半導体スイッチＱ４のゲート端子は、制御装置５に接続されている。
The emitter terminal of the semiconductor switch Q3 is connected to the anode terminal of the freewheeling diode D3, the collector terminal of the semiconductor switch Q4, and the cathode terminal of the freewheeling diode D4. The gate terminal of the semiconductor switch Q3 is connected to the
直流コンデンサＣの一方の電極は、半導体スイッチＱ１のコレクタ端子、還流用ダイオードＤ１のカソード端子、半導体スイッチＱ３のコレクタ端子及び還流用ダイオードＤ３のカソード端子に接続されている。直流コンデンサＣの他方の電極は、半導体スイッチＱ２のエミッタ端子、還流用ダイオードＤ２のアノード端子、半導体スイッチＱ４のエミッタ端子及び還流用ダイオードＤ４のアノード端子に接続されている。 One electrode of the DC capacitor C is connected to the collector terminal of the semiconductor switch Q1, the cathode terminal of the freewheeling diode D1, the collector terminal of the semiconductor switch Q3, and the cathode terminal of the freewheeling diode D3. The other electrode of the DC capacitor C is connected to the emitter terminal of the semiconductor switch Q2, the anode terminal of the freewheeling diode D2, the emitter terminal of the semiconductor switch Q4, and the anode terminal of the freewheeling diode D4.
半導体モジュールＭ１及び半導体モジュールＭ２の接続部Ｘは、単位電力変換器ＵＰＣの一方の交流出力端子となり、半導体モジュールＭ３及び半導体モジュールＭ４の接続部Ｙは、単位電力変換器ＵＰＣの他方の交流出力端子となる。 The connection part X between the semiconductor modules M1 and M2 becomes one AC output terminal of the unit power converter UPC, and the connection part Y between the semiconductor modules M3 and M4 becomes the other AC output terminal of the unit power converter UPC.
セル変換器３１ｕ－１は、単位電力変換器ＵＰＣの交流出力端子の間に接続された短絡スイッチＳＳＷを有している。セル変換器３１ｕ－１及びその他のセル変換器に設けられた短絡スイッチＳＳＷは、例えば例えば機械的スイッチで構成されている。短絡スイッチＳＳＷの一方の端子は、単位電力変換器ＵＰＣの一方の交流出力端子である半導体モジュールＭ１及び半導体モジュールＭ２の接続部Ｘに接続されている。短絡スイッチＳＳＷの他方の端子は、単位電力変換器ＵＰＣの他方の交流出力端子である半導体モジュールＭ３及び半導体モジュールＭ４の接続部Ｙに接続されている。詳細は後述するが、セル変換器３１ｕ－１に設けられた短絡スイッチＳＳＷは、単位電力変換器ＵＰＣが故障した場合など単位電力変換器ＵＰＣにクラスタ電流Ｉｕｖを流したくない場合に、クラスタ電流Ｉｕｖを単位電力変換器ＵＰＣに流さずにバイパスするために設けられている。
The
半導体モジュールＭ１及び半導体モジュールＭ２の接続部Ｘは、リアクトル３１ｕＬを介して三相電力系統２のＵ相ケーブル２１１に接続されている。半導体モジュールＭ１及び半導体モジュールＭ２の接続部Ｘは、半導体スイッチＱ１のエミッタ端子及び還流用ダイオードＤ１のアノード端子と、半導体スイッチＱ２のコレクタ端子及び還流用ダイオードＤ２のカソード端子とが接続された部分である。
The connection part X of the semiconductor module M1 and the semiconductor module M2 is connected to the
半導体モジュールＭ３及び半導体モジュールＭ４の接続部Ｙは、セル変換器３１ｕ－２に設けられた半導体モジュールＭ１及び半導体モジュールＭ２の接続部Ｘに接続されている。半導体モジュールＭ３及び半導体モジュールＭ４の接続部Ｙは、半導体スイッチＱ３のエミッタ端子及び還流用ダイオードＤ３のアノード端子と、半導体スイッチＱ４のコレクタ端子及び還流用ダイオードＤ４のカソード端子とが接続された部分である。
The connection part Y of the semiconductor module M3 and the semiconductor module M4 is connected to the connection part X of the semiconductor module M1 and the semiconductor module M2 provided in the
セル変換器３１ｕ－２に設けられた半導体モジュールＭ３及び半導体モジュールＭ４の接続部Ｙは、セル変換器３１ｕ－３に設けられた半導体モジュールＭ１及び半導体モジュールＭ２の接続部Ｘに接続されている。セル変換器３１ｕ－３に設けられた半導体モジュールＭ３及び半導体モジュールＭ４の接続部Ｙは、リアクトル３１ｖＬを介してセル変換器３１ｖ－１に設けられた半導体モジュールＭ１及び半導体モジュールＭ２の接続部Ｘに接続されている。
The connection part Y of the semiconductor module M3 and the semiconductor module M4 provided in the
セル変換器３１ｖ－１に設けられた半導体モジュールＭ３及び半導体モジュールＭ４の接続部Ｙは、セル変換器３１ｖ－２に設けられた半導体モジュールＭ１及び半導体モジュールＭ２の接続部Ｘに接続されている。セル変換器３１ｖ－２に設けられた半導体モジュールＭ３及び半導体モジュールＭ４の接続部Ｙは、セル変換器３１ｖ－３に設けられた半導体モジュールＭ１及び半導体モジュールＭ２の接続部Ｘに接続されている。
The connection part Y of the semiconductor module M3 and the semiconductor module M4 provided in the
セル変換器３１ｖ－３に設けられた半導体モジュールＭ３及び半導体モジュールＭ４の接続部Ｙは、リアクトル３１ｗＬを介してセル変換器３１ｗ－１に設けられた半導体モジュールＭ１及び半導体モジュールＭ２の接続部Ｘに接続されている。
The connection part Y of the semiconductor module M3 and the semiconductor module M4 provided in the
セル変換器３１ｗ－１に設けられた半導体モジュールＭ３及び半導体モジュールＭ４の接続部Ｙは、セル変換器３１ｗ－２に設けられた半導体モジュールＭ１及び半導体モジュールＭ２の接続部Ｘに接続されている。セル変換器３１ｗ－２に設けられた半導体モジュールＭ３及び半導体モジュールＭ４の接続部Ｙは、セル変換器３１ｗ－３に設けられた半導体モジュールＭ１及び半導体モジュールＭ２の接続部Ｘに接続されている。
The connection part Y of the semiconductor module M3 and the semiconductor module M4 provided in the
セル変換器３１ｗ－３に設けられた半導体モジュールＭ３及び半導体モジュールＭ４の接続部Ｙは、リアクトル３１ｕＬを介してセル変換器３１ｕ－１に設けられた半導体モジュールＭ１及び半導体モジュールＭ２の接続部Ｘに接続されている。
The connection part Y of the semiconductor module M3 and the semiconductor module M4 provided in the
このように、電力変換装置１は、直列接続された２個の半導体スイッチＱ１，Ｑ２及び２個の半導体スイッチＱ１，Ｑ２に並列接続された直流コンデンサＣを有する単位電力変換器ＵＰＣ並びに単位電力変換器ＵＰＣの交流出力端子の間を短絡可能に設けられた短絡スイッチＳＳＷを少なくともそれぞれ有し、直列接続された複数（本実施形態では３個）のセル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３を備えている。セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３に設けられたそれぞれの単位電力変換器ＵＰＣは、直列接続された半導体スイッチＱ１及び半導体スイッチＱ２と、直流コンデンサＣとのそれぞれに並列に接続されて直列接続された半導体スイッチＱ３及び半導体スイッチＱ４とを有している。
In this way, the
また、電力変換装置１は、直列接続された２個の半導体スイッチＱ１，Ｑ２及び２個の半導体スイッチＱ１，Ｑ２に並列接続された直流コンデンサＣを有する単位電力変換器ＵＰＣ並びに単位電力変換器ＵＰＣの交流出力端子の間を短絡可能に設けられた短絡スイッチＳＳＷを少なくともそれぞれ有し、直列接続された複数（本実施形態では３個）のセル変換器３１ｖ－１，３１ｖ－２，３１ｖ－３を備えている。セル変換器３１ｖ－１，３１ｖ－２，３１ｖ－３に設けられたそれぞれの単位電力変換器ＵＰＣは、直列接続された半導体スイッチＱ１及び半導体スイッチＱ２と、直流コンデンサＣとのそれぞれに並列に接続されて直列接続された半導体スイッチＱ３及び半導体スイッチＱ４とを有している。
The
さらに、電力変換装置１は、直列接続された２個の半導体スイッチＱ１，Ｑ２及び２個の半導体スイッチＱ１，Ｑ２に並列接続された直流コンデンサＣを有する単位電力変換器ＵＰＣ並びに単位電力変換器ＵＰＣの交流出力端子の間を短絡可能に設けられた短絡スイッチＳＳＷを少なくともそれぞれ有し、直列接続された複数（本実施形態では３個）のセル変換器３１ｗ－１，３１ｗ－２，３１ｗ－３を備えている。セル変換器３１ｗ－１，３１ｗ－２，３１ｗ－３に設けられたそれぞれの単位電力変換器ＵＰＣは、直列接続された半導体スイッチＱ１及び半導体スイッチＱ２と、直流コンデンサＣとのそれぞれに並列に接続されて直列接続された半導体スイッチＱ３及び半導体スイッチＱ４とを有している。
The
また、上述のとおり、Ｕ相クラスタ３１ｕ、Ｖ相クラスタ３１ｖ及びＷ相クラスタ３１ｗは、スター結線された状態で三相電力系統２に接続されている。このため、複数のセル変換器３１ｗ－１，３１ｗ－２，３１ｗ－３は、複数のセル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３及び複数のセル変換器３１ｖ－１，３１ｖ－２，３１ｖ－３とともにスター結線部を構成している。さらに、複数のセル変換器３１ｖ－１，３１ｖ－２，３１ｖ－３及び複数のセル変換器３１ｗ－１，３１ｗ－２，３１ｗ－３のそれぞれは、単位電力変換器ＵＰＣの交流出力端子の間に接続された短絡スイッチＳＳＷを有している。
As described above, the
電力変換装置１は、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３ごとに設けられて直流コンデンサＣの直流電圧Ｖｃｕ１，Ｖｃｕ２，Ｖｃｕ３を検出する電圧検出部３３を備えている。同様に、電力変換装置１は、セル変換器３１ｖ－１，３１ｖ－２，３１ｖ－３ごとに設けられて直流コンデンサＣの直流電圧Ｖｃｖ１，Ｖｃｖ２，Ｖｃｖ３を検出する電圧検出部３３を備えている。同様に、電力変換装置１は、セル変換器３１ｗ－１，３１ｗ－２，３１ｗ－３ごとに設けられて直流コンデンサＣの直流電圧Ｖｃｗ１，Ｖｃｗ２，Ｖｃｗ３を検出する電圧検出部３３を備えている。電圧検出部３３のそれぞれは、制御装置５に接続されている。これにより、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３に設けられた電圧検出部３３のそれぞれが検出する直流コンデンサＣの直流電圧Ｖｃｕ１，Ｖｃｕ２，Ｖｃｕ３は、制御装置５に入力される。また、セル変換器３１ｖ－１，３１ｖ－２，３１ｖ－３に設けられた電圧検出部３３のそれぞれが検出する直流コンデンサＣの直流電圧Ｖｃｖ１，Ｖｃｖ２，Ｖｃｖ３は、制御装置５に入力される。さらに、セル変換器３１ｗ－１，３１ｗ－２，３１ｗ－３に設けられた電圧検出部３３のそれぞれが検出する直流コンデンサＣの直流電圧Ｖｃｗ１，Ｖｃｗ２，Ｖｃｗ３は、制御装置５に入力される。
The
また、図示は省略するが、電力変換装置１は、Ｕ相クラスタ３１ｕに流れるクラスタ電流Ｉｕｖを検出する電流検出部を備えている。同様に図示は省略するが、電力変換装置１は、Ｖ相クラスタ３１ｖに流れるクラスタ電流Ｉｖｗを検出する電流検出部を備えている。同様に図示は省略するが、電力変換装置１は、Ｗ相クラスタ３１ｗに流れるクラスタ電流Ｉｗｕを検出する電流検出部を備えている。これらの電流検出部は、制御装置５に接続されている。これにより、Ｕ相クラスタ３１ｕに設けられた電流検出部が検出するクラスタ電流Ｉｕｖ、Ｖ相クラスタ３１ｖに設けられた電流検出部が検出するクラスタ電流Ｉｖｗ及びＷ相クラスタ３１ｗに設けられた電流検出部が検出するクラスタ電流Ｉｗｕは、制御装置５に入力される。
Although not shown in the figures, the
さらに、図示は省略するが、電力変換装置１は、三相電力系統２のＵ相電圧Ｖｓｕを検出する電圧検出部、三相電力系統２のＶ相電圧Ｖｓｖを検出する電圧検出部及び三相電力系統２のＷ相電圧Ｖｓｗを検出する電圧検出部を有している。Ｕ相電圧Ｖｓｕ、Ｖ相電圧Ｖｓｖ及びＷ相電圧Ｖｓｗの０点は、Ｕ相電圧Ｖｓｕ、Ｖ相電圧Ｖｓｖ及びＷ相電圧Ｖの和がゼロ（Ｖｓｕ＋Ｖｓｖ＋Ｖｓｗ＝０）となる仮想中性点である。
Furthermore, although not shown in the figure, the
詳細は後述するが、本実施形態による電力変換装置１に備えられた制御装置５は、複数のセル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３のいずれかに故障が発生しているか否かに関わらず一定の演算周期のパルス幅変調によって複数のセル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３を制御するように構成されている。また、制御装置５は、複数のセル変換器３１ｖ－１，３１ｖ－２，３１ｖ－３のいずれかに故障が発生しているか否かに関わらず一定の演算周期のパルス幅変調によって複数のセル変換器３１ｖ－１，３１ｖ－２，３１ｖ－３を制御するように構成されている。さらに、制御装置５は、複数のセル変換器３１ｗ－１，３１ｗ－２，３１ｗ－３のいずれかに故障が発生しているか否かに関わらず一定の演算周期のパルス幅変調によって複数のセル変換器３１ｗ－１，３１ｗ－２，３１ｗ－３を制御するように構成されている。
Although details will be described later, the
このように、電力変換装置１は、セル変換器３１ｕ－１～３１ｗ－３のいずれかに故障が発生したとしても、セル変換器３１ｕ－１～３１ｗ－３をパルス幅変調制御するためのパルス信号の演算周期を変更する必要がない。したがって、電力変換装置１は、セル変換器３１ｕ－１～３１ｗ－３のいずれかに故障が発生した場合に、電力制御システムＰＳの初期化が不要となる。これにより、電力変換装置１は、セル変換器３１ｕ－１～３１ｗ－３のいずれかが故障しても早期に復旧することができる。
In this way, even if a failure occurs in any of the
（制御装置の構成）
次に、本実施形態による電力変換装置１に備えられた制御装置５の要部の概略構成について図１を参照しつつ図２及び図３を用いて説明する。制御装置５は、クラスタ部３のＵ相クラスタ３１ｕに設けられたセル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３、Ｖ相クラスタ３１ｖに設けられたセル変換器３１ｖ－１，３１ｖ－２，３１ｖ－３及びＷ相クラスタ３１ｗに設けられたセル変換器３１ｗ－１，３１ｗ－２，３１ｗ－３をパルス幅変調によって制御するように構成されている。より具体的には、制御装置５は、セル変換器３１ｕ－１～３１ｗ－３のそれぞれに設けられた半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４をパルス幅変調によって制御するように構成されている。
(Configuration of the control device)
Next, the schematic configuration of the main parts of the
図２に示すように、制御装置５は、出力電圧指令値Ｖｄｕ＊，Ｖｄｖ＊，Ｖｄｖ＊を生成する電圧指令生成部５２を有している。出力電圧指令値Ｖｄｕ＊は、Ｕ相クラスタ３１ｕに設けられたセル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３の出力電圧Ｖ１ｕ，Ｖ２ｕ，Ｖ３ｕ（図１参照）を追従させる指令値である。出力電圧指令値Ｖｄｖ＊は、Ｖ相クラスタ３１ｖに設けられたセル変換器３１ｖ－１，３１ｖ－２，３１ｖ－３の出力電圧Ｖ１ｖ，Ｖ２ｖ，Ｖ３ｖ（図１参照）を追従させる指令値である。出力電圧指令値Ｖｄｗ＊は、Ｗ相クラスタ３１ｗに設けられたセル変換器３１ｗ－１，３１ｗ－２，３１ｗ－３の出力電圧Ｖ１ｗ，Ｖ２ｗ，Ｖ３ｗ（図１参照）を追従させる指令値である。制御装置５は、Ｕ相クラスタ３１ｕ、Ｖ相クラスタ３１ｖ及びＷ相クラスタ３１ｗごとに、出力電圧指令値Ｖｄｕ＊，Ｖｄｖ＊，Ｖｄｖ＊を故障が発生していないセル変換器の個数（すなわち健全セルの個数）で平均分割してからＰＷＭ演算を行うように構成されている。
As shown in FIG. 2, the
詳細な説明は省略するが、電圧指令生成部５２は、クラスタ部３から入力される直流電圧Ｖｃｕｊ，Ｖｃｖｊ，Ｖｃｗｊ（ｊ＝１，２，３）と、クラスタ電流Ｉｕｖ，Ｉｖｗ，Ｉｗｕと、Ｕ相電圧Ｖｓｕ、Ｖ相電圧Ｖｓｖ及びＷ相電圧Ｖｓｗとを用いて出力電圧指令値Ｖｄｕ＊，Ｖｄｖ＊，Ｖｄｖ＊を生成する。
Although detailed explanation will be omitted, the voltage
図２に示すように、制御装置５は、セル変換器３１ｕ－１～３１ｕ－３，３１ｖ－１～３１ｖ－３，３１ｗ－１～３１ｗ－３を制御するゲートパルス信号Ｖｐｕｉｋ，Ｖｐｖｉｋ，Ｖｐｗｉｋを生成するゲートパルス信号生成部５３を有している。ゲートパルス信号Ｖｐｕｉｋは、Ｕ相クラスタ３１ｕのセル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３のそれぞれに設けられた半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４を制御するための信号である。ゲートパルス信号Ｖｐｕｉｋの「ｉ」は、Ｕ相クラスタ３１ｕに設けられたセル変換器の番号を表し、「ｋ」は、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３のそれぞれに設けられた半導体スイッチの番号を表している。本実施形態では、ｉ＝１，２，３であり、ｋ＝１，２，３，４である。したがって、例えばゲートパルス信号Ｖｐｕ１１は、セル変換器３１ｕ－１に設けられた半導体スイッチＱ１を制御するための信号となる。
As shown in FIG. 2, the
ゲートパルス信号Ｖｐｖｉｋは、Ｖ相クラスタ３１ｖのセル変換器３１ｖ－１，３１ｖ－２，３１ｖ－３のそれぞれに設けられた半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４を制御するための信号である。ゲートパルス信号Ｖｐｖｉｋの「ｉ」は、Ｖ相クラスタ３１ｖに設けられたセル変換器の番号を表し、「ｋ」は、セル変換器３１ｖ－１，３１ｖ－２，３１ｖ－３のそれぞれに設けられた半導体スイッチの番号を表している。本実施形態では、ｉ＝１，２，３であり、ｋ＝１，２，３，４である。したがって、例えばゲートパルス信号Ｖｐｖ２２は、セル変換器３１ｖ－２に設けられた半導体スイッチＱ２を制御するための信号となる。
The gate pulse signal Vpvik is a signal for controlling the semiconductor switches Q1, Q2, Q3, and Q4 provided in each of the
ゲートパルス信号Ｖｐｗｉｋは、Ｗ相クラスタ３１ｗのセル変換器３１ｗ－１，３１ｗ－２，３１ｗ－３のそれぞれに設けられた半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４を制御するための信号である。ゲートパルス信号Ｖｐｗｉｋの「ｉ」は、Ｗ相クラスタ３１ｗに設けられたセル変換器の番号を表し、「ｋ」は、セル変換器３１ｗ－１，３１ｗ－２，３１ｗ－３のそれぞれに設けられた半導体スイッチの番号を表している。本実施形態では、ｉ＝１，２，３であり、ｋ＝１，２，３，４である。したがって、例えばゲートパルス信号Ｖｐｗ３３は、セル変換器３１ｗ－３に設けられた半導体スイッチＱ３を制御するための信号となる。ゲートパルス信号生成部５３の具体的な構成については後述する。
The gate pulse signal Vpwik is a signal for controlling the semiconductor switches Q1, Q2, Q3, and Q4 provided in each of the
図２に示すように、制御装置５は、ゲートパルス信号生成部５３がゲートパルス信号Ｖｐｕｉｋ，Ｖｐｖｉｋ，Ｖｐｗｉｋの生成に用いるキャリア信号Ｃｕｉ，Ｃｖｉ，Ｃｗｉを生成するキャリア信号生成部５４を有している。キャリア信号Ｃｕｉは、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３を制御するためのゲートパルス信号を生成するために用いられる信号である。キャリア信号Ｃｕｉの「ｉ」は、Ｕ相クラスタ３１ｕに設けられたセル変換器の番号を表している。本実施形態ではｉ＝１，２，３である。例えばキャリア信号Ｃｕ１は、セル変換器３１ｕ－１に設けられた半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４を制御するためのゲートパルス信号の生成に用いられる信号である。
As shown in FIG. 2, the
キャリア信号Ｃｖｉは、セル変換器３１ｖ－１，３１ｖ－２，３１ｖ－３を制御するためのゲートパルス信号を生成するために用いられる信号である。キャリア信号Ｃｖｉの「ｉ」は、Ｖ相クラスタ３１ｖに設けられたセル変換器の番号を表している。本実施形態ではｉ＝１，２，３である。例えばキャリア信号Ｃｖ２は、セル変換器３１ｖ－２に設けられた半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４を制御するためのゲートパルス信号の生成に用いられる信号である。
The carrier signal Cvi is a signal used to generate a gate pulse signal for controlling the
キャリア信号Ｃｗｉは、セル変換器３１ｗ－１，３１ｗ－２，３１ｗ－３を制御するためのゲートパルス信号を生成するために用いられる信号である。キャリア信号Ｃｗｉの「ｉ」は、Ｗ相クラスタ３１ｗに設けられたセル変換器の番号を表している。本実施形態ではｉ＝１，２，３である。例えばキャリア信号Ｃｗ３は、セル変換器３１ｗ－３に設けられた半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４を制御するためのゲートパルス信号の生成に用いられる信号である。
The carrier signal Cwi is a signal used to generate a gate pulse signal for controlling the
キャリア信号生成部５４は、Ｕ相クラスタ３１ｕ、Ｖ相クラスタ３１ｖ及びＷ相クラスタ３１ｗごとに各段のセル変換器に対応させてキャリア信号を設定する。Ｕ相クラスタ３１ｕに設けられたセル変換器の総数を「ｍ」とすると、キャリア信号生成部５４は、Ｕ相クラスタ３１ｕに設けられた複数のセル変換器のうちのｎ段目のセル変換器に対応させるキャリア信号Ｃｕｉの初期位相Ｐｈｄを以下の式（１）に従って決定する。
Ｐｈｄ＝１８０°÷ｍ×（ｎ－１） ・・・（１）
The carrier
Phd=180°÷m×(n-1)...(1)
したがって、キャリア信号生成部５４は例えば、１段目のセル変換器３１ｕ－１に対応させるキャリア信号Ｃｕ１（ｉ＝１）の初期位相Ｐｈｄを０°（ｍ＝３、ｎ＝１）に決定する。また、キャリア信号生成部５４は例えば、２段目のセル変換器３１ｕ－２に対応させるキャリア信号Ｃｕ２（ｉ＝２）の初期位相Ｐｈｄを６０°（ｍ＝３、ｎ＝２）に決定する。さらに、キャリア信号生成部５４は例えば、３段目のセル変換器３１ｕ－３に対応させるキャリア信号Ｃｕ３（ｉ＝３）の初期位相Ｐｈｄを１２０°（ｍ＝３、ｎ＝３）に決定する。
Therefore, for example, the carrier
キャリア信号生成部５４は、Ｖ相クラスタ３１ｖ及びＷ相クラスタ３１ｗについても、式（１）を用いてｎ段目のセル変換器に対応させるキャリア信号Ｃｖｉ，Ｃｗｉの初期位相Ｐｈｄを決定する。
The carrier
このように、キャリア信号生成部５４は、Ｕ相クラスタ３１ｕ、Ｖ相クラスタ３１ｖ及びＷ相クラスタ３１ｗのそれぞれに設けられた複数のセル変換器に対して位相差が異なるキャリア信号を対応させるように決定する。また、キャリア信号生成部５４は、Ｕ相クラスタ３１ｕ、Ｖ相クラスタ３１ｖ及びＷ相クラスタ３１ｗのそれぞれに設けられた同じ段数のセル変換器に対して同位相のキャリア信号を対応させるように決定する。したがって、キャリア信号生成部５４は、キャリア信号Ｃｕ１、キャリア信号Ｃｖ１及びキャリア信号Ｃｗ１のそれぞれが同位相となるように初期位相Ｐｈｄを決定する。また、キャリア信号生成部５４は、キャリア信号Ｃｕ２、キャリア信号Ｃｖ２及びキャリア信号Ｃｗ２のそれぞれが同位相となるように初期位相Ｐｈｄを決定する。さらに、キャリア信号生成部５４は、キャリア信号Ｃｕ３、キャリア信号Ｃｖ３及びキャリア信号Ｃｗ３のそれぞれが同位相となるように初期位相Ｐｈｄを決定する。
In this way, the carrier
本実施形態では、制御装置５は、セル変換器３１ｕ－１～３１ｗ－３に故障が発生しているか否かに関わらず同一であり且つ複数のセル変換器３１ｕ－１～３１ｗ－３ごとに異なるキャリア信号Ｃｕｉ，Ｃｖｉ，Ｃｗｉをパルス幅変調の演算に用いる。このため、キャリア信号生成部５４は、セル変換器３１ｕ－１～３１ｗ－３に故障が発生しているか否かに関わらず、キャリア信号Ｃｕｉ，Ｃｖｉ，Ｃｗｉをゲートパルス信号生成部５３に出力するように構成されている。
In this embodiment, the
図２に示すように、制御装置５は、電圧指令生成部５２、ゲートパルス信号生成部５３及びキャリア信号生成部５４を統括的に制御する統括制御部５１を有している。電圧指令生成部５２、ゲートパルス信号生成部５３及びキャリア信号生成部５４は、統括制御部５１に制御されて動作するようになっている。
As shown in FIG. 2, the
統括制御部５１は、電圧指令生成部５２、ゲートパルス信号生成部５３及びキャリア信号生成部５４の制御の他に、例えばセル変換器３１ｕ－１～３１ｗ－３が故障しているか否かを検出するようになっている。図示は省略するが、統括制御部５１は例えば、セル変換器３１ｕ－１～３１ｗ－３のそれぞれに設けられた半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４のゲートエミッタ間電圧が入力するように構成されている。統括制御部５１は、電圧指令生成部５２及びゲートパルス信号生成部５３に対する制御によって得られるゲートエミッタ間電圧と、クラスタ部３から入力されるゲートエミッタ間電圧との一致度が規定値を満しているか否かを判定する。統括制御部５１は、当該規定を満たしていないゲートエミッタ間電圧を出力する半導体スイッチが故障していると判定し、当該半導体スイッチを有するセル変換器を故障セルと認定する。統括制御部５１は、故障セルと認定したセル変換器に設けられた短絡スイッチＳＳＷをオン状態（導通状態）に制御する。
The
また、統括制御部５１は、故障が生じていないセル変換器、すなわち健全なセル変換器の個数を示す健全セル信号ＳＣＬｕ，ＳＣＬＶ，ＳＣＬｗを生成してゲートパルス信号生成部５３に出力するように構成されている。健全セル信号ＳＣＬｕは、Ｕ相クラスタ３１ｕに設けられたセル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３のうちの健全なセル変換器の個数の情報を含む信号である。健全セル信号ＳＣＬｖは、Ｖ相クラスタ３１ｖに設けられたセル変換器３１ｖ－１，３１ｖ－２，３１ｖ－３のうちの健全なセル変換器の個数の情報を含む信号である。健全セル信号ＳＣＬｗは、Ｗ相クラスタ３１ｗに設けられたセル変換器３１ｗ－１，３１ｗ－２，３１ｗ－３のうちの健全なセル変換器の個数の情報を含む信号である。統括制御部５１は、クラスタ部３から入力されるゲートエミッタ間電圧に基づいて、健全セル信号ＳＣＬｕ，ＳＣＬＶ，ＳＣＬｗを生成するように構成されている。
The
また、制御装置５は、セル変換器３１ｕ－１～３１ｗ－３に対するゲートパルス信号Ｖｐｕｉｋ，Ｖｐｖｉｋ，Ｖｐｗｉｋを出力するか否かを制御する出力制御信号ＳＦｕｉ，ＳＦｖｉ，ＳＦｗｉを生成してゲートパルス信号生成部５３に出力するように構成されている。セル変換器３１ｕ－１～３１ｗ－３に対するゲートパルス信号Ｖｐｕｉｋ，Ｖｐｖｉｋ，Ｖｐｗｉｋは、出力制御信号ＳＦｕｉ，ＳＦｖｉ，ＳＦｗｉの電圧レベルが高レベルの場合に出力され、出力制御信号ＳＦｕｉ，ＳＦｖｉ，ＳＦｗｉの電圧レベルが低レベルの場合に出力されない。
The
出力制御信号ＳＦｕｉは、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３への出力を制御するための信号である。出力制御信号ＳＦｕｉの「ｉ」は、Ｕ相クラスタ３１ｕに設けられたセル変換器の番号を表している。本実施形態ではｉ＝１，２，３である。例えば出力制御信号ＳＦｕ１は、セル変換器３１ｕ－１へのゲートパルス信号Ｖｐｕ１ｋ（ｋ＝１，２，３，４）の出力を制御するための信号である。
The output control signal SFui is a signal for controlling the output to the
出力制御信号ＳＦｖｉは、セル変換器３１ｖ－１，３１ｖ－２，３１ｖ－３への出力を制御するための信号である。出力制御信号ＳＦｖｉの「ｉ」は、Ｖ相クラスタ３１ｖに設けられたセル変換器の番号を表している。本実施形態ではｉ＝１，２，３である。例えば出力制御信号ＳＦｖ２は、セル変換器３１ｖ－２へのゲートパルス信号Ｖｐｖ２ｋ（ｋ＝１，２，３，４）の出力を制御するための信号である。
The output control signal SFvi is a signal for controlling the output to the
出力制御信号ＳＦｗｉは、セル変換器３１ｗ－１，３１ｗ－２，３１ｗ－３への出力を制御するための信号である。出力制御信号ＳＦｗｉの「ｉ」は、Ｗ相クラスタ３１ｗに設けられたセル変換器の番号を表している。本実施形態ではｉ＝１，２，３である。例えば出力制御信号ＳＦｗ３は、セル変換器３１ｗ－２へのゲートパルス信号Ｖｐｗ３ｋ（ｋ＝１，２，３，４）の出力を制御するための信号である。
The output control signal SFwi is a signal for controlling the output to the
（ゲートパルス信号生成部の構成）
次に、ゲートパルス信号生成部５３の具体的な構成について図１及び図２を参照しつつ図３を用いて説明する。
(Configuration of the Gate Pulse Signal Generator)
Next, a specific configuration of the gate pulse
図３に示すように、ゲートパルス信号生成部５３は、Ｕ相用信号生成部５３ｕ、Ｖ相用信号生成部５３ｖ及びＷ相用信号生成部５３ｗを有している。Ｕ相用信号生成部５３ｕは、入力される出力電圧指令値Ｖｄｕ＊、健全セル信号ＳＣＬｕ、キャリア信号Ｃｕｉ及び出力制御信号ＳＦｕｉを用いて、Ｕ相クラスタ３１ｕに設けられたセル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３に入力されるゲートパルス信号Ｖｐｕｉｋを生成して出力する構成要素である。Ｖ相用信号生成部５３ｖは、入力される出力電圧指令値Ｖｄｖ＊、健全セル信号ＳＣＬｖ、キャリア信号Ｃｖｉ及び出力制御信号ＳＦｖｉを用いて、Ｖ相クラスタ３１ｖに設けられたセル変換器３１ｖ－１，３１ｖ－２，３１ｖ－３に入力されるゲートパルス信号Ｖｐｖｉｋを生成して出力する構成要素である。Ｗ相用信号生成部５３ｗは、入力される出力電圧指令値Ｖｄｗ＊、健全セル信号ＳＣＬｗ、キャリア信号Ｃｗｉ及び出力制御信号ＳＦｗｉを用いて、Ｗ相クラスタ３１ｗに設けられたセル変換器３１ｗ－１，３１ｗ－２，３１ｗ－３に入力されるゲートパルス信号Ｖｐｗｉｋを生成して出力する構成要素である。
As shown in FIG. 3, the gate pulse
このように、Ｕ相用信号生成部５３ｕ、Ｖ相用信号生成部５３ｖ及びＷ相用信号生成部５３ｗは、入出力する信号が異なるものの、同様の回路構成を有している。このため、Ｕ相用信号生成部５３ｕ、Ｖ相用信号生成部５３ｖ及びＷ相用信号生成部５３ｗの具体的な構成について、Ｕ相用信号生成部５３ｕを例にとって説明する。
Thus, although the U-phase
図３に示すように、Ｕ相用信号生成部５３ｕは、電圧指令生成部５２（図２参照）から出力される出力電圧指令値Ｖｄｕ＊と、統括制御部５１から出力される健全セル信号ＳＣＬｕとが入力される除算部５３１を有している。除算部５３１は、出力電圧指令値Ｖｄｕ＊を健全セル信号ＳＣＬｕで除算し、除算結果の信号（以下、「電圧指令除算信号」と称する場合がある）を出力するように構成されている。したがって、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３のうちの健全なセル変換器が出力する出力電圧Ｖ１ｕ，Ｖ２ｕ，Ｖ３ｕ（図１参照）の振幅は、Ｕ相クラスタ３１ｕに設けられたセル変換器の故障数が多いほど大きくなる。
As shown in Fig. 3, the U-phase
図３に示すように、Ｕ相用信号生成部５３ｕは、除算部５３１から出力される電圧指令除算信号が入力されるパルス幅変調（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ：ＰＷＭ）演算部５３２ａ，５３２ｂ，５３２ｃを有している。以下、パルス幅変調演算部を「ＰＷＭ演算部」と称する。
As shown in FIG. 3, the U-phase
ＰＷＭ演算部５３２ａの一方の入力端子には、電圧指令除算信号が入力され、ＰＷＭ演算部５３２ａの他方の入力端子には、キャリア信号生成部５４（図２参照）が出力するキャリア信号Ｃｕ１が入力される。ＰＷＭ演算部５３２ａは例えば、電圧指令除算信号の電圧レベルがキャリア信号Ｃｕ１の電圧レベルよりも大きい場合に電圧レベルが正の電圧を出力する。また、ＰＷＭ演算部５３２ａは例えば、電圧指令除算信号の電圧レベルがキャリア信号Ｃｕ１の電圧レベルよりも小さい場合に電圧レベルがゼロの電圧を出力する。このように、ＰＷＭ演算部５３２ａは、電圧指令除算信号及びキャリア信号Ｃｕ１のそれぞれの電圧レベルの大小関係に基づくパルス信号を生成する。
The voltage command division signal is input to one input terminal of the
ＰＷＭ演算部５３２ｂの一方の入力端子には、電圧指令除算信号が入力され、ＰＷＭ演算部５３２ｂの他方の入力端子には、キャリア信号生成部５４が出力するキャリア信号Ｃｕ２が入力される。ＰＷＭ演算部５３２ｂは例えば、電圧指令除算信号の電圧レベルがキャリア信号Ｃｕ２の電圧レベルよりも大きい場合に電圧レベルが正の電圧を出力する。また、ＰＷＭ演算部５３２ｂは例えば、電圧指令除算信号の電圧レベルがキャリア信号Ｃｕ２の電圧レベルよりも小さい場合に電圧レベルがゼロの電圧を出力する。このように、ＰＷＭ演算部５３２ｂは、電圧指令除算信号及びキャリア信号Ｃｕ２のそれぞれの電圧レベルの大小関係に基づくパルス信号を生成する。
The voltage command division signal is input to one input terminal of the
ＰＷＭ演算部５３２ｃの一方の入力端子には、電圧指令除算信号が入力され、ＰＷＭ演算部５３２ｃの他方の入力端子には、キャリア信号生成部５４が出力するキャリア信号Ｃｕ３が入力される。ＰＷＭ演算部５３２ｃは例えば、電圧指令除算信号の電圧レベルがキャリア信号Ｃｕ３の電圧レベルよりも大きい場合に電圧レベルが正の電圧を出力する。また、ＰＷＭ演算部５３２ｃは例えば、電圧指令除算信号の電圧レベルがキャリア信号Ｃｕ３の電圧レベルよりも小さい場合に電圧レベルがゼロの電圧を出力する。このように、ＰＷＭ演算部５３２ｃは、電圧指令除算信号及びキャリア信号Ｃｕ３のそれぞれの電圧レベルの大小関係に基づくパルス信号を生成する。
The voltage command division signal is input to one input terminal of the
図３に示すように、Ｕ相用信号生成部５３ｕは、ＰＷＭ演算部５３２ａから出力されるパルス信号が一方の入力端子に入力される論理積回路５３３ａを有している。論理積回路５３３ａの他方の入力端子には統括制御部５１が出力する出力制御信号ＳＦｕ１が入力される。論理積回路５３３ａは、ＰＷＭ演算部５３２ａから入力されるパルス信号と、統括制御部５１から入力される出力制御信号ＳＦｕ１との論理積を演算してゲートパルス信号Ｖｐｕ１ｋを出力する。論理積回路５３３ａから出力されるゲートパルス信号Ｖｐｕ１ｋは、セル変換器３１ｕ－１に設けられた半導体スイッチＱ１，Ｑ３のゲートにそれぞれ入力される。
As shown in FIG. 3, the U-phase
出力制御信号ＳＦｕ１は、セル変換器３１ｕ－１が故障していない場合（健全な場合）に電圧レベルが高レベルとなり、セル変換器３１ｕ－１が故障している場合に電圧レベルが低レベルとなる信号である。このため、セル変換器３１ｕ－１に設けられた半導体スイッチＱ１，Ｑ３のゲートには、セル変換器３１ｕ－１が健全な場合に電圧レベルが変化するゲートパルス信号Ｖｐｕ１ｋが入力され、セル変換器３１ｕ－１が故障している場合に電圧レベルが低レベルで一定のゲートパルス信号Ｖｐｕ１ｋが入力される。したがって、セル変換器３１ｕ－１が故障している場合には、セル変換器３１ｕ－１に設けられた半導体スイッチＱ１，Ｑ３は非動作状態に維持される。このため、ＰＷＭ演算部５３２ａがＰＷＭ演算した結果は、セル変換器３１ｕ－１が故障していない場合に反映される。
The output control signal SFu1 is a signal whose voltage level is high when the
Ｕ相用信号生成部５３ｕは、ＰＷＭ演算部５３２ｂから出力されるパルス信号が一方の入力端子に入力される論理積回路５３３ｂを有している。論理積回路５３３ｂの他方の入力端子には統括制御部５１が出力する出力制御信号ＳＦｕ２が入力される。論理積回路５３３ｂは、ＰＷＭ演算部５３２ｂから入力されるパルス信号と、統括制御部５１から入力される出力制御信号ＳＦｕ２との論理積を演算してゲートパルス信号Ｖｐｕ２ｋを出力する。論理積回路５３３ｂから出力されるゲートパルス信号Ｖｐｕ２ｋは、セル変換器３１ｕ－２に設けられた半導体スイッチＱ１，Ｑ３のゲートにそれぞれ入力される。
The U-phase
出力制御信号ＳＦｕ２は、セル変換器３１ｕ－２が故障していない場合（健全な場合）に電圧レベルが高レベルとなり、セル変換器３１ｕ－２が故障している場合に電圧レベルが低レベルとなる信号である。このため、セル変換器３１ｕ－２に設けられた半導体スイッチＱ１，Ｑ３のゲートには、セル変換器３１ｕ－２が健全な場合に電圧レベルが変化するゲートパルス信号Ｖｐｕ２ｋが入力され、セル変換器３１ｕ－２が故障している場合に電圧レベルが低レベルで一定のゲートパルス信号Ｖｐｕ２ｋが入力される。したがって、セル変換器３１ｕ－２が故障している場合には、セル変換器３１ｕ－２に設けられた半導体スイッチＱ１，Ｑ３は非動作状態に維持される。このため、ＰＷＭ演算部５３２ｂがＰＷＭ演算した結果は、セル変換器３１ｕ－２が故障していない場合に反映される。
The output control signal SFu2 is a signal whose voltage level is high when the
Ｕ相用信号生成部５３ｕは、ＰＷＭ演算部５３２ｃから出力されるパルス信号が一方の入力端子に入力される論理積回路５３３ｃを有している。論理積回路５３３ｃの他方の入力端子には統括制御部５１が出力する出力制御信号ＳＦｕ３が入力される。論理積回路５３３ｃは、ＰＷＭ演算部５３２ｃから入力されるパルス信号と、統括制御部５１から入力される出力制御信号ＳＦｕ３との論理積を演算してゲートパルス信号Ｖｐｕ３ｋを出力する。論理積回路５３３ｃから出力されるゲートパルス信号Ｖｐｕ３ｋは、セル変換器３１ｕ－３に設けられた半導体スイッチＱ１，Ｑ３のゲートにそれぞれ入力される。
The U-phase
出力制御信号ＳＦｕ３は、セル変換器３１ｕ－３が故障していない場合（健全な場合）に電圧レベルが高レベルとなり、セル変換器３１ｕ－３が故障している場合に電圧レベルが低レベルとなる信号である。このため、セル変換器３１ｕ－３に設けられた半導体スイッチＱ１，Ｑ３のゲートには、セル変換器３１ｕ－３が健全な場合に電圧レベルが変化するゲートパルス信号Ｖｐｕ３ｋが入力され、セル変換器３１ｕ－３が故障している場合に電圧レベルが低レベルで一定のゲートパルス信号Ｖｐｕ３ｋが入力される。したがって、セル変換器３１ｕ－３が故障している場合には、セル変換器３１ｕ－３に設けられた半導体スイッチＱ１，Ｑ３は非動作状態に維持される。このため、ＰＷＭ演算部５３２ｃがＰＷＭ演算した結果は、セル変換器３１ｕ－３が故障していない場合に反映される。
The output control signal SFu3 is a signal whose voltage level is high when the
図３に示すように、Ｕ相用信号生成部５３ｕは、除算部５３１が出力する電圧指令除算信号が入力される反転回路５３４を有している。反転回路５３４は、入力される電圧指令除算信号の極性を反転させた反転信号を出力する。
As shown in FIG. 3, the U-phase
図３に示すように、Ｕ相用信号生成部５３ｕは、反転回路５３４から出力される極性反転された電圧指令除算信号が入力されるＰＷＭ演算部５３２ｄ，５３２ｅ，５３２ｆを有している。
As shown in FIG. 3, the U-phase
ＰＷＭ演算部５３２ｄの一方の入力端子には、極性反転された電圧指令除算信号が入力され、ＰＷＭ演算部５３２ｄの他方の入力端子には、キャリア信号生成部５４が出力するキャリア信号Ｃｕ１が入力される。ＰＷＭ演算部５３２ｄは例えば、極性反転された電圧指令除算信号の電圧レベルがキャリア信号Ｃｕ１の電圧レベルよりも大きい場合に電圧レベルが正の電圧を出力する。また、ＰＷＭ演算部５３２ａは例えば、極性反転された電圧指令除算信号の電圧レベルがキャリア信号Ｃｕ１の電圧レベルよりも小さい場合に電圧レベルがゼロの電圧を出力する。このように、ＰＷＭ演算部５３２ｄは、極性反転された電圧指令除算信号及びキャリア信号Ｃｕ１のそれぞれの電圧レベルの大小関係に基づくパルス信号を生成する。
The polarity-inverted voltage command division signal is input to one input terminal of the
ＰＷＭ演算部５３２ｅの一方の入力端子には、極性反転された電圧指令除算信号が入力され、ＰＷＭ演算部５３２ｅの他方の入力端子には、キャリア信号生成部５４が出力するキャリア信号Ｃｕ２が入力される。ＰＷＭ演算部５３２ｂは例えば、極性反転された電圧指令除算信号の電圧レベルがキャリア信号Ｃｕ２の電圧レベルよりも大きい場合に電圧レベルが正の電圧を出力する。また、ＰＷＭ演算部５３２ｅは例えば、極性反転された電圧指令除算信号の電圧レベルがキャリア信号Ｃｕ２の電圧レベルよりも小さい場合に電圧レベルがゼロの電圧を出力する。このように、ＰＷＭ演算部５３２ｅは、極性反転された電圧指令除算信号及びキャリア信号Ｃｕ２のそれぞれの電圧レベルの大小関係に基づくパルス信号を生成する。
The polarity-inverted voltage command division signal is input to one input terminal of the
ＰＷＭ演算部５３２ｆの一方の入力端子には、極性反転された電圧指令除算信号が入力され、ＰＷＭ演算部５３２ｆの他方の入力端子には、キャリア信号生成部５４が出力するキャリア信号Ｃｕ３が入力される。ＰＷＭ演算部５３２ｃは例えば、極性反転された電圧指令除算信号の電圧レベルがキャリア信号Ｃｕ３の電圧レベルよりも大きい場合に電圧レベルが正の電圧を出力する。また、ＰＷＭ演算部５３２ｆは例えば、極性反転された電圧指令除算信号の電圧レベルがキャリア信号Ｃｕ３の電圧レベルよりも小さい場合に電圧レベルがゼロの電圧を出力する。このように、ＰＷＭ演算部５３２ｆは、電圧指令除算信号及びキャリア信号Ｃｕ３のそれぞれの電圧レベルの大小関係に基づくパルス信号を生成する。
The polarity-inverted voltage command division signal is input to one input terminal of the
図３に示すように、Ｕ相用信号生成部５３ｕは、ＰＷＭ演算部５３２ｄから出力されるパルス信号が一方の入力端子に入力される論理積回路５３３ｄを有している。論理積回路５３３ｄの他方の入力端子には統括制御部５１が出力する出力制御信号ＳＦｕ１が入力される。論理積回路５３３ｄは、ＰＷＭ演算部５３２ｄから入力されるパルス信号と、統括制御部５１から入力される出力制御信号ＳＦｕ１との論理積を演算してゲートパルス信号Ｖｐｕ１ｋを出力する。論理積回路５３３ｄから出力されるゲートパルス信号Ｖｐｕ１ｋは、セル変換器３１ｕ－１に設けられた半導体スイッチＱ２，Ｑ４のゲートにそれぞれ入力される。
As shown in FIG. 3, the U-phase
セル変換器３１ｕ－１に設けられた半導体スイッチＱ２，Ｑ４のゲートには、セル変換器３１ｕ－１が健全な場合に電圧レベルが変化するゲートパルス信号Ｖｐｕ１ｋが入力され、セル変換器３１ｕ－１が故障している場合に電圧レベルが低レベルで一定のゲートパルス信号Ｖｐｕ１ｋが入力される。したがって、セル変換器３１ｕ－１が故障している場合には、セル変換器３１ｕ－１に設けられた半導体スイッチＱ２，Ｑ４は非動作状態に維持される。このため、ＰＷＭ演算部５３２ｄがＰＷＭ演算した結果は、セル変換器３１ｕ－１が故障していない場合に反映される。
A gate pulse signal Vpu1k whose voltage level changes when the
Ｕ相用信号生成部５３ｕは、ＰＷＭ演算部５３２ｅから出力されるパルス信号が一方の入力端子に入力される論理積回路５３３ｅを有している。論理積回路５３３ｅの他方の入力端子には統括制御部５１が出力する出力制御信号ＳＦｕ２が入力される。論理積回路５３３ｅは、ＰＷＭ演算部５３２ｅから入力されるパルス信号と、統括制御部５１から入力される出力制御信号ＳＦｕ２との論理積を演算してゲートパルス信号Ｖｐｕ２ｋを出力する。論理積回路５３３ｅから出力されるゲートパルス信号Ｖｐｕ２ｋは、セル変換器３１ｕ－２に設けられた半導体スイッチＱ２，Ｑ４のゲートにそれぞれ入力される。
The U-phase
セル変換器３１ｕ－２に設けられた半導体スイッチＱ２，Ｑ４のゲートには、セル変換器３１ｕ－２が健全な場合に電圧レベルが変化するゲートパルス信号Ｖｐｕ２ｋが入力され、セル変換器３１ｕ－２が故障している場合に電圧レベルが低レベルで一定のゲートパルス信号Ｖｐｕ２ｋが入力される。したがって、セル変換器３１ｕ－２が故障している場合には、セル変換器３１ｕ－２に設けられた半導体スイッチＱ２，Ｑ４は非動作状態に維持される。このため、ＰＷＭ演算部５３２ｅがＰＷＭ演算した結果は、セル変換器３１ｕ－２が故障していない場合に反映される。
A gate pulse signal Vpu2k whose voltage level changes when the
Ｕ相用信号生成部５３ｕは、ＰＷＭ演算部５３２ｆから出力されるパルス信号が一方の入力端子に入力される論理積回路５３３ｆを有している。論理積回路５３３ｆの他方の入力端子には統括制御部５１が出力する出力制御信号ＳＦｕ３が入力される。論理積回路５３３ｆは、ＰＷＭ演算部５３２ｆから入力されるパルス信号と、統括制御部５１から入力される出力制御信号ＳＦｕ３との論理積を演算してゲートパルス信号Ｖｐｕ３ｋを出力する。論理積回路５３３ｆから出力されるゲートパルス信号Ｖｐｕ３ｋは、セル変換器３１ｕ－３に設けられた半導体スイッチＱ２，Ｑ４のゲートにそれぞれ入力される。
The U-phase
セル変換器３１ｕ－３に設けられた半導体スイッチＱ２，Ｑ４のゲートには、セル変換器３１ｕ－３が健全な場合に電圧レベルが変化するゲートパルス信号Ｖｐｕ３ｋが入力され、セル変換器３１ｕ－３が故障している場合に電圧レベルが低レベルで一定のゲートパルス信号Ｖｐｕ３ｋが入力される。セル変換器３１ｕ－３が故障している場合には、セル変換器３１ｕ－３に設けられた半導体スイッチＱ２，Ｑ４は非動作状態に維持される。このため、ＰＷＭ演算部５３２ｆがＰＷＭ演算した結果は、セル変換器３１ｕ－３が故障していない場合に反映される。
A gate pulse signal Vpu3k whose voltage level changes when the
ところで、従来の電力変換装置が用いられた健全なシステムでは、Ｕ相、Ｖ相及びＷ相の各セル変換器のキャリア信号が時間的に等間隔に配置されている。しかしながら、セル変換器が故障した場合に、故障したセル変換器を短絡スイッチでバイパスして運転継続する際、故障したセル変換器を有する相の健全なセル変換器のキャリア信号が時間的に等間隔に配置されなくなる。このため、従来の電力変換装置は、セル変換器が故障すると高調波が増加する。従来の電力変換装置は、この高調波の成分を除去するために、フィルタなどの周辺機器を有している。この周辺機器は、Ｕ相、Ｖ相及びＷ相の各セル変換器における想定され得る最大規模の故障時の高調波を除去できるように設計される。このため、この周辺機器が大きくなる。 In a healthy system using a conventional power conversion device, the carrier signals of the U-, V-, and W-phase cell converters are spaced at equal intervals in time. However, if a cell converter fails and operation is continued by bypassing the failed cell converter with a short-circuit switch, the carrier signals of the healthy cell converters of the phase having the failed cell converter are no longer spaced at equal intervals in time. For this reason, conventional power conversion devices increase harmonics when a cell converter fails. Conventional power conversion devices have peripheral devices such as filters to remove these harmonic components. These peripheral devices are designed to remove harmonics in the event of the largest possible failure in the U-, V-, and W-phase cell converters. For this reason, these peripheral devices are large.
セル変換器が故障した後に健全なセル変換器の台数に合わせてキャリア信号を再度、時間的に等間隔に配置したとする。セル変換器の出力電圧の電圧指令を更新するタイミングは、キャリア信号の最大振幅時（山及び谷）に設定される。このため、キャリア信号を再配置すると、セル変換器の出力電圧の電圧指令を更新するタイミングも変更される。このため、セル変換器の出力電圧の電圧指令の演算周期を変える必要がある。セル変換器の出力電圧の電圧指令は、制御装置で実行される。制御装置は、システムの基盤部分であるため、セル変換器の出力電圧の電圧指令を変更するためには、システムの初期化が必要となる。その結果、システム再構築から電力変換器が再度運転開始するまでに時間がかかってしまい、従来の電力変換装置は、セル変換器の故障時に早期に復旧が求められるシステムや無瞬断の運転が求められるシステムには適用し難いという問題がある。 Suppose that after a cell converter fails, the carrier signal is rearranged at equal intervals in time according to the number of healthy cell converters. The timing for updating the voltage command for the output voltage of the cell converter is set to the maximum amplitude (peak and valley) of the carrier signal. Therefore, when the carrier signal is rearranged, the timing for updating the voltage command for the output voltage of the cell converter also changes. For this reason, it is necessary to change the calculation period of the voltage command for the output voltage of the cell converter. The voltage command for the output voltage of the cell converter is executed by the control device. Since the control device is the foundation of the system, the system must be initialized in order to change the voltage command for the output voltage of the cell converter. As a result, it takes time from system reconstruction until the power converter starts operating again, and conventional power conversion devices have the problem that they are difficult to apply to systems that require early recovery when a cell converter fails or systems that require uninterrupted operation.
これに対して本実施形態では、ＰＷＭ演算部５３２ａ，５３２ｄには、セル変換器３１ｕ－１が故障しているか否かに関わらず、同一のキャリア信号Ｃｕ１が入力される。セル変換器３１ｕ－１を制御するためのゲートパルス信号Ｖｐｕ１ｋは、セル変換器３１ｕ－１が故障しているか否かに関わらず、ＰＷＭ演算部５３２ａ，５３２ｄから出力されるパルス信号に基づいて生成される。
In contrast, in this embodiment, the same carrier signal Cu1 is input to the
ＰＷＭ演算部５３２ｂ，５３２ｅには、セル変換器３１ｕ－２が故障しているか否かに関わらず、同一のキャリア信号Ｃｕ２が入力される。セル変換器３１ｕ－２を制御するためのゲートパルス信号Ｖｐｕ２ｋは、セル変換器３１ｕ－１が故障しているか否かに関わらず、ＰＷＭ演算部５３２ｂ，５３２ｅから出力されるパルス信号に基づいて生成される。
The same carrier signal Cu2 is input to the
ＰＷＭ演算部５３２ｃ，５３２ｆには、セル変換器３１ｕ－３が故障しているか否かに関わらず、同一のキャリア信号Ｃｕ３が入力される。セル変換器３１ｕ－３を制御するためのゲートパルス信号Ｖｐｕ３ｋは、セル変換器３１ｕ－１が故障しているか否かに関わらず、ＰＷＭ演算部５３２ｃ，５３２ｆから出力されるパルス信号に基づいて生成される。
The same carrier signal Cu3 is input to the
このため、制御装置５は、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３に故障が発生しているか否かに関わらず同一であり且つセル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３ごとに異なるキャリア信号Ｃｕｉをパルス幅変調の演算に用いるように構成されている。
For this reason, the
Ｖ相用信号生成部５３ｖ及びＷ相用信号生成部５３ｗはそれぞれ、Ｕ相用信号生成部５３ｕと同様の構成を有している。したがって、制御装置５は、セル変換器３１ｖ－１，３１ｖ－２，３１ｖ－３に故障が発生しているか否かに関わらず同一であり且つセル変換器３１ｖ－１，３１ｖ－２，３１ｖ－３ごとに異なるキャリア信号Ｃｖｉをパルス幅変調の演算に用いるように構成されている。さらに、制御装置５は、セル変換器３１ｗ－１，３１ｗ－２，３１ｗ－３に故障が発生しているか否かに関わらず同一であり且つセル変換器３１ｗ－１，３１ｗ－２，３１ｗ－３ごとに異なるキャリア信号Ｃｗｉをパルス幅変調の演算に用いるように構成されている。
The V-phase
これにより、電力変換装置１は、セル変換器３１ｖ－１～３１ｗ－３に故障が発生しているか否かに関わらず、同一のキャリア信号Ｃｕｉ，Ｃｖｉ，Ｃｗｉを用いてゲートパルス信号Ｖｐｕｉｋ，Ｖｐｖｉｋ，Ｖｐｗｉｋを生成するためのパルス幅変調の演算を実行することができる。つまり、電力変換装置１では、セル変換器３１ｖ－１～３１ｗ－３にいずれかの故障の発生の前後で同一のキャリア信号Ｃｕｉ，Ｃｖｉ，Ｃｗｉが用いられる。このため、電力変換装置１は、セル変換器３１ｖ－１～３１ｗ－３のいずれかの故障の発生の前後で、セル変換器３１ｕ－１～３１ｗ－３の出力電圧指令値Ｖｄｕ＊，Ｖｄｖ＊，Ｖｄｖ＊の更新タイミングを変更しない。その結果、電力変換装置１は、セル変換器３１ｖ－１～３１ｗ－３のいずれかが故障しても早期に復旧することができる。また、電力変換装置１では、セル変換器３１ｖ－１～３１ｗ－３のいずれかの故障の発生の前後で同一のキャリア信号Ｃｕｉ，Ｃｖｉ，Ｃｗｉが用いられるため、セル変換器３１ｖ－１～３１ｗ－３のいずれかが故障しても高調波の増加を防止できる。
As a result, the
（制御装置の動作）
次に、電力変換装置１に備えられた制御装置５の動作について図１から図３を参照しつつ図４及び図５を用いて説明する。以下、制御装置５の動作について、Ｕ相クラスタ３１ｕに設けられたセル変換器３１ｕ－３が故障した場合を例にとって説明する。表１は、セル変換器３１ｕ－３の故障前後におけるＵ相クラスタ３１ｕの動作モードを示している。表１中に示す「セルＮｏ」は、Ｕ相クラスタ３１ｕに設けられた複数のセル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３の番号を表している。表１中の「セルＮｏ」欄に列記された「Ｕ１」はセル変換器３１ｕ－１を表し、「Ｕ２」はセル変換器３１ｕ－２を表し、「Ｕ３」はセル変換器３１ｕ－３を表している。
(Operation of the control device)
Next, the operation of the
表１中に示す「全セル健全」はセル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３が故障していない状態での運転であることを表し、「１セル故障運転」はセル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３のうちの１つが故障している状態での運転であることを表している。表１中に示す「全セル健全」欄及び「１セル故障運転」欄はそれぞれ、「セル状態」、「キャリア」、「直流電圧」及び「出力電圧」に区分されている。表１中に示す「セル状態」は、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３の状態を表している。「セル状態」欄に列記された「健全」はセル変換器が故障していない状態であることを表し、「故障」はセル変換器が故障している状態であることを表している。表１中に示す「キャリア」は、Ｕ相クラスタ３１ｕに設けられた複数のセル変換器のそれぞれに対応させたキャリア信号の初期位相を表している。表１中に示す「直流電圧」は、セル変換器に設けられた直流コンデンサＣ（図１参照）の直流電圧の電圧レベルを表している。表１中に示す「直流電圧」欄に列記された「１００％」は、直流コンデンサＣの定格電圧と等しい電圧レベルであることを表している。表１中に示す「出力電圧」は、セル変換器の出力電圧の電圧レベルを表している。表１中に示す「出力電圧」欄に列記された「１００％」は、セル変換器の定格電圧と等しい電圧レベルであることを示している。したがって、「１００％／３」は、セル変換器の出力電圧が当該定格電圧の１／３の電圧レベルを表している。
In Table 1, "all cells healthy" indicates operation in a state where the
表１に示すように、Ｕ相クラスタ３１ｕに設けられた全てのセル変換器が故障していない場合、セル変換器３１ｕ－１に対応するキャリア信号Ｃｕ１の初期位相Ｐｈｄは０°に設定されている。またこの場合、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３のそれぞれに設けられた直流コンデンサＣは、定格電圧に等しい電圧レベルの直流電圧Ｖｃｕ１，Ｖｃｕ２，Ｖｃｕ３を出力するように制御されている。さらにこの場合、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３のそれぞれは、定格電圧の１００％／３と等しい電圧レベルの出力電圧Ｖ１ｕ，Ｖ２ｕ，Ｖ３ｕを出力するように制御されている。
As shown in Table 1, when all the cell converters in the
セル変換器３１ｕ－３が故障した場合、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３に対するキャリア信号Ｃｕ１，Ｃｕ２，Ｃｕ３の位相は初期位相Ｐｈｄから変更されない。しかしながら、ゲートパルス信号生成部５３（図３参照）は、故障したセル変換器３１ｕ－３に対して電圧レベルがゼロのゲートパルス信号Ｖｐｕ３ｋを出力する。このため、故障したセル変換器３１ｕ－３に設けられた直流コンデンサＣは、定格電圧の０％の電圧レベルの直流電圧Ｖｃｕ３（すなわち０ボルトの電圧）を出力するように制御される。さらに、故障したセル変換器３１ｕ－３は、短絡スイッチＳＳＷ（図１参照）がオン状態（導通状態）に制御されるため、定格電圧の０％の電圧レベルの出力電圧Ｖ３ｕ（すなわち０ボルトの電圧）を出力するように制御される。
When the
一方、セル変換器３１ｕ－２，３１ｕ－３に設けられた直流コンデンサＣは、セル変換器３１ｕ－３が故障した場合も定格電圧と等しい電圧レベルの直流電圧Ｖｃｕ１，Ｖｃｕ２を出力するように制御される。また、セル変換器３１ｕ－２，３１ｕ－３に設けられた直流コンデンサＣは、セル変換器３１ｕ－３が故障した場合、故障前にセル変換器３１ｕ－３が出力していた出力電圧Ｖ３ｕの不足分を補うために、定格電圧の５０％の電圧レベルの直流電圧Ｖｃｕ１，Ｖｃｕ２を出力するように制御される。
On the other hand, the DC capacitors C provided in the
Ｕ相クラスタ３１ｕの出力電圧Ｖｕｖは、セル変換器３１ｕ－３，３１ｕ－２，３１ｕ－３の出力電圧Ｖ１ｕ，Ｖ２ｕ，Ｖ３ｕの和の電圧である。このため、制御装置５は、セル変換器３１ｕ－３の故障の有無によらず、同じ電圧レベルの出力電圧ＶｕｖをＵ相クラスタ３１ｕに出力させることができる。
The output voltage Vuv of the
図４及び図５は、Ｕ相クラスタ３１ｕに設けられたセル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３の出力電圧Ｖ１ｕ，Ｖ２ｕ，Ｖ３ｕ及びＵ相クラスタ３１ｕの出力電圧Ｖｕｖの一例を示す図である。図４は、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３が故障していない場合の各種電圧波形（例えば表１に示す「全セル健全」欄における各種電圧波形）を示している。図５は、セル変換器３１ｕ－３が故障した場合の各種電圧波形（例えば表１に示す「１セル故障運転」欄における各種電圧波形）を示している。
Figures 4 and 5 are diagrams showing an example of the output voltages V1u, V2u, and V3u of the
図４及び図５中の１段目には、セル変換器３１ｕ－１の出力電圧指令値及びキャリア信号が図示されている。図４及び図５中の１段目に示す「Ｕ相電圧指令」は、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３の出力電圧Ｖ１ｕ，Ｖ２ｕ，Ｖ３ｕを追従させる出力電圧指令値Ｖｄｕ＊を健全セル信号ＳＣＬｕで除算して得られる電圧指令除算信号を示している。図４及び図５中の１段目に示す「キャリア信号」は、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３に対応するキャリア信号Ｃｕ１，Ｃｕ２，Ｃｕ３を表している。図４及び図５中の１段目に示す「Ｖｄｕｄ＊」は、電圧指令除算信号の電圧波形を表している。図４及び図５中の１段目に示す「Ｖｄｕｄ－＊」は、極性反転された電圧指令除算信号の電圧波形を表している。図４及び図５中の１段目に示す「Ｃｕ１」は、セル変換器３１ｕ－１に入力されるゲートパルス信号Ｖｐｕ１ｋを生成するためのキャリア信号Ｃｕ１の電圧波形を表している。図４及び図５中の１段目に示す「Ｃｕ２」は、セル変換器３１ｕ－２に入力されるゲートパルス信号Ｖｐｕ２ｋを生成するためのキャリア信号Ｃｕ２の電圧波形を表している。図４及び図５中の１段目に示す「Ｃｕ３」は、セル変換器３１ｕ－３に入力されるゲートパルス信号Ｖｐｕ３ｋを生成するためのキャリア信号Ｃｕ３の電圧波形を表している。
The first row in each of Figures 4 and 5 shows the output voltage command value and carrier signal of the
図４及び図５中の２段目に示す「Ｕ１セル出力電圧」は、セル変換器３１ｕ－１の出力電圧を表し、「Ｖ１ｕ」は、セル変換器３１ｕ－１の出力電圧Ｖ１ｕの電圧波形を表している。図４及び図５中の３段目に示す「Ｕ２セル出力電圧」は、セル変換器３１ｕ－２の出力電圧を表し、「Ｖ２ｕ」は、セル変換器３１ｕ－２の出力電圧Ｖ２ｕの電圧波形を表している。図４及び図５中の４段目に示す「Ｕ３セル出力電圧」は、セル変換器３１ｕ－３の出力電圧を表し、「Ｖ３ｕ」は、セル変換器３１ｕ－３の出力電圧Ｖ３ｕの電圧波形を表している。図４及び図５中の５段目に示す「Ｕ相出力電圧」は、Ｕ相クラスタ３１ｕの出力電圧を表し、「Ｖｕｖ」は、Ｕ相クラスタ３１ｕの出力電圧Ｖｕｖの電圧波形を表している。
The "U1 cell output voltage" shown in the second row of FIG. 4 and FIG. 5 represents the output voltage of the
ゲートパルス信号生成部５３は、図４中の１段目に示す電圧指令除算信号Ｖｄｕｄ＊、電圧指令除算信号Ｖｄｕｄ－＊及びキャリア信号Ｃｕ１，Ｃｕ２，Ｃｕ３を用いてゲートパルス信号Ｖｐｕ１ｋ、Ｖｐｕ２ｋ，Ｖｐｕ３ｋを生成する。セル変換器３１ｕ－１に設けられた半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４は、ゲートパルス信号Ｖｐｕ１ｋによって制御される。セル変換器３１ｕ－２に設けられた半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４は、ゲートパルス信号Ｖｐｕ２ｋによって制御される。セル変換器３１ｕ－３に設けられた半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４は、ゲートパルス信号Ｖｐｕ３ｋによって制御される。
The gate pulse
これにより、セル変換器３１ｕ－１は、図４中の２段目に示す出力電圧Ｖ１ｕを出力する。また、セル変換器３１ｕ－２は、図４中の３段目に示す出力電圧Ｖ２ｕを出力する。さらに、セル変換器３１ｕ－３は、図４中の４段目に示す出力電圧Ｖ３ｕを出力する。また、図４中の５段目に示すように、Ｕ相クラスタ３１ｕは、出力電圧Ｖ１ｕ，Ｖ２ｕ，Ｖ３ｕが加算された出力電圧Ｖｕｖを出力する。
As a result, the
セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３が故障していない場合、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３のそれぞれに設けられた直流コンデンサＣの直流電圧Ｖｃｕ１，Ｖｃｕ２，Ｖｃｕ３は定格電圧に制御される（表１参照）。このため、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３は、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３の出力電圧指令値Ｖｄｕ＊を、Ｕ相クラスタ３１ｕに存在する健全なセル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３の台数「３」で均等割りした電圧を出力する。
When the
一方、例えばセル変換器３１ｕ－３が故障して運転を継続した場合、故障していないセル変換器３１ｕ－１，３１ｕ－２のそれぞれに設けられた直流コンデンサＣの直流電圧Ｖｃｕ１，Ｖｃｕ２は、定格電圧に制御される（表１参照）。また、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３の出力電圧指令値Ｖｄｕ＊は、健全なセル変換器３１ｕ－１，３１ｕ－２の台数の情報（本例では「２」）を含む健全セル信号ＳＣＬｕで除算される。このため、図５中の１段目に示すように、電圧指令除算信号Ｖｄｕｄ＊及び電圧指令除算信号Ｖｄｕｄ－＊の振幅は、故障したセル変換器がない場合（図４中の１段目参照）と比較して大きくなる。
On the other hand, for example, if the
図５中の２段目及び３段目に示すように、セル変換器３１ｕ－１の出力電圧Ｖ１ｕ及びセル変換器３１ｕ－２の出力電圧Ｖ２ｕは、故障したセル変換器がない場合（図４中の２段目及び３段目参照）と比較して高くなる。一方、図５中の４段目に示すように、セル変換器３１ｕ－３は、短絡スイッチＳＳＷがオン状態（導通状態）に制御されているため、出力電圧Ｖ３ｕの電圧レベルは定格電圧の０％となる。その結果、図５中の５段目に示すように、セル変換器３１ｕ－３が故障している場合のＵ相クラスタ３１ｕの出力電圧Ｖｕｖは、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３が故障していない場合の出力電圧Ｖｕｖと最大振幅の電圧レベルが同じになる。
As shown in the second and third rows of FIG. 5, the output voltage V1u of the
本実施形態よる電力変換装置１は、クラスタ部３に設けられた複数のセル変換器のいずれかが故障した場合であっても、キャリア信号を変更しないようになっている。また、上述のとおり、電力変換装置１では、セル変換器３１ｕ－１～３１ｗ－３の出力電圧指令値Ｖｄｕ＊，Ｖｄｖ＊，Ｖｄｖ＊の更新タイミングがキャリア信号の振幅の最大時（山）及び最小時（谷）に設定されている。このため、図４及び図５中の下向き太矢印で示すように、セル変換器３１ｕ－３の故障の有無によらず、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３の出力電圧指令値Ｖｄｕ＊の更新タイミングは同一となっている。
The
また、電力変換装置１では、セル変換器３１ｕ－１～３１ｗ－３の出力電圧指令値Ｖｄｕ＊，Ｖｄｖ＊，Ｖｄｖ＊の更新タイミングがＰＷＭ制御の演算周期に設定されている。ここで、キャリア信号の周波数（キャリア周期）をｆｃとし、Ｕ相クラスタ３１ｕに設けられたセル変換器の個数をｍとすると、ＰＷＭ制御の演算周期Ｔａは、以下の式（２）で求めることができる。
Ｔａ＝１／（ｆｃ×ｍ×２） ・・・（２）
Furthermore, in the
Ta=1/(fc×m×2)...(2)
Ｖ相クラスタ３１ｖ及びＷ相クラスタ３１ｗに対するＰＷＭ制御の演算周期も式（２）を用いて求めることができる。
The calculation period of the PWM control for the V-
式（２）に示すように、演算周期Ｔａは、キャリア信号の周波数の関数である。電力変換装置１では、セル変換器３１ｕ－１～３１ｗ－３のいずれかの故障の前後でキャリア信号Ｃｕｉ，Ｃｖｉ，Ｃｗｉは同一である。このため、電力変換装置１では、セル変換器３１ｕ－１～３１ｗ－３のいずれかの故障の前後でＰＷＭ制御の演算周期Ｔａも同一となる。
As shown in equation (2), the calculation period Ta is a function of the frequency of the carrier signal. In the
これにより、電力変換装置１は、クラスタ部３に設けられた複数のセル変換器のいずれかが故障したときに、制御装置５におけるＰＷＭ制御の演算周期を変更することなく瞬時に再起動又は無瞬断で運転を継続することができる。さらに、電力変換装置１は、高調波の増加が防止された電力制御システムＰＳを実現できる。
As a result, when any of the multiple cell converters provided in the
以上説明したように、本実施形態による電力変換装置１は、直列接続された２個の半導体スイッチＱ１，Ｑ２及び２個の半導体スイッチＱ１，Ｑ２に並列接続された直流コンデンサＣを有する単位電力変換器ＵＰＣ並びに単位電力変換器ＵＰＣの交流出力端子の間を短絡可能に設けられた短絡スイッチＳＳＷを少なくともそれぞれ有し、直列接続された複数のセル変換器３１ｕ－１～３１ｕ－３，３１ｖ－１～３１ｖ－３，３１ｗ－１～３１ｗ－３と、複数のセル変換器３１ｕ－１～３１ｕ－３，３１ｖ－１～３１ｖ－３，３１ｗ－１～３１ｗ－３のいずれかに故障が発生しているか否かに関わらず一定の演算周期Ｔａのパルス幅変調によって複数のセル変換器３１ｕ－１～３１ｕ－３，３１ｖ－１～３１ｖ－３，３１ｗ－１～３１ｗ－３を制御する制御装置５とを備えている。
As described above, the
このような構成を備える電力変換装置１は、セル変換器３１ｕ－１～３１ｕ－３，３１ｖ－１～３１ｖ－３，３１ｗ－１～３１ｗ－３のいずれかが故障しても早期に復旧することができる。
The
〔第２実施形態〕
本発明の第２実施形態による電力変換装置について図６から図１２を用いて説明する。本実施形態による電力変換装置は、上記第１実施形態による電力変換装置１と同様の構成を有しているため、説明は省略する。
Second Embodiment
A power conversion device according to a second embodiment of the present invention will be described with reference to Fig. 6 to Fig. 12. The power conversion device according to this embodiment has a similar configuration to the
（制御装置の構成）
次に、本実施形態による電力変換装置に備えられた制御装置の要部の概略構成について図６及び図７を用いて説明する。なお、本実施形態における制御装置の説明に当たって、上記第１実施形態による電力変換装置１及び制御装置５と同一の作用・機能を奏する構成要素にはそういつの符号を付してその説明は省略する。
(Configuration of the control device)
Next, the schematic configuration of the main parts of the control device provided in the power conversion device according to this embodiment will be described with reference to Figures 6 and 7. In describing the control device in this embodiment, components that have the same actions and functions as those of the
本実施形態による電力変換装置に備えられた制御装置６は、クラスタ部３のＵ相クラスタ３１ｕに設けられたセル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３、Ｖ相クラスタ３１ｖに設けられたセル変換器３１ｖ－１，３１ｖ－２，３１ｖ－３及びＷ相クラスタ３１ｗに設けられたセル変換器３１ｗ－１，３１ｗ－２，３１ｗ－３をパルス幅変調によって制御するように構成されている。より具体的には、制御装置５は、セル変換器３１ｕ－１～３１ｗ－３のそれぞれに設けられた半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４をパルス幅変調によって制御するように構成されている。
The
また、制御装置６は、複数のセル変換器のうちの少なくとも１つのセル変換器である第一セル変換器に設けられた直流コンデンサである第一直流コンデンサの直流電圧が残余のセル変換器である第二セル変換器に設けられた直流コンデンサである第二直流コンデンサの直流電圧と異なる電圧値となるように制御するように構成されている。制御装置６は、Ｕ相クラスタ３１ｕ、Ｖ相クラスタ３１ｖ及びＷ相クラスタ３１ｗごとに複数のセル変換器のうちの一部の直流コンデンサと残部の直流コンデンサの直流電圧を異なる電圧値となるように制御する。
The
例えば、Ｕ相クラスタ３１ｕを例にとると、制御装置６は例えば、セル変換器３１ｕ－２，３１ｕ－３（第一セル変換器の一例）のそれぞれに設けられた直流コンデンサＣ（第二直流コンデンサの一例）の直流電圧Ｖｃｕ２，Ｖｃｕ３が残余のセル変換器３１ｕ－１（第二セル変換器の一例）に設けられた直流コンデンサＣ（第二直流コンデンサの一例）の直流電圧Ｖｃｕ１と異なる電圧値となるように制御する。制御装置６は例えば、直流電圧Ｖｃｕ２，Ｖｃｕ３の電圧値が直流電圧Ｖｃｕ２，Ｖｃｕ３の定格電圧の５０％の電圧レベルとなるようにセル変換器３１ｕ－２，３１ｕ－３のそれぞれに設けられた直流コンデンサＣを制御する。また、制御装置６は例えば、直流電圧Ｖｃｕ１の電圧値が直流電圧Ｖｃｕ１の定格電圧の１００％の電圧レベルとなるようにセル変換器３１ｕ－１に設けられた直流コンデンサＣを制御する。
For example, taking the
図６に示すように、制御装置６は、出力電圧指令値Ｖｄｕ＊，Ｖｄｖ＊，Ｖｄｖ＊を生成する電圧指令生成部５２を有している。電圧指令生成部５２は、上記第１実施形態における電圧指令生成部５２と同様の構成を有している。
6, the
制御装置６は、セル変換器３１ｕ－１～３１ｕ－３，３１ｖ－１～３１ｖ－３，３１ｗ－１～３１ｗ－３を制御するゲートパルス信号Ｖｐｕｉｋ，Ｖｐｖｉｋ，Ｖｐｗｉｋを生成するゲートパルス信号生成部６３を有している。ゲートパルス信号生成部６３の具体的な構成については後述する。
The
制御装置６は、ゲートパルス信号生成部６３がゲートパルス信号Ｖｐｕｉｋ，Ｖｐｖｉｋ，Ｖｐｗｉｋの生成に用いるキャリア信号ＣＫｕｘ，ＣＫｖｘ，ＣＫｗｘを生成するキャリア信号生成部６４を有している。キャリア信号ＣＫｕｘは、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３を制御するためのゲートパルス信号を生成するために用いられる信号である。キャリア信号ＣＫｕｘの「ｘ」は、Ｕ相クラスタ３１ｕに設けられたセル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３に対応させるためにキャリア信号生成部６４が生成するキャリア信号の最大数であり、Ｕ相クラスタ３１ｕに設けられたセル変換器の段数よりも小さい数を表している。本実施形態ではｘ＝１，２である。例えばキャリア信号ＣＫｕ１は、セル変換器３１ｕ－１に設けられた半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４を制御するためのゲートパルス信号の生成に用いられる信号である。また例えばキャリア信号ＣＫｕ２は、セル変換器３１ｕ－２，３１ｕ－３に設けられたそれぞれの半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４を制御するためのゲートパルス信号の生成に用いられる信号である。
The
キャリア信号ＣＫｖｘは、セル変換器３１ｖ－１，３１ｖ－２，３１ｖ－３を制御するためのゲートパルス信号を生成するために用いられる信号である。キャリア信号ＣＫｖｘの「ｘ」は、Ｖ相クラスタ３１ｖに設けられたセル変換器３１ｖ－１，３１ｖ－２，３１ｖ－３に対応させるためにキャリア信号生成部６４が生成するキャリア信号の最大数であり、Ｖ相クラスタ３１ｖに設けられたセル変換器の段数よりも小さい数を表している。本実施形態ではｘ＝１，２である。例えばキャリア信号ＣＫｖ１は、セル変換器３１ｖ－１に設けられた半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４を制御するためのゲートパルス信号の生成に用いられる信号である。また例えばキャリア信号ＣＫｖ２は、セル変換器３１ｖ－２，３１ｖ－３に設けられたそれぞれの半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４を制御するためのゲートパルス信号の生成に用いられる信号である。
The carrier signal CKvx is a signal used to generate gate pulse signals for controlling the
キャリア信号ＣＫｗｘは、セル変換器３１ｗ－１，３１ｗ－２，３１ｗ－３を制御するためのゲートパルス信号を生成するために用いられる信号である。キャリア信号ＣＫｗｘの「ｘ」は、Ｗ相クラスタ３１ｗに設けられたセル変換器３１ｗ－１，３１ｗ－２，３１ｗ－３に対応させるためにキャリア信号生成部６４が生成するキャリア信号の最大数であり、Ｗ相クラスタ３１ｗに設けられたセル変換器の段数よりも小さい数を表している。本実施形態ではｘ＝１，２である。例えばキャリア信号ＣＫｗ１は、セル変換器３１ｗ－１に設けられた半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４を制御するためのゲートパルス信号の生成に用いられる信号である。また例えばキャリア信号ＣＫｗ２は、セル変換器３１ｗ－２，３１ｗ－３に設けられたそれぞれの半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４を制御するためのゲートパルス信号の生成に用いられる信号である。
The carrier signal CKwx is a signal used to generate gate pulse signals for controlling the
キャリア信号生成部６４は、Ｕ相クラスタ３１ｕ、Ｖ相クラスタ３１ｖ及びＷ相クラスタ３１ｗごとに各段のセル変換器に対応させてキャリア信号を設定する。本実施形態では、Ｕ相クラスタ３１ｕに設けられたセル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３のうち、複数のセル変換器に共通のキャリア信号を対応させるようになっている。キャリア信号生成部６４は、生成するキャリア信号の総数（最大数）をｘとすると、生成するキャリア信号のうちのｙ番目のキャリア信号ＣＫｕｘの初期位相Ｐｈｄを以下の式（３）に従って決定する。
Ｐｈｄ＝１８０°÷ｘ×（ｙ－１） ・・・（３）
The carrier
Phd=180°÷x×(y-1)...(3)
したがって、キャリア信号生成部６４は例えば、１番目（ｙ＝１）のキャリア信号ＣＫｕ１（ｘ＝１）の初期位相Ｐｈｄを０°（ｘ＝１、ｙ＝１）に決定する。また、キャリア信号生成部６４は例えば、２番目（ｙ＝２）のキャリア信号ＣＫｕ２（ｘ＝２）の初期位相Ｐｈｄを９０°（ｘ＝２、ｙ＝２）に決定する。
Therefore, for example, the carrier
キャリア信号生成部５４は、Ｖ相クラスタ３１ｖ及びＷ相クラスタ３１ｗについても、式（３）を用いてｙ番目のキャリア信号ＣＫｖｘ，ＣＫｗｘの初期位相Ｐｈｄを決定する。
The carrier
このように、キャリア信号生成部６４は、Ｕ相クラスタ３１ｕ、Ｖ相クラスタ３１ｖ及びＷ相クラスタ３１ｗのそれぞれに設けられた複数のセル変換器の一部に対して位相差が異なるキャリア信号を対応させるように決定する。また、キャリア信号生成部６４は、Ｕ相クラスタ３１ｕ、Ｖ相クラスタ３１ｖ及びＷ相クラスタ３１ｗのそれぞれに設けられた同じ段数のセル変換器に対して同位相のキャリア信号を対応させるように決定する。したがって、キャリア信号生成部６４は、キャリア信号ＣＫｕ１、キャリア信号ＣＫｖ１及びキャリア信号ＣＫｗ１のそれぞれが同位相となるように初期位相Ｐｈｄを決定する。また、キャリア信号生成部６４は、キャリア信号ＣＫｕ２，ＣＫｕ３、キャリア信号ＣＫｖ２，ＣＫｖ３及びキャリア信号ＣＫｗ２，ＣＫｗ３のそれぞれが同位相となるように初期位相Ｐｈｄを決定する。
In this way, the carrier
本実施形態では、制御装置６は、セル変換器３１ｕ－１～３１ｗ－３に故障が発生しているか否かに関わらず同一のキャリア信号ＣＫｕｘ，ＣＫｖｘ，ＣＫｗｘをパルス幅変調の演算に用いる。このため、キャリア信号生成部６４は、セル変換器３１ｕ－１～３１ｗ－３に故障が発生しているか否かに関わらず、キャリア信号ＣＫｕｘ，ＣＫｖｘ，ＣＫｗｘをゲートパルス信号生成部５３に出力するように構成されている。
In this embodiment, the
図６に示すように、制御装置６は、電圧指令生成部５２、ゲートパルス信号生成部６３及びキャリア信号生成部６４を統括的に制御する統括制御部６１を有している。電圧指令生成部５２、ゲートパルス信号生成部６３及びキャリア信号生成部６４は、統括制御部６１に制御されて動作するようになっている。
As shown in FIG. 6, the
統括制御部６１は、電圧指令生成部５２、ゲートパルス信号生成部６３及びキャリア信号生成部６４の制御の他に、例えばセル変換器３１ｕ－１～３１ｗ－３が故障しているか否かを検出するようになっている。統括制御部６１は例えば、上記第１実施形態における統括制御部５１と同様の方法によってセル変換器３１ｕ－１～３１ｗ－３が故障しているか否かを検出するようになっている。統括制御部６１は、故障セルと認定したセル変換器に設けられた短絡スイッチＳＳＷをオン状態（導通状態）に制御する。
In addition to controlling the voltage
また、統括制御部６１は、上記第１実施形態における統括制御部５１と同様に、セル変換器３１ｕ－１～３１ｗ－３に対するゲートパルス信号Ｖｐｕｉｋ，Ｖｐｖｉｋ，Ｖｐｗｉｋを出力するか否かを制御する出力制御信号ＳＦｕｉ，ＳＦｖｉ，ＳＦｗｉを生成してゲートパルス信号生成部５３に出力するように構成されている。
In addition, like the
また、統括制御部６１は、キャリア信号生成部６４で生成されるキャリア信号ＣＫｕｘ，ＣＫｖｘ，ＣＫｗｘの総数（最大数）である総数信号ＣＫｕ，ＣＫｖ，ＣＫｗをゲートパルス信号生成部６３に出力するようになっている。総数信号ＣＫｕは、キャリア信号ＣＫｕｘの総数（最大数）の情報を含む信号である。総数信号ＣＫｖは、キャリア信号ＣＫｖｘの総数（最大数）の情報を含む信号である。総数信号ＣＫｗは、キャリア信号ＣＫｗｘの総数（最大数）の情報を含む信号である。本実施形態では、総数信号ＣＫｕ，ＣＫｖ，ＣＫｗはいずれも、キャリア信号の総数（最大数）の「２」の情報を含む信号である。
The
また、統括制御部６１は、キャリア信号生成部６４で生成されるキャリア信号ＣＫｕｘ，ＣＫｖｘ，ＣＫｗｘをセル変換器３１ｕ－１～３１ｕ－３，３１ｖ－１～３１ｖ－３，３１ｗ－１～３１ｗ－３のいずれかに割り当てるキャリア割当信号ＣＡｕ，ＣＡｖ，ＣＡｗを生成してゲートパルス信号生成部６３に出力するように構成されている。キャリア割当信号ＣＡｕは、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３にキャリア信号ＣＫｕｘ（ｘ＝１，２）を割り当てるための信号である。キャリア割当信号ＣＡｖは、セル変換器３１ｖ－１，３１ｖ－２，３１ｖ－３にキャリア信号ＣＫｖｘ（ｘ＝１，２）を割り当てるための信号である。キャリア割当信号ＣＡｗは、セル変換器３１ｗ－１，３１ｗ－２，３１ｗ－３にキャリア信号ＣＫｗｘ（ｘ＝１，２）を割り当てるための信号である。
The
（ゲートパルス信号生成部の構成）
次に、ゲートパルス信号生成部６３の具体的な構成について図１及び図６を参照しつつ図７を用いて説明する。ゲートパルス信号生成部６３を説明するに当たって、上記第１実施形態におけるゲートパルス信号生成部５３を構成する構成要素と同様の作用・機能を奏する構成要素には同一の符号を付して説明は省略する。
(Configuration of the Gate Pulse Signal Generator)
Next, a specific configuration of the gate pulse
図７に示すように、ゲートパルス信号生成部６３は、Ｕ相用信号生成部６３ｕ、Ｖ相用信号生成部６３ｖ及びＷ相用信号生成部６３ｗを有している。Ｕ相用信号生成部６３ｕは、入力される出力電圧指令値Ｖｄｕ＊、総数信号ＣＫｕ、キャリア信号ＣＫｕｘ、キャリア割当信号ＣＡｕ及び出力制御信号ＳＦｕｉを用いて、Ｕ相クラスタ３１ｕに設けられたセル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３に入力されるゲートパルス信号Ｖｐｕｉｋを生成して出力する構成要素である。Ｖ相用信号生成部６３ｖは、入力される出力電圧指令値Ｖｄｖ＊、総数信号ＣＫｖ、キャリア信号Ｃｖｉ、キャリア割当信号ＣＡｖ及び出力制御信号ＳＦｖｉを用いて、Ｖ相クラスタ３１ｖに設けられたセル変換器３１ｖ－１，３１ｖ－２，３１ｖ－３に入力されるゲートパルス信号Ｖｐｖｉｋを生成して出力する構成要素である。Ｗ相用信号生成部６３ｗは、入力される出力電圧指令値Ｖｄｗ＊、総数信号ＣＫｗ、キャリア信号Ｃｗｉ、キャリア割当信号ＣＡｗ及び出力制御信号ＳＦｗｉを用いて、Ｗ相クラスタ３１ｗに設けられたセル変換器３１ｗ－１，３１ｗ－２，３１ｗ－３に入力されるゲートパルス信号Ｖｐｗｉｋを生成して出力する構成要素である。
As shown in FIG. 7, the gate pulse
このように、Ｕ相用信号生成部６３ｕ、Ｖ相用信号生成部６３ｖ及びＷ相用信号生成部６３ｗは、入出力する信号が異なるものの、同様の回路構成を有している。このため、Ｕ相用信号生成部６３ｕ、Ｖ相用信号生成部６３ｖ及びＷ相用信号生成部６３ｗの具体的な構成について、Ｕ相用信号生成部６３ｕを例にとって説明する。
Thus, although the U-phase
図７に示すように、Ｕ相用信号生成部６３ｕは、電圧指令生成部５２（図６参照）から出力される出力電圧指令値Ｖｄｕ＊と、統括制御部６１から出力される総数信号ＣＫｕとが入力される除算部６３１を有している。除算部６３１は、出力電圧指令値Ｖｄｕ＊を総数信号ＣＫｕで除算し、除算結果の信号（以下、「電圧指令除算信号」と称する場合がある）を出力するように構成されている。したがって、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３のうちの健全なセル変換器が出力する出力電圧Ｖ１ｕ，Ｖ２ｕ，Ｖ３ｕ（図１参照）の振幅は、キャリア信号生成部６４（図６参照）で生成されるキャリア信号ＣＫｕｘの総数が少ないほど大きくなる。
As shown in Fig. 7, the U-phase
図７に示すように、Ｕ相用信号生成部６３ｕは、キャリア信号ＣＫｕｘをセル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３のいずれかに割り当てるキャリア信号割当部６３５を有している。キャリア信号割当部６３５には、キャリア信号生成部６４で生成されるキャリア信号ＣＫｕｘ（本実施形態ではｘ＝１，２）と、統括制御部６１から出力されるキャリア割当信号ＣＡｕとが入力される。キャリア信号割当部６３５は、キャリア割当信号ＣＡｕに基づいて、キャリア信号生成部６４から入力されるキャリア信号ＣＫｕ１，ＣＫｕ２をセル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３のうちのいずれかに対応付ける。本実施形態では、キャリア信号割当部６３５は例えば、キャリア信号ＣＫｕ１をセル変換器３１ｕ－１に対応付け、キャリア信号ＣＫｕ２をセル変換器３１ｕ－２，３１ｕ－３を対応付ける。
As shown in FIG. 7, the
キャリア信号割当部６３５は、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３を制御するためのゲートパルス信号Ｖｐｕ１ｋの基となるパルス信号を生成するＰＷＭ演算部５３２ａ～５３２ｆにキャリア信号ＣＫｕ１，ＣＫｕ２を出力する。より具体的には、キャリア信号割当部６３５は、セル変換器３１ｕ－１を制御するためのゲートパルス信号Ｖｐｕ１ｋの基となるパルス信号を生成するＰＷＭ演算部５３２ａ，５３２ｄにキャリア信号ＣＫｕ１を出力する。また、キャリア信号割当部６３５は、セル変換器３１ｕ－２，３１ｕ－３を制御するためのゲートパルス信号Ｖｐｕ１ｋの基となるパルス信号を生成するＰＷＭ演算部５３２ｂ，５３２ｃ，５３２ｅ，５３２ｆにキャリア信号ＣＫｕ２を出力する。
The carrier
Ｕ相用信号生成部６３ｕに設けられたＰＷＭ演算部５３２ａ～５３２ｆ及び論理積回路５３３ａ～５３３ｆは、上記第１実施形態におけるＵ相用信号生成部５３ｕに設けられたＰＷＭ演算部５３２ａ～５３２ｆ及び論理積回路５３３ａ～５３３ｆと同様に動作して、ゲートパルス信号Ｖｐｕ１ｋを生成し、生成したゲートパルス信号Ｖｐｕ１ｋを所定のセル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３に設けられた半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４のゲートに出力する。
The
このように、制御装置６は、複数のセル変換器３１ｕ－１～３１ｕ－３，３１ｖ－１～３１ｖ－３，３１ｗ－１～３１ｗ－３をパルス幅変調によって制御するように構成されている。制御装置６は、複数のセル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３に複数の第一セル変換器（本実施形態では、セル変換器３１ｕ－２，３１ｕ－３）が含まれている場合、複数の第一セル変換器に対応するセル変換器３１ｕ－２，３１ｕ－３を制御するためのゲートパルス信号Ｖｐｕ１２，Ｖｐｕ１３（パルス信号の一例）を同じキャリア信号ＣＫｕ２を用いて生成するように構成されている。同様に、制御装置６は、複数のセル変換器３１ｖ－１，３１ｖ－２，３１ｖ－３に複数の第一セル変換器（本実施形態では、セル変換器３１ｖ－２，３１ｖ－３）が含まれている場合、複数の第一セル変換器に対応するセル変換器３１ｖ－２，３１ｖ－３を制御するためのゲートパルス信号Ｖｐｖ１２，Ｖｐｖ１３（パルス信号の一例）を同じキャリア信号ＣＫｖ２を用いて生成するように構成されている。同様に、制御装置６は、複数のセル変換器３１ｗ－１，３１ｗ－２，３１ｗ－３に複数の第一セル変換器（本実施形態では、セル変換器３１ｗ－２，３１ｗ－３）が含まれている場合、複数の第一セル変換器に対応するセル変換器３１ｗ－２，３１ｗ－３を制御するためのゲートパルス信号Ｖｐｗ１２，Ｖｐｗ１３（パルス信号の一例）を同じキャリア信号ＣＫｗ２を用いて生成するように構成されている。
In this way, the
このように、本実施形態による電力変換装置は、セル変換器３１ｕ－１～３１ｕ－３，３１ｖ－１～３１ｖ－３，３１ｗ－１～３１ｗ－３のいずれかの故障の有無によらず、キャリア信号割当部６３５で割り当てられたキャリア信号ＣＫｕｘ，ＣＫｖｘ，ＣＫｗｘを用いてゲートパルス信号Ｖｐｕｉｋ，Ｖｐｖｉｋ，Ｖｐｗｉｋが生成される。このため、本実施形態による電力変換装置は、セル変換器３１ｕ－１～３１ｕ－３，３１ｖ－１～３１ｖ－３，３１ｗ－１～３１ｗ－３のいずれかの故障の発生の前後で、セル変換器３１ｕ－１～３１ｕ－３，３１ｖ－１～３１ｖ－３，３１ｗ－１～３１ｗ－３の出力電圧指令値Ｖｄｕ＊，Ｖｄｖ＊，Ｖｄｖ＊の更新タイミングを変更しない。その結果、本実施形態による電力変換装置は、セル変換器３１ｕ－１～３１ｕ－３，３１ｖ－１～３１ｖ－３，３１ｗ－１～３１ｗ－３のいずれかが故障しても早期に復旧することができる。また、本実施形態による電力変換装置では、セル変換器３１ｕ－１～３１ｕ－３，３１ｖ－１～３１ｖ－３，３１ｗ－１～３１ｗ－３のいずれかの故障の発生の前後で同一のキャリア信号ＣＫｕｘ，ＣＫｖｘ，ＣＫｗｘが用いられるため、セル変換器３１ｕ－１～３１ｕ－３，３１ｖ－１～３１ｖ－３，３１ｗ－１～３１ｗ－３のいずれかが故障しても高調波の増加を防止できる。
In this way, in the power conversion device according to the present embodiment, regardless of the presence or absence of a failure in any of the
（制御装置の動作）
次に、本実施形態による電力変換装置に備えられた制御装置６の動作について図１、図６及び図７を参照しつつ図８から図１０を用いて説明する。以下、制御装置６の動作について、Ｕ相クラスタ３１ｕに設けられたセル変換器３１ｕ－１又はセル変換器３１ｕ－３が故障した場合を例にとって説明する。
(Operation of the control device)
Next, the operation of the
表２は、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３、キャリア信号ＣＫｕｘ（ｘ＝１，２）及び直流コンデンサＣの直流電圧Ｖｃｕ１，Ｖｃｕ２，Ｖｃｕ３（図１参照）の関係を示す表である。表２中に示す「セルＮｏ」、「キャリア」、「直流電圧」、「Ｕ１」、「Ｕ２」及び「Ｕ３」は、表１中に示す「セルＮｏ」、「キャリア」、「直流電圧」、「Ｕ１」、「Ｕ２」及び「Ｕ３」と同内容を表している。表２中に示す「直流電圧」欄に列記された「１００％」は、直流コンデンサＣの定格電圧と等しい電圧レベルであることを表している。表２中に示す「直流電圧」欄に列記された「５０％」は、直流コンデンサＣの定格電圧の５０％の電圧レベルであることを表している。
Table 2 shows the relationship between the
表２に示すように、セル変換器３１ｕ－１に設けられた直流コンデンサＣの直流電圧Ｖｃｕ１と、セル変換器３１ｕ－２，３１ｕ－３のそれぞれに設けられた直流コンデンサＣの直流電圧Ｖｃｕ２，Ｖｃｕ３とは、異なる電圧値に設定されている。例えば、セル変換器３１ｕ－１が第二セル変換器の一例に相当し、セル変換器３１ｕ－２，３１ｕ－３のそれぞれが第一セル変換器の一例に相当する。例えば、セル変換器３１ｕ－１に設けられた直流コンデンサＣが第二直流コンデンサの一例に相当し、セル変換器３１ｕ－２，３１ｕ－３のそれぞれに設けられた直流コンデンサＣが第一直流コンデンサの一例に相当する。セル変換器３１ｕ－１に対応するキャリア信号ＣＫｕ１の初期位相Ｐｈｄは、式（３）を用いて、０°に設定されている。セル変換器３１ｕ－２，３１ｕ－３のそれぞれに対応するキャリア信号ＣＫｕ２の初期位相Ｐｈｄは、式（３）を用いて、９０°に設定されている。
As shown in Table 2, the DC voltage Vcu1 of the DC capacitor C provided in the
キャリア信号が共通となっているセル変換器に設けられた直流コンデンサの直流電圧Ｖｃは、キャリア信号が共通化されるセル変換器の個数をｚとし、定格電圧の１００％の電圧レベルをＶｍａｘとすると、以下式（４）で決定することができる。
Ｖｃ＝Ｖｍａｘ／ｚ ・・・（４）
The DC voltage Vc of the DC capacitor provided in the cell converters that share a common carrier signal can be determined by the following equation (4), where z is the number of cell converters that share a common carrier signal and Vmax is the voltage level of 100% of the rated voltage.
Vc=Vmax/z...(4)
このため、例えばキャリア信号が共通化されるセル変換器が２個の場合、当該セル変換器に設けられた直流コンデンサの直流電圧は、定格電圧の５０％の電圧レベルとなる。 For this reason, for example, when there are two cell converters that share a common carrier signal, the DC voltage of the DC capacitor provided in the cell converter will be at a voltage level of 50% of the rated voltage.
表３は、セル変換器３１ｕ－１又はセル変換器３１ｕ－３の故障前後におけるＵ相クラスタ３１ｕの動作モードを示している。表３中に示す「セルＮｏ」、「全セル健全」、「１セル故障運転」、「セル状態」、「キャリア」、「直流電圧」、「Ｕ１」、「Ｕ２」及び「Ｕ３」は、表１中に示す「セルＮｏ」、「全セル健全」、「１セル故障運転」、「セル状態」、「キャリア」、「直流電圧」、「Ｕ１」、「Ｕ２」及び「Ｕ３」と同内容を表している。「１セル故障運転」欄内の「（１）」は、セル変換器３１ｕ－３が故障した場合の運転状況を表し、「１セル故障運転」欄内の「（２）」は、セル変換器３１ｕ－１が故障した場合の運転状況を表している。
Table 3 shows the operating modes of the
表３に示すように、Ｕ相クラスタ３１ｕに設けられた全てのセル変換器が故障していない場合、セル変換器３１ｕ－１に対応するキャリア信号ＣＫｕ１の初期位相Ｐｈｄは０°に設定され、セル変換器３１ｕ－２，３１ｕ－３に対応するキャリア信号ＣＫｕ２の初期位相Ｐｈｄは９０°に設定されている。このように、本例では、２種類のキャリア信号ＣＫｕ１，ＣＫｕ２が用いられている。またこの場合、セル変換器３１ｕ－１に設けられた直流コンデンサＣは、定格電圧に等しい電圧レベルの直流電圧Ｖｃｕ１を出力するように制御されている。一方、セル変換器３１ｕ－２，３１ｕ－３のそれぞれに設けられた直流コンデンサＣは、定格電圧の５０％に等しい電圧レベルの直流電圧Ｖｃｕ２，Ｖｃｕ３を出力するように制御されている。さらにこの場合、セル変換器３１ｕ－１は、定格電圧の５０％に等しい電圧レベルの出力電圧Ｖ１ｕを出力するように制御されている。一方、セル変換器３１ｕ－２，３１ｕ－３のそれぞれに設けられた直流コンデンサＣの直流電圧Ｖｃｕ２，Ｖｃｕ３は、定格電圧の５０％の電圧レベルであるため、セル変換器３１ｕ－２，３１ｕ－３の出力電圧Ｖ２ｕ，Ｖ３ｕは、定格電圧の２５％に等しい電圧レベルになる。
As shown in Table 3, when all the cell converters provided in the
表３に示すように、セル変換器３１ｕ－３が故障した場合、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３に対するキャリア信号Ｃｕ１，Ｃｕ２，Ｃｕ３の位相は初期位相Ｐｈｄから変更されない。しかしながら、ゲートパルス信号生成部６３（図７参照）は、故障したセル変換器３１ｕ－３に対して電圧レベルがゼロのゲートパルス信号Ｖｐｕ３ｋを出力する。このため、故障したセル変換器３１ｕ－３に設けられた直流コンデンサＣは、定格電圧の０％の電圧レベルの直流電圧Ｖｃｕ３（すなわち０ボルトの電圧）を出力するように制御される。さらに、故障したセル変換器３１ｕ－３は、短絡スイッチＳＳＷ（図１参照）がオン状態（導通状態）に制御されるため、定格電圧の０％の電圧レベルの出力電圧Ｖ３ｕ（すなわち０ボルトの電圧）を出力するように制御される。
As shown in Table 3, when the
表３に示すように、セル変換器３１ｕ－３が故障した場合、セル変換器３１ｕ－１に設けられた直流コンデンサＣは、セル変換器３１ｕ－３の故障前と同じ電圧レベル（定格電圧と同じ電圧レベル）の直流電圧Ｖｃｕ１を出力するように制御される。また、セル変換器３１ｕ－３が故障した場合、セル変換器３１ｕ－２は、故障前にセル変換器３１ｕ－３が出力していた出力電圧Ｖ３ｕの不足分を補うために、定格電圧の５０％の電圧レベルの出力電圧Ｖ２ｕを出力するように制御される。セル変換器３１ｕ－３に設けられた短絡スイッチＳＳＷ（図１参照）がオン状態（導通状態）に制御されるので、セル変換器３１ｕ－３は、定格電圧の０％の電圧レベル（すなわちゼロボルト）の出力電圧Ｖ３ｕを出力するように制御される。
As shown in Table 3, if the
このように、制御装置６は、セル変換器３１ｕ－２に設けられた直流コンデンサＣ（第一直流コンデンサの一例）の直流電圧がセル変換器３１ｕ－１に設けられた直流コンデンサＣ（第二直流コンデンサの一例）の直流電圧よりも低くなるように制御している場合に複数のセル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３のうちのいずれか（本例ではセル変換器３１ｕ－３）の故障を検出したことに基づいて、故障が発生していないセル変換器３１ｕ－２に設けられた直流コンデンサＣの直流電圧Ｖｃｕ２が高くなる（本例では定格電圧の２５％から５０％に変更）ように制御する。
In this way, when the
表３に示すように、セル変換器３１ｕ－１が故障した場合、セル変換器３１ｕ－３に対するキャリア信号Ｃｕ３の位相は初期位相Ｐｈｄから変更されない。一方、セル変換器３１ｕ－１が故障した場合、セル変換器３１ｕ－２に対するキャリア信号の位相は、初期位相Ｐｈｄから変更され、セル変換器３１ｕ－１に対応するキャリア信号の位相に変更される。キャリア信号割当部６３５（図７参照）での割り当てを変更するだけでセル変換器３１ｕ－２に対するキャリア信号の位相を変更できる。ゲートパルス信号生成部６３は、故障したセル変換器３１ｕ－１に対して電圧レベルがゼロのゲートパルス信号Ｖｐｕ１ｋを出力する。このため、故障したセル変換器３１ｕ－１に設けられた直流コンデンサＣは、定格電圧の０％の電圧レベルの直流電圧Ｖｃｕ１（すなわち０ボルトの電圧）を出力するように制御される。さらに、故障したセル変換器３１ｕ－１は、短絡スイッチＳＳＷがオン状態（導通状態）に制御されるため、定格電圧の０％の電圧レベルの出力電圧Ｖ１ｕ（すなわち０ボルトの電圧）を出力するように制御される。
As shown in Table 3, when the
表３に示すように、セル変換器３１ｕ－１が故障した場合、セル変換器３１ｕ－２，３１ｕ－３のそれぞれに設けられた直流コンデンサＣは、定格電圧と同じ電圧レベルの直流電圧Ｖｃｕ２、Ｖｃｕ３を出力するように制御される。また、セル変換器３１ｕ－１が故障した場合、セル変換器３１ｕ－２，３１ｕ－３は、故障前にセル変換器３１ｕ－１が出力していた出力電圧Ｖ１ｕの不足分を補うために、定格電圧の５０％の電圧レベルの出力電圧Ｖ２ｕ，Ｖ３ｕを出力するように制御される。セル変換器３１ｕ－１に設けられた短絡スイッチＳＳＷ（図１参照）がオン状態（導通状態）に制御されるので、セル変換器３１ｕ－１は、定格電圧の０％の電圧レベル（すなわちゼロボルト）の出力電圧Ｖ１ｕを出力するように制御される。
As shown in Table 3, when the
Ｕ相クラスタ３１ｕの出力電圧Ｖｕｖは、セル変換器３１ｕ－３，３１ｕ－２，３１ｕ－３の出力電圧Ｖ１ｕ，Ｖ２ｕ，Ｖ３ｕの和の電圧である。このため、制御装置６は、セル変換器３１ｕ－１又はセル変換器３１ｕ－３の故障の有無によらず、同じ電圧レベルの出力電圧ＶｕｖをＵ相クラスタ３１ｕに出力させることができる。
The output voltage Vuv of the
図８から図１０は、Ｕ相クラスタ３１ｕに設けられたセル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３の出力電圧Ｖ１ｕ，Ｖ２ｕ，Ｖ３ｕ及びＵ相クラスタ３１ｕの出力電圧Ｖｕｖの一例を示す図である。図８は、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３が故障していない場合の各種電圧波形（例えば表３に示す「全セル健全」欄における各種電圧波形）を示している。図９は、セル変換器３１ｕ－３が故障した場合の各種電圧波形（例えば表３に示す「１セル故障運転（１）」欄における各種電圧波形）を示している。図１０は、セル変換器３１ｕ－１が故障した場合の各種電圧波形（例えば表３に示す「１セル故障運転（２）」欄における各種電圧波形）を示している。
Figures 8 to 10 are diagrams showing an example of the output voltages V1u, V2u, and V3u of the
図８から図１０中の１段目に示す「Ｕ相電圧指令」、「Ｖｄｕｄ＊」及び「Ｖｄｕｄ－＊」は、図４中の１段目に示す「Ｕ相電圧指令」、「Ｖｄｕｄ＊」及び「Ｖｄｕｄ－＊」と同内容を表している。
図８から図１０中の１段目に示す「キャリア信号」は、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３に対応するキャリア信号ＣＫｕ１，ＣＫｕ２を表している。図８から図１０中の１段目に示す「ＣＫｕ１」は、セル変換器３１ｕ－１に入力されるゲートパルス信号Ｖｐｕ１ｋを生成するためのキャリア信号ＣＫｕ１の電圧波形を表している。図８から図１０中の１段目に示す「ＣＫｕ２」は、セル変換器３１ｕ－２，３１ｕ－３に入力されるゲートパルス信号Ｖｐｕ２ｋ，Ｖｐｕ３ｋを生成するためのキャリア信号ＣＫｕ２の電圧波形を表している。
The “U-phase voltage command,” “Vdud * ,” and “Vdud- * ” shown in the first row of Figures 8 to 10 represent the same content as the “U-phase voltage command,” “Vdud * ,” and “Vdud- * ” shown in the first row of Figure 4.
The "carrier signal" shown in the first row of Figures 8 to 10 represents the carrier signals CKu1 and CKu2 corresponding to the
図８から図１０中の２段目に示す「Ｕ１セル出力電圧」及び「Ｖ１ｕ」は、図４中に示す「Ｕ１セル出力電圧」及び「Ｖ１ｕ」と同内容を表している。図８から図１０中の３段目に示す「Ｕ２セル出力電圧」及び「Ｖ２ｕ」は、図４中に示す「Ｕ１セル出力電圧」及び「Ｖ１ｕ」と同内容を表している。図８から図１０中の４段目に示す「Ｕ３セル出力電圧」及び「Ｖ３ｕ」は、図４中に示す「Ｕ１セル出力電圧」及び「Ｖ１ｕ」と同内容を表している。図８から図１０中の５段目に示す「Ｕ相出力電圧」及び「Ｖｕｖ」は、図４中に示す「Ｕ１セル出力電圧」及び「Ｖ１ｕ」と同内容を表している。 The "U1 cell output voltage" and "V1u" shown in the second row of Figures 8 to 10 represent the same as the "U1 cell output voltage" and "V1u" shown in Figure 4. The "U2 cell output voltage" and "V2u" shown in the third row of Figures 8 to 10 represent the same as the "U1 cell output voltage" and "V1u" shown in Figure 4. The "U3 cell output voltage" and "V3u" shown in the fourth row of Figures 8 to 10 represent the same as the "U1 cell output voltage" and "V1u" shown in Figure 4. The "U-phase output voltage" and "Vuv" shown in the fifth row of Figures 8 to 10 represent the same as the "U1 cell output voltage" and "V1u" shown in Figure 4.
ゲートパルス信号生成部６３は、図８中の１段目に示す電圧指令除算信号Ｖｄｕｄ＊、電圧指令除算信号Ｖｄｕｄ－＊及びキャリア信号ＣＫｕ１，ＣＫｕ２を用いてゲートパルス信号Ｖｐｕ１ｋ、Ｖｐｕ２ｋ，Ｖｐｕ３ｋを生成する。セル変換器３１ｕ－１に設けられた半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４は、ゲートパルス信号Ｖｐｕ１ｋによって制御される。セル変換器３１ｕ－２に設けられた半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４は、ゲートパルス信号Ｖｐｕ２ｋによって制御される。セル変換器３１ｕ－３に設けられた半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４は、ゲートパルス信号Ｖｐｕ３ｋによって制御される。
The gate pulse
これにより、セル変換器３１ｕ－１は、図８中の２段目に示す出力電圧Ｖ１ｕを出力する。また、セル変換器３１ｕ－２は、図８中の３段目に示す出力電圧Ｖ２ｕを出力する。さらに、セル変換器３１ｕ－３は、図８中の４段目に示す出力電圧Ｖ３ｕを出力する。また、図８中の５段目に示すように、Ｕ相クラスタ３１ｕは、出力電圧Ｖ１ｕ，Ｖ２ｕ，Ｖ３ｕが加算された出力電圧Ｖｕｖを出力する。
As a result, the
セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３が故障していない場合、セル変換器３１ｕ－１に設けられた直流コンデンサＣの直流電圧Ｖｃｕ１は定格電圧に制御される（表３参照）。一方、セル変換器３１ｕ－２，３１ｕ－３のそれぞれに設けられた直流コンデンサＣの直流電圧Ｖｃｕ２、Ｖｃｕ３は、キャリア信号ＣＫｕ２が対応付けられたセル変換器の台数「２」で均等割りした電圧を出力する。
When the
例えばセル変換器３１ｕ－３が故障して運転を継続した場合、故障していないセル変換器３１ｕ－１，３１ｕ－２のそれぞれに設けられた直流コンデンサＣの直流電圧Ｖｃｕ１，Ｖｃｕ２は、定格電圧に制御される（表３参照）。
For example, if
図９中の２段目に示すように、セル変換器３１ｕ－１の出力電圧Ｖ１ｕは、故障したセル変換器がない場合（図８中の２段目参照）と同じ電圧レベルに維持される。一方、図９中の３段目に示すように、セル変換器３１ｕ－２の出力電圧Ｖ２ｕは、故障したセル変換器がない場合（図８中の３段目参照）と比較して高くなる。また、図９中の４段目に示すように、セル変換器３１ｕ－３は、短絡スイッチＳＳＷがオン状態（導通状態）に制御されているため、出力電圧Ｖ３ｕの電圧レベルは定格電圧の０％となる。その結果、図９中の５段目に示すように、セル変換器３１ｕ－３が故障している場合のＵ相クラスタ３１ｕの出力電圧Ｖｕｖは、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３が故障していない場合の出力電圧Ｖｕｖと最大振幅の電圧レベルが同じになる。
9, the output voltage V1u of the
例えばセル変換器３１ｕ－１が故障して運転を継続した場合、故障していないセル変換器３１ｕ－２，３１ｕ－３のそれぞれに設けられた直流コンデンサＣの直流電圧Ｖｃｕ２，Ｖｃｕ３は、定格電圧に制御される（表３参照）。
For example, if
図１０中の３段目及び４段目に示すように、セル変換器３１ｕ－２，３１ｕ－３の出力電圧Ｖ２ｕ，Ｖ３ｕは、故障したセル変換器がない場合（図８中の３段目及び４段目参照）と比較して高くなる。また、図１０中の２段目に示すように、セル変換器３１ｕ－１は、短絡スイッチＳＳＷがオン状態（導通状態）に制御されているため、出力電圧Ｖ１ｕの電圧レベルは定格電圧の０％となる。その結果、図１０中の５段目に示すように、セル変換器３１ｕ－１が故障している場合のＵ相クラスタ３１ｕの出力電圧Ｖｕｖは、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３が故障していない場合の出力電圧Ｖｕｖと最大振幅の電圧レベルが同じになる。
As shown in the third and fourth rows in FIG. 10, the output voltages V2u and V3u of the
本実施形態よる電力変換装置は、キャリア信号を共用する複数のセル変換器のうちのいずれかが故障した場合（本例でのセル変換器３１ｕ－３が故障した場合）であっても、キャリア信号を変更しないようになっている。このため、本実施形態による電力変換装置は、上記第１実施形態による電力変換装置１と同様に、キャリア信号を共通とする複数のセル変換器のうちのいずれかの故障の有無によらず、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３の出力電圧指令値Ｖｄｕ＊の更新タイミングは同一になる。
The power conversion device according to this embodiment is configured not to change the carrier signal even if any of the multiple cell converters sharing the carrier signal fails (if the
本実施形態よる電力変換装置は、キャリア信号を共用しないセル変換器のうちのいずれかが故障した場合（本例でのセル変換器３１ｕ－１が故障した場合）、キャリア信号を共用する複数のセル変換器のうちのいずれかのキャリア信号が当該故障したセル変換器に対応していたキャリア信号に変更される。このように、セル変換器の故障に伴ってキャリア信号が変更されるセル変換器が存在していたとしても、全てのセル変換器が健全である場合に用いられていたキャリア信号を利用する。このため、キャリア信号を共用しないセル変換器のうちのいずれかの故障の有無によらず、セル変換器３１ｕ－１，３１ｕ－２，３１ｕ－３の出力電圧指令値Ｖｄｕ＊の更新タイミングは同一になる。
In the power conversion device according to this embodiment, when any of the cell converters that do not share a carrier signal fails (when the
これにより、本実施形態による電力変換装置は、クラスタ部３に設けられた複数のセル変換器のいずれかが故障したときに、制御装置６におけるＰＷＭ制御の演算周期を変更することなく瞬時に再起動又は無瞬断で運転を継続することができる。さらに、本実施形態による電力変換装置は、高調波の増加が防止された電力制御システムＰＳを実現できる。
As a result, when any of the multiple cell converters provided in the
（効果）
次に、本実施形態による電力変換装置の効果について図１１及び図１２を用いて説明する。図１１は、本実施形態による電力変換装置の高調波の次数と高調波の出力レベルとの関係を示すグラフである。図１２は、従来の電力変換装置の高調波の次数と高調波の出力レベルとの関係を示すグラフである。図１１及び図１２中に示すグラフの横軸は、高調波の次数を表し、図１１及び図１２中に示すグラフの縦軸は、高調波の出力レベルを表している。図１１及び図１２中に示す白色の棒グラフは、全てのセル変換器が健全な状態で運転している場合の高調波の出力レベルを示している。図１１及び図１２中に示す網掛けの棒グラフは、１台のセル変換器が故障している状態で運転している場合の高調波の出力レベルを示している。
(effect)
Next, the effect of the power conversion device according to the present embodiment will be described with reference to Figs. 11 and 12. Fig. 11 is a graph showing the relationship between the order of harmonics and the output level of harmonics in the power conversion device according to the present embodiment. Fig. 12 is a graph showing the relationship between the order of harmonics and the output level of harmonics in a conventional power conversion device. The horizontal axis of the graphs shown in Figs. 11 and 12 represents the order of harmonics, and the vertical axis of the graphs shown in Figs. 11 and 12 represents the output level of harmonics. The white bar graphs shown in Figs. 11 and 12 show the output level of harmonics when all cell converters are operating in a healthy state. The shaded bar graphs shown in Figs. 11 and 12 show the output level of harmonics when one cell converter is operating in a faulty state.
本実施形態による電力変換装置では、全てのセル変換器が健全な状態で運転する場合と、１台のセル変換器が故障している状態で運転する場合とで、キャリア信号が時間的に同じ等間隔で配置される。すなわち、本実施形態による電力変換装置では、全てのセル変換器が健全な状態で運転する場合と、１台のセル変換器が故障している状態で運転する場合とで、ＰＷＭ制御の演算周期が変更されない。このため，図１１に示すように、セル変換器の故障の有無によらず、高調波の各次数における高調波の出力レベルが同一になっている。 In the power conversion device according to this embodiment, the carrier signals are arranged at equal time intervals when all cell converters are operating in a healthy state and when one cell converter is operating in a faulty state. In other words, in the power conversion device according to this embodiment, the calculation period of the PWM control is not changed when all cell converters are operating in a healthy state and when one cell converter is operating in a faulty state. Therefore, as shown in FIG. 11, the harmonic output level at each harmonic order is the same regardless of whether or not a cell converter is faulty.
これに対し、従来の電力変換装置では、全てのセル変換器が健全な状態で運転する場合と、１台のセル変換器が故障している状態で運転する場合とで、キャリア信号が時間的に同じ等間隔で配置されない。すなわち、本実施形態による電力変換装置では、全てのセル変換器が健全な状態で運転する場合と、１台のセル変換器が故障している状態で運転する場合とで、ＰＷＭ制御の演算周期が変更される。このため、図１２に示すように、高調波の次数によっては、１台のセル変換器が故障している状態で運転する方が、全てのセル変換器が健全な状態で運転する場合よりも高調波の出力レベルが大きくなる。 In contrast, in conventional power conversion devices, the carrier signals are not spaced at equal time intervals when all cell converters are operating in a healthy state and when one cell converter is operating in a faulty state. In other words, in the power conversion device of this embodiment, the calculation period of the PWM control is changed when all cell converters are operating in a healthy state and when one cell converter is operating in a faulty state. For this reason, as shown in Figure 12, depending on the order of the harmonic, the output level of the harmonic is higher when one cell converter is operating in a faulty state than when all cell converters are operating in a healthy state.
このように、本実施形態による電力変換装置は、故障したセル変換器が存在する状態で運転を継続しても、高調波の増加を防止できる。 In this way, the power conversion device according to this embodiment can prevent an increase in harmonics even if operation continues in the presence of a faulty cell converter.
以上説明したように、本実施形態による電力変換装置は、直列接続された２個の半導体スイッチＱ１，Ｑ２及び２個の半導体スイッチＱ１，Ｑ２に並列接続された直流コンデンサＣを有する単位電力変換器ＵＰＣ並びに単位電力変換器ＵＰＣの交流出力端子の間を短絡可能に設けられた短絡スイッチＳＳＷを少なくともそれぞれ有し、直列接続された複数のセル変換器３１ｕ－１～３１ｕ－３，３１ｖ－１～３１ｖ－３，３１ｗ－１～３１ｗ－３と、複数のセル変換器３１ｕ－１～３１ｕ－３，３１ｖ－１～３１ｖ－３，３１ｗ－１～３１ｗ－３のうちの少なくとも１つのセル変換器である第一セル変換器に設けられた直流コンデンサである第一直流コンデンサの直流電圧が残余のセル変換器である第二セル変換器に設けられた直流コンデンサである第二直流コンデンサの直流電圧と異なる電圧値となるように制御する制御装置６とを備えている。
As described above, the power conversion device according to this embodiment includes at least a unit power converter UPC having two semiconductor switches Q1, Q2 connected in series and a DC capacitor C connected in parallel to the two semiconductor switches Q1, Q2, and a short-circuit switch SSW that is provided to be able to short-circuit between the AC output terminals of the unit power converter UPC, and includes a plurality of
このような構成を備える電力変換装置は、セル変換器３１ｕ－１～３１ｕ－３，３１ｖ－１～３１ｖ－３，３１ｗ－１～３１ｗ－３のいずれかが故障しても早期に復旧することができる。
A power conversion device with such a configuration can quickly recover even if any of the
（第１実施形態及び第２実施形態の効果）
上記第１実施形態による電力変換装置及び上記第２実施形態による電力変換装置の効果について図１３を用いて説明する。図１３は、両実施形態による電力変換装置の高調波の次数と高調波の出力レベルとの関係を示すグラフである。図１３中に示すグラフの横軸は、高調波の次数を表し、図１３中に示すグラフの縦軸は、高調波の出力レベルを表している。図１３中に示す白色の棒グラフは、上記第１実施形態による電力変換装置での高調波の出力レベルを示している。図１３中に示す網掛けの棒グラフは、上記第２実施形態による電力変換装置での高調波の出力レベルを示している。
(Effects of the First and Second Embodiments)
The effects of the power conversion device according to the first embodiment and the power conversion device according to the second embodiment will be described with reference to Fig. 13. Fig. 13 is a graph showing the relationship between the order of harmonics and the output level of harmonics in the power conversion devices according to both embodiments. The horizontal axis of the graph shown in Fig. 13 represents the order of harmonics, and the vertical axis of the graph shown in Fig. 13 represents the output level of harmonics. The white bar graph shown in Fig. 13 indicates the output level of harmonics in the power conversion device according to the first embodiment. The shaded bar graph shown in Fig. 13 indicates the output level of harmonics in the power conversion device according to the second embodiment.
図１３に示すように、上記第２実施形態による電力変換装置は、全てのセル変換器が健全な場合に、キャリア信号が共通化され且つ直流コンデンサの電圧を定格電圧より低く設定された複数のセル変換器を備えている。これにより、上記第２実施形態による電力変換装置は、上記第１実施形態による電力変換装置と比較して、故障したセル変換器が存在する状態で運転を継続しても、高調波の増加を防止できる。 As shown in FIG. 13, the power conversion device according to the second embodiment includes a plurality of cell converters in which the carrier signal is shared and the voltage of the DC capacitor is set lower than the rated voltage when all the cell converters are healthy. As a result, the power conversion device according to the second embodiment can prevent an increase in harmonics, even if operation is continued in the presence of a faulty cell converter, compared to the power conversion device according to the first embodiment.
〔第３実施形態〕
本発明の第３実施形態による電力変換装置について説明する。本実施形態による電力変換装置は、制御装置がキャリア信号を切り替えて複数のセル変換器のそれぞれを制御するためのパルス信号を生成する点に特徴を有している。具体的な図示は省略するが、本実施形態による電力変換装置は、上記第２実施形態による電力変換装置にキャリア信号を適宜切り替える機能を付加することによって構成される。
Third Embodiment
A power conversion device according to a third embodiment of the present invention will be described. The power conversion device according to this embodiment is characterized in that a control device switches a carrier signal to generate a pulse signal for controlling each of a plurality of cell converters. Although a specific illustration is omitted, the power conversion device according to this embodiment is configured by adding a function for appropriately switching the carrier signal to the power conversion device according to the second embodiment.
表４は、本実施形態による電力変換装置でのセル変換器に対応させるキャリア信号の切り替えステップの一例を示している。表４中に示す「ＳＥＴＰ１」は、キャリア信号の切り替えステップの第１ステップを表している。表４中に示す「ＳＥＴＰ２」は、キャリア信号の切り替えステップの第２ステップを表している。表４中に示す「ＳＥＴＰ３」は、キャリア信号の切り替えステップの第３ステップを表している。表４中に示す「セルＮｏ」、「セル状態」、「キャリア」、「直流電圧」及び「出力電圧」は、表１中に示す「セルＮｏ」、「セル状態」、「キャリア」、「直流電圧」及び「出力電圧」と同内容を表している。 Table 4 shows an example of carrier signal switching steps corresponding to the cell converter in the power conversion device according to this embodiment. "SETP1" shown in Table 4 represents the first step of the carrier signal switching steps. "SETP2" shown in Table 4 represents the second step of the carrier signal switching steps. "SETP3" shown in Table 4 represents the third step of the carrier signal switching steps. "Cell No.", "Cell State", "Carrier", "DC Voltage", and "Output Voltage" shown in Table 4 represent the same contents as "Cell No.", "Cell State", "Carrier", "DC Voltage", and "Output Voltage" shown in Table 1.
表４に示すように、本実施形態による電力変換装置に備えられた制御装置は、複数のセル変換器に対してキャリア信号を１つずつずらしながらローテーションさせるように構成されている。したがって、表４での図示は省略されているが、本実施形態におけるキャリア信号の切り替えは、５つのステップで構成される。また、本実施形態では例えば、位相が０°、６０°及び１２０°の３つのキャリア信号が用いられ、位相が１２０°のキャリア信号が複数（本実施形態では３つ）のセル変換器に対応されるようになっている。 As shown in Table 4, the control device provided in the power conversion device according to this embodiment is configured to rotate the carrier signals for the multiple cell converters while shifting them one by one. Therefore, although not shown in Table 4, the carrier signal switching in this embodiment is configured in five steps. In addition, in this embodiment, for example, three carrier signals with phases of 0°, 60°, and 120° are used, and the carrier signal with a phase of 120° corresponds to multiple (three in this embodiment) cell converters.
キャリア信号の切り替えタイミングは適宜設定することができる。キャリア信号は、例えば所定の周期で切り替えられてもよいし、所定の事象（例えばセル変換器が故障）が生じた場合に切り替えられてもよいし、その他の条件が成立した場合に切り替えられてもよい。 The timing of switching the carrier signal can be set appropriately. For example, the carrier signal may be switched at a predetermined cycle, or when a predetermined event occurs (e.g., a cell converter fails), or when other conditions are met.
直流電圧が高いセル変換器ほど、半導体スイッチのスイッチング損失が大きくなるが、キャリア信号を切り替えることによって、各セル変換器の損失を平準化することができる。 The higher the DC voltage of the cell converter, the greater the switching loss of the semiconductor switch, but by switching the carrier signal, the loss of each cell converter can be averaged.
本発明は、上記実施形態に限らず種々の変形が可能である。
上記第１実施形態から上記第３実施形態では、電力変換装置に設けられたクラスタ部３は、スター結線されたＵ相クラスタ３１ｕ、Ｖ相クラスタ３１ｖ及びＷ相クラスタ３１ｗを有しているが、本発明はこれに限られない。例えば、電力変換装置に設けられたクラスタ部３は、デルタ結線されたＵ相クラスタ３１ｕ、Ｖ相クラスタ３１ｖ及びＷ相クラスタ３１ｗを有していても、上記第１実施形態から上記第３実施形態による電力変換装置と同様の効果が得られる。
The present invention is not limited to the above-described embodiment, and various modifications are possible.
In the first to third embodiments, the
上記実施形態では、統括制御部は、半導体スイッチのゲートエミッタ間電圧を故障信号として出力するように構成されているが、半導体スイッチのコレクタソース間電流など、その他の電圧信号や電流信号に基づいてセル変換器の故障を検出するように構成されていてもよい。 In the above embodiment, the general control unit is configured to output the gate-emitter voltage of the semiconductor switch as a fault signal, but it may also be configured to detect a fault in the cell converter based on other voltage signals or current signals, such as the collector-source current of the semiconductor switch.
上記実施形態による電力変換装置１は、ＩＧＢＴで構成された半導体スイッチＱ１～Ｑ４を有しているが、本発明はこれに限られない。電力変換装置１は、例えば、ゲートターンオフサイリスタ（Ｇａｔｅ Ｔｕｒｎ－Ｏｆｆ ｔｈｙｒｉｓｔｏｒ：ＧＴＯ）、集積化ゲート転流型サイリスタ（Ｉｎｔｅｇｒａｔｅｄ Ｇａｔｅ Ｃｏｍｍｕｔａｔｅｄ Ｔｕｒｎ－ｏｆｆ ｔｈｙｒｉｓｔｏｒ：ＧＣＴ）、又はＭＯＳ型電界効果トランジスタ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などで構成された半導体スイッチを有していてもよい。
The
本発明の技術的範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本発明の技術的範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。 The technical scope of the present invention is not limited to the exemplary embodiments shown and described, but includes all embodiments that achieve the same effect as the object of the present invention. Furthermore, the technical scope of the present invention is not limited to the combination of the inventive features defined by the claims, but can be defined by any desired combination of specific features among all the respective disclosed features.
１ 電力変換装置
５，６ 制御装置
２１ ケーブル
３１ｕ Ｕ相クラスタ
３１ｕ－１，３１ｕ－２，３１ｕ－３，３１ｖ－１，３１ｖ－２，３１ｖ－３，３１ｗ－１，３１ｗ－２，３１ｗ－３ セル変換器
３１ｕＬ，３１ｖＬ， リアクトル
３１ｖ Ｖ相クラスタ
３１ｗ Ｗ相クラスタ
３３ 電圧検出部
５１ 統括制御部
５２ 電圧指令生成部
５３，６３ ゲートパルス信号生成部
５３ｕ，６３ｕ Ｕ相用信号生成部
５３ｖ，６３ｖ Ｖ相用信号生成部
５３ｗ，６３ｗ Ｗ相用信号生成部
５４，６４ キャリア信号生成部
６１ 統括制御部
６４ キャリア信号生成部
２１１ Ｕ相ケーブル
２１２ Ｖ相ケーブル
２１３ Ｗ相ケーブル
５３１，６３１ 除算部
５３２ａ，５３２ｂ，５３２ｃ，５３２ｄ，５３２ｅ，５３２ｆ ＰＷＭ演算部
５３３ａ，５３３ｂ，５３３ｃ，５３３ｄ，５３３ｅ，５３３ｆ 論理積回路
５３４ 反転回路
６３５ キャリア信号割当部
Ｃ 直流コンデンサ
Ｍ１，Ｍ２，Ｍ３，Ｍ４ 半導体モジュール
ＰＳ 電力制御システム
Ｑ１，Ｑ２，Ｑ３，Ｑ４ 半導体スイッチ
ＵＰＣ 単位電力変換器
1
Claims (6)
前記複数のセル変換器のいずれかに故障が発生しているか否かに関わらず、前記複数のセル変換器のそれぞれの出力電圧を追従させる出力電圧指令値の更新タイミングを変更しないように前記複数のセル変換器を制御する制御装置と
を備え、
前記２個の半導体スイッチは、直列に接続され、
前記直流コンデンサは、前記２個の半導体スイッチに並列に接続されている
電力変換装置。 A plurality of cell converters connected in series, each of which has at least a unit power converter having two semiconductor switches and a DC capacitor, and a short-circuit switch provided so as to be capable of short-circuiting AC output terminals of the unit power converter;
a control device that controls the plurality of cell converters so as not to change the update timing of an output voltage command value that causes each of the plurality of cell converters to track its output voltage, regardless of whether a failure occurs in any of the plurality of cell converters;
The two semiconductor switches are connected in series,
The DC capacitor is connected in parallel to the two semiconductor switches.
請求項１に記載の電力変換装置。 The power conversion device according to claim 1 , wherein the control device controls the plurality of cell converters by pulse width modulation, and uses a carrier signal that is the same regardless of whether the fault occurs or not and that is different for each of the plurality of cell converters for calculating the pulse width modulation.
前記複数のセル変換器のうちの少なくとも１つのセル変換器である第一セル変換器及び残余のセル変換器である第二セル変換器をパルス幅変調によって制御する制御装置と
を備え、
前記２個の半導体スイッチは、直列に接続され、
前記直流コンデンサは、前記２個の半導体スイッチに並列に接続され、
前記制御装置は、
前記複数のセル変換器に複数の前記第一セル変換器が含まれている場合、複数の前記第一セル変換器を制御するためのパルス信号を同じキャリア信号を用いて生成し、
前記第二セル変換器を制御するためのパルス信号を前記キャリア信号とは異なるキャリア信号を用いて生成し、
複数の前記第一セル変換器のうちのいずれかが故障した場合及び前記第二セル変換器が故障した場合のいずれであっても、前記複数のセル変換器のそれぞれの出力電圧を追従させる出力電圧指令値の更新タイミングを変更しない
電力変換装置。 A plurality of cell converters connected in series, each of which has at least a unit power converter having two semiconductor switches and a DC capacitor, and a short-circuit switch provided so as to be capable of short-circuiting AC output terminals of the unit power converter;
a control device that controls a first cell converter, which is at least one of the plurality of cell converters, and a second cell converter, which is the remaining cell converter, by pulse width modulation;
The two semiconductor switches are connected in series,
the DC capacitor is connected in parallel to the two semiconductor switches;
The control device includes:
When the plurality of cell converters includes a plurality of the first cell converters, pulse signals for controlling the plurality of the first cell converters are generated using the same carrier signal;
generating a pulse signal for controlling the second cell converter using a carrier signal different from the carrier signal;
Even if any one of the plurality of first cell converters fails or even if the second cell converter fails, the timing of updating the output voltage command value that causes the output voltages of the plurality of cell converters to follow each other is not changed.
Power conversion equipment.
複数の前記第一セル変換器のうちのいずれかが故障した場合であっても、複数の前記第一セル変換器に対応している前記キャリア信号を変更せず、Even if any of the plurality of first cell converters fails, the carrier signals corresponding to the plurality of first cell converters are not changed,
前記第二セル変換器が故障した場合には、複数の前記第一セル変換器のうちのいずれかの前記キャリア信号を前記第二セル変換器に対応していた前記キャリア信号に変更するWhen the second cell converter fails, the carrier signal of any one of the plurality of first cell converters is changed to the carrier signal corresponding to the second cell converter.
請求項３に記載の電力変換装置。The power conversion device according to claim 3 .
前記第二セル変換器は、前記直流コンデンサである第二直流コンデンサを有し、
前記制御装置は、前記第一セル変換器及び前記第二セル変換器が故障していない場合に、前記第一直流コンデンサの直流電圧と前記第二直流コンデンサの直流電圧とが異なる電圧値となるように制御する
請求項３又は４に記載の電力変換装置。 the first cell converter has a first DC capacitor which is the DC capacitor;
the second cell converter has a second DC capacitor which is the DC capacitor;
The power conversion device according to claim 3 or 4, wherein the control device controls the DC voltage of the first DC capacitor and the DC voltage of the second DC capacitor to have different voltage values when the first cell converter and the second cell converter are not faulty.
請求項５に記載の電力変換装置。 The power conversion device described in claim 5, wherein the control device controls the DC voltage of the first DC capacitor provided in the first cell converter that is not faulty to be higher based on detecting a fault in any of the multiple cell converters when the control device controls the DC voltage of the first DC capacitor to be lower than the DC voltage of the second DC capacitor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020023715A JP7547737B2 (en) | 2020-02-14 | 2020-02-14 | Power Conversion Equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020023715A JP7547737B2 (en) | 2020-02-14 | 2020-02-14 | Power Conversion Equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021129458A JP2021129458A (en) | 2021-09-02 |
| JP7547737B2 true JP7547737B2 (en) | 2024-09-10 |
Family
ID=77489194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020023715A Active JP7547737B2 (en) | 2020-02-14 | 2020-02-14 | Power Conversion Equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7547737B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018023230A (en) | 2016-08-04 | 2018-02-08 | 富士電機株式会社 | Electric power converter |
| JP6559387B1 (en) | 2018-12-25 | 2019-08-14 | 三菱電機株式会社 | Power converter |
| JP2019176708A (en) | 2018-03-29 | 2019-10-10 | 国立大学法人東北大学 | Power converter, heat generation system, load system, and electricity distribution-sending system |
-
2020
- 2020-02-14 JP JP2020023715A patent/JP7547737B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018023230A (en) | 2016-08-04 | 2018-02-08 | 富士電機株式会社 | Electric power converter |
| JP2019176708A (en) | 2018-03-29 | 2019-10-10 | 国立大学法人東北大学 | Power converter, heat generation system, load system, and electricity distribution-sending system |
| JP6559387B1 (en) | 2018-12-25 | 2019-08-14 | 三菱電機株式会社 | Power converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021129458A (en) | 2021-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4959707B2 (en) | Control method for redundancy use in the event of failure of multiphase power converter with distributed energy storage | |
| Zhang et al. | Survey on fault-tolerant techniques for power electronic converters | |
| Ceballos et al. | Three-level converter topologies with switch breakdown fault-tolerance capability | |
| KR20070116280A (en) | Power converter system and output voltage supply method | |
| JP6943184B2 (en) | Modular multi-level cascade converter | |
| CN119731926A (en) | Multi-level inverter | |
| CA2925264A1 (en) | A new four-level converter cell topology for cascaded modular multilevel converters | |
| US9106074B2 (en) | Multilevel power converter | |
| CN119731927A (en) | Multi-level inverter | |
| JP6545426B1 (en) | Power converter | |
| Li et al. | Derivation of multilevel voltage source converter topologies for medium voltage drives | |
| Salem et al. | Novel three-phase multilevel voltage source inverter with reduced no. of switches | |
| Liu et al. | A fault-tolerant strategy of hybrid modular multilevel converter based on level adjusting method | |
| JP7834162B2 (en) | Power converter | |
| Alharbi et al. | An optimized SM fault-tolerant control method for MMC-based HVDC applications | |
| JP7547737B2 (en) | Power Conversion Equipment | |
| RU2507671C2 (en) | Control method for usage of redundancy in case of fault of multi-phase ac rectifier with distributed energy accumulators | |
| Shahane et al. | A hybrid MMC with SiC-based full-bridge and Si-based half-bridge sub-modules with novel voltage sorting scheme | |
| JP7666124B2 (en) | Power Conversion Equipment | |
| JP7251339B2 (en) | power converter | |
| Chaudhari et al. | A modified clamp-double submodule (cd-sm) based modular multilevel converter (mmc) with reduced component count for hvdc application | |
| Ouni et al. | A new fault tolerant scheme for cascaded H-bridge multilevel converter | |
| Lei et al. | Extreme high power density T-modular-multilevel-converter for medium voltage motor drive | |
| Guédon et al. | IGCTs in HVDC systems: Analysis and assessment of losses | |
| Chen et al. | A new topology for medium-voltage applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231003 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240410 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240730 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240812 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7547737 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |