JP7666124B2 - Power Conversion Equipment - Google Patents
Power Conversion Equipment Download PDFInfo
- Publication number
- JP7666124B2 JP7666124B2 JP2021085614A JP2021085614A JP7666124B2 JP 7666124 B2 JP7666124 B2 JP 7666124B2 JP 2021085614 A JP2021085614 A JP 2021085614A JP 2021085614 A JP2021085614 A JP 2021085614A JP 7666124 B2 JP7666124 B2 JP 7666124B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- output
- cell converter
- voltage
- converters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
本発明は、直列に接続された複数のセル変換器を備える電力変換装置に関する。 The present invention relates to a power conversion device that includes multiple cell converters connected in series.
大容量・高圧用途に適した次世代トランスレス電力変換器として、モジューラーマルチレベルカスケード変換器（Ｍｏｄｕｌａｒ Ｍｕｌｔｉｌｅｖｅｌ Ｃｏｎｖｅｒｔｅｒ：ＭＭＣ）が注目されている。特許文献１には、ＭＭＣが開示されている。ＭＭＣは、リアクトルとＮ台のセル変換器の直列体から構成される。
The modular multilevel converter (MMC) is attracting attention as a next-generation transformerless power converter suitable for large-capacity, high-voltage applications.
非特許文献１には、ＭＭＣのパルス幅変調（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ：ＰＷＭ）方式としてフェイズ・シフト方式が示されている。フェイズ・シフト方式は、ＭＭＣを構成するセル変換器にそれぞれ三角波のキャリア信号を用意し、それらのキャリア信号をセル変換器の数で等間隔の位相で配置する。これにより、フェイズ・シフト方式は、各セル変換器の出力パルス波形を均等にずらしてマルチレベルの電圧を得る方式である。これにより、ＭＭＣは、高調波出力を低減できるため、高調波フィルタなどの小型化や低コスト化を図ることができる。
特許文献２には、直列に接続された複数のセル変換器のいずれかが故障した場合に、故障したセル変換器に設けられたバイパススイッチをオン状態とすることによって、当該セル変換器に設けられた外部出力端子が短絡されて故障したセル変換器への電流の供給を停止し、電力変換装置の運転を継続する方式が開示されている。 Patent document 2 discloses a method in which, when one of multiple serially connected cell converters fails, a bypass switch provided on the failed cell converter is turned on, shorting the external output terminal provided on the cell converter, stopping the supply of current to the failed cell converter, and allowing the power conversion device to continue operating.
図６は、直列に接続された３個のセル変換器を有するＭＭＣにおけるフェイズ・シフト方式で用いられる三角波のキャリア信号の一例を示す図である。図６（ａ）中及び図６（ｂ）中に示す「ＣＳ１」は３個のセル変換器のうちの１個のセル変換器を制御する制御信号を生成するために用いられるキャリア信号を示している。図６（ａ）中及び図６（ｂ）中に示す「ＣＳ２」は、残りの２個のセル変換器のうちの１個のセル変換器を制御する制御信号を生成するために用いられるキャリア信号を示している。図６（ａ）中に示す「ＣＳ３」は残余のセル変換器を制御する制御信号を生成するために用いられるキャリア信号を示している。図６（ａ）中及び図６（ｂ）中に示す「Ｔｃ」は、３個のセル変換器が系統交流電源との間で入出力する電圧の電圧指令を演算する演算タイミングを示している。図６（ａ）中及び図６（ｂ）中に示す「Ｐｃ」は、当該電圧指令を演算する演算周期を示している。図６では、図６（ａ）中及び図６（ｂ）中に下向き矢印で示す複数の演算タイミングのうちの１つの演算タイミングに参照符号「Ｔｃ」が付され、図６（ａ）中及び図６（ｂ）中に双方向矢印で示す複数の演算周期のうちの１つの演算周期に参照符号「Ｐｃ」が付されている。 Figure 6 is a diagram showing an example of a triangular wave carrier signal used in a phase shift method in an MMC having three cell converters connected in series. "CS1" shown in Figures 6(a) and 6(b) indicates a carrier signal used to generate a control signal to control one of the three cell converters. "CS2" shown in Figures 6(a) and 6(b) indicates a carrier signal used to generate a control signal to control one of the remaining two cell converters. "CS3" shown in Figure 6(a) indicates a carrier signal used to generate a control signal to control the remaining cell converter. "Tc" shown in Figures 6(a) and 6(b) indicates the calculation timing for calculating the voltage command for the voltage input/output between the three cell converters and the system AC power source. "Pc" shown in Figures 6(a) and 6(b) indicates the calculation period for calculating the voltage command. In FIG. 6, one of the multiple calculation timings indicated by downward arrows in FIG. 6(a) and FIG. 6(b) is given the reference symbol "Tc", and one of the multiple calculation periods indicated by bidirectional arrows in FIG. 6(a) and FIG. 6(b) is given the reference symbol "Pc".
図６（ａ）に示すように、一般に、フェイズ・シフト方式が用いられたＭＭＣでは、各セル変換器のキャリア信号は、位相差が等間隔となるように設定されている。また、このようなＭＭＣでは、キャリア信号の山及び谷に相当する演算タイミングＴｃにおいて電圧指令が更新される。このため、電圧指令が演算され演算周期Ｐｃは、演算タイミングＴｃの間隔となる。図６（ａ）に示す例では、キャリア信号ＣＳ１，ＣＳ２，ＣＳ３の位相差は６０°に設定されているので、演算タイミングＴｃは、一周期を６等分した間隔となる。 As shown in FIG. 6(a), in general, in an MMC using the phase shift method, the carrier signals of each cell converter are set so that the phase difference is equal. In addition, in such an MMC, the voltage command is updated at the calculation timing Tc, which corresponds to the peaks and valleys of the carrier signal. Therefore, the calculation period Pc during which the voltage command is calculated is the interval of the calculation timing Tc. In the example shown in FIG. 6(a), the phase difference between carrier signals CS1, CS2, and CS3 is set to 60°, so the calculation timing Tc is an interval that divides one period into 6 equal parts.
キャリア信号ＣＳ１，ＣＳ２，ＣＳ３のいずれかを用いて生成される制御信号で制御されるセル変換器が故障し、故障したセル変換器（以下、「故障セル変換器」と称する場合がある）をバイパスして運転継続する場合、故障していないセル変換器（以下、「健全セル変換器」と称する場合がある）を制御するための制御信号の生成に用いるキャリア信号が等間隔に配置されなくなる。 When a cell converter controlled by a control signal generated using any of the carrier signals CS1, CS2, or CS3 fails and operation continues by bypassing the failed cell converter (hereinafter sometimes referred to as the "failed cell converter"), the carrier signals used to generate the control signal for controlling the non-failed cell converter (hereinafter sometimes referred to as the "healthy cell converter") are no longer spaced at equal intervals.
以下、キャリア信号を用いて生成される制御信号で制御されるセル変換器を「キャリア信号に係るセル変換器」と称する。例えば、図６（ａ）に示すキャリア信号ＣＳ３に係るセル変換器が故障したとする。この場合、健全セル変換器を制御するための制御信号の生成に用いるキャリア信号ＣＳ１の山とキャリア信号ＣＳ２の山との位相差及びキャリア信号ＣＳ１の谷とキャリア信号ＣＳ２の谷との位相差は６０°となる。しかしながら、キャリア信号ＣＳ２の山とキャリア信号ＣＳ１の谷との位相差及びキャリア信号ＣＳ２の谷とキャリア信号ＣＳ１の山との位相差は１２０°となる。このように、キャリア信号ＣＳ１，ＣＳ２の山及び谷の位相差が等間隔にならないため、高調波が増加する。一般に、ＭＭＣに用いられるフィルタなどの周辺機器は、高調波が増えるセル変換器の故障時に合わせて設計される。このため、ＭＭＣに用いられるフィルタなどの周辺機器が大きくなる。 Hereinafter, a cell converter controlled by a control signal generated using a carrier signal is referred to as a "cell converter related to a carrier signal". For example, assume that the cell converter related to the carrier signal CS3 shown in FIG. 6(a) fails. In this case, the phase difference between the peak of the carrier signal CS1 and the peak of the carrier signal CS2 used to generate the control signal for controlling the healthy cell converter is 60°, and the phase difference between the valley of the carrier signal CS1 and the valley of the carrier signal CS2 is 60°. However, the phase difference between the peak of the carrier signal CS2 and the valley of the carrier signal CS1, and the phase difference between the valley of the carrier signal CS2 and the peak of the carrier signal CS1 is 120°. In this way, the phase difference between the peaks and valleys of the carrier signals CS1 and CS2 is not equal, so harmonics increase. In general, peripheral devices such as filters used in MMCs are designed to be suitable for the time of failure of the cell converter, which increases harmonics. For this reason, peripheral devices such as filters used in MMCs become large.
この高調波の増加の対策として、セル変換器が故障した後に健全なセル変換器の台数に合わせてキャリア信号を再度等間隔に配置することが考えられる。例えば、図６（ａ）に示すキャリア信号ＣＳ３に係るセル変換器が故障したとする。この場合、図６（ｂ）に示すように、キャリア信号ＣＳ１，ＣＳ２の山及び谷（すなわち演算タイミングＴｃ）が等間隔となるように再配置される。これにより、キャリア信号ＣＳ１，ＣＳ２の演算周期Ｐｃは、一周期を４等分した間隔となる。 As a countermeasure to this increase in harmonics, it is possible to rearrange the carrier signals to be equally spaced again according to the number of healthy cell converters after a cell converter has failed. For example, assume that the cell converter associated with carrier signal CS3 shown in FIG. 6(a) has failed. In this case, as shown in FIG. 6(b), the peaks and valleys (i.e., the calculation timing Tc) of carrier signals CS1 and CS2 are rearranged so that they are equally spaced. As a result, the calculation period Pc of carrier signals CS1 and CS2 is equal to one period divided into four.
しかし、キャリア信号ＣＳ１，ＣＳ２が再配置されることにより、電圧指令を更新する演算タイミングＴｃが変わるため、演算周期Ｐｃを変える必要がある。ＭＭＣでの演算周期は、システムの基盤部分であるので、変更するにはシステムの初期化が必要であり、システム再構築からＭＭＣが用いられた電力変換装置が再度運転開始するまでに時間を要する。そのため、セル変換器が故障した場合に演算周期を変更することによって高調波の増加を防止する方法は、故障時すぐに復旧が求められるシステムや無瞬断の運転が求められるシステムには適用できない。 However, rearrangement of carrier signals CS1 and CS2 changes the calculation timing Tc for updating the voltage command, and therefore the calculation period Pc must be changed. Because the calculation period in the MMC is a fundamental part of the system, changing it requires initializing the system, and it takes time from system reconfiguration until the power conversion device using the MMC starts operating again. For this reason, the method of preventing an increase in harmonics by changing the calculation period when a cell converter fails cannot be applied to systems that require immediate recovery in the event of a failure or systems that require uninterrupted operation.
本発明の目的は、セル変換器に対するバイパス要求があった場合に、速やかな再起動又は無瞬断での運転継続を行い、かつ高調波の増加を防止することができる電力変換装置を提供することにある。 The objective of the present invention is to provide a power conversion device that can quickly restart or continue operation without interruption when a bypass request is made to a cell converter, and can prevent an increase in harmonics.
上記目的を達成するために、本発明の一態様による電力変換装置は、系統交流電源との間で入出力する電力を生成する主回路、前記電力が入出力される一対の入出力端子、及び前記一対の入出力端子を短絡可能に設けられたスイッチをそれぞれ有し、前記一対の入出力端子が直列に接続された３個以上のセル変換器と、前記３個以上のセル変換器に設けられたそれぞれの前記主回路及び前記スイッチを制御する制御部とを備え、前記制御部は、前記スイッチの全てを非導通状態に制御している場合に、位相が互いに同一のキャリア信号を用いて生成された制御信号によって、出力可能な最大電圧が定格電圧よりも低くなるように前記３個以上のセル変換器のうちの少なくとも２個のセル変換器を制御する。 In order to achieve the above object, a power conversion device according to one aspect of the present invention includes three or more cell converters each having a main circuit that generates power input and output between a system AC power source, a pair of input/output terminals through which the power is input and output, and a switch that is arranged to be able to short-circuit the pair of input/output terminals, the pair of input/output terminals being connected in series, and a control unit that controls the main circuit and the switch provided in each of the three or more cell converters, and when all of the switches are controlled to be in a non-conductive state, the control unit controls at least two of the three or more cell converters by control signals generated using carrier signals that have the same phase so that the maximum voltage that can be output is lower than the rated voltage.
本発明の一態様によれば、セル変換器に対するバイパス要求があった場合に、速やかな再起動又は無瞬断での運転継続を行い、かつ高調波の増加を防止することができる。 According to one aspect of the present invention, when a bypass request is made to the cell converter, it is possible to quickly restart the converter or continue operation without interruption, and prevent an increase in harmonics.
本発明の一実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。 One embodiment of the present invention is an example of an apparatus and method for embodying the technical idea of the present invention, and the technical idea of the present invention does not specify the material, shape, structure, arrangement, etc. of the components as described below. The technical idea of the present invention can be modified in various ways within the technical scope defined by the claims.
（電力変換装置の構成）
本発明の一実施形態による電力変換装置について図１から図５を用いて説明する。まず、本実施形態による電力変換装置の概略構成について図１及び図２を用いて説明する。以下、本実施形態による電力変換装置１について、電力系統に連系することができる単相モジュラーマルチレベル変換器（ＭＭＣ）を例にとって説明する。本実施形態による電力変換装置１は、無効電力補償装置に適用することができる。
(Configuration of power conversion device)
A power conversion device according to an embodiment of the present invention will be described with reference to Figures 1 to 5. First, a schematic configuration of the power conversion device according to this embodiment will be described with reference to Figures 1 and 2. Hereinafter, the
図１に示すように、本実施形態による電力変換装置１は、系統交流電源９に接続されている。電力変換装置１は、系統交流電源９との間で入出力する電力を生成する主回路３０１、当該電力が入出力される一対の入出力端子３０３，３０４、及び一対の入出力端子３０３，３０４を短絡可能に設けられたバイパススイッチ（スイッチの一例）３０２をそれぞれ有し、一対の入出力端子３０３，３０４が直列に接続された３個以上（本実施形態ではｎ個（ｎは３以上の自然数）のセル変換器３１＿１，３１＿２，・・・，３１＿ｍ（ｍは３以上かつｎより小さい自然数），３１＿ｎを備えている。バイパススイッチ３０２は例えば機械スイッチである。セル変換器３１＿１～３１＿ｎによって単相クラスタ３が構成されている。電力変換装置１は、３個以上のセル変換器３１＿１～３１＿ｎに設けられたそれぞれの主回路３０１及びバイパススイッチ３０２を制御する制御部５を備えている。
As shown in FIG. 1, the
セル変換器３１＿１～３１＿ｎのそれぞれは、セル変換器３１＿１～３１＿ｎのうちのいずれか２個以上の組み合わせによって系統交流電源９との間で交流電力の入出力ができる駆動能力を有している。このため、電力変換装置１は、セル変換器３１＿１～３１＿ｎの全てが故障していない健全な状態では、セル変換器３１＿１～３１＿ｎの一部の駆動能力を低減させた状態でセル変換器３１＿１～３１＿ｎを動作させる。また、電力変換装置１は、セル変換器３１＿１～３１＿ｎのうちのいずれか「ｎ－ｍ」個の範囲内で故障した場合には、残余の健全セル変換器のうちの駆動能力を低減させて動作させていた健全セル変換器の駆動能力を故障したセル変換器の個数などに応じて向上させて、単相クラスタ３と系統交流電源９との間で交流電力を入出力することができる。このように、セル変換器３１＿１～３１＿ｎのうちの「ｎ－ｍ」個のセル変換器（例えばセル変換器３１＿ｍ＋１～３１＿ｎは、冗長用のセル変換器（以下、「冗長セル変換器」と称する場合がある）として設けられている。
Each of the cell converters 31_1 to 31_n has a driving capability that allows input and output of AC power between the system
制御部５は、セル変換器３１＿１～３１＿ｎのそれぞれに設けられたバイパススイッチ３０２の全てが非導通状態（オフ状態）に制御している場合、位相が互いに同一のキャリア信号を用いて生成される制御信号で冗長セル変換器及び冗長用以外のセル変換器（以下、「主セル変換器」と称する場合がある）を制御するようになっている。例えば、セル変換器３１＿１～３１＿ｍが主セル変換器であり、セル変換器３１＿ｍ＋１～３１＿ｎが冗長セル変換器であるとする。この場合、制御部５は、セル変換器３１＿１～３１＿ｍのいずれか１個と、セル変換器３１＿ｍ＋１～３１＿ｎのうちの少なくとも１個とを、位相が互いに同一のキャリア信号を用いて生成される制御信号で制御する。
When all of the
電力変換装置１では、１個の主セル変換器と、１個又は２個以上の冗長セル変換器とが１組となって、位相が互いに同一のキャリア信号を用いて生成される制御信号で制御されるようになっていてもよい。また、電力変換装置１では、主セル変換器のうちの一部は冗長セル変換器と組になっておらず、残余の主セル変換器のそれぞれが冗長セル変換器のいずれかと組になっていてもよい。また、電力変換装置１では、全ての主セル変換器のそれぞれが冗長セル変換器のいずれかと組になっていてもよい。
In the
ところで、セル変換器３１＿１～３１＿ｎのそれぞれに設けられたバイパススイッチ３０２の全てが非導通状態（オフ状態）に制御している場合は、例えば電力変換装置１の初期状態、セル変換器３１＿１～３１＿ｎのいずれに対してもバイパス要求がなされていない場合などである。セル変換器３１＿１～３１＿ｎのいずれかにバイパス要求がなされる場合は、例えばセル変換器が故障した場合やセル変換器の動作を停止（例えばセル変換器のメンテナンス作業のための停止）する場合である。
When all of the bypass switches 302 provided in each of the cell converters 31_1 to 31_n are controlled to a non-conducting state (off state), this includes, for example, the initial state of the
電力変換装置１は、セル変換器３１＿１～３１＿ｎと系統交流電源９との間に配置されたリアクトルＬを備えている。リアクトルＬは、例えば単相クラスタ３に流れる交流電流Ｉｓを平滑化するために設けられている。また、リアクトルＬは、例えば単相クラスタ３に過電流が流れることを防止するために設けられている。
The
ここで、セル変換器３１＿１～３１＿ｎの構成について説明する。セル変換器３１＿１～３１＿ｎは、互いに同様の構成を有している。このため、セル変換器３１＿１～３１＿ｎの構成についてセル変換器３１＿１を例にとって説明する。 Here, the configuration of the cell converters 31_1 to 31_n will be described. The cell converters 31_1 to 31_n have the same configuration. Therefore, the configuration of the cell converters 31_1 to 31_n will be described using the cell converter 31_1 as an example.
図１に示すように、セル変換器３１＿１に設けられた主回路３０１は、直列に接続された半導体スイッチＱ１（第一半導体スイッチの一例）及び半導体スイッチＱ２（第二半導体スイッチの一例）と、直列に接続された半導体スイッチＱ３（第三半導体スイッチの一例）及び半導体スイッチＱ４（第四半導体スイッチの一例）と、コンデンサＣとを有している。半導体スイッチＱ１～Ｑ４は、例えばＭＯＳ型電界効果トランジスタ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）で構成されている。
As shown in FIG. 1, the
半導体スイッチＱ１及び半導体スイッチＱ２と、半導体スイッチＱ３及び半導体スイッチＱ４と、コンデンサＣとは、並列に接続されている。入出力端子３０３（一対の入出力端子の一方の一例）は、半導体スイッチＱ１及び半導体スイッチＱ２の接続部に接続され、入出力端子３０４（前記一対の入出力端子の他方の一例）は、半導体スイッチＱ３及び半導体スイッチＱ４の接続部に接続されている。 The semiconductor switches Q1 and Q2, the semiconductor switches Q3 and Q4, and the capacitor C are connected in parallel. The input/output terminal 303 (one example of a pair of input/output terminals) is connected to the connection between the semiconductor switches Q1 and Q2, and the input/output terminal 304 (the other example of the pair of input/output terminals) is connected to the connection between the semiconductor switches Q3 and Q4.
主回路３０１は、半導体スイッチＱ１、半導体スイッチＱ２、半導体スイッチＱ３及び半導体スイッチＱ４のそれぞれに逆並列接続された還流用ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４（ダイオードの一例）を有している。
The
本実施形態では、半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４は、パワー半導体素子で構成され、例えばｎ型のＳｉＣ－ＭＯＳＦＥＴで構成されている。半導体スイッチＱ１のドレイン端子は、還流用ダイオードＤ１のカソード端子、半導体スイッチＱ３のドレイン端子及び還流用ダイオードＤ３のカソード端子に接続されている。半導体スイッチＱ１のソース端子は、還流用ダイオードＤ１のアノード端子、半導体スイッチＱ２のドレイン端子及び還流用ダイオードＤ２のカソード端子に接続されている。半導体スイッチＱ１のゲート端子は、制御部５に接続されている。これにより、半導体スイッチＱ１のゲート端子には制御部５から出力される制御信号Ｓｇ１が入力され、半導体スイッチＱ１のオン（導通）／オフ（非導通）が制御される。
In this embodiment, the semiconductor switches Q1, Q2, Q3, and Q4 are composed of power semiconductor elements, for example, n-type SiC-MOSFETs. The drain terminal of the semiconductor switch Q1 is connected to the cathode terminal of the freewheeling diode D1, the drain terminal of the semiconductor switch Q3, and the cathode terminal of the freewheeling diode D3. The source terminal of the semiconductor switch Q1 is connected to the anode terminal of the freewheeling diode D1, the drain terminal of the semiconductor switch Q2, and the cathode terminal of the freewheeling diode D2. The gate terminal of the semiconductor switch Q1 is connected to the
半導体スイッチＱ２のソース端子は、還流用ダイオードＤ２のアノード端子、半導体スイッチＱ４のソース端子及び還流用ダイオードＤ４のアノード端子に接続されている。半導体スイッチＱ２のゲート端子は、制御部５に接続されている。これにより、半導体スイッチＱ２のゲート端子には制御部５から出力される制御信号Ｓｇ２が入力され、半導体スイッチＱ２のオン（導通）／オフ（非導通）が制御される。
The source terminal of the semiconductor switch Q2 is connected to the anode terminal of the freewheeling diode D2, the source terminal of the semiconductor switch Q4, and the anode terminal of the freewheeling diode D4. The gate terminal of the semiconductor switch Q2 is connected to the
半導体スイッチＱ３のソース端子は、還流用ダイオードＤ３のアノード端子、半導体スイッチＱ４のドレイン端子及び還流用ダイオードＤ４のカソード端子に接続されている。半導体スイッチＱ３のゲート端子は、制御部５に接続されている。これにより、半導体スイッチＱ３のゲート端子には制御部５から出力される制御信号Ｓｇ３が入力され、半導体スイッチＱ３のオン（導通）／オフ（非導通）が制御される。
The source terminal of the semiconductor switch Q3 is connected to the anode terminal of the freewheeling diode D3, the drain terminal of the semiconductor switch Q4, and the cathode terminal of the freewheeling diode D4. The gate terminal of the semiconductor switch Q3 is connected to the
半導体スイッチＱ４のゲート端子は、制御部５に接続されている。これにより、半導体スイッチＱ４のゲート端子には制御部５から出力される制御信号Ｓｇ４が入力され、半導体スイッチＱ４のオン（導通）／オフ（非導通）が制御される。
The gate terminal of the semiconductor switch Q4 is connected to the
コンデンサＣの一方の電極は、半導体スイッチＱ１のドレイン端子、還流用ダイオードＤ１のカソード端子、半導体スイッチＱ３のドレイン端子及び還流用ダイオードＤ３のカソード端子に接続されている。コンデンサＣの他方の電極は、半導体スイッチＱ２のソース端子、還流用ダイオードＤ２のアノード端子、半導体スイッチＱ４のソース端子及び還流用ダイオードＤ４のアノード端子に接続されている。 One electrode of the capacitor C is connected to the drain terminal of the semiconductor switch Q1, the cathode terminal of the freewheeling diode D1, the drain terminal of the semiconductor switch Q3, and the cathode terminal of the freewheeling diode D3. The other electrode of the capacitor C is connected to the source terminal of the semiconductor switch Q2, the anode terminal of the freewheeling diode D2, the source terminal of the semiconductor switch Q4, and the anode terminal of the freewheeling diode D4.
半導体スイッチＱ１のソース端子、還流用ダイオードＤ１のアノード端子、半導体スイッチＱ２のドレイン端子及び還流用ダイオードＤ２のカソード端子は、入出力端子３０３及びバイパススイッチ３０２の一端子に接続されている。半導体スイッチＱ３のソース端子、還流用ダイオードＤ３のアノード端子、半導体スイッチＱ４のドレイン端子及び還流用ダイオードＤ４のカソード端子は、入出力端子３０４及びバイパススイッチ３０２の他端子に接続されている。このように、入出力端子３０３，３０４及びバイパススイッチ３０２は、半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４の端子同士が接続された接続部のうちのコンデンサＣが接続されていない接続部に接続されている。
The source terminal of the semiconductor switch Q1, the anode terminal of the freewheeling diode D1, the drain terminal of the semiconductor switch Q2, and the cathode terminal of the freewheeling diode D2 are connected to the input/
セル変換器３１＿１に設けられた入出力端子３０３及びバイパススイッチ３０２の一端子は、リアクトルＬの一端子に接続されている。リアクトルＬの他端子は、系統交流電源９の正極側端子に接続されている。セル変換器３１＿１に設けられた入出力端子３０４及びバイパススイッチ３０２の他端子は、セル変換器３１＿２に設けられた入出力端子３０３及びバイパススイッチ３０２の一端子に接続されている。
The input/
以下同様に、セル変換器３１＿ｉ（ｉは２～ｎ－１の自然数）に設けられた入出力端子３０３及びバイパススイッチ３０２の一端子は、セル変換器３１＿ｉ－１に設けられた入出力端子３０４及びバイパススイッチ３０２の他端子に接続されている。セル変換器３１＿ｉに設けられた入出力端子３０４及びバイパススイッチ３０２の他端子は、セル変換器３１＿ｉ＋１に設けられた入出力端子３０３及びバイパススイッチ３０２の一端子に接続されている。
Similarly, the input/
セル変換器３１＿ｎに設けられた入出力端子３０３及びバイパススイッチ３０２の一端子は、セル変換器３１＿ｎ－１に設けられた入出力端子３０４及びバイパススイッチ３０２の他端子に接続されている。セル変換器３１＿ｎに設けられた入出力端子３０４及びバイパススイッチ３０２の他端子は、系統交流電源９の負極側端子に接続されている。
The input/
図１に示すように、制御部５は、半導体スイッチＱ１のスイッチングを制御する制御信号Ｓｇ１をセル変換器３１＿１～３１＿ｎに設けられた主回路３０１のそれぞれに個別に出力する。制御部５は、半導体スイッチＱ２のスイッチングを制御する制御信号Ｓｇ２をセル変換器３１＿１～３１＿ｎに設けられた主回路３０１のそれぞれに個別に出力する。制御部５は、半導体スイッチＱ３のスイッチングを制御する制御信号Ｓｇ３をセル変換器３１＿１～３１＿ｎに設けられた主回路３０１のそれぞれに個別に出力する。制御部５は、半導体スイッチＱ４のスイッチングを制御する制御信号Ｓｇ４をセル変換器３１＿１～３１＿ｎに設けられた主回路３０１のそれぞれに個別に出力する。
As shown in FIG. 1, the
制御部５は、セル変換器３１＿１に設けられたバイパススイッチ３０２のスイッチングを制御するスイッチング信号Ｓｓｄ１をセル変換器３１＿１に出力する。制御部５は、セル変換器３１＿ｉに設けられたバイパススイッチ３０２のスイッチングを制御するスイッチング信号Ｓｓｄｉ（ｉは２～ｎ－１の自然数）をセル変換器３１＿ｉに出力する。制御部５は、セル変換器３１＿ｎに設けられたバイパススイッチ３０２のスイッチングを制御するスイッチング信号Ｓｓｄｎをセル変換器３１＿ｎに出力する。
The
制御部５は、セル変換器３１＿１～３１＿ｎをパルス幅変調（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ：ＰＷＭ）によって制御する。制御部５は、ＰＷＭ制御において、複数のキャリア信号の山及び谷のタイミングでセル変換器３１＿１，・・・，３１＿ｍ，・・・，３１＿ｎの出力電圧Ｖ１，・・・Ｖｍ，・・・，Ｖｎを追従させる出力電圧指令を更新する。すなわち、制御部５が出力電圧指令を演算する演算周期は、複数のキャリア信号の隣り合う山及び谷の間隔となる。したがって、制御部５がセル変換器３１＿１～３１＿ｎを制御するための制御信号Ｓｇ１～Ｓｇ４を生成するために用いるキャリア信号の周波数をｆｃとし、セル変換器３１＿１～３１＿ｎのうちの主セル変換器の個数をＭとすると、出力電圧指令の演算周期Ｐｃは、以下の式（１）で表される。
Ｐｃ＝１／（ｆｃ×Ｍ×２） ・・・（１）
The
Pc=1/(fc×M×2)...(1)
電力変換装置１では、セル変換器３１＿１～３１＿ｎに設けられたバイパススイッチ３０２の全てが非導通状態に制御されている場合（例えば電力変換装置１の初期状態の場合）、セル変換器３１＿１～３１＿ｎのうちの主セル変換器及び冗長セル変換器の組を制御するそれぞれの制御信号Ｓｇ１～Ｓｇ４は、位相が互いに同一のキャリア信号を用いて生成される。このため、主セル変換器の個数Ｍは、位相が異なるキャリア信号の個数と等しくなる。
In the
電力変換装置１は、主セル変換器の個数Ｍと同数のセル変換器によって交流電圧Ｖｉｏの最大値（交流電圧Ｖｉｏの定格電圧）を出力できるように設計される。ここで、交流電圧Ｖｉｏは、セル変換器３１＿１～３１＿ｎの出力電圧Ｖ１～Ｖｎを合計した電圧であり、単相クラスタ３の出力電圧である。また、故障などが発生していない通常状態でセル変換器３１＿１～３１＿ｎの全てが動作することによって、セル変換器３１＿１～３１＿ｎが出力する出力電圧Ｖ１～Ｖｎの合計の電圧が交流電圧Ｖｉｏの定格電圧と等しいとする。電力変換装置１では、この場合にセル変換器３１＿１～３１＿ｎのうちの単独セル変換器の出力する電圧がセル変換器３１＿１～３１＿ｎの定格電圧に設定される。ここで、「単独セル変換器」とは、主セル変換器のうちの冗長セル変換器と組になっていないセル変換器をいう。
The
電力変換装置１において使用されるキャリア信号の個数は、上述のとおり、主セル変換器の個数Ｍと等しいので、ｍ個目（ｍは１～Ｍの自然数）のキャリア信号の位相θｍは、以下の式（２）によって表される。
θｍ＝１８０°×（ｍ－１）／Ｍ ・・・（２）
As described above, the number of carrier signals used in the
θm=180°×(m-1)/M...(2)
冗長セル変換器の制御信号Ｓｇ１～Ｓｇ４を生成するために用いられるキャリア信号の位相は、式（２）によって表されるいずれかの位相と一致する。電力変換装置１は、式（２）によって複数のキャリア信号の位相を設定することによって、セル変換器３１＿１～３１＿ｎの出力電圧Ｖ１～Ｖｎ及びセル変換器３１＿１～３１＿ｎに流れる交流電流Ｉｓの高調波を低減することができる。
The phase of the carrier signal used to generate the control signals Sg1 to Sg4 of the redundant cell converters coincides with one of the phases expressed by equation (2). By setting the phases of multiple carrier signals according to equation (2), the
セル変換器３１＿ｋ（ｋは１～ｎの自然数）（すなわち、セル変換器３１＿１～３１＿ｎ）に設けられたバイパススイッチ３０２の全てが非導通状態に制御されている場合に、同一位相のキャリア信号に係るセル変換器の個数をＲとし、単相クラスタ３の出力電圧を追従させる出力電圧指令をＶｉｏ＊とすると、セル変換器３１＿ｋの出力電圧Ｖｋ（ｋは１～ｎの自然数）を追従させる出力電圧指令Ｖｄｄｋ＊は、以下の式（３）で表される。
Ｖｄｄｋ＊＝Ｖｉｏ＊／（Ｍ×Ｒ） ・・・（３）
When all of the bypass switches 302 provided in the cell converter 31_k (k is a natural number from 1 to n) (i.e., the cell converters 31_1 to 31_n) are controlled to a non-conductive state, if the number of cell converters related to a carrier signal of the same phase is R and the output voltage command for tracking the output voltage of the single-
Vddk * =Vio * /(M×R)...(3)
詳細は後述するが、本実施形態では、制御部５は、式（１）から式（３）で表される機能を発揮するように構成されている。このため、制御部５は、セル変換器３１＿ｋの出力電圧Ｖｋが出力電圧指令Ｖｄｄｋ＊を追従するようにセル変換器３１＿ｋを制御するので、セル変換器３１＿ｋの出力電圧Ｖｋは、以下の式（４）で表される。
Ｖｋ＝Ｖｉｏ／（Ｍ×Ｒ） ・・・（４）
Although details will be described later, in this embodiment, the
Vk=Vio/(M×R)...(4)
例えば、単独セル変換器の出力電圧指令は、式（３）においてＲ＝１によって表される。このため、制御部５は、単相クラスタ３の出力電圧の電圧指令をＶｉｏ＊を主セル変換器の個数Ｍ及び同一位相のキャリア信号に係るセル変換器の個数Ｒ（Ｒ＝１）で除して得られる出力電圧指令Ｖｄｄｋ＊に、単独セル変換器の出力電圧が追従できるように当該単独セル変換器を制御する制御信号Ｓｇ１～Ｓｇ４を生成する。
For example, the output voltage command of the single cell converter is expressed by R = 1 in equation (3). Therefore, the
また、位相が互いに同一のキャリア信号に係る非単独セル変換器及び冗長セル変換器の出力電圧指令は、式（３）においてＲ＞１（但し、Ｒは自然数）によって表される。このため、制御部５は、セル変換器３１＿１～３１＿ｎに設けられたバイパススイッチ３０２の全てを非導通状態に制御している場合に、位相が互いに同一のキャリア信号を用いて生成された制御信号Ｓｇ１～Ｓｇ４によって、非単独セル変換器及び冗長セル変換器が出力可能な最大電圧が単独セル変換器の定格電圧よりも低くなるようにセル変換器３１＿１～３１＿ｎ（３個以上のセル変換器の一例）のうちの非単独セル変換器及び冗長セル変換器（少なくとも２個のセル変換器の一例）を制御する。
The output voltage commands of the non-single cell converter and the redundant cell converter associated with carrier signals having the same phase are expressed in formula (3) by R>1 (where R is a natural number). Therefore, when the
また、位相が互いに同一のキャリア信号に係る非単独セル変換器及び冗長セル変換器のいずれかにバイパス要求が実行された場合には、当該バイパス要求があったセル変換器は、電圧を出力しなくなる。この場合、式（３）における個数Ｒが当該バイパス要求のあったセル変換器の個数分だけ小さくなる。このため、位相が互いに同一のキャリア信号に係る非単独セル変換器及び冗長セル変換器のうちの残余のセル変換器のそれぞれは、出力電圧Ｖｋが増加するように調節される。 In addition, when a bypass request is executed for any of the non-single cell converters and redundant cell converters associated with carrier signals having the same phase, the cell converter for which the bypass request was issued will no longer output voltage. In this case, the number R in equation (3) is reduced by the number of cell converters for which the bypass request was issued. Therefore, the remaining cell converters among the non-single cell converters and redundant cell converters associated with carrier signals having the same phase are adjusted so that the output voltage Vk increases.
すなわち、制御部５は、単相クラスタ３の出力電圧の出力電圧指令をＶｉｏ＊を主セル変換器の個数Ｍ及び同一位相のキャリア信号に係るセル変換器の個数Ｒ（当該バイパス要求の前の個数Ｒよりも小さい値）で除して得られる出力電圧指令Ｖｄｄｋ＊に、単独セル変換器の出力電圧が追従できるように当該単独セル変換器を制御する制御信号Ｓｇ１～Ｓｇ４を生成する。
That is, the
このように、制御部５は、導通状態に制御するバイパススイッチ３０２が非単独セル変換器及び冗長セル変換器（少なくとも２個のセル変換器の一例）の中に含まれている場合、非導通状態に制御するバイパススイッチ３０２を有する非単独セル変換器及び冗長セル変換器の出力可能な最大電圧が、バイパススイッチ３０２の全てを非導通状態に制御している場合に設定した当該最大電圧よりも、単独セル変換器の定格電圧を超えない範囲内で高くなるように、出力電圧指令Ｖｄｄｋ＊を設定する。
In this way, when the
こうして出力電圧指令Ｖｄｄｋ＊を設定することにより、制御部５は、導通状態に制御するバイパススイッチ３０２が非単独セル変換器及び冗長セル変換器（少なくとも２個のセル変換器の一例）の中に含まれている場合、非導通状態に制御するバイパススイッチ３０２を有する非単独セル変換器及び冗長セル変換器の出力可能な最大電圧を、バイパススイッチ３０２の全てを非導通状態に制御している場合に設定した当該最大電圧よりも、単独セル変換器の定格電圧を超えない範囲内で高くする設定することができる。
By setting the output voltage command Vddk * in this manner, when the
これにより、同一位相のキャリア信号に係る冗長セル変換器及び非単独セル変換器のうちの少なくとも１個のセル変換器が故障したとしても、残余のセル変換器によって故障したセル変換器が出力していた電圧を補うことができる。このため、電力変換装置１は、冗長セル変換器及び非単独セル変換器の少なくとも１個が故障したとしても、単相クラスタ３が出力する交流電圧Ｖｉｏの定格電圧を維持できる。さらに、この場合、同一位相のキャリア信号に係る冗長セル変換器及び非単独セル変換器の少なくとも１個のセル変換器が動作を継続するので、電力変換装置１において当該バイパス要求の前後で使用されるキャリア信号に変更がない。このため、電力変換装置１は、電圧指令の演算周期を変更する必要がなく、速やかな再起動又は無瞬断での運転継続を行うことができる。
As a result, even if at least one of the redundant cell converters and non-single cell converters related to the carrier signal of the same phase fails, the remaining cell converter can compensate for the voltage output by the failed cell converter. Therefore, even if at least one of the redundant cell converters and non-single cell converters fails, the
また、制御部５は、単独セル変換器にバイパス要求があった場合、当該バイパス要求のあった単独セル変換器が電力を出力しなくなるように、当該単独セル変換器を制御するための制御信号Ｓｇ１～Ｓｇ４の出力を制限する。この場合、詳細は後述するが、制御部５は、組になっている非単独セル変換器及び冗長セル変換器のいずれかの出力電圧Ｖｋが増加するように、当該出力電圧Ｖｋのための出力電圧指令Ｖｄｄｋ＊を設定する。さらに、制御部５は、非単独セル変換器及び冗長セル変換器のうちの出力電圧Ｖｋを増加させるセル変換器の制御信号Ｓｇ１～Ｓｇ４を生成するためのキャリア信号の位相を、バイパス要求のあった単独セル変換器の制御信号を生成するためのキャリア信号の位相に変更する。
Furthermore, when a bypass request is made for an individual cell converter, the
つまり、制御部５は、位相が互いに同一のキャリア信号である第一キャリア信号を用いて生成された制御信号Ｓｇ１～Ｓｇ４によって制御される非単独セル変換器及び冗長セル変換器（少なくとも２個のセル変換器である第一セル変換器の一例）に設けられたバイパススイッチ３０２の全てを非導通状態に制御し、かつ第一キャリア信号とは位相の異なる１個又は２個以上の第二キャリア信号を用いて生成された制御信号Ｓｇ１～Ｓｇ４によって制御される単独セル変換器（１個又は２個以上の残余のセル変換器である第二セル変換器の一例）に設けられたバイパススイッチ３０２の少なくとも１個を導通状態に制御しているとする。
In other words, the
この場合、制御部５は、バイパススイッチ３０２を導通状態に制御している単独セル変換器を制御する制御信号Ｓｇ１～Ｓｇ４の生成に用いられた第二キャリア信号の位相と同じ位相に第一キャリア信号の位相を変更する。さらに、制御部５は、非単独セル変換器及び冗長セル変換器の出力可能な最大電圧が、第一キャリア信号の位相の変更前に設定した当該最大電圧よりも定格電圧を超えない範囲内で高くなるように出力電圧指令Ｖｄｄｋ＊を設定する。
In this case, the
このように出力電圧指令Ｖｄｄｋ＊を設定することにより、制御部５は、非単独セル変換器及び冗長セル変換器の出力可能な最大電圧を、第一キャリア信号の位相の変更前に設定した当該最大電圧よりも定格電圧を超えない範囲内で高くなるように設定することができる。
By setting the output voltage command Vddk * in this manner, the
このように、制御部５は、位相が互いに同一のキャリア信号に係る非単独セル変換器及び冗長セル変換器に設けられたバイパススイッチ３０２のいずれかにバイパス要求があった場合、あるいは単独セル変換器に設けられたバイパススイッチ３０２にバイパス要求があった場合のいずれであっても、バイパス要求の前後で単相クラスタ３が出力する交流電圧Ｖｉｏが定格電圧を維持されるようにセル変換器３１＿ｋを制御できる。さらに、制御部５は、当該バイパス要求の前後で使用されるキャリア信号を変更せずにセル変換器３１＿ｋを制御できる。このため、電力変換装置１は、電圧指令の演算周期を変更する必要がなく、速やかな再起動又は無瞬断での運転継続を行うことができる。
In this way, the
同一位相のキャリア信号に係るセル変換器の個数Ｒは、冗長セル変換器及び当該セル変換器と組になっている主セル変換器のそれぞれに設けられたバイパススイッチ３０２の少なくとも１個にバイパス要求があった場合（例えばセル変換器が故障した場合）に減少する。以下、冗長セル変換器と組になっている主セル変換器を「非単独セル変換器」と称する場合がある。また、当該個数Ｒは、当該バイパススイッチ３０２の少なくとも１個にバイパス要求の解除要求があった場合（例えばセル変換器が復旧した場合）に増加する。このため、個数Ｒは、組となっている冗長セル変換器及び主セル変換器の状態に応じて増減する変数である。 The number R of cell converters related to carrier signals of the same phase decreases when a bypass request is made to at least one of the bypass switches 302 provided in the redundant cell converter and the main cell converter paired with the redundant cell converter (e.g., when the cell converter fails). Hereinafter, the main cell converter paired with the redundant cell converter may be referred to as a "non-single cell converter." The number R increases when a request to release the bypass request is made to at least one of the bypass switches 302 (e.g., when the cell converter is restored). For this reason, the number R is a variable that increases or decreases depending on the state of the paired redundant cell converter and main cell converter.
図１に示すように、セル変換器３１＿１は、セル変換器３１＿１が故障した場合に故障情報信号Ｓｂ１を制御部５に出力する。セル変換器３１＿ｉは、セル変換器３１＿ｉが故障した場合に故障情報信号Ｓｂｉ（ｉは２～ｎ－１の自然数）を制御部５に出力する。セル変換器３１＿ｎは、セル変換器３１＿ｎが故障した場合に故障情報信号Ｓｂｎを制御部５に出力する。セル変換器３１＿１～３１＿ｎの故障として例えば、入力される制御信号Ｓｇ１～Ｓｇ４の電圧レベルによらずに半導体スイッチＱ１～Ｑ４の少なくとも１つが短絡状態又は開放状態を維持する故障が挙げられる。
As shown in FIG. 1, cell converter 31_1 outputs a fault information signal Sb1 to the
電力変換装置１は、半導体スイッチＱ１～Ｑ４のそれぞれのドレイン・ソース間電圧及びコンデンサＣの直流電圧Ｖｃ１，Ｖｃ２，・・・，Ｖｃｍ，・・・，Ｖｃｎがセル変換器３１＿１，３１＿２，・・・，３１＿ｍ，・・・，３１＿ｎから制御部５に入力されるように構成されている。制御部５は、このドレイン・ソース間電圧を故障情報信号Ｓｂ１，Ｓｂ２，・・・，Ｓｂｍ，・・・，Ｓｂｎとして用いてもよい。この場合、制御部５は、制御信号Ｓｇ１～Ｓｇ４に基づく制御によって得られる半導体スイッチＱ１～Ｑ４のドレイン・ソース間電圧と、セル変換器３１＿１～３１＿ｎから入力されるドレイン・ソース間電圧との一致度が規定値を満しているか否かを判定する。制御部５は、当該規定を満たしていないドレイン・ソース間電圧を出力する半導体スイッチが故障していると判定し、当該半導体スイッチを有するセル変換器を故障したセル変換器（故障セル変換器）と認定する。
The
また、制御部５は、コンデンサＣの直流電圧Ｖｃ１～Ｖｃｎを故障情報信号Ｓｂ１～Ｓｂｎとして用いてもよい。この場合、制御部５は、セル変換器３１＿１～３１＿ｎのそれぞれに設けられたコンデンサＣの直流電圧の指令値と、セル変換器３１＿１～３１＿ｎのそれぞれから入力される直流電圧Ｖｃ１～Ｖｃｎとの一致度が規定値を満しているか否かを判定する。制御部５は、当該規定を満たしていない直流電圧のコンデンサが故障していると判定し、当該コンデンサを有するセル変換器を故障セル変換器と認定する。
The
次に、制御部５の要部の構成（制御信号Ｓｇ１～Ｓｇ４の生成に関連する構成）について図１を参照しつつ図２を用いて説明する。 Next, the configuration of the main parts of the control unit 5 (the configuration related to the generation of the control signals Sg1 to Sg4) will be described using FIG. 2 while also referring to FIG. 1.
図２に示すように、制御部５は、単相クラスタ３の交流電圧Ｖｉｏを追従させる出力電圧指令Ｖｉｏ＊を生成する電圧指令生成部５４を有している。詳細な説明は省略するが、電圧指令生成部５４は、セル変換器３１＿１～３１＿ｎに設けられたコンデンサＣの直流電圧Ｖｃ１～Ｖｃｎ、単相クラスタ３に流れる電流及び系統交流電源９の交流電圧Ｖｓに基づいて出力電圧指令Ｖｉｏ＊を生成する。
2, the
図２に示すように、制御部５は、電圧指令生成部５４で生成された出力電圧指令Ｖｉｏ＊をキャリア信号の総数（以下「キャリア信号数」と称する）Ｃｔｎで除算する除算部５３を有している。キャリア信号数Ｃｔｎは、主セル変換器の個数Ｍと同数である。除算部５３は、電圧指令生成部５４から入力されて単相クラスタ３が出力する交流電圧Ｖｉｏを追従させる出力電圧指令Ｖｉｏ＊をキャリア信号数Ｃｔｎで除算して出力電圧指令Ｖｉｏｄ＊を生成する。したがって、セル変換器３１＿ｋが出力する出力電圧Ｖｋは、制御信号Ｓｇ１～Ｓｇ４を生成するために用いられるキャリア信号数Ｃｔｎ（すなわち主セル変換器の個数Ｍ）が多いほど低くなる。また、出力電圧指令Ｖｉｏ＊の最大値が単独セル変換器の定格電圧の電圧値となる。
As shown in FIG. 2, the
図２に示すように、制御部５は、セル変換器３１＿１～３１＿ｎに設けられたバイパススイッチ３０２を制御するためのスイッチング信号Ｓｓｄ１～Ｓｓｄｎを生成するスイッチング信号生成部５５を有している。詳細な説明は省略するが、スイッチング信号生成部５５は、セル変換器３１＿１～３１＿ｎから入力される故障情報信号Ｓｂ１～Ｓｂｎに基づいてスイッチング信号Ｓｓｄ１～Ｓｓｄｎを生成する。スイッチング信号生成部５５は、セル変換器３１＿ｋが故障したことを示す故障情報信号Ｓｂｋ（ｋは１～ｎの自然数）が入力された場合、セル変換器３１＿ｋに設けられたバイパススイッチ３０２を導通状態に制御するため（例えば電圧レベルが高レベル）のスイッチング信号Ｓｓｄｋを生成する。一方、スイッチング信号生成部５５は、セル変換器３１＿ｋが故障していないことを示す故障情報信号Ｓｂｋが入力された場合、セル変換器３１＿ｋに設けられたバイパススイッチ３０２を非導通状態に制御するため（例えば電圧レベルが低レベル）のスイッチング信号Ｓｓｄｋを生成する。スイッチング信号生成部５５は、生成したスイッチング信号Ｓｓｄｋをセル変換器３１＿ｋ及び制御信号調節部５２（詳細は後述）に出力する。
2, the
図２に示すように、制御部５は、制御信号生成部５１＿ｋ（詳細は後述）で生成される制御信号Ｓｇ１～Ｓｇ４の出力を調節する制御信号調節部５２を有している。制御信号調節部５２は、スイッチング信号生成部５５から入力されるスイッチング信号Ｓｓｄｋに基づいて、同一位相のキャリア信号に係るセル変換器の個数Ｒｋ（ｋは１～ｎの自然数）を含む個数情報ＲＩｋと、キャリア信号の位相情報ＰＩｋ（ｋは１～ｎの自然数）と、出力制御信号ＳＦｋとを生成する。制御信号調節部５２は、生成した個数情報ＲＩｋ、位相情報ＰＩｋ及び出力制御信号ＳＦｋを制御信号生成部５１＿ｋに出力する。
As shown in FIG. 2, the
制御信号調節部５２には、セル変換器３１＿ｋのうち、単独セル変換器として機能するセル変換器の情報と、非単独セル変換器として機能するセル変換器の情報と、冗長セル変換器として機能するセル変換器の情報とが予め設定されている。さらに、制御信号調節部５２には、位相が互い同一のキャリア信号を用いて生成された制御信号Ｓｇ１～Ｓｇ４によって制御される非単独セル変換器及び冗長セル変換器の情報（すなわち組となっている非単独セル変換器及び冗長セル変換器の情報）が予め設定されている。
In the control
制御信号調節部５２は、スイッチング信号生成部５５から入力されるスイッチング信号Ｓｓｄｋの例えば電圧レベルに基づいて、セル変換器３１＿ｋを現状の制御を維持していてよいのか、あるいは、いずれかのセル変換器３１＿ｋの出力電圧Ｖｋの最大電圧を変更するとともに必要に応じて当該セル変換器３１＿ｋに係るキャリア信号の位相を変更するのかを判定する。制御信号調節部５２は、判定結果に基づいて生成した個数情報ＲＩｋ、位相情報ＰＩｋ及び出力制御信号ＳＦｋを制御信号生成部５１＿ｋにそれぞれ出力する。
The
図２に示すように、制御部５は、セル変換器３１＿ｋのそれぞれを制御する制御信号Ｓｇ１～Ｓｇ４を生成する制御信号生成部５１＿ｋ（ｋは１～ｎの自然数）を有している。図２では、セル変換器３１＿ｋのうち、セル変換器３１＿１（図１参照）を制御する制御信号Ｓｇ１～Ｓｇ４を生成する制御信号生成部５１＿１と、セル変換器３１＿２（図１参照）を制御する制御信号Ｓｇ１～Ｓｇ４を生成する制御信号生成部５１＿２と、セル変換器３１＿ｍ（図１参照）を制御する制御信号Ｓｇ１～Ｓｇ４を生成する制御信号生成部５１＿ｍと、セル変換器３１＿ｎ（図１参照）を制御する制御信号Ｓｇ１～Ｓｇ４を生成する制御信号生成部５１＿ｎとが図示されている。
As shown in FIG. 2, the
図２に示すように、制御信号生成部５１＿ｋは、除算部５３及び制御信号調節部５２に接続された除算部５１１と、除算部５１１に接続されたインバータ回路５１５と、制御信号調節部５２に接続されたキャリア信号生成部５１２とを有している。また、制御信号生成部５１＿ｋは、除算部５１１及びキャリア信号生成部５１２に接続されたＰＷＭ演算部５１３と、ＰＷＭ演算部５１３及び制御信号調節部５２に接続された論理積回路（ＡＮＤゲート）５１４とを有している。さらに、制御信号生成部５１＿ｋは、インバータ回路５１５及びキャリア信号生成部５１２に接続されたＰＷＭ演算部５１６と、ＰＷＭ演算部５１６及び制御信号調節部５２に接続された論理積回路（ＡＮＤゲート）５１７とを有している。
2, the control signal generating unit 51_k has a
除算部５１１、キャリア信号生成部５１２、ＰＷＭ演算部５１３及び論理積回路５１４によってセル変換器３１＿ｋに設けられた半導体スイッチＱ１，Ｑ３を制御する制御信号Ｓg１，Ｓｇ３が生成される。除算部５１１、インバータ回路５１５、キャリア信号生成部５１２、ＰＷＭ演算部５１６及び論理積回路５１７によってセル変換器３１＿ｋに設けられた半導体スイッチＱ２，Ｑ４を制御する制御信号Ｓｇ２，Ｓｇ４が生成される。
The
除算部５１１は、除算部５３から入力される出力電圧指令Ｖｉｏ＊を、制御信号調節部５２から入力される個数情報ＲＩｋに含まれている個数Ｒで除算して出力電圧指令Ｖｄｄ＊を生成する。除算部５１１で生成される出力電圧指令Ｖｄｄ＊は、主セル変換器の個数Ｍと同数のキャリア信号数Ｃｔｎ及び同一位相のキャリア信号に係るセル変換器の個数Ｒｋによって、単相クラスタ３が出力する交流電圧Ｖｉｏを追従させる出力電圧指令を除算して得られる。したがって、除算部５３及び除算部５１１による動作によって、式（３）によって表される演算が実行される。
The
キャリア信号生成部５１２には、式（２）に基づいて算出される位相θｍのキャリア信号ＣＳｍが予め複数設定されている。制御信号調節部５２から入力されるキャリア信号の位相情報ＰＩｋには、例えば位相の情報が含まれている。キャリア信号生成部５１２は、制御信号調節部５２から入力される位相情報ＰＩｋに含まれている位相と同じ位相θｍのキャリア信号Ｃｓｍを、制御信号Ｓｇ１～Ｓｇ４を生成するためのキャリア信号ＣＳｋ（ｋは１～ｎの自然数）として決定する。
The carrier
ＰＷＭ演算部５１３は、キャリア信号生成部５１２から入力されるキャリア信号ＣＳｋと、除算部５１１から入力される出力電圧指令Ｖｄｄｋ＊とに基づいてパルス信号を生成する。より具体的には、ＰＷＭ演算部５１３は例えば、出力電圧指令Ｖｄｄｋ＊の電圧レベルがキャリア信号ＣＳｋの電圧レベルよりも大きい場合に電圧レベルが正の電圧を出力する。また、ＰＷＭ演算部５１３は例えば、出力電圧指令Ｖｄｄｋ＊の電圧レベルがキャリア信号ＣＳｋの電圧レベルよりも小さい場合に電圧レベルがゼロの電圧を出力する。このように、ＰＷＭ演算部５１３は、出力電圧指令Ｖｄｄｋ＊及びキャリア信号ＣＳｋのそれぞれの電圧レベルの大小関係に基づくパルス信号を生成する。
The
論理積回路５１４は、ＰＷＭ演算部５１３から入力されるパルス信号と、制御信号調節部５２から入力される出力制御信号ＳＦｋとの論理積を演算し、セル変換器３１＿ｋの主回路３０１に設けられた半導体スイッチＱ１，Ｑ３のゲート端子に入力される制御信号Ｓｇ１，Ｓｇ３を生成する。
The
詳細は後述するが、出力制御信号ＳＦｋは、セル変換器３１ｕ＿ｋにバイパス要求がなされていない場合（例えばセル変換器３１＿ｋが故障していない場合）には例えば電圧レベルが高レベルに制御される信号である。一方、出力制御信号ＳＦｋは、セル変換器３１ｕ＿ｋにバイパス要求がなされている場合（例えばセル変換器３１＿ｋが故障している場合）には例えば電圧レベルが低レベルに制御される信号である。このため、セル変換器３１ｕ＿ｋに設けられた半導体スイッチＱ１，Ｑ３のゲート端子には、セル変換器３１ｕ＿ｋに対してバイパス要求がなされていない場合に電圧レベルが変化するパルス状の制御信号Ｓｇ１，Ｓｇ３が入力され、セル変換器３１ｕ＿ｋに対してバイパス要求がなされている場合に電圧レベルが低レベルで一定の制御信号Ｓｇ１，Ｓｇ３が入力される。したがって、セル変換器３１ｕ＿ｋに対してバイパス要求がなされている場合には、セル変換器３１ｕ＿ｋに設けられた半導体スイッチＱ１，Ｑ３は非動作状態に維持される。このため、ＰＷＭ演算部５１３がＰＷＭ演算した結果は、セル変換器３１ｕ＿ｋに対してバイパス要求がなされていない場合に反映される。
Although the details will be described later, the output control signal SFk is a signal whose voltage level is controlled to a high level, for example, when a bypass request is not made to the cell converter 31u_k (for example, when the cell converter 31_k is not broken). On the other hand, the output control signal SFk is a signal whose voltage level is controlled to a low level, for example, when a bypass request is made to the cell converter 31u_k (for example, when the cell converter 31_k is broken). For this reason, pulse-shaped control signals Sg1 and Sg3 whose voltage level changes when a bypass request is not made to the cell converter 31u_k are input to the gate terminals of the semiconductor switches Q1 and Q3 provided in the cell converter 31u_k, and constant control signals Sg1 and Sg3 whose voltage level is low are input when a bypass request is made to the cell converter 31u_k. Therefore, when a bypass request is made to the cell converter 31u_k, the semiconductor switches Q1 and Q3 provided in the cell converter 31u_k are maintained in a non-operating state. Therefore, the result of the PWM calculation performed by the
図２に示すように、インバータ回路５１５は、除算部５１１から入力される出力電圧指令Ｖｄｄｋ＊の極性を反転させた反転信号ＶｄｄｋＩ＊を出力する。
As shown in FIG. 2, the
ＰＷＭ演算部５１６は、キャリア信号生成部５１２から入力されるキャリア信号ＣＳｋと、インバータ回路５１５から入力される反転信号ＶｄｄｋＩ＊とに基づいてパルス信号を生成する。より具体的には、ＰＷＭ演算部５１６は例えば、反転信号ＶｄｄｋＩ＊の電圧レベルがキャリア信号ＣＳｋの電圧レベルよりも大きい場合に電圧レベルが正の電圧を出力する。また、ＰＷＭ演算部５１６は例えば、反転信号ＶｄｄｋＩ＊の電圧レベルがキャリア信号ＣＳｋの電圧レベルよりも小さい場合に電圧レベルがゼロの電圧を出力する。このように、ＰＷＭ演算部５１６は、反転信号ＶｄｄｋＩ＊及びキャリア信号ＣＳｋのそれぞれの電圧レベルの大小関係に基づくパルス信号を生成する。
The
論理積回路５１７は、ＰＷＭ演算部５１６から入力されるパルス信号と、制御信号調節部５２から入力される出力制御信号ＳＦｋとの論理積を演算し、セル変換器３１＿ｋの主回路３０１に設けられた半導体スイッチＱ２，Ｑ４のゲート端子に入力される制御信号Ｓｇ２，Ｓｇ４を生成する。
The
セル変換器３１ｕ＿ｋに設けられた半導体スイッチＱ２，Ｑ４のゲート端子には、セル変換器３１ｕ＿ｋに対してバイパス要求がなされていない（例えばセル変換器３１＿ｋが故障していない）場合に電圧レベルが変化するパルス状の制御信号Ｓｇ２，Ｓｇ４が入力され、セル変換器３１ｕ＿ｋに対してバイパス要求がなされている（セル変換器３１＿ｋが故障している）場合に電圧レベルが低レベルで一定の制御信号Ｓｇ２，Ｓｇ４が入力される。したがって、セル変換器３１ｕ＿ｋに対してバイパス要求がなされている場合には、セル変換器３１ｕ＿ｋに設けられた半導体スイッチＱ２，Ｑ４は非動作状態に維持される。このため、ＰＷＭ演算部５１６がＰＷＭ演算した結果は、セル変換器３１ｕ＿ｋに対してバイパス要求がなされていない場合に反映される。
When no bypass request is made to the cell converter 31u_k (e.g., the cell converter 31_k is not broken), pulse-shaped control signals Sg2 and Sg4 whose voltage levels change are input to the gate terminals of the semiconductor switches Q2 and Q4 provided in the cell converter 31u_k, and when a bypass request is made to the cell converter 31u_k (the cell converter 31_k is broken), constant control signals Sg2 and Sg4 whose voltage levels are low are input. Therefore, when a bypass request is made to the cell converter 31u_k, the semiconductor switches Q2 and Q4 provided in the cell converter 31u_k are maintained in a non-operating state. Therefore, the result of the PWM calculation by the
（電力変換装置の動作）
次に、本実施形態による電力変換装置１の動作について図１及び図２を参照しつつ図３から図５を用いて説明する。以下、電力変換装置１の動作について、単相クラスタ３は、直列に接続された３個のセル変換器３１＿１，３１＿２，３１＿３（ｎ＝３）を有する場合を例にとって説明する。
(Operation of the power conversion device)
Next, the operation of the
（通常動作）
まず、例えばセル変換器３１＿１，３１＿２，３１＿３の全てが故障しておらず、セル変換器３１＿１，３１＿２，３１＿３に対してバイパス要求がなされていない場合における電力変換装置１の通常動作について図１及び図２を参照しつつ図３を用いて説明する。
(Normal operation)
First, normal operation of the
表１は、電力変換装置１の初期状態を示す表である。表１中の「セル変換器」は、電力変換装置１の単相クラスタ３に設けられたセル変換器３１＿１，３１＿２，３１＿３を表している。表１中の「セル変換器」欄に示す数値「３１＿１」、「３１＿１」及び「３１＿３」は、セル変換器３１＿１，３１＿２，３１＿３の参照符号を表している。
Table 1 shows the initial state of the
表１中の「キャリア信号」は、電力変換装置１において用いられるキャリア信号を表している。「キャリア信号」欄は「参照符号」及び「位相［°］」の２つに分けられている。表１中の「参照符号」は電力変換装置１において用いられるキャリア信号の種類を参照符号で表し、表１中の「位相［°］」はキャリア信号の初期状態での位相（初期位相）を表している。表１中の「参照符号」欄に示す記号「ＣＳ１」、「ＣＳ２」及び「ＣＳ３」は、キャリア信号ＣＳ１，ＣＳ２，ＣＳ３の参照符号を表している。
"Carrier signal" in Table 1 represents the carrier signal used in the
表１中の「出力電圧指令［％］」は、セル変換器３１＿１，３１＿２，３１＿３のそれぞれの出力電圧指令Ｖｄｄ１＊，Ｖｄｄ２＊，Ｖｄｄ３＊を表している。「出力電圧指令［％］」欄には、セル変換器３１＿１，３１＿２，３１＿３の出力電圧指令Ｖｄｄ１＊，Ｖｄｄ２＊，Ｖｄｄ３＊が単相クラスタ３から出力される交流電圧Ｖｉｏを追従させるための出力電圧指令Ｖｉｏ＊に対する割合で表されている。また、「出力電圧指令［％］」欄には、電力変換装置１の初期状態における当該割合が示されている。
In Table 1, "output voltage command [%]" represents the output voltage commands Vdd1 * , Vdd2 * , and Vdd3 * of the cell converters 31_1, 31_2, and 31_3, respectively. In the "output voltage command [%]" column, the output voltage commands Vdd1 * , Vdd2 * , and Vdd3 * of the cell converters 31_1, 31_2, and 31_3 are expressed as a ratio to the output voltage command Vio * for tracking the AC voltage Vio output from the single-
表１中の「出力電圧［％］」は、セル変換器３１＿１，３１＿２，３１＿３のそれぞれの出力電圧Ｖ１，Ｖ２，Ｖ３を表している。「出力電圧［％］」欄には、セル変換器３１＿１，３１＿２，３１＿３の出力電圧Ｖ１，Ｖ２，Ｖ３が単相クラスタ３から出力される交流電圧Ｖｉｏに対する割合で表されている。また、「出力電圧［％］」欄には、電力変換装置１の初期状態における当該割合が示されている。
In Table 1, "Output voltage [%]" represents the output voltages V1, V2, and V3 of the cell converters 31_1, 31_2, and 31_3, respectively. In the "Output voltage [%]" column, the output voltages V1, V2, and V3 of the cell converters 31_1, 31_2, and 31_3 are expressed as a percentage of the AC voltage Vio output from the single-
表１に示すように、セル変換器３１＿１（図１参照）は、位相が０°のキャリア信号ＣＳ１を用いて生成される制御信号Ｓｇ１～Ｓｇ４（図１参照）によって制御される。また、セル変換器３１＿１は、電力変換装置１の初期状態において、単相クラスタ３が出力する交流電圧Ｖｉｏの５０％の出力電圧Ｖ１となるように制御部５によって制御されるように設定されている。
As shown in Table 1, the cell converter 31_1 (see FIG. 1) is controlled by control signals Sg1 to Sg4 (see FIG. 1) that are generated using a carrier signal CS1 with a phase of 0°. In addition, the cell converter 31_1 is set to be controlled by the
セル変換器３１＿２（図１参照）は、キャリア信号ＣＳ１の位相に対して位相が９０°となるキャリア信号ＣＳ２を用いて生成される制御信号Ｓｇ１～Ｓｇ４（図１参照）によって制御される。また、セル変換器３１＿２は、電力変換装置１の初期状態において、単相クラスタ３が出力する交流電圧Ｖｉｏの２５％の出力電圧Ｖ２となるように制御部５によって制御されるように設定されている。
The cell converter 31_2 (see FIG. 1) is controlled by control signals Sg1 to Sg4 (see FIG. 1) that are generated using a carrier signal CS2 that has a phase of 90° relative to the phase of the carrier signal CS1. In addition, the cell converter 31_2 is set to be controlled by the
セル変換器３１＿３（図１参照）は、キャリア信号ＣＳ１の位相に対して位相が９０°となるキャリア信号ＣＳ３を用いて生成される制御信号Ｓｇ１～Ｓｇ４（図１参照）によって制御される。このため、セル変換器３１＿２に係るキャリア信号ＣＳ２と、セル変換器３１＿３に係るキャリア信号ＣＳ３は、初期位相が互いに同一である。また、セル変換器３１＿３は、電力変換装置１の初期状態において、単相クラスタ３が出力する交流電圧Ｖｉｏの２５％の出力電圧Ｖ２となるように制御部５によって制御されるように設定されている。
Cell converter 31_3 (see FIG. 1) is controlled by control signals Sg1 to Sg4 (see FIG. 1) that are generated using carrier signal CS3 whose phase is 90° relative to the phase of carrier signal CS1. Therefore, carrier signal CS2 related to cell converter 31_2 and carrier signal CS3 related to cell converter 31_3 have the same initial phase. Furthermore, cell converter 31_3 is set to be controlled by
電力変換装置１の初期状態において、セル変換器３１＿１，３１＿２，３１＿３は、このように設定されているので、本動作例では、セル変換器３１＿１が単独セル変換器として機能し、セル変換器３１＿２が非単独セル変換器として機能し、セル変換器３１＿３が冗長セル変換器として機能する。また、本動作例では、セル変換器３１＿１及びセル変換器３１＿２が主セル変換器として機能する。このため、制御部５には、主セル変換器の個数Ｍと同数のキャリア信号数Ｃｔｎとして「２」が設定される。
In the initial state of the
セル変換器３１＿１，３１＿２，３１＿３のいずれも故障などが発生しておらず、バイパス要求がなされていない場合（すなわち、電力変換装置１が通常動作をしている場合）、制御部５に設けられたスイッチング信号生成部５５（図２参照）には、セル変換器３１＿１，３１＿２，３１＿３が故障していないことを示す故障情報信号Ｓｂ１，Ｓｂ２，Ｓｂ３（図１及び図２参照）が入力される。このため、スイッチング信号生成部５５は、セル変換器３１＿１，３１＿２，３１＿３に設けられたバイパススイッチ３０２のそれぞれを非導通状態に維持するためのスイッチング信号Ｓｓｄ１，Ｓｓｄ２，Ｓｓｄ３をセル変換器３１＿１，３１＿２，３１＿３及び制御信号調節部５２（図２参照）に出力する。
When no failure or the like occurs in any of the cell converters 31_1, 31_2, 31_3 and no bypass request is made (i.e., when the
制御信号調節部５２は、スイッチング信号生成部５５から入力されるスイッチング信号Ｓｓｄ１，Ｓｓｄ２，Ｓｓｄ３の例えば電圧レベルに基づいて、電力変換装置１の初期状態と同じ個数情報ＲＩ１，ＲＩ２，ＲＩ３、位相情報ＰＩ１，ＰＩ２，ＰＩ３及び出力制御信号ＳＦ１，ＳＦ２，ＳＦ３を出力し続ける。
The control
このため、制御信号生成部５１＿１には、同一位相のキャリア信号に係るセル変換器の個数Ｒ１として「１」の情報を含む個数情報ＲＩ１と、０°の情報を含む位相情報ＰＩ１と、バイパス要求がなされていないことを示す出力制御信号ＳＦ１とが制御信号調節部５２から入力される。これにより、制御信号生成部５１＿１は、電圧指令生成部５４が出力する出力電圧指令Ｖｉｏ＊の電圧値の５０％の電圧値に相当する出力電圧指令Ｖｄｄ１＊に基づいて、セル変換器３１＿１を制御する制御信号Ｓｇ１～Ｓｇ４を生成し、生成した制御信号Ｓｇ１～Ｓｇ４をセル変換器３１＿１に出力する。
For this reason, the control signal generating unit 51_1 receives number information RI1 including information of "1" as the number R1 of cell converters related to carrier signals of the same phase, phase information PI1 including information of 0°, and an output control signal SF1 indicating that no bypass request has been made from the control
また、制御信号生成部５１＿２には、同一位相のキャリア信号に係るセル変換器の個数Ｒ２として「２」の情報を含む個数情報ＲＩ２と、９０°の情報を含む位相情報ＰＩ２と、バイパス要求がなされていないことを示す出力制御信号ＳＦ２とが制御信号調節部５２から入力される。これにより、制御信号生成部５１＿２は、電圧指令生成部５４が出力する出力電圧指令Ｖｉｏ＊の電圧値の２５％の電圧値に相当する出力電圧指令Ｖｄｄ２＊に基づいて、セル変換器３１＿２を制御する制御信号Ｓｇ１～Ｓｇ４を生成し、生成した制御信号Ｓｇ１～Ｓｇ４をセル変換器３１＿２に出力する。
Furthermore, the control signal generating unit 51_2 receives number information RI2 including information of "2" as the number R2 of cell converters related to carrier signals of the same phase, phase information PI2 including information of 90°, and an output control signal SF2 indicating that no bypass request has been made from the control
また、制御信号生成部５１＿３には、同一位相のキャリア信号に係るセル変換器の個数Ｒ３として「２」の情報を含む個数情報ＲＩ３と、９０°の情報を含む位相情報ＰＩ３と、バイパス要求がなされていないことを示す出力制御信号ＳＦ３とが制御信号調節部５２から入力される。これにより、制御信号生成部５１＿３は、電圧指令生成部５４が出力する出力電圧指令Ｖｉｏ＊の電圧値の２５％の電圧値に相当する出力電圧指令Ｖｄｄ３＊に基づいて、セル変換器３１＿３を制御する制御信号Ｓｇ１～Ｓｇ４を生成し、生成した制御信号Ｓｇ１～Ｓｇ４をセル変換器３１＿３に出力する。
Furthermore, the control signal generating unit 51_3 receives number information RI3 including information of "2" as the number R3 of cell converters related to carrier signals of the same phase, phase information PI3 including information of 90°, and an output control signal SF3 indicating that no bypass request has been made from the control
図３は、表１に示す状態に設定された電力変換装置１の通常動作時の動作波形の一例を示す図である。図３中の１段目には、セル変換器３１＿１，３１＿２，３１＿３の出力電圧指令の電圧波形及びキャリア信号の電圧波形が図示されている。図３中の１段目の「出力電圧指令」は、セル変換器３１＿１，３１＿２，３１＿３の出力電圧Ｖ１，Ｖ２，Ｖ３を追従させる出力電圧指令を示している。図３中の１段目の「キャリア信号」は、セル変換器３１＿１，３１＿２，３１＿３に係るキャリア信号を示している。図３中の１段目に示す「Ｖｄｄ１＊」は、セル変換器３１＿１の出力電圧Ｖ１を追従させる出力電圧指令の電圧波形を表している。図３中の１段目に示す「Ｖｄｄ２＊」は、セル変換器３１＿２の出力電圧Ｖ２を追従させる出力電圧指令の電圧波形を表している。図３中の１段目に示す「Ｖｄｄ３＊」は、セル変換器３１＿３の出力電圧Ｖ３を追従させる出力電圧指令の電圧波形を表している。図３中の１段目に示す「Ｖｄｄ１Ｉ＊」は、出力電圧指令Ｖｄｄ１Ｉ＊の極性が反転された反転信号の電圧波形を表している。図３中の１段目に示す「ＶｄｄＩ２＊」は、出力電圧指令Ｖｄｄ２Ｉ＊の極性が反転された反転信号の電圧波形を表している。図３中の１段目に示す「ＶｄｄＩ３＊」は、出力電圧指令Ｖｄｄ３Ｉ＊の極性が反転された反転信号の電圧波形を表している。
FIG. 3 is a diagram showing an example of operating waveforms during normal operation of the
図３中の１段目に示す「ＣＳ１」は、セル変換器３１ｕ＿１を制御する制御信号Ｓｇ１～Ｓｇ４を生成するために用いられるキャリア信号ＣＳ１の電圧波形を表している。図３中の１段目に示す「ＣＳ２」は、セル変換器３１＿２を制御する制御信号Ｓｇ１～Ｓｇ４を生成するために用いられるキャリア信号ＣＳ２の電圧波形を表している。図３中の１段目に示す「ＣＳ３」は、セル変換器３１ｕ＿３を制御する制御信号Ｓｇ１～Ｓｇ４を生成するために用いられるキャリア信号ＣＳ３の電圧波形を表している。 "CS1" shown in the first row of FIG. 3 represents the voltage waveform of carrier signal CS1 used to generate control signals Sg1-Sg4 that control cell converter 31u_1. "CS2" shown in the first row of FIG. 3 represents the voltage waveform of carrier signal CS2 used to generate control signals Sg1-Sg4 that control cell converter 31_2. "CS3" shown in the first row of FIG. 3 represents the voltage waveform of carrier signal CS3 used to generate control signals Sg1-Sg4 that control cell converter 31u_3.
図３の「Ｔｃ」は、単相クラスタ３（すなわち、セル変換器３１＿１，３１＿２，３１＿３）が系統交流電源９（図１参照）との間で入出力する電圧が追従される出力電圧指令を演算する演算タイミングを示している。図３中の「Ｐｃ」は、当該出力電圧指令を演算する演算周期を示している。図３では、図３に下向きの太矢印で示す複数の演算タイミングのうちの１つの演算タイミングに参照符号「Ｔｃ」が付され、図３中に双方向矢印で示す複数の演算周期のうちの１つの演算周期に参照符号「Ｐｃ」が付されている。 "Tc" in FIG. 3 indicates the calculation timing for calculating the output voltage command to be followed by the voltage input/output between the single-phase cluster 3 (i.e., cell converters 31_1, 31_2, 31_3) and the system AC power source 9 (see FIG. 1). "Pc" in FIG. 3 indicates the calculation period for calculating the output voltage command. In FIG. 3, the reference symbol "Tc" is assigned to one of the multiple calculation timings indicated by the thick downward arrow in FIG. 3, and the reference symbol "Pc" is assigned to one of the multiple calculation periods indicated by the bidirectional arrow in FIG. 3.
図３中の２段目の「出力電圧Ｖ１」は、セル変換器３１ｕ＿１が出力する出力電圧Ｖ１を示している。図３中の２段目には、出力電圧Ｖ１の電圧波形が示されている。図３中の３段目の「出力電圧Ｖ２」は、セル変換器３１＿２が出力する出力電圧Ｖ２を示している。図３中の３段目には、出力電圧Ｖ２の電圧波形が示されている。図３中の４段目の「出力電圧Ｖ３」は、セル変換器３１ｕ＿３が出力する出力電圧Ｖ３を示している。図３中の３段目には、出力電圧Ｖ３の電圧波形が示されている。図３中の５段目の「交流電圧Ｖｉｏ」は、単相クラスタ３が出力する交流電圧Ｖｉｏを示している。図３中の５段目には、交流電圧Ｖｉｏの電圧波形が示されている。
The "output voltage V1" in the second row of FIG. 3 indicates the output voltage V1 output by the cell converter 31u_1. The second row of FIG. 3 shows the voltage waveform of the output voltage V1. The "output voltage V2" in the third row of FIG. 3 indicates the output voltage V2 output by the cell converter 31_2. The third row of FIG. 3 shows the voltage waveform of the output voltage V2. The "output voltage V3" in the fourth row of FIG. 3 indicates the output voltage V3 output by the cell converter 31u_3. The third row of FIG. 3 shows the voltage waveform of the output voltage V3. The "AC voltage Vio" in the fifth row of FIG. 3 indicates the AC voltage Vio output by the single-
図３に示すように、出力電圧指令Ｖｉｏ＊（図３では不図示）及び出力電圧指令Ｖｄｄ１＊，Ｖｄｄ２＊，Ｖｄｄ３＊を演算する演算タイミングＴｃは、キャリア信号ＣＳ１，ＣＳ２，ＣＳ３のそれぞれの電圧が最大（山）及び最小（谷）になるタイミングである。また、キャリア信号ＣＳ１，ＣＳ２，ＣＳ３の１周期を「１」とすると、キャリア信号ＣＳ１，ＣＳ２，ＣＳ３の周波数ｆｃは「１」となる。本動作例では、主セル変換器の個数Ｍは「２」であるため、演算周期Ｐｃは「４」となる。このため、図３に示すように、演算周期Ｐｃは、キャリア信号ＣＳ１，ＣＳ２，ＣＳ３の１周期の１／４の期間となる。 As shown in Fig. 3, the calculation timing Tc for calculating the output voltage command Vio * (not shown in Fig. 3) and the output voltage commands Vdd1 * , Vdd2 * , Vdd3 * is the timing when the voltages of the carrier signals CS1, CS2, CS3 are maximum (peak) and minimum (valley). If one cycle of the carrier signals CS1, CS2, CS3 is "1", the frequency fc of the carrier signals CS1, CS2, CS3 is "1". In this operation example, the number M of the main cell converters is "2", so the calculation period Pc is "4". Therefore, as shown in Fig. 3, the calculation period Pc is 1/4 of one cycle of the carrier signals CS1, CS2, CS3.
セル変換器３１＿１が出力する出力電圧Ｖ１を追従させる出力電圧指令Ｖｄｄ１＊は、除算部５３から出力される出力電圧指令Ｖｉｏｄ＊を除算部５１１が「１」で除算することによって得られる。一方、セル変換器３１＿２，３１＿３が出力する出力電圧Ｖ２，Ｖ３を追従させる出力電圧指令Ｖｄｄ２＊，Ｖｄｄ３＊は、除算部５３から出力される出力電圧指令Ｖｉｏｄ＊を除算部５１１が同一位相のキャリア信号に係るセル変換器の個数（本動作例では「２」）で除算することによって得られる。このため、図３中の１段目に示すように、セル変換器３１＿２，３１＿３の出力電圧指令Ｖｄｄ２＊，Ｖｄｄ３＊の振幅は、セル変換器３１＿１の出力電圧指令Ｖｄｄ１＊の振幅の半分になる。
The output voltage command Vdd1 * that makes the output voltage V1 output by the cell converter 31_1 follow is obtained by the
セル変換器３１＿１には、図３中の１段目に示す出力電圧指令Ｖｄｄ１＊及び三角波のキャリア信号ＣＳ１を用いて制御信号生成部５１＿１で生成された制御信号Ｓｇ１～Ｓｇ４（図３では不図示）が入力される。セル変換器３１＿１に設けられた半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４（図１参照）は、制御信号生成部５１＿１から入力される制御信号Ｓｇ１～Ｓｇ４によって制御される。その結果、図３中の２段目に示すように、セル変換器３１＿１は、単相クラスタ３が出力する交流電圧Ｖｉｏの電圧値の５０％の電圧値に相当する交流の出力電圧Ｖ１を出力する。
The cell converter 31_1 receives control signals Sg1 to Sg4 (not shown in FIG. 3) generated by the control signal generator 51_1 using the output voltage command Vdd1 * and triangular wave carrier signal CS1 shown in the first row of FIG. 3. The semiconductor switches Q1, Q2, Q3, and Q4 (see FIG. 1) provided in the cell converter 31_1 are controlled by the control signals Sg1 to Sg4 input from the control signal generator 51_1. As a result, as shown in the second row of FIG. 3, the cell converter 31_1 outputs an AC output voltage V1 that corresponds to a voltage value that is 50% of the voltage value of the AC voltage Vio output by the single-
セル変換器３１＿２には、図３中の１段目に示す出力電圧指令Ｖｄｄ２＊及び三角波のキャリア信号ＣＳ２を用いて制御信号生成部５１＿２で生成された制御信号Ｓｇ１～Ｓｇ４（図３では不図示）が入力される。セル変換器３１＿２に設けられた半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４（図１参照）は、制御信号生成部５１＿２から入力される制御信号Ｓｇ１～Ｓｇ４によって制御される。その結果、図３中の３段目に示すように、セル変換器３１＿２は、単相クラスタ３が出力する交流電圧Ｖｉｏの電圧値の２５％の電圧値に相当する交流の出力電圧Ｖ２を出力する。
The cell converter 31_2 receives control signals Sg1 to Sg4 (not shown in FIG. 3) generated by the control signal generator 51_2 using the output voltage command Vdd2 * and the triangular wave carrier signal CS2 shown in the first row of FIG. 3. The semiconductor switches Q1, Q2, Q3, and Q4 (see FIG. 1) provided in the cell converter 31_2 are controlled by the control signals Sg1 to Sg4 input from the control signal generator 51_2. As a result, as shown in the third row of FIG. 3, the cell converter 31_2 outputs an AC output voltage V2 that is 25% of the voltage value of the AC voltage Vio output by the single-
セル変換器３１＿３には、図３中の１段目に示す出力電圧指令Ｖｄｄ３＊及び三角波のキャリア信号ＣＳ３を用いて制御信号生成部５１＿３で生成された制御信号Ｓｇ１～Ｓｇ４（図３では不図示）が入力される。セル変換器３１＿３に設けられた半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４（図１参照）は、制御信号生成部５１＿３から入力される制御信号Ｓｇ１～Ｓｇ４によって制御される。その結果、図３中の４段目に示すように、セル変換器３１＿３は、単相クラスタ３が出力する交流電圧Ｖｉｏの電圧値の２５％の電圧値に相当する交流の出力電圧Ｖ３を出力する。
The cell converter 31_3 receives control signals Sg1 to Sg4 (not shown in FIG. 3) generated by the control signal generator 51_3 using the output voltage command Vdd3 * and triangular wave carrier signal CS3 shown in the first row of FIG. 3. The semiconductor switches Q1, Q2, Q3, and Q4 (see FIG. 1) provided in the cell converter 31_3 are controlled by the control signals Sg1 to Sg4 input from the control signal generator 51_3. As a result, as shown in the fourth row of FIG. 3, the cell converter 31_3 outputs an AC output voltage V3 that is equivalent to 25% of the voltage value of the AC voltage Vio output by the single-
図３中の５段目に示すように、単相クラスタ３が出力する交流電圧Ｖｉｏは、セル変換器３１＿１，３１＿２，３１＿３のそれぞれが出力する出力電圧Ｖ１，Ｖ２，Ｖ３を加算した電圧となる。このため、電力変換装置１の通常動作における交流電圧Ｖｉｏの最大振幅は、セル変換器３１＿１の出力電圧Ｖ１の最大振幅（定格電圧）の２倍となり、セル変換器３１＿２，３１＿３の出力電圧Ｖ２，Ｖ３のそれぞれの最大振幅（定格電圧の半分）の４倍となる。
As shown in the fifth row of FIG. 3, the AC voltage Vio output by the single-
本実施形態では、単独セル変換器の出力可能な最大電圧が定格電圧に設定されている。このため、本動作例では、単独セル変換器として機能するセル変換器３１＿１が出力する最大の出力電圧Ｖ１は定格電圧と等しくなる。一方、非単独セル変換器として機能するセル変換器３１＿２及び冗長セル変換器として機能するセル変換器３１＿３は、出力可能な最大電圧が制御部５によってセル変換器３１＿１の１／２に制限されている。
In this embodiment, the maximum voltage that can be output by the single cell converter is set to the rated voltage. Therefore, in this operation example, the maximum output voltage V1 output by the cell converter 31_1 functioning as a single cell converter is equal to the rated voltage. On the other hand, the maximum voltage that can be output by the cell converter 31_2 functioning as a non-single cell converter and the cell converter 31_3 functioning as a redundant cell converter is limited by the
具体的には、制御部５は、同一位相のキャリア信号に係るセル変換器の個数Ｒ２として「２」の情報を含む個数情報ＲＩ２によって出力電圧指令Ｖｉｏｄ＊を除している。出力電圧指令Ｖｉｏｄ＊は、単独セル変換器が出力する出力電圧を追従させるための指令値に相当する。このため、制御部５は、セル変換器３１＿２，３１＿３（少なくとも２個のセル変換器の一例）の個数でセル変換器３１＿１～３１＿３が出力する出力電圧Ｖ１～Ｖ３の定格電圧の電圧値を除した値に、セル変換器３１＿２，３１＿３の出力可能な最大電圧の電圧値を設定する。これにより、セル変換器３１＿２，３１＿３は、セル変換器３１＿１の最大電圧と同じ電圧まで出力が可能であるものの、出力可能な最大電圧がセル変換器３１＿１の１／２に制限される。
Specifically, the
（非単独セル変換器又は冗長セル変換器に対してバイパス要求がなされた場合の電力変換装置の動作）
次に、表１に示す状態で電力変換装置１が動作していた時に、例えばセル変換器３１＿２に故障が発生してセル変換器３１＿２に対してバイパス要求がなされた場合における電力変換装置１の動作について図１から図３を参照しつつ図４を用いて説明する。
(Operation of the power conversion device when a bypass request is made to a non-single cell converter or a redundant cell converter)
Next, the operation of the
表２は、非単独セル変換器として機能するセル変換器３１＿２が故障した場合の電力変換装置１の状態を示す表である。表２中の「セル変換器」などの各項目は、表１中の「セル変換器」などの各項目と同じ内容であるため、説明は省略する。表２中の「－」は、単相クラスタ３と系統交流電源９との間での電力の入出力に寄与しないことを示している。つまり、本動作例においてセル変換器３１＿２は、系統交流電源９との間での電力の入出力に寄与しない。
Table 2 shows the state of the
セル変換器３１＿２に故障が発生すると、セル変換器３１＿２に故障が発生したことを示す故障情報信号Ｓｂ２と、セル変換器３１＿１，３１＿３に故障が発生していないことを示す故障情報信号Ｓｂ１，Ｓｂ３がスイッチング信号生成部５５に入力される。このため、スイッチング信号生成部５５は、セル変換器３１＿１，３１＿３に設けられたバイパススイッチ３０２のそれぞれを非導通状態に維持し、セル変換器３１＿２に設けられたバイパススイッチ３０２を導通状態に変更するためのスイッチング信号Ｓｓｄ１，Ｓｓｄ２，Ｓｓｄ３をセル変換器３１＿１，３１＿２，３１＿３及び制御信号調節部５２に出力する。
When a fault occurs in the cell converter 31_2, a fault information signal Sb2 indicating that a fault has occurred in the cell converter 31_2 and fault information signals Sb1 and Sb3 indicating that no fault has occurred in the cell converters 31_1 and 31_3 are input to the switching
制御信号調節部５２は、スイッチング信号生成部５５から入力されるスイッチング信号Ｓｓｄ１の例えば電圧レベルに基づいて、電力変換装置１の初期状態と同じ個数情報ＲＩ１、位相情報ＰＩ１及び出力制御信号ＳＦ１を制御信号生成部５１＿１に出力する。
The control
制御信号調節部５２は、スイッチング信号生成部５５から入力されるスイッチング信号Ｓｓｄ２の例えば電圧レベルに基づいて、非単独セル変換器として機能するセル変換器３１＿２に故障が発生した判定する。このため、制御信号調節部５２は、電力変換装置１の初期状態とは一部が異なる個数情報ＲＩ２，ＲＩ３、位相情報ＰＩ２，ＰＩ３及び出力制御信号ＳＦ２，ＳＦ３を出力する。
The
具体的には、制御信号調節部５２は、電力変換装置１の初期状態と同じ個数情報ＲＩ２及び位相情報ＰＩ２と、バイパス要求がなされていることを示す出力制御信号ＳＦ２（例えば電圧レベルが低レベルの出力制御信号ＳＦ２）とを制御信号生成部５１＿２に出力する。制御信号生成部５１＿２から出力される制御信号Ｓｇ１～Ｓｇ４は、出力制御信号ＳＦ２によって強制的に電圧レベルが低レベル一定の信号とされる。このため、この場合に制御信号調節部５２から制御信号生成部５１＿２に入力される個数情報ＲＩ２及び位相情報ＰＩ２に含まれる情報は、個数情報ＲＩ２に含まれる個数Ｒ２が「０」でなければ任意である。
Specifically, the
制御信号調節部５２は、同一位相のキャリア信号に係るセル変換器の個数Ｒ３として「１」の情報を含む個数情報ＲＩ３と、電力変換装置１の初期状態と同じ位相情報ＰＩ３及び出力制御信号ＳＦ３とを制御信号生成部５１＿３に出力する。
The control
このため、制御信号生成部５１＿１は、電力変換装置１の初期状態と同様に動作して、パルス状の制御信号Ｓｇ１～Ｓｇ４をセル変換器３１＿１に出力する。
また、制御信号生成部５１＿２は、電圧レベルが低レベル一定の制御信号Ｓｇ１～Ｓｇ４をセル変換器３１＿２に出力する。
Therefore, the control signal generating unit 51_1 operates in the same manner as in the initial state of the
Furthermore, the control signal generating unit 51_2 outputs control signals Sg1 to Sg4 whose voltage levels are constantly at a low level to the cell converter 31_2.
上述のとおり、制御信号生成部５１＿３には、同一位相のキャリア信号に係るセル変換器の個数Ｒ３として「１」の情報を含む個数情報ＲＩ３と、９０°の情報を含む位相情報ＰＩ３と、バイパス要求がなされていないことを示す出力制御信号ＳＦ３とが制御信号調節部５２から入力される。これにより、制御信号生成部５１＿３は、電圧指令生成部５４が出力する出力電圧指令Ｖｉｏ＊の電圧値の５０％の電圧値に相当する出力電圧指令Ｖｄｄ３＊に基づいて、セル変換器３１＿３を制御する制御信号Ｓｇ１～Ｓｇ４を生成し、生成した制御信号Ｓｇ１～Ｓｇ４をセル変換器３１＿３に出力する。
As described above, the control signal generating unit 51_3 receives number information RI3 including information of "1" as the number R3 of cell converters related to carrier signals of the same phase, phase information PI3 including information of 90°, and the output control signal SF3 indicating that no bypass request has been made from the control
図４は、セル変換器３１＿２に対するバイパス要求があった場合（本例では、セル変換器３１＿２に故障が発生した場合）の電力変換装置１の動作時の動作波形の一例を示す図である。図４中に示す各種符号は、図３中に示す各種符号と同内容であるため、説明は省略する。
Figure 4 is a diagram showing an example of the operating waveforms of the
図４に示すように、出力電圧指令Ｖｉｏ＊（図４では不図示）及び出力電圧指令Ｖｄｄ１＊，Ｖｄｄ３＊を演算する演算タイミングＴｃは、キャリア信号ＣＳ１，ＣＳ３のそれぞれの電圧が最大（山）及び最小（谷）になるタイミングである。セル変換器３１＿２が故障してもキャリア信号ＣＳ３の位相は変更されない。このため、図３及び図４に示すように、演算タイミングＴｃ及び演算周期Ｐｃは、セル変換器３１＿２の故障の前後で変わらない。 As shown in Fig. 4, the calculation timing Tc for calculating the output voltage command Vio * (not shown in Fig. 4) and the output voltage commands Vdd1 * and Vdd3 * is the timing when the voltages of the carrier signals CS1 and CS3 are maximum (peak) and minimum (valley). Even if the cell converter 31_2 fails, the phase of the carrier signal CS3 does not change. Therefore, as shown in Figs. 3 and 4, the calculation timing Tc and the calculation period Pc do not change before and after the failure of the cell converter 31_2.
セル変換器３１＿２の故障の前後で制御信号生成部５１＿１は同様に動作する。このため、図４中の１段目に示すように、セル変換器３１＿１が出力する出力電圧Ｖ１を追従させる出力電圧指令Ｖｄｄ１＊は、セル変換器３１＿２の故障の前後で同一の電圧波形となる。 The control signal generator 51_1 operates in the same way before and after a failure of the cell converter 31_2. Therefore, as shown in the first row of Fig. 4, the output voltage command Vdd1 * that causes the output voltage V1 output by the cell converter 31_1 to follow the output voltage V1 has the same voltage waveform before and after the failure of the cell converter 31_2.
一方、制御信号生成部５１＿３は、セル変換器３１＿２に故障が発生した場合、除算部５３から出力される出力電圧指令Ｖｉｏｄ＊を除算部５１１において「１」で除算することにより、セル変換器３１＿３が出力する出力電圧Ｖ３を追従させる出力電圧指令Ｖｄｄ３＊を算出する。このため、図４中の１段目に示すように、制御信号生成部５１＿３に設けられた除算部５１１から出力される出力電圧指令Ｖｄｄ３＊は、セル変換器３１＿２に故障が発生する前（図３中の１段目参照）と比較して２倍の振幅となり、出力電圧指令Ｖｄｄ１＊と同じ振幅となる。
On the other hand, when a failure occurs in the cell converter 31_2, the control signal generating unit 51_3 calculates an output voltage command Vdd3 * that causes the output voltage V3 output by the cell converter 31_3 to follow up the output voltage command Viod * output from the dividing
セル変換器３１＿１に入力される制御信号Ｓｇ１～Ｓｇ４は、セル変換器３１＿２の故障の前後で変わらない。このため、図４中の２段目に示すように、セル変換器３１＿１は、単相クラスタ３が出力する交流電圧Ｖｉｏの電圧値の５０％の電圧値に相当する交流の出力電圧Ｖ１を出力する。
The control signals Sg1 to Sg4 input to the cell converter 31_1 do not change before or after the failure of the cell converter 31_2. Therefore, as shown in the second row of FIG. 4, the cell converter 31_1 outputs an AC output voltage V1 that is equivalent to 50% of the voltage value of the AC voltage Vio output by the single-
セル変換器３１＿２には、電圧レベルが低レベル一定の制御信号Ｓｇ１～Ｓｇ４が入力される。このため、セル変換器３１＿２に設けられた半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４は動作しないので、セル変換器３１＿２は非動作状態となる。さらに、セル変換器３１＿２に設けられたバイパススイッチ３０２は導通状態となる。その結果、図４中の３段目に示すように、セル変換器３１＿２は、０Ｖ一定の出力電圧Ｖ２を出力したことと等価の状態になる。
Control signals Sg1 to Sg4 with a constant low voltage level are input to the cell converter 31_2. As a result, the semiconductor switches Q1, Q2, Q3, and Q4 provided in the cell converter 31_2 do not operate, and the cell converter 31_2 is in a non-operating state. Furthermore, the
セル変換器３１＿３には、図４中の１段目に示す出力電圧指令Ｖｄｄ３＊及び三角波のキャリア信号ＣＳ３を用いて制御信号生成部５１＿３で生成された制御信号Ｓｇ１～Ｓｇ４が入力される。セル変換器３１＿３に設けられた半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４は、制御信号生成部５１＿３から入力される制御信号Ｓｇ１～Ｓｇ４によって制御される。その結果、図４中の４段目に示すように、セル変換器３１＿３は、単相クラスタ３が出力する交流電圧Ｖｉｏの電圧値の５０％の電圧値に相当する交流の出力電圧Ｖ３を出力する。セル変換器３１＿２に故障が発生した場合の出力電圧Ｖ３は、セル変換器３１＿２に故障が発生していない場合の出力電圧Ｖ３の２倍になる。
The control signals Sg1 to Sg4 generated by the control signal generating unit 51_3 using the output voltage command Vdd3 * and the triangular wave carrier signal CS3 shown in the first row of FIG. 4 are input to the cell converter 31_3. The semiconductor switches Q1, Q2, Q3, and Q4 provided in the cell converter 31_3 are controlled by the control signals Sg1 to Sg4 input from the control signal generating unit 51_3. As a result, as shown in the fourth row of FIG. 4, the cell converter 31_3 outputs an AC output voltage V3 equivalent to a voltage value that is 50% of the voltage value of the AC voltage Vio output by the single-
図４中の５段目に示すように、単相クラスタ３が出力する交流電圧Ｖｉｏは、セル変換器３１＿１，３１＿２，３１＿３のそれぞれが出力する出力電圧Ｖ１，Ｖ２，Ｖ３を加算した電圧となる。セル変換器３１＿２に故障が発生した場合、出力電圧Ｖ３の電圧値が２倍となる。このため、交流電圧Ｖｉｏの最大振幅は、セル変換器３１＿２の故障の前後で変わらない。また、セル変換器３１＿２に故障が発生した場合における単相クラスタ３の交流電圧Ｖｉｏの最大振幅は、セル変換器３１＿１，３１＿３の出力電圧Ｖ１，Ｖ３の最大振幅（定格電圧）の２倍となる。
As shown in the fifth row of FIG. 4, the AC voltage Vio output by the single-
本実施形態では、単独セル変換器の出力可能な最大電圧が定格電圧に設定されている。このため、本動作例では、単独セル変換器として機能するセル変換器３１＿１が出力する最大の出力電圧Ｖ１は定格電圧と等しくなる。一方、冗長セル変換器として機能するセル変換器３１＿３は、組となっているセル変換器３１＿２に故障が発生した場合、単相クラスタ３の交流電圧Ｖｉｏに対してセル変換器３１＿２の出力電圧Ｖ２が寄与する分も賄う必要がある。このため、セル変換器３１＿２に故障が発生した場合、セル変換器３１＿３が出力する最大の出力電圧Ｖ３は、単独セル変換器の出力可能な最大電圧（定格電圧）と等しくなる。
In this embodiment, the maximum voltage that can be output by the single cell converter is set to the rated voltage. Therefore, in this operation example, the maximum output voltage V1 output by the cell converter 31_1 functioning as a single cell converter is equal to the rated voltage. On the other hand, the cell converter 31_3 functioning as a redundant cell converter must also cover the contribution of the output voltage V2 of the cell converter 31_2 to the AC voltage Vio of the single-
具体的には、セル変換器３１＿２に対してバイパス要求がなされている場合（例えばセル変換器３１＿２に故障が発生した場合）、制御部５は、同一位相のキャリア信号に係るセル変換器の個数Ｒ３として「１」の情報を含む個数情報ＲＩ３によって出力電圧指令Ｖｉｏｄ＊を除している。出力電圧指令Ｖｉｏｄ＊は、単独セル変換器が出力する出力電圧を追従させるための指令値に相当する。このため、制御部５は、導通状態に制御するバイパススイッチ３０２がセル変換器３１＿２及びセル変換器３１＿３（少なくとも２個のセル変換器の一例）の中に含まれている場合、非導通状態に制御するバイパススイッチ３０２を有する少なくとも２個のセル変換器（本動作例ではセル変換器３１＿３）の出力可能な最大電圧（出力電圧Ｖ３の最大値）を、バイパススイッチ３０２の全てを非導通状態に制御している場合（例えばセル変換器３１＿２に故障が発生していない場合）に設定した最大電圧（出力電圧Ｖ３の最大値）よりも、単独セル変換器の定格電圧を超えない範囲内で高く設定する。
Specifically, when a bypass request is made to the cell converter 31_2 (for example, when a failure occurs in the cell converter 31_2), the
本動作例では、非単独セル変換器として機能するセル変換器３１＿２に対してバイパス要求がなされた場合を説明したが、冗長セル変換器として機能するセル変換器３１＿３に対してバイパス要求がなされた場合も、電力変換装置１は同様に動作することができる。
In this operation example, a case where a bypass request is made to cell converter 31_2 functioning as a non-single cell converter is described, but the
ところで、セル変換器が故障した後に健全なセル変換器の台数に合わせてキャリア信号を再度、時間的に等間隔に配置したとする。セル変換器の出力電圧の電圧指令を更新するタイミングは、キャリア信号の最大振幅及び最小振幅時（山及び谷）に設定される。キャリア信号を再配置すると、セル変換器の出力電圧の電圧指令を更新するタイミングも変更される。このため、セル変換器の出力電圧の電圧指令の演算周期を変える必要がある。セル変換器の出力電圧の電圧指令は、制御部で実行される。制御部は、システムの基盤部分であるため、セル変換器の出力電圧の電圧指令を変更するためには、システムの初期化が必要となる。その結果、システム再構築から電力変換器が再度運転開始するまでに時間がかかってしまい、従来の電力変換装置は、セル変換器の故障時に早期に復旧が求められるシステムや無瞬断の運転が求められるシステムには適用し難いという問題がある。 Now, suppose that after a cell converter fails, the carrier signal is rearranged at equal intervals in time according to the number of healthy cell converters. The timing for updating the voltage command for the output voltage of the cell converter is set to the maximum and minimum amplitudes (peaks and valleys) of the carrier signal. When the carrier signal is rearranged, the timing for updating the voltage command for the output voltage of the cell converter also changes. For this reason, it is necessary to change the calculation period of the voltage command for the output voltage of the cell converter. The voltage command for the output voltage of the cell converter is executed by the control unit. Since the control unit is the foundation of the system, the system must be initialized in order to change the voltage command for the output voltage of the cell converter. As a result, it takes time from the system reconstruction until the power converter starts operating again, and the conventional power conversion device has a problem that it is difficult to apply to systems that require early recovery when a cell converter fails or systems that require uninterrupted operation.
これに対し、電力変換装置１は、非単独セル変換器として機能するセル変換器３１＿２又は冗長セル変換器として機能するセル変換器３１＿３に故障が発生した前後で、出力電圧指令の演算タイミングＴｃ及び演算周期Ｐｃを変更することなく、単相クラスタ３から出力される交流電圧Ｖｉｏの定格電圧を維持できる。
In contrast, the
（単独セル変換器に対してバイパス要求がなされた場合の電力変換装置の動作）
次に、表１に示す状態で電力変換装置１が動作していた時に、例えばセル変換器３１＿１に故障が発生してセル変換器３１＿１に対してバイパス要求がなされた場合における電力変換装置１の動作について図１から図３を参照しつつ図５を用いて説明する。
(Operation of the power conversion device when a bypass request is made to a single cell converter)
Next, the operation of the
表３は、単独セル変換器として機能するセル変換器３１＿１が故障した場合の電力変換装置１の状態を示す表である。表３中の「セル変換器」などの各項目は、表１中の「セル変換器」などの各項目と同じ内容であるため、説明は省略する。表３中の「－」は、単相クラスタ３と系統交流電源９との間での電力の入出力に寄与しないことを示している。つまり、本動作例においてセル変換器３１＿１は、系統交流電源９との間での電力の入出力に寄与しない。
Table 3 shows the state of the
セル変換器３１＿１に故障が発生すると、セル変換器３１＿１に故障が発生したことを示す故障情報信号Ｓｂ１と、セル変換器３１＿２，３１＿３に故障が発生していないことを示す故障情報信号Ｓｂ２，Ｓｂ３がスイッチング信号生成部５５に入力される。このため、スイッチング信号生成部５５は、セル変換器３１＿１に設けられたバイパススイッチ３０２を導通状態に変更し、セル変換器３１＿２，３１＿３に設けられたバイパススイッチ３０２のそれぞれを非導通状態に維持するためのスイッチング信号Ｓｓｄ１，Ｓｓｄ２，Ｓｓｄ３をセル変換器３１＿１，３１＿２，３１＿３及び制御信号調節部５２に出力する。
When a fault occurs in the cell converter 31_1, a fault information signal Sb1 indicating that a fault has occurred in the cell converter 31_1 and fault information signals Sb2 and Sb3 indicating that no fault has occurred in the cell converters 31_2 and 31_3 are input to the switching
制御信号調節部５２は、スイッチング信号生成部５５から入力されるスイッチング信号Ｓｓｄ１の例えば電圧レベルに基づいて、単独セル変換器として機能するセル変換器３１＿１に故障が発生した判定する。このため、制御信号調節部５２は、電力変換装置１の初期状態とは一部が異なる個数情報ＲＩ１、位相情報ＰＩ１及び出力制御信号ＳＦ１を出力する。
The
具体的には、制御信号調節部５２は、電力変換装置１の初期状態と同じ個数情報ＲＩ２及び位相情報ＰＩ２と、バイパス要求がなされていることを示す出力制御信号ＳＦ１（例えば電圧レベルが低レベルの出力制御信号ＳＦ１）とを制御信号生成部５１＿１に出力する。制御信号生成部５１＿１から出力される制御信号Ｓｇ１～Ｓｇ４は、出力制御信号ＳＦ１によって強制的に電圧レベルが低レベル一定の信号とされる。このため、この場合に制御信号調節部５２から制御信号生成部５１＿１に入力される個数情報ＲＩ１及び位相情報ＰＩ１に含まれる情報は、個数情報ＲＩ１に含まれる個数Ｒ１が「０」でなければ任意である。
Specifically, the
制御信号調節部５２は、スイッチング信号生成部５５から入力されるスイッチング信号Ｓｓｄ１の例えば電圧レベルに基づいて、単独セル変換器として機能するセル変換器３１＿１に故障が発生した判定している。このため、制御信号調節部５２は、非単独セル変換器として機能するセル変換器３１＿２及び冗長セル変換器として機能するセル変換器３１＿３の一方に係るキャリア信号の位相を変更するとともに、出力可能な最大電圧を高くするための個数情報ＲＩ２，ＲＩ３、位相情報ＰＩ２，ＰＩ３及び出力制御信号ＳＦ２，ＳＦ３を出力する。
The
具体的に例えば、制御信号調節部５２は、セル変換器３１＿２に係るキャリア信号の位相を変更するとともに、出力電圧Ｖ２の最大電圧を高くするために、同一位相のキャリア信号に係るセル変換器の個数Ｒ２として「１」の情報を含む個数情報ＲＩ２と、「０°」の位相の情報を含む位相情報ＰＩ２と、電力変換装置１の初期状態と同じ出力制御信号ＳＦ２とを制御信号生成部５１＿２に出力する。
Specifically, for example, the control
また、制御信号調節部５２は、同一位相のキャリア信号に係るセル変換器の個数Ｒ３として「１」の情報を含む個数情報ＲＩ３と、電力変換装置１の初期状態と同じ位相情報ＰＩ３及び出力制御信号ＳＦ３とを制御信号生成部５１＿３に出力する。
The
このため、制御信号生成部５１＿１は、電圧レベルが低レベル一定の制御信号Ｓｇ１～Ｓｇ４をセル変換器３１＿２に出力する。 For this reason, the control signal generating unit 51_1 outputs control signals Sg1 to Sg4, whose voltage levels are constant at a low level, to the cell converter 31_2.
上述のとおり、制御信号生成部５１＿２には、同一位相のキャリア信号に係るセル変換器の個数Ｒ２として「１」の情報を含む個数情報ＲＩ３と、０°の情報を含む位相情報ＰＩ２と、バイパス要求がなされていないことを示す出力制御信号ＳＦ２とが制御信号調節部５２から入力される。これにより、制御信号生成部５１＿２は、位相が０°（すなわち、電力変換装置１の初期動作時のキャリア信号ＣＳ１と同位相）のキャリア信号ＣＳ２と、電圧指令生成部５４が出力する出力電圧指令Ｖｉｏ＊の電圧値の５０％の電圧値に相当する出力電圧指令Ｖｄｄ２＊とに基づいて、セル変換器３１＿２を制御する制御信号Ｓｇ１～Ｓｇ４を生成し、生成した制御信号Ｓｇ１～Ｓｇ４をセル変換器３１＿２に出力する。
As described above, the control signal generating unit 51_2 receives number information RI3 including information of "1" as the number R2 of cell converters related to a carrier signal of the same phase, phase information PI2 including information of 0°, and an output control signal SF2 indicating that no bypass request has been made from the control
また、制御信号生成部５１＿３には、同一位相のキャリア信号に係るセル変換器の個数Ｒ３として「１」の情報を含む個数情報ＲＩ３と、９０°の情報を含む位相情報ＰＩ３と、バイパス要求がなされていないことを示す出力制御信号ＳＦ３とが制御信号調節部５２から入力される。これにより、制御信号生成部５１＿３は、電圧指令生成部５４が出力する出力電圧指令Ｖｉｏ＊の電圧値の５０％の電圧値に相当する出力電圧指令Ｖｄｄ３＊に基づいて、セル変換器３１＿３を制御する制御信号Ｓｇ１～Ｓｇ４を生成し、生成した制御信号Ｓｇ１～Ｓｇ４をセル変換器３１＿３に出力する。
Furthermore, the control signal generating unit 51_3 receives number information RI3 including information of "1" as the number R3 of cell converters related to carrier signals of the same phase, phase information PI3 including information of 90°, and an output control signal SF3 indicating that no bypass request has been made from the control
図５は、セル変換器３１＿１に対するバイパス要求があった場合（本例では、セル変換器３１＿１に故障が発生した場合）の電力変換装置１の動作時の動作波形の一例を示す図である。図５中に示す各種符号は、図３中に示す各種符号と同内容であるため、説明は省略する。
Figure 5 is a diagram showing an example of the operating waveforms of the
図５に示すように、出力電圧指令Ｖｉｏ＊（図５では不図示）及び出力電圧指令Ｖｄｄ２＊，Ｖｄｄ３＊を演算する演算タイミングＴｃは、キャリア信号ＣＳ２，ＣＳ３のそれぞれの電圧が最大（山）及び最小（谷）になるタイミングである。セル変換器３１＿１が故障した場合、キャリア信号ＣＳ１の位相が、故障したセル変換器３１＿１に係るキャリア信号ＣＳ１と同じ位相に変更される。このため、図３及び図５に示すように、演算タイミングＴｃ及び演算周期Ｐｃは、セル変換器３１＿１の故障の前後で変わらない。 As shown in Fig. 5, the calculation timing Tc for calculating the output voltage command Vio * (not shown in Fig. 5) and the output voltage commands Vdd2 * and Vdd3 * is the timing when the voltages of the carrier signals CS2 and CS3 are maximum (peak) and minimum (valley). When the cell converter 31_1 fails, the phase of the carrier signal CS1 is changed to the same phase as the carrier signal CS1 related to the failed cell converter 31_1. Therefore, as shown in Figs. 3 and 5, the calculation timing Tc and the calculation period Pc do not change before and after the failure of the cell converter 31_1.
制御信号生成部５１＿２は、セル変換器３１＿１に故障が発生した場合、除算部５３から出力される出力電圧指令Ｖｉｏｄ＊を除算部５１１において「１」で除算することにより、セル変換器３１＿２が出力する出力電圧Ｖ２を追従させる出力電圧指令Ｖｄｄ２＊を算出する。このため、図５中の１段目に示すように、制御信号生成部５１＿２に設けられた除算部５１１から出力される出力電圧指令Ｖｄｄ２＊は、セル変換器３１＿１に故障が発生する前（図３中の１段目参照）と比較して２倍の振幅となり、セル変換器３１＿１に故障が発生する前の出力電圧指令Ｖｄｄ１＊と同じ振幅となる。
When a failure occurs in the cell converter 31_1, the control signal generating unit 51_2 calculates an output voltage command Vdd2* that causes the output voltage V2 output by the cell converter 31_2 to follow up the output voltage command Viod * output from the dividing
また、制御信号生成部５１＿３は、セル変換器３１＿１に故障が発生した場合、除算部５３から出力される出力電圧指令Ｖｉｏｄ＊を除算部５１１において「１」で除算することにより、セル変換器３１＿３が出力する出力電圧Ｖ３を追従させる出力電圧指令Ｖｄｄ３＊を算出する。このため、図５中の１段目に示すように、制御信号生成部５１＿３に設けられた除算部５１１から出力される出力電圧指令Ｖｄｄ３＊は、セル変換器３１＿２に故障が発生する前（図３中の１段目参照）と比較して２倍の振幅となり、セル変換器３１＿１に故障が発生する前の出力電圧指令Ｖｄｄ１＊と同じ振幅となる。
Furthermore, when a failure occurs in the cell converter 31_1, the control signal generating unit 51_3 calculates an output voltage command Vdd3 * that causes the output voltage V3 output by the cell converter 31_3 to follow up the output voltage command Viod* output from the dividing
セル変換器３１＿１には、電圧レベルが低レベル一定の制御信号Ｓｇ１～Ｓｇ４が入力される。このため、セル変換器３１＿１に設けられた半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４は動作しないので、セル変換器３１＿１は非動作状態となる。さらに、セル変換器３１＿１に設けられたバイパススイッチ３０２は導通状態となる。その結果、セル変換器３１＿１に設けられた入出力端子３０３，３０４間は同電位となり、図５中の２段目に示すように、セル変換器３１＿１は、０Ｖ一定の出力電圧Ｖ１を出力したことと等価の状態になる。
Control signals Sg1 to Sg4 with a constant low voltage level are input to the cell converter 31_1. Therefore, the semiconductor switches Q1, Q2, Q3, and Q4 provided in the cell converter 31_1 do not operate, and the cell converter 31_1 is in a non-operating state. Furthermore, the
セル変換器３１＿２には、図５中の１段目に示す出力電圧指令Ｖｄｄ２＊及び三角波のキャリア信号ＣＳ２を用いて制御信号生成部５１＿２で生成された制御信号Ｓｇ１～Ｓｇ４が入力される。セル変換器３１＿２に設けられた半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４は、制御信号生成部５１＿２から入力される制御信号Ｓｇ１～Ｓｇ４によって制御される。その結果、図５中の４段目に示すように、セル変換器３１＿２は、単相クラスタ３が出力する交流電圧Ｖｉｏの電圧値の５０％の電圧値に相当する交流の出力電圧Ｖ２を出力する。セル変換器３１＿１に故障が発生した場合の出力電圧Ｖ２は、セル変換器３１＿１に故障が発生していない場合の出力電圧Ｖ２の２倍になる。
The control signals Sg1 to Sg4 generated by the control signal generating unit 51_2 using the output voltage command Vdd2 * and the triangular wave carrier signal CS2 shown in the first row of FIG. 5 are input to the cell converter 31_2. The semiconductor switches Q1, Q2, Q3, and Q4 provided in the cell converter 31_2 are controlled by the control signals Sg1 to Sg4 input from the control signal generating unit 51_2. As a result, as shown in the fourth row of FIG. 5, the cell converter 31_2 outputs an AC output voltage V2 equivalent to a voltage value that is 50% of the voltage value of the AC voltage Vio output by the single-
セル変換器３１＿３には、図５中の１段目に示す出力電圧指令Ｖｄｄ３＊及び三角波のキャリア信号ＣＳ３を用いて制御信号生成部５１＿３で生成された制御信号Ｓｇ１～Ｓｇ４が入力される。セル変換器３１＿３に設けられた半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４は、制御信号生成部５１＿３から入力される制御信号Ｓｇ１～Ｓｇ４によって制御される。その結果、図５中の４段目に示すように、セル変換器３１＿３は、単相クラスタ３が出力する交流電圧Ｖｉｏの電圧値の５０％の電圧値に相当する交流の出力電圧Ｖ３を出力する。セル変換器３１＿１に故障が発生した場合の出力電圧Ｖ３は、セル変換器３１＿１に故障が発生していない場合の出力電圧Ｖ３の２倍になる。
The control signals Sg1 to Sg4 generated by the control signal generating unit 51_3 using the output voltage command Vdd3 * and the triangular wave carrier signal CS3 shown in the first row of FIG. 5 are input to the cell converter 31_3. The semiconductor switches Q1, Q2, Q3, and Q4 provided in the cell converter 31_3 are controlled by the control signals Sg1 to Sg4 input from the control signal generating unit 51_3. As a result, as shown in the fourth row of FIG. 5, the cell converter 31_3 outputs an AC output voltage V3 equivalent to a voltage value that is 50% of the voltage value of the AC voltage Vio output by the single-
図５中の５段目に示すように、単相クラスタ３が出力する交流電圧Ｖｉｏは、セル変換器３１＿１，３１＿２，３１＿３のそれぞれが出力する出力電圧Ｖ１，Ｖ２，Ｖ３を加算した電圧となる。セル変換器３１＿１に故障が発生した場合、出力電圧Ｖ２，Ｖ３の電圧値がそれぞれ２倍となる。このため、交流電圧Ｖｉｏの最大振幅は、セル変換器３１＿１の故障の前後で変わらない。また、セル変換器３１＿１に故障が発生した場合における単相クラスタ３の交流電圧Ｖｉｏの最大振幅は、セル変換器３１＿２，３１＿３の出力電圧Ｖ２，Ｖ３の最大振幅（定格電圧）の２倍となる。
As shown in the fifth row of FIG. 5, the AC voltage Vio output by the single-
本実施形態では、単独セル変換器の出力可能な最大電圧が定格電圧に設定されている。非単独セル変換器として機能するセル変換器３１＿２及び冗長セル変換器として機能するセル変換器３１＿３は、単独セル変換器として機能するセル変換器３１＿１に故障が発生した場合、単相クラスタ３の交流電圧Ｖｉｏに対してセル変換器３１＿１の出力電圧Ｖ１が寄与する分も賄う必要がある。このため、セル変換器３１＿１に故障が発生した場合、セル変換器３１＿２，３１＿３が出力する最大の出力電圧Ｖ２，Ｖ３は、単独セル変換器の出力可能な最大電圧（定格電圧）と等しくなる。
In this embodiment, the maximum voltage that can be output by the single cell converter is set to the rated voltage. When a failure occurs in the cell converter 31_1 functioning as a single cell converter, the cell converter 31_2 functioning as a non-single cell converter and the cell converter 31_3 functioning as a redundant cell converter must also cover the contribution of the output voltage V1 of the cell converter 31_1 to the AC voltage Vio of the single-
具体的には、セル変換器３１＿１に対してバイパス要求がなされている場合（例えばセル変換器３１＿１に故障が発生した場合）、制御部５は、同一位相のキャリア信号に係るセル変換器の個数Ｒ２，Ｒ３として「１」の情報を含む個数情報ＲＩ２，ＲＩ３によって出力電圧指令Ｖｉｏｄ＊を除している。出力電圧指令Ｖｉｏｄ＊は、単独セル変換器が出力する出力電圧を追従させるための指令値に相当する。このため、制御部５は、キャリア信号ＣＳ２（第一キャリア信号の一例）を用いて生成された制御信号Ｓｇ１～Ｓｇ４によって制御されるセル変換器３１＿２及びセル変換器３１＿３（少なくとも２個のセル変換器である第一セル変換器の一例）に設けられたバイパススイッチ３０２の全てを非導通状態に制御し、かつキャリア信号ＣＳ３（キャリア信号ＣＳ２とは位相の異なる１個又は２個以上の第二キャリア信号の一例）を用いて生成された制御信号Ｓｇ１～Ｓｇ４によって制御されるセル変換器３１＿１に設けられたバイパススイッチ３０２（１個又は２個以上の残余のセル変換器である第二セル変換器に設けられたスイッチの少なくとも１個の一例）を導通状態に制御している場合、バイパススイッチ３０２を導通状態に制御しているセル変換器３１＿１を制御する制御信号Ｓｇ１～Ｓｇ４の生成に用いられたキャリア信号ＣＳ１の位相と同じ位相にキャリア信号ＣＳ２の位相を変更し、かつセル変換器３１＿２，３１＿３の出力可能な最大電圧を、キャリア信号ＣＳ２の位相の変更前に設定した最大電圧よりもセル変換器３１＿２，３１＿３の定格電圧を超えない範囲内で高く設定する。
Specifically, when a bypass request is made to the cell converter 31_1 (for example, when a failure occurs in the cell converter 31_1), the
これにより、電力変換装置１は、単独セル変換器として機能するセル変換器３１＿１に故障が発生した前後で、出力電圧指令の演算タイミングＴｃ及び演算周期Ｐｃを変更することなく、単相クラスタ３から出力される交流電圧Ｖｉｏの定格電圧を維持できる。
As a result, the
以上、説明したように、本実施形態による電力変換装置１は、系統交流電源９との間で入出力する電力を生成する主回路３０１、当該電力が入出力される一対の入出力端子３０３，３０４、及び一対の入出力端子３０３，３０４を短絡可能に設けられたバイパススイッチ（スイッチの一例）３０２をそれぞれ有し、一対の入出力端子３０３，３０４が直列に接続された３個以上（本実施形態ではｎ個（ｎは３以上の自然数）のセル変換器３１＿１，３１＿２，・・・，３１＿ｍ（ｍは３以上かつｎより小さい自然数），３１＿ｎを備えている。また、電力変換装置１は、３個以上のセル変換器３１＿１～３１＿ｎに設けられたそれぞれの主回路３０１及びバイパススイッチ３０２を制御する制御部５を備えている。制御部５は、セル変換器３１＿１～３１＿ｎに設けられたバイパススイッチ３０２の全てを非導通状態に制御している場合に、位相が互いに同一のキャリア信号を用いて生成された制御信号Ｓｇ１～Ｓｇ４によって、非単独セル変換器及び冗長セル変換器が出力可能な最大電圧が単独セル変換器の定格電圧よりも低くなるようにセル変換器３１＿１～３１＿ｎ（３個以上のセル変換器の一例）のうちの非単独セル変換器及び冗長セル変換器（少なくとも２個のセル変換器の一例）を制御する。
As described above, the
このような構成を有することにより、電力変換装置１は、セル変換器３１＿１～３１＿ｎのいずれかに対するバイパス要求の前後で、セル変換器３１＿１～３１＿ｎの出力電圧Ｖ１～Ｖｎを追従させる出力電圧指令Ｖｄｄ１＊～Ｖｄｄｎ＊を演算するための演算タイミングＴｃ及び演算周期Ｐｃを同一とすることができる。これにより、電力変換装置１は、セル変換器３１＿１～３１＿ｎのいずれかに対してバイパス要求があった場合に、速やかな再起動又は無瞬断での運転継続を行い、かつ高調波の増加を防止することができる。
With this configuration, the
本発明は、上記実施形態に限らず、種々の変形が可能である。
上記実施形態による電力変換装置１は、セル変換器に対してバイパス要求があった場合、出力制御信号ＳＦｋによって制御信号Ｓｇ１～Ｓｇ４の電圧レベルを強制的に低レベル一定とすることにより、セル変換器３１＿ｋを非動作状態とするように構成されているが、本発明はこれに限られない。例えば、除算部５１１への出力電圧指令Ｖｉｏｄ＊の入力を停止するとともに、プルダウン抵抗を介して論理積回路５１４，５１７の出力端子の電圧レベルを低レベル一定にしてもよい。これにより、セル変換器３１＿ｋに入力される制御信号Ｓｇ１～Ｓｇ４の電圧レベルは低レベル一定になるので、上記実施形態と同様の効果が得られる。さらに、この場合、対象となる制御信号生成部５１＿ｋの動作を停止できるので、電力変換装置１の低消費電力化が図れる。
The present invention is not limited to the above-described embodiment, and various modifications are possible.
The
上記実施形態では、無効電力補償装置に適用される電力変換装置を例にとって説明したが、本発明はこれに限られない。例えば、本実施形態による電力変換装置は、インバータやコンバータにも適用できる。 In the above embodiment, a power conversion device applied to a reactive power compensation device has been described as an example, but the present invention is not limited to this. For example, the power conversion device according to this embodiment can also be applied to an inverter or converter.
上記実施形態による電力変換装置１は、単相クラスタ３を備えているが、本発明はこれに限られない。電力変換装置１は、複数（例えば三相）のクラスタを備え、各クラスタが上記実施形態における単相クラスタ３と同様の構成を有していてもよい。この場合、電力変換装置１に設けられた制御部は、単相クラスタ３と同様に各クラスタを個別に制御する。
The
上記実施形態では、セル変換器に対するバイパス要求として、セル変換器が故障した場合を例にとって説明したが、本発明はこれに限られない。例えば、複数のセル変換器のうちのいずれかをメンテナンスする場合のバイパス要求であっても、本発明を適用できる。 In the above embodiment, a bypass request to a cell converter is described using an example in which the cell converter fails, but the present invention is not limited to this. For example, the present invention can also be applied to a bypass request when performing maintenance on one of multiple cell converters.
上記実施形態では、半導体スイッチＱ１～Ｑ４は、ＭＯＳ型電界効果トランジスタで構成されているが、本発明はこれに限られない。半導体スイッチＱ１～Ｑ４は、例えば絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）やバイポーラトランジスタで構成されていてもよい。 In the above embodiment, the semiconductor switches Q1 to Q4 are configured with MOS field effect transistors, but the present invention is not limited to this. The semiconductor switches Q1 to Q4 may be configured with, for example, insulated gate bipolar transistors (IGBTs) or bipolar transistors.
本発明の技術的範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本発明の技術的範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画され得る。 The technical scope of the present invention is not limited to the exemplary embodiments shown and described, but includes all embodiments that achieve the same effect as the object of the present invention. Furthermore, the technical scope of the present invention is not limited to the combination of the features of the invention defined by the claims, but can be defined by any desired combination of specific features among all the respective features disclosed.
１ 電力変換装置
３ 単相クラスタ
５ 制御部
９ 系統交流電源
３１＿１，３１＿２，３１＿３，３１＿ｉ，３１＿ｉ－１，３１＿ｋ，３１＿ｍ，３１＿ｎ，３１＿ｎ－１ セル変換器
５１＿１，５１＿２，５１＿３，５１＿ｋ，５１＿ｍ，５１＿ｎ 制御信号生成部
５２ 制御信号調節部
５３，５１１ 除算部
５４ 電圧指令生成部
５５ スイッチング信号生成部
３０１ 主回路
３０２ バイパススイッチ
３０３，３０４ 入出力端子
５１２ キャリア信号生成部
５１３，５１６ ＰＷＭ演算部
５１４，５１７ 論理積回路
５１５ インバータ回路
Ｃ コンデンサ
ＣＳ１，ＣＳ２，ＣＳ３，ＣＳｋ，Ｃｓｍ，ＣＳｍ キャリア信号
Ｃｔｎ キャリア信号数
Ｄ１，Ｄ２，Ｄ３，Ｄ４ 還流用ダイオード
ｆｃ 周波数
Ｉｓ 交流電流
Ｌ リアクトル
Ｍ，Ｒ，Ｒ１，Ｒ２，Ｒ３，Ｒｋ 個数
Ｐｃ 演算周期
ＰＩ１，ＰＩ２，ＰＩ３，ＰＩｋ 位相情報
Ｑ１，Ｑ２，Ｑ３，Ｑ４ 半導体スイッチ
ＲＩ１，ＲＩ２，ＲＩ３，ＲＩｋ 個数情報
Ｓｂ１，Ｓｂ２，Ｓｂ３，Ｓｂ４ 故障情報信号
ＳＦ１，ＳＦ２，Ｆ３，ＳＦｋ 出力制御信号
Ｓｇ１，Ｓｇ２，Ｓｇ３，Ｓｇ４，Ｓｇｋ 制御信号
Ｓｓｄ１，Ｓｓｄ２，Ｓｓｄ３，Sｓｄｉ，Ｓｓｄｋ，Ｓｓｄｎ スイッチング信号
Ｔｃ 演算タイミング
Ｖ１，Ｖ２，Ｖ３，Ｖｋ，Ｖｍ，Ｖｎ 出力電圧
Ｖｃ１，Ｖｃ２，Ｖｃ３，Ｖｃ４，Ｖｃｍ，Ｖｃｎ 直流電圧
Ｖｄｄ＊，Ｖｄｄ１＊，Ｖｄｄ２＊，Ｖｄｄ３＊，Ｖｄｄｋ＊，Ｖｉｏ＊，Ｖｉｏｄ＊ 出力電圧指令
Ｖｄｄ１Ｉ＊，Ｖｄｄ２Ｉ＊，ＶｄｄｋＩ＊ 反転信号
Ｖｉｏ，Ｖｓ 交流電圧
θｍ 位相
1 Power conversion device 3 Single-phase cluster 5 Control unit 9 System AC power supply 31_1, 31_2, 31_3, 31_i, 31_i-1, 31_k, 31_m, 31_n, 31_n-1 Cell converter 51_1, 51_2, 51_3, 51_k, 51_m, 51_n Control signal generation unit 52 Control signal adjustment unit 53, 511 Division unit 54 Voltage command generation unit 55 Switching signal generation unit 301 Main circuit 302 Bypass switch 303, 304 Input/output terminal 512 Carrier signal generation unit 513, 516 PWM calculation unit 514, 517 Logical product circuit 515 Inverter circuit C Capacitor CS1, CS2, CS3, CSk, Csm, CSm Carrier signal Ctn Number of carrier signals D1, D2, D3, D4 Freewheeling diode fc Frequency Is AC current L Reactors M, R, R1, R2, R3, Rk Number Pc Calculation period PI1, PI2, PI3, PIk Phase information Q1, Q2, Q3, Q4 Semiconductor switches RI1, RI2, RI3, RIk Number information Sb1, Sb2, Sb3, Sb4 Fault information signals SF1, SF2, F3, SFk Output control signals Sg1, Sg2, Sg3, Sg4, Sgk Control signals Ssd1, Ssd2, Ssd3, Ssdi, Ssdk, Ssdn Switching signal Tc Calculation timing V1, V2, V3, Vk, Vm, Vn Output voltages Vc1, Vc2, Vc3, Vc4, Vcm, Vcn DC voltages Vdd * , Vdd1 * , Vdd2 * , Vdd3 * , Vddk * , Vio * , Viod * Output voltage command Vdd1I * , Vdd2I * , VddkI * Inverted signal Vio, Vs AC voltage θm Phase
Claims (6)
前記３個以上のセル変換器に設けられたそれぞれの前記主回路及び前記スイッチを制御する制御部と
を備え、
前記制御部は、前記スイッチの全てを非導通状態に制御している場合に、位相が互いに同一のキャリア信号を用いて生成された制御信号によって、出力可能な最大電圧が定格電圧よりも低くなるように前記３個以上のセル変換器のうちの少なくとも２個のセル変換器を制御する
電力変換装置。 a main circuit that generates electric power input and output between the system AC power source, a pair of input/output terminals through which the electric power is input and output, and a switch that is provided to be able to short-circuit the pair of input/output terminals, and three or more cell converters, the pair of input/output terminals being connected in series;
a control unit that controls the main circuits and the switches provided in the three or more cell converters,
A power conversion device in which, when the control unit controls all of the switches to a non-conducting state, the control unit controls at least two of the three or more cell converters by control signals generated using carrier signals having the same phase so that the maximum voltage that can be output is lower than a rated voltage.
請求項１に記載の電力変換装置。 The power conversion device according to claim 1 , wherein the control unit sets the voltage value of the maximum voltage to a value obtained by dividing the voltage value of the rated voltage by the number of the at least two cell converters.
請求項１又は２に記載の電力変換装置。 The power conversion device according to claim 1 or 2, wherein when the switch controlled to a conductive state is included in the at least two cell converters, the control unit sets the maximum voltage that can be output by the at least two cell converters having the switch controlled to a non-conductive state to a value higher than the maximum voltage set when all of the switches are controlled to a non-conductive state, within a range not exceeding the rated voltage.
前記キャリア信号である第一キャリア信号を用いて生成された前記制御信号によって制御される前記少なくとも２個のセル変換器である第一セル変換器に設けられた前記スイッチの全てを非導通状態に制御し、かつ前記第一キャリア信号とは位相の異なる１個又は２個以上の第二キャリア信号を用いて生成された前記制御信号によって制御される１個又は２個以上の残余のセル変換器である第二セル変換器に設けられた前記スイッチの少なくとも１個を導通状態に制御している場合、
前記スイッチを導通状態に制御している前記第二セル変換器を制御する前記制御信号の生成に用いられた前記第二キャリア信号の位相と同じ位相に前記第一キャリア信号の位相を変更し、かつ前記第一セル変換器の出力可能な最大電圧を、前記第一キャリア信号の位相の変更前に設定した前記最大電圧よりも前記定格電圧を超えない範囲内で高く設定する
請求項１から３までのいずれか一項に記載の電力変換装置。 The control unit is
When all of the switches provided in a first cell converter, which is the at least two cell converters controlled by the control signal generated using a first carrier signal that is the carrier signal, are controlled to a non-conductive state, and at least one of the switches provided in a second cell converter, which is one or more remaining cell converters controlled by the control signal generated using one or more second carrier signals that are out of phase with the first carrier signal, is controlled to a conductive state,
4. The power conversion device according to claim 1, wherein the phase of the first carrier signal is changed to the same phase as the phase of the second carrier signal used to generate the control signal that controls the second cell converter that controls the switch to a conductive state, and the maximum voltage that can be output by the first cell converter is set to be higher than the maximum voltage set before the phase of the first carrier signal is changed, within a range that does not exceed the rated voltage.
前記第一半導体スイッチ及び前記第二半導体スイッチと、前記第三半導体スイッチ及び前記第四半導体スイッチと、前記コンデンサとは、並列に接続され、
前記一対の入出力端子の一方は、前記第一半導体スイッチ及び前記第二半導体スイッチの接続部に接続され、
前記一対の入出力端子の他方は、前記第三半導体スイッチ及び前記第四半導体スイッチの接続部に接続されている
請求項１から４までのいずれか一項に記載の電力変換装置。 the main circuit includes a first semiconductor switch and a second semiconductor switch connected in series, a third semiconductor switch and a fourth semiconductor switch connected in series, and a capacitor;
the first semiconductor switch and the second semiconductor switch, the third semiconductor switch and the fourth semiconductor switch, and the capacitor are connected in parallel;
one of the pair of input/output terminals is connected to a connection portion of the first semiconductor switch and the second semiconductor switch;
The power conversion device according to claim 1 , wherein the other of the pair of input/output terminals is connected to a connection portion between the third semiconductor switch and the fourth semiconductor switch.
請求項５に記載の電力変換装置。 The power conversion device according to claim 5 , wherein the main circuit includes diodes connected in anti-parallel to each of the first semiconductor switch, the second semiconductor switch, the third semiconductor switch, and the fourth semiconductor switch.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021085614A JP7666124B2 (en) | 2021-05-20 | 2021-05-20 | Power Conversion Equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021085614A JP7666124B2 (en) | 2021-05-20 | 2021-05-20 | Power Conversion Equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022178657A JP2022178657A (en) | 2022-12-02 |
| JP7666124B2 true JP7666124B2 (en) | 2025-04-22 |
Family
ID=84239219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021085614A Active JP7666124B2 (en) | 2021-05-20 | 2021-05-20 | Power Conversion Equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7666124B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7794347B1 (en) * | 2025-03-07 | 2026-01-06 | 富士電機株式会社 | Power conversion device, control device, and control method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016163391A (en) | 2015-02-27 | 2016-09-05 | 株式会社日立製作所 | Power conversion device and double cell |
| WO2020136700A1 (en) | 2018-12-25 | 2020-07-02 | 三菱電機株式会社 | Power conversion device |
-
2021
- 2021-05-20 JP JP2021085614A patent/JP7666124B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016163391A (en) | 2015-02-27 | 2016-09-05 | 株式会社日立製作所 | Power conversion device and double cell |
| WO2020136700A1 (en) | 2018-12-25 | 2020-07-02 | 三菱電機株式会社 | Power conversion device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022178657A (en) | 2022-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4959707B2 (en) | Control method for redundancy use in the event of failure of multiphase power converter with distributed energy storage | |
| Tashakor et al. | Modular multilevel converter with sensorless diode-clamped balancing through level-adjusted phase-shifted modulation | |
| US9007789B2 (en) | Electric circuit for high voltage power conversion | |
| KR20070116280A (en) | Power converter system and output voltage supply method | |
| Almakhles et al. | Switched capacitor-based 13L inverter topology for high-frequency AC power distribution system | |
| US10951131B2 (en) | Converter and method for driving converter | |
| KR20160080016A (en) | Modular multilevel converter | |
| JP5362657B2 (en) | Power converter | |
| JP7666124B2 (en) | Power Conversion Equipment | |
| JP7834162B2 (en) | Power converter | |
| Alharbi et al. | An optimized SM fault-tolerant control method for MMC-based HVDC applications | |
| KR101730018B1 (en) | Multi-level Inverter Apparatus | |
| KR101484105B1 (en) | Multilevel inverter with a single input source | |
| US20170324352A1 (en) | Power conversion device | |
| Thakre et al. | Symmetrical and asymmetrical multilevel inverter using less number of switches | |
| Davis et al. | A hybrid multilevel inverter using single source neutral-point clamped front end and cascaded H-bridge with flying capacitor based structures | |
| KR101224589B1 (en) | Multilevel inverter | |
| Miura et al. | Operation of modular matrix converter with hieralchical control system under cell failure condition | |
| Kumar et al. | A New Fault Tolerant Five-Level Multilevel Inverter for Critical Loads | |
| Elanangai | Multi-level inverter using a single DC voltage source connected in parallel with capacitors connected in series | |
| Chen et al. | A novel multilevel inverter topology with no clamping diodes and flying capacitors | |
| JP7589510B2 (en) | Power Conversion Equipment | |
| Pulikanti et al. | SHE-PWM switching strategies for active neutral point clamped multilevel converters | |
| Pribadi et al. | Reconfiguration of Four-Level Active Neutral-Point-Clamped Inverters for Fault-Tolerant Operation | |
| JP7547737B2 (en) | Power Conversion Equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240415 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20241227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250324 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7666124 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |