JP7563591B2 - 半導体装置、マッチング回路及びフィルタ回路 - Google Patents

Description

本発明は、半導体装置に関する。さらに、本発明は、上記半導体装置を備えるマッチング回路及びフィルタ回路に関する。

半導体集積回路に用いられる代表的なキャパシタ素子として、例えばＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）キャパシタが知られている。ＭＩＭキャパシタは、絶縁体を下部電極と上部電極とで挟んだ平行平板型の構造を有するキャパシタである。

特許文献１には、基板上に形成された下部電極と、この下部電極上に形成された誘電体薄膜と、この誘電体薄膜上に形成された上部電極と、この上部電極を含む上記基板上に形成された絶縁層と、上記各電極にそれぞれ接続され、端部が互いに同一平面上に位置するように配置された一対の電極端子とを具備したことを特徴とするコンデンサ部品が開示されている。

特開平５－４７５８６号公報

特許文献１には、誘電体薄膜の材料として、例えば二酸化シリコン、五酸化タンタル、チタン酸ストロンチウム、チタン酸バリウム、チタン酸カルシウム等を使用することが記載されている。

特許文献１に記載のコンデンサ部品（キャパシタ）のような半導体装置をマッチング回路などのキャパシタに用いる場合には、高いＱ値が要求される。しかしながら、半導体装置のＱ値を高くするために適した誘電体膜については、これまで十分に検討されていない。

本発明は、上記の問題を解決するためになされたものであり、高いＱ特性を有する半導体装置を提供することを目的とする。さらに、本発明は、上記半導体装置を備えるマッチング回路及びフィルタ回路を提供することを目的とする。

本発明の半導体装置は、基板と、上記基板上に設けられた第１電極層と、上記第１電極層上に設けられた誘電体膜と、上記誘電体膜上に設けられた第２電極層と、上記第１電極層及び上記第２電極層を覆う保護層と、上記保護層を貫通する外部電極と、を備え、上記誘電体膜はシリコン窒化物からなり、上記誘電体膜に含有されるＳｉとＮの総量に対するＳｉの原子濃度比が４３ａｔｏｍ％以上７０ａｔｏｍ％以下である。

本発明のマッチング回路は、本発明の半導体装置を備える。

本発明のフィルタ回路は、本発明の半導体装置を備える。

本発明によれば、高いＱ特性を有する半導体装置を提供することができる。さらに、本発明によれば、上記半導体装置を備えるマッチング回路及びフィルタ回路を提供することができる。

図１は、本発明の第１実施形態に係るキャパシタの一例を模式的に示す断面図である。 図２は、本発明の第１実施形態に係るキャパシタの一例を模式的に示す平面図である。 図３は、誘電体膜に含有されるＳｉとＮの総量に対するＳｉの原子濃度比と容量０．２ｐＦにおけるＱ値との関係を示すグラフである。 図４は、誘電体膜に含有されるＦの含有量とＱ値との関係を示すグラフである。 図５Ａは、絶縁膜を形成する工程の一例を説明するための断面模式図である。 図５Ｂは、第１電極層を形成する工程の一例を説明するための断面模式図である。 図５Ｃは、誘電体膜を形成する工程の一例を説明するための断面模式図である。 図５Ｄは、第２電極層を形成する工程の一例を説明するための断面模式図である。 図５Ｅは、耐湿膜を形成する工程の一例を説明するための断面模式図である。 図５Ｆは、保護層を形成する工程の一例を説明するための断面模式図である。 図５Ｇは、シード層を形成する工程の一例を説明するための断面模式図である。 図５Ｈは、第１めっき層及び第２めっき層を形成する工程の一例を説明するための断面模式図である。 図５Ｉは、シード層の一部を除去する工程の一例を説明するための断面模式図である。 図５Ｊは、感光性樹脂膜を形成する工程の一例を説明するための断面模式図である。 図５Ｋは、第１樹脂体及び第２樹脂体を形成する工程の一例を説明するための断面模式図である。 図６は、本発明の第２実施形態に係るキャパシタの一例を模式的に示す断面図である。 図７は、マッチング回路の一例を示す説明図である。 図８は、フィルタ回路の一例を示す説明図である。

以下、本発明の半導体装置について説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の好ましい構成を２つ以上組み合わせたものもまた本発明である。

以下に示す各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第２実施形態以降では、第１実施形態と共通の事項についても記述は省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については、実施形態毎に逐次言及しない。

以下の説明において、各実施形態を特に区別しない場合、単に「本発明の半導体装置」と言う。本発明の半導体装置及び各構成要素の形状及び配置等は、図示する例に限定されるものではない。

また、以下においては、本発明の半導体装置の一実施形態として、キャパシタを例にとって説明する。本発明の半導体装置は、キャパシタそのもの（すなわちキャパシタ素子）であってもよく、キャパシタを含む装置であってもよい。

［第１実施形態］
本発明の第１実施形態に係るキャパシタでは、外部電極は、第１電極層に接続された第１外部電極と、第２電極層に接続された第２外部電極と、を含む。

図１は、本発明の第１実施形態に係るキャパシタの一例を模式的に示す断面図である。図２は、本発明の第１実施形態に係るキャパシタの一例を模式的に示す平面図である。図１は、図２に示すキャパシタのＩ－Ｉ線に沿った断面図である。

本明細書中、キャパシタ（半導体装置）の長さ方向、幅方向、及び、厚み方向を、図１及び図２等に示すように、各々、矢印Ｌ、矢印Ｗ、及び、矢印Ｔで定められる方向とする。ここで、長さ方向Ｌと幅方向Ｗと厚み方向Ｔとは、互いに直交している。

図１及び図２に示すキャパシタ１は、基板１０と、基板１０上に設けられた絶縁膜２１と、絶縁膜２１上に設けられた第１電極層２２と、第１電極層２２上に設けられた誘電体膜２３と、誘電体膜２３上に設けられた第２電極層２４と、誘電体膜２３及び第２電極層２４上に設けられた耐湿膜２５と、耐湿膜２５上に設けられた保護層２６と、保護層２６を貫通する外部電極２７と、を備える。外部電極２７は、第１電極層２２に接続された第１外部電極２７Ａと、第２電極層２４に接続された第２外部電極２７Ｂと、を含む。第１外部電極２７Ａは保護層２６、耐湿膜２５及び誘電体膜２３を貫通し、第２外部電極２７Ｂは保護層２６及び耐湿膜２５を貫通する。

基板１０は、特に限定されないが、好ましくは、シリコン基板又はガリウム砒素基板等の半導体基板、あるいは、ガラス又はアルミナ等の絶縁性基板である。

絶縁膜２１は、基板１０の一方主面の全体を覆うように設けられている。絶縁膜２１は、基板１０の一方主面の一部を覆うように設けられていてもよいが、第１電極層２２よりも大きく、かつ、第１電極層２２の全域に重なる領域に設けられる必要がある。なお、基板１０がガラス又はアルミナ等の絶縁性基板である場合には、絶縁膜２１は設けられていなくてもよい。

絶縁膜２１を構成する材料は、特に限定されないが、好ましくは、ＳｉＯ_２、ＳｉＮ、Ａｌ_２Ｏ_３、ＨｆＯ_２、Ｔａ_２Ｏ_５、ＺｒＯ_２等が挙げられる。

第１電極層２２は、基板１０の端部と離れた位置に設けられている。すなわち、第１電極層２２の端部は、基板１０の端部よりも内側に位置している。

第１電極層２２を構成する材料は、特に限定されないが、好ましくは、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｎｉ、ＣｒもしくはＴｉ又はこれらの金属を少なくとも１種含む合金等が挙げられる。

誘電体膜２３は、開口を除く部分で第１電極層２２を覆うように設けられている。図１では、誘電体膜２３の端部は、第１電極層２２の端部から基板１０の端部までの絶縁膜２１の表面上にも設けられている。誘電体膜２３の端部は、基板１０の端部まで設けられていなくてもよい。

誘電体膜２３はシリコン窒化物からなる。具体的には、誘電体膜２３に含有されるＳｉとＮの総量に対するＳｉの原子濃度比が４３ａｔｏｍ％以上７０ａｔｏｍ％以下である。

誘電体膜２３の厚みは、特に限定されないが、所望の容量値に従って調整される。例えば、３ｐＦ以下の容量で使用される場合、誘電体膜２３の厚みは、０．４μｍ以上であることが好ましく、０．４４μｍ以上であることがより好ましい。一方、誘電体膜２３の厚みは、５μｍ以下であることが好ましく、４μｍ以下であることがより好ましい。

第２電極層２４は、誘電体膜２３を挟んで第１電極層２２に対向して設けられている。

第２電極層２４を構成する材料は、特に限定されないが、好ましくは、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｎｉ、ＣｒもしくはＴｉ又はこれらの金属を少なくとも１種含む合金等が挙げられる。

耐湿膜２５は、開口を除く部分で誘電体膜２３及び第２電極層２４を覆うように設けられている。耐湿膜２５が設けられていることにより、キャパシタ素子、特に、誘電体膜２３の耐湿性が高まる。なお、耐湿膜２５は設けられていなくてもよい。

耐湿膜２５を構成する材料は、特に限定されないが、好ましくは、ＳｉＯ_２、ＳｉＮ等の耐湿性材料が挙げられる。

保護層２６には、誘電体膜２３及び耐湿膜２５の開口（第１電極層２２に重なる開口）に重なる位置と、耐湿膜２５の開口（第２電極層２４に重なる開口）に重なる位置との各々に開口が設けられている。保護層２６が設けられていることにより、キャパシタ素子、特に、誘電体膜２３が水分から保護される。

保護層２６を構成する材料は、特に限定されないが、好ましくは、ポリイミド樹脂、ソルダーレジスト中の樹脂等の樹脂材料が挙げられる。

外部電極２７を構成する材料は、特に限定されないが、好ましくは、Ｃｕ、Ｎｉ、Ａｇ、Ａｕ又はＡｌ等が挙げられる。外部電極２７は、単層構造であってもよいし、多層構造であってもよい。外部電極２７の最表面は、Ａｕ又はＳｎから構成されることが好ましい。

第１外部電極２７Ａが多層構造である場合、第１外部電極２７Ａは、図１に示すように、基板１０側から順に、シード層２８ａと、第１めっき層２８ｂと、第２めっき層２８ｃと、を有していてもよい。

第１外部電極２７Ａのシード層２８ａとしては、例えば、チタン（Ｔｉ）からなる導電体層と銅（Ｃｕ）からなる導電体層との積層体（Ｔｉ／Ｃｕ）等が挙げられる。

第１外部電極２７Ａの第１めっき層２８ｂの構成材料としては、例えば、ニッケル（Ｎｉ）等が挙げられる。

第１外部電極２７Ａの第２めっき層２８ｃの構成材料としては、例えば、金（Ａｕ）、スズ（Ｓｎ）等が挙げられる。

第２外部電極２７Ｂが多層構造である場合、第２外部電極２７Ｂは、図１に示すように、基板１０側から順に、シード層２８ａと、第１めっき層２８ｂと、第２めっき層２８ｃと、を有していてもよい。

第２外部電極２７Ｂのシード層２８ａとしては、例えば、チタン（Ｔｉ）からなる導電体層と銅（Ｃｕ）からなる導電体層との積層体（Ｔｉ／Ｃｕ）等が挙げられる。

第２外部電極２７Ｂの第１めっき層２８ｂの構成材料としては、例えば、ニッケル（Ｎｉ）等が挙げられる。

第２外部電極２７Ｂの第２めっき層２８ｃの構成材料としては、例えば、金（Ａｕ）、スズ（Ｓｎ）等が挙げられる。

第１外部電極２７Ａの構成材料と第２外部電極２７Ｂの構成材料とは、互いに同じであってもよいし、互いに異なっていてもよい。

図１及び図２に示すように、厚み方向Ｔからの平面視において第１外部電極２７Ａと第２外部電極２７Ｂとの間に第１樹脂体３１が設けられていてもよい。第１樹脂体３１は、例えば、保護層２６の表面に設けられる。

第１樹脂体３１の先端は、図１に示すように、厚み方向Ｔにおいて、第１外部電極２７Ａ及び第２外部電極２７Ｂの先端よりも高い位置にあることが好ましい。この場合、キャパシタ１を配線基板に実装する際、第１樹脂体３１が第１外部電極２７Ａ及び第２外部電極２７Ｂよりも先に配線基板側（例えば、配線基板の上面、ランド、はんだ等）に接触することになる。そのため、第１樹脂体３１に荷重が加わることになり、第１外部電極２７Ａ及び第２外部電極２７Ｂに加わる荷重が抑制される。その結果、荷重が第１外部電極２７Ａ及び第２外部電極２７Ｂを介してキャパシタ素子に伝わることが抑制されるため、キャパシタ素子の破損、特に、誘電体膜２３の破損が抑制される。

第１樹脂体３１は、ソルダーレジスト中の樹脂、ポリイミド樹脂、ポリイミドアミド樹脂及びエポキシ樹脂からなる群より選択される少なくとも１つの樹脂を含むことが好ましい。第１樹脂体３１は、感光性樹脂の硬化物であることが好ましい。

第１樹脂体３１は、第１外部電極２７Ａ側に設けられた第１壁部３１ａと、第２外部電極２７Ｂ側に設けられ、第１壁部３１ａと離れた第２壁部３１ｂと、を含んでもよい。図２に示すような平面視において、第１壁部３１ａ及び第２壁部３１ｂは、並行して設けられていることが好ましい。

第１壁部３１ａには、第１壁部３１ａと第２壁部３１ｂとを離隔する空間に連通する開口が設けられていてもよい。同様に、第２壁部３１ｂには、第１壁部３１ａと第２壁部３１ｂとを離隔する空間に連通する開口が設けられていてもよい。

図１及び図２に示すように、厚み方向Ｔからの平面視において基板１０の端部と第１外部電極２７Ａとの間、及び、基板１０の端部と第２外部電極２７Ｂとの間に第２樹脂体３２が設けられていてもよい。第２樹脂体３２は、例えば、保護層２６の表面に設けられる。また、第２樹脂体３２は、保護層２６の外側に設けられてもよく、その場合、基板１０上に設けられてもよい。

図１に示すように、厚み方向Ｔにおいて、第２樹脂体３２の先端は、第１外部電極２７Ａ及び第２外部電極２７Ｂの先端よりも高い位置にあることが好ましい。この場合、例えば、キャパシタ１を配線基板に実装する際、第２樹脂体３２で荷重をより広く分散できるため、キャパシタ素子、特に、誘電体膜２３に加わる荷重が充分に抑制される。

さらに、図１に示すように、厚み方向Ｔにおいて、第２樹脂体３２の先端は、第１樹脂体３１の先端よりも低い位置にあることが好ましい。この場合、例えば、キャパシタ１を配線基板に実装する際、第１樹脂体３１によって配線基板上で安定して保持できる。

第２樹脂体３２は、ソルダーレジスト中の樹脂、ポリイミド樹脂、ポリイミドアミド樹脂及びエポキシ樹脂からなる群より選択される少なくとも１つの樹脂を含むことが好ましい。第２樹脂体３２は、感光性樹脂の硬化物であることが好ましい。

第１樹脂体３１に含まれる樹脂と第２樹脂体３２に含まれる樹脂とは、互いに同じであってもよいし、互いに異なっていてもよい。

第２樹脂体３２は、図２に示すように、厚み方向Ｔからの平面視において基板１０の端部と第１外部電極２７Ａとの間で基板１０の端部に沿って設けられた第１外周部３２ａと、基板１０の端部と第２外部電極２７Ｂとの間で基板１０の端部に沿って設けられた第２外周部３２ｂと、を有することが好ましい。

第１壁部３１ａと第１外周部３２ａとは、連接されていることが好ましい。また、第２壁部３１ｂと第２外周部３２ｂとは、連接されていることが好ましい。

本発明の半導体装置では、誘電体膜に含有されるＳｉとＮの総量に対するＳｉの原子濃度比が４３ａｔｏｍ％以上７０ａｔｏｍ％以下であることを特徴としている。

図３は、誘電体膜に含有されるＳｉとＮの総量に対するＳｉの原子濃度比と容量０．２ｐＦにおけるＱ値との関係を示すグラフである。

化学量論比のシリコン窒化物であるＳｉ_３Ｎ_４では、ＳｉとＮの総量に対するＳｉの原子濃度比（図３中、Ｓｉ／（Ｓｉ＋Ｎ）の比と記載する）が４２．８ａｔｏｍ％である。このときのＱ値を１００％として規格化した相対値が図３に示されている。

図３に示すように、誘電体膜に含有されるＳｉとＮの総量に対するＳｉの原子濃度比が４３ａｔｏｍ％以上であると、Ｑ値が向上することが確認できる。一方、誘電体膜に含有されるＳｉとＮの総量に対するＳｉの原子濃度比が４３ａｔｏｍ％未満であると、Ｑ値の改善効果が小さい。

また、誘電体膜に含有されるＳｉとＮの総量に対するＳｉの原子濃度比が７０ａｔｏｍ％を超えると、リーク電流が増大するため、Ｑ値が低下すると考えられる。

誘電体膜に含有されるＳｉとＮの総量に対するＳｉの原子濃度比が６０ａｔｏｍ％を超えると、誘電体膜の静電破壊電圧が小さくなるため、電子部品に求められるＨＢＭ（Ｈｕｍａｎ Ｂｏｄｙ Ｍｏｄｅｌ）－ＥＳＤ（Ｅｌｅｃｔｒｏｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）耐圧を満たすことが困難になる。そのため、誘電体膜に含有されるＳｉとＮの総量に対するＳｉの原子濃度比が６０ａｔｏｍ％以下であることが好ましい。

誘電体膜に含有されるＳｉとＮの総量に対するＳｉの原子濃度比が５０ａｔｏｍ％未満であると、Ｑ値の相対値が１２５％を下回るため、改善効果が小さい。そのため、誘電体膜に含有されるＳｉとＮの総量に対するＳｉの原子濃度比が５０ａｔｏｍ％以上であることが好ましい。

誘電体膜に含有されるＳｉとＮの総量に対するＳｉの原子濃度比は、Ｘ線光電子分光法（ＸＰＳ）により誘電体膜の構成元素を分析することによって算出することができる。

以下に、ＸＰＳの測定条件を示す。
測定装置：アルバック・ファイ社製 Ｑｕａｎｔｅｓ
測定領域：１００μｍφ
測定深さ：１００ｎｍ

本発明の半導体装置では、誘電体膜に含有されるＦの含有量が１０^１９ｃｍ^－３以下であることが好ましい。

図４は、誘電体膜に含有されるＦの含有量とＱ値との関係を示すグラフである。

化学量論比のシリコン窒化物（Ｓｉ／（Ｓｉ＋Ｎ）＝４２．８ａｔｏｍ％）からなる誘電体膜に含有されるＦの含有量は２×１０^２０ｃｍ^－３である。このときのＱ値を１００％として規格化した相対値が図４に示されている。

誘電体膜に含有されるＦの含有量がＱ値に影響することはこれまで知られていなかった。図４に示すように、誘電体膜に含有されるＦの含有量が１０^１９ｃｍ^－３以下であると、Ｑ値の向上率が１０％以上となることが確認できる。

誘電体膜に含有されるＦの含有量は、二次イオン質量分析法（ＳＩＭＳ）により測定することができる。

以下に、ＳＩＭＳの測定条件を示す。
測定装置：ＣＡＭＥＣＡ ＩＭＳ－６ｆ
一次イオン種：Ｃｓ^＋
一次加速電圧：１５ｋＶ
検出領域：８μｍφ

図１に示すキャパシタ１は、例えば以下の方法で製造される。図５Ａ～図５Ｋは、本発明の第１実施形態に係るキャパシタの製造方法の一例を説明するための断面模式図である。

＜絶縁膜の形成＞
図５Ａは、絶縁膜を形成する工程の一例を説明するための断面模式図である。

図５Ａに示すように、絶縁膜２１を、例えば、熱酸化法、スパッタリング法、又は、化学蒸着法により、基板１０上に形成する。

＜第１電極層の形成＞
図５Ｂは、第１電極層を形成する工程の一例を説明するための断面模式図である。

第１電極層２２の構成材料からなる導電体層を、例えば、スパッタリング法により、絶縁膜２１の基板１０とは反対側の表面上に形成する。その後、導電体層のパターニングを、フォトリソグラフィー法及びエッチング法を組み合わせて行うことにより、図５Ｂに示すような第１電極層２２を形成する。より具体的には、第１電極層２２を、基板１０の端部と離れた位置までに形成する。

＜誘電体膜の形成＞
図５Ｃは、誘電体膜を形成する工程の一例を説明するための断面模式図である。

誘電体膜２３の構成材料からなる層を、例えば、スパッタリング法又は化学蒸着法により、第１電極層２２を覆うように形成する。その後、この層のパターニングを、例えば、フォトリソグラフィー法及びエッチング法を組み合わせて行うことにより、図５Ｃに示すような誘電体膜２３を形成する。より具体的には、第１電極層２２の一部を露出させる開口が設けられるように、誘電体膜２３を形成する。

＜第２電極層の形成＞
図５Ｄは、第２電極層を形成する工程の一例を説明するための断面模式図である。

第２電極層２４の構成材料からなる導電体層を、例えば、スパッタリング法により、図５Ｃに示した構造体の基板１０とは反対側の表面上に形成する。その後、導電体層のパターニングを、例えば、フォトリソグラフィー法及びエッチング法を組み合わせて行うことにより、図５Ｄに示すような第２電極層２４を形成する。より具体的には、誘電体膜２３を挟んで第１電極層２２に対向するように、第２電極層２４を形成する。

＜耐湿膜の形成＞
図５Ｅは、耐湿膜を形成する工程の一例を説明するための断面模式図である。

耐湿膜２５の構成材料からなる層を、例えば、化学蒸着法により、図５Ｄに示した構造体の基板１０とは反対側の表面上に形成する。その後、この層のパターニングを、例えば、フォトリソグラフィー法及びエッチング法を組み合わせて行うことにより、図５Ｅに示すような耐湿膜２５を形成する。より具体的には、第１電極層２２の一部を露出させるための誘電体膜２３の開口に重なる位置と、第２電極層２４の一部を露出させる位置との各々に開口が設けられるように、耐湿膜２５を形成する。

＜保護層の形成＞
図５Ｆは、保護層を形成する工程の一例を説明するための断面模式図である。

保護層２６の構成材料からなる層を、例えば、スピンコート法により、図５Ｅに示した構造体の基板１０とは反対側の表面上に形成する。その後、この層のパターニングを、例えば、保護層２６の構成材料が感光性である場合はフォトリソグラフィー法のみを用い、また、保護層２６の構成材料が非感光性である場合はフォトリソグラフィー法及びエッチング法を組み合わせて行うことにより、図５Ｆに示すような保護層２６を形成する。より具体的には、第１電極層２２の一部を露出させるための誘電体膜２３及び耐湿膜２５の開口に重なる位置と、第２電極層２４の一部を露出させるための耐湿膜２５の開口に重なる位置との各々に開口が設けられるように、保護層２６を形成する。

＜外部電極の形成＞
図５Ｇは、シード層を形成する工程の一例を説明するための断面模式図である。図５Ｈは、第１めっき層及び第２めっき層を形成する工程の一例を説明するための断面模式図である。図５Ｉは、シード層の一部を除去する工程の一例を説明するための断面模式図である。

図５Ｇに示すように、シード層２８ａを、図５Ｆに示した構造体の基板１０とは反対側の表面上に形成する。そして、めっき処理及びフォトリソグラフィー法を組み合わせることにより、図５Ｈに示すような第１めっき層２８ｂ及び第２めっき層２８ｃを順次形成する。その後、図５Ｉに示すように、シード層２８ａの一部を、例えば、エッチング法により除去する。以上により、外部電極２７として、図５Ｉに示すような第１外部電極２７Ａ及び第２外部電極２７Ｂを形成する。より具体的には、誘電体膜２３、耐湿膜２５、及び、保護層２６に各々設けられた開口を介して、第１電極層２２に接続されるように第１外部電極２７Ａを形成する。また、耐湿膜２５及び保護層２６に各々設けられた開口を介して、第２電極層２４に接続されるように第２外部電極２７Ｂを形成する。

＜第１樹脂体及び第２樹脂体の形成＞
図５Ｊは、感光性樹脂膜を形成する工程の一例を説明するための断面模式図である。図５Ｋは、第１樹脂体及び第２樹脂体を形成する工程の一例を説明するための断面模式図である。

図５Ｊに示すように、保護層２６及び外部電極２７を覆うように感光性樹脂膜３５を形成する。そして、感光性樹脂膜３５のパターニングをフォトリソグラフィー法で行うことにより、図５Ｋに示すような第１樹脂体３１及び第２樹脂体３２を形成する。

以上により、図１に示すキャパシタ１が製造される。

以上では、１つのキャパシタ素子を製造する場合について説明したが、同一の基板１０上に複数のキャパシタ素子を形成した後、ダイシング等で基板１０を切断して個片化することにより、複数のキャパシタ素子を同時に製造してもよい。

［第２実施形態］
本発明の第２実施形態に係るキャパシタは、誘電体膜上に前記第２電極層と離れて設けられた第３電極層をさらに備え、外部電極は、第３電極層に接続された第１外部電極と、第２電極層に接続された第２外部電極と、を含む。

図６は、本発明の第２実施形態に係るキャパシタの一例を模式的に示す断面図である。

図６に示すキャパシタ２は、基板１０と、基板１０上に設けられた絶縁膜２１と、絶縁膜２１上に設けられた第１電極層２２と、第１電極層２２上に設けられた誘電体膜２３と、誘電体膜２３上に設けられた第２電極層２４と、誘電体膜２３上に第２電極層２４と離れて設けられた第３電極層２９と、誘電体膜２３、第２電極層２４及び第３電極層２９上に設けられた耐湿膜２５と、耐湿膜２５上に設けられた保護層２６と、保護層２６を貫通する外部電極２７と、を備える。外部電極２７は、第２電極層２４に接続された第２外部電極２７Ｂと、第３電極層２９に接続された第１外部電極２７Ａと、を含む。第１外部電極２７Ａは保護層２６及び耐湿膜２５を貫通し、第２外部電極２７Ｂは保護層２６及び耐湿膜２５を貫通する。

図１に示すキャパシタ１の構成では、左側にキャパシタが形成されているのに対し、図６に示すキャパシタ２の構成では、左右にキャパシタが形成されている。図６に示す構成では、図１に示す構成において第１電極層２２に第１外部電極２７Ａが接続されている部分を、第１電極層２２、誘電体膜２３、第３電極層２９の順に設けられた構成物に置き換えているだけである。そのため、図６に示す構成は、図１に示す構成に対して追加の素子形成スペースを取る必要がない。したがって、同じ素子の面積のまま、低容量のキャパシタを作製することができる。このような構造は、一定以上の厚みの誘電体膜を形成できない場合に有効である。

［その他の実施形態］
本発明の半導体装置は、上記実施形態に限定されるものではなく、キャパシタ等の半導体装置の構成、製造条件等に関し、本発明の範囲内において、種々の応用、変形を加えることが可能である。

本発明の半導体装置は、高いＱ特性を有するため、マッチング回路又はフィルタ回路のキャパシタとして好適に用いられる。本発明の半導体装置を備えるマッチング回路又はフィルタ回路も本発明の１つである。

図７は、マッチング回路の一例を示す説明図である。

例えば、図７に示すマッチング回路のキャパシタＣに本発明の半導体装置を用いることによって、回路全体の消費電力を抑制することができる。例えば、誘電体膜に含有されるＳｉとＮの総量に対するＳｉの原子濃度比が４２．８ａｔｏｍ％（化学量論比）である場合の消費電力を１００％としたとき、誘電体膜に含有されるＳｉとＮの総量に対するＳｉの原子濃度比が５５ａｔｏｍ％である場合の消費電力は８９％に抑制される。

図８は、フィルタ回路の一例を示す説明図である。

例えば、図８に示すフィルタ回路のキャパシタＣ１に本発明の半導体装置を用いることによって、回路全体の消費電力を抑制することができる。例えば、誘電体膜に含有されるＳｉとＮの総量に対するＳｉの原子濃度比が４２．８ａｔｏｍ％（化学量論比）である場合の消費電力を１００％としたとき、誘電体膜に含有されるＳｉとＮの総量に対するＳｉの原子濃度比が５５ａｔｏｍ％である場合の消費電力は９５％に抑制される。

１、２ キャパシタ（半導体装置）
１０ 基板
２１ 絶縁膜
２２ 第１電極層
２３ 誘電体膜
２４ 第２電極層
２５ 耐湿膜
２６ 保護層
２７ 外部電極
２７Ａ 第１外部電極
２７Ｂ 第２外部電極
２８ａ シード層
２８ｂ 第１めっき層
２８ｃ 第２めっき層
２９ 第３電極層
３１ 第１樹脂体
３１ａ 第１壁部
３１ｂ 第２壁部
３２ 第２樹脂体
３２ａ 第１外周部
３２ｂ 第２外周部
３５ 感光性樹脂膜

Claims (5)

1. 基板と、
   前記基板上に設けられた第１電極層と、
   前記第１電極層上に設けられた誘電体膜と、
   前記誘電体膜上に設けられた第２電極層と、
   前記第１電極層及び前記第２電極層を覆う保護層と、
   前記保護層を貫通する外部電極と、
   を備え、
   前記誘電体膜はシリコン窒化物からなり、
   前記誘電体膜に含有されるＳｉとＮの総量に対するＳｉの原子濃度比が４３ａｔｏｍ％以上７０ａｔｏｍ％以下であり、
   前記誘電体膜に含有されるＦの含有量が１０ ^１９ ｃｍ ^－３ 以下である、半導体装置。
2. 前記外部電極は、前記第１電極層に接続された第１外部電極と、前記第２電極層に接続された第２外部電極と、を含む、請求項１に記載の半導体装置。
3. 前記誘電体膜上に前記第２電極層と離れて設けられた第３電極層をさらに備え、
   前記外部電極は、前記第３電極層に接続された第１外部電極と、前記第２電極層に接続された第２外部電極と、を含む、請求項１に記載の半導体装置。
4. 請求項１～３のいずれか１項に記載の半導体装置を備える、マッチング回路。
5. 請求項１～３のいずれか１項に記載の半導体装置を備える、フィルタ回路。

Images