JP7567396B2 - Piezoelectric single crystal substrate and manufacturing method thereof - Google Patents
Piezoelectric single crystal substrate and manufacturing method thereof Download PDFInfo
- Publication number
- JP7567396B2 JP7567396B2 JP2020194861A JP2020194861A JP7567396B2 JP 7567396 B2 JP7567396 B2 JP 7567396B2 JP 2020194861 A JP2020194861 A JP 2020194861A JP 2020194861 A JP2020194861 A JP 2020194861A JP 7567396 B2 JP7567396 B2 JP 7567396B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- crystal substrate
- notch
- thin plate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
本発明は、圧電性単結晶基板及びその製造方法に関する。 The present invention relates to a piezoelectric single crystal substrate and a method for manufacturing the same.
単結晶から得られる基板は、様々な材料として用いられている。例えば、タンタル酸リチウム(LT)単結晶から得られるタンタル酸リチウム単結晶基板(LT単結晶基板)やニオブ酸リチウム(LN)単結晶から得られるニオブ酸リチウム単結晶基板(LN単結晶基板)等の圧電性単結晶基板は、移動体通信機器に用いられる電気信号ノイズ除去用の表面弾性波素子(SAWフィルター)の材料として用いられている。 Substrates obtained from single crystals are used as various materials. For example, piezoelectric single crystal substrates such as lithium tantalate single crystal substrates (LT single crystal substrates) obtained from lithium tantalate (LT) single crystals and lithium niobate single crystal substrates (LN single crystal substrates) obtained from lithium niobate (LN) single crystals are used as materials for surface acoustic wave elements (SAW filters) used in mobile communication devices to remove noise in electrical signals.
LT単結晶やLN単結晶は、主にチョクラルスキー法で製造されており、通常、高融点の貴金属ルツボを用い、電気炉中で育成され所定の冷却速度で冷却された後、電気炉から取り出される。育成された単結晶には、熱応力による残留歪みを取り除くため、融点に近い均熱下での熱処理、更に単一分極とするためのポーリング処理、すなわち、単結晶を室温からキュリー温度以上の所定温度まで昇温させ、単結晶に電圧を印加し、電圧を印加したままキュリー温度以下の所定温度まで降温させた後、電圧印加を停止して室温まで冷却する一連の処理が施される。育成された単結晶は、ポーリング処理後、外形を整えるために外表面が研削され、円柱状に加工された単結晶インゴットからウエハ状の単結晶基板へと加工される。 LT single crystals and LN single crystals are mainly manufactured by the Czochralski method. They are usually grown in an electric furnace using a high-melting-point precious metal crucible, cooled at a specified cooling rate, and then removed from the electric furnace. The grown single crystal is then heat-treated under soaking near the melting point to remove residual strain caused by thermal stress, and then subjected to a poling process to make it single-polarized. In other words, the single crystal is heated from room temperature to a specified temperature above the Curie temperature, a voltage is applied to the single crystal, and the temperature is lowered to a specified temperature below the Curie temperature while the voltage is still applied, and the voltage application is stopped and the crystal is cooled to room temperature. After the poling process, the outer surface of the grown single crystal is ground to adjust the outer shape, and the cylindrically processed single crystal ingot is processed into a wafer-shaped single crystal substrate.
円柱状の単結晶インゴットを加工する手順としては、通常、円筒研削工程、スライス工程、ベベル工程、ラッピング工程、ポリッシュ工程等の機械加工の順に行われる。また、ラッピング工程とポリッシュ工程との間に、エッチング工程が行われる場合もある。上記のような機械加工等を経て、単結晶インゴットからウエハ状の単結晶基板が製造される。 The procedure for processing a cylindrical single crystal ingot usually involves the following mechanical processes in that order: cylindrical grinding, slicing, beveling, lapping, and polishing. In some cases, an etching process is performed between the lapping and polishing processes. After going through the above-mentioned mechanical processes, a wafer-shaped single crystal substrate is manufactured from the single crystal ingot.
従来、直径150mmφ以下のLTやLN単結晶基板では図11に示すように結晶方位識別のため外周上の所定の位置にオリエンテーションフラット(OF)と呼ばれる直線部分が設けられていた。また、加工工程での表裏判定のためや両面鏡面基板の表裏判定のためにインデックスフラット(IF)と呼ばれるOFよりも短い直線部分が設けられていた。 Conventionally, LT and LN single crystal substrates with a diameter of 150 mmφ or less have a straight line portion called an orientation flat (OF) at a specified position on the outer circumference to identify the crystal orientation, as shown in Figure 11. In addition, a straight line portion shorter than the OF called an index flat (IF) has been provided to determine the front and back sides during the processing process and to determine the front and back sides of double-sided mirror-finished substrates.
しかしながら、直径150mmφを超えるLTやLN単結晶基板ではOF、IFを設けると基板からデバイスを切り出す際の有効面積が減少すること、大口径化したLTやLN単結晶基板では必然的に重量が増加し、しかもOFやIFを設けてなるLTやLN単結晶基板をデバイス作製工程でスピンコータ等により高速回転させることにより加工した時には、OFやIFが欠けていることに伴うトラブルが発生することがわかってきた。すなわち、OFやIFを設けて成るLTやLN単結晶基板は、当然ながらその外周が完全な円形でなく、OFやIFが切り欠けられている。このような外周が切り欠けられているLTやLN単結晶基板をスピンコータ等により高速回転した時には偏荷重が発生し、それに伴いそのスピンコータのロータへ真空吸着させていたLTやLN単結晶基板が高速回転で離脱したり、飛散したりするというトラブルが発生する。 However, when an OF or IF is provided on an LT or LN single crystal substrate with a diameter of more than 150 mmφ, the effective area for cutting out a device from the substrate is reduced, and the weight of a large-diameter LT or LN single crystal substrate inevitably increases. Moreover, it has been found that when an LT or LN single crystal substrate with an OF or IF is processed by rotating it at high speed using a spin coater or the like in the device manufacturing process, problems occur due to the OF or IF being chipped. In other words, an LT or LN single crystal substrate with an OF or IF is naturally not a perfect circle on its periphery, and the OF or IF is chipped. When such an LT or LN single crystal substrate with a chipped periphery is rotated at high speed using a spin coater or the like, an unbalanced load is generated, and as a result, the LT or LN single crystal substrate vacuum-adsorbed to the rotor of the spin coater becomes detached or scattered at high speed, causing problems.
そこで、OFやIFを設けて成る図11に示す単結晶基板に代えて、V字形状のノッチを設けて成る図12に示すLTやLN単結晶基板が開発された。この単結晶基板は、OFに代わる結晶方位識別法として単結晶基板の外周の一端に切り込み加工をしたノッチを設けたものである。 Therefore, instead of the single crystal substrate shown in Figure 11, which is formed with OF or IF, LT and LN single crystal substrates shown in Figure 12, which are formed with a V-shaped notch, were developed. These single crystal substrates have a notch cut into one end of the outer periphery of the single crystal substrate as a method of identifying crystal orientation in place of OF.
ノッチを有するLTやLN単結晶基板は、例えば、下記の特許文献1に記載されるような以下の手順で加工される。円筒研削工程でLTやLN単結晶の表面を円筒研削し、円柱状の単結晶インゴット(インゴット)に加工するとともに、インゴットの側面の特定の方向にV字形状の溝を形成する(この溝がインゴットをスライスした時の仮ノッチとなる)。スライス工程でインゴットをワイヤーソーで遊離砥粒を用いて円盤状の基板になるようにスライスする。ベベル工程において、スライス工程で得られた仮ノッチが形成された基板を、回転可能な基板研削用ステージ上に保持させ、基板を回転させたままステージを回転砥石に接近させて基板の外周部の端面の面取りを行う。面取り作業終了後、ステージの回転を停止するとともにステージを回転砥石から離し、回転砥石の代わりにノッチ研削用砥石を回転させるとともに、ステージをノッチ形成位置に接近させてノッチを形成する。ノッチの形成が終了した後、ラッピング工程で表裏両面を遊離砥粒を用いてラッピング加工し、エッチング工程で加工歪を除去し、その後、ポリッシュ工程で表面を片面鏡面研磨する。 LT or LN single crystal substrates having a notch are processed, for example, by the following procedure as described in Patent Document 1 below. In the cylindrical grinding process, the surface of the LT or LN single crystal is cylindrically ground to process it into a cylindrical single crystal ingot (ingot), and a V-shaped groove is formed in a specific direction on the side of the ingot (this groove becomes the temporary notch when the ingot is sliced). In the slicing process, the ingot is sliced into a disk-shaped substrate using free abrasive grains with a wire saw. In the beveling process, the substrate with the temporary notch formed in the slicing process is held on a rotatable substrate grinding stage, and the stage is brought close to a rotating grindstone while the substrate is rotating to chamfer the edge of the outer periphery of the substrate. After the chamfering operation is completed, the rotation of the stage is stopped and the stage is moved away from the rotating grindstone, and a notch grinding grindstone is rotated instead of the rotating grindstone, and the stage is brought close to the notch formation position to form the notch. After the notch is formed, both the front and back surfaces are lapped using free abrasive grains in the lapping process, processing distortion is removed in the etching process, and then one side of the surface is mirror-polished in the polishing process.
上記のような、表面側を鏡面研磨し、裏面側を鏡面研磨しない圧電性単結晶基板の場合、その表裏の判別を、研磨度合いを目視することにより行うことができる。 In the case of a piezoelectric single crystal substrate as described above, in which the front side is mirror-polished but the back side is not, the front and back can be distinguished by visually checking the degree of polishing.
一方、近年においては、SAWフィルタはますます高性能化されてきている。このような高性能化したSAWフィルタは圧電性単結晶基板上に描画される回路の線幅が精密化してきており、このため回路パターン露光時の線幅の精度を向上させるために圧電性単結晶基板にはその平坦度を一段と向上させる要求がなされることになった。圧電性単結晶基板の平坦度を一段と向上させるために、近年の圧電性単結晶基板ではその両面を同時に鏡面研磨することが多くなってきた。しかし、このように両面を鏡面研磨した圧電性単結晶基板ではその表裏の判別が表面の研削度合いでは判別できないという問題が起こった。 On the other hand, in recent years, SAW filters have become increasingly sophisticated. In these sophisticated SAW filters, the line width of the circuits drawn on the piezoelectric single crystal substrate has become more precise, and as a result, there has been a demand for the flatness of the piezoelectric single crystal substrate to be further improved in order to improve the accuracy of the line width when exposing the circuit pattern. In order to further improve the flatness of the piezoelectric single crystal substrate, in recent years, both sides of the piezoelectric single crystal substrate have often been mirror-polished simultaneously. However, with such piezoelectric single crystal substrates with both sides mirror-polished, a problem has arisen in that it is not possible to distinguish between the front and back based on the degree of surface grinding.
従来、OFやIFを設けた単結晶基板は、OFを基準にIFの位置により表裏を判別することができる。このため、両面を鏡面研磨した圧電性単結晶基板であっても、常にOFとIFが存在するため、容易に基板の表裏(表の面と裏面)の判別が可能である。 Conventionally, the front and back of a single crystal substrate with OF and IF can be distinguished by the position of the IF based on the OF. Therefore, even in the case of a piezoelectric single crystal substrate with mirror polished surfaces on both sides, the OF and IF are always present, making it easy to distinguish the front and back (front and back surfaces) of the substrate.
一方、ノッチを設けた単結晶基板は、両面を鏡面研磨した場合、表面・裏面の外観は全く同一であるため、その表裏の判別ができないという問題が起こる。 On the other hand, when a notched single crystal substrate is mirror-polished on both sides, the appearance of the front and back sides is exactly the same, which creates the problem of being unable to distinguish between the front and back.
そこで、本発明は、ノッチを有する圧電性単結晶基板の表裏の判別を容易に確実に実施でき、特に、ノッチを有する両面が鏡面研磨された圧電性単結晶基板の表裏の判別を確実に実施できる圧電性単結晶基板及びその製造方法を提供することを目的とする。 The present invention aims to provide a piezoelectric single crystal substrate and a method for manufacturing the same that can easily and reliably distinguish between the front and back sides of a piezoelectric single crystal substrate having a notch, and in particular, can reliably distinguish between the front and back sides of a piezoelectric single crystal substrate having a notch and both sides of which are mirror-polished.
本発明の態様によれば、外周部が面取り形状であり、外周部にノッチを有する圧電性単結晶基板であって、外周部において、圧電性単結晶基板の中心を基準として、ノッチと非対称となる位置に透明部を有し、外周部において、透明部以外の部分は不透明部である、圧電性単結晶基板が提供される。 According to an aspect of the present invention, a piezoelectric single crystal substrate is provided in which the outer periphery is chamfered and has a notch on the outer periphery, the outer periphery has a transparent portion at a position that is asymmetric with the notch with respect to the center of the piezoelectric single crystal substrate, and the outer periphery is opaque except for the transparent portion.
また、本発明の態様の圧電性単結晶基板は、両面が鏡面である構成でもよい。また、透明部は、研磨面であり、不透明部は、ベベル加工面である構成でもよい。 The piezoelectric single crystal substrate of this embodiment may have mirror surfaces on both sides. The transparent portion may be a polished surface, and the opaque portion may be a beveled surface.
また、本発明の態様によれば、圧電性単結晶基板の製造方法であって、外周部にベベル加工及びノッチ加工が施された圧電性単結晶の薄板に対し、外周部において、薄板の中心を基準として、ノッチと非対称となる位置にエッジポリッシュを行い透明部を形成するエッジポリッシュ加工を行うことと、エッジポリッシュ加工を施した薄板の表面を鏡面研磨するポリッシュ加工を行うことと、を含む、圧電性単結晶基板の製造方法が提供される。 According to another aspect of the present invention, there is provided a method for manufacturing a piezoelectric single crystal substrate, which includes performing edge polishing on a thin plate of a piezoelectric single crystal having a beveled and notched outer periphery, in which a transparent portion is formed by edge polishing the thin plate at a position asymmetrical with respect to the notch with respect to the center of the thin plate, and performing polishing to mirror-polish the surface of the thin plate that has been edge polished.
また、本発明の態様の圧電性単結晶基板の製造方法は、エッジポリッシュ加工を施した薄板の両面を鏡面に研磨するポリッシュ加工を行うことを含む構成でもよい。また、エッジポリシュ加工は、#1500~#3000の砥粒を用いて行うことを含む構成でもよい。 The method for manufacturing a piezoelectric single crystal substrate according to the present invention may also include polishing both sides of the edge-polished thin plate to a mirror finish. The edge polishing may also include using abrasive grains of #1500 to #3000.
本実施形態に係る圧電性単結晶基板は、ノッチ及び透明部の相対位置により、ノッチを有する圧電性単結晶基板の表裏の判別を確実に実施することができる。特に、本実施形態に係る圧電性単結晶基板は、従来では目視により表裏の判別が不可能であったノッチを有する両面が鏡面研磨された基板においても、基板の表裏の判別を確実に実施することができる。本実施形態に係る単結晶基板は、基板の表裏判別を確実に実施できるため、表面と裏面を間違えたことにより表面弾性波素子等の材料として使用できないという問題を防止することができる。また、本実施形態に係る単結晶基板の製造方法は、本実施形態の単結晶基板を製造することができる。 The piezoelectric single crystal substrate according to this embodiment can reliably distinguish between the front and back sides of a piezoelectric single crystal substrate having a notch, based on the relative positions of the notch and the transparent portion. In particular, the piezoelectric single crystal substrate according to this embodiment can reliably distinguish between the front and back sides of a substrate having a notch and mirror-polished on both sides, which was previously impossible to distinguish between by visual inspection. The single crystal substrate according to this embodiment can reliably distinguish between the front and back sides of a substrate, preventing the problem of the substrate being unable to be used as a material for a surface acoustic wave element or the like due to mistaking the front and back sides. Furthermore, the method for manufacturing a single crystal substrate according to this embodiment can manufacture the single crystal substrate of this embodiment.
以下、本発明の具体的な実施形態について詳細に説明する。なお、本発明は、以下の実施形態に限定されるものではなく、本発明の要旨を変更しない範囲で適宜変更することができる。なお、各図面においては、適宜、一部又は全部が模式的に記載され、縮尺が変更されて記載される。また、以下の説明において、「A~B」との記載は、「A以上B以下」を意味する。 Specific embodiments of the present invention are described in detail below. Note that the present invention is not limited to the following embodiments, and can be modified as appropriate without changing the gist of the present invention. Note that in each drawing, some or all of the drawings are shown schematically and the scale is changed as appropriate. In the following description, the expression "A to B" means "A or more and B or less."
圧電性単結晶基板は、上記のように、表面弾性波素子(SAWフィルタ)の材料として用いられている。SAWフィルタは、例えば、基板主面方位42°RY前後で加工されたLT単結晶基板や主面方位128°RY前後で加工されたLN単結晶基板が用いられている。ここで、例えば、42°RYとは、図13に示すように、X軸を回転軸として、Y-Z平面においてY軸からZ軸方向に42°回転させた方向である。このような方位に対して垂直に加工された基板を、主面方位42°RYの基板と呼ぶ。このようなLTやLNの単結晶基板は、結晶軸に傾きがあり所定の結晶方位の面のみを使用するため、基板の表裏を識別する必要がある。OFやIFを設けた単結晶基板は、OFを基準にIFの位置により表裏を判別することができる。このため、両面を鏡面研磨した圧電性単結晶基板であっても、常にOFとIFが存在するため、容易に基板の表裏(表の面と裏面)の判別が可能である。 As mentioned above, piezoelectric single crystal substrates are used as materials for surface acoustic wave elements (SAW filters). For example, SAW filters use LT single crystal substrates processed with a substrate principal surface orientation of about 42°RY or LN single crystal substrates processed with a principal surface orientation of about 128°RY. Here, for example, 42°RY is the direction rotated 42° from the Y axis to the Z axis direction in the Y-Z plane with the X axis as the rotation axis, as shown in FIG. 13. A substrate processed perpendicular to such an orientation is called a substrate with a principal surface orientation of 42°RY. Such LT and LN single crystal substrates have a tilt in the crystal axis and only the surface with a specified crystal orientation is used, so it is necessary to distinguish the front and back of the substrate. For single crystal substrates with OF or IF, the front and back can be distinguished by the position of the IF based on the OF. For this reason, even in the case of a piezoelectric single crystal substrate that has been mirror-polished on both sides, OF and IF always exist, making it easy to distinguish between the front and back sides of the substrate (the top and back surfaces).
しかしながら、上述したように、基板の大口径化に伴い、OFやIFの代わりのノッチ付きの基板が増えてきているが、ノッチ付きの基板では、表裏の判別が難しい場合があった。特に、両面が鏡面研磨されたノッチ付きの基板では、表裏を判定することは不可能であった。 However, as mentioned above, as substrates become larger in diameter, substrates with notches instead of OF or IF are becoming more common, but with substrates with notches, it can be difficult to distinguish between the front and back. In particular, with substrates with notches that are mirror-polished on both sides, it is impossible to determine the front and back.
本実施形態に係る圧電性単結晶基板は、上記のように表裏判定が不可能であるといった問題があった両面が鏡面研磨されたノッチ付きの基板においても、簡単に表裏を判定できるものである。以下、本実施形態に係る圧電性単結晶基板について説明する。図1(A)及び(B)は、実施形態に係る圧電性単結晶基板の一例を示す図である。(A)は平面図である。(B)は、(A)に示すA方向に視た側面図である。 The piezoelectric single crystal substrate according to this embodiment allows easy determination of the front and back sides even in a notched substrate with mirror polished surfaces, which previously had the problem of making it impossible to determine the front and back sides as described above. The piezoelectric single crystal substrate according to this embodiment will be described below. Figures 1(A) and (B) are diagrams showing an example of a piezoelectric single crystal substrate according to an embodiment. (A) is a plan view. (B) is a side view viewed in the direction A shown in (A).
本実施形態に係る圧電性単結晶基板CPX(以下「単結晶基板」と略す場合もある。)は、外周部10が面取り形状であり、外周部10にノッチ11を有する圧電性単結晶基板であって、外周部10において、単結晶基板CPXの中心Cを基準として、ノッチ11と非対称となる位置に透明部12を有し、外周部10において、透明部12以外の部分は不透明部13であることを特徴としている。
The piezoelectric single crystal substrate CPX (hereinafter sometimes abbreviated as "single crystal substrate") according to this embodiment is a piezoelectric single crystal substrate having a chamfered
本実施形態の単結晶基板CPXに用いられる圧電性単結晶は、タンタル酸リチウム(LT)単結晶(LT単結晶)、ニオブ酸リチウム(LN)単結晶(LN単結晶)等の圧電性を有する単結晶である。 The piezoelectric single crystal used in the single crystal substrate CPX of this embodiment is a single crystal having piezoelectric properties, such as lithium tantalate (LT) single crystal (LT single crystal) or lithium niobate (LN) single crystal (LN single crystal).
本実施形態の単結晶基板CPXは、ノッチ11を有する。ノッチ11は、基板の外周部10において、所定の結晶方位の方向に形成される。ノッチ11の形状は、特に限定はなく、目視で認識可能な形状であればよい。ノッチ11の形状は、例えば、断面形状がV字状でもよいし、U字状でもよい。ノッチ11の深さは、特に限定はないが、0.7mm~1.5mmであるのが好ましい。
The single crystal substrate CPX of this embodiment has a
本実施形態の単結晶基板CPXの外周部10は、基板の割れやチッピング防止のため、ベベル加工が施されたベベル加工面となっている。外周部10は、ベベル加工により、面取り形状となっている。面取り形状は、角部が面取りされる形状であれば、特に限定されず、例えば、ベベル形状、R形状、曲面状、テーパ状等である。ベベル加工は、上記の面取り形状にする加工である。ベベル加工は、砥石等による研削加工によって行われる。ベベル加工が施された部分は、曇った面で透明性はない不透明部13となる。なお、不透明部13における透明性の度合いは、目視により、後述する透明部12よりも可視光の透過率低いことを認識可能なレベルを含み、完全に不透明でなくてもよい。不透明部13は、視認容易性の観点から、透明度(可視光の透過率)が低い方が好ましい。
The outer
本実施形態の単結晶基板CPXでは、この単結晶基板CPXの外周部10の不透明な部分の一部に、透明化した領域である透明部12を形成している。すなわち、本実施形態の単結晶基板CPXは、外周部10において、ノッチ11と、透明部12と、外周部10の透明部12以外の部分に不透明部13と、を有している。
In the single crystal substrate CPX of this embodiment, a
透明部12は、例えば、後述するエッジポリッシュ加工等の研磨加工を施すことにより形成することができる。すなわち、透明部12は、研磨加工を施した研磨面であってもよい。透明部12が研磨面である場合、透明部12を形成する他の方法と比較して、容易に実施することができる。
The
透明部12の位置は、外周部10において、ノッチ11の位置から180°方向P1(図1(A)参照)以外の位置であれば、言い換えれば、透明部12の位置は、単結晶基板CPXの中心Cを基準として、ノッチ11と非対称となる位置であれば、特に限定はない。この構成により、本実施形態の単結晶基板CPXでは、ノッチ11及び透明部12の位置によって、容易に表裏を識別することができる。
The position of the
また、透明部12の位置は、上記のように、基板の表裏の判定はノッチ11を基準に透明部12の位置で判断するため、視認容易性の観点から、ノッチ11に近い位置が好ましい。透明部12の位置は、例えば、ノッチ11から1cmから3cm離れた位置であるのが好ましい。
As described above, the position of the
透明部12のサイズ(大きさ、長さ)は、目視可能であれば、特に限定はない。透明部の長さL1(図1(B)参照)は、例えば、5mm程度であればよい。
There are no particular limitations on the size (length) of the
なお、透明部12の透明度は、目視により、前述の不透明部13よりも可視光の透過率が高いことを認識可能なレベルを含み、完全な透明でなくてもよい。透明部12は、視認容易性の観点から、透明度(可視光の透過率)が高い方が好ましい。
The transparency of the
上記のように、本実施形態に係る単結晶基板CPXは、外周部10が面取り形状であり、外周部10にノッチ11を有する圧電性単結晶基板であって、外周部10において、単結晶基板CPXの中心Cを基準として、ノッチ11と非対称となる位置に透明部12を有し、外周部10において、透明部12以外の部分は不透明部13である。なお、本実施形態の単結晶基板CPXにおいて、上記以外の構成は、任意の構成である。本実施形態に係る単結晶基板CPXは、ノッチ11及び透明部12の相対位置により、ノッチ11を有する単結晶基板CPXの表裏の判別を確実に実施することができる。特に、本実施形態に係る単結晶基板CPXは、従来では目視により表裏の判別が不可能であったノッチ11を有する両面が鏡面研磨された基板においても、基板の表裏を確実に判別することができる。本実施形態に係る単結晶基板は、基板の表裏判別を確実に実施できるため、表面と裏面を間違えたことにより表面弾性波素子等の材料として使用できないという問題を防止することができる。
As described above, the single crystal substrate CPX according to this embodiment is a piezoelectric single crystal substrate having a chamfered
なお、単結晶基板CPXの表面又は裏面の状態は、特に限定されない。例えば、単結晶基板CPXにおいて、表面又は裏面は、鏡面であってもよいし、鏡面でなくてもよい。単結晶基板CPXの表面及び裏面が鏡面である場合、上記のように従来では目視により表裏を判定することが不可能であった基板の表裏を確実に判定することができるので、本実施形態に係る単結晶基板CPXの効果がより顕著となる。また、単結晶基板CPXの表面又は裏面が鏡面でない場合でも、基板の表裏を確実に判定することができるので、例えば製造工程中における表面と裏面を間違えを防止することができる。 The state of the front or back surface of the single crystal substrate CPX is not particularly limited. For example, the front or back surface of the single crystal substrate CPX may or may not be a mirror surface. When the front and back surfaces of the single crystal substrate CPX are mirror surfaces, the front and back surfaces of the substrate, which were previously impossible to determine visually as described above, can be reliably determined, and the effect of the single crystal substrate CPX according to this embodiment becomes more pronounced. Furthermore, even if the front or back surface of the single crystal substrate CPX is not a mirror surface, the front and back surfaces of the substrate can be reliably determined, and therefore, for example, confusion between the front and back surfaces during the manufacturing process can be prevented.
次に、本実施形態の圧電性単結晶基板の製造方法(以下、「単結晶基板の製造方法」と略す場合もある)について説明する。本実施形態に係る圧電性単結晶基板の製造方法は、圧電性単結晶基板の製造方法であって、外周部10にベベル加工及びノッチ加工が施された圧電性単結晶の薄板CP3に対し、外周部10において、薄板CP3の中心を基準として、ノッチ11と非対称となる位置に透明部12を形成するエッジポリッシュ加工を行うことと、エッジポリッシュ加工を施した薄板の表面を鏡面研磨するポリッシュ加工を行うことと、を含む。本実施形態の単結晶基板の製造方法は、上記の本実施形態の単結晶基板CPXを容易且つ確実に製造することができる方法である。
Next, a method for manufacturing a piezoelectric single crystal substrate according to this embodiment (hereinafter sometimes abbreviated as "method for manufacturing a single crystal substrate") will be described. The method for manufacturing a piezoelectric single crystal substrate according to this embodiment is a method for manufacturing a piezoelectric single crystal substrate, and includes performing edge polishing on a thin plate CP3 of a piezoelectric single crystal having a beveled and notched
以下、本実施形態の単結晶基板の製造方法の一例を説明する。図2は、単結晶基板の製造方法の一例を示すフローチャートである。なお、以下に説明する単結晶基板の製造方法は、一例であって、本実施形態の単結晶基板の製造方法を限定するものではない。また、本実施形態の単結晶基板の製造方法では、上述の本実施形態の単結晶基板で説明した事項は適用可能であり、適宜、その説明を省略又は簡略化する。 An example of a method for manufacturing a single crystal substrate according to this embodiment will be described below. FIG. 2 is a flow chart showing an example of a method for manufacturing a single crystal substrate. Note that the method for manufacturing a single crystal substrate described below is only one example, and does not limit the method for manufacturing a single crystal substrate according to this embodiment. Furthermore, the matters described above for the single crystal substrate according to this embodiment can be applied to the method for manufacturing a single crystal substrate according to this embodiment, and the description thereof will be omitted or simplified as appropriate.
本実施形態の単結晶基板の製造方法は、図2に示すように、円筒研削工程S1と、溝形成工程S2と、第1のマーキング工程S3と、スライス工程S4と、第2のマーキング工程S5と、ベベル工程S6と、エッジポリッシュ工程S7と、ラッピング工程S8と、ポリッシュ工程S9と、を備える。 As shown in FIG. 2, the method for manufacturing a single crystal substrate in this embodiment includes a cylindrical grinding process S1, a groove forming process S2, a first marking process S3, a slicing process S4, a second marking process S5, a beveling process S6, an edge polishing process S7, a lapping process S8, and a polishing process S9.
(円筒研削工程S1)
図3は、円筒研削工程S1の一例を示す図である。円筒研削工程S1は、育成された圧電性単結晶のインゴット(以下、インゴットと略す)の側面(円柱側面、外周面)に円筒研削を施し、外径が整えられた単結晶インゴットC1を得る工程である。円筒研削は、公知の方法により実施することができる。なお、本実施形態の単結晶基板の製造方法は、円筒研削工程S1を備えなくてもよい。例えば、本実施形態の単結晶基板の製造方法は、予め製造された円筒研削が施された圧電性単結晶インゴットを用いて実施することができる。
(Cylindrical grinding process S1)
3 is a diagram showing an example of the cylindrical grinding step S1. The cylindrical grinding step S1 is a step of performing cylindrical grinding on the side (cylindrical side, outer peripheral surface) of a grown piezoelectric single crystal ingot (hereinafter, abbreviated as ingot) to obtain a single crystal ingot C1 with a uniform outer diameter. The cylindrical grinding can be performed by a known method. The manufacturing method of the single crystal substrate of this embodiment does not need to include the cylindrical grinding step S1. For example, the manufacturing method of the single crystal substrate of this embodiment can be performed using a piezoelectric single crystal ingot that has been previously manufactured and has been subjected to cylindrical grinding.
(溝形成工程S2)
図4は、溝形成工程S2の一例を示す斜視図である。溝形成工程S2は、円筒研削が施されたインゴットC1の側面に対して、所定の溝14を形成する工程である。溝14は、インゴットC1の側面を研磨加工することによって溝を形成する等の公知の方法により実施することができる。
(Groove forming step S2)
4 is a perspective view showing an example of the groove forming step S2. The groove forming step S2 is a step of forming a
溝14は、インゴットC1の中心軸AX1方向に延びるように形成される。溝14は、所定の結晶方位を示す位置に形成され、所定の結晶方位の識別に用いられる。溝14は、ベベル工程S6により除去されずに残り、最終的に所定の結晶方位の識別に用いられるノッチ11(図1(A)参照)となる部分である。ノッチ11は、溝14の形状を元に、ベベル工程S6により最終形状に加工される。溝14の深さ及びベベル工程S6における取り代は、溝14がベベル工程S6により除去されず、ベベル工程S6の後にノッチ11となるように調整されている。LT単結晶の場合、溝14は、図13に示す+X方向の結晶方位を示すように形成される。
The
溝14の断面形状は、図4に示すように、V字状であるのが好ましい。なお、溝14の断面形状は、V字状に限定されず、例えばU字状等でもよい。溝14の深さは、特に限定はないが、例えば0.7mm~1.5mmであるのが、認識容易性及び加工ロスの等の観点から好ましい。
The cross-sectional shape of the
(第1のマーキング工程S3)
図5(A)及び(B)は、第1のマーキング工程の一例を示す図であり、(A)は斜視図、(B)は断面図である。第1のマーキング工程S3は、インゴットC1の側面(外周面)に、インゴットC1の軸AX1に対して溝14と非対称である部分に第1のマークM1を形成する工程である。
(First marking step S3)
5A and 5B are diagrams showing an example of the first marking step, where (A) is a perspective view and (B) is a cross-sectional view. The first marking step S3 is a step of forming a first mark M1 on the side surface (outer peripheral surface) of the ingot C1 in a portion that is asymmetric with the
第1のマークM1は、溝14の底部よりも外周側に形成されている。第1のマークM1は、基板の表裏の判別が可能な位置に形成される。例えば、第1のマークM1は、図5(B)に示す溝14の位置から中心軸AX1周り回転させた角度をθとしたときに、θが180°となる位置ではない位置に配置される。すなわち、第1のマークM1は、インゴットC1の中心軸AX1に対して溝14と非対称な位置に配置される。これにより、溝14と第1のマークM1との位置関係(相対位置)から基板の表裏を判定することが可能となる。上記θが180°である場合、後に説明するスライス工程S4から第2のマーキング工程S5の前において、基板の表裏の判別が困難になる。第1のマークM1の位置は、特に限定されないが、溝14から第1のマークM1までの距離L2(図5(B)参照)が1~5cmであると、表裏の判別がし易いため好ましい。例えば、図5(B)に示す例の場合、後述するスライス工程S4後の薄板CP1における溝14に対する第1のマークM1の位置が、時計周り方向の場合は表面、反時計周り方向の場合は裏面となり、基板の表裏の判別が容易となる。なお、第1のマークM1の位置は、基板の表裏を判別可能な位置であれば、限定されない。
The first mark M1 is formed on the outer periphery side of the bottom of the
第1のマークM1の形成(マーキング)の方法は、特に限定はない。例えば、第1のマークM1は、レーザーマーカー加工、ブラスト加工、ペンによる塗料の塗布等の方法を用いることができる。例えば、レーザーマーカー加工の場合、CO2レーザー(λ=10.6μm)、YAGレーザー(λ=1.06μm)、YVO4 SHGレーザー(λ=532nm)、YAG 第四高調波レーザー(λ=265nm)を用いることができる。また、ブラスト加工であれば#4000程度のFO砥粒を用いたサンドブラスト加工等を用いることができる。本実施形態での上記マーキングは、後工程のスライス工程S4後に、表裏の識別が可能で、かつ、後工程のベベル工程S6で除去できればよいため、ペンによる塗料(インク)の塗布によりマーキングを行うことが、加工工数も少なく好ましい。上記マーキングにおいて、ペン及び塗料(インク)の種類は、特に限定されないが、例えばマジック等のペンを用いることができる。ペンによるマーキングの場合、第1のマークM1の位置及び大きさの限定はないが、例えば、インゴットC1の側面に溝14から時計周り方向に2cm離れた位置に、太さ5mmで、マジックなどのペンにてマーキングを行い第1のマークM1を形成してもよい。
The method of forming (marking) the first mark M1 is not particularly limited. For example, the first mark M1 can be formed by laser marker processing, blast processing, application of paint with a pen, and other methods. For example, in the case of laser marker processing, CO2 laser (λ = 10.6 μm), YAG laser (λ = 1.06 μm), YVO4 SHG laser (λ = 532 nm), and YAG fourth harmonic laser (λ = 265 nm) can be used. In addition, for blast processing, sandblast processing using FO abrasive grains of about #4000 can be used. In this embodiment, the above marking can be distinguished between the front and back after the subsequent slicing process S4, and can be removed in the subsequent bevel process S6. Therefore, it is preferable to perform marking by applying paint (ink) with a pen, which reduces the number of processing steps. In the above marking, the type of pen and paint (ink) is not particularly limited, but a pen such as a marker pen can be used. When marking with a pen, there are no limitations on the position and size of the first mark M1, but for example, the first mark M1 may be formed by marking the side of the ingot C1 with a pen such as a marker, 2 cm away from the
(スライス工程S4)
図6は、スライス工程S4の一例を示す図である。スライス工程S4は、溝14と第1のマークM1とが形成されたインゴットC2をスライスし、薄板CP1に加工する工程である。スライス工程S4は、公知の方法で実施することができる。スライス工程S4は、例えば、マルチワイヤソー装置等の公知のワイヤソー装置により実施することができる。スライス工程S4により形成される薄板CP1には、溝14と第1のマークM1とが形成されている。これにより、スライス工程S4により形成される薄板CP1は、基板の表裏の識別が可能となる。例えば、溝14から時計周り方向に2cm離れた位置にペン(塗料、インク)を用いてマーキングを行った場合、溝14に対して第1のマークM1の位置が時計周りの方向にある場合は表面、反時計周りの方向の場合は裏面であり、基板の表裏の判別は容易である。
(Slicing step S4)
FIG. 6 is a diagram showing an example of the slicing step S4. The slicing step S4 is a step of slicing the ingot C2 in which the
(第2のマーキング工程S5)
図7は、第2のマーキング工程S5の一例を示す図である。第2のマーキング工程S5は、上記インゴットC2からスライスされた薄板CP1の表面(主面)及び裏面の少なくとも一方の面に、第2のマークM2を形成する工程である。第2のマーキング工程S5により、薄板CP1の一方の面に第2のマークM2が形成された薄板CP2が形成される。第2のマーキング工程S5では、スライス工程S4後、薄板CP1に形成された溝14と第1のマークM1により薄板CP1の主面F側を判別することができる。第2のマークM2の位置、大きさ、形状は、目視で認識可能であれば、特に限定されない。例えば、5mm角程度の文字又は記号等を用いることができる。
(Second marking step S5)
FIG. 7 is a diagram showing an example of the second marking step S5. The second marking step S5 is a step of forming a second mark M2 on at least one of the front surface (main surface) and back surface of the thin plate CP1 sliced from the ingot C2. The second marking step S5 forms a thin plate CP2 in which the second mark M2 is formed on one surface of the thin plate CP1. In the second marking step S5, after the slicing step S4, the main surface F side of the thin plate CP1 can be determined by the
第2のマーキング工程S5におけるマーキングの方法は、特に限定はなく、例えば、上述の第1のマーキング工程と同様に、レーザーマーカー加工、ブラスト加工、ペンによる塗料の塗布等の方法を用いることができる。レーザーマーカー加工、ブラスト加工、ペンによる塗料の塗布の方法の例については、第1のマーキング工程と同様であるので、説明を省略する。第2のマーキング工程S5でのマーキングは、後工程のラッピング工程S8の表面研磨等により第2のマークM2が削除できるようにマーキングすることが好ましい。レーザーマーカー加工やブラスト加工によりマーキングをする場合は、基板の表面を削ってマーキングするため、マーキング(第2のマーク)の深さは、ラッピング工程S8の取代以下に設定し管理することが好ましい。このため、第2のマーキング工程S5でのマーキングは、ペンによる塗料(インク)の塗布によりマーキングを行うことが、基板の上に塗布されるため、深さの管理が必要なく、加工工数も少なく好ましい。 The marking method in the second marking process S5 is not particularly limited, and for example, as in the first marking process described above, methods such as laser marker processing, blast processing, and application of paint with a pen can be used. Examples of the methods of laser marker processing, blast processing, and application of paint with a pen are similar to those in the first marking process, so their explanations are omitted. It is preferable that the marking in the second marking process S5 is performed so that the second mark M2 can be removed by surface polishing in the subsequent lapping process S8. When marking is performed by laser marker processing or blast processing, the surface of the substrate is scraped for marking, so it is preferable to set and manage the depth of the marking (second mark) to be equal to or less than the machining allowance in the lapping process S8. For this reason, it is preferable that the marking in the second marking process S5 is performed by applying paint (ink) with a pen, since it is applied on the substrate, so there is no need to manage the depth, and the number of processing steps is small.
(ベベル工程S6)
図8(A)から(C)は、ベベル工程S6の一例を示す図であり、(A)は、薄板の外周部の上端をベベル加工する状態を示す図であり、(B)及び(C)はベベル加工後の薄板の外周部の例を示す図であり、(B)は断面図、(C)は平面図である。ベベル工程S6は、上記第2のマークM2を形成した薄板CP2の外周部10を面取りし、第1のマークM1を除去する工程である。ベベル工程S6では、薄板CP2の外周部を研削し、溝14の位置にノッチ11の加工が行われ、ベベル工程S6により、図8(C)に示すノッチ11が形成され、且つ、第1のマークM1が除去された薄板CP3を得ることができる。
(Bevel process S6)
8(A) to (C) are diagrams showing an example of the bevel process S6, (A) is a diagram showing a state in which the upper end of the outer periphery of the thin plate is beveled, (B) and (C) are diagrams showing an example of the outer periphery of the thin plate after beveling, (B) is a cross-sectional view, and (C) is a plan view. The bevel process S6 is a process of chamfering the
ベベル工程S6は、従来のべべル加工に用いる装置と同様の装置を用いて実施することができる。ベベル工程S6は、例えば、図8(A)に示すように、コアディスクの周面の溝にリング状の面取り用砥石32が固着された装置が用いられる。ベベル工程S6では、図8(A)に示すように、基板保持台31に保持された薄板CP2の外周部10を、回転する面取り用砥石32の上側の傾斜面に押し当て薄板CP2の上縁の角部を研磨したのち、基板保持台31を所定量だけ下降させて、薄板CP2の下縁の角部を面取り用砥石32の下側の傾斜面に押し当て研磨する。
The bevel process S6 can be performed using an apparatus similar to that used for conventional bevel processing. For example, as shown in FIG. 8(A), the bevel process S6 uses an apparatus in which a ring-shaped
ベベル工程S6は、上記したように、第1のマークM1を除去するように、取り代が調整される。ベベル工程S6の取り代は、特に制限はないが、加工によるロスを低減させる観点から、取り代が少ないほど好ましい。第1のマークM1が、上記のペン(塗料、インク)により形成される場合、ベベル加工による取り代を少なくすることができ、容易であるため、好ましい。 As described above, in the beveling process S6, the removal allowance is adjusted so as to remove the first mark M1. There are no particular restrictions on the removal allowance in the beveling process S6, but from the viewpoint of reducing losses due to processing, the smaller the removal allowance, the more preferable. When the first mark M1 is formed using the above-mentioned pen (paint, ink), this is preferable because it is easy and the removal allowance due to beveling can be reduced.
ベベル工程S6後、第1のマークM1は消滅しているが、第2のマークM2は消滅せずに維持される。このため、ベベル工程S6以降の工程については、第2のマーキング工程S5で形成した第2のマークM2により基板の表裏を判別することができる。 After the bevel process S6, the first mark M1 disappears, but the second mark M2 remains. Therefore, for the processes after the bevel process S6, the front and back of the substrate can be determined by the second mark M2 formed in the second marking process S5.
(エッジポリッシュ工程S7)
図9は、エッジポリッシュ工程S7の一例を示す平面図である。エッジポリッシュ工程S7は、外周部10にベベル加工及びノッチ加工が施された薄板CP3に対し、外周部10において、薄板CP3の中心Cを基準として、ノッチ11と非対称となる位置に透明部12を形成する工程である。本例のエッジポリッシュ工程S7では、ベベル工程S6により第1のマークM1が除去された薄板CP3の側面に対して、薄板CP3の中心C(インゴットC1の軸AX1)に対してノッチ11と非対称である部分に、部分的にエッジポリッシュ(エッジポリッシュ加工)を行うことにより透明部12を形成する工程である。エッジポリッシュ工程S7により、薄板CP3に透明部12を形成した薄板CP4を得る。薄板CP4は、ノッチ11、第2のマークM2、透明部12、及び不透明部13を備えている。薄板CP4は、上記した本実施形態の単結晶基板CPXに相当する。
(Edge polishing step S7)
9 is a plan view showing an example of the edge polishing step S7. The edge polishing step S7 is a step of forming a
透明部12は、基板の表裏の判別が可能な位置に形成される。例えば、透明部12は、ノッチ11の位置から薄板CP4の中心C(インゴットC1の中心軸AX1)周りに回転させた角度をθとしたときに、θが180°となる位置ではない位置に配置される。すなわち、透明部12は、薄板CP4の中心C(インゴットC1の中心軸AX1)に対してノッチ11と非対称な位置に配置される。これにより、ノッチ11と透明部12との位置関係(相対位置)から基板の表裏を判定することが可能となる。
The
ベベル工程S6により薄板CP3は、テーパ加工、R面加工等の面取り加工が施されている。エッジポリッシュ工程S7では、この薄板CP3の外周部の円周上の一部にエッジポリシュを行うことにより、透明部12を形成する。エッジポリッシュ加工は、研磨加工である。外周部10はエッジポリッシュ加工により研磨面となり、この研磨面が透明部12となる。エッジポリシュ加工の方法には、特に限定はない。例えば、エッジポリシュ加工は、枚葉式エッジポリッシュ機を用いて加工を行ってもよい。エッジポリシュ加工は、例えば、図9に示すように、固定した薄板CP3に対して、回転させた研磨布などの研磨材40を、薄板CP3の外周上の一部に当接させることにより行う。
In the bevel process S6, the thin plate CP3 is subjected to chamfering such as taper processing and R surface processing. In the edge polishing process S7, a
エッジポリシュ加工を行う位置は、薄板CP3の中心C(インゴットC1の中心軸AX1)に対してノッチ11と非対称な位置(ノッチ11の位置から薄板CP3の中心C周りに回転させた角度をθとした時に、θが180°となる位置ではない位置)であれば特に限定は無いが、表裏の判定はノッチ11を基準に透明部12の位置(エッジポリシュを施した位置)で判断するため、ノッチ11に近い位置であるのが好ましい。例えば、ノッチ11から1cm~3cm離れた位置であるのが、加工のしやすさ、透明部12の視認性の良さの観点から好ましい。薄板CP3の外周部10の面(端面)は、ベベル加工を施したベベル加工面であり、曇った面で透明性はない不透明部13となっている。本エッジポリシュ工程S7において、薄板CP3の外周部10(不透明部13)の一部にエッジポリシュを行うことで、エッジポリシュ加工を施した面(部分、領域)が透明となり、透明部12が形成される。透明部12を形成する場合、エッジポリッシュ加工は、例えば、#1500~#3000の砥粒を用いて研磨布40で加工することが好ましい。上記の砥粒の場合、より容易且つ確実に、透明部12を形成することができる。なお、透明部12の大きさL1(長さ)は、目視可能な程度でよく、例えば、5mm程度である。
The position where the edge polishing is performed is not particularly limited as long as it is a position that is asymmetric with respect to the
(ラッピング工程S8)
図10は、ラッピング工程S8、及び、ポリッシュ工程S9の一例を示す平面図である。ラッピング工程S8は、エッジポリッシュが施され、透明部12を有する薄板CP4を研磨し、表面形状及び厚さを調整する工程である。上記のようにベベル工程S6からラッピング工程S8の前までは、ノッチ11と、第2のマーキング工程S5で形成した第2のマークM2と、エッジポリッシュ工程S7で形成した透明部12とにより、基板の表裏を判別することができる。これにより、ラッピング工程S8は、基板の表裏を判別した後に実施することができる。ラッピング工程S8は、公知の方法により実施することができる。例えば、ラッピング工程S8は、両面ラッピング装置を用いることができる。ラッピング工程S8の条件は、特に制限されないが、上記したように、第2のマークM2が削除されるように、取り代を調整するのが好ましい。第2のマークM2が、上記のペン(塗料、インク)により形成される場合、ラッピング加工による取り代を少なくすることができ、容易であるため、好ましい。
(Wrapping step S8)
FIG. 10 is a plan view showing an example of the lapping step S8 and the polishing step S9. The lapping step S8 is a step of polishing the thin plate CP4 having the
ラッピング工程S8の後、基板の表面形状及び厚さが調整され、第2のマークM2が削除(除去)された薄板CP5が得られる。薄板CP5は、ノッチ11と、透明部12と、不透明部13と、を備える。薄板CP5は、上記した本実施形態の単結晶基板CPXに相当する。ラッピング工程S8の後、第2のマークM2が削除(除去)されるが、ノッチ11と、エッジポリッシュ工程S7で形成した透明部12との位置関係(相対位置)により、基板の表裏を判別することができる。
After the lapping step S8, the surface shape and thickness of the substrate are adjusted, and a thin plate CP5 is obtained from which the second mark M2 has been deleted (removed). The thin plate CP5 has a
ラッピング工程S8の後、必要に応じてエッチング工程(エッチング処理)を行ってもよい。エッチング工程では、加工歪を除去する工程である。エッチング工程は、例えば、酸を用いたケミカルエッチングである。エッチング工程のエッチング量には、特に制限はないが、例えば、エッチング量は0.5μm程度である。通常、上記のようなエッチング処理を行った後も、透明部12(エッジポリッシュを施した部分)に変化は無いため、エッチング工程を行っても、基板(薄板)の表裏の判定は容易である。 After the lapping step S8, an etching step (etching process) may be performed as necessary. The etching step is a step for removing processing distortion. The etching step is, for example, chemical etching using acid. There is no particular limit to the amount of etching in the etching step, but the amount of etching is, for example, about 0.5 μm. Normally, even after the above-mentioned etching process is performed, there is no change in the transparent portion 12 (the portion where the edge polishing is performed), so even after the etching step is performed, it is easy to determine the front and back of the substrate (thin plate).
(ポリッシュ工程S9)
ポリッシュ工程S9は、エッジポリッシュ加工を施した薄板に対し、薄板の主面F又は両面F、R(図1(B)参照)を鏡面に研磨するポリッシュ加工を行う工程である。本例のポリッシュ工程S9は、ラッピング工程S8により表面形状及び厚さが調整された薄板CP5の主面F側又は両面(主面F、裏面R)を鏡面研磨し、ノッチ11、透明部12及び不透明部13を有する薄板CP6を得る工程である。薄板CP6は、上記した本実施形態の単結晶基板CPXに相当する。
(Polishing step S9)
The polishing step S9 is a step of polishing the thin plate that has been subjected to edge polishing to a mirror finish on the main surface F or both surfaces F, R (see FIG. 1(B)). The polishing step S9 in this example is a step of mirror polishing the main surface F or both surfaces (main surface F, back surface R) of the thin plate CP5 whose surface shape and thickness have been adjusted by the lapping step S8, to obtain a thin plate CP6 having a
上記のようにエッジポリッシュ工程S7以降の工程については、ノッチ11とエッジポリッシュ工程S7で形成した透明部12との位置関係(相対位置)にて基板の表裏を判別することができる。
As described above, in the processes following the edge polishing process S7, the front and back of the substrate can be determined based on the positional relationship (relative position) between the
ポリッシュ工程S9は、公知の片面ポリッシュ装置又は両面ポリッシュ装置を用いて実施することができる。片面ポリッシュ装置は、例えば、薄板の裏面を上定盤に固定し、研磨布を貼り付けた下定盤に押し当て、薄板の表面と研磨布との間に研磨液を供給し、薄板と研磨布を回転させて薄板を鏡面加工する装置である。 The polishing step S9 can be performed using a known single-sided polishing device or double-sided polishing device. A single-sided polishing device is, for example, a device in which the back surface of the thin plate is fixed to an upper platen, pressed against a lower platen to which an abrasive cloth is attached, abrasive liquid is supplied between the front surface of the thin platen and the abrasive cloth, and the thin platen and the abrasive cloth are rotated to mirror-finish the thin platen.
上記のポリッシュ工程S9により、図10(図1(A)、(B))に示すような、基板の主面F側又は両面が鏡面研磨され、ノッチ11と、透明部12と、不透明部13と、を有する圧電性単結晶基板CP6(CPX)が得られる。
By the above-mentioned polishing step S9, the main surface F side or both surfaces of the substrate are mirror-polished to obtain a piezoelectric single crystal substrate CP6 (CPX) having a
以上のように、本実施形態に係る単結晶基板の製造方法は、圧電性単結晶基板の製造方法であって、外周部10にベベル加工及びノッチ加工が施された圧電性単結晶の薄板CP3に対し、外周部10において、薄板CP3の中心を基準として、ノッチ11と非対称となる位置に透明部12を形成するエッジポリッシュ加工を行うことと、エッジポリッシュ加工を施した薄板CP4(CP5)の表面を鏡面研磨するポリッシュ加工を行うことと、を含む。なお、本実施形態の単結晶基板CPXにおいて、上記以外の構成は、任意の構成である。本実施形態に係る単結晶基板の製造方法は、上記の本実施形態の単結晶基板CPXを容易且つ確実に製造することができる。
As described above, the method for manufacturing a single crystal substrate according to this embodiment is a method for manufacturing a piezoelectric single crystal substrate, and includes performing edge polishing on a piezoelectric single crystal thin plate CP3 having a beveled and notched
以下に、本発明の実施例を示してさらに具体的に説明するが、本発明は以下の実施例に限定されるものではない。 The present invention will be described in more detail below with reference to examples, but the present invention is not limited to the following examples.
[実施例1]
圧電性単結晶として直径210mmのタンタル酸リチウム単結晶36°RY育成インゴットを用意した。このインゴットを42°RY面で面出しを行い、直径201mmφに円筒研削した。円筒研削したインゴットに対して、図13の+X方向に深さ1mmのV字状の溝(V溝)を設けるとともに表面から見てV溝から時計方向に2cm離れた位置に太さ5mmでマジックにてマーキングを行った。スライス工程でワイヤーソー切断装置を用いてスライスし580μm厚の薄板80枚を得た。スライス後の表面のV溝付近にマジックでマーキングを行った。ベベル工程で直径200.05mmφに研削し、V溝の位置にノッチ加工を行った。ベベル工程後、枚葉式エッジポリッシュ機を用いてV溝から時計方向に2cmの位置に、2500rpmで回転している直径38mmφ長さ25mmの#3000ダイヤモンド研磨布を圧力100gで20秒間押し当てて幅5mmエッジポリッシュを行い透明部を形成した。ラッピング工程でGC#1000を用いて表裏面をそれぞれ25μm研磨した。エッチング工程で0.5μmエッチングを行い、ポリッシュ工程で表面および裏面を各15μm鏡面研磨を行った。
[Example 1]
A lithium tantalate single crystal 36° RY grown ingot with a diameter of 210 mm was prepared as a piezoelectric single crystal. This ingot was surfaced at a 42° RY plane and cylindrically ground to a diameter of 201 mmφ. A V-shaped groove (V groove) with a depth of 1 mm was provided in the +X direction of FIG. 13 on the cylindrically ground ingot, and a marking with a thickness of 5 mm was performed at a position 2 cm away from the V groove in the clockwise direction as viewed from the surface. In the slicing process, the ingot was sliced using a wire saw cutting device to obtain 80 thin plates with a thickness of 580 μm. Marking was performed with a marking near the V groove on the surface after slicing. In the beveling process, the ingot was ground to a diameter of 200.05 mmφ, and a notch was performed at the position of the V groove. After the bevel process, a #3000 diamond polishing cloth with a diameter of 38 mm and a length of 25 mm, rotating at 2500 rpm, was pressed against the V-groove at a position 2 cm clockwise using a sheet-type edge polishing machine with a pressure of 100 g for 20 seconds to perform edge polishing with a width of 5 mm to form a transparent part. In the lapping process, the front and back surfaces were polished by 25 μm using GC#1000. In the etching process, etching was performed by 0.5 μm, and in the polishing process, the front and back surfaces were mirror-polished by 15 μm each.
デバイス形成装置に投入したところ、80枚全てが表面(主面)にデバイスが形成されており、表裏間違いは1枚も見られなかった。 When they were put into the device forming machine, all 80 sheets had devices formed on their front (main) surfaces, and not a single sheet was found with the front and back reversed.
[比較例1]
圧電性単結晶として直径210mmのタンタル酸リチウム単結晶36°RY育成インゴットを用意した。このインゴットを42°RY面で面出しを行い、直径201mmφに円筒研削した。円筒研削したインゴットに対して、図13の+X方向に深さ1mmのV字状の溝(V溝)を設けたとともに表面から見てV溝から時計方向に2cm離れた位置に太さ5mmでマジックにてマーキングを行った。スライス工程でワイヤーソー切断装置を用いてスライスし580μm厚の薄板80枚を得た。スライス後の表面のV溝付近にマジックでマーキングを行った。ベベル工程で直径200.05mmφに研削し、V溝の位置にノッチ加工を行った。ラッピング工程でGC#1000を用いて表裏面をそれぞれ25μm研磨した。エッチング工程で0.5μmエッチングを行い、ポリッシュ工程で表面および裏面を各15μm鏡面研磨を行った。
[Comparative Example 1]
A lithium tantalate single crystal 36° RY grown ingot with a diameter of 210 mm was prepared as a piezoelectric single crystal. This ingot was subjected to surface finishing at a 42° RY surface, and cylindrically ground to a diameter of 201 mmφ. A V-shaped groove (V groove) with a depth of 1 mm was provided in the +X direction of FIG. 13 on the cylindrically ground ingot, and a marking with a thickness of 5 mm was performed at a position 2 cm away from the V groove in the clockwise direction as viewed from the front surface with a marker. In the slicing process, the ingot was sliced using a wire saw cutting device to obtain 80 thin plates with a thickness of 580 μm. Marking was performed near the V groove on the front surface after slicing with a marker. In the beveling process, the ingot was ground to a diameter of 200.05 mmφ, and notch processing was performed at the position of the V groove. In the lapping process, the front and back surfaces were polished by 25 μm each using GC#1000. In the etching process, etching was performed by 0.5 μm, and in the polishing process, the front and back surfaces were mirror-polished by 15 μm each.
デバイス形成装置に投入したところ、80枚中5枚で裏面にデバイスが形成されており、表裏間違いは5枚であった。 When they were put into the device forming machine, 5 out of 80 sheets had devices formed on the reverse side, meaning 5 sheets had the wrong front and back.
上述の実施例及び比較例の結果から、本実施形態に係る圧電性単結晶基板は、ノッチ及び透明部の相対位置により、ノッチを有する圧電性単結晶基板の表裏の判別を確実に実施することができることが確認され、従来では目視により表裏の判別が不可能であったノッチを有する両面が鏡面研磨された基板においても、基板の表裏を確実に実施することができることが確認される。 The results of the above-mentioned examples and comparative examples confirm that the piezoelectric single crystal substrate according to this embodiment can reliably distinguish between the front and back of a piezoelectric single crystal substrate having a notch based on the relative positions of the notch and the transparent portion, and that it is possible to reliably distinguish between the front and back of a substrate even in the case of a substrate having a notch and mirror-polished on both sides, which was previously impossible to distinguish between by visual inspection.
なお、本発明の技術範囲は、上述の実施形態等で説明した態様に限定されない。上述の実施形態等で説明した要件の1つ以上は、省略されることがある。また、上述の実施形態等で説明した要件は、適宜組み合わせることができる。また、法令で許容される限りにおいて、上述の実施形態等で引用した全ての文献の開示を援用して本文の記載の一部とする。 The technical scope of the present invention is not limited to the aspects described in the above-mentioned embodiments. One or more of the requirements described in the above-mentioned embodiments may be omitted. The requirements described in the above-mentioned embodiments may be combined as appropriate. In addition, to the extent permitted by law, the disclosures of all documents cited in the above-mentioned embodiments are incorporated by reference and made part of the description in this text.
本発明によれば、ノッチを有する圧電性単結晶基板の表裏の判別を確実に実施することができ、表面と裏面を間違えたことにより表面弾性波素子等の材料として使用できないという問題を防止することができる。例えば、デバイス形成工程での表裏間違いによる不良を防止できる。 The present invention makes it possible to reliably distinguish between the front and back sides of a piezoelectric single crystal substrate having a notch, and prevents problems such as the substrate being unable to be used as a material for a surface acoustic wave element or the like due to mistaking the front and back sides. For example, it can prevent defects due to mistaking the front and back sides during the device formation process.
C1、C2:圧電性単結晶インゴット
CP1~CP5:薄板(圧電性単結晶薄板)
CPX、CP4~CP6:圧電性単結晶基板
10:外周部
11:ノッチ
12:透明部
13:不透明部
C1, C2: Piezoelectric single crystal ingot CP1 to CP5: Thin plate (piezoelectric single crystal thin plate)
CPX, CP4 to CP6: Piezoelectric single crystal substrate 10: Outer periphery 11: Notch 12: Transparent portion 13: Opaque portion
Claims (5)
前記外周部において、前記圧電性単結晶基板の中心を基準として、前記ノッチと非対称となる位置に透明部を有し、
前記外周部において、前記透明部以外の部分は不透明部であり、
前記透明部は、目視により、前記不透明部よりも可視光の透過率が高いことを認識可能な部分である、圧電性単結晶基板。 A piezoelectric single crystal substrate having a chamfered outer periphery and a notch on the outer periphery,
a transparent portion is provided in the outer periphery at a position that is asymmetric with respect to the notch with respect to the center of the piezoelectric single crystal substrate;
In the outer periphery, a portion other than the transparent portion is an opaque portion,
The transparent portion is a portion that can be visually recognized as having a higher transmittance of visible light than the opaque portion .
前記不透明部は、ベベル加工面である、請求項1又は請求項2に記載の圧電性単結晶基板。 the transparent portion is a polished surface,
3. The piezoelectric single crystal substrate according to claim 1, wherein the opaque portion is a beveled surface.
外周部にベベル加工及びノッチ加工が施された圧電性単結晶の薄板に対し、前記外周部において、前記薄板の中心を基準として、前記ノッチと非対称となる位置にエッジポリッシュを行い透明部を形成するエッジポリッシュ加工を行うことと、
前記エッジポリッシュ加工を施した前記薄板の主面のみ、又は、主面及び裏面の両面のみを鏡面研磨するポリッシュ加工を行うことと、を含む、圧電性単結晶基板の製造方法。 A method for manufacturing a piezoelectric single crystal substrate, comprising the steps of:
performing edge polishing on a thin plate of a piezoelectric single crystal having an outer periphery that has been beveled and notched, in the outer periphery, at a position that is asymmetric with respect to the notch with respect to the center of the thin plate as a reference, to form a transparent portion;
and performing a polishing process to mirror-polish only the main surface or only both the main surface and the back surface of the thin plate that has been subjected to the edge polishing process.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020194861A JP7567396B2 (en) | 2020-11-25 | 2020-11-25 | Piezoelectric single crystal substrate and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020194861A JP7567396B2 (en) | 2020-11-25 | 2020-11-25 | Piezoelectric single crystal substrate and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022083515A JP2022083515A (en) | 2022-06-06 |
| JP7567396B2 true JP7567396B2 (en) | 2024-10-16 |
Family
ID=81855612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020194861A Active JP7567396B2 (en) | 2020-11-25 | 2020-11-25 | Piezoelectric single crystal substrate and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7567396B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010040696A (en) | 2008-08-04 | 2010-02-18 | Hitachi Cable Ltd | Substrate for epitaxial growth |
| JP2016050150A (en) | 2014-08-30 | 2016-04-11 | 京セラクリスタルデバイス株式会社 | Quartz wafer manufacturing method |
| JP2020033214A (en) | 2018-08-29 | 2020-03-05 | 住友金属鉱山株式会社 | Manufacturing method of oxide single crystal substrate |
-
2020
- 2020-11-25 JP JP2020194861A patent/JP7567396B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010040696A (en) | 2008-08-04 | 2010-02-18 | Hitachi Cable Ltd | Substrate for epitaxial growth |
| JP2016050150A (en) | 2014-08-30 | 2016-04-11 | 京セラクリスタルデバイス株式会社 | Quartz wafer manufacturing method |
| JP2020033214A (en) | 2018-08-29 | 2020-03-05 | 住友金属鉱山株式会社 | Manufacturing method of oxide single crystal substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022083515A (en) | 2022-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI564948B (en) | Hard and brittle materials for grinding, grinding processing systems and grinding, grinding methods | |
| US6718612B2 (en) | Method for manufacturing a magnetic disk comprising a glass substrate using a protective layer over a glass workpiece | |
| JP5571409B2 (en) | Manufacturing method of semiconductor device | |
| JP7271875B2 (en) | Method for manufacturing oxide single crystal substrate | |
| TW201414576A (en) | Glass sheets and methods of shaping glass sheets | |
| JP2010257562A (en) | Substrate for magnetic disk and method for manufacturing the same | |
| US20110021025A1 (en) | Method for producing laser-marked semiconductor wafer | |
| KR20140117271A (en) | Scribing wheel, scribing apparatus, and method for manufacturing scribing wheel | |
| JP6493253B2 (en) | Silicon wafer manufacturing method and silicon wafer | |
| KR20160045047A (en) | Scribing wheel, scribe apparatus and scribe method | |
| CN110126106B (en) | Wafer processing method | |
| JP2011125986A (en) | Surface grinding device of square block | |
| JP7567396B2 (en) | Piezoelectric single crystal substrate and manufacturing method thereof | |
| JP7643181B2 (en) | Piezoelectric single crystal substrate and its manufacturing method | |
| JP7639280B2 (en) | Manufacturing method of piezoelectric single crystal substrate | |
| JP7567454B2 (en) | Edge polishing method for piezoelectric oxide single crystal wafer and manufacturing method for piezoelectric oxide single crystal wafer | |
| JP2010238302A (en) | Method of producing glass substrate for magnetic disk and electroplated grinding wheel used for the same | |
| JP7396199B2 (en) | Method for manufacturing piezoelectric single crystal substrate | |
| JP2015153999A (en) | Manufacturing method of semiconductor wafer | |
| JP2010142913A (en) | Device for polishing end surface of glass substrate and method for the same | |
| JP4220192B2 (en) | Method of manufacturing cutting edge for brittle material and cutting blade for brittle material manufactured by the manufacturing method | |
| JP6736151B2 (en) | Cutter wheel and manufacturing method thereof | |
| JP4935230B2 (en) | Method for manufacturing translucent substrate | |
| JPH06248444A (en) | Sputtering target | |
| JP2006131468A (en) | Method of manufacturing small-sized glassware |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20221116 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20221128 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230822 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240430 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240619 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240903 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240916 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7567396 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |