JP7639280B2 - Manufacturing method of piezoelectric single crystal substrate - Google Patents
Manufacturing method of piezoelectric single crystal substrate Download PDFInfo
- Publication number
- JP7639280B2 JP7639280B2 JP2020142985A JP2020142985A JP7639280B2 JP 7639280 B2 JP7639280 B2 JP 7639280B2 JP 2020142985 A JP2020142985 A JP 2020142985A JP 2020142985 A JP2020142985 A JP 2020142985A JP 7639280 B2 JP7639280 B2 JP 7639280B2
- Authority
- JP
- Japan
- Prior art keywords
- mark
- single crystal
- polishing
- ingot
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Description
本発明は、圧電性単結晶基板の製造方法に関する。 The present invention relates to a method for manufacturing a piezoelectric single crystal substrate.
単結晶から得られる基板は、様々な材料として用いられている。例えば、タンタル酸リチウム(LT)単結晶から得られるタンタル酸リチウム単結晶基板(LT単結晶基板)やニオブ酸リチウム(LN)単結晶から得られるニオブ酸リチウム単結晶基板(LN単結晶基板)等の圧電性単結晶基板(以下、「単結晶基板」と略す場合もある)は、移動体通信機器に用いられる電気信号ノイズ除去用の表面弾性波素子(SAWフィルター)の材料として用いられている。 Substrates obtained from single crystals are used as various materials. For example, piezoelectric single crystal substrates (hereinafter sometimes abbreviated as "single crystal substrates") such as lithium tantalate single crystal substrates (LT single crystal substrates) obtained from lithium tantalate (LT) single crystals and lithium niobate single crystal substrates (LN single crystal substrates) obtained from lithium niobate (LN) single crystals are used as materials for surface acoustic wave elements (SAW filters) used in mobile communication devices to remove noise in electrical signals.
LT単結晶やLN単結晶は、主にチョクラルスキー法で製造されており、通常、高融点の貴金属ルツボを用い、電気炉中で育成され所定の冷却速度で冷却された後、電気炉から取り出される。育成された単結晶には、熱応力による残留歪みを取り除くため、融点に近い均熱下での熱処理、更に単一分極とするためのポーリング処理、すなわち、単結晶を室温からキュリー温度以上の所定温度まで昇温させ、単結晶に電圧を印加し、電圧を印加したままキュリー温度以下の所定温度まで降温させた後、電圧印加を停止して室温まで冷却する一連の処理が施される。育成された単結晶は、ポーリング処理後、外形を整えるために外表面が研削され、円柱状に加工された単結晶インゴットからウエハ状の単結晶基板へと加工される。 LT single crystals and LN single crystals are mainly manufactured by the Czochralski method. They are usually grown in an electric furnace using a high-melting-point precious metal crucible, cooled at a specified cooling rate, and then removed from the electric furnace. The grown single crystal is then heat-treated under soaking near the melting point to remove residual strain caused by thermal stress, and then subjected to a poling process to make it single-polarized. In other words, the single crystal is heated from room temperature to a specified temperature above the Curie temperature, a voltage is applied to the single crystal, and the temperature is lowered to a specified temperature below the Curie temperature while the voltage is still applied, and the voltage application is stopped and the crystal is cooled to room temperature. After the poling process, the outer surface of the grown single crystal is ground to adjust the outer shape, and the cylindrically processed single crystal ingot is processed into a wafer-shaped single crystal substrate.
円柱状の単結晶インゴットを加工する手順としては、通常、円筒研削工程、スライス工程、ベベル工程、ラッピング工程、ポリッシュ工程等の機械加工の順に行われる。また、ラッピング工程とポリッシュ工程との間に、エッチング工程が行われる場合もある。上記のような機械加工等を経て、単結晶インゴットからウエハ状の単結晶基板が製造される。 The procedure for processing a cylindrical single crystal ingot usually involves the following mechanical processes in that order: cylindrical grinding, slicing, beveling, lapping, and polishing. An etching process may also be performed between the lapping and polishing processes. After going through the above-mentioned mechanical processes, a wafer-shaped single crystal substrate is manufactured from the single crystal ingot.
従来、直径150mmφ以下のLTやLN単結晶基板では図10に示すように結晶方位識別のため外周上の所定の位置にオリエンテーションフラット(OF)と呼ばれる直線部分が設けられていた。また、加工工程での表裏判定のためや両面鏡面基板の表裏判定のためにインデックスフラット(IF)と呼ばれるOFよりも短い直線部分が設けられていた。 Conventionally, LT and LN single crystal substrates with a diameter of 150 mmφ or less have a straight line portion called an orientation flat (OF) at a specified position on the outer circumference to identify the crystal orientation, as shown in Figure 10. In addition, a straight line portion called an index flat (IF), which is shorter than the OF, is provided to determine the front and back sides during the processing process and to determine the front and back sides of double-sided mirror-finished substrates.
しかしながら、直径150mmφを超えるLTやLN単結晶基板ではOF、IFを設けると基板からデバイスを切り出す際の有効面積が減少すること、大口径化したLTやLN単結晶基板では必然的に重量が増加し、しかもOFやIFを設けてなるLTやLN単結晶基板をデバイス作製工程でスピンコータ等により高速回転させることにより加工した時には、OFやIFが欠けていることに伴うトラブルが発生することがわかってきた。すなわち、OFやIFを設けて成るLTやLN単結晶基板は、当然ながらその外周が完全な円形でなく、OFやIFが切り欠けられている。このような外周が切り欠けられているLTやLN単結晶基板をスピンコータ等により高速回転した時には偏荷重が発生し、それに伴いそのスピンコータのロータへ真空吸着させていたLTやLN単結晶基板が高速回転で離脱したり、飛散したりするというトラブルが発生する。 However, when an OF or IF is provided on an LT or LN single crystal substrate with a diameter of more than 150 mmφ, the effective area for cutting out a device from the substrate is reduced, and the weight of a large-diameter LT or LN single crystal substrate inevitably increases. Moreover, it has been found that when an LT or LN single crystal substrate with an OF or IF is processed by rotating it at high speed using a spin coater or the like in the device manufacturing process, problems occur due to the OF or IF being chipped. In other words, an LT or LN single crystal substrate with an OF or IF is naturally not a perfect circle on its periphery, and the OF or IF is chipped. When such an LT or LN single crystal substrate with a chipped periphery is rotated at high speed using a spin coater or the like, an unbalanced load is generated, and as a result, the LT or LN single crystal substrate vacuum-adsorbed to the rotor of the spin coater becomes detached or scattered at high speed, causing problems.
そこで、OFやIFを設けて成る図10に示す単結晶基板に代えて、V字形状のノッチを設けて成る図11に示すLTやLN単結晶基板が開発された。この単結晶基板は、OFに代わる結晶方位識別法として単結晶基板の外周の一端に切り込み加工をしたノッチを設けたものである。 Therefore, instead of the single crystal substrate shown in Figure 10, which is formed with OF or IF, LT and LN single crystal substrates shown in Figure 11, which are formed with a V-shaped notch, were developed. These single crystal substrates have a notch cut into one end of the outer periphery of the single crystal substrate as a method of identifying crystal orientation in place of OF.
ノッチを有するLTやLN単結晶基板は、例えば、下記の特許文献1に記載されるような以下の手順で加工される。円筒研削工程でLTやLN単結晶の表面を円筒研削し、円柱状の単結晶インゴット(インゴット)に加工するとともに、インゴットの側面の特定の方向にV字形状の溝を形成する(この溝がインゴットをスライスした時の仮ノッチとなる)。スライス工程でインゴットをワイヤーソーで遊離砥粒を用いて円盤状の基板になるようにスライスする。ベベル工程において、スライス工程で得られた仮ノッチが形成され基板を、回転可能な基板研削用ステージ上に保持させ、基板を回転させたままステージを回転砥石に接近させて基板の外周部の端面の面取りを行う。面取り作業終了後、ステージの回転を停止するとともにステージを回転砥石から離し、回転砥石の代わりにノッチ研削用砥石を回転させるとともに、ステージをノッチ形成位置に接近させてノッチを形成する。ノッチの形成が終了した後、ラッピング工程で表裏両面を遊離砥粒を用いてラッピング加工し、エッチング工程で加工歪を除去し、その後、ポリッシュ工程で表面を片面鏡面研磨する。 LT or LN single crystal substrates having a notch are processed, for example, by the following procedure as described in Patent Document 1 below. In the cylindrical grinding process, the surface of the LT or LN single crystal is cylindrically ground to process it into a cylindrical single crystal ingot (ingot), and a V-shaped groove is formed in a specific direction on the side of the ingot (this groove becomes the provisional notch when the ingot is sliced). In the slicing process, the ingot is sliced into a disk-shaped substrate using free abrasive grains with a wire saw. In the beveling process, the substrate with the provisional notch formed in the slicing process is held on a rotatable substrate grinding stage, and the stage is brought close to a rotating grindstone while rotating the substrate to chamfer the edge of the outer periphery of the substrate. After the chamfering operation is completed, the rotation of the stage is stopped and the stage is moved away from the rotating grindstone, and a notch grinding grindstone is rotated instead of the rotating grindstone, and the stage is brought close to the notch formation position to form the notch. After the notch is formed, both the front and back surfaces are lapped using free abrasive grains in the lapping process, processing distortion is removed in the etching process, and then one side of the surface is mirror-polished in the polishing process.
ところで、SAWフィルタは、基板主面方位42°RY前後で加工されたLT単結晶基板や主面方位128°RY前後で加工されたLN単結晶基板が用いられている。ここで、例えば、42°RYとは、X軸を回転軸として、Y-Z平面においてY軸からZ軸方向に42°回転させた方向である。図11に示すように、このような方位に対して垂直に加工された基板を、主面方位42°RYの基板と呼ぶ。このようなLTやLNの単結晶基板は、結晶軸に傾きがあり所定の結晶方位の面のみを使用するため、基板の表裏を識別する必要がある。OFやIFを設けた単結晶基板は、OFを基準にIFの位置により表裏を判別することができる。例えば、OFやIFを設けた単結晶基板は、円筒研削工程で目的の結晶方位にベベル工程で設けるOFとほぼ同じ長さの仮OFを、ベベル工程で設けるIFとほぼ同じ長さの仮IFを付け、スライス工程でウエハ状の単結晶基板とした後、ベベル工程で端面の面取り加工を行い、目的の端面形状とするとともに、仮OF、仮IFを基準としてOF、IFを形成することにより製造される。このため、スライス工程以降のウエハ状となった単結晶基板には、常にOFとIFが存在するため、容易に基板の表裏(表の面と裏面)の判別が可能である。 SAW filters use LT single crystal substrates processed with a substrate principal surface orientation of approximately 42°RY and LN single crystal substrates processed with a substrate principal surface orientation of approximately 128°RY. Here, for example, 42°RY is a direction rotated 42° from the Y axis to the Z axis direction in the Y-Z plane with the X axis as the rotation axis. As shown in Figure 11, a substrate processed perpendicular to such an orientation is called a substrate with a principal surface orientation of 42°RY. Such LT and LN single crystal substrates have a tilt in the crystal axis and only surfaces with a specified crystal orientation are used, so it is necessary to distinguish between the front and back of the substrate. For single crystal substrates with OF or IF, the front and back can be distinguished by the position of the IF based on the OF. For example, single crystal substrates with OFs and IFs are manufactured by attaching a temporary OF of approximately the same length as the OF to be formed in the beveling process in the desired crystal orientation in the cylindrical grinding process, and a temporary IF of approximately the same length as the IF to be formed in the beveling process, and then forming a wafer-shaped single crystal substrate in the slicing process, and then chamfering the edge in the beveling process to obtain the desired edge shape, and forming the OF and IF based on the temporary OF and temporary IF. Therefore, since the OF and IF are always present in the single crystal substrate in the wafer shape after the slicing process, it is easy to distinguish the front and back of the substrate (front and back surfaces).
一方、ノッチを設けた単結晶基板は、スライス工程でウエハ状の単結晶基板とした後は、外周部に仮ノッチまたはベベル工程で形成したノッチしかないため、ポリッシュ工程で表面を片面鏡面研磨されるまで、表裏の判別が困難である。このため、スライス工程、ベベル工程、ラッピング工程、エッチング工程、ポリッシュ工程で表面と裏面を間違えてしまう場合があった。スライス工程、ベベル工程、ラッピング工程、エッチング工程、ポリッシュ工程等の工程で表面と裏面を間違えた場合、ポリッシュ工程で裏面を鏡面研磨してしまうため、表裏を間違えた基板は、表面弾性波素子として使用できないという問題がある。 On the other hand, after a notched single crystal substrate is made into a wafer-shaped single crystal substrate in the slicing process, it only has a temporary notch or a notch formed in the beveling process on the outer periphery, making it difficult to distinguish between the front and back sides until the front side is mirror-polished on one side in the polishing process. This means that the front and back sides can sometimes be mistaken for each other in the slicing, beveling, lapping, etching, and polishing processes. If the front and back sides are mistaken for each other in the slicing, beveling, lapping, etching, and polishing processes, the back side is mirror-polished in the polishing process, resulting in the problem that a substrate with the wrong front and back sides cannot be used as a surface acoustic wave element.
そこで、本発明は、ノッチを有する圧電性単結晶基板のポリッシュ工程までの製造工程において、製造工程中の基板の表裏の判別を確実に実施できる方法を提供することを目的とする。 The present invention aims to provide a method for reliably determining the front and back sides of a notched piezoelectric single crystal substrate during the manufacturing process up to the polishing process.
本発明の態様によれば、所定の結晶方位の識別に用いるノッチを有する圧電性単結晶基板の製造方法であって、円筒研削が施された圧電性単結晶のインゴットの側面に、インゴットの軸方向に延び、ノッチとなる溝を形成する溝形成工程と、インゴットの側面に、インゴットの軸に対して溝と非対称である部分に第1のマークを形成する第1のマーキング工程と、溝と第1のマークとが形成されたインゴットをスライスし薄板に加工するスライス工程と、インゴットからスライスされた薄板における少なくとも一方の面に、第2のマークを形成する第2のマーキング工程と、第2のマークを形成した薄板の外周端部を面取りし、第1のマークを除去するベベル工程と、第1のマークが除去された薄板の側面に対して、インゴットの軸に対して溝と非対称である部分に、部分的にエッジポリッシュを行い第3のマークを形成するエッチポリッシュ工程と、エッジポリッシュが施された薄板を研磨し、表面形状及び厚さを調整するラッピング工程と、表面形状及び厚さが調整された薄板の主面側を鏡面研磨し、ノッチ及び第3のマークを有する圧電性単結晶基板を得るポリッシュ工程と、を備える、圧電性単結晶基板の製造方法が提供される。 According to an aspect of the present invention, a method for manufacturing a piezoelectric single crystal substrate having a notch used to identify a predetermined crystal orientation includes a groove forming step of forming a groove that extends in the axial direction of the ingot and serves as a notch on the side of a cylindrically ground piezoelectric single crystal ingot; a first marking step of forming a first mark on the side of the ingot in a portion that is asymmetric with the groove relative to the axis of the ingot; a slicing step of slicing the ingot with the groove and the first mark formed therein into a thin plate; and a second marking step of forming a second mark on at least one side of the thin plate sliced from the ingot. A method for manufacturing a piezoelectric single crystal substrate is provided, comprising: a beveling process for chamfering the outer peripheral edge of the thin plate on which the second mark is formed and removing the first mark; an etch-polishing process for partially edge-polishing the side surface of the thin plate from which the first mark has been removed in a portion that is asymmetric with the groove relative to the axis of the ingot to form a third mark; a lapping process for polishing the edge-polished thin plate and adjusting the surface shape and thickness; and a polishing process for mirror-polishing the main surface side of the thin plate whose surface shape and thickness have been adjusted to obtain a piezoelectric single crystal substrate having a notch and a third mark.
また、第1のマーク及び第2のマークは、塗料で形成されることを含んでもよい。また、第1のマーキング工程及び第2のマーキング工程は、それぞれ、ペンを用いて、第1のマーク、第2のマークを形成することを含んでもよい。また、エッジポリシュは、#1500~#3000の砥粒を用いて行うことを含んでもよい。また、第3のマークは、側面において、第3のマーク以外の部分よりも透明であってもよい。 The first mark and the second mark may be formed with paint. The first marking step and the second marking step may each include forming the first mark and the second mark using a pen. The edge polishing may include using abrasive grains of #1500 to #3000. The third mark may be more transparent on the side than the portion other than the third mark.
本発明の圧電性単結晶基板の製造方法によれば、スライス工程、ベベル工程のベベル前までは、基板外周部の溝(ノッチ)および第1のマークの位置関係で表裏の判別が可能であり、ベベル工程のベベル後では、スライス工程で行った表面または裏面の第2のマークにより表裏の判別が可能であり、ラッピング工程からポリッシュ工程のポリッシュ前までは、基板外周部の溝(ノッチ)および第3のマーク(エッジポリッシュを施した部分)の位置関係によりの判別が可能である。また、ポリッシュ工程のポリッシュ後では、主面(表面)が鏡面であるため、表裏の判別が可能である。上記のように本発明によれば、全ての工程で表裏判別が可能となり、表面と裏面を間違えてポリッシュ工程で裏面を鏡面研磨してしまうことが無くなり、表面と裏面を間違えたことにより表面弾性波素子として使用できないという問題が無くなる。 According to the method for manufacturing a piezoelectric single crystal substrate of the present invention, the front and back sides can be distinguished from each other by the positional relationship of the groove (notch) on the outer periphery of the substrate and the first mark before the beveling in the slicing process and the beveling in the beveling process. After the beveling in the beveling process, the front and back sides can be distinguished from each other by the second mark on the front or back side made in the slicing process. From the lapping process to before the polishing in the polishing process, the front and back sides can be distinguished from each other by the positional relationship of the groove (notch) on the outer periphery of the substrate and the third mark (the part where the edge polishing was applied). In addition, after the polishing in the polishing process, the main surface (front side) is a mirror surface, so the front and back sides can be distinguished. As described above, according to the present invention, the front and back sides can be distinguished in all processes, and there is no risk of the front and back sides being mistaken for mirror polished in the polishing process, and there is no problem that the front and back sides cannot be used as a surface acoustic wave element due to the front and back sides being mistaken for each other.
以下、本発明の具体的な実施形態について詳細に説明する。なお、本発明は、以下の実施形態に限定されるものではなく、本発明の要旨を変更しない範囲で適宜変更することができる。なお、各図面においては、適宜、一部又は全部が模式的に記載され、縮尺が変更されて記載される。また、以下の説明において、「A~B」との記載は、「A以上B以下」を意味する。 Specific embodiments of the present invention are described in detail below. Note that the present invention is not limited to the following embodiments, and can be modified as appropriate without changing the gist of the present invention. Note that in each drawing, some or all of the drawings are shown schematically and the scale is changed as appropriate. In the following description, the expression "A to B" means "A or more and B or less."
まず、従来のノッチを有する圧電性酸化物単結晶基板の製造方法について、簡単に説明する。従来の製造方法は、例えば、上述のように以下の手順で行われていた。まず、円筒研削工程でLT単結晶やLN単結晶等の圧電性単結晶の表面を円筒研削し、円柱状の単結晶インゴット(インゴット)に加工するとともに、インゴットの側面の特定の方向にV字形状の溝を形成する(この溝がインゴットをスライスした時の仮ノッチとなる)。スライス工程では、インゴットをワイヤーソーで遊離砥粒を用いて円盤状の基板になるようにスライスする。ベベル工程において、スライス工程で得られた仮ノッチが形成され基板を、回転可能な基板研削用ステージ上に保持させ、基板を回転させたままステージを回転砥石に接近させて基板の外周部の端面の面取りを行う。面取り作業終了後、ステージの回転を停止するとともにステージを回転砥石から離し、回転砥石の代わりにノッチ研削用砥石を回転させるとともに、ステージをノッチ形成位置に接近させてノッチを形成する。ノッチの形成が終了した後、ラッピング工程で表裏両面を遊離砥粒を用いてラッピング加工し、任意のエッチング工程で加工歪を除去し、その後、ポリッシュ工程で主面(表面)を片面鏡面研磨する。LT単結晶基板やLN単結晶基板等の圧電性単結晶基板は、図12に示すように結晶軸に傾きがあり所定の結晶方位の面のみを使用するため、基板の表裏を識別する必要がある。このような従来の製造方法のような1ヶ所のみのノッチを設けた圧電性単結晶基板の製造工程では、上記したように、製造工程中、基板の表裏を識別することが難しく、基板の表裏を誤って使用してしまうことがあった。 First, a conventional method for manufacturing a piezoelectric oxide single crystal substrate having a notch will be briefly described. The conventional manufacturing method was performed, for example, in the following manner as described above. First, in the cylindrical grinding process, the surface of a piezoelectric single crystal such as an LT single crystal or an LN single crystal is cylindrically ground to form a cylindrical single crystal ingot (ingot), and a V-shaped groove is formed in a specific direction on the side of the ingot (this groove becomes a provisional notch when the ingot is sliced). In the slicing process, the ingot is sliced into a disk-shaped substrate using free abrasive grains with a wire saw. In the beveling process, the substrate with the provisional notch formed in the slicing process is held on a rotatable substrate grinding stage, and the stage is brought close to a rotating grindstone while rotating the substrate to chamfer the edge of the outer periphery of the substrate. After the chamfering operation is completed, the rotation of the stage is stopped and the stage is moved away from the rotating grindstone, and a notch grinding grindstone is rotated instead of the rotating grindstone, and the stage is brought close to the notch formation position to form the notch. After the formation of the notch is completed, both the front and back surfaces are lapped using free abrasive grains in a lapping process, processing distortion is removed in an optional etching process, and then the main surface (front surface) is mirror-polished on one side in a polishing process. Piezoelectric single crystal substrates such as LT single crystal substrates and LN single crystal substrates have an inclination in the crystal axis as shown in Figure 12, and only surfaces with a specified crystal orientation are used, so it is necessary to distinguish between the front and back of the substrate. In the manufacturing process of a piezoelectric single crystal substrate with only one notch, as in such conventional manufacturing methods, as described above, it is difficult to distinguish between the front and back of the substrate during the manufacturing process, and the front and back of the substrate may be used incorrectly.
そこで、本実施形態の単結晶基板の製造方法では、ノッチとなる溝と、ベベル工程で除去される第1のマークとが側面に形成された圧電性単結晶のインゴットからスライスされた薄板の表面又は裏面の少なくとも1方の面に第2のマークを形成し、ベベル工程の後に基板外周部に第3のマークを形成する。本製造方法によれば、スライス工程、ベベル工程のベベル前までは、基板外周部の溝(ノッチ)および第1のマークの位置関係で表裏の判別が可能であり、ベベル工程のベベル後では、スライス工程で行った表面または裏面の第2のマークにより表裏の判別が可能であり、ラッピング工程からポリッシュ工程のポリッシュ前までは、基板外周部の溝(ノッチ)および第3のマーク(エッジポリッシュを施した部分)の位置関係により基板の表裏の判別が可能である。また、ポリッシュ工程のポリッシュ後では、主面(表面)が鏡面であるため、表裏の判別が可能である。上記のように本発明によれば、全ての工程で表裏判別が可能となり、表面と裏面を間違えてポリッシュ工程で裏面を鏡面研磨してしまうことが無くなり、表面と裏面を間違えたことにより表面弾性波素子として使用できないという問題が無くなる。 Therefore, in the manufacturing method of the single crystal substrate of this embodiment, a second mark is formed on at least one of the front or back surfaces of a thin plate sliced from an ingot of a piezoelectric single crystal having a groove that becomes a notch and a first mark that is removed in the beveling process formed on the side surface, and a third mark is formed on the outer periphery of the substrate after the beveling process. According to this manufacturing method, the front and back can be distinguished from each other by the positional relationship of the groove (notch) and the first mark on the outer periphery of the substrate before the beveling process in the slicing process and the beveling process, and the front and back can be distinguished from each other by the second mark on the front or back surface made in the slicing process after the beveling process in the beveling process, and the front and back of the substrate can be distinguished from each other by the positional relationship of the groove (notch) and the third mark (the part where the edge polishing was applied) on the outer periphery of the substrate from the lapping process to before the polishing process in the polishing process. In addition, the main surface (front surface) is a mirror surface after the polishing process, so the front and back can be distinguished. As described above, with this invention, it is possible to distinguish between the front and back sides in all processes, eliminating the risk of accidentally polishing the back side to a mirror finish in the polishing process due to the front and back sides being mistaken for each other, and eliminating the problem of being unable to use the device as a surface acoustic wave element due to the front and back sides being mistaken for each other.
以下、本実施形態の圧電性単結晶基板の製造方法(以下、単結晶基板の製造方法と略す)の例について詳細に説明する。図1は、単結晶基板の製造方法の一例を示すフローチャートである。本実施形態に係る単結晶基板の製造方法は、所定の結晶方位の識別に用いるノッチを有する圧電性単結晶基板の製造方法であって、図1に示すように、円筒研削工程S1と、溝形成工程S2と、第1のマーキング工程S3と、スライス工程S4と、第2のマーキング工程S5と、ベベル工程S6と、エッジポリッシュ工程S7と、ラッピング工程S8と、ポリッシュ工程S9と、を備える。 An example of a method for manufacturing a piezoelectric single crystal substrate according to this embodiment (hereinafter, abbreviated as a method for manufacturing a single crystal substrate) will be described in detail below. FIG. 1 is a flow chart showing an example of a method for manufacturing a single crystal substrate. The method for manufacturing a single crystal substrate according to this embodiment is a method for manufacturing a piezoelectric single crystal substrate having a notch used to identify a specific crystal orientation, and includes a cylindrical grinding process S1, a groove forming process S2, a first marking process S3, a slicing process S4, a second marking process S5, a beveling process S6, an edge polishing process S7, a lapping process S8, and a polishing process S9, as shown in FIG. 1.
本実施形態に用いられる圧電性単結晶は、タンタル酸リチウム(LT)単結晶(LT単結晶)、ニオブ酸リチウム(LN)単結晶(LN単結晶)等で、圧電性を有する。圧電性単結晶基板CPXは、例えば携帯電話の信号ノイズ除去用の表面弾性波(以後、SAWと略記する。)フィルタや光学素子などのデバイス材料として用いられる。圧電性単結晶の育成方法は、特に限定されず、例えばチョクラルスキー法(CZ法)などの単結晶育成方法である。 The piezoelectric single crystal used in this embodiment is a lithium tantalate (LT) single crystal (LT single crystal), a lithium niobate (LN) single crystal (LN single crystal), or the like, and has piezoelectricity. The piezoelectric single crystal substrate CPX is used as a device material for, for example, a surface acoustic wave (hereinafter abbreviated as SAW) filter for removing signal noise in a mobile phone, an optical element, or the like. The method for growing the piezoelectric single crystal is not particularly limited, and may be, for example, a single crystal growth method such as the Czochralski method (CZ method).
(円筒研削工程S1)
図2は、円筒研削工程S1の一例を示す図である。円筒研削工程S1は、育成された圧電性単結晶のインゴット(以下、インゴットと略す)の側面(円柱側面、外周面)に円筒研削を施し、外径が整えられた単結晶インゴットC1を得る工程である。円筒研削は、公知の方法により実施することができる。なお、本実施形態の単結晶基板の製造方法は、円筒研削工程S1を備えなくてもよい。例えば、本実施形態の単結晶基板の製造方法は、予め製造された円筒研削が施された圧電性単結晶インゴットを用いて実施することができる。
(Cylindrical grinding process S1)
2 is a diagram showing an example of the cylindrical grinding step S1. The cylindrical grinding step S1 is a step of performing cylindrical grinding on the side (cylindrical side, outer peripheral surface) of a grown piezoelectric single crystal ingot (hereinafter, abbreviated as ingot) to obtain a single crystal ingot C1 with a uniform outer diameter. The cylindrical grinding can be performed by a known method. The manufacturing method of the single crystal substrate of this embodiment does not need to include the cylindrical grinding step S1. For example, the manufacturing method of the single crystal substrate of this embodiment can be performed using a piezoelectric single crystal ingot that has been previously manufactured and has been subjected to cylindrical grinding.
(溝形成工程S2)
図3は、溝形成工程S2の一例を示す斜視図である。溝形成工程S2は、円筒研削が施されたインゴットC1の側面に対して、所定の溝10を形成する工程である。溝10は、インゴットC1の側面を研磨加工することによって溝を形成する等の公知の方法により実施することができる。
(Groove forming step S2)
3 is a perspective view showing an example of the groove forming step S2. The groove forming step S2 is a step of forming a
溝10は、インゴットC1の中心軸AX1方向に延びるように形成される。溝10は、所定の結晶方位を示す位置に形成され、所定の結晶方位の識別に用いられる。溝10は、ベベル工程S6により除去されずに残り、最終的に所定の結晶方位の識別に用いられるノッチ13(図8参照)となる部分である。ノッチ13は、溝10の形状を元に、ベベル工程S6により最終形状に加工される。溝10の深さ及びベベル工程S6における取り代は、溝10がベベル工程S6により除去されず、ベベル工程S6の後にノッチ13となるように調整されている。LT単結晶の場合、溝10は、図12に示す+X方向の結晶方位を示すように形成される。
The
溝10の断面形状は、図3に示すように、V字状であるのが好ましい。なお、溝10の断面形状は、V字状に限定されず、例えばU字状等でもよい。
As shown in FIG. 3, the cross-sectional shape of the
溝10の深さは、特に限定はないが、例えば0.7mm~1.5mmであるのが、認識容易性及び加工ロスの等の観点から好ましい。
The depth of the
(第1のマーキング工程S3)
図4(A)及び(B)は、第1のマーキング工程の一例を示す図であり、(A)は斜視図、(B)は断面図である。第1のマーキング工程S3は、インゴットC1の側面(外周面)に、インゴットC1の軸AX1に対して溝10と非対称である部分に第1のマークM1を形成する工程である。
(First marking step S3)
4A and 4B are diagrams showing an example of the first marking step, where (A) is a perspective view and (B) is a cross-sectional view. The first marking step S3 is a step of forming a first mark M1 on the side surface (outer peripheral surface) of the ingot C1 in a portion that is asymmetric with the
第1のマークM1は、溝10の底部よりも外周側に形成されている。第1のマークM1は、基板の表裏の判別が可能な位置に形成される。例えば、第1のマークM1は、図4(B)に示す溝10の位置から中心軸AX1周り回転させた角度をθとしたときに、θが180°となる位置ではない位置に配置される。すなわち、第1のマークM1は、インゴットC1の中心軸AX1に対して溝10と非対称な位置に配置される。これにより、溝10と第1のマークM1との位置関係(相対位置)から基板の表裏を判定することが可能となる。上記θが180°である場合、後に説明するスライス工程S4から第2のマーキング工程S5の前において、基板の表裏の判別が困難になる。第1のマークM1の位置は、特に限定されないが、溝10から第1のマークM1までの距離L1(図4(B)参照)が1~5cmであると、表裏の判別がし易いため好ましい。例えば、図4(B)に示す例の場合、後述するスライス工程S4後の薄板CP1における溝10に対する第1のマークM1の位置が、時計周り方向の場合は表面、反時計周り方向の場合は裏面となり、基板の表裏の判別が容易となる。なお、第1のマークM1の位置は、基板の表裏を判別可能な位置であれば、限定されない。
The first mark M1 is formed on the outer periphery side of the bottom of the
第1のマークM1の形成(マーキング)の方法は、特に限定はない。例えば、第1のマークM1は、レーザーマーカー加工、ブラスト加工、ペンによる塗料の塗布等の方法を用いることができる。例えば、レーザーマーカー加工の場合、CO2レーザー(λ=10.6μm)、YAGレーザー(λ=1.06μm)、YVO4 SHGレーザー(λ=532nm)、YAG 第四高調波レーザー(λ=265nm)を用いることができる。また、ブラスト加工であれば#4000程度のFO砥粒を用いたサンドブラスト加工等を用いることができる。本実施形態での上記マーキングは、後工程のスライス工程S4後に、表裏の識別が可能で、かつ、後工程のベベル工程S6で除去できればよいため、ペンによる塗料(インク)の塗布によりマーキングを行うことが、加工工数も少なく好ましい。上記マーキングにおいて、ペン及び塗料(インク)の種類は、特に限定されないが、例えばマジック等のペンを用いることができる。ペンによるマーキングの場合、第1のマークM1の位置及び大きさの限定はないが、例えば、インゴットC1の側面に溝10から時計周り方向に2cm離れた位置に、太さ5mmで、マジックなどのペンにてマーキングを行い第1のマークM1を形成してもよい。
The method of forming (marking) the first mark M1 is not particularly limited. For example, the first mark M1 can be formed by laser marker processing, blast processing, application of paint with a pen, and other methods. For example, in the case of laser marker processing, CO2 laser (λ = 10.6 μm), YAG laser (λ = 1.06 μm), YVO4 SHG laser (λ = 532 nm), and YAG fourth harmonic laser (λ = 265 nm) can be used. In addition, for blast processing, sandblast processing using FO abrasive grains of about #4000 can be used. In this embodiment, the above marking can be distinguished between the front and back after the subsequent slicing process S4, and can be removed in the subsequent bevel process S6. Therefore, it is preferable to perform marking by applying paint (ink) with a pen, which reduces the number of processing steps. In the above marking, the type of pen and paint (ink) is not particularly limited, but a pen such as a marker pen can be used. When marking with a pen, there are no limitations on the position and size of the first mark M1, but for example, the first mark M1 may be formed by marking the side of the ingot C1 with a pen such as a marker pen, with a thickness of 5 mm, at a position 2 cm clockwise from the
(スライス工程S4)
図5は、スライス工程S4の一例を示す図である。スライス工程S4は、溝10と第1のマークM1とが形成されたインゴットC2をスライスし、薄板CP1に加工する工程である。スライス工程S4は、公知の方法で実施することができる。スライス工程S4は、例えば、マルチワイヤソー装置等の公知のワイヤソー装置により実施することができる。スライス工程S4により形成される薄板CP1には、溝10と第1のマークM1とが形成されている。これにより、スライス工程S4により形成される薄板CP1は、基板の表裏の識別が可能となる。例えば、溝10から時計周り方向に2cm離れた位置にペン(塗料、インク)を用いてマーキングを行った場合、溝10に対して第1のマークM1の位置が時計周りの方向にある場合は表面、反時計周りの方向の場合は裏面であり、基板の表裏の判別は容易である。
(Slicing step S4)
FIG. 5 is a diagram showing an example of the slicing step S4. The slicing step S4 is a step of slicing the ingot C2 in which the
(第2のマーキング工程S5)
図6は、第2のマーキング工程S5の一例を示す図である。第2のマーキング工程S5は、上記インゴットC2からスライスされた薄板CP1の表面(主面)及び裏面の少なくとも一方の面に、第2のマークM2を形成する工程である。第2のマーキング工程S5により、薄板CP1の一方の面に第2のマークM2が形成された薄板CP2が形成される。第2のマーキング工程S5では、スライス工程S4後、薄板CP1に形成された溝10と第1のマークM1により薄板CP1の主面F側を判別することができる。第2のマークM2の位置、大きさ、形状は、目視で認識可能であれば、特に限定されない。例えば、5mm角程度の文字又は記号等を用いることができる。
(Second marking step S5)
FIG. 6 is a diagram showing an example of the second marking step S5. The second marking step S5 is a step of forming a second mark M2 on at least one of the front surface (main surface) and back surface of the thin plate CP1 sliced from the ingot C2. The second marking step S5 forms a thin plate CP2 in which the second mark M2 is formed on one surface of the thin plate CP1. In the second marking step S5, after the slicing step S4, the main surface F side of the thin plate CP1 can be determined by the
第2のマーキング工程S5におけるマーキングの方法は、特に限定はなく、例えば、上述の第1のマーキング工程と同様に、レーザーマーカー加工、ブラスト加工、ペンによる塗料の塗布等の方法を用いることができる。レーザーマーカー加工、ブラスト加工、ペンによる塗料の塗布の方法の例については、第1のマーキング工程と同様であるので、説明を省略する。第2のマーキング工程S5でのマーキングは、後工程のラッピング工程S8の表面研磨等により第2のマークM2が削除できるようにマーキングすることが好ましい。レーザーマーカー加工やブラスト加工によりマーキングをする場合は、基板の表面を削ってマーキングするため、マーキング(第2のマーク)の深さは、ラッピング工程S8の取代以下に設定し管理することが好ましい。このため、第2のマーキング工程S5でのマーキングは、ペンによる塗料(インク)の塗布によりマーキングを行うことが、基板の上に塗布されるため、深さの管理が必要なく、加工工数も少なく好ましい。 The marking method in the second marking process S5 is not particularly limited, and for example, as in the first marking process described above, methods such as laser marker processing, blast processing, and application of paint with a pen can be used. Examples of the methods of laser marker processing, blast processing, and application of paint with a pen are similar to those in the first marking process, so their explanations are omitted. It is preferable that the marking in the second marking process S5 is performed so that the second mark M2 can be removed by surface polishing in the subsequent lapping process S8. When marking is performed by laser marker processing or blast processing, the surface of the substrate is scraped for marking, so it is preferable to set and manage the depth of the marking (second mark) to be equal to or less than the machining allowance in the lapping process S8. For this reason, it is preferable that the marking in the second marking process S5 is performed by applying paint (ink) with a pen, since it is applied on the substrate, so there is no need to manage the depth, and the number of processing steps is small.
(ベベル工程S6)
図7(A)から(C)は、ベベル工程S6の一例を示す図であり、(A)は、薄板の外周端部の上端をベベル加工(べべリング加工)する状態を示す図であり、(B)及び(C)はベベル加工後の薄板の外周端部の例を示す図であり、(B)は断面図、(C)は平面図である。ベベル工程S6は、上記第2のマークM2を形成した薄板CP2の外周端部Eを面取りし、第1のマークM1を除去する工程である。ベベル工程S6では、薄板CP2の外周部を研削し、溝10の位置にノッチ13の加工が行われ、ベベル工程S6により、図7(C)に示すノッチ13が形成され、且つ、第1のマークM1が除去された薄板CP3を得ることができる。
(Bevel process S6)
7(A) to (C) are diagrams showing an example of the bevel process S6, (A) is a diagram showing a state in which the upper end of the outer peripheral end of the thin plate is beveled (beveling process), (B) and (C) are diagrams showing an example of the outer peripheral end of the thin plate after beveling, (B) is a cross-sectional view, and (C) is a plan view. The bevel process S6 is a process of chamfering the outer peripheral end E of the thin plate CP2 on which the second mark M2 is formed, and removing the first mark M1. In the bevel process S6, the outer peripheral portion of the thin plate CP2 is ground, and a
ベベル工程S6は、従来のべべリング加工に用いる装置と同様の装置を用いて実施することができる。ベベル工程S6は、例えば、図7(A)に示すように、コアディスクの周面の溝にリング状の面取り用砥石32が固着された装置が用いられる。ベベル工程S6では、図7(A)に示すように、基板保持台31に保持された薄板CP2の外周端部Eを、回転する面取り用砥石32の上側の傾斜面に押し当て薄板CP2の上縁の角部を研磨したのち、基板保持台31を所定量だけ下降させて、薄板CP2の下縁の角部を面取り用砥石32の下側の傾斜面に押し当て研磨する。
The bevel process S6 can be performed using an apparatus similar to that used in conventional beveling. For example, as shown in FIG. 7(A), the bevel process S6 uses an apparatus in which a ring-shaped
ベベル工程S6は、上記したように、第1のマークM1を除去するように、取り代が調整される。ベベル工程S6の取り代は、特に制限はないが、加工によるロスを低減させる観点から、取り代が少ないほど好ましい。第1のマークM1が、上記のペン(塗料、インク)により形成される場合、ベベル加工による取り代を少なくすることができ、容易であるため、好ましい。 As described above, in the beveling process S6, the removal allowance is adjusted so as to remove the first mark M1. There are no particular restrictions on the removal allowance in the beveling process S6, but from the viewpoint of reducing losses due to processing, the smaller the removal allowance, the more preferable. When the first mark M1 is formed using the above-mentioned pen (paint, ink), this is preferable because it is easy and the removal allowance due to beveling can be reduced.
ベベル工程S6後、第1のマークM1は消滅しているが、第2のマークM2は消滅せずに維持される。このため、ベベル工程S6以降の工程については、第2のマーキング工程S5で形成した第2のマークM2により基板の表裏を判別することができる。 After the bevel process S6, the first mark M1 disappears, but the second mark M2 remains. Therefore, for the processes after the bevel process S6, the front and back of the substrate can be determined by the second mark M2 formed in the second marking process S5.
(エッジポリッシュ工程S7)
図8は、エッジポリッシュ工程S7の一例を示す平面図である。エッジポリッシュ工程S7では、ベベル工程S6により第1のマークM1が除去された薄板CP3の側面に対して、インゴットC1の軸AX1(基板の中心)に対して溝10と非対称である部分に、部分的にエッジポリッシュ(エッジポリッシュ加工)を行うことにより第3のマークM3を形成する工程である。エッジポリッシュ工程S7により、薄板CP3に第3のマークM3を形成した薄板CP4を得る。薄板CP4は、ノッチ13、第2のマークM2、及び第3のマークM3を備えている。
(Edge polishing step S7)
8 is a plan view showing an example of the edge polishing step S7. In the edge polishing step S7, a third mark M3 is formed by partially performing edge polishing (edge polishing processing) on a portion of the side surface of the thin plate CP3 from which the first mark M1 has been removed in the beveling step S6 that is asymmetric with the
第3のマークM3は、基板の表裏の判別が可能な位置に形成される。例えば、第3のマークM3は、溝10の位置から中心軸AX1周り回転させた角度をθとしたときに、θが180°となる位置ではない位置に配置される。すなわち、第3のマークM3は、インゴットC1の中心軸AX1(基板の中心)に対して溝10と非対称な位置に配置される。これにより、溝10と第3のマークM3との位置関係(相対位置)から基板の表裏を判定することが可能となる。
The third mark M3 is formed at a position that allows the front and back of the substrate to be determined. For example, the third mark M3 is placed at a position where θ is not 180° when the angle rotated around the central axis AX1 from the position of the
ベベル工程S6により薄板CP3は、テーパ加工あるいは、R面加工されている。エッジポリッシュ工程S7では、この薄板CP3の外周部の円周上の一部にエッジポリシュを行うことにより、第3のマークM3を形成する。エッジポリシュ加工の方法には、特に限定はない。例えば、エッジポリシュ加工は、枚葉式エッジポリッシュ機を用いて加工を行ってもよい。エッジポリシュ加工は、例えば、図8(A)に示すように、固定した薄板CP3に対して、回転させた研磨布などの研磨材40を、薄板CP3の外周上の一部に当接させることにより行う。
In the bevel process S6, the thin plate CP3 is tapered or R-faced. In the edge polishing process S7, a part of the circumference of the outer periphery of the thin plate CP3 is edge polished to form a third mark M3. There are no particular limitations on the method of edge polishing. For example, the edge polishing may be performed using a sheet-feed edge polishing machine. The edge polishing is performed, for example, by bringing a rotating
エッジポリシュ加工を行う位置は、インゴットC1の中心軸AX1(基板の中心)に対して溝10と非対称な位置(溝10の位置から中心軸AX1周り回転させた角度をθとしたときに、θが180°となる位置ではない位置)であれば特に限定は無いが、表裏の判定は溝10を基準に第3のマークM3の位置(エッジポリシュを施した位置)で判断するため、溝10に近い位置であるのが好ましい。例えば、溝10(ノッチ13)から1cm~3cm離れた位置であるのが、加工のしやすさ、第3のマークM3の視認性の良さの観点から好ましい。薄板CP3の外周部の面(端面)は、ベベル加工を施した面であり、一般的には曇った面で透明性はない。本エッジポリシュ工程S7において、薄板CP3の円周(外周)上の一部にエッジポリシュを行うことで、エッジポリシュ加工を施した面(部分、領域)が透明となり、第3のマークM3が形成される。なお、第3のマークM3は、外周において識別が可能であれば(完全な)透明でなくてもよいが、第3のマークM3は、薄板CP4の側面(周面)において、第3のマークM3以外の部分よりも透明である(透明度が高い)のが好ましい。中でも、第3のマークM3が透明である場合、第3のマークM3を容易に判別することが可能となり、より好ましい。このため、薄板CP3の円周上の一部にエッジポリシュ加工を施す場合、加工した部分が透明になる程度行うことが好ましい。すなわち、第3のマークM3は、透明であるのが好ましい。上記のように加工した部分を透明にする場合、エッジポリッシュ加工は、例えば、#1500~#3000の砥粒を用いて研磨布で加工することができる。なお、第3のマークM3の大きさ(長さ)は、特に限定はなく、目視可能な程度でよく、例えば、5mm程度である。
The position where the edge polishing is performed is not particularly limited as long as it is a position asymmetric with respect to the central axis AX1 (center of the substrate) of the ingot C1 with respect to the groove 10 (a position where θ is not 180° when the angle rotated around the central axis AX1 from the position of the
(ラッピング工程S8)
図9は、ラッピング工程S8、及び、ポリッシュ工程S9の一例を示す平面図である。ラッピング工程S8は、エッジポリッシュが施され、第3のマークM3を有する薄板CP4を研磨し、表面形状及び厚さを調整する工程である。上記のようにベベル工程S6からラッピング工程S8の前までは、ノッチ13と、第2のマーキング工程S5で形成した第2のマークM2と、エッジポリッシュ工程S7で形成した第3のマークM3とにより、基板の表裏を判別することができる。これにより、ラッピング工程S8は、基板の表裏を判別した後に実施することができる。ラッピング工程S8は、公知の方法により実施することができる。例えば、ラッピング工程S8は、両面ラッピング装置を用いることができる。ラッピング工程S8の条件は、特に制限されないが、上記したように、第2のマークM2が削除されるように、取り代を調整するのが好ましい。第2のマークM2が、上記のペン(塗料、インク)により形成される場合、ラッピング加工による取り代を少なくすることができ、容易であるため、好ましい。
(Wrapping step S8)
FIG. 9 is a plan view showing an example of the lapping step S8 and the polishing step S9. The lapping step S8 is a step of polishing the thin plate CP4 having the third mark M3 and edge polished to adjust the surface shape and thickness. As described above, from the bevel step S6 to before the lapping step S8, the front and back of the substrate can be determined by the
ラッピング工程S8の後、基板の表面形状及び厚さが調整され、第2のマークM2が削除(除去)された薄板CP5が得られる。薄板CP5は、ノッチ13と、第3のマークM3と、を備える。ラッピング工程S8の後、第2のマークM2が削除(除去)されるが、ノッチ13と、エッジポリッシュ工程S7で形成した第3のマークM3との位置関係(相対位置)により、基板の表裏を判別することができる。
After the lapping process S8, the surface shape and thickness of the substrate are adjusted, and a thin plate CP5 is obtained from which the second mark M2 has been deleted (removed). The thin plate CP5 has a
ラッピング工程S8の後、必要に応じてエッチング工程(エッチング処理)を行ってもよい。エッチング工程では、加工歪を除去する工程である。エッチング工程は、例えば、酸を用いたケミカルエッチングである。エッチング工程のエッチング量には、特に制限はないが、例えば、エッチング量は0.5μm程度である。通常、上記のようなエッチング処理を行った後も、第3のマークM3(エッジポリッシュを施した部分)に変化は無いため、エッチング工程を行っても、基板(薄板)の表裏の判定は容易である。 After the lapping step S8, an etching step (etching process) may be performed as necessary. The etching step is a step for removing processing distortion. The etching step is, for example, chemical etching using acid. There is no particular limit to the amount of etching in the etching step, but, for example, the amount of etching is about 0.5 μm. Normally, even after the above-mentioned etching process is performed, there is no change in the third mark M3 (the portion where the edge polishing is performed), so even after the etching step is performed, it is easy to determine the front and back of the substrate (thin plate).
(ポリッシュ工程S9)
ポリッシュ工程S9は、ラッピング工程S8により表面形状及び厚さが調整された薄板CP5の主面F側を鏡面研磨し、ノッチ13及び第3のマークM3を有する圧電性単結晶基板CPXを得る工程である。上記のようにエッジポリッシュ工程S7以降の工程については、ノッチ13とエッジポリッシュ工程S7で形成した第3のマークM3との位置関係(相対位置)にて基板の表裏を判別することができる。ポリッシュ工程S9は、基板の表裏を判別した上で、主面F側を鏡面研磨する。
(Polishing step S9)
The polishing step S9 is a step of mirror-polishing the main surface F side of the thin plate CP5, the surface shape and thickness of which have been adjusted by the lapping step S8, to obtain a piezoelectric single crystal substrate CPX having a
ポリッシュ工程S9は、ラッピング工程S8後の薄板CP5の主面F側の面を鏡面研磨(ポリッシュ)する片面ポリッシュする工程である。ポリッシュ工程S9は、公知の片面ポリッシュ装置を用いて実施することができる。片面ポリッシュ装置は、例えば、薄板の裏面を上定盤に固定し、研磨布を貼り付けた下定盤に押し当て、薄板の表面と研磨布との間に研磨液を供給し、薄板と研磨布を回転させて薄板を鏡面加工する装置である。 The polishing step S9 is a single-sided polishing step in which the surface on the main surface F side of the thin plate CP5 after the lapping step S8 is mirror-polished (polished). The polishing step S9 can be performed using a known single-sided polishing device. The single-sided polishing device is, for example, a device in which the back surface of the thin plate is fixed to an upper platen, pressed against a lower platen to which an abrasive cloth is attached, abrasive liquid is supplied between the front surface of the thin plate and the abrasive cloth, and the thin plate and the abrasive cloth are rotated to mirror-polish the thin plate.
上記のポリッシュ工程S9により、図9に示すような、主面F側の面が鏡面研磨され、ノッチ13と、第3のマークM3と、を有する圧電性単結晶基板CPXが得られる。
By the above-mentioned polishing step S9, the surface on the main surface F side is mirror-polished to obtain a piezoelectric single crystal substrate CPX having a
上記のように、本実施形態の圧電性単結晶基板の製造方法では、全ての工程で表裏の判別が可能となり、各工程での表裏の判別の誤りを防止し、ポリッシュ工程で誤って裏面を鏡面研磨することを防止することができる。 As described above, in the manufacturing method of the piezoelectric single crystal substrate of this embodiment, it is possible to distinguish the front and back sides at every step, preventing errors in distinguishing the front and back sides at each step and preventing the back side from being mistakenly mirror-polished in the polishing step.
以上のように、本実施形態の圧電性単結晶基板の製造方法は、所定の結晶方位の識別に用いるノッチ13を有する圧電性単結晶基板の製造方法であって、円筒研削が施された圧電性単結晶のインゴットC1の側面に、インゴットC1の軸方向に延び、ノッチ13となる溝10を形成する溝形成工程S2と、インゴットC1の側面に、インゴットC1の軸AX1に対して溝10と非対称である部分に第1のマークM1を形成する第1のマーキング工程S3と、溝10と第1のマークM1とが形成されたインゴットC2をスライスし薄板CP1に加工するスライス工程S4と、インゴットC2からスライスされた薄板CP1における少なくとも一方の面に、第2のマークM2を形成する第2のマーキング工程S5と、第2のマークM2を形成した薄板CP2の外周端部を面取りし、第1のマークM1を除去するベベル工程S6と、第1のマークM1が除去された薄板CP3の側面に対して、インゴットC1、C2の軸AX1に対して溝10と非対称である部分に、部分的にエッジポリッシュを行い第3のマークM3を形成するエッジポリッシュ工程S7と、エッジポリッシュが施された薄板CP4を研磨し、表面形状及び厚さを調整するラッピング工程S8と、表面形状及び厚さが調整された薄板CP5の主面F側を鏡面研磨し、ノッチ13及び第3のマークM3を有する圧電性単結晶基板CPXを得るポリッシュ工程S9と、を備える。なお、本実施形態の圧電性単結晶基板の製造方法において、上記以外の構成は任意の構成である。
As described above, the method for manufacturing a piezoelectric single crystal substrate according to this embodiment is a method for manufacturing a piezoelectric single crystal substrate having a
本実施形態の圧電性単結晶基板の製造方法によれば、スライス工程、ベベル工程のベベル前までは、基板外周部の溝(ノッチ)および第1のマークの位置関係で表裏の判別が可能であり、ベベル工程のベベル後では、スライス工程で行った表面または裏面の第2のマークにより表裏の判別が可能であり、ラッピング工程からポリッシュ工程のポリッシュ前までは、基板外周部の溝(ノッチ)および第3のマーク(エッジポリッシュを施した部分)の位置関係によりの判別が可能である。また、ポリッシュ工程のポリッシュ後では、主面(表面)が鏡面であるため、表裏の判別が可能である。上記のように本発明によれば、全ての工程で表裏判別が可能となり、表面と裏面を間違えてポリッシュ工程で裏面を鏡面研磨してしまうことが無くなり、表面と裏面を間違えたことにより表面弾性波素子として使用できないという問題が無くなる。 According to the manufacturing method of the piezoelectric single crystal substrate of this embodiment, the front and back sides can be distinguished from each other by the positional relationship of the groove (notch) on the outer periphery of the substrate and the first mark before the bevel in the slicing process and the beveling process, and the front and back sides can be distinguished from each other by the second mark on the front or back side made in the slicing process after the beveling in the beveling process, and the front and back sides can be distinguished from each other by the positional relationship of the groove (notch) on the outer periphery of the substrate and the third mark (the part where the edge polishing was applied) from the lapping process to before the polishing in the polishing process. In addition, since the main surface (front side) is a mirror surface, the front and back sides can be distinguished from each other after the polishing in the polishing process. As described above, according to the present invention, the front and back sides can be distinguished in all processes, and there is no risk of the front and back sides being mistaken for mirror polished in the polishing process, and there is no problem that the front and back sides cannot be used as a surface acoustic wave element due to the front and back sides being mistaken for each other.
以下に、本発明の実施例を示してさらに具体的に説明するが、本発明は以下の実施例に限定されるものではない。 The present invention will be described in more detail below with reference to examples, but the present invention is not limited to the following examples.
[実施例1]
圧電性単結晶として直径210mmのタンタル酸リチウム単結晶36°RY育成インゴットを用意した。このインゴットを42°RY面で面出しを行い、直径201mmφに円筒研削した。円筒研削したインゴットに対して、図12の+X方向に相当する位置に、図3に示すような+X方向に深さ1mmのV字状の溝(V溝)を設けるとともに表面(主面)から見てV溝から時計周り方向に2cm離れた位置に太さ5mmでマジックにてマーキングを行った。スライス工程でワイヤーソー切断装置を用いてスライスし580μm厚の基板80枚を得た。スライス後の表面のV溝付近にマジックでマーキングを行った。ベベル工程で直径200.05mmφに研削し、V溝の位置にノッチ加工を行った。ベベル工程後、枚葉式エッジポリッシュ機を用いてV溝から時計周り方向に2cmの位置に、2500rpmで回転している直径38mmφ長さ25mmの#3000ダイヤモンド研磨布を圧力100gで20秒間押し当てて幅5mmエッジポリッシュを行った。エッジポリッシュを行った部分は透明であった。ラッピング工程でGC#1000を用いて表裏面をそれぞれ25μm研磨した。エッチング工程で0.5μmエッチングを行い、ポリッシュ工程で表面を30μm鏡面研磨を行った。
[Example 1]
A lithium tantalate single crystal 36° RY grown ingot with a diameter of 210 mm was prepared as a piezoelectric single crystal. This ingot was surfaced at a 42° RY plane and cylindrically ground to a diameter of 201 mmφ. A V-shaped groove (V groove) with a depth of 1 mm in the +X direction as shown in FIG. 3 was provided on the cylindrically ground ingot at a position corresponding to the +X direction in FIG. 12, and a marking with a thickness of 5 mm was performed with a marker at a position 2 cm away from the V groove in the clockwise direction as viewed from the surface (main surface). In the slicing process, the ingot was sliced using a wire saw cutting device to obtain 80 substrates with a thickness of 580 μm. Marking was performed with a marker near the V groove on the surface after slicing. In the beveling process, the ingot was ground to a diameter of 200.05 mmφ, and a notch was performed at the position of the V groove. After the bevel process, a #3000 diamond polishing cloth with a diameter of 38 mm and a length of 25 mm, rotating at 2500 rpm, was pressed against the V-groove at a position 2 cm clockwise from the V-groove with a pressure of 100 g for 20 seconds to perform edge polishing to a width of 5 mm. The edge-polished portion was transparent. In the lapping process, the front and back surfaces were polished to 25 μm each using GC#1000. In the etching process, etching was performed to 0.5 μm, and the front surface was mirror-polished to 30 μm in the polishing process.
オシロスコープにより、側面を接触させたときの波形パターンで表裏判定を行ったところ、80枚全てが表面(主面)が鏡面研磨されていることを確認した。 Using an oscilloscope to determine the front and back of the sheets based on the waveform pattern when the sides were touched, it was confirmed that the front (main surface) of all 80 sheets was mirror-polished.
[比較例1]
圧電性単結晶として直径210mmのタンタル酸リチウム単結晶36°RY育成インゴットを用意した。このインゴットを42°RY面で面出しを行い、直径201mmφに円筒研削した。円筒研削したインゴットに対して、図12の+X方向に相当する位置に、図3に示すような+X方向に深さ1mmのV溝を設けるとともに表面(主面)から見てV溝から時計周り方向に2cm離れた位置に太さ5mmでマジックにてマーキングを行った。スライス工程でワイヤーソー切断装置を用いてスライスし580μm厚の基板80枚を得た。ベベル工程で直径200.05mmφに研削し、V溝の位置にノッチ加工を行った。ラッピング工程でGC#1000を用いて表裏面をそれぞれ25μm研磨した。エッチング工程で0.5μmエッチングを行い、ポリッシュ工程で表面を30μm鏡面研磨を行った。
[Comparative Example 1]
A lithium tantalate single crystal 36° RY grown ingot with a diameter of 210 mm was prepared as a piezoelectric single crystal. The ingot was subjected to surface finishing at a 42° RY surface, and cylindrically ground to a diameter of 201 mmφ. A V groove with a depth of 1 mm was provided in the +X direction as shown in FIG. 3 at a position corresponding to the +X direction in FIG. 12 on the cylindrically ground ingot, and a marking with a thickness of 5 mm was performed with a marker at a position 2 cm away from the V groove in the clockwise direction as viewed from the front surface (main surface). In the slicing process, the ingot was sliced using a wire saw cutting device to obtain 80 substrates with a thickness of 580 μm. In the beveling process, the ingot was ground to a diameter of 200.05 mmφ, and notch processing was performed at the position of the V groove. In the lapping process, the front and back surfaces were polished by 25 μm using GC#1000. In the etching process, etching was performed by 0.5 μm, and in the polishing process, the front surface was mirror-polished by 30 μm.
オシロスコープにより、側面を接触させたときの波形パターンで表裏判定を行ったところ、80枚中5枚で裏面が鏡面研磨されていることを確認した。 Using an oscilloscope to determine the front and back of the boards based on the waveform pattern when the sides were touched, it was confirmed that the backs of five of the 80 boards were mirror-polished.
[比較例2]
圧電性単結晶として直径210mmのタンタル酸リチウム単結晶36°RY育成インゴットを用意した。このインゴットを42°RY面で面出しを行い、直径201mmφに円筒研削した。円筒研削したインゴットに対して、図12の+X方向に相当する位置に、図3に示すような+X方向に深さ1mmのV字状の溝を設けた。スライス工程でワイヤーソー切断装置を用いてスライスし580μm厚の基板80枚を得た。ベベル工程で直径200.05mmφに研削し、V溝の位置にノッチ加工を行った。ラッピング工程でGC#1000を用いて表裏面をそれぞれ25μm研磨した。エッチング工程で0.5μmエッチングを行い、ポリッシュ工程で表面を30μm鏡面研磨を行った。
[Comparative Example 2]
A lithium tantalate single crystal 36° RY grown ingot with a diameter of 210 mm was prepared as a piezoelectric single crystal. The ingot was subjected to surface finishing at a 42° RY plane, and cylindrically ground to a diameter of 201 mmφ. A V-shaped groove with a depth of 1 mm in the +X direction as shown in FIG. 3 was provided in the cylindrically ground ingot at a position corresponding to the +X direction in FIG. 12. In the slicing process, the ingot was sliced using a wire saw cutting device to obtain 80 substrates with a thickness of 580 μm. In the beveling process, the ingot was ground to a diameter of 200.05 mmφ, and notch processing was performed at the position of the V groove. In the lapping process, the front and back surfaces were polished by 25 μm each using GC#1000. In the etching process, etching was performed by 0.5 μm, and in the polishing process, the front surface was mirror-polished by 30 μm.
オシロスコープにより、側面を接触させたときの波形パターンで表裏判定を行ったところ、80枚中10枚で裏面が鏡面研磨されていることを確認した。 Using an oscilloscope to determine the front and back of the boards based on the waveform pattern when the sides were touched, it was confirmed that the backs of 10 out of 80 boards were mirror-polished.
上記実施例及び比較例の結果から、本実施形態の圧電性単結晶基板の製造方法は、ノッチを有する圧電性単結晶基板の製造工程において、すべての製造工程中の基板の表裏の判別を確実にできることが確認される。 The results of the above examples and comparative examples confirm that the method for manufacturing a piezoelectric single crystal substrate of this embodiment can reliably distinguish the front and back of the substrate during all manufacturing steps in the manufacturing process of a piezoelectric single crystal substrate having a notch.
なお、本発明の技術範囲は、上述の実施形態等で説明した態様に限定されない。上述の実施形態等で説明した要件の1つ以上は、省略されることがある。また、上述の実施形態等で説明した要件は、適宜組み合わせることができる。また、法令で許容される限りにおいて、上述の実施形態等で引用した全ての文献の開示を援用して本文の記載の一部とする。 The technical scope of the present invention is not limited to the aspects described in the above-mentioned embodiments. One or more of the requirements described in the above-mentioned embodiments may be omitted. The requirements described in the above-mentioned embodiments may be combined as appropriate. In addition, to the extent permitted by law, the disclosures of all documents cited in the above-mentioned embodiments are incorporated by reference and made part of the description in this text.
本実施形態の圧電性単結晶基板の製造方法によれば、全ての製造工程で、基板の表裏の判定を確実に行うことが可能となり、表面(主面)と裏面とを間違えて、ポリッシュ工程で裏面に鏡面研磨を行ってしまうことが無くなり、表面(主面)と裏面とを間違えたことにより、表面弾性波素子として使用できないという問題が無くなる。 The method for manufacturing a piezoelectric single crystal substrate according to this embodiment makes it possible to reliably determine the front and back sides of the substrate in all manufacturing processes, eliminating the risk of mistaking the front side (main surface) for the back side and mirror-polishing the back side in the polishing process. This eliminates the problem of being unable to use the substrate as a surface acoustic wave element due to mistaking the front side (main surface) for the back side.
C1、C2:圧電性単結晶インゴット
CP1~CP5:薄板(圧電性単結晶薄板)
CPX :圧電性単結晶基板
10 :溝
13 :ノッチ
M1 :第1のマーク
M2 :第2のマーク
M3 :第3のマーク
AX1 :中心軸
C1, C2: Piezoelectric single crystal ingot CP1 to CP5: Thin plate (piezoelectric single crystal thin plate)
CPX: Piezoelectric single crystal substrate 10: Groove 13: Notch M1: First mark M2: Second mark M3: Third mark AX1: Central axis
Claims (5)
円筒研削が施された圧電性単結晶のインゴットの側面に、前記インゴットの軸方向に延び、前記ノッチとなる溝を形成する溝形成工程と、
前記インゴットの側面に、前記インゴットの軸に対して前記溝と非対称である部分に第1のマークを形成する第1のマーキング工程と、
前記溝と前記第1のマークとが形成された前記インゴットをスライスし薄板に加工するスライス工程と、
前記インゴットからスライスされた前記薄板における少なくとも一方の面に、第2のマークを形成する第2のマーキング工程と、
前記第2のマークを形成した前記薄板の外周端部を面取りし、前記第1のマークを除去するベベル工程と、
前記第1のマークが除去された前記薄板の側面に対して、前記インゴットの軸に対して前記溝と非対称である部分に、部分的にエッジポリッシュを行い第3のマークを形成するエッチポリッシュ工程と、
前記エッジポリッシュが施された前記薄板を研磨し、表面形状及び厚さを調整するラッピング工程と、
前記表面形状及び厚さが調整された前記薄板の主面側を鏡面研磨し、前記ノッチ及び前記第3のマークを有する圧電性単結晶基板を得るポリッシュ工程と、を備える、圧電性単結晶基板の製造方法。 A method for manufacturing a piezoelectric single crystal substrate having a notch used for identifying a predetermined crystal orientation, comprising the steps of:
a groove forming step of forming a groove that will become the notch and that extends in the axial direction of the ingot on a side surface of the cylindrically ground piezoelectric single crystal ingot;
a first marking step of forming a first mark on a side surface of the ingot in a portion asymmetric with respect to an axis of the ingot relative to the groove;
a slicing step of slicing the ingot in which the groove and the first mark are formed into a thin plate;
a second marking step of forming a second mark on at least one surface of the thin plate sliced from the ingot;
a beveling process for beveling an outer peripheral edge of the thin plate on which the second mark is formed, thereby removing the first mark;
an etch-polishing step of partially performing edge polishing on a portion of the side surface of the thin plate from which the first mark has been removed that is asymmetric with the groove with respect to the axis of the ingot to form a third mark;
a lapping process for polishing the thin plate to which the edge polishing has been applied, and adjusting the surface shape and thickness;
a polishing step of mirror-polishing a main surface side of the thin plate whose surface shape and thickness have been adjusted to obtain a piezoelectric single crystal substrate having the notch and the third mark.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020142985A JP7639280B2 (en) | 2020-08-26 | 2020-08-26 | Manufacturing method of piezoelectric single crystal substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020142985A JP7639280B2 (en) | 2020-08-26 | 2020-08-26 | Manufacturing method of piezoelectric single crystal substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022038464A JP2022038464A (en) | 2022-03-10 |
| JP7639280B2 true JP7639280B2 (en) | 2025-03-05 |
Family
ID=80498953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020142985A Active JP7639280B2 (en) | 2020-08-26 | 2020-08-26 | Manufacturing method of piezoelectric single crystal substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7639280B2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000150616A (en) | 1998-11-18 | 2000-05-30 | Matsushita Electric Ind Co Ltd | Plasma cleaning equipment for substrates |
| JP2011003773A (en) | 2009-06-19 | 2011-01-06 | Sumco Corp | Method of manufacturing silicon wafer |
| JP2014232780A (en) | 2013-05-28 | 2014-12-11 | 信越半導体株式会社 | Manufacturing method of single crystal wafer |
| JP2020033214A (en) | 2018-08-29 | 2020-03-05 | 住友金属鉱山株式会社 | Manufacturing method of oxide single crystal substrate |
| JP2020105046A (en) | 2018-12-27 | 2020-07-09 | 住友金属鉱山株式会社 | Method for manufacturing single crystal wafer |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09246130A (en) * | 1996-03-06 | 1997-09-19 | Hitachi Ltd | Semiconductor wafer, method of manufacturing the same, and method of manufacturing semiconductor device using the same |
| JP3213563B2 (en) * | 1997-03-11 | 2001-10-02 | 株式会社スーパーシリコン研究所 | Manufacturing method of notchless wafer |
-
2020
- 2020-08-26 JP JP2020142985A patent/JP7639280B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000150616A (en) | 1998-11-18 | 2000-05-30 | Matsushita Electric Ind Co Ltd | Plasma cleaning equipment for substrates |
| JP2011003773A (en) | 2009-06-19 | 2011-01-06 | Sumco Corp | Method of manufacturing silicon wafer |
| JP2014232780A (en) | 2013-05-28 | 2014-12-11 | 信越半導体株式会社 | Manufacturing method of single crystal wafer |
| JP2020033214A (en) | 2018-08-29 | 2020-03-05 | 住友金属鉱山株式会社 | Manufacturing method of oxide single crystal substrate |
| JP2020105046A (en) | 2018-12-27 | 2020-07-09 | 住友金属鉱山株式会社 | Method for manufacturing single crystal wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022038464A (en) | 2022-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI564948B (en) | Hard and brittle materials for grinding, grinding processing systems and grinding, grinding methods | |
| JP4918229B2 (en) | Manufacturing method of bonded wafer | |
| JP7271875B2 (en) | Method for manufacturing oxide single crystal substrate | |
| JP7639280B2 (en) | Manufacturing method of piezoelectric single crystal substrate | |
| JP7567454B2 (en) | Edge polishing method for piezoelectric oxide single crystal wafer and manufacturing method for piezoelectric oxide single crystal wafer | |
| JP4492293B2 (en) | Manufacturing method of semiconductor substrate | |
| JP7567396B2 (en) | Piezoelectric single crystal substrate and manufacturing method thereof | |
| JP2014040339A (en) | Method for manufacturing piezoelectric oxide single crystal wafer | |
| JPH10209408A (en) | Method for manufacturing SOI substrate | |
| JP7396199B2 (en) | Method for manufacturing piezoelectric single crystal substrate | |
| JP2010238302A (en) | Method of producing glass substrate for magnetic disk and electroplated grinding wheel used for the same | |
| JP7643181B2 (en) | Piezoelectric single crystal substrate and its manufacturing method | |
| JP2015153999A (en) | Manufacturing method of semiconductor wafer | |
| JP2002198762A (en) | Single crystal wafer and method for manufacturing the same | |
| KR102508006B1 (en) | Substrate for surface acoustic wave device and manufacturing method thereof | |
| JP2022068747A (en) | Oxide single-crystal wafer, wafer for composite substrate, composite substrate, method for processing oxide single-crystal wafer, method for producing oxide single-crystal wafer, method for producing wafer for composite substrate, and method for producing composite substrate | |
| JPH1131670A (en) | Semiconductor substrate manufacturing method | |
| JP7472546B2 (en) | Method for manufacturing piezoelectric oxide single crystal substrate | |
| TWI905030B (en) | Method for manufacturing semiconductor crystal wafer | |
| JP2007013012A (en) | Beveling method of end face of silicon wafer for solar cell | |
| JP2025075773A (en) | Method for manufacturing piezoelectric oxide single crystal substrate | |
| JP4151155B2 (en) | Manufacturing method of notched compound semiconductor wafer | |
| JP2002111420A (en) | Wafer for surface acoustic wave device and method of manufacturing the same | |
| JP2020029377A (en) | Method for cutting cover glass | |
| JP2020015138A (en) | Manufacturing method for piezoelectric oxide monocrystal wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20221116 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20221128 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230802 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240827 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20241019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250121 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250203 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7639280 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |