JP7576352B2 - Method for manufacturing MIS type semiconductor device - Google Patents
Method for manufacturing MIS type semiconductor device Download PDFInfo
- Publication number
- JP7576352B2 JP7576352B2 JP2023178336A JP2023178336A JP7576352B2 JP 7576352 B2 JP7576352 B2 JP 7576352B2 JP 2023178336 A JP2023178336 A JP 2023178336A JP 2023178336 A JP2023178336 A JP 2023178336A JP 7576352 B2 JP7576352 B2 JP 7576352B2
- Authority
- JP
- Japan
- Prior art keywords
- hydrogen
- layer
- diamond
- semiconductor layer
- terminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 203
- 238000000034 method Methods 0.000 title claims description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 239000010432 diamond Substances 0.000 claims description 154
- 229910003460 diamond Inorganic materials 0.000 claims description 154
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 78
- 239000001257 hydrogen Substances 0.000 claims description 56
- 229910052739 hydrogen Inorganic materials 0.000 claims description 56
- 239000012212 insulator Substances 0.000 claims description 50
- 229910052582 BN Inorganic materials 0.000 claims description 43
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 43
- 239000011261 inert gas Substances 0.000 claims description 43
- 239000007789 gas Substances 0.000 claims description 39
- 239000013078 crystal Substances 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 25
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 148
- 239000010408 film Substances 0.000 description 115
- 239000000758 substrate Substances 0.000 description 45
- 230000037230 mobility Effects 0.000 description 43
- 238000012545 processing Methods 0.000 description 31
- 238000012546 transfer Methods 0.000 description 31
- 239000010936 titanium Substances 0.000 description 25
- 238000011282 treatment Methods 0.000 description 21
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 20
- 239000000463 material Substances 0.000 description 19
- 230000008569 process Effects 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 17
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 17
- 238000003860 storage Methods 0.000 description 15
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 239000010931 gold Substances 0.000 description 12
- 229910002804 graphite Inorganic materials 0.000 description 12
- 239000010439 graphite Substances 0.000 description 12
- 238000000137 annealing Methods 0.000 description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 239000001301 oxygen Substances 0.000 description 11
- 229910052760 oxygen Inorganic materials 0.000 description 11
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 10
- 239000002019 doping agent Substances 0.000 description 10
- 238000005259 measurement Methods 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 229910052757 nitrogen Inorganic materials 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 229910052796 boron Inorganic materials 0.000 description 8
- 230000003746 surface roughness Effects 0.000 description 8
- MTPVUVINMAGMJL-UHFFFAOYSA-N trimethyl(1,1,2,2,2-pentafluoroethyl)silane Chemical compound C[Si](C)(C)C(F)(F)C(F)(F)F MTPVUVINMAGMJL-UHFFFAOYSA-N 0.000 description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 238000001459 lithography Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- UNPLRYRWJLTVAE-UHFFFAOYSA-N Cloperastine hydrochloride Chemical compound Cl.C1=CC(Cl)=CC=C1C(C=1C=CC=CC=1)OCCN1CCCCC1 UNPLRYRWJLTVAE-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000005535 acoustic phonon Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 229910052593 corundum Inorganic materials 0.000 description 5
- 239000004205 dimethyl polysiloxane Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 150000002431 hydrogen Chemical class 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000000259 microwave plasma-assisted chemical vapour deposition Methods 0.000 description 5
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910001845 yogo sapphire Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000003786 synthesis reaction Methods 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 230000005355 Hall effect Effects 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910016570 AlCu Inorganic materials 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- NTIZESTWPVYFNL-UHFFFAOYSA-N Methyl isobutyl ketone Chemical compound CC(C)CC(C)=O NTIZESTWPVYFNL-UHFFFAOYSA-N 0.000 description 2
- UIHCLUNTQKBZGK-UHFFFAOYSA-N Methyl isobutyl ketone Natural products CCC(C)C(C)=O UIHCLUNTQKBZGK-UHFFFAOYSA-N 0.000 description 2
- 240000004050 Pentaglottis sempervirens Species 0.000 description 2
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052774 Proactinium Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 2
- 230000003749 cleanliness Effects 0.000 description 2
- 238000003776 cleavage reaction Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910000777 cunife Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 229910001120 nichrome Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 230000007017 scission Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 238000003949 trap density measurement Methods 0.000 description 2
- LALRXNPLTWZJIJ-UHFFFAOYSA-N triethylborane Chemical compound CCB(CC)CC LALRXNPLTWZJIJ-UHFFFAOYSA-N 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052984 zinc sulfide Inorganic materials 0.000 description 2
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-IGMARMGPSA-N Carbon-12 Chemical compound [12C] OKTJSMMVPCPJKN-IGMARMGPSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910019714 Nb2O3 Inorganic materials 0.000 description 1
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- -1 Polydimethylsiloxane Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910008812 WSi Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 239000002156 adsorbate Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 229920005549 butyl rubber Polymers 0.000 description 1
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 1
- 229910001634 calcium fluoride Inorganic materials 0.000 description 1
- 150000001721 carbon Chemical group 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- GNTDGMZSJNCJKK-UHFFFAOYSA-N divanadium pentaoxide Chemical compound O=[V](=O)O[V](=O)=O GNTDGMZSJNCJKK-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- JKQOBWVOAYFWKG-UHFFFAOYSA-N molybdenum trioxide Chemical compound O=[Mo](=O)=O JKQOBWVOAYFWKG-UHFFFAOYSA-N 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910000484 niobium oxide Inorganic materials 0.000 description 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 150000002835 noble gases Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- KJXBRHIPHIVJCS-UHFFFAOYSA-N oxo(oxoalumanyloxy)lanthanum Chemical compound O=[Al]O[La]=O KJXBRHIPHIVJCS-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 239000013500 performance material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- WGPCGCOKHWGKJJ-UHFFFAOYSA-N sulfanylidenezinc Chemical group [Zn]=S WGPCGCOKHWGKJJ-UHFFFAOYSA-N 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- ZNOKGRXACCSDPY-UHFFFAOYSA-N tungsten trioxide Chemical compound O=[W](=O)=O ZNOKGRXACCSDPY-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 230000005428 wave function Effects 0.000 description 1
- 239000008096 xylene Substances 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
本発明はMIS型半導体装置の製造方法に係り、特にダイヤモンド半導体を用いたセーフティ、省エネルギー、かつ移動度が高くて高速動作に適するMIS型半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing an MIS-type semiconductor device, and in particular to a method for manufacturing an MIS-type semiconductor device that uses a diamond semiconductor and is safe, energy-saving, has high mobility, and is suitable for high-speed operation.
半導体ダイヤモンドは、広いバンドギャップエネルギー(5.47eV)、低い比誘電率(5.7)、高い絶縁破壊電界強度(10MV/cm)、高いキャリア飽和速度(電子および正孔についてそれぞれ1.5~2.7×107cm/sおよび0.85~1.2×107cm/s)、高い熱伝導率(22W/cm・K)および高いキャリア移動度(電子および正孔についてそれぞれ4500cm2/V・sおよび3800cm2/V・s)といったいくつかの際立った物理的特性を有している。ここで、上記の特性値は室温での値である。
このため、半導体としてダイヤモンドを用いた電子デバイスは、大電力動作、高速・高周波動作、高耐圧および高い熱限界を示すとして期待されている。
特に、ダイヤモンドを半導体として用いたMIS(Metal Insulator Semiconductor)型半導体装置は、高性能インバーターや高出力高周波増幅器を構成する上でのコア素子として注目されている。
Semiconducting diamond has several outstanding physical properties, such as a wide band gap energy (5.47 eV), a low dielectric constant (5.7), a high breakdown field strength (10 MV/cm), a high carrier saturation velocity (1.5-2.7×10 7 cm/s and 0.85-1.2×10 7 cm/s for electrons and holes, respectively), a high thermal conductivity (22 W/cm·K) and high carrier mobility (4500 cm 2 /V·s and 3800 cm 2 /V·s for electrons and holes, respectively), where the above property values are at room temperature.
For this reason, electronic devices using diamond as a semiconductor are expected to exhibit high-power operation, high-speed and high-frequency operation, high voltage resistance, and high thermal limit.
In particular, MIS (Metal Insulator Semiconductor) type semiconductor devices using diamond as a semiconductor have been attracting attention as core elements for constructing high-performance inverters and high-output high-frequency amplifiers.
ダイヤモンド半導体は、現在のパワーデバイス用材料の主流として用いられているシリコン(Si)やシリコンカーバイド(SiC)に比べてキャリアの移動度が高い。この高移動度のため、ダイヤモンドを半導体として用いたMIS型半導体装置は、オン抵抗が低くなって損失が抑えられ、またスイッチング時間が短くなって素子を高速に動作させるポテンシャルをもつ。 Diamond semiconductors have higher carrier mobility than silicon (Si) and silicon carbide (SiC), which are currently the mainstream materials used for power devices. Due to this high mobility, MIS-type semiconductor devices that use diamond as a semiconductor have the potential to lower the on-resistance, suppress losses, and shorten switching times, allowing elements to operate at high speeds.
近年、水素終端のダイヤモンド半導体が盛んに検討されている(非特許文献1参照)。
これは、ダイヤモンド半導体では、ドーパントの活性化エネルギーが大きく高いキャリア密度と移動度を両立するのが容易ではないのが1つの要因になっている。
また、ダイヤモンドを気相合成で製造する場合、気相合成の工程で必須のプロセスガスである水素原子の関係で、自動的にダイヤモンドの表面がほぼ完全に水素終端されることももう1つの要因として挙げることができる。
水素終端ダイヤモンド半導体は、工程数を削減できるという製造面での優位性に加え、水素終端がほぼ完全になされるため、高い品質を得やすいという特徴がある。
ダイヤモンド半導体の表面が水素終端されると、ダイヤモンド半導体の表面近傍に電気伝導領域が存在するようになり、p型の半導体になる。
In recent years, hydrogen-terminated diamond semiconductors have been actively studied (see Non-Patent Document 1).
One of the reasons for this is that in diamond semiconductors, the activation energy of dopants is large, making it difficult to achieve both high carrier density and mobility.
Another factor that can be cited is that when diamond is produced by vapor phase synthesis, the surface of the diamond is automatically almost completely hydrogen-terminated due to hydrogen atoms, which are an essential process gas in the vapor phase synthesis process.
Hydrogen-terminated diamond semiconductors have the advantage in terms of manufacturing, in that the number of processes can be reduced, and because hydrogen termination is almost complete, they also have the advantage of being easy to obtain high quality.
When the surface of a diamond semiconductor is hydrogen-terminated, an electrically conductive region is formed in the vicinity of the surface of the diamond semiconductor, and the diamond semiconductor becomes a p-type semiconductor.
近年の研究では、水素終端のダイヤモンド半導体の表面近傍の電気伝導の発現は、ダイヤモンド半導体の表面に吸着した、あるいはダイヤモンド半導体に接して形成された絶縁膜中に存在した負の電荷の寄与によるものとされており、この負の電荷の起源としては、例えば、吸着ガスとしては二酸化窒素(NO2)、オゾン(O3)、固体としては酸化タングステン(WO3)、酸化モリブデン(MoO3)、酸化バナジウム(V2O5)、酸化ニオブ(Nb2O3)および酸化アルミニウム(Al2O3)が挙げられている(非特許文献2)。
非特許文献3では、ダイヤモンドの表面に形成されたAl2O3膜の酸素点欠陥やAl欠損などによる非占有準位が負に帯電することにより、ダイヤモンド表面近傍にホールを誘起して電気伝導が発現することが開示されている。
さらに、非特許文献4には、ダイヤモンドの表面近傍に高濃度のホールを蓄積すべくダイヤモンドをNO2ガスに晒した後、Al2O3膜で封止してFET(Field Effect Transistor)を作製した例が開示されている。
Recent research has suggested that the occurrence of electrical conduction near the surface of a hydrogen-terminated diamond semiconductor is due to the contribution of negative charges adsorbed on the surface of the diamond semiconductor or present in the insulating film formed in contact with the diamond semiconductor. Possible sources of this negative charge include, for example, adsorbed gases such as nitrogen dioxide ( NO2 ) and ozone ( O3 ), and solids such as tungsten oxide ( WO3 ), molybdenum oxide ( MoO3 ) , vanadium oxide ( V2O5 ), niobium oxide ( Nb2O3 ) , and aluminum oxide ( Al2O3 ) (Non-Patent Document 2).
Non-Patent Document 3 discloses that unoccupied levels due to oxygen point defects and Al deficiencies in an Al2O3 film formed on the surface of a diamond become negatively charged, inducing holes near the diamond surface and resulting in electrical conduction.
Furthermore, Non-Patent Document 4 discloses an example in which a diamond is exposed to NO2 gas in order to accumulate a high concentration of holes near the surface of the diamond, and then sealed with an Al2O3 film to fabricate a FET (Field Effect Transistor).
上記のように、ダイヤモンド半導体は、MIS型半導体装置用として優れた材料特性を有し、水素終端により生産性や品質の課題も解決しつつある。
しかし、水素終端されたダイヤモンド半導体層を用いたMIS型半導体装置を製造してみると、製造されたMIS型半導体装置は、ホールの移動度が不十分で低消費電力および高速動作に資さないという問題があった。また、非電圧印加時に電流が流れることは消費電力上もセーフティ上も好ましくないが、この電流の低減と移動度の向上は両立しなかった。
As described above, diamond semiconductors have excellent material properties for use in MIS type semiconductor devices, and hydrogen termination is helping to solve problems in productivity and quality.
However, when a MIS-type semiconductor device using a hydrogen-terminated diamond semiconductor layer was manufactured, the manufactured MIS-type semiconductor device had a problem that the mobility of holes was insufficient and did not contribute to low power consumption and high-speed operation. In addition, the flow of current when no voltage is applied is undesirable in terms of power consumption and safety, but the reduction of this current and the improvement of mobility could not be achieved at the same time.
本発明が解決しようとする課題は、セーフティ、省エネルギー、かつ移動度が高くて高速動作に適するダイヤモンド半導体によMIS型半導体装置の製造方法を提供することである。 The problem that this invention aims to solve is to provide a method for manufacturing a MIS-type semiconductor device using diamond semiconductors that is safe, energy-saving, and has high mobility and is suitable for high-speed operation.
本発明の構成を下記に示す。
(構成1)
水素で終端されたダイヤモンドからなる第1主表面を有する半導体層を形成することと、
前記半導体層の水素で終端された面の少なくとも一部に接して絶縁体層を形成することと、
前記絶縁体層の少なくとも一部の上に導電体層を形成することを有し、
前記半導体層を形成することの直後から前記絶縁体層を形成することの直前に至るまで間の雰囲気が、真空、水素ガス、不活性ガスおよび不活性ガスが添加された水素ガスからなる群より選ばれる何れかの1つである、MIS型半導体装置の製造方法。
(構成2)
第1主表面の少なくとも一部にダイヤモンドからなる半導体層が露出している部分を有する部材を準備する部材準備することと、
前記半導体層が露出している部分の少なくとも一部を水素処理することと、
前記半導体層の前記水素処理された部分の少なくとも一部に接して絶縁体層を形成することと、
前記絶縁体層の少なくとも一部の上に導電体層を形成することを有し、
前記水素処理することの直後から前記絶縁体層を形成することの直前に至るまで間の雰囲気が、真空、水素ガス、不活性ガスおよび不活性ガスが添加された水素ガスからなる群より選ばれる何れかの1つである、MIS型半導体装置の製造方法。
(構成3)
前記絶縁体層を形成することの雰囲気が真空、水素ガス、不活性ガスおよび不活性ガスが添加された水素ガスからなる群より選ばれる何れかの1つである、構成1または2記載のMIS型半導体装置の製造方法。
(構成4)
前記絶縁体層は窒化ホウ素からなる、構成1から3の何れか1記載のMIS型半導体装置の製造方法。
(構成5)
前記絶縁体層は窒化ホウ素の単結晶からなる、構成1から4の何れか1記載のMIS型半導体装置の製造方法。
(構成6)
前記絶縁体層は六方晶窒化ホウ素(h-BN)からなる、構成1から5の何れか1記載のMIS型半導体装置の製造方法。
(構成7)
前記半導体層と前記絶縁体層との界面に存在する荷電不純物の密度が0cm-2以上5×1011cm-2以下である、構成1から6の何れか1記載のMIS型半導体装置の製造方法。
(構成8)
前記半導体層と前記絶縁体層との界面に存在する荷電不純物の密度が0cm-2以上1×1011cm-2以下である、構成1から6の何れか1記載のMIS型半導体装置の製造方法。
(構成9)
前記不活性ガスはアルゴンガスである、構成1から8の何れか1記載のMIS型半導体装置の製造方法。
(構成10)
前記雰囲気の圧力は大気圧である、構成1または2に記載のMIS型半導体装置の製造方法。
The configuration of the present invention is shown below.
(Configuration 1)
forming a semiconductor layer having a first major surface comprised of hydrogen-terminated diamond;
forming an insulator layer in contact with at least a portion of the hydrogen-terminated surface of the semiconductor layer;
forming a conductive layer on at least a portion of the insulating layer;
A method for manufacturing a MIS type semiconductor device, wherein the atmosphere during the period from immediately after forming the semiconductor layer to immediately before forming the insulator layer is any one selected from the group consisting of vacuum, hydrogen gas, an inert gas, and hydrogen gas with an inert gas added thereto.
(Configuration 2)
preparing a member having a first main surface on which at least a portion of a semiconductor layer made of diamond is exposed;
hydrogen treatment of at least a portion of the exposed portion of the semiconductor layer;
forming an insulator layer in contact with at least a portion of the hydrogen-treated portion of the semiconductor layer;
forming a conductive layer on at least a portion of the insulating layer;
A method for manufacturing a MIS type semiconductor device, wherein the atmosphere during the period from immediately after the hydrogen treatment to immediately before the formation of the insulator layer is any one selected from the group consisting of vacuum, hydrogen gas, an inert gas, and hydrogen gas with an inert gas added.
(Configuration 3)
3. The method for manufacturing a MIS type semiconductor device according to structure 1 or 2, wherein the atmosphere for forming the insulator layer is any one selected from the group consisting of vacuum, hydrogen gas, inert gas, and hydrogen gas with an inert gas added thereto.
(Configuration 4)
4. The method for manufacturing a MIS type semiconductor device according to any one of claims 1 to 3, wherein the insulating layer is made of boron nitride.
(Configuration 5)
5. The method for manufacturing a MIS type semiconductor device according to any one of claims 1 to 4, wherein the insulating layer is made of a single crystal of boron nitride.
(Configuration 6)
6. The method for manufacturing a MIS type semiconductor device according to any one of configurations 1 to 5, wherein the insulating layer is made of hexagonal boron nitride (h-BN).
(Configuration 7)
7. The method for manufacturing a MIS type semiconductor device according to any one of configurations 1 to 6, wherein a density of charged impurities present at the interface between the semiconductor layer and the insulator layer is 0 cm -2 or more and 5×10 11 cm -2 or less.
(Configuration 8)
7. The method for manufacturing a MIS type semiconductor device according to any one of configurations 1 to 6, wherein a density of charged impurities present at the interface between the semiconductor layer and the insulator layer is 0 cm -2 or more and 1×10 11 cm -2 or less.
(Configuration 9)
9. The method for manufacturing a MIS type semiconductor device according to any one of configurations 1 to 8, wherein the inert gas is argon gas.
(Configuration 10)
3. The method for manufacturing an MIS type semiconductor device according to claim 1, wherein the pressure of the atmosphere is atmospheric pressure.
本発明によれば、セーフティ、省エネルギー、かつ移動度が高くて高速動作に適するダイヤモンド半導体によるMIS型半導体装置の製造方法を提供することが可能になる。 The present invention makes it possible to provide a manufacturing method for a MIS-type semiconductor device using a diamond semiconductor that is safe, energy-saving, and has high mobility and is suitable for high-speed operation.
(実施の形態1)
以下本発明を実施するための形態について図面を参照しながら説明する。
(Embodiment 1)
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
<コンセプト>
前述のように、これまでの水素終端ダイヤモンド半導体では、水素終端された半導体表面近傍の電気伝導にはダイヤモンド半導体の表面に付着した、あるいはダイヤモンド半導体に接した絶縁膜中の負電荷が必要と考えられてきた。
それに対し、発明者は、この負電荷は必ずしも必要ではなく、むしろ負電荷はクーロン散乱によって電荷キャリアの移動度を低下させるとともに、ノーマリオン動作(すなわち、正の閾値電圧VTH)を引き起こす要因になると考えた。そこで、水素終端ダイヤモンド表面形成後大気に暴露することなく、水素終端されたダイヤモンド半導体に接した絶縁膜を形成することで、負電荷密度を低減し、高いキャリア移動度(ホール移動度)と負の閾値電圧VTHを両立して得られることを見出した。
なお、本発明では、閾値電圧VTHは、MIS型半導体装置において、ソースに対してゲートに印加したゲート電圧VGに対するソースとドレイン間に流れるドレイン電流IDの絶対値の平方根(|ID|1/2)の特性曲線を直線近似し、ID=0に外挿したときのゲート電圧VGの値のことをいう。
<Concept>
As mentioned above, in the case of hydrogen-terminated diamond semiconductors, it has been believed that negative charges attached to the surface of the diamond semiconductor or in the insulating film in contact with the diamond semiconductor are necessary for electrical conduction near the hydrogen-terminated semiconductor surface.
On the other hand, the inventors considered that this negative charge is not necessarily necessary, and rather that the negative charge reduces the mobility of charge carriers by Coulomb scattering and becomes a factor in causing normally-on operation (i.e., a positive threshold voltage V TH ). Therefore, they found that by forming an insulating film in contact with a hydrogen-terminated diamond semiconductor without exposing it to the atmosphere after forming the hydrogen-terminated diamond surface, it is possible to reduce the negative charge density and achieve both high carrier mobility (hole mobility) and a negative threshold voltage V TH .
In the present invention, the threshold voltage VTH refers to the value of the gate voltage V when, in a MIS semiconductor device, a characteristic curve of the square root of the absolute value of the drain current I D flowing between the source and drain (|I D | 1/2 ) versus the gate voltage V G applied to the gate relative to the source is linearly approximated and extrapolated to I D = 0.
ここで、ゲート絶縁膜は、材料を限定されるものではなく、例えば、窒化ホウ素、酸化アルミニウム、酸化シリコン、酸化窒化シリコン、酸化ハフニウム、酸化チタン、酸化タンタル、酸化イットリウム、酸化ジルコニウム、酸化ランタンアルミニウム、フッ化カルシウムからなる単層膜またはこれらの膜からなる複合膜を挙げることができる。
この中で、ゲート絶縁膜は、窒化ホウ素が好ましく、単結晶の窒化ホウ素がより好ましく、六方晶窒化ホウ素(h-BN)がより一層好ましい。また、絶縁膜を複合膜とするときは、水素終端ダイヤモンド層に接する面の膜を窒化ホウ素からなる膜とすることが好ましく、単結晶の窒化ホウ素からなる膜とすることがより好ましく、六方晶窒化ホウ素(h-BN)からなる膜とすることがより一層好ましい。
ゲート絶縁膜として、窒化ホウ素、好ましくは単結晶の窒化ホウ素、より一層好ましくは六方晶窒化ホウ素(h-BN)を用いた場合は、よりホール移動度を高めることができ、また、閾値電圧VTHはより大きな負電圧となって制御性も向上するという効果が得られる。
Here, the material of the gate insulating film is not limited, and examples thereof include a single layer film made of boron nitride, aluminum oxide, silicon oxide, silicon oxynitride, hafnium oxide, titanium oxide, tantalum oxide, yttrium oxide, zirconium oxide, lanthanum aluminum oxide, and calcium fluoride, or a composite film made of these films.
Among these, the gate insulating film is preferably made of boron nitride, more preferably of single crystal boron nitride, and even more preferably of hexagonal boron nitride (h-BN).When the insulating film is made into a composite film, the film on the surface in contact with the hydrogen-terminated diamond layer is preferably made of boron nitride, more preferably of single crystal boron nitride, and even more preferably of hexagonal boron nitride (h-BN).
When boron nitride, preferably single crystal boron nitride, and more preferably hexagonal boron nitride (h-BN), is used as the gate insulating film, the hole mobility can be further increased, and the threshold voltage V TH becomes a larger negative voltage, thereby improving the controllability.
実験およびシミュレーションを駆使して詳細に検討した結果、本発明の方法では、水素終端された半導体表面近傍の電気伝導にはダイヤモンド半導体の表面に付着した、およびダイヤモンド半導体に接した絶縁膜中の負電荷は少なく、ゲートに印加した電圧で水素終端近傍のダイヤモンド半導体層の伝導が制御でき、しかも負電荷による散乱が抑えられる。また、例えば、ゲート絶縁膜としてh-BNを用いた場合、移動度は5×102cm2V-1s-1以上という高いものであった。 As a result of detailed investigations using experiments and simulations, in the method of the present invention, the negative charges attached to the surface of the diamond semiconductor and in the insulating film in contact with the diamond semiconductor are small in the electric conduction near the hydrogen-terminated semiconductor surface, the conduction of the diamond semiconductor layer near the hydrogen-terminated surface can be controlled by the voltage applied to the gate, and scattering due to negative charges can be suppressed.In addition, for example, when h-BN is used as the gate insulating film, the mobility is as high as 5×10 2 cm 2 V -1 s -1 or more.
閾値電圧VTHが負電位であるp型のMIS半導体装置において、ゲート電圧VGが0のときドレイン電流IDは必ずしも0になるとは限らない。ゲート電圧VGに対するドレイン電流ID特性がVG=0近傍で裾を引くように変化している場合、すなわち上記|ID|1/2の特性曲線が近似直線からID=0近傍で解離する場合は、VG=0でドレイン電流IDが流れることがある。 In a p-type MIS semiconductor device in which the threshold voltage VTH is a negative potential, the drain current ID does not necessarily become 0 when the gate voltage V G is 0. If the drain current ID characteristic with respect to the gate voltage V G changes to have a tail near V G = 0, that is, if the characteristic curve of |I D | 1/2 deviates from the approximation line near I D = 0, the drain current ID may flow at V G = 0.
しかしながら本発明の構成では、例えばゲート絶縁膜として六方晶窒化ホウ素(h-BN)を用いた場合、|ID|1/2の近似直線は|ID|1/2の実測とよく一致し、VG=0でドレイン電流IDは4×10-4mA・mm-1より少なくなった。すなわち、本発明のMIS型半導体装置は、ノーマリーオフ、すなわちゲート電極に電圧が印加されていない状態では電流が流れない省エネルギーに好適な特性を有する。ゲート電極に電圧を印加しない待機状態では、ドレイン電流IDが流れないため、セーフティ上も優れる。また、上述のようにホール移動度が高いため、オン抵抗を下げることができ、これによって導通損失を抑えることができるため、動作時も省エネルギーになる。 However, in the configuration of the present invention, for example, when hexagonal boron nitride (h-BN) is used as the gate insulating film, the approximation line of |I D | 1/2 closely matches the actual measurement of |I D | 1/2 , and the drain current I D is less than 4×10 -4 mA·mm -1 when V G =0. That is, the MIS-type semiconductor device of the present invention has a characteristic suitable for energy saving, that is, no current flows when no voltage is applied to the gate electrode. In the standby state where no voltage is applied to the gate electrode, no drain current I D flows, so it is also excellent in terms of safety. In addition, since the hole mobility is high as described above, the on-resistance can be reduced, which suppresses the conduction loss, resulting in energy saving even during operation.
また、発明者は、水素終端ダイヤモンド半導体層表面に接してゲート絶縁膜を形成し、閾値電圧VTHを負電圧とする1つの方法として、水素終端半導体層形成工程直後から絶縁体層形成工程直前までの間の雰囲気が真空、水素ガス、不活性ガスおよび不活性ガスが添加された水素ガスからなる群より選ばれる何れかの1つとすればよいことを発見した。なお、水素終端半導体層形成工程と絶縁体層形成工程の両工程間の工程としては、例えば、試料の搬送工程や試料の一時保管工程を挙げることができる。ここで、絶縁膜としては、上記のように、窒化ホウ素が好ましく、単結晶の窒化ホウ素がより好ましく、六方晶窒化ホウ素(h-BN)がより一層好ましい。 The inventor also discovered that, as a method of forming a gate insulating film in contact with the hydrogen-terminated diamond semiconductor layer surface and making the threshold voltage VTH a negative voltage, the atmosphere between the hydrogen-terminated semiconductor layer forming step and the insulator layer forming step may be any one selected from the group consisting of vacuum, hydrogen gas, inert gas, and hydrogen gas with inert gas added thereto. Note that, as the steps between the hydrogen-terminated semiconductor layer forming step and the insulator layer forming step, for example, a sample transport step and a sample temporary storage step may be mentioned. Here, as the insulating film, as mentioned above, boron nitride is preferable, single crystal boron nitride is more preferable, and hexagonal boron nitride (h-BN) is even more preferable.
<構造と特徴>
本発明のMIS型半導体装置101は、図1に示すように、ダイヤモンド基板21、ダイヤモンド半導体層22、ゲート絶縁体層(ゲート絶縁膜)23および導電体層(ゲート電極)24を基本構成要素とし、他に、ソース電極およびその配線28、ドレイン電極およびその配線29、ゲート電極配線27、絶縁膜25、低抵抗化層26を有する構造をもつ。ここで、ダイヤモンド半導体層22の少なくとも第1主表面は、後述のように水素終端処理されている。
ここで、基板がダイヤモンド以外であっても基板上にダイヤモンドからなる薄膜を形成し、それをダイヤモンド半導体層22としてもよい。また、ダイヤモンド基板21を半導体層として利用し、ダイヤモンド基板21の表層部をダイヤモンド半導体層22としてもよい。肝要なことは、ダイヤモンドからなる半導体層がゲート絶縁膜23と接していることである。ここで、ダイヤモンドからなる半導体層(ダイヤモンド半導体層)22には、ドーパントが含まれていてもよい。
<Structure and Features>
1, the MIS type semiconductor device 101 of the present invention has a diamond substrate 21, a diamond semiconductor layer 22, a gate insulator layer (gate insulating film) 23, and a conductive layer (gate electrode) 24 as basic components, and also has a source electrode and its wiring 28, a drain electrode and its wiring 29, a gate electrode wiring 27, an insulating film 25, and a low resistance layer 26. At least the first main surface of the diamond semiconductor layer 22 is hydrogen-terminated as described later.
Here, even if the substrate is other than diamond, a thin film made of diamond may be formed on the substrate, and this may be used as the diamond semiconductor layer 22. Also, the diamond substrate 21 may be used as the semiconductor layer, and the surface layer of the diamond substrate 21 may be used as the diamond semiconductor layer 22. What is essential is that the semiconductor layer made of diamond is in contact with the gate insulating film 23. Here, the semiconductor layer made of diamond (diamond semiconductor layer) 22 may contain a dopant.
本発明は材料的に優れた電気的特性を有するダイヤモンドからなる半導体層を有するMIS型半導体装置に関するものであるが、本発明のMIS型半導体装置の構造で、よりその効果を高めるための特徴的なことの1つは、ゲート絶縁体層23が窒化ホウ素からなること、より好ましくは窒化ホウ素の単結晶からなること、さらにより一層好ましくは六方晶窒化ホウ素(h-BN)からなることである。 The present invention relates to an MIS-type semiconductor device having a semiconductor layer made of diamond, a material with excellent electrical properties. One of the characteristics of the structure of the MIS-type semiconductor device of the present invention that enhances its effectiveness is that the gate insulator layer 23 is made of boron nitride, more preferably made of single crystal boron nitride, and even more preferably made of hexagonal boron nitride (h-BN).
窒化ホウ素の構造体としては、アモルファス構造のアモルファス窒化ホウ素(a-BN)、c軸方向の積層構造の乱れた乱層窒化ホウ素(t-BN)、立方晶系閃亜鉛鉱型の立方晶窒化ホウ素(c-BN)、六方晶系グラファイト構造の六方晶窒化ホウ素(h-BN)および六方晶系ウルツ鉱型構造のウルツ鉱窒化ホウ素(w-BN)が知られている。
これらの窒化ホウ素(BN)の中で、ゲート絶縁体層23としては、ゲート絶縁体層23中の電荷トラップを減らす観点から、六方晶窒化ホウ素(h-BN)が一番好ましく、それが単結晶となっていることがより好ましい。
Known boron nitride structures include amorphous boron nitride (a-BN) with an amorphous structure, turbostratic boron nitride (t-BN) with a disordered stacking structure in the c-axis direction, cubic boron nitride (c-BN) with a cubic zinc-blende structure, hexagonal boron nitride (h-BN) with a hexagonal graphite structure, and wurtzite boron nitride (w-BN) with a hexagonal wurtzite structure.
Of these boron nitrides (BN), hexagonal boron nitride (h-BN) is most preferable for the gate insulator layer 23 from the viewpoint of reducing charge traps in the gate insulator layer 23, and it is more preferable that h-BN is in the form of a single crystal.
これまでに報告されたダイヤモンド半導体を用いたMIS型半導体装置(ダイヤモンド電界効果トランジスタ)では、ゲート絶縁体層(ゲート絶縁膜)は、多くは非晶質の膜で、主に蒸着法や原子層堆積法(ALD法)によって形成されていた。これらの方法によって形成されたゲート絶縁体層は、原子欠損等に起因する電荷トラップ密度が比較的高く、ダイヤモンド半導体層との界面にも比較的高い界面準位が形成される。このようなトラップ(準位)に捕獲された電荷は、キャリアの移動度を低下する要因となる。 In the MIS-type semiconductor devices (diamond field-effect transistors) using diamond semiconductors reported so far, the gate insulator layer (gate insulating film) is mostly an amorphous film, and has been formed mainly by vapor deposition or atomic layer deposition (ALD). Gate insulator layers formed by these methods have a relatively high charge trap density due to atomic vacancies, and a relatively high interface state is formed at the interface with the diamond semiconductor layer. Charges captured in such traps (states) are a factor in reducing carrier mobility.
ダイヤモンドは各炭素原子が周りの4つの原子と共有結合で結び付いた結晶からなる。ダイヤモンドの表面では、結合手が余る。この未結合手は不安定で、表面準位として振る舞う。
未結合手は水素と結合させ安定化することができる。この状態を水素終端と呼ぶ。
例えば、化学気相合成したダイヤモンドの表面は、合成中に水素プラズマに晒されるため水素終端となる。このような水素終端ダイヤモンド表面を使えば、ダイヤモンド側の表面準位密度を低減できる。
一方、h-BNの表面は構造上、未結合手をもたない。そのため、h-BNと水素終端ダイヤモンドの接合界面の界面準位密度は低い。さらに、単結晶h-BNからなる絶縁体層(絶縁膜)中のトラップ密度は小さい。これらのことから、絶縁体層中のトラップや界面準位に捕獲された電荷によるキャリア散乱を低減できる。
Diamond is made up of a crystal in which each carbon atom is covalently bonded to the four surrounding atoms. On the surface of diamond, there are extra bonds. These dangling bonds are unstable and act as surface states.
The dangling bonds can be stabilized by bonding with hydrogen, a state called hydrogen termination.
For example, the surface of diamond produced by chemical vapor deposition is hydrogen-terminated because it is exposed to hydrogen plasma during synthesis. Using such a hydrogen-terminated diamond surface can reduce the surface state density on the diamond side.
On the other hand, the surface of h-BN has no dangling bonds due to its structure. Therefore, the interface state density at the junction interface between h-BN and hydrogen-terminated diamond is low. Furthermore, the trap density in the insulator layer (insulator film) made of single crystal h-BN is small. For these reasons, carrier scattering due to charges captured in traps or interface states in the insulator layer can be reduced.
また、h-BNの絶縁破壊電界(c軸平行)は約12MV/cmと大きいため、高密度キャリアの誘起によって低オン抵抗も得られる。さらに、h-BNと水素終端ダイヤモンド(111)表面との格子不整合は約0.7%であり、格子欠陥や歪みの少ない界面形成に向いている。これも、MIS型半導体装置の特性向上に利する。ここで、参考までに、h-BNと水素終端ダイヤモンド結晶(111)の結晶構造鳥瞰模式図を図2に示す。図2中の11は炭素、12は水素、13はホウ素そして14は窒素の各原子である。 In addition, h-BN has a large dielectric breakdown field (parallel to the c-axis) of approximately 12 MV/cm, which induces high-density carriers, resulting in low on-resistance. Furthermore, the lattice mismatch between h-BN and the hydrogen-terminated diamond (111) surface is approximately 0.7%, which is suitable for forming an interface with few lattice defects and distortion. This also contributes to improving the characteristics of MIS-type semiconductor devices. For reference, a bird's-eye view schematic diagram of the crystal structure of h-BN and hydrogen-terminated diamond crystal (111) is shown in Figure 2. In Figure 2, 11 represents carbon, 12 represents hydrogen, 13 represents boron, and 14 represents nitrogen atoms.
ゲート絶縁体層23は、ホウ素と窒素からなる1原子ペア層以上300nm以下の厚さが好ましく、1nm以上100nm以下がより好ましい。
1原子ペア層以上の稠密な膜になるとリーク電流が抑えられ、ゲート絶縁体層として機能しやすくなる。トンネル電流を含めたリーク電流を抑制するためには1nm以上の厚さが好ましい。
また、ゲート絶縁体層23の厚さが300nm以下の場合、MIS型半導体装置として十分な静電容量を得やすくなる。
The gate insulator layer 23 preferably has a thickness of one atomic pair layer of boron and nitrogen or more and 300 nm or less, and more preferably has a thickness of 1 nm or more and 100 nm or less.
A dense film of one atomic pair layer or more suppresses leakage current and is more likely to function as a gate insulator layer. In order to suppress leakage current including tunnel current, a thickness of 1 nm or more is preferable.
Furthermore, when the thickness of the gate insulating layer 23 is 300 nm or less, it becomes easier to obtain a sufficient capacitance as an MIS type semiconductor device.
ダイヤモンド半導体層22は、結晶面が(100)または(111)の単結晶であることが好ましい。 The diamond semiconductor layer 22 is preferably a single crystal with a (100) or (111) crystal face.
ダイヤモンド半導体層22とゲート絶縁体層23との界面に存在する荷電不純物の密度(界面の濃度)は、0cm-2以上5×1011cm-2以下、より好ましくは0cm-2以上1×1011cm-2以下とすることが好ましい。荷電不純物の密度がこの範囲にあると、ダイヤモンド半導体層22の水素終端された表面近傍に形成されるチャネル層を移動するホールの荷電不純物による散乱が抑制されて、高い移動度を有するMIS型半導体装置101を供給することが可能となる。
ここで、MIS型半導体装置101は、ゲート電極24に印加する負電位によって前記チャネル層にホールを誘起する。一方、ゲート電極24に電圧が印加されない場合は、シャットオフの状態になり、MIS型半導体装置101はノーマリーオフ動作となる。荷電不純物の密度が上記範囲に収まっている場合は、その荷電不純物によって誘起されるホールは極少量のため、ゲート電極24に電圧が印加されないときのソースドレイン間のリーク電流は大変小さい。
The density of the charged impurities present at the interface between the diamond semiconductor layer 22 and the gate insulator layer 23 (interface concentration) is preferably 0 cm -2 or more and 5x1011 cm -2 or less, more preferably 0 cm -2 or more and 1x1011 cm -2 or less. When the density of the charged impurities is within this range, scattering of holes moving through the channel layer formed near the hydrogen-terminated surface of the diamond semiconductor layer 22 by the charged impurities is suppressed, and it is possible to provide a MIS-type semiconductor device 101 with high mobility.
Here, the MIS semiconductor device 101 induces holes in the channel layer by a negative potential applied to the gate electrode 24. On the other hand, when no voltage is applied to the gate electrode 24, the device is shut off and the MIS semiconductor device 101 operates normally off. When the density of the charged impurities is within the above range, the number of holes induced by the charged impurities is extremely small, and therefore the leakage current between the source and drain when no voltage is applied to the gate electrode 24 is very small.
発明者は、水素終端後からゲート絶縁体層23によって水素終端面が覆われるまでの間、試料を真空やArガスなどの不活性ガス環境に置いておくという比較的簡単な処理により、荷電不純物の密度を0cm-2以上5×1011cm-2以下の範囲に収めることが可能であることを見出した。洗浄、クリーニング熱処理および表面処理を必要としないで荷電不純物の密度を上記範囲に収めることが可能である。 The inventors have found that it is possible to keep the density of charged impurities within the range of 0 cm -2 to 5 x 10 11 cm -2 by a relatively simple process of placing the sample in a vacuum or in an inert gas environment such as Ar gas after hydrogen termination until the hydrogen-terminated surface is covered with the gate insulator layer 23. It is possible to keep the density of charged impurities within the above range without requiring washing, cleaning heat treatment, or surface treatment.
ダイヤモンドおよびh-BNはどちらもワイドバンドギャップ(5.47eVおよび5.97eV)をもつことから、高温動作に向いている。h-BNが室温で4W/cm・Kという銅に匹敵する高い熱伝導率をもつことも、ダイヤモンドの高い熱伝導率(室温で22W/cm・K)と合わせて、チャネル部分からの優れた放熱に寄与する。さらに、h-BNは1000℃の高温において酸化を防ぐコーティング材として働くことが知られている。そのため、ダイヤモンド表面の水素終端を高温で保護する機能も果たす。一方、ダイヤモンドおよびh-BNの低い比誘電率(5.7および5.1(c軸平行))は、高速・高周波動作に望ましい特性である。 Both diamond and h-BN have wide bandgaps (5.47 eV and 5.97 eV), making them suitable for high-temperature operation. h-BN has a high thermal conductivity of 4 W/cm K at room temperature, which is comparable to that of copper, and this, combined with the high thermal conductivity of diamond (22 W/cm K at room temperature), contributes to excellent heat dissipation from the channel. In addition, h-BN is known to act as a coating material that prevents oxidation at high temperatures of 1000°C. Therefore, it also functions to protect the hydrogen termination on the diamond surface at high temperatures. On the other hand, the low dielectric constants of diamond and h-BN (5.7 and 5.1 (c-axis parallel)) are desirable characteristics for high-speed and high-frequency operation.
なお、ゲート絶縁体層23は、終端処理されたダイヤモンド半導体層22の表面に直接接して、水、炭化水素やレジスト残渣などの層を挟まないことが好ましい。このような層を挟むと、界面準位が発生しやすいためである。 It is preferable that the gate insulator layer 23 be in direct contact with the surface of the terminated diamond semiconductor layer 22, without any layers of water, hydrocarbons, resist residues, etc. sandwiched between them. This is because interfacial states are likely to occur if such layers are sandwiched between them.
ゲート絶縁体層23としてAl2O3などの非晶質膜を用いた従来構造では、ゲート絶縁体層23中およびゲート絶縁体層23とダイヤモンド半導体層22との界面にトラップ(電荷トラップ)が多く含まれる傾向がある。このため、キャリア伝導は散乱を受け、キャリア移動度は低いものとなる。
一方、ゲート絶縁体層(ゲート絶縁膜)として窒化ホウ素、好ましくは単結晶の窒化ホウ素、より好ましくはh-BN、さらに一層好ましくは単結晶のh-BNを用いた本発明の構造では、ゲート絶縁体層23中の電荷トラップは少ない傾向がある。このため、キャリア伝導は散乱が少なく、高いキャリア移動度が得られる。
In the conventional structure using an amorphous film such as Al2O3 as the gate insulator layer 23, there is a tendency for many traps (charge traps) to be included in the gate insulator layer 23 and at the interface between the gate insulator layer 23 and the diamond semiconductor layer 22. Therefore, carrier conduction is scattered, and carrier mobility is low.
On the other hand, in the structure of the present invention in which boron nitride, preferably single crystal boron nitride, more preferably h-BN, and even more preferably single crystal h-BN is used as the gate insulator layer (gate insulating film), there tends to be fewer charge traps in the gate insulator layer 23. Therefore, carrier conduction is less scattered, and high carrier mobility can be obtained.
ダイヤモンド基板21は、その上に形成するダイヤモンド半導体層22が欠陥の少ない高品質な結晶になるように、結晶欠陥が少なく、清浄度が高く、平坦、平滑な表面をもつことが好ましい。また、表面ラフネス散乱の影響を低減するため、半導体層の表面も平坦、平滑であることが好ましい。 The diamond substrate 21 preferably has few crystal defects, high cleanliness, and a flat, smooth surface so that the diamond semiconductor layer 22 formed thereon will be a high-quality crystal with few defects. In addition, to reduce the effects of surface roughness scattering, it is preferable that the surface of the semiconductor layer is also flat and smooth.
ゲート電極24は、閾値電圧VTHが負電圧になるような仕事関数をもつ導電材料からなる。具体的には、金属、グラファイト(C)またはドーパントが添加されたポリシリコンなどの導電膜を挙げることができる。金属としては、銅(Cu)、タングステン(W)、チタン(Ti)、アルミニウム(Al)、クロム(Cr)およびタンタル(Ta)などを挙げることができる。また、AlCu、CuNiFeおよびNiCrなどの合金、WSi、TiSiなどのシリサイドおよびポリサイド、WN、TiN、CrNおよ
びTaNなどの金属化合物も用いることができる。ゲート電極24は、このような材料の中から導電率、仕事関数、加工性などを適宜勘案して適当な材料を選択すればよい。
なお、閾値電圧VTHは、ゲート電極24の材料、ゲート絶縁体層23の材料とその膜厚、半導体チャネル層の材料、不純物およびその密度などに左右される。
また、集積回路として本発明のMIS半導体装置を用いる場合は、インテグレーションとしての各種熱処理が加わることから、それらの熱処理も勘案した材料の拡散を考慮の上、材料を選択する。
The gate electrode 24 is made of a conductive material having a work function such that the threshold voltage V TH is a negative voltage. Specifically, conductive films such as metal, graphite (C), or polysilicon to which a dopant is added can be mentioned. Examples of metals include copper (Cu), tungsten (W), titanium (Ti), aluminum (Al), chromium (Cr), and tantalum (Ta). In addition, alloys such as AlCu, CuNiFe, and NiCr, silicides and polycides such as WSi and TiSi, and metal compounds such as WN, TiN, CrN, and TaN can also be used. The gate electrode 24 can be made of an appropriate material selected from these materials, taking into account the conductivity, work function, processability, and the like.
The threshold voltage V TH depends on the material of the gate electrode 24, the material and thickness of the gate insulator layer 23, the material of the semiconductor channel layer, impurities and their concentrations, and the like.
Furthermore, when the MIS semiconductor device of the present invention is used as an integrated circuit, various heat treatments are added as part of the integration, and the materials must be selected taking into consideration the diffusion of the materials in these heat treatments.
ソース電極とその配線28、ドレイン電極とその配線29およびゲート電極配線27は、金属、グラファイト、あるいはドーパントが添加されたポリシリコンなどの導電膜からなる。金属としては、金(Au)、銀(Ag)、Cu、白金(Pt)、パラジウム(Pd)、W、Ti、Al、CrおよびTaなどを挙げることができる。また、AlCu、CuNiFeおよびNiCrなどの合金、WやTiなどを用いたポリサイド、WN、TiN、CrNおよびTaNなどの金属化合物も用いることができる。
これらの導電膜は、ダイヤモンド半導体層22と接する部分でオーミックコンタクトが取れることが好ましい。例えば、導電膜として、金(Au)、パラジウム(Pd)などの高い仕事関数を有する金属を用いることが好ましい。これらの高仕事関数の金属は直接接触でオーミックコンタクトがとれるという特徴がある。また、チタン(Ti)を用いることもできる。ここで、Tiは、アニールしてダイヤモンドと反応させてTiCを形成しておくことが好ましい。一方で、Tiは酸化されやすいので、ダイヤモンド半導体層22と電気的接触をとる場合は、ダイヤモンド半導体層22側からTi、その上にPtやAuやWといった材料が積層された導電膜構造とすることが好ましい。
The source electrode and its wiring 28, the drain electrode and its wiring 29, and the gate electrode wiring 27 are made of a conductive film such as metal, graphite, or polysilicon to which a dopant is added. Examples of metals include gold (Au), silver (Ag), Cu, platinum (Pt), palladium (Pd), W, Ti, Al, Cr, and Ta. In addition, alloys such as AlCu, CuNiFe, and NiCr, polycides using W or Ti, and metal compounds such as WN, TiN, CrN, and TaN can also be used.
These conductive films are preferably capable of making ohmic contact at the part in contact with the diamond semiconductor layer 22. For example, it is preferable to use a metal having a high work function such as gold (Au) or palladium (Pd) as the conductive film. These high work function metals have the characteristic of being capable of making ohmic contact by direct contact. Titanium (Ti) can also be used. Here, it is preferable to anneal Ti to react with diamond and form TiC. On the other hand, since Ti is easily oxidized, when making electrical contact with the diamond semiconductor layer 22, it is preferable to make a conductive film structure in which Ti is laminated from the diamond semiconductor layer 22 side, and a material such as Pt, Au or W is laminated thereon.
また、ソース電極28およびドレイン電極29とのオーミックコンタクトを確実にとり、ダイヤモンド半導体層22のチャネル部以外の抵抗を下げるために、低抵抗化層26をダイヤモンド半導体層22とソース電極28やドレイン電極29との界面に形成しておくことが好ましい。例えば、ソース電極28およびドレイン電極29がTiからなるときの低抵抗化層としてはアニール形成によるTiCを挙げることができる。 In addition, in order to ensure ohmic contact with the source electrode 28 and the drain electrode 29 and to reduce the resistance of the diamond semiconductor layer 22 other than the channel portion, it is preferable to form a low-resistance layer 26 at the interface between the diamond semiconductor layer 22 and the source electrode 28 or the drain electrode 29. For example, when the source electrode 28 and the drain electrode 29 are made of Ti, an example of the low-resistance layer is TiC formed by annealing.
絶縁膜25は、電気的に絶縁するとともに水分や不純物の拡散を防止して、MIS半導体装置101の安定動作に一役を担うものである。その材料としては、酸化シリコン(SiO2)膜、窒化シリコン(SiN)膜、酸化窒化シリコン(SiNO)膜、炭化シリコン(SiC)膜、炭化窒化シリコン(SiCN)膜、炭化窒化酸化シリコン(SiCNO)膜、アルミナ(Al2O3)膜、窒化ホウ素(BN)膜およびポリイミドなどの有機膜などを挙げることができる。 The insulating film 25 provides electrical insulation and prevents the diffusion of moisture and impurities, thereby playing a role in the stable operation of the MIS semiconductor device 101. Examples of materials for the insulating film 25 include a silicon oxide ( SiO2 ) film, a silicon nitride (SiN) film, a silicon oxynitride (SiNO) film, a silicon carbide (SiC) film, a silicon carbonitride (SiCN) film, a silicon carbonitride oxide (SiCNO) film, an alumina ( Al2O3 ) film, a boron nitride (BN) film, and an organic film such as polyimide.
<製造方法>
次に、このMIS型半導体装置101の製造方法を、断面構造を示した図3、4およびフローチャートで示した図5を用いて説明する。
まず、図3(a)に示すように、ダイヤモンド基板21を準備する。ダイヤモンド基板としては、例えば、IbタイプあるいはIIaタイプで、結晶面が100あるいは111のものを好んで用いることができる。
ここで、ダイヤモンド基板21の表面は、平坦(平面)で原子レベルの平滑な面であることが好ましい。電界効果トランジスタの電気特性としては、ダイヤモンド半導体層22とゲート絶縁体層23との界面の平坦性、平滑性が重要であるが、その界面の平坦性、平滑性を十分高いものにするためには、ダイヤモンド基板21表面の平坦度、平滑度および清浄度を十分に高めておく必要がある。
<Production Method>
Next, a method for manufacturing this MIS type semiconductor device 101 will be described with reference to FIGS. 3 and 4 showing the cross-sectional structure and FIG. 5 showing a flow chart.
3A, a diamond substrate 21 is prepared. As the diamond substrate, for example, a Ib type or IIa type substrate with a crystal face of 100 or 111 can be preferably used.
Here, the surface of diamond substrate 21 is preferably flat (planar) and atomic level smooth. For the electrical characteristics of field effect transistor, the flatness and smoothness of the interface between diamond semiconductor layer 22 and gate insulator layer 23 are important, and in order to make the flatness and smoothness of the interface sufficiently high, it is necessary to sufficiently increase the flatness, smoothness and cleanliness of diamond substrate 21 surface.
その後、図3(b)に示すように、ダイヤモンド基板21上に終端が水素になっているダイヤモンド半導体層をエピタキシャル成長させて、水素終端されたダイヤモンド半導体層22を形成する(図5のS1)。
水素終端されたダイヤモンド半導体層22は、例えば、CH4ガスとH2ガスを用いたマイクロ波プラズマCVD(Chemical Vapor Deposition)により成膜することができる。
ダイヤモンド半導体層22の厚さは10nm以上が好ましい。厚さが10nm以上であると、特にIb基板の場合に、基板からの不純物の混入を抑制することができる。
Thereafter, as shown in FIG. 3(b), a diamond semiconductor layer terminated with hydrogen is epitaxially grown on the diamond substrate 21 to form a hydrogen-terminated diamond semiconductor layer 22 (S1 in FIG. 5).
The hydrogen-terminated diamond semiconductor layer 22 can be formed by, for example, microwave plasma CVD (Chemical Vapor Deposition) using CH 4 gas and H 2 gas.
The thickness of the diamond semiconductor layer 22 is preferably 10 nm or more. If the thickness is 10 nm or more, it is possible to suppress the intrusion of impurities from the substrate, particularly in the case of an Ib substrate.
ダイヤモンド半導体層22には、ドーパントが添加されていてもよい。ホール系のドーパントとしてはホウ素(B)を、また電子系のドーパントとしてはリン(P)を挙げることができる。ドーパントの添加量としては、1016/cm3以上1019/cm3以下が好ましい。1016/cm3未満ではドーパント添加の効果が小さく、1019/cm3を超えるとキャリア散乱要因となって移動度などの性能が低下する。 A dopant may be added to the diamond semiconductor layer 22. An example of a hole-based dopant is boron (B), and an example of an electron-based dopant is phosphorus (P). The amount of dopant added is preferably 10 16 /cm 3 or more and 10 19 /cm 3 or less. If the amount is less than 10 16 /cm 3 , the effect of dopant addition is small, and if the amount exceeds 10 19 /cm 3 , carrier scattering occurs, resulting in a decrease in performance such as mobility.
次に、ダイヤモンド半導体層22の表面(少なくとも第1主表面)が水素終端された直後から、試料の置かれている環境が真空、水素ガス、不活性ガスおよび不活性ガスが添加された水素ガスからなる群より選ばれる何れかの1つになるように、排気または/および不活性ガス置換を行う(図5のS2)。不活性ガスとしては、Arガス、Krガス、Xeガス等の貴ガスおよびN2ガスを挙げることができる。ここで、この真空、水素ガス、不活性ガスおよび不活性ガスが添加された水素ガスからなる群より選ばれる何れかの1つの環境は、少なくとも後述の絶縁膜23aを形成する直前まで維持されるようにする。このようにすることにより、ダイヤモンド半導体層22と絶縁膜23aとの界面の荷電不純物は少なくなり、高いホール移動度が得られるようになる。 Next, immediately after the surface (at least the first main surface) of the diamond semiconductor layer 22 is hydrogen-terminated, evacuation and/or inert gas replacement is performed so that the environment in which the sample is placed is one selected from the group consisting of vacuum, hydrogen gas, inert gas, and hydrogen gas with inert gas added (S2 in FIG. 5). As the inert gas, noble gases such as Ar gas, Kr gas, and Xe gas, and N2 gas can be mentioned. Here, this one environment selected from the group consisting of vacuum, hydrogen gas, inert gas, and hydrogen gas with inert gas added is maintained at least until just before forming the insulating film 23a described later. By doing so, the charged impurities at the interface between the diamond semiconductor layer 22 and the insulating film 23a are reduced, and high hole mobility can be obtained.
なお、次工程の絶縁膜23a形成がCVDなど、一旦真空環境下においてなされる処理の場合は、試料環境を真空に置いておくことが効率的で好ましく、絶縁膜23a形成が貼り合わせなどの場合は、作業効率の観点から不活性ガス環境に置くことが好ましい。なお、不活性ガスとしては、不活性度、純度の確保およびコストを総合的に勘案して、Arガスが最も好ましい。 If the next step of forming the insulating film 23a is a process such as CVD that is carried out in a vacuum environment, it is efficient and preferable to keep the sample environment in a vacuum, and if the insulating film 23a is formed by bonding or the like, it is preferable to place it in an inert gas environment from the standpoint of work efficiency. In addition, Ar gas is the most preferable inert gas, taking into consideration the degree of inertness, assurance of purity, and cost.
真空に置かれる場合は、その効果と設備負担を鑑みて真空度は1×10-5Pa程度が好ましい。
不活性ガスを使用する場合は、大気圧が取り扱いの容易さから好ましい。ここで、大気圧とは、低気圧、高気圧、高所を含む大気環境下での圧力、およびグローブボックス等で外気が混入しないように与圧にした状態を含む圧力を指す。
また、環境中の酸素ガス(O2ガス)の濃度は0.5ppm以下、露点は-80℃以下が好ましい。
水素終端されたダイヤモンドの表面は化学的に安定であり、このレベルの環境で荷電不純物が少なく、荷電不純物散乱の少ない高いホール移動度を得るに好適な半導体層としての表面状態を得ることができる。
When placed in a vacuum, the degree of vacuum is preferably about 1×10 −5 Pa in consideration of the effect and the burden on the equipment.
When an inert gas is used, atmospheric pressure is preferable because of ease of handling. Here, atmospheric pressure refers to pressure in an atmospheric environment including low pressure, high pressure, and high altitude, as well as pressure in a glove box or the like that is pressurized to prevent outside air from being mixed in.
In addition, it is preferable that the concentration of oxygen gas ( O2 gas) in the environment is 0.5 ppm or less, and the dew point is -80°C or less.
The surface of hydrogen-terminated diamond is chemically stable, and in this level of environment, it is possible to obtain a surface state that serves as a semiconductor layer suitable for obtaining high hole mobility with few charged impurities and little scattering of charged impurities.
その後、図3(c)に示すように、水素などで終端処理されたダイヤモンド半導体層22上に、絶縁膜23aを形成する(図5のS3)。ここで、絶縁膜23aとしては、窒化ホウ素が好ましく、窒化ホウ素の単結晶が特に好ましく、h-BNがより一層好ましく、h-BNの単結晶がさらに一層好ましい。以下、効果の高い、絶縁膜が窒化ホウ素の場合を例にして説明する。
絶縁膜23aは、劈開して得られた窒化ホウ素薄膜の貼り合わせ法、熱CVDやプラズマCVDなどの化学的気相成長法、スパッタリングなどの物理的気相成長法、および物理化学的気相成長法などにより形成することができる。具体例としては、トリエチルボラン(TEB)とアンモニア(NH3)を原料ガスとし、キャリアガスに水素(H2)を用いた有機金属気相成長法(MOCVD:Metal-Organic Chemical Vapor Deposition)、RFプラズマにより作製した活性窒素と電子銃により加熱供給されたホウ素を用いた分子線エピタキシー法(MBE:Molecular Beam Epitaxy)などを挙げることができる。
なお、絶縁膜23aを劈開して得られた窒化ホウ素薄膜の貼り合わせで形成する場合は、その貼り合わせ環境が、真空、水素ガス、不活性ガスおよび不活性ガスが添加された水素ガスからなる群より選ばれる何れかの1つであることが好ましい。すなわち、絶縁膜23aの形成工程の環境が、真空、水素ガス、不活性ガスおよび不活性ガスが添加された水素ガスからなる群より選ばれる何れかの1つであることが好ましい。
After that, as shown in Fig. 3(c), an insulating film 23a is formed on the diamond semiconductor layer 22 terminated with hydrogen or the like (S3 in Fig. 5). Here, as the insulating film 23a, boron nitride is preferable, boron nitride single crystal is particularly preferable, h-BN is more preferable, and h-BN single crystal is even more preferable. Below, the case where the insulating film is boron nitride, which is highly effective, is taken as an example for explanation.
The insulating film 23a can be formed by laminating a boron nitride thin film obtained by cleavage, a chemical vapor deposition method such as thermal CVD or plasma CVD, a physical vapor deposition method such as sputtering, a physical chemical vapor deposition method, etc. Specific examples include a metal-organic chemical vapor deposition method (MOCVD: Metal-Organic Chemical Vapor Deposition) using triethylborane (TEB) and ammonia (NH 3 ) as source gases and hydrogen (H 2 ) as a carrier gas, and a molecular beam epitaxy method (MBE: Molecular Beam Epitaxy) using active nitrogen produced by RF plasma and boron heated and supplied by an electron gun.
In addition, when the insulating film 23a is formed by laminating a boron nitride thin film obtained by cleavage, the lamination environment is preferably any one selected from the group consisting of vacuum, hydrogen gas, inert gas, and hydrogen gas with an inert gas added thereto. That is, the environment for the formation process of the insulating film 23a is preferably any one selected from the group consisting of vacuum, hydrogen gas, inert gas, and hydrogen gas with an inert gas added thereto.
なお、ダイヤモンド半導体層22と絶縁膜23aとの界面の吸着物の除去と絶縁膜23a表面の清浄化のため、絶縁膜23aを形成した後に、不活性ガスと水素(H2)ガスとの混合ガスを用いたアニールを行うことが好ましい。ここで、不活性ガスとしては、例えば、アルゴン(Ar)を挙げることができる。 In addition, in order to remove the adsorbed matter at the interface between the diamond semiconductor layer 22 and the insulating film 23a and to clean the surface of the insulating film 23a, it is preferable to carry out annealing using a mixed gas of inert gas and hydrogen (H 2 ) gas after forming the insulating film 23a. Here, the inert gas can be, for example, argon (Ar).
その後、図3(d)に示すようにゲート電極24を形成する(図5のS4)。
このゲート電極24の形成方法としては、ゲート電極24を構成する導電材料をスパッタリング法、蒸着法、CVD法および貼り合わせ法などで絶縁膜23a上に被着させた後、リソグラフィによってレジストパターンを形成し、引き続きエッチングを行って形成する方法が挙げられる。このエッチングとしては、微細加工性の観点からドライエッチングが好んで用いることができるが、ウェットエッチングを用いることもできる。ウェットエッチングの場合は、作製されるMIS型半導体装置101へのダメージを抑制しやすいという特徴がある。
また、リフトオフ用のレジストパターンを絶縁膜23a上に形成した後、ゲート電極24を構成する導電材料をスパッタリング法、蒸着法、CVD法などで堆積させ、リフトオフする方法も挙げることができる。
Thereafter, as shown in FIG. 3D, a gate electrode 24 is formed (S4 in FIG. 5).
The gate electrode 24 may be formed by depositing a conductive material constituting the gate electrode 24 on the insulating film 23a by sputtering, deposition, CVD, lamination, or the like, forming a resist pattern by lithography, and then etching the gate electrode 24. Dry etching is preferably used as the etching method from the viewpoint of fine processing, but wet etching can also be used. Wet etching has the advantage that it is easy to suppress damage to the MIS semiconductor device 101 being fabricated.
Alternatively, a resist pattern for lift-off may be formed on the insulating film 23a, and then a conductive material for forming the gate electrode 24 may be deposited by sputtering, evaporation, CVD or the like, followed by lift-off.
ここで、スパッタリング法としては、DCスパッタリング法、RFスパッタリング法などを挙げることができるが、スループットの観点からはRFスパッタリング法がより好ましい。蒸着法としては、加熱蒸着法や電子線蒸着法などを挙げることができる。ゲート電極24の材料としてポリシリコンを用いるときは、ポリシリコンの成膜法としてCVD法を好んで用いることができる。この際、リン(P)などのドーパントを添加して、低抵抗化しておくことが好ましい。 Here, examples of sputtering methods include DC sputtering and RF sputtering, with RF sputtering being more preferred from the viewpoint of throughput. Examples of deposition methods include thermal deposition and electron beam deposition. When polysilicon is used as the material for the gate electrode 24, the CVD method is preferably used as the method for forming the polysilicon film. At this time, it is preferable to add a dopant such as phosphorus (P) to reduce the resistance.
その後、絶縁膜25aをスパッタリング法、ALD法、CVD法、貼り合わせ法、またはSOG(Spin on Glass)などの塗布法によって形成する(図4(a))。
ここで、成膜した絶縁膜25aには、電気特性の安定化に妨げとなる空孔や所望ではない水が含まれることが多いので、アニールを施しておくことが好ましい。
Thereafter, an insulating film 25a is formed by a sputtering method, an ALD method, a CVD method, a bonding method, or a coating method such as SOG (Spin on Glass) (FIG. 4A).
Here, since the formed insulating film 25a often contains voids and undesired water that hinder the stabilization of electrical characteristics, it is preferable to perform annealing.
引き続き、リソグラフィとエッチングによって絶縁膜25aおよびゲート絶縁膜23aに所望の開口を形成して、それぞれ絶縁膜25およびゲート絶縁体層(ゲート絶縁膜)23とする(図4(b))。 Next, desired openings are formed in the insulating film 25a and the gate insulating film 23a by lithography and etching to form the insulating film 25 and the gate insulating layer (gate insulating film) 23, respectively (Figure 4(b)).
その後、電極と半導体層とのオーミック接触をとり、かつ低抵抗とする低抵抗化層26を開口部のダイヤモンド半導体層22露出面に形成する(図4(c))。低抵抗化層26は、TiやMoなどダイヤモンドと炭化物を形成する金属を堆積させたのちに、アニールによって金属炭化物を形成することで得ることができる。また、水素終端半導体層に対しては、堆積させたAu,Pd,Ptなどの高仕事関数金属を低抵抗化層とすることができる。 After that, a low-resistance layer 26 is formed on the exposed surface of the diamond semiconductor layer 22 at the opening, which provides ohmic contact between the electrode and the semiconductor layer and also provides low resistance (Fig. 4(c)). The low-resistance layer 26 can be obtained by depositing a metal that forms a carbide with diamond, such as Ti or Mo, and then annealing to form a metal carbide. For the hydrogen-terminated semiconductor layer, deposited high-work function metals such as Au, Pd, and Pt can be used as the low-resistance layer.
しかる後、導電膜の堆積、リソグラフィおよびエッチングを行ってゲート電極配線27、ソース電極およびその配線28、ドレイン電極およびその配線29を形成する(図4(d))。
なお、前述の低抵抗化層26は、これらの電極または/および配線を形成した後にアニールを施すなどして形成してもよい。
以上の工程により、ダイヤモンド半導体層22とh-BNからなるゲート絶縁体層23を有するMIS型半導体装置101が作製される。
Thereafter, a conductive film is deposited, and lithography and etching are performed to form a gate electrode wiring 27, a source electrode and its wiring 28, and a drain electrode and its wiring 29 (FIG. 4(d)).
The low resistance layer 26 may be formed by annealing after forming these electrodes and/or wiring.
By the above steps, the MIS type semiconductor device 101 having the diamond semiconductor layer 22 and the gate insulator layer 23 made of h-BN is fabricated.
本発明のMIS型半導体装置101は、キャリア移動度(ホール移動度)が高く、ノーマリーオフ動作によりオフ時(待機時)の消費電力が少ないとともに、オン時も相互コンダクタンスgmが高く、オン抵抗も少ないので消費電力が少ない省エネルギーに好適な半導体装置である。待機時は殆ど通電しないため、セキュリティ上も好ましい。
したがって、本発明により、移動度とキャリア密度の両特性を高いレベルで兼ね備えた高性能MIS型半導体装置が提供される。
The MIS semiconductor device 101 of the present invention has high carrier mobility (hole mobility), consumes little power when off (standby) due to normally-off operation, and has high mutual conductance gm and low on-resistance even when on, making it an ideal semiconductor device for energy saving with low power consumption. It is also preferable from the viewpoint of security because it barely conducts electricity during standby.
Therefore, the present invention provides a high-performance MIS type semiconductor device that combines high levels of both mobility and carrier density.
上記では、単体のMIS型半導体装置101の作製方法を説明したが、MIS型半導体装置101が複数載置されて集積化されたMIS型半導体装置も同様にして作製することができる。この場合、各MIS型半導体装置101間に絶縁層を設け、必要に応じて素子分離を行う。 The above describes a method for fabricating a single MIS-type semiconductor device 101, but a MIS-type semiconductor device in which multiple MIS-type semiconductor devices 101 are mounted and integrated can also be fabricated in the same manner. In this case, an insulating layer is provided between each MIS-type semiconductor device 101, and element isolation is performed as necessary.
(実施の形態2)
実施の形態1では、水素終端ダイヤモンド半導体層形成工程S1、すなわちダイヤモンド基板21上に終端が水素になっているダイヤモンド半導体層22を形成する工程を経てMIS型半導体装置101を製造する方法を説明した。
実施の形態2では、水素終端ダイヤモンド半導体層形成工程S1に代えて、図6に示すように、ダイヤモンド半導体露出部材準備工程S11と水素終端処理工程S12とし、他の工程は実施の形態1と同様にしてMIS型半導体装置を提供する。
(Embodiment 2)
In the first embodiment, a method for manufacturing the MIS type semiconductor device 101 through the hydrogen-terminated diamond semiconductor layer formation step S1, that is, the step of forming the diamond semiconductor layer 22 terminated with hydrogen on the diamond substrate 21, has been described.
In the second embodiment, instead of the hydrogen-terminated diamond semiconductor layer forming step S1, as shown in FIG. 6, a diamond semiconductor exposed member preparation step S11 and a hydrogen-termination treatment step S12 are performed, and the other steps are performed in the same manner as in the first embodiment to provide a MIS type semiconductor device.
実施の形態2では、最初に、ダイヤモンド半導体が露出した部材を準備する(工程S11)。ダイヤモンド半導体が露出した部材としては、ダイヤモンド半導体基板、およびダイヤモンド半導体の第1主表面の一部が露出し、一部に導電層または/および素子分離用などの絶縁層が形成された部材を挙げることができる。
その後、露出したダイヤモンド半導体の少なくとも一部を水素終端処理する(工程S12)。
水素終端処理の方法としては、水素ガス下でのプラズマ、または熱処理を挙げることができる。プラズマを用いた場合を例にとると、MP-CVD装置を用い、H2流量500sccm、圧力4KPa、ヒーター設定温度600℃およびマイクロ波出力300Wの条件で10分処理する方法を挙げることができる。
以下、真空or不活性ガス環境処置(S13)は実施の形態1の真空or不活性ガス環境処置(S2)、窒化ホウ素絶縁体層形成工程(S14)は実施の形態1の窒化ホウ素絶縁体層形成工程(S3)、および導電体層形成工程(S15)は実施の形態1の導電体層形成工程(S4)と同様とすればよい。
以上により、実施の形態1と同様の特性を有するMIS型半導体装置を提供することができる。
In the second embodiment, first, prepare a member with exposed diamond semiconductor (step S11).As the member with exposed diamond semiconductor, it can be exemplified by a diamond semiconductor substrate, and a member with a part of the first main surface of the diamond semiconductor exposed and a part of the conductive layer or/and an insulating layer for element isolation or the like formed.
Thereafter, at least a portion of the exposed diamond semiconductor is hydrogen-terminated (step S12).
The hydrogen termination treatment can be performed by plasma or heat treatment under hydrogen gas. For example, a MP-CVD apparatus is used, and the treatment is performed for 10 minutes under the conditions of H2 flow rate of 500 sccm, pressure of 4 KPa, heater temperature setting of 600°C, and microwave output of 300 W.
Hereinafter, the vacuum or inert gas environment treatment (S13) may be the same as the vacuum or inert gas environment treatment (S2) in embodiment 1, the boron nitride insulator layer formation process (S14) may be the same as the boron nitride insulator layer formation process (S3) in embodiment 1, and the conductor layer formation process (S15) may be the same as the conductor layer formation process (S4) in embodiment 1.
As a result, a MIS semiconductor device having the same characteristics as those of the first embodiment can be provided.
以下では実施例により本発明をさらに詳細に説明するが、この実施例はあくまで本発明の理解を助けるためここに挙げたものであり、本発明をこれに限定するものではない。 The present invention will be described in more detail below with reference to examples. However, these examples are provided merely to aid in understanding the present invention and are not intended to limit the present invention.
(実施例1)
<素子構造>
実施例1のMIS型半導体装置201の素子構造を要部断面構造図である図7を参照しながら説明する。ここで、図7(a)は、上面から見た平面視図で、図7(b)および図7(c)は、それぞれ図7(a)のAとA′およびBとB′を結んだ線で断面をとったときの断面図を示す。また、図7では構成をわかりやすく説明するために、その構成要素を矩形などで単純化して示している。
このMIS型半導体装置201は、ダイヤモンド基板31、水素終端層32、ゲート絶縁膜33、ゲート電極34G、ソース電極37Sおよびドレイン電極37D、ゲート電極配線62G、ソース電極配線62S、ドレイン電極配線62Dおよび絶縁膜61からなる。
ここで、ソース電極37Sおよびドレイン電極37Dは、上から厚さ5nmの白金(Pt)からなる導電膜36、厚さ5nmのTiからなる導電膜35、およびダイヤモンド基板31と導電膜35のTiとの界面に生成される炭化チタン(TiC)からなる低抵抗化層42で構成される。
ゲート絶縁膜33は、六方晶窒化ホウ素(h-BN)で、その膜厚は23nmである。
Example 1
<Element structure>
The element structure of the MIS type semiconductor device 201 of the first embodiment will be described with reference to Fig. 7, which is a cross-sectional view of a main part. Fig. 7(a) is a plan view seen from above, and Fig. 7(b) and Fig. 7(c) are cross-sectional views taken along lines connecting A and A' and B and B' in Fig. 7(a), respectively. In Fig. 7, the components are simplified by using rectangles, etc., in order to make the configuration easier to understand.
The MIS type semiconductor device 201 comprises a diamond substrate 31, a hydrogen termination layer 32, a gate insulating film 33, a gate electrode 34 G , a source electrode 37 S , a drain electrode 37 D , a gate electrode wiring 62 G , a source electrode wiring 62 S , a drain electrode wiring 62 D and an insulating film 61.
Here, the source electrode 37S and the drain electrode 37D are composed of, from the top, a conductive film 36 made of platinum (Pt) and having a thickness of 5 nm, a conductive film 35 made of Ti and having a thickness of 5 nm, and a low resistance layer 42 made of titanium carbide (TiC) generated at the interface between the diamond substrate 31 and the Ti of the conductive film 35.
The gate insulating film 33 is made of hexagonal boron nitride (h-BN) and has a thickness of 23 nm.
ダイヤモンド基板31には、ゲート絶縁膜33の直下に位置するチャネル部に水素終端層32、導電膜35の直下に位置するTiCからなる低抵抗化層42、および残りの表層部に酸素終端層43の各領域が形成されている。 The diamond substrate 31 has a hydrogen termination layer 32 in the channel region located directly below the gate insulating film 33, a low resistance layer 42 made of TiC located directly below the conductive film 35, and an oxygen termination layer 43 in the remaining surface region.
ゲート電極34Gは、厚さ20nmのグラファイトからなる。そして、そのゲート電極34Gに厚さ10nmのTiおよび厚さ100nmのAuが順次積層されたゲート電極配線(ボンディングパッド配線)62Gが形成されている。 The gate electrode 34G is made of graphite having a thickness of 20 nm. A gate electrode wiring (bonding pad wiring) 62G is formed by sequentially laminating a Ti film having a thickness of 10 nm and a Au film having a thickness of 100 nm on the gate electrode 34G.
ソースは、厚さ5nmのTiおよび厚さ5nmの白金(Pt)からなるオーミック接触用の導電膜(それぞれ図7中の35、36)とソース電極配線(ボンディングパッド配線)62Sからなる。ここで、ソース電極配線62Sは厚さ5nmのTi、厚さ5nmのPt、厚さ10nmのTiおよび厚さ100nmのAuが順次積層された構造となっている。また、導電膜35とダイヤモンド基板31の境界領域には、TiCからなる低抵抗化層42が形成されている。
同様にドレインは、厚さ5nmのTiおよび厚さ5nmのPtからなるオーミック接触用の導電膜(それぞれ図7中の35、36)とドレイン電極配線(ボンディングパッド配線)62Dからなる。ここで、ドレイン電極配線62Dは厚さ5nmのTi、厚さ5nmのPt、厚さ10nmのTiおよび厚さ100nmのAuが順次積層された構造となっており、導電膜35とダイヤモンド基板31の境界領域には、TiCからなる低抵抗化層42が形成されている。
The source is composed of a conductive film for ohmic contact (35, 36 in FIG. 7) made of 5 nm thick Ti and 5 nm thick platinum (Pt) and a source electrode wiring (bonding pad wiring) 62S . Here, the source electrode wiring 62S has a structure in which 5 nm thick Ti, 5 nm thick Pt, 10 nm thick Ti, and 100 nm thick Au are laminated in this order. In addition, a low resistance layer 42 made of TiC is formed in the boundary region between the conductive film 35 and the diamond substrate 31.
Similarly, the drain is made up of a conductive film for ohmic contact made of 5 nm thick Ti and 5 nm thick Pt (respectively 35 and 36 in FIG. 7) and a drain electrode wiring (bonding pad wiring) 62 D. Here, the drain electrode wiring 62 D has a structure in which 5 nm thick Ti, 5 nm thick Pt, 10 nm thick Ti, and 100 nm thick Au are laminated in this order, and a low resistance layer 42 made of TiC is formed in the boundary region between the conductive film 35 and the diamond substrate 31.
また、チャネル層32がゲート電極配線(ボンディングパッド配線)62Gと十分絶縁されるように、ゲート電極配線62Gが形成されるゲート絶縁膜33の縁の部分(酸素終端と水素終端の領域の境界)71を覆うように素子分離用の絶縁膜61が形成されている。絶縁膜61も六方晶窒化ホウ素(h-BN)で、その膜厚は63nmである。 In order to sufficiently insulate the channel layer 32 from the gate electrode wiring (bonding pad wiring) 62 G , an insulating film 61 for element isolation is formed so as to cover an edge portion (boundary between oxygen-terminated and hydrogen-terminated regions) 71 of the gate insulating film 33 where the gate electrode wiring 62 G is formed. The insulating film 61 is also made of hexagonal boron nitride (h-BN) and has a thickness of 63 nm.
<作製方法>
以下、素子作製工程を断面図である図8から図13を参照しながら説明する。ここで、図8-10は図7(a)のAとA′を結んだ線での断面図、および図11-13は図7(a)のBとB′を結んだ線での断面図である。
<Production Method>
The element fabrication process will be described below with reference to the cross-sectional views of Fig. 8 to Fig. 13. Here, Fig. 8-10 are cross-sectional views taken along the line connecting A and A' in Fig. 7(a), and Fig. 11-13 are cross-sectional views taken along the line connecting B and B' in Fig. 7(a).
1.基板の準備
ダイヤモンド基板31としてロシアTISNCM研究所製の高温高圧合成IIa(111)ダイヤモンド単結晶基板を準備し、通常の方法で熱混酸および有機洗浄により基板の清浄化を行った。ここで、用いたダイヤモンド基板31の大きさは2.5mm×2.5mm×0.3mmである。
1. Preparation of the substrate A high-temperature, high-pressure synthesis IIa (111) diamond single crystal substrate manufactured by the TISNCM Institute in Russia was prepared as the diamond substrate 31, and the substrate was cleaned by a conventional method using hot mixed acid and organic cleaning. The size of the diamond substrate 31 used here was 2.5 mm x 2.5 mm x 0.3 mm.
2.アライメントマークの作製
レーザーリソグラフィにより、アライメントマークをダイヤモンド基板31上に形成した(図示なし)。
ここで、アライメントマークの形成工程を以下に示す。
最初に、ダイヤモンド基板31の表面に下層レジストPMGI-SF6S(Microchem製)をスピンコートし、180℃で5分ベークした。その後、フォトレジストAZ-5214E(メルクパフォーマンスマテリアルズ製)をスピンコートし、110℃で2分ベークした。
次に、高速マスクレス露光装置(ナノシステムソリューションズ製、DL-1000/NC2P)を用いて、アライメントマークパターンを描画した。TMAH(水酸化テトラメチルアンモニウム)2.38%で合計150秒現像した後、純水で合計120秒洗浄し、その後窒素ブローを行った。
2. Formation of Alignment Mark Alignment marks (not shown) were formed on the diamond substrate 31 by laser lithography.
The process of forming the alignment marks will now be described.
First, the surface of the diamond substrate 31 was spin-coated with a lower layer resist PMGI-SF6S (manufactured by Microchem) and baked at 180° C. for 5 minutes. Then, a photoresist AZ-5214E (manufactured by Merck Performance Materials) was spin-coated and baked at 110° C. for 2 minutes.
Next, an alignment mark pattern was written using a high-speed maskless exposure device (DL-1000/NC2P, manufactured by Nano System Solutions). After development with 2.38% TMAH (tetramethylammonium hydroxide) for a total of 150 seconds, the substrate was washed with pure water for a total of 120 seconds, and then nitrogen was blown.
しかる後、電子銃型蒸着装置によって、厚さ10nmのTi、厚さ15nmのPt、厚さ60nmのAuおよび厚さ25nmのPtを順次蒸着した。
その後、80℃設定のウォーターバスで加熱したNMP中に試料を漬け、リフトオフを行った。
最後に、アセトンとIPAでダイヤモンド基板31をリンスした後、窒素ブローを行ってダイヤモンド基板31の所定の場所にアライメントマークを形成した。
Thereafter, Ti to a thickness of 10 nm, Pt to a thickness of 15 nm, Au to a thickness of 60 nm, and Pt to a thickness of 25 nm were successively deposited by means of an electron gun type deposition apparatus.
Thereafter, the sample was immersed in NMP heated in a water bath set to 80° C., and lift-off was carried out.
Finally, the diamond substrate 31 was rinsed with acetone and IPA, and then nitrogen was blown to form alignment marks at predetermined positions on the diamond substrate 31.
3.オーミック電極の作製
ダイヤモンド表面に電子線レジストgL-2000DR2.0(Gluon Lab製)をダイヤモンド基板31上にスピンコートし、180℃で5分ベークした。
その後、エスペーサー300Z(昭和電工製)をスピンコートし、100kV電子線描画装置(エリオニクス製、ELS-7000)を用いて、オーミック電極のパターンを描画した。描画後、エスペーサー除去のため純水で60秒洗浄し、その後窒素ブローを行った。そしてキシレンで60秒現像し、IPAで60秒洗浄した後、窒素ブローを行ってダイヤモンド基板31上にレジストパターン51を形成した(図8(a)、図11(a))。
3. Fabrication of Ohmic Electrode An electron beam resist gL-2000DR2.0 (manufactured by Gluon Lab) was spin-coated onto the diamond surface of the diamond substrate 31, and baked at 180° C. for 5 minutes.
Then, Espacer 300Z (Showa Denko) was spin-coated, and a pattern of an ohmic electrode was drawn using a 100 kV electron beam drawing device (ELS-7000, Elionix). After drawing, the substrate was washed with pure water for 60 seconds to remove the Espacer, and then nitrogen was blown. Then, the substrate was developed with xylene for 60 seconds, washed with IPA for 60 seconds, and nitrogen was blown to form a resist pattern 51 on the diamond substrate 31 (FIG. 8(a), FIG. 11(a)).
次に、電子銃型蒸着装置によって、厚さ5nmのTiからなる導電膜35aおよび厚さ5nmのPtからなる導電膜36aを順次蒸着した(図8(b)、図11(b))。
その後、80℃設定のウォーターバスで加熱したNMP中に試料を漬け、リフトオフを行った。アセトンとIPAでリンスした後、窒素ブローを行った。
しかる後、MPCVD装置(セキテクノトロン製、AX5200-S)内においてH2雰囲気(H2流量500sccm、圧力80Torr)で35分間アニールを行い、ダイヤモンドとTiの界面にTiCからなる低抵抗化層42を形成した(図8(c)、図11(c))。アニールの際の設定温度は、650℃までおよそ31分で上昇させ、650℃で35分間保持した。
Next, a conductive film 35a made of Ti and having a thickness of 5 nm and a conductive film 36a made of Pt and having a thickness of 5 nm were successively deposited by an electron gun type deposition apparatus (FIGS. 8(b) and 11(b)).
Thereafter, the sample was immersed in NMP heated in a water bath set at 80° C. to perform lift-off. After rinsing with acetone and IPA, nitrogen was blown.
Thereafter, annealing was performed for 35 minutes in an H2 atmosphere ( H2 flow rate 500 sccm, pressure 80 Torr) in an MPCVD apparatus (Seki Technotron, AX5200-S) to form a low resistance layer 42 made of TiC at the interface between the diamond and Ti (Figures 8(c) and 11(c)). The set temperature during annealing was raised to 650°C in about 31 minutes and held at 650°C for 35 minutes.
4.ダイヤモンド表面の水素終端化とレジスト残渣の除去
上記のオーミック電極形成に引き続きMPCVD装置(セキテクノトロン製、AX5200-S)内でダイヤモンドを10分間水素プラズマにさらし、表面の水素終端化とレジスト残渣の除去を行って、ダイヤモンド基板31の露出面に水素終端層32を形成した(図8(d)、図11(d))。
水素プラズマの条件は、H2流量500sccm、圧力30Torr、ヒーター設定温度600℃、マイクロ波出力300Wである。
さらに、真空搬送用チャンバーと接続可能な別のMPCVD装置(セキテクノトロン製、AX5000)内においてH2雰囲気(H2流量500sccm、圧力80Torr)で35分間アニールを行った。アニールの際の設定温度は、710℃までおよそ34分で上昇させ、710℃で35分間保持した。
MPCVD装置(セキテクノトロン製、AX5000)内でダイヤモンドを10分間水素プラズマにさらし、表面吸着物の除去を行った。水素プラズマの条件はH2流量500sccm、圧力30Torr、ヒーター設定温度670℃、マイクロ波出力300Wである。
4. Hydrogen Termination of Diamond Surface and Removal of Resist Residues Following the formation of the ohmic electrodes described above, the diamond was exposed to hydrogen plasma for 10 minutes in an MPCVD apparatus (AX5200-S, manufactured by Seki Technotron) to hydrogen-terminate the surface and remove the resist residues, forming a hydrogen-terminated layer 32 on the exposed surface of the diamond substrate 31 (FIG. 8(d) and FIG. 11(d)).
The hydrogen plasma conditions were: H 2 flow rate 500 sccm, pressure 30 Torr, heater set temperature 600° C., and microwave output 300 W.
Further, annealing was performed for 35 minutes in a H2 atmosphere ( H2 flow rate 500 sccm, pressure 80 Torr) in another MPCVD apparatus (AX5000, manufactured by Seki Technotron) that can be connected to a vacuum transfer chamber. The set temperature during annealing was raised to 710°C in about 34 minutes and held at 710°C for 35 minutes.
The diamond was exposed to hydrogen plasma for 10 minutes in an MPCVD apparatus (AX5000 manufactured by Seki Technotron) to remove surface adsorbates. The hydrogen plasma conditions were H2 flow rate of 500 sccm, pressure of 30 Torr, heater temperature setting of 670°C, and microwave output of 300 W.
引き続き、水素プラズマ処理を行ったダイヤモンド基板31は、真空に保たれた試料搬送路を介して大気暴露することなく、アルゴンガス雰囲気のグローブボックスへ搬送した。その詳細を、断面で示した装置構成図である図14および図15を用いながら以下に説明する。 The diamond substrate 31 that had been subjected to hydrogen plasma treatment was then transported to a glove box with an argon gas atmosphere via a sample transport path that was kept in vacuum, without being exposed to the atmosphere. The details are explained below with reference to Figures 14 and 15, which are cross-sectional diagrams of the device configuration.
図14は、水素プラズマ処理を行うときの処理装置1001の概要を断面図で示したものである。
処理装置1001は、水素終端処理チャンバー1011と試料搬送・一時保管室1025を主要な構成要素としている。そして、水素終端処理チャンバー1011を主体とした水素終端処理部E1と、試料搬送・一時保管室1025を主体とした試料搬送部E2に大別され、ゲートバルブ1024の先(ゲートバルブ1024と搬送中間室1027の接続部)で、E1部とE2部は切り離せるようになっている。
FIG. 14 is a cross-sectional view showing an outline of a processing apparatus 1001 for performing hydrogen plasma processing.
The main components of the processing apparatus 1001 are a hydrogen termination treatment chamber 1011 and a sample transfer and temporary storage chamber 1025. The processing apparatus 1001 is broadly divided into a hydrogen termination processing section E1 mainly composed of the hydrogen termination treatment chamber 1011, and a sample transfer section E2 mainly composed of the sample transfer and temporary storage chamber 1025, and the sections E1 and E2 can be separated beyond a gate valve 1024 (the connection between the gate valve 1024 and the transfer intermediate chamber 1027).
水素終端処理チャンバー1011は、2つのゲートバルブ1024と1026および搬送中間室1027を介して試料搬送・一時保管室1025に接続されていて、試料ロッド1029により、試料を水素終端処理チャンバー1011から試料搬送・一時保管室1025に搬送できるようになっている。ここで、搬送中間室1027には真空排気系を接続するためのフランジ1028が備えられており、真空排気系が接続されていないときはフランジ(ブランクフランジ)1028で閉じられている。
また、試料搬送・一時保管室1025には配管1071、バルブ1072、フランジ1073およびベローズ配管1074を介してターボ排気セット1075が接続されている。ここで、ターボ排気セット1075は、ターボ分子ポンプとダイヤフラムポンプからなるT-Station75D(エドワーズ製)である。
The hydrogen termination treatment chamber 1011 is connected to a sample transfer and temporary storage chamber 1025 via two gate valves 1024 and 1026 and a transfer intermediate chamber 1027, and a sample rod 1029 allows the sample to be transferred from the hydrogen termination treatment chamber 1011 to the sample transfer and temporary storage chamber 1025. Here, the transfer intermediate chamber 1027 is provided with a flange 1028 for connecting a vacuum exhaust system, and is closed by the flange (blank flange) 1028 when the vacuum exhaust system is not connected.
A turbo exhaust set 1075 is connected to the sample transfer/temporary storage chamber 1025 via a pipe 1071, a valve 1072, a flange 1073, and a bellows pipe 1074. Here, the turbo exhaust set 1075 is a T-Station 75D (manufactured by Edwards) consisting of a turbo molecular pump and a diaphragm pump.
水素終端処理チャンバー1011は、ダイヤモンド基板31の第1主表面(ダイヤモンド半導体層)の露出面を水素プラズマにより水素終端する処理室であり、具体的には上述のMPCVD装置(セキテクノトロン製、AX5000)の処理室である。
水素終端処理チャンバー1011は、ゲートバルブ1012を介してターボポンプ(STP-iX455、エドワーズ製)1013に繋がれ、ターボポンプ1013はバルブ1014および配管1015を介してスクロールポンプ(nXDS15i、エドワーズ製)1016に接続されている。このため、いわゆるオイルフリーの真空ポンプ構成になっている。1011の真空度は、真空計1063(電離真空計TG200、アンペール製)によって読み取ることができる。
The hydrogen termination treatment chamber 1011 is a treatment chamber in which the exposed surface of the first main surface (diamond semiconductor layer) of the diamond substrate 31 is hydrogen-terminated by hydrogen plasma, and specifically, is the treatment chamber of the above-mentioned MPCVD apparatus (AX5000, manufactured by Seki Technotron).
The hydrogen termination chamber 1011 is connected to a turbo pump (STP-iX455, manufactured by Edwards) 1013 via a gate valve 1012, and the turbo pump 1013 is connected to a scroll pump (nXDS15i, manufactured by Edwards) 1016 via a valve 1014 and a pipe 1015. This results in a so-called oil-free vacuum pump configuration. The degree of vacuum in 1011 can be read by a vacuum gauge 1063 (ionization vacuum gauge TG200, manufactured by Ampere).
また、水素終端処理チャンバー1011は、真空粗引き目的で、バルブ1017と配管1018を介してスクロールポンプ1016に接続された排気パスを備えている。また、水素終端処理制御用に、バルブ1019、1061および配管1062が設けられ、それを介して水素終端処理チャンバー1011とスクロールポンプ1016が接続されたパスも有する。
また、水素終端処理チャンバー1011は、プロセスガス(H2ガス)1023がバルブ1022を介して導入できるようになっている。
なお、水素終端処理チャンバー1011には、水素終端処理を行うときに1011内の圧力をモニターするためのバラトロン真空計1020も取り付けられている。
The hydrogen termination chamber 1011 is also provided with an exhaust path connected to the scroll pump 1016 via a valve 1017 and a pipe 1018 for the purpose of rough evacuation. For hydrogen termination control, valves 1019 and 1061 and a pipe 1062 are provided, and the hydrogen termination chamber 1011 is also provided with a path connecting the hydrogen termination chamber 1011 to the scroll pump 1016 via the valves 1019 and 1061 and a pipe 1062.
The hydrogen termination treatment chamber 1011 is designed so that a process gas (H 2 gas) 1023 can be introduced through a valve 1022 .
The hydrogen termination chamber 1011 is also equipped with a Baratron vacuum gauge 1020 for monitoring the pressure inside the chamber 1011 when hydrogen termination is being performed.
図15は、h-BNからなる絶縁膜33aを試料に貼り付ける作業に用いる処理装置1002の概要を断面図で示したものである。
処理装置1002は、貼り合わせ処理室(グローブボックス)1031と試料搬送・一時保管室1025を主要な構成要素としている。試料搬送・一時保管室1025を主体とした前記の試料搬送部E2は、ゲートバルブ1043を介して貼り合わせ処理部E3が接続されて、試料が大気に晒されることなく、貼り合わせ処理室(グローブボックス)1031に試料を搬送できるようになっている。
FIG. 15 is a cross-sectional view showing an outline of a processing apparatus 1002 used in attaching an insulating film 33a made of h-BN to a sample.
The processing apparatus 1002 mainly comprises a bonding processing chamber (glove box) 1031 and a sample transfer and temporary storage chamber 1025. The sample transfer section E2, which mainly comprises the sample transfer and temporary storage chamber 1025, is connected to a bonding processing section E3 via a gate valve 1043, so that the sample can be transferred to the bonding processing chamber (glove box) 1031 without being exposed to the atmosphere.
ここで、試料を試料搬送・一時保管室1025から貼り合わせ処理室(グローブボックス)1031に搬送する際に試料が搬送中間室1027で大気に晒されないように、フランジ1028を介して、真空排気系E4が接続される。
真空排気系E4は、ベローズ配管1109、1111、バルブ1110、真空計(クリスタル/コールドカソード コンビネーションゲージ CC-10、東京電子製)1112が備えられたチャンバー1101、アングルバルブ1102、ターボポンプ(nEXT300D、エドワーズ製)1103、バルブ1104、配管1107およびスクロールポンプ(nXDS15i、エドワーズ製)1105を有し、さらにチャンバー1101をスクロールポンプ1105で粗引きする配管1107とバルブ1106も備えている。
Here, a vacuum exhaust system E4 is connected via a flange 1028 so that the sample is not exposed to the atmosphere in the transfer intermediate chamber 1027 when the sample is transferred from the sample transfer/temporary storage chamber 1025 to the bonding processing chamber (glove box) 1031.
The vacuum exhaust system E4 includes a chamber 1101 equipped with bellows piping 1109, 1111, a valve 1110, and a vacuum gauge (crystal/cold cathode combination gauge CC-10, manufactured by Tokyo Denshi) 1112, an angle valve 1102, a turbo pump (nEXT300D, manufactured by Edwards) 1103, a valve 1104, piping 1107, and a scroll pump (nXDS15i, manufactured by Edwards) 1105, and further includes piping 1107 and a valve 1106 for roughing the chamber 1101 with the scroll pump 1105.
貼り合わせ処理室1031は、試料に絶縁膜33aとなるh-BN絶縁膜を貼り合わせる処理室で、仕切り扉1032を介してパスボックス1034に接続され、パスボックス1034はバルブ1035および配管1036を介してスクロールポンプ(nXDS15i、エドワーズ製)1037に繋がれている。なお、貼り合わせ処理室1031にはスクロールポンプ1037で直接排気できるようにするための配管とバルブ1038が備えられており、パスボックス1034には圧力計1039が備えられている。 The bonding process chamber 1031 is a process chamber in which an h-BN insulating film that becomes the insulating film 33a is bonded to the sample, and is connected to a pass box 1034 via a partition door 1032, and the pass box 1034 is connected to a scroll pump (nXDS15i, manufactured by Edwards) 1037 via a valve 1035 and piping 1036. The bonding process chamber 1031 is equipped with piping and a valve 1038 to enable direct evacuation by the scroll pump 1037, and the pass box 1034 is equipped with a pressure gauge 1039.
貼り合わせ処理室1031は、大気圧の不活性ガス(Arガス)で満たされている。
Arガスは、Arガスシリンダー1052から配管1053を介して貼り合わせ処理室1031およびパスボックス1034に供給されるようになっている。ここで、貼り合わせ処理室1031およびパスボックス1034に向かう配管1053にはそれぞれバルブ1054および1055が設けられている。
また、このArガスは、配管1042,1045およびバルブ1041,1044を介して貼り合わせ処理室1031に接続された不活性ガス循環精製機1040によって常時精製され、酸素濃度0.5ppm以下、露点-79℃以下に保たれている。さらに、この精製されたArガスは、バルブ1108を介して接続された真空排気系E4を介して、試料搬送部E2に導入できるようになっている。
貼り合わせ処理室1031は、いわゆるグローブボックスとなっており、雰囲気を外部と隔離して貼り付け作業をするためのブチルゴム手袋が付随している。また、貼り合わせ処理室1031は、バルブ1054を介してArガスシリンダー1052に、またバルブ1038を介してスクロールポンプ1037につながっており、手袋に手を入れたときなどに貼り合わせ処理室1031の内部の圧力を調整できるようになっている。さらに顕微鏡が備えられていて(図示なし)、外部と雰囲気(ガス)的に遮断された環境の下で、ミクロンオーダーの貼り付け作業が可能になっている。顕微鏡の画像は、不活性ガス環境を害することなく、貼り合わせ処理室1031の外部でモニターにより観察できるようになっている。
なお、貼り合わせ処理室1031の外壁は、ステンレスとガラスからなり、貼り合わせ処理室1031の内容量は約310Lである。
The bonding process chamber 1031 is filled with an inert gas (Ar gas) at atmospheric pressure.
Ar gas is supplied from an Ar gas cylinder 1052 to the bonding processing chamber 1031 and the pass box 1034 through a pipe 1053. Here, the pipe 1053 leading to the bonding processing chamber 1031 and the pass box 1034 is provided with valves 1054 and 1055, respectively.
This Ar gas is constantly purified by an inert gas circulation refiner 1040 connected to the bonding processing chamber 1031 via pipes 1042, 1045 and valves 1041, 1044, and is kept at an oxygen concentration of 0.5 ppm or less and a dew point of −79° C. or less. This purified Ar gas can be introduced into the sample transport section E2 via a vacuum exhaust system E4 connected via a valve 1108.
The bonding processing chamber 1031 is a so-called glove box, and is provided with butyl rubber gloves for performing bonding work while isolating the atmosphere from the outside. The bonding processing chamber 1031 is also connected to an Ar gas cylinder 1052 via a valve 1054, and to a scroll pump 1037 via a valve 1038, so that the pressure inside the bonding processing chamber 1031 can be adjusted when the hand is put into the glove. Furthermore, a microscope (not shown) is provided, and bonding work on the order of microns can be performed in an environment that is isolated from the outside in terms of atmosphere (gas). The image of the microscope can be observed on a monitor outside the bonding processing chamber 1031 without damaging the inert gas environment.
The outer wall of the bonding processing chamber 1031 is made of stainless steel and glass, and the internal volume of the bonding processing chamber 1031 is about 310 liters.
水素終端処理後からh-BN貼り合わせを行う前の工程を下記に示す。
最初に、前工程として、ゲートバルブ1012,1024、1026およびバルブ1014を開き、ターボポンプ1013およびスクロールポンプ1016を用いて、水素終端処理チャンバー1011および搬送中間室1027および試料搬送・一時保管室1025を真空状態にする。このときの真空は真空計1063の読みで3×10-5Pa以下とした。
その後、ゲートバルブ1012、1024、1026およびバルブ1014を閉じ、バルブ1022,1019,1061を開け、上述の水素終端処理を行った。また、この処理の間、バルブ1072と1026を開け、ターボ排気セット1075を用いて試料搬送・一時保管室1025と搬送中間室1027の真空を引いておいた。
The steps after the hydrogen termination and before the h-BN bonding are shown below.
First, in a pre-processing step, the gate valves 1012, 1024, 1026 and the valve 1014 are opened, and the hydrogen termination treatment chamber 1011, the intermediate transfer chamber 1027 and the sample transfer/temporary storage chamber 1025 are evacuated using the turbo pump 1013 and the scroll pump 1016. The vacuum at this time was set to 3×10 −5 Pa or less as read by the vacuum gauge 1063.
Thereafter, the gate valves 1012, 1024, 1026 and the valve 1014 were closed, and the valves 1022, 1019, 1061 were opened to perform the above-mentioned hydrogen termination treatment. During this treatment, the valves 1072 and 1026 were opened, and the sample transfer/temporary storage chamber 1025 and the transfer intermediate chamber 1027 were evacuated to a vacuum using the turbo exhaust set 1075.
水素終端処理が終了したら、バルブ1022と1019を閉じ、ゲートバルブ1012およびバルブ1014を開いてターボポンプ1013およびスクロールポンプ1016を用いて水素終端処理チャンバー1011を真空にした。
その後、バルブ1072を閉じ、ターボ排気セット1075をシャットダウンした。またべローズ配管1074を外した。ゲートバルブ1024および1026を開き、試料搬送ロッド1029を使用して試料を試料搬送・一時保管室1025に移動させた。そして、移動が完了したら、ゲートバルブ1026を閉じた。
しかる後、ゲートバルブ1012を閉じ、バルブ1022を開いてArガスを導入して水素終端処理チャンバー1011と搬送中間室1027を大気圧にしてから、1024を閉じた。
After the hydrogen termination treatment was completed, the valves 1022 and 1019 were closed, the gate valve 1012 and the valve 1014 were opened, and the hydrogen termination treatment chamber 1011 was evacuated to a vacuum using the turbo pump 1013 and the scroll pump 1016 .
Thereafter, the valve 1072 was closed, and the turbo exhaust set 1075 was shut down. The bellows piping 1074 was removed. The gate valves 1024 and 1026 were opened, and the sample was moved to the sample transfer/temporary storage chamber 1025 using the sample transfer rod 1029. When the transfer was completed, the gate valve 1026 was closed.
Thereafter, the gate valve 1012 was closed, and the valve 1022 was opened to introduce Ar gas to set the pressure in the hydrogen termination treatment chamber 1011 and the intermediate transfer chamber 1027 to atmospheric pressure, and then the valve 1024 was closed.
その後、ゲートバルブ1024と搬送中間室1027の接続部で試料搬送部E2を水素終端処理部E1から切り離し、ゲートバルブ1043のところで試料搬送部E2と貼り合わせ処理部E3を接続した。
また、真空排気系E4をフランジ1028のところで試料搬送部E2に接続し、搬送中間室1027をターボポンプ1103およびスクロールポンプ1105により真空排気した。真空が1×10-3Pa以下まで下がったら、ゲートバルブ1026を開けた。アングルバルブ1102を閉じたあと、ベローズ配管1111、バルブ1108、1110、チャンバー1101、およびベローズ配管1109を介して、搬送中間室1027と試料搬送・一時保管室1025にArガスを導入した。ここで、ベローズ配管1111の接続先である貼り合わせ処理室(グローブボックス)1031は、Arガスシリンダー1052および不活性ガス循環精製機(Arガス循環精製機)1040により、大気圧で精製された状態のArガスが満たされている。
Thereafter, the sample transfer unit E2 was separated from the hydrogen termination unit E1 at the connection between the gate valve 1024 and the transfer intermediate chamber 1027, and the sample transfer unit E2 was connected to the bonding unit E3 at the gate valve 1043.
Also, the vacuum exhaust system E4 was connected to the sample transport section E2 at the flange 1028, and the transport intermediate chamber 1027 was evacuated by the turbo pump 1103 and the scroll pump 1105. When the vacuum dropped to 1×10 −3 Pa or less, the gate valve 1026 was opened. After the angle valve 1102 was closed, Ar gas was introduced into the transport intermediate chamber 1027 and the sample transport/temporary storage chamber 1025 via the bellows piping 1111, the valves 1108 and 1110, the chamber 1101, and the bellows piping 1109. Here, the bonding processing chamber (glove box) 1031 to which the bellows piping 1111 is connected is filled with Ar gas in a refined state at atmospheric pressure by the Ar gas cylinder 1052 and the inert gas circulation refiner (Ar gas circulation refiner) 1040.
しかる後、ゲートバルブ1043を開いて試料搬送ロッド1029を操作して試料を貼り合わせ処理室1031に搬送した。そしてゲートバルブ1043を閉じた。
この後、以下に示すh-BNの貼り付けを行った。
Thereafter, the gate valve 1043 was opened, and the sample transport rod 1029 was operated to transport the sample to the bonding processing chamber 1031. Then, the gate valve 1043 was closed.
After that, the h-BN was attached as shown below.
5.h-BN(六方晶窒化ホウ素)の貼り付け
上記のように水素終端処理チャンバー1011でダイヤモンド基板31の露出した第1主表面が水素終端処理された試料は、真空に保持された試料搬送・一時保管室1025を経由して、Arガスで満たされたグローブボックス1031に搬送された。この状態でのグローブボックス1031内の酸素濃度は0.6ppm以下であり、露点は-79℃以下であった。
5. Attachment of h-BN (hexagonal boron nitride) The sample in which the exposed first main surface of the diamond substrate 31 was hydrogen-terminated in the hydrogen-termination chamber 1011 as described above was transferred to a glove box 1031 filled with Ar gas via a sample transfer and temporary storage chamber 1025 maintained in a vacuum. In this state, the oxygen concentration in the glove box 1031 was 0.6 ppm or less, and the dew point was −79° C. or less.
グローブボックス1031中でスコッチテープ法により、単結晶h-BN(物質・材料研究機構内にて合成)の劈開を行った。劈開したh-BNは、アクリル基板に貼ってあるPDMS(Polydimethylsiloxane)上に転写した。光学顕微鏡を用いてPDMS膜上のh-BNとダイヤモンドのチャネル領域との位置合わせを行い、その後h-BNとダイヤモンドを貼り合わせて、絶縁膜33aを形成した(図9(a)、図12(a))。ここで、試料がグローブボックス1031に搬送され、h-BNの貼り合わせが終了するまでの時間は約2時間であった。
しかる後、グローブボックス中でアニールを行った。この際、20℃から100℃まで16分で昇温し100℃で30分保持、200℃まで20分で昇温し200℃で30分保持、および300℃まで20分で昇温し300℃で3時間保持するシーケンスを用いた。
In a glove box 1031, single crystal h-BN (synthesized in the National Institute for Materials Science) was cleaved by the Scotch tape method. The cleaved h-BN was transferred onto PDMS (Polydimethylsiloxane) attached to an acrylic substrate. Using an optical microscope, the h-BN on the PDMS film was aligned with the channel region of the diamond, and then the h-BN and diamond were bonded together to form an insulating film 33a (FIGS. 9(a) and 12(a)). Here, it took about 2 hours from when the sample was transported to the glove box 1031 until the bonding of the h-BN was completed.
Thereafter, annealing was performed in a glove box using a sequence of heating from 20° C. to 100° C. in 16 minutes, holding at 100° C. for 30 minutes, heating to 200° C. in 20 minutes, holding at 200° C. for 30 minutes, and heating to 300° C. in 20 minutes, holding at 300° C. for 3 hours.
6.グラファイトの貼り付け
グローブボックス1031内でスコッチテープ法により、グラファイト(キッシュグラファイト、クアーズテック製)の劈開を行った。劈開したグラファイトは、アクリル基板に貼ってあるPDMS上に転写した。光学顕微鏡を用いてPDMS膜上のグラファイトとダイヤモンドのチャネル領域との位置合わせを行い、グラファイトをh-BN/ダイヤモンド上に貼りあわせた。
その後、グローブボックス1031中でアニールを行った。この際、20℃から100℃まで16分で昇温し100℃で30分保持、200℃まで20分で昇温し200℃で30分保持、および300℃まで20分で昇温し300℃で1時間保持するシーケンスを用いた。
6. Graphite attachment Graphite (Kish graphite, manufactured by CoorsTek) was cleaved by the Scotch tape method in the glove box 1031. The cleaved graphite was transferred onto the PDMS attached to the acrylic substrate. The graphite on the PDMS film was aligned with the channel region of the diamond using an optical microscope, and the graphite was attached onto the h-BN/diamond.
Thereafter, annealing was performed in a glove box 1031. At this time, a sequence was used in which the temperature was increased from 20° C. to 100° C. in 16 minutes and held at 100° C. for 30 minutes, the temperature was increased to 200° C. in 20 minutes and held at 200° C. for 30 minutes, and the temperature was increased to 300° C. in 20 minutes and held at 300° C. for 1 hour.
7.ゲート電極の形成
試料をグローブボックス1031から取り出した後、前述の電子線リソグラフィ法により、ホールバーのパターンを描画した。ここで、レジストはPMMA-A6(Microchem製)を、描画には125kV電子線描画装置(エリオニクス製、ELS-F125)を、現像液にはMIBK(メチルイソブチルケトン):IPA=1:3の混合液を用いた。
その後、CCP-RIE装置により、ゲート電極となる領域以外のグラファイトのドライエッチングを3分間行った。プラズマの条件はN2流量96sccm、CHF3流量2sccm、O2流量2sccm、圧力10Pa、RF出力35Wである。なお、このエッチングの際、h-BNは膜厚方向に途中までエッチングされる。
しかる後、アセトン中に試料を入れ、エッチングマスクとして用いたレジストを除去した。IPAで洗浄した後、窒素ブローを行って、グラファイトからなるゲート電極34Gを形成した。なお、このエッチングの際に、ダイヤモンド基板31の第1主表面の露出した領域は、酸化されて酸素終端層43aが形成される(図9(b)、図12(b))。
7. Formation of Gate Electron After removing the sample from the glove box 1031, a Hall bar pattern was written by the above-mentioned electron beam lithography method. Here, PMMA-A6 (manufactured by Microchem) was used as the resist, a 125 kV electron beam lithography system (manufactured by Elionix, ELS-F125) was used for writing, and a mixture of MIBK (methyl isobutyl ketone):IPA=1:3 was used as the developer.
Then, the graphite was dry etched for 3 minutes using a CCP-RIE device except for the region that was to become the gate electrode. The plasma conditions were N2 flow rate 96 sccm, CHF3 flow rate 2 sccm, O2 flow rate 2 sccm, pressure 10 Pa, and RF output 35 W. During this etching, the h-BN was etched partway in the film thickness direction.
Thereafter, the sample was placed in acetone to remove the resist used as an etching mask. After cleaning with IPA, nitrogen was blown to form a gate electrode 34G made of graphite. During this etching, the exposed area of the first main surface of the diamond substrate 31 was oxidized to form an oxygen termination layer 43a (FIGS. 9(b) and 12(b)).
8.h-BNの整形
ゲート電極34Gを形成後、前述のレーザーリソグラフィにより、レジストパターン52を形成した(図9(c)、図12(c))。レジストはAZ-5214Eの単層である。
その後、CCP-RIE装置により、h-BNのドライエッチングを3分間行った。プラズマの条件は、N2流量96sccm、CHF3流量2sccm、O2流量2sccm、圧力10PaそしてRF出力35Wである。その後、アセトン中に試料を入れ、エッチングマスクとして用いたレジストを除去した。なお、このエッチングの際に、酸素終端層43aはより酸化されて、酸素終端層43aは緻密に酸化された酸素終端層43に変わる(図9(d)、図12(d))。
8. Shaping of h-BN After the gate electrode 34G was formed, a resist pattern 52 was formed by the above-mentioned laser lithography (FIG. 9(c), FIG. 12(c)). The resist was a single layer of AZ-5214E.
Then, the h-BN was dry etched for 3 minutes using a CCP-RIE apparatus. The plasma conditions were N2 flow rate 96 sccm, CHF3 flow rate 2 sccm, O2 flow rate 2 sccm, pressure 10 Pa, and RF output 35 W. The sample was then placed in acetone to remove the resist used as an etching mask. During this etching, the oxygen termination layer 43a was further oxidized, and the oxygen termination layer 43a was changed into a densely oxidized oxygen termination layer 43 (FIG. 9(d), FIG. 12(d)).
9.素子分離用のh-BNの貼り付け
前述の貼り合わせの手法を用いて、ゲート電極34Gからのゲート電極配線62Gが水素終端されたチャネル部32と電気的に接触しないように、ゲート電極配線62Gを這わすためのh-BN(61)を、接触を防止する酸素終端と水素終端の領域の境界71に貼り合わせた(図10(a)、図13(a))。
9. Adhesion of h-BN for Element Isolation Using the above-mentioned bonding technique, h-BN (61) for running the gate electrode wiring 62G from the gate electrode 34G was bonded to the boundary 71 between the oxygen-terminated and hydrogen-terminated regions to prevent electrical contact between the gate electrode wiring 62G from the gate electrode 34G and the hydrogen-terminated channel portion 32 (FIGS. 10(a) and 13(a)).
10.配線の作製
前述のレーザーリソグラフィを用いて、ゲート電極配線(62G)、ソース電極配線(62S)、ドレイン電極配線(62D)およびそれぞれのボンディングパッドを形成するためのレジストパターン53を形成した。レジストはAZ-5214Eの単層である。
その後、電子銃型蒸着装置によって、厚さ10nmのTiと厚さ100nmのAuを順次蒸着し、TiとAuからなる導電膜62aを堆積させた(図10(b)、図13(b))。
しかる後、アセトン中に試料を浸してリフトオフを行い、IPAでリンスした後、窒素ブロー乾燥を行って、ボンディングパッドを有するゲート電極配線62G、ソース電極配線62Sおよびドレイン電極配線62Dが形成されたMIS型半導体装置201を作製した(図10(c)、図13(c))。
作製されたMIS型半導体装置201を上面から撮った光学顕微鏡写真を参考までに図16に示す。
10. Fabrication of Wiring Using the above-mentioned laser lithography, a resist pattern 53 for forming the gate electrode wiring (62 G ), the source electrode wiring (62 S ), the drain electrode wiring (62 D ) and their respective bonding pads was formed. The resist was a single layer of AZ-5214E.
Thereafter, Ti with a thickness of 10 nm and Au with a thickness of 100 nm were successively evaporated by an electron gun type evaporation device to deposit a conductive film 62a made of Ti and Au (FIG. 10B, FIG. 13B).
Thereafter, the sample was immersed in acetone to perform lift-off, rinsed with IPA, and then dried with nitrogen blow to produce a MIS type semiconductor device 201 in which a gate electrode wiring 62 G having bonding pads, a source electrode wiring 62 S, and a drain electrode wiring 62 D are formed (FIG. 10( c), FIG. 13( c)).
For reference, FIG. 16 shows an optical microscope photograph of the fabricated MIS type semiconductor device 201 taken from above.
<電気特性>
前述の方法によって作製したMIS型半導体装置201のFET(電界効果トランジスタ)の電気特性を調べた。ここで、測定器としては、ソースメジャーユニットB2901A(Keysight Technologies製)、ファンクションジェネレータ33220A(Agilent Technologies製)、アンプ1201および1211(DL Instruments製)、デジタルボルトメーター34401A(Agilent Technologies製)を用いた。また、超伝導マグネットを備えた無冷媒冷却装置(仁木工芸製)と上記測定器を用いてホール効果測定を行った。
<Electrical characteristics>
The electrical characteristics of the FET (field effect transistor) of the MIS type semiconductor device 201 fabricated by the above-mentioned method were examined. Here, the measuring instruments used were a source measure unit B2901A (manufactured by Keysight Technologies), a function generator 33220A (manufactured by Agilent Technologies), amplifiers 1201 and 1211 (manufactured by DL Instruments), and a digital voltmeter 34401A (manufactured by Agilent Technologies). In addition, a Hall effect measurement was performed using a refrigerant-free cooling device (manufactured by Niki Kogei) equipped with a superconducting magnet and the above-mentioned measuring instruments.
ゲート電圧とホール(Hall)移動度の測定データを図17に、また、ゲート電圧とホール(Hall)シートキャリア密度の測定データを図18に示す。ここで、h―BNからなるゲート絶縁膜の膜厚は23nmで、測定温度は300Kである。
図17から、600cm2V-1s-1を超える高いホール(Hall)移動度が得られることが確認された。
また、図18から、ゲート電極34Gに負電圧を印加するほど線形的にホール(Hall)シートキャリア密度が増え、ゲート電極34Gに印加する電圧が-10Vのときには6×1012cm-2を超える高いホール(Hall)シートキャリア密度が得られることが実証された。
The measurement data of the gate voltage and the Hall mobility are shown in Fig. 17, and the measurement data of the gate voltage and the Hall sheet carrier density are shown in Fig. 18. Here, the thickness of the gate insulating film made of h-BN is 23 nm, and the measurement temperature is 300K.
It is confirmed from FIG. 17 that a high Hall mobility exceeding 600 cm 2 V -1 s -1 can be obtained.
Furthermore, FIG. 18 demonstrates that the Hall sheet carrier density increases linearly as a negative voltage is applied to gate electrode 34G , and that a high Hall sheet carrier density exceeding 6× 10 cm −2 can be obtained when a voltage of −10 V is applied to gate electrode 34G .
図17と図18のデータを基に、ホール(Hall)密度に対するホール(Hall)移動度の関係をプロットした結果を図19に示す。同図には、ダイヤモンド基板31の露出表面の水素終端処理後、絶縁膜33a(h-BN)を貼り合わせるまでの環境を大気とした場合と、非特許文献5に開示されたデータ(必ずしもホール効果測定から得られたデータではない)も併せて載せている。さらに、同図には、音響フォノン、表面ラフネス、表面電荷不純物、およびそれらの総和の影響による、ホール移動度のホール密度依存性の理論曲線も併せて載せている。ここで、以下に理論曲線の計算方法の詳細を記す。 Figure 19 shows the plot of the relationship between Hall density and Hall mobility based on the data in Figures 17 and 18. The figure also shows the data disclosed in Non-Patent Document 5 (not necessarily data obtained from Hall effect measurements) in the case where the environment was air after hydrogen termination of the exposed surface of the diamond substrate 31 until the insulating film 33a (h-BN) was bonded. In addition, the figure also shows a theoretical curve of the Hall density dependence of Hall mobility due to the effects of acoustic phonons, surface roughness, surface charge impurities, and the sum of these. The calculation method for the theoretical curve is described in detail below.
下記式(A1)-(A3)から、表面の負電荷による散乱、音響フォノン散乱、および表面ラフネス散乱による緩和時間τimp、τac、τrをそれぞれ計算し、下記式(A4)によってこれらの散乱全体による緩和時間τを計算した。
ここで、式(A1)-(A4)は、それぞれ非特許文献6の式(1),(2),(4)および(5)に基づくものであるが、非特許文献とは異なり、重い正孔バンド、軽い正孔バンド、スピン軌道スプリットオフバンドそれぞれについて計算した。また、有効質量も、表面平行と垂直を区別した。作製した試料と同様に、ダイヤモンドの表面は(111)を考えている。そして、それぞれの移動度は、μHH=eτHH/mc
HH*、μLH=eτLH/mc
LH*、μSO=eτSO/mc
SO*より計算した。
The relaxation times τ imp , τ ac , and τ r due to scattering due to negative charges on the surface, acoustic phonon scattering, and surface roughness scattering were calculated from the following equations (A1) to (A3), respectively, and the relaxation time τ due to all of these scatterings was calculated from the following equation (A4).
Here, the formulas (A1)-(A4) are based on the formulas (1), (2), (4) and (5) in Non-Patent Document 6, respectively, but unlike Non-Patent Document 6, the calculations were performed for the heavy hole band, the light hole band and the spin-orbit split-off band. In addition, the effective mass was also distinguished between parallel and perpendicular to the surface. As with the sample prepared, the surface of the diamond is considered to be (111). The mobilities of each were calculated from μ HH =eτ HH /m c HH* , μ LH =eτ LH /m c LH* and μ SO =eτ SO /m c SO* .
ここで、は換算プランク定数、nimp (2D)は表面荷電不純物濃度、mc *は表面に平行方向の有効質量、mz *は表面に垂直方向の有効質量、eは電気素量、kFはフェルミ波数ベクトル、ε0は真空誘電率、εSはダイヤモンドの比誘電率、qは二次元波数ベクトル、dは表面荷電不純物が存在する位置の表面からの距離、qTFはトーマス-フェルミ波数、ps2Dは二次元ホールガスシート密度、kBはボルツマン定数、ρは結晶質量密度、ulは縦音響フォノン速度、Tは温度、Δは二乗平均平方根表面ラフネス、Lは表面ラフネスの横方向の緩和長、そしてDacは音響変形ポテンシャルである。 where is the reduced Planck constant, n imp (2D) is the surface charged impurity concentration, m c * is the effective mass parallel to the surface, m z * is the effective mass perpendicular to the surface, e is the elementary charge, k F is the Fermi wave vector, ε 0 is the vacuum dielectric constant, ε S is the relative dielectric constant of diamond, q is the two-dimensional wave vector, d is the distance from the surface where the surface charged impurity is located, q TF is the Thomas-Fermi wave number, p s2D is the two-dimensional Hall gas sheet density, k B is the Boltzmann constant, ρ is the crystal mass density, u l is the longitudinal acoustic phonon velocity, T is the temperature, Δ is the root-mean-square surface roughness, L is the transverse relaxation length of the surface roughness, and D ac is the acoustic deformation potential.
図19に示す移動度μとキャリア密度nの理論曲線は、以下の式(A5)および(A6)より求めた。ここで、実験では低磁場のホール効果によって移動度とキャリア密度を求めていることを考慮し、以下の低磁場における移動度とキャリア密度の式を使った。
μ =(nHHμHH
2+nLHμLH
2+nSOμSO
2)/(nHHμHH+nLHμLH+nSOμSO)
・・・(A5)
n =(nHHμHH+nLHμLH+nSOμSO)2/(nHHμHH
2+nLHμLH
2+nSOμSO
2)
・・・(A6)
ここで、nHH、nLH、nSOはそれぞれ、重い正孔バンド、軽い正孔バンド、スピン軌道スプリットオフバンドに属するホールの面キャリア密度である。あるトータルのキャリア密度の場合に、nHH、nLH、nSOにどのように分布するかは、以下の式(A7)―(A10)からシュレーディンガー方程式とポアソン方程式を連立して解くことにより求めた。
The theoretical curves of the mobility μ and carrier density n shown in Fig. 19 were obtained from the following formulas (A5) and (A6). Here, taking into consideration that the mobility and carrier density were obtained by the Hall effect in a low magnetic field in the experiment, the following formulas for the mobility and carrier density in a low magnetic field were used.
μ = (n HH μ HH 2 +n LH μ LH 2 +n SO μ SO 2 )/(n HH μ HH +n LH μ LH +n SO μ SO )
... (A5)
n = (n HH μ HH +n LH μ LH +n SO μ SO ) 2 /(n HH μ HH 2 +n LH μ LH 2 +n SO μ SO 2 )
... (A6)
Here, nHH , nLH , and nSO are the areal carrier densities of holes belonging to the heavy hole band, light hole band, and spin-orbit split-off band, respectively. For a certain total carrier density, how the carriers are distributed among nHH , nLH , and nSO is found by simultaneously solving the Schrödinger equation and the Poisson equation from the following equations (A7)-(A10).
ここで、iは、重い正孔バンドHH、軽い正孔バンドLH、スピン軌道スプリットオフバンドSOでの状態を代表していて、その何れかを表わす。
mz
iは表面垂直方向の有効質量(mz
HH*、mz
LH*、mz
SO*)、m//
iは表面平行方向の有効質量(mc
HH*、mc
LH*、mc
SO*)、eφ(z)はポテンシャルエネルギー、En
iは固有エネルギー(i=HH,LH,SOの第nサブバンドの最高エネルギー)、Ψn
iは固有エネルギーEn
iに対応する表面垂直方向の波動関数、EFはフェルミレベル、nn
iはi=HH,LH,SOの第nサブバンドを満たすホールの面キャリア密度、およびn2Dはトータルのホールキャリア密度である。
Here, i represents any of the states in the heavy hole band HH, the light hole band LH, and the spin-orbit split-off band SO.
mz i is the effective mass perpendicular to the surface ( mzHH * , mzLH * , mzSO * ), m // i is the effective mass parallel to the surface ( mcHH * , mcLH * , mcSO * ), eφ(z) is the potential energy, E n i is the eigenenergy (the highest energy of the nth subband where i = HH, LH, SO), Ψ n i is the wave function perpendicular to the surface corresponding to the eigenenergy E n i , E F is the Fermi level, n n i is the planar carrier density of holes filling the nth subband where i = HH, LH, SO, and n 2D is the total hole carrier density.
計算に使ったパラメータは以下のとおりである。
温度 T=300 K
ダイヤモンドの比誘電率 εS=5.7
密度 ρ=3515 kgm-3
縦音響フォノン速度 ul=17536ms-1
変形ポテンシャル Dac=8eV
二乗平均平方根(RMS)表面ラフネス Δ=0.25nm
表面ラフネスの横方向の緩和長 L=2nm
負の電荷の表面からの距離 d=0
表面に平行方向の有効質量 mc
*
重い正孔バンド mc
HH*=0.299m0
軽い正孔バンド mc
LH*=0.503m0
スピン軌道スプリットオフバンド mc
SO*=0.375m0
(m0は静止質量)
表面に垂直方向の有効質量 mz
*
重い正孔バンド mz
HH*=0.763m0
軽い正孔バンド mz
LH*=0.248m0
スピン軌道スプリットオフバンド mz
SO*=0.375m0
スピン軌道ギャップエネルギー ΔSO=6meV
ドナー密度 ND=1.76×1016cm-3(0.1ppm)
The parameters used in the calculation are as follows:
Temperature T=300 K
The dielectric constant of diamond is ε S = 5.7
Density ρ=3515 kgm -3
Longitudinal acoustic phonon velocity u l = 17536 ms -1
Deformation potential D ac =8 eV
Root mean square (RMS) surface roughness Δ=0.25nm
Lateral relaxation length of surface roughness L = 2 nm
Distance from the surface of the negative charge d = 0
Effective mass parallel to the surface m c *
Heavy hole band m c HH* = 0.299 m 0
Light hole band m c LH* = 0.503 m 0
Spin-orbit split-off band m c SO* = 0.375m 0
( m0 is the rest mass)
Effective mass in the direction perpendicular to the surface m z *
Heavy hole band m z HH* = 0.763 m 0
Light hole band m z LH* = 0.248 m 0
Spin-orbit split-off band mzSO * = 0.375m0
Spin-orbit gap energy Δ SO = 6 meV
Donor density N D =1.76×10 16 cm −3 (0.1 ppm)
図19から、半導体層として水素終端ダイヤモンドを、またゲート絶縁膜33としてh-BNを用い、水素終端層を形成してからh-BNを貼り合わせるまでの環境を真空および大気圧のArガスとして作製されたFET(MIS型半導体装置)は、2×1011cm-2から6×1012cm-2のホール(Hall)密度領域で、5×102cm2V-1s-1以上という高いホール(Hall)移動度が得られることがわかる。
このホール(Hall)移動度は、同構造で水素終端層を形成してからh-BNを貼り合わせるまでの環境が大気の下で作製されたFETのそれに比べ約2倍である。また、非特許文献5で開示された(図19に示された)これまでに報告されたダイヤモンドFETの移動度と大気に晒された水素終端ダイヤモンドの表面伝導の移動度に比べ大幅に高いものである。
また、音響フォノン、表面ラフネスおよび表面電荷不純物の効果を取り込んで計算されるシミュレーション結果と実験結果を比較すると、本発明のFETの実験結果は、表面電荷不純物が5×1011cm-2のときの理論計算とよく一致していることがわかる。このことから、本発明の半導体層として水素終端ダイヤモンドを、またゲート絶縁膜33としてh-BNを用い、水素終端層を形成してからh-BNを貼り合わせるまでの環境を真空および大気圧のArガスとして作製された実施例1のFETの表面電荷不純物は、約5×1011cm-2と考えられる。さらに、この表面電荷不純物が1×1011cm-2に低減された場合は、上記の2×1011cm-2から6×1012cm-2のキャリア密度領域で、1×103cm2V-1s-1以上という高い移動度が得られると理論計算される。
実施例1のFETは、キャリア密度が1012~1013cm-2領域において、ダイヤモンド半導体層22とゲート絶縁体層23との界面に存在する表面電荷による移動度の抑制が少なく、ダイヤモンド半導体材料のもつ高移動度特性が引き出せて、移動度の高いものとなる。
It can be seen from Figure 19 that an FET (MIS type semiconductor device) fabricated using hydrogen-terminated diamond as the semiconductor layer, h-BN as the gate insulating film 33 , and in an environment of vacuum or atmospheric Ar gas from the formation of the hydrogen-terminated layer until the bonding of the h-BN, can achieve a high hole (Hall) mobility of 5 x 102 cm2 V -1 s -1 or more in the hole (Hall) density range of 2 x 1011 cm-2 to 6 x 1012 cm -2 .
This Hall mobility is about twice as high as that of an FET fabricated under air conditions from the formation of the hydrogen-terminated layer to the bonding of the h-BN. It is also significantly higher than the mobility of the diamond FET previously reported (shown in FIG. 19) and the mobility of the surface conduction of hydrogen-terminated diamond exposed to air, as disclosed in Non-Patent Document 5.
In addition, when comparing the simulation results calculated by incorporating the effects of acoustic phonons, surface roughness and surface charge impurities with the experimental results, it can be seen that the experimental results of the FET of the present invention are in good agreement with the theoretical calculation when the surface charge impurities are 5×10 11 cm −2 . From this, the surface charge impurities of the FET of Example 1, which uses hydrogen-terminated diamond as the semiconductor layer of the present invention, h-BN as the gate insulating film 33, and is fabricated in an environment of vacuum and atmospheric Ar gas from the formation of the hydrogen-terminated layer until bonding the h-BN, is considered to be about 5×10 11 cm −2 . Furthermore, when the surface charge impurities are reduced to 1×10 11 cm −2 , it is theoretically calculated that a high mobility of 1×10 3 cm 2 V −1 s −1 or more can be obtained in the carrier density region of 2×10 11 cm −2 to 6 ×10 12 cm −2 described above.
In the FET of Example 1, in the carrier density region of 10 12 to 10 13 cm -2 , the mobility is less suppressed by the surface charge present at the interface between the diamond semiconductor layer 22 and the gate insulator layer 23, and the high mobility characteristic of the diamond semiconductor material can be brought out, resulting in a high mobility.
図20に、作製したMIS型半導体装置201のドレイン電流密度のドレイン電圧依存性を示す。ここで、ゲート長LGは8μm、ゲート幅LWは0.8μm、h―BNからなるゲート絶縁膜33の膜厚は23nmである。測定温度は300Kとし、ゲート電圧VGは-10Vとした。ヒステリシスが僅かに認められるが、p型で良好なFET動作が得られている。 20 shows the drain voltage dependence of the drain current density of the fabricated MIS type semiconductor device 201. Here, the gate length L G is 8 μm, the gate width L W is 0.8 μm, and the thickness of the gate insulating film 33 made of h-BN is 23 nm. The measurement temperature was 300 K, and the gate voltage V G was −10 V. Although slight hysteresis was observed, good FET operation was obtained for the p-type.
図21に、ソース-ドレイン電圧VDSが-10Vのときのドレイン電流密度のゲート電圧VG依存性を示す。ゲート長LG、ゲート幅LW、ゲート絶縁膜33の膜厚および測定温度は図20の場合と同じである。この結果から、6桁以上の高いON/OFF比が得られ、またゲート電圧VGが0Vのときのドレイン電流密度は4×10-4mA・mm-1より小さいことがわかる。作製したMIS型半導体装置201は、消費電力の少ないFETであることが確認された。 Fig. 21 shows the gate voltage V G dependency of the drain current density when the source-drain voltage V DS is -10 V. The gate length L G , gate width L W , thickness of the gate insulating film 33, and measurement temperature are the same as those in Fig. 20. It is seen from this result that a high ON/OFF ratio of six or more orders of magnitude is obtained, and the drain current density when the gate voltage V G is 0 V is smaller than 4 x 10 -4 mA mm -1 . It was confirmed that the fabricated MIS type semiconductor device 201 is a FET with low power consumption.
図22に、相互コンダクタンスgmのゲート電圧VG依存性を示す。この場合も、ゲート長LG、ゲート幅LW、ゲート絶縁膜33の膜厚、ソース-ドレイン電圧VDSおよび測定温度は図21の場合と同じである。作製したMIS型半導体装置201は、良好な相互コンダクタンスgmの特性を有することがわかる。 Fig. 22 shows the dependence of the mutual conductance gm on the gate voltage V. In this case, too, the gate length L , gate width L , thickness of the gate insulating film 33, source-drain voltage V , and measurement temperature are the same as those in Fig. 21. It is seen that the fabricated MIS type semiconductor device 201 has good mutual conductance gm characteristics.
図23に、ゲート電圧VGとドレイン電流IDの関係を示す。また、この実測データを基にドレイン電流の平方根|ID|1/2のゲート電圧VG依存性をプロットした結果を図24に示す。ここで、ゲート長LGは8μm、ゲート幅LWは0.8μm、h―BNからなるゲート絶縁膜33の膜厚は23nmである。測定温度は300Kとし、ドレイン電圧VDは-10Vとした。
この結果から、しきい値電圧VTHは-0.792Vと算出され、実施例1で作製したMIS型半導体装置201はノーマリーオフ動作をすることが実証された。
Fig. 23 shows the relationship between gate voltage V G and drain current I D . Fig. 24 shows the gate voltage V G dependency of the square root of the drain current |I D | 1/2 plotted based on the measured data. Here, the gate length L G is 8 μm, the gate width L W is 0.8 μm, and the thickness of the gate insulating film 33 made of h-BN is 23 nm. The measurement temperature was 300K, and the drain voltage V D was -10V.
From this result, the threshold voltage V TH was calculated to be -0.792 V, proving that the MIS type semiconductor device 201 fabricated in Example 1 performs a normally-off operation.
本発明により、耐圧や耐熱性などの材料特性に優れるダイヤモンド半導体を用いて、キャリア移動度(ホール移動度)が高く、かつ待機時の消費電力が少なくて省エネルギーに資するMIS型半導体装置を製造する方法を提供することが可能になる。
このため、本発明は、高温環境で利用可能なロジック回路、高温環境で利用可能なインバーターなどのパワーデバイスを例とした大電力、高周波、高温対応の半導体装置の道を切り開くものとなっており、産業上大いに利用されることが期待される。
According to the present invention, it is possible to provide a method for manufacturing a MIS type semiconductor device that has high carrier mobility (hole mobility) and low power consumption in standby mode, thereby contributing to energy conservation, by using a diamond semiconductor that has excellent material properties such as pressure resistance and heat resistance.
Therefore, the present invention paves the way for semiconductor devices capable of handling high power, high frequency, and high temperatures, such as logic circuits that can be used in high temperature environments, and power devices such as inverters that can be used in high temperature environments, and is expected to be widely used in industry.
11:炭素
12:水素
13:ホウ素
14:窒素
21:ダイヤモンド基板
22:ダイヤモンド半導体層
23:ゲート絶縁体層(ゲート絶縁膜)
23a:絶縁膜
24:導電体層(ゲート電極)
25:絶縁膜
25a:絶縁膜
26:低抵抗化層
27:ゲート電極配線
28:ソース電極およびその電極配線
29:ドレイン電極及びその電極配線
31:ダイヤモンド基板
32:水素終端層
33:ゲート絶縁膜(ゲート絶縁体h-BN)
33a:絶縁膜
34G:ゲート電極(グラファイト)
35:導電膜
35a:導電膜
36:導電膜
36a:導電膜
37S:ソース電極
37D:ドレイン電極
42:低抵抗化層
43:酸素終端層
43a:酸素終端層
51,52,53:レジストパターン
61:絶縁膜(素子分離用h-BN)
62:導電膜(電極配線)
62a:導電膜
62G:ゲート電極配線(ボンディングパッド配線)
62S:ソース電極配線(ボンディングパッド配線)
62D:ドレイン電極配線(ボンディングパッド配線)
71:酸素終端と水素終端の領域の境界
101:MIS型半導体装置
201:MIS型半導体装置
1001:処理装置
1002:処理装置
1011:水素終端処理チャンバー
1012:ゲートバルブ
1013:ターボポンプ
1014:バルブ
1015:配管
1016:スクロールポンプ
1017:バルブ
1018:配管
1019:バルブ
1020:バラトロン真空計
1022:バルブ
1023:プロセスガス
1024:ゲートバルブ
1025:試料搬送・一時保管室
1026:ゲートバルブ
1027:搬送中間室
1028:フランジ
1029:試料搬送ロッド
1031:貼り合わせ処理室(グローブボックス)
1032:仕切り扉
1034:パスボックス
1035:バルブ
1036:配管
1037:スクロールポンプ
1038:バルブ
1039:圧力計
1040:不活性ガス循環精製機(Arガス循環精製機)
1041:バルブ
1042:配管
1043:ゲートバルブ
1044:バルブ
1045:配管
1052:Arガスシリンダー
1053:配管
1054:バルブ
1055:バルブ
1061:排気量調整バルブ
1062:配管
1063:真空計
1071:配管
1072:バルブ
1073:フランジ
1074:ベローズ配管
1075:ターボ排気セット
1101:チャンバー
1102:アングルバルブ
1103:ターボポンプ
1104:バルブ
1105:スクロールポンプ
1106:バルブ
1107:配管
1108:バルブ
1109:ベローズ配管
1110:バルブ
1111:ベローズ配管
1112:真空計
E1:水素終端処理部
E2:試料搬送部
E3:貼り合わせ処理部
E4:真空排気系
11: Carbon 12: Hydrogen 13: Boron 14: Nitrogen 21: Diamond substrate 22: Diamond semiconductor layer 23: Gate insulator layer (gate insulating film)
23a: insulating film 24: conductive layer (gate electrode)
25: Insulating film 25a: Insulating film 26: Low resistance layer 27: Gate electrode wiring 28: Source electrode and its electrode wiring 29: Drain electrode and its electrode wiring 31: Diamond substrate 32: Hydrogen termination layer 33: Gate insulating film (gate insulator h-BN)
33a: insulating film 34G : gate electrode (graphite)
35: Conductive film 35a: Conductive film 36: Conductive film 36a: Conductive film 37S : Source electrode 37D : Drain electrode 42: Low resistance layer 43: Oxygen termination layer 43a: Oxygen termination layer 51, 52, 53: Resist pattern 61: Insulating film (h-BN for element isolation)
62: Conductive film (electrode wiring)
62a: Conductive film 62G : Gate electrode wiring (bonding pad wiring)
62 S : Source electrode wiring (bonding pad wiring)
62 D : Drain electrode wiring (bonding pad wiring)
71: Boundary between oxygen termination and hydrogen termination regions 101: MIS type semiconductor device 201: MIS type semiconductor device 1001: Processing device 1002: Processing device 1011: Hydrogen termination processing chamber 1012: Gate valve 1013: Turbo pump 1014: Valve 1015: Pipe 1016: Scroll pump 1017: Valve 1018: Pipe 1019: Valve 1020: Baratron vacuum gauge 1022: Valve 1023: Process gas 1024: Gate valve 1025: Sample transfer/temporary storage room 1026: Gate valve 1027: Transfer intermediate room 1028: Flange 1029: Sample transfer rod 1031: Bonding processing room (glove box)
1032: Partition door 1034: Pass box 1035: Valve 1036: Piping 1037: Scroll pump 1038: Valve 1039: Pressure gauge 1040: Inert gas circulation refiner (Ar gas circulation refiner)
1041: Valve 1042: Piping 1043: Gate valve 1044: Valve 1045: Piping 1052: Ar gas cylinder 1053: Piping 1054: Valve 1055: Valve 1061: Exhaust rate adjustment valve 1062: Piping 1063: Vacuum gauge 1071: Piping 1072: Valve 1073: Flange 1074: Bellows piping 1075: Turbo exhaust set 1101: Chamber 1102: Angle valve 1103: Turbo pump 1104: Valve 1105: Scroll pump 1106: Valve 1107: Piping 1108: Valve 1109: Bellows piping 1110: Valve 1111: Bellows piping 1112: Vacuum gauge E1: Hydrogen termination processing unit E2: Sample transfer unit E3: Bonding processing unit E4: Vacuum exhaust system
Claims (10)
前記半導体層の水素で終端された面の少なくとも一部に接して絶縁体層を形成することと、
前記絶縁体層の少なくとも一部の上に導電体層を形成することを有し、
前記半導体層を形成することの直後から前記絶縁体層を形成することの直前に至るまで間の雰囲気が、真空、水素ガス、不活性ガスおよび不活性ガスが添加された水素ガスからなる群より選ばれる何れかの1つであり、
前記半導体層と前記絶縁体層との界面に存在する荷電不純物の密度が0cm -2 以上5×10 11 cm -2 以下である、MIS型半導体装置の製造方法。 forming a semiconductor layer having a first major surface comprised of hydrogen-terminated diamond;
forming an insulator layer in contact with at least a portion of the hydrogen-terminated surface of the semiconductor layer;
forming a conductive layer on at least a portion of the insulating layer;
an atmosphere during the period from immediately after forming the semiconductor layer to immediately before forming the insulator layer is any one selected from the group consisting of a vacuum, hydrogen gas, an inert gas, and hydrogen gas to which an inert gas has been added ;
a density of charged impurities present at the interface between the semiconductor layer and the insulator layer being equal to or greater than 0 cm −2 and equal to or less than 5×10 11 cm −2 .
前記半導体層の水素で終端された面の少なくとも一部に接して絶縁体層を形成することと、
前記絶縁体層の少なくとも一部の上に導電体層を形成することを有し、
前記半導体層を形成することの直後から前記絶縁体層を形成することの直前に至るまで間の雰囲気が、水素ガス、不活性ガスおよび不活性ガスが添加された水素ガスからなる群より選ばれる何れかの1つであり、
前記雰囲気の圧力は大気圧である、MIS型半導体装置の製造方法。 forming a semiconductor layer having a first major surface comprised of hydrogen-terminated diamond;
forming an insulator layer in contact with at least a portion of the hydrogen-terminated surface of the semiconductor layer;
forming a conductive layer on at least a portion of the insulating layer;
an atmosphere during the period from immediately after forming the semiconductor layer to immediately before forming the insulator layer is any one selected from the group consisting of hydrogen gas, an inert gas, and hydrogen gas to which an inert gas has been added ;
a pressure of the atmosphere is atmospheric pressure .
前記半導体層の前記水素処理された部分の少なくとも一部に接して絶縁体層を形成することと、
前記絶縁体層の少なくとも一部の上に導電体層を形成することを有し、
前記水素終端された半導体層は、前記水素終端の状態になった直後から前記絶縁体層を形成することの直前に至るまで間の雰囲気が真空、水素ガス、不活性ガスおよび不活性ガスが添加された水素ガスからなる群より選ばれる何れかの1つに置かれ、
前記半導体層と前記絶縁体層との界面に存在する荷電不純物の密度が0cm -2 以上5×10 11 cm -2 以下である、MIS型半導体装置の製造方法。 preparing a member having a first main surface on which at least a portion of a semiconductor layer made of diamond is exposed, and at least a portion of the semiconductor layer is hydrogen-terminated ;
forming an insulator layer in contact with at least a portion of the hydrogen-treated portion of the semiconductor layer;
forming a conductive layer over at least a portion of the insulating layer;
the hydrogen-terminated semiconductor layer is placed in an atmosphere selected from the group consisting of vacuum, hydrogen gas, inert gas, and hydrogen gas with an inert gas added thereto, from immediately after the hydrogen-terminated semiconductor layer is formed until immediately before the insulator layer is formed;
a density of charged impurities present at the interface between the semiconductor layer and the insulator layer being equal to or greater than 0 cm −2 and equal to or less than 5×10 11 cm −2 .
前記半導体層の前記水素処理された部分の少なくとも一部に接して絶縁体層を形成することと、
前記絶縁体層の少なくとも一部の上に導電体層を形成することを有し、
前記水素終端された半導体層は、前記水素終端の状態になった直後から前記絶縁体層を形成することの直前に至るまで間の雰囲気が、水素ガス、不活性ガスおよび不活性ガスが添加された水素ガスからなる群より選ばれる何れかの1つに置かれ、
前記雰囲気の圧力は大気圧である、MIS型半導体装置の製造方法。 preparing a member having a first main surface on which at least a portion of a semiconductor layer made of diamond is exposed, and at least a portion of the semiconductor layer is hydrogen-terminated ;
forming an insulator layer in contact with at least a portion of the hydrogen-treated portion of the semiconductor layer;
forming a conductive layer over at least a portion of the insulating layer;
the hydrogen-terminated semiconductor layer is placed in an atmosphere selected from the group consisting of hydrogen gas, an inert gas, and hydrogen gas to which an inert gas has been added, during the period from immediately after the hydrogen-terminated semiconductor layer is formed to immediately before the insulator layer is formed;
a pressure of the atmosphere is atmospheric pressure .
10. The method for manufacturing a MIS type semiconductor device according to claim 1, wherein said inert gas is argon gas.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023178336A JP7576352B2 (en) | 2019-09-13 | 2023-10-16 | Method for manufacturing MIS type semiconductor device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019166729A JP7373838B2 (en) | 2019-09-13 | 2019-09-13 | MIS type semiconductor device |
| JP2023178336A JP7576352B2 (en) | 2019-09-13 | 2023-10-16 | Method for manufacturing MIS type semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019166729A Division JP7373838B2 (en) | 2019-09-13 | 2019-09-13 | MIS type semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023179710A JP2023179710A (en) | 2023-12-19 |
| JP7576352B2 true JP7576352B2 (en) | 2024-10-31 |
Family
ID=74861770
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019166729A Active JP7373838B2 (en) | 2019-09-13 | 2019-09-13 | MIS type semiconductor device |
| JP2023178336A Active JP7576352B2 (en) | 2019-09-13 | 2023-10-16 | Method for manufacturing MIS type semiconductor device |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019166729A Active JP7373838B2 (en) | 2019-09-13 | 2019-09-13 | MIS type semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP7373838B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7639514B2 (en) * | 2021-04-15 | 2025-03-05 | 富士通株式会社 | Graphene Device |
| CN115020489B (en) * | 2022-05-06 | 2026-04-03 | 中国电子科技集团公司第五十五研究所 | A high-mobility diamond radio frequency field-effect transistor and its fabrication method |
| CN115160025B (en) * | 2022-06-07 | 2023-04-11 | 中国电子科技集团公司第五十五研究所 | Method for preparing heterojunction based on diamond surface terminal |
| JP7776173B1 (en) * | 2024-12-24 | 2025-11-26 | 国立大学法人佐賀大学 | Apparatus and method for producing insulating film on diamond substrate |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002237600A (en) | 2001-02-08 | 2002-08-23 | Seiko Epson Corp | Method for manufacturing thin film transistor |
| JP2003077844A (en) | 2001-09-03 | 2003-03-14 | Hitachi Ltd | Semiconductor device and manufacturing method thereof |
| JP2016157932A (en) | 2015-02-25 | 2016-09-01 | 学校法人早稲田大学 | Power element |
| JP2019125771A (en) | 2018-01-11 | 2019-07-25 | 国立研究開発法人物質・材料研究機構 | Mis-type semiconductor device and method of manufacturing the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003243314A (en) | 2002-02-20 | 2003-08-29 | Nippon Telegr & Teleph Corp <Ntt> | Method for producing diamond film and method for producing electronic device using the same |
| JP2005347680A (en) | 2004-06-07 | 2005-12-15 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacturing method of semiconductor device |
| GB0508889D0 (en) | 2005-04-29 | 2005-06-08 | Element Six Ltd | Diamond transistor and method of manufacture thereof |
| JP6519792B2 (en) | 2015-09-04 | 2019-05-29 | 国立研究開発法人物質・材料研究機構 | Method of manufacturing hydrogenated diamond MISFET having normally-off characteristics |
| JP6783463B2 (en) | 2016-11-11 | 2020-11-11 | 国立研究開発法人物質・材料研究機構 | Diamond semiconductor device, logic device using it, and manufacturing method of diamond semiconductor device |
-
2019
- 2019-09-13 JP JP2019166729A patent/JP7373838B2/en active Active
-
2023
- 2023-10-16 JP JP2023178336A patent/JP7576352B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002237600A (en) | 2001-02-08 | 2002-08-23 | Seiko Epson Corp | Method for manufacturing thin film transistor |
| JP2003077844A (en) | 2001-09-03 | 2003-03-14 | Hitachi Ltd | Semiconductor device and manufacturing method thereof |
| JP2016157932A (en) | 2015-02-25 | 2016-09-01 | 学校法人早稲田大学 | Power element |
| JP2019125771A (en) | 2018-01-11 | 2019-07-25 | 国立研究開発法人物質・材料研究機構 | Mis-type semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7373838B2 (en) | 2023-11-06 |
| JP2023179710A (en) | 2023-12-19 |
| JP2021044460A (en) | 2021-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7576352B2 (en) | Method for manufacturing MIS type semiconductor device | |
| US8530886B2 (en) | Nitride gate dielectric for graphene MOSFET | |
| JP7262435B2 (en) | semiconductor equipment | |
| JP7191322B2 (en) | Semiconductor substrate manufacturing method | |
| CN109004029B (en) | GaN-based MOS-HEMT device with metal oxide/silicon dioxide stacked gate and preparation method thereof | |
| Kambayashi et al. | High quality SiO2/Al2O3 gate stack for GaN metal–oxide–semiconductor field-effect transistor | |
| JP7101980B2 (en) | MIS type semiconductor device and its manufacturing method | |
| Kao et al. | AlN epitaxy on SiC by low-temperature atomic layer deposition via layer-by-layer, in situ atomic layer annealing | |
| TW201431084A (en) | GaN semiconductor device and method of forming same | |
| Fu et al. | Normally-off oxidized Si-terminated (111) diamond MOSFETs via ALD-Al 2 O 3 gate insulator with drain current density over 300 mA/mm | |
| Xiong et al. | Large-scale fabrication of submicrometer-gate-length mosfets with a trilayer ptse 2 channel grown by molecular beam epitaxy | |
| JP2020021829A (en) | Semiconductor device and manufacturing method thereof | |
| CN111430228A (en) | A kind of preparation method of ultra-high dielectric constant dielectric film | |
| JP2020021828A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP5520432B2 (en) | Manufacturing method of semiconductor transistor | |
| Xu et al. | Improved Electrical Properties of Ge p-MOSFET With $\hbox {HfO} _ {2} $ Gate Dielectric by Using $\hbox {TaO} _ {x}\hbox {N} _ {y} $ Interlayer | |
| US20250015141A1 (en) | Semiconductor device and formation method thereof | |
| CN110854062B (en) | Gallium oxide semiconductor structure, MOSFET device and preparation method | |
| JP3963446B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN111554573A (en) | Preparation method of fluorinated graphene/high-k dielectric composite structure | |
| CN107634097B (en) | Graphene field effect transistor and manufacturing method thereof | |
| CN111463129B (en) | GaN device based on in-situ passivation and oxidation process and preparation method thereof | |
| CN109904227A (en) | Diamond base field-effect transistor of low work function conductive grid and preparation method thereof | |
| CN108417488B (en) | Composite insulation structure, transistor and manufacturing method of composite insulation structure and transistor | |
| Savant et al. | Epitaxial high-K AlBN barrier GaN HEMTs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231025 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240702 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240809 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20241008 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20241011 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7576352 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |