JP7593511B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関する。

従来、Ｐ型のウェル領域から離れたＰ型のフローティング領域を、ゲートトレンチの底部に設ける構造が知られている（例えば特許文献１参照）。
特許文献１ 特開２０１９－９１８９２号公報

解決しようとする課題

半導体装置の耐圧または耐量が低下しないことが好ましい。

一般的開示

上記課題を解決するために、本発明の第１の態様においては、半導体装置を提供する。半導体装置は、上面および下面を有し、第１導電型のドリフト領域を含む半導体基板を備えてよい。半導体装置は、ドリフト領域と半導体基板の上面との間に設けられた第２導電型のベース領域を備えてよい。半導体装置は、半導体基板の上面からベース領域よりも下方まで設けられ、ゲートトレンチ部およびダミートレンチ部を含む複数のトレンチ部を備えてよい。半導体装置は、ゲートトレンチ部を含む２つ以上のトレンチ部の下端と接して設けられた第２導電型の第１下端領域を備えてよい。半導体装置は、上面視において第１下端領域とは異なる位置に配置され、半導体基板の上面からベース領域よりも下方まで設けられ、ベース領域よりもドーピング濃度の高い第２導電型のウェル領域を備えてよい。半導体装置は、上面視において、第１下端領域とウェル領域との間に、第１下端領域およびウェル領域とは分離して設けられ、ゲートトレンチ部を含む１つ以上のトレンチ部の下端と接して設けられた第２導電型の第２下端領域を備えてよい。

１つの第２下端領域が接するトレンチ部の個数は、１つの第１下端領域が接するトレンチ部の個数よりも少なくてよい。

１つの第２下端領域は、１つのゲートトレンチ部の下端と接しており、且つ、当該ゲートトレンチ部以外のゲートトレンチ部の下端には接していなくてよい。

１つの第１下端領域は、複数のゲートトレンチ部および複数のダミートレンチ部の下端と接していてよい。

１つの第２下端領域は、１つのゲートトレンチ部の下端と接しており、且つ、当該ゲートトレンチ部の隣に配置されたトレンチ部の下端には接していなくてよい。

１つの第２下端領域は、１つのゲートトレンチ部の下端と接しており、且つ、当該ゲートトレンチ部の隣に配置されたダミートレンチ部の下端と接していてよい。

ゲートトレンチ部の下端における第２下端領域のドーピング濃度は、ゲートトレンチ部の下端における第１下端領域のドーピング濃度よりも大きくてよい。

ゲートトレンチ部の下端における第２下端領域のドーピング濃度は、ゲートトレンチ部の下端における第１下端領域のドーピング濃度よりも大きくてよい。ダミートレンチ部の下端における第２下端領域のドーピング濃度は、ゲートトレンチ部の下端における第１下端領域のドーピング濃度よりも小さくてよい。

１つの第２下端領域の各トレンチ部の下端におけるドーピング濃度の平均値は、１つの第１下端領域の各トレンチ部の下端におけるドーピング濃度の平均値よりも小さくてよい。

半導体装置は、ダミートレンチ部の下端に接して設けられた第２導電型の第３下端領域を備えてよい。第３下端領域が接するダミートレンチ部は、第２下端領域が接するゲートトレンチ部の隣に配置されてよい。第３下端領域は、第１下端領域、第２下端領域およびウェル領域のいずれとも分離していてよい。

ダミートレンチ部の下端における第３下端領域のドーピング濃度は、ゲートトレンチ部の下端における第２下端領域のドーピング濃度よりも小さくてよい。

ゲートトレンチ部の長手方向に沿って、複数の第２下端領域が互いに離れて配置されていてよい。

半導体装置は、半導体基板の上面に露出し、ゲートトレンチ部と接して設けられ、ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を備えてよい。半導体装置は、半導体基板の上面に露出し、ゲートトレンチ部の長手方向に沿って、エミッタ領域と交互に配置され、ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域を備えてよい。第２下端領域は、上面視においてエミッタ領域と重なって配置されていてよい。

２つ以上のゲートトレンチ部のそれぞれに対して、互いに分離した第２下端領域が設けられていてよい。

第１下端領域とウェル領域との間に設けられた複数のゲートトレンチ部のうち、少なくとも１つのゲートトレンチ部の下端は第１導電型の領域と接していてよい。

第１下端領域に最も近いゲートトレンチ部の下端が第１導電型の領域と接していてよい。

ダミートレンチ部を間に挟まずに隣り合って配置された２つのゲートトレンチ部のうち、一方のゲートトレンチ部の下端に接して第２下端領域が設けられ、他方のゲートトレンチ部の下端は第１導電型の領域と接していてよい。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。 図１における領域Ｄの拡大図である。 図２におけるｅ－ｅ断面の一例を示す図である。 上面視におけるウェル領域１１および第１下端領域２０２の配置例を示す図である。 図４におけるｆ－ｆ断面の一例を示す図である。 ゲートトレンチ部４０およびダミートレンチ部３０の他の配列例を示す図である。 トレンチ部の下端の深さ位置における電界の、Ｘ軸方向における分布例を示す図である。 第２下端領域２０５の他の例を示す図である。 第１下端領域２０２および第２下端領域２０５の近傍の拡大図である。 図９Ｂは、図９Ａの形成工程の一例を示す図である。 分離領域２０４の他の構成例を示す図である。 第１下端領域２０２、第２下端領域２０５および第３下端領域２０７のＺ軸方向におけるドーピング濃度の分布例を示す図である。 分離領域２０４の他の例を示す図である。 分離領域２０４の他の例を示す図である。 図４におけるｇ－ｇ断面の一例を示す図である。 図５におけるｈ－ｈ断面の一例を示す図である。 図５におけるｈ－ｈ断面の一例を示す図である。 半導体装置１００の製造方法の一部の工程を示す図である。 下端領域形成段階Ｓ１７０４の一例を説明する図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。

本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。

本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。

また、半導体基板の深さ方向における中心から、半導体基板の上面までの領域を、上面側と称する場合がある。同様に、半導体基板の深さ方向における中心から、半導体基板の下面までの領域を、下面側と称する場合がある。

本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。

本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。

本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮ_Ｄ、アクセプタ濃度をＮ_Ａとすると、任意の位置における正味のネット・ドーピング濃度はＮ_Ｄ－Ｎ_Ａとなる。本明細書では、ネット・ドーピング濃度を単にドーピング濃度と記載する場合がある。

ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥を水素ドナーと称する場合がある。

本明細書において半導体基板は、Ｎ型のバルク・ドナーが全体に分布している。バルク・ドナーは、半導体基板の元となるインゴットの製造時に、インゴット内に略一様に含まれたドーパントによるドナーである。本例のバルク・ドナーは、水素以外の元素である。バルク・ドナーのドーパントは、例えばリン、アンチモン、ヒ素、セレンまたは硫黄であるが、これに限定されない。本例のバルク・ドナーは、リンである。バルク・ドナーは、Ｐ型の領域にも含まれている。半導体基板は、半導体のインゴットから切り出したウエハであってよく、ウエハを個片化したチップであってもよい。半導体のインゴットは、チョクラルスキー法（ＣＺ法）、磁場印加型チョクラルスキー法（ＭＣＺ法）、フロートゾーン法（ＦＺ法）のいずれかで製造されよい。本例におけるインゴットは、ＭＣＺ法で製造されている。ＭＣＺ法で製造された基板に含まれる酸素濃度は１×１０^１７～７×１０^{１ ７}／ｃｍ^３である。ＦＺ法で製造された基板に含まれる酸素濃度は１×１０^１５～５×１０^１６／ｃｍ^３である。酸素濃度が高い方が水素ドナーを生成しやすい傾向がある。バルク・ドナー濃度は、半導体基板の全体に分布しているバルク・ドナーの化学濃度を用いてよく、当該化学濃度の９０％から１００％の間の値であってもよい。また、半導体基板は、リン等のドーパントを含まないノンドープ基板を用いてもよい。その場合、ノンドーピング基板のバルク・ドナー濃度（Ｄ０）は例えば１×１０^１０／ｃｍ^３以上、５×１０^{１ ２}／ｃｍ^３以下である。ノンドーピング基板のバルク・ドナー濃度（Ｄ０）は、好ましくは１×１０^１１／ｃｍ^３以上である。ノンドーピング基板のバルク・ドナー濃度（Ｄ０）は、好ましくは５×１０^１２／ｃｍ^３以下である。尚、本発明における各濃度は、室温における値でよい。室温における値は、一例として３００Ｋ（ケルビン）（約２６．９℃）のときの値を用いてよい。

本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。本明細書の単位系は、特に断りがなければＳＩ単位系である。長さの単位をｃｍで表示することがあるが、諸計算はメートル（ｍ）に換算してから行ってよい。

本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。本明細書では、Ｎ型領域のドーピング濃度をドナー濃度と称する場合があり、Ｐ型領域のドーピング濃度をアクセプタ濃度と称する場合がある。

また、ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。本明細書において、単位体積当りの濃度表示にａｔоｍｓ／ｃｍ^３、または、／ｃｍ^３を用いる。この単位は、半導体基板内のドナーまたはアクセプタ濃度、または、化学濃度に用いられる。ａｔоｍｓ表記は省略してもよい。

ＳＲ法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。

ＣＶ法またはＳＲ法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。

図１は、本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。図１においては、各部材を半導体基板１０の上面に投影した位置を示している。図１においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。

半導体装置１００は、半導体基板１０を備えている。半導体基板１０は、半導体材料で形成された基板である。一例として半導体基板１０はシリコン基板である。半導体基板１０は、上面視において端辺１６２を有する。本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１６２を有する。図１においては、Ｘ軸およびＹ軸は、いずれかの端辺１６２と平行である。またＺ軸は、半導体基板１０の上面と垂直である。

半導体基板１０には活性部１６０が設けられている。活性部１６０は、半導体装置１００が動作した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１６０の上方には、エミッタ電極が設けられているが図１では省略している。活性部１６０は、上面視においてエミッタ電極で重なる領域を指してよい。また、上面視において活性部１６０で挟まれる領域も、活性部１６０に含めてよい。

活性部１６０には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のトランジスタ素子を含むトランジスタ部７０が設けられている。活性部１６０には、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部８０が更に設けられていてもよい。図１の例では、半導体基板１０の上面における所定の配列方向（本例ではＸ軸方向）に沿って、トランジスタ部７０およびダイオード部８０が交互に配置されている。本例の半導体装置１００は逆導通型ＩＧＢＴ（ＲＣ－ＩＧＢＴ）である。

図１においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。本明細書では、上面視において配列方向と垂直な方向を延伸方向（図１ではＹ軸方向）と称する場合がある。トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の延伸方向と、後述する各トレンチ部の長手方向とは同一であってよい。

ダイオード部８０は、半導体基板１０の下面と接する領域に、Ｎ＋型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部８０と称する。つまりダイオード部８０は、上面視においてカソード領域と重なる領域である。半導体基板１０の下面には、カソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。本明細書では、ダイオード部８０を、後述するゲート配線までＹ軸方向に延長した延長領域８１も、ダイオード部８０に含める場合がある。延長領域８１の下面には、コレクタ領域が設けられている。

トランジスタ部７０は、半導体基板１０の下面と接する領域に、Ｐ＋型のコレクタ領域を有する。また、トランジスタ部７０は、半導体基板１０の上面側に、Ｎ型のエミッタ領域、Ｐ型のベース領域、ゲート導電部およびゲート絶縁膜を有するゲート構造が周期的に配置されている。

半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１６４を有している。半導体装置１００は、アノードパッド、カソードパッドおよび電流検出パッド等のパッドを有してもよい。各パッドは、端辺１６２の近傍に配置されている。端辺１６２の近傍とは、上面視における端辺１６２と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。

ゲートパッド１６４には、ゲート電位が印加される。ゲートパッド１６４は、活性部１６０のゲートトレンチ部の導電部に電気的に接続される。半導体装置１００は、ゲートパッド１６４とゲートトレンチ部とを接続するゲート配線を備える。図１においては、ゲート配線に斜線のハッチングを付している。

本例のゲート配線は、外周ゲート配線１３０と、活性側ゲート配線１３１とを有している。外周ゲート配線１３０は、上面視において活性部１６０と半導体基板１０の端辺１６２との間に配置されている。本例の外周ゲート配線１３０は、上面視において活性部１６０を囲んでいる。上面視において外周ゲート配線１３０に囲まれた領域を活性部１６０としてもよい。また、ゲート配線の下方には、ウェル領域が形成されている。ウェル領域とは、後述するベース領域よりも高濃度のＰ型領域であり、半導体基板１０の上面からベース領域よりも深い位置まで形成されている。上面視においてウェル領域で囲まれる領域を活性部１６０としてもよい。

外周ゲート配線１３０は、ゲートパッド１６４と接続されている。外周ゲート配線１３０は、半導体基板１０の上方に配置されている。外周ゲート配線１３０は、アルミニウム等を含む金属配線であってよい。

活性側ゲート配線１３１は、活性部１６０に設けられている。活性部１６０に活性側ゲート配線１３１を設けることで、半導体基板１０の各領域について、ゲートパッド１６４からの配線長のバラツキを低減できる。

外周ゲート配線１３０および活性側ゲート配線１３１は、活性部１６０のゲートトレンチ部と接続される。外周ゲート配線１３０および活性側ゲート配線１３１は、半導体基板１０の上方に配置されている。外周ゲート配線１３０および活性側ゲート配線１３１は、不純物がドープされたポリシリコン等の半導体で形成された配線であってよい。

活性側ゲート配線１３１は、外周ゲート配線１３０と接続されてよい。本例の活性側ゲート配線１３１は、活性部１６０を挟む一方の外周ゲート配線１３０から他方の外周ゲート配線１３０まで、活性部１６０をＹ軸方向の略中央で横切るように、Ｘ軸方向に延伸して設けられている。活性側ゲート配線１３１により活性部１６０が分割されている場合、それぞれの分割領域において、トランジスタ部７０およびダイオード部８０がＸ軸方向に交互に配置されてよい。

また、半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１６０に設けられたトランジスタ部の動作を模擬する不図示の電流検出部を備えてもよい。

本例の半導体装置１００は、上面視において、活性部１６０と端辺１６２との間に、エッジ終端構造部９０を備える。本例のエッジ終端構造部９０は、外周ゲート配線１３０と端辺１６２との間に配置されている。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、活性部１６０を囲んで環状に設けられたガードリング、フィールドプレートおよびリサーフのうちの少なくとも一つを備えていてよい。

図２は、図１における領域Ｄの拡大図である。領域Ｄは、トランジスタ部７０、ダイオード部８０、および、活性側ゲート配線１３１を含む領域である。本例の半導体装置１００は、半導体基板１０の上面側の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。また、本例の半導体装置１００は、半導体基板１０の上面の上方に設けられたエミッタ電極５２および活性側ゲート配線１３１を備える。エミッタ電極５２および活性側ゲート配線１３１は互いに分離して設けられる。

エミッタ電極５２および活性側ゲート配線１３１と、半導体基板１０の上面との間には層間絶縁膜が設けられるが、図２では省略している。本例の層間絶縁膜には、コンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。図２においては、それぞれのコンタクトホール５４に斜線のハッチングを付している。

エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。エミッタ電極５２は、コンタクトホール５４を通って、半導体基板１０の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、層間絶縁膜に設けられたコンタクトホールを通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２は、Ｙ軸方向におけるダミートレンチ部３０の先端などにおいて、ダミートレンチ部３０のダミー導電部と接続されてよい。あるいは、ダミートレンチ部３０のダミー導電部は、エミッタ電極５２およびゲート導電部と接続されなくてよく、エミッタ電極５２の電位およびゲート導電部の電位とは異なる電位に制御されてもよい。

活性側ゲート配線１３１は、層間絶縁膜に設けられたコンタクトホールを通って、ゲートトレンチ部４０と接続する。活性側ゲート配線１３１は、Ｙ軸方向におけるゲートトレンチ部４０の先端部４１において、ゲートトレンチ部４０のゲート導電部と接続されてよい。活性側ゲート配線１３１は、ダミートレンチ部３０内のダミー導電部とは接続されない。

エミッタ電極５２は、金属を含む材料で形成される。図２においては、エミッタ電極５２が設けられる範囲を示している。例えば、エミッタ電極５２の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金、例えばＡｌＳｉ、ＡｌＳｉＣｕ等の金属合金で形成される。エミッタ電極５２は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。

ウェル領域１１は、活性側ゲート配線１３１と重なって設けられている。ウェル領域１１は、活性側ゲート配線１３１と重ならない範囲にも、所定の幅で延伸して設けられている。本例のウェル領域１１は、コンタクトホール５４のＹ軸方向の端から、活性側ゲート配線１３１側に離れて設けられている。ウェル領域１１は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のベース領域１４はＰ－型であり、ウェル領域１１はＰ＋型である。

トランジスタ部７０およびダイオード部８０のそれぞれは、配列方向に複数配列されたトレンチ部を有する。本例のトランジスタ部７０には、配列方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に設けられている。本例のダイオード部８０には、複数のダミートレンチ部３０が、配列方向に沿って設けられている。本例のダイオード部８０には、ゲートトレンチ部４０が設けられていない。

本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向に沿って延伸する２つの直線部分３９（延伸方向に沿って直線状であるトレンチの部分）と、２つの直線部分３９を接続する先端部４１を有してよい。図２における延伸方向はＹ軸方向である。

先端部４１の少なくとも一部は、上面視において曲線状に設けられることが好ましい。２つの直線部分３９のＹ軸方向における端部どうしを先端部４１が接続することで、直線部分３９の端部における電界集中を緩和できる。

トランジスタ部７０において、ダミートレンチ部３０はゲートトレンチ部４０のそれぞれの直線部分３９の間に設けられる。それぞれの直線部分３９の間には、１本のダミートレンチ部３０が設けられてよく、複数本のダミートレンチ部３０が設けられていてもよい。ダミートレンチ部３０は、延伸方向に延伸する直線形状を有してよく、ゲートトレンチ部４０と同様に、直線部分２９と先端部３１とを有していてもよい。図２に示した半導体装置１００は、先端部３１を有さない直線形状のダミートレンチ部３０と、先端部３１を有するダミートレンチ部３０の両方を含んでいる。

ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０のＹ軸方向の端部は、上面視においてウェル領域１１に設けられる。つまり、各トレンチ部のＹ軸方向の端部において、各トレンチ部の深さ方向の底部は、ウェル領域１１に覆われている。これにより、各トレンチ部の当該底部における電界集中を緩和できる。

配列方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板１０の内部において、トレンチ部に挟まれた領域を指す。一例としてメサ部の上端は半導体基板１０の上面である。メサ部の下端の深さ位置は、トレンチ部の下端の深さ位置と同一である。本例のメサ部は、半導体基板１０の上面において、トレンチに沿って延伸方向（Ｙ軸方向）に延伸して設けられている。本例では、トランジスタ部７０にはメサ部６０が設けられ、ダイオード部８０にはメサ部６１が設けられている。本明細書において単にメサ部と称した場合、メサ部６０およびメサ部６１のそれぞれを指している。

それぞれのメサ部には、ベース領域１４が設けられる。メサ部において半導体基板１０の上面に露出したベース領域１４のうち、活性側ゲート配線１３１に最も近く配置された領域をベース領域１４－ｅとする。図２においては、それぞれのメサ部の延伸方向における一方の端部に配置されたベース領域１４－ｅを示しているが、それぞれのメサ部の他方の端部にもベース領域１４－ｅが配置されている。それぞれのメサ部には、上面視においてベース領域１４－ｅに挟まれた領域に、第１導電型のエミッタ領域１２および第２導電型のコンタクト領域１５の少なくとも一方が設けられてよい。本例のエミッタ領域１２はＮ＋型であり、コンタクト領域１５はＰ＋型である。エミッタ領域１２およびコンタクト領域１５は、深さ方向において、ベース領域１４と半導体基板１０の上面との間に設けられてよい。

トランジスタ部７０のメサ部６０は、半導体基板１０の上面に露出したエミッタ領域１２を有する。エミッタ領域１２は、ゲートトレンチ部４０に接して設けられている。ゲートトレンチ部４０に接するメサ部６０は、半導体基板１０の上面に露出したコンタクト領域１５が設けられていてよい。

メサ部６０におけるコンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ軸方向における一方のトレンチ部から、他方のトレンチ部まで設けられる。一例として、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿って交互に配置されている。

他の例においては、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。

ダイオード部８０のメサ部６１には、エミッタ領域１２が設けられていない。メサ部６１の上面には、ベース領域１４およびコンタクト領域１５が設けられてよい。メサ部６１の上面においてベース領域１４－ｅに挟まれた領域には、それぞれのベース領域１４－ｅに接してコンタクト領域１５が設けられてよい。メサ部６１の上面においてコンタクト領域１５に挟まれた領域には、ベース領域１４が設けられてよい。ベース領域１４は、コンタクト領域１５に挟まれた領域全体に配置されてよい。

それぞれのメサ部の上方には、コンタクトホール５４が設けられている。コンタクトホール５４は、ベース領域１４－ｅに挟まれた領域に配置されている。本例のコンタクトホール５４は、コンタクト領域１５、ベース領域１４およびエミッタ領域１２の各領域の上方に設けられる。コンタクトホール５４は、ベース領域１４－ｅおよびウェル領域１１に対応する領域には設けられない。コンタクトホール５４は、メサ部６０の配列方向（Ｘ軸方向）における中央に配置されてよい。

ダイオード部８０において、半導体基板１０の下面と隣接する領域には、Ｎ＋型のカソード領域８２が設けられる。半導体基板１０の下面において、カソード領域８２が設けられていない領域には、Ｐ＋型のコレクタ領域２２が設けられてよい。カソード領域８２およびコレクタ領域２２は、半導体基板１０の下面２３と、バッファ領域２０との間に設けられている。図２においては、カソード領域８２およびコレクタ領域２２の境界を点線で示している。

カソード領域８２は、Ｙ軸方向においてウェル領域１１から離れて配置されている。これにより、比較的にドーピング濃度が高く、且つ、深い位置まで形成されているＰ型の領域（ウェル領域１１）と、カソード領域８２との距離を確保して、耐圧を向上できる。本例のカソード領域８２のＹ軸方向における端部は、コンタクトホール５４のＹ軸方向における端部よりも、ウェル領域１１から離れて配置されている。他の例では、カソード領域８２のＹ軸方向における端部は、ウェル領域１１とコンタクトホール５４との間に配置されていてもよい。

図３は、図２におけるｅ－ｅ断面の一例を示す図である。ｅ－ｅ断面は、エミッタ領域１２およびカソード領域８２を通過するＸＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。

層間絶縁膜３８は、半導体基板１０の上面に設けられている。層間絶縁膜３８は、ホウ素またはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜３８には、図２において説明したコンタクトホール５４が設けられている。

エミッタ電極５２は、層間絶縁膜３８の上方に設けられる。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４を通って、半導体基板１０の上面２１と接触している。コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成されている。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向（Ｚ軸方向）を深さ方向と称する。

半導体基板１０は、Ｎ型またはＮ－型のドリフト領域１８を有する。ドリフト領域１８は、トランジスタ部７０およびダイオード部８０のそれぞれに設けられている。

トランジスタ部７０のメサ部６０には、Ｎ＋型のエミッタ領域１２およびＰ－型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはドリフト領域１８が設けられている。メサ部６０には、Ｎ＋型の蓄積領域１６が設けられてもよい。蓄積領域１６は、ベース領域１４とドリフト領域１８との間に配置される。

エミッタ領域１２は半導体基板１０の上面２１に露出しており、且つ、ゲートトレンチ部４０と接して設けられている。エミッタ領域１２は、メサ部６０の両側のトレンチ部と接していてよい。エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度が高い。

ベース領域１４は、エミッタ領域１２の下方に設けられている。本例のベース領域１４は、エミッタ領域１２と接して設けられている。ベース領域１４は、メサ部６０の両側のトレンチ部と接していてよい。

蓄積領域１６は、ベース領域１４の下方に設けられている。蓄積領域１６は、ドリフト領域１８よりもドーピング濃度が高いＮ＋型の領域である。すなわち蓄積領域１６は、ドナー濃度がドリフト領域１８よりも高い。ドリフト領域１８とベース領域１４との間に高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。蓄積領域１６は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。

ダイオード部８０のメサ部６１には、半導体基板１０の上面２１に接して、Ｐ－型のベース領域１４が設けられている。ベース領域１４の下方には、ドリフト領域１８が設けられている。メサ部６１において、ベース領域１４の下方に蓄積領域１６が設けられていてもよい。

トランジスタ部７０およびダイオード部８０のそれぞれにおいて、ドリフト領域１８の下にはＮ＋型のバッファ領域２０が設けられてよい。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ドリフト領域１８よりもドーピング濃度の高い濃度ピークを有してよい。濃度ピークのドーピング濃度とは、濃度ピークの頂点におけるドーピング濃度を指す。また、ドリフト領域１８のドーピング濃度は、ドーピング濃度分布がほぼ平坦な領域におけるドーピング濃度の平均値を用いてよい。

バッファ領域２０は、半導体基板１０の深さ方向（Ｚ軸方向）において、２つ以上の濃度ピークを有してよい。バッファ領域２０の濃度ピークは、例えば水素（プロトン）またはリンの化学濃度ピークと同一の深さ位置に設けられていてよい。バッファ領域２０は、ベース領域１４の下端から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。

トランジスタ部７０において、バッファ領域２０の下には、Ｐ＋型のコレクタ領域２２が設けられる。コレクタ領域２２のアクセプタ濃度は、ベース領域１４のアクセプタ濃度より高い。コレクタ領域２２は、ベース領域１４と同一のアクセプタを含んでよく、異なるアクセプタを含んでもよい。コレクタ領域２２のアクセプタは、例えばボロンである。

ダイオード部８０において、バッファ領域２０の下には、Ｎ＋型のカソード領域８２が設けられる。カソード領域８２のドナー濃度は、ドリフト領域１８のドナー濃度より高い。カソード領域８２のドナーは、例えば水素またはリンである。なお、各領域のドナーおよびアクセプタとなる元素は、上述した例に限定されない。コレクタ領域２２およびカソード領域８２は、半導体基板１０の下面２３に露出しており、コレクタ電極２４と接続している。コレクタ電極２４は、半導体基板１０の下面２３全体と接触してよい。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成される。

半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ベース領域１４の下方まで設けられている。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらのドーピング領域も貫通している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。

上述したように、トランジスタ部７０には、ゲートトレンチ部４０およびダミートレンチ部３０が設けられている。ダイオード部８０には、ダミートレンチ部３０が設けられ、ゲートトレンチ部４０が設けられていない。本例においてダイオード部８０とトランジスタ部７０のＸ軸方向における境界は、カソード領域８２とコレクタ領域２２の境界である。

ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。

ゲート導電部４４は、深さ方向において、ベース領域１４よりも長く設けられてよい。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４は、ゲート配線に電気的に接続されている。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。

ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、エミッタ電極５２に電気的に接続されている。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。

本例のゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われている。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。本明細書では、ゲートトレンチ部４０の下端の深さ位置をＺｔとする。

本例の半導体装置１００は、トレンチ部の下端と接して設けられたＰ型の第１下端領域２０２を備える。第１下端領域２０２のドーピング濃度は、ベース領域１４のドーピング濃度以下であってよい。本例の第１下端領域２０２のドーピング濃度は、ベース領域１４のドーピング濃度よりも低い。Ｐ型のドーパントは、ボロンであってよく、アルミニウムであってよい。

第１下端領域２０２は、ベース領域１４とは離れて配置されている。第１下端領域２０２とベース領域１４との間には、Ｎ型の領域（本例では蓄積領域１６およびドリフト領域１８の少なくとも一方）が設けられている。

第１下端領域２０２は、Ｘ軸方向において２つ以上のトレンチ部の下端と接するように、連続して設けられている。つまり第１下端領域２０２は、トレンチ部の間のメサ部を覆うように設けられている。第１下端領域２０２は、複数のメサ部を覆っていてよい。本例の第１下端領域２０２は、ゲートトレンチ部４０を含む２つ以上のトレンチ部の下端と接して設けられている。

第１下端領域２０２は、それぞれのトランジスタ部７０において、２つ以上のトレンチ部の下端と接していてよい。また、第１下端領域２０２は、それぞれのトランジスタ部７０において２つ以上のゲートトレンチ部４０の下端と接していてもよい。第１下端領域２０２は、それぞれのトランジスタ部７０において２つ以上のダミートレンチ部３０の下端とも接していてよい。第１下端領域２０２は、少なくとも一つのトランジスタ部７０において、全てのトレンチ部の下端と接していてもよい。また第１下端領域２０２は、少なくとも一つのトランジスタ部７０において、全てのゲートトレンチ部４０の下端と接していてもよい。

第１下端領域２０２は、それぞれのダイオード部８０において、２つ以上のトレンチ部の下端と接していてよい。第１下端領域２０２は、少なくとも一つのダイオード部８０において、全てのトレンチ部の下端と接していてもよい。

第１下端領域２０２は、Ｙ軸方向に延伸して設けられている。第１下端領域２０２のＹ軸方向の長さは、トレンチ部のＹ軸方向の長さより短い。また、第１下端領域２０２のＹ軸方向の長さは、トレンチ部のＹ軸方向の長さの５０％以上であってよく、７０％以上であってよく、９０％以上であってもよい。

第１下端領域２０２を設けることで、半導体装置１００がターンオンした時の、トレンチ部の下端近傍における電位上昇を抑制できる。このため、ターンオン時におけるエミッタコレクタ間電圧の波形の傾き（ｄｖ／ｄｔ）を小さくでき、スイッチング時の電圧または電流波形のノイズを低減できる。

なお第１下端領域２０２の電位は、エミッタ電極５２の電位とは異なる。上述したように、第１下端領域２０２は、エミッタ電極５２と接続されるベース領域１４とは、Ｚ軸方向において離れて配置されている。また第１下端領域２０２は、エミッタ電極５２と接続されるウェル領域とは、上面視において離れて配置されている。活性部１６０は、Ｘ軸方向およびＹ軸方向の少なくとも一方において、第１下端領域２０２が設けられていない部分を有してよい。第１下端領域２０２は、いずれの電極とも接続されていない、電気的にフローティングな領域であってよい。

図４は、上面視におけるウェル領域１１および第１下端領域２０２の配置例を示す図である。本例の第１下端領域２０２は、活性部１６０に設けられる。第１下端領域２０２は、上面視において活性部１６０の５０％以上の領域に設けられてよく、７０％以上の領域に設けられてよく、９０％以上の領域に設けられてもよい。

図１に示したゲート配線の下方には、ウェル領域１１が設けられている。上面視においてウェル領域１１と第１下端領域２０２とは異なる位置に配置されている。図４に示すように、上面視においてウェル領域１１は第１下端領域２０２を囲むように配置されていてよい。図４に示すように、第１下端領域２０２が複数の領域に分割されている場合、ウェル領域１１はそれぞれの第１下端領域２０２を囲んでよい。

上面視において、ウェル領域１１と第１下端領域２０２との間には、分離領域２０４が設けられる。分離領域２０４は、ウェル領域１１と第１下端領域２０２とを分離するＮ型領域を含む。当該Ｎ型領域は、例えばドリフト領域１８である。Ｎ型領域は、上面視において第１下端領域２０２を囲むように配置される。ウェル領域１１は、上面視において分離領域２０４を囲むように配置されている。図４においては、分離領域２０４に斜線のハッチングを付している。ウェル領域１１と第１下端領域２０２との間に分離領域２０４を設けることで、第１下端領域２０２がウェル領域１１と同電位になることを防げる。これにより第１下端領域２０２がエミッタ電位となることを抑制し、トランジスタ部７０およびダイオード部８０を動作させることができる。

本例では、活性部１６０において第１下端領域２０２が設けられていない領域の全体に分離領域２０４が設けられている。なお活性部１６０の内部において第１下端領域２０２が設けられていない部分が存在する場合、当該部分にも分離領域２０４が設けられてよい。活性部１６０の内部に配置された分離領域２０４は、上面視において第１下端領域２０２に囲まれていてよい。

図５は、図４におけるｆ－ｆ断面の一例を示す図である。ｆ－ｆ断面は、第１下端領域２０２、分離領域２０４およびウェル領域１１を通過するＸＺ面である。つまりｆ－ｆ断面は、活性部１６０とウェル領域１１との境界近傍におけるＸＺ面である。なお図５においては、半導体基板１０の構造を示しており、半導体基板１０の上下に配置された電極および絶縁膜等の構成を省略している。また図５においては、ゲートトレンチ部４０に符号Ｇを付し、ダミートレンチ部３０に符号Ｅを付している。

図５に示すｆ－ｆ断面には、複数のトランジスタ部７０のうち、Ｘ軸方向において最も端に配置されたトランジスタ部７０が含まれている。トランジスタ部７０の構造は、図２および図３において説明したトランジスタ部７０と同様である。なお図５においては、Ｇ／Ｅ／Ｇ／Ｅ／・・のように、２つのゲートトレンチ部４０の間に１つのダミートレンチ部３０が配列されているが、Ｇ／Ｅ／Ｅ／Ｇ／Ｅ／Ｅ／・・のように２つのゲートトレンチ部４０の間に２つのダミートレンチ部３０が配列されていてもよい。ゲートトレンチ部４０およびダミートレンチ部３０の配列は、他の構造を有していてもよい。また、分離領域２０４の複数のトレンチ部は、Ｘ軸方向において一定の間隔で配置されてよい。分離領域２０４のトレンチ部の間隔は、トランジスタ部７０のトレンチ部の間隔と同一であってよい。

トランジスタ部７０のトレンチ部の下端には、第１下端領域２０２が設けられている。エミッタ領域１２が隣接して設けられたゲートトレンチ部４０（Ｇ）のうち、Ｘ軸方向において最も端に配置されたゲートトレンチ部４０（Ｇ）の中央をトランジスタ部７０のＸ軸方向の端部とする。第１下端領域２０２は、トランジスタ部７０よりもＸ軸方向において外側まで延伸していてもよい。つまり第１下端領域２０２は、ゲートトレンチ部４０およびエミッタ領域１２を含むゲート構造が設けられていない領域まで延伸していてもよい。

ウェル領域１１は、半導体基板１０の上面２１からベース領域１４よりも下方まで設けられる。ウェル領域１１は、ベース領域１４よりもドーピング濃度の高いＰ＋型の領域である。

上面視において、第１下端領域２０２とウェル領域１１との間の領域を、分離領域２０４とする。分離領域２０４には、１つ以上のトレンチ部が設けられる。本例の分離領域２０４には、１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０が設けられている。分離領域２０４におけるトレンチ部のＸ軸方向の配列は、トランジスタ部７０と同一であってよく、異なっていてもよい。

分離領域２０４のメサ部には、ベース領域１４が設けられている。ベース領域１４と半導体基板１０の上面２１との間には、コンタクト領域１５が設けられてもよい。また、ベース領域１４と半導体基板１０の上面２１との間には、エミッタ領域１２が設けられていてもよい。また、分離領域２０４のメサ部には、蓄積領域１６が設けられていてよく、設けられていなくてもよい。例えば分離領域２０４のメサ部のうち、トランジスタ部７０に最も近い１つ以上のメサ部には、蓄積領域１６が設けられていてもよい。

本例の第１下端領域２０２は、ウェル領域１１よりもドーピング濃度の低いＰ型の領域である。第１下端領域２０２は、トランジスタ部７０の少なくとも一部の領域に配置されている。本例の第１下端領域２０２は、トランジスタ部７０の端部よりもウェル領域１１側に延伸している。他の例では、第１下端領域２０２は、トランジスタ部７０の端部で終端していてよく、トランジスタ部７０の内部で終端していてもよい。

分離領域２０４は、第２下端領域２０５を１つ以上有する。第２下端領域２０５は、ゲートトレンチ部４０を含む１つ以上のトレンチ部の下端と接して設けられた第２導電型の領域である。第２下端領域２０５は、第１下端領域２０２よりもドーピング濃度が高くてよく、低くてよく、同一であってもよい。

第２下端領域２０５は、トレンチ部の延伸方向（Ｙ軸方向）に沿って連続して設けられてよい。第２下端領域２０５のＹ軸方向の長さは、第１下端領域２０２のＹ軸方向の長さと同一であってよく、第１下端領域２０２のＹ軸方向の長さの８０％以上、１２０％以下の長さであってもよい。第２下端領域２０５は、トレンチ部の延伸方向（Ｙ軸方向）に沿って離散的に設けられてもよい。

第２下端領域２０５は、上面視において、第１下端領域２０２とウェル領域１１との間に設けられる。本例の第２下端領域２０５は、Ｘ軸方向において、第１下端領域２０２とウェル領域１１との間に設けられる。第２下端領域２０５は、第１下端領域２０２およびウェル領域１１とは分離して設けられる。上面視において、第２下端領域２０５と第１下端領域２０２との間には、ドリフト領域１８等のＮ型領域が設けられている。上面視において、第２下端領域２０５とウェル領域１１との間には、ドリフト領域１８等のＮ型領域が設けられている。また、複数の第２下端領域２０５が設けられる場合、上面視において２つの第２下端領域２０５の間には、ドリフト領域１８等のＮ型領域が設けられている。

Ｘ軸方向において、第１下端領域２０２と第２下端領域２０５との距離は、分離領域２０４におけるメサ部の幅よりも大きくてよく、小さくてもよい。また、Ｘ軸方向において、隣り合う２つの第２下端領域２０５の距離は、分離領域２０４におけるメサ部の幅よりも大きくてよく、小さくてもよい。またＸ軸方向において、ウェル領域１１と第２下端領域２０５との距離は、分離領域２０４におけるメサ部の幅よりも大きくてよく、小さくてもよい。

なお第２下端領域２０５の電位は、エミッタ電極５２の電位とは異なる。第２下端領域２０５は、エミッタ電極５２と接続されるベース領域１４とは、Ｚ軸方向において離れて配置されている。また第２下端領域２０５は、エミッタ電極５２と接続されるウェル領域１１とは、上面視において離れて配置されている。第２下端領域２０５は、いずれの電極とも接続されていない、電気的にフローティングな領域であってよい。

上述したように、第１下端領域２０２を設けることで、半導体装置１００がターンオンした時の、トレンチ部の下端近傍における電位上昇を抑制できる。このため、ターンオン時におけるエミッタコレクタ間電圧の波形の傾き（ｄｖ／ｄｔ）を小さくでき、スイッチング時の電圧または電流波形のノイズを低減できる。また分離領域２０４を設けることで、第１下端領域２０２とウェル領域１１とを分離でき、トランジスタ部７０およびダイオード部８０を動作させることができる。一方で、第１下端領域２０２が存在する領域と、存在しない領域とで、トレンチ部下端近傍の電界にアンバランスが生じてしまう。特に第１下端領域２０２を設けないゲートトレンチ部４０の下端近傍に電界が集中してアバランシェが発生しやすくなり、クランプ耐量およびラッチアップ耐量が低下してしまう。

これに対して半導体装置１００においては、分離領域２０４における少なくとも１つのゲートトレンチ部４０の下端に、第２下端領域２０５を設ける。これにより、分離領域２０４のゲートトレンチ部４０の下端近傍における電界集中を緩和できる。このため、半導体装置１００の耐圧または耐量を向上できる。

第２下端領域２０５は、分離領域２０４における２つ以上のゲートトレンチ部４０のそれぞれに対して設けられてよい。それぞれの第２下端領域２０５は、互いに分離している。図５の例では、分離領域２０４における全てのゲートトレンチ部４０の下端に第２下端領域２０５が設けられている。本例において、それぞれの第２下端領域２０５は、１つのゲートトレンチ部４０の下端と接しており、且つ、当該１つのゲートトレンチ部４０以外の他のゲートトレンチ部４０の下端とは接していない。図５の例では、それぞれの第２下端領域２０５は、１つのゲートトレンチ部４０の下端と接しており、他のトレンチ部の下端とは接していない。第２下端領域２０５のＸ軸方向の幅は、ゲートトレンチ部４０のＸ軸方向の幅より小さくてよく、同一であってよく、大きくてもよい。第２下端領域２０５は、ゲートトレンチ部４０の最も下方の箇所（例えばゲートトレンチ部４０の底面）を覆っていることが好ましい。

第２下端領域２０５は、第１下端領域２０２と同一の深さ位置に設けられた部分を有してよい。つまり第２下端領域２０５が設けられるＺ軸方向の範囲と、第１下端領域２０２が設けられるＺ軸方向の範囲とは、少なくとも部分的に重複してよい。第２下端領域２０５とベース領域１４との間には、ドリフト領域１８および蓄積領域１６の少なくとも一方が配置されてよい。

図６は、ゲートトレンチ部４０およびダミートレンチ部３０の他の配列例を示す図である。本例の活性部１６０には、２つのゲートトレンチ部４０の間に２つのダミートレンチ部３０が設けられている。また、ゲートトレンチ部４０は、Ｘ方向において連続して配置されていない。つまり、１つのゲートトレンチ部４０と、２つのダミートレンチ部３０とが交互に配置されている。他の構造は、図１から図５において説明した例と同様である。本例においても分離領域２０４の１つ以上のゲートトレンチ部４０には、第２下端領域２０５が設けられている。

図５および図６のいずれの例においても、１つの第２下端領域２０５が接するトレンチ部の個数は、１つの第１下端領域２０２が接するトレンチ部の個数よりも少ない。例えば図６の例では、１つの第２下端領域２０５が接するトレンチ部の個数は１個であるのに対して、１つの第１下端領域２０２は、複数のトレンチ部と接している。１つの第１下端領域２０２は、複数のゲートトレンチ部４０および複数のダミートレンチ部３０の下端と接していてよい。

図７は、トレンチ部の下端の深さ位置における電界の、Ｘ軸方向における分布例を示す図である。図７は、定格電流の５倍以上（本例では６倍）の電流が流れているトランジスタ部７０をターンオフした場合の電界分布を示している。図７においては、ゲートトレンチ部４０の下端のＸ軸方向の位置を記号Ｇで示し、ダミートレンチ部３０の下端のＸ軸方向の位置を記号Ｅで示している。また、第１下端領域２０２および第２下端領域２０５が設けられるＸ軸方向の位置を模式的に示している。なお、図７における実線は、図６に示したように第１下端領域２０２および第２下端領域２０５を設けた場合の電界分布であり、破線は、第２下端領域２０５を設けず、第１下端領域２０２だけを設けた場合の電界分布である。

第２下端領域２０５を設けない場合、図７の破線で示すように、第１下端領域２０２で覆われていないトレンチ部の下端における電界が大きくなる。特にゲートトレンチ部４０（Ｇ）の下端における電界集中が顕著である。このため、当該ゲートトレンチ部４０の下端近傍に電界が集中してアバランシェが発生しやすくなり、クランプ耐量およびラッチアップ耐量が低下してしまう。

これに対して第２下端領域２０５を設けることで、図７の実線に示すように、当該ゲートトレンチ部４０の下端近傍における電界を減少できる。このため、半導体装置１００の耐圧および耐量を向上できる。

図８は、第２下端領域２０５の他の例を示す図である。本例の第２下端領域２０５は、１つのゲートトレンチ部４０の下端と接しており、且つ、Ｘ軸方向において当該ゲートトレンチ部４０の隣に配置されたダミートレンチ部３０の下端とも接している。図８の例では、第２下端領域２０５は、１つのゲートトレンチ部４０の下端、および、Ｘ軸方向において当該ゲートトレンチ部４０を挟む２つのダミートレンチ部３０の下端に接している。隣り合うダミートレンチ部３０に挟まれたメサ部６０の下方の少なくとも一部分には、第２下端領域２０５は設けられていない。すなわち、隣り合う２つのダミートレンチ部３０に設けられた２つの第２下端領域２０５は互いに分離されている。上面視において、分離された２つの第２下端領域２０５の間には、Ｎ型領域が設けられている。当該Ｎ型領域は、例えばドリフト領域１８である。このような構成により、これらのダミートレンチ部３０の下端近傍における電界集中も緩和できる。このため、半導体装置１００の耐圧および耐量を更に向上できる。

図９Ａは、第１下端領域２０２および第２下端領域２０５の近傍の拡大図である。本例の第２下端領域２０５は、複数のトレンチ部の下端と接している。ゲートトレンチ部４０の下端における第２下端領域２０５のドーピング濃度をＤｇとする。ドーピング濃度Ｄｇは、ゲートトレンチ部４０の最も下方の点を通り、且つ、Ｚ軸に平行なｍ－ｍ線における、第２下端領域２０５のドーピング濃度の積分値Ｉ_Ｄｇを、第２下端領域２０５の上端から下端までの深さ方向の幅Ｔ２で割った平均値であってよく、最大値であってもよい。同様に、ダミートレンチ部３０の下端における第２下端領域２０５のドーピング濃度をＤｄとする。ドーピング濃度Ｄｄは、ダミートレンチ部３０の最も下方の点を通り、且つ、Ｚ軸に平行なｋ－ｋ線における、第２下端領域２０５のドーピング濃度の積分値Ｉ_Ｄｄを、第２下端領域２０５の上端から下端までの深さ方向の幅Ｔ２で割った平均値であってよく、最大値であってもよい。

ドーピング濃度Ｄｇは、ドーピング濃度Ｄｄよりも大きくてよい。積分値Ｉ_Ｄｇは、積分値Ｉ_Ｄｄよりも大きくてよい。図７に示すように、ダミートレンチ部３０よりもゲートトレンチ部４０に電界が集中しやすいので、ドーピング濃度Ｄｇもしくは積分値Ｉ_Ｄｇを比較的に大きくすることで、ゲートトレンチ部４０に対する電界集中を緩和でき、半導体装置１００の耐圧および耐量を向上できる。

また、第１下端領域２０２の、ゲートトレンチ部４０の下端におけるドーピング濃度をＤ１とする。ドーピング濃度Ｄ１は、ゲートトレンチ部４０の最も下方の点を通り、且つ、Ｚ軸に平行なｉ－ｉ線における、第１下端領域２０２のドーピング濃度の積分値Ｉ_Ｄ１を、第１下端領域２０２の上端から下端までの深さ方向の幅Ｔ１で割った平均値であってよく、最大値であってもよい。第１下端領域２０２は、ゲートトレンチ部４０の下端およびダミートレンチ部３０の下端において、同一のドーピング濃度を有してよい。

ドーピング濃度Ｄｇは、ドーピング濃度Ｄ１よりも大きくてよい。積分値Ｉ_Ｄｇは、積分値Ｉ_Ｄ１よりも大きくてよい。これにより、分離領域２０４におけるゲートトレンチ部４０に対する電界集中を緩和できる。ドーピング濃度Ｄｇは、ドーピング濃度Ｄ１の２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。また、ドーピング濃度Ｄｄは、ドーピング濃度Ｄ１よりも小さくてよい。積分値Ｉ_Ｄｇは、積分値Ｉ_Ｄ１の２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。また、積分値Ｉ_Ｄｄは、積分値Ｉ_Ｄ１よりも小さくてよい。このような構成により、各トレンチ部の下端の電界を均一化しやすくなる。ドーピング濃度Ｄｄは、ドーピング濃度Ｄ１の０．５倍以下であってよく、０．２倍以下であってよく、０．１倍以下であってもよい。積分値Ｉ_Ｄｄは、積分値Ｉ_Ｄ１の０．５倍以下であってよく、０．２倍以下であってよく、０．１倍以下であってもよい。

また、１つの第１下端領域２０２が接するトレンチ部の個数をｑ個とする。図８の例では、ｑは４以上の整数である。１つの第１下端領域２０２の各トレンチ部の下端におけるドーピング濃度の総和を、Ｄｓｕｍ１とする。同様に、１つの第２下端領域２０５が接するトレンチ部の個数をｒ個とする。図８の例では、ｒは３である。１つの第２下端領域２０５の各トレンチ部の下端におけるドーピング濃度の総和を、Ｄｓｕｍ２とする。Ｄｓｕｍ２／ｒは、Ｄｓｕｍ１／ｑよりも小さくてよい。つまり、１つの第２下端領域２０５に接する各トレンチ部の下端におけるドーピング濃度の平均値は、１つの第１下端領域２０２に接する各トレンチ部の下端におけるドーピング濃度の平均値よりも小さくてよい。

また、１つの第１下端領域２０２の各トレンチ部において、各トレンチ部の最も下方の点を通り、且つ、Ｚ軸に平行なｍ－ｍ線における、第１下端領域２０２のドーピング濃度の積分値の総和を、Ｉ_Ｄｓｕｍ１とする。同様に、１つの第２下端領域２０５が接するトレンチ部の個数をｒ個とする。図８の例では、ｒは３である。１つの第２下端領域２０５の各トレンチ部において、各トレンチ部の最も下方の点を通り、且つ、Ｚ軸に平行なｍ－ｍ線における、第１下端領域２０２のドーピング濃度の積分値の総和を、Ｉ_Ｄｓｕｍ２とする。Ｉ_Ｄｓｕｍ２／ｒは、Ｉ_Ｄｓｕｍ１／ｑよりも小さくてよい。つまり、１つの第２下端領域２０５に接する各トレンチ部のドーピング濃度の積分値は、１つの第１下端領域２０２に接する各トレンチ部のドーピング濃度の積分値よりも小さくてよい。

図９Ｂは、図９Ａの形成工程の一例を示す図である。一例として第１下端領域２０２は、ゲートトレンチ部４０およびダミートレンチ部３０のそれぞれの下端に、一定の第１ドーズ量でＰ型ドーパント２１０を注入して形成される。ゲート導電部４４またはダミー導電部３４を形成する前に、各トレンチ部を介してＰ型ドーパント２１０を注入してよい。トレンチ部以外の半導体基板１０の上面２１は、マスク等で覆われてよい。Ｐ型ドーパント２１０を注入した後に半導体基板１０を熱処理することで、それぞれのトレンチ部下端のＰ型ドーパント２１０がＺ軸方向、Ｙ軸方向およびＸ軸方向に拡散して、連続した第１下端領域２０２が形成される。熱処理は、各トレンチ部にゲート導電部４４またはダミー導電部３４を形成する前であってよく、後であってもよい。イオン注入等により、トレンチ部の下方にＰ型ドーパント２１０が導入される。熱処理により、Ｐ型ドーパント２１０は深さ方向（Ｚ軸方向）および横方向（Ｘ軸方向）に広がる。隣り合うトレンチ部の下方から横方向に広がったＰ型ドーパント２１０は、メサ部の中央部で重なり合う。その結果、図９Ｂに示すように、第１下端領域２０２は、トレンチ部と重なる部分に比べて、メサ部の中央で若干ドーピング濃度が低くなる。さらに第１下端領域２０２の横方向の端部は、分離領域２０４側の－Ｘ軸方向端部に位置するダミートレンチ部３０まで、あるいはメサ部まで延伸してよい。

一方で、分離領域２０４においては、ゲートトレンチ部４０の下端に一定の第１ドーズ量でＰ型ドーパント２１０を注入してよい。Ｐ型ドーパント２１０を注入した後に半導体基板１０を熱処理することで、ゲートトレンチ部４０の下端に注入したＰ型ドーパント２１０がＸ軸方向に拡散して、ダミートレンチ部３０の下端に到達する。この場合、第２下端領域２０５の各トレンチ部の下端におけるドーピング濃度の平均値は、第１下端領域２０２の各トレンチ部の下端におけるドーピング濃度の平均値よりも小さくなる。このような構成により、第２下端領域２０５がＸ軸方向に広がりすぎて、第１下端領域２０２またはウェル領域１１と接続することを防げる。Ｘ軸方向において、第１下端領域２０２を形成するためにＰ型ドーパント２１０を形成するトレンチ部と、第２下端領域２０５を形成するためにＰ型ドーパント２１０を形成するトレンチ部との間には、Ｐ型ドーパントを注入しないトレンチ部が２つ以上配置されてよい。

図１０は、分離領域２０４の他の構成例を示す図である。本例の分離領域２０４は、第３下端領域２０７を備える点で、図１から図９Ｂにおいて説明した分離領域２０４と相違する。他の構造は、図１から図９Ｂにおいて説明したいずれかの分離領域２０４と同様である。

第３下端領域２０７は、分離領域２０４において、１つ以上のダミートレンチ部３０に対して設けられる。第３下端領域２０７は、ダミートレンチ部３０の下端に接して設けられており、且つ、当該ダミートレンチ部３０の隣のトレンチ部の下端には接していない。第３下端領域２０７は、第１下端領域２０２、第２下端領域２０５およびウェル領域１１のいずれとも分離して設けられている。第３下端領域２０７と、第１下端領域２０２、第２下端領域２０５およびウェル領域１１との間には、ドリフト領域１８等のＮ型領域が設けられる。

なお第３下端領域２０７の電位は、エミッタ電極５２の電位とは異なる。第３下端領域２０７は、エミッタ電極５２と接続されるベース領域１４とは、Ｚ軸方向において離れて配置されている。また第３下端領域２０７は、エミッタ電極５２と接続されるウェル領域１１とは、上面視において離れて配置されている。第３下端領域２０７は、いずれの電極とも接続されていない、電気的にフローティングな領域であってよい。

第３下端領域２０７が接するダミートレンチ部３０は、第２下端領域２０５が接するゲートトレンチ部４０の隣に配置されている。本例では、分離領域２０４の全てのゲートトレンチ部４０に第２下端領域２０５が設けられ、分離領域２０４の全てのダミートレンチ部３０に第３下端領域２０７が設けられている。本例によっても、分離領域２０４の各トレンチ部の下端における電界集中を緩和できる。

なお、第１下端領域２０２を形成する場合に、１つのトレンチ部の下方に注入するＰ型ドーパントのドーズ量は、第２下端領域２０５を形成する場合に１つのトレンチ部の下方に注入するＰ型ドーパントのドーズ量より小さくてよい。また、第１下端領域２０２を形成する場合に、１つのトレンチ部の下方に注入するＰ型ドーパントのドーズ量は、第３下端領域２０７を形成する場合に１つのトレンチ部の下方に注入するＰ型ドーパントのドーズ量より大きくてよい。第２下端領域２０５を形成する場合に、１つのトレンチ部の下方に注入するＰ型ドーパントのドーズ量は、第３下端領域２０７を形成する場合に１つのトレンチ部の下方に注入するＰ型ドーパントのドーズ量より大きくてよい。

第１下端領域２０２の下端位置は、第３下端領域２０７の下端位置よりも下側に配置されてよい。第２下端領域２０５の下端位置は、第３下端領域２０７の下端位置よりも下側に配置されてよい。第１下端領域２０２の下端位置は、第２下端領域２０５の下端位置よりも浅い深さ位置に配置されてもよい。それぞれの下端領域の下端位置は、ドリフト領域１８との境界位置（ＰＮ接合部分）であってよい。

図１１は、第１下端領域２０２、第２下端領域２０５および第３下端領域２０７のＺ軸方向におけるドーピング濃度の分布例を示す図である。第１下端領域２０２のドーピング濃度分布は、ゲートトレンチ部４０の最も下方の点を通り、且つ、Ｚ軸に平行なａ－ａ線（図１０参照）における分布である。第２下端領域２０５のドーピング濃度分布は、ゲートトレンチ部４０の最も下方の点を通り、且つ、Ｚ軸に平行なｂ－ｂ線（図１０参照）における分布である。第３下端領域２０７のドーピング濃度分布は、ダミートレンチ部３０の最も下方の点を通り、且つ、Ｚ軸に平行なｃ－ｃ線（図１０参照）における分布である。

第１下端領域２０２のドーピング濃度のピーク値をＤａ、第２下端領域２０５のドーピング濃度のピーク値をＤｂ、第３下端領域２０７のドーピング濃度のピーク値をＤｃとする。ピーク値Ｄｂは、ピーク値Ｄａより大きくてよい。ピーク値Ｄｂは、ピーク値Ｄａの２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。ピーク値Ｄａは、ピーク値Ｄｃより大きくてよい。ドーピング濃度Ｄａは、ドーピング濃度Ｄｃの２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。ドリフト領域１８とのＰＮ接合は、第２下端領域２０５が最も下面２３側（＋Ｚ軸方向側）に位置してよく、第３下端領域２０７が最も上面２１側（－Ｚ軸方向側）に位置してよい。

また、ゲートトレンチ部４０の下端からドリフト領域１８の上端まで第１下端領域２０２のドーピング濃度を積分した積分値をＩａ、ゲートトレンチ部４０の下端からドリフト領域１８の上端まで第２下端領域２０５のドーピング濃度を積分した積分値をＩｂ、ダミートレンチ部３０の下端からドリフト領域１８の上端まで第３下端領域２０７のドーピング濃度を積分した積分値をＩｃとする。積分値Ｉｂは、積分値Ｉａより大きくてよい。積分値Ｉｂは、積分値Ｉａの２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。積分値Ｉａは、積分値Ｉｃより大きくてよい。積分値Ｉａは、積分値Ｉｃの２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。

なお、図９Ａにおけるｉ－ｉ線におけるドーピング濃度分布は、本例のａ－ａ線におけるドーピング濃度分布と同様であってよい。図９Ａにおけるｍ－ｍ線におけるドーピング濃度分布は、本例のｂ－ｂ線におけるドーピング濃度分布と同様であってよい。図９Ａにおけるｋ－ｋ線におけるドーピング濃度分布は、本例のｃ－ｃ線におけるドーピング濃度分布と同様であってよい。

図１２は、分離領域２０４の他の例を示す図である。本例の分離領域２０４は、第２下端領域２０５の配置が、図１から図１１において説明した例と異なる。他の構造は、図１から図１１において説明したいずれかの例と同様である。

本例の分離領域２０４は、少なくとも１つのゲートトレンチ部４０の下端に、第２下端領域２０５が設けられていない。つまり、少なくともゲートトレンチ部４０の下端は、ドリフト領域１８等のＮ型領域と接している。分離領域２０４において、第２下端領域２０５が設けられていないゲートトレンチ部４０に接するメサ部には、エミッタ領域１２が設けられてよい。これにより、第２下端領域２０５が設けられていないゲートトレンチ部４０がオン状態になった場合に、ドリフト領域１８に対して電子を供給しやすくなる。これにより、ドリフト領域１８におけるキャリア濃度を上昇でき、オン抵抗を低減できる。

分離領域２０４のゲートトレンチ部４０のうち、第１下端領域２０２に最も近いゲートトレンチ部４０の下端がドリフト領域１８と接していてよい。これにより、トランジスタ部７０の近傍において電子を供給できる。

図１３は、分離領域２０４の他の例を示す図である。本例の半導体基板１０には、ゲートトレンチ部４０およびダミートレンチ部３０が２つずつ交互に配置されている。つまり半導体基板１０は、Ｘ軸方向において、ダミートレンチ部３０を間に挟まずに隣り合って配置された２つのゲートトレンチ部４０と、ゲートトレンチ部４０を間に挟まずに隣り合って配置された２つのダミートレンチ部３０とを有する。トレンチ部の配列以外の構造は、図１から図１２において説明したいずれかの例と同様である。

本例の分離領域２０４は、少なくとも１つのゲートトレンチ部４０の下端に、第２下端領域２０５が設けられていない。本例では、連続して配置された２つのゲートトレンチ部４０のうち、一方のゲートトレンチ部４０には第２下端領域２０５が設けられ、他方のゲートトレンチ部４０には第２下端領域２０５が設けられていない。このような構成により、１組のゲートトレンチ部４０に対して電界集中を緩和しつつ、電子供給機能を維持できる。１組のゲートトレンチ部４０のうち、トランジスタ部７０から遠いほうのゲートトレンチ部４０に第２下端領域２０５が設けられ、トランジスタ部７０に近いほうのゲートトレンチ部４０に第２下端領域２０５が設けられていなくてよい。これにより、電界集中を緩和しつつ、比較的にトランジスタ部７０の近傍において電子を供給できる。

図１４は、図４におけるｇ－ｇ断面の一例を示す図である。ｇ－ｇ断面は、第１下端領域２０２およびウェル領域１１を通過するＹＺ面である。ｇ－ｇ断面は、トランジスタ部７０のメサ部を通過している。ただし図１４においては、ゲートトレンチ部４０をｇ－ｇ断面に投影した位置を破線で示している。なお図１４においては、半導体基板１０の構造を示しており、半導体基板１０の上下に配置された電極および絶縁膜等の構成を省略している。

当該断面においても、トランジスタ部７０とウェル領域１１との間には、分離領域２０４が設けられている。ただし、当該断面における分離領域２０４は、第２下端領域２０５および第３下端領域２０７が設けられていない。第１下端領域２０２とウェル領域１１の間には、ドリフト領域１８が設けられている。

トランジスタ部７０の上面２１には、エミッタ領域１２とコンタクト領域１５とがＹ軸方向に沿って交互に配置されている。分離領域２０４の上面２１にはコンタクト領域１５が設けられている。

本例の蓄積領域１６は、トランジスタ部７０の端部よりもウェル領域１１側に延伸して設けられている。他の例では蓄積領域１６は、トランジスタ部７０の端部で終端していてよく、トランジスタ部７０の内部で終端していてもよい。

本例の第１下端領域２０２は、トランジスタ部７０の端部よりもウェル領域１１側に延伸している。他の例では、第１下端領域２０２は、トランジスタ部７０の端部で終端していてよく、トランジスタ部７０の内部で終端していてもよい。蓄積領域１６は、第１下端領域２０２よりもウェル領域１１側に延伸していてよい。

分離領域２０４は、上面視において蓄積領域１６と重なっていてよい。すなわち蓄積領域１６の端部は、上面視で分離領域２０４の内部にあってよい。他の例では、分離領域２０４は、上面視において蓄積領域１６と重ならなくてもよい。すなわち蓄積領域１６の端部は、上面視で分離領域２０４よりも内側（－Ｙ軸方向側）にあってよい。当該断面において分離領域２０４は、トランジスタ部７０と重ならないように設けられてよい。他の例では、当該断面において分離領域２０４は、トランジスタ部７０と重なっていてもよい。

図１５は、図５におけるｈ－ｈ断面の一例を示す図である。ｈ－ｈ断面は、第２下端領域２０５およびウェル領域１１を通過するＹＺ面である。ｈ－ｈ断面のＹ軸方向における位置は、図１４に示したｇ－ｇ断面と同一である。ｈ－ｈ断面は、分離領域２０４のメサ部を通過している。ただし図１５においては、ゲートトレンチ部４０をｈ－ｈ断面に投影した位置を破線で示している。なお図１５においては、半導体基板１０の構造を示しており、半導体基板１０の上下に配置された電極および絶縁膜等の構成を省略している。

当該断面の半導体基板１０には、図１４に示した断面の第１下端領域２０２に代えて、第２下端領域２０５が設けられている。また、半導体基板１０の上面２１には、コンタクト領域１５が連続して設けられている。他の構造は、図１４において説明した例と同様である。Ｙ軸方向において、第２下端領域２０５とウェル領域１１との距離は、第１下端領域２０２とウェル領域１１との距離と同一であってよく、大きくてよく、小さくてもよい。

図１６は、ｈ－ｈ断面の他の例を示す図である。本例のｈ－ｈ断面においては、半導体基板１０の上面２１における構造が、図１４に示したｇ－ｇ断面と同様である。つまり、Ｙ軸方向に沿ってエミッタ領域１２およびコンタクト領域１５が交互に配置されている。

本例では、ゲートトレンチ部４０の長手方向（Ｙ軸方向）に沿って、複数の第２下端領域２０５が互いに離れて離散的に配置されている。半導体基板１０の上面２１における構造と、第２下端領域２０５の配置以外は、図１５の例と同様である。Ｙ軸方向に沿って第２下端領域２０５を配置することで電界集中を緩和しつつ、第２下端領域２０５を離散的に配置することで電子供給機能も維持できる。なお第１下端領域２０２は、図１４に示したように、Ｙ軸方向において連続して配置されることが好ましい。これにより、トランジスタ部７０およびダイオード部８０の広い範囲において、スイッチング時の電圧または電流波形のノイズを低減できる。

それぞれの第２下端領域２０５は、上面視においてエミッタ領域１２と重なるように配置されてよい。第２下端領域２０５は、エミッタ領域１２毎に設けられてよい。それぞれの第２下端領域２０５は、対応するエミッタ領域１２のＹ軸方向の全体を覆うように配置されてよい。エミッタ領域１２に向けて電子電流が流れるので、エミッタ領域１２の下方は比較的に大きな電流が流れる。エミッタ領域１２の下方に第２下端領域２０５を設けることで、大きな電流が流れる領域の電界を抑制でき、当該領域の耐量を向上させることができる。

図１５および図１６においては、ゲートトレンチ部４０の近傍における第２下端領域２０５のＹ軸方向の構造を説明したが、他の領域における第２下端領域２０５も同様のＹ軸方向の構造を有する。また、第３下端領域２０７も、図１５および図１６において説明した第２下端領域２０５と同様のＹ軸方向の構造を有してよい。

図１７は、半導体装置１００の製造方法の一部の工程を示す図である。半導体装置１００の製造方法においては、図１から図１６において説明した各構成を形成する。図１７に示す工程は、ドーピング領域形成段階Ｓ１７００、トレンチ形成段階Ｓ１７０２、下端領域形成段階Ｓ１７０４およびトレンチ構造形成段階Ｓ１７０６を備える。

ドーピング領域形成段階Ｓ１７００においては、半導体基板１０の上面２１側に配置されたドーピング領域を形成する。ドーピング領域は、例えばウェル領域１１、エミッタ領域１２、ベース領域１４、コンタクト領域１５および蓄積領域１６の少なくとも一つを含む。なおドリフト領域１８は、これらのドーピング領域が形成されずに残存した領域であってよい。

トレンチ形成段階Ｓ１７０２においては、半導体基板１０の上面２１にトレンチを形成する。トレンチは、各トレンチ部を形成するための溝である。それぞれのトレンチは、上面２１からドリフト領域１８に達する深さまで形成される。トレンチ形成段階Ｓ１７０２においては、少なくともトレンチ内の導電部は形成しない。トレンチ内の絶縁膜は形成してもよいし、形成しなくてもよい。

下端領域形成段階Ｓ１７０４においては、第１下端領域２０２および第２下端領域２０５を形成する。下端領域形成段階Ｓ１７０４においては、第３下端領域２０７も形成してよい。下端領域形成段階Ｓ１７０４においては、トレンチを介して半導体基板１０にＰ型のドーパントイオンを注入してよい。下端領域形成段階Ｓ１７０４では、トレンチ以外の部分をマスクした状態で、半導体基板１０の上面２１からＰ型ドーパントイオンを注入してよい。これにより、トレンチの下端に接する領域に、Ｐ型ドーパントイオンを容易に注入できる。ドーピング領域形成段階Ｓ１７００および下端領域形成段階Ｓ１７０４では、ドーパントを注入した後に半導体基板１０を熱処理する。

トレンチ構造形成段階Ｓ１７０６では、それぞれのトレンチの内部に導電部および絶縁膜を形成する。トレンチ構造形成段階Ｓ１７０６では、トレンチの内壁を熱酸化することで絶縁膜を形成してよい。トレンチ構造形成段階Ｓ１７０６では、絶縁膜を形成したトレンチの内部にポリシリコン等の導電材料を充填して導電部を形成してよい。

図１８は、下端領域形成段階Ｓ１７０４の一例を説明する図である。本例の下端領域形成段階Ｓ１７０４は、第１注入段階Ｓ１８０１および第２注入段階Ｓ１８０２を有する。第１注入段階Ｓ１８０１および第２注入段階Ｓ１８０２はいずれを先に行ってよく、同時に行ってもよい。

第１注入段階Ｓ１８０１では、第１下端領域２０２を形成すべき領域に対して、所定の濃度（／ｃｍ^２）のＰ型ドーパントイオンを注入する。本例の第１注入段階Ｓ１８０１では、ゲートトレンチ部４０およびダミートレンチ部３０のそれぞれのトレンチ４５の底部からＰ型ドーパントイオンを注入する。

第２注入段階Ｓ１８０２では、分離領域２０４を形成すべき領域に対してＰ型ドーパントイオンを注入する。本例の第２注入段階Ｓ１８０２では、ゲートトレンチ部４０のそれぞれのトレンチ４５の底部からＰ型ドーパントイオンを注入する。第２注入段階Ｓ１８０２における単位面積当たりのドーズ量（ｉｏｎｓ／ｃｍ^２）は、第１注入段階Ｓ１８０１におけるドーズ量（ｉｏｎｓ／ｃｍ^２）と同一であってよく、異なっていてもよい。第１注入段階Ｓ１８０１および第２注入段階Ｓ１８０２を同時に行う場合、これらのドーズ量は同一である。第１注入段階Ｓ１８０１および第２注入段階Ｓ１８０２では、マスク３００により、トレンチ４５以外の領域をマスクしてよい。トレンチ４５を介して注入されたドーパントは、熱処理により拡散する。これにより、ＸＹ面において連続する第１下端領域２０２を形成できる。また当該熱処理の条件により、第２下端領域２０５を隣のトレンチ４５の下端まで形成するか否かを制御できる。

製造方法は、第３下端領域２０７を形成するための第３注入段階を更に備えてよい。第３下端領域２０７のドーピング濃度を、第２下端領域２０５のドーピング濃度と異ならせる場合、第３注入段階は、第２注入段階Ｓ１８０２とは異なる工程で実施される。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２９・・・直線部分、３０・・・ダミートレンチ部、３１・・・先端部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・直線部分、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、４５・・・トレンチ、５２・・・エミッタ電極、５４・・・コンタクトホール、６０、６１・・・メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８１・・・延長領域、８２・・・カソード領域、９０・・・エッジ終端構造部、１００・・・半導体装置、１３０・・・外周ゲート配線、１３１・・・活性側ゲート配線、１６０・・・活性部、１６２・・・端辺、１６４・・・ゲートパッド、２０２・・・第１下端領域、２０４・・・分離領域、２０５・・・第２下端領域、２０７・・・第３下端領域、２１０・・・Ｐ型ドーパント、３００・・・マスク

Claims (17)

1. 上面および下面を有し、第１導電型のドリフト領域を含む半導体基板と、
   前記ドリフト領域と前記半導体基板の前記上面との間に設けられた第２導電型のベース領域と、
   前記半導体基板の前記上面から前記ベース領域よりも下方まで設けられ、ゲートトレンチ部およびダミートレンチ部を含む複数のトレンチ部と、
   前記ゲートトレンチ部を含む２つ以上のトレンチ部の下端と接して設けられた第２導電型の第１下端領域と、
   上面視において前記第１下端領域とは異なる位置に配置され、前記半導体基板の前記上面から前記ベース領域よりも下方まで設けられ、前記ベース領域よりもドーピング濃度の高い第２導電型のウェル領域と、
   上面視において、前記第１下端領域と前記ウェル領域との間に、前記第１下端領域および前記ウェル領域とは分離して設けられ、前記ゲートトレンチ部を含む１つ以上のトレンチ部の下端と接して設けられた第２導電型の第２下端領域と
   を備える半導体装置。
2. １つの前記第２下端領域が接する前記トレンチ部の個数は、１つの前記第１下端領域が接する前記トレンチ部の個数よりも少ない
   請求項１に記載の半導体装置。
3. １つの前記第２下端領域は、１つの前記ゲートトレンチ部の下端と接しており、且つ、当該ゲートトレンチ部以外の前記ゲートトレンチ部の下端には接していない
   請求項１に記載の半導体装置。
4. １つの前記第１下端領域は、複数の前記ゲートトレンチ部および複数の前記ダミートレンチ部の下端と接している
   請求項３に記載の半導体装置。
5. １つの前記第２下端領域は、１つの前記ゲートトレンチ部の下端と接しており、且つ、当該ゲートトレンチ部の隣に配置された前記トレンチ部の下端には接していない
   請求項３に記載の半導体装置。
6. １つの前記第２下端領域は、１つの前記ゲートトレンチ部の下端と接しており、且つ、当該ゲートトレンチ部の隣に配置された前記ダミートレンチ部の下端と接している
   請求項１から４のいずれか一項に記載の半導体装置。
7. 前記ゲートトレンチ部の下端における前記第２下端領域のドーピング濃度は、前記ゲートトレンチ部の下端における前記第１下端領域のドーピング濃度よりも大きい
   請求項１から４のいずれか一項に記載の半導体装置。
8. 前記ゲートトレンチ部の下端における前記第２下端領域のドーピング濃度は、前記ゲートトレンチ部の下端における前記第１下端領域のドーピング濃度よりも大きく、
   前記ダミートレンチ部の下端における前記第２下端領域のドーピング濃度は、前記ゲートトレンチ部の下端における前記第１下端領域のドーピング濃度よりも小さい
   請求項６に記載の半導体装置。
9. １つの前記第２下端領域の各トレンチ部の下端におけるドーピング濃度の平均値は、１つの前記第１下端領域の各トレンチ部の下端におけるドーピング濃度の平均値よりも小さい
   請求項６に記載の半導体装置。
10. 前記ダミートレンチ部の下端に接して設けられた第２導電型の第３下端領域を更に備え、
    前記第３下端領域が接する前記ダミートレンチ部は、前記第２下端領域が接する前記ゲートトレンチ部の隣に配置され、
    前記第３下端領域は、前記第１下端領域、前記第２下端領域および前記ウェル領域のいずれとも分離している
    請求項５に記載の半導体装置。
11. 前記ダミートレンチ部の下端における前記第３下端領域のドーピング濃度は、前記ゲートトレンチ部の下端における前記第２下端領域のドーピング濃度よりも小さい
    請求項１０に記載の半導体装置。
12. 前記ゲートトレンチ部の長手方向に沿って、複数の前記第２下端領域が互いに離れて配置されている
    請求項１から４のいずれか一項に記載の半導体装置。
13. 前記半導体基板の前記上面に露出し、前記ゲートトレンチ部と接して設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、
    前記半導体基板の前記上面に露出し、前記ゲートトレンチ部の長手方向に沿って、前記エミッタ領域と交互に配置され、前記ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域と
    を更に備え、
    前記第２下端領域は、上面視において前記エミッタ領域と重なって配置されている
    請求項１２に記載の半導体装置。
14. ２つ以上の前記ゲートトレンチ部のそれぞれに対して、互いに分離した前記第２下端領域が設けられている
    請求項１から４のいずれか一項に記載の半導体装置。
15. 前記第１下端領域と前記ウェル領域との間に設けられた複数の前記ゲートトレンチ部のうち、少なくとも１つの前記ゲートトレンチ部の下端は第１導電型の領域と接している
    請求項１から４のいずれか一項に記載の半導体装置。
16. 前記第１下端領域に最も近い前記ゲートトレンチ部の下端が第１導電型の領域と接している
    請求項１５に記載の半導体装置。
17. 前記ダミートレンチ部を間に挟まずに隣り合って配置された２つの前記ゲートトレンチ部のうち、一方の前記ゲートトレンチ部の下端に接して前記第２下端領域が設けられ、他方の前記ゲートトレンチ部の下端は第１導電型の領域と接している
    請求項１５に記載の半導体装置。

Images