Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7594587B2 - 表面を包む材料層 - Google Patents
[go: Go Back, main page]

JP7594587B2 - 表面を包む材料層 - Google Patents

表面を包む材料層 Download PDF

Info

Publication number
JP7594587B2
JP7594587B2 JP2022525713A JP2022525713A JP7594587B2 JP 7594587 B2 JP7594587 B2 JP 7594587B2 JP 2022525713 A JP2022525713 A JP 2022525713A JP 2022525713 A JP2022525713 A JP 2022525713A JP 7594587 B2 JP7594587 B2 JP 7594587B2
Authority
JP
Japan
Prior art keywords
silicon
amount
containing material
precursor
chamber pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022525713A
Other languages
English (en)
Other versions
JP2023501782A (ja
Inventor
マドゥー サントシュ クマール ムチャラ,
サンジャイ カマス,
ディーネッシュ パディ,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2023501782A publication Critical patent/JP2023501782A/ja
Application granted granted Critical
Publication of JP7594587B2 publication Critical patent/JP7594587B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326Deposition processes
    • H10P14/6328Deposition from the gas or vapour phase
    • H10P14/6334Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/401Oxides containing silicon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45557Pulsed pressure or control pressure
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52Controlling or regulating the coating process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3244Gas supply means
    • H01J37/32449Gas control, e.g. control of the gas flow
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32798Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816Pressure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6684Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H10P14/6686Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69Inorganic materials
    • H10P14/692Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/72Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using electrostatic chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/18Vacuum control means
    • H01J2237/182Obtaining or maintaining desired pressure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332Coating
    • H01J2237/3321CVD [Chemical Vapor Deposition]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Spectroscopy & Molecular Physics (AREA)

Description

関連する出願への相互参照
[0001]この出願は、2019年11月1日に出願された米国特許出願第62/929,291号の優先権の利益を主張し、その内容は、あらゆる目的のためにその全体が参照により本明細書に組み込まれる。
技術分野
[0002]本技術は、半導体堆積プロセスに関する。より具体的には、本技術は、応力効果が低減された材料を堆積する方法に関する。
背景
[0003]集積回路は、基板表面に複雑にパターン化された材料層を生成するプロセスによって可能になる。基板上にパターン化された材料を製造するには、露出した材料の形成と除去の制御された方法が必要である。製造されたフィルムの材料特性は、基板効果に寄与する可能性があり、処理中にウエハの反りやその他の問題を引き起こす可能性がある。
[0004]したがって、高品質のデバイス及び構造を製造するために使用できる改善されたシステム及び方法が必要である。これら及び他のニーズは、本技術によって対処される。
[0005]例示的な堆積方法は、シリコン含有前駆体及び担体前駆体を半導体処理チャンバの処理領域に送達することを含み得る。本方法は、半導体処理チャンバの処理領域内にシリコン含有前駆体及び担体前駆体のプラズマを形成することを含み得る。この方法は、半導体処理チャンバの処理領域内に配置された基板上に第1の量のシリコン含有材料を堆積することを含み得る。堆積は、第1のチャンバ圧力で起こり得る。本方法は、第1のチャンバ圧力を、第1のチャンバ圧力よりも低い第2のチャンバ圧力に調整することを含み得る。本方法は、第1の量のシリコン含有材料上に第2の量のシリコン含有材料を堆積すること含み得る。
[0006]いくつかの実施形態では、シリコン含有前駆体は、シリコン-酸素含有前駆体であり、シリコン含有材料は、酸化ケイ素であるか、又はそれを含み得る。第1のチャンバ圧力は、約20Torr未満であり得、第2のチャンバ圧力は、約10Torr未満であり得る。基板温度が第1の量の前記シリコン含有材料及び前記第2の量の前記シリコン含有材料を堆積する間、約300℃以上に維持され得る。担体前駆体は、アルゴンであり得るか、又はアルゴンを含み得る。本方法は、第1のチャンバ圧力を第2のチャンバ圧力に調整しながら、担体前駆体の体積流量を増加させることを含み得る。第2の量の前記シリコン含有材料が第1の量のシリコン含有材料よりも高い密度によって特徴付けられ得る。シリコン含有前駆体は、テトラエチルオルトシリケートであってよいか、又はテトラエチルオルトシリケートを含んでよい。第2の量のシリコン含有材料は、約100nm以下の厚さによって特徴付けられ得る。
[0007]本技術のいくつかの実施形態は、堆積方法を包含し得る。本方法は、シリコン含有前駆体及び担体前駆体を半導体処理チャンバの処理領域に送達することを含み得る。本方法は、半導体処理チャンバの処理領域内にシリコン含有前駆体及び担体前駆体のプラズマを形成することを含み得る。この方法は、半導体処理チャンバの処理領域内に配置された基板上に第1の量のシリコン含有材料を堆積することを含み得る。堆積は、第1のチャンバ圧力で起こり得る。本方法は、担体前駆体を第1の体積流量から第1の体積流量よりも大きい第2の体積流量に調整することを含み得る。本方法は、第1の量のシリコン含有材料上に第2の量のシリコン含有材料を堆積すること含み得る。
[0008]いくつかの実施形態では、シリコン含有前駆体は、シリコン-酸素含有前駆体であり、シリコン含有材料は、酸化ケイ素であるか、又はそれを含み得る。第2の体積流量は、第1の体積流量より50%を超えて大きくてよい。本方法は、担体前駆体を第1の体積流量から第2の体積流量に調整しながら、記第1のチャンバ圧力を第1のチャンバ圧力よりも低い第2のチャンバ圧力に調整することを含み得る。第1のチャンバ圧力は、約15Torr未満であり得、第2のチャンバ圧力は、約7Torr未満であり得る。第2の量のシリコン含有材料は、約100nm以下の厚さによって特徴付けられ得る。シリコン含有材料の第2の量は、シリコン含有材料の第1の量に関連する圧縮応力よりも大きいか又はほぼ圧縮応力によって特徴付けられ得る。
[0009]本技術はまた、堆積方法を包含し得る。本方法は、シリコン-酸素含有前駆体及び担体前駆体を半導体処理チャンバの処理領域に送達することを含み得る。本方法は、半導体処理チャンバの処理領域内にシリコン-酸素含有前駆体及び担体前駆体のプラズマを形成することを含み得る。この方法は、半導体処理チャンバの処理領域内に配置された基板上に第1の量のシリコン-酸素含有材料を堆積することを含み得る。堆積は、第1のチャンバ圧力で起こり得る。本方法は、第1のチャンバ圧力を、第1のチャンバ圧力よりも低い第2のチャンバ圧力に調整することを含み得る。本方法は、チャンバ圧力を調整しながら、前記担体前駆体の体積流量を増加させることを含み得る。本方法は、第1の量のシリコン-酸素含有材料上に第2の量のシリコン-酸素含有材料を堆積すること含み得る。
[0010]いくつかの実施形態では、第1のチャンバ圧力は、約20Torr未満であり得、第2のチャンバ圧力は、約10Torr未満であり得る。シリコン-酸素含有前駆体は、テトラエチルオルトシリケートであるか、又はそれを含み得、そして担体前駆体はアルゴンであるか、又はアルゴンを含み得る。第1の量の前記シリコン-酸素含有材料を第1の期間にわたって堆積することができ、第2の量の前記シリコン-酸素含有材料を、第1の期間よりも短い第2の期間にわたって堆積することができる。
[0011]このような技術は、従来のシステムや技術に比べて多くの利点を提供する可能性がある。例えば、本プロセスは、低減されたフィルムの収縮を特徴とする、フィルムを製造することができる。さらに、本技術の実施形態の操作は、大気に曝されたときに制御された圧縮応力を維持するフィルムを製造することができる。これら及び他の実施形態は、それらの利点及び特徴の多くと共に、以下の説明及び添付の図と併せてより詳細に説明される。
[0012]開示された技術の性質及び利点のさらなる理解は、明細書及び図面の残りの部分を参照することによって実現することができる。
[0013]本技術のいくつかの実施形態による例示的な処理チャンバの概略断面図を示している。 [0014]本技術のいくつかの実施形態による堆積方法における例示的な操作を示している。 [0015]図3のA~Cは、本技術のいくつかの実施形態による堆積操作中の基板の概略図を示している。
[0016]図のいくつかは概略図として含まれている。これらの図は説明を目的としたものであり、特に縮尺であると述べられていない限り、縮尺であると見なされるべきではないことを理解されたい。さらに、概略図として、図は理解を助けるために提供されており、現実的な表現と比較してすべての側面又は情報を含むとは限らず、説明のために誇張された資料を含む場合がある。
[0017]添付の図では、同様の構成要素や機能に同じ参照ラベルが付いている場合がある。さらに、同種の様々な構成要素は、類似の構成要素を区別する文字で参照符号をたどることによって区別され得る。本明細書で第1の参照符号のみが使用される場合、説明は、文字に関係なく、同じ第1の参照符号を有する類似の構成要素の任意の1つに適用可能である。
[0018]半導体製造中、様々な堆積及びエッチング操作を利用して、基板上に構造体を製造することができる。酸化ケイ素及び他のシリコン含有材料は、半導体基板を開発するための多くの操作で日常的に形成されている。一例として、酸化ケイ素は、化学気相堆積及びプラズマ堆積を含む多くのプロセスで堆積することができる。いくつかのプロセスで堆積又は形成された酸化ケイ素は、シランやテトラエチルオルトシリケートなどの前駆体に含まれ得る、フィルムに組み込まれた水素及び/又は炭素の量によって特徴付けることができる。後続の処理中、例えば、後続のアニーリング中など、酸化ケイ素フィルムは高温に曝される可能性がある。この高温暴露により、堆積処理中に組み込まれた残留材料のガス放出が発生し、フィルムが収縮する可能性がある。
[0019]収縮効果を制限するために、いくつかの従来の技術は、より高密度の酸化膜を生成する可能性があるが、より高密度のフィルムは、高められた内部応力を示す可能性がある。酸化ケイ素は圧縮応力を特徴とする場合があり、収縮又は緻密化すると、圧縮応力が増加する場合がある。これにより、高アスペクト比の機能が座屈する可能性があり、状況によっては、基板又はウエハの反りが発生する可能性がある。さらに、酸化ケイ素は比較的多孔質のフィルムであり得る。処理後、基板は大気に曝される可能性があり、水分からの酸素がフィルムに組み込まれる可能性がある。フィルムに吸収された酸素はまた、フィルムをより高密度にする可能性があり、これもまた、フィルムの圧縮応力を増加させる可能性がある。従来の技術は、製造されたフィルムの収縮特性と応力特性のバランスを取ることを課題としてきた。
[0020]本技術は、堆積パラメータ及び材料を調整して、生成されたフィルムの周りにシーリング層を生成することによって、これらの制限を克服することができる。例えば、本技術は、保護コーティングを生成し得る材料の表面層を堆積することを含み得る。このコーティングは、バルクフィルムのガス放出を制限する可能性があり、これは収縮を制限する可能性があり、酸素の取り込みに対する障壁を提供する可能性もあり、それはフィルムを緻密化し、応力を増加させる可能性がある。以下に論じられるプラズマ処理操作が実行され得る本技術の実施形態によるチャンバの一般的な態様を説明した後、特定の方法論及び構成要素構成が議論され得る。記載された技術は、多くのフィルム形成プロセスを改善するために使用され得るので、本技術は、議論された特定のフィルム及び処理に限定されることを意図されておらず、様々な処理チャンバ並びに操作に適用できることは理解されるべきである。
[0021]図1は、本技術のいくつかの実施形態による例示的な処理チャンバ100の断面図を示している。該図は、本技術の1つ又は複数の態様を組み込んだ、及び/又は本技術の実施形態による1つ又は複数の動作を実行するように特別に構成され得るシステムの概要を示し得る。チャンバ100又は実施される方法の追加の詳細は、以下でさらに説明され得る。チャンバ100は、本技術のいくつかの実施形態に従ってフィルム層を形成するために利用され得るが、方法は、フィルム形成が起こり得る任意のチャンバにおいて同様に実行され得ることが理解されるべきである。処理チャンバ100は、チャンー本体102、チャンバ本体102の内部に配置された基板支持体104、及びチャンバ本体102と結合され、処理体積120内に基板支持体104を封入するリッドアセンブリ106を含んでよい。基板103は、開口部126を介して処理体積120に設けることができ、開口部126は、スリットバルブ又はドアを使用して処理するために従来の方法で密封することができる。基板103は、処理中に基板支持体の表面105上に着座させることができる。基板支持体104は、矢印145によって示されるように、軸147に沿って回転可能であることができ、ここで、基板支持体104のシャフト144を配置することができる。あるいは、基板支持体104は、堆積プロセス中に必要に応じて回転するように持ち上げることができる。
[0022]プラズマプロファイル変調器111は、基板支持体104上に配置された基板103を横切るプラズマ分布を制御するために、処理チャンバ100内に配置され得る。プラズマプロファイル変調器111は、チャンバ本体102に隣接して配置され得る第1の電極108を含むことができ、そしてチャンバ本体102をリッドアセンブリ106の他の構成要素から分離させることができる。第1の電極108は、リッドアセンブリ106の一部であり得るか、又は別個の側壁電極であり得る。第1の電極108は、環状又はリング状の部材であり得、リング電極であり得る。第1の電極108は、処理体積120を取り囲む処理チャンバ100の円周の周りの連続ループであり得るか、又は必要に応じて選択された位置で不連続であり得る。第1の電極108はまた、有孔リング又はメッシュ電極などの有孔電極であり得るか、あるいは、例えば、二次ガス分配器などのプレート電極であり得る。
[0023]セラミック又は金属酸化物、例えば、酸化アルミニウム及び/又は窒化アルミニウムなどの誘電体材料であり得る1つ又は複数のアイソレータ110a、110bは、第1の電極108に接触し、第1の電極108をガス分配器112及びチャンバ本体102から電気的及び熱的に分離することができる。ガス分配器112は、プロセス前駆体を処理体積120に分配するための開孔118を画定することができる。ガス分配器112は、RF発生器、RF電源、DC電源、パルスDC電源、パルスRF電源、又は処理室と結合可能な任意の他の電源などの第1の電源142と結合することができる。いくつかの実施形態では、第1の電源142は、RF電源であり得る。
[0024]ガス分配器112は、導電性ガス分配器又は非導電性ガス分配器であり得る。ガス分配器112はまた、導電性及び非導電性構成要素から形成され得る。例えば、ガス分配器112の本体は導電性であり得るが、ガス分配器112のフェースプレートは非導電性であってよい。ガス分配器112は、例えば、図1に示されるような第1の電力源142によって電力を供給され得るか、又はガス分配器112は、いくつかの実施形態において、地面と結合され得る。
[0025]第1の電極108は、処理チャンバ100の接地経路を制御することができる第1の調整回路128と結合することができる。第1の調整回路128は、第1の電子センサ130及び第1の電子コントローラ134を含み得る。第1の電子コントローラ134は、可変コンデンサ又は他の回路要素であり得るか、あるいはそれらを含み得る。第1の調整回路128は、1つ又は複数のインダクタ132であり得るか、あるいはそれらを含み得る。第1の調整回路128は、処理中に処理体積120に存在するプラズマ条件下で可変又は制御可能なインピーダンスを可能にする任意の回路であり得る。図示のいくつかの実施形態では、第1の調整回路128は、接地と第1の電子センサ130との間に並列に結合された第1の回路脚及び第2の回路脚を含み得る。第1の回路脚は、第1のインダクタ132Aを含み得る。第2の回路脚は、第1の電子コントローラ134と直列に結合された第2のインダクタ132Bを含み得る。第2のインダクタ132Bは、第1の電子コントローラ134と、第1及び第2の回路脚の両方を第1の電子センサ130に接続するノードとの間に配置することができる。第1の電子センサ130は、電圧又は電流センサであることができ、第1の電子コントローラ134と結合することができ、これは、処理体積120内のプラズマ状態のある程度の閉ループ制御を可能にし得る。
[0026]第2の電極122は、基板支持体104と結合され得る。第2の電極122は、基板支持体104内に埋め込まれるか、又は基板支持体104の表面と結合され得る。第2の電極122は、プレート、穴あきプレート、メッシュ、ワイヤスクリーン、又は導電性要素の他の任意の分散配置であり得る。第2の電極122は、調整電極であることができ、例えば、基板支持体104のシャフト144に配置されている、例えば、50オームなどの選択された抵抗を持つケーブルなどの導管146によって第2の調整回路136と結合することができる。第2の調整回路136は、第2の電子センサ138と、第2の可変コンデンサであり得る第2の電子コントローラ140とを有することができる。第2の電子センサ138は、電圧又は電流センサであることができ、第2の電子コントローラ140と結合されて、処理体積120内のプラズマ状態をさらに制御することができる。
[0027]バイアス電極及び/又は静電チャッキング電極であり得る第3の電極124は、基板支持体104と結合され得る。第3の電極は、インピーダンス整合回路であり得るフィルタ148を介して第2の電力源150と結合され得る。第2の電力源150は、DC電力、パルスDC電力、RFバイアス電力、パルスRF源又はバイアス電力、あるいはこれら若しくは他の電源の組み合わせであり得る。いくつかの実施形態では、第2の電力源150は、RFバイアス電力であり得る。
[0028]図1のリッドアセンブリ106及び基板支持体104は、プラズマ又は熱処理のための任意の処理チャンバと共に使用することができる。動作中、処理チャンバ100は、処理体積120内のプラズマ状態のリアルタイム制御を提供することができる。基板103は、基板支持体104上に配置することができ、プロセスガスは、任意の所望のフロープランに従って、入口114を使用して、リッドアセンブリ106を通って流れることができる。ガスは、出口152を通って処理チャンバ100を出ることができる。電力は、ガス分配器112と結合されて、処理体積120内にプラズマを確立することができる。いくつかの実施形態では、基板は、第3の電極124を使用して電気的バイアスに供することができる。
[0029]処理ボリューム120内のプラズマにエネルギーを与えると、プラズマと第1の電極108との間に電位差が確立され得る。電位差はまた、プラズマと第2の電極122との間に確立され得る。次に、電子コントローラ134、140を使用して、2つの調整回路128及び136によって表される接地経路の流動特性を調整することができる。設定点は、第1の調整回路128及び第2の調整回路136に供給されて、堆積速度及び中心から端までのプラズマ密度の均一性の独立した制御を提供することができる。電子コントローラが両方とも可変コンデンサであり得る実施形態では、電子センサは、堆積速度を最大化し、厚さの不均一性を独立して最小化するように可変コンデンサを調整することができる。
[0030]調整回路128、136のそれぞれは、それぞれの電子コントローラ134、140を使用して調整することができる可変インピーダンスを有することができる。電子コントローラ134、140が可変コンデンサである場合、各可変コンデンサの静電容量範囲、及び第1のインダクタ132Aと第2のインダクタ132Bのインダクタンスを選択して、インピーダンス範囲を提供することができる。この範囲は、プラズマの周波数及び電圧特性に依存する可能性があり、各可変コンデンサの静電容量範囲が最小になる可能性がある。したがって、第1の電子コントローラ134の静電容量が最小又は最大である場合、第1の調整回路128のインピーダンスは高くなり得、その結果、基板支持体上に最小の空中又は横方向の及ぶ範囲を有するプラズマ形状が生ずる。第1の電子コントローラ134の静電容量が第1の調整回路128のインピーダンスを最小化する値に近づくと、プラズマの空中の及ぶ範囲は最大になり、基板支持体104の作業領域全体を効果的に覆うことができる。第1の電子コントローラ134の静電容量が最小インピーダンス設定から逸脱するにつれて、プラズマ形状がチャンバ壁から収縮する可能性があり、基板支持体の空中の及ぶ範囲が低下する可能性がある。第2の電子制御装置140は、同様の効果を有し得、第2の電子コントローラ140の静電容量が変化し得るので、基板支持体上のプラズマの空中の及ぶ範囲を増加及び減少させることができる。
[0031]電子センサ130、138は、閉ループでそれぞれの回路128、136を調整するために使用され得る。使用するセンサタイプに応じて、電流又は電圧の設定値を各センサに取り付けることができ、センサは、設定点からの逸脱を最小にするために、それぞれの電子コントローラ134、140への調整を決定する制御ソフトウェアを備えていてもよい。その結果、プラズマ形状が選択され、処理中に動的に制御され得る。前述の議論は、可変コンデンサである可能性がある電子コントローラ134、140に基づいているが、調整可能な特性を備えた任意の電子部品を使用して、調整可能なインピーダンスを調整回路128及び136に提供することができることは理解されるべきである。
[0032]図2は、本技術のいくつかの実施形態による堆積方法200における例示的な操作を示している。この方法は、上記の処理チャンバ100を含む様々な処理チャンバで実施することができる。方法200は、本技術による方法のいくつかの実施形態に具体的に関連付けられてもされなくてもよい、いくつかの任意の操作を含み得る。例えば、操作の多くは、構造形成のより広い範囲を提供するために説明されているが、技術にとって重要ではないか、又は容易に理解されるように代替の方法論によって実行され得る。方法200は、図3A~図3Cに概略的に示される操作を説明することができ、その図は、方法200の操作と併せて説明される。図は部分的な概略図のみを示しており、基板支持体は、図に示されているように、様々な特性及び態様を有する任意の数の追加の材料及び特徴を含み得ることは理解されるべきである。
[0033]方法200は、リストされた操作の開始前に追加の操作を含み得る。例えば、追加の処理操作は、半導体基板上に構造を形成することを含むことができ、これは、材料の形成及び除去の両方を含み得る。前処理操作は、方法200が実行され得るチャンバ内で実行され得るか、又は処理は、方法200が実行され得る半導体処理チャンバに基板を送達する前に、1つ又は複数の他の処理チャンバにおいて実行され得る。いずれにせよ、方法200は、任意選択で、半導体基板を、上記の処理チャンバ100などの半導体処理チャンバ、又は上記の構成要素を含み得る他のチャンバの処理領域に送達することを含み得る。基板は、基板支持体104などのペデスタルであり得る基板支持体上に堆積することができ、そしてそれは、上記の処理体積120などのチャンバの処理領域に存在し得る。堆積を開始する前の例示的な基板305が図3Aに示されている。
[0034]基板305は任意の数の材料であってよく、その上に材料を堆積することができる。基板は、シリコン、ゲルマニウム、酸化ケイ素若しくは窒化ケイ素を含む誘電体材料、金属材料、又はこれらの材料の任意の数の組み合わせであるか、又はそれらを含むことができ、これは、基板305、あるいは基板305上に形成された材料であり得る。いくつかの実施形態では、前処理などの任意選択の処理操作を実行して、堆積用の基板305の表面を準備することができる。例えば、前処理を実行して、基板の表面上に特定のリガンド終端を提供することができ、これは、堆積するフィルムの核形成を容易にすることができる。さらに、自然酸化物の還元又は材料のエッチングのような材料の除去、あるいは堆積のために基板305の1つ又は複数の露出面を準備することができる他の任意の操作を実行することができる。
[0035]操作205において、1つ又は複数の前駆体は、チャンバの処理領域に送達され得る。例えば、酸化ケイ素膜を含むシリコン含有膜が形成され得る例示的な実施形態では、シリコン含有前駆体は、処理チャンバの処理領域に送達され得る。シリコン含有前駆体は、いくつかの実施形態では、シリコン-酸素含有前駆体であり得る。シリコン含有前駆体と共に、担体前駆体を送達することができ、これは、いくつかの実施形態において、不活性又は貴金属前駆体であるか、あるいは不活性又は貴金属前駆体を含み得る。本技術のいくつかの実施形態では、プラズマ強化堆積を実施することができ、これは、材料の反応と堆積を容易にすることができる。上記のように、本技術のいくつかの実施形態は、シリコン-酸素材料の形成又は堆積を包含することができ、これは、従来、特定の多孔性と応力、及び後続の大気への暴露又は高温への暴露で発生する可能性のある追加の影響によって特徴付けることができる。
[0036]送達された前駆体は、操作210で半導体処理チャンバの処理領域内にプラズマを形成するために使用され得る。操作215において、シリコン含有材料307は、図3Bに示され得るように、基板305上に堆積することができる。以下でさらに説明するように、堆積は第1の量のシリコン含有材料であって良く、これは、基板と接触して及び/又は基板を覆うように形成あるいは堆積することができる。第1の量の材料の堆積は、第1のセットの処理条件で起こすことができ、特定のプロセスにおいて有益であり得る任意の厚さの材料のバルク層が生成し得る。例えば、本技術の実施形態を使用して、数ナノメートル以下から数マイクロメートル以上などの任意の厚さを特徴とするフィルムを製造することができる。
[0037]チャンバ条件の第1のセットは、堆積が実行され得る任意の数のプロセス条件又はパラメータを含み得る。例えば、堆積は、例として、チャンバ温度、前駆体、圧力、プラズマ出力、前駆体流量、堆積時間、他の任意の数のチャンバ条件を含むことができる一連の条件下で起こり得、これらは、第1の量の材料が堆積される可能性がある第1の条件のセットを構成してよい。操作220において、1つ又は複数のチャンバ条件を第2の条件に調整することができ、これにより、第2のセットのチャンバ条件を生成することができる。調整は、例えば、堆積を継続している間に発生する場合があるか、あるいは、条件が調整されている間、プロセスを停止して個別の中断で再開する場合がある。次に、図3Cに示されるように、第2の量のシリコン含有材料310を操作225で堆積することができ、これは、第2のセットのチャンバ条件下で起こり得る。第1の量の材料及び第2の量の材料は、一緒になって、材料の組み合わせ層を生成し得る。
[0038]チャンバ条件の第1のセットとチャンバ条件の第2のセットとの間の移行の間、任意の数の条件を維持又は調整することができる。例えば、調整には、第1の条件のセットの1つ又は複数の他の条件を維持しながら、第1の条件のセットの1つ又は複数の条件を変更することが含まれる場合がある。条件は、堆積される材料の1つ又は複数の膜特性を変更するように調整することができる。例えば、いくつかの実施形態では、1つ又は複数のフィルム特性を調整することができるが、第1の量の材料の材料は、第2の量の材料と同じ材料であってよい。例えば、第2の量の材料は、本技術の実施形態における第1の量の材料と比較して増加した密度によって特徴付けることができ、材料のバルク層など、第1の量の材料の周りに保護層又はシーリング層を提供することができる。第2の量の材料は、任意選択の操作230におけるように、基板が真空環境から除去され得るなどの場合に、第1の量の材料からの脱ガスと、基板が大気に曝された場合の酸素の侵入の両方から保護することができる。
[0039]シリコン含有前駆体及び担体前駆体に関して、任意の数の前駆体を本技術で使用することができる。例えば、シリコン含有前駆体は、シラン、ジシラン、及びその他の材料を含み得る、オルガノシランなどの任意のシリコン含有材料を含み得る。さらなるシリコン含有材料は、例えば、テトラエチルオルトシリケート若しくはトリシリルアミンなどのシリコン、炭素、酸素、又は窒素を含み得る。いくつかの実施形態において、さらなる前駆体は、酸素含有前駆体、窒素含有前駆体、又は任意の他の前駆体などのシリコン含有前駆体と共に送達され得る。担体前駆体は、アルゴン、ヘリウム、クリプトン、キセノンなどの不活性若しくは希ガス、又は、例えば、イオン衝撃などのプラズマ生成又はプロセス効果を促進する可能性がある他の前駆体であるか、あるいはそれらを含み得る。
[0040]処理領域内の圧力は、堆積中に実行されるイオン化と衝撃の量に影響を与える可能性があり、生成されるフィルムの密度に影響を与える可能性がある。したがって、いくつかの実施形態では、プロセス条件を調整することは、処理領域内の圧力を第1のチャンバ圧力から第2のチャンバ圧力に変更することを含み得る。処理圧力を下げることにより、原子間の平均自由行程を増加させ、フィルム表面でのエネルギーと衝撃を増加させることによって、イオン衝撃を増大させることができる。衝撃を増大させることにより、増加した密度を特徴とするフィルムが生成され得る。したがって、いくつかの実施形態では、処理圧力は、第1の量の堆積と第2の量を堆積との間で低減する可能性があり、これにより、上で説明したように、脱ガスと酸素の侵入から保護するために、より高密度の表面層が生成する可能性がある。
[0041]第1のセットの条件は、50Torr以下の処理チャンバ内の圧力を含むことができ、約40Torr以下、約30Torr以下、約20Torr以下、約15Torr以下、約12Torr以下、約10Torr以下、又はそれ未満であることができる。十分な量のバルク堆積が実行された後、圧力を段階的に下げるか、あるいは第2のチャンバ圧力まで下げて、第2の量の材料を生成することができる。例えば、第2のチャンバ圧力は、約15Torr以下であることができ、約12Torr以下、約10Torr以下、約9Torr以下、約8Torr以下、約7Torr以下、約6Torr以下、約5Torr以下、約4Torr以下、約3Torr以下、約2Torr以下、約1Torr、又はそれ未満であることができる。第1のチャンバ圧力に関係なく、デルタチャンバ圧力は、第1のチャンバ圧力と第2のチャンバ圧力との間に生成することができ、該圧力は、約1Torr以上、約2Torr以上、約4Torr以上、約6Torr以上、約8Torr以上、約10Torr以上、又はそれを超えるものであってよい。
[0042]方法200は、1つ又は複数のプロセス温度で堆積を実行することができ、該温度は、約200℃以上、約250℃以上、約300℃以上、約350℃以上、約400℃以上、約450℃以上、約500℃以上、又はそれを超えるものであってよい。さらに、シリコン-酸素を含む前駆体であってよいシリコン含有前駆体は、第1の量のシリコン含有材料及び第2の量のシリコン含有材料の堆積中に維持され得る流量によって特徴付けることができる。例えば、シリコン含有前駆体の流れは、第1のセットの条件と第2のセットの条件との間の調整中に維持され得る。いくつかの実施形態では、シリコン含有前駆体の流量は、第1のセットの条件と第2のセットの条件との間で増加又は減少し得る。
[0043]同様に、担体前駆体の流量はまた、第1の量の堆積と第2の量の堆積との間で、例えば、第1の体積流量から第1の体積流量よりも大きい第2の体積流量に調整することができる。例えば、アルゴンなどの担体前駆体の量を増加することによって、シリコン含有前駆体の分圧を下げることができる。シリコン-酸素含有前駆体の場合、これにより、フィルム表面での酸素の取り込みを増加させ、フィルムに取り込まれる炭素及び/又は水素の量を減少させ得る。増加したアルゴンは、表面での衝撃が増大する可能性があり、これにより、フィルムが緻密化され、組み込まれた炭素又は水素をさらに除去することができる。
[0044]したがって、いくつかの実施形態では、第2の体積流量は、第1の体積流量よりも少なくとも約10%大きくてよく、少なくとも約20%、少なくとも約30%、少なくとも約40%、少なくとも約50%、少なくとも約60%、少なくとも約70%、少なくとも約80%大きくなり得る。より大きい、少なくとも約90%大きい、少なくとも約100%大きい、少なくとも約120%大きい、少なくとも約140%大きい、少なくとも約160%大きい、少なくとも約180%大きい、少なくとも約200%大きいか、又はより大きくてよい。いくつかの実施形態において、1つ又は複数の条件は、例えば、圧力を下げると同時に担体前駆体の体積流量を増やすなどにより、移行中に一緒に又は同時に調整することができる。記載されているパラメータ、又はその他の関連するパラメータを含め、任意の数の処理パラメータを調整することができる。
[0045]前に述べたように、第2の量のシリコン含有材料は、第2の量のシリコン含有材料と比較して増加した密度によって特徴付けることができる。これはまた、第2の量のシリコン含有材料において増加した応力特性を生み出す可能性があり、そうでなければ、コンビネーションフィルムの圧縮応力を増加させる可能性がある。したがって、いくつかの実施形態では、第2の量のシリコン含有材料は、厚さが制限され得る。例えば、第1の量のシリコン含有材料は、-100MPa以下の圧縮応力によって特徴付けることができ、-90MPa以下、約-80MPa以下、約-70MPa以下、約-60MPa以下、約-50MPa以下、約-40MPa以下、又はそれ未満の圧縮応力によって特徴付けることができる。第2の量のシリコン含有材料は、-100MPa以上の圧縮応力によって特徴付けることができ、約-120MPa以上、約-140MPa以上、約-160MPa以上、約-180MPa以上、約-200MPa以上、約-220MPa以上、約-240MPa、約-260MPa以上、約-280MPa以上、約-300MPa以上、又はそれより高いフィルム圧縮応力によって特徴付けることができる。
[0046]第2のシリコン含有材料が十分な厚さである可能性がある場合、組み合わせ層の全体的な圧縮応力は、前述の問題のいずれかを引き起こす可能性がある。したがって、いくつかの実施形態では、第2の量のシリコン含有材料は、約150nm以下の厚さに維持することができ、約130nm以下、約110nm以下、約100nm以下、約90nm以下、約80nm以下、約70nm以下、約60nm以下、約50nm以下、約40nm以下、約30nm以下、約20nm以下、約10nm以下、約5nm以下、約1nm、又はそれ未満の厚さで維持することができる。
[0047]さらに、処理温度の上昇による脱ガスの制御を確実にし、大気中の水分の侵入を制限するために、第2の量のシリコン含有材料は、約0.5nm以上、約1nm以上、約5nm以上、約10nm以上、約15nm以上、約20nm以上、約25nm以上、約30nm以上、又はそれを超える厚さで維持することができる。関連する利点を提供するための最小の厚さは、少なくとも部分的に、第2の量の材料の密度に関連している可能性がある。例えば、形成される材料の密度が高いほど、層は薄くなる。しかしながら、圧縮応力は、層が密になると増加する可能性もあり、したがって、圧縮応力の増加による影響を制限しながら、関連する利点を提供するために、第2の量の材料の密度又は応力及び厚さを制御できる。
[0048]処理条件に応じて、第1の量の材料の堆積は、第1の時間で実行され得、第2の量の材料の堆積は、第1の時間よりも短い第2の時間で実行され得る。例えば、いくつかの実施形態では、第2の量の材料の厚さを制限するために、第2の時間は、約30秒以下であり得、約約25秒以下、約20秒以下、約15秒以下、約10秒以下、約5秒以下、又はそれ未満であることができる。
[0049]バルク材料の上にあるより密度の高い材料の比較的薄い層を生成することにより、組み合わされたフィルムの所望の応力特性を維持しながら、フィルムの収縮を制限又は実質的に防止することができる。例えば、第1の量の材料と第2量の材料の厚さに応じて、組み合わせ層は、約-70MPa以下の全体的な圧縮応力によって特徴付けることができ、約-65MPa以下、約-60MPa以下、約-55MPa以下、又はそれ未満の全体的な圧縮応力によって特徴付けることができる。さらに、フィルムの収縮は、後続の処理又は大気暴露中にシーリング層のないフィルムと比較して、約10%以上減少させることができ、約15%以上、約20%以上、約25%以上、約30%以上、約35%以上、約40%以上、約45%以上、約50%以上、約55%以上、約60%以上、又はそれを超えて減少させることができる。
[0050]前述の説明では、説明の目的で、本技術の様々な実施形態の理解を提供するために多くの詳細が示されている。しかしながら、当業者には、これらの詳細のうちの一部がなくても、あるいは、追加の詳細があれば、特定の実施形態を実施できることが明らかであろう。
[0051]いくつかの実施形態を開示したが、当業者は、実施形態の趣旨から逸脱することなく、様々な修正、代替構造、及び等価物を使用できることが認識されるであろう。さらに、本技術を不必要にあいまいにすることを避けるために、いくつかの周知のプロセス及び要素については説明しなかった。したがって、上記の説明は、本技術の範囲を制限するものとして解釈されるべきではない。さらに、方法又はプロセスは、順次又は段階的に説明され得るが、操作は、同時に、又は記載されているものとは異なる順序で実行され得ることが理解されるべきである。
[0052]値の範囲が提示される場合、文脈上明らかに別段の指示がない限り、その範囲の上限と下限の間の各介在値はまた、下限の単位の最小単位まで具体的に開示されることが理解される。記載された範囲の任意の記載値又は記載されていない介在値の間の任意の狭い範囲、そしてその記載範囲のその他任意の記載された又は介在する値も包含される。これらの小さい範囲の上限と下限は、個別に範囲に含めることも除外することもでき、いずれか、どちらでもない、又は両方の制限がより狭い範囲に含まれている各範囲も本技術に含まれ、指定された範囲で特に除外された制限が適用される。記載された範囲に制限の一方又は両方が含まれる場合、含まれる制限のいずれか又は両方を除く範囲も含まれる。
[0053]本明細書及び添付の特許請求の範囲で使用されるように、単数形「1つの(a)」、「1つの(an)」、及び「その(the)」は、文脈上別途明示しない限り複数の指示物を含む。したがって、例えば、「前駆体」への言及は、複数のそのような前駆体への言及を含み、「層」への言及は、1つ又は複数の層、並びに当業者に知られているその等価物への言及などを含む。
[0054]また、「備える(comprise(s))」、「備えている(comprising)」、「含有する(contain(s))」、「含有している(containing)」、「含む(include(s))」、及び「含んでいる(including)」という用語は、本明細書及び特許請求の範囲で使用された場合、記載された特徴、整数、構成要素、又はステップの存在を特定することを意図しているが、1つ又は複数のその他の特徴、整数、構成要素、工程、動作、又はグループの存在又は追加を除外するものではない。

Claims (13)

  1. シリコン含有前駆体及び担体前駆体を半導体処理チャンバの処理領域に送達すること;
    前記半導体処理チャンバの前記処理領域内で前記シリコン含有前駆体と前記担体前駆体のプラズマを形成すること;
    前記半導体処理チャンバの前記処理領域内に配置された基板上に、第1の量のシリコン含有材料を堆積することであって、前記堆積することは、第1のチャンバ圧力で起こる、前記第1の量のシリコン含有材料を堆積すること;
    前記第1のチャンバ圧力を、前記第1のチャンバ圧力よりも低い第2のチャンバ圧力に調整すること;及び
    前記第1の量の前記シリコン含有材料上に第2の量の前記シリコン含有材料を堆積すること
    を含み、
    基板温度が、前記第1の量の前記シリコン含有材料及び前記第2の量の前記シリコン含有材料を堆積する間、300℃以上に維持され、
    前記第2の量の前記シリコン含有材料が、前記第1の量の前記シリコン含有材料よりも高い密度によって特徴付けられる、堆積方法。
  2. 前記シリコン含有前駆体がシリコン-酸素含有前駆体であり、前記シリコン含有材料が酸化ケイ素を含む、請求項1に記載の堆積方法。
  3. 前記第1のチャンバ圧力が20Torr以下であり、前記第2のチャンバ圧力が10Torr以下である、請求項1に記載の堆積方法。
  4. 前記第1のチャンバ圧力を前記第2のチャンバ圧力に調整しながら、前記担体前駆体の体積流量を増加させることをさらに含み、前記担体前駆体がアルゴンを含む、請求項1に記載の堆積方法。
  5. 前記シリコン含有前駆体がテトラエチルオルトシリケートを含み、前記第2の量の前記シリコン含有材料が100nm以下の厚さによって特徴付けられる、請求項1に記載の堆積方法。
  6. シリコン含有前駆体及び担体前駆体を半導体処理チャンバの処理領域に送達すること;
    前記半導体処理チャンバの前記処理領域内で前記シリコン含有前駆体と前記担体前駆体のプラズマを形成すること;
    前記半導体処理チャンバの前記処理領域内に配置された基板上に第1の量のシリコン含有材料を堆積することであって、前記堆積することは、第1のチャンバ圧力で起こる、前記第1の量のシリコン含有材料を堆積すること;
    前記担体前駆体を第1の体積流量から前記第1の体積流量よりも大きい第2の体積流量に調整すること;及び
    前記第1の量の前記シリコン含有材料上に第2の量の前記シリコン含有材料を堆積すること
    を含み、
    基板温度が、前記第1の量の前記シリコン含有材料及び前記第2の量の前記シリコン含有材料を堆積する間、300℃以上に維持される、堆積方法。
  7. 前記シリコン含有前駆体がシリコン-酸素含有前駆体であり、前記シリコン含有材料が酸化ケイ素を含み、前記第2の体積流量が前記第1の体積流量よりも50%超大きい、請求項に記載の堆積方法。
  8. 前記担体前駆体を前記第1の体積流量から前記第2の体積流量に調整しながら、前記第1のチャンバ圧力を前記第1のチャンバ圧力よりも低い第2のチャンバ圧力に調整することをさらに含む、請求項に記載の堆積方法。
  9. 前記第1のチャンバ圧力が15Torr以下であり、前記第2のチャンバ圧力が7Torr以下である、請求項に記載の堆積方法。
  10. 前記第2の量の前記シリコン含有材料が、100nm以下の厚さによって特徴付けられ、前記第2の量の前記シリコン含有材料が、前記第1の量の前記シリコン含有材料に関連する圧縮応力以上の圧縮応力によって特徴付けられる、請求項に記載の堆積方法。
  11. シリコン-酸素含有前駆体及び担体前駆体を半導体処理チャンバの処理領域に送達すること;
    前記半導体処理チャンバの前記処理領域内で前記シリコン-酸素含有前駆体と前記担体前駆体のプラズマを形成すること;
    前記半導体処理チャンバの前記処理領域内に配置された基板上に第1の量のシリコン-酸素含有材料を堆積することであって、前記堆積することは、第1のチャンバ圧力で起こる、前記第1の量の前記シリコン-酸素含有材料を堆積すること;
    前記第1のチャンバ圧力を、前記第1のチャンバ圧力よりも低い第2のチャンバ圧力に調整すること;
    チャンバ圧力を調整しながら、前記担体前駆体の体積流量を増加させること;及び
    前記第1の量の前記シリコン-酸素含有材料上に第2の量の前記シリコン-酸素含有材料を堆積すること
    を含み、
    基板温度が、前記第1の量の前記シリコン-酸素含有材料及び前記第2の量の前記シリコン-酸素含有材料を堆積する間、300℃以上に維持される、堆積方法。
  12. 前記第1のチャンバ圧力が20Torr以下であり、前記第2のチャンバ圧力が10Torr以下であり、前記シリコン-酸素含有前駆体がテトラエチルオルトシリケートを含み、前記担体前駆体がアルゴンを含む、請求項11に記載の堆積方法。
  13. 前記第1の量の前記シリコン-酸素含有材料を第1の期間にわたって堆積し、前記第2の量の前記シリコン-酸素含有材料を、前記第1の期間よりも短い第2の期間にわたって堆積する、請求項11に記載の方法。
JP2022525713A 2019-11-01 2020-10-27 表面を包む材料層 Active JP7594587B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962929291P 2019-11-01 2019-11-01
US62/929,291 2019-11-01
PCT/US2020/057547 WO2021086860A1 (en) 2019-11-01 2020-10-27 Surface encasing material layer

Publications (2)

Publication Number Publication Date
JP2023501782A JP2023501782A (ja) 2023-01-19
JP7594587B2 true JP7594587B2 (ja) 2024-12-04

Family

ID=75686373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022525713A Active JP7594587B2 (ja) 2019-11-01 2020-10-27 表面を包む材料層

Country Status (5)

Country Link
US (1) US20210134592A1 (ja)
JP (1) JP7594587B2 (ja)
CN (1) CN114762082A (ja)
TW (1) TWI751762B (ja)
WO (1) WO2021086860A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240160176A (ko) * 2022-03-04 2024-11-08 어플라이드 머티어리얼스, 인코포레이티드 수소 함량이 감소된 규소 함유 층들 및 이들을 제조하는 프로세스들
US20240332028A1 (en) * 2023-03-29 2024-10-03 Applied Materials, Inc. Compressive films for large area gapfill

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100099247A1 (en) 2008-10-21 2010-04-22 Applied Materials Inc. Flash memory with treated charge trap layer
US20160111684A1 (en) 2013-06-29 2016-04-21 Plasmasi, Inc. Method for deposition of high-performance coatings and encapsulated electronic devices
US20160225616A1 (en) 2015-01-29 2016-08-04 Air Products And Chemicals, Inc. Method and precursors for manufacturing 3d devices
WO2018112463A1 (en) 2016-12-16 2018-06-21 Applied Materials, Inc. Method to enable high temperature processing without chamber drifting

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211040B1 (en) * 1999-09-20 2001-04-03 Chartered Semiconductor Manufacturing Ltd. Two-step, low argon, HDP CVD oxide deposition process
JP4371543B2 (ja) * 2000-06-29 2009-11-25 日本電気株式会社 リモートプラズマcvd装置及び膜形成方法
US6667248B2 (en) * 2001-09-05 2003-12-23 Applied Materials Inc. Low-bias-deposited high-density-plasma chemical-vapor-deposition silicate glass layers
US6719885B2 (en) * 2002-03-01 2004-04-13 Taiwan Semiconductor Manufacturing Co. Ltd. Method of reducing stress induced defects in an HDP-CVD process
US7297640B2 (en) * 2005-01-13 2007-11-20 Chartered Semiconductor Manufacturing Ltd. Method for reducing argon diffusion from high density plasma films
US20080118663A1 (en) * 2006-10-12 2008-05-22 Applied Materials, Inc. Contamination reducing liner for inductively coupled chamber
US8466073B2 (en) * 2011-06-03 2013-06-18 Applied Materials, Inc. Capping layer for reduced outgassing
US20170323785A1 (en) * 2016-05-06 2017-11-09 Lam Research Corporation Method to deposit conformal and low wet etch rate encapsulation layer using pecvd
US10629473B2 (en) * 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US9847221B1 (en) * 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
WO2018094000A1 (en) * 2016-11-18 2018-05-24 Applied Materials, Inc. Methods for depositing amorphous silicon layers or silicon oxycarbide layers via physical vapor deposition
US10403507B2 (en) * 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10790140B2 (en) * 2017-02-14 2020-09-29 Applied Materials, Inc. High deposition rate and high quality nitride
TWI758464B (zh) * 2017-04-20 2022-03-21 美商微材料有限責任公司 含矽間隔物的選擇性形成

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100099247A1 (en) 2008-10-21 2010-04-22 Applied Materials Inc. Flash memory with treated charge trap layer
JP2012506640A (ja) 2008-10-21 2012-03-15 アプライド マテリアルズ インコーポレイテッド 窒化シリコン電荷トラップ層を有する不揮発性メモリ
CN103280446A (zh) 2008-10-21 2013-09-04 应用材料公司 具有氮化硅电荷陷阱层的非挥发性内存
US20160111684A1 (en) 2013-06-29 2016-04-21 Plasmasi, Inc. Method for deposition of high-performance coatings and encapsulated electronic devices
JP2016523442A (ja) 2013-06-29 2016-08-08 アイクストロン、エスイー 高性能コーティングの堆積方法及びカプセル化電子デバイス
US20160225616A1 (en) 2015-01-29 2016-08-04 Air Products And Chemicals, Inc. Method and precursors for manufacturing 3d devices
JP2016149537A (ja) 2015-01-29 2016-08-18 エア プロダクツ アンド ケミカルズ インコーポレイテッドAir Products And Chemicals Incorporated 3dデバイスを製造するための方法及び前駆体
KR20180125928A (ko) 2015-01-29 2018-11-26 버슘머트리얼즈 유에스, 엘엘씨 3d 소자를 제작하기 위한 장치 및 전구체
WO2018112463A1 (en) 2016-12-16 2018-06-21 Applied Materials, Inc. Method to enable high temperature processing without chamber drifting
CN110140193A (zh) 2016-12-16 2019-08-16 应用材料公司 用于实现高温处理而没有腔室漂移的方法

Also Published As

Publication number Publication date
TWI751762B (zh) 2022-01-01
TW202120739A (zh) 2021-06-01
CN114762082A (zh) 2022-07-15
JP2023501782A (ja) 2023-01-19
KR20220092573A (ko) 2022-07-01
WO2021086860A1 (en) 2021-05-06
US20210134592A1 (en) 2021-05-06

Similar Documents

Publication Publication Date Title
JP7650883B2 (ja) プラズマ堆積の開始調整
US11939674B2 (en) Methods to reduce material surface roughness
JP2026004353A (ja) ドーピング半導体膜
JP7594587B2 (ja) 表面を包む材料層
US20220122811A1 (en) Electric arc mitigating faceplate
US12315724B2 (en) Helium-free silicon formation
KR102955303B1 (ko) 표면 인케이싱 재료 층
US11935751B2 (en) Boron nitride for mask patterning
JP7633255B2 (ja) チャンバ堆積とエッチングプロセス
TWI873619B (zh) 低溫碳隙填充之方法
JP7819196B2 (ja) 低誘電率の炭窒化ホウ素膜
CN121079756A (zh) 具增进的电气、机械及蚀刻特性的掺杂的含硅材料

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241122

R150 Certificate of patent or registration of utility model

Ref document number: 7594587

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150