JP7633255B2 - チャンバ堆積とエッチングプロセス - Google Patents
チャンバ堆積とエッチングプロセス Download PDFInfo
- Publication number
- JP7633255B2 JP7633255B2 JP2022533217A JP2022533217A JP7633255B2 JP 7633255 B2 JP7633255 B2 JP 7633255B2 JP 2022533217 A JP2022533217 A JP 2022533217A JP 2022533217 A JP2022533217 A JP 2022533217A JP 7633255 B2 JP7633255 B2 JP 7633255B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- substrate support
- faceplate
- semiconductor processing
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
- H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
- H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6328—Deposition from the gas or vapour phase
- H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/6902—Inorganic materials composed of carbon, e.g. alpha-C, diamond or hydrogen doped carbon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
- H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
- H10P50/285—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means of materials not containing Si, e.g. PZT or Al2O3
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P70/00—Cleaning of wafers, substrates or parts of devices
- H10P70/50—Cleaning of wafers, substrates or parts of devices characterised by the part to be cleaned
- H10P70/54—Cleaning of wafer edges
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
- H10P76/405—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their composition, e.g. multilayer masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
- H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
- H10P76/4083—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by their behaviours during the lithography processes, e.g. soluble masks or redeposited masks
Landscapes
- Chemical Vapour Deposition (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Formation Of Insulating Films (AREA)
- Drying Of Semiconductors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
[0001]この出願は、2019年12月2日に出願された米国特許出願第16/700,758号の優先権の利益を主張し、その内容は、あらゆる目的のためにその全体が参照により本明細書に組み込まれる。
[0002]本技術は、半導体処理の方法及び構成要素に関する。より詳細には、本技術は、ハードマスクフィルムを製造するためのシステム及び方法に関する。
[0003]集積回路は、基板表面に複雑にパターン化された材料層を生成するプロセスによって可能になる。基板上にパターン化された材料を製造するには、材料を形成及び除去するための制御された方法が必要である。デバイスのサイズが縮小し続けると、構造のアスペクト比が大きくなる可能性があり、除去操作中にこれらの構造の寸法を維持することが困難になる可能性がある。基板上の材料のパターン化を容易にするために、ハードマスクを使用することができる。パターン化される材料層の数が増えるにつれて、ハードマスクの使用と複数の材料への選択性がより重要になる。
Claims (20)
- 半導体処理チャンバの処理領域に収容された基板支持体上に取り付けた基板上に材料を堆積することであって、前記処理領域は、前記基板支持体及びフェースプレートによって少なくとも部分的に画定され、前記基板支持体は、前記フェースプレートに対して前記処理領域内の第1の位置にある、前記基板上に材料を堆積すること;
前記基板支持体を前記フェースプレートに対して第2の位置に持ち上げること;
前記半導体処理チャンバの前記処理領域内にエッチャント前駆体のプラズマを形成すること;及び
前記基板のエッジ領域をエッチングすること
を含む、半導体処理方法。 - 前記堆積することが:
炭素含有前駆体を前記半導体処理チャンバの前記処理領域に送達すること、
前記炭素含有前駆体のプラズマを形成すること、及び
前記基板上に炭素含有材料を堆積すること
を含む、請求項1に記載の半導体処理方法。 - 前記エッチャント前駆体が酸素含有前駆体を含む、請求項2に記載の半導体処理方法。
- 前記第2の位置における前記基板支持体と前記フェースプレートとの間の距離が、前記第1の位置における前記基板支持体と前記フェースプレートとの間の距離よりも短い、請求項1に記載の半導体処理方法。
- 前記基板支持体が前記第2の位置にあるとき、前記フェースプレートに面する前記基板の表面が、前記フェースプレートから約5mm以下に位置付けられる、請求項1に記載の半導体処理方法。
- 前記基板支持体が、前記基板支持体の外側エッジにおける凹んだレッジによって特徴付けられる、請求項1に記載の半導体処理方法。
- 前記基板支持体が前記第2の位置にあるとき、前記凹んだレッジにおいて前記フェースプレートに面する前記基板支持体の表面が、前記フェースプレートから約2mm以上に位置付けられる、請求項6に記載の半導体処理方法。
- 前記エッチャント前駆体の前記プラズマを形成することが、前記基板支持体のエッジ領域の周りに環状プラズマを形成することを含む、請求項1に記載の半導体処理方法。
- 前記基板の前記エッジ領域をエッチングすることが、前記基板の外側エッジから約50mm以下に延びる距離に実質的に制限されたエッチングを実行する、請求項8に記載の半導体処理方法。
- 半導体処理チャンバの処理領域に収容された基板支持体上に取り付けた基板上に材料を堆積することであって、前記処理領域は、前記基板支持体及びフェースプレートによって少なくとも部分的に画定され、前記基板支持体は、前記基板支持体の外側エッジにおける凹んだレッジによって特徴付けられる、前記基板上に材料を堆積すること;
前記基板支持体を、前記フェースプレートに面する前記基板の表面が前記フェースプレートから約5mm以下に位置付けられる位置まで持ち上げること;
前記半導体処理チャンバの前記処理領域内にエッチャント前駆体のプラズマを形成すること;及び
前記基板の中央領域に堆積された前記材料を実質的に維持しながら、前記基板のエッジ領域をエッチングすること
を含む、半導体処理方法。 - 前記基板上に堆積された材料が炭素含有ハードマスクを含む、請求項10に記載の半導体処理方法。
- エッチャント前駆体のプラズマを形成することが:
酸素含有前駆体を前記半導体処理チャンバの前記処理領域に流入させること、
前記酸素含有前駆体のプラズマを形成すること、及び
前記酸素含有前駆体のプラズマ放出物で前記基板上に堆積された前記材料をエッチングすること
を含む、請求項10に記載の半導体処理方法。 - 前記基板支持体を持ち上げることが、前記フェースプレートに面している前記基板の前記表面を前記フェースプレートから約2mm以下に配置する、請求項10に記載の半導体処理方法。
- 前記エッチャント前駆体の前記プラズマを形成することが、前記基板支持体のエッジ領域の周りに環状プラズマを形成することを含む、請求項10に記載の半導体処理方法。
- 前記基板の前記エッジ領域をエッチングすることが、前記基板の外側エッジから約50mm以下に延びる距離に実質的に制限されたエッチングを実行する、請求項14に記載の半導体処理方法。
- 前記材料を堆積することに続いて、前記半導体処理チャンバの前記処理領域をパージするために、前記半導体処理チャンバ内の圧力を低減すること
を更に含む、請求項10に記載の半導体処理方法。 - 前記基板支持体が、堆積中の傾斜によって特徴付けられ、前記方法が:
前記基板が前記フェースプレートと実質的に平行になるように、前記基板支持体を水平にすること
を更に含む、請求項10に記載の半導体処理方法。 - 半導体処理チャンバの処理領域に炭素含有前駆体のプラズマを形成することであって、前記処理領域は、基板支持体及びフェースプレートによって少なくとも部分的に画定される、前記炭素含有前駆体のプラズマを形成すること;
前記基板支持体上に配置された基板上に炭素含有材料を堆積することであって、前記基板支持体は、前記フェースプレートに対して前記処理領域内の第1の位置にある、前記基板上に炭素含有材料を堆積すること;
前記基板支持体を前記フェースプレートに対して第2の位置に持ち上げること;
前記半導体処理チャンバの前記処理領域内に酸素含有前駆体の環状プラズマを形成すること;及び
前記基板のエッジ領域をエッチングすること
を含む、半導体処理方法。 - 前記基板支持体が、前記基板を前記基板支持体上に維持するための位置決めタブを含む、請求項18に記載の半導体処理方法。
- 前記基板支持体が、前記基板が上に配置されている領域の半径方向外側の、前記基板支持体の外側エッジにおける凹んだレッジによって特徴付けられ、前記フェースプレートに面する前記基板の表面は、前記基板支持体が前記第2の位置にあるとき、前記フェースプレートから約2mm以下にあり、前記凹んだレッジにおける前記フェースプレートに面する前記基板支持体の表面は、前記基板支持体が前記第2の位置にあるとき、前記フェースプレートから約2mm以上にある、請求項18に記載の半導体処理方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/700,758 | 2019-12-02 | ||
| US16/700,758 US11139168B2 (en) | 2019-12-02 | 2019-12-02 | Chamber deposition and etch process |
| PCT/US2020/062595 WO2021113178A1 (en) | 2019-12-02 | 2020-11-30 | Chamber deposition and etch process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023504673A JP2023504673A (ja) | 2023-02-06 |
| JP7633255B2 true JP7633255B2 (ja) | 2025-02-19 |
Family
ID=76091754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022533217A Active JP7633255B2 (ja) | 2019-12-02 | 2020-11-30 | チャンバ堆積とエッチングプロセス |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11139168B2 (ja) |
| JP (1) | JP7633255B2 (ja) |
| KR (1) | KR102779995B1 (ja) |
| CN (1) | CN114930507B (ja) |
| TW (1) | TWI780529B (ja) |
| WO (1) | WO2021113178A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12131934B2 (en) * | 2020-10-05 | 2024-10-29 | Applied Materials, Inc. | Semiconductor substrate support leveling apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090014127A1 (en) | 2007-07-12 | 2009-01-15 | Applied Materials, Inc. | Systems for plasma enhanced chemical vapor deposition and bevel edge etching |
| JP2017152689A (ja) | 2016-02-05 | 2017-08-31 | ラム リサーチ コーポレーションLam Research Corporation | 不揮発性金属をパターニングするためのチャンバ |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6829056B1 (en) * | 2003-08-21 | 2004-12-07 | Michael Barnes | Monitoring dimensions of features at different locations in the processing of substrates |
| KR100572131B1 (ko) | 2003-12-11 | 2006-04-18 | (주)울텍 | 실리콘 웨이퍼의 가장자리, 측면, 하부면을 동시에식각하기 위한 플라즈마 식각장치 |
| KR20060060997A (ko) | 2004-12-01 | 2006-06-07 | 삼성전자주식회사 | 웨이퍼 에지 식각 장치 |
| US20070209684A1 (en) * | 2006-03-07 | 2007-09-13 | Applied Materials, Inc. | Copper deposition chamber having integrated bevel clean with edge bevel removal detection |
| US7718542B2 (en) | 2006-08-25 | 2010-05-18 | Lam Research Corporation | Low-k damage avoidance during bevel etch processing |
| US8398778B2 (en) * | 2007-01-26 | 2013-03-19 | Lam Research Corporation | Control of bevel etch film profile using plasma exclusion zone rings larger than the wafer diameter |
| KR101342989B1 (ko) | 2007-05-03 | 2013-12-18 | (주)소슬 | 기판 에지 식각 장치 |
| CN101687229B (zh) * | 2007-07-12 | 2012-01-18 | 应用材料股份有限公司 | 将基板置中设置于处理室内的设备及方法 |
| US20090302002A1 (en) * | 2008-02-29 | 2009-12-10 | Applied Materials, Inc. | Method and apparatus for removing polymer from a substrate |
| US20090293907A1 (en) * | 2008-05-28 | 2009-12-03 | Nancy Fung | Method of substrate polymer removal |
| US8658937B2 (en) * | 2010-01-08 | 2014-02-25 | Uvtech Systems, Inc. | Method and apparatus for processing substrate edges |
| CN105977126B (zh) * | 2011-05-31 | 2018-12-07 | 应用材料公司 | 用于等离子体蚀刻腔室的孔部件 |
| JP2015536042A (ja) * | 2012-09-26 | 2015-12-17 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 閉ループ制御を有する底部および側部プラズマ同調 |
| US9315891B2 (en) * | 2013-03-15 | 2016-04-19 | Applied Materials, Inc. | Methods for processing a substrate using multiple substrate support positions |
| US9564285B2 (en) * | 2013-07-15 | 2017-02-07 | Lam Research Corporation | Hybrid feature etching and bevel etching systems |
| US10937634B2 (en) * | 2013-10-04 | 2021-03-02 | Lam Research Corporation | Tunable upper plasma-exclusion-zone ring for a bevel etcher |
| US10276364B2 (en) * | 2017-05-08 | 2019-04-30 | Applied Materials, Inc. | Bevel etch profile control |
| US10903066B2 (en) * | 2017-05-08 | 2021-01-26 | Applied Materials, Inc. | Heater support kit for bevel etch chamber |
| WO2019108376A1 (en) * | 2017-12-01 | 2019-06-06 | Applied Materials, Inc. | Highly etch selective amorphous carbon film |
| KR20200101833A (ko) * | 2018-01-17 | 2020-08-28 | 에스피피 테크놀로지스 컴퍼니 리미티드 | 와이드 갭 반도체 기판, 와이드 갭 반도체 기판의 제조 장치 및 와이드 갭 반도체 기판의 제조 방법 |
| JP2019140220A (ja) * | 2018-02-09 | 2019-08-22 | 東芝メモリ株式会社 | 半導体処理装置および半導体処理方法 |
| US20190341275A1 (en) * | 2018-05-07 | 2019-11-07 | Lam Research Corporation | Edge ring focused deposition during a cleaning process of a processing chamber |
-
2019
- 2019-12-02 US US16/700,758 patent/US11139168B2/en active Active
-
2020
- 2020-11-30 CN CN202080092245.5A patent/CN114930507B/zh active Active
- 2020-11-30 JP JP2022533217A patent/JP7633255B2/ja active Active
- 2020-11-30 WO PCT/US2020/062595 patent/WO2021113178A1/en not_active Ceased
- 2020-11-30 KR KR1020227022329A patent/KR102779995B1/ko active Active
- 2020-12-02 TW TW109142312A patent/TWI780529B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090014127A1 (en) | 2007-07-12 | 2009-01-15 | Applied Materials, Inc. | Systems for plasma enhanced chemical vapor deposition and bevel edge etching |
| JP2017152689A (ja) | 2016-02-05 | 2017-08-31 | ラム リサーチ コーポレーションLam Research Corporation | 不揮発性金属をパターニングするためのチャンバ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20220107045A (ko) | 2022-08-01 |
| TW202137297A (zh) | 2021-10-01 |
| US20210166942A1 (en) | 2021-06-03 |
| WO2021113178A1 (en) | 2021-06-10 |
| JP2023504673A (ja) | 2023-02-06 |
| CN114930507A (zh) | 2022-08-19 |
| US11139168B2 (en) | 2021-10-05 |
| TWI780529B (zh) | 2022-10-11 |
| KR102779995B1 (ko) | 2025-03-10 |
| CN114930507B (zh) | 2026-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7789668B2 (ja) | 双極静電チャックにおける縁部均一性の調整性 | |
| JP6050944B2 (ja) | プラズマエッチング方法及びプラズマ処理装置 | |
| US12412741B2 (en) | Silicon oxide gap fill using capacitively coupled plasmas | |
| WO2013187429A1 (ja) | プラズマエッチング方法及びプラズマ処理装置 | |
| JP2022544230A (ja) | 制御された堆積用のチャンバ構成 | |
| JP7633255B2 (ja) | チャンバ堆積とエッチングプロセス | |
| KR102921296B1 (ko) | 3d nand를 위한 게르마늄 및 실리콘 스택들 | |
| TWI826843B (zh) | 電弧緩解面板 | |
| KR102799704B1 (ko) | 저온에서의 실리콘 함유 막들의 플라즈마 강화 증착 | |
| JP7594587B2 (ja) | 表面を包む材料層 | |
| JP2024519162A (ja) | マスクパターニングのための窒化ホウ素 | |
| US20230360924A1 (en) | Low temperature carbon gapfill | |
| JP7805358B2 (ja) | 電極の調整によるハードマスクの調節 | |
| US20220020589A1 (en) | Dielectric coating for deposition chamber | |
| JP2024511958A (ja) | 改良された炭素接着のためのシステム及び方法 | |
| JP2024519841A (ja) | 端面不均一性チューニングのための低インピーダンス電流経路 | |
| KR20210059444A (ko) | 적층 박막 형성 방법 및 기판 처리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240814 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240820 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20241119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250206 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7633255 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |