JP7604147B2 - DEVICE, DEVICE CONTROL METHOD, AND PROGRAM - Patent application - Google Patents
DEVICE, DEVICE CONTROL METHOD, AND PROGRAM - Patent application Download PDFInfo
- Publication number
- JP7604147B2 JP7604147B2 JP2020156377A JP2020156377A JP7604147B2 JP 7604147 B2 JP7604147 B2 JP 7604147B2 JP 2020156377 A JP2020156377 A JP 2020156377A JP 2020156377 A JP2020156377 A JP 2020156377A JP 7604147 B2 JP7604147 B2 JP 7604147B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- output
- input
- image
- band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
本発明は、装置、装置の制御方法、およびプログラムに関する。 The present invention relates to a device, a method for controlling the device, and a program.
一般的に、スキャナ等の読取り機器、プリンタ等の印刷機器、ディスプレイ等の表示機器の多くは、カラー画像およびカラー原稿（例えばＲＧＢカラー画像、ＣＭＹＫカラー画像などの複数色を有する画像）に対応可能である。このため、このような機器の多くに搭載される画像処理装置は、基本的にカラー処理を行う装置として構成されることが多い。画像処理装置は、例えば、ＲＧＢカラー画像に対しては３色を、ＣＭＹＫカラー画像に対しては４色を、処理する画像処理回路を有する。一般的な画像処理回路は、その回路を１つの処理のみでなく他の処理にも使用できるように、例えば、フィルタ処理で使用するフィルタ係数はレジスタ設定などで任意に設定変更できるように設計されることが多い。そのため、各色に対応するフィルタ回路は同一回路でありうる。画像処理装置は、例えば、ＲＧＢカラー画像に対しては３基、ＣＭＹＫカラー画像に対しては４基のように、対応する色の数だけフィルタ回路を並列に備えることができる。また、機器が、複数の色のそれぞれに対応する複数の画像処理装置を有してよい。例えば、画像処理装置が１色分のフィルタ回路を備えるのみである場合であっても、対応する色の数だけ画像処理装置を有することにより、機器全体ではカラー処理に対応することができる。このようにカラー処理を基本とする処理装置において、色数に応じた並列化の処理単位（粒度）は、小さくは回路レベルから、大きくは処理装置等のシステムレベルに至るまで多岐に渡る。 Generally, many reading devices such as scanners, printing devices such as printers, and display devices such as displays are capable of handling color images and color originals (for example, images having multiple colors such as RGB color images and CMYK color images). For this reason, the image processing devices installed in many of these devices are often configured as devices that basically perform color processing. The image processing device has an image processing circuit that processes, for example, three colors for RGB color images and four colors for CMYK color images. General image processing circuits are often designed so that the filter coefficients used in the filter processing can be arbitrarily changed by register settings, so that the circuit can be used not only for one process but also for other processes. Therefore, the filter circuits corresponding to each color can be the same circuit. The image processing device can have filter circuits in parallel for the number of corresponding colors, such as three for RGB color images and four for CMYK color images. In addition, the device may have multiple image processing devices corresponding to each of the multiple colors. For example, even if an image processing device only has a filter circuit for one color, the device as a whole can handle color processing by having as many image processing devices as the number of corresponding colors. In this way, in processing devices based on color processing, the processing unit (granularity) of parallelization according to the number of colors varies widely, from as small as the circuit level to as large as the system level of the processing device, etc.
このようなカラー処理を基本とした処理装置に、モノクロ（単色）画像データが入力される場合、上述のように並列化された処理単位（粒度）を効率的に利用することが考えられる。処理単位を効率的に利用することにより、カラー画像の処理速度に比べて単色画像の処理速度を向上できる。 When monochrome (single-color) image data is input to such a processing device based on color processing, it is possible to efficiently use the parallelized processing units (granularity) as described above. By efficiently using the processing units, it is possible to improve the processing speed of single-color images compared to the processing speed of color images.
特許文献１には、入力画像データがモノクロ画像データの場合、矩形画像入力部がそのモノクロ画像データの領域を所定サイズの矩形領域に分割して、疑似的に複数の座標の異なる画素を矩形画像処理部に入力して同時に画像処理を行うことが記載されている。
特許文献１の画像処理装置は、ＣＰＵ経由で入出力画像データを読み書きするためのＤＭＡコントローラ（ＤＭＡＣ）を有し、モノクロの入力画像を所定のブロックに分割しておき、複数の異なる入力ブロックをカラー画像と同様の制御方法により同時に入力する。その上で、これら複数の入力ブロックに対して画像処理を並列に行い、画素データを複数の異なる出力ブロックに出力することにより、性能の高速化を実現している。
The image processing device in
また、特許文献２には、画像処理装置が複数の画像処理回路を有し、複数の色成分を格納することができる複数のフィールドに単色画像の複数の部分画像を格納し、該複数の画像処理回路が複数の部分画像に対して同時に画像処理を行うことが記載されている。
しかしながら、これらの特許文献には、ＤＭＡＣに対してＣＰＵ経由でモノクロ画像をカラー画像と同様の制御方法により並列処理するためのレジスタ設定値の算出手法については記載されていない。また、カラー画像を複数の処理単位で並列処理するためのレジスタ設定値の算出手法、カラー画像を１並列で処理するためのレジスタ設定値の算出手法、モノクロ画像を１並列で処理するためのレジスタ設定値の算出手法についても記載されていない。 However, these patent documents do not describe a method for calculating register setting values for processing monochrome images in parallel via the DMAC via the CPU using the same control method as for color images. Furthermore, they do not describe a method for calculating register setting values for processing color images in parallel in multiple processing units, a method for calculating register setting values for processing color images in one parallel process, or a method for calculating register setting values for processing monochrome images in one parallel process.
そこで本発明の一実施形態は、モノクロ画像またはカラー画像に対する画像処理を実行する際、単一画素を１並列で処理するためのレジスタ設定値と、複数画素を並列処理するためのレジスタ設定値とを、同一手法で算出できるようにすることを目的とする。 The objective of one embodiment of the present invention is to enable the register setting values for processing a single pixel in parallel and the register setting values for processing multiple pixels in parallel to be calculated using the same method when performing image processing on a monochrome or color image.
本発明の一実施形態は、画像データとして、モノクロ画像データまたはカラー画像データを格納する記憶領域が設けられる中間バッファ制御部と、前記記憶領域に関するレジスタ設定値を参照して、前記画像データのうち最大でN個（Nは整数）の画素データに対する画像処理を同時に実行することが可能な画像処理手段と、を有する装置であって、前記画像データがモノクロ画像データの場合、該画像データにおける画素データに対する並列処理を行う際の並列数として、仮想的な色数を決定する決定手段と、前記レジスタ設定値を、前記仮想的な色数に基づいて算出する算出手段と、前記画像データの領域を複数のバンド領域に分割する分割手段と、を更に有し、前記レジスタ設定値には、前記画像処理手段に入力される入力画像データを構成する複数の入力バンドのうち、所定の入力バンドの先頭アドレスと、前記画像処理手段から出力される出力画像データを構成する複数の出力バンドのうち、所定の出力バンドの先頭アドレスと、前記複数の入力バンドそれぞれに関する第１オフセット量と、が含まれ、前記算出手段は、次の式、すなわち第１オフセット量＝入力バンドのバンドサイズ×仮想的な色数に従って、前記第１オフセット量を算出する、ことを特徴とする装置である。
One embodiment of the present invention is an apparatus having an intermediate buffer control unit provided with a memory area for storing monochrome image data or color image data as image data, and an image processing means capable of simultaneously performing image processing on up to N (N is an integer) pieces of pixel data of the image data by referring to a register setting value related to the memory area, and further comprising a determination means for determining a virtual number of colors as the number of parallel operations when performing parallel processing on pixel data in the image data when the image data is monochrome image data, a calculation means for calculating the register setting value based on the virtual number of colors, and a division means for dividing an area of the image data into a plurality of band areas, wherein the register setting value includes a starting address of a predetermined input band among a plurality of input bands constituting the input image data input to the image processing means, a starting address of a predetermined output band among a plurality of output bands constituting the output image data output from the image processing means, and a first offset amount related to each of the plurality of input bands, and the calculation means calculates the first offset amount according to the following formula, i.e., first offset amount = band size of input band × virtual number of colors .
本発明の一実施形態によれば、モノクロ画像またはカラー画像に対する画像処理を実行する際、単一画素を１並列で処理するためのレジスタ設定値と、複数画素を並列処理するためのレジスタ設定値とを、同一手法で算出できる。よって、ソフトウェアがレジスタ設定を効率的に行うことが可能になる。 According to one embodiment of the present invention, when performing image processing on a monochrome image or a color image, the register setting value for processing a single pixel in parallel and the register setting value for processing multiple pixels in parallel can be calculated using the same method. This allows the software to efficiently perform register settings.
以下、図面を参照して、本発明の実施形態を詳細に説明する。 The following describes an embodiment of the present invention in detail with reference to the drawings.
［第１の実施形態］
＜画像処理装置の構成＞
図１は、本実施形態における画像処理装置の全体構成を示すブロック図である。画像処理装置は、ＣＰＵ１００と、ＲＡＭ１０１と、ＲＯＭ１０２と、画像処理部１０３と、Ｉ/Ｆ部１０４とを有する。これらの各構成要素は、システムバス１０５を介して接続されている。
[First embodiment]
<Configuration of image processing device>
1 is a block diagram showing the overall configuration of an image processing apparatus according to this embodiment. The image processing apparatus includes a
ＣＰＵ１００は、画像処理装置全体を制御する中央演算ユニットであり、各種の制御プログラムを実行する。ＲＯＭ１０２には、制御ブログラムや固定データが格納される。ＲＡＭ１０１は、データの一時保存やプログラムのロードに利用される。ＣＰＵ１００は、ＲＡＭ１０１にロードされた制御プログラムを実行することで、Ｉ/Ｆ部１０４を通して受信した入力画像データをＲＡＭ１０１に一時的に保存し、該入力画像データに対する画像処理部１０３による画像処理を実行する。
The
画像処理部１０３は、ＲＡＭ１０１に配置された入力画像データに対する画像処理を行い、出力画像データを得る。この出力画像データは、ＲＡＭ１０１に一時保存され、Ｉ/Ｆ部１０４を通して外部の情報機器１０６に送信される。
The
＜画像処理部の構成＞
図２は、画像処理部１０３の構成を示すブロック図である。画像処理部１０３は、入力画像データを入力し、出力画像データを出力する入出力制御部２００と、入出力制御部２００から入力された画像処理コマンド（入力）単位で画像処理を行う画像処理実行部２０１とを有する。
<Configuration of image processing unit>
2 is a block diagram showing the configuration of the
まず、入出力制御部２００の構成について説明する。入出力制御部２００は、画像データ入力部２０２と、中間バッファ制御部２０３と、レジスタブロック２１９と、コマンド生成部２０４と、コマンド送信部２０５と、コマンド受信部２１６と、コマンド解析部２１７と、画像データ出力部２１８とを有する。
First, the configuration of the input/
画像データ入力部２０２は、レジスタブロック２１９から複数のレジスタ設定値を読み込み、そのレジスタ設定値に基づいてＲＡＭ１０１から所定のブロック単位で入力画像データを読み出し、中間バッファ制御部２０３の記憶領域に格納する。続いて、画像データ入力部２０２は、中間バッファ制御部２０３の記憶領域に格納された入力画像データを１画素単位で読み出し、該読み出した入力画像データをコマンド生成部２０４に出力する。コマンド生成部２０４は、１画素単位の入力画像データを含む画像処理コマンド（入力）を生成し、該生成した画像処理コマンド（入力）をコマンド送信部２０５に出力する。コマンド送信部２０５は、画像処理コマンド（入力）を画像処理実行部２０１に出力する。
The image
コマンド受信部２１６は、画像処理実行部２０１から画像処理コマンド（出力）を受信し、該受信した画像処理コマンド（出力）をコマンド解析部２１７に出力する。コマンド解析部２１７は、画像処理コマンド（出力）から１画素単位の出力画像データを取り出し、該取り出した出力画像データを画像データ出力部２１８に出力する。画像データ出力部２１８は、中間バッファ制御部２０３の記憶領域に１画素単位の出力画像データを格納する。そして、画像データ出力部２１８は、レジスタブロック２１９から複数のレジスタ設定値を読み込み、そのレジスタ設定値に基づいて中間バッファ制御部２０３の記憶領域に格納された出力画像データを所定のブロック単位で読み出す。そして、画像データ出力部２１８は、読み出した出力画像データをＲＡＭ１０１に出力する。
The
次に、画像処理実行部２０１の構成について説明する。画像処理実行部２０１は、画像処理回路（１）２０９から画像処理回路（Ｐ）２１５のＰ個の画像処理回路と、インターコネクト２０６とを有する。Ｐ個の画像処理回路のそれぞれとインターコネクト２０６とは、入力ポート２０７、２１０、２１３、および、出力ポート２０８、２１１、２１４等のポートを介して互いに接続される。画像処理回路は、例えば、入力色補正処理、色空間変換、濃度補正処理、中間調処理、空間フィルタ処理、解像度変換、トリミング処理、端部拡張処理、ＩＰ変換、クロマ・アップサンプリングの１つ以上を含む処理を行う。これらの画像処理回路は、パイプライン回路等のハードウェアで実現されてもよいし、プロセッサとプログラム（ソフトウェア）等で実現されてもよい。画像処理回路は、例えば、入力ポート２０７、２１０、２１３等を介して画像処理コマンド（入力）を受け取り、画像処理を施した後に、出力ポート２０８、２１１、２１４を介して画像処理後の画像処理コマンド（出力）を出力する。
Next, the configuration of the image
インターコネクト２０６は、クロスバーやリングバス等の接続機能で実現されており、入力ポートと出力ポートの接続先を任意に切り替えることができる。従って、ＣＰＵ１００がこれらポートの接続先を設定することで、インターコネクト２０６は、例えばＰ個の画像処理回路の実行順序を変更し、または一部の処理をバイパスすることができる。このように、画像処理実行部２０１は、アプリケーションに応じて、各種の処理を取捨選択して組み合わせることにより、所望の画像処理を実現することができる。
The
＜画像処理コマンドの構成＞
図３は、画像処理コマンドの構成を示す図である。図３（ａ）の符号３００に示すように画像処理コマンドは、ヘッダとデータとを含んで構成され、データ領域には点順次形式の画素値が格納される。本実施形態における画像処理装置は、この画像処理コマンドを利用することで、点順次形式の画像データを１画素単位で同期しながら、画像処理実行部２０１の画像処理回路（１）２０９～画像処理回路（Ｐ）２１５をパイプライン的に動作させ、画像処理を行う。
<Image processing command structure>
Fig. 3 is a diagram showing the structure of an image processing command. As shown by
また、図３（ｂ）に示すように、画像処理コマンドは、カラーの点順次形式の１画素分の画素データを格納する形式に対応可能である。図３（ｂ）の例では、ヘッダの内容を切り替えることで、符号３０１に示すＲ（Ｒｅｄ）、Ｇ（Ｇｒｅｅｎ）、Ｂ（Ｂｌｕｅ）形式や符号３０２に示すＣ（Ｃｙａｎ）、Ｍ（Ｍａｇｅｎｔａ）、Ｙ（Ｙｅｌｌｏｗ）、Ｋ（Ｂｌａｃｋ）形式に対応できる。尚、カラーの点順次形式の画素データを格納する画像処理コマンドは、５個以上のデータ領域を含んでもよいし、複数の画像処理コマンドから構成されてもよい。
As shown in FIG. 3B, the image processing command can accommodate a format that stores one pixel's worth of pixel data in a color dot-sequential format. In the example of FIG. 3B, by switching the contents of the header, it is possible to accommodate the R (Red), G (Green), and B (Blue) format shown by
また、図３（ｃ）に示すように、画像処理コマンドは、モノクロ（単色）の１画素分の画素データを格納する形式に対応可能である。図３（ｃ）の例では、ヘッダの内容を切り替えることで、符号３０３に示すように、３個の画素データ領域のうち１個の画素データ領域にＫ（Ｂｌａｃｋ）の画素データを格納する形式に対応することができる。また、符号３０４に示すように、４個の画素データ領域のうち１個の画素データ領域にＫ（Ｂｌａｃｋ）の画素データを格納する形式に対応することもできる。尚、モノクロの１画素の画素データを格納する画像処理コマンドは、５個以上のデータ領域を含んでもよいし、複数の画像処理コマンドから構成されてもよい。
As shown in FIG. 3(c), the image processing command can accommodate a format for storing one monochrome (single color) pixel data. In the example of FIG. 3(c), by switching the contents of the header, it is possible to accommodate a format for storing K (Black) pixel data in one of three pixel data areas, as shown by
また、図３（ｄ）に示すように、画像処理コマンドは、モノクロの複数画素の画素データを格納する形式に対応可能である。図３（ｄ）の例では、ヘッダの内容を切り替えることで、符号３０５に示すように、３個の画素データ領域のそれぞれにＫ（Ｂｌａｃｋ）の画素データを格納する形式に対応することができる。また、符号３０６に示すように、４個の画素データ領域のそれぞれにＫ（Ｂｌａｃｋ）の画素データを格納する形式に対応することもできる。尚、モノクロの複数画素の画素データを格納する画像処理コマンドは、５個以上のデータ領域を含んでもよいし、複数の画像処理コマンドから構成されてもよい。
As shown in FIG. 3(d), the image processing command can accommodate a format for storing pixel data for multiple monochrome pixels. In the example of FIG. 3(d), by switching the contents of the header, it is possible to accommodate a format for storing K (Black) pixel data in each of three pixel data areas, as shown by
＜画像データの領域分割＞
次に、以下で説明する各実施形態において用いられる、画像データの領域分割について説明する。本実施形態では、領域分割手法の１つであるバンド処理を用いるものとする。以下、バンド処理について図４を用いて説明する。
<Image data segmentation>
Next, the region division of image data used in each embodiment described below will be described. In this embodiment, band processing, which is one of the region division methods, will be used. Hereinafter, band processing will be described with reference to FIG.
バンド処理では、例えば、図４（ａ）～（ｇ）に示すように、１枚の画像データ４００を、高さＢｄｈ、長さＢｄｌの領域４０１～４０６に分割する。領域４０１～４０６それぞれの副走査方向における位置は、異なる。画像処理実行部２０１にて、この分割された領域毎に各種の画像処理を逐次的に実行する。
In band processing, for example, as shown in Figures 4(a) to (g), a
以下では、この分割された部分画像の領域４０１～４０６を「バンド領域」と呼び、バンド領域に含まれるデータが展開される記憶領域を「バンドメモリ」と呼び、画像データを分割する処理を「バンド分割」と呼ぶ。バンドメモリはＲＡＭ１０１に確保されてもよいし、システム上の適当な記憶装置内の領域として確保されてもよい。尚、ここでは、説明を簡潔にするために、バンドメモリがＲＡＭ１０１に確保されるものとして説明する。また、図４（ｇ）に示すように、画像データの座標系（主走査方向－副走査方向）を長さ方向、高さ方向という新たな座標系（バンド領域座標系）によって定義し、バンド領域を長さ×高さで表現する。バンド領域の長さＢｄｌは、画像データの主走査方向の長さとし、バンド領域の高さＢｄｈは、画像データの副走査方向の長さとする。
In the following, the divided partial image areas 401-406 are referred to as "band areas", the storage area in which the data contained in the band areas is expanded is referred to as "band memory", and the process of dividing the image data is referred to as "band division". The band memory may be allocated in
バンド処理では、図４におけるバンド領域４０１～４０６がＲＡＭ１０１上のバンドメモリに展開され、画像処理実行部２０１にてバンド領域４０１の画像処理が行われる。バンド領域４０１の画像処理が完了すると、次にバンド領域４０２の画像処理が行われ、バンド領域４０６まで画像処理が行われる。
In band processing,
尚、バンド処理では、各バンド領域間で隙間なく空間フィルタ処理などの局所（近傍）画像処理を行なうため、図４（ｈ）～（ｎ）に示すように、各バンド領域が、それぞれ隣接する領域との境界で一部分が互いに重なり合うように構成されてもよい。この場合、例えば、各領域の高さの方向に１画素ずつ画素を走査することとして、局所（近傍）画像処理に必要な処理画素を保持する遅延メモリの容量が、各領域の高さで規定される。これにより、局所（近傍）画像処理で必要となる遅延メモリの省メモリ化を実現できる。 In band processing, in order to perform local (nearby) image processing such as spatial filtering without gaps between each band region, each band region may be configured to overlap with a portion of the boundary with each adjacent region, as shown in Figures 4(h) to (n). In this case, for example, pixels are scanned one pixel at a time in the height direction of each region, and the capacity of the delay memory that holds the processing pixels required for local (nearby) image processing is determined by the height of each region. This makes it possible to reduce the amount of delay memory required for local (nearby) image processing.
＜カラー画像に対する画像処理＞
以下、ＲＧＢ３チャンネルの入力画像データに対する画像処理の例について、図５を用いて説明する。
<Image processing for color images>
An example of image processing for input image data of three RGB channels will be described below with reference to FIG.
画像処理部１０３に入力する画像は、ＲＧＢ点順次のカラー画像である。入力画像５０１は、符号５００に示す入力バンド領域の長さＢｄｌ＿ｉｎ、高さＢｄｈ＿ｉｎの大きさの３つの連続した入力バンド領域Ａ１、Ａ２、Ａ３から構成される。入力バンド領域のそれぞれが格納されるバンドメモリの先頭アドレスは、Ｃ１、Ｃ２、Ｃ３である。入力画像のオフセット量５０２は、アドレスＣ１からアドレスＣ２、アドレスＣ２からアドレスＣ３までの同一のオフセット量（バイト数）である。画像処理部１０３から出力する画像は、ＲＧＢ点順次のカラー画像である。出力画像５０４は、符号５０３に示す出力バンド領域の長さＢｄｌ＿ｏｕｔ１、高さＢｄｈ＿ｏｕｔ１の大きさの３つの連続した出力バンド領域Ｂ１、Ｂ２、Ｂ３から構成される。出力バンド領域のそれぞれが格納されるバンドメモリの先頭アドレスは、Ｄ１、Ｄ２、Ｄ３である。出力画像５０４におけるオフセット量５０５は、アドレスＤ１からアドレスＤ２、アドレスＤ２からアドレスＤ３までの同一のオフセット量（バイト数）である。
The image input to the
ここで、入出力制御部２００は、レジスタブロック２１９に以下の４個のレジスタを備える。
・入力アドレスレジスタ：入力画像５０１の先頭アドレスＣ１
・入力オフセットレジスタ：入力画像５０１の入力バンド領域間のオフセット量５０２
・出力アドレスレジスタ：出力画像５０４の先頭アドレスＤ１
・出力オフセットレジスタ：出力画像５０４の出力バンド領域間のオフセット量５０５
Here, the input/
Input address register: the start address C1 of the
Input offset register: offset
Output address register: start address D1 of the
Output offset register: offset
これら４個のレジスタは、ＣＰＵ１００によって実現されるソフトウェアモジュールがレジスタブロック２１９にレジスタ設定値を設定する構成となっている。入出力制御部２００内の画像処理コマンドのフォーマットは、ヘッダと、３個のデータ領域Ｐ０、Ｐ１、Ｐ２とから構成され、画像処理コマンドのフォーマット３０１（図３（ｂ）参照）に該当する。コマンド生成部２０４で生成する画像処理コマンド（入力）と、コマンド解析部２１７で解析する画像処理コマンド（出力）とは、画像処理コマンド３０１のフォーマットに基づいて処理する。
These four registers are configured so that a software module implemented by the
次に、画像処理部１０３における処理について説明する。画像データ入力部２０２は、入力バンド領域Ａ１から入力画像データを３２バイト単位で入力バンド領域のオフセット量５０２（バイト数）読み込み、中間バッファ制御部２０３の記憶領域に書き込む。さらに、画像データ入力部２０２は、中間バッファ制御部２０３の記憶領域からＲ、Ｇ、Ｂそれぞれ１画素分のデータ１６ｂｉｔを読み込み、該読みこんだ１画素分のデータをコマンド生成部２０４に出力する。その後、コマンド生成部２０４は、１画素分のデータを画像処理コマンド３０１（入力）のデータ領域Ｐ０、Ｐ１、Ｐ２に格納することで、画像処理コマンド３０１（入力）を生成し、該生成した画像処理コマンド３０１（入力）をコマンド送信部２０５に出力する。コマンド送信部２０５は、画像処理コマンド３０１（入力）を画像処理実行部２０１に出力する。画像処理実行部２０１が画像処理コマンド３０１（入力）に格納された画素データに基づく画像処理を完了すると、コマンド受信部２１６は、画像処理コマンド３０１（出力）を受信する。コマンド受信部２１６は、受信した画像処理コマンド３０１（出力）をコマンド解析部２１７に出力する。コマンド解析部２１７は、画像処理コマンド３０１（出力）のデータ領域Ｐ０、Ｐ１、Ｐ２に格納されたＲ、Ｇ、Ｂの画素データを取り出し、該取り出した画素データを画像データ出力部２１８に出力する。画像データ出力部２１８は、そのＲ、Ｇ、Ｂの画素データを中間バッファ制御部２０３の記憶領域に書き込む。さらに、画像データ出力部２１８は、中間バッファ制御部２０３の記憶領域からＲＧＢ点順次の出力画像データを３２バイト単位で読み込み、出力画像５０４のうち１番目の出力バンド領域Ｂ１を構成する出力画像データとして、出力バンドメモリに書き込む。
Next, the processing in the
以上の処理フローに基づき、入出力制御部２００は、入力画像データのうちオフセット量５０２（バイト数）の入力バンド領域Ａ１を読み込む。続いて、画像処理実行部２０１は、画像処理を行い、画像データ出力部２１８は、出力バンドメモリ（先頭アドレスＤ１）にオフセット量５０５（バイト数）の出力画像データを書き込む。
Based on the above processing flow, the input/
その次に、入力画像５０１の２番目の入力バンド領域Ａ２の画像処理を行う。具体的には、画像データ入力部２０２は、レジスタブロック２１９から入力アドレスレジスタの値（入力画像５０１の先頭アドレスＣ１）と、入力オフセットレジスタの値（入力画像５０１におけるオフセット量５０２（バイト数））とを取得する。その上で、画像データ入力部２０２は、入力アドレスレジスタの値に入力オフセットレジスタの値を加算することで、２番目の入力バンドメモリの先頭アドレスＣ２を算出し、内部カウンタに保持する。同じく、画像データ出力部２１８は、レジスタブロック２１９から出力アドレスレジスタの値（出力画像５０４の先頭アドレスＤ１）と、出力オフセットレジスタの値（出力画像５０４におけるオフセット量５０５（バイト数））とを取得する。その上で、画像データ出力部２１８は、出力アドレスレジスタの値に出力オフセットレジスタの値を加算することで、２番目の出力バンドメモリの先頭アドレスＤ２を算出し、内部カウンタに保持する。画像データ入力部２０２は、入力画像データのうちオフセット量５０２（バイト数）の入力バンド領域Ａ２を読み込み、画像処理実行部２０１が画像処理を行う。その後、画像データ出力部２１８は、オフセット量５０５（バイト数）の出力バンド領域Ｂ２を出力バンドメモリに書き込む。
Next, image processing is performed on the second input band area A2 of the
その次に、入力画像５０１の３番目の入力バンド領域Ａ３の画像処理を行う。具体的には、画像データ入力部２０２は、内部カウンタに保持された２番目の入力バンドメモリの先頭アドレスＣ２にオフセット量５０２（バイト数）を加算することで、３番目の入力バンドメモリの先頭アドレスＣ３を算出し、内部カウンタを更新する。同じく、画像データ出力部２１８は、内部カウンタに保持された２番目の出力バンド領域の先頭アドレスＤ２にオフセット量５０５（バイト数）を加算することで、３番目の出力バンドメモリの先頭アドレスＤ３を算出し、内部カウンタを更新する。画像データ入力部２０２は、入力画像データのうちオフセット量５０２（バイト数）の入力バンド領域Ａ３を読み込み、画像処理実行部２０１が画像処理を行う。その後、画像データ出力部２１８は、オフセット量５０５（バイト数）の出力バンド領域Ｂ３を出力バンドメモリに書き込む。
Next, image processing is performed on the third input band area A3 of the
次に、図５のＲＧＢ点順次の入力画像に対する画像処理において、ＣＰＵ１００によって実現されるソフトウェアモジュールが、画像処理部１０３を駆動させるために必要なレジスタ設定値を算出する処理について、図９および図１０を用いて説明する。
Next, the process of calculating the register setting values required for driving the
まず、仮想的色数を決定するフローについて、図９を用いて説明する。ここで、「仮想的色数」とは、画像処理部１０３でモノクロ画像データを処理する際に画像処理コマンド３０１（出力）のデータ領域を複数利用して内部的に並列処理する色数（並列数）のことである。尚、カラー画像データを処理する際には、画像処理コマンド３０１（出力）のデータ領域に並列処理するための十分な空き領域がないため、仮想的色数は１に固定される。尚、以降では、一連の処理のける各ステップを「Ｓ～」と表記する。
First, the flow for determining the virtual number of colors will be explained using Figure 9. Here, "virtual number of colors" refers to the number of colors (parallel number) that are internally processed in parallel using multiple data areas of image processing command 301 (output) when processing monochrome image data in
Ｓ９００では、ＣＰＵ１００は、入力画像がモノクロ画像か判定する。本ステップの判定結果が真の場合、Ｓ９０１に進む一方、該判定結果が偽の場合（つまり、入力画像がカラー画像の場合）、Ｓ９０４に進む。図５のケースでは、入力画像５０１がカラー画像のため、Ｓ９００の判定結果が偽となり、Ｓ９０４に処理を進める。Ｓ９０４では、ＣＰＵ１００は、仮想的色数Ｖｎを１に設定する。
In S900, the
次に、図９で求めた仮想的色数Ｖｎに基づいて図５における以下のレジスタ設定値を算出する方法について、図１０を用いて説明する。
・入力アドレスレジスタ：入力画像５０１のうち１番目の入力バンド領域に対応する先頭アドレスＣ１
・入力オフセットレジスタ：入力画像５０１におけるオフセット量５０２
・出力アドレスレジスタ：出力画像５０４のうち１番目の出力バンド領域に対応する先頭アドレスＤ１
・出力オフセットレジスタ：出力画像５０４におけるオフセット量５０５
Next, a method for calculating the following register setting values in FIG. 5 based on the virtual color number Vn calculated in FIG. 9 will be described with reference to FIG.
Input address register: the start address C1 corresponding to the first input band area of the
Input offset register: offset
Output address register: the start address D1 corresponding to the first output band area of the
Output offset register: offset
Ｓ１０００では、ＣＰＵ１００は、入力画像５０１の色数Ｃｎ＿ｉｎ（ここでは３）を取得する。
In S1000, the
Ｓ１００１では、ＣＰＵ１００は、入力画像５０１の１色あたりのビット数Ｂｐｓ＿ｉｎを取得する。
In S1001, the
Ｓ１００２では、ＣＰＵ１００は、入力バンド領域５００の長さＢｄｌ＿ｉｎと高さＢｄｈ＿ｉｎを取得する。
In S1002, the
Ｓ１００３では、ＣＰＵ１００は、入力画像５０１の先頭アドレスＡｄｒ＿ｉｎ＿ｔｏｐとして、図５のアドレスＣ１を取得する。
In S1003, the
Ｓ１００４では、ＣＰＵ１００は、Ｓ１０００～Ｓ１００２で取得したＣｎ＿ｉｎ、Ｂｐｓ＿ｉｎ、Ｂｄｌ＿ｉｎ、およびＢｄｈ＿ｉｎを用いて、式（１）に従って、入力バンドのサイズＢｄｓ＿ｉｎを算出する。
In S1004, the
Ｓ１００５では、ＣＰＵ１００は、Ｓ１００４で取得した入力バンドのサイズＢｄｓ＿ｉｎと、図９のフローで取得した仮想的色数Ｖｎ（ここでは１）とを用いて、式（２）に従って、入力バンド領域のオフセット量Ｂｄｏ＿ｉｎを算出する。
In S1005, the
Ｓ１００６では、ＣＰＵ１００は、第１出力画像（ここでは出力画像５０４）の色数Ｃｎ＿ｏｕｔ１（ここでは３）を取得する。
In S1006, the
Ｓ１００７では、ＣＰＵ１００は、第１出力画像（ここでは出力画像５０４）の１色あたりのビット数Ｂｐｓ＿ｏｕｔ１を取得する。
In S1007, the
Ｓ１００８では、ＣＰＵ１００は、第１出力バンド領域５０３の長さＢｄｌ＿ｏｕｔ１と高さＢｄｈ＿ｏｕｔ１を取得する。
In S1008, the
Ｓ１００９では、ＣＰＵ１００は、第１出力画像（ここでは出力画像５０４）の先頭アドレスＡｄｒ＿ｏｕｔ１＿ｔｏｐとして、図５のアドレスＤ１を取得する。
In S1009, the
Ｓ１０１０では、ＣＰＵ１００は、Ｓ１００６～Ｓ１００８で取得したＣｎ＿ｏｕｔ１、Ｂｐｓ＿ｏｕｔ１、Ｂｄｌ＿ｏｕｔ１、およびＢｄｈ＿ｏｕｔ１を用いて、式（３）に従って、第１出力バンドのサイズＢｄｓ＿ｏｕｔ１を算出する。
In S1010, the
Ｓ１０１１では、ＣＰＵ１００は、Ｓ１０１０で取得した第１出力バンドのサイズＢｄｓ＿ｏｕｔ１と、図９のフローで取得した仮想的色数Ｖｎ（ここでは１）とを用いて、式（４）に従って、第１出力バンド領域のオフセット量Ｂｄｏ＿ｏｕｔ１を算出する。
In S1011, the
Ｓ１０１２では、ＣＰＵ１００は、画像データ出力部２１８が２つの異なる画像を出力するか判定する。本ステップの判定結果が真の場合、Ｓ１０１３に進む一方、該判定結果が偽の場合、Ｓ１０１９に進む。尚、図５のケースでは、出力画像が１つのため、Ｓ１０１９に処理を進める。
In S1012, the
Ｓ１０１９では、ＣＰＵ１００は、ソフトウェアの内部カウンタである仮想的インデックスＶｉを初期化して０に設定する。
In S1019, the
Ｓ１０２０では、ＣＰＵ１００は、Ｓ１００１で取得したＢｐｓ＿ｉｎ、Ｓ１００３で取得したＡｄｒ＿ｉｎ＿ｔｏｐ、およびＳ１０１９で取得したＶｉ（ここでは０）を用いて、式（５）に従って、入力バンドの先頭アドレスＡｄｒ＿ｉｎ［Ｖｉ］を算出する。
In S1020, the
尚、以降では、Ｖｉ＝ｎの場合のＡｄｒ＿ｉｎ［Ｖｉ］を、Ａｄｒ＿ｉｎ［ｎ］と記載する。例えば、本例（Ｖｉ＝０の場合）のＡｄｒ＿ｉｎ［Ｖｉ］を、Ａｄｒ＿ｉｎ［０］と記載する。 Note that hereafter, Adr_in[Vi] when Vi = n will be written as Adr_in[n]. For example, Adr_in[Vi] in this example (when Vi = 0) will be written as Adr_in[0].
Ｓ１０２１では、ＣＰＵ１００は、Ｓ１００７、Ｓ１００９、Ｓ１０１９で取得したＢｐｓ＿ｏｕｔ１、Ａｄｒ＿ｏｕｔ１＿ｔｏｐ、Ｖｉ（ここでは０）を用いて式（６）に従い、第１出力バンドの先頭アドレスＡｄｒ＿ｏｕｔ１［Ｖｉ］を求める。
In S1021, the
尚、以降では、Ｖｉ＝ｎの場合のＡｄｒ＿ｏｕｔ１［Ｖｉ］を、Ａｄｒ＿ｏｕｔ１［ｎ］と記載する。 Note that hereafter, Adr_out1[Vi] when Vi = n will be written as Adr_out1[n].
Ｓ１０２２では、ＣＰＵ１００は、画像データ出力部２１８が２つの異なる画像を出力するか判定する。本ステップの判定結果が真の場合、Ｓ１０２３に進む一方、該判定結果が偽の場合、Ｓ１０２４に進む。尚、図５のケースでは、出力画像が１つのため、Ｓ１０２４に処理を進める。
In S1022, the
Ｓ１０２４では、ＣＰＵ１００は、Ｓ１０１９で０に初期化した仮想的インデックスＶｉに１を加算する。
In S1024, the
Ｓ１０２５では、ＣＰＵ１００は、図９で取得した仮想的色数ＶｎとＳ１０２４で取得した仮想的インデックスＶｉとを比較し、式（７）を満たすか判定する。図５のケースでは、Ｖｉ＝１、Ｖｎ＝１であり、式（７）を満たさないため、Ｓ１０２６に処理を進める。
In S1025, the
Ｓ１０２６では、ＣＰＵ１００は、以下の４つの値をレジスタに設定する。
・Ｓ１００５で算出した入力バンド領域のオフセット量Ｂｄｏ＿ｉｎ
・Ｓ１０１１で算出した第１出力バンド領域のオフセット量Ｂｄｏ＿ｏｕｔ１
・Ｓ１０２０で算出した入力バンドの先頭アドレスＡｄｒ＿ｉｎ［０］
・Ｓ１０２１で算出した第１出力バンドの先頭アドレスＡｄｒ＿ｏｕｔ１［０］
In S1026, the
The offset amount Bdo_in of the input band area calculated in S1005
The offset amount Bdo_out1 of the first output band area calculated in S1011
The start address Adr_in[0] of the input band calculated in S1020
The start address Adr_out1[0] of the first output band calculated in S1021
Ｓ１０２７では、ＣＰＵ１００は、画像データ出力部２１８が２つの異なる画像を出力するか判定する。本ステップの判定結果が真の場合、Ｓ１０２８に進む一方、該判定結果が偽の場合、一連の処理を終了する。尚、図５のケースでは、出力画像が１つのため、一連の処理を終了する。
In S1027, the
＜モノクロ画像に対する１並列での画像処理＞
以下、モノクロ（単色）の入力画像に対する１並列での画像処理の例について、図６を用いて説明する。
<One-way parallel image processing for monochrome images>
An example of one-parallel image processing for a monochrome (single-color) input image will be described below with reference to FIG.
画像処理部１０３に入力する画像は、モノクロ画像である。入力画像６０１は、符号６００に示す入力バンド領域の長さＢｄｌ＿ｉｎ、高さＢｄｈ＿ｉｎの大きさの３つの連続した入力バンド領域Ａ１、Ａ２、Ａ３から構成される。入力バンド領域のそれぞれが格納されるバンドメモリの先頭アドレスは、Ｃ１、Ｃ２、Ｃ３である。入力画像のオフセット量６０２は、アドレスＣ１からアドレスＣ２、アドレスＣ２からアドレスＣ３までの同一のオフセット量（バイト数）である。画像処理部１０３から出力する画像は、モノクロ画像である。出力画像６０４は、符号６０３に示す出力バンド領域の長さＢｄｌ＿ｏｕｔ１、高さＢｄｈ＿ｏｕｔ１の大きさの３つの連続した出力バンド領域Ｂ１、Ｂ２、Ｂ３から構成される。出力バンド領域のそれぞれが格納されるバンドメモリの先頭アドレスは、Ｄ１、Ｄ２、Ｄ３である。出力画像６０４におけるオフセット量６０５は、アドレスＤ１からアドレスＤ２、アドレスＤ２からアドレスＤ３までの同一のオフセット量（バイト数）である。
The image input to the
ここで、入出力制御部２００は、レジスタブロック２１９に以下の４つのレジスタを備える。
・入力アドレスレジスタ：入力画像６０１の先頭アドレスＣ１
・入力オフセットレジスタ：入力画像６０１の入力バンド領域間のオフセット量６０２
・出力アドレスレジスタ：出力画像６０４の先頭アドレスＤ１
・出力オフセットレジスタ：出力画像６０４の出力バンド領域間のオフセット量６０５
Here, the input/
Input address register: the start address C1 of the
Input offset register: offset
Output address register: start address D1 of the
Output offset register: offset
これら４つのレジスタは、ＣＰＵ１００によって実現されるソフトウェアモジュールがレジスタブロック２１９にレジスタ設定値を設定する構成となっている。また、これら４つのレジスタについては、図５のＲＧＢ点順次の入力画像に対する画像処理の例におけるレジスタ構成と同等である。
These four registers are configured so that a software module implemented by the
入出力制御部２００内の画像処理コマンドのフォーマットは、ヘッダと、３つのデータ領域とから構成され、１つのデータ領域Ｐ０のみを使用する画像処理コマンド３０３（図３（ｃ）参照）のフォーマットに該当する。コマンド生成部２０４で生成する画像処理コマンド（入力）と、コマンド解析部２１７で解析する画像処理コマンド（出力）とは、画像処理コマンド３０３のフォーマットに基づいて処理する。
The format of the image processing command in the input/
次に、画像処理部１０３における処理について説明する。画像データ入力部２０２は、入力画像６０１の１番目の入力バンド領域Ａ１をバンドメモリから読み込む。具体的には、画像データ入力部２０２は、入力バンド領域Ａ１について先頭アドレスＣ１から３２バイト単位でオフセット量６０２（バイト数）読み込み、中間バッファ制御部２０３の記憶領域に書き込む。さらに、画像データ入力部２０２は、中間バッファ制御部２０３の記憶領域からモノクロの１画素分のデータ１６ｂｉｔを読み込み、該読みこんだ１画素分のデータをコマンド生成部２０４に出力する。その後、コマンド生成部２０４は、１画素分のデータを画像処理コマンド３０３（入力）のデータ領域Ｐ０に格納することで、画像処理コマンド３０３（入力）を生成し、該生成した画像処理コマンド３０３（入力）をコマンド送信部２０５に出力する。コマンド送信部２０５は、画像処理コマンド３０３（入力）を画像処理実行部２０１に出力する。画像処理実行部２０１が画像処理コマンド３０３（入力）に格納された画素データに基づく画像処理を完了すると、コマンド受信部２１６は、画像処理コマンド３０３（出力）を受信する。コマンド受信部２１６は、受信した画像処理コマンド３０３（出力）をコマンド解析部２１７に出力する。コマンド解析部２１７は、画像処理コマンド３０３（出力）のデータ領域Ｐ０に格納されたモノクロの画素データを取り出し、該取り出した画素データを画像データ出力部２１８に出力する。画像データ出力部２１８は、そのモノクロの画素データを中間バッファ制御部２０３の記憶領域に書き込む。さらに、画像データ出力部２１８は、中間バッファ制御部２０３の記憶領域からモノクロの出力画像データを３２バイト単位で読み込み、出力画像６０４のうち１番目の出力バンド領域Ｂ１を構成する出力画像データとして出力バンドメモリに書き込む。
Next, the processing in the
以上の処理フローに基づき、入出力制御部２００は、入力画像データとしてオフセット量６０２（バイト数）の入力バンド領域Ａ１を読み込む。続いて、画像処理実行部２０１は、画像処理を行い、画像データ出力部２１８は、出力バンドメモリ（先頭アドレスＤ１）にオフセット量６０５（バイト数）の出力画像データを書き込む。
Based on the above processing flow, the input/
その次に、入力画像６０１の２番目の入力バンド領域Ａ２の画像処理を行う。具体的には、画像データ入力部２０２は、レジスタブロック２１９から入力アドレスレジスタの値（入力画像６０１の先頭アドレスＣ１）と、入力オフセットレジスタの値（入力画像６０１におけるオフセット量６０２（バイト数））とを取得する。その上で、画像データ入力部２０２は、入力アドレスレジスタの値に入力オフセットレジスタの値を加算することで、２番目の入力バンドメモリの先頭アドレスＣ２を算出し、内部カウンタに保持する。同じく、画像データ出力部２１８は、レジスタブロック２１９から出力アドレスレジスタの値（出力画像６０４の先頭アドレスＤ１）と、出力オフセットレジスタの値（出力画像６０４におけるオフセット量６０５（バイト数））とを取得する。その上で、画像データ出力部２１８は、出力アドレスレジスタの値に出力オフセットレジスタの値を加算することで、２番目の出力バンドメモリの先頭アドレスＤ２を算出し、内部カウンタに保持する。画像データ入力部２０２は、入力画像データのうちオフセット量６０２（バイト数）の入力バンド領域Ａ２を読み込み、画像処理実行部２０１が画像処理を行う。その後、画像データ出力部２１８は、オフセット量６０５（バイト数）の出力バンド領域Ｂ２を出力バンドメモリに書き込む。
Next, image processing is performed on the second input band area A2 of the
その次に、入力画像６０１の３番目の入力バンド領域Ａ３の画像処理を行う。具体的には、画像データ入力部２０２は、内部カウンタに保持された２番目の入力バンドメモリの先頭アドレスＣ２にオフセット量６０２（バイト数）を加算することで、３番目の入力バンドメモリの先頭アドレスＣ３を算出し、内部カウンタを更新する。同じく、画像データ出力部２１８は、内部カウンタに保持された２番目の出力バンド領域の先頭アドレスＤ２にオフセット量６０５（バイト数）を加算することで、３番目の出力バンドメモリの先頭アドレスＤ３を算出し、内部カウンタを更新する。画像データ入力部２０２は、入力画像データのうちオフセット量６０２（バイト数）の入力バンド領域Ａ３を読み込み、画像処理実行部２０１が画像処理を行う。その後、画像データ出力部２１８は、オフセット量６０５（バイト数）出力バンド領域Ｂ３を出力バンドメモリに書き込む。
Next, image processing is performed on the third input band area A3 of the
次に、図６のモノクロ（単色）データの入力画像に対する画像処理において、ＣＰＵ１００によって実現されるソフトウェアモジュールが、画像処理部１０３を駆動させるために必要なレジスタ設定値を算出する処理について、図９および図１０を用いて説明する。
Next, in the image processing of the monochrome (single-color) data input image of FIG. 6, the process in which the software module realized by the
まず、仮想的色数を決定するフローについて、図９を用いて説明する。Ｓ９００では、ＣＰＵ１００は、入力画像がモノクロ画像か判定する。図６のケースでは、入力画像６０１がモノクロ画像のため、Ｓ９００の判定結果が真となり、Ｓ９０１に処理を進める。
First, the flow for determining the virtual number of colors will be described with reference to FIG. 9. In S900, the
Ｓ９０１では、ＣＰＵ１００は、モノクロ画像に対する画像処理を高速化するか、つまりＮ並列（Ｎは２以上の整数）で画像処理するか判定する。本ステップの判定結果が真の場合、Ｓ９０２に進む一方、該判定結果が偽の場合（つまり、１並列で画像処理を行う場合）、Ｓ９０３に進む。図６のケースでは、１並列で画像処理を行うため、Ｓ９０３に処理を進める。Ｓ９０３では、ＣＰＵ１００は、仮想的色数Ｖｎを１に設定する。
In S901, the
次に、図９のフローで求めた仮想的色数Ｖｎに基づいて図６における以下のレジスタ設定値を算出する方法について、図１０を用いて説明する。
・入力アドレスレジスタ：１番目の入力バンドメモリの先頭アドレスＣ１
・入力オフセットレジスタ：入力画像６０１におけるオフセット量６０２
・出力アドレスレジスタ：１番目の出力バンドメモリの先頭アドレスＤ１
・出力オフセットレジスタ：出力画像６０４におけるオフセット量６０５
Next, a method for calculating the following register setting values in FIG. 6 based on the virtual color number Vn calculated in the flow of FIG. 9 will be described with reference to FIG.
Input address register: First address C1 of the first input band memory
Input offset register: offset
Output address register: First address D1 of the first output band memory
Output offset register: offset
Ｓ１０００では、ＣＰＵ１００は、入力画像６０１の色数Ｃｎ＿ｉｎ（ここでは１）を取得する。
In S1000, the
Ｓ１００１では、ＣＰＵ１００は、入力画像６０１の１色あたりのビット数Ｂｐｓ＿ｉｎを取得する。
In S1001, the
Ｓ１００２では、ＣＰＵ１００は、入力バンド領域６００の長さＢｄｌ＿ｉｎと高さＢｄｈ＿ｉｎを取得する。
In S1002, the
Ｓ１００３では、ＣＰＵ１００は、入力画像６０１の先頭アドレスＡｄｒ＿ｉｎ＿ｔｏｐとして、図６のアドレスＣ１を取得する。
In S1003, the
ステップＳ１００４では、ＣＰＵ１００は、Ｓ１０００～Ｓ１００２で取得したＣｎ＿ｉｎ、Ｂｐｓ＿ｉｎ、Ｂｄｌ＿ｉｎ、およびＢｄｈ＿ｉｎを用いて、式（１）に従って、入力バンドのサイズＢｄｓ＿ｉｎを算出する。
In step S1004, the
Ｓ１００５では、ＣＰＵ１００は、Ｓ１００４で取得した入力バンドのサイズＢｄｓ＿ｉｎと、図９のフローで取得した仮想的色数Ｖｎ（ここでは１）とを用いて、式（２）に従って、入力バンド領域のオフセット量Ｂｄｏ＿ｉｎを算出する。
In S1005, the
Ｓ１００６では、ＣＰＵ１００は、第１出力画像（ここでは出力画像６０４）の色数Ｃｎ＿ｏｕｔ１（ここでは１）を取得する。
In S1006, the
Ｓ１００７では、ＣＰＵ１００は、第１出力画像（ここでは出力画像６０４）の１色あたりのビット数Ｂｐｓ＿ｏｕｔ１を取得する。
In S1007, the
Ｓ１００８では、ＣＰＵ１００は、第１出力バンド領域６０３の長さＢｄｌ＿ｏｕｔ１と高さＢｄｈ＿ｏｕｔ１を取得する。
In S1008, the
Ｓ１００９では、ＣＰＵ１００は、第１出力画像（ここでは出力画像６０４）の先頭アドレスＡｄｒ＿ｏｕｔ１＿ｔｏｐとして、図６のアドレスＤ１を取得する。
In S1009, the
Ｓ１０１０では、ＣＰＵ１００は、Ｓ１００６～Ｓ１００８で取得したＣｎ＿ｏｕｔ１、Ｂｐｓ＿ｏｕｔ１、Ｂｄｌ＿ｏｕｔ１、およびＢｄｈ＿ｏｕｔ１を用いて、式（３）に従って、第１出力バンドのサイズＢｄｓ＿ｏｕｔ１を算出する。
In S1010, the
Ｓ１０１１では、ＣＰＵ１００は、Ｓ１０１０で取得した出力バンドのサイズＢｄｓ＿ｏｕｔ１と、図９のフローで取得した仮想的色数Ｖｎ（ここでは１）とを用いて、式（４）に従って、第１出力バンド領域のオフセット量Ｂｄｏ＿ｏｕｔ１を算出する。
In S1011, the
Ｓ１０１２では、ＣＰＵ１００は、画像データ出力部２１８が２つの異なる画像を出力するか判定する。図６のケースでは、出力画像が１つのため、Ｓ１０１９に処理を進める。
In S1012, the
Ｓ１０１９では、ＣＰＵ１００は、ソフトウェアの内部カウンタである仮想的インデックスＶｉを初期化して０に設定する。
In S1019, the
Ｓ１０２０では、ＣＰＵ１００は、Ｓ１００１で取得したＢｐｓ＿ｉｎ、Ｓ１００３で取得したＡｄｒ＿ｉｎ＿ｔｏｐ、およびＳ１０１９で取得したＶｉ（ここでは０）を用いて、式（５）に従って、入力バンドの先頭アドレスＡｄｒ＿ｉｎ［０］を算出する。
In S1020, the
Ｓ１０２１では、ＣＰＵ１００は、Ｓ１００７で取得したＢｐｓ＿ｏｕｔ１、Ｓ１００９で取得したＡｄｒ＿ｏｕｔ１＿ｔｏｐ、及びＳ１０１９で取得したＶｉ（ここでは０）を用いて式（６）に従い第１出力バンドの先頭アドレスＡｄｒ＿ｏｕｔ１［０］を求める。
In S1021, the
Ｓ１０２２では、ＣＰＵ１００は、画像データ出力部２１８が２つの異なる画像を出力するか判定する。尚、図６のケースでは、出力画像が１つのため、Ｓ１０２４に処理を進める。
In S1022, the
Ｓ１０２４では、ＣＰＵ１００は、Ｓ１０１９で０に初期化した仮想的インデックスＶｉに１を加算する。
In S1024, the
Ｓ１０２５では、ＣＰＵ１００は、図９で取得した仮想的色数ＶｎとＳ１０２４で取得した仮想的インデックスＶｉとを比較し、式（７）を満たすか判定する。図６のケースでは、Ｖｉ＝１、Ｖｎ＝１であり、式（７）を満たさないため、Ｓ１０２６に処理を進める。
In S1025, the
ステップＳ１０２６では、ＣＰＵ１００は、以下の４つの値をレジスタに設定する。
・Ｓ１００５で算出した入力バンド領域のオフセット量Ｂｄｏ＿ｉｎ
・Ｓ１０１１で算出した出力バンド領域のオフセット量Ｂｄｏ＿ｏｕｔ１
・Ｓ１０２０で算出した入力バンドの先頭アドレスＡｄｒ＿ｉｎ［０）］
・Ｓ１０２１で算出した出力バンドの先頭アドレスＡｄｒ＿ｏｕｔ１［０］
In step S1026, the
The offset amount Bdo_in of the input band area calculated in S1005
The offset amount Bdo_out1 of the output band area calculated in S1011
The start address Adr_in[0)] of the input band calculated in S1020
The start address Adr_out1[0] of the output band calculated in S1021
Ｓ１０２７では、ＣＰＵ１００は、画像データ出力部２１８が２つの異なる画像を出力するか判定する。尚、図６のケースでは、出力画像が１つのため、一連の処理を終了する。
In S1027, the
＜モノクロ画像に対する３並列での画像処理＞
以下、モノクロ（単色）の入力画像に対して３並列で画像処理を行う例について、図７を用いて説明する。
<Three-parallel image processing for monochrome images>
An example of performing three parallel image processes on a monochrome (single-color) input image will be described below with reference to FIG.
画像処理部１０３に入力する画像はモノクロ画像である。入力画像７０１は、符号７００に示す入力バンド領域の長さＢｄｌ＿ｉｎ、高さＢｄｈ＿ｉｎの大きさの９つの連続した入力バンド領域Ａ１－０、Ａ１－１、Ａ１－２、Ａ２－０、Ａ２－１、Ａ２－２、Ａ３－０、Ａ３－１、Ａ３－２から構成される。入力バンド領域のそれぞれが格納されるバンドメモリの先頭アドレスは、Ｂ１－０、Ｂ１－１、Ｂ１－２、Ｂ２－０、Ｂ２－１、Ｂ２－２、Ｂ３－０、Ｂ３－１、Ｂ３－２である。入力画像におけるオフセット量７０２は、入力バンド領域７００のバイト数を３倍したものである。具体的には、アドレスＢ１－０からＢ２－０、Ｂ１－１からＢ２－１、Ｂ１－２からＢ２－２、Ｂ２－０からＢ３－０、Ｂ２－１からＢ３－１、Ｂ２－２からＢ３－２までの同一のオフセット量（バイト数）である。画像処理部１０３から出力される画像は、モノクロ画像である。出力画像７０４は、符号７０３に示す出力バンド領域の長さＢｄｌ＿ｏｕｔ１、高さＢｄｈ＿ｏｕｔ１の大きさの９つの連続した出力バンド領域Ｃ１－０、Ｃ１－１、Ｃ１－２，Ｃ２－０、Ｃ２－１、Ｃ２－２、Ｃ３－０、Ｃ３－１、Ｃ３－２から構成される。出力バンド領域のそれぞれが格納されるバンドメモリの先頭アドレスは、Ｄ１－０、Ｄ１－１、Ｄ１－２、Ｄ２－０、Ｄ２－１、Ｄ２－２、Ｄ３－０、Ｄ３－１、Ｄ３－２である。出力画像７０４におけるオフセット量７０５は、出力バンド領域７０３のバイト数を３倍したものである。具体的には、アドレスＤ１－０からＤ２－０、Ｄ１－１からＤ２－１、Ｄ１－２からＤ２－２、Ｄ２－０からＤ３－０、Ｄ２－１からＤ３－１、Ｄ２－２からＤ３－２までの同一のオフセット量（バイト数）である。
The image input to the
ここで、入出力制御部２００は、モノクロの入力画像７０１を仮想的にＲの入力バンド領域、Ｇの入力バンド領域、Ｂの入力バンド領域にバンド分割して、仮想的なＲＧＢの３つの入力バンド領域の並列処理を行う。そのため、入出力制御部２００は、レジスタブロック２１９に以下の８つのレジスタを備える。
・入力アドレスレジスタ：仮想的な色ＲＧＢ各色の入力バンドメモリの先頭アドレスＢ１－０、Ｂ１－１、Ｂ１－２
・入力オフセットレジスタ：仮想的な色ＲＧＢ各色における入力バンド領域間のオフセット量７０２
・出力アドレスレジスタ：仮想的な色ＲＧＢ各色の出力バンドメモリの先頭アドレスＤ１－０、Ｄ１－１、Ｄ１－２
・出力オフセットレジスタ：仮想的な色ＲＧＢ各色における出力バンド領域間のオフセット量７０５
Here, the input/
Input address register: The top addresses B1-0, B1-1, and B1-2 of the input band memory for each virtual color RGB
Input offset register: offset
Output address register: The top addresses D1-0, D1-1, and D1-2 of the output band memory for each virtual color RGB
Output offset register: offset amount between output band areas for each
これら８つのレジスタは、ＣＰＵ１００によって実現されるソフトウェアモジュールがレジスタブロック２１９にレジスタ設定値を設定する構成となっている。また、これら８つのレジスタについては、図５のＲＧＢ点順次の入力画像に対する画像処理の例、および、図６のモノクロ（単色）の入力画像に対する１並列での画像処理の例におけるレジスタ構成と同等である。但し、図５や図６のケースでは、入力アドレスレジスタと出力アドレスレジスタとをそれぞれ１つのみ使用する形態を示したが、ここでは、入力アドレスレジスタ３個と出力アドレスレジスタ３個とを使用する形態を示す。
These eight registers are configured so that a software module implemented by the
入出力制御部２００内の画像処理コマンドのフォーマットは、ヘッダと、３つのデータ領域Ｐ０、Ｐ１、Ｐ２とから構成され、画像処理コマンド３０５（図３（ｄ）参照）のフォーマットに該当する。コマンド生成部２０４で生成する画像処理コマンド（入力）と、コマンド解析部２１７で解析する画像処理コマンド（出力）とは、画像処理コマンド３０５のフォーマットに基づいて処理する。
The format of the image processing command in the input/
次に、画像処理部１０３における処理について説明する。画像データ入力部２０２は、入力画像７０１のうち１番～３番目の入力バンド領域Ａ１－０、Ａ１－１、Ａ１－２について、それぞれ３２バイト単位で読み込み、中間バッファ制御部２０３の記憶領域にＲＧＢの面順次のデータとして書き込む。このとき、画像データ入力部２０２が読み込む各入力バンド領域の画像サイズは、入力バンド領域７００のバイト数である。さらに、画像データ入力部２０２は、中間バッファ制御部２０３の記憶領域から仮想的なＲＧＢ各色の１画素分のデータ１６ｂｉｔを読み込み、該読みこんだ１画素分のデータをコマンド生成部２０４に出力する。その後、コマンド生成部２０４は、１画素分のデータを画像処理コマンド３０５（入力）のデータ領域Ｐ０、Ｐ１、Ｐ２に格納することで、画像処理コマンド３０５（入力）を生成し、該生成した画像処理コマンド３０５（入力）をコマンド送信部２０５に出力する。コマンド送信部２０５は、画像処理コマンド３０５（入力）を画像処理実行部２０１に出力する。画像処理実行部２０１が画像処理コマンド３０５（入力）に格納された画素データに基づく画像処理を完了すると、コマンド受信部２１６は、画像処理コマンド３０５（出力）を受信する。コマンド受信部２１６は、受信した画像処理コマンド３０５（出力）をコマンド解析部２１７に出力する。コマンド解析部２１７は、画像処理コマンド３０５（出力）のデータ領域Ｐ０、Ｐ１、Ｐ２に格納された仮想的なＲＧＢ各色の画素データを取り出し、該取り出した画素データを画像データ出力部２１８に出力する。画像データ出力部２１８は、その仮想的なＲＧＢ各色の画素データを中間バッファ制御部２０３の記憶領域に書き込む。さらに、画像データ出力部２１８は、中間バッファ制御部２０３の記憶領域から仮想的なＲＧＢ各色の出力画像データを３２バイト単位で読み込み、出力バンド領域Ｃ１－０、Ｃ１－１、Ｃ１－２として出力バンドメモリに書き込む。
Next, the processing in the
以上の処理フローに基づき、入出力制御部２００は、入力バンド領域Ａ１－０、Ａ１－１、Ａ１－２のそれぞれについて、入力バンド領域７００のバイト数の入力画像データを読み込む。続いて、画像処理実行部２０１は、画像処理を行い、画像データ出力部２１８は、出力バンドメモリ（先頭アドレスＤ１－０、Ｄ１－１、Ｄ１－２）それぞれに出力バンド領域７０３のバイト数の出力画像データを書き込む。
Based on the above processing flow, the input/
入力バンド領域Ａ１－０、Ａ１－１、Ａ１－２に対する画像処理が完了したら、入力画像７０１の４番目の入力バンド領域Ａ２－０、５番目の入力バンド領域Ａ２－１、６番目の入力バンド領域Ａ２－２に対する画像処理を行う。具体的には、画像データ入力部２０２は、レジスタブロック２１９から入力アドレスレジスタの値（入力画像７０１に対する１～３番目のアドレスＢ１－０、Ｂ１－１、Ｂ１－２）と、入力オフセットレジスタの値（オフセット量７０２（バイト数））とを取得する。その上で、それぞれの入力アドレスレジスタの値に入力オフセットレジスタの値を加算することで、４～６番目のアドレスＢ２－０、Ｂ２－１、Ｂ２－２を算出し、該算出したアドレスを内部カウンタに保持する。同じく、画像データ出力部２１８は、レジスタブロック２１９から出力アドレスレジスタの値（出力画像７０４に対する１～３番目のアドレスＤ１－０、Ｄ１－１、Ｄ１－２）と、出力オフセットレジスタの値（オフセット量７０５（バイト数））とを取得する。その上で、それぞれの出力アドレスレジスタの値に出力オフセットレジスタの値を加算することで、４～６番目のアドレスＤ２－０、Ｄ２－１、Ｄ２－２を算出し、該算出したアドレスを内部カウンタに保持する。
When image processing for input band areas A1-0, A1-1, and A1-2 is complete, image processing is performed for the fourth input band area A2-0, the fifth input band area A2-1, and the sixth input band area A2-2 of the
入出力制御部２００は、入力バンド領域Ａ２－０、Ａ２－１、Ａ２－２のそれぞれについて、入力バンド領域７００のバイト数の入力画像データを読み込む。続いて、画像処理実行部２０１は、画像処理を行い、入出力制御部２００は、出力バンドメモリ（先頭アドレスＤ２－０、Ｄ２－１、Ｄ２－２）にそれぞれ出力バンド領域７０３のバイト数の出力画像データを書き込む。
The I/
入力バンド領域Ａ２－０、Ａ２－１、Ａ２－２に対する画像処理が完了したら、入力画像７０１の７番目の入力バンド領域Ａ３－０、８番目の入力バンド領域Ａ３－１、９番目の入力バンド領域Ａ３－２に対する画像処理を行う。具体的には、画像データ入力部２０２は、内部カウンタに保持された入力画像７０１に対するアドレスＢ２－０、Ｂ２－１、Ｂ２－２にオフセット量７０２（バイト数）を加算する。これにより、７～９番目のアドレスＢ３－０、Ｂ３－１、Ｂ３－２を算出し、該算出したアドレスで内部カウンタを更新する。同じく、画像データ出力部２１８は、内部カウンタに保持された出力画像７０４のアドレスＤ２－１、Ｄ２－２、Ｄ２－２にオフセット量７０５（バイト数）を加算する。これにより、７～９番目のアドレスＤ３－０、Ｄ３－１、Ｄ３－２を算出し、該算出したアドレスで内部カウンタを更新する。
When image processing for the input band areas A2-0, A2-1, and A2-2 is completed, image processing is performed for the seventh input band area A3-0, the eighth input band area A3-1, and the ninth input band area A3-2 of the
入出力制御部２００は、入力バンド領域Ａ３－０、Ａ３－１、Ａ３－２のそれぞれについて、入力バンド領域７００のバイト数の入力画像データを読み込む。続いて、画像処理実行部２０１は、画像処理を行い、入出力制御部２００は、出力バンドメモリ（先頭アドレスＤ３－０、Ｄ３－１、Ｄ３－２）に出力バンド領域７０３のバイト数の出力画像データを書き込む。
The I/
次に、図７のモノクロ（単色）の入力画像に対する３並列での画像処理において、ＣＰＵ１００によって実現されるソフトウェアモジュールが、画像処理部１０３を駆動させるために必要なレジスタ設定値を算出する処理について、図９及び図１０を用いて説明する。
Next, the process of calculating the register setting values required for driving the
まず、仮想的色数を決定するフローについて、図９を用いて説明する。Ｓ９００では、ＣＰＵ１００は、入力画像がモノクロ画像か判定する。図７のケースでは、入力画像７０１がモノクロ画像のため、Ｓ９００の判定結果が真となり、Ｓ９０１に処理を進める。
First, the flow for determining the virtual number of colors will be described with reference to FIG. 9. In S900, the
Ｓ９０１では、ＣＰＵ１００は、モノクロ画像に対する画像処理を高速化するか、つまりＮ並列（Ｎは２以上の整数）で画像処理するか判定する。図７のケースでは、Ｎ並列で画像処理を行うため、Ｓ９０２に処理を進める。Ｓ９０２では、ＣＰＵ１００は、図７の画像処理コマンド３０５（入力）のデータ領域が３つであることから、仮想的色数Ｖｎを３に設定する。
In S901, the
次に、図９で求めた仮想的色数Ｖｎに基づいて図７における以下のレジスタ設定値を算出する方法について、図１０を用いて説明する。
・入力アドレスレジスタ：入力画像７０１の仮想的なＲＧＢ各色の１番目の入力バンドメモリの先頭アドレスＢ１－０、Ｂ１－１、Ｂ１－２
・入力オフセットレジスタ：入力画像７０１における仮想的なＲＧＢ各色のオフセット量７０２
・出力アドレスレジスタ：第１出力画像７０４の仮想的なＲＧＢ各色の１番目の出力バンドメモリの先頭アドレスＤ１－０、Ｄ１－１、Ｄ１－２
・出力オフセットレジスタ：第１出力画像７０４における仮想的なＲＧＢ各色のオフセット量７０５
Next, a method for calculating the following register setting values in FIG. 7 based on the virtual color number Vn calculated in FIG. 9 will be described with reference to FIG.
Input address register: the top addresses B1-0, B1-1, and B1-2 of the first input band memory for each virtual RGB color of the
Input offset register: Virtual offset
Output address register: the top addresses D1-0, D1-1, and D1-2 of the first output band memory for each virtual RGB color of the
Output offset register: Virtual offset
Ｓ１０００では、ＣＰＵ１００は、入力画像７０１の色数Ｃｎ＿ｉｎ（ここでは１）を取得する。
In S1000, the
Ｓ１００１では、ＣＰＵ１００は、入力画像７０１の１色あたりのビット数Ｂｐｓ＿ｉｎを取得する。
In S1001, the
Ｓ１００２では、ＣＰＵ１００は、入力バンド領域７００の長さＢｄｌ＿ｉｎと高さＢｄｈ＿ｉｎを取得する。
In S1002, the
Ｓ１００３では、ＣＰＵ１００は、入力画像７０１の先頭アドレスＡｄｒ＿ｉｎ＿ｔｏｐとして、図７のアドレスＢ１－０を取得する。
In S1003, the
Ｓ１００４では、ＣＰＵ１００は、Ｓ１０００～Ｓ１００２で取得したＣｎ＿ｉｎ、Ｂｐｓ＿ｉｎ、Ｂｄｌ＿ｉｎ、およびＢｄｈ＿ｉｎを用いて、式（１）に従って、入力バンドのサイズＢｄｓ＿ｉｎを算出する。
In S1004, the
Ｓ１００５では、ＣＰＵ１００は、Ｓ１００４で取得した入力バンドのサイズＢｄｓ＿ｉｎと、図９のフローで取得した仮想的色数Ｖｎ（ここでは３）とを用いて、式（２）に従って、入力バンド領域のオフセット量Ｂｄｏ＿ｉｎを算出する。
In S1005, the
Ｓ１００６では、ＣＰＵ１００は、第１出力画像（ここでは出力画像７０４）の色数Ｃｎ＿ｏｕｔ１（ここでは１）を取得する。
In S1006, the
Ｓ１００７では、ＣＰＵ１００は、第１出力画像（ここでは出力画像７０４）の１色あたりのビット数Ｂｐｓ＿ｏｕｔ１を取得する。
In S1007, the
Ｓ１００８では、ＣＰＵ１００は、第１出力バンド領域７０３の長さＢｄｌ＿ｏｕｔ１と高さＢｄｈ＿ｏｕｔ１を取得する。
In S1008, the
Ｓ１００９では、ＣＰＵ１００は、第１出力画像（ここでは出力画像７０４）の先頭アドレスＡｄｒ＿ｏｕｔ１＿ｔｏｐとして、図７のアドレスＤ１－０を取得する。
In S1009, the
Ｓ１０１０では、ＣＰＵ１００は、Ｓ１００６～Ｓ１００８で取得したＣｎ＿ｏｕｔ１、Ｂｐｓ＿ｏｕｔ１、Ｂｄｌ＿ｏｕｔ１、およびＢｄｈ＿ｏｕｔ１を用いて、式（３）に従って、第１出力バンドのサイズＢｄｓ＿ｏｕｔ１を算出する。
In S1010, the
Ｓ１０１１では、ＣＰＵ１００は、Ｓ１０１０で取得した出力バンドのサイズＢｄｓ＿ｏｕｔ１と、図９のフローで取得した仮想的色数Ｖｎ（ここでは３）とを用いて、式（４）に従って、第１出力バンド領域のオフセット量Ｂｄｏ＿ｏｕｔ１を算出する。
In S1011, the
Ｓ１０１２では、ＣＰＵ１００は、画像データ出力部２１８が２つの異なる画像を出力するか判定する。図７のケースでは、出力画像が１つのため、Ｓ１０１９に処理を進める。
In S1012, the
Ｓ１０１９では、ＣＰＵ１００は、ソフトウェアの内部カウンタである仮想的インデックスＶｉを初期化して０に設定する。尚、本例のＶｎは３のため、Ｖｉは０、１、２とインクリメントされ、これらの値それぞれは、仮想的な色ＲＧＢに関するレジスタ設定値を求めることを意味する。
In S1019, the
まず、Ｖｉが０、つまり仮想的な色Ｒに関するレジスタ設定値を求める計算フローについて説明する。 First, we will explain the calculation flow for finding the register setting value for the virtual color R, i.e. Vi is 0.
Ｓ１０２０では、ＣＰＵ１００は、式（５）に従って、仮想的な色Ｒの先頭入力バンド領域のアドレスＡｄｒ＿ｉｎ［０］を算出する。本ステップの算出では、Ｓ１００１で取得したＢｐｓ＿ｉｎ、Ｓ１００３で取得したＡｄｒ＿ｉｎ＿ｔｏｐ、及びＳ１０１９で取得されたＶｉ（ここでは０）を用いる。
In S1020, the
Ｓ１０２１では、ＣＰＵ１００は、式（６）に従い、仮想的な色Ｒの先頭出力バンド領域のアドレスＡｄｒ＿ｏｕｔ１［０］を算出する。本ステップの算出では、Ｓ１００７で取得したＢｐｓ＿ｏｕｔ１、Ｓ１００９で取得したＡｄｒ＿ｏｕｔ１＿ｔｏｐ、及びＳ１０１９で取得したＶｉ（ここでは０）を用いる。
In S1021, the
Ｓ１０２２では、ＣＰＵ１００は、画像データ出力部２１８が２つの異なる画像を出力するか判定する。尚、図７のケースでは、出力画像が１つのため、Ｓ１０２４に処理を進める。
In S1022, the
Ｓ１０２４では、ＣＰＵ１００は、Ｓ１０１９で０に初期化した仮想的インデックスＶｉに１を加算する。
In S1024, the
Ｓ１０２５では、ＣＰＵ１００は、図９のフローで取得した仮想的色数ＶｎとＳ１０２４で取得した仮想的インデックスＶｉとを比較し、式（７）を満たすか判定する。ここでは、Ｖｉ＝１、Ｖｎ＝３であり、式（７）を満たすため、Ｓ１０２０に処理を進める。
In S1025, the
次に、Ｖｉが１、つまり仮想的な色Ｇに関するレジスタ設定値を求める計算フローについて説明する。 Next, we will explain the calculation flow for finding the register setting value for the virtual color G, i.e. Vi is 1.
Ｓ１０２０では、ＣＰＵ１００は、式（５）に従って、仮想的な色Ｇの先頭入力バンド領域のアドレスＡｄｒ＿ｉｎ［１］を算出する。本ステップの算出では、Ｓ１００１で取得したＢｐｓ＿ｉｎ、Ｓ１００３で取得したＡｄｒ＿ｉｎ＿ｔｏｐ、及びＳ１０２４で更新されたＶｉ（ここでは１）を用いる。
In S1020, the
Ｓ１０２１では、ＣＰＵ１００は、式（６）に従い、仮想的な色Ｇの先頭出力バンド領域のアドレスＡｄｒ＿ｏｕｔ１［１］を算出する。本ステップの算出では、Ｓ１００７で取得したＢｐｓ＿ｏｕｔ１、Ｓ１００９で取得したＡｄｒ＿ｏｕｔ１＿ｔｏｐ、及びＳ１０２４で更新されたＶｉ（ここでは１）を用いる。
In S1021, the
Ｓ１０２２では、ＣＰＵ１００は、画像データ出力部２１８が２つの異なる画像を出力するか判定する。尚、図７のケースでは、出力画像が１つのため、Ｓ１０２４に処理を進める。
In S1022, the
Ｓ１０２４では、ＣＰＵ１００は、現在の仮想的インデックスＶｉ（つまり１）に１を加算してＶｉ＝２に設定する。
In S1024, the
Ｓ１０２５では、ＣＰＵ１００は、図９のフローで取得した仮想的色数Ｖｎと現在の仮想的インデックスＶｉとを比較し、式（７）を満たすか判定する。ここでは、Ｖｉ＝２、Ｖｎ＝３であり、式（７）を満たすため、Ｓ１０２０に処理を進める。
In S1025, the
最後に、Ｖｉが２、つまり仮想的な色Ｂに関するレジスタ設定値を求める計算フローについて説明する。 Finally, we will explain the calculation flow for finding the register setting value for the virtual color B, i.e. Vi is 2.
Ｓ１０２０では、ＣＰＵ１００は、式（５）に従って、仮想的な色Ｂの先頭入力バンド領域のアドレスＡｄｒ＿ｉｎ［２］を算出する。本ステップの算出では、Ｓ１００１で取得したＢｐｓ＿ｉｎ、Ｓ１００３で取得したＡｄｒ＿ｉｎ＿ｔｏｐ、及びＳ１０２４で更新されたＶｉ（ここでは２）を用いる。
In S1020, the
Ｓ１０２１では、ＣＰＵ１００は、式（６）に従い、仮想的な色Ｂの先頭出力バンド領域のアドレスＡｄｒ＿ｏｕｔ１［２］を算出する。本ステップの算出では、Ｓ１００７で取得したＢｐｓ＿ｏｕｔ１、Ｓ１００９で取得したＡｄｒ＿ｏｕｔ１＿ｔｏｐ、及びＳ１０２４で更新されたＶｉ（ここでは２）を用いる。
In S1021, the
Ｓ１０２２では、ＣＰＵ１００は、画像データ出力部２１８が２つの異なる画像を出力するか判定する。尚、図７のケースでは、出力画像が１つのため、Ｓ１０２４に処理を進める。
In S1022, the
Ｓ１０２４では、ＣＰＵ１００は、現在の仮想的インデックスＶｉ（つまり２）に１を加算してＶｉ＝３に設定する。
In S1024, the
Ｓ１０２５では、ＣＰＵ１００は、図９のフローで取得した仮想的色数Ｖｎと現在の仮想的インデックスＶｉとを比較し、式（７）を満たすか判定する。ここでは、Ｖｉ＝３、Ｖｎ＝３であり、式（７）を満たさないため、Ｓ１０２６に処理を進める。
In S1025, the
Ｓ１０２６では、ＣＰＵ１００は、以下の８つの値をレジスタに設定する。
・Ｓ１００５で算出した入力バンド領域のオフセット量Ｂｄｏ＿ｉｎ
・Ｓ１０１１で算出した出力バンド領域のオフセット量Ｂｄｏ＿ｏｕｔ１
・仮想的な色Ｒの入力バンドの先頭アドレスＡｄｒ＿ｉｎ［０］
・仮想的な色Ｇの入力バンドの先頭アドレスＡｄｒ＿ｉｎ［１］
・仮想的な色Ｂの入力バンドの先頭アドレスＡｄｒ＿ｉｎ［２］
・仮想的な色Ｒの出力バンドの先頭アドレスＡｄｒ＿ｏｕｔ１［０］
・仮想的な色Ｇの出力バンドの先頭アドレスＡｄｒ＿ｏｕｔ１［１］
・仮想的な色Ｂの出力バンドの先頭アドレスＡｄｒ＿ｏｕｔ１［２］
In S1026, the
The offset amount Bdo_in of the input band area calculated in S1005
The offset amount Bdo_out1 of the output band area calculated in S1011
The head address Adr_in[0] of the input band of virtual color R
The head address Adr_in[1] of the input band of virtual color G
The start address Adr_in[2] of the input band of virtual color B
First address Adr_out1[0] of the virtual color R output band
First address Adr_out1[1] of the output band of virtual color G
Start address Adr_out1[2] of the output band of virtual color B
Ｓ１０２７では、ＣＰＵ１００は、画像データ出力部２１８が２つの異なる画像を出力するか判定する。尚、図７のケースでは、出力画像が１つのため、一連の処理を終了する。
In S1027, the
＜本実施形態の効果＞
以上説明したように本実施形態によれば、ソフトウェアは入力画像であるモノクロ画像を３並列で画像処理する際にソフトウェアが並列処理する数として仮想的色数を決定する。その上で、その仮想的色数に基づいて、ハードウェアがモノクロ画像の複数画素を並列処理するためのレジスタ設定値を計算することができる。このレジスタ設定値の計算手法は、モノクロ画像を１並列で画像処理する場合、カラー画像を画像処理する場合にも適用できる。
<Effects of this embodiment>
As described above, according to this embodiment, the software determines the virtual number of colors as the number of colors to be processed in parallel when processing a monochrome image, which is an input image, in three-parallel. Then, based on the virtual number of colors, the hardware can calculate register setting values for processing multiple pixels of the monochrome image in parallel. This method of calculating register setting values can be applied to both image processing of a monochrome image in one-parallel and image processing of a color image.
［第２の実施形態］
以下、モノクロ（単色）の入力画像に対して２つの異なる画像処理を３並列で行い、サイズの異なる２つのモノクロ画像を出力する例について、図８を用いて説明する。尚、以降の説明では、前述の実施形態と同様の内容については適宜省略する。具体的には、本実施形態で採用する、画像処理装置、画像処理部１０３、画像処理コマンド、バンド処理等は第１の実施形態と同様である（図１～図４参照）。
Second Embodiment
An example of performing two different image processing operations in parallel on a monochrome (single-color) input image and outputting two monochrome images of different sizes will be described below with reference to Fig. 8. In the following description, the same contents as those in the previous embodiment will be omitted as appropriate. Specifically, the image processing device,
画像処理部１０３に入力する画像は、モノクロ画像である。入力画像８０１は、符号８００に示す入力バンド領域の長さＢｄｌ＿ｉｎ、高さＢｄｈ＿ｉｎの大きさの９つの連続した入力バンド領域Ａ１－０、Ａ１－１、Ａ１－２、Ａ２－０、Ａ２－１、Ａ２－２、Ａ３－０、Ａ３－１、Ａ３－２から構成される。入力バンド領域のそれぞれが格納されるバンドメモリの先頭アドレスは、Ｂ１－０、Ｂ１－１、Ｂ１－２、Ｂ２－０、Ｂ２－１、Ｂ２－２、Ｂ３－０、Ｂ３－１、Ｂ３－２である。入力画像のオフセット量８０２は、入力バンド領域８００のバイト数を３倍したものである。具体的には、アドレスＢ１－０からＢ２－０、Ｂ１－１からＢ２－１、Ｂ１－２からＢ２－２、Ｂ２－０からＢ３－０、Ｂ２－１からＢ３－１、Ｂ２－２からＢ３－２までの同一のオフセット量（バイト数）である。
The image input to the
画像処理部１０３から出力する画像は、モノクロ等倍画像の出力画像８０４と、出力画像８０４を主走査方向・副走査方向ともに１／２に縮小した出力画像８０７（縮小画像）との２つである。出力画像８０４は、符号８０３に示す第１出力バンド領域の長さＢｄｌ＿ｏｕｔ１、高さＢｄｈ＿ｏｕｔ１の大きさの９つの連続した出力バンド領域Ｃ１－０、Ｃ１－１、Ｃ１－２，Ｃ２－０、Ｃ２－１、Ｃ２－２、Ｃ３－０、Ｃ３－１、Ｃ３－２から構成される。これらの出力バンド領域が格納されるバンドメモリの先頭アドレスは、Ｄ１－０、Ｄ１－１、Ｄ１－２、Ｄ２－０、Ｄ２－１、Ｄ２－２、Ｄ３－０、Ｄ３－１、Ｄ３－２である。出力画像８０４のオフセット量８０５は、第１出力バンド領域８０３のバイト数を３倍したものである。具体的には、アドレスＤ１－０からＤ２－０、Ｄ１－１からＤ２－１、Ｄ１－２からＤ２－２、Ｄ２－０からＤ３－０、Ｄ２－１からＤ３－１、Ｄ２－２からＤ３－２までの同一のオフセット量（バイト数）である。出力画像８０７は、符号８０６に示す第２出力バンド領域の長さＢｄｌ＿ｏｕｔ２（Ｂｄｌ＿ｏｕｔ１の１／２の長さ）、高さＢｄｈ＿ｏｕｔ２（Ｂｄｈ＿ｏｕｔ１の１／２の高さ）の大きさの９つの連続した出力バンド領域から構成される。具体的には、出力バンド領域は、Ｅ１－０、Ｅ１－１、Ｅ１－２，Ｅ２－０、Ｅ２－１、Ｅ２－２、Ｅ３－０、Ｅ３－１、Ｅ３－２である。これらの出力バンド領域が格納される出力バンドメモリの先頭アドレスは、Ｆ１－０、Ｆ１－１、Ｆ１－２、Ｆ２－０、Ｆ２－１、Ｆ２－２、Ｆ３－０、Ｆ３－１、Ｆ３－２である。オフセット量８０８は、第２出力バンド領域８０６のバイト数を３倍したものである。具体的には、アドレスＦ１－０からＦ２－０、Ｆ１－１からＦ２－１、Ｆ１－２からＦ２－２、Ｆ２－０からＦ３－０、Ｆ２－１からＦ３－１、Ｆ２－２からＦ３－２までの同一のオフセット量（バイト数）である。
The
ここで、入出力制御部２００は、モノクロの入力画像８０１を仮想的にＲの入力バンド領域、Ｇの入力バンド領域、Ｂの入力バンド領域にバンド分割して、仮想的なＲＧＢの３つの入力バンド領域に対して並列処理を行う。そのため、入出力制御部２００は、レジスタブロック２１９に以下の１２個のレジスタを備える。
・入力アドレスレジスタ：仮想的なＲＧＢ各色の入力バンド領域に対応する先頭アドレスＢ１－０、Ｂ１－１、Ｂ１－２
・入力オフセットレジスタ：仮想的なＲＧＢ各色における入力バンド領域間のオフセット量８０２
・第１出力アドレスレジスタ：仮想的なＲＧＢ各色の出力バンド領域に対応する先頭アドレスＤ１－０、Ｄ１－１、Ｄ１－２
・第１出力オフセットレジスタ：仮想的なＲＧＢ各色における出力バンド領域間のオフセット量８０５
・第２出力アドレスレジスタ：仮想的なＲＧＢ各色の出力バンド領域に対応する先頭アドレスＦ１－０、Ｆ１－１、Ｆ１－２
・第２出力オフセットレジスタ：仮想的なＲＧＢ各色における出力バンド領域間のオフセット量８０８
Here, the input/
Input address register: top addresses B1-0, B1-1, B1-2 corresponding to the virtual RGB input band areas
Input offset register: offset
First output address register: top addresses D1-0, D1-1, D1-2 corresponding to the virtual RGB output band areas
First output offset register: offset amount between output band areas for each
Second output address register: top addresses F1-0, F1-1, F1-2 corresponding to the virtual RGB output band areas
Second output offset register: offset amount between output band areas for each
これら１２個のレジスタは、ＣＰＵ１００によって実現されるソフトウェアモジュールがレジスタブロック２１９にレジスタ設定値を設定する構成となっている。また、これら１２個のレジスタについては、図７のモノクロ（単色）の入力画像に対して３並列で画像処理を行う例におけるレジスタ構成と同等である。つまり、図７を用いて前述した第１の実施形態では、第２出力画像用のアドレスレジスタ３個とオフセットレジスタ1個とを使用しない例を示したが、本実施形態では、これらのレジスタを追加で使用する制御方法を示す。
These 12 registers are configured such that a software module implemented by the
入出力制御部２００内の画像処理コマンドのフォーマットは、ヘッダと、３つのデータ領域Ｐ０、Ｐ１、Ｐ２とから構成され、画像処理コマンド３０５（図３（ｄ）参照）のフォーマットに該当する。コマンド生成部２０４で生成する画像処理コマンド（入力）と、コマンド解析部２１７で解析する画像処理コマンド（出力）とは、画像処理コマンド３０５のフォーマットに基づいて処理する。
The format of the image processing command in the input/
次に、画像処理部１０３における処理について説明する。入出力制御部２００は入力バンド領域Ａ１－０、Ａ１－１、Ａ１－２それぞれに対して、入力バンド領域８００のバイト数の入力画像データを読み込み、画像処理実行部２０１で画像処理を行う。入出力制御部２００は、出力バンドメモリの先頭アドレスＤ１－０、Ｄ１－１、Ｄ１－２から３２バイト単位で書き込むことで、第１出力バンド領域８０３のバイト数の出力バンド領域Ｃ１－０、Ｃ１－１、Ｃ１－２を出力する。さらに、入出力制御部２００は、出力バンドメモリの先頭アドレスＦ１－０、Ｆ１－１、Ｆ１－２から３２バイト単位で書き込むことで、第２出力バンド領域８０６のバイト数の出力バンド領域Ｅ１－０、Ｅ１－１、Ｅ１－２を出力する。
Next, the processing in the
具体的には、画像データ入力部２０２は、入力画像８０１の１～３番目の入力バンド領域Ａ１－０、Ａ１－１、Ａ１－２からそれぞれ３２バイト単位で入力画像データを読み込み、中間バッファ制御部２０３の記憶領域にＲＧＢの面順次のデータとして書き込む。このとき、画像データ入力部２０２が各入力バンド領域から読み込む画像サイズは、入力バンド領域８００のバイト数である。さらに、画像データ入力部２０２は、中間バッファ制御部２０３の記憶領域から仮想的なＲＧＢ各色の１画素分のデータ１６ｂｉｔを読み込み、該読み込んだ１画素分のデータをコマンド生成部２０４に出力する。その後、コマンド生成部２０４は、１画素分のデータを画像処理コマンド３０５（入力）のデータ領域Ｐ０、Ｐ１、Ｐ２に格納することで、画像処理コマンド３０５（入力）を生成し、該生成した画像処理コマンド３０５（入力）をコマンド送信部２０５に出力する。コマンド送信部２０５は、画像処理コマンド３０５（入力）を画像処理実行部２０１に出力する。ここで、ＣＰＵ１００によって実現されるソフトウェアモジュールは、画像処理の実行前に、インターコネクト２０６を用いることで、Ｐ個の画像処理回路における、等倍画像の出力回路の為の組み合わせと、縮小画像の出力回路の為の組み合わせをと構成しておく。これらの２つの組み合わせ回路による１画素単位の画像処理が完了した場合、画像処理実行部２０１は、それぞれの組み合わせ回路に対応した画像処理コマンド３０５（出力）をコマンド受信部２１６に出力する。コマンド受信部２１６は、画像処理コマンド３０５（出力）を受信した場合、該受信した画像処理コマンド３０５（出力）をコマンド解析部２１７に出力する。コマンド解析部２１７は、画像処理コマンド３０５（出力）のヘッダを解析し、データ領域に格納されている画素データが等倍画像である出力画像８０４の画素データか、それとも縮小画像である出力画像８０７の画素データかを判別する。その上で、コマンド解析部２１７は、画像処理コマンド３０５（出力）のデータ領域Ｐ０、Ｐ１、Ｐ２に格納された仮想的なＲＧＢ各色の画素データを取り出し、該取り出した画素データを画像データ出力部２１８に出力する。画像データ出力部２１８は、その仮想的なＲＧＢ各色の画素データを中間バッファ制御部２０３の記憶領域に書き込む。この時、中間バッファ制御部２０３の記憶領域は、出力画像８０４の画素データをバッファリングするための領域と、出力画像８０７の画素データをバッファリングするための領域とに分かれており、ヘッダの内容に応じて何れかの領域に書き込む。さらに、画像データ出力部２１８は、出力画像８０４または出力画像８０７の何れか一方に対応する仮想的なＲＧＢ各色に関して、中間バッファ制御部２０３の記憶領域から３２バイト単位で出力画像データを読み込む。つまり、出力画像８０４のデータを読み込んだ場合は、出力バンドメモリの先頭アドレスＤ１－０、Ｄ１－１、Ｄ１－２からそれぞれ３２バイト単位で出力画像データを書き込む。または、出力画像８０７のデータを読み込んだ場合は、出力バンドメモリの先頭アドレスＦ１－０、Ｆ１－１、Ｆ１－２からそれぞれ３２バイト単位で出力画像データを書き込む。
Specifically, the image
以上の処理フローに基づき、入出力制御部２００は、入力バンド領域Ａ１－０、Ａ１－１、Ａ１－２のそれぞれについて、入力バンド領域８００のバイト数の入力画像データを読み込む。続いて、画像処理実行部２０１は、画像処理を行い、画像データ出力部２１８は、出力バンドメモリ（先頭アドレスＤ１－０、Ｄ１－１、Ｄ１－２）それぞれに第１出力バンド領域８０３のバイト数の出力画像データを出力する。同時に、画像データ出力部２１８は、出力バンドメモリ（先頭アドレスＦ１－０、Ｆ１－１、Ｆ１－２）それぞれに第２出力バンド領域８０６のバイト数の出力画像データを出力する。
Based on the above processing flow, the input/
入力バンド領域Ａ１－０、Ａ１－１、Ａ１－２に対する画像処理が完了したら、入力画像８０１の４番目の入力バンド領域Ａ２－０、５番目の入力バンド領域Ａ２－１、６番目の入力バンド領域Ａ２－２に対する画像処理を行う。具体的には、画像データ入力部２０２は、レジスタブロック２１９から入力アドレスレジスタの値（入力画像８０１に対する１～３番目のアドレスＢ１－０、Ｂ１－１、Ｂ１－２）と、入力オフセットレジスタの値（オフセット量８０２（バイト数））とを取得する。その上で、それぞれの入力アドレスレジスタの値に入力オフセットレジスタの値を加算することで、４～６番目のアドレスＢ２－０、Ｂ２－１、Ｂ２－２を算出し、該算出したアドレスを内部カウンタに保持する。同じく、画像データ出力部２１８は、レジスタブロック２１９から第１出力アドレスレジスタの値（第１出力画像８０４に対する１～３番目のアドレスＤ１－０、Ｄ１－１、Ｄ１－２）と、第１出力オフセットレジスタの値（オフセット量８０５）とを取得する。その上で、それぞれの第１出力アドレスレジスタの値に第１出力オフセットレジスタの値を加算することで、４～６番目のアドレスＤ２－０、Ｄ２－１、Ｄ２－２を算出し、該算出したアドレスを内部カウンタに保持する。また、画像データ出力部２１８は、レジスタブロック２１９から第２出力アドレスレジスタの値（第２出力画像８０７に対する１～３番目のアドレスＦ１－０、Ｆ１－１、Ｆ１－２）と、第２出力オフセットレジスタの値（オフセット量８０８）とを取得する。その上で、それぞれの第２出力アドレスレジスタの値に第２出力オフセットレジスタの値を加算することで、４～６番目のアドレスＦ２－０、Ｆ２－１、Ｆ２－２を算出し、該算出したアドレスを内部カウンタに保持する。
When image processing for input band areas A1-0, A1-1, and A1-2 is complete, image processing is performed for the fourth input band area A2-0, the fifth input band area A2-1, and the sixth input band area A2-2 of the
入出力制御部２００は、入力バンド領域Ａ２－０、Ａ２－１、Ａ２－２のそれぞれについて、入力バンド領域８００のバイト数の入力画像データを読み込む。続いて、画像処理実行部２０１は、画像処理を行い、入出力制御部２００は、出力バンドメモリ（先頭アドレスＤ２－０、Ｄ２－１、Ｄ２－２）に第１出力バンド領域８０３のバイト数の出力画像データを出力する。同時に、入出力制御部２００は、出力バンドメモリ（先頭アドレスＦ２－０、Ｆ２－１、Ｆ２－２）に第２出力バンド領域８０６のバイト数の出力画像データを出力する。
The I/
入力バンド領域Ａ２－０、Ａ２－１、Ａ２－２に対する画像処理が完了したら、入力画像８０１の７番目の入力バンド領域Ａ３－０、８番目の入力バンド領域Ａ３－１、９番目の入力バンド領域Ａ３－２に対する画像処理を行う。具体的には、画像データ入力部２０２は、内部カウンタに保持された入力画像８０１に対するアドレスＡ２－０、Ａ２－１、Ａ２－２にオフセット量８０２（バイト数）を加算する。これにより、７～９番目のアドレスＡ３－０、Ａ３－１、Ａ３－２を算出し、該算出したアドレスで内部カウンタを更新する。同じく、画像データ出力部２１８は、内部カウンタに保持された出力画像８０４に対するアドレスＤ２－１、Ｄ２－２、Ｄ２－２にオフセット量８０５（バイト数）を加算する。これにより、７～９番目のアドレスＤ３－０、Ｄ３－１、Ｄ３－２を算出し、該算出したアドレスで内部カウンタを更新する。また、画像データ出力部２１８は、内部カウンタに保持された出力画像８０７に対するアドレスＦ２－１、Ｆ２－２、Ｆ２－２にオフセット量８０８（バイト数）を加算する。これにより、７～９番目のアドレスＦ３－０、Ｆ３－１、Ｆ３－２を算出し、該算出したアドレスで内部カウンタを更新する。
When image processing for the input band areas A2-0, A2-1, and A2-2 is completed, image processing is performed for the seventh input band area A3-0, the eighth input band area A3-1, and the ninth input band area A3-2 of the
入出力制御部２００は、入力バンド領域Ａ３－０、Ａ３－１、Ａ３－２のそれぞれについて、入力バンド領域８００のバイト数の入力画像データを読み込む。続いて、画像処理実行部２０１は、画像処理を行い、入出力制御部２００は、出力バンドメモリ（先頭アドレスＤ３－０、Ｄ３－１、Ｄ３－２）に第１出力バンド領域８０３のバイト数の出力画像データを出力する。同時に、入出力制御部２００は、出力バンドメモリ（先頭アドレスＦ３－０、Ｆ３－１、Ｆ３－２）に第２出力バンド領域８０６のバイト数の出力画像データを出力する。
The I/
次に、図８の画像処理において、ＣＰＵ１００によって実現されるソフトウェアモジュールが、画像処理部１０３を駆動させるために必要なレジスタ設定値を算出する処理について、図９および図１０を用いて説明する。
Next, the process of calculating the register setting values required for driving the
まず、仮想的色数を決定するフローについて、図９を用いて説明する。Ｓ９００では、ＣＰＵ１００は、入力画像がモノクロ画像か判定する。図８のケースでは、入力画像８０１がモノクロ画像のため、Ｓ９００の判定結果が真となり、Ｓ９０１に処理を進める。
First, the flow for determining the virtual number of colors will be described with reference to FIG. 9. In S900, the
Ｓ９０１では、ＣＰＵ１００は、モノクロ画像に対する画像処理を高速化するか、つまりＮ並列（Ｎは２以上の整数）で画像処理するか判定する。図８のケースでは、３並列で画像処理を行うため、Ｓ９０２に処理を進める。Ｓ９０２では、ＣＰＵ１００は、図８の画像処理コマンド３０５（入力）のデータ領域が３つであることから、仮想的色数Ｖｎを３に設定する。
In S901, the
次に、図９のフローで求めた仮想的色数Ｖｎに基づいて図７における以下のレジスタ設定値を算出する方法について、図１０を用いて説明する。
・入力アドレスレジスタ：入力画像８０１の仮想的なＲＧＢ各色に対応する１番目の入力バンドメモリの先頭アドレスＢ１－０、Ｂ１－１、Ｂ１－２
・入力オフセットレジスタ：入力画像８０１における仮想的なＲＧＢ各色のオフセット量８０２
・第１出力アドレスレジスタ：第１出力画像８０４の仮想的なＲＧＢ各色に対応する１番目の出力バンドメモリの先頭アドレスＤ１－０、Ｄ１－１、Ｄ１－２
・第１出力オフセットレジスタ：第１出力画像８０４における仮想的なＲＧＢ各色のオフセット量８０５
・第２出力アドレスレジスタ：第２出力画像８０７の仮想的なＲＧＢ各色に対応する１番目の出力バンドメモリの先頭アドレスＦ１－０、Ｆ１－１、Ｆ１－２
・第２出力オフセットレジスタ：第２出力画像８０７における仮想的なＲＧＢ各色のオフセット量８０８
Next, a method for calculating the following register setting values in FIG. 7 based on the virtual color number Vn calculated in the flow of FIG. 9 will be described with reference to FIG.
Input address register: the top addresses B1-0, B1-1, and B1-2 of the first input band memory corresponding to each virtual RGB color of the
Input offset register: Virtual offset
First output address register: top addresses D1-0, D1-1, and D1-2 of the first output band memory corresponding to each virtual RGB color of the
First output offset register: Virtual offset
Second output address register: top addresses F1-0, F1-1, F1-2 of the first output band memory corresponding to each virtual RGB color of the
Second output offset register: Virtual offset
Ｓ１０００では、ＣＰＵ１００は、入力画像８０１の色数Ｃｎ＿ｉｎ（ここでは１）を取得する。
In S1000, the
Ｓ１００１では、ＣＰＵ１００は、入力画像８０１の１色あたりのビット数Ｂｐｓ＿ｉｎを取得する。
In S1001, the
Ｓ１００２では、ＣＰＵ１００は、入力バンド領域８００の長さＢｄｌ＿ｉｎと高さＢｄｈ＿ｉｎを取得する。
In S1002, the
Ｓ１００３では、ＣＰＵ１００は、入力画像８０１の先頭アドレスＡｄｒ＿ｉｎ＿ｔｏｐとして、図８のアドレスＢ１－０を取得する。
In S1003, the
Ｓ１００４では、ＣＰＵ１００は、Ｓ１０００～Ｓ１００２で取得したＣｎ＿ｉｎ、Ｂｐｓ＿ｉｎ、Ｂｄｌ＿ｉｎ、およびＢｄｈ＿ｉｎを用いて、式（１）に従って、入力バンドのサイズＢｄｓ＿ｉｎを算出する。
In S1004, the
Ｓ１００５では、ＣＰＵ１００は、Ｓ１００４で取得した入力バンドのサイズＢｄｓ＿ｉｎと、図９のフローで取得した仮想的色数Ｖｎ（ここでは３）とを用いて、式（２）に従って、入力バンド領域のオフセット量Ｂｄｏ＿ｉｎを算出する。
In S1005, the
Ｓ１００６では、ＣＰＵ１００は、第１出力画像（ここでは出力画像８０４）の色数Ｃｎ＿ｏｕｔ１（ここでは１）を取得する。
In S1006, the
Ｓ１００７では、ＣＰＵ１００は、第１出力画像（ここでは出力画像８０４）の１色あたりのビット数Ｂｐｓ＿ｏｕｔ１を取得する。
In S1007, the
Ｓ１００８では、ＣＰＵ１００は、第１出力バンド領域８０３の長さＢｄｌ＿ｏｕｔ１と高さＢｄｈ＿ｏｕｔ１を取得する。
In S1008, the
Ｓ１００９では、ＣＰＵ１００は、第１出力画像（ここでは出力画像８０４）の先頭アドレスＡｄｒ＿ｏｕｔ１＿ｔｏｐとして、図８のアドレスＤ１－０を取得する。
In S1009, the
Ｓ１０１０では、ＣＰＵ１００は、Ｓ１００６～Ｓ１００８で取得したＣｎ＿ｏｕｔ１、Ｂｐｓ＿ｏｕｔ１、Ｂｄｌ＿ｏｕｔ１、およびＢｄｈ＿ｏｕｔ１を用いて、式（３）に従って、第１出力バンドのサイズＢｄｓ＿ｏｕｔ１を算出する。
In S1010, the
Ｓ１０１１では、ＣＰＵ１００は、Ｓ１０１０で取得した第１出力バンドのサイズＢｄｓ＿ｏｕｔ１と、図９のフローで取得した仮想的色数Ｖｎ（ここでは３）とを用いて、式（４）に従って、第１出力バンド領域のオフセット量Ｂｄｏ＿ｏｕｔ１を算出する。
In S1011, the
Ｓ１０１２では、ＣＰＵ１００は、画像データ出力部２１８が２つの異なる画像を出力するか判定する。図８のケースでは、出力画像が２つのため、Ｓ１０１３に処理を進める。
In S1012, the
Ｓ１０１３では、ＣＰＵ１００は、第２出力画像（ここでは出力画像８０７）の色数Ｃｎ＿ｏｕｔ２（ここでは１）を取得する。
In S1013, the
Ｓ１０１４では、ＣＰＵ１００は、第２出力画像（ここでは出力画像８０７）の１色あたりのビット数Ｂｐｓ＿ｏｕｔ２を取得する。
In S1014, the
Ｓ１０１５では、ＣＰＵ１００は、第２出力バンド領域８０６の長さＢｄｌ＿ｏｕｔ２と高さＢｄｈ＿ｏｕｔ２を取得する。
In S1015, the
Ｓ１０１６では、ＣＰＵ１００は、第２出力画像（ここでは出力画像８０７）の先頭アドレスＡｄｒ＿ｏｕｔ２＿ｔｏｐとして、図８のアドレスＦ１－０を取得する。
In S1016, the
Ｓ１０１７では、ＣＰＵ１００は、Ｓ１０１３～Ｓ１０１５で取得したＣｎ＿ｏｕｔ２、Ｂｐｓ＿ｏｕｔ２、Ｂｄｌ＿ｏｕｔ２、およびＢｄｈ＿ｏｕｔ２を用いて、式（８）に従って、第２出力バンドのサイズＢｄｓ＿ｏｕｔ２を算出する。
In S1017, the
Ｓ１０１８では、ＣＰＵ１００は、Ｓ１０１７で取得した第２出力バンドのサイズＢｄｓ＿ｏｕｔ２と、図９のフローで取得した仮想的色数Ｖｎ（ここでは３）とを用いて、式（９）に従って、第２出力バンド領域のオフセット量Ｂｄｏ＿ｏｕｔ２を算出する。
In S1018, the
Ｓ１０１９では、ＣＰＵ１００は、ソフトウェアの内部カウンタである仮想的インデックスＶｉを初期化して０に設定する。本例のＶｎは３のため、Ｖｉは０、１、２とインクリメントされ、これらの値それぞれは、仮想的な色ＲＧＢに関するレジスタ設定値を求めることを意味する。
In S1019, the
まず、Ｖｉが０、つまり仮想的な色Ｒに関するレジスタ設定値を求める計算フローについて説明する。 First, we will explain the calculation flow for finding the register setting value for the virtual color R, i.e. Vi is 0.
Ｓ１０２０では、ＣＰＵ１００は、式（５）に従って、仮想的な色Ｒの先頭入力バンド領域のアドレスＡｄｒ＿ｉｎ［０］を算出する。本ステップの算出では、Ｓ１００１で取得したＢｐｓ＿ｉｎ、Ｓ１００３で取得したＡｄｒ＿ｉｎ＿ｔｏｐ、及びＳ１０１９で取得されたＶｉ（ここでは０）を用いる。
In S1020, the
Ｓ１０２１では、ＣＰＵ１００は、式（６）に従い、仮想的な色Ｒの先頭出力バンド領域のアドレスＡｄｒ＿ｏｕｔ１［０］を算出する。本ステップの算出では、Ｓ１００７で取得したＢｐｓ＿ｏｕｔ１、Ｓ１００９で取得したＡｄｒ＿ｏｕｔ１＿ｔｏｐ、及びＳ１０１９で取得したＶｉ（ここでは０）を用いる。
In S1021, the
Ｓ１０２２では、ＣＰＵ１００は、画像データ出力部２１８が２つの異なる画像を出力するか判定する。図８のケースでは、出力画像が２つのため、Ｓ１０２３に処理を進める。
In S1022, the
Ｓ１０２３では、ＣＰＵ１００は、Ｓ１０１４で取得したＢｐｓ＿ｏｕｔ２、Ｓ１０１６で取得したＡｄｒ＿ｏｕｔ２＿ｔｏｐ、及びＳ１０１９で取得したＶｉ（ここでは０）を用いて式（１０）に従い、Ａｄｒ＿ｏｕｔ２［０］を求める。
In S1023, the
尚、Ａｄｒ＿ｏｕｔ２［０］は、仮想的な色Ｒの出力バンド領域に対応する先頭アドレスである。 Note that Adr_out2[0] is the starting address corresponding to the output band area of the virtual color R.
Ｓ１０２４では、ＣＰＵ１００は、Ｓ１０１９で０に初期化した仮想的インデックスＶｉに１を加算する。
In S1024, the
Ｓ１０２５では、ＣＰＵ１００は、図９のフローで取得した仮想的色数ＶｎとＳ１０２４で取得した仮想的インデックスＶｉとを比較し、式（７）を満たすか判定する。ここでは、Ｖｉ＝１、Ｖｎ＝３であり、式（７）を満たすため、Ｓ１０２０に処理を進める。
In S1025, the
次に、Ｖｉが１、つまり仮想的な色Ｇに関するレジスタ設定値を求める計算フローについて説明する。 Next, we will explain the calculation flow for finding the register setting value for the virtual color G, i.e. Vi is 1.
Ｓ１０２０では、ＣＰＵ１００は、式（５）に従って、仮想的な色Ｇの先頭入力バンド領域のアドレスＡｄｒ＿ｉｎ［１］を算出する。本ステップの算出では、Ｓ１００１で取得したＢｐｓ＿ｉｎ、Ｓ１００３で取得したＡｄｒ＿ｉｎ＿ｔｏｐ、及びＳ１０２４で取得されたＶｉ（ここでは１）を用いる。
In S1020, the
Ｓ１０２１では、ＣＰＵ１００は、式（６）に従い、仮想的な色Ｇの先頭出力バンド領域のアドレスＡｄｒ＿ｏｕｔ１［１］を算出する。本ステップの算出では、Ｓ１００７で取得したＢｐｓ＿ｏｕｔ１、Ｓ１００９で取得したＡｄｒ＿ｏｕｔ１＿ｔｏｐ、及びＳ１０２４で取得したＶｉ（ここでは１）を用いる。
In S1021, the
Ｓ１０２２では、ＣＰＵ１００は、画像データ出力部２１８が２つの異なる画像を出力するか判定する。尚、図８のケースでは、出力画像が２つのため、Ｓ１０２３に処理を進める。
In S1022, the
Ｓ１０２３では、ＣＰＵ１００は、Ｓ１０１４で取得したＢｐｓ＿ｏｕｔ２、Ｓ１０１６で取得したＡｄｒ＿ｏｕｔ２＿ｔｏｐ、及びＳ１０２４で取得したＶｉ（ここでは１）を用いて式（１０）に従い、Ａｄｒ＿ｏｕｔ２［１］を求める。尚、Ａｄｒ＿ｏｕｔ２［１］は、仮想的な色Ｇの出力バンド領域に対応する先頭アドレスである。
In S1023, the
Ｓ１０２４では、ＣＰＵ１００は、現在の仮想的インデックスＶｉの値（つまり１）に１を加算する。
In S1024, the
Ｓ１０２５では、ＣＰＵ１００は、図９のフローで取得した仮想的色数Ｖｎと現在の仮想的インデックスＶｉとを比較し、式（７）を満たすか判定する。ここでは、Ｖｉ＝２、Ｖｎ＝３であり、式（７）を満たすため、Ｓ１０２０に処理を進める。
In S1025, the
最後に、Ｖｉが２、つまり仮想的な色Ｂに関するレジスタ設定値を求める計算フローについて説明する。 Finally, we will explain the calculation flow for finding the register setting value for the virtual color B, i.e. Vi is 2.
Ｓ１０２０では、ＣＰＵ１００は、式（５）に従って、仮想的な色Ｂの先頭入力バンド領域のアドレスＡｄｒ＿ｉｎ［２］を算出する。本ステップの算出では、Ｓ１００１で取得したＢｐｓ＿ｉｎ、Ｓ１００３で取得したＡｄｒ＿ｉｎ＿ｔｏｐ、及びＳ１０２４で取得されたＶｉ（ここでは２）を用いる。
In S1020, the
Ｓ１０２１では、ＣＰＵ１００は、式（６）に従い、仮想的な色Ｂの先頭出力バンド領域のアドレスＡｄｒ＿ｏｕｔ１［２］を算出する。本ステップの算出では、Ｓ１００７で取得したＢｐｓ＿ｏｕｔ１、Ｓ１００９で取得したＡｄｒ＿ｏｕｔ１＿ｔｏｐ、及びＳ１０２４で取得したＶｉ（ここでは２）を用いる。
In S1021, the
Ｓ１０２２では、ＣＰＵ１００は、画像データ出力部２１８が２つの異なる画像を出力するか判定する。尚、図８のケースでは、出力画像が２つのため、Ｓ１０２３に処理を進める。
In S1022, the
Ｓ１０２３では、ＣＰＵ１００は、Ｓ１０１４で取得したＢｐｓ＿ｏｕｔ２、Ｓ１０１６で取得したＡｄｒ＿ｏｕｔ２＿ｔｏｐ、及びＳ１０２４で取得したＶｉ（ここでは２）を用いて式（１０）に従い、Ａｄｒ＿ｏｕｔ２［２］を求める。尚、Ａｄｒ＿ｏｕｔ２［２］は、仮想的な色Ｂの出力バンド領域に対応する先頭アドレスである。
In S1023, the
Ｓ１０２４では、ＣＰＵ１００は、現在の仮想的インデックスＶｉの値（つまり２）に１を加算する。
In S1024, the
Ｓ１０２５では、ＣＰＵ１００は、図９のフローで取得した仮想的色数Ｖｎと現在の仮想的インデックスＶｉとを比較し、式（７）を満たすか判定する。ここでは、Ｖｉ＝３、Ｖｎ＝３であり、式（７）を満たさないため、Ｓ１０２６に処理を進める。
In S1025, the
Ｓ１０２６では、ＣＰＵ１００は、以下の８つの値をレジスタに設定する。
・Ｓ１００５で算出した入力バンド領域のオフセット量Ｂｄｏ＿ｉｎ
・Ｓ１０１１で算出した第１出力バンド領域のオフセット量Ｂｄｏ＿ｏｕｔ１
・仮想的な色Ｒの入力バンドの先頭アドレスＡｄｒ＿ｉｎ［０］
・仮想的な色Ｇの入力バンドの先頭アドレスＡｄｒ＿ｉｎ［１］
・仮想的な色Ｂの入力バンドの先頭アドレスＡｄｒ＿ｉｎ［２］
・仮想的な色Ｒの第１出力バンドの先頭アドレスＡｄｒ＿ｏｕｔ１［０］
・仮想的な色Ｇの第１出力バンドの先頭アドレスＡｄｒ＿ｏｕｔ１［１］
・仮想的な色Ｂの第１出力バンドの先頭アドレスＡｄｒ＿ｏｕｔ１［２］
In S1026, the
The offset amount Bdo_in of the input band area calculated in S1005
The offset amount Bdo_out1 of the first output band area calculated in S1011
The head address Adr_in[0] of the input band of virtual color R
The head address Adr_in[1] of the input band of virtual color G
The start address Adr_in[2] of the input band of virtual color B
Start address Adr_out1[0] of the first output band of virtual color R
The start address Adr_out1[1] of the first output band of virtual color G
Start address Adr_out1[2] of the first output band of virtual color B
Ｓ１０２７では、ＣＰＵ１００は、画像データ出力部２１８が２つの異なる画像を出力するか判定する。尚、図８のケースでは、出力画像が２つのため、Ｓ１０２８に処理を進める。
In S1027, the
Ｓ１０２８では、ＣＰＵ１００は、以下の４つの値をレジスタに設定する。
・第２出力バンド領域のオフセット量Ｂｄｏ＿ｏｕｔ２
・仮想的な色Ｒの第２出力バンドの先頭アドレスＡｄｒ＿ｏｕｔ２［０］
・仮想的な色Ｇの第２出力バンドの先頭アドレスＡｄｒ＿ｏｕｔ２［１］
・仮想的な色Ｂの第２出力バンドの先頭アドレスＡｄｒ＿ｏｕｔ２［２］
In S1028, the
Second output band area offset amount Bdo_out2
Start address Adr_out2[0] of the second output band of virtual color R
The start address Adr_out2[1] of the second output band of virtual color G
Start address Adr_out2[2] of the second output band of virtual color B
＜本実施形態の効果＞
以上説明したように本実施形態によれば、ソフトウェアは入力画像であるモノクロ画像を３並列で画像処理し、等倍の画像と１／２倍の縮小画像とを出力する際に、並列処理する数として仮想的色数をソフトウェアが決定する。その上で、その仮想的色数に基づいて、ハードウェアがモノクロ画像の複数画素を並列処理し、２つの画像を並行して出力するためのレジスタ設定値を計算することができる。このレジスタ設定値の計算手法は、モノクロ画像を１並列で画像処理する場合、モノクロ画像をＭ並列で画像処理する場合、カラー画像を1並列で画像処理する場合、カラー画像をＭ並列で画像処理する場合に適用できる。
<Effects of this embodiment>
As described above, according to this embodiment, the software processes a monochrome image, which is an input image, in 3-parallel and determines the virtual number of colors as the number of colors to be processed in parallel when outputting a normal image and a reduced image of 1/2. Then, based on the virtual number of colors, the hardware can calculate register setting values for processing multiple pixels of the monochrome image in parallel and outputting two images in parallel. This method of calculating register setting values can be applied to the cases of processing a monochrome image in 1-parallel, processing a monochrome image in M-parallel, processing a color image in 1-parallel, and processing a color image in M-parallel.
［第３の実施形態］
以下、モノクロ画像をＮ倍の速度で印刷するための印刷指示を情報機器１０６が画像処理装置（具体的には記録装置）に送る場合の形態を示す。情報機器１０６にインストールされているプリンタドライバのモジュールが情報機器１０６に接続されている画像処理装置に対して仮想的色数を問い合わる。そして、情報機器１０６は、その仮想的色数をモノクロ画像の印刷能力としてユーザに提示する。尚、本本実施形態で採用する、画像処理装置、画像処理部１０３、画像処理コマンド、バンド処理等は第１の実施形態と同様である（図１～図４参照）。
[Third embodiment]
The following describes a case where the
＜画像処理コマンドの構成＞
図１１は、本実施形態における画像処理部１０３で用いられる画像処理コマンドの構成を示す図である。
<Image processing command structure>
FIG. 11 is a diagram showing the structure of an image processing command used by the
画像処理コマンド１１０１は、３つのデータ領域を持ち、カラー画像を処理する場合は、最大３色のカラー画像の画像処理を行うことができる。また、この画像処理コマンド１１０１を用いてモノクロ画像を処理する場合は、図９のフローにより、仮想的色数として３を導出し、３並列で画像処理を行うことができる。
画像処理コマンド１１０２は、４つのデータ領域を持ち、カラー画像を処理する場合は、最大４色のカラー画像の画像処理を行うことができる。また、この画像処理コマンド１１０２を用いてモノクロ画像を処理する場合は、図９のフローにより、仮想的色数として４を導出し、４並列で画像処理を行うことができる。
The
画像処理コマンド１１０３は、４つのデータ領域を持つ画像処理コマンド２つから成り、カラー画像を処理する場合は、最大８色のカラー画像の画像処理を行うことができる。
＜情報機器と、記録装置とによる一連の処理＞
図１２は、本実施形態における情報機器と、第１～第３記録装置とによる一連の処理を示すシーケンス図である。
<A series of processes by information device and recording device>
FIG. 12 is a sequence diagram showing a series of processes performed by the information device and the first to third recording devices in this embodiment.
プリンタドライバ１２２は、情報機器１２１にインストールされたアプリケーションプログラムである。図１２の第１記録装置１２３は、図１１の画像処理コマンド１１０１に対応している。また、第２記録装置１２４は、画像処理コマンド１１０２に対応し、第３記録装置１２５は、画像処理コマンド１１０３に対応している。
The printer driver 122 is an application program installed in the
Ｓ１２００では、ユーザ１２０は、情報機器１２１にインストールされているプリンタドライバ１２２のグラフィカルユーザインターフェース（以降ＧＵＩ）を介して、モノクロ画像の印刷を指示する。
In S1200, the user 120 instructs printing of a monochrome image via a graphical user interface (hereinafter GUI) of the printer driver 122 installed in the
Ｓ１２０１では、情報機器１２１は、第１記録装置１２３に対して、使用可能な画像処理コマンド１１０１におけるデータ領域数の取得要求を送信する。
In S1201, the
Ｓ１２０２では、第１記録装置１２３は、Ｓ１２０１で送信されたデータ領域数の取得要求に対する応答としてデータ領域数３を、情報機器１２１に通知する。
In S1202, the
Ｓ１２０３では、情報機器１２１は、第２記録装置１２４に対して、使用可能な画像処理コマンド１１０２におけるデータ領域数の取得要求を送信する。
In S1203, the
Ｓ１２０４では、第２記録装置１２４は、Ｓ１２０３で送信されたデータ領域数の取得要求に対する応答としてデータ領域数４を、情報機器１２１に通知する。
In S1204, the
Ｓ１２０５では、情報機器１２１は、第３記録装置１２５に対して、使用可能な画像処理コマンド１１０３におけるデータ領域数の取得要求を送信する。
In S1205, the
Ｓ１２０６では、第３記録装置１２５は、Ｓ１２０５で送信されたデータ領域数の取得要求に対する応答としてデータ領域数４を、情報機器１２１に通知する。
In S1206, the
Ｓ１２０７では、情報機器１２１のＣＰＵは、図９のフローを用いて、Ｓ１２０２、Ｓ１２０４、Ｓ１２０６で取得したデータ領域数に基づく仮想的色数を導出する。ここで、情報機器１２１のＣＰＵが、第１記録装置１２３～第３記録装置１２５のそれぞれに対する仮想的色数を導出する処理について、図９を用いて説明する。
In S1207, the CPU of the
まず、第１記録装置１２３に対する仮想的色数を求めるために、Ｓ９００では、入力画像がモノクロ画像か判定する。本例では、入力画像がモノクロ画像のため、Ｓ９０１に処理を進める。Ｓ９０１では、モノクロ画像に対する画像処理を高速化するか、つまりＮ並列（Ｎは２以上の整数）で画像処理するか判定する。本例では、Ｎ並列で画像処理を行うため、Ｓ９０２に処理を進める。Ｓ９０２では、仮想的色数Ｖｎをステップ１２０２で取得されたデータ領域数（つまり３）に設定する。
First, in order to find the virtual number of colors for the
次に、第２記録装置１２４に対する仮想的色数を求めるために、Ｓ９００では、入力画像がモノクロ画像か判定する。本例では、入力画像がモノクロ画像のため、Ｓ９０１に処理を進める。Ｓ９０１では、モノクロ画像に対する画像処理を高速化するか、つまりＮ並列（Ｎは２以上の整数）で画像処理するか判定する。本例では、Ｎ並列で画像処理を行うため、Ｓ９０２に処理を進める。Ｓ９０２では、仮想的色数Ｖｎをステップ１２０４で取得されたデータ領域数（つまり４）に設定する。
Next, in order to obtain the virtual number of colors for the
最後に、第３記録装置１２５に対する仮想的色数を求めるために、Ｓ９００では、入力画像がモノクロ画像か判定する。本例では、入力画像がモノクロ画像のため、Ｓ９０１に処理を進める。Ｓ９０１では、モノクロ画像に対する画像処理を高速化するか、つまりＮ並列（Ｎは２以上の整数）で画像処理するか判定する。本例では、Ｎ並列で画像処理を行うため、Ｓ９０２に処理を進める。Ｓ９０２では、仮想的色数Ｖｎをステップ１２０６で取得されたデータ領域数（つまり８）に設定する。
Finally, in order to obtain the virtual number of colors for the
Ｓ１２０８では、情報機器１２１のＣＰＵは、プリンタドライバ１２２のＧＵＩを介して、Ｓ１２０７で導出した仮想的色数（つまり３，４，８）を並列処理可能な数として、対応する記録装置名とともに表示する表示処理を行う。
In S1208, the CPU of the
Ｓ１２０９では、ユーザ１２０は、プリンタドライバ１２２のＧＵＩを介して、モノクロ画像の印刷性能が最も高い記録装置として、第３記録装置１２５を選択し、該選択した第３記録装置１２５に印刷実行を指示する。
In S1209, the user 120 selects the
Ｓ１２１０では、情報機器１２１は、第３記録装置１２５に対して印刷データを送信する。
In S1210, the
＜本実施形態の効果＞
以上説明したように本実施形態では、情報機器にインストールされているプリンタドライバが該情報機器に接続されている複数の画像処理装置から取得したデータ領域の数に基づいて仮想的色数を算出し、それを印刷性能として表示する。これにより、ユーザは、最も印刷性能が高い画像処理装置を選択して印刷することができる。
<Effects of this embodiment>
As described above, in this embodiment, the printer driver installed in the information device calculates the virtual number of colors based on the number of data areas acquired from multiple image processing devices connected to the information device, and displays this as the printing performance. This allows the user to select the image processing device with the highest printing performance for printing.
［その他の実施形態］
尚、前述の実施形態では、複数（最大でN個）の画素データに対する画像処理を同時に実行可能な画像処理実行部を挙げて、入力カラー画像がＲＧＢ３チャンネルの画像であり、画像処理コマンドにおけるデータ領域の数が３の場合について説明した。しかしながら、入力カラー画像がＣＭＹＫ４チャンネルの画像の場合はデータ領域の数を４としてもよい。また、入力カラー画像の色数（チャンネル数）Ｍが４以上の場合は、そのＭ以上の数のデータ領域の数を定義してもよい。さらに、データ領域の数が４である画像処理コマンドをサポートする画像処理装置においてモノクロ画像を高速処理する場合は、仮想的色数を４色として４並列で画像処理を行う構成としてもよい。さらに、仮想的色数を同時処理可能なデータ領域の数の値とする必要はなく、この数未満となるように仮想的色数を決定してもよい。
[Other embodiments]
In the above embodiment, an image processing execution unit capable of simultaneously executing image processing on a plurality of (maximum N) pixel data was given, and a case was described in which the input color image is an RGB three-channel image, and the number of data areas in the image processing command is three. However, if the input color image is a CMYK four-channel image, the number of data areas may be four. If the number of colors (number of channels) M of the input color image is four or more, the number of data areas may be defined as a number equal to or greater than M. Furthermore, in the case of high-speed processing of monochrome images in an image processing device that supports an image processing command in which the number of data areas is four, the virtual number of colors may be set to four, and image processing may be performed in four parallel rows. Furthermore, the virtual number of colors does not need to be the number of data areas that can be simultaneously processed, and the virtual number of colors may be determined to be less than this number.
また、前述の実施形態では、画像処理コマンドが、１つのヘッダと３つのデータ領域とから構成される１つのコマンドの場合について説明した。しかしながら、４色以上の入力画像や出力画像を扱う場合は、データ領域の全体のビット数とデータ領域の数を増やしてもよいし、２個以上のコマンドで１画素のデータを表現してもよい。 In the above embodiment, the image processing command is a single command consisting of a header and three data areas. However, when handling input images or output images with four or more colors, the total number of bits in the data area and the number of data areas may be increased, or data for one pixel may be expressed by two or more commands.
また、前述の実施形態では、モノクロの入力画像に対して、バンド分割して並列処理するためのソフトウェアの制御方法について説明した。しかしながら、必ずしも入力画像がモノクロ画像である必要はなく、入力画像がカラー画像であってもよい。具体的には、ＲＧＢの３色の入力画像に対して、画像処理コマンドのデータ領域が１０個存在する場合、入力画像の色数が３の整数倍である９つの画素データを並列処理するための制御方法としてもよい。ここで、仮想的色数（＝９）を画像データの１画素あたりの色数Ｍ（＝３）の整数倍としているのは、ソフトウェアの制御をし易くするためである。但し、仮想的色数を１０として、例えば１つ目の画像処理コマンドに１～３画素目の画素データ９個と４画素目のＲデータを設定する。その次に、２つ目の画像処理コマンドに５～７画素目の画素データ９個と４画素目のＧデータを設定する、といったようにソフトウェアで制御してもよい。 In the above embodiment, a software control method for dividing a monochrome input image into bands and processing them in parallel was described. However, the input image does not necessarily have to be a monochrome image, and may be a color image. Specifically, when there are 10 data areas of the image processing command for an input image of three colors RGB, the control method may be used for parallel processing of nine pixel data, the number of colors of which is an integer multiple of three for the input image. Here, the reason why the virtual number of colors (=9) is an integer multiple of the number of colors per pixel M (=3) of the image data is to make it easier to control the software. However, if the virtual number of colors is set to 10, for example, nine pixel data for the first to third pixels and R data for the fourth pixel are set in the first image processing command. Next, the software may control in such a way that nine pixel data for the fifth to seventh pixels and G data for the fourth pixel are set in the second image processing command.
また、前述の実施形態では、入力画像の色数と出力画像の色数とが同じ場合について説明した。しかしながら、入力画像がＲＧＢの３色に対して画像処理を行い、ＣＭＹＫの４色の出力画像を出力する等、入力画像の色数と出力画像の色数とが異なってもよい。 In the above embodiment, the number of colors in the input image and the number of colors in the output image are the same. However, the number of colors in the input image and the number of colors in the output image may be different, for example, the input image is subjected to image processing for three colors, RGB, and an output image is output with four colors, CMYK.
また、前述の実施形態では、入出力制御部２００による画像データの読み書きが３２バイト単位で行われる形態を説明した。しかしながら、画像データの読み書きの単位は３２バイトに限定されず、画像処理装置上でのＲＡＭ１０１の構成の仕方やＲＡＭ１０１を実現する記憶装置の種類、そして実行する画像処理の種類等に応じて、画像データの読み書きの単位を変更してよい。尚、読み書きの単位が変わった場合、画像データを記憶する２０３中間バッファ制御部の記憶領域の容量が変わるだけで、モノクロ画像を含む画像処理コマンドの生成手法は変化しない。
In the above embodiment, the input/
また、前述の実施形態では、バンド領域のそれぞれが隣接する領域との境界で互いに重ならない場合について説明した。しかしながら、画像処理実行部２０１にて各バンド領域間で隙間なく空間フィルタ処理などの局所（近傍）画像処理を行なう場合は、図４（ｈ）～（ｍ）に示すように各バンド領域が互いに重なり合うように構成されてもよい。各バンド領域が重なり合う場合でも、図４（ｈ）に示すように、Ｂｄｈは重なり合う領域を除く高さとして、図１０に示すフローに従ってレジスタ設定値を計算すればよい。
In the above embodiment, the case where the band regions do not overlap with each other at the boundaries with adjacent regions has been described. However, when the image
また、前述の実施形態では、画像データ出力部２１８が複数の出力画像を出力する一例として、等倍画像と、１／２倍に縮小された縮小画像とを出力する形態を説明した（図８参照）。但し、２つの出力画像を出力する場合、各出力画像は、等倍画像、拡大画像、縮小画像の何れでもよい。さらに、画像データ出力部２１８が出力する出力画像の数は３つ以上であってもよい。
In the above embodiment, as an example in which the image
また、前述の実施形態では、図１に示すような画像処理装置の構成におけるソフトウェアの制御方法について説明した。しかしながら、ソフトウェアが分割領域の開始アドレスと、オフセット量とを指定して並列処理する構成であれば、ソフトウェアの制御対象は画像処理装置である必要はない。さらに、ソフトウェアが制御する対象が必ずしも入力の分割領域と出力の分割領域である必要はなく、どちらか一方でよい。例えば、映像データを分割し、分割領域ごとに別々のＣＰＵに送信してそのＣＰＵ上で分割領域のデータに重畳表示するための加工処理を行う構成としてもよい。 In the above embodiment, a method for controlling software in an image processing device as shown in FIG. 1 was described. However, if the software is configured to specify the start address of a divided area and an offset amount and perform parallel processing, the object controlled by the software does not have to be an image processing device. Furthermore, the object controlled by the software does not necessarily have to be the input divided area and the output divided area; either one can be used. For example, the video data may be divided and sent to separate CPUs for each divided area, and processing may be performed on the CPU to superimpose the data on the divided area.
また、本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。 The present invention can also be realized by supplying a program that realizes one or more of the functions of the above-described embodiments to a system or device via a network or storage medium, and having one or more processors in the computer of the system or device read and execute the program. It can also be realized by a circuit (e.g., an ASIC) that realizes one or more functions.
１００ ＣＰＵ
１０３ 画像処理部
100 CPU
103 Image processing unit
Claims (18)
前記記憶領域に関するレジスタ設定値を参照して、前記画像データのうち最大でN個（Nは整数）の画素データに対する画像処理を同時に実行することが可能な画像処理手段と、
を有する装置であって、
前記画像データがモノクロ画像データの場合、該画像データにおける画素データに対する並列処理を行う際の並列数として、仮想的な色数を決定する決定手段と、
前記レジスタ設定値を、前記仮想的な色数に基づいて算出する算出手段と、
前記画像データの領域を複数のバンド領域に分割する分割手段と、
を更に有し、
前記レジスタ設定値には、前記画像処理手段に入力される入力画像データを構成する複数の入力バンドのうち、所定の入力バンドの先頭アドレスと、前記画像処理手段から出力される出力画像データを構成する複数の出力バンドのうち、所定の出力バンドの先頭アドレスと、前記複数の入力バンドそれぞれに関する第１オフセット量と、が含まれ、
前記算出手段は、以下の式（１）に従って、前記第１オフセット量を算出する、
ことを特徴とする装置。
an image processing means capable of simultaneously executing image processing on a maximum of N pieces of pixel data (N is an integer) of the image data by referring to register settings related to the storage area ;
An apparatus having
a determination means for determining a virtual number of colors as a parallel number when performing parallel processing on pixel data in the image data when the image data is monochrome image data;
a calculation means for calculating the register setting value based on the virtual number of colors;
A dividing means for dividing an area of the image data into a plurality of band areas;
and
the register setting values include a leading address of a predetermined input band among a plurality of input bands constituting the input image data input to the image processing means, a leading address of a predetermined output band among a plurality of output bands constituting the output image data output from the image processing means, and a first offset amount for each of the plurality of input bands;
The calculation means calculates the first offset amount according to the following formula (1):
An apparatus comprising:
ことを特徴とする請求項１に記載の装置。
2. The apparatus of claim 1 .
ことを特徴とする請求項１または２に記載の装置。
3. Apparatus according to claim 1 or 2.
ことを特徴とする請求項３に記載の装置。 When the image data is monochrome image data, the determining means determines the virtual number of colors to be an integer multiple of M.
4. The apparatus according to claim 3.
ことを特徴とする請求項１乃至４の何れか１項に記載の装置。 When the image data is color image data, the determining means determines the parallel number to be 1.
5. Apparatus according to any one of claims 1 to 4.
前記所定の出力バンドは、前記画像データがカラー画像データの場合、先頭から１番目の出力バンドである一方、前記画像データがモノクロ画像データの場合、先頭から前記仮想的な色数に等しい数の出力バンドである、
ことを特徴とする請求項５に記載の装置。 the predetermined input band is the first input band from the top when the image data is color image data, whereas when the image data is monochrome image data, the predetermined input band is the first input band from the top, the number of which is equal to the virtual number of colors;
The predetermined output band is the first output band from the top when the image data is color image data, while it is the first output band from the top when the image data is monochrome image data, and is the number of output bands equal to the virtual number of colors from the top.
6. The apparatus according to claim 5 .
前記算出手段は、以下の式（４）に従って、前記第２オフセット量を算出する、
ことを特徴とする請求項６に記載の装置。
The calculation means calculates the second offset amount according to the following equation (4):
7. The apparatus according to claim 6 .
前記算出手段は、前記出力する複数の画像データのそれぞれに対して、前記レジスタ設定値を算出する、
ことを特徴とする請求項１乃至７の何れか１項に記載の装置。 Output multiple image data of different sizes,
the calculation means calculates the register setting value for each of the plurality of image data to be output.
8. Apparatus according to any one of the preceding claims .
ことを特徴とする請求項１乃至８の何れか１項に記載の装置。 a notification unit for notifying an external information device of the virtual number of colors;
9. Apparatus according to any one of the preceding claims .
ことを特徴とする請求項１乃至９の何れか１項に記載の装置。 A calculation method of a register setting value for processing a monochrome image on a pixel-by-pixel basis, a calculation method of a register setting value for processing a monochrome image in parallel on a pixel-by-pixel basis, and a calculation method of a register setting value for processing a color image in parallel are the same.
10. Apparatus according to any one of the preceding claims .
ことを特徴とする請求項１乃至１０の何れか１項に記載の装置。 a setting unit for setting the register setting value calculated by the calculation unit in a register,
11. Apparatus according to any one of the preceding claims .
ことを特徴とする請求項１乃至１１の何れか１項に記載の装置。 The image processing means has N image processing circuits each performing the same operation.
12. Apparatus according to any one of the preceding claims .
前記記憶領域に関するレジスタ設定値を参照して、前記画像データのうち最大でN個（Nは整数）の画素データに対する画像処理を同時に実行することが可能な画像処理手段と、an image processing means capable of simultaneously executing image processing on a maximum of N pieces of pixel data (N is an integer) of the image data by referring to register settings related to the storage area;
を有する装置であって、An apparatus having
前記画像データがモノクロ画像データの場合、該画像データにおける画素データに対する並列処理を行う際の並列数として、仮想的な色数を決定する決定手段と、a determination means for determining a virtual number of colors as a parallel number when performing parallel processing on pixel data in the image data when the image data is monochrome image data;
前記レジスタ設定値を、前記仮想的な色数に基づいて算出する算出手段と、a calculation means for calculating the register setting value based on the virtual number of colors;
前記画像データの領域を複数のバンド領域に分割する分割手段と、A dividing means for dividing an area of the image data into a plurality of band areas;
を更に有し、and
前記レジスタ設定値には、前記画像処理手段に入力される入力画像データを構成する複数の入力バンドのうち、所定の入力バンドの先頭アドレスと、前記画像処理手段から出力される出力画像データを構成する複数の出力バンドのうち、所定の出力バンドの先頭アドレスと、前記複数の出力バンドそれぞれに関する第２オフセット量と、が含まれ、the register setting value includes a leading address of a predetermined input band among a plurality of input bands constituting the input image data input to the image processing means, a leading address of a predetermined output band among a plurality of output bands constituting the output image data output from the image processing means, and a second offset amount for each of the plurality of output bands;
前記算出手段は、以下の式（５）に従って、前記第２オフセット量を算出する、The calculation means calculates the second offset amount according to the following equation (5):
ことを特徴とする装置。An apparatus comprising:
前記記憶領域に関するレジスタ設定値を参照して、前記画像データのうち最大でN個（Nは整数）の画素データに対する画像処理を同時に実行することが可能な画像処理手段と、an image processing means capable of simultaneously executing image processing on a maximum of N pieces of pixel data (N is an integer) of the image data by referring to register settings related to the storage area;
を有する装置であって、An apparatus having
前記画像データがモノクロ画像データの場合、該画像データにおける画素データに対する並列処理を行う際の並列数として、仮想的な色数を決定する決定手段と、a determination means for determining a virtual number of colors as a parallel number when performing parallel processing on pixel data in the image data when the image data is monochrome image data;
前記レジスタ設定値を、前記仮想的な色数に基づいて算出する算出手段と、a calculation means for calculating the register setting value based on the virtual number of colors;
前記画像データの領域を複数のバンド領域に分割する分割手段と、A dividing means for dividing an area of the image data into a plurality of band areas;
を更に有し、Further comprising:
前記レジスタ設定値には、前記画像処理手段に入力される入力画像データを構成する複数の入力バンドのうち、所定の入力バンドの先頭アドレスと、前記画像処理手段から出力される出力画像データを構成する複数の出力バンドのうち、所定の出力バンドの先頭アドレスと、が含まれ、the register setting value includes a leading address of a predetermined input band among a plurality of input bands constituting the input image data input to the image processing means, and a leading address of a predetermined output band among a plurality of output bands constituting the output image data output from the image processing means,
サイズが異なる複数の画像データを出力し、Output multiple image data of different sizes,
前記算出手段は、前記出力する複数の画像データのそれぞれに対して、前記レジスタ設定値を算出する、the calculation means calculates the register setting value for each of the plurality of image data to be output.
ことを特徴とする装置。An apparatus comprising:
前記記憶領域に関するレジスタ設定値を参照して、前記画像データのうち最大でN個（Nは整数）の画素データに対する画像処理を同時に実行することが可能な画像処理手段と、an image processing means capable of simultaneously executing image processing on a maximum of N pieces of pixel data (N is an integer) of the image data by referring to register settings related to the storage area;
を有する装置であって、An apparatus having
前記画像データがモノクロ画像データの場合、該画像データにおける画素データに対する並列処理を行う際の並列数として、仮想的な色数を決定する決定手段と、a determination means for determining a virtual number of colors as a parallel number when performing parallel processing on pixel data in the image data when the image data is monochrome image data;
前記レジスタ設定値を、前記仮想的な色数に基づいて算出する算出手段と、a calculation means for calculating the register setting value based on the virtual number of colors;
前記画像データの領域を複数のバンド領域に分割する分割手段と、A dividing means for dividing an area of the image data into a plurality of band areas;
を更に有し、and
前記レジスタ設定値には、前記画像処理手段に入力される入力画像データを構成する複数の入力バンドのうち、所定の入力バンドの先頭アドレスと、前記画像処理手段から出力される出力画像データを構成する複数の出力バンドのうち、所定の出力バンドの先頭アドレスと、が含まれ、the register setting value includes a leading address of a predetermined input band among a plurality of input bands constituting the input image data input to the image processing means, and a leading address of a predetermined output band among a plurality of output bands constituting the output image data output from the image processing means,
前記仮想的な色数を、外部の情報機器に通知する通知手段を更に有する、a notification unit for notifying an external information device of the virtual number of colors;
ことを特徴とする装置。An apparatus comprising:
前記記憶領域に関するレジスタ設定値を参照して、前記画像データのうち最大でN個（Nは整数）の画素データに対する画像処理を同時に実行することが可能な画像処理手段と、an image processing means capable of simultaneously executing image processing on a maximum of N pieces of pixel data (N is an integer) of the image data by referring to register settings related to the storage area;
を有する装置であって、An apparatus having
前記画像データがモノクロ画像データの場合、該画像データにおける画素データに対する並列処理を行う際の並列数として、仮想的な色数を決定する決定手段と、a determination means for determining a virtual number of colors as a parallel number when performing parallel processing on pixel data in the image data when the image data is monochrome image data;
前記レジスタ設定値を、前記仮想的な色数に基づいて算出する算出手段と、a calculation means for calculating the register setting value based on the virtual number of colors;
前記画像データの領域を複数のバンド領域に分割する分割手段と、A dividing means for dividing an area of the image data into a plurality of band areas;
を更に有し、and
前記レジスタ設定値には、前記画像処理手段に入力される入力画像データを構成する複数の入力バンドのうち、所定の入力バンドの先頭アドレスと、前記画像処理手段から出力される出力画像データを構成する複数の出力バンドのうち、所定の出力バンドの先頭アドレスと、が含まれ、the register setting value includes a leading address of a predetermined input band among a plurality of input bands constituting the input image data input to the image processing means, and a leading address of a predetermined output band among a plurality of output bands constituting the output image data output from the image processing means,
モノクロ画像を１画素単位で処理するためのレジスタ設定値の算出方法と、モノクロ画像を複数の画素単位で並列処理するためのレジスタ設定値の算出方法と、カラー画像を並列処理するためのレジスタ設定値の算出方法とが同一である、A calculation method of a register setting value for processing a monochrome image on a pixel-by-pixel basis, a calculation method of a register setting value for processing a monochrome image in parallel on a pixel-by-pixel basis, and a calculation method of a register setting value for processing a color image in parallel are the same.
ことを特徴とする装置。An apparatus comprising:
前記記憶領域に関するレジスタ設定値を参照して、前記画像データのうち最大でN個（Nは整数）の画素データに対する画像処理を同時に実行することが可能な画像処理手段と、
を有する装置の制御方法であって、
前記画像データがモノクロ画像データの場合、該画像データにおける画素データに対する並列処理を行う際の並列数として、仮想的な色数を決定するステップと、
前記レジスタ設定値を、前記仮想的な色数に基づいて算出するステップと、
前記画像データの領域を複数のバンド領域に分割する分割するステップと、
を有し、
前記レジスタ設定値には、前記画像処理手段に入力される入力画像データを構成する複数の入力バンドのうち、所定の入力バンドの先頭アドレスと、前記画像処理手段から出力される出力画像データを構成する複数の出力バンドのうち、所定の出力バンドの先頭アドレスと、前記複数の入力バンドそれぞれに関する第１オフセット量と、が含まれ、
前記算出するステップにおいて、以下の式（６）に従って、前記第１オフセット量が算出されることを特徴とする方法。
an image processing means capable of simultaneously executing image processing on a maximum of N pieces of pixel data (N is an integer) of the image data by referring to register settings related to the storage area ;
A method for controlling an apparatus having
When the image data is monochrome image data, a virtual number of colors is determined as a parallel number when performing parallel processing on pixel data in the image data;
calculating the register setting value based on the virtual number of colors;
Dividing the image data region into a plurality of band regions;
having
the register setting values include a leading address of a predetermined input band among a plurality of input bands constituting the input image data input to the image processing means, a leading address of a predetermined output band among a plurality of output bands constituting the output image data output from the image processing means, and a first offset amount for each of the plurality of input bands;
The method, wherein in the calculating step, the first offset amount is calculated according to the following equation (6) :
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020156377A JP7604147B2 (en) | 2020-09-17 | 2020-09-17 | DEVICE, DEVICE CONTROL METHOD, AND PROGRAM - Patent application |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020156377A JP7604147B2 (en) | 2020-09-17 | 2020-09-17 | DEVICE, DEVICE CONTROL METHOD, AND PROGRAM - Patent application |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022050021A JP2022050021A (en) | 2022-03-30 |
| JP7604147B2 true JP7604147B2 (en) | 2024-12-23 |
Family
ID=80854244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020156377A Active JP7604147B2 (en) | 2020-09-17 | 2020-09-17 | DEVICE, DEVICE CONTROL METHOD, AND PROGRAM - Patent application |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7604147B2 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004310746A (en) | 2003-03-27 | 2004-11-04 | Canon Inc | Image forming system, control method of image forming system, control method, program, and storage medium |
| JP2015115837A (en) | 2013-12-12 | 2015-06-22 | キヤノン株式会社 | Control device, image processing device, control method, and program |
| JP2016068460A (en) | 2014-09-30 | 2016-05-09 | セイコーエプソン株式会社 | Image processing device |
| JP2018196156A (en) | 2018-09-12 | 2018-12-06 | キヤノン株式会社 | Data processing device, method, and program |
-
2020
- 2020-09-17 JP JP2020156377A patent/JP7604147B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004310746A (en) | 2003-03-27 | 2004-11-04 | Canon Inc | Image forming system, control method of image forming system, control method, program, and storage medium |
| JP2015115837A (en) | 2013-12-12 | 2015-06-22 | キヤノン株式会社 | Control device, image processing device, control method, and program |
| JP2016068460A (en) | 2014-09-30 | 2016-05-09 | セイコーエプソン株式会社 | Image processing device |
| JP2018196156A (en) | 2018-09-12 | 2018-12-06 | キヤノン株式会社 | Data processing device, method, and program |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022050021A (en) | 2022-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6029344B2 (en) | Image processing apparatus, image processing method, and program | |
| JP2009523293A (en) | Method and apparatus for processing algorithmic steps of multimedia data in a parallel processing system | |
| JPH11179984A (en) | Constructible data processing pipeline | |
| JP6251029B2 (en) | Control device, image processing device, control method, and program | |
| US9531911B2 (en) | Data processing apparatus, data processing method and storage medium for storing image data | |
| CN104049486B (en) | For determining the method and system of object type from raster data | |
| WO2001027780A1 (en) | System and method for digital color image processing | |
| JP6534492B2 (en) | IMAGE PROCESSING APPARATUS, IMAGE PROCESSING METHOD, AND IMAGE PROCESSING PROGRAM | |
| KR20060025582A (en) | Variable Tap Filter Architecture for Image Processing | |
| JP7604147B2 (en) | DEVICE, DEVICE CONTROL METHOD, AND PROGRAM - Patent application | |
| US8656140B2 (en) | Data processing device | |
| JP6779263B2 (en) | Data processing equipment and methods and programs | |
| JP2000255111A (en) | Image processing apparatus and method | |
| JP6501561B2 (en) | DATA PROCESSING APPARATUS, CONTROL METHOD THEREOF, AND PROGRAM | |
| US20090185754A1 (en) | Image processing circuit and image processing apparatus | |
| JP7551405B2 (en) | Apparatus, method, and program | |
| JP7614840B2 (en) | Image processing device, control method and program thereof | |
| JP2012227598A (en) | Image processor, image forming apparatus, image processing method, image processing program and recording medium | |
| JP6808712B2 (en) | Image processing device, its control method, and program | |
| CN108632497B (en) | Image processing apparatus, control method, and computer-readable recording medium | |
| JP5929351B2 (en) | Image processing apparatus and image processing method | |
| JP5885780B2 (en) | Image processing apparatus, control method therefor, and program | |
| CN116939380A (en) | Image format conversion circuits, methods, chips and electronic devices | |
| JP2024087384A (en) | Image Processing Module | |
| JP5523226B2 (en) | Image processing apparatus, image processing program, and image processing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240702 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240826 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20241112 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20241211 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7604147 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |