Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7605364B2 - ＳｉＣエピタキシャル基板 - Google Patents
[go: Go Back, main page]

JP7605364B2 - ＳｉＣエピタキシャル基板 - Google Patents

ＳｉＣエピタキシャル基板 Download PDF

Info

Publication number
JP7605364B2
JP7605364B2 JP2024082679A JP2024082679A JP7605364B2 JP 7605364 B2 JP7605364 B2 JP 7605364B2 JP 2024082679 A JP2024082679 A JP 2024082679A JP 2024082679 A JP2024082679 A JP 2024082679A JP 7605364 B2 JP7605364 B2 JP 7605364B2
Authority
JP
Japan
Prior art keywords
substrate
main surface
sic epitaxial
silicon carbide
square
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2024082679A
Other languages
English (en)
Other versions
JP2024098090A (ja
Inventor
禎彦 近藤
潤也 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Proterial Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Proterial Ltd filed Critical Proterial Ltd
Priority to JP2024082679A priority Critical patent/JP7605364B2/ja
Publication of JP2024098090A publication Critical patent/JP2024098090A/ja
Priority to JP2024212105A priority patent/JP7845446B2/ja
Application granted granted Critical
Publication of JP7605364B2 publication Critical patent/JP7605364B2/ja
Priority to JP2025238247A priority patent/JP2026026392A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2904—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3408—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、炭化珪素基板の表面にエピタキシャル膜を有するＳｉＣエピタキシャル基板およびその製造方法に関する。
炭化珪素（以下、「ＳｉＣ」と称することもある。）基板の表面に、炭化珪素からなるエピタキシャル膜を形成したＳｉＣエピタキシャル基板は、気相成長方法に行うのが一般的である。ところで、このＳｉＣを気相成長させる際に、エピタキシャル膜の形成面とは反対面（裏面）等にも付着し、ＳｉＣが突起状に成長してしまうことが知られている。
このように、基板の裏面にＳｉＣが成長してしまうと、基板面が変化ししてしまったり、三次元的に成長した突起により凹凸が生じてしまったり、いずれの場合も、想定していた基板形状から変化してしまうため、その基板の平坦性が悪化してしまう。そのため、これら基板を用いて半導体素子を作製すると、半導体素子の特性に悪影響を及ぼす原因ともなる。
このような場合、予定していないエピタキシャル成長によって形成されたＳｉＣを、基板の裏面を研磨する等により、除去操作を行う必要があった。このような除去操作を行う場合、基板の表面を保護する保護膜を形成し、除去操作を行った後、その保護膜を除去するというように、ＳｉＣ基板の製造プロセスにおける工程が煩雑になってしまう。
そこで、エピタキシャル成長の前に、裏面に保護膜を形成し、保護膜上に突起を形成させるようにして、基板の裏面に形成されるＳｉＣの突起等を容易に除去可能としたＳｉＣ基板の製造方法が提案されている（例えば、特許文献１参照）。
特開２０１５－１６０７５０号公報
しかしながら、エピタキシャル成長によるエピタキシャル膜を形成する際には、上記の他に、平坦性を損なう場合がある。
例えば、ＳｉＣ基板のエピタキシャル膜は、ＳｉＣ基板の中央部に比べ外周部において原料ガスの揺らぎが発生するため、エピタキシャル成長の速度が変化し、形成されるエピタキシャル膜の厚みにバラツキが生じる場合がある。
また、使用するＳｉＣ基板のもともとの平坦性にバラツキがあり、例えば、中央部と外周部で厚みがやや異なり、全体的にテーパーになっていると、エピタキシャル膜はもともとの基板の平坦性を引き継いで、形成されるＳｉＣエピタキシャル基板の平坦性も担保できない場合がある。
このように、ＳｉＣエピタキシャル基板の平坦性が十分に確保されないと、その後に行われるフォトリソグラフィー工程において、問題が生じてしまう。すなわち、ＳｉＣエピタキシャル基板の裏面を真空チャックに固定し、エピタキシャル膜を有する表面にマスクパターンを形成するが、このとき、ＳｉＣエピタキシャル基板の平坦性が悪化していると、マスクパターンの位置が所望の位置からズレてしまい、得られる半導体チップの歩留まりが低下してしまう。
そこで、本発明者らは、上記問題を解決し、平坦性に優れたＳｉＣエピタキシャル基板を得る新規な基板製造方法および平坦性に優れたＳｉＣエピタキシャル基板を提供するために、鋭意検討を行った。
一実施の形態におけるＳｉＣエピタキシャル基板は、炭化珪素基板の表面に、炭化珪素をエピタキシャル成長させたエピタキシャル膜を有するＳｉＣエピタキシャル基板であって、前記ＳｉＣエピタキシャル基板は、前記エピタキシャル膜からなる第１主面と、その反対面である第２主面とを有し、前記第２主面において、１０ｍｍ角のサイトを基準にしたＳＢＩＲの最大値が０．１μｍ以上１．５μｍ以下の条件を満たす。
一実施の形態におけるＳｉＣエピタキシャル基板の製造方法は、（ａ）板状の炭化珪素基板を準備する工程と、（ｂ）前記炭化珪素基板の表面に、炭化珪素をエピタキシャル成長させて、エピタキシャル膜からなる第１主面を形成する工程と、（ｃ）前記エピタキシャル膜の表面に、保護膜を形成する工程と、（ｄ）前記炭化珪素基板の前記第１主面の反対面を、前記第１主面の形状を基準として研削または研磨加工をして、第２主面を形成する工程と、（ｅ）前記保護膜を除去する工程と、を有する。
一実施の形態のＳｉＣエピタキシャル基板およびその製造方法によれば、平坦性の高いＳｉＣエピタキシャル基板を提供することができる。また、この平坦性の高いＳｉＣエピタキシャル基板は、半導体チップの製造工程の１つであるフォトリソグラフィーにおいて、マスクパターンの基板主面に対して垂直方向のずれを抑制でき、半導体チップの製造歩留まりを向上することができる。
一実施の形態におけるＳｉＣエピタキシャル基板の側面図である。 図１のＳｉＣエピタキシャル基板において、平坦性を評価するサイトの区分けの一例を示す図である。 ＳＢＩＲの測定方法を説明するための図である。 ＳＦＱＲの測定方法を説明するための図である。 一実施の形態におけるＳｉＣエピタキシャル基板の製造方法を説明するための図である。 一実施の形態におけるＳｉＣエピタキシャル基板の製造方法を説明するための図である。 一実施の形態におけるＳｉＣエピタキシャル基板の製造方法を説明するための図である。 一実施の形態におけるＳｉＣエピタキシャル基板の製造方法を説明するための図である。 一実施の形態におけるＳｉＣエピタキシャル基板の製造方法を説明するための図である。 一実施の形態におけるＳｉＣエピタキシャル基板の製造方法を説明するための図である。
以下、本発明の一実施の形態であるＳｉＣエピタキシャル基板およびその製造方法について説明する。
なお、本実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために、平面図であってもハッチングを付す場合や、断面図であってもハッチングを省略する場合がある。
＜検討の経緯＞
まず、本実施の形態を説明するために、従来技術の課題について補足して説明する。例えば、上記従来の技術で説明した特許文献１においては、上記説明した平坦性の確保以外にも、以下のように実用上、課題となる点が存在する。
例えば、この特許文献１に記載のＳｉＣエピタキシャル基板の製造方法では、炭化珪素基板において、エピタキシャル膜の形成前に保護膜を形成し、その後エピタキシャル成長を行う。そして、その後、裏面に付着した物質を保護膜のリフトオフにより除去している。ところが、この方法では保護膜が付いた状態でエピタキシャル成長を行うため、保護膜としてレジスト等の有機物を使用できない。
また、この特許文献１においては、エピタキシャル成長後の保護膜をリフトオフするために、異方性エッチング、Ｗｅｔエッチングを用いるが、この場合付着物が障壁となり保護膜が一部残留するおそれがある。
また、保護膜の除去にテープ剥離を用いることも考えられるが、この場合には、テープの密着力が一様でなかったり、剥離する際に作用する力が一様でなかったりするため、やはり保護膜が一部残留するおそれがあり、さらに、テープ残渣などのコンタミが発生するおそれもある。
本発明では、上記解決しようとする課題に記載した平坦性の他に、上記したように特許文献１で課題となり得る保護膜について、その形成および除去をより簡便に、かつ、残留等の発生を抑制し得る技術についても検討を行った。以下、この点も含み、本実施の形態の技術的思想について詳細に説明する。
＜ＳｉＣエピタキシャル基板＞
本実施の形態のＳｉＣエピタキシャル基板は、例えば、図１に示したように、炭化珪素基板２の表面にエピタキシャル膜３が形成されているＳｉＣエピタキシャル基板１が挙げられる。このＳｉＣエピタキシャル基板１は、平板状の基板であって、エピタキシャル膜３からなる主面１ａ（第１主面）と、その反対面である主面１ｂ（第２主面）を有する。本明細書において、このエピタキシャル膜３からなる面（主面１ａ）またはエピタキシャル膜３が形成される炭化珪素基板２の面を「表面」、この表面の反対面を「裏面」という場合もある。
炭化珪素基板２は、単結晶の炭化珪素（ＳｉＣ）から構成される基板である。なお、本実施の形態においては、ＳｉＣエピタキシャル基板１としたときの平坦性が後述するように所定の範囲を満たす良好なものとなっている。
エピタキシャル膜３は、炭化珪素基板２の表面に、炭化珪素をエピタキシャル成長させたエピタキシャル膜である。
このＳｉＣエピタキシャル基板１は、その大きさは特に限定されるものではないが、半導体チップの製造にあたって、その効率性等を考慮すると、基板の直径は１５０ｍｍ以上が好ましく、２００ｍｍ以上がより好ましい。
上記のように、ＳｉＣエピタキシャル基板１は、炭化珪素基板２の表面にエピタキシャル膜３が形成されているが、その基板の平坦性が非常に良好なものである点に特徴を有する。
ＳｉＣエピタキシャル基板１の平坦性については、具体的には、ＳＢＩＲ（Ｓｉｔｅ Ｂａｃｋ Ｓｕｒｆａｃｅ Ｒｅｆｅｒｅｎｃｅｄ Ｉｄｅａｌ Ｒａｎｇｅｓ）に着目し、この特性が良好となり得る新たな製造方法を見出し、それによりきわめて平坦性の良好なＳｉＣエピタキシャル基板１を得ることができた。
すなわち、本実施の形態におけるＳｉＣエピタキシャル基板１のＳＢＩＲは、ＳｉＣエピタキシャル基板１の主面１ｂにおいて、１０ｍｍ角のサイトを基準にしたときの最大値が０．１μｍ以上１．５μｍ以下の条件を満たすものである。
このようにＳＢＩＲを所定の範囲のものとしたことにより、本実施の形態のＳｉＣエピタキシャル基板１は、基板としての平坦性が良好で、半導体チップの製造においてチップの製造歩留まりを良好なものとできる。より具体的には、フォトリソグラフィー工程を行う際に、ＳｉＣエピタキシャル基板１のエピタキシャル膜３にマスクパターンを形成するが、ＳｉＣエピタキシャル基板１の平坦性が良好であるため、形成されるマスクパターンが所望のパターンとなって、基板の主面に対して垂直方向のずれが生じることを抑制できる。したがって、このＳｉＣエピタキシャル基板１を用いて半導体チップを製造する際には、マスクパターンとのずれを非常に小さくできるため、その製造歩留まりを向上させることができる。
さらに、このＳＢＩＲは、０．５μｍ以下となるサイト比率が６５％以上であることが好ましい。このようなサイト比率の条件を満たすと、ＳｉＣエピタキシャル基板１において、平坦性が非常に良好であり、半導体チップの製造歩留まりをより向上できる。
なお、上記サイト比率は、ＳｉＣエピタキシャル基板１において、図２に示したようにサイトを区分けしたとき、全サイトの数に対するＳＢＩＲが０．５μｍ以下となるサイトの数との比（ＳＢＩＲが０．５μｍ以下のサイト数／全サイト数）で算出される比率である。
このＳＢＩＲの測定にあたっては、まず、図２に示したように、ＳｉＣエピタキシャル基板１において、例えば、１０ｍｍ角の大きさを１つのサイト（評価領域）とし、複数のサイト１０を区画して定める。この１０ｍｍ角のサイトを基準として、以下のようにＳＢＩＲを求めることができる。なお、本実施の形態では１０ｍｍ角のサイトを定めた例を示し、そのサイトを基準として平坦性を評価しているが、このサイトの大きさは任意に変更可能である。
次に、図３に示すように、ＳｉＣエピタキシャル基板１における測定対象である主面１ｂの反対面となる主面１ａを平坦面に吸着および固定することにより、主面１ａを平坦にする。ここで、図３中の矢印１０ａは、正方形のサイトにおける一辺の長さを模式的に表している。ＳＢＩＲは、所定の範囲（例えば１０ｍｍ角の範囲）のサイトにおける、主面１ｂを基準とするサイト表面上の最高点の高さと最低点の高さの差（図３中、矢印ｔSBIRで示す高さの差）である。
本実施形態においては、ＳＢＩＲの最大値が１．５μｍ以下であることが好ましいが、その値が小さいほど合焦精度を向上させることができるため好ましい。本実施の形態によれば、ＳｉＣエピタキシャル基板１を、１０ｍｍ角を単位とする複数のサイトに区分したときに、最大値が上記範囲（０．１μｍ以上１．５μｍ以下）であり、かつ、ＳＢＩＲが０．５μｍ以下であるサイト比率が６５％以上であることが特に好ましい。このような条件を満足させることで、フォトリソグラフィー加工を精度良く行うことができ、得られる半導体チップの製造歩留まりを向上できる。さらに上記サイト比率が高くなるほど好ましく、それにより、フォトリソグラフィー加工を適用した際に、より微細な配線パターンを実現することもできる。平坦性を向上することで、露光の波長が短くてＤＯＦ（Ｄｅｐｔｈ ｏｆ Ｆｏｃｕｓ）の範囲が小さい、即ち焦点深度の狭い露光装置を使用でき、更に微細な配線パターンを実現できるのでより好ましい。
また、ＳｉＣエピタキシャル基板１の平坦性については、さらに、ＳＦＱＲ（Ｓｉｔｅ Ｆｒｏｎｔ ｓｉｄｅ ｌｅａｓｔ ｓＱｕａｒｅｓ ｆｏｃａｌ ｐｌａｎｅ Ｒａｎｇｅ）について、この特性も良好なものとし得ることを見出している。
すなわち、本実施の形態におけるＳｉＣエピタキシャル基板１のＳＦＱＲは、ＳｉＣエピタキシャル基板１の主面１ａにおいて、１０ｍｍ角のサイトを基準にしたときの最大値が０．１μｍ以上１．５μｍ以下の条件を満たすものである。
このようにＳＦＱＲを所定の範囲のものとしたことにより、本実施の形態のＳｉＣエピタキシャル基板１は、より基板としての平坦性が良好で、半導体チップの製造においてチップの製造歩留まりを良好なものとできる。より具体体には、フォトリソグラフィー工程を行う際に、ＳｉＣエピタキシャル基板１のエピタキシャル膜３にマスクパターンを形成するが、ＳｉＣエピタキシャル基板１の平坦性が良好であるため、形成されるマスクパターンが所望のパターンとなって、基板の主面に対して垂直方向のずれが生じることを抑制できる。したがって、このＳｉＣエピタキシャル基板１を用いて半導体チップを製造する際には、マスクパターンとのずれを非常に小さくできるため、その製造歩留まりを向上させることができる。
さらに、このＳＦＱＲは、０．３μｍ以下となるサイト比率が８５％以上であることが好ましい。このようなサイト比率の条件を満たすと、ＳｉＣエピタキシャル基板１において、平坦性が非常に良好であり、半導体チップの製造歩留まりをより向上できる。
なお、上記サイト比率は、ＳｉＣエピタキシャル基板１において、図２に示したようにサイトを区分けしたとき、全サイトの数に対するＳＦＱＲが０．３μｍ以下となるサイトの数との比（ＳＦＱＲが０．３μｍ以下のサイト数／全サイト数）で算出される比率である。
このＳＦＱＲの測定にあたって、まず、上記ＳＢＩＲの測定と同様に、図２に示すように、ＳｉＣエピタキシャル基板１において、例えば、１０ｍｍ角の大きさを１つのサイト（評価領域）とし、複数のサイト１０を区画して定める。この１０ｍｍ角のサイトを基準として、以下のようにＳＦＱＲを求めることができる。なお、本実施の形態では１０ｍｍ角のサイトを定め、そのサイトを基準として平坦性を評価しているが、このサイトの大きさは任意に変更可能である。
次に、図４に示すように、ＳｉＣエピタキシャル基板１における測定対象である主面１ａの反対面となる主面１ｂを平坦面に吸着および固定することにより、主面１ｂを平坦にする。ここで、図４中の矢印１０ａは、正方形のサイトにおける一辺の長さを模式的に表している。ＳＦＱＲは、この状態において、最小二乗法を用いて、所定の範囲（例えば１０ｍｍ角の範囲）のサイトにおける表面の形状に基づいて基準面１１を算出し、この基準面１１から測ったサイト表面上の最高点までの距離と、サイト表面上の最低点までの距離との合計（図４中、矢印ｔSFQRで示す距離）である。
本実施形態においては、ＳＦＱＲの最大値が１．５μｍ以下であることが好ましいが、その値が小さいほどステッパー（縮小投影露光装置）で露光する際の合焦精度を向上させることができ好ましい。本実施の形態によれば、ＳｉＣエピタキシャル基板１を、１０ｍｍ角を単位とする複数のサイトに区分したときに、最大値が上記範囲（０．１μｍ以上１．５μｍ以下）であり、かつ、ＳＦＱＲが０．３μｍ以下であるサイト比率が８５％以上であることが好ましい。このような条件を満足させることで、フォトリソグラフィー加工を精度よく行うことができ、得られる半導体チップの製造歩留まりを向上できる。さらに上記サイト比率が高くなるほど好ましく、それにより、フォトリソグラフィー加工を適用した際に、より微細な配線パターンを実現することもできる。
＜ＳｉＣエピタキシャル基板の製造方法＞
次に、本実施の形態のＳｉＣエピタキシャル基板の製造方法について、上記説明したＳｉＣエピタキシャル基板１を例にして、詳細に説明する。
（ａ）基板の準備工程
まず、板状の炭化珪素基板を準備する（（ａ）工程）。この工程は、図５に示したように、炭化珪素基板２１を用意するものである。この図５は、炭化珪素基板２１の側面を模式的に示した図である。この炭化珪素基板２１は、ＳｉＣエピタキシャル基板１を構成する炭化珪素基板２の材料となるものであり、平板状の炭化珪素基板である。
この炭化珪素基板２１は、上記のように平板状であり、主面２１ａと主面２１ｂとを有する。このとき、主面２１ａを、炭化珪素をエピタキシャル成長させる面、主面２１ｂがその反対面（研磨または研削により加工される面）とする。
ここで用意する炭化珪素基板２１は、オフ角θを有するオフ基板であることが好ましい。具体的には、主面２１ｂ、または、主面２１ｂの法線２１ｎが、［０００－１］方向から、［１１２０］方向に角度がθ傾いていることが好ましい。このオフ角θは、０．５°以上８°以下であることが好ましく、０．５°以上５°以下であることがより好ましい。
上記炭化珪素基板２１を用意するにあたっては、まず、炭化ケイ素単結晶のインゴットよりワイヤーソーにより板状に切り出す。そして、ワイヤーソーの切断面はうねりや凹凸が発生しているため、ダイヤモンド研削砥石やダイヤモンドスラリーなどを用いて凹凸部分を選択的に除去して平坦化する。
平坦化された炭化珪素基板の主面２１ａは、ＣＭＰ（化学機械研磨）が施されていることが好ましい。具体的には、第１主面の表面粗さＲａが１ｎｍ以下になるまで、ＣＭＰによって研磨されていることが好ましい。より好ましくは主面２１ａの表面粗さＲａは０．２ｎｍ以下である。
表面粗さＲａは、例えば、白色干渉顕微鏡によって測定することができる。例えば、主面２１ａを１００μｍ長で３か所測定し、平均を求めることによって得られた値である。表面粗さＲａは理想的には０ｎｍでもあり得るが、現実的に表面粗さＲａが０ｎｍとなることはない。このため、表面粗さＲａの好ましい範囲の下限値は０よりも大きい。なお、本明細書における表面粗さＲａは、ＪＩＳ Ｂ ０６０１－２００１に規定される表面粗さＲａである。
なお、このとき用意する炭化珪素基板２１は、主面２１ａはエピタキシャル成長を行うために、その表面粗さＲａを０．２ｎｍ以下としておくことが好ましい。このように平滑な面としておくことで、後述するエピタキシャル成長により形成されるエピタキシャル膜もその平滑性を引き継いだ好ましい面を有する膜とできる。
一方、主面２１ｂは、後述するエピタキシャル膜を形成する工程において、付着物が形成されたり、荒れが生じたりすることがあり、また、その後、後述する研磨または研削する工程において、その表層は除去され、新たに平滑な面が形成される面である。そのため、上記（ａ）工程で用意する炭化珪素基板２１において、この主面２１ｂは、平滑性を向上させるような加工を事前に行う必要がない。すなわち、この主面２１ｂは、例えば、その表面粗さＲａが２００ｎｍ以上となるような粗い面としておくことができる。
このように、炭化珪素基板２１においては、一方を平滑な面、一方を粗く平滑でない面として準備すればよく、両面を平滑な面の基板とする必要がないため、その点で製造コストを抑制できる。
（ｂ）エピタキシャル膜の成長工程
次に、（ａ）工程で準備した炭化珪素基板の表面に、炭化珪素をエピタキシャル成長させて、エピタキシャル膜が形成された第１主面を形成する（（ｂ）工程）。この工程は、用意した炭化珪素基板２１の主面２１ａに、エピタキシャル膜３を形成する工程である。
このエピタキシャル膜３の形成は、次のような手法を挙げることができる。例えば、炭化珪素基板２１を、ＳｉＣでコートされたプレート上に載置し、これをＳｉＣでコートされたサセプタ内に設置して、プレートおよびサセプタを誘導加熱等により加熱することで、炭化珪素基板２１の温度を炭化珪素がエピタキシャル成長できる温度、例えば、１５００℃以上１７００℃以下、にまで昇温する。
この加熱状態を維持しながら、減圧下、キャリアガスとして水素、および原料ガスとしてモノシラン、プロパン等、ドーパントガスとして窒素等の混合ガスを流し、炭化珪素基板２１の表面に炭化珪素をエピタキシャル成長させる。
これにより、炭化珪素基板２１の主面２１ａ上に、エピタキシャル膜３を形成でき、図６に示したように、炭化珪素基板２１の主面２１ａ全面に、エピタキシャル膜３が堆積した基板が得られる。このようにして形成されるエピタキシャル膜３は、その表面が、最終的に得られるＳｉＣエピタキシャル基板１の主面１ａとなる。
このとき得られるエピタキシャル膜３の厚さは、半導体デバイスに求められる性能に応じて任意に設定することができる。エピタキシャル膜３の厚さとしては、例えば、１μｍ以上１００μｍ以下とすることができる。
なお、このとき、炭化珪素基板２１の主面２１ａ以外の面に、ＳｉＣのエピタキシャル成長により付着物ＤＰが形成される場合がある。また、炭化珪素基板２１に荒れＲが形成される場合がある。本実施の形態においては、このような付着物ＤＰや荒れＲが形成されても最終的に得られるＳｉＣエピタキシャル基板に影響はなく、その理由については後述する（ｄ）研削または研磨加工工程において説明する。
（ｃ）保護膜の形成工程
次いで、（ｂ）工程で形成したエピタキシャル膜の表面に、保護膜を形成する（（ｃ）工程）。この工程では、上記（ｂ）工程により、炭化珪素基板２１の主面２１ａに形成されたエピタキシャル膜３の表面に、保護膜を形成する。この（ｃ）工程により、図７で示したように、エピタキシャル膜３の上に保護膜２２が形成される。
本実施の形態においては、エピタキシャル膜３を形成した後に、保護膜２２を形成するものであり、上記特許文献１に記載したように、保護膜が高温となる条件に晒されることがなく、高温耐性が必要なく、公知の保護膜を特に限定せずに使用可能であり、幅広い保護膜を用いることができる。
ここで形成する保護膜２２は、液状の材料を、エピタキシャル膜３上に塗布して、乾燥することで、一定の膜厚を有する保護膜を形成してもよいし、予め一定の膜厚として保護膜を形成しておき、これをエピタキシャル膜３上に貼り合わせてもよい。
液状の材料を用いる場合には、公知の薄膜形成の技術を適用することでき、例えば、スピンコーティング、ディップコーティング、スプレーコーティング等の手法が挙げられ、中でも均一な膜厚の保護膜を形成しやすいことからスピンコーティングが好ましい。このとき用いる液状の材料は、その粘度が１００ｍＰａ・ｓ以下が好ましく、５０ｍＰａ・ｓ以下がより好ましい。
なお、本実施の形態では、特に基板への負荷を減らし、平坦性を良好に保持できる材料を用いることが好ましい。このような保護膜２２の材料としては、レジスト、液体ワックス等が挙げられる。これら材料によれば、保護膜２２の形成が容易であり、その除去も簡易な操作で行うことができ好ましい。
ここで使用できるレジストは、エピタキシャル膜３を保護できるものであれば特に限定されるものではなく、公知のレジストを使用でき、例えば、ＯＦＰＲ－８００，５００，８６００，８６００ ＬＢ、ＴＳＭＲ－８９００，Ｖ９０（以上、東京応化工業株式会社製、商品名）等のポジ型レジストが挙げられる。このポジ型レジストには、例えば、乳酸エチル、酢酸ブチル等の成分が含まれる。
ここで使用できる液体ワックスは、エピタキシャル膜３を保護できるものであれば特に限定されるものではなく、公知の液体ワックスを使用でき、例えば、スカイリキッド ＬＡ－３０１１Ｈ，４０１１Ｈ，５０１１Ｈ，５５１１Ｈ（以上、日化精工株式会社製、商品名）等が挙げられる。この液体ワックスには、例えば、ロジン、イソプロピルアルコール（ＩＰＡ）等の成分が含まれる。
上記のようなレジストや液体ワックスを使用することで、特許文献１に記載のように異方性エッチングやＷｅｔエッチングをすることなく、簡便な操作により保護膜を除去でき、また、保護膜の残留を抑制することもできる。
本実施形態では、平坦性を得るために液状の材料を用いる。仮に、フィルムを貼り付けて保護膜にすると、フィルムは厚いので平坦性がばらつく虞がある。液状の材料を例えばスピンコート等で形成して保護膜とすることにより、面内の膜厚分布を例えば２０％以下に抑えることにより所望の平坦性を得ることができる。
（ｄ）研削または研磨加工工程
さらに、保護膜を形成した後、炭化珪素基板２１の主面２１ａの反対面２１ｂを、エピタキシャル膜３の表面（主面１ａ）の形状を基準として研削または研磨加工をして、主面１ｂを形成する（（ｄ）工程）。
この加工工程について、以下、研磨する場合を例に説明する。この研磨にあたって、まずは、炭化珪素基板２１、エピタキシャル膜３および保護膜２２を有する基板に対し、保護膜２２側の面を吸着や接着等により固定する。図８に示したように、例えば、固定に用いる真空チャック２３は、ベースプレート２３ａと吸着プレート２３ｂとから構成され、図示しない真空装置と接続されている。この真空装置により、吸着プレート２３ｂの表面には、その吸引作用により、基板を固定できるようになっている。
このように研磨加工の対象である炭化珪素基板２１を固定した真空チャック２３は、図９に示したように、その研磨面を、片面研磨機の研磨定盤２４に面して配置し、研磨定盤２４と接触させることで、所望の形状に研磨できる。ここで、研磨定盤２４は、例えば、鉛直方向に沿って設けられたＺ軸を中心に回転している。
この工程における研磨は、炭化珪素基板２１を研磨可能な方法であれば、公知の方法により行うことができ、特に限定されるものではない。また、片面研磨機は押圧力を調整でき好ましい。
この研磨加工においては、研磨定盤２４にダイヤモンドスラリーを滴下して主面１ａを保持して主面１ｂを研磨定盤２４に押圧すればよい。研磨定盤２４には金属定盤やウレタン系パッド，不織布パッドなどが用いられる。
このとき、研磨定盤２４の回転数は１０ｒｐｍ以上３０ｒｐｍ以下、押圧力は５ｋＰａ以上２０ｋＰａ以下が好ましく、ダイヤモンドスラリーのダイヤ粒径は０．５μｍ以上５μｍ以下のものが用いられる。また、研磨量は１μｍ以上１０μｍ以下、研磨面の表面粗さＲａは０．３ｎｍ以上１ｎｍ以下とするのが好ましい。
なお、炭化珪素のような高硬度材料の基板の研磨には、遊離砥粒を用いた加工（ラップ加工）や、固定砥粒を用いた加工（グラインド加工）、ダイヤモンドホイールを用いた加工等を用いることができる。
また、上記では研磨を例に説明したが、研削盤を用い、加工を行うこともできる。研削盤を用いる場合にも、同様に、保護膜２２が成形された主面１ａ側を保持して主面１ｂの研削を行えばよい。保持方法は上記と同様であり、主面１ａを保持して主面１ｂを研削砥石に接触させながら一定量の切込みを与えて研削を行うことができる。
研削砥石にはダイヤモンド砥粒が含有され、その粒度は＃２０００以上＃８０００以下が好ましい。研削砥石は、例えば、ビトリファイドボンド砥石、レジンボンド砥石が用いられる。
砥石の回転数は、２０００ｒｐｍ以上５０００ｒｐｍ以下、切込みは０．２μｍ／ｍｉｎ以上２μｍ／ｍｉｎ以下が好ましい。研削砥石の冷却には、純水または添加剤を含む水を用い、研削量は１μｍ以上１０μｍ以下、研磨面の表面粗さＲａは０．３ｎｍ以上１ｎｍ以下とすればよい。
また、このような研削、研磨加工後は、研磨ダメージを除去するために、必要に応じてＣＭＰ（ポリッシング）を行うこともできる。また、さらに平滑な表面を要求される場合においても、ＣＭＰ（ポリッシング）を実施してもよい。
なお、この研磨加工は、主面１ａの形状を基準として行う。このとき、主面１ａの形状に対応する面として加工し、主面１ｂを得ることが好ましい。このように対応した面とすると、ＳｉＣエピタキシャル基板１の厚さがほぼ同一の厚みとなり、その形状が表面および裏面で対応する位置においては同様の傾斜を有することとなるため、平坦性が非常に良好な基板が得られる。
本実施形態では、ＳｉＣエピタキシャル基板について、両面加工ではなく、片面加工を行っている。両面加工はエピタキシャル膜の膜面も研磨されるためにエピタキシャル膜の膜厚を制御することが難しいが、片面加工はエピタキシャル膜の膜厚を制御できるという点で優れている。
このようにして得られるＳｉＣエピタキシャル基板１は、上記本実施の形態で説明したＳｉＣエピタキシャル基板の特性、例えば、ＳＢＩＲおよびＳＦＱＲ、を満たすことができる。
また、本発明のＳｉＣエピタキシャル基板において、エピタキシャル膜は、基底面転位密度（ＢＰＤ密度）が０．０１ｃｍ－２以下であるのがよく、基底面転位密度が０．００１ｃｍ－２以下であるのが更によく、基底面転位密度がゼロであるのが特に好ましい。上記のＳＢＩＲおよびＳＦＱＲを満たしてサイト比率が高いと、エピタキシャル膜に形成する素子が不良となることが抑制されるので、その素子について基底面転位密度の低いエピタキシャル膜を備えるＳｉＣエピタキシャル基板の作製に要した工数が無駄になることが抑制される。また、エピタキシャル膜はバッファ層およびドリフト層を備えてもよい。前記バッファ層は２層以上で構成することができ（例えば低濃度層とホールバリア層を備える）、ホールバリア層として不純物濃度が例えば５×１０１８ｃｍ－３以上１×１０１９ｃｍ－３以下であり且つ基底面転位密度が０ｃｍ－２以上０．０１ｃｍ－２以下である層を備えるのがよい。
研磨加工が終了したら、真空チャック２３から取り外して、図１０に示したように、主面１ｂが形成された、保護膜２２付きのＳｉＣエピタキシャル基板１を得る。
（ｅ）保護膜の除去工程
そして、（ｄ）工程の後、図１０に示した、保護膜２２付きのＳｉＣエピタキシャル基板１から保護膜２２を除去する（（ｅ）工程）。この（ｅ）工程を行うことで、ＳｉＣエピタキシャル基板１が得られる。保護膜の除去は、使用した保護膜の材料に応じて、その除去に適した方法を行うことで達成できる。
レジストを保護膜として使用した場合、使用したレジストを剥離可能な溶剤や剥離液を用いればよく、例えば、アセトン、Ｎ－メチル－２－ピロリンドン（ＮＭＰ）等の有機溶剤、剥離液－１０４，１０５，１０６，５０２Ａ，ＳＳＴ－Ａ４７、クリーンストリップＨＰ、クリーンストリップＨＰ－２（以上、東京応化工業株式会社製、商品名）等が挙げられる。
液体ワックスを保護膜として使用した場合、スクレーパーによる除去、アルカリ洗浄による除去等が挙げられる。洗浄剤としては、例えば、デベール、キララクリーン（以上、日化精工株式会社製、商品名）が挙げられる。
上記のような洗浄剤や剥離液を、保護膜除去槽に収容し、その中に（ｄ）工程が完了した炭化珪素基板を配置する。洗浄剤や剥離液の温度は特に指定なく、常温（２０℃付近）以上６０℃以下までが好適に使用される。
剥離時間は２分以上１０分以下とし、剥離後の基板はリンスされ剥離液の残渣が残らないようにする。リンスされた基板はスピンドライヤーなどで乾燥させる。このようにして、目的とするＳｉＣエピタキシャル基板１が得られる。
この保護膜の除去工程においては、保護膜２２を効率よく除去するため保護膜除去槽には超音波振動（例えば、４５ｋＨｚ－６００Ｗ）を付加してもよく、また、保護膜除去槽内に配置した炭化珪素基板を除去槽内で上下に揺動してもよい。
保護膜を除去したＳｉＣエピタキシャル基板１は、必要な検査項目について検査を行った後、所定の特性を満たす基板が、半導体チップの製造工程に用いられる。特に、上記の中でも、レジストまたは液体ワックスを保護膜とした場合、その除去を極めて良好に行うことができ、得られるＳｉＣエピタキシャル基板１における基板面上の残留物が０．１個／ｃｍ２未満と非常に良好なものとできる。
このようにして得られたＳｉＣエピタキシャル基板１は、上記説明した平坦性が良好な基板であり、その後の半導体チップの製造歩留まりを有意に向上できる。
以下、本実施の形態の単結晶製造装置および単結晶製造方法について、実施例を参照しながら詳細に説明する。なお、本発明がこの実施例の記載に限定して解釈されるものでないことは言うまでもない。
（実施例１）
主面２１ａが（０００１）Ｓｉ面であり、オフ角θが４°である直径１５０ｍｍの炭化珪素基板２１を用意した。主面２１ａに、表面粗さＲａが０．５ｎｍ以下になるまでＣＭＰを施した（主面１ｂの表面粗さＲａは約２ｎｍ）。
その後、炭化珪素基板の主面２１ａに炭化珪素をエピタキシャル成長させ、厚さ１０μｍのエピタキシャル膜３を形成した。成長温度は１６００℃に設定し、成長時の成長室内の圧力は３０ｋＰａに設定した。原料ガス中のＣ／Ｓｉを１．２５または１．４に設定した。キャリアガスには、水素を用い、原料ガスとしてプロパンおよびシランを用いた。また、ドーパント源として窒素を用いた。
次に、炭化珪素基板２１の表面に形成されたエピタキシャル膜３の表面（主面１ａ）に保護膜２２を成形した。保護膜の成形にはスピンコーター（東京エレクトロン株式会社製、商品名：ＣＬＥＡＮ ＴＲＡＣＫ Ｍａｒｋ）を用い、保護膜としてポジ型レジスト（東京応化株式会社製、商品名：ＯＦＰＲ－８６００ ＬＢ）を使用した。このレジストには、乳酸エチル，酢酸ブチル等を成分として含んでいる。
保護膜の成形条件を、基板回転数：１５００ｒｐｍ、回転時間：３０ｓｅｃ、塗布量：３．６ｍＬ、べーク温度：１４０度、ベーク時間：１２０ｓｅｃ、冷却時間：６０ｓｅｃ、とし、厚さ約１μｍの均一な厚さの膜を形成した。
次に、保護膜２２が成形された主面１ａを保持して主面２１ｂの研磨を行った。保持方法は研磨中に姿勢が変化しないように真空吸着により固定し、片面研磨機（不二越機械株式会社製、商品名：ＳＬＭ－３５）を用い、主面１ａを基準として、主面２１ｂを表面粗さＲａが０．５ｎｍとなるまで研磨して、主面１ｂを形成した。
主面２１ｂの研磨が完了した後、保護膜２２の剥離を行った。保護膜の剥離液ＮＭＰを保護膜除去槽に貯め、保護膜除去槽のなかに裏面研磨が完了した炭化珪素基板を浸漬し、配置した。
剥離液の温度は６０℃とし、５分間浸漬し、保護膜を剥離させた。剥離後の基板をリンス液でリンスし、剥離液の残渣を除去した後、基板をスピンドライヤーで乾燥させ、ＳｉＣエピタキシャル基板１を得た。
（比較例１）
実施例１とは、主面２１ａの研磨（裏面研磨）を行わなかった以外は、実施例１と同様の操作により、ＳｉＣエピタキシャル基板を作製した。
［平坦性の評価］
上記実施例１および比較例１で得られたＳｉＣエピタキシャル基板をそれぞれ１００枚用意し、各基板の平坦性の評価としてＳＢＩＲとＳＦＱＲを測定した。それぞれ１００枚測定したときの最大値、平均値およびＳＢＩＲについては０．５μｍ以下および０．８μｍ以下となるサイト比率、ＳＦＱＲについては０．３μｍ以下および０．５μｍ以下となるサイト比率について調べた。その結果を、表１にまとめて示した。
Figure 0007605364000001
（実施例２）
実施例１とは、保護膜として液体ワックスを使用した点以外は、同一の操作によりＳｉＣエピタキシャル基板を製造した。
ここで用いた液体ワックスは、ロジン、イソプロピルアルコール（ＩＰＡ）を含む液体ワックス（日化精工株式会社製、商品名：スカイリキッドＬＡ－３０１１Ｈ）を用い、塗工装置（不二越機械株式会社製、商品名：ＳＣＭＭ－７）を用いた。
保護膜の成形条件を、基板回転数：２５００ｒｐｍ、回転時間：１０ｓｅｃ、塗布量：２ｍＬ、ベーク温度：９５度、ベーク時間：２０ｓｅｃ、冷却時間：６０ｓｅｃ、とし、厚さ約２μｍの均一な厚さの膜を成形した。
この実施例２で得られたＳｉＣエピタキシャル基板も、実施例１と同等の平坦性を有していることが確認できた。
以上の結果から、本実施の形態であるＳｉＣエピタキシャル基板およびその製造方法によれば、平坦性に非常に優れたＳｉＣエピタキシャル基板を、簡便な操作で、確実に得ることができることがわかった。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
１ ＳｉＣエピタキシャル基板
１ａ，１ｂ 主面
２，２１ 炭化珪素基板
３ エピタキシャル膜
１０ サイト
２２ 保護膜
２３ 真空チャック
２３ａ ベースプレート
２３ｂ 吸着プレート
２４ 研磨定盤

Claims (5)

  1. 炭化珪素基板の表面に、炭化珪素をエピタキシャル成長させたエピタキシャル膜を有するＳｉＣエピタキシャル基板であって、
    前記ＳｉＣエピタキシャル基板は、前記エピタキシャル膜からなる第１主面と、その反対面である第２主面とを有し、直径が１５０ｍｍ以上であり、
    前記第２主面において、１０ｍｍ角のサイトを基準にしたＳＢＩＲの最大値が０．１μｍ以上１．５μｍ以下であり、かつ、前記第１主面において、１０ｍｍ角のサイトを基準にしたＳＦＱＲの最大値が０．１μｍ以上１．５μｍ以下であり、
    前記１０ｍｍ角のサイトを基準にしたＳＢＩＲの最大値は、直径が１５０ｍｍ以上の前記第２主面を区分けした、複数の１０ｍｍ角のサイトから求められており、
    前記１０ｍｍ角のサイトを基準にしたＳＦＱＲの最大値は、直径が１５０ｍｍ以上の前記第１主面を区分けした、複数の１０ｍｍ角のサイトから求められており、
    前記ＳＢＩＲは、１００枚の前記ＳｉＣエピタキシャル基板によるものであり、０．５μｍ以下となるサイト比率が６５％以上である、ＳｉＣエピタキシャル基板。
  2. 炭化珪素基板の表面に、炭化珪素をエピタキシャル成長させたエピタキシャル膜を有するＳｉＣエピタキシャル基板であって、
    前記ＳｉＣエピタキシャル基板は、前記エピタキシャル膜からなる第１主面と、その反対面である第２主面とを有し、直径が１５０ｍｍ以上であり、
    前記第２主面において、１０ｍｍ角のサイトを基準にしたＳＢＩＲの最大値が０．１μｍ以上１．５μｍ以下であり、かつ、前記第１主面において、１０ｍｍ角のサイトを基準にしたＳＦＱＲの最大値が０．１μｍ以上１．５μｍ以下であり、
    前記１０ｍｍ角のサイトを基準にしたＳＢＩＲの最大値は、直径が１５０ｍｍ以上の前記第２主面を区分けした、複数の１０ｍｍ角のサイトから求められており、
    前記１０ｍｍ角のサイトを基準にしたＳＦＱＲの最大値は、直径が１５０ｍｍ以上の前記第１主面を区分けした、複数の１０ｍｍ角のサイトから求められており、
    前記ＳＦＱＲは、１００枚の前記ＳｉＣエピタキシャル基板によるものであり、０．３μｍ以下となるサイト比率が８５％以上である、ＳｉＣエピタキシャル基板。
  3. 炭化珪素基板の表面に、炭化珪素をエピタキシャル成長させたエピタキシャル膜を有するＳｉＣエピタキシャル基板であって、
    前記ＳｉＣエピタキシャル基板は、前記エピタキシャル膜からなる第１主面と、その反対面である第２主面とを有し、直径が１５０ｍｍ以上であり、
    前記第２主面において、１０ｍｍ角のサイトを基準にしたＳＢＩＲの最大値が０．１μｍ以上１．５μｍ以下であり、かつ、前記第１主面において、１０ｍｍ角のサイトを基準にしたＳＦＱＲの最大値が０．１μｍ以上１．５μｍ以下であり、
    前記１０ｍｍ角のサイトを基準にしたＳＢＩＲの最大値は、直径が１５０ｍｍ以上の前記第２主面を区分けした、複数の１０ｍｍ角のサイトから求められており、
    前記１０ｍｍ角のサイトを基準にしたＳＦＱＲの最大値は、直径が１５０ｍｍ以上の前記第１主面を区分けした、複数の１０ｍｍ角のサイトから求められており、
    前記ＳＢＩＲは、１００枚の前記ＳｉＣエピタキシャル基板によるものであり、０．５μｍ以下となるサイト比率が９９％以上である、ＳｉＣエピタキシャル基板。
  4. 炭化珪素基板の表面に、炭化珪素をエピタキシャル成長させたエピタキシャル膜を有するＳｉＣエピタキシャル基板であって、
    前記ＳｉＣエピタキシャル基板は、前記エピタキシャル膜からなる第１主面と、その反対面である第２主面とを有し、直径が１５０ｍｍ以上であり、
    前記第２主面において、１０ｍｍ角のサイトを基準にしたＳＢＩＲの最大値が０．１μｍ以上１．５μｍ以下であり、かつ、前記第１主面において、１０ｍｍ角のサイトを基準にしたＳＦＱＲの最大値が０．１μｍ以上１．５μｍ以下であり、
    前記１０ｍｍ角のサイトを基準にしたＳＢＩＲの最大値は、直径が１５０ｍｍ以上の前記第２主面を区分けした、複数の１０ｍｍ角のサイトから求められており、
    前記１０ｍｍ角のサイトを基準にしたＳＦＱＲの最大値は、直径が１５０ｍｍ以上の前記第１主面を区分けした、複数の１０ｍｍ角のサイトから求められており、
    前記ＳＦＱＲは、１００枚の前記ＳｉＣエピタキシャル基板によるものであり、０．５μｍ以下となるサイト比率が９８％以上である、ＳｉＣエピタキシャル基板。
  5. 請求項１乃至４のいずれか１項に記載のＳｉＣエピタキシャル基板において、
    前記ＳｉＣエピタキシャル基板は、直径が２００ｍｍ以上である、ＳｉＣエピタキシャル基板。


JP2024082679A 2022-02-04 2024-05-21 ＳｉＣエピタキシャル基板 Active JP7605364B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2024082679A JP7605364B2 (ja) 2022-02-04 2024-05-21 ＳｉＣエピタキシャル基板
JP2024212105A JP7845446B2 (ja) 2022-02-04 2024-12-05 ＳｉＣエピタキシャル基板
JP2025238247A JP2026026392A (ja) 2022-02-04 2025-12-08 ＳｉＣエピタキシャル基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022016461A JP7528964B2 (ja) 2022-02-04 2022-02-04 ＳｉＣエピタキシャル基板の製造方法
JP2024082679A JP7605364B2 (ja) 2022-02-04 2024-05-21 ＳｉＣエピタキシャル基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022016461A Division JP7528964B2 (ja) 2022-02-04 2022-02-04 ＳｉＣエピタキシャル基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024212105A Division JP7845446B2 (ja) 2022-02-04 2024-12-05 ＳｉＣエピタキシャル基板

Publications (2)

Publication Number Publication Date
JP2024098090A JP2024098090A (ja) 2024-07-19
JP7605364B2 true JP7605364B2 (ja) 2024-12-24

Family

ID=85122427

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2022016461A Active JP7528964B2 (ja) 2022-02-04 2022-02-04 ＳｉＣエピタキシャル基板の製造方法
JP2024082679A Active JP7605364B2 (ja) 2022-02-04 2024-05-21 ＳｉＣエピタキシャル基板
JP2024212105A Active JP7845446B2 (ja) 2022-02-04 2024-12-05 ＳｉＣエピタキシャル基板
JP2025238247A Pending JP2026026392A (ja) 2022-02-04 2025-12-08 ＳｉＣエピタキシャル基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2022016461A Active JP7528964B2 (ja) 2022-02-04 2022-02-04 ＳｉＣエピタキシャル基板の製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2024212105A Active JP7845446B2 (ja) 2022-02-04 2024-12-05 ＳｉＣエピタキシャル基板
JP2025238247A Pending JP2026026392A (ja) 2022-02-04 2025-12-08 ＳｉＣエピタキシャル基板

Country Status (4)

Country Link
US (1) US20230253459A1 (ja)
EP (1) EP4224514A1 (ja)
JP (4) JP7528964B2 (ja)
CN (1) CN116564795A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118814138B (zh) * 2024-09-19 2024-12-17 江苏道金智能制造科技股份有限公司 一种锂电池硅氧负极材料的制备系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012231005A (ja) 2011-04-26 2012-11-22 Shin Etsu Handotai Co Ltd 半導体ウェーハ及びその製造方法
JP2016501809A (ja) 2012-10-26 2016-01-21 ダウ コーニング コーポレーションＤｏｗ Ｃｏｒｎｉｎｇ Ｃｏｒｐｏｒａｔｉｏｎ 平坦なＳｉＣ半導体基板
JP2021138597A (ja) 2020-02-28 2021-09-16 エスケイシー・カンパニー・リミテッドSkc Co., Ltd. ウエハ、エピタキシャルウエハ及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10143741A1 (de) * 2001-09-06 2003-03-27 Wacker Siltronic Halbleitermat Beschichtete Siliciumscheibe und Verfahren zu ihrer Herstellung
JP3559971B2 (ja) * 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
JP2006237055A (ja) * 2005-02-22 2006-09-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法
JP4858325B2 (ja) 2007-06-18 2012-01-18 富士電機株式会社 ＳｉＣエピタキシャル成膜装置およびこのエピタキシャル成膜装置を用いるＳｉＣ半導体装置の製造方法
JP5795461B2 (ja) * 2009-08-19 2015-10-14 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6106535B2 (ja) * 2013-06-24 2017-04-05 昭和電工株式会社 ＳｉＣ基板の製造方法
JP6451635B2 (ja) * 2013-08-26 2019-01-16 日立金属株式会社 実装基板用ウエハ、多層セラミックス基板、実装基板、チップモジュール、及び実装基板用ウエハの製造方法
JP6381229B2 (ja) 2014-02-26 2018-08-29 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法
JP6304878B2 (ja) 2014-04-25 2018-04-04 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102019102323A1 (de) * 2018-02-02 2019-08-08 Infineon Technologies Ag Waferverbund und Verfahren zur Herstellung von Halbleiterbauteilen
JP2020026359A (ja) * 2018-08-09 2020-02-20 住友電気工業株式会社 炭化珪素単結晶の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012231005A (ja) 2011-04-26 2012-11-22 Shin Etsu Handotai Co Ltd 半導体ウェーハ及びその製造方法
JP2016501809A (ja) 2012-10-26 2016-01-21 ダウ コーニング コーポレーションＤｏｗ Ｃｏｒｎｉｎｇ Ｃｏｒｐｏｒａｔｉｏｎ 平坦なＳｉＣ半導体基板
JP2021138597A (ja) 2020-02-28 2021-09-16 エスケイシー・カンパニー・リミテッドSkc Co., Ltd. ウエハ、エピタキシャルウエハ及びその製造方法

Also Published As

Publication number Publication date
CN116564795A (zh) 2023-08-08
JP2025023288A (ja) 2025-02-14
EP4224514A1 (en) 2023-08-09
JP2026026392A (ja) 2026-02-16
JP7528964B2 (ja) 2024-08-06
JP7845446B2 (ja) 2026-04-14
JP2024098090A (ja) 2024-07-19
JP2023114215A (ja) 2023-08-17
US20230253459A1 (en) 2023-08-10

Similar Documents

Publication Publication Date Title
JP5628224B2 (ja) 基板表面を研磨するための方法
CN1312740C (zh) 用于研磨的工件保持盘及工件研磨装置及研磨方法
TW200805453A (en) Method for manufacturing epitaxial wafer
JP2001322899A (ja) 窒化ガリウム系化合物半導体基板及びその製造方法
TWI615893B (zh) 半導體晶圓之加工方法
CN1936110A (zh) 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
TWI693124B (zh) 晶圓的製造方法
KR101752986B1 (ko) SiC 기판의 제조 방법
JP2026026392A (ja) ＳｉＣエピタキシャル基板
JP2005534516A (ja) ウエハ材の研磨方法
JP6500796B2 (ja) ウェーハの製造方法
JPH10223580A (ja) 片面がコーティングおよび仕上げされた半導体ウエハの製造方法
JP6327519B2 (ja) 炭化珪素単結晶基板の加工方法、及び治具付き炭化珪素単結晶基板
JP2025022005A (ja) ＳｉＣエピタキシャル基板
US20130149941A1 (en) Method Of Machining Semiconductor Substrate And Apparatus For Machining Semiconductor Substrate
JP4464019B2 (ja) 研磨用ワーク保持盤及びワークの研磨装置及び研磨方法
WO2019142700A1 (ja) 貼り合わせウェーハの製造方法、貼り合わせウェーハ
US20020094687A1 (en) Method of fabricating semiconductor device for preventing contaminating particle generation
JP6406048B2 (ja) ウェハの加工方法
TWI874254B (zh) 磷化銦基板及半導體磊晶晶圓
WO2002009165A1 (en) Work polishing method
CN114800220B (zh) 二氧化硅膜层的抛光方法
JP4681970B2 (ja) 研磨パッドおよび研磨機
JP2023172169A (ja) 研削ウェーハの製造方法及びウェーハの製造方法
TW202519715A (zh) 磷化銦基板及半導體磊晶晶圓

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240521

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20240521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241125

R150 Certificate of patent or registration of utility model

Ref document number: 7605364

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150