JP7616607B2 - Power Converter - Google Patents
Power Converter Download PDFInfo
- Publication number
- JP7616607B2 JP7616607B2 JP2021146297A JP2021146297A JP7616607B2 JP 7616607 B2 JP7616607 B2 JP 7616607B2 JP 2021146297 A JP2021146297 A JP 2021146297A JP 2021146297 A JP2021146297 A JP 2021146297A JP 7616607 B2 JP7616607 B2 JP 7616607B2
- Authority
- JP
- Japan
- Prior art keywords
- resonant
- current detection
- value
- power supply
- resonant power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Inverter Devices (AREA)
Description
本発明は、電力変換器に関する。 The present invention relates to a power converter.
従来、共振型電源を複数並列接続することで大きな電力を得られるようにしたRF(Radio Frequency)電力増幅器が開発されている。RF電力増幅器は、誘導加熱、プラズマプロセス、無線電力供給など様々な用途に利用されている。これらの用途において、RF電力増幅器には、組込み性と電力利用率の観点で小型・高効率化が要求されており、より高い処理能力や供給電力を達成するために大出力化が要求されている。 Conventionally, RF (Radio Frequency) power amplifiers have been developed that can obtain large power by connecting multiple resonant power sources in parallel. RF power amplifiers are used for various applications such as induction heating, plasma processes, and wireless power supply. In these applications, RF power amplifiers are required to be small and highly efficient in terms of ease of installation and power utilization rate, and high output is required to achieve higher processing capabilities and power supply.
例えば、RF電力増幅器の小型・高効率化には、半導体スイッチを用いたE級の共振型電源が適している。E級共振型電源の出力電力は原理的には直流入力電圧を上げれば大きくできるが、半導体スイッチに入力電圧の3.56倍の電圧が加わる。このため、半導体スイッチの耐圧により制限される。 For example, a class E resonant power supply using a semiconductor switch is suitable for making RF power amplifiers smaller and more efficient. In principle, the output power of a class E resonant power supply can be increased by increasing the DC input voltage, but a voltage 3.56 times the input voltage is applied to the semiconductor switch. For this reason, it is limited by the withstand voltage of the semiconductor switch.
複数のE級共振型電源の出力について電力合成回路を用いて電力合成することで半導体スイッチの耐圧による出力制限を超える出力を達成できる。しかし、電力合成回路を別途設けることになるため電力変換効率の悪化の要因となる。また電力合成回路を別途設けることなく、E級共振型電源の出力を直接合成する研究事例もある。 By combining the power of multiple class E resonant power supplies using a power combining circuit, it is possible to achieve an output that exceeds the output limit set by the voltage resistance of the semiconductor switch. However, since a separate power combining circuit must be installed, this can lead to a deterioration in power conversion efficiency. There are also research examples in which the output of class E resonant power supplies is directly combined without the need for a separate power combining circuit.
この研究事例では高い出力電力を実現するために、個々のE級共振型電源の出力の大きさや位相を一致させる必要がある。各E級共振型電源が同じ構成とされていても、個々のE級共振型電源内に素子のばらつきがあるため、各共振型電源の出力の大きさや位相を一致させることは困難である。出力の不均衡は特定のE級共振型電源内の半導体スイッチング素子の損失を増加させ、大出力化を阻むことになる。 In this research example, to achieve high output power, it is necessary to match the output magnitude and phase of each class E resonant power supply. Even if each class E resonant power supply has the same configuration, it is difficult to match the output magnitude and phase of each resonant power supply because there is variation in the elements within each class E resonant power supply. Output imbalance increases the loss of the semiconductor switching elements within a particular class E resonant power supply, preventing it from achieving high output.
このような事情から、特許文献1記載の技術では、Π型接続の可変キャパシタや可変インダクタを備えた位相制御型整合回路を追加し、共振型電源を並列接続した構成が提案されている。この構成では、共振型電源への入力電流、出力電流、出力電圧を検出し、その結果に基づいて自動整合制御回路が位相制御型整合回路を制御し、共振型電源の出力の大きさや位相を一致させる、と記載されている。
In light of these circumstances, the technology described in
しかし、特許文献1記載の位相制御型整合回路では、可変キャパシタや可変インダクタを用いていることから、回路の大型化を招き、共振型電源が大型化してしまう。また、自動整合制御回路の具体的な構成、及び検出値に対する具体的な制御の方法は記されていない。
However, the phase-control matching circuit described in
特許文献2の図3に示す構成では、位相差制御回路が追加されている。それを用いて高周波パルスドライブ回路を制御し、並列接続されている共振型電源のスイッチング素子同士の位相差を制御することで、電源回路の出力の大きさや位相を一致させることができる。ここではスイッチング素子同士の位相差を制御する構成のため大型の追加部品はない。しかし、特許文献2記載の技術においても、位相差制御回路の具体的な構成、及び位相制御の具体的な方法は記されていない。 In the configuration shown in Figure 3 of Patent Document 2, a phase difference control circuit is added. This is used to control the high frequency pulse drive circuit, and by controlling the phase difference between the switching elements of the parallel-connected resonant power supply, it is possible to match the magnitude and phase of the output of the power supply circuit. Since this configuration controls the phase difference between the switching elements, no large additional parts are required. However, even in the technology described in Patent Document 2, the specific configuration of the phase difference control circuit and the specific method of phase control are not described.
本発明は、上記を鑑みてなされたもので、その目的は、極力簡単なフィードバック回路により各共振型電源の出力の大きさや位相を極力一致させることができる電力変換器を提供することにある。 The present invention was made in consideration of the above, and its purpose is to provide a power converter that can match the magnitude and phase of the output of each resonant power source as closely as possible using a feedback circuit that is as simple as possible.
請求項1記載の発明によれば、E級の共振型電源は、2系統以上設けられそれぞれスイッチング素子を用いて交流出力すると共に出力が並列接続される。電流検出部は、各共振型電源の電流を検出する。判定部は、電流検出部による共振型電源の電流検出値と基準電流値との大小を判定する。位相調整回路は、判定部の判定結果に応じて各共振型電源のスイッチング素子のスイッチング位相を調整し、スイッチング位相を進相又は遅相させることで入力電流が一致するように制御する。
According to the invention described in
位相調整回路は、電流検出部による電流検出値が基準電流値よりも大きければ共振型電源のスイッチング位相を遅相させ、逆に小さければ共振型電源のスイッチング位相を進相させ、基準電流値及び電流検出値が一致したところで位相を固定するように制御する。これにより、極力簡単なフィードバック回路を用いて構成でき、各共振型電源の出力の大きさや位相を極力一致させることができる。ここで基準電流値は、予め所定値に定められるか、又は、並列接続されている共振型電源の電流検出値に基づいて定められることが望ましい。 The phase adjustment circuit delays the switching phase of the resonant power supply if the current detection value by the current detection unit is greater than the reference current value, and advances the switching phase of the resonant power supply if the current detection value is smaller, and controls the phase to be fixed when the reference current value and the current detection value match. This allows the circuit to be configured using as simple a feedback circuit as possible, and makes it possible to match the magnitude and phase of the output of each resonant power supply as closely as possible. Here, it is desirable that the reference current value is set to a predetermined value in advance, or is set based on the current detection value of the resonant power supply connected in parallel.
以下、電力変換器に係る幾つかの実施形態について図面を参照しながら説明する。なお、各実施形態において実質的に共通する部位には同一又は類似の符号、例えば十、一の位に同一符号を付して説明する。 Below, several embodiments of the power converter will be described with reference to the drawings. Note that parts that are substantially common to each embodiment will be described with the same or similar reference numerals, for example, the same reference numerals in the tens and ones digits.
(第1実施形態)
以下、電力変換器10の第1実施形態について図1から図6を参照しながら説明する。電力変換器10は、共振型のE級の共振型電源21、22、…、2nを2系統以上設けて構成されている。各共振型電源21、22、…、2nは並列接続されており出力は共通接続されている。各共振型電源21、22、…、2nはそれぞれスイッチング素子M1、M2、…、Mnを用いてE級方式で交流出力するように構成される。以下の説明では、k系統目(但しk=1…n)の共振型電源2の構成要素に、添字kに対応した番号を付して説明する。
First Embodiment
A first embodiment of a
各共振型電源21、22、…、2nは、基準電流値を出力するマスタ側の共振型電源21、基準電流値を入力して補正しながら動作するスレーブ側の共振型電源22、…、2nに分けて構成される。共振型電源21は、スイッチング素子M1を備える。また共振型電源21は、チョークインダクタLf1、共振キャパシタCr1、及び共振インダクタLr1を直列接続しつつ、スイッチング素子M1のドレインソース間及びシャントキャパシタC1をチョークインダクタLf1と共振インダクタLr1の共通接続点とグランドとの間に接続して構成される。また、スイッチング素子M1のゲートには、矩形波発振器30からドライバ111を通じて矩形波が入力される。また、共振型電源21の入力には電流センサ41が備えられる。
Each
各共振型電源21、22、…、2nの入力には直流電源100から電力が与えられている。各共振型電源21、22、…、2nの出力は共通接続されており、その共通接続点には負荷抵抗RLが接続されている。各共振型電源21、22、…、2nには直流電源100からの入力電流を検出する電流センサ41、42、…、4nが入力電流検出部として設けられている。また、共振型電源21の入力電流を検出する電流センサ41は、その入力電流検出値が基準電流値として用いられ、共振型電源22、…、2nに基準電流値を出力する。
Power is supplied to the input of each of the
スレーブ側の共振型電源22、…、2nは、それぞれスイッチング素子M2、…、Mnを備える。また共振型電源22、…、2nもまた、チョークインダクタLf2、…、Lfn、共振キャパシタCr2、…、Crn、及び共振インダクタLr2、…、Lrnを直列接続しつつ、スイッチング素子M2、…、Mnのドレインソース間及びシャントキャパシタC2、…、CnをチョークインダクタLf2、…、Lfnと共振インダクタLr2、…、Lrnの共通接続点とグランドとの間に接続して構成される。また、スイッチング素子M2、…、Mnのゲートには、矩形波発振器30から位相調整回路62、…、6n及びドライバ112、…、11nを通じて矩形波が入力される。
The
また、スレーブ側の共振型電源22、…、2nは、それぞれ入力に電流センサ42、…、4nを備える。また、共振型電源22、…、2nは、それぞれエラーアンプ52、…、5n、位相調整回路62、…、6nを備える。エラーアンプ52、…、5nは、それぞれ基準電流値を入力すると自身の共振型電源22、…、2nの電流センサ42、…、4nによる入力電流検出値と基準電流値との大小を判定する判定部として機能する回路である。エラーアンプ52、…、5nは、この判定結果を位相調整回路62、…、6nに出力する。
The
スレーブ側の共振型電源22、…、2nの内部構成要素は全て同一である。このため、共振型電源22の内部構成を説明し、その他のスレーブ側の共振型電源23、…、2nの内部構成要素の説明を省略する。共振型電源22にはエラーアンプ52が構成されている。図2に例示したように、エラーアンプ52は、反転入力端子及び非反転入力端子に抵抗Rm、Rpを接続したオペアンプOPと、オペアンプOPの出力と反転入力端子との間に接続されたキャパシタCfと、を備えた積分器により構成される。エラーアンプ52は、自身の共振型電源22の電流センサ42による入力電流検出値を、抵抗Rmを通じて反転入力端子に入力すると共に、抵抗Rpを通じて基準電流値を非反転入力端子に入力し、これらの差分を増幅して位相調整回路62に出力する。
The internal components of the
電流センサ42は、磁場検出型の電流センサを用いて構成される。例えば、電流センサ42は、電流の通電経路を囲うように配置され一部にスリットが構成された磁気コア、及びスリットに配置されたホール素子を組み合わせて構成され、ホール素子により磁界を検出することで電流を検出する。この電流センサ42を用いることで電力損失を防ぐことができる。また電流センサ42を、基板に流れる電流の通電経路にホールICを設置して構成しても良い。このような電流センサ42を用いることで実装を簡単化でき扱いやすくなる。
The
共振型電源22の位相調整回路62は、エラーアンプ52による判定結果に応じてスイッチング素子M2を駆動するための駆動電圧の位相(以下、スイッチング位相と称する)を調整する。位相調整回路62は、入力電流検出値が基準電流値よりも大きければ共振型電源22のスイッチング素子M2を駆動するスイッチング位相を遅相させる。位相調整回路62は、入力電流検出値が基準電流値よりも小さければ共振型電源22のスイッチング素子M2を駆動するスイッチング位相を進相させる。位相調整回路62は、基準電流値及び入力電流検出値が一致したところでスイッチング位相を固定するように制御する。
The
図2に例示したように、位相調整回路62は、積分器72、抵抗Ra及びRbを直列接続して構成される抵抗分圧回路82、Dフリップフロップ92、その他の周辺回路を用いて構成されている。積分器72は、矩形波発振器30により出力される矩形波を入力し、所定の時定数に応じて電圧の位相を遅相することで電圧波形を鈍らせ、バイパスコンデンサCbを通じてDフリップフロップ92のクロック端子に入力させている。Dフリップフロップ92は、D端子をプルアップして構成されると共にクロック端子に抵抗分圧回路82を接続して構成される。また、Dフリップフロップ92の/Q端子及び/CLR端子には周辺回路102が接続されている。
2, the
抵抗分圧回路82の入力にはエラーアンプ52の出力が印加されている。すなわち、エラーアンプ52の出力に応じた電圧を積分器72の出力電圧に重畳してクロック端子に入力させるように構成されている。これにより、Dフリップフロップ92のクロック端子には、エラーアンプ52の出力電圧に応じて変化する電圧を加減算した電圧が入力される。
The output of the
Dフリップフロップ92のクロック端子は、所定電圧レベルを上回ると立上りパルスを受け付けると共に所定電圧レベルを下回ると立下りパルスを受け付ける。このため、Dフリップフロップ92のクロック端子には、エラーアンプ52の出力電圧に応じた変化分だけ位相が変化した矩形波が入力される。Dフリップフロップ92は、クロック端子の入力電圧に同期して矩形波電圧をQ端子から出力することになり、エラーアンプ52の出力に応じて位相を変化させた成形電圧を出力できる。この結果、位相調整回路62は、積分器72による積分結果に基づいて位相調整した結果を出力するようになっている。
The clock terminal of the D flip-
この成形電圧は、スイッチング素子M2のゲート端子に入力される。このため、マスタ側の共振型電源21を駆動するスイッチング素子M1のゲート端子に印加される矩形波の位相に対し、スレーブ側の共振型電源22のスイッチング素子M2のゲート端子に印加される矩形波の位相を変化させることができる。
This shaping voltage is input to the gate terminal of the switching element M2 . Therefore, it is possible to change the phase of the square wave applied to the gate terminal of the switching element M2 of the
<シミュレーション結果>
発明者らは、各共振型電源21、…、2nにより交流信号を生成する際に用いられる共振インダクタLr1、…Lrnの素子値ばらつきの標準偏差をσとしたときに、3σに相当する正規分布のばらつきを持たせてシミュレーションを実行した。共振型電源22、…、2nの並列数nを4とし、試行回数を300回としている。この結果を図3から図6に示している。
<Simulation results>
The inventors performed a simulation by giving a normal distribution variation equivalent to 3σ, where σ is the standard deviation of the element value variation of the resonant inductors Lr1 , ..., Lrn used when generating an AC signal by each of the
図3及び図4は、縦軸のドレイン損失差、横軸のドレイン損失の最悪値を共に同一スケールで比較して図示している。位相調整なしの場合には、素子値のばらつきが生じると、図3に示すように、スイッチング素子M1、…、Mnのドレイン損失差がばらつくと共に、ドレイン損失の最悪値もばらつくことが確認された。本実施形態の位相調整回路62、…、6nを用いることで、図4に示すように、ドレイン損失、すなわちスイッチング素子損失差を低減できると共に、スイッチング素子M1、…、Mnの損失最悪値も低減できることが確認できた。
3 and 4 show the drain loss difference on the vertical axis and the worst drain loss on the horizontal axis, both plotted on the same scale. In the case of no phase adjustment, when the element values vary, as shown in Fig. 3, it was confirmed that the drain loss difference of the switching elements M1 , ..., Mn and the worst drain loss value also vary. By using the
また図5に位相調整なしの場合における出力電力に対するスイッチング素子M1、…、Mnのドレイン損失の実験結果、図6に位相調整ありの場合における出力電力に対するスイッチング素子M1、…、Mnのドレイン損失の実験結果を示す。図5及び図6は、縦軸のドレイン損失、横軸の出力電力を共に同一スケールで比較して図示している。図6に示すように、位相調整ありの実験結果では、出力電力を上昇させたとしてもスイッチング素子M1、…、Mnの損失の上昇を抑制できることを確認できた。また、各共振型電源21、…、2nの出力を平準化でき、各共振型電源21、…、2nの損失に伴う劣化を平準化できる。
Fig. 5 shows the experimental results of the drain loss of the switching elements M1 , ..., Mn versus the output power when there is no phase adjustment, and Fig. 6 shows the experimental results of the drain loss of the switching elements M1 , ..., Mn versus the output power when there is phase adjustment. Figs. 5 and 6 compare and illustrate the drain loss on the vertical axis and the output power on the horizontal axis on the same scale. As shown in Fig. 6, the experimental results with phase adjustment confirmed that the increase in loss of the switching elements M1 , ..., Mn can be suppressed even when the output power is increased. Furthermore, the output of each
以下、本実施形態に係る作用効果を説明する。位相調整回路62、…、6nは、入力電流検出値が基準電流値よりも大きければスレーブとなる共振型電源22、…、2nのスイッチング位相を遅相させている。また、位相調整回路62、…、6nは、入力電流検出値が基準電流値よりも小さければ共振型電源22、…、2nのスイッチング位相を進相させている。そして、位相調整回路62、…、6nは、基準電流値及び入力電流検出値が一致したところで位相を固定するように制御するようにしている。たとえ共振インダクタLr1、…、Lrnのインダクタンスのばらつきが大きかったとしても、極力簡単なフィードバック回路により各共振型電源21、…、2nの出力の大きさや位相を極力一致させることができる。
The effects of the present embodiment will be described below. If the input current detection value is greater than the reference current value, the
また位相調整回路62、…、6nは、小型の部品で構成可能であり共振型電源21、…、2nの出力の大きさや位相を極力一致させることができる。エラーアンプ52、…、5nは、その検出信号が直流であるため整流する必要がなく処理を容易にできる。このため、エラーアンプ52、…、5n、及び位相調整回路62、…、6nを簡素に構成できる。電流センサ41、…、4nの入力電流検出値と基準電流値の大小に応じてスイッチング位相をフィードバック制御するという簡便な制御により実現できる。しかも、共振型電源21、…、2nの合成数に制限を設ける必要がなくなる。
The
また、電流センサ41、…、4n、エラーアンプ52、…、5n、位相調整回路62、…、6nによる小型の部品を追加するだけで効果を達成できる。さらに簡便な制御、個々の共振型電源21、…、2n内の受動素子のばらつきが存在する状態であっても、各共振型電源21、…、2nの出力の大きさや位相を一致させた状態で電力合成でき、スイッチング素子M1、…、Mnの損失増加を抑制できる。
In addition, the effect can be achieved simply by adding small components such as
(第2実施形態)
第2実施形態について図7を参照しながら説明する。各共振型電源21、…、2nについてプッシュプル構成としても良い。図7には1系統分の共振型電源221の電気的構成を図示しているが、この共振型電源221の構成を全ての共振型電源21、…、2nの構成に適用し、これらの構成を並列接続しても良い。
Second Embodiment
The second embodiment will be described with reference to Fig. 7. A push-pull configuration may be used for each of the
共振型電源221は、チョークインダクタLf1a、Lf1b、共振インダクタLr1a、Lr1b、共振キャパシタCr1a、Cr1bを直列接続した回路を並列接続して構成される。そして、各直列接続回路のチョークインダクタLf1a、Lf1b、共振インダクタLr1a、Lr1bのそれぞれの中間ノードとグランドとの間にスイッチング素子M1a、M1b及びキャパシタC1a、C1bをそれぞれ接続している。このとき、矩形波発振器30が、各ドライバ111a、111bを通じてスイッチング素子M1a、M1bのゲートに対し矩形波のパルスを相補的に逆相で印加することでプッシュプル構成としている。このような、プッシュプル構成を採用することで、共振型電源221に生じやすいアンバランスを低減できる。
The resonant power supply 221 is configured by connecting in parallel a series circuit of choke inductors Lf1a, Lf1b, resonant inductors Lr1a, Lr1b, and resonant capacitors Cr1a, Cr1b. Switching elements M1a , M1b and capacitors C1a, C1b are connected between the intermediate nodes of the choke inductors Lf1a , Lf1b , and the resonant inductors Lr1a , Lr1b of each series-connected circuit and the ground. At this time, a
(第3実施形態)
第3実施形態について図8を参照しながら説明する。第2実施形態と同様に、図8に示すように、各共振型電源21、…、2nを並列構成としても良い。図8には、第2実施形態と同様に1系統分の共振型電源321の構成を図示しているが、この共振型電源321の構成を全ての共振型電源21、…、2nの構成に適用しても良い。
Third Embodiment
The third embodiment will be described with reference to Fig. 8. As in the second embodiment, the
図8に示したように、共振型電源321として、チョークインダクタLf1a、Lf1b、スイッチング素子M1a、M1b、及びキャパシタC1a、C1bを接続すると共に、この回路に、共通の共振インダクタLr1、共振キャパシタCr1を直接接続するように構成しても良い。この場合、矩形波発振器30がドライバ111a、111bを通じて一対のスイッチング素子M1a、M1bのゲートに矩形波の同一パルスを印加するように構成すると良い。このような並列構成を採用することでアンバランスを低減できる。
As shown in Fig. 8, a resonant power supply 321 may be configured by connecting choke inductors Lf1a and Lf1b , switching elements M1a and M1b , and capacitors C1a and C1b , and directly connecting a common resonant inductor Lr1 and a resonant capacitor Cr1 to this circuit. In this case, it is preferable that the
(第4実施形態)
第4実施形態について図9及び図10を参照しながら説明する。例えば、第1実施形態の共振型電源21に入力される入力電流Idcは、スイッチング素子M1に通電されるため、入力電流Idcとスイッチング素子M1に流れる電流isとの間には一定の関係性を備える 。
Fourth Embodiment
The fourth embodiment will be described with reference to Fig. 9 and Fig. 10. For example, since the input current Idc input to the
例えば、E級動作する電力変換器においては、図9に示すように、スイッチング素子M1…Mnのオンデューティ比をDとした場合、スイッチング素子M1の通電電流isは、0<ωt≦πDの間、Idc-I0sin(ωt+φ)となり、πD≦ωt≦2πDの間、スイッチング素子M1の通電電流isは0になる。 For example, in a power converter operating in class E, when the on-duty ratio of switching elements M1 ... Mn is D as shown in Figure 9, the current is of switching element M1 becomes Idc- I0 sin(ωt+φ) when 0<ωt≦ πD , and becomes 0 when πD≦ωt≦2πD.
このため、図10の電力変換器410に示すように、電流センス素子Ms1…Msnのドレイン、ゲートの端子を、スイッチング素子M1…Mnのドレイン、ゲートにそれぞれ接続すると共に、電流センス素子Ms1…Msnのソースを検出抵抗を介してスイッチング素子M1…Mnのソースに接続することで、それぞれのスイッチング素子M1…Mnに流れる電流isを検出抵抗により取得するようにしても良い。そして、電流センス素子Ms1…Msnと検出抵抗の検出値をエラーアンプ52…5nに入力させることで、電流センサ42…4nを使用せず電流センス素子Ms1…Msnの検出値に基づいてアンバランス抑制制御しても良い。これにより、電流センサ42…4nを削減できるようになり小型化できる。
For this reason, as shown in the
(第5実施形態)
第5実施形態について図11及び図12を参照しながら説明する。図11に示すように、エラーアンプ52に代わるエラーアンプ552は、キャパシタCfに直列接続したフィードバック抵抗Rfを設けている。これによりPI制御を実行できる。図12にI制御を実行した場合とPI制御を実行した場合の出力電圧対時間をプロットした過渡現象特性のシミュレーション結果を比較して示している。I制御を実行した場合に比較してPI制御を実行することで、出力電圧をある所定範囲に一定に制御するために要する時間を、時間差Δtだけ特性向上できることを確認している。
Fifth Embodiment
The fifth embodiment will be described with reference to Figs. 11 and 12. As shown in Fig. 11, an
(第6実施形態)
第6実施形態について図13及び図14を参照しながら説明する。前述実施形態では、n個の共振型電源21、…、2nを組み合わせた形態を説明したが、本実施形態では図13の電力変換器610に示すように、2系統分の共振型電源21、22を組み合わせた形態を説明する。
Sixth Embodiment
The sixth embodiment will be described with reference to Fig. 13 and Fig. 14. In the above-mentioned embodiments, a configuration in which n
図14には、2系統の共振型電源21、22のうち、例えば一系統の共振型電源21の共振インダクタLr1のインダクタンスを変化させ、他系統の共振型電源22の各素子値(例えば、共振インダクタLr2のインダクタンス、共振キャパシタCr2)を固定した場合の、各共振型電源21、22のスイッチング素子M1、M2に生じるドレイン損失のシミュレーション結果を例示している。
Figure 14 illustrates the results of a simulation of the drain losses that occur in the switching elements M1 and M2 of the two
図14に示したように、共振型電源21、22の何れのドレイン損失特性もインダクタンスの設計値から所定範囲を外れると、ドレイン損失が急激に上昇すると共に共振型電源21、22におけるドレイン損失がアンバランスしやすくなることがわかる。これは、逆にいえば、2系統の共振型電源21、22の各スイッチング素子M1、M2のドレインソース間電圧振幅が揃いやすくなっていればアンバランスを劇的に抑制できることを示しており、電圧振幅のアンバランスが拡大すると急激にドレイン損失が上昇しアンバランス化してしまうことを示している。
14, it can be seen that when the drain loss characteristics of both
位相制御により抑制可能にするアンバランス限界の理論的な境界条件は、sin(θ2-θ1)=(Xr2-Xr1)/(2・RL)となることが計算できる。ここでXr1=ωLr1-1/ωCr1、Xr2=ωLr2-1/ωCr2であり、θ1、θ2は、スイッチング素子M1、M2に印加する矩形波電圧の基準値に対する位相差を示す。この条件を素子値間の条件に数式変化させると、2RL>|Xr2-Xr1|となる。この条件を満たすことでアンバランスを抑制できる。 The theoretical boundary condition for the limit of imbalance that can be suppressed by phase control can be calculated as sin(θ2-θ1)=( Xr2 - Xr1 )/(2·R L ). Here, Xr1 = ωLr1-1 / ωCr1 , Xr2 = ωLr2-1 / ωCr2 , and θ1 and θ2 indicate the phase difference from the reference value of the square wave voltage applied to the switching elements M1 and M2 . If this condition is changed into a formula for the condition between element values, it becomes 2R L > | Xr2 - Xr1 |. By satisfying this condition, imbalance can be suppressed.
(第7実施形態)
第7実施形態について図15を参照しながら説明する。図15に示すように、エラーアンプ52の出力を入力して位相調整する位相調整回路62を例えば2段の従属構成としても良い。2段構成に限らず3段以上の従属構成としても良い。多段構成とすることで、回路の調整幅を増加させることが可能となる。
Seventh Embodiment
The seventh embodiment will be described with reference to Fig. 15. As shown in Fig. 15, a
(他の実施形態)
本発明は、前述した実施形態に限定されるものではなく、種々変形して実施することができ、その要旨を逸脱しない範囲で種々の実施形態に適用可能である。例えば以下に示す変形又は拡張が可能である。
Other Embodiments
The present invention is not limited to the above-described embodiment, and can be implemented in various modifications and variations without departing from the spirit and scope of the present invention. For example, the following modifications or extensions are possible.
前述実施形態では、基準電流値は、並列接続されているうちの一つの所定の共振型電源21の入力電流検出値により設定されているが、これに限定されるものではない。基準電流値は予め所定値に定められていても良いし、基準電流値は、並列接続されている全ての共振型電源21、22、…、2nの入力電流検出値の平均値に設定されていても良い。基準電流値は、予め所定値に定められるか、又は、並列接続されている共振型電源の電流検出値に基づいて定められていることが望ましい。フリップフロップの種類はDフリップフロップに限られない。
共振型電源21、22、…、2nは、E級動作するように構成したが、E級をはじめとしてΦ級、F級等、電流源型の共振型電源を用いても良い。
In the above embodiment, the reference current value is set based on the input current detection value of one of the
Although the
本発明は、前述した実施形態に準拠して記述したが、本発明は当該実施形態や構造に限定されるものではないと理解される。本発明は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本発明の範畴や思想範囲に入るものである。 Although the present invention has been described in accordance with the above-described embodiment, it is understood that the present invention is not limited to the embodiment or structure. The present invention also includes various modifications and modifications within the scope of equivalents. In addition, various combinations and forms, as well as other combinations and forms that include one, more, or less than one element, are also within the scope and concept of the present invention.
図面中、10、410、610は電力変換器、21、…、2nは共振型電源、41、…、4nは電流センサ(電流検出部、入力電流検出部)、52、…、5nはエラーアンプ(判定部)、62、…、6nは位相調整回路、72は積分器、82は抵抗分圧回路、92はDフリップフロップ(フリップフロップ)を示す。
In the drawing, 10, 410, 610 indicate power converters, 21, ..., 2n indicate resonant power supplies, 41, ..., 4n indicate current sensors (current detection units, input current detection units), 52, ..., 5n indicate error amplifiers (determination units), 62, ..., 6n indicate phase adjustment circuits, 72 indicates an integrator, 82 indicates a resistive voltage divider circuit, and 92 indicates a D flip-flop (flip-flop).
Claims (12)
各共振型電源に流れる電流を検出する電流検出部(41、…、4n)と、
前記電流検出部により検出される電流検出値と基準電流値との大小を判定する判定部(52、…、5n)と、
前記判定部の判定結果に応じて各共振型電源の前記スイッチング素子のスイッチング位相を調整し、前記スイッチング位相を進相又は遅相させることで前記電流検出値と前記基準電流値とを一致させるように制御する位相調整回路(62、…、6n)と、を備え、
前記位相調整回路は、前記電流検出部による前記電流検出値が前記基準電流値よりも大きければ前記共振型電源の前記スイッチング位相を遅相させ、逆に小さければ前記共振型電源の前記スイッチング位相を進相させ、前記基準電流値及び前記電流検出値が一致したところで位相を固定するように制御するように構成され、
前記基準電流値は、予め所定値に定められるか、又は、前記並列接続されている前記共振型電源の前記電流検出値に基づいて定められる電力変換器。 Two or more systems of resonant power supplies (21, ..., 2n) are provided, each of which outputs AC by using a switching element ( M1 , ..., Mn ) and is connected in parallel;
A current detection unit (41, ..., 4n) for detecting a current flowing through each resonant power supply;
a determination unit (52, . . . , 5n) for determining whether a current detection value detected by the current detection unit is larger than a reference current value;
a phase adjustment circuit (62, ..., 6n) that adjusts a switching phase of the switching element of each resonant power supply in accordance with a determination result of the determination unit, and controls the switching phase to be advanced or delayed so as to match the current detection value with the reference current value,
the phase adjustment circuit is configured to control so that if the current detection value by the current detection unit is greater than the reference current value, the phase adjustment circuit delays the switching phase of the resonant power supply, and conversely, if the current detection value is smaller than the reference current value, the phase adjustment circuit advances the switching phase of the resonant power supply, and fixes the phase when the reference current value and the current detection value match;
A power converter in which the reference current value is determined in advance to a predetermined value, or is determined based on the current detection value of the resonant power supply connected in parallel.
前記共振型電源を構成する前記共振キャパシタ及び前記共振インダクタ並びに前記負荷抵抗に関係するばらつきが2RL>|Xr2-Xr1|、但し、Xr1=ωLr1-1/ωCr1、Xr2=ωLr2-1/ωCr2、の関係性を満たすように構成されている請求項1から4の何れか一項に記載の電力変換器。 The resonant type power supply is provided for two systems, each of which includes a circuit in which resonant capacitors (C r1 , C r2 ) and resonant inductors (L r1 , L r2 ) are connected in series, and is configured to combine the outputs of the two systems and output the combined output to a load resistor (R L );
The power converter according to any one of claims 1 to 4, wherein the variations associated with the resonant capacitor and the resonant inductor constituting the resonant power supply and the load resistance are configured to satisfy the relationship 2R L > |X r2 -X r1 |, where X r1 = ωL r1 - 1/ωC r1 and X r2 = ωL r2 - 1/ωC r2 .
前記電流検出部による前記電流検出値を積分する積分器(72)を備え、
前記位相調整回路は、前記積分器による積分結果に基づいて位相調整する請求項1から7の何れか一項に記載の電力変換器。 The resonant power supplies are each provided with the current detection unit,
an integrator (72) that integrates the current detection value by the current detection unit;
The power converter according to claim 1 , wherein the phase adjustment circuit adjusts the phase based on a result of integration by the integrator.
前記位相調整回路は、前記エラーアンプを用いて位相調整する請求項8記載の電力変換器。 The present invention is configured using an error amplifier (52, ..., 5n) that performs PI control based on a difference between the current detection value and the reference current value,
9. The power converter according to claim 8, wherein the phase adjustment circuit performs phase adjustment using the error amplifier.
前記位相調整回路が、矩形波発振器の矩形波電圧を入力し所定の時定数に応じて電圧の位相を遅相することで電圧波形を鈍らせる積分器(72)と、前記エラーアンプの出力を入力する抵抗分圧回路(82)と、前記抵抗分圧回路の出力と前記積分器の出力をクロック端子に重畳入力するフリップフロップ(92)と、を備え、前記フリップフロップは前記クロック端子の入力電圧に同期して前記矩形波電圧を出力する、請求項1から9の何れか一項に記載の電力変換器。 the determination unit is configured using an error amplifier (52, ..., 5n) that outputs a difference between the current detection value and the reference current value,
10. The power converter according to claim 1, wherein the phase adjustment circuit comprises: an integrator (72) that receives a rectangular wave voltage of a rectangular wave oscillator and delays the phase of the voltage according to a predetermined time constant to dull the voltage waveform; a resistive voltage divider circuit (82) that receives an output of the error amplifier; and a flip-flop (92) that superimposes and inputs an output of the resistive voltage divider circuit and an output of the integrator to a clock terminal, and the flip-flop outputs the rectangular wave voltage in synchronization with an input voltage to the clock terminal.
12. The power converter according to any one of claims 1 to 11, wherein the resonant power supply is a class E resonant power supply.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021146297A JP7616607B2 (en) | 2021-09-08 | 2021-09-08 | Power Converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021146297A JP7616607B2 (en) | 2021-09-08 | 2021-09-08 | Power Converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023039237A JP2023039237A (en) | 2023-03-20 |
| JP7616607B2 true JP7616607B2 (en) | 2025-01-17 |
Family
ID=85600458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021146297A Active JP7616607B2 (en) | 2021-09-08 | 2021-09-08 | Power Converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7616607B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012046452A1 (en) | 2010-10-08 | 2012-04-12 | パナソニック株式会社 | Power generation system and power generation unit |
| JP2020137265A (en) | 2019-02-19 | 2020-08-31 | 株式会社デンソー | Power amplifier circuit |
-
2021
- 2021-09-08 JP JP2021146297A patent/JP7616607B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012046452A1 (en) | 2010-10-08 | 2012-04-12 | パナソニック株式会社 | Power generation system and power generation unit |
| JP2020137265A (en) | 2019-02-19 | 2020-08-31 | 株式会社デンソー | Power amplifier circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023039237A (en) | 2023-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108028606B (en) | Module Parallel Technology for Resonant Converters | |
| US9692305B2 (en) | Resonant DC/DC power converting circuit and method for controlling the same | |
| US8792254B2 (en) | Multilevel power converter and methods of manufacturing and operation thereof | |
| US8587272B2 (en) | Balancing temperatures in a multi-phase DC/DC converter | |
| US9006930B2 (en) | Power supply having converters with serially connected inputs and parallel connected outputs | |
| US8044650B2 (en) | Methods and apparatus for current sensing in mutually coupled inductors | |
| US20170302174A1 (en) | Multiphase switching power supply with robust current sensing and shared amplifier | |
| US11916485B2 (en) | Power supply system | |
| US20180191168A1 (en) | Parallel Interleaved Multiphase LLC Current Sharing Control | |
| US10666151B2 (en) | Interleaved resonant converter | |
| US9568376B2 (en) | Temperature detecting circuit and method thereof | |
| CN110731045B (en) | Digital control of switched boundary mode interleaved power converters with reduced crossover distortion | |
| US20170237349A1 (en) | Multi-master power controller with multiple feedback loops | |
| CN104518660A (en) | Directly amplified ripple tracking control scheme for multiphase dc-dc converter | |
| US9054593B2 (en) | Impedance control for a power converter | |
| CN116505757B (en) | A staggered parallel LLC resonant converter and current sharing method | |
| Su et al. | Auto-tuning scheme for improved current sharing of multiphase DC–DC converters | |
| WO2012075225A2 (en) | User-configurable, efficiency-optimizing, calibrated sensorless power/energy conversion switch-mode power supply with a serial communications interface | |
| JP7616607B2 (en) | Power Converter | |
| Lin et al. | Digital multiphase buck converter with current balance/phase shedding control | |
| JP7787179B2 (en) | Stackable Multiphase Power Stage Controller with Current Matching | |
| CN112968589B (en) | Control circuit and multiphase power converter applying same | |
| CN109643960B (en) | Method for regulating phase currents of inverters connected in parallel and regulating device | |
| US10193499B2 (en) | Multiphase power supply having single comparator | |
| CN118920877A (en) | Isolation type converter and control method and device thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211008 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240315 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20241127 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20241203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20241220 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7616607 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |