Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7619763B2 - 電子部品 - Google Patents
[go: Go Back, main page]

JP7619763B2 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP7619763B2
JP7619763B2 JP2020069703A JP2020069703A JP7619763B2 JP 7619763 B2 JP7619763 B2 JP 7619763B2 JP 2020069703 A JP2020069703 A JP 2020069703A JP 2020069703 A JP2020069703 A JP 2020069703A JP 7619763 B2 JP7619763 B2 JP 7619763B2
Authority
JP
Japan
Prior art keywords
layer
barrier layer
plating
underlayer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020069703A
Other languages
English (en)
Other versions
JP2021166263A (ja
Inventor
健治 小林
真 野口
泰 赤羽
伸彦 玉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2020069703A priority Critical patent/JP7619763B2/ja
Priority to DE112021002224.5T priority patent/DE112021002224T5/de
Priority to US17/911,824 priority patent/US12412828B2/en
Priority to CN202180019980.8A priority patent/CN115244630B/zh
Priority to PCT/JP2021/007335 priority patent/WO2021205773A1/ja
Publication of JP2021166263A publication Critical patent/JP2021166263A/ja
Application granted granted Critical
Publication of JP7619763B2 publication Critical patent/JP7619763B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/66Conductive materials thereof
    • H10W70/666Organic materials or pastes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/685Shapes or dispositions thereof comprising multiple insulating layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Details Of Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

本発明は、チップ部品やコネクタ等の電子部品に係り、特に、電子部品の部品本体に形成された半田付け用の電極端子構造に関する。
チップ部品やコネクタ等の電子部品を回路基板に実装する場合、電子部品の部品本体が有する接続端子の表面に外部接続層としてSn(スズ)またはSn-Pb(鉛)からなるメッキ層を形成しておき、この外部接続層が回路基板に設けられた配線パターンのランドにはんだ材料を用いて接合されるようになっている。例えば、チップ抵抗器等のように部品本体の両端部に形成された外部接続層をはんだ付けする表面実装部品の場合、配線パターンのランドにはんだペースト(はんだ材料)を塗布した後、外部接続層がはんだペーストに重なるように電子部品を回路基板上に載置し、この状態でリフロー炉の熱で外部接続層のメッキ層とはんだペーストを溶融させ、その後、はんだペーストを冷却・固化して接続端子とランドを接続させる。また、コネクタ等のように部品本体から突出するピン状の接続端子をはんだ付けするリード部品の場合、接続端子を回路基板のスルーホールに挿入した後、接続端子の外部接続層(メッキ層)とはんだ材料をはんだコテ等の熱で溶融させ、その後、はんだ材料を冷却・固化して接続端子とランドを接続させる。
電子部品を回路基板に実装する際に使用されるはんだ材料としては、例えば、スズ(Sn)と鉛(Pb)が約6:4(Sn63%-Pb37%)の比で混ざった共晶はんだと呼ばれるものが知られている。このような組成の共晶はんだの融点は183℃であるが、はんだを溶融させるのに融点以上の熱を加える必要があるため、はんだ付け時の熱によって接続端子を構成するAgやCuがはんだ材料側に溶け出す現象、いわゆる「はんだ喰われ」と呼ばれる現象が発生してしまう虞がある。このはんだ喰われを防止するために設けられているのがバリア層であり、電子部品の接続端子と外部接続層との間にニッケルや鉛からなるバリア層を設けることにより、はんだ喰われを防止するようにした電極端子構造が従来より提案されている(例えば、特許文献1参照)。
特開2001-210545号公報
近年、世界的な環境保護の観点から鉛フリー化が推奨されており、鉛をほとんど含まない鉛フリーはんだと呼ばれるものが使用されている。ここで、例えば組成がSn96.5%-Ag3%-Cu0.5%の鉛フリーはんだを使用した場合、この鉛フリーはんだの融点は220℃であり、共晶はんだを使用した場合に比べてはんだ実装時の加熱温度が高温になるため、バリア層をニッケルで構成したとしても、ニッケルがはんだ材料側に拡散し易くなってしまい、バリア層としての機能を十分に果たすことができなくなる。したがって、ニッケルメッキ層を厚くしてはんだ喰われを遅延させる必要があるが、メッキ層を厚く形成した場合、外部応力や内部応力によってクラックが発生し易くなるだけでなく、メッキ時間や材料コストが上昇してしまうことになる。
また、自動車業界においては、自動運転装置、安全装置等の技術が近年急速に発展しており、それに伴って電子部品の搭載数が急激に増えている。そして、自動車に搭載される電子部品には民生部品よりも高い信頼性が要求され、使用環境も過酷であることから、特に高耐熱性に対する要求が高くなっており、200℃付近の環境下でも問題なく使用可能な高い耐熱性が求められている。しかし、電子部品が200℃近い高温環境下で使用されると、バリア層を構成するニッケルメッキ層が表面に拡散してしまい、バリア層としての機能を果たすことができなくなる。すなわち、従来の電極端子構造では、はんだ実装時だけでなく使用環境下での耐熱性を確保することが困難であるという問題があった。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、はんだ実装時や使用環境下での耐熱性を確保可能な端子電極構造を備えた電子部品を提供することにある。
上記の目的を達成するために、本発明の電子部品は、直方体形状の部品本体と、前記部品本体に形成された接続端子と、前記接続端子を覆うように電解メッキにより形成された下地層と、前記下地層を覆うように電解メッキにより形成されたバリア層と、前記バリア層の表面に形成されたスズを主成分とする外部接続層とを備え、前記バリア層は、前記下地層の表面全体を前記部品本体の表面と端面および裏面に亘って覆っており、前記バリア層がニッケルにリンを3%~15%添加した合金メッキからなると共に、前記下地層が銅または銅を主成分とする合金からなり、前記下地層の膜厚が3μm~25μmの範囲に設定されていることを特徴としている。
このように構成された電子部品は、外部接続層に覆われたバリア層がニッケル(Ni)を主成分としてリン(P)を3%~15%含有する合金(Ni-P)メッキからなり、この合金メッキはスズへの拡散がニッケルよりも遅いため、バリア層を徒に厚く形成しなくても、はんだ実装時や使用環境下における耐熱性を確保することができる。しかも、バリア層の下地層としてバリア層よりも展性または延性に富んだ金属層が形成されており、この金属層が膜厚を3μm~25μmとする銅または銅を主成分とする合金からなるため、ニッケルにリンを添加することに伴って内部応力が上昇したとしても、その応力が下地層によって緩和されることにより、クラックの発生を抑制することができる。
また、上記構成の電子部品において、接続端子とバリア層との間に磁性体層が形成されていると、磁性体層の磁気特性を利用して、例えば、製品をテープ状の包装体に収納するテーピング工程や、製品を包装体から取り出して回路基板上に実装する際に、磁気によって製品の姿勢を安定させることが可能になる。
本発明の電子部品によれば、はんだ実装時や使用環境下における耐熱性を確保可能な端子電極構造を実現できると共に、クラックの発生を抑制することができる。
本発明の第1の実施形態に係るチップ抵抗器の断面図である。 該チップ抵抗器の製造工程を示す断面図である。 本発明の第2の実施形態に係るチップ抵抗器の断面図である。 該チップ抵抗器の製造工程を示す断面図である。
以下、発明の実施の形態について図面を参照しながら説明すると、図1は本発明の第1の実施形態に係るチップ抵抗器の断面図である。
図1に示すように、電子部品の一例であるチップ抵抗器10は、直方体形状の絶縁基板1と、絶縁基板1の表面における長手方向両端部に形成された一対の表電極2と、一対の表電極2間を橋絡するように形成された抵抗体3と、抵抗体3の全体と表電極2の一部を被覆する保護層4と、絶縁基板1の裏面における長手方向両端部に形成された一対の裏電極5と、絶縁基板1の長手方向両端面に形成されて対応する表電極2と裏電極5間を導通する一対の端面電極6と、これら表電極2と裏電極5および端面電極6を被覆する一対の下地層7と、各下地層7を被覆する一対のバリア層8と、各バリア層8を被覆する一対の外部接続層9と、によって主に構成されている。
絶縁基板1はセラミックス等からなる部品本体であり、この絶縁基板1は後述する大判基板を縦横の分割溝に沿って分割することにより多数個取りされたものである。
一対の表電極2は絶縁基板1の相対する短辺側に所定の間隔を存して形成されており、これら表電極2はAg系ペーストをスクリーン印刷して乾燥・焼成させたものである。
抵抗体3は酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものであり、抵抗体3の両端部はそれぞれ表電極2に重なっている。なお、抵抗体3には不図示のトリミング溝が形成されており、このトリミング溝によって抵抗体3の抵抗値が調整されている。
保護層4はアンダーコート層4aとオーバーコート層4bの2層構造からなる。アンダーコート層4aはガラスペーストをスクリーン印刷して焼成させたものであり、このアンダーコート層4aはトリミング溝を形成する前に抵抗体3を覆うように形成されている。オーバーコート層4bはエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたものであり、このオーバーコート層4bは、アンダーコート層4aの上から抵抗体3にトリミング溝を形成した後に、トリミング溝を含めて抵抗体3とアンダーコート層4aを全体的に覆うように形成されている。
一対の裏電極5は絶縁基板1の裏面における表電極2と対応する位置に所定の間隔を存して形成されており、これら裏電極5はAgペーストをスクリーン印刷して乾燥・焼成させたものである。
一対の端面電極6は、絶縁基板1の端面にNi-Crをスパッタしたり、絶縁基板1の端面にAg系ペーストを塗布して加熱硬化させたものである。端面電極6は対応する表電極2と裏電極5間を導通するように形成されており、これら表電極2と端面電極6および裏電極5によって断面コ字状の接続端子が構成されている。
一対の下地層7は、接続端子を覆うように電解メッキによって形成された銅メッキ層であり、この下地層7によって後工程で行われるバリア層8のメッキ形成に伴って発生する内部応力が緩和される。ここで、下地層7の膜厚が不十分であると、応力の緩和効果が十分に発揮されなくなり、その反対に下地層7の膜厚が厚くなり過ぎると、コストや生産性が悪くなるため、下地層7の膜厚は3μm~25μmの範囲に設定されている。これら下地層7は、バリア層8よりも展性と延性の少なくとも一方に富んだ金属層であれば、金、銀、白金、またはそれらを主成分とする合金であっても良いが、これら金属よりもコスト的に有利であるため、本実施形態では銅または銅を主成分とする合金が用いられている。
一対のバリア層8は、下地層7を覆うように電解メッキによって形成されたニッケル(Ni)を主成分としてリン(P)を含有する合金メッキ(Ni-Pメッキ層)であり、その厚みは2μm~15μmの範囲に設定されている。ここで、バリア層8を構成する合金メッキは、ニッケルに含まれるリンの含有量が多いほど、外部接続層9を構成するスズメッキへの拡散を抑えることができ、ニッケルに含まれるリンの含有量が不十分であると、拡散防止効果が十分に発揮されなくなる。ただし、リンの含有量が多くなり過ぎると、下地層7でも緩和できないほど内部応力が高くなってしまうため、バリア層8中のニッケルに対するリンの含有率は3%~15%の範囲に設定されている。
一対の外部接続層9は、バリア層8を覆うように電解メッキによって形成されたスズ(Sn)メッキ層であり、その厚みは2μm~15μmの範囲に設定されている。
次に、上記の如く構成されたチップ抵抗器10の製造方法について、図2に示す断面図を参照しながら説明する。
まず、絶縁基板1が多数個取りされる大判基板を準備する。この大判基板には予め1次分割溝と2次分割溝が格子状に設けられており、両分割溝によって区切られたマス目の1つ1つが1個分のチップ領域となる。図2には1個分に相当する大判基板10Aが代表して示されているが、実際は多数個分のチップ領域に相当する大判基板に対して以下に説明する各工程が一括して行われる。
すなわち、図2(a)に示すように、大判基板10Aの表面にAg-Pdペーストをスクリーン印刷して乾燥することにより、各チップ形成領域の長手方向両端部に所定間隔を存して対向する一対の表電極2を形成する。また、これと同時あるいは前後して、大判基板10Aの裏面にAgペーストをスクリーン印刷して乾燥することにより、各チップ形成領域の長手方向両端部に所定間隔を存して対向する一対の裏電極5を形成する。
次に、図2(b)に示すように、大判基板10Aの表面に酸化ルテニウム等を含有した抵抗ペーストをスクリーン印刷して乾燥することにより、両端部を表電極2に重ね合わせた抵抗体3を形成した後、これを約850℃の高温で焼成する。次に、抵抗体3を覆う領域にガラスペーストをスクリーン印刷して乾燥することにより、抵抗体3を被覆するアンダーコート層4aを形成した後、これを約600℃の温度で焼成する。次に、アンダーコート層4aの上からレーザ光を照射することにより、抵抗体3に不図示のトリミング溝を形成して抵抗値を調整する。しかる後、アンダーコート層4aの上からエポキシ系樹脂ペーストをスクリーン印刷し、これを約200℃の温度で加熱硬化してオーバーコート層4bを形成することにより、アンダーコート層4aとオーバーコート層4bからなる2層構造の保護層4を形成する。
次に、大判基板10Aを1次分割溝に沿って短冊状基板10Bに1次分割した後、この短冊状基板10Bの分割面にNi/Crをスパッタすることにより、図2(c)に示すように、短冊状基板10Bの表裏両面に設けられた表電極2と裏電極5間を接続する端面電極6を形成する。なお、短冊状基板10Bの分割面にNi/Crをスパッタする代わりに、Ag系ペーストを塗布して加熱硬化させることによって端面電極6を形成するようにしても良い。
次に、短冊状基板10Bを2次分割溝に沿って複数のチップ状基板10Cに2次分割した後、これらチップ状基板10Cに対して電解メッキを施すことにより、図2(d)に示すように、チップ状基板10Cの両端部に接続端子(表電極2と端面電極6および裏電極5)を覆う下地層7を形成する。この下地層7は銅メッキ層からなり、その膜厚は3μm~25μmの範囲(本実施形態では10μm)に設定されている。
次に、チップ状基板10Cに対して電解メッキを施すことにより、図2(e)に示すように、下地層7を覆うバリア層8を形成する。このバリア層8は、ニッケル(Ni)を主成分としてリン(P)を含有する合金メッキ(Ni-Pメッキ層)からなり、その厚みは2μm~15μmの範囲(本実施形態では5μm)に設定されている。バリア層8中のニッケルに対するリンの含有率は3%~15%(本実施形態では5%)の範囲に設定されており、ニッケルにリンを添加することで内部応力が発生しても、その応力は下地層7によって緩和される。
次に、チップ状基板10Cに対して電解メッキを施すことにより、図2(f)に示すように、バリア層8の表面を覆う外部接続層9を形成する。外部接続層9はスズ(Sn)を主成分とするSnメッキ層であり、その厚みは2μm~15μmの範囲に設定されている。これにより、バリア層8や外部接続層9等からなる耐熱特性に優れた端子電極構造が形成され、図1に示すチップ抵抗器10が完成する。
以上説明したように、第1の実施形態に係るチップ抵抗器10では、スズメッキからなる外部接続層9で覆われたバリア層8がニッケル(Ni)を主成分としてリン(P)を3%~15%含有する合金(Ni-P)メッキからなり、この合金メッキはスズへの拡散がニッケルよりも遅いため、バリア層8を徒に厚く形成しなくても、はんだ実装時や使用環境下における耐熱性を確保することができる。しかも、バリア層8の下地層7として電解メッキによって銅メッキ層が形成されているため、ニッケルにリンを添加することに伴って内部応力が上昇したとしても、その応力を下地層7によって緩和することができ、内部応力に起因するクラックの発生を抑制することができる。
また、これらの下地層7、バリア層8、外部接続層9が電解メッキにより形成されているので、各々が緻密な膜で形成されて各々のもつ特性(応力緩和、バリア機能、はんだ付け性)を最大限に引き出すことができ、一連のメッキを行うことが可能なため、それぞれの層を形成するメッキ工程間での環境による腐食を極力防止しつつ、各層の境界での密着性および生産性を確保できる。
図3は本発明の第2の実施形態に係るチップ抵抗器20の断面図である。第2の実施形態に係るチップ抵抗器20が第1の実施形態に係るチップ抵抗器10と相違する点は、接続端子(表電極2と端面電極6および裏電極5)とバリア層8との間に磁性体層11が形成されていることにあり、それ以外の構成は基本的に同じである。
すなわち、図3に示すように、このチップ抵抗器20は、直方体形状の絶縁基板1と、絶縁基板1の表面における長手方向両端部に形成された一対の表電極2と、一対の表電極2間を橋絡するように形成された抵抗体3と、抵抗体3の全体と表電極2の一部を被覆する保護層4と、絶縁基板1の裏面における長手方向両端部に形成された一対の裏電極5と、絶縁基板1の長手方向両端面に形成されて対応する表電極2と裏電極5間を導通する一対の端面電極6と、これら表電極2と裏電極5および端面電極6を被覆する一対の磁性体層11と、各磁性体層11を被覆する一対の下地層7と、各下地層7を被覆する一対のバリア層8と、各バリア層8を被覆する一対の外部接続層9と、によって主に構成されている。
一対の磁性体層11は、接続端子を覆うように電解メッキによって形成されたニッケル(Ni)メッキ層であり、その厚みは2μm~15μmの範囲に設定されている。磁性体層11は、ニッケルにリンを添加することによって低下したバリア層8の磁性を高めることができ、下地層7とバリア層8の間に形成するようにしても良い。なお、磁性体層11以外の構成は第1の実施形態と同様であるため、図1と同一符号を付すことにより、ここでは重複する説明を省略する。
次に、上記の如く構成されたチップ抵抗器20の製造方法について、図4に示す断面図を参照しながら説明する。なお、図4に示す製造工程において、図4(a)は第1の実施形態における図2(c)に対応しており、それより前の工程は第1の実施形態と同様である。
すなわち、不図示の大判基板に表電極2、抵抗体3、保護層4(アンダーコート層4aとオーバーコート層4b)、裏電極5を形成した後、この大判基板を1次分割して得られる短冊状基板10Bの分割面にNi/Crをスパッタすることにより、図4(a)に示すように、短冊状基板10Bの表裏両面に設けられた表電極2と裏電極5間を接続する端面電極6を形成する。
次に、短冊状基板10Bを2次分割溝に沿って複数のチップ状基板10Cに2次分割した後、これらチップ状基板10Cに対して電解メッキを施すことにより、図4(b)に示すように、チップ状基板10Cの両端部に接続端子(表電極2と端面電極6および裏電極5)を覆う磁性体層11を形成する。この磁性体層11はニッケル(Ni)メッキ層からなり、その厚みは2μm~15μmの範囲(本実施形態では5μm)に設定されている。
次に、チップ状基板10Cに対して電解メッキを施すことにより、図4(c)に示すように、チップ状基板10Cの両端部に磁性体層11を覆う下地層7を形成する。この下地層7は銅メッキ層からなり、その膜厚は3μm~25μmの範囲(本実施形態では10μm)に設定されている。
次に、チップ状基板10Cに対して電解メッキを施すことにより、図4(d)に示すように、下地層7を覆うバリア層8を形成する。このバリア層8は、ニッケル(Ni)を主成分としてリン(P)を含有する合金メッキ(Ni-Pメッキ層)からなり、その厚みは2μm~15μmの範囲(本実施形態では5μm)に設定されている。また、バリア層8中のニッケルに対するリンの含有率は3%~15%(本実施形態では5%)の範囲に設定されている。
次に、チップ状基板10Cに対して電解メッキを施すことにより、図4(e)に示すように、バリア層8の表面を覆う外部接続層9を形成する。外部接続層9はスズ(Sn)を主成分とするSnメッキ層であり、その厚みは2μm~15μmの範囲に設定されている。これにより、バリア層8や外部接続層9等からなる耐熱特性に優れた端子電極構造が形成され、図3に示すチップ抵抗器20が完成する。
以上説明したように、第2の実施形態に係るチップ抵抗器20では、接続端子(表電極2と端面電極6および裏電極5)とバリア層8との間にニッケルメッキ層からなる磁性体層11が形成されているため、磁性体層11の磁気特性を利用して、例えば、製品をテープ状の包装体に収納するテーピング工程や、製品を包装体から取り出して回路基板上に実装する際に、磁気によって製品の姿勢を安定させることが可能になる。
なお、第2の実施形態に係るチップ抵抗器20では、磁性体層11を接続端子(表電極2と端面電極6および裏電極5)と下地層7との間に形成しているが、磁性体層11は接続端子とバリア層8の間に形成されていれば問題ない。すなわち、磁性体層11を下地層7とバリア層8の間に形成したり、磁性体層11を接続端子と下地層7の間および下地層7とバリア層8の間の両方に形成しても良い。
また、上記各実施形態では、表面実装部品の一例であるチップ抵抗器に本発明を適用した場合について説明したが、チップ抵抗器以外の電子部品、例えば、コネクタのようにピン状の接続端子を有するリード部品にも本発明は適用可能である。
1 絶縁基板(部品本体)
2 表電極(接続端子)
3 抵抗体
4 保護層
4a アンダーコート層
4b オーバーコート層
5 裏電極(接続端子)
6 端面電極(接続端子)
7 下地層
8 バリア層
9 外部接続層
10 チップ抵抗器(電子部品)
11 磁性体層

Claims (2)

  1. 直方体形状の部品本体と、前記部品本体に形成された接続端子と、前記接続端子を覆うように電解メッキにより形成された下地層と、前記下地層を覆うように電解メッキにより形成されたバリア層と、前記バリア層の表面に形成されたスズを主成分とする外部接続層とを備え、
    前記バリア層は、前記下地層の表面全体を前記部品本体の表面と端面および裏面に亘って覆っており、
    前記バリア層がニッケルにリンを3%~15%添加した合金メッキからなると共に、前記下地層が銅または銅を主成分とする合金からなり、
    前記下地層の膜厚が3μm~25μmの範囲に設定されていることを特徴とする電子部品。
  2. 請求項1に記載の電子部品において、
    前記接続端子と前記バリアとの間に磁性体層が形成されていることを特徴とする電子部品。
JP2020069703A 2020-04-08 2020-04-08 電子部品 Active JP7619763B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020069703A JP7619763B2 (ja) 2020-04-08 2020-04-08 電子部品
DE112021002224.5T DE112021002224T5 (de) 2020-04-08 2021-02-26 Elektronische Komponente
US17/911,824 US12412828B2 (en) 2020-04-08 2021-02-26 Electronic component
CN202180019980.8A CN115244630B (zh) 2020-04-08 2021-02-26 电子零件
PCT/JP2021/007335 WO2021205773A1 (ja) 2020-04-08 2021-02-26 電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020069703A JP7619763B2 (ja) 2020-04-08 2020-04-08 電子部品

Publications (2)

Publication Number Publication Date
JP2021166263A JP2021166263A (ja) 2021-10-14
JP7619763B2 true JP7619763B2 (ja) 2025-01-22

Family

ID=78022260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020069703A Active JP7619763B2 (ja) 2020-04-08 2020-04-08 電子部品

Country Status (5)

Country Link
US (1) US12412828B2 (ja)
JP (1) JP7619763B2 (ja)
CN (1) CN115244630B (ja)
DE (1) DE112021002224T5 (ja)
WO (1) WO2021205773A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045702A (ja) 2001-07-31 2003-02-14 Koa Corp チップ抵抗器およびその製造方法
CN101840760A (zh) 2009-03-16 2010-09-22 国巨股份有限公司 芯片电阻器及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58107605A (ja) * 1981-12-21 1983-06-27 松下電器産業株式会社 チツプ抵抗器の製造方法
JP3276765B2 (ja) * 1994-02-16 2002-04-22 清川メッキ工業株式会社 チップ固定抵抗器の電極端子形成方法
JP3874041B2 (ja) * 1997-08-18 2007-01-31 Tdk株式会社 Cr複合電子部品とその製造方法
JP3630056B2 (ja) 2000-01-26 2005-03-16 株式会社村田製作所 チップ型電子部品及びチップ型コンデンサ
JP2001274539A (ja) * 2000-03-28 2001-10-05 Matsushita Electric Works Ltd 電子デバイス搭載プリント配線板の電極接合方法
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
JP2004146444A (ja) * 2002-10-22 2004-05-20 Kyocera Corp 配線基板
KR100917027B1 (ko) * 2007-12-17 2009-09-10 삼성전기주식회사 고체 전해 콘덴서 및 그 제조방법
JPWO2021095535A1 (ja) * 2019-11-12 2021-05-20

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045702A (ja) 2001-07-31 2003-02-14 Koa Corp チップ抵抗器およびその製造方法
CN101840760A (zh) 2009-03-16 2010-09-22 国巨股份有限公司 芯片电阻器及其制造方法

Also Published As

Publication number Publication date
US12412828B2 (en) 2025-09-09
CN115244630B (zh) 2024-12-17
CN115244630A (zh) 2022-10-25
DE112021002224T5 (de) 2023-01-19
WO2021205773A1 (ja) 2021-10-14
US20230144364A1 (en) 2023-05-11
JP2021166263A (ja) 2021-10-14

Similar Documents

Publication Publication Date Title
JP5970695B2 (ja) 電流検出用抵抗器およびその実装構造
US6264093B1 (en) Lead-free solder process for printed wiring boards
US7632112B2 (en) Electrical contact component, coaxial connector, and electrical circuit device including the same
US12027291B2 (en) Chip component
JP7619763B2 (ja) 電子部品
JP3118509B2 (ja) チップ抵抗器
CN114600204B (zh) 芯片零件及芯片零件的制造方法
US5962151A (en) Method for controlling solderability of a conductor and conductor formed thereby
JP2000138102A (ja) 抵抗器およびその製造方法
JP2545602Y2 (ja) ジャンパチップ
JP2006319260A (ja) チップ抵抗器
JPH0513201A (ja) 角形チツプ抵抗器
JPH08222478A (ja) チップ型電子部品
JP3127437B2 (ja) 角形チップ状電子部品
WO2024203243A1 (ja) 電子部品及びその製造方法
JPH11204303A (ja) 抵抗器およびその製造方法
JPH10321404A (ja) 抵抗器およびその製造方法
JPH07211509A (ja) チップ抵抗器とその製造方法
JP2000068105A (ja) 抵抗器およびその製造方法
JPH10223402A (ja) チップ部品
JP3323140B2 (ja) チップ抵抗器
JPH05144602A (ja) 角形チツプ抵抗器
JP2004055662A (ja) はんだ付け方法とそのプリント配線板
JPH03239301A (ja) チップ部品におけるキャップ端子装置
JP2007227719A (ja) 抵抗素子を有する電子部品およびその製造法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240318

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20240806

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250109

R150 Certificate of patent or registration of utility model

Ref document number: 7619763

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150