JP3910363B2 - 外部接続端子 - Google Patents
外部接続端子 Download PDFInfo
- Publication number
- JP3910363B2 JP3910363B2 JP2000402535A JP2000402535A JP3910363B2 JP 3910363 B2 JP3910363 B2 JP 3910363B2 JP 2000402535 A JP2000402535 A JP 2000402535A JP 2000402535 A JP2000402535 A JP 2000402535A JP 3910363 B2 JP3910363 B2 JP 3910363B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder
- metal
- semiconductor device
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
- H10W72/01331—Manufacture or treatment of die-attach connectors using blanket deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
- H10W72/01931—Manufacture or treatment of bond pads using blanket deposition
- H10W72/01933—Manufacture or treatment of bond pads using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating
- H10W72/01935—Manufacture or treatment of bond pads using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating by plating, e.g. electroless plating or electroplating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/221—Structures or relative sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/221—Structures or relative sizes
- H10W72/222—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core
- H10W72/223—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core characterised by the structure of the outermost layers, e.g. multilayered coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
- H10W72/242—Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/29—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemically Coating (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、外部接続端子及び半導体装置に関し、より詳しくは、半導体装置、電子部品、配線基板、パッケージ等における外部接続端子と、突起状の接続端子を備えた半導体装置に関する。
【０００２】
【従来の技術】
半導体装置とセラミック基板を電気的及び機械的に接続したり、或いは電子部品と配線基板を電気的及び機械的に接続するためにはんだが使用されている。
はんだは、例えば、金属配線の上にボール形状に載置された後、金属配線の上にスクリーン印刷で塗布された後に、加熱溶融によって金属配線に接合される。金属配線は、一般に、アルミニウム（Al）又は銅（Cu）を多く含む金属から構成される。
【０００３】
はんだを金属配線の表面に接合する場合には、金属配線の構成元素とはんだ中の錫（Sn）との相互拡散を防止する目的で、はんだと金属配線との間に拡散障壁金属（バリアメタル）層としてニッケル（Ni）層を形成することが一般的である。ニッケル層を形成する方法としては、給電端子を用いない無電解めっき法を採用することが成膜工程を短くし且つコストを抑えるのに有利である。また、はんだの濡れ性を向上するために、ニッケル層の上に金層を形成することがある。
【０００４】
そのようなニッケル層、金層が形成された金属配線上にはんだを接合する前の状態を示すと、例えば図１に示すようになる。図１において、絶縁膜101 上の金属配線102 の一部の表面には無電解めっき法によりニッケル（Ni）層103 と金（Au）層104 が形成され、その上に錫合金はんだ105 が置かれる。
また、錫合金はんだ105 の形成前に、錫合金はんだよりも融点が高く且つ錫含有量が低い材料からなる別のはんだ層を金層104 上に無電解めっき法等により形成することが特開２０００−１３３７３９号公報に記載されている。
【０００５】
はんだ層と金属配線の間の別な構造としては、配線の上にニッケルめっき層、パラジウムめっき層、金めっき層を形成することが特開２０００−２２０２７号公報に記載されている。
また、錫合金はんだ層の代わりに金膜を使用することがあり、その金膜と配線との間のバリアメタル膜として、例えば特開平３−２０９７２５号公報では、ニッケル膜を無電解めっき法により形成することが記載されている。
【０００６】
配線とはんだ層の間の層構造として、その他に種々の構造が知られている。
例えば、特開平９−８４３８号公報には、ワイヤボンディング用端子の表面に無電解ニッケルめっき膜、置換パラジウム膜、無電解パラジウムめっき膜、置換金めっき膜、無電解金めっき膜を順に形成することが記載されている。
特開平５−２９９５３４号公報には、はんだ付けされるステムとして、電解ニッケルめっきよりなる第１層と、無電解ニッケルボロンめっき又は無電解ニッケルリンめっきよりなる第２層と、パラジウム又はパラジウム合金よりなる第３層を金属外環の上に順に形成した構造が記載されている。ここでは、パラジウム又はパラジウム合金は、はんだ濡れ性を向上するために形成されている。
【０００７】
ところで、半導体装置の外部接続端子として用いられる導電性ピンについては例えば特表平９−５０５４３９号公報（国内公表）に記載があり、その半導体装置のうち導電性ピン形成側の面が樹脂製パッケージによって覆われている。また、半導体装置の外部接続端子に用いられる突起電極については例えば特開平５−５５２７８号公報に記載がある。これらの導電性ピンや突起電極が形成された半導体装置は、リアルチップサイズが実現される。
【０００８】
【発明が解決しようとする課題】
以上のように、はんだが接合される配線、ピン又はステムの表面には、ニッケル又はニッケル合金が形成され、その上にさらに金、パラジウム等よりなる単層又は多層構造の層が形成される。
しかし、そのような構造によれば、はんだを加熱溶融して配線、ピン又はステムに接合した後に、外部からの衝撃などによってはんだが配線、ピン又はステムから剥がれ易い。
【０００９】
そのような剥離の原因としては、特開２０００−１３３７３９号公報では、無電解めっき法により形成されたニッケル層に含まれるリンがはんだ溶融時に高濃度化することにあるとしている。
ところで、半導体装置のパッケージや半導体装置に形成される外部接続端子には以下のように改善されるべき点がある。
【００１０】
例えば、特開平５−５５２７８号公報、特表平９−５０５４３９号公報に記載されているように、チップと同サイズまで小型化された半導体装置では、熱ストレスを緩和する能力が従来のパッケージに比べて低くなり、応力が外部接続端子実装部分に集中する傾向にある。
特開平５−５５２７８号公報に記載されている半導体装置では、シリコンチップの一面にのみ封止樹脂が形成され、その側面及び背面が露出している。シリコンは欠けやすい性質を有するために、シリコンチップの薄層化が進んでいった場合には、露出面側からのシリコンの欠けによってチップ内部に形成された回路が損傷してしまうおそれがある。
【００１１】
即ち、チップと同サイズにまで小型化されたパッケージでは背面や側面にあるチッピングやクラックが回路の損傷を引き起こし、製造歩留まりを低下させるおそれがある。
特表平９−５０５４３９号公報に記載されている構造は、電極を変形可能な金属ワイヤによって金属パッド上に形成することにより実装信頼性の向上を狙っている。この電極は、通常のワイヤボンダーによって形成可能になっているが、その形成タクトは、通常のボンディングの何倍もの時間を要し、製造コストが嵩む。また、金属ワイヤからなる電極は、電解めっき法により形成された金属製シェルによって覆われているが、金属ワイヤに接続される配線パターンが露出した状態で電解めっきを施すとその金属製シェルの膜厚の分布は電解めっき時の電流密度の分布に大きく左右され、十分で且つ均一な厚さが得られにくいので、金属ワイヤからなる電極のファインピッチ化が困難である。また、金属製シェルを電解めっき法により形成した後に、金属膜をエッチングして配線を形成すれば、配線材料のマイグレーションが懸念される。
【００１２】
また、特表平９−５０５４３９号公報には、ピン状の金属ワイヤをニッケル層と金層で覆った後に、その金属ワイヤをはんだにより外部と接続することが記載されているが、そのニッケル層を無電解めっき法により形成する場合には、既に述べたように、はんだと金属ワイヤとの間に亀裂が生じるおそれがある。
本発明の目的は、電極、配線又はパッドとして使用される金属パターンとはんだとの密着性を向上できる新たな接合層構造を備えた外部接続端子を提供することにある。
【００１４】
【課題を解決するための手段】
上記した課題は、基板上又は基板上の絶縁膜の上に形成された電極と、前記電極上に形成されてリン又はホウ素のいずれかの第１元素を含有する第１元素含有ニッケル層と、前記第１元素含有ニッケル層の上に形成され且つ前記第１元素を前記第１元素含有ニッケル層よりも多く含む高第１元素含有ニッケル層と、前記高第１元素含有ニッケル層の上に形成されたニッケル錫合金層と、前記ニッケル錫合金層の上に形成されたパラジウムを含有する錫合金層と、前記パラジウムを含有する錫合金層の上に形成された錫合金はんだ層とを有することを特徴とする外部接続端子によって解決される。この場合、前記ニッケル錫合金層と前記錫合金はんだ層には、それぞれ銅が含まれていてもよい。また、前記錫合金層は、例えば錫パラジウム層である。
【００１８】
次に、本発明の作用について説明する。
本発明によれば、電極の上に、順に、リン又はホウ素含有ニッケル層と、このリン又はホウ素含有ニッケル層よりもリン又はホウ素を多く含む高リン又は高ホウ素含有ニッケル層と、ニッケル錫合金層と、錫リッチな錫合金層と、錫合金はんだ層を形成して外部接続端子が構成されている。
【００１９】
それらの外部接続端子によれば、錫合金はんだ層をその融点以上に加熱溶融した後に、外部接続端子を脆くするようなカーケンダルボイドは発生しないので、各層の密着性が良く、外部接続端子の信頼性が高くなる。
【００２３】
【発明の実施の形態】
（第１の実施の形態）
まず、半導体装置の最上の金属配線又は金属パッドの上に順に形成されたニッケルリン層と錫合金はんだ層との接合後の分析結果について以下に説明する。
図２(a) は、はんだを半導体装置上の配線に接合する直前の従来構造を示す断面図である。
【００２４】
図２(a) において、絶縁膜110 の上には銅又はアルミニウムよりなる配線111 が形成され、また、配線111 の上の一部にはニッケルリン(NiP) 層112 が無電解めっき法により形成され、さらにその上に共晶錫鉛（SnPb）はんだ層113 が載置されている。バリア層であるニッケルリン層112 は、無電解めっき用の還元剤であるジ亜リン酸に含まれるリンがニッケル層に取り込まれて形成されたもので、そのニッケルリン層112 中のリン濃度は８〜１５ wt.％となっている。
【００２５】
そのような状態で、はんだ層113 を加熱溶融し、ついで冷却した後に、NiP 層112 とはんだ層113 の界面の断面をＳＥＭ写真で撮ったところ、図３に示すような層構造が確認された。即ち、図２(a) に示す構造は、はんだ加熱によって図２(b) に示す構造へと変化することが明らかになった。なお、図３は、ＴＥＭ写真に基づいて描かれている。
【００２６】
図２(b) において、加熱溶融によってNiP 層112 の上には高濃度（リッチ）リン含有NiP 層（以下に、高(rich)P-Ni層という。）112aとNiSnP 層112bとNiSn層112cと錫合金はんだ層113 が順に形成され、NiSnP 層112b中には図３に示すようにドット状のボイド114 が形成されていた。加熱溶融されたはんだ層113 は、配線111 とともに外部接続端子として使用される。
【００２７】
加熱によってはんだ層113 とNiP 層112 の界面に変化が生じるのは次のような理由による。
はんだ層113 が溶融する際に、はんだ層113 とNiP 層112 の間には錫とニッケルの相互拡散によって高P-Ni層112aとNiSn層112cが成長し、同時に、高P-Ni層112aとNiSn層112cの間にはNiSnP 層112bが形成される。さらに加熱が続くと、カーケンダル効果(Kirkendall effect) によりNiSnP 層112b中のニッケルがはんだ層113 に向けて拡散してさらにNiSn層112cの成長がさらに進むとともに、NiSnP 層112b中にボイド（以下に、カーケンダルボイドという。）114 が発生する。このような現象は、はんだ層113 を配線111 に接合した後に再びはんだ層113 を加熱溶融する際にも発生することが発明者らによって確認された。
【００２８】
なお、高P-Ni層112aは、NiP 層112 のうちはんだ層113 に近い部分で形成されたものであり、NiP 層112 内のニッケルがはんだ層113 へと拡散することによりリン濃度が高くなることにより形成される。高P-Ni層112aにおけるリン濃度は、１５〜２５ wt.％である。
次に、セラミック基板上に図２(b) に示す構造の接続端子を形成し、再びはんだ層113 を加熱溶融して半導体装置（不図示）上の配線に接合した後に、セラミック基板の落下試験を行ったところ、接続端子が破壊されてはんだ層113 が配線111 から剥離した。はんだ層113 剥離後の配線111 の上の層構造の断面をＳＥＭ写真で撮影したところ、図４に示すように、配線111 上からはんだ層113 及びNiSn層112cが剥がれてNiSnP 層112bが露出していた。
【００２９】
そのようなはんだ層113 の剥離を抑制するためには、半導体装置とセラミック基板の間にアンダーフィルを充填させてそれらを接着することも考えられるが、製造コストが嵩む上に、その後の試験で接続端子の接合不良が見つけられた場合にはセラミック基板上の半導体装置を交換できなくなるという欠点がある。
図５(a) に示すように、銅又はアルミニウムよりなる配線111 上に無電解めっき法によりPd（パラジウム）層115 を２μｍの厚さに形成し、さらにその上に錫鉛（SnPb）はんだ層113 を形成した。その後に、はんだ層113 を加熱溶融したところ、図５(b) に示すような構造になった。図５(b) において、Pd層115 とSnPbはんだ層113 の界面には、加熱による大量のPdSn合金層115aが成長し、PdSn合金層115a内にカーケンダルボイドが発生してはんだ層113 が剥離し易くなることが、発明者らの実験により確認された。
【００３０】
そのように、Pd層115 とはんだ層113 を接合して得られた外部接続端子の強度に関するデータについては、少なくとも従来技術の欄で記載した公知文献には記載されていない。
以上のような分析結果を踏まえて本願発明者らは、NiP 層とSn合金はんだ層の接合強度を向上させるために、半導体装置、回路基板、電子部品等に形成される接合端子として次のような構造を採用することを考えた。
【００３１】
第１の構造は、Sn合金はんだ層中のSnがNiP 層内に過剰に拡散することを防止する構造を採用することにより、高P-Ni層の成長を抑制することである。
第２の構造は、NiP 層とNiSn層の界面にNiSnP 層を形成させない構造を採用することにより、カーケンダルボイドの発生を抑制することである。
そのような構造を実現するために、発明者らは以下の（ｉ）〜 (iii)に示すような構造の外部接続端子を配線の上に形成した。
（ｉ）第１の外部接続端子
配線、パッドとなる金属パターン上の第１の外部接続端子は例えば以下のようにして形成される。
【００３２】
まず、図６(a) に示すように、上面に配線３が形成されたセラミック（絶縁）基板１を用い、配線３のはんだ接合領域を除いてレジスト２で覆う。
続いて、図６(b) に示すように、アルミニウム、銅又はそのいずれかを主成分とする合金からなる配線（電極）３の上にバリアメタル層としてNiP 層５を無電解めっき法により約２μｍの厚さに形成する。NiP 層５を形成するためのめっき液として、例えば、ジ亜リン酸やリンデンＳＡ（ワールドメタル社製の商品名）等を用いる。NiP 層５におけるリン濃度は１〜１５Wt. ％である。
【００３３】
さらに、図６(c) に示すように、NiP 層５の上に厚さ２００ｎｍ以下のパラジウム（Pd）層６と厚さ１００ｎｍ以下の金（Au）層７をそれぞれ無電解めっき法により形成する。Pd層６を形成するためのめっき液として、例えばリンデンＰＤ（ワールドメタル社製の商品名）が用いられる。また、Au層７を形成するためのめっき液として例えばオウロレクトロレスＳＭＴ−２１０（日本リーロナール社製の商品名）が用いられる。
【００３４】
Au層７は、はんだ溶融時のはんだの濡れ性を向上するために形成され、また、Pd層６は、NiP 層５の酸化を防止するために形成される。
ついで、図６(d) に示すように、錫鉛（SnPb）はんだ、錫銀銅（SnAgCu）はんだ等のSnを少なくとも５ wt.％以上含む錫合金はんだ層８をAu層７の上に形成する。錫合金はんだ８は、ビスマス（Bi）を４％含有するSnBi層であってもよい。錫合金はんだ８を形成する場合には、はんだペーストを使用するスクリーン印刷、ボール搭載等の方法を採用する。
【００３５】
その後に、はんだ層８をNiP 層５、Pd層６、Au層７を介して配線３に加熱接合する。この場合の加熱温度をはんだ層８の融点以上とし、加熱時間を２０分より短くするといった条件にすることが好ましい。
はんだ層８とNiP 層５の間にAu層７、Pd層６を介在させない場合には、はんだ融点以下の温度によりはんだ層８をNiP 層５に接合することは可能である。しかし、はんだ層８とNiP 層５の間にAu層７、Pd層６が介在すると、はんだ層８をその融点以上の温度で溶融しなければ、はんだ層８はNiP 層５上で十分に濡れ広がらない。
【００３６】
はんだ層８を図８に示すような時間・温度プロファイルで制御した場合に配線３の上の構造は図７(a) に示すようになった。
図８の温度プロファイルでは、はんだ層８を融点以上の温度でほぼ２分間保持し、その際のピーク温度を２５０℃以下にしている。この例では、はんだ層８は共晶錫鉛から構成され、はんだ層８の融点は１８３℃である。
【００３７】
図７(a) において、配線３上には、厚さ１４００〜１６００ｎｍのNiP 層５と、厚さ５０〜３００ｎｍの高P-Ni層５ａと、厚さ２０００〜４０００ｎｍのNiSn層５ｂと、厚さ１０〜２００ｎｍのSnリッチなSnPd層（以下に、高Sn-Pd 層ともいう。）８ａと、はんだ層８が順に存在した。高P-Ni層５ａにおけるリン濃度は１５〜２５ wt.％であり、高Sn-Pd 層８ａにおける錫濃度は５０〜７０ wt.％であり、NiSn層５ｂにおける錫濃度は５２ wt.％以下である。なお、はんだ層８と配線３の間の層構造を、以下に下地金属層ともいう。
【００３８】
薄い高Sn-Pd 層８ａは、NiとSnの合金化を阻止している。これにより、高P-Ni層５ａとNiSn層５ｂの間にはNiSnP 層は形成されず、しかも、はんだ層８の加熱溶融を繰り返してもNiSnP 層は形成されなかった。
ところで、図６(c) に示したNiP 層５上のPd層６を２００ｎｍよりも厚くするとはんだ層８とNiP 層５の間に、カーケンダルボイドが生じやすいSnPd層が厚く形成されるので好ましくない。これに対して、Pd層を２００ｎｍ以下の厚さにすると、高Sn-Pd 層８ａが極めて薄く形成され、この高Sn-Pd 層８ａ内にはカーケンダルボイドが発生しない。
【００３９】
また、Au層７が１００ｎｍよりも厚くなると、機械的強度が弱いAuSn合金がはんだ層８とNiP 層５の間に形成される。これに対して、Au層７が１００ｎｍ以下になると、はんだ層８の加熱溶融時にAu層７の全ての元素がはんだ層８内に拡散してAu層７は消滅する。なお、はんだ層８内ではAuとPdは、それぞれ固溶体として低濃度で含まれているので、はんだ強度に悪影響を及ぼすことはない。
【００４０】
はんだ層８を融点以上で加熱する際の加熱時間が長すぎると、はんだ層８とNiP 層５の間に形成されるNiSn層５ｂ内に図９に示すようにNiSn結晶粒５ｃが発生したり、その結晶粒がはんだ層８内へ針状に広がる。針状に伸びたNiSn結晶粒は、はんだ層８と配線３の界面の強度を脆くする原因となり、接続端子１０のシェア強度を劣化させる。
【００４１】
従って、はんだ層８の加熱は、その融点以上の温度で例えば２〜１０分と短くすることが適当である。そのような加熱条件は、はんだ層８を配線３上に接合する工程のみならず、はんだ層８を図７(b) に示すように他の基板９上の配線１０に接合する場合の双方で適用される。
上記した接続端子は、図１０に示すように、半導体装置１１の最上の配線又はパッドを構成する金属パターン１２の上にも形成してもよい。図１０において、半導体（シリコン）基板１３上にはゲート絶縁膜１４ａを介してゲート電極１４ｂが形成され、ゲート電極１４ｂの両側には不純物拡散層１４ｃ，１４ｄが半導体基板１３内に形成されている。それらのゲート電極１４ｂ、不純物拡散層１４ｃ，１４ｄ等によってＭＯＳトランジスタ１４が構成される。また、半導体基板１３上にはＭＯＳトランジスタ１４を覆う単層又は多層の配線構造を有する層間絶縁膜１５が形成され、その層間絶縁膜１５の上には、シリコン酸化膜、シリコン窒化膜等の無機絶縁膜１６に覆われる配線又はパッドである金属パターン１２が形成されている。無機絶縁膜１６の開口から露出した金属パターン１２の上には、図７(a) と同じ構造の下地金属膜、即ち、NiP 層５、高P-Ni層５ａ、NiSn層５ｂ、SnリッチSn合金層８ａが形成され、その下地金属膜の上にはSn合金はんだ層８が形成されている。
【００４２】
なお、図１０の符号１７ａは、半導体基板１３の表面でＭＯＳトランジスタ１３を囲むフィールド絶縁膜を示し、符号１７ｂは、金属パターン１２のはんだ接続領域を囲む有機絶縁膜を示している。
（ii）第２の接続端子
基板上に第２の接続端子を形成するために、図１１(a) に示すように、配線３の上に厚さ３０００ｎｍのニッケル銅リン（NiCuP ）層１８を無電解めっき法により形成し、その上に膜厚１００ｎｍ以下の金（Au）層１９を形成し、その後に金層１９の上にSnを５ wt.％以上含むSn合金はんだ層２０を載せた。NiCuP 層１８内のリン濃度は１〜１５ wt.％である。
【００４３】
NiCuP 層１８の形成は、例えば硫酸銅５水和物と硫酸ニッケル６水和物を有するめっき液を用いたり、或いは、銅源、ニッケル源、錯化剤及び還元剤を含有するめっき液を用いて形成される。また、金層１９は、オウロレクトロレスＳＭＴ−２１０（日本リーロナール社製の商品名）のようなめっき液を用いて形成される。
【００４４】
その後に、はんだ層２０を溶融して配線３に接合したところ、図１１(b) に示すような構造が得られた。即ち、NiCuP 層１８の表面にはリンが高濃度化されたNiCuP 層（以下に、高(rich)P-NiCu層という。）１８ａが１０〜５０ｎｍの厚さに形成され、さらにその上には銅とニッケルの拡散によってNiCuSn層１８ｂが１００〜３００ｎｍの厚さに形成された。NiCuSn層１８ｂ内のSnの含有量は５２ wt.％以下である。 この場合、カーケンダル効果は発生せず、はんだ層２０とNiCuP 層１８の間にボイドが発生することはなかった。これにより、配線３の上に形成された接続端子であるはんだ層２０が配線３上から剥離しにくくなった。また、金層１９は加熱によってはんだ層２０に拡散して消滅した。
【００４５】
なお、金層１９とNiCuP 層１８の間に厚さ２００ｎｍ以下のパラジウム層（不図示）を形成してもよい。
そのような接続端子は、再度の加熱溶融によって図１２のように例えば他の基板９上の配線１０に接続されても層構造が殆ど変化せずに破壊が生じ難い。
なお、上記したNiCuP 層１８、高P-NiCu層１８ａ、NiCuSn層１８ｂ及びはんだ層２０を有する接続端子は、図１３に示すように半導体装置１１の最上の金属パターン１２上に形成してもよい。
【００４６】
(iii)第３の接続端子
基板上に第３の接続端子を形成するために、図１４(a) に示すように、配線３の上に膜厚３０００ｎｍのニッケルリン（NiP ）層２１を無電解めっき法により形成し、その上に膜厚１００ｎｍ以下のAu層２２を無電解めっき法により形成し、さらに、錫（Sn）を主成分とし且つ銅（Cu）を０．５％含む銅含有錫合金はんだ層２３、例えばSnCuAgはんだ層２３を金層２２の上に形成する。SnCuAgはんだ層２３中の錫の含有量は５ wt.％以上であればよい。
【００４７】
続いて、はんだ層２３を加熱溶融して配線３に接合したところ、図１４(b) に示すような構造の接続端子が得られた。即ち、NiP 層２１の上にはリンが１５〜２５ wt.％に高濃度化された高P-Ni層２１ａが形成され、さらにその上には銅とニッケルの相互拡散によってNiCuSn層２１ｂが形成された。NiCuSn層２１ｂ内のSnは５２ wt.％以下の含有量である。
【００４８】
この場合、はんだ層２３とNiP 層２１の間にカーケンダルボイドが存在せず、これにより、はんだ層２３が配線から剥離しにくくなった。
金層２２は加熱によってはんだ層２３内に拡散して消滅した。
なお、金層２２とNiP 層２１の間に厚さ２００ｎｍ以下のパラジウム層（不図示）を形成してもよい。
【００４９】
そのような接続端子は、図１５のように例えば他の基板９上の配線１０に接合されても層構造が殆ど変化せずに破壊が生じなかった。
ところで、図１４(a) に示したNiP 層２１の代わりに、１〜１５ wt.％のリンを含むNiCuP 層２４を無電解めっき法により形成してもよい。この場合に、はんだ層２３を加熱溶融すると、配線３の上には図１４(b) に示すようにNiCuP 層２４、リンリッチなNiCuP （高P-NiCu）層２４ａ、NiCuSn層２４ｂ及びはんだ層２３からなる接続端子が形成された。NiCuSn層２４ｂ内のSnの含有量は５２ wt.％以下である。
【００５０】
この場合も、はんだ層２３とNiCuP 層２４の間にはカーケンダルボイドが形成されなかった。
なお、上記した接続端子は、図１６に示すように半導体装置１１の最上の金属パターン１２の上に形成してもよい。
以上のような構成の第３の接続端子によれば、はんだ層２３に鉛を含まないので、はんだ接合時にヒューム（fume）を発生しない他、そのような接続端子を有するセラミック基板１、半導体装置１１等を廃棄する場合にも、無害で環境に優しいといえる。さらに、銅含有錫合金はんだは、接続端子の実装時に共晶錫鉛はんだと同等またはそれ以上の接続信頼性がある。
【００５１】
上記した（ｉ）〜（iii)の接続端子を介して２つの基板の各配線間を接合して落下試験を行い、さらに従来構造の接続端子を介して２つの基板の各配線間を接合して落下試験を行ったところ、表１に示す結果が得られた。
これにより、（ｉ）〜（iii)の接続端子によってはんだ接合が良好になることが明らかになった。なお、落下委試験は、２つの基板の各配線を接続端子によって接合した状態で、一方の基板に荷重３００ｇを付与して高さ１ｍから落下させる試験である。
【００５２】
【表１】
【００５３】
上記した金属パターンとはんだ層の間には、下地金属層として無電解めっきよりNiP 層又はNiCuP 層を形成した。しかし、バリアメタルとしてニッケル層を形成する場合に、めっき液としてジメチルアミンボラン酸を含有する液を用いる場合には、金属パターンの上にはニッケルホウ素（NIB ）が形成される。このような場合でも、上記した構造や製造方法を使用できる。ただし、上記した構造において、NiP 層をNiB 層とし、高P-Ni層を高B-Ni層とし、高P-NiCu層を高B-NiCu層とし、NiSnP 層をNiSnB 層とし、NiCuP 層をNiCuB 層とする。このような層構造は、下記の実施形態に適用してもよい。
【００５４】
本実施形態では、はんだを金属パターン上に接合した接続端子及びその形成方法について説明したが、以下の実施形態では、金属パターン上に接続された突起状電極の表面にはんだ層を接合することについて説明する。
（第２の実施の形態）
図１７は、本発明の第２の実施の形態に係るチップ状の半導体装置の平面図である。
【００５５】
図１７において、半導体素子、半導体回路が形成された半導体装置３１の最上面にはカバー膜３２が形成され、そのカバー膜３２にはその周縁近傍に沿って複数の開口部３３が形成されている。それらの開口部３３の下には金属パッド（金属パターン）が形成され、その金属パッドには開口部３３を貫通するワイヤ状又は突起状電極３５が接続されている。
【００５６】
図１７のＩ−Ｉ線から見た断面構造の幾つかの例を以下に説明する。
(i) 図１８は、図１７のＩ−Ｉ線断面構造の第１例である。
図１８において、半導体素子が形成されたシリコン（半導体）基板３６上には多層配線構造（不図示）を有する層間絶縁膜３７が形成されている。その層間絶縁膜３７は、酸化シリコン、窒化シリコン等の無機絶縁材料からなり、その上には金属パッド（金属パターン）３４が形成されている。この金属パッド３４は、銅、アルミニウム又はそのいずれかを主成分とする合金から構成される。
【００５７】
金属パッド３４及び層間絶縁膜３７の上には酸化シリコン、窒化シリコン等の無機絶縁膜３８が２０００〜２５００ｎｍの厚さに形成され、さらに、無機絶縁膜３８の上にはポリイミド、ベンゾシクロブテンのような樹脂からなる下地カバー膜３９が３０００〜４０００ｎｍの厚さに形成されている。
下地カバー膜３９と無機絶縁膜３８には、各金属パッド３４を個々に露出する複数の開口部３８ａが形成されている。下地カバー膜３９が感光性樹脂から構成されている場合には、下地カバー膜３９の露光、現像を経て開口部３８ａが形成される。
【００５８】
そのような開口部３８ａから露出した金属パッド３４の上には、突起状電極３５として金属ワイヤ３５ａが約１００μｍの長さに形成されている。金属ワイヤ３５ａは、金、銅又はパラジウム等からなり、ワイヤボンディング法を用いて直線状に形成されて金属パッド３４に接続される。金属ワイヤ３５ａを直線状にすることにより、ワイヤボンディングを既存の装置で短タクトで形成することが可能になる。
【００５９】
金属ワイヤ３５ａの下部と下地カバー膜３９は、カバー膜３２によって覆われている。カバー膜３２の構成材料としては、ベンゾシクロブテン、ビスマルイミド、シリコーン樹脂、エポキシ樹脂等があり、スピンコート、ディスペンス、印刷、モールド、ラミネート等の方法によって形成される。カバー膜３２の構成材料は、室温下、２４時間での吸湿率が０．５％以下であることが好ましい。
【００６０】
なお、スピンコート法などによって形成したカバー膜３２が金属ワイヤ３５ａの上部に僅かに付着することもあるが、O2、CF4 ガスを用いたプラズマアッシングによりカバー膜３２を薄層化すれば金属ワイヤ３５ａの上部から容易に除去される。
カバー膜３２の開口部３３を通って露出した金属ワイヤ３５ａの上部の表面には、はんだ用の下地金属層４１とはんだ層４２が形成されている。なお、図１８に示したはんだ層４２の外形は柱状又は針状になっている。はんだ層４２を針状にすることにより、ファインピッチ化が可能になる。
【００６１】
下地金属層４１は、図１９(a) 〜(d) に示すいずれかの構造を有している。
図１９(a) の下地金属層４１は、突起状電極３５である金属ワイヤ３５ａの表面上に連続的に形成されたNiP 層４１ａ、高P-Ni層４１ｂ、NiSn合金層４１ｃ及び高(rich)Sn含有層４１ｄを有し、高Sn含有層４１ｄ上のはんだ層４２はSnPbから構成されている。また、図１９(b) の下地金属層４１は、突起状電極３５である金属ワイヤ３５ａの表面上に連続的に形成されたNiCuP 層４１ｅ、高P-NiCu層４１ｆ及びNiCuSn層４１ｇを有し、NiCuSn層４１ｇ上のはんだ層４２はSnPbから構成されている。
【００６２】
図１９(c) の下地金属層４１は、突起状電極３５である金属ワイヤ３５ａの表面上に連続的に形成されたNiP 層４１ｈ、高P-Ni層４１ｉ及びNiCuSn層４１ｊを有し、NiCuSn層４１ｊ上のはんだ層４２はSnAgCuから構成されている。また、図１９(d) の下地金属層４１は、突起状電極３５である金属ワイヤ３５ａの表面上に連続的に形成されたNiCuP 層４１ｋ、高P-NiCu層４１ｍ及びNiCuSn層４１ｎを有し、NiCuSn層４１ｎ上のはんだ層４２はSnAgCuから構成されている。
【００６３】
下地金属層４１とはんだ層４２の形成方法は第１実施形態と同様であり、はんだ層４２が接合される前の下地層４１は図２０(a) 〜図２０(d) のようになっている。
図２０(a) は、下地層４１の初期状態であり、金属ワイヤ３５ａの表面上にはNiP 層４１ｐ、Pd層（膜厚2 ００ｎｍ以下）４１ｑ、Au層（膜厚1 ００ｎｍ以下）４１ｒが順に無電解めっき法により形成され、その上にSnPbはんだ層４２を形成した後に、はんだ層４２をその融点以上の温度で２〜１０分間加熱すると、図１９(a) に示すような構造が得られる。
【００６４】
図２０(b) は、下地層４１の別な初期状態であり、金属ワイヤ３５ａの表面上には、NiCuP 層４１ｓ、Au又はPd層４１ｔが順に無電解めっき法により形成され、その上にSnPbはんだ層４２を形成した後に、はんだ層４２をその融点以上の温度で２〜１０分間加熱すると図１９(b) に示すような構造が得られる。
図２０(c) は、下地層４１のさらに別な初期状態であり、金属ワイヤ３５ａの表面上には、NiP 層４１ｕ、Au又はPd層４１ｖが無電解めっき法により順に形成され、その上にはSnCuAgはんだ層４２を形成した後に、はんだ層４２その融点以上の温度で２〜１０分間加熱すると、図１９(a) に示すような構造が得られる。
【００６５】
図２０(d) は、下地層４１の他の初期状態であり、金属ワイヤ３５ａの表面上には、NiCuP 層４１ｗ、Au又はPd層４１ｘが無電解メッキ法により順に形成され、その上にSnCuAgはんだ層４２を形成した後に、はんだ層４２その融点以上の温度で２〜１０分間加熱すると、図１９(a) に示すような構造が得られる。
以上のような金属層を無電解めっき法により形成することにより、膜厚が均一となって接続端子３５のファインピッチ化が可能になる。
【００６６】
なお、Au又はPd層４１ｔ，４１ｖ，４１ｘの膜厚は１００ｎｍ以下とする。
次に、半導体ウェハに形成された複数の半導体装置３１に下地カバー膜３９を形成する工程から半導体ウェハを半導体装置３１毎に分割するまでの工程を説明する。
まず、図２１(a) に示すように、複数の半導体装置３１が形成された半導体ウェハ５０を用意する。この場合、各半導体装置においては、金属パッド３４を覆う無機絶縁膜３８が最上面となっている。
【００６７】
続いて、図２１(b) に示すように、無機絶縁膜３８の上に、スピンコート、ディスペンス、ラミネート等の方法により下地カバー膜３９を形成した後に、下地カバー膜３９をパターニングして金属パッド３４の一部の上に開口部３８ａを形成し、ついで、下地カバー膜３９をマスクに使用して無機絶縁膜３８をエッチングして金属パッド３４を露出させる。なお、下地カバー膜３９を省く場合には、無機絶縁膜３８をフォトリソグラフィー法によりパターニングして金属パッド３４を露出させる開口部３８ａを形成する。
【００６８】
さらに、図２１(c) に示すように、開口部３８ａを通して各金属パッド３４のそれぞれに金属ワイヤ３５ａを突起状電極３５として接続する。金属ワイヤ状の突起状電極３５ａはワイヤボンディング法により接続される。突起状電極３５の構成材料は、金、銅、パラジウム等の金属材料から選択される。
次に、図２２(a) に示すように、突起状電極３５の上部が露出する厚さのカバー膜３２を下地カバー膜３９上に形成する。この後に、カバー膜３２をパターニングして各半導体装置３１以外の領域から除去する。
【００６９】
続いて、図２２(b) に示すように、カバー膜３２から露出した複数の突起状電極３５の表面に図２０(a) 〜図２０(d) のいずれかに示した下地金属層４１を形成し、さらに、はんだ層４２を下地金属層４１の上に形成する。なお、下地カバー膜３９及びカバー膜３２を形成する前に、下地金属層４１を構成するNiP 層又はNiCuP 層を突起状電極３５の表面に予め形成してもよい。
【００７０】
その後に、図２２(c) に示すように、半導体ウェハ５０をレーザーカット又はダイシングすることにより、各半導体装置３１を分離する。
これにより、図１８に示した構造を有するチップ状の半導体装置の形成が終了する。
なお、図２２(a) に示す工程においてカバー膜３２をパターニングする際に、金属ワイヤ３５ａ表面からその根本部分以外のカバー膜３２を除去すると、図２３に示す半導体装置３１が形成される。
【００７１】
（ii）図２４は、図１７(b) のＩ−Ｉ線断面構造の第２例である。なお、図２４において、図１８と同じ符号は同じ要素を示している。
図２４において、シリコン基板３６上の層間絶縁膜３７の上には複数の金属パッド３４が形成されている。また、金属パッド３４及び層間絶縁膜３７の上には無機絶縁膜３８が形成され、さらに、無機絶縁膜３８の上にはポリイミド、ベンゾシクロブテン、エポキシのような樹脂からなる下地カバー膜３９が形成されている。その樹脂は、感光性を有することが望ましい。
【００７２】
下地カバー膜３９と無機絶縁膜３８には、各金属パッド３４を個々に露出する複数の開口部３８ａが形成されている。下地カバー膜３９が感光性樹脂により構成されている場合には、下地カバー膜３９の露光、現像を経て開口部３８ａが形成される。
そのような開口部３８ａから露出した金属パッド３４の上には、高さ約１００μｍの金、銅若しくはパラジウムからなる金属柱３５ｂが電解めっき又は無電解めっきにより突起状電極３５として形成されている。その棒状の金属柱３５ｂの外形は円柱状又は多角形柱状となっている。これにより、突起電極３５間を広げずに端子の長さを大きくすることができ、ファインピッチ化が可能になる。
【００７３】
金属柱３５ｂの下部と下地カバー膜３９は、樹脂から構成されたカバー膜３２によって覆われていて、金属柱３５ｂの上部はカバー膜３２の開口部３８ａから突出している。カバー膜３２は、スピンコート、ディスペンス、印刷、モールド、ラミネート等の方法によって形成される。
カバー膜３２から出ている金属柱３５ｂ、即ち突起状電極３５の上部の表面には、図１９(a) 〜図１９(d) に示した構造の下地金属層４１とはんだ層４２が順に形成されている。
【００７４】
なお、図２４に示した構造の半導体装置３１の形成方法は、図２１、図２２に示した製造工程のうち金属ワイヤ３５ａの代わりに金属柱３５ｂを形成することを除いて同様に適用できる。金属柱３５ｂは、金属パッド３４上に無電解めっき法又は電解めっき法によって形成される。
ところで、図１８，図２４に示した半導体装置３１の第１例及び第２例において、突起状電極３５となる金属ワイヤ３５ａや金属柱３５ｂの表面に形成される下地金属層４１の層構造は、全てカバー膜３２よりも上の位置に形成されているが、図２０(a) 〜(c) に示した下地金属層４１を構成する層のうちNiP 層４１ｐ，４１ｕ又は NiCuP層４１ｓ，４１ｗの一部をカバー膜３２内に埋め込まれるような構造を採用してもよい。このような構造によれば、突起状電極３５とカバー膜３２の密着性が良くなる。
【００７５】
例えば、図２５(a) に示すように、下地カバー膜３９上にカバー膜３２を形成する前に、NiP 層４１ｐ，４１ｕ又は NiCuP層４１ｓ，４１ｗを無電解めっき法により金属ワイヤ３５ａの表面に形成した後に、金属ワイヤ３５ａの下部を埋め込むような厚さでカバー膜３２を下地カバー膜３９の上に形成する。図２５(a) の下地カバー膜３９を省く場合には、図２５(b) に示す構造となる。
【００７６】
なお、突起状電極３５のうちカバー膜３２に埋め込まれる部分の表面に、図２０(a) 〜(c) に示した下地金属膜４１の全ての層を形成してもよい。
ところで、はんだ層４２の外形は、図１８、図２３に示したように突起状電極３５（３５ａ，３５ｂ）の外形を反映した柱状又は針状であってもよいが、図２６(a),(b) に示すように、略球形にしてもよい。はんだ層４２を球形にすることにより、セルフアライメント効果を得ることができ、シビアな精度を要求されない高速な実装が可能になる。
【００７７】
略球形のはんだ層４２の被覆方法としては、めっき法、ボール搭載法、印刷法などがある。このはんだの形状や形成方法については、以下で述べる他の実施形態でも同様に採用される。
以上のような半導体装置３１の突起状電極３５（３５ａ、３５ｂ）をセラミック基板上の配線に接続した状態を図２７(a),(b) に例示する。図２７(a),(b) に示したセラミック基板１は、第１実施形態に係る図７(a) に示した構造を有し、その配線３の表面にはNiP 層５等が形成されている。この場合、突起状電極３５は、はんだ層４２を介して接続されていて、半導体装置３１とセラミック基板１の間には接続部分の補強のための樹脂が充填されていないので、既存設備によって高速実装が可能になる。この接続については、以下に述べる実施形態でも同様である。
【００７８】
なお、セラミック基板１の配線３上のはんだ層８を使用する場合には、突起状電極３５上のはんだ層４２を省いてもはんだ接合後の構造はほぼ同じである。
（第３の実施の形態）
図１8 では、半導体装置３１上の下地カバー膜３９及び無機絶縁膜３８の開口部３８ａを通して金属パッド３４の表面に直に突起状電極３５を接続している。しかし、開口部３８ａ同士の間隔が狭くなってくると、突起状電極３５の金属パッド３４への接続が難しくなるので、突起状電極３５の接続位置を半導体装置３１の中央寄りの位置に変更することが好ましい。
【００７９】
突起状電極３５の接続位置の変更のためには、図２８に示すように、半導体装置３１の周縁近傍に存在する金属パッド３４から内側領域に向けて引出配線（再配置配線ともいう。）４４を形成することが好ましい。なお、図２８において、カバー膜３２は省略されている。
ここで、引出配線４４の２つの端部のうち金属パッド３４から離れる側を再配置領域とする。
【００８０】
図２８において引出配線４４の再配置領域におけるII−II線断構造を示すと、図２９、図３０、図３１のようになる。図２９は、図１８で示した突起状電極３５となる金属ワイヤ３５ａと金属パッド３４の電気的接続位置を変更した構造を示している。図３０は、図２３で示した金属ワイヤ３５ａと金属パッド３４の電気的接続位置を変更した構造を示している。図３１は、図２４で示した突起状電極３５となる金属柱３５ｂと金属パッド３４の電気的接続位置を変更した構造を示している。
【００８１】
図２８〜図３１に示した突起状電極３５（３５ａ、３５ｂ）の表面には、第２実施形態で説明した下地金属層４１とはんだ層４２が形成される。また、突起状電極３５を引出配線４４の再配置領域に接続させる構造において、突起状電極３５の表面のうちカバー膜３２に埋め込まれる部分にも下地金属層４１の各層の全部又は一部を形成してもよく、その一例を図３２に示す。
【００８２】
なお、図２８〜図３２において、図１７〜図２５と同じ符号は図１７〜図２５と同じ要素を示している。
接続位置が変更された突起状電極３５とセラミック基板上の配線との接続状態を例示すると、図３３(a) に示すようになる。図３３(a) に示したセラミック基板１は、第１実施形態の図７(a) に示した構造を有しており、セラミック基板１上の配線３の表面にはNiP 層５等が形成されている。この場合、突起状電極３５は、はんだ層４２を介して配線３に接続されている。図３３(b) は、カバー膜３２に覆われる部分にも下地金属膜４１が形成された突起状電極３５と配線３の接続を示している。
【００８３】
次に、半導体ウェハ５０上への再配置配線４４の形成から半導体ウェハ５０の分割までの工程を説明する。
図３４(a) に示す構造は次のような工程を経て形成される。
まず、複数の半導体装置３１が形成された半導体ウェハ５０を用意する。各半導体装置３１は無機絶縁膜３８と下地カバー膜３９に覆われている。そして、下地カバー膜３９及び無機絶縁膜３８をパターニングして金属パッド３４の上に図２９に示したような開口部３８ａを形成することにより、金属パッド３４を露出させる。続いて、開口部３８ａ内と下地カバー膜３９の上にアルミニウム、金、銅などの金属膜を形成した後に、その金属膜をパターニングして図２８に示したような複数の再配置配線（金属パターン）４４を形成する
次に、図３４(b) に示すように、再配置配線４４のそれぞれの再配置領域上に突起状電極３５を接続する。それらの突起状電極３５は、第２実施形態と同じ方法で形成される。
【００８４】
次に、図３４(c) に示すように、突起状電極３５の上部が露出するように、再配置配線４４と下地カバー膜３９の上にカバー膜３２を形成する。この後に、カバー膜３２が感光性材料の場合にはパターニングして各半導体装置３１の上に残す。
続いて、図３４(d) に示すように、カバー膜３２から露出した複数の突起状電極３５の表面に、図１９(a) 〜(d) に示したような下地金属層４１とはんだ層４２を形成する。なお、下地カバー膜３９及びカバー膜３２を形成する前に、図３２に示すように、下地金属層４１の全層又は一部の層を突起状電極３５の表面に予め形成しておいてもよい。
【００８５】
その後に、半導体ウェハ５０をレーザ切断又はダイシングすることにより、各半導体装置３１を分離する。
これにより、図２９、図３０、図３１に示した構造を有するチップ状の半導体装置３１の形成が終了する。
（第４の実施の形態）
本実施形態では、外部接続端子として突起状の電極を持ち且つ半導体基板の露出面積を低減する構造とその形成方法について説明する。
（ｉ）半導体基板の上面及び背面に被覆膜を形成する構造
図３５、図３６、図３７は、それぞれ図１８，図２３、図２４に示した半導体基板３６の下面にアンダー被覆膜４６を形成した構造を示す断面図である。
【００８６】
アンダー被覆膜４６は、例えばポリイミド、ベンゾシクロブテン、ビスマルイミド、シリコーン樹脂、エポキシ樹脂のような樹脂、又は、銅（Cu）、チタン（Ti）、アルミニウム（Al）、ニッケル（Ni）のような金属から構成される。
次に、図３５に示した半導体装置３１の形成工程について説明する。
まず、第２実施形態で示した図２２(b) の状態から、半導体ウェハ５０の下面に樹脂又は金属からなるアンダー被覆膜４６を図３８(a) に示すように形成する。そのような樹脂は、スピンコート、ディスペンス、印刷、モールド、ラミネート等の方法によって半導体ウェハ５０の下面に形成される。また、そのような金属は、スパッタ、めっき、ラミネートなどの方法によって半導体ウェハ５０の下面に形成される。
【００８７】
その後に、図３８(b) に示すように、半導体ウェハ５０をダイシングすることにより、各半導体装置３１を分離する。
これにより、図１８に示した構造を有するチップ状の半導体装置の形成が終了する。
なお、突起状電極３５表面上に形成されるはんだ層は、略球形であってもよい。例えば図３６、図３７では突起状電極３５表面上には外形が柱状又は針状のはんだ層４２が形成されているが、図３９(a),(b) に示すように略球状としてもよい。外形が略球状のはんだ層４２は、めっき法、ボール搭載法、印刷法などによって形成される。
（ii）基板の上面及び側面に被覆膜を形成する構造
図４０、図４１、図４２は、それぞれ図１８，図２３、図２４に示した半導体基板３６の側面にサイド被覆膜４７を形成した構造を示す断面図である。
【００８８】
サイド被覆膜４７は、例えばポリイミド、ベンゾシクロブテン、ビスマルイミド、シリコーン樹脂、エポキシ樹脂等の樹脂、又は、Cu、Ti、Al、Ni等の金属から構成される。
次に、図４０に示した半導体装置３１の形成工程について説明する。
図４３(a) は、図２１(c) と同じく、半導体ウェハ５０に複数形成された半導体装置３１の金属パッド３４上に突起状電極３５である金属ワイヤ３５ａを接続した状態を示している。
【００８９】
続いて、図４３(b) に示すように、半導体ウェハ５０の半導体装置３１の周囲のスクライブラインに沿って深さ２００〜４００μｍの溝５１を形成する。溝５１の形成はブレードを用いる方法だけでなくエッチングを用いる方法もある。
さらに、図４３(c) に示すように、溝５１と金属ワイヤ３５ａと半導体装置３１を覆う樹脂膜４７ａを半導体ウェハ５０上に形成する。そのような樹脂膜４７ａは、スピンコート、ディスペンス、印刷、モールドなどの方法によって形成される。
【００９０】
その後に、図４４(a) に示すように、半導体ウェハ５０の下面をＣＭＰ（化学機械研磨）法或いはバックグラインド法により溝５１の底部に達するまで研磨する。この段階で、半導体ウェハ５０に形成された複数の半導体装置３１は実質的に分割されるが、樹脂膜４７ａを介して互いに接続されている。なお、金属ワイヤ３５ａは樹脂膜４７ａにより保護されている。
【００９１】
続いて、図４４(b) に示すように、金属ワイヤ３５ａの上部が露出するまで樹脂膜４７ａをエッチングして薄層化する。
その後に、図４４(c) に示すように、溝５１内の樹脂膜４７ａを切断して半導体装置３１を分離すると、半導体装置３１を構成する半導体基板３６の側面には樹脂膜４７ａがサイド被覆層４７として残り、また、半導体装置の上に残った樹脂層４６ａをカバー膜３２として残る。
【００９２】
これにより、図４０に示した構造を有するチップ状の半導体装置の形成が終了する。
なお、図４５、図４６、図４７は、テーパー付きのブレードを用いて溝５１を形成する工程を経て形成された半導体基板３６を示し、その側面にはテーパー３６ａが形成されている。
【００９３】
また、突起状電極３５表面上に形成されるはんだ層は、略球形であってもよい。例えば図４０、図４２では突起状電極３５表面上には外形が柱状又は針状のはんだ層４２が形成されているが、図４８(a),(b) に示すように略球状としてもよい。外形が略球状のはんだ層４２は、めっき法、ボール搭載法、印刷法などによって形成される。
（iii)基板の上面、背面及び側面に被覆膜を形成する構造
図４９、図５０、図５１は、それぞれ図１８，図２３、図２４に示した半導体基板３６の下面にアンダー被覆膜４６を、側面にサイド被覆膜４７をそれぞれ形成した構造を有する断面図である。
【００９４】
アンダー被覆膜４６とサイド被覆膜４７は、例えばポリイミド、ベンゾシクロブテン、ビスマルイミド、シリコーン樹脂、エポキシ樹脂のような樹脂、又は、Cu、Ti、Al、Niのような金属から構成される。
次に、図４９に示した半導体装置３１の形成工程について説明する。
まず、図４４(b) に示したように、半導体ウェハ５０に溝５１を形成し、その後に樹脂４７ａを形成し、さらに半導体ウェハ５０の下面をＣＭＰ法又はバックグラインド法により研磨する。
【００９５】
続いて、図５２(a) に示すように、半導体ウェハ５０の下面に樹脂又は金属からなるアンダー被覆膜４６を形成する。そのような樹脂は、スピンコート、ディスペンス、印刷、モールドなどの方法によって半導体ウェハ５０の下面に形成される。また、そのような金属は、スパッタ、めっき、ラミネートなどの方法によって半導体ウェハ５０の下面に形成される。
【００９６】
さらに、図５２(b) に示すように、金属ワイヤ３５ａの上部を露出するまで樹脂膜４７ａを薄層化する。
その後に、図５２(c) に示すように、溝５１内の樹脂膜４７ａとアンダー被覆層４７を切断して半導体装置３１をチップ状に分割すると、アンダー被覆層４７は、そのまま半導体装置３１の下を覆い、さらに半導体装置３１の側面に残された樹脂層４７ａはサイド被覆層４７となり、また、半導体装置の上に残った樹脂層４７ａはカバー膜３２となる。
【００９７】
これにより、図４９に示した構造を有するチップ状の半導体装置の形成が終了する。
なお、図５３、図５４、図５５は、テーパー付きのブレードを用いて溝５１を形成することによって得られた半導体装置３１を示し、その側面にはテーパー３６ａが形成されている。
【００９８】
また、突起状電極３５表面上に形成されるはんだ層４２は、略球形であってもよい。例えば図４９、図５０、図５１では突起状電極３５表面上には外形が柱状又は針状のはんだ層４２が形成されているが、図５５(a),(b) に示すように略球状としてもよい。外形が略球状のはんだ層４２は、めっき法、ボール搭載法、印刷法などによって形成される。
【００９９】
なお、上記した被覆膜４６，４７は、図２８〜図３４に示した再配置配線４４を有する半導体装置３１の下面や側面に形成してもよい。
（付記１）基板上又は基板上の絶縁膜の上に形成された電極と、
前記電極上にバリアメタルとして形成されてリン又はホウ素のいずれかの第１元素を含有する第１元素含有ニッケル層と、
前記第１元素含有ニッケル層の上に形成され且つ前記第１元素を前記ニッケル第１元素合金層よりも多く含む高第１元素含有ニッケル層と、
前記高第１元素含有ニッケル層の上に形成されたニッケル錫合金層と、
前記ニッケル錫合金層の上に形成された錫合金層と、
前記錫合金層の上に形成された錫合金はんだ層と
を有することを特徴とする外部接続端子。
（付記２）前記ニッケル錫合金層と前記錫合金はんだ層には、それぞれ銅が含まれていることを特徴とする付記１に記載の外部接続端子。
（付記３）前記錫合金層は、錫パラジウム層であることを特徴とする付記１に記載の外部接続端子。
（付記４）前記前記第１元素含有ニッケル層は、前記第１元素を１〜１５ｗｔ．％で含有していることを特徴とする付記１に記載の外部接続端子。
（付記５）前記錫合金層は、錫を５２ｗｔ．％以下の濃度で含有していることを特徴とする付記１に記載の外部接続端子。
（付記６）基板上又は基板上の絶縁膜の上に形成された電極と、
前記電極上にバリアメタルとして形成されてリン又はホウ素のいずれかの第１元素を含有する第１元素含有ニッケル銅層と、
前記第１元素含有ニッケル銅層の上に形成され且つ前記第１元素を前記第１元素含有ニッケル銅層よりも多く含む高第１元素含有ニッケル銅層と、
前記高第１元素含有ニッケル銅層の上に形成されたニッケル銅錫合金層と、
前記ニッケル銅錫合金層の上に形成された錫合金はんだ層と
を有することを特徴とする外部接続端子。
（付記７）前記錫合金はんだ層は、銅を含んでいることを特徴とする付記６に記載の外部接続端子。
（付記８）前記第１元素含有ニッケル銅層は、前記第１元素を１〜１５ｗｔ％で含有していることを特徴とする付記６に記載の外部接続端子。
（付記９）前記ニッケル銅錫合金層は、錫を５２ｗｔ．％以下で含有していることを特徴とする付記６に記載の外部接続端子。
（付記１０）前記錫合金はんだ層は、錫を５ｗｔ％以上含むことを特徴とする付記１又は付記６に記載の外部接続端子。
（付記１１）前記基板は、半導体基板又は絶縁基板であることを特徴とする付記１又は付記６に記載の外部接続端子。
（付記１２）前記電極は、銅若しくはアルミニウムを主成分とする導電体又はアルミニウム又は銅のいずれかから構成されることを特徴とする付記１又は付記６に記載の外部接続端子。
（付記１３）前記電極は、前記基板上又は前記絶縁膜上の金属パターンに電気的に接続される突起状電極であることを特徴とする付記１又は付記６に記載の外部接続端子。
（付記１４）前記突起状電極は、ワイヤ状、円柱又は多角形柱状の形状を有していることを特徴とする付記１３に記載の外部接続端子。
（付記１５）前記突起状電極は、銅、金又はパラジウムから構成されることを特徴とする付記１３に記載の外部接続端子。
（付記１６）前記基板は半導体素子が形成された半導体基板であり、前記金属パターンは前記絶縁膜の上面に形成され、前記金属パターン上には引出配線が接続され、該引出配線の上には前記突起状電極が接続されていることを特徴とする付記１３に記載の外部接続端子。
（付記１７）前記金属パターンは、有機絶縁材よりなるカバー膜によって覆われ、該カバー膜に形成された第１開口を通して該カバー膜から前記突起状電極が突出していることを特徴とする付記１６に記載の外部接続端子。
（付記１８）前記金属パターンを露出する第２開口が形成された無機絶縁膜が前記絶縁膜上に形成され、該無機絶縁膜の上には前記引出配線が形成され、前記引出電極は前記無機絶縁膜の前記第２開口を通して前記金属パターンに接続されることを特徴とする付記１７に記載の外部接続端子。
（付記１９）前記半導体基板の側面と下面の少なくとも一方には有機絶縁材又は金属よりなる被覆膜が形成されていることを特徴とする付記１１又は付記１６に記載の外部接続端子。
（付記２０）前記有機絶縁材は、室温で２４時間の吸湿率が０．２％以下の材料から形成されていることを特徴とする付記１７又は付記１９に記載の外部接続端子。
（付記２１）前記有機絶縁材は、ベンゾシクロブテン、ビスマルイミド、シリコーン樹脂、エポキシ樹脂のいずれかであることを特徴とする付記１７又は付記１９に記載の外部接続端子。
（付記２２）前記突起状電極の表面のうち、前記カバー膜から突出した部分にのみ前記バリアメタルから前記錫合金はんだ層までが形成されていることを特徴とする付記１７に記載の外側接続端子。
（付記２３）前記突起状電極の表面のうち前記カバー膜に覆われる下部表面に前記第１元素含有ニッケル層が形成され、且つ前記カバー膜から突出した上部表面において前記第１元素含有ニッケル層から前記錫合金はんだ層までが形成されることを特徴とする付記１７に記載の外部接続端子。
（付記２４）前記突起状電極の表面のうち前記カバー膜に覆われる下部表面に前記第１元素含有ニッケル銅層が形成され、且つ前記カバー膜から突出した上部表面において前記第１元素含有ニッケル銅層から前記錫合金はんだ層までが形成されることを特徴とする付記１７に記載の外部接続端子。
（付記２５）前記錫合金層の厚みは１０〜２００ｎｍであることを特徴とする付記１に記載の外部接続端子。
（付記２６）前記高第１元素含有ニッケル層の厚みは５０〜５００ｎｍであることを特徴とする付記１に記載の外部接続端子。
（付記２７）前記高第１元素含有ニッケル銅層の厚みは１０〜５００ｎｍであることを特徴とする付記６に記載の外部接続端子。
（付記２８）前記錫合金はんだ層は、略球状、略柱状又は略針状の外形を有することを特徴とする付記１又は付記６に記載の外部接続端子。
（付記２９）半導体基板の上に形成された層間絶縁膜と、
前記層間絶縁膜の上に形成された金属パターンと、
前記金属パターンを露出する第１開口が形成された無機絶縁膜と、
前記第１開口を通して前記金属パターンに電気的に接続される突起状電極と、
前記無機絶縁膜の上に形成されて前記突起状電極の少なくとも上部を露出する第２開口を有する有機絶縁膜と、
前記突起状電極の少なくとも前記上部の表面上に形成された下地金属層及びはんだ層と、
前記半導体基板の下面と側面の少なくとも一方に形成された樹脂又は金属からなる被覆膜と
を有することを特徴とする半導体装置。
（付記３０）前記第１開口と前記第２開口は重ねて形成され、前記突起状電極は前記金属パターンに直に接続されることを特徴とする付記は、前記無機絶縁膜の上に形成された金属製パッドに接続された引出配線であることを特徴とする付記２９に記載の半導体装置。
（付記３１）前記第１開口と前記第２開口は離れて形成され、
前記無機絶縁膜上に形成されて前記第１開口を通して前記金属パターンに接続され且つ前記第２開口の下で前記突起状電極が接続される該引出配線を有する
こをと特徴とする付記２９に記載の半導体装置。
（付記３２）前記有機絶縁膜と前記無機絶縁膜の間には、有機絶縁材よりなる下地カバー膜が形成されていることを特徴とする付記２９に記載の半導体装置。
（付記３３）前記有機絶縁膜は、室温で２４時間の吸湿率が０．５％以下の材料から形成されていることを特徴とする付記２９に記載の半導体装置。
（付記３４）前記有機絶縁膜は、ベンゾシクロブテン、ビスマルイミド、シリコーン樹脂、エポキシ樹脂のいずれかであることを特徴とする付記２９に記載の半導体装置。
【０１００】
【発明の効果】
以上述べたように本発明によれば、電極の上に、順に、リン又はホウ素含有ニッケル層と、このリン又はホウ素含有ニッケル層よりもリン又はホウ素を多く含む高リン又は高ホウ素含有ニッケル層と、ニッケル錫合金層と、錫リッチな錫合金層と、錫合金はんだ層を形成して外部接続端子を構成するか、又は、電極上に、順に、リン又はホウ素含有ニッケル銅層と、このリン又はホウ素含有ニッケル銅層よりもリン又はホウ素を多く含む高リン又は高ホウ素含有ニッケル銅層と、ニッケル銅錫合金層と、錫合金はんだ層とを形成することにより外部接続端子をｐ構成している。
【０１０１】
そのような外部接続端子によれば、錫合金はんだ層をその融点以上に加熱溶融した後に、外部接続端子を脆くするようなカーケンダルボイドは発生しないので、各層の密着性を良くして、外部接続端子の信頼性を高くすることができる。
また、本発明によれば、突起状電極を有するチップ状の半導体装置において、半導体基板の下面と側面の少なくとも一方に有機絶縁材又は金属よりなる被覆膜を形成したので、半導体基板の下面や側面でのチッピングやクラックが生じにくくなり、半導体回路の損傷を防止して半導体装置の歩留まりを向上することができる。
【図面の簡単な説明】
【図１】図１は、従来の第１の接続端子の構造を示す断面図である。
【図２】図２(a),(b) は、従来の第１の接続端子の形成工程を示す断面図である。
【図３】図３は、従来の第１の接続端子の加熱後の層構造を示す断面図である。
【図４】図４は、従来の第１の接続端子の加熱後にはんだが剥離された状態の層構造を示す断面図である。
【図５】図５(a),(b) は、従来の第２の接続端子の形成工程を示す断面図である。
【図６】図６(a) 〜(d) は、本発明の第１実施形態に係る第１の外部接続端子の形成工程を示す断面図（その１）である。
【図７】図７(a),(b) は、本発明の第１実施形態に係る第１の外部接続端子の形成工程を示す断面図（その２）である。
【図８】図８は、本発明の第１実施形態に係る第１の外部接続端子におけるはんだ界面合金の形成温度プロファイルである。
【図９】図９は、本発明の第１実施形態に係る第１の外部接続端子において、加熱時間を過剰にした場合の配線上の層構造を示す断面図である。
【図１０】図１０は、本発明の第１実施形態に係る第１の接続端子を有する半導体装置を示す断面図である。
【図１１】図１１(a),(b) は、本発明の第１実施形態に係る第２の外部接続端子の形成工程を示す断面図である。
【図１２】図１２は、本発明の第１実施形態に係る第２の外部接続端子による配線間接続状態を示す断面図である。
【図１３】図１３は、本発明の第１実施形態に係る第２の外部接続端子を有する半導体装置を示す断面図である。
【図１４】図１４(a),(b) は、本発明の第１実施形態に係る第３の外部接続端子の形成工程を示す断面図である。
【図１５】図１５は、本発明の第１実施形態に係る第３の外部接続端子による配線間接続状態を示す断面図である。
【図１６】図１６は、本発明の第１実施形態に係る第３の外部接続端子を有する半導体装置を示す断面図である。
【図１７】図１７は、本発明の第２実施形態に係る半導体装置の平面図である。
【図１８】図１８は、本発明の第２実施形態に係る第１の半導体装置の断面図である。
【図１９】図１９(a) 〜(d) は、本発明の第２実施形態に係る半導体装置の外部接続端子の構造を示す断面図である。
【図２０】図２０(a) 〜(d) は、本発明の第２実施形態に係る半導体装置の外部接続端子の構造の初期状態を示す断面図である。
【図２１】図２１(a) 〜(c) は、本発明の第２実施形態に係る半導体装置の形成工程を示す断面図（その１）である。
【図２２】図２２(a) 〜(c) は、本発明の第２実施形態に係る半導体装置の形成工程を示す断面図（その２）である。
【図２３】図２３は、本発明の第２実施形態に係る第２の半導体装置の断面図である。
【図２４】図２４は、本発明の第２実施形態に係る第３の半導体装置の断面図である。
【図２５】図２５(a),(b) は、本発明の第２実施形態に係る半導体装置の外部接続端子の他の構造を示す断面図である。
【図２６】図２６(a),(b) は、本発明の第２実施形態に係る第４、第５の半導体装置を示す断面図である。
【図２７】図２７(a),(b) は、本発明の第２実施形態に係る半導体装置の外部接続端子とセラミック回路基板上の配線との接続状態を示す断面図である。
【図２８】図２８は、本発明の第３実施形態に係る半導体装置の平面図である。
【図２９】図２９は、本発明の第３実施形態に係る第１の半導体装置の断面図である。
【図３０】図３０は、本発明の第３実施形態に係る第２の半導体装置の断面図である。
【図３１】図３１は、本発明の第３実施形態に係る第３の半導体装置の断面図である。
【図３２】図３２は、本発明の第３実施形態に係る半導体装置の外部端子の接続状態を示す断面図である。
【図３３】図３３(a),(b) は、本発明の第３実施形態に係る半導体装置の外部接続端子とセラミック回路基板上の配線との接続状態を示す断面図である。
【図３４】図３４(a) 〜(d) は、本発明の第３実施形態に係る半導体装置の形成工程を示す断面図である。
【図３５】図３５は、本発明の第４実施形態に係る第１の半導体装置の断面図である。
【図３６】図３６は、本発明の第４実施形態に係る第２の半導体装置の断面図である。
【図３７】図３７は、本発明の第４実施形態に係る第３の半導体装置の断面図である。
【図３８】図３８(a),(b) は、本発明の第４実施形態に係る第１、第２又は第３の半導体装置の形成工程を示す断面図である。
【図３９】図３９(a),(b) は、本発明の第４実施形態に係る第４、第５の半導体装置の断面図である。
【図４０】図４０は、本発明の第４実施形態に係る第６の半導体装置の断面図である。
【図４１】図４１は、本発明の第４実施形態に係る第７の半導体装置の断面図である。
【図４２】図４２は、本発明の第４実施形態に係る第８の半導体装置の断面図である。
【図４３】図４３(a) 〜(c) は、本発明の第４実施形態に係る第６、第７又は第８の半導体装置の形成工程を示す断面図（その１）である。
【図４４】図４４(a) 〜(c) は、本発明の第４実施形態に係る第６、第７又は第８の半導体装置の形成工程を示す断面図（その２）である。
【図４５】図４５は、本発明の第４実施形態に係る第９の半導体装置の断面図である。
【図４６】図４６は、本発明の第４実施形態に係る第１０の半導体装置の断面図である。
【図４７】図４７は、本発明の第４実施形態に係る第１１の半導体装置の断面図である。
【図４８】図４８(a),(b) は、本発明の第４実施形態に係る第１２、第１３の半導体装置の断面図である。
【図４９】図４９は、本発明の第４実施形態に係る第１２の半導体装置の断面図である。
【図５０】図５０は、本発明の第４実施形態に係る第１３の半導体装置の断面図である。
【図５１】図５１は、本発明の第４実施形態に係る第１４の半導体装置の断面図である。
【図５２】図５２(a) 〜(c) は、本発明の第４実施形態に係る第１２、第１３又は第１４の半導体装置の形成工程を示す断面図である。
【図５３】図５３は、本発明の第４実施形態に係る第１５の半導体装置の断面図である。
【図５４】図５４は、本発明の第４実施形態に係る第１６の半導体装置の断面図である。
【図５５】図５５は、本発明の第４実施形態に係る第１７の半導体装置の断面図である。
【図５６】時５６(a),(b) は、本発明の第４実施形態に係る第１８，１９の半導体装置の断面図である。
【符号の説明】
１…セラミック（絶縁）基板、２…レジスト、３…配線（金属パターン）、５…NiP 層、５ａ…高P-Ni層、５ｂ…Sn層、６…Pd層、７…Au層、８…Sn合金はんだ層、８ａ…高Sn-Pd 層、９…基板、１０…配線、１１…半導体装置、１３…半導体基板、１４…ＭＯＳトランジスタ、１５…層間絶縁膜、１６…保護絶縁膜、１７…フィールド絶縁膜、１８…NiCuP 層、１８ａ…高P-NiCu層、１８ｂ…NiCuSn層、１９…Au層、２０…Sn合金はんだ層、２１…NiP 層、２１ａ…高P-Ni層、２１ｂ…NiCuSn層、２２…Au層、２３…SnCuAgはんだ層、２４…NiCuP 層、２４ａ…高P-NiCu層、２４ｂ…NiCuSn層、３１半導体装置、３２…カバー膜、３３…開口部、３４…金属パッド（金属パターン）、３５…突起状電極、３５ａ…金属ワイヤ、３５ｂ…金属柱、３６…半導体基板、３７…層間絶縁膜、３８…無機絶縁膜、３９…下地カバー膜、４１…下地金属膜、４１ａ…NiP 層、４１ｂ…高P-Ni層、４１ｃ…NiSn合金層、４１ｄ…高Sn含有層、４１ｅ…NiCuP 層、４１ｆ…高P-NiCu層、４１ｇ…NiCuSn層、４１ｈ…NiP 層、４１ｉ…高P-Ni層、４１ｊ…NiCuSn層、４１ｋ…NiCuP 層、４１ｍ…高P-NiCu層、４１ｎ…NiCuSn層、４１ｐ…NiP 層、４１ｑ…Pb層、４１ｒ…Au層、４１ｓ…NiCuP 層、４１ｔ…Au又はPd層、４１ｕ…NiP 層、４１ｖ…Au又はPd層、４１ｗ…NiCuP 層、４１ｘ…Au又はPd層、４２…はんだ層、４４…引出配線（金属パターン）、４６…アンダー被覆膜、４７…サイド被覆膜、４７ａ…樹脂膜。
【発明の属する技術分野】
本発明は、外部接続端子及び半導体装置に関し、より詳しくは、半導体装置、電子部品、配線基板、パッケージ等における外部接続端子と、突起状の接続端子を備えた半導体装置に関する。
【０００２】
【従来の技術】
半導体装置とセラミック基板を電気的及び機械的に接続したり、或いは電子部品と配線基板を電気的及び機械的に接続するためにはんだが使用されている。
はんだは、例えば、金属配線の上にボール形状に載置された後、金属配線の上にスクリーン印刷で塗布された後に、加熱溶融によって金属配線に接合される。金属配線は、一般に、アルミニウム（Al）又は銅（Cu）を多く含む金属から構成される。
【０００３】
はんだを金属配線の表面に接合する場合には、金属配線の構成元素とはんだ中の錫（Sn）との相互拡散を防止する目的で、はんだと金属配線との間に拡散障壁金属（バリアメタル）層としてニッケル（Ni）層を形成することが一般的である。ニッケル層を形成する方法としては、給電端子を用いない無電解めっき法を採用することが成膜工程を短くし且つコストを抑えるのに有利である。また、はんだの濡れ性を向上するために、ニッケル層の上に金層を形成することがある。
【０００４】
そのようなニッケル層、金層が形成された金属配線上にはんだを接合する前の状態を示すと、例えば図１に示すようになる。図１において、絶縁膜101 上の金属配線102 の一部の表面には無電解めっき法によりニッケル（Ni）層103 と金（Au）層104 が形成され、その上に錫合金はんだ105 が置かれる。
また、錫合金はんだ105 の形成前に、錫合金はんだよりも融点が高く且つ錫含有量が低い材料からなる別のはんだ層を金層104 上に無電解めっき法等により形成することが特開２０００−１３３７３９号公報に記載されている。
【０００５】
はんだ層と金属配線の間の別な構造としては、配線の上にニッケルめっき層、パラジウムめっき層、金めっき層を形成することが特開２０００−２２０２７号公報に記載されている。
また、錫合金はんだ層の代わりに金膜を使用することがあり、その金膜と配線との間のバリアメタル膜として、例えば特開平３−２０９７２５号公報では、ニッケル膜を無電解めっき法により形成することが記載されている。
【０００６】
配線とはんだ層の間の層構造として、その他に種々の構造が知られている。
例えば、特開平９−８４３８号公報には、ワイヤボンディング用端子の表面に無電解ニッケルめっき膜、置換パラジウム膜、無電解パラジウムめっき膜、置換金めっき膜、無電解金めっき膜を順に形成することが記載されている。
特開平５−２９９５３４号公報には、はんだ付けされるステムとして、電解ニッケルめっきよりなる第１層と、無電解ニッケルボロンめっき又は無電解ニッケルリンめっきよりなる第２層と、パラジウム又はパラジウム合金よりなる第３層を金属外環の上に順に形成した構造が記載されている。ここでは、パラジウム又はパラジウム合金は、はんだ濡れ性を向上するために形成されている。
【０００７】
ところで、半導体装置の外部接続端子として用いられる導電性ピンについては例えば特表平９−５０５４３９号公報（国内公表）に記載があり、その半導体装置のうち導電性ピン形成側の面が樹脂製パッケージによって覆われている。また、半導体装置の外部接続端子に用いられる突起電極については例えば特開平５−５５２７８号公報に記載がある。これらの導電性ピンや突起電極が形成された半導体装置は、リアルチップサイズが実現される。
【０００８】
【発明が解決しようとする課題】
以上のように、はんだが接合される配線、ピン又はステムの表面には、ニッケル又はニッケル合金が形成され、その上にさらに金、パラジウム等よりなる単層又は多層構造の層が形成される。
しかし、そのような構造によれば、はんだを加熱溶融して配線、ピン又はステムに接合した後に、外部からの衝撃などによってはんだが配線、ピン又はステムから剥がれ易い。
【０００９】
そのような剥離の原因としては、特開２０００−１３３７３９号公報では、無電解めっき法により形成されたニッケル層に含まれるリンがはんだ溶融時に高濃度化することにあるとしている。
ところで、半導体装置のパッケージや半導体装置に形成される外部接続端子には以下のように改善されるべき点がある。
【００１０】
例えば、特開平５−５５２７８号公報、特表平９−５０５４３９号公報に記載されているように、チップと同サイズまで小型化された半導体装置では、熱ストレスを緩和する能力が従来のパッケージに比べて低くなり、応力が外部接続端子実装部分に集中する傾向にある。
特開平５−５５２７８号公報に記載されている半導体装置では、シリコンチップの一面にのみ封止樹脂が形成され、その側面及び背面が露出している。シリコンは欠けやすい性質を有するために、シリコンチップの薄層化が進んでいった場合には、露出面側からのシリコンの欠けによってチップ内部に形成された回路が損傷してしまうおそれがある。
【００１１】
即ち、チップと同サイズにまで小型化されたパッケージでは背面や側面にあるチッピングやクラックが回路の損傷を引き起こし、製造歩留まりを低下させるおそれがある。
特表平９−５０５４３９号公報に記載されている構造は、電極を変形可能な金属ワイヤによって金属パッド上に形成することにより実装信頼性の向上を狙っている。この電極は、通常のワイヤボンダーによって形成可能になっているが、その形成タクトは、通常のボンディングの何倍もの時間を要し、製造コストが嵩む。また、金属ワイヤからなる電極は、電解めっき法により形成された金属製シェルによって覆われているが、金属ワイヤに接続される配線パターンが露出した状態で電解めっきを施すとその金属製シェルの膜厚の分布は電解めっき時の電流密度の分布に大きく左右され、十分で且つ均一な厚さが得られにくいので、金属ワイヤからなる電極のファインピッチ化が困難である。また、金属製シェルを電解めっき法により形成した後に、金属膜をエッチングして配線を形成すれば、配線材料のマイグレーションが懸念される。
【００１２】
また、特表平９−５０５４３９号公報には、ピン状の金属ワイヤをニッケル層と金層で覆った後に、その金属ワイヤをはんだにより外部と接続することが記載されているが、そのニッケル層を無電解めっき法により形成する場合には、既に述べたように、はんだと金属ワイヤとの間に亀裂が生じるおそれがある。
本発明の目的は、電極、配線又はパッドとして使用される金属パターンとはんだとの密着性を向上できる新たな接合層構造を備えた外部接続端子を提供することにある。
【００１４】
【課題を解決するための手段】
上記した課題は、基板上又は基板上の絶縁膜の上に形成された電極と、前記電極上に形成されてリン又はホウ素のいずれかの第１元素を含有する第１元素含有ニッケル層と、前記第１元素含有ニッケル層の上に形成され且つ前記第１元素を前記第１元素含有ニッケル層よりも多く含む高第１元素含有ニッケル層と、前記高第１元素含有ニッケル層の上に形成されたニッケル錫合金層と、前記ニッケル錫合金層の上に形成されたパラジウムを含有する錫合金層と、前記パラジウムを含有する錫合金層の上に形成された錫合金はんだ層とを有することを特徴とする外部接続端子によって解決される。この場合、前記ニッケル錫合金層と前記錫合金はんだ層には、それぞれ銅が含まれていてもよい。また、前記錫合金層は、例えば錫パラジウム層である。
【００１８】
次に、本発明の作用について説明する。
本発明によれば、電極の上に、順に、リン又はホウ素含有ニッケル層と、このリン又はホウ素含有ニッケル層よりもリン又はホウ素を多く含む高リン又は高ホウ素含有ニッケル層と、ニッケル錫合金層と、錫リッチな錫合金層と、錫合金はんだ層を形成して外部接続端子が構成されている。
【００１９】
それらの外部接続端子によれば、錫合金はんだ層をその融点以上に加熱溶融した後に、外部接続端子を脆くするようなカーケンダルボイドは発生しないので、各層の密着性が良く、外部接続端子の信頼性が高くなる。
【００２３】
【発明の実施の形態】
（第１の実施の形態）
まず、半導体装置の最上の金属配線又は金属パッドの上に順に形成されたニッケルリン層と錫合金はんだ層との接合後の分析結果について以下に説明する。
図２(a) は、はんだを半導体装置上の配線に接合する直前の従来構造を示す断面図である。
【００２４】
図２(a) において、絶縁膜110 の上には銅又はアルミニウムよりなる配線111 が形成され、また、配線111 の上の一部にはニッケルリン(NiP) 層112 が無電解めっき法により形成され、さらにその上に共晶錫鉛（SnPb）はんだ層113 が載置されている。バリア層であるニッケルリン層112 は、無電解めっき用の還元剤であるジ亜リン酸に含まれるリンがニッケル層に取り込まれて形成されたもので、そのニッケルリン層112 中のリン濃度は８〜１５ wt.％となっている。
【００２５】
そのような状態で、はんだ層113 を加熱溶融し、ついで冷却した後に、NiP 層112 とはんだ層113 の界面の断面をＳＥＭ写真で撮ったところ、図３に示すような層構造が確認された。即ち、図２(a) に示す構造は、はんだ加熱によって図２(b) に示す構造へと変化することが明らかになった。なお、図３は、ＴＥＭ写真に基づいて描かれている。
【００２６】
図２(b) において、加熱溶融によってNiP 層112 の上には高濃度（リッチ）リン含有NiP 層（以下に、高(rich)P-Ni層という。）112aとNiSnP 層112bとNiSn層112cと錫合金はんだ層113 が順に形成され、NiSnP 層112b中には図３に示すようにドット状のボイド114 が形成されていた。加熱溶融されたはんだ層113 は、配線111 とともに外部接続端子として使用される。
【００２７】
加熱によってはんだ層113 とNiP 層112 の界面に変化が生じるのは次のような理由による。
はんだ層113 が溶融する際に、はんだ層113 とNiP 層112 の間には錫とニッケルの相互拡散によって高P-Ni層112aとNiSn層112cが成長し、同時に、高P-Ni層112aとNiSn層112cの間にはNiSnP 層112bが形成される。さらに加熱が続くと、カーケンダル効果(Kirkendall effect) によりNiSnP 層112b中のニッケルがはんだ層113 に向けて拡散してさらにNiSn層112cの成長がさらに進むとともに、NiSnP 層112b中にボイド（以下に、カーケンダルボイドという。）114 が発生する。このような現象は、はんだ層113 を配線111 に接合した後に再びはんだ層113 を加熱溶融する際にも発生することが発明者らによって確認された。
【００２８】
なお、高P-Ni層112aは、NiP 層112 のうちはんだ層113 に近い部分で形成されたものであり、NiP 層112 内のニッケルがはんだ層113 へと拡散することによりリン濃度が高くなることにより形成される。高P-Ni層112aにおけるリン濃度は、１５〜２５ wt.％である。
次に、セラミック基板上に図２(b) に示す構造の接続端子を形成し、再びはんだ層113 を加熱溶融して半導体装置（不図示）上の配線に接合した後に、セラミック基板の落下試験を行ったところ、接続端子が破壊されてはんだ層113 が配線111 から剥離した。はんだ層113 剥離後の配線111 の上の層構造の断面をＳＥＭ写真で撮影したところ、図４に示すように、配線111 上からはんだ層113 及びNiSn層112cが剥がれてNiSnP 層112bが露出していた。
【００２９】
そのようなはんだ層113 の剥離を抑制するためには、半導体装置とセラミック基板の間にアンダーフィルを充填させてそれらを接着することも考えられるが、製造コストが嵩む上に、その後の試験で接続端子の接合不良が見つけられた場合にはセラミック基板上の半導体装置を交換できなくなるという欠点がある。
図５(a) に示すように、銅又はアルミニウムよりなる配線111 上に無電解めっき法によりPd（パラジウム）層115 を２μｍの厚さに形成し、さらにその上に錫鉛（SnPb）はんだ層113 を形成した。その後に、はんだ層113 を加熱溶融したところ、図５(b) に示すような構造になった。図５(b) において、Pd層115 とSnPbはんだ層113 の界面には、加熱による大量のPdSn合金層115aが成長し、PdSn合金層115a内にカーケンダルボイドが発生してはんだ層113 が剥離し易くなることが、発明者らの実験により確認された。
【００３０】
そのように、Pd層115 とはんだ層113 を接合して得られた外部接続端子の強度に関するデータについては、少なくとも従来技術の欄で記載した公知文献には記載されていない。
以上のような分析結果を踏まえて本願発明者らは、NiP 層とSn合金はんだ層の接合強度を向上させるために、半導体装置、回路基板、電子部品等に形成される接合端子として次のような構造を採用することを考えた。
【００３１】
第１の構造は、Sn合金はんだ層中のSnがNiP 層内に過剰に拡散することを防止する構造を採用することにより、高P-Ni層の成長を抑制することである。
第２の構造は、NiP 層とNiSn層の界面にNiSnP 層を形成させない構造を採用することにより、カーケンダルボイドの発生を抑制することである。
そのような構造を実現するために、発明者らは以下の（ｉ）〜 (iii)に示すような構造の外部接続端子を配線の上に形成した。
（ｉ）第１の外部接続端子
配線、パッドとなる金属パターン上の第１の外部接続端子は例えば以下のようにして形成される。
【００３２】
まず、図６(a) に示すように、上面に配線３が形成されたセラミック（絶縁）基板１を用い、配線３のはんだ接合領域を除いてレジスト２で覆う。
続いて、図６(b) に示すように、アルミニウム、銅又はそのいずれかを主成分とする合金からなる配線（電極）３の上にバリアメタル層としてNiP 層５を無電解めっき法により約２μｍの厚さに形成する。NiP 層５を形成するためのめっき液として、例えば、ジ亜リン酸やリンデンＳＡ（ワールドメタル社製の商品名）等を用いる。NiP 層５におけるリン濃度は１〜１５Wt. ％である。
【００３３】
さらに、図６(c) に示すように、NiP 層５の上に厚さ２００ｎｍ以下のパラジウム（Pd）層６と厚さ１００ｎｍ以下の金（Au）層７をそれぞれ無電解めっき法により形成する。Pd層６を形成するためのめっき液として、例えばリンデンＰＤ（ワールドメタル社製の商品名）が用いられる。また、Au層７を形成するためのめっき液として例えばオウロレクトロレスＳＭＴ−２１０（日本リーロナール社製の商品名）が用いられる。
【００３４】
Au層７は、はんだ溶融時のはんだの濡れ性を向上するために形成され、また、Pd層６は、NiP 層５の酸化を防止するために形成される。
ついで、図６(d) に示すように、錫鉛（SnPb）はんだ、錫銀銅（SnAgCu）はんだ等のSnを少なくとも５ wt.％以上含む錫合金はんだ層８をAu層７の上に形成する。錫合金はんだ８は、ビスマス（Bi）を４％含有するSnBi層であってもよい。錫合金はんだ８を形成する場合には、はんだペーストを使用するスクリーン印刷、ボール搭載等の方法を採用する。
【００３５】
その後に、はんだ層８をNiP 層５、Pd層６、Au層７を介して配線３に加熱接合する。この場合の加熱温度をはんだ層８の融点以上とし、加熱時間を２０分より短くするといった条件にすることが好ましい。
はんだ層８とNiP 層５の間にAu層７、Pd層６を介在させない場合には、はんだ融点以下の温度によりはんだ層８をNiP 層５に接合することは可能である。しかし、はんだ層８とNiP 層５の間にAu層７、Pd層６が介在すると、はんだ層８をその融点以上の温度で溶融しなければ、はんだ層８はNiP 層５上で十分に濡れ広がらない。
【００３６】
はんだ層８を図８に示すような時間・温度プロファイルで制御した場合に配線３の上の構造は図７(a) に示すようになった。
図８の温度プロファイルでは、はんだ層８を融点以上の温度でほぼ２分間保持し、その際のピーク温度を２５０℃以下にしている。この例では、はんだ層８は共晶錫鉛から構成され、はんだ層８の融点は１８３℃である。
【００３７】
図７(a) において、配線３上には、厚さ１４００〜１６００ｎｍのNiP 層５と、厚さ５０〜３００ｎｍの高P-Ni層５ａと、厚さ２０００〜４０００ｎｍのNiSn層５ｂと、厚さ１０〜２００ｎｍのSnリッチなSnPd層（以下に、高Sn-Pd 層ともいう。）８ａと、はんだ層８が順に存在した。高P-Ni層５ａにおけるリン濃度は１５〜２５ wt.％であり、高Sn-Pd 層８ａにおける錫濃度は５０〜７０ wt.％であり、NiSn層５ｂにおける錫濃度は５２ wt.％以下である。なお、はんだ層８と配線３の間の層構造を、以下に下地金属層ともいう。
【００３８】
薄い高Sn-Pd 層８ａは、NiとSnの合金化を阻止している。これにより、高P-Ni層５ａとNiSn層５ｂの間にはNiSnP 層は形成されず、しかも、はんだ層８の加熱溶融を繰り返してもNiSnP 層は形成されなかった。
ところで、図６(c) に示したNiP 層５上のPd層６を２００ｎｍよりも厚くするとはんだ層８とNiP 層５の間に、カーケンダルボイドが生じやすいSnPd層が厚く形成されるので好ましくない。これに対して、Pd層を２００ｎｍ以下の厚さにすると、高Sn-Pd 層８ａが極めて薄く形成され、この高Sn-Pd 層８ａ内にはカーケンダルボイドが発生しない。
【００３９】
また、Au層７が１００ｎｍよりも厚くなると、機械的強度が弱いAuSn合金がはんだ層８とNiP 層５の間に形成される。これに対して、Au層７が１００ｎｍ以下になると、はんだ層８の加熱溶融時にAu層７の全ての元素がはんだ層８内に拡散してAu層７は消滅する。なお、はんだ層８内ではAuとPdは、それぞれ固溶体として低濃度で含まれているので、はんだ強度に悪影響を及ぼすことはない。
【００４０】
はんだ層８を融点以上で加熱する際の加熱時間が長すぎると、はんだ層８とNiP 層５の間に形成されるNiSn層５ｂ内に図９に示すようにNiSn結晶粒５ｃが発生したり、その結晶粒がはんだ層８内へ針状に広がる。針状に伸びたNiSn結晶粒は、はんだ層８と配線３の界面の強度を脆くする原因となり、接続端子１０のシェア強度を劣化させる。
【００４１】
従って、はんだ層８の加熱は、その融点以上の温度で例えば２〜１０分と短くすることが適当である。そのような加熱条件は、はんだ層８を配線３上に接合する工程のみならず、はんだ層８を図７(b) に示すように他の基板９上の配線１０に接合する場合の双方で適用される。
上記した接続端子は、図１０に示すように、半導体装置１１の最上の配線又はパッドを構成する金属パターン１２の上にも形成してもよい。図１０において、半導体（シリコン）基板１３上にはゲート絶縁膜１４ａを介してゲート電極１４ｂが形成され、ゲート電極１４ｂの両側には不純物拡散層１４ｃ，１４ｄが半導体基板１３内に形成されている。それらのゲート電極１４ｂ、不純物拡散層１４ｃ，１４ｄ等によってＭＯＳトランジスタ１４が構成される。また、半導体基板１３上にはＭＯＳトランジスタ１４を覆う単層又は多層の配線構造を有する層間絶縁膜１５が形成され、その層間絶縁膜１５の上には、シリコン酸化膜、シリコン窒化膜等の無機絶縁膜１６に覆われる配線又はパッドである金属パターン１２が形成されている。無機絶縁膜１６の開口から露出した金属パターン１２の上には、図７(a) と同じ構造の下地金属膜、即ち、NiP 層５、高P-Ni層５ａ、NiSn層５ｂ、SnリッチSn合金層８ａが形成され、その下地金属膜の上にはSn合金はんだ層８が形成されている。
【００４２】
なお、図１０の符号１７ａは、半導体基板１３の表面でＭＯＳトランジスタ１３を囲むフィールド絶縁膜を示し、符号１７ｂは、金属パターン１２のはんだ接続領域を囲む有機絶縁膜を示している。
（ii）第２の接続端子
基板上に第２の接続端子を形成するために、図１１(a) に示すように、配線３の上に厚さ３０００ｎｍのニッケル銅リン（NiCuP ）層１８を無電解めっき法により形成し、その上に膜厚１００ｎｍ以下の金（Au）層１９を形成し、その後に金層１９の上にSnを５ wt.％以上含むSn合金はんだ層２０を載せた。NiCuP 層１８内のリン濃度は１〜１５ wt.％である。
【００４３】
NiCuP 層１８の形成は、例えば硫酸銅５水和物と硫酸ニッケル６水和物を有するめっき液を用いたり、或いは、銅源、ニッケル源、錯化剤及び還元剤を含有するめっき液を用いて形成される。また、金層１９は、オウロレクトロレスＳＭＴ−２１０（日本リーロナール社製の商品名）のようなめっき液を用いて形成される。
【００４４】
その後に、はんだ層２０を溶融して配線３に接合したところ、図１１(b) に示すような構造が得られた。即ち、NiCuP 層１８の表面にはリンが高濃度化されたNiCuP 層（以下に、高(rich)P-NiCu層という。）１８ａが１０〜５０ｎｍの厚さに形成され、さらにその上には銅とニッケルの拡散によってNiCuSn層１８ｂが１００〜３００ｎｍの厚さに形成された。NiCuSn層１８ｂ内のSnの含有量は５２ wt.％以下である。 この場合、カーケンダル効果は発生せず、はんだ層２０とNiCuP 層１８の間にボイドが発生することはなかった。これにより、配線３の上に形成された接続端子であるはんだ層２０が配線３上から剥離しにくくなった。また、金層１９は加熱によってはんだ層２０に拡散して消滅した。
【００４５】
なお、金層１９とNiCuP 層１８の間に厚さ２００ｎｍ以下のパラジウム層（不図示）を形成してもよい。
そのような接続端子は、再度の加熱溶融によって図１２のように例えば他の基板９上の配線１０に接続されても層構造が殆ど変化せずに破壊が生じ難い。
なお、上記したNiCuP 層１８、高P-NiCu層１８ａ、NiCuSn層１８ｂ及びはんだ層２０を有する接続端子は、図１３に示すように半導体装置１１の最上の金属パターン１２上に形成してもよい。
【００４６】
(iii)第３の接続端子
基板上に第３の接続端子を形成するために、図１４(a) に示すように、配線３の上に膜厚３０００ｎｍのニッケルリン（NiP ）層２１を無電解めっき法により形成し、その上に膜厚１００ｎｍ以下のAu層２２を無電解めっき法により形成し、さらに、錫（Sn）を主成分とし且つ銅（Cu）を０．５％含む銅含有錫合金はんだ層２３、例えばSnCuAgはんだ層２３を金層２２の上に形成する。SnCuAgはんだ層２３中の錫の含有量は５ wt.％以上であればよい。
【００４７】
続いて、はんだ層２３を加熱溶融して配線３に接合したところ、図１４(b) に示すような構造の接続端子が得られた。即ち、NiP 層２１の上にはリンが１５〜２５ wt.％に高濃度化された高P-Ni層２１ａが形成され、さらにその上には銅とニッケルの相互拡散によってNiCuSn層２１ｂが形成された。NiCuSn層２１ｂ内のSnは５２ wt.％以下の含有量である。
【００４８】
この場合、はんだ層２３とNiP 層２１の間にカーケンダルボイドが存在せず、これにより、はんだ層２３が配線から剥離しにくくなった。
金層２２は加熱によってはんだ層２３内に拡散して消滅した。
なお、金層２２とNiP 層２１の間に厚さ２００ｎｍ以下のパラジウム層（不図示）を形成してもよい。
【００４９】
そのような接続端子は、図１５のように例えば他の基板９上の配線１０に接合されても層構造が殆ど変化せずに破壊が生じなかった。
ところで、図１４(a) に示したNiP 層２１の代わりに、１〜１５ wt.％のリンを含むNiCuP 層２４を無電解めっき法により形成してもよい。この場合に、はんだ層２３を加熱溶融すると、配線３の上には図１４(b) に示すようにNiCuP 層２４、リンリッチなNiCuP （高P-NiCu）層２４ａ、NiCuSn層２４ｂ及びはんだ層２３からなる接続端子が形成された。NiCuSn層２４ｂ内のSnの含有量は５２ wt.％以下である。
【００５０】
この場合も、はんだ層２３とNiCuP 層２４の間にはカーケンダルボイドが形成されなかった。
なお、上記した接続端子は、図１６に示すように半導体装置１１の最上の金属パターン１２の上に形成してもよい。
以上のような構成の第３の接続端子によれば、はんだ層２３に鉛を含まないので、はんだ接合時にヒューム（fume）を発生しない他、そのような接続端子を有するセラミック基板１、半導体装置１１等を廃棄する場合にも、無害で環境に優しいといえる。さらに、銅含有錫合金はんだは、接続端子の実装時に共晶錫鉛はんだと同等またはそれ以上の接続信頼性がある。
【００５１】
上記した（ｉ）〜（iii)の接続端子を介して２つの基板の各配線間を接合して落下試験を行い、さらに従来構造の接続端子を介して２つの基板の各配線間を接合して落下試験を行ったところ、表１に示す結果が得られた。
これにより、（ｉ）〜（iii)の接続端子によってはんだ接合が良好になることが明らかになった。なお、落下委試験は、２つの基板の各配線を接続端子によって接合した状態で、一方の基板に荷重３００ｇを付与して高さ１ｍから落下させる試験である。
【００５２】
【表１】
上記した金属パターンとはんだ層の間には、下地金属層として無電解めっきよりNiP 層又はNiCuP 層を形成した。しかし、バリアメタルとしてニッケル層を形成する場合に、めっき液としてジメチルアミンボラン酸を含有する液を用いる場合には、金属パターンの上にはニッケルホウ素（NIB ）が形成される。このような場合でも、上記した構造や製造方法を使用できる。ただし、上記した構造において、NiP 層をNiB 層とし、高P-Ni層を高B-Ni層とし、高P-NiCu層を高B-NiCu層とし、NiSnP 層をNiSnB 層とし、NiCuP 層をNiCuB 層とする。このような層構造は、下記の実施形態に適用してもよい。
【００５４】
本実施形態では、はんだを金属パターン上に接合した接続端子及びその形成方法について説明したが、以下の実施形態では、金属パターン上に接続された突起状電極の表面にはんだ層を接合することについて説明する。
（第２の実施の形態）
図１７は、本発明の第２の実施の形態に係るチップ状の半導体装置の平面図である。
【００５５】
図１７において、半導体素子、半導体回路が形成された半導体装置３１の最上面にはカバー膜３２が形成され、そのカバー膜３２にはその周縁近傍に沿って複数の開口部３３が形成されている。それらの開口部３３の下には金属パッド（金属パターン）が形成され、その金属パッドには開口部３３を貫通するワイヤ状又は突起状電極３５が接続されている。
【００５６】
図１７のＩ−Ｉ線から見た断面構造の幾つかの例を以下に説明する。
(i) 図１８は、図１７のＩ−Ｉ線断面構造の第１例である。
図１８において、半導体素子が形成されたシリコン（半導体）基板３６上には多層配線構造（不図示）を有する層間絶縁膜３７が形成されている。その層間絶縁膜３７は、酸化シリコン、窒化シリコン等の無機絶縁材料からなり、その上には金属パッド（金属パターン）３４が形成されている。この金属パッド３４は、銅、アルミニウム又はそのいずれかを主成分とする合金から構成される。
【００５７】
金属パッド３４及び層間絶縁膜３７の上には酸化シリコン、窒化シリコン等の無機絶縁膜３８が２０００〜２５００ｎｍの厚さに形成され、さらに、無機絶縁膜３８の上にはポリイミド、ベンゾシクロブテンのような樹脂からなる下地カバー膜３９が３０００〜４０００ｎｍの厚さに形成されている。
下地カバー膜３９と無機絶縁膜３８には、各金属パッド３４を個々に露出する複数の開口部３８ａが形成されている。下地カバー膜３９が感光性樹脂から構成されている場合には、下地カバー膜３９の露光、現像を経て開口部３８ａが形成される。
【００５８】
そのような開口部３８ａから露出した金属パッド３４の上には、突起状電極３５として金属ワイヤ３５ａが約１００μｍの長さに形成されている。金属ワイヤ３５ａは、金、銅又はパラジウム等からなり、ワイヤボンディング法を用いて直線状に形成されて金属パッド３４に接続される。金属ワイヤ３５ａを直線状にすることにより、ワイヤボンディングを既存の装置で短タクトで形成することが可能になる。
【００５９】
金属ワイヤ３５ａの下部と下地カバー膜３９は、カバー膜３２によって覆われている。カバー膜３２の構成材料としては、ベンゾシクロブテン、ビスマルイミド、シリコーン樹脂、エポキシ樹脂等があり、スピンコート、ディスペンス、印刷、モールド、ラミネート等の方法によって形成される。カバー膜３２の構成材料は、室温下、２４時間での吸湿率が０．５％以下であることが好ましい。
【００６０】
なお、スピンコート法などによって形成したカバー膜３２が金属ワイヤ３５ａの上部に僅かに付着することもあるが、O2、CF4 ガスを用いたプラズマアッシングによりカバー膜３２を薄層化すれば金属ワイヤ３５ａの上部から容易に除去される。
カバー膜３２の開口部３３を通って露出した金属ワイヤ３５ａの上部の表面には、はんだ用の下地金属層４１とはんだ層４２が形成されている。なお、図１８に示したはんだ層４２の外形は柱状又は針状になっている。はんだ層４２を針状にすることにより、ファインピッチ化が可能になる。
【００６１】
下地金属層４１は、図１９(a) 〜(d) に示すいずれかの構造を有している。
図１９(a) の下地金属層４１は、突起状電極３５である金属ワイヤ３５ａの表面上に連続的に形成されたNiP 層４１ａ、高P-Ni層４１ｂ、NiSn合金層４１ｃ及び高(rich)Sn含有層４１ｄを有し、高Sn含有層４１ｄ上のはんだ層４２はSnPbから構成されている。また、図１９(b) の下地金属層４１は、突起状電極３５である金属ワイヤ３５ａの表面上に連続的に形成されたNiCuP 層４１ｅ、高P-NiCu層４１ｆ及びNiCuSn層４１ｇを有し、NiCuSn層４１ｇ上のはんだ層４２はSnPbから構成されている。
【００６２】
図１９(c) の下地金属層４１は、突起状電極３５である金属ワイヤ３５ａの表面上に連続的に形成されたNiP 層４１ｈ、高P-Ni層４１ｉ及びNiCuSn層４１ｊを有し、NiCuSn層４１ｊ上のはんだ層４２はSnAgCuから構成されている。また、図１９(d) の下地金属層４１は、突起状電極３５である金属ワイヤ３５ａの表面上に連続的に形成されたNiCuP 層４１ｋ、高P-NiCu層４１ｍ及びNiCuSn層４１ｎを有し、NiCuSn層４１ｎ上のはんだ層４２はSnAgCuから構成されている。
【００６３】
下地金属層４１とはんだ層４２の形成方法は第１実施形態と同様であり、はんだ層４２が接合される前の下地層４１は図２０(a) 〜図２０(d) のようになっている。
図２０(a) は、下地層４１の初期状態であり、金属ワイヤ３５ａの表面上にはNiP 層４１ｐ、Pd層（膜厚2 ００ｎｍ以下）４１ｑ、Au層（膜厚1 ００ｎｍ以下）４１ｒが順に無電解めっき法により形成され、その上にSnPbはんだ層４２を形成した後に、はんだ層４２をその融点以上の温度で２〜１０分間加熱すると、図１９(a) に示すような構造が得られる。
【００６４】
図２０(b) は、下地層４１の別な初期状態であり、金属ワイヤ３５ａの表面上には、NiCuP 層４１ｓ、Au又はPd層４１ｔが順に無電解めっき法により形成され、その上にSnPbはんだ層４２を形成した後に、はんだ層４２をその融点以上の温度で２〜１０分間加熱すると図１９(b) に示すような構造が得られる。
図２０(c) は、下地層４１のさらに別な初期状態であり、金属ワイヤ３５ａの表面上には、NiP 層４１ｕ、Au又はPd層４１ｖが無電解めっき法により順に形成され、その上にはSnCuAgはんだ層４２を形成した後に、はんだ層４２その融点以上の温度で２〜１０分間加熱すると、図１９(a) に示すような構造が得られる。
【００６５】
図２０(d) は、下地層４１の他の初期状態であり、金属ワイヤ３５ａの表面上には、NiCuP 層４１ｗ、Au又はPd層４１ｘが無電解メッキ法により順に形成され、その上にSnCuAgはんだ層４２を形成した後に、はんだ層４２その融点以上の温度で２〜１０分間加熱すると、図１９(a) に示すような構造が得られる。
以上のような金属層を無電解めっき法により形成することにより、膜厚が均一となって接続端子３５のファインピッチ化が可能になる。
【００６６】
なお、Au又はPd層４１ｔ，４１ｖ，４１ｘの膜厚は１００ｎｍ以下とする。
次に、半導体ウェハに形成された複数の半導体装置３１に下地カバー膜３９を形成する工程から半導体ウェハを半導体装置３１毎に分割するまでの工程を説明する。
まず、図２１(a) に示すように、複数の半導体装置３１が形成された半導体ウェハ５０を用意する。この場合、各半導体装置においては、金属パッド３４を覆う無機絶縁膜３８が最上面となっている。
【００６７】
続いて、図２１(b) に示すように、無機絶縁膜３８の上に、スピンコート、ディスペンス、ラミネート等の方法により下地カバー膜３９を形成した後に、下地カバー膜３９をパターニングして金属パッド３４の一部の上に開口部３８ａを形成し、ついで、下地カバー膜３９をマスクに使用して無機絶縁膜３８をエッチングして金属パッド３４を露出させる。なお、下地カバー膜３９を省く場合には、無機絶縁膜３８をフォトリソグラフィー法によりパターニングして金属パッド３４を露出させる開口部３８ａを形成する。
【００６８】
さらに、図２１(c) に示すように、開口部３８ａを通して各金属パッド３４のそれぞれに金属ワイヤ３５ａを突起状電極３５として接続する。金属ワイヤ状の突起状電極３５ａはワイヤボンディング法により接続される。突起状電極３５の構成材料は、金、銅、パラジウム等の金属材料から選択される。
次に、図２２(a) に示すように、突起状電極３５の上部が露出する厚さのカバー膜３２を下地カバー膜３９上に形成する。この後に、カバー膜３２をパターニングして各半導体装置３１以外の領域から除去する。
【００６９】
続いて、図２２(b) に示すように、カバー膜３２から露出した複数の突起状電極３５の表面に図２０(a) 〜図２０(d) のいずれかに示した下地金属層４１を形成し、さらに、はんだ層４２を下地金属層４１の上に形成する。なお、下地カバー膜３９及びカバー膜３２を形成する前に、下地金属層４１を構成するNiP 層又はNiCuP 層を突起状電極３５の表面に予め形成してもよい。
【００７０】
その後に、図２２(c) に示すように、半導体ウェハ５０をレーザーカット又はダイシングすることにより、各半導体装置３１を分離する。
これにより、図１８に示した構造を有するチップ状の半導体装置の形成が終了する。
なお、図２２(a) に示す工程においてカバー膜３２をパターニングする際に、金属ワイヤ３５ａ表面からその根本部分以外のカバー膜３２を除去すると、図２３に示す半導体装置３１が形成される。
【００７１】
（ii）図２４は、図１７(b) のＩ−Ｉ線断面構造の第２例である。なお、図２４において、図１８と同じ符号は同じ要素を示している。
図２４において、シリコン基板３６上の層間絶縁膜３７の上には複数の金属パッド３４が形成されている。また、金属パッド３４及び層間絶縁膜３７の上には無機絶縁膜３８が形成され、さらに、無機絶縁膜３８の上にはポリイミド、ベンゾシクロブテン、エポキシのような樹脂からなる下地カバー膜３９が形成されている。その樹脂は、感光性を有することが望ましい。
【００７２】
下地カバー膜３９と無機絶縁膜３８には、各金属パッド３４を個々に露出する複数の開口部３８ａが形成されている。下地カバー膜３９が感光性樹脂により構成されている場合には、下地カバー膜３９の露光、現像を経て開口部３８ａが形成される。
そのような開口部３８ａから露出した金属パッド３４の上には、高さ約１００μｍの金、銅若しくはパラジウムからなる金属柱３５ｂが電解めっき又は無電解めっきにより突起状電極３５として形成されている。その棒状の金属柱３５ｂの外形は円柱状又は多角形柱状となっている。これにより、突起電極３５間を広げずに端子の長さを大きくすることができ、ファインピッチ化が可能になる。
【００７３】
金属柱３５ｂの下部と下地カバー膜３９は、樹脂から構成されたカバー膜３２によって覆われていて、金属柱３５ｂの上部はカバー膜３２の開口部３８ａから突出している。カバー膜３２は、スピンコート、ディスペンス、印刷、モールド、ラミネート等の方法によって形成される。
カバー膜３２から出ている金属柱３５ｂ、即ち突起状電極３５の上部の表面には、図１９(a) 〜図１９(d) に示した構造の下地金属層４１とはんだ層４２が順に形成されている。
【００７４】
なお、図２４に示した構造の半導体装置３１の形成方法は、図２１、図２２に示した製造工程のうち金属ワイヤ３５ａの代わりに金属柱３５ｂを形成することを除いて同様に適用できる。金属柱３５ｂは、金属パッド３４上に無電解めっき法又は電解めっき法によって形成される。
ところで、図１８，図２４に示した半導体装置３１の第１例及び第２例において、突起状電極３５となる金属ワイヤ３５ａや金属柱３５ｂの表面に形成される下地金属層４１の層構造は、全てカバー膜３２よりも上の位置に形成されているが、図２０(a) 〜(c) に示した下地金属層４１を構成する層のうちNiP 層４１ｐ，４１ｕ又は NiCuP層４１ｓ，４１ｗの一部をカバー膜３２内に埋め込まれるような構造を採用してもよい。このような構造によれば、突起状電極３５とカバー膜３２の密着性が良くなる。
【００７５】
例えば、図２５(a) に示すように、下地カバー膜３９上にカバー膜３２を形成する前に、NiP 層４１ｐ，４１ｕ又は NiCuP層４１ｓ，４１ｗを無電解めっき法により金属ワイヤ３５ａの表面に形成した後に、金属ワイヤ３５ａの下部を埋め込むような厚さでカバー膜３２を下地カバー膜３９の上に形成する。図２５(a) の下地カバー膜３９を省く場合には、図２５(b) に示す構造となる。
【００７６】
なお、突起状電極３５のうちカバー膜３２に埋め込まれる部分の表面に、図２０(a) 〜(c) に示した下地金属膜４１の全ての層を形成してもよい。
ところで、はんだ層４２の外形は、図１８、図２３に示したように突起状電極３５（３５ａ，３５ｂ）の外形を反映した柱状又は針状であってもよいが、図２６(a),(b) に示すように、略球形にしてもよい。はんだ層４２を球形にすることにより、セルフアライメント効果を得ることができ、シビアな精度を要求されない高速な実装が可能になる。
【００７７】
略球形のはんだ層４２の被覆方法としては、めっき法、ボール搭載法、印刷法などがある。このはんだの形状や形成方法については、以下で述べる他の実施形態でも同様に採用される。
以上のような半導体装置３１の突起状電極３５（３５ａ、３５ｂ）をセラミック基板上の配線に接続した状態を図２７(a),(b) に例示する。図２７(a),(b) に示したセラミック基板１は、第１実施形態に係る図７(a) に示した構造を有し、その配線３の表面にはNiP 層５等が形成されている。この場合、突起状電極３５は、はんだ層４２を介して接続されていて、半導体装置３１とセラミック基板１の間には接続部分の補強のための樹脂が充填されていないので、既存設備によって高速実装が可能になる。この接続については、以下に述べる実施形態でも同様である。
【００７８】
なお、セラミック基板１の配線３上のはんだ層８を使用する場合には、突起状電極３５上のはんだ層４２を省いてもはんだ接合後の構造はほぼ同じである。
（第３の実施の形態）
図１8 では、半導体装置３１上の下地カバー膜３９及び無機絶縁膜３８の開口部３８ａを通して金属パッド３４の表面に直に突起状電極３５を接続している。しかし、開口部３８ａ同士の間隔が狭くなってくると、突起状電極３５の金属パッド３４への接続が難しくなるので、突起状電極３５の接続位置を半導体装置３１の中央寄りの位置に変更することが好ましい。
【００７９】
突起状電極３５の接続位置の変更のためには、図２８に示すように、半導体装置３１の周縁近傍に存在する金属パッド３４から内側領域に向けて引出配線（再配置配線ともいう。）４４を形成することが好ましい。なお、図２８において、カバー膜３２は省略されている。
ここで、引出配線４４の２つの端部のうち金属パッド３４から離れる側を再配置領域とする。
【００８０】
図２８において引出配線４４の再配置領域におけるII−II線断構造を示すと、図２９、図３０、図３１のようになる。図２９は、図１８で示した突起状電極３５となる金属ワイヤ３５ａと金属パッド３４の電気的接続位置を変更した構造を示している。図３０は、図２３で示した金属ワイヤ３５ａと金属パッド３４の電気的接続位置を変更した構造を示している。図３１は、図２４で示した突起状電極３５となる金属柱３５ｂと金属パッド３４の電気的接続位置を変更した構造を示している。
【００８１】
図２８〜図３１に示した突起状電極３５（３５ａ、３５ｂ）の表面には、第２実施形態で説明した下地金属層４１とはんだ層４２が形成される。また、突起状電極３５を引出配線４４の再配置領域に接続させる構造において、突起状電極３５の表面のうちカバー膜３２に埋め込まれる部分にも下地金属層４１の各層の全部又は一部を形成してもよく、その一例を図３２に示す。
【００８２】
なお、図２８〜図３２において、図１７〜図２５と同じ符号は図１７〜図２５と同じ要素を示している。
接続位置が変更された突起状電極３５とセラミック基板上の配線との接続状態を例示すると、図３３(a) に示すようになる。図３３(a) に示したセラミック基板１は、第１実施形態の図７(a) に示した構造を有しており、セラミック基板１上の配線３の表面にはNiP 層５等が形成されている。この場合、突起状電極３５は、はんだ層４２を介して配線３に接続されている。図３３(b) は、カバー膜３２に覆われる部分にも下地金属膜４１が形成された突起状電極３５と配線３の接続を示している。
【００８３】
次に、半導体ウェハ５０上への再配置配線４４の形成から半導体ウェハ５０の分割までの工程を説明する。
図３４(a) に示す構造は次のような工程を経て形成される。
まず、複数の半導体装置３１が形成された半導体ウェハ５０を用意する。各半導体装置３１は無機絶縁膜３８と下地カバー膜３９に覆われている。そして、下地カバー膜３９及び無機絶縁膜３８をパターニングして金属パッド３４の上に図２９に示したような開口部３８ａを形成することにより、金属パッド３４を露出させる。続いて、開口部３８ａ内と下地カバー膜３９の上にアルミニウム、金、銅などの金属膜を形成した後に、その金属膜をパターニングして図２８に示したような複数の再配置配線（金属パターン）４４を形成する
次に、図３４(b) に示すように、再配置配線４４のそれぞれの再配置領域上に突起状電極３５を接続する。それらの突起状電極３５は、第２実施形態と同じ方法で形成される。
【００８４】
次に、図３４(c) に示すように、突起状電極３５の上部が露出するように、再配置配線４４と下地カバー膜３９の上にカバー膜３２を形成する。この後に、カバー膜３２が感光性材料の場合にはパターニングして各半導体装置３１の上に残す。
続いて、図３４(d) に示すように、カバー膜３２から露出した複数の突起状電極３５の表面に、図１９(a) 〜(d) に示したような下地金属層４１とはんだ層４２を形成する。なお、下地カバー膜３９及びカバー膜３２を形成する前に、図３２に示すように、下地金属層４１の全層又は一部の層を突起状電極３５の表面に予め形成しておいてもよい。
【００８５】
その後に、半導体ウェハ５０をレーザ切断又はダイシングすることにより、各半導体装置３１を分離する。
これにより、図２９、図３０、図３１に示した構造を有するチップ状の半導体装置３１の形成が終了する。
（第４の実施の形態）
本実施形態では、外部接続端子として突起状の電極を持ち且つ半導体基板の露出面積を低減する構造とその形成方法について説明する。
（ｉ）半導体基板の上面及び背面に被覆膜を形成する構造
図３５、図３６、図３７は、それぞれ図１８，図２３、図２４に示した半導体基板３６の下面にアンダー被覆膜４６を形成した構造を示す断面図である。
【００８６】
アンダー被覆膜４６は、例えばポリイミド、ベンゾシクロブテン、ビスマルイミド、シリコーン樹脂、エポキシ樹脂のような樹脂、又は、銅（Cu）、チタン（Ti）、アルミニウム（Al）、ニッケル（Ni）のような金属から構成される。
次に、図３５に示した半導体装置３１の形成工程について説明する。
まず、第２実施形態で示した図２２(b) の状態から、半導体ウェハ５０の下面に樹脂又は金属からなるアンダー被覆膜４６を図３８(a) に示すように形成する。そのような樹脂は、スピンコート、ディスペンス、印刷、モールド、ラミネート等の方法によって半導体ウェハ５０の下面に形成される。また、そのような金属は、スパッタ、めっき、ラミネートなどの方法によって半導体ウェハ５０の下面に形成される。
【００８７】
その後に、図３８(b) に示すように、半導体ウェハ５０をダイシングすることにより、各半導体装置３１を分離する。
これにより、図１８に示した構造を有するチップ状の半導体装置の形成が終了する。
なお、突起状電極３５表面上に形成されるはんだ層は、略球形であってもよい。例えば図３６、図３７では突起状電極３５表面上には外形が柱状又は針状のはんだ層４２が形成されているが、図３９(a),(b) に示すように略球状としてもよい。外形が略球状のはんだ層４２は、めっき法、ボール搭載法、印刷法などによって形成される。
（ii）基板の上面及び側面に被覆膜を形成する構造
図４０、図４１、図４２は、それぞれ図１８，図２３、図２４に示した半導体基板３６の側面にサイド被覆膜４７を形成した構造を示す断面図である。
【００８８】
サイド被覆膜４７は、例えばポリイミド、ベンゾシクロブテン、ビスマルイミド、シリコーン樹脂、エポキシ樹脂等の樹脂、又は、Cu、Ti、Al、Ni等の金属から構成される。
次に、図４０に示した半導体装置３１の形成工程について説明する。
図４３(a) は、図２１(c) と同じく、半導体ウェハ５０に複数形成された半導体装置３１の金属パッド３４上に突起状電極３５である金属ワイヤ３５ａを接続した状態を示している。
【００８９】
続いて、図４３(b) に示すように、半導体ウェハ５０の半導体装置３１の周囲のスクライブラインに沿って深さ２００〜４００μｍの溝５１を形成する。溝５１の形成はブレードを用いる方法だけでなくエッチングを用いる方法もある。
さらに、図４３(c) に示すように、溝５１と金属ワイヤ３５ａと半導体装置３１を覆う樹脂膜４７ａを半導体ウェハ５０上に形成する。そのような樹脂膜４７ａは、スピンコート、ディスペンス、印刷、モールドなどの方法によって形成される。
【００９０】
その後に、図４４(a) に示すように、半導体ウェハ５０の下面をＣＭＰ（化学機械研磨）法或いはバックグラインド法により溝５１の底部に達するまで研磨する。この段階で、半導体ウェハ５０に形成された複数の半導体装置３１は実質的に分割されるが、樹脂膜４７ａを介して互いに接続されている。なお、金属ワイヤ３５ａは樹脂膜４７ａにより保護されている。
【００９１】
続いて、図４４(b) に示すように、金属ワイヤ３５ａの上部が露出するまで樹脂膜４７ａをエッチングして薄層化する。
その後に、図４４(c) に示すように、溝５１内の樹脂膜４７ａを切断して半導体装置３１を分離すると、半導体装置３１を構成する半導体基板３６の側面には樹脂膜４７ａがサイド被覆層４７として残り、また、半導体装置の上に残った樹脂層４６ａをカバー膜３２として残る。
【００９２】
これにより、図４０に示した構造を有するチップ状の半導体装置の形成が終了する。
なお、図４５、図４６、図４７は、テーパー付きのブレードを用いて溝５１を形成する工程を経て形成された半導体基板３６を示し、その側面にはテーパー３６ａが形成されている。
【００９３】
また、突起状電極３５表面上に形成されるはんだ層は、略球形であってもよい。例えば図４０、図４２では突起状電極３５表面上には外形が柱状又は針状のはんだ層４２が形成されているが、図４８(a),(b) に示すように略球状としてもよい。外形が略球状のはんだ層４２は、めっき法、ボール搭載法、印刷法などによって形成される。
（iii)基板の上面、背面及び側面に被覆膜を形成する構造
図４９、図５０、図５１は、それぞれ図１８，図２３、図２４に示した半導体基板３６の下面にアンダー被覆膜４６を、側面にサイド被覆膜４７をそれぞれ形成した構造を有する断面図である。
【００９４】
アンダー被覆膜４６とサイド被覆膜４７は、例えばポリイミド、ベンゾシクロブテン、ビスマルイミド、シリコーン樹脂、エポキシ樹脂のような樹脂、又は、Cu、Ti、Al、Niのような金属から構成される。
次に、図４９に示した半導体装置３１の形成工程について説明する。
まず、図４４(b) に示したように、半導体ウェハ５０に溝５１を形成し、その後に樹脂４７ａを形成し、さらに半導体ウェハ５０の下面をＣＭＰ法又はバックグラインド法により研磨する。
【００９５】
続いて、図５２(a) に示すように、半導体ウェハ５０の下面に樹脂又は金属からなるアンダー被覆膜４６を形成する。そのような樹脂は、スピンコート、ディスペンス、印刷、モールドなどの方法によって半導体ウェハ５０の下面に形成される。また、そのような金属は、スパッタ、めっき、ラミネートなどの方法によって半導体ウェハ５０の下面に形成される。
【００９６】
さらに、図５２(b) に示すように、金属ワイヤ３５ａの上部を露出するまで樹脂膜４７ａを薄層化する。
その後に、図５２(c) に示すように、溝５１内の樹脂膜４７ａとアンダー被覆層４７を切断して半導体装置３１をチップ状に分割すると、アンダー被覆層４７は、そのまま半導体装置３１の下を覆い、さらに半導体装置３１の側面に残された樹脂層４７ａはサイド被覆層４７となり、また、半導体装置の上に残った樹脂層４７ａはカバー膜３２となる。
【００９７】
これにより、図４９に示した構造を有するチップ状の半導体装置の形成が終了する。
なお、図５３、図５４、図５５は、テーパー付きのブレードを用いて溝５１を形成することによって得られた半導体装置３１を示し、その側面にはテーパー３６ａが形成されている。
【００９８】
また、突起状電極３５表面上に形成されるはんだ層４２は、略球形であってもよい。例えば図４９、図５０、図５１では突起状電極３５表面上には外形が柱状又は針状のはんだ層４２が形成されているが、図５５(a),(b) に示すように略球状としてもよい。外形が略球状のはんだ層４２は、めっき法、ボール搭載法、印刷法などによって形成される。
【００９９】
なお、上記した被覆膜４６，４７は、図２８〜図３４に示した再配置配線４４を有する半導体装置３１の下面や側面に形成してもよい。
（付記１）基板上又は基板上の絶縁膜の上に形成された電極と、
前記電極上にバリアメタルとして形成されてリン又はホウ素のいずれかの第１元素を含有する第１元素含有ニッケル層と、
前記第１元素含有ニッケル層の上に形成され且つ前記第１元素を前記ニッケル第１元素合金層よりも多く含む高第１元素含有ニッケル層と、
前記高第１元素含有ニッケル層の上に形成されたニッケル錫合金層と、
前記ニッケル錫合金層の上に形成された錫合金層と、
前記錫合金層の上に形成された錫合金はんだ層と
を有することを特徴とする外部接続端子。
（付記２）前記ニッケル錫合金層と前記錫合金はんだ層には、それぞれ銅が含まれていることを特徴とする付記１に記載の外部接続端子。
（付記３）前記錫合金層は、錫パラジウム層であることを特徴とする付記１に記載の外部接続端子。
（付記４）前記前記第１元素含有ニッケル層は、前記第１元素を１〜１５ｗｔ．％で含有していることを特徴とする付記１に記載の外部接続端子。
（付記５）前記錫合金層は、錫を５２ｗｔ．％以下の濃度で含有していることを特徴とする付記１に記載の外部接続端子。
（付記６）基板上又は基板上の絶縁膜の上に形成された電極と、
前記電極上にバリアメタルとして形成されてリン又はホウ素のいずれかの第１元素を含有する第１元素含有ニッケル銅層と、
前記第１元素含有ニッケル銅層の上に形成され且つ前記第１元素を前記第１元素含有ニッケル銅層よりも多く含む高第１元素含有ニッケル銅層と、
前記高第１元素含有ニッケル銅層の上に形成されたニッケル銅錫合金層と、
前記ニッケル銅錫合金層の上に形成された錫合金はんだ層と
を有することを特徴とする外部接続端子。
（付記７）前記錫合金はんだ層は、銅を含んでいることを特徴とする付記６に記載の外部接続端子。
（付記８）前記第１元素含有ニッケル銅層は、前記第１元素を１〜１５ｗｔ％で含有していることを特徴とする付記６に記載の外部接続端子。
（付記９）前記ニッケル銅錫合金層は、錫を５２ｗｔ．％以下で含有していることを特徴とする付記６に記載の外部接続端子。
（付記１０）前記錫合金はんだ層は、錫を５ｗｔ％以上含むことを特徴とする付記１又は付記６に記載の外部接続端子。
（付記１１）前記基板は、半導体基板又は絶縁基板であることを特徴とする付記１又は付記６に記載の外部接続端子。
（付記１２）前記電極は、銅若しくはアルミニウムを主成分とする導電体又はアルミニウム又は銅のいずれかから構成されることを特徴とする付記１又は付記６に記載の外部接続端子。
（付記１３）前記電極は、前記基板上又は前記絶縁膜上の金属パターンに電気的に接続される突起状電極であることを特徴とする付記１又は付記６に記載の外部接続端子。
（付記１４）前記突起状電極は、ワイヤ状、円柱又は多角形柱状の形状を有していることを特徴とする付記１３に記載の外部接続端子。
（付記１５）前記突起状電極は、銅、金又はパラジウムから構成されることを特徴とする付記１３に記載の外部接続端子。
（付記１６）前記基板は半導体素子が形成された半導体基板であり、前記金属パターンは前記絶縁膜の上面に形成され、前記金属パターン上には引出配線が接続され、該引出配線の上には前記突起状電極が接続されていることを特徴とする付記１３に記載の外部接続端子。
（付記１７）前記金属パターンは、有機絶縁材よりなるカバー膜によって覆われ、該カバー膜に形成された第１開口を通して該カバー膜から前記突起状電極が突出していることを特徴とする付記１６に記載の外部接続端子。
（付記１８）前記金属パターンを露出する第２開口が形成された無機絶縁膜が前記絶縁膜上に形成され、該無機絶縁膜の上には前記引出配線が形成され、前記引出電極は前記無機絶縁膜の前記第２開口を通して前記金属パターンに接続されることを特徴とする付記１７に記載の外部接続端子。
（付記１９）前記半導体基板の側面と下面の少なくとも一方には有機絶縁材又は金属よりなる被覆膜が形成されていることを特徴とする付記１１又は付記１６に記載の外部接続端子。
（付記２０）前記有機絶縁材は、室温で２４時間の吸湿率が０．２％以下の材料から形成されていることを特徴とする付記１７又は付記１９に記載の外部接続端子。
（付記２１）前記有機絶縁材は、ベンゾシクロブテン、ビスマルイミド、シリコーン樹脂、エポキシ樹脂のいずれかであることを特徴とする付記１７又は付記１９に記載の外部接続端子。
（付記２２）前記突起状電極の表面のうち、前記カバー膜から突出した部分にのみ前記バリアメタルから前記錫合金はんだ層までが形成されていることを特徴とする付記１７に記載の外側接続端子。
（付記２３）前記突起状電極の表面のうち前記カバー膜に覆われる下部表面に前記第１元素含有ニッケル層が形成され、且つ前記カバー膜から突出した上部表面において前記第１元素含有ニッケル層から前記錫合金はんだ層までが形成されることを特徴とする付記１７に記載の外部接続端子。
（付記２４）前記突起状電極の表面のうち前記カバー膜に覆われる下部表面に前記第１元素含有ニッケル銅層が形成され、且つ前記カバー膜から突出した上部表面において前記第１元素含有ニッケル銅層から前記錫合金はんだ層までが形成されることを特徴とする付記１７に記載の外部接続端子。
（付記２５）前記錫合金層の厚みは１０〜２００ｎｍであることを特徴とする付記１に記載の外部接続端子。
（付記２６）前記高第１元素含有ニッケル層の厚みは５０〜５００ｎｍであることを特徴とする付記１に記載の外部接続端子。
（付記２７）前記高第１元素含有ニッケル銅層の厚みは１０〜５００ｎｍであることを特徴とする付記６に記載の外部接続端子。
（付記２８）前記錫合金はんだ層は、略球状、略柱状又は略針状の外形を有することを特徴とする付記１又は付記６に記載の外部接続端子。
（付記２９）半導体基板の上に形成された層間絶縁膜と、
前記層間絶縁膜の上に形成された金属パターンと、
前記金属パターンを露出する第１開口が形成された無機絶縁膜と、
前記第１開口を通して前記金属パターンに電気的に接続される突起状電極と、
前記無機絶縁膜の上に形成されて前記突起状電極の少なくとも上部を露出する第２開口を有する有機絶縁膜と、
前記突起状電極の少なくとも前記上部の表面上に形成された下地金属層及びはんだ層と、
前記半導体基板の下面と側面の少なくとも一方に形成された樹脂又は金属からなる被覆膜と
を有することを特徴とする半導体装置。
（付記３０）前記第１開口と前記第２開口は重ねて形成され、前記突起状電極は前記金属パターンに直に接続されることを特徴とする付記は、前記無機絶縁膜の上に形成された金属製パッドに接続された引出配線であることを特徴とする付記２９に記載の半導体装置。
（付記３１）前記第１開口と前記第２開口は離れて形成され、
前記無機絶縁膜上に形成されて前記第１開口を通して前記金属パターンに接続され且つ前記第２開口の下で前記突起状電極が接続される該引出配線を有する
こをと特徴とする付記２９に記載の半導体装置。
（付記３２）前記有機絶縁膜と前記無機絶縁膜の間には、有機絶縁材よりなる下地カバー膜が形成されていることを特徴とする付記２９に記載の半導体装置。
（付記３３）前記有機絶縁膜は、室温で２４時間の吸湿率が０．５％以下の材料から形成されていることを特徴とする付記２９に記載の半導体装置。
（付記３４）前記有機絶縁膜は、ベンゾシクロブテン、ビスマルイミド、シリコーン樹脂、エポキシ樹脂のいずれかであることを特徴とする付記２９に記載の半導体装置。
【０１００】
【発明の効果】
以上述べたように本発明によれば、電極の上に、順に、リン又はホウ素含有ニッケル層と、このリン又はホウ素含有ニッケル層よりもリン又はホウ素を多く含む高リン又は高ホウ素含有ニッケル層と、ニッケル錫合金層と、錫リッチな錫合金層と、錫合金はんだ層を形成して外部接続端子を構成するか、又は、電極上に、順に、リン又はホウ素含有ニッケル銅層と、このリン又はホウ素含有ニッケル銅層よりもリン又はホウ素を多く含む高リン又は高ホウ素含有ニッケル銅層と、ニッケル銅錫合金層と、錫合金はんだ層とを形成することにより外部接続端子をｐ構成している。
【０１０１】
そのような外部接続端子によれば、錫合金はんだ層をその融点以上に加熱溶融した後に、外部接続端子を脆くするようなカーケンダルボイドは発生しないので、各層の密着性を良くして、外部接続端子の信頼性を高くすることができる。
また、本発明によれば、突起状電極を有するチップ状の半導体装置において、半導体基板の下面と側面の少なくとも一方に有機絶縁材又は金属よりなる被覆膜を形成したので、半導体基板の下面や側面でのチッピングやクラックが生じにくくなり、半導体回路の損傷を防止して半導体装置の歩留まりを向上することができる。
【図面の簡単な説明】
【図１】図１は、従来の第１の接続端子の構造を示す断面図である。
【図２】図２(a),(b) は、従来の第１の接続端子の形成工程を示す断面図である。
【図３】図３は、従来の第１の接続端子の加熱後の層構造を示す断面図である。
【図４】図４は、従来の第１の接続端子の加熱後にはんだが剥離された状態の層構造を示す断面図である。
【図５】図５(a),(b) は、従来の第２の接続端子の形成工程を示す断面図である。
【図６】図６(a) 〜(d) は、本発明の第１実施形態に係る第１の外部接続端子の形成工程を示す断面図（その１）である。
【図７】図７(a),(b) は、本発明の第１実施形態に係る第１の外部接続端子の形成工程を示す断面図（その２）である。
【図８】図８は、本発明の第１実施形態に係る第１の外部接続端子におけるはんだ界面合金の形成温度プロファイルである。
【図９】図９は、本発明の第１実施形態に係る第１の外部接続端子において、加熱時間を過剰にした場合の配線上の層構造を示す断面図である。
【図１０】図１０は、本発明の第１実施形態に係る第１の接続端子を有する半導体装置を示す断面図である。
【図１１】図１１(a),(b) は、本発明の第１実施形態に係る第２の外部接続端子の形成工程を示す断面図である。
【図１２】図１２は、本発明の第１実施形態に係る第２の外部接続端子による配線間接続状態を示す断面図である。
【図１３】図１３は、本発明の第１実施形態に係る第２の外部接続端子を有する半導体装置を示す断面図である。
【図１４】図１４(a),(b) は、本発明の第１実施形態に係る第３の外部接続端子の形成工程を示す断面図である。
【図１５】図１５は、本発明の第１実施形態に係る第３の外部接続端子による配線間接続状態を示す断面図である。
【図１６】図１６は、本発明の第１実施形態に係る第３の外部接続端子を有する半導体装置を示す断面図である。
【図１７】図１７は、本発明の第２実施形態に係る半導体装置の平面図である。
【図１８】図１８は、本発明の第２実施形態に係る第１の半導体装置の断面図である。
【図１９】図１９(a) 〜(d) は、本発明の第２実施形態に係る半導体装置の外部接続端子の構造を示す断面図である。
【図２０】図２０(a) 〜(d) は、本発明の第２実施形態に係る半導体装置の外部接続端子の構造の初期状態を示す断面図である。
【図２１】図２１(a) 〜(c) は、本発明の第２実施形態に係る半導体装置の形成工程を示す断面図（その１）である。
【図２２】図２２(a) 〜(c) は、本発明の第２実施形態に係る半導体装置の形成工程を示す断面図（その２）である。
【図２３】図２３は、本発明の第２実施形態に係る第２の半導体装置の断面図である。
【図２４】図２４は、本発明の第２実施形態に係る第３の半導体装置の断面図である。
【図２５】図２５(a),(b) は、本発明の第２実施形態に係る半導体装置の外部接続端子の他の構造を示す断面図である。
【図２６】図２６(a),(b) は、本発明の第２実施形態に係る第４、第５の半導体装置を示す断面図である。
【図２７】図２７(a),(b) は、本発明の第２実施形態に係る半導体装置の外部接続端子とセラミック回路基板上の配線との接続状態を示す断面図である。
【図２８】図２８は、本発明の第３実施形態に係る半導体装置の平面図である。
【図２９】図２９は、本発明の第３実施形態に係る第１の半導体装置の断面図である。
【図３０】図３０は、本発明の第３実施形態に係る第２の半導体装置の断面図である。
【図３１】図３１は、本発明の第３実施形態に係る第３の半導体装置の断面図である。
【図３２】図３２は、本発明の第３実施形態に係る半導体装置の外部端子の接続状態を示す断面図である。
【図３３】図３３(a),(b) は、本発明の第３実施形態に係る半導体装置の外部接続端子とセラミック回路基板上の配線との接続状態を示す断面図である。
【図３４】図３４(a) 〜(d) は、本発明の第３実施形態に係る半導体装置の形成工程を示す断面図である。
【図３５】図３５は、本発明の第４実施形態に係る第１の半導体装置の断面図である。
【図３６】図３６は、本発明の第４実施形態に係る第２の半導体装置の断面図である。
【図３７】図３７は、本発明の第４実施形態に係る第３の半導体装置の断面図である。
【図３８】図３８(a),(b) は、本発明の第４実施形態に係る第１、第２又は第３の半導体装置の形成工程を示す断面図である。
【図３９】図３９(a),(b) は、本発明の第４実施形態に係る第４、第５の半導体装置の断面図である。
【図４０】図４０は、本発明の第４実施形態に係る第６の半導体装置の断面図である。
【図４１】図４１は、本発明の第４実施形態に係る第７の半導体装置の断面図である。
【図４２】図４２は、本発明の第４実施形態に係る第８の半導体装置の断面図である。
【図４３】図４３(a) 〜(c) は、本発明の第４実施形態に係る第６、第７又は第８の半導体装置の形成工程を示す断面図（その１）である。
【図４４】図４４(a) 〜(c) は、本発明の第４実施形態に係る第６、第７又は第８の半導体装置の形成工程を示す断面図（その２）である。
【図４５】図４５は、本発明の第４実施形態に係る第９の半導体装置の断面図である。
【図４６】図４６は、本発明の第４実施形態に係る第１０の半導体装置の断面図である。
【図４７】図４７は、本発明の第４実施形態に係る第１１の半導体装置の断面図である。
【図４８】図４８(a),(b) は、本発明の第４実施形態に係る第１２、第１３の半導体装置の断面図である。
【図４９】図４９は、本発明の第４実施形態に係る第１２の半導体装置の断面図である。
【図５０】図５０は、本発明の第４実施形態に係る第１３の半導体装置の断面図である。
【図５１】図５１は、本発明の第４実施形態に係る第１４の半導体装置の断面図である。
【図５２】図５２(a) 〜(c) は、本発明の第４実施形態に係る第１２、第１３又は第１４の半導体装置の形成工程を示す断面図である。
【図５３】図５３は、本発明の第４実施形態に係る第１５の半導体装置の断面図である。
【図５４】図５４は、本発明の第４実施形態に係る第１６の半導体装置の断面図である。
【図５５】図５５は、本発明の第４実施形態に係る第１７の半導体装置の断面図である。
【図５６】時５６(a),(b) は、本発明の第４実施形態に係る第１８，１９の半導体装置の断面図である。
【符号の説明】
１…セラミック（絶縁）基板、２…レジスト、３…配線（金属パターン）、５…NiP 層、５ａ…高P-Ni層、５ｂ…Sn層、６…Pd層、７…Au層、８…Sn合金はんだ層、８ａ…高Sn-Pd 層、９…基板、１０…配線、１１…半導体装置、１３…半導体基板、１４…ＭＯＳトランジスタ、１５…層間絶縁膜、１６…保護絶縁膜、１７…フィールド絶縁膜、１８…NiCuP 層、１８ａ…高P-NiCu層、１８ｂ…NiCuSn層、１９…Au層、２０…Sn合金はんだ層、２１…NiP 層、２１ａ…高P-Ni層、２１ｂ…NiCuSn層、２２…Au層、２３…SnCuAgはんだ層、２４…NiCuP 層、２４ａ…高P-NiCu層、２４ｂ…NiCuSn層、３１半導体装置、３２…カバー膜、３３…開口部、３４…金属パッド（金属パターン）、３５…突起状電極、３５ａ…金属ワイヤ、３５ｂ…金属柱、３６…半導体基板、３７…層間絶縁膜、３８…無機絶縁膜、３９…下地カバー膜、４１…下地金属膜、４１ａ…NiP 層、４１ｂ…高P-Ni層、４１ｃ…NiSn合金層、４１ｄ…高Sn含有層、４１ｅ…NiCuP 層、４１ｆ…高P-NiCu層、４１ｇ…NiCuSn層、４１ｈ…NiP 層、４１ｉ…高P-Ni層、４１ｊ…NiCuSn層、４１ｋ…NiCuP 層、４１ｍ…高P-NiCu層、４１ｎ…NiCuSn層、４１ｐ…NiP 層、４１ｑ…Pb層、４１ｒ…Au層、４１ｓ…NiCuP 層、４１ｔ…Au又はPd層、４１ｕ…NiP 層、４１ｖ…Au又はPd層、４１ｗ…NiCuP 層、４１ｘ…Au又はPd層、４２…はんだ層、４４…引出配線（金属パターン）、４６…アンダー被覆膜、４７…サイド被覆膜、４７ａ…樹脂膜。
Claims (3)
- 基板上又は基板上の絶縁膜の上に形成された電極と、
前記電極上に形成されてリン又はホウ素のいずれかの第１元素を含有する第１元素含有ニッケル層と、
前記第１元素含有ニッケル層の上に形成され且つ前記第１元素を前記第１元素含有ニッケル層よりも多く含む高第１元素含有ニッケル層と、
前記高第１元素含有ニッケル層の上に形成されたニッケル錫合金層と、
前記ニッケル錫合金層の上に形成されたパラジウムを含有する錫合金層と、
前記パラジウムを含有する錫合金層の上に形成された錫合金はんだ層と
を有することを特徴とする外部接続端子。 - 前記ニッケル錫合金層と前記錫合金はんだ層には、それぞれ銅が含まれていることを特徴とする請求項１に記載の外部接続端子。
- 前記錫合金層は、錫パラジウム層であることを特徴とする請求項１に記載の外部接続端子。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000402535A JP3910363B2 (ja) | 2000-12-28 | 2000-12-28 | 外部接続端子 |
| TW090115570A TW546740B (en) | 2000-12-28 | 2001-06-27 | External connection terminal and semiconductor device |
| US09/895,330 US6548898B2 (en) | 2000-12-28 | 2001-07-02 | External connection terminal and semiconductor device |
| KR1020010044363A KR100708279B1 (ko) | 2000-12-28 | 2001-07-24 | 외부 접속 단자 및 반도체 장치 |
| US10/374,965 US6784543B2 (en) | 2000-12-28 | 2003-02-28 | External connection terminal and semiconductor device |
| KR1020060113123A KR100692480B1 (ko) | 2000-12-28 | 2006-11-16 | 외부 접속 단자 및 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000402535A JP3910363B2 (ja) | 2000-12-28 | 2000-12-28 | 外部接続端子 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006224253A Division JP4425893B2 (ja) | 2006-08-21 | 2006-08-21 | 半導体装置 |
| JP2006291399A Division JP4597940B2 (ja) | 2006-10-26 | 2006-10-26 | 外部接続端子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002203925A JP2002203925A (ja) | 2002-07-19 |
| JP3910363B2 true JP3910363B2 (ja) | 2007-04-25 |
Family
ID=18866800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000402535A Expired - Fee Related JP3910363B2 (ja) | 2000-12-28 | 2000-12-28 | 外部接続端子 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6548898B2 (ja) |
| JP (1) | JP3910363B2 (ja) |
| KR (2) | KR100708279B1 (ja) |
| TW (1) | TW546740B (ja) |
Families Citing this family (125)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3524424B2 (ja) * | 1999-04-01 | 2004-05-10 | キヤノン株式会社 | マイクロ構造体アレイ用金型又は金型マスター、及びその作製方法 |
| JP3444245B2 (ja) * | 1999-09-03 | 2003-09-08 | 日本電気株式会社 | 無電解ニッケル／金メッキへのはんだ付け方法、配線構造体、回路装置及びその製造方法 |
| US6633154B1 (en) | 2000-01-04 | 2003-10-14 | William B. Duff, Jr. | Method and circuit for using polarized device in AC applications |
| JP3910363B2 (ja) * | 2000-12-28 | 2007-04-25 | 富士通株式会社 | 外部接続端子 |
| US6818545B2 (en) | 2001-03-05 | 2004-11-16 | Megic Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
| US20040130034A1 (en) * | 2001-06-13 | 2004-07-08 | Advanpack Solutions Pte Ltd. | Method for forming a wafer level chip scale package |
| JP2003037133A (ja) * | 2001-07-25 | 2003-02-07 | Hitachi Ltd | 半導体装置およびその製造方法ならびに電子装置 |
| EP1296374B1 (en) * | 2001-09-14 | 2012-09-05 | STMicroelectronics Srl | Process for bonding and electrically connecting microsystems integrated in several distinct substrates |
| US7099293B2 (en) * | 2002-05-01 | 2006-08-29 | Stmicroelectronics, Inc. | Buffer-less de-skewing for symbol combination in a CDMA demodulator |
| DE10157362B4 (de) * | 2001-11-23 | 2006-11-16 | Infineon Technologies Ag | Leistungsmodul und Verfahren zu seiner Herstellung |
| US6645567B2 (en) * | 2001-12-19 | 2003-11-11 | Intel Corporation | Electroless plating bath composition and method of using |
| JP2003198117A (ja) * | 2001-12-28 | 2003-07-11 | Matsushita Electric Ind Co Ltd | はんだ付け方法および接合構造体 |
| TWI245402B (en) * | 2002-01-07 | 2005-12-11 | Megic Corp | Rod soldering structure and manufacturing process thereof |
| JP4034107B2 (ja) * | 2002-04-17 | 2008-01-16 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP3819806B2 (ja) * | 2002-05-17 | 2006-09-13 | 富士通株式会社 | バンプ電極付き電子部品およびその製造方法 |
| US6911726B2 (en) * | 2002-06-07 | 2005-06-28 | Intel Corporation | Microelectronic packaging and methods for thermally protecting package interconnects and components |
| KR100476301B1 (ko) * | 2002-07-27 | 2005-03-15 | 한국과학기술원 | 전기도금법에 의한 반도체 소자의 플립칩 접속용 ｕｂｍ의형성방법 |
| US6905914B1 (en) | 2002-11-08 | 2005-06-14 | Amkor Technology, Inc. | Wafer level package and fabrication method |
| US7723210B2 (en) | 2002-11-08 | 2010-05-25 | Amkor Technology, Inc. | Direct-write wafer level chip scale package |
| US7253510B2 (en) * | 2003-01-16 | 2007-08-07 | International Business Machines Corporation | Ball grid array package construction with raised solder ball pads |
| US7271497B2 (en) * | 2003-03-10 | 2007-09-18 | Fairchild Semiconductor Corporation | Dual metal stud bumping for flip chip applications |
| JP4699704B2 (ja) * | 2003-03-18 | 2011-06-15 | 日本特殊陶業株式会社 | 配線基板 |
| JP4571781B2 (ja) * | 2003-03-26 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US7538440B2 (en) * | 2003-04-30 | 2009-05-26 | Intel Corporation | Method for improved high current component interconnections |
| US7276801B2 (en) * | 2003-09-22 | 2007-10-02 | Intel Corporation | Designs and methods for conductive bumps |
| US20050104208A1 (en) * | 2003-11-14 | 2005-05-19 | International Business Machines Corporation | Stabilizing copper overlayer for enhanced c4 interconnect reliability |
| JP2005286323A (ja) * | 2004-03-05 | 2005-10-13 | Ngk Spark Plug Co Ltd | 配線基板、半田部材付き配線基板及び配線基板の製造方法 |
| JP4006409B2 (ja) * | 2004-03-17 | 2007-11-14 | 新光電気工業株式会社 | 配線基板の製造方法 |
| US7451975B2 (en) * | 2004-03-18 | 2008-11-18 | Lexmark International, Inc. | Input tray and drive mechanism using a single motor for an image forming device |
| DE102004030800B4 (de) * | 2004-06-25 | 2017-05-18 | Epcos Ag | Verfahren zur Herstellung einer keramischen Leiterplatte |
| US6977213B1 (en) * | 2004-08-27 | 2005-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | IC chip solder bump structure and method of manufacturing same |
| JP2006100552A (ja) * | 2004-09-29 | 2006-04-13 | Rohm Co Ltd | 配線基板および半導体装置 |
| JP4679139B2 (ja) * | 2004-12-24 | 2011-04-27 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
| JP5066783B2 (ja) * | 2004-10-14 | 2012-11-07 | イビデン株式会社 | 多層プリント配線板及び多層プリント配線板の製造方法 |
| US7943861B2 (en) | 2004-10-14 | 2011-05-17 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing printed wiring board |
| JP4794154B2 (ja) * | 2004-10-14 | 2011-10-19 | イビデン株式会社 | 多層プリント配線板の製造方法 |
| JP4812296B2 (ja) * | 2004-12-24 | 2011-11-09 | イビデン株式会社 | プリント配線板およびプリント配線板の製造方法 |
| JP5166017B2 (ja) * | 2005-02-07 | 2013-03-21 | 株式会社東芝 | セラミックス配線基板の製造方法、およびそれを用いた半導体装置の製造方法 |
| DE102005009358B4 (de) * | 2005-03-01 | 2021-02-04 | Snaptrack, Inc. | Lötfähiger Kontakt und ein Verfahren zur Herstellung |
| US7233074B2 (en) * | 2005-08-11 | 2007-06-19 | Texas Instruments Incorporated | Semiconductor device with improved contacts |
| JP4569423B2 (ja) | 2005-08-31 | 2010-10-27 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US20070052105A1 (en) * | 2005-09-07 | 2007-03-08 | Rohm And Haas Electronic Materials Llc | Metal duplex method |
| JP5279180B2 (ja) * | 2005-10-03 | 2013-09-04 | ローム株式会社 | 半導体装置 |
| KR20080049807A (ko) * | 2005-10-03 | 2008-06-04 | 로무 가부시키가이샤 | 반도체 장치 |
| US7572681B1 (en) | 2005-12-08 | 2009-08-11 | Amkor Technology, Inc. | Embedded electronic component package |
| US8125081B2 (en) * | 2006-01-16 | 2012-02-28 | Nec Corporation | Semiconductor device, printed wiring board for mounting the semiconductor device and connecting structure for these |
| JP5107529B2 (ja) * | 2006-05-09 | 2012-12-26 | ラピスセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
| US7902660B1 (en) * | 2006-05-24 | 2011-03-08 | Amkor Technology, Inc. | Substrate for semiconductor device and manufacturing method thereof |
| EP2023384A4 (en) | 2006-05-29 | 2013-01-02 | Nec Corp | ELECTRONIC COMPONENT, SEMICONDUCTOR SEALING AND ELECTRONIC ARRANGEMENT |
| KR100733252B1 (ko) * | 2006-07-31 | 2007-06-28 | 삼성전기주식회사 | 고 신뢰성의 표면실장단자를 갖는 인쇄회로기판 및 그제조방법 |
| JP5036257B2 (ja) * | 2006-09-13 | 2012-09-26 | 京セラ株式会社 | 配線基板 |
| DE102006052202B3 (de) * | 2006-11-06 | 2008-02-21 | Infineon Technologies Ag | Halbleiterbauelement sowie Verfahren zur Herstellung eines Halbleiterbauelements |
| US20080136019A1 (en) * | 2006-12-11 | 2008-06-12 | Johnson Michael E | Solder Bump/Under Bump Metallurgy Structure for High Temperature Applications |
| JP5286893B2 (ja) * | 2007-04-27 | 2013-09-11 | 日立化成株式会社 | 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法 |
| TW200847882A (en) * | 2007-05-25 | 2008-12-01 | Princo Corp | A surface finish structure of multi-layer substrate and manufacturing method thereof. |
| US8709934B2 (en) * | 2007-06-05 | 2014-04-29 | Stats Chippac Ltd. | Electronic system with vertical intermetallic compound |
| US7727805B2 (en) * | 2007-06-11 | 2010-06-01 | Intel Corporation | Reducing stress in a flip chip assembly |
| TWI347643B (en) * | 2007-06-13 | 2011-08-21 | Advanced Semiconductor Eng | Under bump metallurgy structure and die structure using the same and method of manufacturing die structure |
| KR100850243B1 (ko) * | 2007-07-26 | 2008-08-04 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| CN101765913B (zh) * | 2007-07-30 | 2012-10-03 | Nxp股份有限公司 | 底部粗糙度减小的半导体部件的应力缓冲元件 |
| TWI343112B (en) * | 2007-08-08 | 2011-06-01 | Unimicron Technology Corp | Package substrate having electrical connection structure and method for fabricating the same |
| JP5113177B2 (ja) * | 2007-09-04 | 2013-01-09 | 京セラ株式会社 | 半導体素子およびその製造方法、ならびにその半導体素子を実装する実装構造体 |
| US8238114B2 (en) * | 2007-09-20 | 2012-08-07 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing same |
| US8293587B2 (en) | 2007-10-11 | 2012-10-23 | International Business Machines Corporation | Multilayer pillar for reduced stress interconnect and method of making same |
| JP2009099589A (ja) | 2007-10-12 | 2009-05-07 | Elpida Memory Inc | ウエハまたは回路基板およびその接続構造体 |
| US7952207B2 (en) * | 2007-12-05 | 2011-05-31 | International Business Machines Corporation | Flip-chip assembly with organic chip carrier having mushroom-plated solder resist opening |
| US8304909B2 (en) * | 2007-12-19 | 2012-11-06 | Intel Corporation | IC solder reflow method and materials |
| JP2009158830A (ja) * | 2007-12-27 | 2009-07-16 | Sanyo Electric Co Ltd | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 |
| US8247267B2 (en) | 2008-03-11 | 2012-08-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer level IC assembly method |
| EP2273621A4 (en) * | 2008-03-19 | 2011-07-13 | Furukawa Electric Co Ltd | TERMINAL FOR CONNECTOR AND METHOD FOR PRODUCING TERMINAL FOR CONNECTOR |
| EP2177646B1 (en) | 2008-10-17 | 2011-03-23 | ATOTECH Deutschland GmbH | Stress-reduced Ni-P/Pd stacks for bondable wafer surfaces |
| JP5306789B2 (ja) * | 2008-12-03 | 2013-10-02 | 日本特殊陶業株式会社 | 多層配線基板及びその製造方法 |
| KR101565551B1 (ko) * | 2009-01-07 | 2015-11-03 | 삼성전자 주식회사 | 플립칩 실장체 및 상기 플립칩 실장 방법 |
| JP5680342B2 (ja) * | 2009-09-02 | 2015-03-04 | Tdk株式会社 | めっき膜、プリント配線板及びモジュール基板 |
| JP2011138869A (ja) * | 2009-12-28 | 2011-07-14 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法及び多層配線基板 |
| JP2011138868A (ja) * | 2009-12-28 | 2011-07-14 | Ngk Spark Plug Co Ltd | 多層配線基板 |
| WO2011102040A1 (ja) * | 2010-02-19 | 2011-08-25 | 旭硝子株式会社 | 素子搭載用基板およびその製造方法 |
| JP5517694B2 (ja) * | 2010-03-29 | 2014-06-11 | 株式会社 日立パワーデバイス | 半導体装置 |
| JP5552957B2 (ja) * | 2010-08-17 | 2014-07-16 | Ｔｄｋ株式会社 | 端子構造、プリント配線板、モジュール基板及び電子デバイス |
| JP5552958B2 (ja) * | 2010-08-17 | 2014-07-16 | Ｔｄｋ株式会社 | 端子構造、プリント配線板、モジュール基板及び電子デバイス |
| KR101197987B1 (ko) * | 2010-08-18 | 2012-11-05 | 삼성전기주식회사 | 주석 합금 형성용 도금액 및 이를 이용한 주석 합금 피막의 형성방법 |
| JP2012109307A (ja) * | 2010-11-15 | 2012-06-07 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| US20120228011A1 (en) * | 2011-03-09 | 2012-09-13 | Chien-Wei Chang | Semiconductor Load Board |
| US20120261812A1 (en) * | 2011-04-14 | 2012-10-18 | Topacio Roden R | Semiconductor chip with patterned underbump metallization |
| KR101310256B1 (ko) | 2011-06-28 | 2013-09-23 | 삼성전기주식회사 | 인쇄회로기판의 무전해 표면처리 도금층 및 이의 제조방법 |
| FR2977383A1 (fr) * | 2011-06-30 | 2013-01-04 | St Microelectronics Grenoble 2 | Plot de reception d'un fil de cuivre |
| TWI430377B (zh) * | 2011-08-09 | 2014-03-11 | 國立交通大學 | 用於減緩介金屬化合物成長之方法 |
| JP5086485B1 (ja) * | 2011-09-20 | 2012-11-28 | Ｊｘ日鉱日石金属株式会社 | 電子部品用金属材料及びその製造方法 |
| JP5284526B1 (ja) * | 2011-10-04 | 2013-09-11 | Ｊｘ日鉱日石金属株式会社 | 電子部品用金属材料及びその製造方法 |
| JP5966874B2 (ja) * | 2012-01-27 | 2016-08-10 | Tdk株式会社 | 構造体、及びそれを含む電子部品、プリント配線板 |
| TWI493798B (zh) | 2012-02-03 | 2015-07-21 | Ｊｘ日鑛日石金屬股份有限公司 | Push-in terminals and electronic parts for their use |
| JP5923725B2 (ja) * | 2012-05-15 | 2016-05-25 | パナソニックＩｐマネジメント株式会社 | 電子部品の実装構造体 |
| JP6029435B2 (ja) | 2012-06-27 | 2016-11-24 | Ｊｘ金属株式会社 | 電子部品用金属材料及びその製造方法、それを用いたコネクタ端子、コネクタ及び電子部品 |
| JP6050664B2 (ja) | 2012-06-27 | 2016-12-21 | Ｊｘ金属株式会社 | 電子部品用金属材料及びその製造方法、それを用いたコネクタ端子、コネクタ及び電子部品 |
| JP5942074B2 (ja) * | 2012-06-29 | 2016-06-29 | 京セラ株式会社 | 配線基板 |
| TWI488733B (zh) * | 2012-10-04 | 2015-06-21 | Ｊｘ日鑛日石金屬股份有限公司 | Metal material for electronic parts and manufacturing method thereof |
| US9627344B2 (en) * | 2013-04-04 | 2017-04-18 | Rohm Co., Ltd. | Semiconductor device |
| JP5709326B2 (ja) * | 2013-05-02 | 2015-04-30 | ローム株式会社 | 半導体装置 |
| JP5779666B2 (ja) * | 2014-01-06 | 2015-09-16 | 株式会社 日立パワーデバイス | 自動車用パワーモジュール、自動車 |
| US9806046B2 (en) * | 2014-03-13 | 2017-10-31 | Taiwan Semiconductor Manufacturing Co., Ltd | Semiconductor device structure and manufacturing method |
| US20150262952A1 (en) * | 2014-03-13 | 2015-09-17 | Taiwan Semiconductor Manufacturing Co., Ltd | Bump structure and method for forming the same |
| US9576923B2 (en) | 2014-04-01 | 2017-02-21 | Ati Technologies Ulc | Semiconductor chip with patterned underbump metallization and polymer film |
| JP6485098B2 (ja) * | 2015-02-19 | 2019-03-20 | 富士通株式会社 | 電子デバイス及びその製造方法 |
| JP6459656B2 (ja) * | 2015-03-10 | 2019-01-30 | 株式会社村田製作所 | 接合用部材およびそれを用いた電子部品の実装方法 |
| JP6572673B2 (ja) * | 2015-08-13 | 2019-09-11 | 富士通株式会社 | 電子装置及び電子装置の製造方法 |
| JP6451866B2 (ja) * | 2015-11-16 | 2019-01-16 | 株式会社豊田中央研究所 | 接合構造体およびその製造方法 |
| MY192389A (en) | 2016-07-01 | 2022-08-18 | Intel Corp | Systems, methods, and apparatuses for implementing a pad on solder mask (posm) semiconductor substrate package |
| JP6634978B2 (ja) * | 2016-07-12 | 2020-01-22 | 富士通株式会社 | 半導体装置及びその製造方法 |
| KR102620535B1 (ko) * | 2016-09-06 | 2024-01-03 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| GB2569466B (en) * | 2016-10-24 | 2021-06-30 | Jaguar Land Rover Ltd | Apparatus and method relating to electrochemical migration |
| US11452513B2 (en) * | 2017-02-12 | 2022-09-27 | Illumix Surgical Canada Inc. | Malleable retractor |
| JP6967252B2 (ja) * | 2017-11-09 | 2021-11-17 | 株式会社クオルテック | 電子部品の製造方法、及び電子部品 |
| US10453817B1 (en) * | 2018-06-18 | 2019-10-22 | Texas Instruments Incorporated | Zinc-cobalt barrier for interface in solder bond applications |
| DE102018125300A1 (de) * | 2018-10-12 | 2020-04-16 | Osram Opto Semiconductors Gmbh | Elektronisches Bauteil und Verfahren zum Aufbringen von zumindest einem Lötpad auf ein elektronisches Bauteil |
| KR102617086B1 (ko) | 2018-11-15 | 2023-12-26 | 삼성전자주식회사 | Ubm을 포함하는 웨이퍼-레벨 반도체 패키지 |
| JP7101608B2 (ja) * | 2018-12-21 | 2022-07-15 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US11276632B2 (en) | 2018-12-24 | 2022-03-15 | Nepes Co., Ltd. | Semiconductor package |
| KR102264850B1 (ko) * | 2019-12-03 | 2021-06-15 | 현대모비스 주식회사 | 전력 반도체 칩 및 전력 반도체 모듈 |
| JP2021093417A (ja) * | 2019-12-09 | 2021-06-17 | イビデン株式会社 | プリント配線板、及び、プリント配線板の製造方法 |
| JP7015489B2 (ja) * | 2020-03-02 | 2022-02-03 | インテル・コーポレーション | マイクロ電子構造体における相互接続パッドの表面仕上げ材 |
| JP7619763B2 (ja) * | 2020-04-08 | 2025-01-22 | Koa株式会社 | 電子部品 |
| US12471424B2 (en) * | 2020-09-07 | 2025-11-11 | Beijing Boe Technology Development Co., Ltd. | Array substrate and manufacturing method therefor, display panel, and backlight module |
| KR102837298B1 (ko) * | 2020-12-22 | 2025-07-23 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
| TW202518607A (zh) * | 2023-10-30 | 2025-05-01 | 強茂股份有限公司 | 預成型封裝導線架的製造方法 |
| US20250142730A1 (en) * | 2023-10-30 | 2025-05-01 | Tong Hsing Electronic Industries, Ltd. | Power component submount and manufacturing method thereof |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4634638A (en) * | 1981-12-17 | 1987-01-06 | International Business Machines Corporation | High melting point copper-gold-tin brazing alloy for chip carriers |
| US5917707A (en) | 1993-11-16 | 1999-06-29 | Formfactor, Inc. | Flexible contact structure with an electrically conductive shell |
| US5112763A (en) * | 1988-11-01 | 1992-05-12 | Hewlett-Packard Company | Process for forming a Schottky barrier gate |
| EP0412259B1 (en) * | 1989-06-16 | 1995-09-27 | Matsushita Electric Industrial Co., Ltd. | Electronic devices, method for forming end terminations thereof and paste material for forming same |
| JPH03209725A (ja) | 1990-01-11 | 1991-09-12 | Matsushita Electric Ind Co Ltd | 半導体装置の突起電極形成方法 |
| JP3128878B2 (ja) | 1991-08-23 | 2001-01-29 | ソニー株式会社 | 半導体装置 |
| JP3032077B2 (ja) | 1992-04-21 | 2000-04-10 | 新光電気工業株式会社 | 半導体装置用ステム |
| JP3345529B2 (ja) | 1995-06-20 | 2002-11-18 | 日立化成工業株式会社 | ワイヤボンディング用端子とその製造方法並びにそのワイヤボンディング端子を用いた半導体搭載用基板の製造方法 |
| US6224690B1 (en) * | 1995-12-22 | 2001-05-01 | International Business Machines Corporation | Flip-Chip interconnections using lead-free solders |
| JPH09252022A (ja) * | 1996-03-15 | 1997-09-22 | Olympus Optical Co Ltd | 半導体装置 |
| JP3423855B2 (ja) * | 1996-04-26 | 2003-07-07 | 株式会社デンソー | 電子部品搭載用構造体および電子部品の実装方法 |
| JP3005202B2 (ja) * | 1997-02-10 | 2000-01-31 | 日本特殊陶業株式会社 | 電子部品をＡｕ−Ｓｉでロウ付けするための配線基板及びその製造方法 |
| JPH1197577A (ja) * | 1997-09-22 | 1999-04-09 | Matsushita Electron Corp | 半導体装置用ステムの製造方法 |
| JP2915888B1 (ja) * | 1998-01-28 | 1999-07-05 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
| JPH11307565A (ja) * | 1998-04-24 | 1999-11-05 | Mitsubishi Electric Corp | 半導体装置の電極およびその製造方法ならびに半導体装置 |
| JP2000022027A (ja) | 1998-06-29 | 2000-01-21 | Sony Corp | 半導体装置、その製造方法およびパッケージ用基板 |
| JP2000133739A (ja) | 1998-10-23 | 2000-05-12 | Eastern Co Ltd | 回路基板 |
| JP3209725B2 (ja) | 1999-02-15 | 2001-09-17 | 株式会社シンワコーポレーション | 梱包輸送容器の製品受け台 |
| JP3910363B2 (ja) * | 2000-12-28 | 2007-04-25 | 富士通株式会社 | 外部接続端子 |
-
2000
- 2000-12-28 JP JP2000402535A patent/JP3910363B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-27 TW TW090115570A patent/TW546740B/zh not_active IP Right Cessation
- 2001-07-02 US US09/895,330 patent/US6548898B2/en not_active Expired - Lifetime
- 2001-07-24 KR KR1020010044363A patent/KR100708279B1/ko not_active Expired - Fee Related
-
2003
- 2003-02-28 US US10/374,965 patent/US6784543B2/en not_active Expired - Lifetime
-
2006
- 2006-11-16 KR KR1020060113123A patent/KR100692480B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020121709A1 (en) | 2002-09-05 |
| KR100692480B1 (ko) | 2007-03-12 |
| KR100708279B1 (ko) | 2007-04-17 |
| US6784543B2 (en) | 2004-08-31 |
| TW546740B (en) | 2003-08-11 |
| US6548898B2 (en) | 2003-04-15 |
| KR20020055350A (ko) | 2002-07-08 |
| US20030151141A1 (en) | 2003-08-14 |
| JP2002203925A (ja) | 2002-07-19 |
| KR20070006630A (ko) | 2007-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3910363B2 (ja) | 外部接続端子 | |
| US6329222B1 (en) | Interconnect for packaging semiconductor dice and fabricating BGA packages | |
| JP3300839B2 (ja) | 半導体素子ならびにその製造および使用方法 | |
| TWI442532B (zh) | 積體電路元件與封裝組件 | |
| US7462558B2 (en) | Method for fabricating a circuit component | |
| JP5113177B2 (ja) | 半導体素子およびその製造方法、ならびにその半導体素子を実装する実装構造体 | |
| CN106847784B (zh) | 半导体器件 | |
| JP6572673B2 (ja) | 電子装置及び電子装置の製造方法 | |
| TW201208030A (en) | Wafer level package (WLP) device having bump assemblies including a barrier metal | |
| WO2000052755A1 (fr) | Panneau de cablage et son procede de production, dispositif a semi-conducteur et son procede de production ainsi qu'appareil electronique | |
| JP4121542B1 (ja) | 電子装置の製造方法 | |
| KR102210802B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI502666B (zh) | Electronic parts mounting body, electronic parts, substrate | |
| JP2009004454A (ja) | 電極構造体及びその形成方法と電子部品及び実装基板 | |
| JP4597940B2 (ja) | 外部接続端子 | |
| JP3868766B2 (ja) | 半導体装置 | |
| US6596611B2 (en) | Method for forming wafer level package having serpentine-shaped electrode along scribe line and package formed | |
| JP4115306B2 (ja) | 半導体装置の製造方法 | |
| US20060087039A1 (en) | Ubm structure for improving reliability and performance | |
| JP3700598B2 (ja) | 半導体チップ及び半導体装置、回路基板並びに電子機器 | |
| JP2001060760A (ja) | 回路電極およびその形成方法 | |
| JPH09205096A (ja) | 半導体素子およびその製造方法および半導体装置およびその製造方法 | |
| JP4425893B2 (ja) | 半導体装置 | |
| JP2012190939A (ja) | 半導体装置およびその製造方法 | |
| JP2021034600A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050615 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061026 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070124 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100202 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140202 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |