Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7621953B2 - 半導体装置の動作方法 - Google Patents
[go: Go Back, main page]

JP7621953B2 - 半導体装置の動作方法 - Google Patents

半導体装置の動作方法 Download PDF

Info

Publication number
JP7621953B2
JP7621953B2 JP2021542302A JP2021542302A JP7621953B2 JP 7621953 B2 JP7621953 B2 JP 7621953B2 JP 2021542302 A JP2021542302 A JP 2021542302A JP 2021542302 A JP2021542302 A JP 2021542302A JP 7621953 B2 JP7621953 B2 JP 7621953B2
Authority
JP
Japan
Prior art keywords
transistor
oxide
conductor
insulator
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021542302A
Other languages
English (en)
Other versions
JPWO2021038349A5 (ja
JPWO2021038349A1 (ja
Inventor
圭 高橋
健 青木
宗広 上妻
隆之 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2021038349A1 publication Critical patent/JPWO2021038349A1/ja
Publication of JPWO2021038349A5 publication Critical patent/JPWO2021038349A5/ja
Application granted granted Critical
Publication of JP7621953B2 publication Critical patent/JP7621953B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D87/00—Integrated devices comprising both bulk components and either SOI or SOS components on the same substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries
    • H02J7/60—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries including safety or protection arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45362—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates and drains only, e.g. in a cascode dif amp, only those forming the composite common source transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H10D86/215—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI comprising FinFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明の一態様は、半導体装置、及び半導体装置の動作方法に関する。また、本発明の一態様は、電池制御回路、電池保護回路、蓄電装置、及び電気機器に関する。
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、表示装置、発光装置、蓄電装置、撮像装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
蓄電装置（バッテリ、二次電池ともいう）は、小型の電気機器から自動車に至るまで幅広い分野で利用されるようになっている。電池の応用範囲が広がるにつれて、複数の電池セルを直列に接続したマルチセル構成のバッテリスタックを使ったアプリケーションが増えている。
蓄電装置は、過放電、過充電、過電流、または短絡といった充放電時の異常を把握するための回路を備えている。このように、電池の保護、及び制御を行う回路において、充放電時の異常を検知するため、電圧や電流等のデータを取得する。また、このような回路においては、観測されるデータに基づいて、充放電の停止やセル・バランシングなどの制御を行う。
特許文献１は、電池保護回路として機能する保護ＩＣについて開示している。特許文献１に記載の保護ＩＣでは、内部に複数のコンパレータ（比較器）を設け、参照電圧と、電池が接続された端子の電圧と、を比較して充放電時の異常を検出する構成について開示している。
特許文献２では、電界効果トランジスタを用いたコンパレータが示されている。
米国特許出願公開第２０１１－２６７７２６号明細書 特開２００９－７１６５３号公報
本発明の一態様は、新規な比較回路、新規な増幅回路、新規な電池制御回路、新規な電池保護回路、蓄電装置、半導体装置及び電気機器等を提供することを課題の一とする。または、本発明の一態様は、消費電力の低減を図ることができる、新規な構成の比較回路、増幅回路、電池制御回路、電池保護回路、蓄電装置、半導体装置及び電気機器等を提供することを課題の一とする。
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した課題、及び／又は他の課題のうち、少なくとも一つの課題を解決するものである。
本発明の一態様は、第１の出力端子と、第２の出力端子と、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、を有し、第１のトランジスタは、バックゲートを有し、第１のトランジスタのソースおよびドレインの一方は、第２のトランジスタのソースおよびドレインの一方と、第３のトランジスタのソースおよびドレインの一方と、に電気的に接続され、第３のトランジスタのソースおよびドレインの他方は、第１の出力端子に電気的に接続され、第２のトランジスタのソースおよびドレインの他方は、第２の出力端子に電気的に接続され、第２のトランジスタのゲートに与えられる信号と第３のトランジスタのゲートに与えられる信号の比較結果を第１の出力端子および第２の出力端子から出力する機能を有し、バックゲートに第１の電位が与えられる第１のステップと、バックゲートに第２の電位が与えられる第２のステップと、を有し、第１のステップにおいて第１の出力端子から出力される電位は、第２のステップにおいて第１の出力端子から出力される電位よりも低い半導体装置の動作方法である。
また、上記構成において、第１のトランジスタは、チャネル形成領域に酸化物半導体を有することが好ましい。
また、上記構成において、第１のトランジスタのソースとドレインの間を流れる電流は、第１のステップよりも第２のステップの方が低いことが好ましい。
また、上記構成において、第４のトランジスタ、第５のトランジスタおよび容量素子を有し、第４のトランジスタのソースおよびドレインの一方は、第１の出力端子に電気的に接続され、第５のトランジスタのソースおよびドレインの一方は、第４のトランジスタのゲートに電気的に接続され、容量素子の一方の電極は、第４のトランジスタのゲートに電気的に接続され、他方の電極は、第１の出力端子に電気的に接続され、第１のステップおよび第２のステップにおいて、第５のトランジスタはオフ状態であることが好ましい。
また、上記構成において、第１のトランジスタのソースおよびドレインの他方には低電位信号が与えられ、第４のトランジスタのソースおよびドレインの他方と、第５のトランジスタのソースおよびドレインの他方には、高電位信号が与えられることが好ましい。
または、本発明の一態様は、第１の入力端子と、第２の入力端子、第１の出力端子と、第２の出力端子と、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、選択回路と、を有し、第１のトランジスタはバックゲートを有し、選択回路は、２以上の電位から１を選択し、バックゲートに与える機能を有し、第２のトランジスタのゲートは、第１の入力端子に電気的に接続され、第３のトランジスタのゲートは、第２の入力端子に電気的に接続され、第１のトランジスタは、バックゲートを有し、第１のトランジスタのソースおよびドレインの一方は、第２のトランジスタのソースおよびドレインの一方と、第３のトランジスタのソースおよびドレインの一方と、に電気的に接続され、第３のトランジスタのソースおよびドレインの他方は、第１の出力端子に電気的に接続され、第２のトランジスタのソースおよびドレインの他方は、第２の出力端子に電気的に接続され、第１のトランジスタは、チャネル形成領域に酸化物半導体を有し、第１の入力端子に与えられる信号と第２の入力端子に与えられる信号の比較結果を第１の出力端子および第２の出力端子から出力する機能を有し、選択回路からバックゲートに与える電位を低くすることにより、第１の出力端子から出力される電位を低くする機能を有する半導体装置である。
また、上記構成において、第４のトランジスタ、第５のトランジスタおよび容量素子を有し、第４のトランジスタのソースおよびドレインの一方は、第１の出力端子に電気的に接続され、第５のトランジスタのソースおよびドレインの一方は、第４のトランジスタのゲートに電気的に接続され、容量素子の一方の電極は、第４のトランジスタのゲートに電気的に接続され、他方の電極は、第１の出力端子に電気的に接続されることが好ましい。
または、本発明の一態様は、上記に記載の半導体装置と、記憶装置と、二次電池と、を有し、二次電池の正極は、第１の入力端子に電気的に接続され、記憶装置は、第２の入力端子に電気的に接続され、記憶装置は、第２の入力端子に与えられる信号を保持する機能を有し、第１の入力端子に与えられる信号と第２の入力端子に与えられる信号の比較結果に応じて、二次電池の充電および放電のうち、一以上の制御を行う機能を有する蓄電システムである。
本発明の一態様により、新規な比較回路、新規な増幅回路、新規な電池制御回路、新規な電池保護回路、蓄電装置、半導体装置及び電気機器等を提供することができる。また、本発明の一態様により、消費電力の低減を図ることができる、新規な構成の比較回路、増幅回路、電池制御回路、電池保護回路、蓄電装置、半導体装置及び電気機器等を提供することができる。
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、及び／又は他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。
図１Ａおよび図１Ｂは回路の構成例である。
図２Ａは回路の構成例である。図２Ｂは回路の動作を説明するタイミングチャートである。
図３は回路の構成例である。
図４Ａ乃至図４Ｃは回路の構成例である。
図５は回路の動作を説明するタイミングチャートである。
図６Ａおよび図６Ｂは回路の構成例である。
図７は半導体装置の構成例を示す断面図である。
図８Ａ乃至図８Ｃはトランジスタの構造例を示す断面図である。
図９Ａはトランジスタの構造例を示す上面図である。図９Ｂおよび図９Ｃはトランジスタの構造例を示す断面図である。
図１０Ａはトランジスタの構造例を示す上面図である。図１０Ｂおよび図１０Ｃはトランジスタの構造例を示す断面図である。
図１１Ａはトランジスタの構造例を示す上面図である。図１１Ｂおよび図１１Ｃはトランジスタの構造例を示す断面図である。
図１２Ａはトランジスタの構造例を示す上面図である。図１２Ｂおよび図１２Ｃはトランジスタの構造例を示す断面図である。
図１３Ａはトランジスタの構造例を示す上面図である。図１３Ｂおよび図１３Ｃはトランジスタの構造例を示す断面図である。
図１４Ａはトランジスタの構造例を示す上面図である。図１４Ｂおよび図１４Ｃはトランジスタの構造例を示す断面図である。
図１５は半導体装置の構成例を示す断面図である。
図１６は半導体装置の構成例を示す断面図である。
図１７Ａおよび図１７Ｂは回路の構成例を示す図である。
図１８は回路の構成例を示す図である。
図１９は回路の構成例を示す図である。
図２０は半導体装置の構成例を示す断面図である。
図２１Ａ、図２１Ｂおよび図２１Ｃは半導体装置の構成例を示す断面図である。
図２２Ａおよび図２２Ｂは本発明の一態様の構成例を示す図である。
図２３Ａおよび図２３Ｂは本発明の一態様の構成例を示す図である。
図２４Ａは、蓄電システムの構成例を示す図である。図２４Ｂは、マイクロショート検出回路の構成例を示す図である。
図２５Ａは本発明の一態様の電気機器を説明する図である。図２５Ｂは本発明の一態様の電気機器を説明する図である。図２５Ｃは本発明の一態様の電気機器を説明する図である。図２５Ｄは本発明の一態様の電気機器を説明する図である。
図２６Ａは本発明の一態様の電気機器を説明する図である。図２６Ｂは本発明の一態様の電気機器を説明する図である。図２６Ｃは本発明の一態様の電気機器を説明する図である。
図２７Ａは本発明の一態様の電気機器を説明する図である。図２７Ｂは本発明の一態様の電気機器を説明する図である。図２７Ｃは本発明の一態様の電気機器を説明する図である。
図２８Ａは本発明の一態様の電気機器を説明する図である。図２８Ｂは本発明の一態様の電気機器を説明する図である。
図２９Ａは本発明の一態様のシステムの一例である。図２９Ｂおよび図２９Ｃは、二次電池と基板を示す図である。
図３０Ａ、図３０Ｂは本発明の一態様の半導体装置の実装例である。
図３１は本発明の一態様の電子機器の一例である。
図３２は、本発明の一態様を示す斜視図である。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
なお本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
また、図面等において示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。例えば、実際の製造工程において、エッチングなどの処理によりレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために図に反映しないことがある。
また、上面図（「平面図」ともいう）や斜視図などにおいて、図面をわかりやすくするために、一部の構成要素の記載を省略する場合がある。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
また、本明細書等において「端子」は例えば、配線、あるいは配線に接続される電極を指す場合がある。また、本明細書等において「配線」の一部を「端子」と呼ぶ場合がある。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、ソースおよびドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わるため、いずれがソースまたはドレインであるかを限定することが困難である。このため、本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、直接接続している場合と、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
また、本明細書などにおいて、「平行」とは、例えば、二つの直線が－１０°以上１０°以下の角度で配置されている状態をいう。従って、－５°以上５°以下の場合も含まれる。また、「垂直」および「直交」とは、例えば、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
なお、本明細書などにおいて、計数値および計量値に関して「同一」、「同じ」、「等しい」または「均一」などと言う場合は、明示されている場合を除き、プラスマイナス２０％の誤差を含むものとする。
また、本明細書において、レジストマスクを形成した後にエッチング処理を行う場合は、特段の説明がない限り、レジストマスクは、エッチング処理終了後に除去するものとする。
また、電圧は、ある電位と、基準の電位（例えば接地電位またはソース電位）との電位差のことを示す場合が多い。よって、電圧と電位は互いに言い換えることが可能な場合が多い。本明細書などでは、特段の明示が無いかぎり、電圧と電位を言い換えることができるものとする。
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する。よって、「半導体」を「絶縁体」に置き換えて用いることも可能である。この場合、「半導体」と「絶縁体」の境界は曖昧であり、両者の厳密な区別は難しい。したがって、本明細書に記載の「半導体」と「絶縁体」は、互いに読み換えることができる場合がある。
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する。よって、「半導体」を「導電体」に置き換えて用いることも可能である。この場合、「半導体」と「導電体」の境界は曖昧であり、両者の厳密な区別は難しい。したがって、本明細書に記載の「半導体」と「導電体」は、互いに読み換えることができる場合がある。
なお、本明細書等において、トランジスタの「オン状態」とは、トランジスタのソースとドレインが電気的に短絡しているとみなせる状態（「導通状態」ともいう。）をいう。また、トランジスタの「オフ状態」とは、トランジスタのソースとドレインが電気的に遮断しているとみなせる状態（「非導通状態」ともいう。）をいう。
また、本明細書等において、「オン電流」とは、トランジスタがオン状態の時にソースとドレイン間に流れる電流をいう場合がある。また、「オフ電流」とは、トランジスタがオフ状態である時にソースとドレイン間に流れる電流をいう場合がある。
また、本明細書等において、高電位信号とは、低電位信号よりも高い電位の電源電位を示す。また、低電位信号とは、高電位信号よりも低い電位の電源電位を示す。また、接地電位を高電位信号または低電位信号として用いることもできる。例えば高電位信号が接地電位の場合には、低電位信号は接地電位より低い電位であり、低電位信号が接地電位の場合には、高電位信号は接地電位より高い電位である。また、高電位信号を高電源電位と呼ぶ場合がある。また、低電位信号を低電源電位と呼ぶ場合がある。
また、本明細書等において、ゲートとは、ゲート電極およびゲート配線の一部または全部のことをいう。ゲート配線とは、少なくとも一つのトランジスタのゲート電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
また、本明細書等において、ソースとは、ソース領域、ソース電極、およびソース配線の一部または全部のことをいう。ソース領域とは、半導体層のうち、抵抗率が一定値以下の領域のことをいう。ソース電極とは、ソース領域に接続される部分の導電層のことをいう。ソース配線とは、少なくとも一つのトランジスタのソース電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
また、本明細書等において、ドレインとは、ドレイン領域、ドレイン電極、及びドレイン配線の一部または全部のことをいう。ドレイン領域とは、半導体層のうち、抵抗率が一定値以下の領域のことをいう。ドレイン電極とは、ドレイン領域に接続される部分の導電層のことをいう。ドレイン配線とは、少なくとも一つのトランジスタのドレイン電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置の例を説明する。本発明の一態様の半導体装置は多段に接続される増幅回路を有することが好ましい。
＜増幅回路の例１＞
図１Ａには、本発明の一態様の増幅回路の一例を示す。
図１Ａに示す増幅回路１１は、トランジスタ３１、トランジスタ３２、トランジスタ３４、トランジスタ４５、容量素子４１、容量素子４２、回路３０ａおよび回路３０ｂを有する。また、増幅回路１１は、端子ＶＤＤ、端子ＶＳＳ、端子ＢＩＡＳ１、端子ＶＢＧ、端子ＳＥＴ１、端子２１、端子２２、端子５１および端子５２を有する。回路３０ａおよび回路３０ｂは電流源としての機能を有する。
図１Ａに示す増幅回路が有するトランジスタは、ゲートに加えてバックゲート（第２のゲート）を有することが好ましい。
端子ＶＳＳには好ましくは低電位信号が与えられる。低電位信号として接地電位を用いることができる。端子ＶＤＤには好ましくは高電位信号が与えられる。
図１Ａに示す増幅回路１１は、比較回路としての機能を有する。端子２１には第１の入力信号が与えられ、端子２２には第２の入力信号が与えられる。増幅回路１１は端子２１と端子２２に与えられる入力信号を比較し、比較結果を端子５１および端子５２に出力する機能を有する。
端子５１および端子５２は例えば、他の回路へ電気的に接続され、端子５１および端子５２からの信号が他の回路へ与えられる。また複数段の増幅回路１１が接続される場合には例えば、端子５１および端子５２は次段の増幅回路１１に電気的に接続される。また、端子５１および端子５２の一方を浮遊状態としてもよい。
トランジスタ３１のゲートは端子２１に電気的に接続される。トランジスタ３２のゲートは端子２２に電気的に接続される。トランジスタ３１のゲートには端子２１からの信号が与えられ、トランジスタ３２のゲートには端子２２からの信号が与えられる。
ノードＮＤ５は、トランジスタ３１のソースおよびドレインの一方と、トランジスタ３２のソースおよびドレインの一方と、に電気的に接続される。トランジスタ３１のソースおよびドレインの他方は、ノードＮＤ３および端子５２に電気的に接続される。トランジスタ３２のソースおよびドレインの他方は、端子５１およびノードＮＤ６に電気的に接続される。トランジスタ３４のソースおよびドレインの一方は端子ＶＳＳに、他方はノードＮＤ５に、それぞれ電気的に接続される。
トランジスタ４５のソースおよびドレインの一方はトランジスタ３４のゲートおよびノードＮＤ４に、他方は端子ＢＩＡＳ１に、それぞれ電気的に接続される。トランジスタ３４のゲートには、トランジスタ４５を介して端子ＢＩＡＳ１より電位が与えられる。なお、トランジスタを介して電位が与えられる場合には、トランジスタの抵抗によりわずかに電圧降下が生じる場合がある。
容量素子４１の一方の電極は、端子５２およびノードＮＤ３に電気的に接続され、他方の電極は、トランジスタ３４のゲートおよびノードＮＤ４に電気的に接続される。容量素子４２の一方の電極は、端子５１およびノードＮＤ６に電気的に接続され、他方の電極は、トランジスタ３４のゲートおよびノードＮＤ４に電気的に接続される。
端子ＳＥＴ１にトランジスタ４５がオフ状態となる電位、例えば低電位信号を与えることによりノードＮＤ４は浮遊状態となる。容量素子４１および容量素子４２は、トランジスタ３１とトランジスタ３２の特性のばらつきによるノードＮＤ４の変動を抑制し、増幅回路１１の動作点を安定させる効果を備えている。
回路３０ａは、トランジスタ８３ａ、トランジスタ８４ａおよび容量素子８７ａを有する。トランジスタ８３ａのソースおよびドレインの一方は端子ＶＤＤに、他方は端子５２およびノードＮＤ３にそれぞれ電気的に接続される。トランジスタ８４ａのソースおよびドレインの一方は端子ＶＤＤに、他方はトランジスタ８３ａのゲートにそれぞれ電気的に接続される。容量素子８７ａの一方の電極はトランジスタ８３ａのゲートに、他方は端子５２およびノードＮＤ３にそれぞれ電気的に接続される。
回路３０ｂは、トランジスタ８３ｂ、トランジスタ８４ｂおよび容量素子８７ｂを有する。トランジスタ８３ｂのソースおよびドレインの一方は端子ＶＤＤに、他方は端子５１およびノードＮＤ６にそれぞれ電気的に接続される。トランジスタ８４ｂのソースおよびドレインの一方は端子ＶＤＤに、他方はトランジスタ８３ｂのゲートにそれぞれ電気的に接続される。容量素子８７ｂの一方の電極はトランジスタ８３ｂのゲートに、他方は端子５１およびノードＮＤ６にそれぞれ電気的に接続される。
容量素子８７ａの容量値は例えば、トランジスタ８３ａのゲート容量の２倍以上、あるいは５倍以上である。容量素子８７ｂの容量値は例えば、トランジスタ８３ｂのゲート容量の２倍以上、あるいは５倍以上である。または、容量素子８７ａおよび容量素子８７ｂの容量値は例えば、１ｆＦ以上１０ｐＦ未満である。
容量素子４１および容量素子４２の容量値は例えば、容量素子８７ａの０．３５倍以下、あるいは０．２倍以下である。容量素子４１および容量素子４２の容量値が大きすぎると、トランジスタ３１とトランジスタ３２の特性のばらつきによるノードＮＤ４の変動の抑制する際に、容量の充電に時間をより要するため、増幅回路１１の動作速度が遅くなってしまう場合がある。
本発明の一態様の増幅回路が有するトランジスタとしてｎチャネル型トランジスタ、ｐチャネル型トランジスタのいずれを用いてもよい。図１Ａには一例として、増幅回路１１に用いられるトランジスタがｎチャネル型トランジスタである例を示す。
増幅回路１１において、図１Ａに示す回路３０ａに替えて、ｐチャネル型の第１のトランジスタと、該第１のトランジスタのゲートに電気的に接続される第２のトランジスタと、を用い、第１のトランジスタのソースおよびドレインの一方に端子ＶＤＤ、他方にノードＮＤ３がそれぞれ電気的に接続され、該第２のトランジスタのゲートに端子ＳＥＴ１が電気的に接続される構成を用いてもよい。また回路３０ｂに替えて、ｐチャネル型の第３のトランジスタと、該第３のトランジスタのゲートに電気的に接続される第４のトランジスタと、を用い、第３のトランジスタのソースおよびドレインの一方に端子ＶＤＤ、他方にノードＮＤ６がそれぞれ電気的に接続され、該第４のトランジスタのゲートに端子ＳＥＴ１が電気的に接続される構成を用いてもよい。
図１Ａに示す本発明の一態様の増幅回路では、トランジスタ３４のバックゲート電位を調整することにより、端子５１および端子５２から出力されるそれぞれの電位を調整することができる。トランジスタ３４のバックゲート電位を調整することにより例えば、端子ＶＤＤから与えられる電位について、より広い電位範囲にて、増幅回路の動作を行うことができる。より具体的には例えば、端子ＶＤＤに与えられる電位がより低い場合においても、増幅回路の出力端子から所望の出力値を得ることができる。以下に、その方法の一例を説明する。
増幅回路１１の端子５１および端子５２からは、ノードＮＤ６およびノードＮＤ３の電位がそれぞれ出力される。
図１Ａにおいては、トランジスタ８４ａをオン状態とし、端子ＶＤＤの電位がトランジスタ８３ａのゲートに与えられる。ノードＮＤ３およびノードＮＤ６の電圧を高めるためには例えば、トランジスタ８３ａのゲートに与える電圧や、トランジスタ８３ｂのゲートに与える電圧を高めればよい。図２Ａに示すように端子ＶＤＤとは異なる端子として端子ＶＢＣＳを設けて、例えば端子ＶＤＤよりも高い電位を端子ＶＢＣＳからトランジスタ８３ａのゲートへ与えることができる。図１Ａでは、トランジスタ８４ａのソースおよびドレインの一方と、トランジスタ８４ｂのソースおよびドレインの一方には端子ＶＤＤが電気的に接続されるが、図２Ａでは端子ＶＢＣＳが電気的に接続される。
しかしながら、図２Ａにおいては、端子ＶＤＤに加えて端子ＶＢＣＳを設けるため、増幅回路１１の端子数が増えてしまう。また、端子ＶＤＤに与える電位を生成する電源に加えて、端子ＶＢＣＳに与える電位を生成する電源がさらに必要になる場合がある。
本発明の一態様の増幅回路においては、端子の数を増やさなくても、増幅回路１１を動作させることができる。図１Ａに示す増幅回路１１において、トランジスタ３４はバックゲートを有する。トランジスタ３４のバックゲートに与える電位を制御することにより、端子数や電源等を増やさずに、端子ＶＤＤの電位について、より広い電位範囲にて増幅回路を動作させることができる。
トランジスタのバックゲートに電位を与えることにより例えば、トランジスタのしきい値を変化させることができる。トランジスタ３４のしきい値を制御することにより、後述の図２Ｂ等を用いた動作説明において詳細に述べるように、端子５１および端子５２から出力される電位を変化させることができる。
トランジスタのバックゲート（第２のゲート）とトランジスタのゲート（第１のゲート）は、半導体層を挟んで反対側に位置することが好ましい。またトランジスタにおいて例えば、（第１の）ゲート、ゲート絶縁膜、半導体層、第２ゲート絶縁膜、バックゲートの順に上から、または下から積層される。
トランジスタ３４が有するバックゲートには、第１のゲートとは異なる電位を与えることができる。あるいは、トランジスタ３４のバックゲートと（第１の）ゲートを導通させてもよい。
トランジスタ３４として、チャネル形成領域に酸化物半導体を有するトランジスタ（以下、ＯＳトランジスタ）を用いることができる。
ＯＳトランジスタは薄膜を用いて形成することができるため、基板上に設けられた薄膜の上に、あるいはシリコン基板に設けられるシリコントランジスタの上に、積層して設けることができる。ＯＳトランジスタは、バックゲートを有する構成を容易に形成することができる。例えば、後の実施の形態で述べる薄膜形成法を用い、導電体を用いてバックゲートを形成し、該バックゲート上にゲート絶縁膜を形成し、該ゲート絶縁膜上に酸化物半導体を形成し、バックゲートを有するトランジスタを形成することができる。
シリコン基板に設けられるシリコントランジスタにおいて、基板電位を変化させてトランジスタの特性を制御することができる。対して、ＯＳトランジスタにおいてバックゲートに電位を与えてトランジスタの特性を制御する場合には、より小さい変化量で、より大きく特性を変化させることができるため、より好ましい。
図１Ａに示す増幅回路１１において、トランジスタ３４のバックゲートには選択回路９０が電気的に接続される。選択回路９０は２以上の信号から１の信号を選択して出力する機能を有する。
図１Ａにおいて、選択回路９０は端子ＶＢＧおよび端子ＶＳＳと電気的に接続される。選択回路９０は、端子ＶＢＧから与えられる信号と端子ＶＳＳから与えられる信号のいずれかを選択し、選択された信号をトランジスタ３４のバックゲートに与える機能を有する。選択回路９０は例えば、制御回路等から受信される信号に基づき、端子ＶＢＧまたは端子ＶＳＳのいずれを選択するかを決定し、選択した信号を選択回路９０から出力する。該制御回路は例えば、増幅回路１１の外部に設けられる。
端子ＶＢＧと端子ＶＤＤを同電位とすることにより、入力端子を共通化し、増幅回路１１の端子数を減らしてもよい。
増幅回路１１が有するトランジスタ３４以外のトランジスタとして、ＯＳトランジスタを用いてもよいし、Ｓｉトランジスタを用いてもよい。
トランジスタ４５、トランジスタ８４ａ、トランジスタ８４ｂとしてＯＳトランジスタを用いることが好ましい。
トランジスタ３４のゲートに電位を与えた後、トランジスタ４５をオフ状態とすることにより、与えた電位を保持することができる。端子ＢＩＡＳ１からトランジスタ３４のゲートへの信号供給を停止することができ、消費電力を低減することができる。このとき、オフ電流が極めて低い特徴を有するＯＳトランジスタをトランジスタ４５として用いることにより、与えた電位を長時間、好ましくは１分以上、より好ましくは１時間以上、さらに好ましくは１０時間以上保持することができる。同様に、トランジスタ８４ａおよびトランジスタ８４ｂとしてそれぞれＯＳトランジスタを用いることにより、トランジスタ８３ａのゲートおよびトランジスタ８３ｂのゲートに与えた電位を長時間保持することができる。
増幅回路１１が有するトランジスタはそれぞれ、バックゲートを有してもよい。例えば、トランジスタ４５、トランジスタ８４ａ、トランジスタ８４ｂ、トランジスタ８３ａおよびトランジスタ８３ｂにバックゲートを設けてもよい。それぞれのトランジスタのバックゲートには例えば、定電位信号、あるいは変動する電位信号等が与えられる。あるいはそれぞれのトランジスタのバックゲートは、トランジスタのソースおよびドレインの一方に電気的に接続されてもよい。
トランジスタ３１およびトランジスタ３２はバックゲートを有することが好ましい。また、トランジスタ３１およびトランジスタ３２は、バックゲートを有するＯＳトランジスタとしてもよい。
図１Ａに示す増幅回路１１では、トランジスタ３１のバックゲートと、トランジスタ３２のバックゲートは、端子ＶＤＤに電気的に接続される。トランジスタ３１およびトランジスタ３２のバックゲートに例えばトランジスタのソースに比べて高い電位を与えることにより、トランジスタ３１およびトランジスタ３２のしきい値をマイナスシフトさせることができる。トランジスタのしきい値をマイナスシフトさせることにより、より低いレベルの入力信号の検知が可能となる。より低いレベルの入力信号とは例えば、強度の小さい信号を指す。
図１Ｂには、選択回路９０の具体例、および選択回路９０とトランジスタ３４の接続例を示す。
図１Ｂに示す選択回路９０は、トランジスタ９３およびトランジスタ９４および端子ＳＥＴＢ１を有する。トランジスタ９３のソースおよびドレインの一方と、ゲートと、は端子ＶＢＧに電気的に接続される。トランジスタ９３のソースおよびドレインの他方は、端子ＶＳＳに電気的に接続される。トランジスタ９４のソースおよびドレインの一方は、端子ＶＢＧと、トランジスタ３４のバックゲートと、に電気的に接続される。トランジスタ９４のソースおよびドレインの他方は端子ＶＳＳに電気的に接続される。トランジスタ９４のゲートは、端子ＳＥＴＢ１と電気的に接続される。
端子ＳＥＴＢ１からトランジスタ９４のゲートへ、トランジスタ９４をオン状態とする電位、ここでは例えば高電位信号が与えられると、トランジスタ９４が導通状態となり、トランジスタ３４のバックゲートには端子ＶＳＳの電位が与えられる。
端子ＳＥＴＢ１からトランジスタ９４のゲートへ、トランジスタ９４をオフ状態とする電位、ここでは例えば低電位信号が与えられると、トランジスタ３４のバックゲートには端子ＶＢＧからの電位が与えられる。
すなわち、図１Ｂに示す選択回路９０は、端子ＳＥＴＢ１に与える電位を変えることにより、端子ＶＳＳの電位または端子ＶＢＧの電位を選択し、出力する機能を有する。
＜増幅回路の動作例１＞
次に、図２Ｂに示すタイミングチャートを用いて、増幅回路１１の動作例について説明する。
時刻ｔ０において、端子ＳＥＴ１には、トランジスタ８４ａ、トランジスタ８４ｂ、およびトランジスタ４５をオン状態とする電位、ここでは例えば高電位信号が与えられる。トランジスタ８４ａがオン状態となり、トランジスタ８３ａのゲートに端子ＶＤＤの電位が与えられ、トランジスタ８４ｂがオン状態となり、トランジスタ８３ｂのゲートに端子ＶＤＤの電位が与えられ、トランジスタ４５がオン状態となり、トランジスタ３４のゲートに端子ＢＩＡＳ１の電位が与えられる。
また時刻ｔ０において、端子ＳＥＴＢ１にはトランジスタ９４をオフ状態とする電位、ここでは例えば低電位信号が与えられる。選択回路９０から端子ＶＢＧの電位が出力され、トランジスタ３４のバックゲートに与えられる。ここでは端子ＶＢＧの電位は例えば端子ＶＳＳの電位より高い電位である。
時刻ｔ１において、端子ＳＥＴ１には、トランジスタ８４ａ、トランジスタ８４ｂ、およびトランジスタ４５をオフ状態とする電位、ここでは例えば低電位信号が与えられる。トランジスタ８３ａのゲートおよびトランジスタ８３ｂのゲートは、与えられた電位が保持され、端子ＶＤＤから浮遊した状態となる。またトランジスタ３４のゲートは、与えられた電位が保持され、端子ＢＩＡＳ１から浮遊した状態となる。
時刻ｔ２において、端子ＳＥＴＢ１にはトランジスタ９４をオン状態とする電位、ここでは例えば高電位信号が与えられる。選択回路９０から端子ＶＳＳの電位が出力され、トランジスタ３４のバックゲートに与えられる。バックゲートに与えられる電位が低くなり、トランジスタ３４のしきい値はプラスシフトする。トランジスタ３４はｎチャネル型トランジスタであるため、しきい値のシフトに伴いトランジスタ３４のソース－ドレイン間を流れる電流が減少し、ノードＮＤ３およびノードＮＤ６の電位が上昇する。
トランジスタ８３ａのゲートは端子ＶＤＤから浮遊した状態であるため、ノードＮＤ３の電位の上昇に伴い、容量素子８７ａとの容量結合によりトランジスタ８３ａのゲートの電位も上昇する。トランジスタ８３ａを流れる電流は一定のまま、ゲート電位が上昇するため、ソース－ドレイン間の電位差がさらに小さくなり、ノードＮＤ３の電位はさらに上昇する。
同様に、ノードＮＤ６の電位もさらに上昇する。
＜増幅回路の例２＞
図３には、本発明の一態様の増幅回路である増幅回路８０を示す。図３に示す増幅回路８０において、複数段の増幅回路１１が接続される。図３には３段の増幅回路１１が接続される例を示すが、増幅回路１１は例えば５段以上、２０段以下、あるいは例えば７段以上１４段以下接続されてもよい。
図３に示す増幅回路８０は、３段の増幅回路１１と、容量素子６５ａ、６５ｂ、６６ａおよび６６ｂと、トランジスタ９１と、トランジスタ９２と、容量素子６１と、増幅回路７１と、トランジスタ２３ａと、トランジスタ２３ｂと、トランジスタ２３ｃと、トランジスタ２４ａと、トランジスタ２４ｂと、トランジスタ２４ｃと、端子ＳＥＴ２と、端子ＳＥＴＢ２と、端子ＩＮＰ１と、端子ＩＮＭ１と、端子ＶＲＥＦ１と、端子ＶＲＥＦ２と、を有する。ここで、３段の増幅回路１１のうち、初段の増幅回路１１を増幅回路１１ａ、２段目の増幅回路１１を増幅回路１１ｂ、最終段の増幅回路１１を増幅回路１１ｃと呼ぶ。また、増幅回路１１ａが有する端子２１、端子２２、端子５１および端子５２を、端子２１ａ、端子２２ａ、端子５１ａおよび端子５２ａとする。また、増幅回路１１ｂが有する端子２１、端子２２、端子５１および端子５２を、端子２１ｂ、端子２２ｂ、端子５１ｂおよび端子５２ｂとする。また、増幅回路１１ｃが有する端子２１、端子２２、端子５１および端子５２を、端子２１ｃ、端子２２ｃ、端子５１ｃおよび端子５２ｃとする。
端子５１ａおよび端子５２ａが容量素子６５ａの一方の電極および容量素子６６ａの一方の電極にそれぞれ電気的に接続される。容量素子６５ａの他方の電極および容量素子６６ａの他方の電極はそれぞれ、端子２１ｂおよび端子２２ｂにそれぞれ電気的に接続される。
端子５１ｂおよび端子５２ｂが容量素子６５ｂの一方の電極および容量素子６６ｂの一方の電極にそれぞれ電気的に接続される。容量素子６５ｂの他方の電極および容量素子６６ｂの他方の電極はそれぞれ、端子２１ｃおよび端子２２ｃにそれぞれ電気的に接続される。
端子２１ａにはトランジスタ９１のソースおよびドレインの一方が電気的に接続され、端子２２ａにはトランジスタ９２のソースおよびドレインの一方が電気的に接続される。トランジスタ９１のソースおよびドレインの他方は端子ＩＮＰ１に、トランジスタ９２のソースおよびドレインの他方は端子ＩＮＭ１に、それぞれ電気的に接続される。トランジスタ９１のゲートおよびトランジスタ９２のゲートにはそれぞれ、端子ＳＥＴＢ２が電気的に接続される。
端子５１ｃには容量素子６１の一方の電極が電気的に接続され、端子５２ｃは浮遊状態である。容量素子６１の他方の電極は増幅回路７１に電気的に接続される。容量素子６１および増幅回路７１については後述する。
トランジスタ２３ａのソースおよびドレインの一方は、端子２１ａと電気的に接続され、他方は端子ＶＲＥＦ１と電気的に接続される。トランジスタ２３ｂのソースおよびドレインの一方は、端子２１ｂと電気的に接続され、他方は端子ＶＲＥＦ２と電気的に接続される。トランジスタ２３ｃのソースおよびドレインの一方は、端子２１ｃと電気的に接続され、他方は端子ＶＲＥＦ２と電気的に接続される。
トランジスタ２４ａのソースおよびドレインの一方は、端子２２ａと電気的に接続され、他方は端子ＶＲＥＦ１と電気的に接続される。トランジスタ２４ｂのソースおよびドレインの一方は、端子２２ｂと電気的に接続され、他方は端子ＶＲＥＦ２と電気的に接続される。トランジスタ２４ｃのソースおよびドレインの一方は、端子２２ｃと電気的に接続され、他方は端子ＶＲＥＦ２と電気的に接続される。
トランジスタ２３ａ、２３ｂ、２３ｃ、２４ａ、２４ｂおよび２４ｃのそれぞれのゲートは端子ＳＥＴ２に電気的に接続される。
次に、図４を用いて、増幅回路１１ｃ、容量素子６１および増幅回路７１について説明する。
端子５１ｃは容量素子６１の一方の電極に電気的に接続される。ノードＮＤ１は、端子５１および容量素子６１の一方の電極に電気的に接続される。
増幅回路７１には端子ＩＮ２、端子５３、端子ＳＥＴ１、端子ＶＤＤ、端子ＶＳＳおよび端子ＢＩＡＳ１が電気的に接続される。端子ＩＮ２は容量素子の他方の電極に電気的に接続される。
図４Ａに示す増幅回路７１はトランジスタ８１、トランジスタ８２および抵抗素子８９を有する。トランジスタ８１のソースおよびドレインの一方は端子ＶＳＳに電気的に接続され、他方は端子５３と、抵抗素子８９の一方の電極とに電気的に接続される。抵抗素子８９の他方は端子ＶＤＤに電気的に接続される。トランジスタ８２のソースおよびドレインの一方はトランジスタ８１のゲートと、端子ＩＮ２とに電気的に接続され、他方は端子ＢＩＡＳ１に電気的に接続される。端子ＳＥＴ１はトランジスタ８２のゲートに電気的に接続される。
端子ＶＤＤと端子ＶＳＳの間の電圧を、抵抗素子８９とトランジスタ８１の抵抗値に応じて抵抗分割された電位が、端子５３から出力される。
ノードＮＤ２は、端子ＩＮ２と、トランジスタ８１のゲートと、トランジスタ８２のソースおよびドレインの一方とに電気的に接続される。端子ＳＥＴ１からトランジスタ８２がオン状態となる信号をトランジスタ８２のゲートに与えることにより、端子ＢＩＡＳ１からの信号がトランジスタ８２を介してノードＮＤ２に与えられる。
トランジスタ８１のゲートに接続されるノードＮＤ２に好適な電位を与えることにより、増幅回路７１の動作点（動作の中心点と呼ぶ場合がある）を好適な電位とし、増幅回路７１の利得をさらに高めることができる。また、増幅回路７１の出力レンジをさらに広くすることができる。
トランジスタ８２としてＯＳトランジスタを用いることにより、そのオフ電流を極めて低くすることができる。トランジスタ８２をオフ状態とすることによりノードＮＤ２に好適な電位を与えた後、浮遊状態とすることができる。すなわちノードＮＤ２に電位を与えた後、トランジスタ８２をオフ状態として与えた電位を保持することにより、ノードＮＤ２に電位をプログラミングすることができる。
ノードＮＤ２が浮遊状態となることにより、端子ＢＩＡＳ１からの信号供給を停止してもノードＮＤ２の電位が保持される。このとき例えば、ノードＮＤ２には増幅回路７１の好適な動作点が保持される。ノードＮＤ２に動作点を保持した後、端子ＢＩＡＳ１への信号供給を停止することができるため、増幅回路７１の消費電力を低減することができる。
ノードＮＤ２が浮遊状態であるため、容量素子６１との容量結合によりノードＮＤ２の電位は、保持された好適な動作点を中心として、ノードＮＤ１の電位の変動に相当する量だけ変動する。よって、増幅回路７１は好適な動作点において動作することができる。
本発明の一態様の半導体装置において、増幅回路７１の特性に合わせて調整された電位を端子ＢＩＡＳ１から与え、ノードＮＤ２にプログラミングすることができる。増幅回路７１が有するトランジスタの特性により例えば好適な動作点が変化する場合には、該トランジスタの特性に合わせて、プログラミングする電位を好適な動作点に調整すればよい。
ここで、増幅回路７１が容量素子６１およびトランジスタ８２を有さない場合を考える。そのような場合には例えば、端子５１からの信号がトランジスタ８１のゲートへ与えられ、増幅回路７１の動作点は増幅回路１１が初期化された状態における、端子５１からの出力電位となる。一方、本発明の一態様の増幅回路は容量素子６１およびトランジスタ８２を有するため、増幅回路７１の動作点を所望の値とすることができる。
容量素子６１、６５ａ、６５ｂ、６６ａ、６６ｂの容量値は例えば、トランジスタ８１のゲート容量の２倍以上、あるいは５倍以上である。また、容量素子６１、６５ａ、６５ｂ、６６ａ、６６ｂの容量値は例えば、１ｆＦ以上１０ｐＦ未満である。
図４Ｂに示す増幅回路７１は、図４Ａに示す抵抗素子８９に替えて回路３０ｃを有する点が異なる。回路３０ｃは電流源としての機能を有する。
回路３０ｃの一例について、図４Ｃを用いて説明する。回路３０ｃは、トランジスタ８３およびトランジスタ８４を有する。回路３０ｃにおいて、トランジスタ８３のソースおよびドレインの一方は端子ＶＤＤに、他方は端子５３にそれぞれ電気的に接続される。トランジスタ８４のソースおよびドレインの一方はトランジスタ８３のゲートに、他方は端子ＶＤＤに、それぞれ電気的に接続される。トランジスタ８４のゲートは端子ＳＥＴ１に電気的に接続される。
図４Ａ、図４Ｂに示す増幅回路７１が有するトランジスタはバックゲートを有してもよいし、有さなくてもよい。
増幅回路７１が有するトランジスタはバックゲートを有してもよい。トランジスタのバックゲートに電位を与えることにより、トランジスタのしきい値電圧を制御することができる。
トランジスタ８２がバックゲートを有する場合は、該バックゲートは端子ＶＢＧに電気的に接続されればよい。またトランジスタ８１がバックゲートを有する場合には、該バックゲートは端子ＶＳＳに電気的に接続されればよい。
＜増幅回路の動作例２＞
図４Ｂに示す増幅回路７１の動作の一例を、図２Ｂを用いて説明する。
時刻ｔ０において、端子ＳＥＴ１からトランジスタ８２のゲートに信号が与えられてトランジスタ８２がオン状態となる。よって端子ＢＩＡＳ１からトランジスタ８２を介してノードＮＤ２に信号が与えられ、ノードＮＤ２の電位は電位Ｖ２となる。また、端子５１から信号が出力され、ノードＮＤ１の電位は電位Ｖ１となる。
時刻ｔ１において、端子ＳＥＴ１からトランジスタ８２のゲートに信号が与えられてトランジスタ８２がオフ状態となる。トランジスタ８２としてＯＳトランジスタを用いる場合にはそのオフ電流が極めて低いため、ノードＮＤ２が浮遊状態となる。時刻ｔ２において、ノードＮＤ２が浮遊状態のまま、保持される。
ノードＮＤ１の電位が一定の場合には、ノードＮＤ２の電位も概略一定に保持される。
ノードＮＤ１の電位が変動する場合には、容量素子６１との容量結合により、ノードＮＤ２の電位は、ノードＮＤ１の電位の変動に相当する量だけ変動する。
電位Ｖ２を動作点として増幅回路７１を動作させることができる。電位Ｖ２が好適な値となるように、端子ＢＩＡＳ１から好適な信号を与えればよい。電位Ｖ２は例えば、トランジスタ８１の動作領域が好適となるように調整すればよい。トランジスタ８１を例えば飽和領域において動作させればよい。
あるいは電位Ｖ２は端子ＶＤＤに与えられる電位と端子ＶＳＳに与えられる電位の中間の電位であることが好ましい。
電位Ｖ２を好適な値とすることにより、増幅回路７１の利得をさらに高めることができる。また、増幅回路７１の出力レンジをさらに広くすることができる。
＜増幅回路の動作例３＞
図３に示す増幅回路８０の動作例を、図５に示すタイミングチャートを用いて説明する。
時刻ｔ０において、端子ＳＥＴ２には高電位信号が与えられ、トランジスタ２３ａ、２３ｂおよび２３ｃがオン状態となる。端子２１ａおよび端子２２ａには、初期化するための電位として、端子ＶＲＥＦ１の電位が与えられる。増幅回路１１ｂおよび１１ｃの端子２１および端子２２には、初期化するための電位として、端子ＶＲＥＦ２の電位が、それぞれ与えられる。初期化するための電位とは例えば、端子ＶＲＥＦ１または端子ＶＲＥＦ２が電気的に接続される入力端子（端子２１および端子２２）を有する増幅回路において、入力電位の範囲の例えば中心近傍の値を与えればよい。あるいは例えば、接地電位、低電位信号、等の基準となる信号を与えればよい。
また時刻ｔ０において、端子ＳＥＴ１には高電位信号が与えられ、図２Ｂの説明において述べた通り、増幅回路１１ａ、１１ｂおよび１１ｃのそれぞれにおいてトランジスタ８３ａ、８３ｂおよび３４のゲートと、トランジスタ３４のバックゲートにはそれぞれ所望の電位が与えられる。また、増幅回路７１において、端子ＳＥＴ１からトランジスタ８２のゲートへ高電位信号が与えられ、トランジスタ８２がオン状態となり、トランジスタ８１のゲートに端子ＢＩＡＳ１の電位が与えられる。また、端子ＳＥＴ１からトランジスタ８４のゲートへ高電位信号が与えられ、トランジスタ８４がオン状態となり、トランジスタ８３のゲートに端子ＶＤＤの電位が与えられる。
時刻ｔ１において、端子ＳＥＴ１には低電位信号が与えられ、図２Ｂの説明において述べた通り、増幅回路１１ａ、１１ｂおよび１１ｃのそれぞれにおいて、トランジスタ８３ａ、８３ｂおよび３４のゲートと、トランジスタ３４のバックゲートにはそれぞれに与えられた所望の電位が保持される。また、増幅回路７１において、トランジスタ８１のゲートと、トランジスタ８３のゲートにはそれぞれ与えられた所望の電位が保持される。
時刻ｔ２において、端子ＳＥＴＢ１には高電位信号が与えられ、図２Ｂの説明において述べた通り、増幅回路１１ａ、１１ｂおよび１１ｃのそれぞれにおいて、トランジスタ３４のバックゲートに与えられる電位が低くなり、ノードＮＤ３およびノードＮＤ６の電位が上昇する。
時刻ｔ３において、端子ＳＥＴ２に低電位信号が与えられ、トランジスタ２３ａ、２３ｂ、２３ｃ、２４ａ、２４ｂおよび２４ｃはオフ状態となる。増幅回路１１ａにおいて、端子２１および端子２２に与えられた電位は保持され、端子ＶＲＥＦ１から浮遊した状態となる。増幅回路１１ｂおよび１１ｃにおいて、端子２１および端子２２に与えられた電位は保持され、端子ＶＲＥＦ２から浮遊した状態となる。増幅回路１１ａ、１１ｂおよび１１ｃの端子２１および端子２２に、初期化された電位が保持される。
時刻ｔ４において、端子ＳＥＴＢ２に高電位信号が与えられ、トランジスタ９１およびトランジスタ９２がオン状態となり、増幅回路１１ａの端子２１には端子ＩＮＰ１からの信号が与えられ、端子２２には端子ＩＮＭ１からの信号が与えられる。増幅回路１１ａの端子５１の電位および端子５２の電位は、端子２１および端子２２のそれぞれに与えられた信号に応じて変化する。具体的には例えば、端子２１と端子２２の信号の差分が増幅された値が、端子５１と端子５２の差分として出力される。
増幅回路１１ａの端子５１の電位が変化すると、増幅回路１１ｂの端子２１の電位も、容量素子６５ａの容量結合により、端子５１の電位の変化と同程度、変化する。増幅回路１１ａの端子５２の電位が変化すると、増幅回路１１ｂの端子２２の電位も、容量素子６６ａの容量結合により同程度、変化する。ここで増幅回路１１ｂの端子２１および端子２２には、初期化された電位を基準として電位を与えることができる。同様に、増幅回路１１ｃの端子２１および端子２２には、初期化された電位を規準として電位を与えることができる。
図３に示す増幅回路８０は、端子ＶＲＥＦ１や端子ＶＲＥＦ２を介して初期化電位が与えられる構成を有する。図１７Ａに初期化電位が与えられない構成の増幅回路を示す。
図１７Ａに示す増幅回路８０ｚは、図１７Ｂに示す増幅回路１１ｘの構成を複数段繰り返した構成の後に、図１８に示す増幅回路１１ｙの構成を一、または複数段繰り返した構成である。
増幅回路８０ｚにおいて、入力端子ＩＮＰｚは１段目の増幅回路１１ｘの入力端子２１ｚに、入力端子ＩＮＭｚは１段目の増幅回路１１ｘの入力端子２２ｚに、それぞれ電気的に接続される。１段目の増幅回路の出力端子５１ｚは次段の増幅回路の入力端子２１ｚに、１段目の増幅回路の出力端子５２ｚは次段の増幅回路の入力端子２２ｚに、それぞれ電気的に接続される。増幅回路１１ｙの入力端子５１ｗは、複数段の増幅回路１１ｘの最終段の出力端子５１ｚと電気的に接続され、入力端子５２ｗは、複数段の増幅回路１１ｘの最終段の出力端子５２ｚと電気的に接続される。
図１７Ｂに示す増幅回路１１ｘは、トランジスタ３１に替えて、直列に接続される２つのトランジスタ（トランジスタ３１＿１およびトランジスタ３１＿２）を用い、トランジスタ３２に替えて、直列に接続される２つのトランジスタ（トランジスタ３２＿１およびトランジスタ３２＿２）を用い、トランジスタ３４に替えて、直列に接続される２つのトランジスタ（トランジスタ３４＿１およびトランジスタ３４＿２）を用いる。また、図２Ａに示す増幅回路１１のトランジスタ８３ａに替えて、直列に接続される２つのトランジスタ（トランジスタ８３ａ＿１およびトランジスタ８３ａ＿２）を用い、トランジスタ８３ｂに替えて、直列に接続される２つのトランジスタ（トランジスタ８３ｂ＿１およびトランジスタ８３ｂ＿２）を用いる。
トランジスタ３１＿１およびトランジスタ３１＿２のゲートは入力端子２１ｚに、トランジスタ３２＿１およびトランジスタ３２＿２のゲートは入力端子２２ｚに、それぞれ電気的に接続される。
図２Ａにおいてはトランジスタ４５を介して端子ＢＩＡＳ１の電位がトランジスタ３４のゲートに与えられるが、図１７Ｂにおいては、トランジスタ３４＿１およびトランジスタ３４＿２のゲートと、端子ＢＩＡＳ１が、トランジスタ４５を介さずに電気的に接続される。よって、図１７Ｂにおいてはトランジスタ４５を介さずに端子ＢＩＡＳ１の電位がトランジスタ３４＿１およびトランジスタ３４＿２のゲートに与えられる
図２（Ａ）においてはトランジスタ８４ａ（トランジスタ８４ｂ）を介して端子ＶＢＣＳの電位がトランジスタ８３ａ（トランジスタ８３ｂ）のゲートに与えられるが、図１７（Ｂ）では、トランジスタ８３ａ＿１、トランジスタ８３ａ＿２、トランジスタ８３ｂ＿１およびトランジスタ８３ｂ＿２のゲートに、端子ＶＤＤが電気的に接続される。
図１８に示す増幅回路１１ｙは、増幅回路１１ｙは、回路６８、回路６９、入力端子５１ｗ、入力端子５２ｗ、出力端子５３ｚ、トランジスタ７２乃至７５、トランジスタ７６ａ乃至７６ｄ、トランジスタ７７乃至７９を有する。
増幅回路１１ｙは、入力端子５１ｗと入力端子５２ｗの差分に応じた信号をノードＮＤ７に与える機能を有し、ノードＮＤ７の信号の電圧がシフトした電圧を、出力端子５３ｚから出力する機能を有する。
また、回路６８は端子ＥＮの電位に応じて、ノードＮＤ８の電位を端子ＶＳＳの間を導通状態にする機能と、非導通状態にする機能と、を有する。回路６８は、ノードＮＤ８と、端子ＶＳＳとの間に直列に接続された複数のトランジスタで構成され、それぞれのトランジスタのゲートが端子ＥＮに電気的に接続され、バックゲートが端子ＶＢＧに電気的に接続される。
また回路６９は端子ＥＮに所望の信号が与えられると、出力端子５３ｚの電位を端子ＶＳＳからの電位にリセットする機能を有する。
トランジスタ７２のゲートおよびバックゲートは入力端子５１ｗに電気的に接続される。トランジスタ７４のゲートおよびバックゲートは入力端子５２ｗに電気的に接続される。トランジスタ７２のソースおよびドレインの一方は端子ＶＤＤに電気的に接続され、他方はトランジスタ７３のゲートおよびトランジスタ７５のゲートに電気的に接続される。トランジスタ７４のソースおよびドレインの一方は端子ＶＤＤに電気的に接続され、他方はノードＮＤ７に電気的に接続される。トランジスタ７３のソースおよびドレインの一方はトランジスタ７５のゲートに電気的に接続され、他方は端子ＶＳＳに電気的に接続される。トランジスタ７５のソースおよびドレインの一方はノードＮＤ７に電気的に接続され、他方は端子ＶＳＳに電気的に接続される。
ノードＮＤ７の電位はトランジスタ７７のゲートおよびトランジスタ７９のゲートに与えられる。
増幅回路１１ｙは、直列に接続された４つのトランジスタ（順にトランジスタ７６ａ、７６ｂ、７６ｃおよび７６ｄ）を有する。直列に接続された４つのトランジスタの一端は端子ＶＤＤに、他端はトランジスタ７７のソースおよびドレインの一方にそれぞれ電気的に接続される。トランジスタ７７のソースおよびドレインの他方は端子ＶＳＳに電気的に接続される。トランジスタ７６ａ、７６ｂ、７６ｃおよびトランジスタ７６ｄのゲートおよびバックゲートはそれぞれ、端子ＶＤＤに電気的に接続される。ノードＮＤ８は、トランジスタ７６ｂのソースまたはドレインと、トランジスタ７６ｃのソースまたはドレインが電気的に接続する節点である。
ノードＮＤ８の電位はトランジスタ７８のゲートおよびバックゲートに与えられる。
トランジスタ７８のソースおよびドレインの一方は端子ＶＤＤに、他方は出力端子５３ｚにそれぞれ電気的に接続される。トランジスタ７９のソースおよびドレインの一方は出力端子５３ｚに、他方は端子ＶＳＳにそれぞれ電気的に接続される。
トランジスタ７３、７５、７６ａ、７６ｂ、７６ｃ、７６ｄ、７７および７９のバックゲートは端子ＶＤＤに電気的に接続される。
＜半導体装置の例＞
図６Ａには本発明の一態様の半導体装置において、本発明の一態様の増幅回路を比較回路（コンパレータともいう）に適用し、比較回路の一方の入力端子に記憶素子が接続される例を示す。図６Ａに示す半導体装置７０は、記憶素子１１４と、増幅回路８０と、を有する。
増幅回路８０は、入力端子として機能する端子ＩＮＰ１および端子ＩＮＭ１の２つの端子と、出力端子として機能する端子５３と、を有する比較回路として機能する。端子ＩＮＰ１と端子ＩＮＭ１のそれぞれに入力される信号の比較結果に応じて、端子５３から信号が出力される。端子ＩＮＰ１および端子ＩＮＭ１の一方は非反転入力端子、他方は反転入力端子として機能することが好ましい。
増幅回路８０を比較回路として用いる一例を説明する。非反転入力端子および反転入力端子の一方には基準信号が与えられ、他方には該基準信号と比較される信号が与えられる。図６Ａにおいては、端子２２に基準信号が与えられる例を示す。
ここで、基準信号は記憶素子に保持されることが好ましい。基準信号を記憶素子に保持することにより、信号供給回路から基準信号を与えた後、該信号供給回路との接続を切断することができる。これにより例えば、該信号供給回路の全体、あるいは一部において、電源を遮断することができる。
記憶素子として、図６Ａに示す記憶素子１１４の構成を用いることができる。図６Ａに示す記憶素子１１４は、容量素子１６１およびトランジスタ１６２を有する。トランジスタ１６２のソースおよびドレインの一方は端子ＩＮＭ１に電気的に接続され、他方（図６においては端子ＶＴ）には基準信号が与えられる。容量素子１６１の一方の電極は端子２２に電気的に接続され、他方には例えば第２の基準信号が与えられる。ここで第２の基準信号として、接地電位、低電位信号、高電位信号、二次電池の正極または負極の電位、二次電池の正極と負極の電位間を抵抗分割した値、等を用いてもよい。
トランジスタ１６２として、ＯＳトランジスタを用いることが好ましい。なお図６Ａにおいてトランジスタ１６２はバックゲートを有するが、有さない構成としてもよい。
記憶素子１１４への基準信号の保持を行うための動作例を示す。まずトランジスタ１６２をオン状態とし、端子ＶＴへ信号を与え、トランジスタ１６２を介して端子ＩＮＭ１に該信号に対応する電位を与える。その後、トランジスタ１６２をオフ状態とする。トランジスタ１６２としてＯＳトランジスタを用いることにより、トランジスタ１６２のオフ電流を極めて低くすることができる。よって端子２２に与えられた電位を保持することができる。
図６Ｂには、本発明の一態様の半導体装置を蓄電システムに適用する一例を示す。蓄電システム１００は半導体装置７０および二次電池１２１を有する。増幅回路８０の端子２１には二次電池１２１の正極が電気的に接続される。端子２２には例えば、正極として好ましい範囲の電圧領域の上限、あるいは下限が保持される。二次電池１２１として二次電池、キャパシタ、等の蓄電デバイスを用いることができる。例えば二次電池１２１としてリチウムイオン二次電池を用いることができる。またリチウムイオン二次電池に限定されず、二次電池の正極材料として例えば、元素Ａ、元素Ｘ、及び酸素を有する材料を用いることができる。元素Ａは第１族の元素および第２族の元素から選ばれる一以上である。第１族の元素として例えば、リチウム、ナトリウム、カリウム等のアルカリ金属を用いることができる。また、第２族の元素として例えば、カルシウム、ベリリウム、マグネシウム等を用いることができる。元素Ｘとして例えば金属元素、シリコン及びリンから選ばれる一以上を用いることができる。また、元素Ｘはコバルト、ニッケル、マンガン、鉄、及びバナジウムから選ばれる一以上である。代表的には、リチウムコバルト複合酸化物ＬｉＣｏＯ２や、リン酸鉄リチウムＬｉＦｅＰＯ４が挙げられる。
図１９には、蓄電システム１００において二次電池に接続される半導体装置７０が、増幅回路８０および記憶素子１１４に加えて、制御回路９９、トランジスタ１４０およびトランジスタ１５０を有する例を示す。
図６Ｂおよび図１９においては、端子ＩＮＰ１が二次電池１２１の正極に接続される例を示すが、端子ＩＮＭ１を二次電池１２１の正極に電気的に接続し、端子ＩＮＰ１を記憶素子１１４に接続する構成としてもよい。
端子２２に電圧領域の上限が保持される場合には、端子ＩＮＰ１の電位が端子ＩＮＭ１の電位を上回ると、端子５３からの信号が反転する。このような機能を用いて例えば、過充電の制御を行うことができる。また例えば直列に接続された複数の二次電池の各々において、一の増幅回路を一の二次電池の正極に電気的に接続することにより、セルバランスの制御を行うことができる。また、端子２２に電圧領域の下限が保持される場合には、例えば過放電の制御を行うことができる。また、端子５３に二次電池の電流値に対応する電位が保持される場合には、過電流の制御を行うことができる。信号の反転とは例えば高電位信号が低電位信号に、低電位信号が高電位信号に変化することを指す。信号の反転に伴い、端子５３からの出力が与えられる回路において、与えられた信号に応じて二次電池１２１の制御が行われる。
また図１９に示すように、半導体装置７０は、トランジスタ１４０およびトランジスタ１５０を有することが好ましく、トランジスタ１４０およびトランジスタ１５０のオンとオフは制御回路９９により制御することができる。図１９において、トランジスタ１４０のソースおよびドレインの一方が二次電池１２１の負極に電気的に接続され、他方がトランジスタ１５０のソースおよびドレインの一方に電気的に接続され、トランジスタ１５０のソースおよびドレインの他方は端子ＶＭに電気的に接続される。図１９に示す半導体装置７０は制御回路９９を有し、増幅回路８０の出力端子として機能する端子５３からの信号は、制御回路９９へ与えられる。制御回路９９は端子５３から与えられる信号を用いて、二次電池の充電条件や、放電条件の制御を行う。また、制御回路９９は、トランジスタ１４０およびトランジスタ１５０を用いた電流の遮断が必要と判断する場合には、トランジスタ１４０のゲートおよびトランジスタ１５０のゲートに信号を与え、二次電池の充電電流または放電電流を遮断することにより、二次電池１２１を保護することができる。なお、トランジスタ１４０およびトランジスタ１５０はそれぞれ、寄生ダイオードを有することが好ましい。寄生ダイオードの一例については後述する。あるいは、トランジスタ１４０およびトランジスタ１５０に並列に、ダイオードを接続してもよい。
また、図２４Ａには、本発明の一態様の蓄電システム１００が充電検出回路１３を有する例を示す。図２４Ａにおいて、充電検出回路１３は、トランジスタＭ１、トランジスタＭ３と、プルアップ抵抗Ｒ１、インバータＸ１で構成される。また、回路１５は記憶素子１１４、増幅回路８０および制御回路９９を有する。回路１５へ与えられる電源電位にはパワースイッチといえるトランジスタＭ２を介して電池の電源電位が供給される。また、図２４Ａに示す蓄電システム１００は、遮断用スイッチ１２を有する。遮断用スイッチ１２はトランジスタ１４０およびトランジスタ１５０を有する。トランジスタ１４０およびトランジスタ１５０は寄生ダイオードを有する。
回路１５は、図２４Ａに示す構成に加えて、遅延検出ロジック回路、オシレータ回路、残量計用回路、マイクロショート検出回路、マイクロショート発生予測回路などのいずれか一または複数を有することが好ましい。
トランジスタＭ３はＳ１の電位保持を実現するために用いられる極めて低いオフリーク電流特性を有する。図２４Ａにおいて、各トランジスタはバックゲートを有していない例を示しているが、特に限定されず、バックゲートを有していてもよい。
蓄電システム１００がオン状態のとき、Ｓ１がＨｉｇｈ（ＶＤＤ）であるため、インバータＸ１の入力電位はＬｏｗとなり、トランジスタＭ２のゲート電位（インバータＸ１の出力電位）はＨｉｇｈとなる。つまり、トランジスタがオン状態になるため、回路１５はＶＳＳが供給される状態になる。
一方、蓄電システム１００がオフ状態のとき、Ｓ１がＬｏｗ（ＶＳＳ）であるため、インバータＸ１の入力電位はＨｉｇｈとなり、トランジスタＭ２のゲート電位（インバータＸ１の出力電位）はＬｏｗとなる。つまり、トランジスタＭ２がオフ状態になるため、回路１５はＶＳＳが供給されない状態（パワーゲーティング状態）になる。したがって、トランジスタＭ２に極めて低いオフリーク特性を有するスイッチ（例えば、ＯＳトランジスタ）を用いることで、回路１５のオフリーク電流を低減することができる。ＯＳトランジスタの半導体層として、インジウム、ガリウム、亜鉛からなる酸化物半導体を用いることが好ましい。
また、オフリークを特に抑えたい過放電状態のとき、Ｇ２の電位がＶＤＤに上昇するため、Ｓ１－Ｇ２の電位差となるトランジスタＭ１のゲート－ソース間の電圧Ｖｇｓが０Ｖに近づくことでトランジスタＭ１はオフ状態になる。このとき、プルアップ抵抗Ｒ１によってインバータＸ１の入力電位はＨｉｇｈとなり、トランジスタＭ２のゲート電位（インバータＸ１の出力電位）はＬｏｗとなる。つまり、トランジスタＭ２がオフ状態になるため、回路１５は電圧ＶＳＳが供給されない状態（パワーゲーティング状態）になる。したがって、トランジスタＭ２に極めて低いオフリーク特性を有するスイッチ（例えば、ＯＳトランジスタ）を用いることで、回路１５のオフリーク電流を低減することができる。その後、充電が開始されると、Ｇ２の電位がＶＳＳに引き戻されることで、システムがオン状態のときと同様の回路状態に戻り、回路１５にＶＳＳが供給される状態になる。
トランジスタＭ３のゲート制御信号はＳ１のノードを保持することを目的とする。回路１５からＳ１に対する電位を供給するが、回路１５がオフ状態では出力信号の供給源が存在しなくなるため、不定値となる。Ｓ１をメモリとして機能させることで、回路１５がオフ状態においても充電検出を正しく機能させることができる。
トランジスタＭ１とプルアップ抵抗Ｒ１の電流供給能力でインバータＸ１の入力電位が決定するため、トランジスタＭ１はプルアップ抵抗Ｒ１に比べて十分にオン電流が大きく、十分にオフ電流が小さい必要がある。また、プルアップ抵抗Ｒ１はトランジスタを用いたプルアップトランジスタで構成してもよい。トランジスタＭ１＋Ｍ３と同じ接続構成でプルアップ抵抗を実現すれば、書き込み電位の値によってプルアップ電流の量を調節できる。
回路１５による二次電池の検出結果に応じてトランジスタＭ２のＯＮ／ＯＦＦ制御ができるように、回路１５からトランジスタＭ３に与える信号の出力論理を合わせる。
半導体装置７０は、二次電池１２１の充電電流および放電電流を検出し、積算して電荷量を算出するクーロンカウンタを有してもよい。クーロンカウンタは残量計として機能することが好ましい。クーロンカウンタを用いて二次電池のＳＯＣを推定することができる。
図２４Ｂには、マイクロショート検出回路の構成例を示す。図２４Ｂに示すマイクロショート検出回路は、トランジスタ２１１乃至トランジスタ２１５、容量素子Ｃ１１、および、コンパレータ２５０を有する。コンパレータ２５０として増幅回路８０等の構成を用いることができる。なお、本明細書等で説明する図面においては、主な信号の流れを矢印または線で示しており、電源線等は省略する場合がある。またコンパレータ２５０として、ヒステリシスコンパレータを用いてもよい。なお、図２４Ｂに示すマイクロショート検出回路は複数の直列に接続された電池セルにおいて検出を行ってもよいし、電池セルの一毎に検出をおこなってもよい。
また、図２４Ｂに示すマイクロショート検出回路は、端子ＶＣ１、所定の電位ＶＢ１が供給される配線ＶＢ１＿ＩＮ、所定の電位ＶＢ２が供給される配線ＶＢ２＿ＩＮ、サンプリング信号が供給される配線ＳＨ＿ＩＮを有する。
ここで、所定の電位ＶＢ１は、所定の電位ＶＢ２より高い電位であり、所定の電位ＶＢ２は、端子ＶＳＳＳの電位より高い電位である。
トランジスタ２１１乃至トランジスタ２１５は、ｎチャネル型のトランジスタである。本明細書等では、マイクロショート検出回路を、ｎチャネル型のトランジスタを用いて構成した例を示すが、ｐチャネル型のトランジスタであってもよい。ｎチャネル型のトランジスタを用いて構成した回路図から、トランジスタをｐチャネル型に変更することは、当業者であれば容易に理解できるため、その説明は省略する。
トランジスタ２１１のソースまたはドレインの一方は、端子ＶＳＳＳと電気的に接続され、トランジスタ２１１のソースまたはドレインの他方は、トランジスタ２１２のソースまたはドレインの一方、および、トランジスタ２１５のソースまたはドレインの一方と電気的に接続され、トランジスタ２１１のゲートは、配線ＶＢ１＿ＩＮと電気的に接続され、トランジスタ２１２のソースまたはドレインの他方、および、トランジスタ２１２のゲートは、端子ＶＣ１と電気的に接続してもよい。
トランジスタ２１３のソースまたはドレインの一方は、端子ＶＳＳＳと電気的に接続され、トランジスタ２１３のソースまたはドレインの他方は、トランジスタ２１４のソースまたはドレインの一方、および、コンパレータ２５０の反転入力端子と電気的に接続され、トランジスタ２１３のゲートは、配線ＶＢ２＿ＩＮと電気的に接続され、トランジスタ２１４のソースまたはドレインの他方、および、トランジスタ２１４のゲートは、端子ＶＣ１と電気的に接続してもよい。
また、トランジスタ２１５のソースまたはドレインの他方は、容量素子Ｃ１１の一方の端子、および、コンパレータ２５０の非反転入力端子と電気的に接続され、トランジスタ２１５のゲートは、配線ＳＨ＿ＩＮと電気的に接続され、容量素子Ｃ１１の他方の端子は、端子ＶＳＳＳと電気的に接続される。なお、容量素子Ｃ１１の他方の端子は、所定の電位が供給される配線であれば、端子ＶＳＳＳ以外の配線と電気的に接続されてもよい。
ここで、トランジスタ２１１のソースまたはドレインの他方と、トランジスタ２１２のソースまたはドレインの一方、および、トランジスタ２１５のソースまたはドレインの一方が、電気的に接続された接続部をノードＮ１１と呼称し、トランジスタ２１３のソースまたはドレインの他方と、トランジスタ２１４のソースまたはドレインの一方、および、コンパレータ２５０の反転入力端子が、電気的に接続された接続部をノードＮ１２と呼称し、トランジスタ２１５のソースまたはドレインの他方と、容量素子Ｃ１１の一方の端子、および、コンパレータ２５０の非反転入力端子が、電気的に接続された接続部をノードＮ１３と呼称する。
また、トランジスタ２１１およびトランジスタ２１２は、第１ソースフォロワを構成し、トランジスタ２１３およびトランジスタ２１４は、第２ソースフォロワを構成する。すなわち、トランジスタ２１１のゲートは、第１ソースフォロワの入力に相当し、第１ソースフォロワの出力はノードＮ１１に与えられる。トランジスタ２１３のゲートは、第２ソースフォロワの入力に相当し、第２ソースフォロワの出力はノードＮ１２に与えられる。
組電池において充電が開始されると、配線ＳＨ＿ＩＮへ与えられるサンプリング信号は所定の時間ごとにハイレベルとなる。電位ＶＢ１として電位ＶＢ２より高い電位を与える。充電に伴い、ノードＮ１１の電位およびノードＮ１２の電位が上昇する。
マイクロショートの発生により正極電位が瞬間的に低下すると、ノードＮ１１およびノードＮ１２の電位は瞬間的に低下する。一方、配線ＳＨ＿ＩＮへ与えられるサンプリング信号がローレベルの場合、ノードＮ１３の電位はノードＮ１１の電位に影響されず、ノードＮ１２の電位がノードＮ１３の電位より低くなる。すると、コンパレータ２５０の出力が反転し、マイクロショートが検出される。
また、マイクロショートの検出精度を高めるため、二次電池の電圧をアナログデジタル変換回路によりデジタルデータに変換し、プロセッサユニット等を用いて該デジタルデータを基に演算を行い、充電の波形または放電の波形を解析し、マイクロショートの検出、またはマイクロショートの予測を行ってもよい。例えば、充電の波形または放電の波形において、各時間ステップの電圧誤差の変位を用いてマイクロショートの検出、あるいは予測を行う。電圧誤差の変位とは、電圧誤差を算出し、前のステップとの差を算出することにより求められる。
マイクロショートの検出精度を高めるため、ニューラルネットワークを用いてもよい。
ニューラルネットワークとは手法であり、ニューラルネットワーク部（例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＡＰＵ（Ａｃｃｅｌｅｒａｔｅｄ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモリなどを含む）で行うニューラルネットワーク処理である。なお、ＡＰＵは、ＣＰＵとＧＰＵを一つに統合したチップを指している。
デバイスに搭載される二次電池は、放電に関しては使用者の使用方法に依存しやすいためランダムであるが、充電に関しては充電条件がきまっているため、放電に比べれば充電は予想しやすいといえる。ある程度多くの充電カーブを学習用のデータとすることで正確な値をニューラルネットワークを用いて予測することができる。充電カーブを取得すれば、ニューラルネットワークを利用して初期ＳＯＣ（０）、ＦＣＣ、Ｒ０、Ｒｄ、Ｃｄを得ることができる。ニューラルネットワークの演算には例えばマイクロプロセッサ等を用いればよい。
具体的には、得られる様々なデータを機械学習または人工知能を用いて評価、及び学習し、予想される二次電池の劣化度合いを解析し、異常があれば二次電池への充電を停止、または定電流充電の電流密度を調整する。
定電流充電の電流密度の調整は、トランジスタ１４０およびトランジスタ１５０のオン電流を制御することにより行ってもよい。
例えば、電気自動車において、走行中に学習データの取得ができ、二次電池の劣化状態を把握することができる。なお、二次電池の劣化状態の予測にはニューラルネットワークを用いる。ニューラルネットワークは、隠れ層を複数有するニューラルネットワーク、すなわち、ディープニューラルネットワークによって構成することができる。なお、ディープニューラルネットワークにおける学習を、ディープラーニングと呼ぶことがある。
機械学習は、まず、学習データから特徴値を抽出する。時間によって変化する相対的変化量を特徴値として抽出し、抽出された特徴値に基づいてニューラルネットワークを学習させる。学習手段は時間区間ごとに互いに異なる学習パターンに基づいてニューラルネットワークを学習させることができる。学習データに基づいた学習結果に従ってニューラルネットワークに適用された結合重みを更新することができる。
ニューラルネットワークを用いて行う二次電池の充電状態推定方法としては、回帰モデル、例えばカルマンフィルタなどを用いて計算処理して得ることもできる。
カルマンフィルタは、無限インパルス応答フィルタの一種である。また、重回帰分析は多変量解析の一つであり、回帰分析の独立変数を複数にしたものである。重回帰分析に用いることができる演算手法としては、最小二乗法などがある。回帰分析では観測値の時系列が多く必要とされる一方、カルマンフィルタは、ある程度のデータの蓄積さえあれば、逐次的に最適な補正係数が得られるメリットを有する。また、カルマンフィルタは、非定常時系列に対しても適用できる。
二次電池の内部抵抗及び充電率（ＳＯＣ）を推定する方法として、非線形カルマンフィルタ（具体的には無香料カルマンフィルタ（ＵＫＦとも呼ぶ））を利用することができる。また、拡張カルマンフィルタ（ＥＫＦともよぶ）を用いることもできる。ＳＯＣとは、充電状態（充電率ともよぶ）を示しており、満充電時を１００％、完全放電時を０％とする指標である。
最適化アルゴリズムにより得られた初期パラメータをｎ（ｎは整数、例えば５０）サイクル毎に集め、それらのデータ群を教師データに用いてニューラルネットワーク処理することで高精度のＳＯＣの推定を行うことができる。
学習システムは、教師作成装置及び学習装置を有する。教師データ作成装置は、学習装置が学習する際に利用する教師データを作成する。教師データとは処理対象データと認識対象が同一のデータと、そのデータに対応するラベルの評価とを含む。教師データ作成装置は、入力データ取得部、評価取得部、教師データ作成部とを有する。入力データ取得部は、記憶装置に記憶されたデータから取得してもよいし、インターネットを介して学習の入力データを取得してもよく、入力データとは学習に用いるデータであり、二次電池の電流値や電圧値を含む。また、教師データとしては、実測のデータでなくともよく、初期パラメータを条件振りすることで多様性を持たせ、実測に近いデータを作成し、それらの所定の特性データベースを教師データに用いてニューラルネットワーク処理することで充電率（ＳＯＣ）を推定してもよい。ある一つの電池の充放電特性を基に、実測に近いデータを作成し、それらの所定の特性データベースを教師データに用いてニューラルネットワーク処理することで、同種の電池のＳＯＣ推定を効率よく行うこともできる。
二次電池の劣化が進んだ場合、初期パラメータのＦＣＣが大きく変化するとＳＯＣの誤差が生じる恐れがあるため、ＳＯＣの推定のための演算に用いる初期パラメータを更新してもよい。更新する初期パラメータは、予め実測した充放電特性のデータを用いて最適化アルゴリズムにより算出する。更新された初期パラメータを用いた回帰モデル、例えばカルマンフィルタで計算処理することで、劣化後であっても高精度のＳＯＣの推定を行うことができる。本明細書ではカルマンフィルタを用いて計算処理することをカルマンフィルタ処理するとも表現する。
初期パラメータを更新するタイミングは任意でよいが、高い精度でＳＯＣの推定を行うためには、更新頻度は多い方が好ましく、定期的、連続的に更新するほうが好ましい。なお、二次電池の温度が高い状態において、ＳＯＣが高いと劣化が進みやすい場合がある。このような場合には、二次電池の放電を行い、ＳＯＣを低くすることにより二次電池の劣化を抑制することが好ましい。
また、蓄電システム１００は、二次電池１２１の温度を測定し、測定された温度に基づき電池セルの充電および放電を制御する機能を有してもよい。例えば低い温度においては二次電池の抵抗が増加する場合があるため、充電電流密度および放電電流密度を小さくする場合がある。また高い温度においては二次電池の抵抗が減少する場合があるため、放電電流密度を高くする場合がある。また、高い温度において充電電流を高くすることにより、二次電池特性の劣化が懸念される場合には例えば、劣化が抑制される充電電流に制御すればよい。充電条件、放電条件等のデータは、半導体装置７０が有する記憶回路等に格納されることが好ましい。また、充電により半導体装置７０、あるいは二次電池１２１の温度が上昇する場合がある。このような場合には、測定される温度に合わせて、充電の制御を行うことが好ましい。例えば温度の上昇に伴い、充電電流を抑制すればよい。
半導体装置７０において、端子ＩＮＰ１に例えば、温度に応じて電圧が変化する素子を電気的に接続し、端子ＶＴに基準となる温度に対応する電圧を記憶することにより、温度センサとして機能させることができる。ここで、温度に応じた電圧は、電流を電圧に変換した値でもよい。
＜ＯＳトランジスタ＞
ＯＳトランジスタは、チャネル形成領域に酸化物半導体を有する。酸化物半導体として、少なくともインジウムまたは亜鉛を含む金属酸化物を用いることが好ましい。特に、インジウムおよび亜鉛を含む金属酸化物を用いる事が好ましい。またそれらに加えて、ガリウム、イットリウム、錫などが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここでは、金属酸化物が、インジウム、元素Ｍおよび亜鉛を有するＩｎ－Ｍ－Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫とする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、上記実施の形態で説明した半導体装置に用いることができる、ＯＳトランジスタの構成例について説明する。なお、ＯＳトランジスタは薄膜トランジスタであり、積層して設けることができるため、本実施の形態では、単結晶シリコン基板に形成されたＳｉトランジスタの上方に、ＯＳトランジスタを設けた半導体装置の構成例について説明する。
＜半導体装置の構成例＞
図７に示す半導体装置は、トランジスタ３００と、トランジスタ５００、および容量素子６００を有している。図８Ａはトランジスタ５００のチャネル長方向の断面図であり、図８Ｂはトランジスタ５００のチャネル幅方向の断面図であり、図８Ｃはトランジスタ３００のチャネル幅方向の断面図である。
トランジスタ５００は、チャネル形成領域に金属酸化物を有するトランジスタ（ＯＳトランジスタ）である。トランジスタ５００は、オフ電流が非常に小さい特徴を有する。
本実施の形態で説明する半導体装置は、図７に示すように、トランジスタ３００、トランジスタ５００、および容量素子６００を有する。トランジスタ５００はトランジスタ３００の上方に設けられ、容量素子６００は、トランジスタ３００およびトランジスタ５００の上方に設けられている。
トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。
トランジスタ３００は、図８Ｃに示すように、半導体領域３１３の上面およびチャネル幅方向の側面が絶縁体３１５を介して導電体３１６に覆われている。このように、トランジスタ３００をＦｉｎ型とすることにより、実効上のチャネル幅が増大し、トランジスタ３００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ３００のオフ特性を向上させることができる。
なお、トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１４ａ、および低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）、ＩｎＰ（リン化インジウム）、ＳｉＣ（シリコンカーバイド）、ＺｎＳｅ（セレン化亜鉛）、ＧａＮ（窒化ガリウム）、ＧａＯｘ（酸化ガリウム；ｘは０より大きい実数）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
低抵抗領域３１４ａ、および低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料により、仕事関数が定まるため、導電体の材料を変更することで、トランジスタのＶｔｈを調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
なお、図７に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。
絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
また、絶縁体３２４には、基板３１１、またはトランジスタ３００などから、トランジスタ５００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、昇温脱離ガス分析（ＴＤＳ分析）法などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。比誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子６００、またはトランジスタ５００と接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０は、プラグまたは配線としての機能を有する。また、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図７において、絶縁体３５０、絶縁体３５２、および絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、および絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、トランジスタ３００と接続するプラグ、または配線としての機能を有する。なお導電体３５６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
絶縁体３５４、および導電体３５６上に、配線層を設けてもよい。例えば、図７において、絶縁体３６０、絶縁体３６２、および絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、および絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグまたは配線としての機能を有する。なお導電体３６６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体３６４、および導電体３６６上に、配線層を設けてもよい。例えば、図７において、絶縁体３７０、絶縁体３７２、および絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、および絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグまたは配線としての機能を有する。なお導電体３７６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体３７４、および導電体３７６上に、配線層を設けてもよい。例えば、図７において、絶縁体３８０、絶縁体３８２、および絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、および絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグまたは配線としての機能を有する。なお導電体３８６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
上記において、導電体３５６を含む配線層、導電体３６６を含む配線層、導電体３７６を含む配線層、および導電体３８６を含む配線層、について説明したが、本実施の形態に係る半導体装置はこれに限られるものではない。導電体３５６を含む配線層と同様の配線層を３層以下にしてもよいし、導電体３５６を含む配線層と同様の配線層を５層以上にしてもよい。
絶縁体３８４上には絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６が、順に積層して設けられている。絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
例えば、絶縁体５１０、および絶縁体５１４には、例えば、基板３１１、またはトランジスタ３００を設ける領域などから、トランジスタ５００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体３２４と同様の材料を用いることができる。
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、水素に対するバリア性を有する膜として、例えば、絶縁体５１０、および絶縁体５１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
また、例えば、絶縁体５１２、および絶縁体５１６には、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１２、および絶縁体５１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６には、導電体５１８、およびトランジスタ５００を構成する導電体（導電体５０３）等が埋め込まれている。なお、導電体５１８は、容量素子６００、またはトランジスタ３００と接続するプラグ、または配線としての機能を有する。導電体５１８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
特に、絶縁体５１０、および絶縁体５１４と接する領域の導電体５１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ５００とは、酸素、水素、および水に対するバリア性を有する層で、分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体５１６の上方には、トランジスタ５００が設けられている。
図８Ａ、図８Ｂに示すように、トランジスタ５００は、絶縁体５１２および絶縁体５１６に埋め込まれるように配置された導電体５０３と、絶縁体５１６と導電体５０３の上に配置された絶縁体５２０と、絶縁体５２０の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、絶縁体５２４の上に配置された酸化物５３０ａと、酸化物５３０ａの上に配置された酸化物５３０ｂと、酸化物５３０ｂ上に、互いに離して配置された導電体５４２ａ、および導電体５４２ｂと、導電体５４２ａおよび導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂの間に重畳して開口が形成された絶縁体５８０と、開口の中に配置された導電体５６０と、酸化物５３０ｂ、導電体５４２ａ、導電体５４２ｂ、および絶縁体５８０と、導電体５６０と、の間に配置された絶縁体５５０と、酸化物５３０ｂ、導電体５４２ａ、導電体５４２ｂ、および絶縁体５８０と、絶縁体５５０と、の間に配置された酸化物５３０ｃと、を有する。
また、図８Ａ、図８Ｂに示すように、酸化物５３０ａ、酸化物５３０ｂ、導電体５４２ａ、および導電体５４２ｂと、絶縁体５８０の間に絶縁体５４４が配置されることが好ましい。また、図８Ａ、図８Ｂに示すように、導電体５６０は、絶縁体５５０の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。また、図８Ａ、図８Ｂに示すように、絶縁体５８０、導電体５６０、および絶縁体５５０の上に絶縁体５７４が配置されることが好ましい。
なお、以下において、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃをまとめて酸化物５３０という場合がある。また、導電体５４２ａおよび導電体５４２ｂをまとめて導電体５４２という場合がある。
なお、トランジスタ５００では、チャネルが形成される領域と、その近傍において、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物５３０ｂの単層、酸化物５３０ｂと酸化物５３０ａの２層構造、酸化物５３０ｂと酸化物５３０ｃの２層構造、または４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ５００では、導電体５６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体５６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、図７、図８Ａ、図８Ｂに示すトランジスタ５００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
ここで、導電体５６０は、トランジスタのゲート電極として機能し、導電体５４２ａおよび導電体５４２ｂは、それぞれソース電極またはドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。導電体５６０、導電体５４２ａおよび導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、トランジスタ５００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ５００の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
さらに、導電体５６０が、導電体５４２ａと導電体５４２ｂの間の領域に自己整合的に形成されるので、導電体５６０は、導電体５４２ａまたは導電体５４２ｂと重畳する領域を有さない。これにより、導電体５６０と導電体５４２ａおよび導電体５４２ｂとの間に形成される寄生容量を低減することができる。よって、トランジスタ５００のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。
導電体５６０は、第１のゲート（トップゲート、ともいう）電極として機能する場合がある。また、導電体５０３は、第２のゲート（バックゲート、あるいはボトムゲート、ともいう）電極として機能する場合がある。その場合、導電体５０３に印加する電位を、導電体５６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ５００のＶｔｈを制御することができる。特に、導電体５０３に負の電位を印加することにより、トランジスタ５００のＶｔｈを０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０３に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
導電体５０３は、酸化物５３０、および導電体５６０と、重なるように配置する。これにより、導電体５６０、および導電体５０３に電位を印加した場合、導電体５６０から生じる電界と、導電体５０３から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。本明細書等において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造とよぶ。
また、本明細書等において、Ｓ－ｃｈａｎｎｅｌ構造は、ソース電極およびドレイン電極として機能する導電体５４２ａおよび導電体５４２ｂに接する酸化物５３０の側面及び周辺が、チャネル形成領域と同じくＩ型であるといった特徴を有する。また、導電体５４２ａおよび導電体５４２ｂに接する酸化物５３０の側面及び周辺は、絶縁体５４４と接しているため、チャネル形成領域と同様にＩ型となりうる。なお、本明細書等において、Ｉ型とは後述する、高純度真性と同様として扱うことができる。また、本明細書等で開示するＳ－ｃｈａｎｎｅｌ構造は、Ｆｉｎ型構造及びプレーナー型構造とは異なる。Ｓ－ｃｈａｎｎｅｌ構造を採用することで、短チャネル効果に対する耐性を高める、別言すると短チャネル効果が発生し難いトランジスタとすることができる。
また、導電体５０３は、導電体５１８と同様の構成であり、絶縁体５１４および絶縁体５１６の開口の内壁に接して導電体５０３ａが形成され、さらに内側に導電体５０３ｂが形成されている。
絶縁体５２０、絶縁体５２２、絶縁体５２４、および絶縁体５５０は、ゲート絶縁膜としての機能を有する。
ここで、酸化物５３０と接する絶縁体５２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体５２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物５３０に接して設けることにより、酸化物５３０中の酸素欠損を低減し、トランジスタ５００の信頼性を向上させることができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
また、絶縁体５２４が、過剰酸素領域を有する場合、絶縁体５２２は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
絶縁体５２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物５３０が有する酸素は、絶縁体５２０側へ拡散することがなく、好ましい。また、導電体５０３が、絶縁体５２４や、酸化物５３０が有する酸素と反応することを抑制することができる。
絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
特に、不純物、および酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、酸化物５３０からの酸素の放出や、トランジスタ５００の周辺部から酸化物５３０への水素等の不純物の混入を抑制する層として機能する。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
また、絶縁体５２０は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ－ｋ材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体５２０を得ることができる。
なお、絶縁体５２０、絶縁体５２２、および絶縁体５２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
トランジスタ５００は、チャネル形成領域を含む酸化物５３０に、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物５３０として、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。また、酸化物５３０として、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物を用いてもよい。
また、トランジスタ５００には、キャリア濃度の低い金属酸化物を用いることが好ましい。金属酸化物のキャリア濃度を低くする場合においては、金属酸化物中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。なお、金属酸化物中の不純物としては、例えば、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
特に、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、金属酸化物中に酸素欠損を形成する場合がある。金属酸化物中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となる場合がある。さらに、酸素欠損に水素が入った欠陥はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。
酸素欠損に水素が入った欠陥は、金属酸化物のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、金属酸化物においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、金属酸化物のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。
よって、金属酸化物を酸化物５３０に用いる場合、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。水素などの不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
また、酸化物５３０に金属酸化物を用いる場合、チャネル形成領域の金属酸化物のキャリア濃度は、１×１０１８ｃｍ－３以下であることが好ましく、１×１０１７ｃｍ－３未満であることがより好ましく、１×１０１６ｃｍ－３未満であることがさらに好ましく、１×１０１３ｃｍ－３未満であることがさらに好ましく、１×１０１２ｃｍ－３未満であることがさらに好ましい。なお、チャネル形成領域の金属酸化物のキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０－９ｃｍ－３とすることができる。
また、酸化物５３０に金属酸化物を用いる場合、導電体５４２（導電体５４２ａ、および導電体５４２ｂ）と酸化物５３０とが接することで、酸化物５３０中の酸素が導電体５４２へ拡散し、導電体５４２が酸化する場合がある。導電体５４２が酸化することで、導電体５４２の導電率が低下する蓋然性が高い。なお、酸化物５３０中の酸素が導電体５４２へ拡散することを、導電体５４２が酸化物５３０中の酸素を吸収する、と言い換えることができる。
また、酸化物５３０中の酸素が導電体５４２（導電体５４２ａ、および導電体５４２ｂ）へ拡散することで、導電体５４２ａと酸化物５３０ｂとの間、および、導電体５４２ｂと酸化物５３０ｂとの間に異層が形成される場合がある。当該異層は、導電体５４２よりも酸素を多く含むため、当該異層は絶縁性を有すると推定される。このとき、導電体５４２と、当該異層と、酸化物５３０ｂとの３層構造は、金属－絶縁体－半導体からなる３層構造とみなすことができ、ＭＩＳ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造と呼ぶ、またはＭＩＳ構造を主としたダイオード接合構造と呼ぶ場合がある。
なお、上記異層は、導電体５４２と酸化物５３０ｂとの間に形成されることに限られず、例えば、異層が、導電体５４２と酸化物５３０ｃとの間に形成される場合や、導電体５４２と酸化物５３０ｂとの間、および導電体５４２と酸化物５３０ｃとの間に形成される場合がある。
また、酸化物５３０においてチャネル形成領域として機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
酸化物５３０は、酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。
なお、酸化物５３０は、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物５３０ｃは、酸化物５３０ａまたは酸化物５３０ｂに用いることができる金属酸化物を、用いることができる。
また、酸化物５３０ａおよび酸化物５３０ｃの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａおよび酸化物５３０ｃの電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。
ここで、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面、および酸化物５３０ｂと酸化物５３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物５３０ａと酸化物５３０ｂ、酸化物５３０ｂと酸化物５３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ－Ｇａ－Ｚｎ酸化物の場合、酸化物５３０ａおよび酸化物５３０ｃとして、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａ、酸化物５３０ｃを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面、および酸化物５３０ｂと酸化物５３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５００は高いオン電流を得られる。
酸化物５３０ｂ上には、ソース電極、およびドレイン電極として機能する導電体５４２（導電体５４２ａ、および導電体５４２ｂ）が設けられる。導電体５４２としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
また、図８Ａに示すように、酸化物５３０の、導電体５４２との界面とその近傍には、低抵抗領域として、領域５４３（領域５４３ａ、および領域５４３ｂ）が形成される場合がある。このとき、領域５４３ａはソース領域またはドレイン領域の一方として機能し、領域５４３ｂはソース領域またはドレイン領域の他方として機能する。また、領域５４３ａと領域５４３ｂに挟まれる領域にチャネル形成領域が形成される。
酸化物５３０と接するように上記導電体５４２を設けることで、領域５４３の酸素濃度が低減する場合がある。また、領域５４３に導電体５４２に含まれる金属と、酸化物５３０の成分とを含む金属化合物層が形成される場合がある。このような場合、領域５４３のキャリア濃度が増加し、領域５４３は、低抵抗領域となる。
絶縁体５４４は、導電体５４２を覆うように設けられ、導電体５４２の酸化を抑制する。このとき、絶縁体５４４は、酸化物５３０の側面を覆い、絶縁体５２４と接するように設けられてもよい。
絶縁体５４４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
特に、絶縁体５４４として、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体５４２が耐酸化性を有する材料、または、酸素を吸収しても著しく導電性が低下しない材料である場合、絶縁体５４４は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
絶縁体５５０は、ゲート絶縁膜として機能する。絶縁体５５０は、酸化物５３０ｃの内側（上面および側面）に接して配置することが好ましい。絶縁体５５０は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。例えば、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下の範囲が好ましい。
具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
加熱により酸素が放出される絶縁体を、絶縁体５５０として、酸化物５３０ｃの上面に接して設けることにより、絶縁体５５０から、酸化物５３０ｃを通じて、酸化物５３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体５２４と同様に、絶縁体５５０中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体５５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
また、絶縁体５５０が有する過剰酸素を、効率的に酸化物５３０へ供給するために、絶縁体５５０と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５５０から導電体５６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体５５０から導電体５６０への過剰酸素の拡散が抑制される。つまり、酸化物５３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体５６０の酸化を抑制することができる。当該金属酸化物としては、絶縁体５４４に用いることができる材料を用いればよい。
第１のゲート電極として機能する導電体５６０は、図８Ａ、図８Ｂでは２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体５６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一つ）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５５０に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。
また、導電体５６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構造としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層構造としてもよい。
絶縁体５８０は、絶縁体５４４を介して、導電体５４２上に設けられる。絶縁体５８０は、過剰酸素領域を有することが好ましい。例えば、絶縁体５８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
絶縁体５８０は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体５８０を、酸化物５３０ｃと接して設けることで、絶縁体５８０中の酸素を、酸化物５３０ｃを通じて、酸化物５３０へと効率良く供給することができる。なお、絶縁体５８０中の水または水素などの不純物濃度が低減されていることが好ましい。
絶縁体５８０の開口は、導電体５４２ａと導電体５４２ｂの間の領域に重畳して形成される。これにより、導電体５６０は、絶縁体５８０の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に、埋め込まれるように形成される。
半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体５６０の導電性が下がらないようにする必要がある。そのために導電体５６０の膜厚を大きくすると、導電体５６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体５６０を絶縁体５８０の開口に埋め込むように設けるため、導電体５６０をアスペクト比の高い形状にしても、工程中に導電体５６０を倒壊させることなく、形成することができる。
絶縁体５７４は、絶縁体５８０の上面、導電体５６０の上面、および絶縁体５５０の上面に接して設けられることが好ましい。絶縁体５７４をスパッタリング法で成膜することで、絶縁体５５０および絶縁体５８０へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物５３０中に酸素を供給することができる。
例えば、絶縁体５７４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、またはマグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、および窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。
また、絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
また、絶縁体５８１、絶縁体５７４、絶縁体５８０、および絶縁体５４４に形成された開口に、導電体５４０ａおよび導電体５４０ｂを配置する。導電体５４０ａおよび導電体５４０ｂは、導電体５６０を挟んで対向して設ける。導電体５４０ａおよび導電体５４０ｂは、後述する導電体５４６および導電体５４８と同様の構成である。
絶縁体５８１上には、絶縁体５８２が設けられている。絶縁体５８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体５８２には、絶縁体５１４と同様の材料を用いることができる。例えば、絶縁体５８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
また、絶縁体５８２上には、絶縁体５８６が設けられている。絶縁体５８６は、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体５２０、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、絶縁体５７４、絶縁体５８１、絶縁体５８２、および絶縁体５８６には、導電体５４６、および導電体５４８等が埋め込まれている。
導電体５４６、および導電体５４８は、容量素子６００、トランジスタ５００、またはトランジスタ３００と接続するプラグ、または配線としての機能を有する。導電体５４６、および導電体５４８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
続いて、トランジスタ５００の上方には、容量素子６００が設けられている。容量素子６００は、導電体６１０と、導電体６２０、絶縁体６３０とを有する。
また、導電体５４６、および導電体５４８上に、導電体６１２を設けてもよい。導電体６１２は、トランジスタ５００と接続するプラグ、または配線としての機能を有する。導電体６１０は、容量素子６００の電極としての機能を有する。なお、導電体６１２、および導電体６１０は、同時に形成することができる。
導電体６１２、および導電体６１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。または、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
図７では、導電体６１２、および導電体６１０は単層構造として示しているが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
絶縁体６３０を介して、導電体６１０と重畳するように、導電体６２０を設ける。なお、導電体６２０は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
導電体６２０、および絶縁体６３０上には、絶縁体６５０が設けられている。絶縁体６５０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体６５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
本構造を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制するとともに、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。または、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化または高集積化を図ることができる。
＜トランジスタの構造例＞
なお、本実施の形態に示す半導体装置のトランジスタ５００は、上記の構造に限られるものではない。以下、トランジスタ５００に用いることができる構造例について説明する。
＜トランジスタの構造例１＞
図９Ａ、図９Ｂおよび図９Ｃを用いてトランジスタ５１０Ａの構造例を説明する。図９Ａはトランジスタ５１０Ａの上面図である。図９Ｂは、図９Ａに一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図９Ｃは、図９Ａに一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図９Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
図９Ａ、図９Ｂおよび図９Ｃでは、トランジスタ５１０Ａと、層間膜として機能する絶縁体５１１、絶縁体５１２、絶縁体５１４、絶縁体５１６、絶縁体５８０、絶縁体５８２、および絶縁体５８４を示している。また、トランジスタ５１０Ａと電気的に接続し、コンタクトプラグとして機能する導電体５４６（導電体５４６ａ、および導電体５４６ｂ）と、配線として機能する導電体５０３と、を示している。導電体５４６ａおよび導電体５４６ｂをまとめて導電体５４６という場合がある。
トランジスタ５１０Ａは、第１のゲート電極として機能する導電体５６０（導電体５６０ａ、および導電体５６０ｂ）と、第２のゲート電極として機能する導電体５０５（導電体５０５ａ、および導電体５０５ｂ）と、第１のゲート絶縁膜として機能する絶縁体５５０と、第２のゲート絶縁膜として機能する絶縁体５２１、絶縁体５２２、および絶縁体５２４と、チャネルが形成される領域を有する酸化物５３０（酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃ）と、ソースまたはドレインの一方として機能する導電体５４２ａと、ソースまたはドレインの他方として機能する導電体５４２ｂと、絶縁体５７４とを有する。
また、図９に示すトランジスタ５１０Ａでは、酸化物５３０ｃ、絶縁体５５０、および導電体５６０が、絶縁体５８０に設けられた開口部内に、絶縁体５７４を介して配置される。また、酸化物５３０ｃ、絶縁体５５０、および導電体５６０は、導電体５４２ａ、および導電体５４２ｂとの間に配置される。
絶縁体５１１、および絶縁体５１２は、層間膜として機能する。
層間膜としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
例えば、絶縁体５１１は、水または水素などの不純物が、基板側からトランジスタ５１０Ａに混入するのを抑制するバリア膜として機能することが好ましい。したがって、絶縁体５１１は、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一つ）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。また、例えば、絶縁体５１１として酸化アルミニウムや窒化シリコンなどを用いてもよい。当該構成により、水素、水などの不純物が絶縁体５１１よりも基板側からトランジスタ５１０Ａ側に拡散するのを抑制することができる。
例えば、絶縁体５１２は、絶縁体５１１よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
導電体５０３は、絶縁体５１２に埋め込まれるように形成される。ここで、導電体５０３の上面の高さと、絶縁体５１２の上面の高さは同程度にできる。なお導電体５０３は、単層とする構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０３を２層以上の多層膜構造としてもよい。なお、導電体５０３は、タングステン、銅、またはアルミニウムを主成分とする導電性が高い導電性材料を用いることが好ましい。
トランジスタ５１０Ａにおいて、導電体５６０は、第１のゲート（トップゲート、ともいう）電極として機能する場合がある。また、導電体５０５は、第２のゲート（ボトムゲート、ともいう）電極として機能する場合がある。その場合、導電体５０５に印加する電位を、導電体５６０に印加する電位と連動させず、独立して変化させることで、トランジスタ５１０Ａのしきい値電圧を制御することができる。特に、導電体５０５に負の電位を印加することにより、トランジスタ５１０Ａのしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０５に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
また、例えば、導電体５０５と、導電体５６０とを重畳して設けることで、導電体５６０、および導電体５０５に電位を印加した場合、導電体５６０から生じる電界と、導電体５０５から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。
つまり、第１のゲート電極としての機能を有する導電体５６０の電界と、第２のゲート電極としての機能を有する導電体５０５の電界によって、チャネル形成領域を電気的に取り囲むことができる。すなわち、先に記載のトランジスタ５００と同様に、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造である。
絶縁体５１４、および絶縁体５１６は、絶縁体５１１または絶縁体５１２と同様に、層間膜として機能する。例えば、絶縁体５１４は、水または水素などの不純物が、基板側からトランジスタ５１０Ａに混入するのを抑制するバリア膜として機能することが好ましい。当該構成により、水素、水などの不純物が絶縁体５１４よりも基板側からトランジスタ５１０Ａ側に拡散するのを抑制することができる。また、例えば、絶縁体５１６は、絶縁体５１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
第２のゲートとして機能する導電体５０５は、絶縁体５１４および絶縁体５１６の開口の内壁に接して導電体５０５ａが形成され、さらに内側に導電体５０５ｂが形成されている。ここで、導電体５０５ａおよび導電体５０５ｂの上面の高さと、絶縁体５１６の上面の高さは同程度にできる。なお、トランジスタ５１０Ａでは、導電体５０５ａおよび導電体５０５ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０５は、単層、または３層以上の積層構造として設ける構成にしてもよい。
ここで、導電体５０５ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一つ）の拡散を抑制する機能を有する（上記酸素が透過しにくい）導電性材料を用いることが好ましい。なお、本明細書等において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一つ、または、すべての拡散を抑制する機能とする。
例えば、導電体５０５ａが酸素の拡散を抑制する機能を持つことにより、導電体５０５ｂが酸化して導電率が低下することを抑制することができる。
また、導電体５０５が配線の機能を兼ねる場合、導電体５０５ｂは、タングステン、銅、またはアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。その場合、導電体５０３は、必ずしも設けなくともよい。なお、導電体５０５ｂを単層で図示したが、積層構造としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層としてもよい。
絶縁体５２１、絶縁体５２２、および絶縁体５２４は、第２のゲート絶縁膜としての機能を有する。
また、絶縁体５２２は、バリア性を有することが好ましい。絶縁体５２２がバリア性を有することで、トランジスタ５１０Ａの周辺部からトランジスタ５１０Ａへの水素等の不純物の混入を抑制する層として機能する。
絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
また、絶縁体５２１は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ－ｋ材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体５２１を得ることができる。
なお、図９には、第２のゲート絶縁膜として、３層の積層構造を示したが、単層、または２層以上の積層構造としてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
チャネル形成領域として機能する領域を有する酸化物５３０は、酸化物５３０ａと、酸化物５３０ａ上の酸化物５３０ｂと、酸化物５３０ｂ上の酸化物５３０ｃと、を有する。酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。酸化物５３０として、上述した金属酸化物の一種である酸化物半導体を用いることができる。
なお、酸化物５３０ｃは、絶縁体５８０に設けられた開口部内に、絶縁体５７４を介して設けられることが好ましい。絶縁体５７４がバリア性を有する場合、絶縁体５８０からの不純物が酸化物５３０へと拡散することを抑制することができる。
導電体５４２は、一方がソース電極として機能し、他方がドレイン電極として機能する。
導電体５４２ａと、導電体５４２ｂとは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いることができる。特に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があり、また、耐酸化性が高いため、好ましい。
また、図９では単層構造を示したが、２層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅－マグネシウム－アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
また、導電体５４２上に、バリア層を設けてもよい。バリア層は、酸素、または水素に対してバリア性を有する物質を用いることが好ましい。当該構成により、絶縁体５７４を成膜する際に、導電体５４２が酸化することを抑制することができる。
バリア層には、例えば、金属酸化物を用いることができる。特に、酸化アルミニウム、酸化ハフニウム、酸化ガリウムなどの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。また、ＣＶＤ法で形成した窒化シリコンを用いてもよい。
バリア層を有することで、導電体５４２の材料選択の幅を広げることができる。例えば、導電体５４２に、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
絶縁体５５０は、第１のゲート絶縁膜として機能する。絶縁体５５０は、絶縁体５８０に設けられた開口部内に、酸化物５３０ｃ、および絶縁体５７４を介して設けられることが好ましい。
トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。その場合、絶縁体５５０は、第２のゲート絶縁膜と同様に、積層構造としてもよい。ゲート絶縁膜として機能する絶縁体を、ｈｉｇｈ－ｋ材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
第１のゲート電極として機能する導電体５６０は、導電体５６０ａ、および導電体５６０ａ上の導電体５６０ｂを有する。導電体５６０ａは、導電体５０５ａと同様に、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一つ）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、導電体５６０ｂの材料選択性を向上することができる。つまり、導電体５６０ａを有することで、導電体５６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。また、導電体５６０ａとして、酸化物５３０として用いることができる酸化物半導体を用いることができる。その場合、導電体５６０ｂをスパッタリング法で成膜することで、導電体５６０ａの電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
導電体５６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０は、配線として機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構造としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層としてもよい。
絶縁体５８０と、トランジスタ５１０Ａとの間に絶縁体５７４を配置する。絶縁体５７４は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
絶縁体５７４を有することで、絶縁体５８０が有する水、および水素などの不純物が酸化物５３０ｃ、絶縁体５５０を介して、酸化物５３０ｂに拡散することを抑制することができる。また、絶縁体５８０が有する過剰酸素により、導電体５６０が酸化するのを抑制することができる。
絶縁体５８０、絶縁体５８２、および絶縁体５８４は、層間膜として機能する。
絶縁体５８２は、絶縁体５１４と同様に、水または水素などの不純物が、外部からトランジスタ５１０Ａに混入するのを抑制するバリア絶縁膜として機能することが好ましい。
また、絶縁体５８０、および絶縁体５８４は、絶縁体５１６と同様に、絶縁体５８２よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、トランジスタ５１０Ａは、絶縁体５８０、絶縁体５８２、および絶縁体５８４に埋め込まれた導電体５４６などのプラグや配線を介して、他の構造と電気的に接続してもよい。
また、導電体５４６の材料としては、導電体５０５と同様に、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。例えば、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
例えば、導電体５４６として、水素、および酸素に対してバリア性を有する導電体である窒化タンタル等と、導電性が高いタングステンとの積層構造を用いることで、配線としての導電性を保持したまま、外部からの不純物の拡散を抑制することができる。
上記構造を有することで、オン電流が大きい酸化物半導体を有するトランジスタを用いた半導体装置を提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを用いた半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
＜トランジスタの構造例２＞
図１０Ａ、図１０Ｂおよび図１０Ｃを用いてトランジスタ５１０Ｂの構造例を説明する。図１０Ａはトランジスタ５１０Ｂの上面図である。図１０Ｂは、図１０Ａに一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図１０Ｃは、図１０Ａに一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図１０Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ５１０Ｂはトランジスタ５１０Ａの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ５１０Ａと異なる点について説明する。
トランジスタ５１０Ｂは、導電体５４２（導電体５４２ａ、および導電体５４２ｂ）と、酸化物５３０ｃ、絶縁体５５０、および導電体５６０と、が重畳する領域を有する。当該構造とすることで、オン電流が高いトランジスタを提供することができる。また、制御性が高いトランジスタを提供することができる。
第１のゲート電極として機能する導電体５６０は、導電体５６０ａ、および導電体５６０ａ上の導電体５６０ｂを有する。導電体５６０ａは、導電体５０５ａと同様に、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一つ）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、導電体５６０ｂの材料選択性を向上することができる。つまり、導電体５６０ａを有することで、導電体５６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
また、導電体５６０の上面および側面、絶縁体５５０の側面、および酸化物５３０ｃの側面を覆うように、絶縁体５７４を設けることが好ましい。なお、絶縁体５７４は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
絶縁体５７４を設けることで、導電体５６０の酸化を抑制することができる。また、絶縁体５７４を有することで、絶縁体５８０が有する水、および水素などの不純物がトランジスタ５１０Ｂへ拡散することを抑制することができる。
また、導電体５４６と、絶縁体５８０との間に、バリア性を有する絶縁体５７６（絶縁体５７６ａ、および絶縁体５７６ｂ）を配置してもよい。絶縁体５７６を設けることで、絶縁体５８０の酸素が導電体５４６と反応し、導電体５４６が酸化することを抑制することができる。
また、バリア性を有する絶縁体５７６を設けることで、プラグや配線に用いられる導電体の材料選択の幅を広げることができる。例えば、導電体５４６に、酸素を吸収する性質を持つ一方で、導電性が高い金属材料を用いることで、低消費電力の半導体装置を提供することができる。具体的には、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
＜トランジスタの構造例３＞
図１１Ａ、図１１Ｂおよび図１１Ｃを用いてトランジスタ５１０Ｃの構造例を説明する。図１１Ａはトランジスタ５１０Ｃの上面図である。図１１Ｂは、図１１Ａに一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図１１Ｃは、図１１Ａに一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図１１Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ５１０Ｃはトランジスタ５１０Ａの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ５１０Ａと異なる点について説明する。
図１１に示すトランジスタ５１０Ｃは、導電体５４２ａと酸化物５３０ｂの間に導電体５４７ａが配置され、導電体５４２ｂと酸化物５３０ｂの間に導電体５４７ｂが配置されている。ここで、導電体５４２ａ（導電体５４２ｂ）は、導電体５４７ａ（導電体５４７ｂ）の上面および導電体５６０側の側面を越えて延在し、酸化物５３０ｂの上面に接する領域を有する。ここで、導電体５４７は、導電体５４２に用いることができる導電体を用いればよい。さらに、導電体５４７の膜厚は、少なくとも導電体５４２より厚いことが好ましい。導電体５４７ａおよび導電体５４７ｂをまとめて導電体５４７という場合がある。
図１１に示すトランジスタ５１０Ｃは、上記のような構成を有することにより、トランジスタ５１０Ａよりも、導電体５４２を導電体５６０に近づけることができる。または、導電体５４２ａの端部および導電体５４２ｂの端部と、導電体５６０を重ねることができる。これにより、トランジスタ５１０Ｃの実質的なチャネル長を短くし、オン電流および周波数特性の向上を図ることができる。
また、導電体５４７ａ（導電体５４７ｂ）は、導電体５４２ａ（導電体５４２ｂ）と重畳して設けられることが好ましい。このような構成にすることで、導電体５４６ａ（導電体５４６ｂ）を埋め込む開口を形成するエッチングにおいて、導電体５４７ａ（導電体５４７ｂ）がストッパとして機能し、酸化物５３０ｂがオーバーエッチングされるのを防ぐことができる。
また、図１１に示すトランジスタ５１０Ｃは、絶縁体５４４の上に接して絶縁体５４５を配置する構成にしてもよい。絶縁体５４４としては、水または水素などの不純物や、過剰な酸素が、絶縁体５８０側からトランジスタ５１０Ｃに混入するのを抑制するバリア絶縁膜として機能することが好ましい。絶縁体５４５としては、絶縁体５４４に用いることができる絶縁体を用いることができる。また、絶縁体５４４としては、例えば、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化シリコンまたは窒化酸化シリコンなどの、窒化物絶縁体を用いてもよい。
また、図１１に示すトランジスタ５１０Ｃは、図９に示すトランジスタ５１０Ａと異なり、導電体５０５を単層構造で設けてもよい。この場合、パターン形成された導電体５０５の上に絶縁体５１６となる絶縁膜を成膜し、当該絶縁膜の上部を、導電体５０５の上面が露出するまでＣＭＰ法などを用いて除去すればよい。ここで、導電体５０５の上面の平坦性を良好にすることが好ましい。例えば、導電体５０５上面の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．５ｎｍ以下、より好ましくは０．３ｎｍ以下にすればよい。これにより、導電体５０５の上に形成される、絶縁層の平坦性を良好にし、酸化物５３０ｂおよび酸化物５３０ｃの結晶性の向上を図ることができる。
＜トランジスタの構造例４＞
図１２Ａ、図１２Ｂおよび図１２Ｃを用いてトランジスタ５１０Ｄの構造例を説明する。図１２Ａはトランジスタ５１０Ｄの上面図である。図１２Ｂは、図１２Ａに一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図１２Ｃは、図１２Ａに一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図１２Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ５１０Ｄは上記トランジスタの変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。
図１２Ａ乃至図１２Ｃでは、導電体５０３を設けずに、第２のゲートとしての機能を有する導電体５０５を配線としても機能させている。また、酸化物５３０ｃ上に絶縁体５５０を有し、絶縁体５５０上に金属酸化物５５２を有する。また、金属酸化物５５２上に導電体５６０を有し、導電体５６０上に絶縁体５７０を有する。また、絶縁体５７０上に絶縁体５７１を有する。
金属酸化物５５２は、酸素拡散を抑制する機能を有することが好ましい。絶縁体５５０と、導電体５６０との間に、酸素の拡散を抑制する金属酸化物５５２を設けることで、導電体５６０への酸素の拡散が抑制される。つまり、酸化物５３０へ供給する酸素量の減少を抑制することができる。また、酸素による導電体５６０の酸化を抑制することができる。
なお、金属酸化物５５２は、第１のゲートの一部としての機能を有してもよい。例えば、酸化物５３０として用いることができる酸化物半導体を、金属酸化物５５２として用いることができる。その場合、導電体５６０をスパッタリング法で成膜することで、金属酸化物５５２の電気抵抗値を低下させて導電層とすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
また、金属酸化物５５２は、ゲート絶縁膜の一部としての機能を有する場合がある。したがって、絶縁体５５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、金属酸化物５５２は、比誘電率が高いｈｉｇｈ－ｋ材料である金属酸化物を用いることが好ましい。当該積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁膜として機能する絶縁層の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
トランジスタ５１０Ｄにおいて、金属酸化物５５２を単層で示したが、２層以上の積層構造としてもよい。例えば、ゲート電極の一部として機能する金属酸化物と、ゲート絶縁膜の一部として機能する金属酸化物とを積層して設けてもよい。
金属酸化物５５２を有することで、ゲート電極として機能する場合は、導電体５６０からの電界の影響を弱めることなく、トランジスタ５１０Ｄのオン電流の向上を図ることができる。または、ゲート絶縁膜として機能する場合は、絶縁体５５０と、金属酸化物５５２との物理的な厚みにより、導電体５６０と、酸化物５３０との間の距離を保つことで、導電体５６０と酸化物５３０との間のリーク電流を抑制することができる。従って、絶縁体５５０、および金属酸化物５５２との積層構造を設けることで、導電体５６０と酸化物５３０との間の物理的な距離、および導電体５６０から酸化物５３０へかかる電界強度を、容易に適宜調整することができる。
具体的には、金属酸化物５５２として、酸化物５３０に用いることができる酸化物半導体を低抵抗化することで、金属酸化物５５２として用いることができる。または、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁層である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、金属酸化物５５２は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
絶縁体５７０は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体５７０よりも上方からの酸素で導電体５６０が酸化するのを抑制することができる。また、絶縁体５７０よりも上方からの水または水素などの不純物が、導電体５６０および絶縁体５５０を介して、酸化物５３０に混入することを抑制することができる。
絶縁体５７１はハードマスクとして機能する。絶縁体５７１を設けることで、導電体５６０の加工の際、導電体５６０の側面が概略垂直、具体的には、導電体５６０の側面と基板表面のなす角を、７５度以上１００度以下、好ましくは８０度以上９５度以下とすることができる。
なお、絶縁体５７１に、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることで、バリア層としての機能を兼ねさせてもよい。その場合、絶縁体５７０は設けなくともよい。
絶縁体５７１をハードマスクとして用いて、絶縁体５７０、導電体５６０、金属酸化物５５２、絶縁体５５０、および酸化物５３０ｃの一部を選択的に除去することで、これらの側面を略一致させて、かつ、酸化物５３０ｂ表面の一部を露出させることができる。
また、トランジスタ５１０Ｄは、露出した酸化物５３０ｂ表面の一部に領域５３１ａおよび領域５３１ｂを有する。領域５３１ａまたは領域５３１ｂの一方はソース領域として機能し、他方はドレイン領域として機能する。
領域５３１ａおよび領域５３１ｂの形成は、例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、またはプラズマ処理などを用いて、露出した酸化物５３０ｂ表面にリンまたはボロンなどの不純物元素を導入することで実現できる。なお、本実施の形態などにおいて「不純物元素」とは、主成分元素以外の元素のことをいう。
また、酸化物５３０ｂ表面の一部を露出させた後に金属膜を成膜し、その後加熱処理することにより、該金属膜に含まれる元素を酸化物５３０ｂに拡散させて領域５３１ａおよび領域５３１ｂを形成することもできる。
酸化物５３０ｂの不純物元素が導入された領域は、電気抵抗率が低下する。このため、領域５３１ａおよび領域５３１ｂを「不純物領域」または「低抵抗領域」という場合がある。
絶縁体５７１および／または導電体５６０をマスクとして用いることで、領域５３１ａおよび領域５３１ｂを自己整合（セルフアライメント）的に形成することができる。よって、領域５３１ａおよび／または領域５３１ｂと、導電体５６０が重ならず、寄生容量を低減することができる。また、チャネル形成領域とソースドレイン領域（領域５３１ａまたは領域５３１ｂ）の間にオフセット領域が形成されない。領域５３１ａおよび領域５３１ｂを自己整合（セルフアライメント）的に形成することにより、オン電流の増加、しきい値電圧の低減、動作周波数の向上などを実現できる。
なお、オフ電流を更に低減するため、チャネル形成領域とソースドレイン領域の間にオフセット領域を設けてもよい。オフセット領域とは、電気抵抗率が高い領域であり、前述した不純物元素の導入が行なわれない領域である。オフセット領域の形成は、絶縁体５７５の形成後に前述した不純物元素の導入を行なうことで実現できる。この場合、絶縁体５７５も絶縁体５７１などと同様にマスクとして機能する。よって、酸化物５３０ｂの絶縁体５７５と重なる領域に不純物元素が導入されず、該領域の電気抵抗率を高いままとすることができる。
また、トランジスタ５１０Ｄは、絶縁体５７０、導電体５６０、金属酸化物５５２、絶縁体５５０、および酸化物５３０ｃの側面に絶縁体５７５を有する。絶縁体５７５は、比誘電率の低い絶縁体であることが好ましい。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などであることが好ましい。特に、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、空孔を有する酸化シリコンを絶縁体５７５に用いると、後の工程で絶縁体５７５中に過剰酸素領域を容易に形成できるため好ましい。また、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。また、絶縁体５７５は、酸素を拡散する機能を有することが好ましい。
また、トランジスタ５１０Ｄは、絶縁体５７５、酸化物５３０上に絶縁体５７４を有する。絶縁体５７４は、スパッタリング法を用いて成膜することが好ましい。スパッタリング法を用いることにより、水または水素などの不純物の少ない絶縁体を成膜することができる。例えば、絶縁体５７４として、酸化アルミニウムを用いるとよい。
なお、スパッタリング法を用いた酸化膜は、被成膜構造体から水素を引き抜く場合がある。従って、絶縁体５７４が酸化物５３０および絶縁体５７５から水素および水を吸収することで、酸化物５３０および絶縁体５７５の水素濃度を低減することができる。
＜トランジスタの構造例５＞
図１３Ａ乃至図１３Ｃを用いてトランジスタ５１０Ｅの構造例を説明する。図１３Ａはトランジスタ５１０Ｅの上面図である。図１３Ｂは、図１３Ａに一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図１３Ｃは、図１３Ａに一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図１３Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ５１０Ｅは上記トランジスタの変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。
図１３Ａ乃至図１３Ｃでは、導電体５４２を設けずに、露出した酸化物５３０ｂ表面の一部に領域５３１ａおよび領域５３１ｂを有する。領域５３１ａまたは領域５３１ｂの一方はソース領域として機能し、他方はドレイン領域として機能する。また、酸化物５３０ｂと、絶縁体５７４の間に、絶縁体５７３を有する。
図１３に示す、領域５３１（領域５３１ａ、および領域５３１ｂ）は、酸化物５３０ｂに下記の元素が添加された領域である。領域５３１は、例えば、ダミーゲートを用いることで形成することができる。
具体的には、酸化物５３０ｂ上にダミーゲートを設け、当該ダミーゲートをマスクとして用い、上記酸化物５３０ｂを低抵抗化する元素を添加するとよい。つまり、酸化物５３０が、ダミーゲートと重畳していない領域に、当該元素が添加され、領域５３１が形成される。なお、当該元素の添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
なお、酸化物５３０を低抵抗化する元素としては、代表的には、ホウ素、またはリンが挙げられる。また、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス等を用いてもよい。希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。当該元素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）などを用いて測定すればよい。
特に、ホウ素、及びリンは、アモルファスシリコン、または低温ポリシリコンの製造ラインの装置を使用することができるため、好ましい。既存の設備を転用することができ、設備投資を抑制することができる。
続いて、酸化物５３０ｂ、およびダミーゲート上に、絶縁体５７３となる絶縁膜、および絶縁体５７４となる絶縁膜を成膜してもよい。絶縁体５７３となる絶縁膜、および絶縁体５７４となる絶縁膜を積層して設けることで、領域５３１と、酸化物５３０ｃおよび絶縁体５５０とが重畳する領域を設けることができる。
具体的には、絶縁体５７４となる絶縁膜上に絶縁体５８０となる絶縁膜を設けた後、絶縁体５８０となる絶縁膜にＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を行うことで、絶縁体５８０となる絶縁膜の一部を除去し、ダミーゲートを露出する。続いて、ダミーゲートを除去する際に、ダミーゲートと接する絶縁体５７３の一部も除去するとよい。従って、絶縁体５８０に設けられた開口部の側面には、絶縁体５７４、および絶縁体５７３が露出し、当該開口部の底面には、酸化物５３０ｂに設けられた領域５３１の一部が露出する。次に、当該開口部に酸化物５３０ｃとなる酸化膜、絶縁体５５０となる絶縁膜、および導電体５６０となる導電膜を順に成膜した後、絶縁体５８０が露出するまでＣＭＰ処理などにより、酸化物５３０ｃとなる酸化膜、絶縁体５５０となる絶縁膜、および導電体５６０となる導電膜の一部を除去することで、図１３に示すトランジスタを形成することができる。
なお、絶縁体５７３、および絶縁体５７４は必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
図１３に示すトランジスタは、既存の装置を転用することができ、さらに、導電体５４２を設けないため、コストの低減を図ることができる。
＜トランジスタの構造例６＞
図１４Ａ乃至図１４Ｃを用いてトランジスタ５１０Ｆの構造例を説明する。図１４Ａはトランジスタ５１０Ｆの上面図である。図１４Ｂは、図１４Ａに一点鎖線Ｌ１－Ｌ２で示す部位の断面図である。図１４Ｃは、図１４Ａに一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。なお、図１４Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ５１０Ｆはトランジスタ５１０Ａの変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。
トランジスタ５１０Ａでは、絶縁体５７４の一部が絶縁体５８０に設けられた開口部内に設けられ、導電体５６０の側面を覆うように設けられている。一方で、トランジスタ５１０Ｆでは絶縁体５８０と絶縁体５７４の一部を除去して開口が形成されている。
また、導電体５４６と、絶縁体５８０との間に、バリア性を有する絶縁体５７６（絶縁体５７６ａ、および絶縁体５７６ｂ）を配置してもよい。絶縁体５７６を設けることで、絶縁体５８０の酸素が導電体５４６と反応し、導電体５４６が酸化することを抑制することができる。
なお、酸化物５３０として酸化物半導体を用いる場合は、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物５３０ｃは、酸化物５３０ａまたは酸化物５３０ｂに用いることができる金属酸化物を用いることができる。
酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃは、結晶性を有することが好ましく、特に、ＣＡＡＣ－ＯＳを用いることが好ましい。ＣＡＡＣ－ＯＳ等の結晶性を有する酸化物は、不純物や欠陥（酸素欠損等）が少なく、結晶性の高い、緻密な構造を有している。よって、ソース電極またはドレイン電極による、酸化物５３０ｂからの酸素の引き抜きを抑制することができる。これにより、熱処理を行っても、酸化物５３０ｂから酸素が引き抜かれることを低減できるので、トランジスタ５１０Ｆは、製造工程における高い温度（所謂サーマルバジェット）に対して安定である。
なお、酸化物５３０ａおよび酸化物５３０ｃの一方または双方を省略してもよい。酸化物５３０を酸化物５３０ｂの単層としてもよい。酸化物５３０を、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの積層とする場合は、酸化物５３０ａおよび酸化物５３０ｃの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａおよび酸化物５３０ｃの電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。この場合、酸化物５３０ｃは、酸化物５３０ａに用いることができる金属酸化物を用いることが好ましい。具体的には、酸化物５３０ｃに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｃに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ｃに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
ここで、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面、および酸化物５３０ｂと酸化物５３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物５３０ａと酸化物５３０ｂ、酸化物５３０ｂと酸化物５３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ－Ｇａ－Ｚｎ酸化物の場合、酸化物５３０ａおよび酸化物５３０ｃとして、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、酸化ガリウム等を用いてもよい。また、酸化物５３０ｃを積層構造としてもよい。例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物と、当該Ｉｎ－Ｇａ－Ｚｎ酸化物上のＧａ－Ｚｎ酸化物との積層構造、またはＩｎ－Ｇａ－Ｚｎ酸化物と、当該Ｉｎ－Ｇａ－Ｚｎ酸化物上の酸化ガリウムとの積層構造を用いることができる。別言すると、Ｉｎ－Ｇａ－Ｚｎ酸化物と、Ｉｎを含まない酸化物との積層構造を、酸化物５３０ｃとして用いてもよい。
具体的には、酸化物５３０ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］もしくはその近傍の組成、または１：１：０．５［原子数比］もしくはその近傍の組成の金属酸化物を用いればよい。また、酸化物５３０ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］もしくはその近傍の組成、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］もしくはその近傍の組成、Ｉｎ：Ｇａ：Ｚｎ＝５：１：３［原子数比］もしくはその近傍の組成、または１０：１：３［原子数比］もしくはその近傍の組成の金属酸化物、または、Ｉｎ－Ｚｎ酸化物を用いればよい。酸化物５３０ａまたは酸化物５３０ｂに用いることができる金属酸化物を用いればよい。なお、近傍の組成とは、所望の原子数比の±３０％の範囲を含む。
また、酸化物５３０ｃは、２層以上の積層構造を有していてもよい。酸化物５３０ｃを積層構造とする場合の具体例としては、酸化物５３０ｃの下層として、Ｉｎ：Ｇａ：Ｚｎ＝５：１：３［原子数比］もしくはその近傍の組成、または１０：１：３［原子数比］もしくはその近傍の組成の金属酸化物、または、Ｉｎ－Ｚｎ酸化物を用い、酸化物５３０ｃの上層として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］もしくはその近傍の組成、Ｇａ：Ｚｎ＝２：１［原子数比］もしくはその近傍の組成、またはＧａ：Ｚｎ＝２：５［原子数比］もしくはその近傍の組成、または酸化ガリウムを用いればよい。
酸化物５３０ａ、酸化物５３０ｃを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面、および酸化物５３０ｂと酸化物５３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５１０Ｆは高いオン電流、および高い周波数特性を得ることができる。なお、酸化物５３０ｃを積層構造とした場合、上述の酸化物５３０ｂと、酸化物５３０ｃとの界面における欠陥準位密度を低くする効果に加え、酸化物５３０ｃが有する構成元素が、絶縁体５５０側に拡散するのを抑制することが期待される。より具体的には、酸化物５３０ｃを積層構造とし、積層構造の上方にＩｎを含まない酸化物を位置させるため、絶縁体５５０側に拡散しうるＩｎを抑制することができる。絶縁体５５０は、ゲート絶縁体として機能するため、Ｉｎが拡散した場合、トランジスタの特性不良となる。したがって、酸化物５３０ｃを積層構造とすることで、信頼性の高い表示装置を提供することが可能となる。
酸化物５３０は、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物５３０のチャネル形成領域となる金属酸化物としては、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。このようなトランジスタを用いることで、低消費電力の半導体装置を提供できる。
＜半導体装置の構成例２＞
図１５には、図７に示す半導体装置において、絶縁体６５０上に導電体６９２を有する例を示す。導電体６９２は半導体装置の一方の面を覆うように形成される。図１５には図示されないが、導電体６９２は開口部を有してもよい。また絶縁体６５０よりも下層の導電体に電気的に接続される導電体が該開口部内に設けられてもよい。
導電体６９２として金属を用いることができる。また導電性を有する金属窒化物や金属酸化物を用いてもよい。導電体６９２として例えば、チタン、窒化チタン、酸化チタン等を用いる事ができる。導電体６９２は半導体装置よりも外部からの電磁波を遮断する、あるいは弱める機能を有する。また導電体６９２は静電気を拡散して逃がす、または電荷の局在化を防ぐ機能を有する。導電体６９２を設けることにより、半導体装置の動作をさらに安定させることができる。
図１６には、絶縁体６５０と導電体６９２との間に絶縁体６９３を有する例を示す。絶縁体６９３として例えば、繊維体に有機樹脂が含浸された構造体を用いることができる。繊維体として例えばガラス繊維を用いてもよい。また有機樹脂として例えば臭素化エポキシ樹脂を用いてもよい。
実施の形態１に示すトランジスタ１４０およびトランジスタ１５０はパワーＭＯＳＦＥＴ（Ｐｏｗｅｒ ＭＯＳＦＥＴ）と呼ばれる場合がある。
トランジスタ３００は、実施の形態１に示すトランジスタ１４０およびトランジスタ１５０等のパワーＭＯＳＦＥＴに適用することが好ましく、図２０、図２１Ａ、図２１Ｂおよび図２１Ｃに例示するトランジスタ３００は特にトランジスタ１４０およびトランジスタ１５０に適用することが好ましい。図２０、図２１Ａ、図２１Ｂおよび図２１Ｃに示すトランジスタ３００はＤ－ＭＯＳ（Ｄｏｕｂｌｅ Ｄｉｆｆｕｓｉｏｎ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ＦＥＴと呼ばれる。
図２０に例示するように、層３８５はトランジスタ３００を有する層であり、層５８５はトランジスタ５００を有する層である。層３８５は、トランジスタ３００が設けられる基板３１１や、トランジスタ３００のゲート電極として機能する導電体３１６等を有する。層５８５は、トランジスタ５００のチャネル形成領域が形成される酸化物５３０や、トランジスタ５００のゲート電極として機能する導電体５６０等を有する。
図２０に示すトランジスタ３００は、プレーナー型のトランジスタである。低抵抗領域３１４ａ及び低抵抗領域３１４ｂの一方と他方をそれぞれソース領域及びドレイン領域として用いることにより、ＭＯＳＦＥＴとして動作させることができるが、ここでは低抵抗領域３１４ａ及び低抵抗領域３１４ｂをともにソースとして機能させ、低抵抗領域３１４ａ及び低抵抗領域３１４ｂの外側に領域３１９を形成し、シリコン基板の半導体領域３１３に対して、図２０に示す断面において下方にあたる領域に低抵抗領域３１７を設け、その下方にドレイン電極として機能する裏面電極３１８を設けることにより、トランジスタ３００をＤ－ＭＯＳＦＥＴとして機能させることができる。なお、低抵抗領域３１４ａ及び低抵抗領域３１４ｂをともにドレインとして機能させ、裏面電極３１８をソース電極として機能させてもよい。領域３１９は、低抵抗領域３１４ａ及び低抵抗領域３１４ｂと逆の極性の領域であることが好ましい。例えば、低抵抗領域３１４ａ及び低抵抗領域３１４ｂがｎ型領域の場合には領域３１９はｐ型領域であることが好ましい。あるいは領域３１９は高抵抗領域としてもよい。領域３１９は真性領域である場合がある。
なお、図２０において、低抵抗領域３１４ａ及び低抵抗領域３１４ｂは逆の極性の領域である領域３１９と接することにより、ｐｎ接合が形成される。このようなｐｎ接合領域を本発明書等では寄生ダイオードと呼ぶ。寄生ダイオードは、逆流防止、整流、等の機能を有する。また、寄生ダイオードはトランジスタを保護する機能を有する。寄生ダイオードがドレイン（例えば低抵抗領域３１４ａ及び低抵抗領域３１４ｂ）とソース（例えば裏面電極３１８）の間に形成されることにより、ソースとドレインの間に高電圧が印加される際の電界集中等が緩和され、トランジスタの破壊あるいは劣化を抑制することができる。
図２０では低抵抗領域３１４ａ及び低抵抗領域３１４ｂにそれぞれ、導電体３２８等のプラグが電気的に接続される例を示すが、図２１Ａに示す例では、導電体３２８ｂが複数の低抵抗領域に電気的に接続される例を示す。導電体３２ｂは複数の低抵抗領域のそれぞれの少なくとも一部を覆う形状であることが好ましい。また、導電体３２ｂは複数の低抵抗領域のそれぞれの少なくとも一部と重畳することが好ましい。
図２０には、トランジスタ３００がプレーナー構造を有するＤ－ＭＯＳＦＥＴの例を示すが、図２１Ｂにはトランジスタ３００がトレンチ構造を有するＤ－ＭＯＳＦＥＴの例を示す。図２１Ａにおいて、ゲートとして機能する導電体３１６は、低抵抗領域３１４ａと低抵抗領域３１４ｂの間に設けられるトレンチ内に形成される。低抵抗領域３１４ａ及び低抵抗領域３１４ｂと、導電体３１６との間にはゲート絶縁体として機能する絶縁体３１５が形成される。
図２１Ｂにおいては、低抵抗領域３１４ａ及び低抵抗領域３１４ｂにそれぞれ、導電体３２８等のプラグが電気的に接続される例を示すが、図２１Ｃに示す例では、導電体３２８ｂが複数の低抵抗領域に電気的に接続される例を示す。導電体３２８ｂは複数の低抵抗領域のそれぞれの少なくとも一部を覆う形状であることが好ましい。また、導電体３２８ｂは複数の低抵抗領域のそれぞれの少なくとも一部と重畳することが好ましい。
プレーナー構造と比較して、トレンチ構造においては、集積回路の面積は０．５倍以下に縮小されることが好ましく、０．４倍以下に縮小されることがより好ましい。
図２２Ａおよび図２２Ｂは、本発明の一態様の半導体装置の構成の一例を示す斜視図である。図２２Ａおよび図２２Ｂには、本発明の一態様の半導体装置有する各回路を、層３８５および層５８５に設ける一例を示す。層３８５として例えば、本発明の一態様の半導体装置において、Ｓｉトランジスタを有する層を適用することができる。層５８５として例えば、本発明の一態様の半導体装置において、ＯＳトランジスタを有する層である。なお、各回路が層３８５または層５８５に設けられる、と述べる場合には、例えば、それぞれの回路を構成する素子のうちトランジスタが層３８５または層５８５に構成されればよい。また、それぞれの回路が有する容量素子および抵抗素子は、例えば、これらの層の間、あるいは層５８５の上層に設けられてもよい。
先の実施の形態に示す半導体装置７０は、図２２Ａおよび図２２Ｂに示すように、層３８５および層５８５に設けることができる。
図２２Ａは、トランジスタ１４０およびトランジスタ１５０として例えばシリコンをチャネル形成領域に有するトランジスタを用い、層３８５に設ける一例を示す。半導体装置７０が有する記憶素子１１４、増幅回路８０および制御回路９９はそれぞれ、層３８５の領域９００ｂと層５８５の領域９００ａのいずれに設けられてもよい。記憶素子１１４および増幅回路８０は例えば、層５８５の領域９００ａに設けられることが好ましい。
図２２Ｂは、トランジスタ１４０およびトランジスタ１５０として例えば酸化物半導体をチャネル形成領域に有するトランジスタを用い、層５８５に設ける一例を示す。半導体装置７０が有する記憶素子１１４、増幅回路８０および制御回路９９は、それぞれ、層３８５の領域９００ｄと層５８５の領域９００ｃのいずれに設けられてもよい。記憶素子１１４および増幅回路８０は、例えば、層５８５の領域９００ｃに設けられることが好ましい。
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、上記実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物の構成について説明する。
＜＜金属酸化物＞＞
酸化物５３０として、酸化物半導体として機能する金属酸化物を用いることが好ましい。以下では、本発明に係る酸化物５３０に適用可能な金属酸化物について説明する。
金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特に、インジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、ガリウム、イットリウム、錫などが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここでは、金属酸化物が、インジウム、元素Ｍおよび亜鉛を有するＩｎ－Ｍ－Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫とする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
［金属酸化物の構造］
酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ、多結晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、および非晶質酸化物半導体などがある。
ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう。）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
また、ＣＡＡＣ－ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
ＣＡＡＣ－ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない金属酸化物ともいえる。したがって、ＣＡＡＣ－ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
なお、インジウムと、ガリウムと、亜鉛と、を有する金属酸化物の一種である、Ｉｎ－Ｇａ－Ｚｎ酸化物（以下、ＩＧＺＯ）は、上述のナノ結晶とすることで安定な構造をとる場合がある。特に、ＩＧＺＯは、大気中では結晶成長がし難い傾向があるため、大きな結晶（ここでは、数ｍｍの結晶、または数ｃｍの結晶）よりも小さな結晶（例えば、上述のナノ結晶）とする方が、構造的に安定となる場合がある。
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する金属酸化物である。ａ－ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。すなわち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、結晶性が低い。
酸化物半導体（金属酸化物）は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
［不純物］
ここで、金属酸化物中における各不純物の影響について説明する。
酸化物半導体に不純物が混入すると、欠陥準位または酸素欠損が形成される場合がある。よって、酸化物半導体のチャネル形成領域に不純物が混入することで、酸化物半導体を用いたトランジスタの電気特性が変動しやすく、信頼性が低くなる場合がある。また、チャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となりやすい。
また、上記欠陥準位には、トラップ準位が含まれる場合がある。金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い金属酸化物をチャネル形成領域に有するトランジスタは、電気特性が不安定となる場合がある。
また、酸化物半導体のチャネル形成領域に不純物が存在すると、チャネル形成領域の結晶性が低くなる場合がある、また、チャネル形成領域に接して設けられる酸化物の結晶性が低くなる場合がある。チャネル形成領域の結晶性が低いと、トランジスタの安定性または信頼性が低下する傾向がある。また、チャネル形成領域に接して設けられる酸化物の結晶性が低いと、界面準位が形成され、トランジスタの安定性または信頼性が悪化する場合がある。
したがって、トランジスタの安定性または信頼性を向上させるには、酸化物半導体のチャネル形成領域およびその近傍の不純物濃度を低減することが有効である。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
具体的には、当該酸化物半導体のチャネル形成領域およびその近傍において、ＳＩＭＳにより得られる上記不純物の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。または、当該酸化物半導体のチャネル形成領域およびその近傍において、ＥＤＸを用いた元素分析により得られる上記不純物の濃度を、１．０ａｔｏｍｉｃ％以下にする。なお、当該酸化物半導体として元素Ｍを含む酸化物を用いる場合、当該酸化物半導体のチャネル形成領域およびその近傍において、元素Ｍに対する上記不純物の濃度比を、０．１０未満、好ましくは０．０５未満にする。ここで、上記濃度比を算出する際に用いる元素Ｍの濃度は、上記不純物の濃度を算出した領域と同じ領域の濃度でもよいし、当該酸化物半導体中の濃度でもよい。
また、不純物濃度を低減した金属酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、金属酸化物中の酸素欠損に水素が入った場合、酸素欠損と水素とが結合しＶＯＨを形成する場合がある。ＶＯＨはドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。
従って、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。また、酸化物半導体中の水素は、熱、電界などのストレスによって動きやすいため、酸化物半導体に多くの水素が含まれると、トランジスタの信頼性が低下する恐れもある。
つまり、金属酸化物中のＶＯＨをできる限り低減し、高純度真性または実質的に高純度真性にすることが好ましい。このように、ＶＯＨが十分低減された酸化物半導体を得るには、酸化物半導体中の水分、水素などの不純物を除去すること（脱水、脱水素化処理と記載する場合がある。）と、酸化物半導体に酸素を供給して酸素欠損を補填すること（加酸素化処理と記載する場合がある。）が重要である。ＶＯＨなどの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
また、トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。酸化物半導体のキャリア濃度を低くする場合においては、酸化物半導体中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。なお、酸化物半導体中の不純物としては、例えば、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
特に、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸化物半導体中に酸素欠損を形成する場合がある。酸化物半導体中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となる場合がある。さらに、酸素欠損に水素が入った欠陥はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。
酸素欠損に水素が入った欠陥（ＶＯＨ）は、酸化物半導体のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、酸化物半導体においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、酸化物半導体のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。
よって、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。水素などの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
また、チャネル形成領域の酸化物半導体のキャリア濃度は、１×１０１８ｃｍ－３以下であることが好ましく、１×１０１７ｃｍ－３未満であることがより好ましく、１×１０１６ｃｍ－３未満であることがさらに好ましく、１×１０１３ｃｍ－３未満であることがさらに好ましく、１×１０１２ｃｍ－３未満であることがさらに好ましい。なお、チャネル形成領域の酸化物半導体のキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０－９ｃｍ－３とすることができる。
本発明の一態様により、信頼性が良好な半導体装置を提供することができる。また、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。また、本発明の一態様により、オン電流の大きい半導体装置を提供することができる。また、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。また、本発明の一態様は、低消費電力の半導体装置を提供することを課題の一つとする。
＜＜その他の半導体材料＞＞
酸化物５３０に用いることができる半導体材料は、上述の金属酸化物に限られない。酸化物５３０として、バンドギャップを有する半導体材料（ゼロギャップ半導体ではない半導体材料）を用いてもよい。例えば、シリコンなどの単体元素の半導体、ヒ化ガリウムなどの化合物半導体、半導体として機能する層状物質（原子層物質、２次元材料などともいう。）などを半導体材料に用いることが好ましい。特に、半導体として機能する層状物質を半導体材料に用いると好適である。
ここで、本明細書等において、層状物質とは、層状の結晶構造を有する材料群の総称である。層状の結晶構造は、共有結合やイオン結合によって形成される層が、ファンデルワールス力のような、共有結合やイオン結合よりも弱い結合を介して積層している構造である。層状物質は、単位層内における電気伝導性が高く、つまり、２次元電気伝導性が高い。半導体として機能し、かつ、２次元電気伝導性の高い材料をチャネル形成領域に用いることで、オン電流の大きいトランジスタを提供することができる。
層状物質として、グラフェン、シリセン、カルコゲン化物などがある。カルコゲン化物は、カルコゲンを含む化合物である。また、カルコゲンは、第１６族に属する元素の総称であり、酸素、硫黄、セレン、テルル、ポロニウム、リバモリウムが含まれる。また、カルコゲン化物として、遷移金属カルコゲナイド、１３族カルコゲナイドなどが挙げられる。
酸化物５３０として、例えば、半導体として機能する遷移金属カルコゲナイドを用いることが好ましい。酸化物５３０として適用可能な遷移金属カルコゲナイドとして、具体的には、硫化モリブデン（代表的にはＭｏＳ２）、セレン化モリブデン（代表的にはＭｏＳｅ２）、モリブデンテルル（代表的にはＭｏＴｅ２）、硫化タングステン（代表的にはＷＳ２）、セレン化タングステン（代表的にはＷＳｅ２）、タングステンテルル（代表的にはＷＴｅ２）、硫化ハフニウム（代表的にはＨｆＳ２）、セレン化ハフニウム（代表的にはＨｆＳｅ２）、硫化ジルコニウム（代表的にはＺｒＳ２）、セレン化ジルコニウム（代表的にはＺｒＳｅ２）などが挙げられる。
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
本実施の形態では、上述の実施の形態で説明し電池制御回路を電子部品とする例について、図２３を用いて説明する。
図２３Ａでは上述の実施の形態で説明し電池制御回路を電子部品とする例について説明する。なお電子部品は、半導体パッケージ、又はＩＣ用パッケージともいう。この電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。そこで、本実施の形態では、その一例について説明することにする。
ＯＳトランジスタやＳｉトランジスタで構成される回路部は、組み立て工程（後工程）を経て、プリント基板に脱着可能な部品が複数合わさることで完成する。
後工程については、図２３Ａに示す各工程を経ることで完成させることができる。具体的には、前工程で得られる素子基板が完成（ステップＳ１）した後、基板の裏面を研削する（ステップＳ２）。この段階で基板を薄膜化することで、前工程での基板の反り等を低減し、部品としての小型化を図るためである。
基板の裏面を研削して、基板を複数のチップに分離するダイシング工程を行う。そして、分離したチップを個々にピックアップしてリードフレーム上に搭載し接合する、ダイボンディング工程を行う（ステップＳ３）。このダイボンディング工程におけるチップとリードフレームとの接着は、樹脂による接着や、テープによる接着等、適宜製品に応じて適した方法を選択する。なお、ダイボンディング工程は、インターポーザ上に搭載し接合してもよい。
次いでリードフレームのリードとチップ上の電極とを、金属の細線（ワイヤー）で電気的に接続する、ワイヤーボンディングを行う（ステップＳ４）。金属の細線には、銀線や金線を用いることができる。また、ワイヤーボンディングは、ボールボンディングや、ウェッジボンディングを用いることができる。
ワイヤーボンディングされたチップは、エポキシ樹脂等で封止される、モールド工程が施される（ステップＳ５）。モールド工程を行うことで電子部品の内部が樹脂で充填され、機械的な外力による内蔵される回路部やワイヤーに対するダメージを低減することができ、また水分や埃による特性の劣化を低減することができる。
次いでリードフレームのリードをメッキ処理する。そしてリードを切断及び成形加工する（ステップＳ６）。このめっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。
次いでパッケージの表面に印字処理（マーキング）を施す（ステップＳ７）。そして最終的な検査工程（ステップＳ８）を経てＰＬＤを含む回路部を有する電子部品が完成する（ステップＳ９）。
また、完成した電子部品の斜視模式図を図２３Ｂに示す。図２３Ｂでは、電子部品の一例として、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）の斜視模式図を示している。図２３Ｂに示す電子部品７００は、リード７０１及び回路部７０３を示している。図２３Ｂに示す電子部品７００は、例えばプリント基板７０２に実装される。このような電子部品７００が複数組み合わされて、それぞれがプリント基板７０２上で電気的に接続されることで電気機器の内部に搭載することができる。完成した回路基板７０４は、電気機器等の内部に設けられる。
プリント基板７０２に実装される複数の電子部品の一として、先の実施の形態に示す電池制御回路を備えた電子部品が挙げられる。また他の電子部品として例えば、チップコイル、チップインダクタ、等が挙げられる。また先の実施の形態に示す層３８５、層５８５、あるいは層５８５に積層される層に、スパッタリング法、蒸着法、等を用いてチップコイル、チップインダクタ、等を形成することにより、回路基板の面積を縮小できる場合がある。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、上記実施の形態で説明した電池制御回路を備えた電子部品を適用可能な蓄電装置および蓄電システムの構成について説明する。
［円筒型二次電池］
円筒型の二次電池の例について図２５Ａを参照して説明する。円筒型の二次電池４００は、図２５Ａに示すように、上面に正極キャップ（電池蓋）４０１を有し、側面及び底面に電池缶（外装缶）４０２を有している。これら正極キャップ４０１と電池缶（外装缶）４０２とは、ガスケット（絶縁パッキン）４１０によって絶縁されている。
図２５Ｂは、円筒型の二次電池の断面を模式的に示した図である。図２５Ｂに示す円筒型の二次電池は、上面に正極キャップ（電池蓋）６０１を有し、側面および底面に電池缶（外装缶）６０２を有している。これら正極キャップと電池缶（外装缶）６０２とは、ガスケット（絶縁パッキン）６１６によって絶縁されている。
中空円柱状の電池缶６０２の内側には、帯状の正極６０４と負極６０６とがセパレータ６０５を間に挟んで捲回された電池素子が設けられている。図示しないが、電池素子はセンターピンを中心に捲回されている。電池缶６０２は、一端が閉じられ、他端が開いている。電池缶６０２には、電解液に対して耐腐食性のあるニッケル、アルミニウム、チタン等の金属、又はこれらの合金やこれらと他の金属との合金（例えば、ステンレス鋼等）を用いることができる。また、電解液による腐食を防ぐため、ニッケルやアルミニウム等を電池缶６０２に被覆することが好ましい。電池缶６０２の内側において、正極、負極およびセパレータが捲回された電池素子は、対向する一対の絶縁板６０８、６０９により挟まれている。また、電池素子が設けられた電池缶６０２の内部は、非水電解液（図示せず）が注入されている。非水電解液は、コイン型の二次電池と同様のものを用いることができる。
円筒型の蓄電池に用いる正極および負極は捲回するため、集電体の両面に活物質を形成することが好ましい。正極６０４には正極端子（正極集電リード）６０３が接続され、負極６０６には負極端子（負極集電リード）６０７が接続される。正極端子６０３および負極端子６０７は、ともにアルミニウムなどの金属材料を用いることができる。正極端子６０３は安全弁機構６１３に、負極端子６０７は電池缶６０２の底にそれぞれ抵抗溶接される。安全弁機構６１３は、ＰＴＣ素子（Ｐｏｓｉｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ）６１１を介して正極キャップ６０１と電気的に接続されている。安全弁機構６１３は電池の内圧の上昇が所定の閾値を超えた場合に、正極キャップ６０１と正極６０４との電気的な接続を切断するものである。また、ＰＴＣ素子６１１は温度が上昇した場合に抵抗が増大する熱感抵抗素子であり、抵抗の増大により電流量を制限して異常発熱を防止するものである。ＰＴＣ素子には、チタン酸バリウム（ＢａＴｉＯ３）系半導体セラミックス等を用いることができる。
図２５Ｃは蓄電システム４１５の一例を示す。蓄電システム４１５は複数の二次電池４００を有する。それぞれの二次電池の正極は、絶縁体４２５で分離された導電体４２４に接触し、電気的に接続されている。導電体４２４は配線４２３を介して、制御回路４２０に電気的に接続されている。また、それぞれの二次電池の負極は、配線４２６を介して制御回路４２０に電気的に接続されている。制御回路４２０として、先の実施の形態にて述べた電池制御回路を用いることができる。
図２５Ｄは、蓄電システム４１５の一例を示す。蓄電システム４１５は複数の二次電池４００を有し、複数の二次電池４００は、導電板４１３及び導電板４１４の間に挟まれている。複数の二次電池４００は、配線４１６により導電板４１３及び導電板４１４と電気的に接続される。複数の二次電池４００は、並列接続されていてもよいし、直列接続されていてもよいし、並列に接続された後さらに直列に接続されていてもよい。複数の二次電池４００を有する蓄電システム４１５を構成することで、大きな電力を取り出すことができる。
複数の二次電池４００が、並列に接続された後さらに直列に接続される場合を考える。このような場合には、先の実施の形態に示す電池制御回路において例えば、二次電池１２１は、並列に接続された複数の二次電池に対応する。また、一のセルバランス回路等の制御回路が、並列に接続された複数の二次電池に電気的に接続されてもよい。
複数の二次電池４００の間に温度制御装置を有していてもよい。二次電池４００が過熱されたときは、温度制御装置により冷却し、二次電池４００が冷えすぎているときは温度制御装置により加熱することができる。そのため蓄電システム４１５の性能が外気温に影響されにくくなる。
また、図２５Ｄにおいて、蓄電システム４１５は制御回路４２０に配線４２１及び配線４２２を介して電気的に接続されている。制御回路４２０として、先の実施の形態にて述べた電池制御回路を用いることができる。配線４２１は導電板４１３を介して複数の二次電池４００の正極に、配線４２２は導電板４１４を介して複数の二次電池４００の負極に、それぞれ電気的に接続される。
［二次電池パック］
次に本発明の一態様の蓄電システムの例について、図２６を用いて説明する。
図２６Ａは、二次電池パック５３３の外観を示す図である。図２６Ｂは二次電池パック５３３の構成を説明する図である。二次電池パック５３３は、回路基板５０１と、二次電池５１３と、を有する。二次電池５１３には、ラベル５０９が貼られている。回路基板５０１は、シール５１５により固定されている。また、二次電池パック５３３は、アンテナ５１７を有する。
回路基板５０１は制御回路５９０を有する。制御回路５９０は、先の実施の形態に示す電池制御回路を用いることができる。例えば、図２６Ｂに示すように、回路基板５０１上に、制御回路５９０を有する。また、回路基板５０１は、端子５２３と電気的に接続されている。また回路基板５０１は、アンテナ５１７、二次電池５１３の正極リード及び負極リードの一方５５１、正極リード及び負極リードの他方５５３と電気的に接続される。
あるいは、図２６Ｃに示すように、回路基板５０１上に設けられる回路システム５９０ａと、端子５２３を介して回路基板５０１に電気的に接続される回路システム５９０ｂと、を有してもよい。例えば、本発明の一態様の制御回路の一部分が回路システム５９０ａに、他の一部分が回路システム５９０ｂに、それぞれ設けられる。
なお、アンテナ５１７はコイル状に限定されず、例えば線状、板状であってもよい。また、平面アンテナ、開口面アンテナ、進行波アンテナ、ＥＨアンテナ、磁界アンテナ、誘電体アンテナ等のアンテナを用いてもよい。又は、アンテナ９１４は、平板状の導体でもよい。この平板状の導体は、電界結合用の導体の一つとして機能することができる。つまり、コンデンサの有する２つの導体のうちの一つの導体として、アンテナ９１４を機能させてもよい。これにより、電磁界、磁界だけでなく、電界で電力のやり取りを行うこともできる。
二次電池パック５３３は、アンテナ５１７と、二次電池５１３との間に層５１９を有する。層５１９は、例えば二次電池５１３による電磁界を遮蔽することができる機能を有する。層５１９としては、例えば磁性体を用いることができる。
二次電池５１３は、例えば、セパレータを挟んで負極と、正極とが重なり合って積層され、該積層シートを捲回したものである。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態６）
本実施の形態では、車両に本発明の一態様である蓄電システムを搭載する例を示す。車両として例えば自動車、二輪車、自転車、等が挙げられる。
蓄電システムを車両に搭載すると、ハイブリッド車（ＨＥＶ）、電気自動車（ＥＶ）、又はプラグインハイブリッド車（ＰＨＥＶ）等の次世代クリーンエネルギー自動車を実現できる。
図２７において、本発明の一態様である蓄電システムを用いた車両を例示する。図２７Ａに示す自動車８４００は、走行のための動力源として電気モーターを用いる電気自動車である。または、走行のための動力源として電気モーターとエンジンを適宜選択して用いることが可能なハイブリッド自動車である。本発明の一態様を用いることで、航続距離の長い車両を実現することができる。自動車８４００は蓄電システムを有する。蓄電システムは電気モーター８４０６を駆動するだけでなく、ヘッドライト８４０１やルームライト（図示せず）などの発光装置に電力を供給することができる。
また、蓄電システムは、自動車８４００が有するスピードメーター、タコメーターなどの表示装置に電力を供給することができる。また、蓄電システムは、自動車８４００が有するナビゲーションシステムなどに電力を供給することができる。
図２７Ｂに示す自動車８５００は、自動車８５００が有する蓄電システム８０２４にプラグイン方式や非接触給電方式等により外部の充電設備から電力供給を受けて、充電することができる。図２７Ｂに、地上設置型の充電装置８０２１から自動車８５００に搭載された蓄電システム８０２４に、ケーブル８０２２を介して充電を行っている状態を示す。充電に際しては、充電方法やコネクターの規格等はＣＨＡｄｅＭＯ（登録商標）やコンボ等の所定の方式で適宜行えばよい。充電装置８０２１は、商用施設に設けられた充電ステーションでもよく、また家庭の電源であってもよい。例えば、プラグイン技術によって、外部からの電力供給により自動車８５００に搭載された蓄電システム８０２４を充電することができる。充電は、ＡＣＤＣコンバータ等の変換装置を介して、交流電力を直流電力に変換して行うことができる。
また、図示しないが、受電装置を車両に搭載し、地上の送電装置から電力を非接触で供給して充電することもできる。この非接触給電方式の場合には、道路や外壁に送電装置を組み込むことで、停車中に限らず走行中に充電を行うこともできる。また、この非接触給電の方式を利用して、車両どうしで電力の送受信を行ってもよい。さらに、車両の外装部に太陽電池を設け、停車時や走行時に蓄電システムの充電を行ってもよい。このような非接触での電力の供給には、電磁誘導方式や磁界共鳴方式を用いることができる。
また、図２７Ｃは、本発明の一態様の蓄電システムを用いた二輪車の一例である。図２７Ｃに示すスクータ８６００は、蓄電システム８６０２、サイドミラー８６０１、方向指示灯８６０３を備える。蓄電システム８６０２は、方向指示灯８６０３に電気を供給することができる。
また、図２７Ｃに示すスクータ８６００は、座席下収納８６０４に、蓄電システム８６０２を収納することができる。蓄電システム８６０２は、座席下収納８６０４が小型であっても、座席下収納８６０４に収納することができる。
また、図２８Ａは、本発明の一態様の蓄電システムを用いた電動自転車の一例である。図２８Ａに示す電動自転車８７００に、本発明の一態様の蓄電システムを適用することができる。本発明の一態様の蓄電システムは例えば、複数の蓄電池と、保護回路と、ニューラルネットワークと、を有する。
電動自転車８７００は、蓄電システム８７０２を備える。蓄電システム８７０２は、運転者をアシストするモーターに電気を供給することができる。また、蓄電システム８７０２は、持ち運びができ、図２８Ｂに自転車から取り外した状態を示している。また、蓄電システム８７０２は、本発明の一態様の蓄電システムが有する蓄電池８７０１が複数内蔵されており、そのバッテリー残量などを表示部８７０３で表示できるようにしている。また蓄電システム８７０２は、本発明の一態様の制御回路８７０４を有する。制御回路８７０４は、蓄電池８７０１の正極及び負極と電気的に接続されている。制御回路８７０４として、先の実施の形態に示す電池制御回路を用いることができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態７）
本実施の形態は、本発明の一態様の電池制御回路が搭載されるシステムの一例について説明する。
図２９Ａは、フレキシブルなフィルムである可撓性基板８１１上に形成された半導体装置８１０を円筒形二次電池８１５に実装させた電池制御システムの概念図である。
半導体装置８１０として例えば、先の実施の形態に示す半導体装置を適用することができる。または半導体装置８１０として例えば、先の実施の形態に示す半導体装置の一部の構成、例えば層５８５に設けられる構成を適用してもよい。
本発明の一態様の電池制御システムは、円筒形二次電池８１５と、半導体装置８１０と、スイッチとを少なくとも有している。
円筒形二次電池８１５は、上面に第１の端子８１２を有し、底面に第２の端子８１３を有している。円筒形二次電池の第１の端子８１２に接続され、円筒形二次電池８１５から出力される電力を伝送する第１の伝送路は、電極８１８を介して充電制御回路の端子と電気的に接続される。また、円筒形二次電池の第２の端子８１３に接続されている第２の伝送路は、電極８１９を介して第２の伝送路を遮断するスイッチと接続されている。
図２９Ａでは、第２の伝送路を遮断するスイッチ（遮断用スイッチとも呼ぶ）が２個設けられており、ダイオードもそれぞれ接続されており、過放電、過充電、または過電流を防止するための保護回路として機能している。スイッチは、導通および遮断動作を制御しており、供給及び遮断を切り替える切替手段とも呼べる。可撓性基板８１１上に形成された第２の伝送路のもう一方の端子である第３の端子８１４は、充電器８１６やモバイル機器８１７に接続されている。
半導体装置８１０を可撓性基板８１１上に形成する作製方法は、半導体基板上に形成した後、剥離方法を用いて剥離後に可撓性基板８１１上に固定する方法を用いる。剥離方法においては、公知の技術を用いることができる。また、半導体基板上に形成した後、裏面を研磨した後、可撓性基板８１１上に固定する方法でもよい。また、レーザー光を用いて部分的に切り取った、所謂レーザーカット後、可撓性基板８１１上に固定する方法でもよい。また、直接、半導体装置８１０を可撓性基板８１１上に形成する方法でもよい。また、ガラス基板上に形成した半導体装置８１０を剥離方法を用いて剥離後に可撓性基板８１１上に固定する方法を用いる。
本実施の形態では、これらのダイオードやスイッチも可撓性基板８１１上に形成または実装させる例を示しているが、特にこの構成に限定されない。
半導体装置８１０でマイクロショートなどの異常を検知した場合には、第２の伝送路を遮断するスイッチのゲートに信号を入力することで第２の伝送路を遮断することができる。第２の伝送路を遮断すれば、充電器８１６からの電流の供給の停止、またはモバイル機器８１７への電流の供給の停止を行うことができる。また、第２の伝送路を遮断するスイッチのゲートへ印加する信号電圧をメモリ回路（酸化物半導体を用いたトランジスタを含む）で保持することで、遮断を長時間維持することができる。従って、安全性の高い充電制御システムとすることができる。
また、図２９Ｂは、円筒形二次電池８１５と、可撓性基板８１１とを貼り合わせる直前の様子を示す工程図であり、可撓性基板８１１の接触面側を示している。図２９Ｂに示すように可撓性基板８１１の接触面に円筒形二次電池８１５の胴部をあてがって転動させ、胴部の円周方向に可撓性基板８１１を巻き付け貼着する。また、可撓性基板８１１にはＹ方向に電極８１８と電極８１９を並べた配置としているが特に限定されず、一方がＸ方向にずれていてもよい。なお、動転後の図が図２９Ｃである。
円筒形二次電池８１５の胴部外周面を覆うように外装フィルムが装着されている。この外装フィルムは、二次電池内部の構造を封止するための金属缶を保護し、金属缶と絶縁性を図るために用いられる。
外装フィルムを使用せずに、円筒形二次電池８１５の外表面（端子部分を除く）が金属面である場合には、電極８１８との間、電極８１９との間に絶縁シートを挟むことが好ましい。電極８１８、または電極８１９は、導電性金属箔や、導電材料からなる導電性テープや、リード線であり、円筒形二次電池８１５の端子とは、半田付けや、ワイヤボンディング法などの公知の方法により接続する。また、電極８１８、または電極８１９は、充電制御回路の端子と半田付けや、ワイヤボンディング法により接続する。
図２９Ａに示すように、円筒形二次電池８１５からモバイル機器８１７に電力を供給する場合、円筒形二次電池８１５は放電状態となり、第１の端子８１２及び第２の端子８１３における電圧や電流などの挙動を半導体装置８１０で監視し、異常を検知した場合には、第２の伝送路を遮断して放電を停止する。
モバイル機器８１７は二次電池以外の構成を指しており、モバイル機器８１７にとっての電源が、円筒形二次電池８１５である。なお、モバイル機器８１７とは形態して持ち歩ける電子機器である。
また、円筒形二次電池８１５に充電器８１６から電力を供給されて充電する場合、円筒形二次電池８１５は充電状態となり、第１の端子８１２及び第２の端子８１３における電圧や電流などの挙動を半導体装置８１０で監視し、異常を検知した場合には、第２の伝送路を遮断して充電を停止する。
充電器８１６は、外部電源と接続するアダプターを有する機器や、無線信号を用いて電力伝送を行う機器を指している。なお、充電器８１６がモバイル機器８１７に内蔵されている場合もある。
図２９では円筒形二次電池の例を示したが、異なる例として、フレキシブルなフィルムである可撓性基板９１０上に形成された半導体装置９６４を扁平形状の二次電池９６３に実装する例を図３０に示す。
半導体装置９６４は、可撓性基板９１０上に形成または固定されている。半導体装置９６４は、マイクロショートなどの異常を検出する。さらに、過充電、過放電および過電流から二次電池９６３を保護する、保護回路としての機能を有してもよい。
半導体装置９６４として例えば、先の実施の形態に示す半導体装置を適用することができる。または半導体装置８１０として例えば、先の実施の形態に示す半導体装置の一部の構成、例えば層５８５に設けられる構成を適用してもよい。
また、半導体装置９６４に加えてアンテナ及び受信回路及び整流回路を設けてもよい。アンテナを用いて二次電池９６３に非接触で充電を行うこともできる。アンテナは、コイル状に限定されず、例えば線状、板状であってもよい。また、平面アンテナ、開口面アンテナ、進行波アンテナ、ＥＨアンテナ、磁界アンテナ、誘電体アンテナ等のアンテナを用いてもよい。アンテナは、たとえば外部機器とのデータ通信を行うことができる機能を有する。アンテナを介した電池パックと他の機器との通信方式としては、ＮＦＣなど、電池パックと他の機器との間で用いることができる応答方式などを適用することができる。
図３０Ｂに示すように、接続端子９１１は、半導体装置９６４を介して、二次電池９６３が有する端子９５１および端子９５２と電気的に接続される。なお、接続端子９１１を複数設けて、複数の接続端子９１１のそれぞれを、制御信号入力端子、電源端子などとしてもよい。
電池パックは、半導体装置９６４と、二次電池９６３との間に絶縁シート層９１６を有する。絶縁シート層９１６は、例えば二次電池９６３による短絡を防止することができる機能を有する。絶縁シート層９１６としては、例えば有機樹脂フィルムや接着シートを用いることができる。
図３０Ａでは、筐体表面に絶縁シート層９１６を設け、半導体装置９６４が設けられている面を内側にして可撓性基板を固定している例を示しているが、特に限定されず、充電制御回路が形成されている面を外側にして端子９５１や端子９５２と接続を行ってもよい。ただし、その場合には接続部分が露出することとなり、静電破壊、または短絡の危険があるため注意して組み立てることとなる。
上記には可撓性基板に半導体装置９６４を設ける例を示したが、特に限定されず、同一基板上に保護回路、遮断用スイッチ、アンテナ、センサなどを設けてもよい。半導体装置９６４は、可撓性基板に形成されており、曲げることができ、且つ、二次電池のマイクロショートなどの異常を検知することができる。また、本発明の一態様の半導体装置は、二次電池の側面に設けることができ、省スペース化及び使用部品数の削減を実現することができる。
本発明の一態様の電池制御回路を備えた電子機器の例について図３１を用いて説明を行う。
掃除ロボット７０００は、二次電池、上面に配置されたディスプレイ、側面に配置された複数のカメラ、ブラシ、操作ボタン、各種センサなどを有する。図示されていないが、掃除ロボット７０００には、タイヤ、吸い込み口などが備えられている。掃除ロボット７０００は自走し、ゴミを検知し、下面に設けられた吸い込み口からゴミを吸引することができる。掃除ロボット７０００の二次電池に電気的に接続する本発明の一態様の電池制御回路を搭載した半導体装置を適用して、使用部品数を削減し、且つ、二次電池のマイクロショートなどの異常を検知することができる。
掃除ロボット７０００は、二次電池、照度センサ、マイクロフォン、カメラ、スピーカ、ディスプレイ、各種センサ（赤外線センサ、超音波センサ、加速度センサ、ピエゾセンサ、光センサ、ジャイロセンサなど）、および移動機構などを備える。掃除ロボット７０００の二次電池に本発明の一態様の電池制御回路を搭載した半導体装置を適用して、二次電池の制御および保護等を行うことができる。
マイクロフォンは、使用者の音声および環境音などの音響信号を検知する機能を有する。また、スピーカは、音声および警告音などのオーディオ信号を発する機能を有する。掃除ロボット７０００は、マイクロフォンを介して入力されたオーディオ信号を解析し、必要なオーディオ信号をスピーカから発することができる。掃除ロボット７０００において、は、マイクロフォン、およびスピーカを用いて、使用者とコミュニケーションをとることが可能である。
カメラは、掃除ロボット７０００の周囲を撮像する機能を有する。また、掃除ロボット７０００は、移動機構を用いて移動する機能を有する。掃除ロボット７０００は、カメラを用いて周囲の画像を撮像し、画像を解析して移動する際の障害物の有無などを察知することができる。
飛行体７１２０は、プロペラ、カメラ、および二次電池などを有し、自律して飛行する機能を有する。
また、飛行体７１２０の二次電池に本発明の一態様の電池制御回路を搭載した半導体装置を適用して、軽量化に加えて、二次電池の制御および保護等を行うことができる。
移動体の一例として電気自動車７１６０を示す。電気自動車７１６０は、二次電池、タイヤ、ブレーキ、操舵装置、カメラなどを有する。電気自動車７１６０の二次電池に接続する本発明の一態様の電池制御回路を搭載した半導体装置を適用して、使用部品数を削減し、且つ、二次電池のマイクロショートなどの異常を検知することができる。
なお、上述では、移動体の一例として電気自動車について説明しているが、移動体は電気自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）なども挙げることができ、これらの移動体の二次電池に電気的に接続する本発明の一態様の電池制御回路を搭載した半導体装置を適用して、使用部品数を削減し、且つ、二次電池のマイクロショートなどの異常を検知することができる。
半導体装置８１０を備えた円筒形二次電池および／または半導体装置９６４を備えた電池パックは、スマートフォン７２１０、ＰＣ７２２０（パーソナルコンピュータ）、ゲーム機７２４０等に組み込むことができる。なお、円筒形二次電池に貼り付けられた半導体装置８１０は、図２９に示した半導体装置８１０に相当する。また、電池パックに貼り付けられた半導体装置９６４は、図３０に示した半導体装置９６４に相当する。
スマートフォン７２１０は、携帯情報端末の一例である。スマートフォン７２１０は、マイクロフォン、カメラ、スピーカ、各種センサ、および表示部を有する。電池制御回路を搭載した半導体装置によってこれら周辺機器が制御される。スマートフォン７２１０の二次電池に電気的に接続する本発明の一態様の電池制御回路を搭載した半導体装置を適用して、使用部品数を削減し、且つ、二次電池の制御および保護等を行うことができ、安全性を高めることができる。
ＰＣ７２２０はそれぞれノート型ＰＣの例である。ノート型ＰＣの二次電池に電気的に接続する本発明の一態様の電池制御回路を搭載した半導体装置を適用して、使用部品数を削減し、且つ、二次電池の制御および保護等を行うことができ、安全性を高めることができる。
ゲーム機７２４０は携帯型ゲーム機の例である。ゲーム機７２６０は家庭用の据え置き型ゲーム機の例である。ゲーム機７２６０には、無線または有線でコントローラ７２６２が接続されている。コントローラ７２６２に、本発明の一態様の電池制御回路を搭載した半導体装置を適用して、使用部品数を削減し、且つ、二次電池の制御および保護等を行うことができ、安全性を高めることができる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態８）
実施の形態７では、フレキシブルなフィルムである可撓性基板上に形成された半導体装置を円筒形二次電池に実装させた例について説明したが、本実施の形態では、他の一例として、外装体内部に半導体装置を電池層と積層する例について説明する。なお、図３２において、図２６と同一の箇所には同じ符号を用いて説明する。
図３２に示すように二次電池パック５３３は、角型の外装体を用いて、二次電池５１３が封入されている。また、角型の外装体にはラベル５０９が貼られている。
複数の電池層６１４が積層されており、そのうちの一層の電池層６１４が回路層６１５と積層され、それらがまとめて外装体に封入されている。また、角型の外装体内には電解液を封入してもよいし、ポリマーゲル電解質を用いてもよい。
回路層６１５は、電池制御回路、電池保護回路などを含み、それらの回路はＯＳトランジスタなどで構成されており、薄膜化されているため、電池層６１４と積層することができる。例えば、回路層６１５は、電池層６１４の異常を検知した場合には、層ごとに電流供給を遮断することもできる。従って、一層に異常（例えばショート）が生じても、その一層のみを遮断し、他の層を使用継続することもできる。
電池層６１４は、正極またはセパレータまたは固体電解質または負極から選ばれる少なくとも一または複数の積層体を指している。なお、正極または負極は集電体に活物質を形成したものである。
電池層６１４は、固体電解質を用いる場合、セパレータやスペーサの設置が不要となる。また、電池全体を固体化できるため、漏液のおそれがなくなり安全性が飛躍的に向上する。
図３２に示す二次電池パック５３３は、オフ電流の小さいＯＳトランジスタ電池制御回路、電池保護回路などを内蔵しているため、マイクロショート検出などの異常検知が可能である。回路層６１５は、電池制御回路、電池保護回路などを含み、それらの回路はＯＳトランジスタなどで構成されており、薄膜化及び軽量化されているため、電池ユニットのデザイン性向上や、周辺回路の小型化ができる。
また、図３２に示す二次電池パック５３３は、保護回路などを内蔵しているため、保護回路のためのプリント基板を不要とすることができる。
また、本実施の形態は、他の実施の形態と自由に組わせることができる。
本実施例では、本発明の一態様の増幅回路の特性を評価した。
図３に示す増幅回路８０の構成を適用した増幅回路を２４個作製し、それぞれの特性を評価した。該増幅回路を構成するトランジスタとして、チャネル形成領域にインジウム、ガリウムおよび亜鉛を含む酸化物を有し、チャネル長が３６０ｎｍ程度のトランジスタを用いた。増幅回路８０に含まれる増幅回路１１ａ、１１ｂおよび１１ｃには、図２Ａに示す増幅回路１１の構成を用いた。
特性の評価に際し、端子ＶＲＥＦ１および端子ＶＲＥＦ２に１．２５Ｖ印加し、端子ＶＢＣＳに２．５Ｖ印加し、端子ＶＢＧに－１Ｖ印加し、端子ＶＤＤに２．５Ｖ印加し、端子ＶＳＳに０Ｖ印加した。端子ＢＩＡＳ１には、トランジスタ３４のバイアス電流値が１００ｎＡとなる電圧を印加した。また、端子ＳＥＴ１、端子ＳＥＴ２および端子ＳＥＴＢ２に印加する高電位信号を４．５Ｖ、低電位信号を０．０Ｖとした。
増幅回路８０への入力として、端子ＩＮＰ１に１Ｖを印加した。端子ＩＮＭ１に０．０Ｖから２．０Ｖの範囲で掃引する電圧を印加し、端子５３が基準電圧１．５Ｖになった時の端子ＩＮＭ１の電圧を、２４個の増幅回路それぞれについて調査した。
端子ＩＮＭ１に印加する電圧が０Ｖから２．０Ｖに掃引される時に、端子５３が１．５Ｖになった時の端子ＩＮＭ１の電圧は、平均値が１．５０１Ｖ、標準偏差は０．０００４４９Ｖ、最大値と最小値の差は０．００８０７Ｖであった。
端子ＩＮＭ１に印加する電圧が２．０Ｖから０Ｖに掃引される時に、端子５３が１．５Ｖになった時の端子ＩＮＭ１の電圧は、平均値が１．５００Ｖ、標準偏差は０．０００４１８Ｖ、最大値と最小値の差は０．００９０１Ｖであった。
図３に示す増幅回路８０では、端子ＶＲＥＦ１や端子ＶＲＥＦ２を介して初期化電位が与えられた。次に、初期化電位が与えられない構成の増幅回路について、評価した。具体的には、図１７Ａに示す増幅回路８０ｚの構成を適用した増幅回路を２５個作製し、それぞれの特性を評価した。本実施例では、増幅回路１１ｘを１４段接続した後、増幅回路１１ｙを接続した構成について評価した。
端子ＢＩＡＳ１には増幅回路１１ｘのバイアス電流値が１００ｎＡとなる電圧を印加した。端子ＶＤＤには３．３Ｖを印加し、端子ＶＢＧには１Ｖを印加し、端子ＶＳＳには０Ｖを印加し、端子ＥＮには０Ｖを印加した。
増幅回路８０ｚへの入力として、端子ＩＮＰｚには１．５Ｖを印加し、端子ＩＮＭｚには０．０Ｖから３．０Ｖの範囲で掃引する電圧を与え、出力端子５３ｚの電位が基準電圧１．５Ｖになった時の端子ＩＮＭｚの電圧を、２５個の増幅回路それぞれについて調査した。
端子ＩＮＭｚに与える電圧が０Ｖから３．０Ｖに掃引される時に、出力端子５３ｚが１．５Ｖになった時の端子ＩＮＭｚの電圧は、平均値が１．５１３Ｖ、標準偏差は０．００４９７６Ｖ、最大値と最小値の差は０．１５３０４Ｖであった。
端子ＩＮＭｚに与える電圧が３．０Ｖから０Ｖに掃引される時に、出力端子５３ｚが１．５Ｖになった時の端子ＩＮＭｚの電圧は、平均値が１．５１２Ｖ、標準偏差は０．００４９９４Ｖ、最大値と最小値の差は０．１５４Ｖであった。
初期化電位を与えることにより、増幅回路の出力値のばらつきを低減することができた。
ＢＩＡＳ１：端子、Ｃ１１：容量素子、ＩＮ２：端子、ＩＮＭ１：端子、ＩＮＰ１：端子、Ｍ１：トランジスタ、Ｍ２：トランジスタ、Ｍ３：トランジスタ、Ｎ１１：ノード、Ｎ１２：ノード、Ｎ１３：ノード、ＮＤ１：ノード、ＮＤ２：ノード、ＮＤ３：ノード、ＮＤ４：ノード、ＮＤ５：ノード、ＮＤ６：ノード、ＮＤ７：ノード、ＮＤ８：ノード、Ｒ１：プルアップ抵抗、ＳＥＴ１：端子、ＳＥＴ２：端子、ＳＥＴＢ１：端子、ＳＥＴＢ２：端子、ＶＢ１＿ＩＮ：配線、ＶＢ２＿ＩＮ：配線、ＶＣ１：端子、ＶＲＥＦ１：端子、ＶＲＥＦ２：端子、Ｘ１：インバータ、１１：増幅回路、１１ａ：増幅回路、１１ｂ：増幅回路、１１ｃ：増幅回路、１１ｘ：増幅回路、１１ｙ：増幅回路、１２：遮断用スイッチ、１３：充電検出回路、１５：回路、２１：端子、２１ａ：端子、２１ｂ：端子、２１ｃ：端子、２１ｚ：入力端子、２２：端子、２２ａ：端子、２２ｂ：端子、２２ｃ：端子、２２ｚ：入力端子、２３ａ：トランジスタ、２３ｂ：トランジスタ、２３ｃ：トランジスタ、２４ａ：トランジスタ、２４ｂ：トランジスタ、２４ｃ：トランジスタ、３０ａ：回路、３０ｂ：回路、３０ｃ：回路、３１：トランジスタ、３１＿１：トランジスタ、３１＿２：トランジスタ、３２：トランジスタ、３２＿１：トランジスタ、３２＿２：トランジスタ、３２ｂ：導電体、３４：トランジスタ、３４＿１：トランジスタ、３４＿２：トランジスタ、４１：容量素子、４２：容量素子、４５：トランジスタ、５１：端子、５１ａ：端子、５１ｂ：端子、５１ｃ：端子、５１ｗ：入力端子、５１ｚ：出力端子、５２：端子、５２ａ：端子、５２ｂ：端子、５２ｃ：端子、５２ｗ：入力端子、５２ｚ：出力端子、５３：端子、５３ｚ：出力端子、６１：容量素子、６５ａ：容量素子、６５ｂ：容量素子、６６ａ：容量素子、６６ｂ：容量素子、６８：回路、６９：回路、７０：半導体装置、７１：増幅回路、７２：トランジスタ、７３：トランジスタ、７４：トランジスタ、７５：トランジスタ、７６ａ：トランジスタ、７６ｂ：トランジスタ、７６ｃ：トランジスタ、７６ｄ：トランジスタ、７７：トランジスタ、７８：トランジスタ、７９：トランジスタ、８０：増幅回路、８０ｚ：増幅回路、８１：トランジスタ、８２：トランジスタ、８３：トランジスタ、８３ａ：トランジスタ、８３ａ＿１：トランジスタ、８３ａ＿２：トランジスタ、８３ｂ：トランジスタ、８３ｂ＿１：トランジスタ、８３ｂ＿２：トランジスタ、８４：トランジスタ、８４ａ：トランジスタ、８４ｂ：トランジスタ、８７ａ：容量素子、８７ｂ：容量素子、８９：抵抗素子、９０：選択回路、９１：トランジスタ、９２：トランジスタ、９３：トランジスタ、９４：トランジスタ、９９：制御回路、１００：蓄電システム、１１４：記憶素子、１２１：二次電池、１４０：トランジスタ、１５０：トランジスタ、１６１：容量素子、１６２：トランジスタ、２１１：トランジスタ、２１２：トランジスタ、２１３：トランジスタ、２１４：トランジスタ、２１５：トランジスタ、２５０：コンパレータ、３００：トランジスタ、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３１７：低抵抗領域、３１８：裏面電極、３１９：領域、３２０：絶縁体、３２２：絶縁体、３２４：絶縁体、３２６：絶縁体、３２８：導電体、３２８ｂ：導電体、３３０：導電体、３５０：絶縁体、３５２：絶縁体、３５４：絶縁体、３５６：導電体、３６０：絶縁体、３６２：絶縁体、３６４：絶縁体、３６６：導電体、３７０：絶縁体、３７２：絶縁体、３７４：絶縁体、３７６：導電体、３８０：絶縁体、３８２：絶縁体、３８４：絶縁体、３８５：層、３８６：導電体、４００：二次電池、４０１：正極キャップ、４０２：電池缶、４１３：導電板、４１４：導電板、４１５：蓄電システム、４１６：配線、４２０：制御回路、４２１：配線、４２２：配線、４２３：配線、４２４：導電体、４２５：絶縁体、４２６：配線、５００：トランジスタ、５０１：回路基板、５０３：導電体、５０３ａ：導電体、５０３ｂ：導電体、５０５：導電体、５０５ａ：導電体、５０５ｂ：導電体、５０９：ラベル、５１０：絶縁体、５１０Ａ：トランジスタ、５１０Ｂ：トランジスタ、５１０Ｃ：トランジスタ、５１０Ｄ：トランジスタ、５１０Ｅ：トランジスタ、５１０Ｆ：トランジスタ、５１１：絶縁体、５１２：絶縁体、５１３：二次電池、５１４：絶縁体、５１５：シール、５１６：絶縁体、５１７：アンテナ、５１８：導電体、５１９：層、５２０：絶縁体、５２１：絶縁体、５２２：絶縁体、５２３：端子、５２４：絶縁体、５３０：酸化物、５３０ａ：酸化物、５３０ｂ：酸化物、５３０ｃ：酸化物、５３１：領域、５３１ａ：領域、５３１ｂ：領域、５３３：二次電池パック、５４０ａ：導電体、５４０ｂ：導電体、５４２：導電体、５４２ａ：導電体、５４２ｂ：導電体、５４３：領域、５４３ａ：領域、５４３ｂ：領域、５４４：絶縁体、５４５：絶縁体、５４６：導電体、５４６ａ：導電体、５４６ｂ：導電体、５４７：導電体、５４７ａ：導電体、５４７ｂ：導電体、５４８：導電体、５５０：絶縁体、５５１：正極リード及び負極リードの一方、５５２：金属酸化物、５５３：正極リード及び負極リードの他方、５６０：導電体、５６０ａ：導電体、５６０ｂ：導電体、５７０：絶縁体、５７１：絶縁体、５７３：絶縁体、５７４：絶縁体、５７５：絶縁体、５７６：絶縁体、５７６ａ：絶縁体、５７６ｂ：絶縁体、５８０：絶縁体、５８１：絶縁体、５８２：絶縁体、５８４：絶縁体、５８５：層、５８６：絶縁体、５９０：制御回路、５９０ａ：回路システム、５９０ｂ：回路システム、６００：容量素子、６０１：正極キャップ、６０２：電池缶、６０３：正極端子、６０４：正極、６０５：セパレータ、６０６：負極、６０７：負極端子、６０８：絶縁板、６０９：絶縁板、６１０：導電体、６１１：ＰＴＣ素子、６１２：導電体、６１３：安全弁機構、６１４：電池層、６１５：回路層、６１６：ガスケット、６２０：導電体、６３０：絶縁体、６５０：絶縁体、６９２：導電体、６９３：絶縁体、７００：電子部品、７０１：リード、７０２：プリント基板、７０３：回路部、７０４：回路基板、８１０：半導体装置、８１１：可撓性基板、８１２：端子、８１３：端子、８１４：端子、８１５：円筒形二次電池、８１６：充電器、８１７：モバイル機器、８１８：電極、８１９：電極、９００ａ：領域、９００ｂ：領域、９００ｃ：領域、９００ｄ：領域、９１０：可撓性基板、９１１：接続端子、９１４：アンテナ、９１６：絶縁シート層、９５１：端子、９５２：端子、９６３：二次電池、９６４：半導体装置、７０００：掃除ロボット、７１２０：飛行体、７１６０：電気自動車、７２１０：スマートフォン、７２２０：ＰＣ、７２４０：ゲーム機、７２６０：ゲーム機、７２６２：コントローラ、８０２１：充電装置、８０２２：ケーブル、８０２４：蓄電システム、８４００：自動車、８４０１：ヘッドライト、８４０６：電気モーター、８５００：自動車、８６００：スクータ、８６０１：サイドミラー、８６０２：蓄電システム、８６０３：方向指示灯、８６０４：座席下収納、８７００：電動自転車、８７０１：蓄電池、８７０２：蓄電システム、８７０３：表示部、８７０４：制御回路

Claims (3)

  1. 増幅回路を有し、
    前記増幅回路は、第１の出力端子と、第２の出力端子と、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、第７のトランジスタと、第８のトランジスタと、第１の容量素子と、第２の容量素子と、を有し、
    前記第１のトランジスタのゲートは、前記第８のトランジスタのソースおよびドレインの一方と電気的に接続され、
    前記第１のトランジスタは、バックゲートを有し、
    前記第１のトランジスタのソースおよびドレインの一方は、前記第２のトランジスタのソースおよびドレインの一方と、前記第３のトランジスタのソースおよびドレインの一方と、に電気的に接続され、
    前記第１のトランジスタのソースおよびドレインの他方には、低電位信号が与えられ、
    前記第３のトランジスタのソースおよびドレインの他方は、前記第１の出力端子に電気的に接続され、
    前記第２のトランジスタのソースおよびドレインの他方は、前記第２の出力端子に電気的に接続され、
    前記第４のトランジスタのソースおよびドレインの一方は、前記第２の出力端子に電気的に接続され、
    前記第４のトランジスタのソースおよびドレインの他方には、高電位信号が与えられ、
    前記第５のトランジスタのソースおよびドレインの一方は、前記第４のトランジスタのゲートに電気的に接続され、
    前記第５のトランジスタのソースおよびドレインの他方には、前記高電位信号が与えられ、
    前記第１の容量素子の一方の電極は、前記第４のトランジスタのゲートに電気的に接続され、他方の電極は、前記第２の出力端子に電気的に接続され、
    前記第６のトランジスタのソースおよびドレインの一方は、前記第１の出力端子に電気的に接続され、
    前記第６のトランジスタのソースおよびドレインの他方には、前記高電位信号が与えられ、
    前記第７のトランジスタのソースおよびドレインの一方は、前記第６のトランジスタのゲートに電気的に接続され、
    前記第７のトランジスタのソースおよびドレインの他方には、前記高電位信号が与えられ、
    前記第２の容量素子の一方の電極は、前記第６のトランジスタのゲートに電気的に接続され、他方の電極は、前記第１の出力端子に電気的に接続され、
    前記第８のトランジスタのゲートは、前記第５のトランジスタのゲートと電気的に接続され、
    前記第８のトランジスタのゲートは、前記第７のトランジスタのゲートと電気的に接続され、
    前記第２のトランジスタのゲートに与えられる信号と、前記第３のトランジスタのゲートに与えられる信号との比較結果を前記第１の出力端子および前記第２の出力端子から出力する機能を有し、
    前記第４のトランジスタ、前記第５のトランジスタ、および前記第１の容量素子は、前記第２のトランジスタの電流源としての機能を有し、
    前記第６のトランジスタ、前記第７のトランジスタ、および前記第２の容量素子は、前記第３のトランジスタの電流源としての機能を有し、
    前記増幅回路の動作は、第１のステップと、第２のステップと、第３のステップにより行われ、
    前記第１のステップにおいて、
    前記第５のトランジスタのゲート、前記第７のトランジスタのゲート、および前記第８のトランジスタのゲートに、前記第５のトランジスタ、前記第７のトランジスタ、および前記第８のトランジスタをオンにする電位が与えられ、
    前記第５のトランジスタがオン状態となり、前記第４のトランジスタのゲートに前記高電位信号が与えられて前記第４のトランジスタがオン状態となり、
    前記第７のトランジスタがオン状態となり、前記第６のトランジスタのゲートに前記高電位信号が与えられて前記第６のトランジスタがオン状態となり、
    前記第８のトランジスタがオン状態となり、前記第１のトランジスタのゲートに前記第８のトランジスタのソースおよびドレインの他方の第１の電位が与えられ、
    前記第１のトランジスタのバックゲートに前記低電位信号よりも高い第２の電位が与えられ、
    前記第２のステップにおいて、
    前記第５のトランジスタのゲート、前記第７のトランジスタのゲート、および前記第８のトランジスタのゲートに、前記第５のトランジスタ、前記第７のトランジスタ、および前記第８のトランジスタをオフにする電位が与えられ、
    前記第４のトランジスタのゲート、前記第６のトランジスタのゲート、および前記第１のトランジスタのゲートは、前記第１のステップにて与えられた電位を保持し、
    前記第３のステップにおいて、
    前記第１のトランジスタのバックゲートに前記低電位信号が与えられ、前記第１の出力端子の電位が上昇し、前記第２の出力端子の電位が上昇する、半導体装置の動作方法。
  2. 請求項１において、
    前記第１のトランジスタは、チャネル形成領域に酸化物半導体を有する半導体装置の動作方法。
  3. 請求項１または請求項２において、
    前記第１のトランジスタのソースとドレインの間を流れる電流は、前記第１のステップおよび前記第２のステップよりも前記第３のステップの方が低い半導体装置の動作方法。
JP2021542302A 2019-08-23 2020-08-11 半導体装置の動作方法 Active JP7621953B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2019152676 2019-08-23
JP2019152676 2019-08-23
JP2019223352 2019-12-11
JP2019223352 2019-12-11
JP2020005724 2020-01-17
JP2020005724 2020-01-17
PCT/IB2020/057528 WO2021038349A1 (ja) 2019-08-23 2020-08-11 半導体装置及び半導体装置の動作方法

Publications (3)

Publication Number Publication Date
JPWO2021038349A1 JPWO2021038349A1 (ja) 2021-03-04
JPWO2021038349A5 JPWO2021038349A5 (ja) 2023-08-10
JP7621953B2 true JP7621953B2 (ja) 2025-01-27

Family

ID=74683577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021542302A Active JP7621953B2 (ja) 2019-08-23 2020-08-11 半導体装置の動作方法

Country Status (5)

Country Link
US (1) US11799430B2 (ja)
JP (1) JP7621953B2 (ja)
KR (1) KR20220051188A (ja)
CN (1) CN114303315A (ja)
WO (1) WO2021038349A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7554673B2 (ja) * 2018-12-20 2024-09-20 株式会社半導体エネルギー研究所 半導体装置
JP7653968B2 (ja) * 2020-02-21 2025-03-31 株式会社半導体エネルギー研究所 半導体装置、蓄電装置、電池制御回路、電子部品、車両、および電子機器
US20230146313A1 (en) * 2020-03-30 2023-05-11 Sanyo Electric Co., Ltd. Battery pack for electric bicycle and electric bicycle equipped with battery pack
US11653441B2 (en) * 2020-11-12 2023-05-16 STMicroelectronics (Alps) SAS Printed circuit board
US20230147329A1 (en) * 2021-11-08 2023-05-11 International Business Machines Corporation Single Process Double Gate and Variable Threshold Voltage MOSFET
WO2025083533A1 (ja) * 2023-10-20 2025-04-24 株式会社半導体エネルギー研究所 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142598A (ja) 2001-11-01 2003-05-16 Hitachi Ltd 半導体集積回路装置
JP2006352607A (ja) 2005-06-17 2006-12-28 Renesas Technology Corp 差動増幅器およびアナログデジタルコンバータ
JP2010147992A (ja) 2008-12-22 2010-07-01 Toshiba Corp 増幅回路及びａ／ｄ変換器
JP2017192124A (ja) 2016-02-10 2017-10-19 株式会社半導体エネルギー研究所 半導体装置、電子部品、および電子機器
JP2018011294A (ja) 2016-06-30 2018-01-18 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の動作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62269512A (ja) * 1986-05-19 1987-11-24 Nippon Telegr & Teleph Corp <Ntt> 電圧比較器
JP3257290B2 (ja) * 1994-10-28 2002-02-18 ソニー株式会社 コンパレータ及び差動増幅器
US6750704B1 (en) * 2003-01-09 2004-06-15 Motorola, Inc. Offset compensated differential amplifier
JP4922204B2 (ja) 2007-02-19 2012-04-25 株式会社東芝 信号検出回路
JP2009071653A (ja) 2007-09-14 2009-04-02 Yamaha Corp コンパレータ
JP2010050590A (ja) * 2008-08-20 2010-03-04 Kanagawa Univ コンパレータ回路
WO2010082239A1 (ja) * 2009-01-13 2010-07-22 パナソニック株式会社 比較器およびa/d変換器
CN102282739B (zh) 2009-01-14 2014-05-07 三美电机株式会社 保护监视电路、电池组、二次电池监视电路以及保护电路
JP6906978B2 (ja) 2016-02-25 2021-07-21 株式会社半導体エネルギー研究所 半導体装置、半導体ウェハ、および電子機器
US10236875B2 (en) 2016-04-15 2019-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for operating the semiconductor device
WO2020174303A1 (ja) 2019-02-26 2020-09-03 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の動作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142598A (ja) 2001-11-01 2003-05-16 Hitachi Ltd 半導体集積回路装置
JP2006352607A (ja) 2005-06-17 2006-12-28 Renesas Technology Corp 差動増幅器およびアナログデジタルコンバータ
JP2010147992A (ja) 2008-12-22 2010-07-01 Toshiba Corp 増幅回路及びａ／ｄ変換器
JP2017192124A (ja) 2016-02-10 2017-10-19 株式会社半導体エネルギー研究所 半導体装置、電子部品、および電子機器
JP2018011294A (ja) 2016-06-30 2018-01-18 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の動作方法

Also Published As

Publication number Publication date
CN114303315A (zh) 2022-04-08
WO2021038349A1 (ja) 2021-03-04
KR20220051188A (ko) 2022-04-26
US20220294402A1 (en) 2022-09-15
JPWO2021038349A1 (ja) 2021-03-04
US11799430B2 (en) 2023-10-24

Similar Documents

Publication Publication Date Title
JP7621953B2 (ja) 半導体装置の動作方法
JP7463298B2 (ja) 半導体装置及び半導体装置の動作方法
KR102895664B1 (ko) 반도체 장치 및 충전 제어 시스템
CN112930636B (zh) 蓄电装置及蓄电装置的工作方法
JP7653968B2 (ja) 半導体装置、蓄電装置、電池制御回路、電子部品、車両、および電子機器
JP7399857B2 (ja) 二次電池の保護回路
JP7618538B2 (ja) 二次電池の保護回路及び二次電池の異常検知システム
US12132334B2 (en) Semiconductor device and battery pack
JP2025169392A (ja) 蓄電装置
JP6250883B2 (ja) 半導体装置
JP7546544B2 (ja) 半導体装置
JP7327927B2 (ja) 半導体装置
JP7578594B2 (ja) 半導体装置、蓄電装置および半導体装置の動作方法
JP7700326B2 (ja) 二次電池用保護回路及び半導体装置
WO2020089725A1 (ja) 電源回路、および当該電源回路を備えた半導体装置
JP7222657B2 (ja) 二次電池の残量計測回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230802

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250115

R150 Certificate of patent or registration of utility model

Ref document number: 7621953

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150