Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7618538B2 - 二次電池の保護回路及び二次電池の異常検知システム - Google Patents
[go: Go Back, main page]

JP7618538B2 - 二次電池の保護回路及び二次電池の異常検知システム - Google Patents

二次電池の保護回路及び二次電池の異常検知システム Download PDF

Info

Publication number
JP7618538B2
JP7618538B2 JP2021501129A JP2021501129A JP7618538B2 JP 7618538 B2 JP7618538 B2 JP 7618538B2 JP 2021501129 A JP2021501129 A JP 2021501129A JP 2021501129 A JP2021501129 A JP 2021501129A JP 7618538 B2 JP7618538 B2 JP 7618538B2
Authority
JP
Japan
Prior art keywords
secondary battery
transistor
oxide
insulator
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021501129A
Other languages
English (en)
Other versions
JPWO2020174299A5 (ja
JPWO2020174299A1 (ja
Inventor
敏行 伊佐
隆之 池田
圭 高橋
亮太 田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2020174299A1 publication Critical patent/JPWO2020174299A1/ja
Publication of JPWO2020174299A5 publication Critical patent/JPWO2020174299A5/ja
Application granted granted Critical
Publication of JP7618538B2 publication Critical patent/JP7618538B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries
    • H02J7/60—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries including safety or protection arrangements
    • H02J7/663—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries including safety or protection arrangements using battery or load disconnect circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/367—Software therefor, e.g. for battery testing using modelling or look-up tables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/18—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for batteries; for accumulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries
    • H02J7/60—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries including safety or protection arrangements
    • H02J7/62—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries including safety or protection arrangements against overcurrent
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries
    • H02J7/60—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries including safety or protection arrangements
    • H02J7/64—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries including safety or protection arrangements against overvoltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries
    • H02J7/80—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries including monitoring or indicating arrangements
    • H02J7/82—Control of state of charge [SOC]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/382—Arrangements for monitoring battery or accumulator variables, e.g. SoC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Secondary Cells (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Description

本発明の一様態は、物、方法、又は、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関する。本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、照明装置、電子機器、またはこれらの製造方法に関する。本発明の一態様は、車両、または車両に設けられる車両用電子機器に関する。特に、二次電池の保護回路、二次電池の充電制御方法、二次電池の異常検知システム、二次電池の管理システム、及び二次電池を有する電子機器に関する。
なお、本明細書中において、蓄電装置とは、蓄電機能を有する素子及び装置全般を指すものである。例えば、リチウムイオン二次電池などの二次電池、リチウムイオンキャパシタ、全固体電池、及び電気二重層キャパシタなどを含む。
近年、リチウムイオン二次電池、リチウムイオンキャパシタ、空気電池等、種々の蓄電装置の開発が盛んに行われている。特に高出力、高エネルギー密度であるリチウムイオン二次電池は、携帯電話、スマートフォン、タブレット、もしくはノート型コンピュータ等の携帯情報端末、携帯音楽プレーヤ、デジタルカメラ、医療機器、又は、ハイブリッド車（ＨＶ）、電気自動車（ＥＶ）、もしくはプラグインハイブリッド車（ＰＨＶまたはＰＨＥＶ）等の次世代クリーンエネルギー自動車など、半導体産業の発展と併せて急速にその需要が拡大し、充電可能なエネルギーの供給源として現代の情報化社会に不可欠なものとなっている。
携帯情報端末や電気自動車などにおいては、複数の二次電池を直列接続または並列接続して保護回路を設け、電池パック（組電池ともよぶ）として使用される。電池パックとは、二次電池の取り扱いを容易にするため、複数個の二次電池を、所定の回路と共に容器（金属缶、フィルム外装体）内部に収納したものを指す。電池パックは、動作状態を管理するために、ＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）が設けられる。
電気自動車やハイブリッド自動車に用いる二次電池は、充電回数、放電深度、充電電流、充電する環境（温度変化）などによって劣化が生じる。劣化は使用者の使い方にも依存し、充電時の温度や、急速充電する頻度や、回生ブレーキによる充電量や、回生ブレーキによる充電タイミングなども劣化に関係する可能性がある。
特許文献１では、二次電池の微小短絡を検出する電池状態検知装置及びそれを内蔵する電池パックが示されている。
特開２０１０－６６１６１号
二次電池の異常を検知し、例えば二次電池の安全性を低下させる現象を早期に検知し、使用者に警告することにより、安全性を確保することを課題の一つとしている。
また、安全性の高い二次電池の監視システムを提供することも課題の一つとしている。
安全性の高い二次電池の監視システムとするため、複数種類の保護回路を組み合わせる。
本明細書で開示する発明は、二次電池の充電時の異常を検出する第１の保護回路と、二次電池の充電時及び放電時に異常を検出する第２の保護回路とを有し、第１の保護回路は、トランジスタを含む比較回路を有し、第２の保護回路は、二次電池の出力電圧を計算する演算回路を有する二次電池の異常検知システムである。
上記構成において、第１の保護回路は、サンプリング周期ごとに比較回路を用いて電圧の異常検出を行う。比較回路は、Ｎチャネル型ＭＯＳＦＥＴや、Ｐチャネル型ＭＯＳＦＥＴを用いることができ、比較回路に用いるトランジスタの材料としてはＳｉＣやＧａＮを用いることもできる。
また、上記構成において、第２の保護回路は、充電時及び放電時におけるクーロンカウンタによる充電容量を算出することで異常を検出する。クーロンカウンタは電池残留検出装置であり、検出抵抗（センス抵抗）を流れる充放電の電流を電圧に変換し、変換された電圧値を基に二次電池の電池残量を把握する。
上記構成において、二次電池の充電時の異常の一つはマイクロショートであり、第１及び第２の保護回路で検出できる。また、二次電池の充電時の異常検出には電圧値を用いるため、第１及び第２の保護回路は過充電や過放電を検知することもできる。過充電も二次電池の充電時の異常の一つである。また、過放電も二次電池の放電時の異常の一つである。これらの異常を第１及び第２の保護回路が早期に検知し、使用者に警告することにより、安全性を確保することができる。
また、第１の保護回路のトランジスタは、酸化物半導体を有する構成を用いてもよく、酸化物半導体は、インジウム、ガリウム、または亜鉛を用いることができる。酸化物半導体を適用したＯＳトランジスタ（ＯＳ ＦＥＴとも呼ぶ）は、オフ電流が極めて小さいという特性を有している。トランジスタＭ１としてＯＳトランジスタを用いる場合には、トランジスタＭ１のリーク電流を非常に低くすることができる。つまり、書き込んだデータをトランジスタＭ１によって長時間保持することができるため、データを保持させたメモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセルにアナログデータを保持することができる。
酸化物半導体を用いたトランジスタを含むメモリ回路を有する充電制御のための回路、又は電池制御システムを、ＢＴＯＳ（Ｂａｔｔｅｒｙ ｏｐｅｒａｔｉｎｇ ｓｙｓｔｅｍ、又はＢａｔｔｅｒｙ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼称する場合がある。
また、上記充電制御回路において、あらかじめ定めたしきい値電流を設定して、検出された電流値により突発的な異常、具体的にはマイクロショートなどを検知することもできる。マイクロショートが発生すると内部抵抗が低くなるため、正常な二次電池に流れる電流量は相対的に小さくなり、異常が発生した二次電池に多くの電流が流れることになり危険である。上記充電制御回路において電流は制御された値が保たれ、電流値をモニターすることもできる。また、マイクロショートなどを検知することによって二次電池の異常を早期に検知することができる。
マイクロショートとは、二次電池の内部の微小な短絡のことを指しており、二次電池の正極と負極が短絡して充放電不可能の状態になるというほどではなく、微小な短絡部で短絡電流が短期間流れてしまう現象を指している。マイクロショートの原因は、充放電が複数回行われることによって、劣化が生じ、リチウムやコバルトなどの金属元素が電池内部で析出し、析出物が成長することにより、正極の一部と負極の一部で局所的な電流の集中が生じ、セパレータの一部が機能しなくなる箇所が発生すること、または副反応物が発生することにあると推定されている。
また、リチウムイオン二次電池は、電解液を用いる二次電池に限定されず、固体電解質を用いる全固体二次電池にも本発明を適用することができる。固体電解質の一例としては、高分子電解質や各種セラミックス（例えばＬＡＧＰ（Ｌｉ１．５Ａｌ０．５Ｇｅ１．５（ＰＯ４）３）、Ｌｉ１０ＧｅＰ２Ｓ１２など）などが挙げられる。高分子電解質は、電解液を含む高分子ゲル電解質と、電解液を含まない高分子固体電解質がある。高分子ゲル電解質は、リチウムイオン伝導性を有するポリマーに電解液が注入されている。リチウムイオン伝導性を有するポリマーとしては、ポリエチレンオキシド（ＰＥＯ）、ポリプロピレンオキシド（ＰＰＯ）などが挙げられる。
マイクロショートは充電時にリチウムイオンが負極のカーボン上に析出することで発生すると考えられており充電時の異常検知が重要である。そのため複数の保護回路を組み合わせることで充電時において補完的な２重保護システムが可能になり、より安全性が高められる。
図１は本発明の一態様を示すブロック図である。
図２は本発明の一態様を示すブロック図である。
図３は本発明の一態様に用いる電池モデルの一例である。
図４は本発明の一態様を示すブロック図である。
図５は本発明の一態様を示す第１の保護回路を示すブロック図の一例である。
図６は本発明の一態様を示すブロック図である。
図７Ａ、図７Ｂ、図７Ｃ、図７Ｄ、図７Ｅ、図７Ｆ、図７Ｇはメモリの回路構成例を説明する図である。
図８は半導体装置の構成例を説明する断面模式図である。
図９は半導体装置の構成例を説明する断面模式図である。
図１０Ａ、図１０Ｂ、図１０Ｃはトランジスタの構成例を説明する断面模式図である。
図１１Ａ、図１１Ｂはトランジスタの構成例を説明する断面模式図である。
図１２は半導体装置の構成例を説明する断面模式図である。
図１３Ａ、図１３Ｂはトランジスタの構成例を説明する断面模式図である。
図１４は半導体装置の構成例を説明する断面模式図である。
図１５Ａ、図１５Ｂ、図１５Ｃは移動体の一例を示す図である。
図１６Ａは二次電池の一例を示す斜視図であり、図１６Ｂは二次電池の分解斜視図であり、図１６Ｃは充電時の二次電池のモデル図である。
図１７は本発明の一態様を示すタイミングチャートの一部を示す図である。
図１８は本発明の一態様を示す二重検知システムを示す図である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態では、１つの二次電池に対して第１の保護回路１１と第２の保護回路１３とを設ける例を図１に示す。
図１は二次電池の管理システムの一例を示すブロック図の一例である。
図１に示すように、二次電池と電気的に接続する充電制御回路１４は、二次電池との間に２つの遮断用トランジスタを有している。一つの遮断用スイッチ１２が電源供給を遮断することによって充電停止状態になる。また、もう一つの遮断用スイッチ１５が電源供給を遮断することによっても充電停止状態になる。遮断用スイッチ１２、１５は、パワートランジスタ（パワーＭＯＳとも呼ぶ）を用いてもよいし、Ｎチャネル型ＭＯＳＦＥＴや、Ｐチャネル型ＭＯＳＦＥＴを用いればよく、他の材料としてはＳｉＣやＧａＮを用いることができる。また、Ｉｎ、Ｇａ、Ｚｎを含む酸化物半導体材料も用いることができる。
第１の保護回路１１は、第１の制御回路１６と、比較回路１８と、遮断用スイッチ１２とを少なくとも有している。第１の制御回路１６のチップ上に比較回路１８を形成する構成としてもよい。遮断用スイッチ１２のチップ上に比較回路１８を形成する構成としてもよい。第１の制御回路１６のチップ上に遮断用スイッチ１２のチップを貼り合わせ、遮断用スイッチ１２上に比較回路１８を形成する構成としてもよい。チップ同士の貼り合わせは、公知の貼り合わせ技術を用いればよい。第１の保護回路１１は、比較回路１８を用いてフィードバックした前の電圧と比較してマイクロショートを検知し、第１の制御回路１６により遮断用スイッチ１２をオフ状態とすることで充電を停止させる。
また、第２の保護回路１３は、第２の制御回路１７と、ＡＤコンバータ１９と、遮断用スイッチ１５とを少なくとも有している。第２の制御回路１７のチップ上にＡＤコンバータ１９を形成する構成としてもよい。遮断用スイッチ１５のチップ上にＡＤコンバータ１９を形成する構成としてもよい。第２の制御回路１７のチップ上に遮断用スイッチ１５のチップを貼り合わせ、遮断用スイッチ１５上にＡＤコンバータ１９を形成する構成としてもよい。チップ同士の貼り合わせは、公知の貼り合わせ技術を用いればよい。第２の保護回路１３は、ＡＤコンバータ１９を用いて二次電池の電圧などの数値をデジタル化し、それらの数値を基に第２の制御回路１７で演算を行うことでマイクロショートを検知し、第２の保護回路１３により遮断用スイッチ１５をオフ状態とすることで充電を停止させる。第２の制御回路１７は演算を行うため、ＣＰＵなどの演算回路を有する。
緩やかな電圧変化を伴う内部ショートによる過充電は、第１の保護回路１１では検出しにくく、第２の保護回路１３で検出することが適している。また、第２の保護回路１３は、第２の制御回路１７から警告信号を出力することもできるため、緩やかな電圧変化を伴う内部ショートの検知により即座に遮断用スイッチ１５をオフ状態とすることを保留し、使用者に警告表示し、充電を停止するかどうかの最終決定を使用者に促すことができる。緩やかな電圧変化を伴う内部ショートは使用を急停止するほどの緊急性はないが、異常の前触れと判断できる。また、緩やかな電圧変化を伴う内部ショートは二次電池の経時劣化が原因であることが多いため、使用者に二次電池の交換を促すこともできる。
また、瞬間的な電圧変動は、第１の保護回路１１で検出する。第１の保護回路１１は、充電電圧の急変化の原因は不明であっても異常があればすぐに充電を停止する簡易な保護回路とも言える。
どちらか一方が何らかの原因で非動作になったとしても、もう一方の検知が動作可能であれば危険な短絡、過充電を停止することもできる。また、さらに第３の保護回路や第４の保護回路を用いてもよい。
このように、２系統以上で独立に充電を制御することによって、安全性の高い二次電池の管理システムを提供することができる。
また、図２には、２つの二次電池を用いる場合の一例を示している。１つの二次電池に第１の保護回路１１を設け、もう一つの二次電池に第３の保護回路２１を設ける。
第１の保護回路１１の構成は、第３の保護回路２１と同じ構成を用いることができる。
第３の保護回路２１は、第３の制御回路２６と、比較回路２８と、遮断用スイッチ２２とを少なくとも有している。第３の保護回路２１は、比較回路２８を用いてフィードバックした前の電圧と比較してマイクロショートを検知し、第３の制御回路２６により遮断用スイッチ２２をオフ状態とすることで充電を停止させる。
第２の制御回路はＣＰＵなどを有しているため、複数の二次電池に関する残量などを演算によってそれぞれ求めることができる。従って、３個以上の二次電池を有する場合においても第２の制御回路１７を含む第２の保護回路１３は一つでよい。ただし、複数の二次電池を直列または並列に接続した集合を１つのモジュールパックとし、さらにそのモジュールパックを複数用いる電気自動車などの場合には、１つの二次電池モジュールパック毎に第２の保護回路１３を設ける。
複数の二次電池を用いる場合であっても複数の保護回路を用い、充電を制御することによって、安全性の高い二次電池の管理システムを提供することができる。
（実施の形態２）
本実施の形態では２つの保護回路モジュールを用いて、二次電池の充電制御を行う例を示す。なお、保護回路モジュールとは、接続端子などを有する回路基板上に、トランジスタを含む保護回路を含むＩＣや、ＣＰＵや、その他の素子（容量素子、抵抗素子など）のうち、少なくとも一種以上実装しているモジュールを指している。
用いる二次電池の電池モデルを図３に示す。二次電池の充電状態推定方法は、電気回路モデル、本実施の形態では、フォスター型電気回路モデルを用いて計算処理して得る。本実施の形態では電気回路モデルで計算を行うため、比較的演算能力の低い、安価なマイクロコンピュータで実現できる。
より具体的に以下に説明する。
まず、二次電池の電圧値、または電流値を検出手段（電圧検出回路や電流検出回路）により実測する。これらのデータは、電圧測定器や、電流測定器（電流センサともよぶ）によって取得され、記憶装置に保存される。電圧測定器で得られた電圧値、具体的には充放電特性データに基づいて初期ＳＯＣ（０）を算出する。初期ＳＯＣ（０）とは、ＳＯＣの初期値である。また、初期Ｒｓとは直流抵抗Ｒｓの初期値（ＲＯとも表記する。）であり、イオンの泳動過程による抵抗である。予め実測で求めた充放電特性から最適化アルゴリズム、具体的にはＮｅｌｄｅｒ－Ｍｅａｄ法を用いて５個の初期パラメータ、具体的には初期ＳＯＣ（０）、ＦＣＣ、Ｒ０、Ｒｄ、Ｃｄを得ることができる。なお、Ｎｅｌｄｅｒ－Ｍｅａｄ法は、導関数が不要なアルゴリズムである。
また、他の初期ＳＯＣ（０）の算出方法としては、電圧検出回路により使用開始前の電池の開放電圧を測定し、予め求めておいた開放端電圧ＯＣＶとＳＯＣとの関係のマップまたは対応表により決定することもできる。本実施の形態では、ＳＯＣとＯＣＶカーブのルックアップテーブルからｆ（ＳＯＣ）を取得する。なお、ＯＣＶとは、電池が電気化学的に平衡状態にあるときの電圧であり、ＳＯＣ（Ｓｔａｔｅ Ｏｆ Ｃｈａｒｇｅ）と対応関係にある。
図３に示す電池モデルの推定出力電圧は、以下の式で示すことができる。
Figure 0007618538000001
また、ＳＯＣの更新式は以下の式で示すことができる。
Figure 0007618538000002
また、ＣＲユニットの過電圧は以下の式で示すことができる。
Figure 0007618538000003
これらの式に基づき、二次電池の異常検知プログラムを作製することができる。
また、マイクロショートを検知するため、電圧誤差の変位を用いる。電圧誤差の変位とは、各時間ステップの電圧誤差を算出し、さらにその前後差（即ち１つ前のステップと現在のステップとの差）を取った値である。以下に示す直列抵抗Ｒｓの補正方法の式とすることで、ノイズが低減できる。
Figure 0007618538000004
サンプリング時間が短いと測定値が追従できないため、３ステップ分の平均値から直列抵抗Ｒｓを求めている。
疑似的なマイクロショートを発生させた場合のデータを入力し、上記式を用いて電圧誤差の微分を算出したところ、疑似的なマイクロショートによる電圧降下を検出することができた。二次電池の充放電データを用いて計算を行ったところ、マイクロショートを検出するための閾値は約１５ｍＶ以上２０ｍＶ以下であった。従って、閾値である２０ｍＶを超える場合を異常として検知する二次電池の充電制御を行えばよい。なお、用いる二次電池の種類によっては、この閾値が異なる場合があるため、用いる二次電池の閾値を上述した式などを用いて予め算出しておくことが好ましい。
また、緩やかに発生する内部短絡による過充電を検知することもできる。充電直前の電圧をＯＣＶとしてＳＯＣに変換することで電池残量を正確に把握し過充電を検知する。
１つ目の検知条件としては、ＳＯＣが１００％を超えたら充電をストップする。
２つ目の検知条件としては、充電直前の電池残量と充電された電流量を加えた値がＦＣＣを超えたら充電をストップする。
充電前のＯＣＶから初期充電量を算出する場合、以下の式を基にする。
Figure 0007618538000005
Figure 0007618538000006
Figure 0007618538000007
上記式において、左辺が右辺よりも大きくなった場合に過充電とみなす。
３つ目の検知条件としては、充電直前の電圧と充電後に十分緩和した後の電圧をＯＣＶとして、そこから満充電容量を算出し、過去の満充電容量よりも大きい場合に過充電と判断する。
この場合、以下の式を基にする。なお、充電直前の電圧をＳＯＣ１とし、充電後に十分緩和した後の電圧をＳＯＣ２とする。
Figure 0007618538000008
Figure 0007618538000009
正常状態では初期のＦＣＣとＦＣＣｕｐｄａｔｅはほぼ同じ値になるが、もしＦＣＣｕｐｄａｔｅの値が大きくなった場合には内部ショートとみなす。
上記３つの検知条件に該当する場合には、緩やかに発生する内部短絡による過充電として異常検知することができる。なお、１ステップあたりの計算時間は約２ｍｓｅｃであるため、サンプリング周期が１秒であれば、１００個以上直列接続された二次電池にも対応することができる。
上述した検知条件をアルゴリズムとするプログラムを作製し、そのプログラムを実行可能なＯＳトランジスタを含むＩＣモジュール（ＯＳ ＬＳＩ）を用いて図４に示す回路構成を作製する。
図４に示す二次電池の異常検知システムは、ＯＳトランジスタを含むＩＣモジュール（ＯＳ ＬＳＩ）が異常検知する場合には遮断スイッチをオフ状態とする。また、もう一つのＩＣモジュール（ＢＴＯＳ）が異常検知した場合にも、もう一つの遮断スイッチをオフ状態とする。
なお、ＯＳトランジスタを含むＩＣモジュール（ＯＳ ＬＳＩ）は、保護回路モジュールを含む部品である。保護回路モジュールは、接続端子などを有する回路基板上に、酸化物半導体を有するＦＥＴ（ＯＳ ＦＥＴ）を含む回路や、ＣＰＵや、その他の素子（容量素子、抵抗素子など）などのうち、少なくとも一種以上を有するモジュールである。また、ＯＳトランジスタを含むＩＣモジュール（ＯＳ ＬＳＩ）は、電流検出抵抗器と電気的に接続されている。本実施の形態では、ＯＳトランジスタを含むＩＣモジュール（ＯＳ ＬＳＩ）のＣＰＵの消費電力を低減させる、ノーマリオフコンピュータと呼ばれる技術を用いる。ノーマリオフコンピュータは、パワーゲーティングを用いることで、使用していないキャッシュメモリなどの集積回路において電源の供給を停止することで、ＣＰＵの消費電力を低減させる。ノーマリオフコンピュータでは、短い期間内に電源の供給の停止が行われるので、緩衝記憶装置（キャッシュメモリなど）として用いる記憶素子には、不揮発性であることのみならず、動作の高速性が要求される。また、ノーマリオフコンピュータでは、パワーゲーティング時における電源の供給の停止に伴うデータの退避及び復帰に要する時間（オーバーヘッド時間）が短くなければ、ＣＰＵが処理を行っていない時間内に電源の供給の停止を行うことが難しい。オーバーヘッド時間が短いほど、なおかつ損益分岐時間（ＢＥＴ：Ｂｒｅａｋ Ｅｖｅｎ Ｔｉｍｅ）が短いほど、ＣＰＵが処理を行っていないわずかな時間内でも、電源の供給の停止を行うことができ、時間的に粒度の細かいパワーゲーティングを行うことができる。
また、図１８に示す二次電池の異常検知システムは、ノーマリオフコンピュータを利用した２重検知システムを示している。図１８においては、ノーマリオフコンピュータで用いるＣＰＵをＮｏｆｆＣＰＵと表記している。このＮｏｆｆＣＰＵ５２の電源ＳＷ５１をオンオフすることで消費電力を低減することができる。また、図１８において、二次電池５０と、ＢＴＯＳ５３を含む電池パック５４を図示し、ＮｏｆｆＣＰＵ５２に接続するＡＤＣ５５及びＡＤＣ５６を図示している。なお、ＡＤＣは、ＡＤコンバータ回路である。ＡＤＣ５５は二次電池５０の電流Ｉｂａｔに接続され、ＡＤＣ５６は二次電池５０の電圧Ｖｂａｔと接続される。
二次電池の電池状態の変化は、ＣＰＵの動作時間に比べて遅いため、１回目の検知期間と２回目の検知期間の間に電源ＳＷ５１をオフにする期間を設けて消費電力を低減することができる。例えば、検知期間を２回とすると、図１７に示すようなタイミングチャートとなる。なお、２回目の検知期間は、図１７中の２回目の検知開始時と２回目の検知判断時の間隔とする。
ＮｏｆｆＣＰＵ５２のＶＤＤは、電源ＳＷ５１によりオン期間（Ｔｏｎ）とオフ期間（Ｔｏｆｆ）が切り替えられ、オフ状態にするに際して要する時間（Ｔｂａｃｋｕｐ）内にデータを退避させる。そしてオフ状態から再びオン状態とする際には、退避させたデータの復帰に要する時間（Ｔｒｅｃｏｖｅｒｙ）が生じる。なお、このパワーゲーティング時における電源の供給の停止に伴うデータの退避及び復帰に要する時間（ＴｂａｃｋｕｐとＴｒｅｃｏｖｅｒｙの合計時間）をオーバーヘッド時間と呼ぶ。
図１７において１回目の検知判断時でＣＰＵは、推定値と実測値の差が小さいため実測値が正常であると判断し、その正常な電池状態データを用いて、次の検知判断時における電池状態（電圧）を推定する。この推定値の算出が終わると、オン期間（Ｔｏｎ）を終了してよいため、推定値のデータを退避させる。なお、図１７においてオフ期間（Ｔｏｆｆ）はオン期間（Ｔｏｎ）の２倍未満で表記しているが、実際には５倍以上である。
そして、２回目の検知判断時までに二次電池５０の異常が発生していた場合、退避させた推定値のデータの復帰に要する時間（Ｔｒｅｃｏｖｅｒｙ）後または同時にＣＰＵで演算が行われ、推定値と実測値との差が大きい場合、異常と判断することができる。このようにＮｏｆｆＣＰＵ５２を間欠的に駆動させて二次電池５０の状態を調べることができる。オフ期間（Ｔｏｆｆ）、即ち検知期間の間隔は、使用者または設計者が決定することができる。なお、図１７では異常検知しても継続して異常検知を行う例であるため、異常検知後に推定値のデータを退避させるタイミングチャートになっているが、異常検知後に検知を停止する場合には、Ｔｂａｃｋｕｐ期間を設けなくともよく、即ち、２回目の検知判断後にデータ退避させなくともよい。
また、ここで、もう一つのＩＣモジュール（ＢＴＯＳ５３）の異常検知について以下に説明する。ＩＣモジュール（ＢＴＯＳ５３）の構成は、マイクロショートなどの異常挙動の検知回路のブロック図である図５を用いて説明する。なお、図４中のＩＣモジュール（ＢＴＯＳ）と電気的に接続しているゲートを有する遮断スイッチは、図５中の電源遮断スイッチ１０５に対応している。
ＩＣモジュール（ＢＴＯＳ）は、回路基板（リジッド基板（プリント配線板ともよぶ））上に、酸化物半導体を有するＦＥＴを含む回路や、マイクロコンピュータや、その他の素子（容量素子、抵抗素子など）を実装している。マイクロコンピュータなどのＩＣチップ上に酸化物半導体を有するＦＥＴを含む回路を形成してもよい。
第１のメモリ１０３は、オフセットされた充電電圧を保持時、充電電圧をモニターする。また、第２のメモリ１０４は出力データを保持する。なお、第１のメモリ１０３及び第２のメモリ１０４は、酸化物半導体を用いたＦＥＴを含むメモリ回路である。
マイクロショートなどの異常挙動の検知の具体的な動作について以下に説明する。
ある検出タイミングにてメモリ書き込み信号がＨｉｇｈになると、第１のメモリ１０３に書き込みを行う。第１のメモリ１０３は、オフセットされたバッテリ充電電圧を保存する。正常挙動の場合は、比較回路１０２において第１のメモリ１０３の保持電圧と充電電圧を比較した結果が常にＨｉｇｈとなり、電源遮断スイッチ制御信号もＨｉｇｈとなる。
マイクロショートなどの異常挙動が発生する場合は、二次電池の充電電圧が急に電圧降下が発生する。その時、比較回路１０２の出力信号が反転し、異常挙動を検知します。そして、電源遮断スイッチ制御信号をＬｏｗにし、Ｌｏｗの電位を第２のメモリ１０４で保持することで電源遮断スイッチ１０５をオフ状態に維持する。
図５に示す保護回路１００は、ＩＣモジュール（ＢＴＯＳ）に含まれ、簡易な構成となっており、制御回路１０６は、オフセットされたバッテリ充電電圧を第１のメモリ１０３に任意のサンプリング期間ごとに書き込む役割を果たしている。図５に示す保護回路１００は、常時検知する仕組みとなっており、間欠的に検知するＮｏｆｆＣＰＵとは異なっている。
このように検知タイミングの異なる２つのＩＣモジュールを用いることで、二次電池の補完的な保護システムが実現でき、これら２つのＩＣモジュールを搭載した電池パック（組電池ともよぶ）およびその電池パック５４を有するデバイスは、より安全性が高められる。電池パックとは、二次電池の取り扱いを容易にするため、複数個の二次電池で構成される電池モジュールを、所定の回路と共に容器（金属缶、フィルム外装体）内部に収納したものを指す。
（実施の形態３）
異常検出の精度を高めるため、二次電池の残存容量の推定などの演算に、ニューラルネットワークを用いる例を以下に示す。
ニューラルネットワークとは手法であり、ニューラルネットワーク部（例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｏｒ Ｕｎｉｔ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＡＰＵ（Ａｃｃｅｌｅｒａｔｅｄ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモリなどを含む）で行うニューラルネットワーク処理である。なお、ＡＰＵは、ＣＰＵとＧＰＵを一つに統合したチップを指している。
デバイスに搭載される二次電池は、放電に関しては使用者の使用方法に依存しやすいためランダムであるが、充電に関しては充電条件が決まっているため、放電に比べれば充電はニューラルネットワークによって推定しやすいといえる。予め、ある程度多くの充電カーブを学習用のデータとすることで正確な値をニューラルネットワークを用いて推定することができる。二次電池を実測し、充電カーブを取得すれば、ニューラルネットワークを利用して初期ＳＯＣ（０）、ＦＣＣ、Ｒ０、Ｒｄ、Ｃｄを得ることができる。
具体的には、得られる様々なデータを機械学習または人工知能を用いて評価、及び学習し、推定される二次電池の劣化度合いを解析し、異常があれば二次電池への充電を停止する。なお、学習自体は、予め行っておき、劣化度合いの推定に用いるパラメータを算出しておくことが好ましい。
図６は、図４に示した構成に加えて、ＯＳトランジスタを含むＩＣモジュール（ＯＳ ＬＳＩ）の上位にニューラルネットワーク部３０を設ける例である。ニューラルネットワーク部３０は、状態推定部３１と挙動推定部３２とを有する。ニューラルネットワーク部３０は、ニューラルネット演算を行うことのできるマイクロプロセッサを用いる。
二次電池を使用しながら学習させる場合には、例えば、電気自動車において、走行中に学習データの取得ができ、二次電池の劣化状態を把握することができる。なお、二次電池の劣化状態の推定にはニューラルネットワーク部３０を用いる。ニューラルネットワークは、隠れ層を複数有するニューラルネットワーク、すなわち、ディープニューラルネットワークによって構成することができる。なお、ディープニューラルネットワークにおける学習を、ディープラーニングと呼ぶことがある。
機械学習は、まず、学習データから特徴値を抽出する。時間によって変化する相対的変化量を特徴値（特徴量とも呼ぶ）として抽出し、抽出された特徴値に基づいてニューラルネットワークを学習させる。学習手段は時間区間ごとに互いに異なる学習パターンに基づいてニューラルネットワークを学習させることができる。学習データに基づいた学習結果に従って、ニューラルネットワークに適用された結合重みを更新することができる。結合重みは特徴量とも呼ばれる。
ニューラルネットワーク部３０を用いた二次電池の劣化状態の推定結果に基づき、ＯＳトランジスタを含むＩＣモジュール（ＯＳ ＬＳＩ）の電池モデルのパラメータの再設定を行い、長期的に異常検出が正確に行えるように設定してもよい。
また、ニューラルネットワーク部３０を用いて電池モデルの内部パラメータを算出し、ＯＳトランジスタを含むＩＣモジュール（ＯＳ ＬＳＩ）にそれらの値を入力することで、劣化度の判定や残量計の精度を高めることもできる。
ニューラルネットワーク部３０を用いて行う二次電池の充電状態推定方法としては、回帰モデル、例えばカルマンフィルタなどを用いて計算処理して得ることもできる。
カルマンフィルタは、無限インパルス応答フィルタの一種である。また、重回帰分析は多変量解析の一つであり、回帰分析の独立変数を複数にしたものである。重回帰分析としては、最小二乗法などがある。回帰分析では観測値の時系列が多く必要とされる一方、カルマンフィルタは、ある程度のデータの蓄積さえあれば、逐次的に最適な補正係数が得られるメリットを有する。また、カルマンフィルタは、非定常時系列に対しても適用できる。
二次電池の内部抵抗及び充電率（ＳＯＣ）を推定する方法として、非線形カルマンフィルタ（具体的には無香料カルマンフィルタ（ＵＫＦとも呼ぶ））を利用することができる。また、拡張カルマンフィルタ（ＥＫＦともよぶ）を用いることもできる。ＳＯＣとは、充電状態（充電率ともよぶ）を示しており、満充電時を１００％、完全放電時を０％とする指標である。
最適化アルゴリズムにより得られた初期パラメータをｎ（ｎは整数、例えば５０）サイクル毎に集め、それらのデータ群を教師データに用いて学習を行い、その学習モデルを用いてニューラルネットワーク処理することで高精度のＳＯＣの推定を行うことができる。ニューラルネットワーク処理を行うための推論用プログラムを実行するソフトウェアのプログラムは、Ｐｙｔｈｏｎ（登録商標）、Ｇｏ、Ｐｅｒｌ、Ｒｕｂｙ、Ｐｒｏｌｏｇ、Ｖｉｓｕａｌ Ｂａｓｉｃ、Ｃ、Ｃ＋＋、Ｓｗｉｆｔ、Ｊａｖａ（登録商標）などの各種プログラミング言語で記述できる。また、アプリケーションをＣｈａｉｎｅｒ（Ｐｙｔｈｏｎで利用できる）、Ｃａｆｆｅ（ＰｙｔｈｏｎおよびＣ＋＋で利用できる）、ＴｅｎｓｏｒＦｌｏｗ（Ｃ、Ｃ＋＋、およびＰｙｔｈｏｎで利用できる）、．ＮＥＴ等のフレームワークを使用して作成してもよい。例えば、ＬＳＴＭのアルゴリズムはＰｙｔｈｏｎでプログラミングし、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｏｒ Ｕｎｉｔ）またはＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を用いる。また、ＣＰＵとＧＰＵを一つに統合したチップをＡＰＵ（Ａｃｃｅｌｅｒａｔｅｄ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）と呼ぶこともあり、このＡＰＵチップを用いることもできる。また、ＡＩ（システムを組み込んだＩＣ（推論チップとも呼ぶ）を用いてもよい。ＡＩシステムを組み込んだＩＣは、ニューラルネット演算を行う回路（マイクロプロセッサ）と呼ぶ場合もある。
学習システムは、教師作成装置及び学習装置を有する。教師データ作成装置は、学習装置が学習する際（学習フェーズ）に利用する教師データを作成する。教師データとは処理対象データと認識対象が同一のデータと、そのデータに対応するラベルの評価とを含む。教師データ作成装置は、入力データ取得部、評価取得部、教師データ作成部とを有する。入力データ取得部は、記憶装置に記憶されたデータから取得してもよいし、インターネットを介して学習の入力データを取得してもよく、入力データとは学習に用いるデータであり、二次電池の電流値や電圧値を含む。また、教師データとしては、実測のデータでなくともよく、初期パラメータを条件振りすることで多様性を持たせ、実測に近いデータを作成し、それらの所定の特性データベースを教師データに用いてニューラルネットワーク処理することで充電率（ＳＯＣ）を推定してもよい。ある一つの電池の充放電特性を基に、実測に近いデータを作成し、それらの所定の特性データベースを教師データに用いてニューラルネットワーク処理することで、同種の電池のＳＯＣ推定を効率よく行うこともできる。
ＳＯＣ推定に最適化アルゴリズムのみを用いる場合、最適化アルゴリズムは計算量が多く、無意味な値への収束や最適値が決まらない発散などの問題がある。電池の特性は、非線形であり、非線形関数の数値最適化の手法で５個の初期パラメータを求める。５個の初期パラメータは、総容量ＦＣＣ（Ｆｕｌｌ Ｃｈａｒｇｅ Ｃａｐａｃｉｔｙ）、直流抵抗ＲＳ（Ｒ０）、拡散過程による抵抗Ｒｄ、拡散容量Ｃｄ、初期ＳＯＣ（０）である。なお、ＦＣＣ（満充電容量、総容量とも呼ぶ）は、常温２５℃の定格容量である。
５個の初期パラメータを得るための最適化処理の実行にはＰｙｔｈｏｎ（登録商標）やＭａｔｌａｂ（登録商標）に実装されているツールを用いればよい。
二次電池の劣化が進んだ場合、初期パラメータのＦＣＣが大きく変化するとＳＯＣの誤差が生じる恐れがあるため、ＳＯＣの推定のための演算に用いる初期パラメータを更新してもよい。更新する初期パラメータは、予め実測した充放電特性のデータを用いて最適化アルゴリズムにより算出する。更新された初期パラメータを用いた回帰モデル、例えばカルマンフィルタで計算処理することで、劣化後であっても高精度のＳＯＣの推定（判断フェーズ）を行うことができる。その後、出力されたＳＯＣの値を使用者に通知する。判断フェーズとしては、推論で行われる演算のみを示すのではなく、実測データ取得から推論を行い、推定されたＳＯＣ値の出力終了までを指すものとする。本明細書ではカルマンフィルタを用いて計算処理することをカルマンフィルタ処理するとも表現する。
初期パラメータを更新するタイミングは任意でよいが、高い精度でＳＯＣの推定を行うためには、更新頻度は多い方が好ましく、定期的、連続的に更新するほうが好ましい。
また、本実施の形態では、ＯＳトランジスタを含むＩＣモジュール（ＯＳ ＬＳＩ）とニューラルネットワーク部３０を電気的に接続する例を示しているが、無線通信を行ってもよい。また、予め学習に用いるパラメータ、即ち、用いる二次電池のデータを基にニューラルネットワーク部３０を用いて５個の初期パラメータが決定できるのであれば、図４に示す構成とし、ＯＳトランジスタを含むＩＣモジュール（ＯＳ ＬＳＩ）に用いるデータに用いてもよい。
本実施の形態は、他の実施の形態と自由に組み合わせることができる。
（実施の形態４）
本実施の形態では、記憶手段の回路構成例を図７Ａ乃至図７Ｇに示す。図７Ａ乃至図７Ｇは、それぞれが記憶素子として機能する。図７Ａに示す記憶素子４１０は、トランジスタＭ１と、容量素子ＣＡと、を有する。記憶素子４１０は、１つのトランジスタと１つの容量素子を有する記憶素子である。例えば、実施の形態２に示した、第１のメモリ１０３及び第２のメモリ１０４は、酸化物半導体を用いたＦＥＴを含むメモリ回路であり、図７に示す記憶手段の回路構成例のいずれか一を用いることができる。
トランジスタＭ１の第１端子は、容量素子ＣＡの第１端子と接続され、トランジスタＭ１の第２端子は、配線ＢＬと接続され、トランジスタＭ１のゲートは、配線ＷＬと接続され、トランジスタＭ１のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＡの第２端子は、配線ＣＡＬと接続されている。トランジスタＭ１の第１端子と容量素子ＣＡの第１端子が電気的に接続される節点をノードＮＤという。
実際のトランジスタにおいて、ゲートとバックゲートは、半導体層のチャネル形成領域を介して互いに重なるように設けられる。ゲートとバックゲートは、どちらもゲートとして機能できる。よって、一方を「バックゲート」という場合、他方を「ゲート」または「フロントゲート」という場合がある。また、一方を「第１ゲート」、他方を「第２ゲート」という場合がある。
バックゲートは、ゲートと同電位としてもよいし、接地電位や、任意の電位としてもよい。また、バックゲートの電位をゲートと連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
バックゲートを設けることで、更には、ゲートとバックゲートを同電位とすることで、半導体層においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタのオン電流が大きくなると共に、電界効果移動度が高くなる。
したがって、トランジスタを占有面積に対して大きいオン電流を有するトランジスタにすることができる。すなわち、求められるオン電流に対して、トランジスタの占有面積を小さくすることができる。よって、集積度の高い半導体装置を実現することができる。
配線ＢＧＬは、トランジスタＭ１のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ１のしきい値電圧を増減することができる。
データの書き込みおよび読み出しは、配線ＷＬに高レベル電位を印加し、トランジスタＭ１を導通状態にし、配線ＢＬとノードＮＤを電気的に接続することによって行われる。
配線ＣＡＬは、容量素子ＣＡの第２端子に所定の電位を印加するための配線として機能する。配線ＣＡＬには、固定電位を印加するのが好ましい。
図７Ｂに示す記憶素子４２０は、記憶素子４１０の変形例である。記憶素子４２０では、トランジスタＭ１のバックゲートが、配線ＷＬと電気的に接続される。このような構成にすることによって、トランジスタＭ１のバックゲートに、トランジスタＭ１のゲートと同じ電位を印加することができる。よって、トランジスタＭ１が導通状態のときにおいて、トランジスタＭ１に流れる電流を増加することができる。
また、図７Ｃに示す記憶素子４３０のように、トランジスタＭ１をシングルゲート構造のトランジスタ（バックゲートを有さないトランジスタ）としてもよい。記憶素子４３０は、記憶素子４１０および記憶素子４２０のトランジスタＭ１からバックゲートを除いた構成となっている。よって、記憶素子４３０は、記憶素子４１０、および記憶素子４２０よりも作製工程を短縮することができる。
記憶素子４１０、記憶素子４２０、および記憶素子４３０は、ＤＲＡＭ型の記憶素子である。
トランジスタＭ１のチャネルが形成される半導体層には、酸化物半導体を用いることが好ましい。本明細書などでは、チャネルが形成される半導体層に酸化物半導体を含むトランジスタを「ＯＳトランジスタ」或いは「ＯＳ ＦＥＴ」ともいう。
例えば、酸化物半導体として、インジウム、元素Ｍ（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）、亜鉛のいずれか一つを有する酸化物半導体を用いることができる。特に、酸化物半導体は、インジウム、ガリウム、亜鉛を含む酸化物半導体であることが好ましい。
ＯＳトランジスタは、オフ電流が極めて少ないという特性を有している。トランジスタＭ１としてＯＳトランジスタを用いることによって、トランジスタＭ１のリーク電流を非常に低くすることができる。つまり、書き込んだデータをトランジスタＭ１によって長時間保持することができる。よって、記憶素子のリフレッシュの頻度を少なくすることができる。また、記憶素子のリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、記憶素子４１０、記憶素子４２０、記憶素子４３０において多値データ、またはアナログデータを保持することができる。
本明細書などでは、ＯＳトランジスタを用いたＤＲＡＭを、ＤＯＳＲＡＭ（Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）という。
図７Ｄに、２つのトランジスタと１つの容量素子で構成するゲインセル型の記憶素子の回路構成例を示す。記憶素子４４０は、トランジスタＭ１と、トランジスタＭ２と、容量素子ＣＡと、を有する。
トランジスタＭ１の第１端子は、容量素子ＣＡの第１端子と接続され、トランジスタＭ１の第２端子は、配線ＷＢＬと接続され、トランジスタＭ１のゲートは、配線ＷＷＬと接続されている。容量素子ＣＡの第２端子は、配線ＣＡＬと接続されている。トランジスタＭ２の第１端子は、配線ＲＢＬと接続され、トランジスタＭ２の第２端子は、配線ＲＷＬと接続され、トランジスタＭ２のゲートは、容量素子ＣＡの第１端子と接続されている。トランジスタＭ１の第１端子と、容量素子ＣＡの第１端子と、トランジスタＭ２のゲートと、が電気的に接続される節点をノードＮＤという。
ビット線ＷＢＬは、書き込みビット線として機能し、ビット線ＲＢＬは、読み出しビット線として機能し、ワード線ＷＷＬは、書き込みワード線として機能し、ワード線ＲＷＬは、読み出しワード線として機能する。トランジスタＭ１は、ノードＮＤとビット線ＷＢＬとを、導通または非導通とするスイッチとしての機能を有する。
トランジスタＭ１にＯＳトランジスタを用いることが好ましい。前述したとおり、ＯＳトランジスタはオフ電流が非常に少ないため、トランジスタＭ１にＯＳトランジスタを用いることで、ノードＮＤに書き込んだ電位を長時間保持することができる。つまり、記憶素子に書き込んだデータを長時間保持することができる。
トランジスタＭ２に用いるトランジスタに特段の限定は無い。トランジスタＭ２として、ＯＳトランジスタ、Ｓｉトランジスタ（半導体層にシリコンを用いたトランジスタ。）、またはその他のトランジスタを用いてもよい。
なお、トランジスタＭ２にＳｉトランジスタを用いる場合、半導体層に用いるシリコンは、非晶質シリコン、多結晶シリコン、低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ－Ｓｉｌｉｃｏｎ）、または単結晶シリコンとすればよい。Ｓｉトランジスタは、ＯＳトランジスタよりも電界効果移動度が高くなる場合があるため、読み出しトランジスタとして、Ｓｉトランジスタを用いると、読み出し時の動作速度を高めることができる。
トランジスタＭ１にＯＳトランジスタを用い、トランジスタＭ２にＳｉトランジスタを用いる場合、両者を異なる層に積層して設けてもよい。ＯＳトランジスタは、Ｓｉトランジスタと同様の製造装置および同様のプロセスで作製することが可能である。よって、ＯＳトランジスタとＳｉトランジスタの混載（ハイブリッド化）が容易であり、高集積化も容易である。ＯＳトランジスタとＳｉトランジスタの混載とは、シリコンウエハに形成されたＳｉのＦＥＴを有する回路の上方にＯＳトランジスタを有する回路が設けられた１つのチップ構成を指している。
また、トランジスタＭ２にＯＳトランジスタを用いると、非選択時のリーク電流を極めて少なくすることができるため、読み出し精度を高めることができる。トランジスタＭ１およびトランジスタＭ２の両方にＯＳトランジスタを用いることで、半導体装置の作製工程が低減され、生産性を高めることができる。例えば、４００℃以下のプロセス温度で半導体装置を作製することもできる。
トランジスタＭ１およびトランジスタＭ２にバックゲートを有するトランジスタ（４端子型のトランジスタ。「４端子素子」ともいう。）を用いる場合の回路構成例を図７Ｅ乃至図７Ｇに示す。図７Ｅに示す記憶素子４５０、図７Ｆに示す記憶素子４６０、および図７Ｇに示す記憶素子４７０は、記憶素子４４０の変形例である。
図７Ｅに示す記憶素子４５０では、トランジスタＭ１のゲートとバックゲートが電気的に接続されている。また、トランジスタＭ２のゲートとバックゲートが電気的に接続されている。
図７Ｆに示す記憶素子４６０では、トランジスタＭ１のバックゲート、およびトランジスタＭ２のバックゲートを配線ＢＧＬと電気的に接続している。配線ＢＧＬを介して、トランジスタＭ１およびトランジスタＭ２のバックゲートに所定の電位を印加することができる。
図７Ｇに示す記憶素子４７０では、トランジスタＭ１のバックゲートが配線ＷＢＧＬと電気的に接続され、トランジスタＭ２のバックゲートが配線ＲＢＧＬと電気的に接続されている。トランジスタＭ１のバックゲートとトランジスタＭ２のバックゲートをそれぞれ異なる配線に接続することで、それぞれ独立してしきい値電圧を変化させることができる。
記憶素子４４０乃至記憶素子４７０は、２Ｔｒ１Ｃ型のメモリセルである。本明細書などにおいて、トランジスタＭ１にＯＳトランジスタを用いて、２Ｔｒ１Ｃ型のメモリセルを構成した記憶装置をＮＯＳＲＡＭ（Ｎｏｎ－ｖｏｌａｔｉｌｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）という。また、記憶素子４４０乃至記憶素子４７０は、ノードＮＤの電位をトランジスタＭ２で増幅して読みだすことができる。また、ＯＳトランジスタはオフ電流が非常に少ないため、ノードＮＤの電位を長期間保持することができる。また、読み出し動作を行ってもノードＮＤの電位が保持される非破壊読み出しを行うことができる。
記憶素子に保持されている情報は、書き換え頻度が少ない情報である。よって、記憶素子としては、情報の非破壊読み出しが可能かつ長期保持が可能であるＮＯＳＲＡＭを用いることが好ましい。
また、図７Ａ、図７Ｂ、図７Ｅ乃至図７Ｇに示したトランジスタは、４端子素子であるため、ＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）特性を利用したＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、相変化メモリ（Ｐｈａｓｅ－ｃｈａｎｇｅ ｍｅｍｏｒｙ）などに代表される２端子素子と比較して、入出力の独立制御が簡便に行うことができるといった特徴を有する。
（実施の形態５）
本実施の形態では、上記実施の形態で説明した記憶素子の構成に適用可能なトランジスタの構成、具体的には異なる電気特性を有するトランジスタを積層して設ける構成について説明する。特に本実施の形態では、半導体装置を構成するメモリ回路が有する各トランジスタの構成について説明する。当該構成とすることで、半導体装置の設計自由度を高めることができる。また、異なる電気特性を有するトランジスタを積層して設けることで、半導体装置の集積度を高めることができる。
図８に示す半導体装置は、トランジスタ３００と、トランジスタ５００と、容量素子６００と、を有している。図１０Ａはトランジスタ５００のチャネル長方向の断面図であり、図１０Ｂはトランジスタ５００のチャネル幅方向の断面図であり、図１０Ｃはトランジスタ３００のチャネル幅方向の断面図である。
トランジスタ５００は、ＯＳトランジスタである。トランジスタ５００は、オフ電流が小さい。このため、ノードＮＨに長期間電位を保持することができる。これにより、ノードＮＨへの電位の書き込みの頻度が少なくなるため、半導体装置の消費電力を低減することができる。
本実施の形態で説明する半導体装置は、図８に示すようにトランジスタ３００、トランジスタ５００、及び容量素子６００を有する。トランジスタ５００はトランジスタ３００の上方に設けられ、容量素子６００はトランジスタ３００、及びトランジスタ５００の上方に設けられている。
トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、ソース領域又はドレイン領域として機能する低抵抗領域３１４ａ、及び低抵抗領域３１４ｂを有する。
トランジスタ３００は、図１０Ｃに示すように、半導体領域３１３の上面、及びチャネル幅方向の側面が絶縁体３１５を介して導電体３１６に覆われている。このように、トランジスタ３００をＦｉｎ型とすることにより、実効上のチャネル幅が増大する。これにより、トランジスタ３００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ３００のオフ特性を向上させることができる。
なお、トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
半導体領域３１３のチャネルが形成される領域及びその近傍の領域、並びにソース領域又はドレイン領域となる低抵抗領域３１４ａ及び低抵抗領域３１４ｂ等において、シリコン系半導体等の半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。又は、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）等を有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。又はＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
低抵抗領域３１４ａ、及び低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リン等のｎ型の導電性を付与する元素、又はホウ素等のｐ型の導電性を付与する元素を含む。
ゲート電極として機能する導電体３１６は、ヒ素、リン等のｎ型の導電性を付与する元素、もしくはホウ素等のｐ型の導電性を付与する元素を含むシリコン等の半導体材料、金属材料、合金材料、又は金属酸化物材料等の導電性材料を用いることができる。
なお、導電体の材料によって仕事関数が決まるため、当該導電体の材料を選択することで、トランジスタのしきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタル等の材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウム等の金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
なお、図８に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、半導体装置をＯＳトランジスタのみの単極性回路とする場合、図９に示すとおり、トランジスタ３００の構成を、ＯＳトランジスタであるトランジスタ５００と同様の構成にすればよい。なお、トランジスタ５００の詳細については後述する。
本明細書等において、単極性回路とは、例えば全てのトランジスタが同極性のトランジスタである回路を示す。例えば、全てのトランジスタがｎチャネル型トランジスタである回路は、単極性回路であるということができる。
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６が順に積層して設けられている。
絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム等を用いればよい。
なお、本明細書等において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。また、本明細書等において、酸化窒化アルミニウムとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
絶縁体３２２は、その下方に設けられるトランジスタ３００等によって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
また、絶縁体３２４には、基板３１１、又はトランジスタ３００等から、トランジスタ５００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）等を用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６には容量素子６００、又はトランジスタ５００と接続する導電体３２８、及び導電体３３０等が埋め込まれている。なお、導電体３２８、及び導電体３３０は、プラグ又は配線としての機能を有する。また、プラグ又は配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、及び導電体の一部がプラグとして機能する場合もある。
各プラグ、及び配線（導電体３２８、導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、又は金属酸化物材料等の導電性材料を、単層又は積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデン等の高融点材料を用いることが好ましく、タングステンを用いることが好ましい。又は、アルミニウムや銅等の低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体３２６、及び導電体３３０上に、配線層を設けてもよい。例えば、図８において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、トランジスタ３００と接続するプラグ、又は配線としての機能を有する。なお導電体３５６は、導電体３２８、又は導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０に設けられる開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
絶縁体３５４、及び導電体３５６上に、配線層を設けてもよい。例えば、図８において、絶縁体３６０、絶縁体３６２、及び絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、及び絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグ又は配線としての機能を有する。なお導電体３６６は、導電体３２８、又は導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０に設けられる開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体３６４、及び導電体３６６上に、配線層を設けてもよい。例えば、図８において、絶縁体３７０、絶縁体３７２、及び絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、及び絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグ又は配線としての機能を有する。なお導電体３７６は、導電体３２８、又は導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０に設けられる開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体３７４、及び導電体３７６上に、配線層を設けてもよい。例えば、図８において、絶縁体３８０、絶縁体３８２、及び絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、及び絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグ又は配線としての機能を有する。なお導電体３８６は、導電体３２８、又は導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０に設けられる開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
上記において、導電体３５６を含む配線層、導電体３６６を含む配線層、導電体３７６を含む配線層、及び導電体３８６を含む配線層、について説明したが、本実施の形態に係る半導体装置はこれに限られるものではない。導電体３５６を含む配線層と同様の配線層を３層以下にしてもよいし、導電体３５６を含む配線層と同様の配線層を５層以上にしてもよい。
絶縁体３８４上には絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６が、順に積層して設けられている。絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
例えば、絶縁体５１０及び絶縁体５１４には、基板３１１等から、又はトランジスタ３００を設ける領域等からトランジスタ５００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体３２４と同様の材料を用いることが好ましい。
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜である。
また、水素に対するバリア性を有する膜として、例えば、絶縁体５１０、及び絶縁体５１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタル等の金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素と、トランジスタの電気特性の変動要因となる水素、水分等の不純物と、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分等の不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する金属酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
また、例えば、絶縁体５１２、及び絶縁体５１６には、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１２、及び絶縁体５１６として、酸化シリコン膜や酸化窒化シリコン膜等を用いることができる。
また、絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６には、導電体５１８、及びトランジスタ５００を構成する導電体（例えば、導電体５０３）等が埋め込まれている。なお、導電体５１８は、容量素子６００、又はトランジスタ３００と接続するプラグ、又は配線としての機能を有する。導電体５１８は、導電体３２８、又は導電体３３０と同様の材料を用いて設けることができる。
特に、絶縁体５１０、及び絶縁体５１４と接する領域の導電体５１８は、酸素、水素、及び水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ５００とは、酸素、水素、及び水に対するバリア性を有する層で分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体５１６の上方には、トランジスタ５００が設けられている。
図１０Ａ、図１０Ｂに示すように、トランジスタ５００は、絶縁体５１４及び絶縁体５１６に埋め込まれるように配置された導電体５０３と、絶縁体５１６及び導電体５０３の上に配置された絶縁体５２０と、絶縁体５２０の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、絶縁体５２４の上に配置された酸化物５３０ａと、酸化物５３０ａの上に配置された酸化物５３０ｂと、酸化物５３０ｂ上に互いに離れて配置された導電体５４２ａ及び導電体５４２ｂと、導電体５４２ａ及び導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂの間に重畳して開口が形成された絶縁体５８０と、開口の底面及び側面に配置された酸化物５３０ｃと、酸化物５３０ｃの形成面に配置された絶縁体５５０と、絶縁体５５０の形成面に配置された導電体５６０と、を有する。
また、図１０Ａ、図１０Ｂに示すように、酸化物５３０ａ、酸化物５３０ｂ、導電体５４２ａ、及び導電体５４２ｂと、絶縁体５８０との間に絶縁体５４４を配置することが好ましい。また、図１０Ａ、図１０Ｂに示すように、導電体５６０は、絶縁体５５０の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。また、図１０Ａ、図１０Ｂに示すように、絶縁体５８０、導電体５６０、及び絶縁体５５０の上に絶縁体５７４が配置されることが好ましい。
なお、以下において、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃをまとめて酸化物５３０という場合がある。
なお、トランジスタ５００では、チャネルが形成される領域と、その近傍において、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物５３０ｂの単層、酸化物５３０ｂと酸化物５３０ａの２層構造、酸化物５３０ｂと酸化物５３０ｃの２層構造、又は４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ５００では、導電体５６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体５６０が単層構造であってもよいし、３層以上の積層構造であってもよい。また、図８、図９、図１０Ａ、図１０Ｂに示すトランジスタ５００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
ここで、導電体５６０は、トランジスタ５００のゲート電極として機能し、導電体５４２ａ及び導電体５４２ｂは、それぞれソース電極又はドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。導電体５６０、導電体５４２ａ、及び導電体５４２ｂの配置は、絶縁体５８０の開口に対して自己整合的に選択される。つまり、トランジスタ５００において、ゲート電極を、ソース電極とドレイン電極の間に自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ５００の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
さらに、導電体５６０が、導電体５４２ａと導電体５４２ｂの間の領域に自己整合的に形成されるので、導電体５６０は、導電体５４２ａ又は導電体５４２ｂと重畳する領域を有さない。これにより、導電体５６０と、導電体５４２ａ及び導電体５４２ｂと、の間に形成される寄生容量を低減することができる。よって、トランジスタ５００のスイッチング速度が向上し、高い周波数特性を有することができる。
導電体５６０は、第１のゲート（トップゲートともいう）電極として機能する場合がある。また、導電体５０３は、第２のゲート（ボトムゲートともいう）電極として機能する場合がある。その場合、導電体５０３に印加する電位を、導電体５６０に印加する電位と連動させず、独立して変化させることで、トランジスタ５００のしきい値電圧を制御することができる。特に、導電体５０３に負の電位を印加することにより、トランジスタ５００のしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０３に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
導電体５０３は、酸化物５３０、及び導電体５６０と重なる領域を有するように配置する。これにより、導電体５６０、及び導電体５０３に電位を印加した場合、導電体５６０から生じる電界と、導電体５０３から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。本明細書等において、第１のゲート電極、及び第２のゲート電極の電界によってチャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ－ｃｈａｎｎｅｌ）構造という。
また、導電体５０３は、導電体５１８と同様の構成であり、絶縁体５１４及び絶縁体５１６の開口の内壁に接して導電体５０３ａが形成され、さらに内側に導電体５０３ｂが形成されている。なお、トランジスタ５００では、導電体５０３ａ及び導電体５０３ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０３は、単層、又は３層以上の積層構造としてもよい。
ここで、導電体５０３ａは、水素原子、水素分子、水分子、銅原子等の不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書等において、不純物、又は酸素の拡散を抑制する機能とは、上記不純物、又は上記酸素のいずれか一、又は全ての拡散を抑制する機能とする。
例えば、導電体５０３ａが酸素の拡散を抑制する機能を有することにより、導電体５０３ｂが酸化して導電率が低下することを抑制することができる。
また、導電体５０３が配線の機能を兼ねる場合、導電体５０３ｂは、タングステン、銅、又はアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。その場合、導電体５０３ａは、必ずしも設けなくともよい。なお、導電体５０３ｂを単層で図示したが、積層構造としてもよく、例えば、チタン、または窒化チタンと上記導電性材料との積層としてもよい。
絶縁体５２０、絶縁体５２２、及び絶縁体５２４は、第２のゲート絶縁膜としての機能を有する。
ここで、酸化物５３０と接する絶縁体５２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体５２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物５３０に接して設けることにより、酸化物５３０中の酸素欠損を低減し、トランジスタ５００の信頼性を向上させることができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、又は３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、又は１００℃以上４００℃以下の範囲が好ましい。
また、上記過剰酸素領域を有する絶縁体と、酸化物５３０と、を接して加熱処理、マイクロ波処理、又はＲＦ処理のいずれか一又は複数の処理を行ってもよい。当該処理を行うことで、酸化物５３０中の水、又は水素を除去することができる。例えば、酸化物５３０において、ＶｏＨの結合が切断される反応が起きる、別言すると「ＶＯＨ→ＶＯ＋Ｈ」という反応が起きることにより、脱水素化することができる。このとき発生した水素の一部は、酸素と結合してＨ２Ｏとして、酸化物５３０、又は酸化物５３０近傍の絶縁体から除去される場合がある。また、水素の一部は、導電体５４２に拡散又は捕獲（ゲッタリングともいう）される場合がある。
また、上記マイクロ波処理は、例えば、高密度プラズマを発生させる電源を有する装置、又は、基板側にＲＦを印加する電源を有する装置を用いると好適である。例えば、酸素を含むガスを用い、且つ高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができる。また、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素ラジカルを、効率よく酸化物５３０、又は酸化物５３０近傍の絶縁体中に導入することができる。また、上記マイクロ波処理は、圧力を１３３Ｐａ以上、好ましくは２００Ｐａ以上、さらに好ましくは４００Ｐａ以上とすればよい。また、マイクロ波処理を行う装置内に導入するガスとしては、例えば酸素及びアルゴンを用い、酸素流量比（Ｏ２／（Ｏ２＋Ａｒ））は５０％以下、好ましくは１０％以上３０％以下とするとよい。
また、トランジスタ５００の作製工程中において、酸化物５３０の表面が露出した状態で加熱処理を行うと好適である。当該加熱処理は、例えば、１００℃以上４５０℃以下、より好ましくは３５０℃以上４００℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、又は酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物５３０に酸素を供給して、酸素欠損（ＶＯ）の低減を図ることができる。また、加熱処理は減圧状態で行ってもよい。又は、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために、酸化性ガスを１０ｐｐｍ以上、１％以上、又は１０％以上含む雰囲気で行ってもよい。又は、酸化性ガスを１０ｐｐｍ以上、１％以上、又は１０％以上含む雰囲気で加熱処理した後に、連続して窒素ガスもしくは不活性ガスの雰囲気で加熱処理を行ってもよい。
なお、酸化物５３０に加酸素化処理を行うことで、酸化物５３０中の酸素欠損を、供給された酸素により修復させる、別言すると「ＶＯ＋Ｏ→ｎｕｌｌ」という反応を促進させることができる。さらに、酸化物５３０中に残存した水素と、酸化物５３０に供給された酸素と、が反応することで、当該水素をＨ２Ｏとして除去する（脱水化する）ことができる。これにより、酸化物５３０中に残存していた水素が酸素欠損に再結合してＶＯＨが形成されるのを抑制することができる。
また、絶縁体５２４が過剰酸素領域を有する場合、絶縁体５２２は、酸素（例えば、酸素原子、酸素分子等）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
絶縁体５２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物５３０が有する酸素が絶縁体５２０側へ拡散することがなく、好ましい。また、導電体５０３が、絶縁体５２４や酸化物５３０が有する酸素と反応することを抑制することができる。
絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、又は（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）等のいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層又は積層で用いることが好ましい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流等の問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
特に、不純物、及び酸素等の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料であるアルミニウム、ハフニウムの一方又は双方の酸化物を含む絶縁体を用いるとよい。アルミニウム、ハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、又はアルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、酸化物５３０からの酸素の放出や、トランジスタ５００の周辺部から酸化物５３０への水素等の不純物の混入を抑制する層として機能する。
又は、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。又はこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコン、又は窒化シリコンを積層して用いてもよい。
また、絶縁体５２０は、熱的に安定していることが好ましい。例えば、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため好適である。また、ｈｉｇｈ－ｋ材料の絶縁体を酸化シリコン、又は酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体５２０を得ることができる。
なお、図１０Ａ、図１０Ｂのトランジスタ５００では、３層の積層構造からなる第２のゲート絶縁膜として、絶縁体５２０、絶縁体５２２、及び絶縁体５２４が図示されているが、第２のゲート絶縁膜は、単層、２層、又は４層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
トランジスタ５００は、チャネル形成領域を含む酸化物５３０に、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物５３０として、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウム等から選ばれた一種、又は複数種）等の金属酸化物を用いるとよい。特に、酸化物５３０として適用できるＩｎ－Ｍ－Ｚｎ酸化物は、ＣＡＡＣ－ＯＳ（Ｃ－Ａｘｌｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、ＣＡＣ－ＯＳ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）であることが好ましい。また、酸化物５３０として、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物を用いてもよい。ＣＡＡＣ－ＯＳ及びＣＡＣ－ＯＳについては後述する。
また、トランジスタ５００には、キャリア濃度の低い金属酸化物を用いることが好ましい。金属酸化物のキャリア濃度を低くする場合においては、金属酸化物中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性という。なお、金属酸化物中の不純物としては、例えば、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
特に、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、金属酸化物中に酸素欠損を形成する場合がある。また、酸化物５３０中の酸素欠損に水素が入った場合、酸素欠損と水素とが結合しＶＯＨを形成する場合がある。ＶＯＨはドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。したがって、水素が多く含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。また、金属酸化物中の水素は、熱、電界等のストレスによって動きやすいため、金属酸化物に多くの水素が含まれると、トランジスタの信頼性が悪化する恐れもある。本発明の一態様においては、酸化物５３０中のＶＯＨをできる限り低減し、高純度真性又は実質的に高純度真性にすることが好ましい。このように、ＶＯＨが十分低減された金属酸化物を得るには、金属酸化物中の水分、水素等の不純物を除去すること（脱水、脱水素化処理と記載する場合がある。）と、金属酸化物に酸素を供給して酸素欠損を補填すること（加酸素化処理と記載する場合がある。）が重要である。ＶＯＨ等の不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
酸素欠損に水素が入った欠陥は、金属酸化物のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、金属酸化物においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、金属酸化物のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。
よって、金属酸化物を酸化物５３０に用いる場合、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。水素等の不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
また、酸化物５３０に金属酸化物を用いる場合、チャネル形成領域の金属酸化物のキャリア濃度は、１×１０１８ｃｍ－３以下であることが好ましく、１×１０１７ｃｍ－３未満であることがより好ましく、１×１０１６ｃｍ－３未満であることがさらに好ましく、１×１０１３ｃｍ－３未満であることがさらに好ましく、１×１０１２ｃｍ－３未満であることがさらに好ましい。なお、チャネル形成領域の金属酸化物のキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０－９ｃｍ－３とすることができる。
また、酸化物５３０に金属酸化物を用いる場合、導電体５４２（導電体５４２ａ、及び導電体５４２ｂ）と酸化物５３０とが接することで、酸化物５３０中の酸素が導電体５４２へ拡散し、導電体５４２が酸化する場合がある。導電体５４２が酸化することで、導電体５４２の導電率が低下する蓋然性が高い。なお、酸化物５３０中の酸素が導電体５４２へ拡散することを、導電体５４２が酸化物５３０中の酸素を吸収する、と言い換えることができる。
また、酸化物５３０中の酸素が導電体５４２（導電体５４２ａ、及び導電体５４２ｂ）へ拡散することで、導電体５４２ａと酸化物５３０ｂとの間、及び導電体５４２ｂと酸化物５３０ｂとの間に異層が形成される場合がある。当該異層は、導電体５４２よりも酸素を多く含むため、当該異層は絶縁性を有すると推定される。このとき、導電体５４２と、当該異層と、酸化物５３０ｂとの３層構造は、金属－絶縁体－半導体からなる３層構造とみなすことができ、ＭＩＳ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造という、又はＭＩＳ構造を主としたダイオード接合構造という場合がある。
なお、上記異層は、導電体５４２と酸化物５３０ｂとの間に形成されることに限られない。例えば、異層が、導電体５４２と酸化物５３０ｃとの間に形成される場合がある。又は、導電体５４２と酸化物５３０ｂとの間、及び導電体５４２と酸化物５３０ｃとの間に形成される場合がある。
また、酸化物５３０においてチャネル形成領域として機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
酸化物５３０は、酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへ不純物が拡散することを抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへ不純物が拡散することを抑制することができる。
なお、酸化物５３０は、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物５３０ｃは、酸化物５３０ａ又は酸化物５３０ｂに用いることができる金属酸化物を用いることができる。
具体的には、酸化物５３０ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、または１：１：０．５［原子数比］の金属酸化物を用いればよい。また、酸化物５３０ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、または１：１：１［原子数比］の金属酸化物を用いればよい。また、酸化物５３０ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、またはＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いればよい。また、酸化物５３０ｃを積層構造とする場合の具体例としては、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］との積層構造、Ｇａ：Ｚｎ＝２：１［原子数比］と、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］との積層構造、Ｇａ：Ｚｎ＝２：５［原子数比］と、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］との積層構造、酸化ガリウムと、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］との積層構造などが挙げられる。
また、酸化物５３０ａ及び酸化物５３０ｃの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａ及び酸化物５３０ｃの電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。
ここで、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化又は連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面、及び酸化物５３０ｂと酸化物５３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物５３０ａと酸化物５３０ｂ、及び酸化物５３０ｂと酸化物５３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ－Ｇａ－Ｚｎ酸化物の場合、酸化物５３０ａ及び酸化物５３０ｃとして、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、酸化ガリウム等を用いるとよい。
このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａ、及び酸化物５３０ｃを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面、及び酸化物５３０ｂと酸化物５３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５００は高いオン電流を得られる。
なお、酸化物５３０に用いることができる半導体材料は、上述の金属酸化物に限られない。酸化物５３０として、バンドギャップを有する半導体材料（ゼロギャップ半導体ではない半導体材料）を用いてもよい。例えば、シリコンなどの単体元素の半導体、ヒ化ガリウムなどの化合物半導体、半導体として機能する層状物質（原子層物質、２次元材料などともいう。）などを半導体材料に用いることが好ましい。特に、半導体として機能する層状物質を半導体材料に用いると好適である。
ここで、本明細書等において、層状物質とは、層状の結晶構造を有する材料群の総称である。層状の結晶構造は、共有結合やイオン結合によって形成される層が、ファンデルワールス力のような、共有結合やイオン結合よりも弱い結合を介して積層している構造である。層状物質は、単位層内における電気伝導性が高く、つまり、２次元電気伝導性が高い。半導体として機能し、かつ、２次元電気伝導性の高い材料をチャネル形成領域に用いることで、オン電流の大きいトランジスタを提供することができる。
層状物質として、グラフェン、シリセン、カルコゲン化物などがある。カルコゲン化物は、カルコゲンを含む化合物である。また、カルコゲンは、第１６族に属する元素の総称であり、酸素、硫黄、セレン、テルル、ポロニウム、リバモリウムが含まれる。また、カルコゲン化物として、遷移金属カルコゲナイド、１３族カルコゲナイドなどが挙げられる。
酸化物５３０として、例えば、半導体として機能する遷移金属カルコゲナイドを用いることが好ましい。酸化物５３０として適用可能な遷移金属カルコゲナイドとして、具体的には、硫化モリブデン（代表的にはＭｏＳ２）、セレン化モリブデン（代表的にはＭｏＳｅ２）、モリブデンテルル（代表的にはＭｏＴｅ２）、硫化タングステン（代表的にはＷＳ２）、セレン化タングステン（代表的にはＷＳｅ２）、タングステンテルル（代表的にはＷＴｅ２）、硫化ハフニウム（代表的にはＨｆＳ２）、セレン化ハフニウム（代表的にはＨｆＳｅ２）、硫化ジルコニウム（代表的にはＺｒＳ２）、セレン化ジルコニウム（代表的にはＺｒＳｅ２）などが挙げられる。
酸化物５３０ｂ上には、ソース電極、及びドレイン電極として機能する導電体５４２ａ、及び導電体５４２ｂが設けられる。導電体５４２ａ、及び導電体５４２ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物等を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は酸素を吸収しても導電性を維持する材料であるため好ましい。更に、窒化タンタル等の金属窒化物膜は、水素又は酸素に対するバリア性があるため好ましい。
また、図１０では、導電体５４２ａ、及び導電体５４２ｂを単層構造として示したが、２層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅－マグネシウム－アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
また、チタン膜又は窒化チタン膜と、そのチタン膜又は窒化チタン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にチタン膜又は窒化チタン膜を形成する三層構造、モリブデン膜又は窒化モリブデン膜と、そのモリブデン膜又は窒化モリブデン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にモリブデン膜又は窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫又は酸化亜鉛を含む透明導電材料を用いてもよい。
また、図１０Ａに示すように、酸化物５３０の、導電体５４２ａ（導電体５４２ｂ）との界面とその近傍には、低抵抗領域として領域５４３ａ、及び領域５４３ｂが形成される場合がある。このとき、領域５４３ａはソース領域又はドレイン領域の一方として機能し、領域５４３ｂはソース領域又はドレイン領域の他方として機能する。また、領域５４３ａと領域５４３ｂに挟まれる領域にチャネル形成領域が形成される。
酸化物５３０と接するように上記導電体５４２ａ（導電体５４２ｂ）を設けることで、領域５４３ａ（領域５４３ｂ）の酸素濃度が低減する場合がある。また、領域５４３ａ（領域５４３ｂ）に導電体５４２ａ（導電体５４２ｂ）に含まれる金属と、酸化物５３０の成分とを含む金属化合物層が形成される場合がある。このような場合、領域５４３ａ（領域５４３ｂ）のキャリア濃度が増加し、領域５４３ａ（領域５４３ｂ）は、低抵抗領域となる。
絶縁体５４４は、導電体５４２ａ、及び導電体５４２ｂを覆うように設けられ、導電体５４２ａ、及び導電体５４２ｂの酸化を抑制する。このとき、絶縁体５４４は、酸化物５３０の側面を覆い、絶縁体５２４と接するように設けられてもよい。
絶縁体５４４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、ネオジム、ランタン、マグネシウム等から選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。また、絶縁体５４４として、窒化酸化シリコン又は窒化シリコン等も用いることができる。
特に、絶縁体５４４として、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、又はアルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体５４２ａ、及び導電体５４２ｂが耐酸化性を有する、又は酸素を吸収しても著しく導電性が低下しない場合、絶縁体５４４は必須の構成ではない。求めるトランジスタ特性により適宜設計すればよい。
絶縁体５４４を有することで、絶縁体５８０に含まれる水、及び水素等の不純物が、酸化物５３０ｃ及び絶縁体５５０を介して酸化物５３０ｂに拡散することを抑制することができる。また、絶縁体５８０が有する過剰酸素により、導電体５６０が酸化することを抑制することができる。
絶縁体５５０は、第１のゲート絶縁膜として機能する。絶縁体５５０は、酸化物５３０ｃの内側（上面、及び側面）と接するように配置することが好ましい。絶縁体５５０は、上述した絶縁体５２４と同様に、過剰に酸素を含み、かつ加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、及び酸化窒化シリコンは熱に対し安定であるため好ましい。
加熱により酸素が放出される絶縁体を、絶縁体５５０として酸化物５３０ｃの上面に接して設けることにより、酸化物５３０ｃを通じて、絶縁体５５０から酸化物５３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体５２４と同様に、絶縁体５５０中の水又は水素等の不純物濃度が低減されていることが好ましい。絶縁体５５０の膜厚は、１ｎｍ以上２０ｎｍ以下とすることが好ましい。
また、絶縁体５５０が有する過剰酸素を効率的に酸化物５３０へ供給するために、絶縁体５５０と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５５０から導電体５６０への酸素拡散を抑制する機能を有することが好ましい。酸素の拡散を抑制する機能を有する金属酸化物を設けることで、絶縁体５５０から導電体５６０への過剰酸素の拡散が抑制される。つまり、酸化物５３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体５６０の酸化を抑制することができる。当該金属酸化物としては、絶縁体５４４に用いることができる材料を用いればよい。
なお、絶縁体５５０は、第２のゲート絶縁膜と同様に、積層構造としてもよい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流等の問題が生じる場合がある。このため、ゲート絶縁膜として機能する絶縁体を、ｈｉｇｈ－ｋ材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位を低減することが可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
第１のゲート電極として機能する導電体５６０は、図１０Ａ、図１０Ｂでは２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体５６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体５６０ａが酸素の拡散を抑制する機能を有することで、絶縁体５５０に含まれる酸素により導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、又は酸化ルテニウム等を用いることが好ましい。また、導電体５６０ａとして、酸化物５３０に適用できる酸化物半導体を用いることができる。その場合、導電体５６０ｂをスパッタリング法で成膜することで、導電体５６０ａの電気抵抗値を低下させて導電体にすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極ということができる。
また、導電体５６０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構造としてもよく、例えば、チタン、または窒化チタンと上記導電性材料との積層構造としてもよい。
絶縁体５８０は、絶縁体５４４を介して、導電体５４２ａ、及び導電体５４２ｂ上に設けられる。絶縁体５８０は、過剰酸素領域を有することが好ましい。例えば、絶縁体５８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、又は樹脂等を有することが好ましい。特に、酸化シリコン、及び酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、及び空孔を有する酸化シリコンは、後の工程で容易に過剰酸素領域を形成することができるため好ましい。
絶縁体５８０は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体５８０を、酸化物５３０ｃと接する領域を有するように設けることで、絶縁体５８０中の酸素を、酸化物５３０ｃを通じて、酸化物５３０ａ及び酸化物５３０ｂへと効率良く供給することができる。なお、絶縁体５８０中の水又は水素等の不純物濃度が低減されていることが好ましい。
絶縁体５８０の開口は、導電体５４２ａと導電体５４２ｂの間の領域に重畳して形成される。これにより、導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。
半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体５６０の導電性が下がらないようにする必要がある。そのために導電体５６０の膜厚を大きくすると、導電体５６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体５６０を絶縁体５８０の開口に埋め込むように設けるため、導電体５６０をアスペクト比の高い形状にしても、工程中に導電体５６０を倒壊させることなく導電体５６０を形成することができる。
絶縁体５７４は、絶縁体５８０の上面、導電体５６０の上面、及び絶縁体５５０の上面に接して設けられることが好ましい。絶縁体５７４をスパッタリング法で成膜することで、絶縁体５５０、及び絶縁体５８０へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物５３０中に酸素を供給することができる。
例えば、絶縁体５７４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又はマグネシウム等から選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。
特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、及び窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素等の不純物のバリア膜としての機能も有することができる。
また、絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４等と同様に、膜中の水又は水素等の不純物濃度が低減されていることが好ましい。
また、絶縁体５８１、絶縁体５７４、絶縁体５８０、及び絶縁体５４４に形成された開口に、導電体５４０ａ、及び導電体５４０ｂを配置する。導電体５４０ａ及び導電体５４０ｂは、導電体５６０を挟んで対向して設ける。導電体５４０ａ及び導電体５４０ｂは、後述する導電体５４６、及び導電体５４８と同様の構成である。
絶縁体５８１上には、絶縁体５８２が設けられている。絶縁体５８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体５８２には、絶縁体５１４と同様の材料を用いることができる。例えば、絶縁体５８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタル等の金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分等の不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分等の不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
また、絶縁体５８２上には、絶縁体５８６が設けられている。絶縁体５８６は、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５８６として、酸化シリコン膜や酸化窒化シリコン膜等を用いることができる。
また、絶縁体５２０、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、絶縁体５７４、絶縁体５８１、絶縁体５８２、及び絶縁体５８６には、導電体５４６、及び導電体５４８等が埋め込まれている。
導電体５４６、及び導電体５４８は、容量素子６００、トランジスタ５００、又はトランジスタ３００と接続するプラグ、又は配線としての機能を有する。導電体５４６、及び導電体５４８は、導電体３２８、又は導電体３３０と同様の材料を用いて設けることができる。
なお、トランジスタ５００の形成後、トランジスタ５００を囲むように開口を形成し、当該開口を覆うように、水素、又は水に対するバリア性が高い絶縁体を形成してもよい。上述のバリア性の高い絶縁体でトランジスタ５００を包み込むことで、外部から水分、及び水素が侵入することを防止することができる。又は、複数のトランジスタ５００をまとめて、水素、又は水に対するバリア性が高い絶縁体で包み込んでもよい。なお、トランジスタ５００を囲むように開口を形成する場合、例えば、絶縁体５１４又は絶縁体５２２に達する開口を形成し、絶縁体５１４又は絶縁体５２２に接するように上述のバリア性の高い絶縁体を形成すると、トランジスタ５００の作製工程の一部を兼ねられるため好適である。なお、水素、又は水に対するバリア性が高い絶縁体としては、例えば、絶縁体５２２と同様の材料を用いればよい。
続いて、トランジスタ５００の上方には、容量素子６００が設けられている。容量素子６００は、導電体６１０、導電体６２０、及び絶縁体６３０を有する。
また、導電体５４６、及び導電体５４８上に、導電体６１２を設けてもよい。導電体６１２は、トランジスタ５００と接続するプラグ、又は配線としての機能を有する。導電体６１０は、容量素子６００の電極としての機能を有する。なお、導電体６１２、及び導電体６１０は、同時に形成することができる。
導電体６１２、及び導電体６１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、又は上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物等の導電性材料を適用することもできる。
図８では、導電体６１２、及び導電体６１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、及び導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
絶縁体６３０を介して導電体６１０と重畳するように、導電体６２０を設ける。なお、導電体６２０は、金属材料、合金材料、又は金属酸化物材料等の導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデン等の高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体等の他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
導電体６２０、及び絶縁体６３０上には、絶縁体６４０が設けられている。絶縁体６４０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体６４０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
本構造を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化又は高集積化を図ることができる。
図１１Ａ、図１１Ｂは、図１０Ａ、図１０Ｂに示すトランジスタ５００の変形例である。なお、図１１Ａ、図１１Ｂに示す構成は、トランジスタ３００等にも適用することができる。
図１１Ａは、トランジスタ５００のチャネル長方向の断面図であり、図１１Ｂは、トランジスタ５００のチャネル幅方向の断面図である。図１１Ａ、図１１Ｂに示すトランジスタ５００は、絶縁体４０２及び絶縁体４０４を有する点が、図１０Ａ、図１０Ｂに示すトランジスタ５００と異なる。また、導電体５４０ａの側面に接して絶縁体５５２が設けられ、導電体５４０ｂの側面に接して絶縁体５５２が設けられる点が、図１０Ａ、図１０Ｂに示すトランジスタ５００と異なる。さらに、絶縁体５２０を有さない点が、図１０Ａ、図１０Ｂに示すトランジスタ５００と異なる。
図１１Ａ、図１１Ｂに示すトランジスタ５００は、絶縁体５１２上に絶縁体４０２が設けられる。また、絶縁体５７４上、及び絶縁体４０２上に絶縁体４０４が設けられる。
図１１Ａ、図１１Ｂに示すトランジスタ５００では、絶縁体５１４、絶縁体５１６、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、及び絶縁体５７４がパターニングされており、絶縁体４０４がこれらを覆う構造になっている。つまり、絶縁体４０４は、絶縁体５７４の上面、絶縁体５７４の側面、絶縁体５８０の側面、絶縁体５４４の側面、絶縁体５２４の側面、絶縁体５２２の側面、絶縁体５１６の側面、絶縁体５１４の側面、絶縁体４０２の上面とそれぞれ接する。これにより、酸化物５３０等は、絶縁体４０４と絶縁体４０２によって外部から隔離される。
絶縁体４０２及び絶縁体４０４は、水素（例えば、水素原子、水素分子などの少なくとも一）又は水分子の拡散を抑制する機能が高いことが好ましい。例えば、絶縁体４０２及び絶縁体４０４として、水素バリア性が高い材料である、窒化シリコン又は窒化酸化シリコンを用いることが好ましい。これにより、酸化物５３０に水素等が拡散することを抑制することができるので、トランジスタ５００の特性が低下することを抑制することができる。
絶縁体５５２は、絶縁体５８１、絶縁体４０４、絶縁体５７４、絶縁体５８０、及び絶縁体５４４に接して設けられる。絶縁体５５２は、水素又は水分子の拡散を抑制する機能を有するが好ましい。たとえば、絶縁体５５２として、水素バリア性が高い材料である、窒化シリコン、酸化アルミニウム、又は窒化酸化シリコン等の絶縁体を用いることが好ましい。特に、窒化シリコンは水素バリア性が高い材料であるので、絶縁体５５２として用いると好適である。絶縁体５５２として水素バリア性が高い材料を用いることにより、水又は水素等の不純物が、絶縁体５８０等から導電体５４０ａ及び導電体５４０ｂを通じて酸化物５３０に拡散することを抑制することができる。また、絶縁体５８０に含まれる酸素が導電体５４０ａ及び導電体５４０ｂに吸収されることを抑制することができる。
図１２は、トランジスタ５００及びトランジスタ３００を図１１Ａ、図１１Ｂに示す構成とした場合における、半導体装置の構成例を示す断面図である。導電体５４６の側面に、絶縁体５５２が設けられている。
図１３Ａ、図１３Ｂは、図１１Ａ、図１１Ｂに示すトランジスタの変形例である。図１３Ａはトランジスタのチャネル長方向の断面図であり、図１３Ｂはトランジスタのチャネル幅方向の断面図である。図１３Ａ、図１３Ｂに示すトランジスタは、酸化物５３０ｃが酸化物５３０ｃ１及び酸化物５３０ｃ２の２層構造である点が、図１１Ａ、図１１Ｂに示すトランジスタと異なる。
酸化物５３０ｃ１は、絶縁体５２４の上面、酸化物５３０ａの側面、酸化物５３０ｂの上面及び側面、導電体５４２ａ及び導電体５４２ｂの側面、絶縁体５４４の側面、及び絶縁体５８０の側面と接する。酸化物５３０ｃ２は、絶縁体５５０と接する。
酸化物５３０ｃ１として、例えばＩｎ－Ｚｎ酸化物を用いることができる。また、酸化物５３０ｃ２として、酸化物５３０ｃが１層構造である場合に酸化物５３０ｃに用いることができる材料と同様の材料を用いることができる。例えば、酸化物５３０ｃ２として、ｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、またはＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いることができる。
酸化物５３０ｃを酸化物５３０ｃ１及び酸化物５３０ｃ２の２層構造とすることにより、酸化物５３０ｃを１層構造とする場合より、トランジスタのオン電流を高めることができる。よって、トランジスタを、例えばパワーＭＯＳトランジスタとすることができる。なお、図１０Ａ、図１０Ｂに示すトランジスタが有する酸化物５３０ｃも、酸化物５３０ｃ１と酸化物５３０ｃ２の２層構造とすることができる。
なお、図１３Ａ、図１３Ｂに示す構成は、トランジスタ５００、トランジスタ３００以外のトランジスタにも適用することができる。
図１４は、トランジスタ５００を図１０Ａ、図１０Ｂに示す構成とし、トランジスタ３００を図１３Ａ、図１３Ｂに示す構成とした場合における、半導体装置の構成例を示す断面図である。なお、図１２と同様に、導電体５４６の側面に絶縁体５５２を設ける構成としている。図１４に示すように、トランジスタ３００とトランジスタ５００を両方ともＯＳトランジスタとしつつ、トランジスタ３００とトランジスタ５００のそれぞれを異なる構成にすることができる。
本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態６）
円筒型の二次電池の例について図１６Ａ及び図１６Ｂを参照して説明する。円筒型の二次電池６１６は、図１６Ｂに示すように、上面に正極キャップ（電池蓋）６０１を有し、側面および底面に電池缶（外装缶）６０２を有している。これら正極キャップと電池缶（外装缶）６０２とは、ガスケット（絶縁パッキン）６１０によって絶縁されている。
図１６Ｂは、円筒型の二次電池の断面を模式的に示した図である。中空円柱状の電池缶６０２の内側には、帯状の正極６０４と負極６０６とがセパレータ６０５を間に挟んで捲回された電池素子が設けられている。図示しないが、電池素子はセンターピンを中心に捲回されている。電池缶６０２は、一端が閉じられ、他端が開いている。電池缶６０２には、電解液に対して耐腐食性のあるニッケル、アルミニウム、チタン等の金属、又はこれらの合金やこれらと他の金属との合金（例えば、ステンレス鋼等）を用いることができる。また、電解液による腐食を防ぐため、ニッケルやアルミニウム等を被覆することが好ましい。電池缶６０２の内側において、正極、負極およびセパレータが捲回された電池素子は、対向する一対の絶縁板６０８、６０９により挟まれている。また、電池素子が設けられた電池缶６０２の内部は、非水電解液（図示せず）が注入されている。二次電池は、コバルト酸リチウム（ＬｉＣｏＯ２）やリン酸鉄リチウム（ＬｉＦｅＰＯ４）などの活物質を含む正極と、リチウムイオンの吸蔵・放出が可能な黒鉛等の炭素材料からなる負極と、エチレンカーボネートやジエチルカーボネートなどの有機溶媒に、ＬｉＢＦ４やＬｉＰＦ６等のリチウム塩からなる電解質を溶解させた非水電解液などにより構成される。
円筒型の蓄電池に用いる正極および負極は捲回するため、集電体の両面に活物質を形成することが好ましい。正極６０４には正極端子（正極集電リード）６０３が接続され、負極６０６には負極端子（負極集電リード）６０７が接続される。正極端子６０３および負極端子６０７は、ともにアルミニウムなどの金属材料を用いることができる。正極端子６０３は安全弁機構６１７に、負極端子６０７は電池缶６０２の底にそれぞれ抵抗溶接される。安全弁機構６１７は、ＰＴＣ素子（Ｐｏｓｉｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ）６１１を介して正極キャップ６０１と電気的に接続されている。安全弁機構６１７は電池の内圧の上昇が所定の閾値を超えた場合に、正極キャップ６０１と正極６０４との電気的な接続を切断するものである。また、ＰＴＣ素子６１１は温度が上昇した場合に抵抗が増大する熱感抵抗素子であり、抵抗の増大により電流量を制限して異常発熱を防止するものである。ＰＴＣ素子には、チタン酸バリウム（ＢａＴｉＯ３）系半導体セラミックス等を用いることができる。
電解液を用いるリチウムイオン二次電池は、正極と、負極と、セパレータと、電解液と、外装体とを有する。なお、リチウムイオン二次電池では、充電と放電でアノード（陽極）とカソード（陰極）が入れ替わり、酸化反応と還元反応とが入れ替わることになるため、反応電位が高い電極を正極と呼び、反応電位が低い電極を負極と呼ぶ。したがって、本明細書においては、充電中であっても、放電中であっても、逆パルス電流を流す場合であっても、充電電流を流す場合であっても、正極は「正極」または「＋極（プラス極）」と呼び、負極は「負極」または「－極（マイナス極）」と呼ぶこととする。酸化反応や還元反応に関連したアノード（陽極）やカソード（陰極）という用語を用いると、充電時と放電時とでは、逆になってしまい、混乱を招く可能性がある。したがって、アノード（陽極）やカソード（陰極）という用語は、本明細書においては用いないこととする。仮にアノード（陽極）やカソード（陰極）という用語を用いる場合には、充電時か放電時かを明記し、正極（プラス極）と負極（マイナス極）のどちらに対応するものかも併記することとする。
図１６Ｃに示す２つの端子には充電器が接続され、蓄電池１４００が充電される。なお、蓄電池１４００は、正極１４０２と負極１４０４の間に、セパレータ１４０８と電解液１４０６を有している。蓄電池１４００の充電が進めば、電極間の電位差は大きくなる。図１６Ｃでは、蓄電池１４００の外部の端子から、正極１４０２の方へ流れ、蓄電池１４００の中において、正極１４０２から負極１４０４の方へ流れ、負極から蓄電池１４００の外部の端子の方へ流れる電流の向きを正の向きとしている。つまり、充電電流の流れる向きを電流の向きとしている。
本実施の形態では、リチウムイオン二次電池の例を示すが、リチウムイオン二次電池に限定されず、二次電池の正極材料として例えば、元素Ａ、元素Ｘ、及び酸素を有する材料を用いることができる。元素Ａは第１族の元素および第２族の元素から選ばれる一以上であることが好ましい。第１族の元素として例えば、リチウム、ナトリウム、カリウム等のアルカリ金属を用いることができる。また、第２族の元素として例えば、カルシウム、ベリリウム、マグネシウム等を用いることができる。元素Ｘとして例えば金属元素、シリコン及びリンから選ばれる一以上を用いることができる。また、元素Ｘはコバルト、ニッケル、マンガン、鉄、及びバナジウムから選ばれる一以上であることが好ましい。代表的には、リチウムコバルト複合酸化物（ＬｉＣｏＯ２）や、リン酸鉄リチウム（ＬｉＦｅＰＯ４）が挙げられる。
負極は、負極活物質層および負極集電体を有する。また、負極活物質層は、導電助剤およびバインダを有していてもよい。
負極活物質として、リチウムとの合金化・脱合金化反応により充放電反応を行うことが可能な元素を用いることができる。例えば、シリコン、スズ、ガリウム、アルミニウム、ゲルマニウム、鉛、アンチモン、ビスマス、銀、亜鉛、カドミウム、インジウム等のうち少なくとも一つを含む材料を用いることができる。このような元素は炭素と比べて容量が大きく、特にシリコンは理論容量が４２００ｍＡｈ／ｇと高い。
また、二次電池は、セパレータを有することが好ましい。セパレータとしては、例えば、紙をはじめとするセルロースを有する繊維、不織布、ガラス繊維、セラミックス、或いはナイロン（ポリアミド）、ビニロン（ポリビニルアルコール系繊維）、ポリエステル、アクリル、ポリオレフィン、ポリウレタンを用いた合成繊維等で形成されたものを用いることができる。
図１５において、本発明の一態様である二次電池の異常検知システムを用いた車両を例示する。図１５Ａに示す自動車８４００の二次電池モジュールパック８０２４は、電気モーター８４０６を駆動するだけでなく、ヘッドライト８４０１やルームライト（図示せず）などの発光装置に電力を供給することができる。自動車８４００の二次電池モジュールパック８０２４は、図１６Ｂに示した円筒形の二次電池６１６を複数並べ、第１の導電板および第２の導電板の間に挟んで電池パックとしたものを用いてもよい。
複数の二次電池６１６は、並列接続されていてもよいし、直列接続されていてもよいし、並列に接続された後、さらに直列に接続されていてもよい。複数の二次電池６１６を有する二次電池モジュールパック８０２４を構成することで、大きな電力を取り出すことができる。
車載の二次電池において、複数の二次電池からの電力を遮断するため、工具を使わずに高電圧を遮断できるサービスプラグまたはサーキットブレーカを有している。例えば、２個から１０個のセルを有する電池モジュールパックを４８個直列に接続する場合には、２４個目と２５個目の間にサービスプラグまたはサーキットブレーカを有している。
図１５Ｂに示す自動車８５００は、自動車８５００が有する二次電池にプラグイン方式や非接触給電方式等により外部の充電設備から電力供給を受けて、充電することができる。図１５Ｂに、地上設置型の充電装置８０２１から自動車８５００に搭載された二次電池モジュールパック８０２４に、ケーブル８０２２を介して充電を行っている状態を示す。充電に際しては、充電方法やコネクターの規格等はＣＨＡｄｅＭＯ（登録商標）やコンボ等の所定の方式で適宜行えばよい。充電装置８０２１は、商用施設に設けられた充電ステーションでもよく、また家庭の電源であってもよい。例えば、プラグイン技術によって、外部からの電力供給により自動車８５００に搭載された二次電池モジュールパック８０２４を充電することができる。充電は、ＡＣＤＣコンバータ等の変換装置を介して、交流電力を直流電力に変換して行うことができる。
また、図示しないが、受電装置を車両に搭載し、地上の送電装置から電力を非接触で供給して充電することもできる。この非接触給電方式の場合には、道路や外壁に送電装置を組み込むことで、停車中に限らず走行中に充電を行うこともできる。また、この非接触給電の方式を利用して、車両どうしで電力の送受信を行ってもよい。さらに、車両の外装部に太陽電池を設け、停車時や走行時に二次電池の充電を行ってもよい。このような非接触での電力の供給には、電磁誘導方式や磁界共鳴方式を用いることができる。
また、図１５Ｃは、本発明の一態様の二次電池の異常検知システムを用いた二輪車の一例である。図１５Ｃに示すスクータ８６００は、二次電池モジュールパック８６０２、サイドミラー８６０１、方向指示灯８６０３を備える。二次電池モジュールパック８６０２は、方向指示灯８６０３に電気を供給することができる。
また、図１５Ｃに示すスクータ８６００は、座席下収納８６０４に、二次電池モジュールパック８６０２を収納することができる。二次電池モジュールパック８６０２は、座席下収納８６０４が小型であっても、座席下収納８６０４に収納することができる。また、スクータに代えてスノーモービルや水上バイクの動力源にも本実施の形態を適用することができる。二次電池モジュールパック８６０２の異常を保護回路モジュールが早期に検知し、使用者に警告することにより、安全性を確保することができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
１１：保護回路、１２：遮断用スイッチ、１３：保護回路、１４：充電制御回路、１５：遮断用スイッチ、１６：制御回路、１７：制御回路、１８：比較回路、１９：ＡＤコンバータ、２１：保護回路、２２：遮断用スイッチ、２６：制御回路、２８：比較回路、３０：ニューラルネットワーク部、３１：状態推定部、３２：挙動推定部、５０：二次電池、５１：電源ＳＷ、５２：ＮｏｆｆＣＰＵ、５３：ＢＴＯＳ、５４：電池パック、５５：ＡＤＣ、５６：ＡＤＣ、１００：保護回路、１０２：比較回路、１０３：メモリ、１０４：メモリ、１０５：電源遮断スイッチ、１０６：制御回路、３００：トランジスタ、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３２０：絶縁体、３２２：絶縁体、３２４：絶縁体、３２６：絶縁体、３２８：導電体、３３０：導電体、３５０：絶縁体、３５２：絶縁体、３５４：絶縁体、３５６：導電体、３６０：絶縁体、３６２：絶縁体、３６４：絶縁体、３６６：導電体、３７０：絶縁体、３７２：絶縁体、３７４：絶縁体、３７６：導電体、３８０：絶縁体、３８２：絶縁体、３８４：絶縁体、３８６：導電体、４０２：絶縁体、４０４：絶縁体、４１０：記憶素子、４２０：記憶素子、４３０：記憶素子、４４０：記憶素子、４５０：記憶素子、４６０：記憶素子、４７０：記憶素子、５００：トランジスタ、５０３：導電体、５０３ａ：導電体、５０３ｂ：導電体、５１０：絶縁体、５１２：絶縁体、５１４：絶縁体、５１６：絶縁体、５１８：導電体、５２０：絶縁体、５２２：絶縁体、５２４：絶縁体、５２６：絶縁体、５３０：酸化物、５３０ａ：酸化物、５３０ｂ：酸化物、５３０ｃ：酸化物、５３０ｃ１：酸化物、５３０ｃ２：酸化物、５４０ａ：導電体、５４０ｂ：導電体、５４２：導電体、５４２ａ：導電体、５４２ｂ：導電体、５４３ａ：領域、５４３ｂ：領域、５４４：絶縁体、５４６：導電体、５４８：導電体、５５０：絶縁体、５５２：絶縁体、５６０：導電体、５６０ａ：導電体、５６０ｂ：導電体、５７４：絶縁体、５８０：絶縁体、５８１：絶縁体、５８２：絶縁体、５８６：絶縁体、６００：容量素子、６０１：正極キャップ、６０２：電池缶、６０３：正極端子、６０４：正極、６０５：セパレータ、６０６：負極、６０７：負極端子、６０８：絶縁板、６０９：絶縁板、６１０：導電体、６１１：ＰＴＣ素子、６１２：導電体、６１６：二次電池、６１７：安全弁機構、６２０：導電体、６３０：絶縁体、６４０：絶縁体、１４００：蓄電池、１４０２：正極、１４０４：負極、８０２１：充電装置、８０２２：ケーブル、８０２４：二次電池モジュールパック、８４００：自動車、８４０１：ヘッドライト、８４０６：電気モーター、８５００：自動車、８６００：スクータ、８６０１：サイドミラー、８６０２：二次電池モジュールパック、８６０３：方向指示灯、８６０４：座席下収納

Claims (14)

  1. 二次電池と電気的に接続された充電制御回路と、
    前記二次電池と前記充電制御回路との間に電気的に接続された第１の遮断用スイッチと、
    前記第１の遮断用スイッチと前記充電制御回路との間に電気的に接続された第２の遮断用スイッチと、
    前記二次電池の充電時の異常を検出する第１の保護回路と、
    前記二次電池の充電時及び放電時に異常を検出する第２の保護回路と、を有し、
    前記第１の保護回路は、前記第１の遮断用スイッチ、前記第１の遮断用スイッチの遮断を制御する機能を有する第１の制御回路、及び前記二次電池と電気的に接続され且つ第１のトランジスタを含む比較回路を有し、
    前記第２の保護回路は、前記第２の遮断用スイッチ、前記第２の遮断用スイッチの遮断を制御する機能を有する第２の制御回路、及び前記二次電池と電気的に接続されたＡＤコンバータを有し、
    前記第２の制御回路は、前記ＡＤコンバータによりデジタル化された数値を基に前記二次電池の出力電圧を計算する演算回路を有し、
    前記第１の保護回路が検知する前記二次電池の充電時の異常は第１のマイクロショートであり、
    前記第２の保護回路が検知する前記二次電池の充電時の異常は前記第１のマイクロショートより電圧変化が緩やかな第２のマイクロショートである、
    二次電池の異常検知システム。
  2. 二次電池と電気的に接続された充電制御回路と、
    前記二次電池と前記充電制御回路との間に電気的に接続された第１の遮断用スイッチと、
    前記第１の遮断用スイッチと前記充電制御回路との間に電気的に接続された第２の遮断用スイッチと、
    前記二次電池の充電時の異常を検出する第１の保護回路と、
    前記二次電池の充電時及び放電時に異常を検出する第２の保護回路と、を有し、
    前記第１の保護回路は、前記第１の遮断用スイッチ、前記第１の遮断用スイッチの遮断を制御する機能を有する第１の制御回路、及び前記二次電池と電気的に接続され且つ第１のトランジスタを含む比較回路を有し、
    前記第２の保護回路は、前記第２の遮断用スイッチ、前記第２の遮断用スイッチの遮断を制御する機能を有する第２の制御回路、及び前記二次電池と電気的に接続されたＡＤコンバータを有し、
    前記第２の制御回路は、前記ＡＤコンバータによりデジタル化された数値を基に前記二次電池の出力電圧を計算する演算回路と、異常を警告する手段と、を有し、
    前記第１の保護回路が検知する前記二次電池の充電時の異常は第１のマイクロショートであり、
    前記第２の保護回路が検知する前記二次電池の充電時の異常は前記第１のマイクロショートより電圧変化が緩やかな第２のマイクロショートである、
    二次電池の異常検知システム。
  3. 二次電池と電気的に接続された充電制御回路と、
    前記二次電池と前記充電制御回路との間に電気的に接続された第１の遮断用スイッチと、
    前記第１の遮断用スイッチと前記充電制御回路との間に電気的に接続された第２の遮断用スイッチと、
    前記二次電池の充電時の異常を検出する第１の保護回路と、
    前記二次電池の充電時及び放電時に異常を検出する第２の保護回路と、を有し、
    前記第１の保護回路は、前記第１の遮断用スイッチ、前記第１の遮断用スイッチの遮断を制御する機能を有する第１の制御回路、及び前記二次電池と電気的に接続され且つ第１のトランジスタを含む比較回路を有し、
    前記第２の保護回路は、前記第２の遮断用スイッチ、前記第２の遮断用スイッチの遮断を制御する機能を有する第２の制御回路、及び前記二次電池と電気的に接続されたＡＤコンバータを有し、
    前記第２の制御回路は、前記ＡＤコンバータによりデジタル化された数値を基に前記二次電池の出力電圧を計算する演算回路を有し、
    前記第１の保護回路及び前記第２の保護回路を用いた前記二次電池の状態の推定は、電気回路モデルを用いて行い、
    前記第１の保護回路が検知する前記二次電池の充電時の異常は第１のマイクロショートであり、
    前記第２の保護回路が検知する前記二次電池の充電時の異常は前記第１のマイクロショートより電圧変化が緩やかな第２のマイクロショートである、
    二次電池の異常検知システム。
  4. 二次電池と電気的に接続された充電制御回路と、
    前記二次電池と前記充電制御回路との間に電気的に接続された第１の遮断用スイッチと、
    前記第１の遮断用スイッチと前記充電制御回路との間に電気的に接続された第２の遮断用スイッチと、
    前記二次電池の充電時の異常を検出する第１の保護回路と、
    前記二次電池の充電時及び放電時に異常を検出する第２の保護回路と、
    ニューラルネットワーク部と、を有し、
    前記第１の保護回路は、前記第１の遮断用スイッチ、前記第１の遮断用スイッチの遮断を制御する機能を有する第１の制御回路、及び前記二次電池と電気的に接続され且つ第１のトランジスタを含む比較回路を有し、
    前記第２の保護回路は、前記第２の遮断用スイッチ、前記第２の遮断用スイッチの遮断を制御する機能を有する第２の制御回路、及び前記二次電池と電気的に接続されたＡＤコンバータを有し、
    前記第２の制御回路は、前記ＡＤコンバータによりデジタル化された数値を基に前記二次電池の出力電圧を計算する演算回路を有し、
    前記ニューラルネットワーク部を用いて、前記二次電池を使用しながら前記二次電池の状態を推定する機能を有し、
    前記第１の保護回路が検知する前記二次電池の充電時の異常は第１のマイクロショートであり、
    前記第２の保護回路が検知する前記二次電池の充電時の異常は前記第１のマイクロショートより電圧変化が緩やかな第２のマイクロショートである、
    二次電池の異常検知システム。
  5. 請求項１乃至請求項４のいずれか一において、
    前記第１の遮断用スイッチは第２のトランジスタを有し、
    前記第２のトランジスタは酸化物半導体を有する、二次電池の異常検知システム。
  6. 請求項１乃至請求項４のいずれか一において、
    前記第１の遮断用スイッチは第２のトランジスタを有し、
    前記第２のトランジスタは酸化物半導体を有し、
    前記酸化物半導体は、Ｉｎ、Ｇａ、及びＺｎを含む、二次電池の異常検知システム。
  7. 請求項１乃至請求項６のいずれか一において、
    前記第２の遮断用スイッチは第３のトランジスタを有し、
    前記第３のトランジスタは酸化物半導体を有する、二次電池の異常検知システム。
  8. 請求項１乃至請求項６のいずれか一において、
    前記第２の遮断用スイッチは第３のトランジスタを有し、
    前記第３のトランジスタは酸化物半導体を有し、
    前記酸化物半導体は、Ｉｎ、Ｇａ、及びＺｎを含む、二次電池の異常検知システム。
  9. 請求項１乃至請求項８のいずれか一において、
    前記第２の保護回路は、前記充電時及び前記放電時におけるクーロンカウンタによる容量を算出することで異常を検出する、二次電池の異常検知システム。
  10. 二次電池と電気的に接続された充電制御回路と、
    前記二次電池と前記充電制御回路との間に電気的に接続された第１の遮断用スイッチと、
    前記第１の遮断用スイッチと前記充電制御回路との間に電気的に接続された第２の遮断用スイッチと、
    前記二次電池の充電時の異常を検出する第１の保護回路と、
    前記二次電池の充電時及び放電時に異常を検出する第２の保護回路と、を有し、
    前記第１の保護回路は、前記第１の遮断用スイッチ、前記第１の遮断用スイッチの遮断を制御する機能を有する第１の制御回路、及び前記二次電池と電気的に接続され且つ第１のトランジスタを含む比較回路を有し、
    前記第２の保護回路は、前記第２の遮断用スイッチ、前記第２の遮断用スイッチの遮断を制御する機能を有する第２の制御回路、及び前記二次電池と電気的に接続されたＡＤコンバータを有し、
    前記第２の制御回路は、前記ＡＤコンバータによりデジタル化された数値を基に前記二次電池の出力電圧を計算する演算回路を有する、
    二次電池の保護回路。
  11. 請求項１０において、
    前記第１の遮断用スイッチは第２のトランジスタを有し、
    前記第２のトランジスタは酸化物半導体を有する、二次電池の保護回路。
  12. 請求項１０において、
    前記第１の遮断用スイッチは第２のトランジスタを有し、
    前記第２のトランジスタは酸化物半導体を有し、
    前記酸化物半導体は、Ｉｎ、Ｇａ、及びＺｎを含む、二次電池の保護回路。
  13. 請求項１０乃至請求項１２のいずれか一において、
    前記第２の遮断用スイッチは第３のトランジスタを有し、
    前記第３のトランジスタは酸化物半導体を有する、二次電池の保護回路。
  14. 請求項１０乃至請求項１２のいずれか一において、
    前記第２の遮断用スイッチは第３のトランジスタを有し、
    前記第３のトランジスタは酸化物半導体を有し、
    前記酸化物半導体は、Ｉｎ、Ｇａ、及びＺｎを含む、二次電池の保護回路。
JP2021501129A 2019-02-25 2020-02-11 二次電池の保護回路及び二次電池の異常検知システム Active JP7618538B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2019031868 2019-02-25
JP2019031868 2019-02-25
JP2019070562 2019-04-02
JP2019070562 2019-04-02
PCT/IB2020/051042 WO2020174299A1 (ja) 2019-02-25 2020-02-11 二次電池の保護回路及び二次電池の異常検知システム

Publications (3)

Publication Number Publication Date
JPWO2020174299A1 JPWO2020174299A1 (ja) 2020-09-03
JPWO2020174299A5 JPWO2020174299A5 (ja) 2023-02-10
JP7618538B2 true JP7618538B2 (ja) 2025-01-21

Family

ID=72239222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021501129A Active JP7618538B2 (ja) 2019-02-25 2020-02-11 二次電池の保護回路及び二次電池の異常検知システム

Country Status (3)

Country Link
US (1) US12266957B2 (ja)
JP (1) JP7618538B2 (ja)
WO (1) WO2020174299A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7456900B2 (ja) * 2020-09-15 2024-03-27 本田技研工業株式会社 電力管理装置および電力管理システム
KR20230067630A (ko) * 2020-09-22 2023-05-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 제어 회로 및 전자 기기
KR20220069137A (ko) * 2020-11-19 2022-05-27 한국전자통신연구원 배터리 상태 예측 장치 및 방법
TWI844493B (zh) * 2021-03-29 2024-06-01 日商新唐科技日本股份有限公司 半導體裝置
US12536050B2 (en) * 2021-09-30 2026-01-27 Advanced Micro Devices, Inc. Cache resizing based on processor workload
US12392834B2 (en) * 2022-05-13 2025-08-19 GM Global Technology Operations LLC State of charge sensing for a mixed chemistry battery
KR102908542B1 (ko) 2022-10-06 2026-01-05 주식회사 Lg 경영개발원 인공 지능 알고리즘을 이용하여 대상물의 이상을 판단하는 장치 및 방법
TWI821056B (zh) * 2022-11-30 2023-11-01 神基科技股份有限公司 電子裝置及電池容量回報方法
CN118112440A (zh) 2022-11-30 2024-05-31 神基科技股份有限公司 电子装置及电池容量回报方法
TWI862333B (zh) * 2023-12-13 2024-11-11 財團法人工業技術研究院 電池量測異常判斷模組及其電池量測異常判斷方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007240521A (ja) 2006-02-09 2007-09-20 Denso Corp 二次電池の状態量演算方式
JP2007336698A (ja) 2006-06-15 2007-12-27 Mitsumi Electric Co Ltd ２次電池の充放電回路および電池パック
JP2012065392A (ja) 2010-09-14 2012-03-29 Ricoh Co Ltd ２次電池保護回路と半導体装置および電子機器
JP2013172532A (ja) 2012-02-20 2013-09-02 Tone Jidoki Kk 蓄電システム、この蓄電システムを備えたエネルギー貯蔵利用システム及びこの蓄電システムを備えた電源システム
JP2013233072A (ja) 2012-04-06 2013-11-14 Semiconductor Energy Lab Co Ltd 保護回路モジュールおよび電池パック

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100193736B1 (ko) * 1996-09-17 1999-06-15 윤종용 배터리 보호 기능을 갖는 배터리 팩
CN1199050C (zh) * 1998-05-28 2005-04-27 丰田自动车株式会社 电池充电状态的估计装置及电池恶化估计方法
JP3690992B2 (ja) * 2001-03-01 2005-08-31 株式会社日立製作所 火力発電プラントの異常診断方法及びその装置
JP4196122B2 (ja) * 2005-02-25 2008-12-17 パナソニック株式会社 電池パック
WO2007007655A1 (ja) * 2005-07-07 2007-01-18 Kabushiki Kaisha Toshiba 電池システム
JP4618024B2 (ja) * 2005-07-08 2011-01-26 日産自動車株式会社 電池異常検出回路の故障検出装置
TWI317184B (en) * 2006-07-17 2009-11-11 Compal Electronics Inc A hybrid battery module with a voltage balance unit and its charging and discharging method
JP2009055755A (ja) * 2007-08-29 2009-03-12 Ricoh Co Ltd 二次電池保護用半導体装置
JP2009133676A (ja) 2007-11-29 2009-06-18 Sony Corp 電池パックおよび充放電方法
JP5134396B2 (ja) * 2008-02-27 2013-01-30 セイコーインスツル株式会社 バッテリ保護回路及びバッテリ装置
US8093862B2 (en) * 2008-09-03 2012-01-10 Modalis Engineering, Inc. Systems, apparatus and methods for battery charge management
JP5815195B2 (ja) 2008-09-11 2015-11-17 ミツミ電機株式会社 電池状態検知装置及びそれを内蔵する電池パック
JP2010223768A (ja) * 2009-03-24 2010-10-07 Panasonic Corp 電池異常検出回路、及び電源装置
JP5750825B2 (ja) * 2009-08-28 2015-07-22 日立工機株式会社 電動作業機
CA2808331C (en) * 2010-04-12 2018-04-03 Kevin Kenneth Lint System including a wireless dental instrument and universal wireless foot controller
US8675328B2 (en) * 2011-02-07 2014-03-18 Aeroflex Plainview, Inc. Battery charge protection system
US8659957B2 (en) 2011-03-07 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
US8760903B2 (en) * 2011-03-11 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Storage circuit
JP2013096752A (ja) * 2011-10-28 2013-05-20 Sanyo Electric Co Ltd パック電池の異常判定方法及びパック電池
JP5744956B2 (ja) * 2013-04-12 2015-07-08 プライムアースＥｖエナジー株式会社 電池状態判定装置
WO2015040673A1 (ja) * 2013-09-17 2015-03-26 三菱電機株式会社 車載用蓄電装置
KR102283791B1 (ko) * 2016-08-23 2021-07-30 삼성에스디아이 주식회사 배터리 보호 장치
JP6217838B1 (ja) * 2016-12-27 2017-10-25 ミツミ電機株式会社 二次電池保護集積回路及び二次電池保護回路
KR102613749B1 (ko) * 2017-05-03 2023-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 신경망, 전력 저장 시스템, 차량, 및 전자 기기
KR102180138B1 (ko) * 2017-11-24 2020-11-17 주식회사 엘지화학 무선 배터리 관리 시스템 및 그것을 이용하여 배터리팩을 보호하는 방법
WO2019116145A1 (ja) * 2017-12-11 2019-06-20 株式会社半導体エネルギー研究所 充電制御装置、及び二次電池を有する電子機器
JP7399857B2 (ja) 2018-07-10 2023-12-18 株式会社半導体エネルギー研究所 二次電池の保護回路
JP7405763B2 (ja) 2018-10-25 2023-12-26 株式会社半導体エネルギー研究所 蓄電装置及び蓄電装置の動作方法
JP7472037B2 (ja) 2018-11-16 2024-04-22 株式会社半導体エネルギー研究所 電池保護回路、蓄電装置、及び電気機器
KR102895664B1 (ko) 2018-11-22 2025-12-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 충전 제어 시스템
KR102798972B1 (ko) 2018-11-22 2025-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 이차 전지의 이상 검출 장치 및 반도체 장치
JP7325439B2 (ja) 2018-11-22 2023-08-14 株式会社半導体エネルギー研究所 蓄電装置
WO2020104890A1 (ja) 2018-11-22 2020-05-28 株式会社半導体エネルギー研究所 半導体装置および電池パック
US12444779B2 (en) 2018-11-26 2025-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device sensor unit
KR102872438B1 (ko) 2018-12-19 2025-10-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 이차 전지의 과방전 방지 회로 및 이차 전지 모듈
JP7273064B2 (ja) 2018-12-19 2023-05-12 株式会社半導体エネルギー研究所 ヒステリシスコンパレータ、半導体装置、及び蓄電装置
KR102930487B1 (ko) 2018-12-20 2026-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전지 팩
KR102922340B1 (ko) 2018-12-28 2026-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 이차 전지의 보호 회로 및 이차 전지 모듈
JP7507097B2 (ja) 2019-01-16 2024-06-27 株式会社半導体エネルギー研究所 半導体装置
JP7463298B2 (ja) 2019-01-24 2024-04-08 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の動作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007240521A (ja) 2006-02-09 2007-09-20 Denso Corp 二次電池の状態量演算方式
JP2007336698A (ja) 2006-06-15 2007-12-27 Mitsumi Electric Co Ltd ２次電池の充放電回路および電池パック
JP2012065392A (ja) 2010-09-14 2012-03-29 Ricoh Co Ltd ２次電池保護回路と半導体装置および電子機器
JP2013172532A (ja) 2012-02-20 2013-09-02 Tone Jidoki Kk 蓄電システム、この蓄電システムを備えたエネルギー貯蔵利用システム及びこの蓄電システムを備えた電源システム
JP2013233072A (ja) 2012-04-06 2013-11-14 Semiconductor Energy Lab Co Ltd 保護回路モジュールおよび電池パック

Also Published As

Publication number Publication date
WO2020174299A1 (ja) 2020-09-03
JPWO2020174299A1 (ja) 2020-09-03
US20220131392A1 (en) 2022-04-28
US12266957B2 (en) 2025-04-01

Similar Documents

Publication Publication Date Title
JP7618538B2 (ja) 二次電池の保護回路及び二次電池の異常検知システム
KR102867143B1 (ko) 이차 전지의 충전 제어 회로 및 이상 검지 시스템
US20250015611A1 (en) Semiconductor device and charge control system
KR102950960B1 (ko) 축전 장치 및 축전 장치의 동작 방법
US11990778B2 (en) Secondary battery protection circuit and secondary battery anomaly detection system
JP7621953B2 (ja) 半導体装置の動作方法
US20250015614A1 (en) Semiconductor device and battery pack
US12034322B2 (en) Semiconductor device and operating method of semiconductor device
JP7854079B2 (ja) 蓄電装置の動作方法
KR102872438B1 (ko) 이차 전지의 과방전 방지 회로 및 이차 전지 모듈
JP7327927B2 (ja) 半導体装置
JP7222657B2 (ja) 二次電池の残量計測回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240416

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250108

R150 Certificate of patent or registration of utility model

Ref document number: 7618538

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150